/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void ARMInstPrinter::printInstruction(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &O) {
  static const uint32_t OpInfo[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    1349U,	// DBG_VALUE
    0U,	// REG_SEQUENCE
    0U,	// COPY
    1342U,	// BUNDLE
    1359U,	// LIFETIME_START
    1329U,	// LIFETIME_END
    0U,	// STACKMAP
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_LOAD_OP
    0U,	// ABS
    5788U,	// ADCri
    5788U,	// ADCrr
    9884U,	// ADCrsi
    13980U,	// ADCrsr
    0U,	// ADDSri
    0U,	// ADDSrr
    0U,	// ADDSrsi
    0U,	// ADDSrsr
    5849U,	// ADDri
    5849U,	// ADDrr
    9945U,	// ADDrsi
    14041U,	// ADDrsr
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    18844U,	// ADR
    1090671288U,	// AESD
    1090671296U,	// AESE
    1107448485U,	// AESIMC
    1107448495U,	// AESMC
    5902U,	// ANDri
    5902U,	// ANDrr
    9998U,	// ANDrsi
    14094U,	// ANDrsr
    268746U,	// ASRi
    268746U,	// ASRr
    0U,	// B
    0U,	// BCCZi64
    0U,	// BCCi64
    26276U,	// BFC
    30715U,	// BFI
    5801U,	// BICri
    5801U,	// BICrr
    9897U,	// BICrsi
    13993U,	// BICrsr
    414555U,	// BKPT
    414527U,	// BL
    414602U,	// BLX
    1073777624U,	// BLX_pred
    414602U,	// BLXi
    1073776716U,	// BL_pred
    0U,	// BMOVPCB_CALL
    0U,	// BMOVPCRX_CALL
    0U,	// BR_JTadd
    0U,	// BR_JTm
    0U,	// BR_JTr
    414598U,	// BX
    1073776653U,	// BXJ
    0U,	// BX_CALL
    564084U,	// BX_RET
    1073777524U,	// BX_pred
    1073776055U,	// Bcc
    2197858663U,	// CDP
    67809687U,	// CDP2
    3010U,	// CLREX
    19460U,	// CLZ
    18701U,	// CMNri
    18701U,	// CMNzrr
    26893U,	// CMNzrsi
    30989U,	// CMNzrsr
    18801U,	// CMPri
    18801U,	// CMPrr
    26993U,	// CMPrsi
    31089U,	// CMPrsr
    0U,	// CONSTPOOL_ENTRY
    0U,	// COPY_STRUCT_BYVAL_I32
    414539U,	// CPS1p
    1157679648U,	// CPS2p
    83937824U,	// CPS3p
    33706710U,	// CRC32B
    33706718U,	// CRC32CB
    33706787U,	// CRC32CH
    33706871U,	// CRC32CW
    33706779U,	// CRC32H
    33706863U,	// CRC32W
    1073776494U,	// DBG
    54005U,	// DMB
    54010U,	// DSB
    6584U,	// EORri
    6584U,	// EORrr
    10680U,	// EORrsi
    14776U,	// EORrsr
    432761U,	// ERET
    3322694429U,	// FCONSTD
    3322825501U,	// FCONSTS
    33573743U,	// FLDMXDB_UPD
    35640U,	// FLDMXIA
    33573688U,	// FLDMXIA_UPD
    1088036U,	// FMSTAT
    33573751U,	// FSTMXDB_UPD
    35648U,	// FSTMXIA
    33573696U,	// FSTMXIA_UPD
    1073777328U,	// HINT
    414550U,	// HLT
    414468U,	// HVC
    58111U,	// ISB
    117766814U,	// ITasm
    0U,	// Int_eh_sjlj_dispatchsetup
    0U,	// Int_eh_sjlj_longjmp
    0U,	// Int_eh_sjlj_setjmp
    0U,	// Int_eh_sjlj_setjmp_nofp
    0U,	// JUMPTABLE_ADDRS
    0U,	// JUMPTABLE_INSTS
    0U,	// JUMPTABLE_TBB
    0U,	// JUMPTABLE_TBH
    17763U,	// LDA
    17844U,	// LDAB
    19376U,	// LDAEX
    18044U,	// LDAEXB
    134235944U,	// LDAEXD
    18399U,	// LDAEXH
    18301U,	// LDAH
    152220465U,	// LDC2L_OFFSET
    1242739505U,	// LDC2L_OPTION
    2316481329U,	// LDC2L_POST
    185774897U,	// LDC2L_PRE
    152220030U,	// LDC2_OFFSET
    1242739070U,	// LDC2_OPTION
    2316480894U,	// LDC2_POST
    185774462U,	// LDC2_PRE
    3271587925U,	// LDCL_OFFSET
    3271587925U,	// LDCL_OPTION
    3271587925U,	// LDCL_POST
    3271587925U,	// LDCL_PRE
    3271587488U,	// LDC_OFFSET
    3271587488U,	// LDC_OPTION
    3271587488U,	// LDC_POST
    3271587488U,	// LDC_PRE
    34151U,	// LDMDA
    33572199U,	// LDMDA_UPD
    34278U,	// LDMDB
    33572326U,	// LDMDB_UPD
    35036U,	// LDMIA
    0U,	// LDMIA_RET
    33573084U,	// LDMIA_UPD
    34297U,	// LDMIB
    33572345U,	// LDMIB_UPD
    281190U,	// LDRBT_POST
    68198U,	// LDRBT_POST_IMM
    68198U,	// LDRBT_POST_REG
    67091U,	// LDRB_POST_IMM
    67091U,	// LDRB_POST_REG
    30227U,	// LDRB_PRE_IMM
    67091U,	// LDRB_PRE_REG
    26131U,	// LDRBi12
    30227U,	// LDRBrs
    67346U,	// LDRD
    42770U,	// LDRD_POST
    42770U,	// LDRD_PRE
    19388U,	// LDREX
    18058U,	// LDREXB
    134235958U,	// LDREXD
    18413U,	// LDREXH
    30641U,	// LDRH
    31369U,	// LDRHTi
    68233U,	// LDRHTr
    67505U,	// LDRH_POST
    67505U,	// LDRH_PRE
    0U,	// LDRLIT_ga_abs
    0U,	// LDRLIT_ga_pcrel
    0U,	// LDRLIT_ga_pcrel_ldr
    30245U,	// LDRSB
    31346U,	// LDRSBTi
    68210U,	// LDRSBTr
    67109U,	// LDRSB_POST
    67109U,	// LDRSB_PRE
    30660U,	// LDRSH
    31381U,	// LDRSHTi
    68245U,	// LDRSHTr
    67524U,	// LDRSH_POST
    67524U,	// LDRSH_PRE
    281269U,	// LDRT_POST
    68277U,	// LDRT_POST_IMM
    68277U,	// LDRT_POST_REG
    68001U,	// LDR_POST_IMM
    68001U,	// LDR_POST_REG
    31137U,	// LDR_PRE_IMM
    68001U,	// LDR_PRE_REG
    27041U,	// LDRcp
    27041U,	// LDRi12
    31137U,	// LDRrs
    0U,	// LEApcrel
    0U,	// LEApcrelJT
    268471U,	// LSLi
    268471U,	// LSLr
    268753U,	// LSRi
    268753U,	// LSRr
    2197858712U,	// MCR
    17478045U,	// MCR2
    2197883328U,	// MCRR
    17478051U,	// MCRR2
    9615U,	// MLA
    0U,	// MLAv5
    31235U,	// MLS
    0U,	// MOVCCi
    0U,	// MOVCCi16
    0U,	// MOVCCi32imm
    0U,	// MOVCCr
    0U,	// MOVCCsi
    0U,	// MOVCCsr
    1350430U,	// MOVPCLR
    0U,	// MOVPCRX
    27371U,	// MOVTi16
    0U,	// MOVTi16_ga_pcrel
    0U,	// MOV_ga_pcrel
    0U,	// MOV_ga_pcrel_ldr
    72478U,	// MOVi
    19251U,	// MOVi16
    0U,	// MOVi16_ga_pcrel
    0U,	// MOVi32imm
    72478U,	// MOVr
    72478U,	// MOVr_TC
    6942U,	// MOVsi
    11038U,	// MOVsr
    0U,	// MOVsra_flag
    0U,	// MOVsrl_flag
    201369265U,	// MRC
    74116U,	// MRC2
    218171061U,	// MRRC
    17478026U,	// MRRC2
    35365U,	// MRS
    18981U,	// MRSbanked
    1073777189U,	// MRSsys
    2382383574U,	// MSR
    251677142U,	// MSRbanked
    2382383574U,	// MSRi
    6343U,	// MUL
    0U,	// MULv5
    0U,	// MVNCCi
    72017U,	// MVNi
    72017U,	// MVNr
    6481U,	// MVNsi
    10577U,	// MVNsr
    6598U,	// ORRri
    6598U,	// ORRrr
    10694U,	// ORRrsi
    14790U,	// ORRrsr
    0U,	// PICADD
    0U,	// PICLDR
    0U,	// PICLDRB
    0U,	// PICLDRH
    0U,	// PICLDRSB
    0U,	// PICLDRSH
    0U,	// PICSTR
    0U,	// PICSTRB
    0U,	// PICSTRH
    31313U,	// PKHBT
    30258U,	// PKHTB
    78720U,	// PLDWi12
    82816U,	// PLDWrs
    78601U,	// PLDi12
    82697U,	// PLDrs
    78636U,	// PLIi12
    82732U,	// PLIrs
    26353U,	// QADD
    25784U,	// QADD16
    25887U,	// QADD8
    27629U,	// QASX
    26327U,	// QDADD
    26199U,	// QDSUB
    27488U,	// QSAX
    26212U,	// QSUB
    25746U,	// QSUB16
    25848U,	// QSUB8
    19100U,	// RBIT
    19210U,	// REV
    17628U,	// REV16
    18383U,	// REVSH
    414408U,	// RFEDA
    1462984U,	// RFEDA_UPD
    414439U,	// RFEDB
    1463015U,	// RFEDB_UPD
    414415U,	// RFEIA
    1462991U,	// RFEIA_UPD
    414446U,	// RFEIB
    1463022U,	// RFEIB_UPD
    268732U,	// RORi
    268732U,	// RORr
    0U,	// RRX
    334812U,	// RRXi
    0U,	// RSBSri
    0U,	// RSBSrsi
    0U,	// RSBSrsr
    5671U,	// RSBri
    5671U,	// RSBrr
    9767U,	// RSBrsi
    13863U,	// RSBrsr
    5818U,	// RSCri
    5818U,	// RSCrr
    9914U,	// RSCrsi
    14010U,	// RSCrsr
    25791U,	// SADD16
    25893U,	// SADD8
    27634U,	// SASX
    5784U,	// SBCri
    5784U,	// SBCrr
    9880U,	// SBCrsi
    13976U,	// SBCrsr
    31694U,	// SBFX
    27406U,	// SDIV
    26738U,	// SEL
    86798U,	// SETEND
    414531U,	// SETPAN
    16928834U,	// SHA1C
    1107447884U,	// SHA1H
    16928866U,	// SHA1M
    16928876U,	// SHA1P
    16928769U,	// SHA1SU0
    1090670619U,	// SHA1SU1
    16928854U,	// SHA256H
    16928821U,	// SHA256H2
    1090670605U,	// SHA256SU0
    16928807U,	// SHA256SU1
    25767U,	// SHADD16
    25872U,	// SHADD8
    27616U,	// SHASX
    27475U,	// SHSAX
    25729U,	// SHSUB16
    25833U,	// SHSUB8
    1073776301U,	// SMC
    30149U,	// SMLABB
    31306U,	// SMLABT
    30406U,	// SMLAD
    31620U,	// SMLADX
    92216U,	// SMLAL
    30156U,	// SMLALBB
    31319U,	// SMLALBT
    30459U,	// SMLALD
    31634U,	// SMLALDX
    30264U,	// SMLALTB
    31441U,	// SMLALTT
    0U,	// SMLALv5
    30251U,	// SMLATB
    31434U,	// SMLATT
    30318U,	// SMLAWB
    31472U,	// SMLAWT
    30492U,	// SMLSD
    31650U,	// SMLSDX
    30470U,	// SMLSLD
    31642U,	// SMLSLDX
    30093U,	// SMMLA
    31121U,	// SMMLAR
    31233U,	// SMMLS
    31182U,	// SMMLSR
    26821U,	// SMMUL
    27056U,	// SMMULR
    26316U,	// SMUAD
    27531U,	// SMUADX
    26068U,	// SMULBB
    27231U,	// SMULBT
    10396U,	// SMULL
    0U,	// SMULLv5
    26176U,	// SMULTB
    27353U,	// SMULTT
    26229U,	// SMULWB
    27383U,	// SMULWT
    26402U,	// SMUSD
    27561U,	// SMUSDX
    0U,	// SPACE
    414666U,	// SRSDA
    414618U,	// SRSDA_UPD
    414688U,	// SRSDB
    414642U,	// SRSDB_UPD
    414677U,	// SRSIA
    414630U,	// SRSIA_UPD
    414699U,	// SRSIB
    414654U,	// SRSIB_UPD
    31296U,	// SSAT
    25805U,	// SSAT16
    27493U,	// SSAX
    25753U,	// SSUB16
    25854U,	// SSUB8
    152220472U,	// STC2L_OFFSET
    1242739512U,	// STC2L_OPTION
    2316481336U,	// STC2L_POST
    185774904U,	// STC2L_PRE
    152220049U,	// STC2_OFFSET
    1242739089U,	// STC2_OPTION
    2316480913U,	// STC2_POST
    185774481U,	// STC2_PRE
    3271587930U,	// STCL_OFFSET
    3271587930U,	// STCL_OPTION
    3271587930U,	// STCL_POST
    3271587930U,	// STCL_PRE
    3271587518U,	// STC_OFFSET
    3271587518U,	// STC_OPTION
    3271587518U,	// STC_POST
    3271587518U,	// STC_PRE
    18625U,	// STL
    17925U,	// STLB
    27574U,	// STLEX
    26243U,	// STLEXB
    26415U,	// STLEXD
    26598U,	// STLEXH
    18331U,	// STLH
    34157U,	// STMDA
    33572205U,	// STMDA_UPD
    34285U,	// STMDB
    33572333U,	// STMDB_UPD
    35040U,	// STMIA
    33573088U,	// STMIA_UPD
    34303U,	// STMIB
    33572351U,	// STMIB_UPD
    281196U,	// STRBT_POST
    33622636U,	// STRBT_POST_IMM
    33622636U,	// STRBT_POST_REG
    33621528U,	// STRB_POST_IMM
    33621528U,	// STRB_POST_REG
    33584664U,	// STRB_PRE_IMM
    33621528U,	// STRB_PRE_REG
    26136U,	// STRBi12
    0U,	// STRBi_preidx
    0U,	// STRBr_preidx
    30232U,	// STRBrs
    67351U,	// STRD
    33597207U,	// STRD_POST
    33597207U,	// STRD_PRE
    27592U,	// STREX
    26257U,	// STREXB
    26429U,	// STREXD
    26612U,	// STREXH
    30646U,	// STRH
    33585807U,	// STRHTi
    33622671U,	// STRHTr
    33621942U,	// STRH_POST
    33621942U,	// STRH_PRE
    0U,	// STRH_preidx
    281280U,	// STRT_POST
    33622720U,	// STRT_POST_IMM
    33622720U,	// STRT_POST_REG
    33622498U,	// STR_POST_IMM
    33622498U,	// STR_POST_REG
    33585634U,	// STR_PRE_IMM
    33622498U,	// STR_PRE_REG
    27106U,	// STRi12
    0U,	// STRi_preidx
    0U,	// STRr_preidx
    31202U,	// STRrs
    0U,	// SUBS_PC_LR
    0U,	// SUBSri
    0U,	// SUBSrr
    0U,	// SUBSrsi
    0U,	// SUBSrsr
    5721U,	// SUBri
    5721U,	// SUBrr
    9817U,	// SUBrsi
    13913U,	// SUBrsr
    1073776322U,	// SVC
    27007U,	// SWP
    26126U,	// SWPB
    30137U,	// SXTAB
    29795U,	// SXTAB16
    30603U,	// SXTAH
    26189U,	// SXTB
    25715U,	// SXTB16
    26581U,	// SXTH
    0U,	// TAILJMPd
    0U,	// TAILJMPr
    0U,	// TCRETURNdi
    0U,	// TCRETURNri
    18829U,	// TEQri
    18829U,	// TEQrr
    27021U,	// TEQrsi
    31117U,	// TEQrsr
    0U,	// TPsoft
    2402U,	// TRAP
    2402U,	// TRAPNaCl
    19142U,	// TSTri
    19142U,	// TSTrr
    27334U,	// TSTrsi
    31430U,	// TSTrsr
    25798U,	// UADD16
    25899U,	// UADD8
    27639U,	// UASX
    31699U,	// UBFX
    414486U,	// UDF
    27411U,	// UDIV
    25775U,	// UHADD16
    25879U,	// UHADD8
    27622U,	// UHASX
    27481U,	// UHSAX
    25737U,	// UHSUB16
    25840U,	// UHSUB8
    30749U,	// UMAAL
    92222U,	// UMLAL
    0U,	// UMLALv5
    10402U,	// UMULL
    0U,	// UMULLv5
    25783U,	// UQADD16
    25886U,	// UQADD8
    27628U,	// UQASX
    27487U,	// UQSAX
    25745U,	// UQSUB16
    25847U,	// UQSUB8
    25866U,	// USAD8
    29922U,	// USADA8
    31301U,	// USAT
    25812U,	// USAT16
    27498U,	// USAX
    25760U,	// USUB16
    25860U,	// USUB8
    30143U,	// UXTAB
    29803U,	// UXTAB16
    30609U,	// UXTAH
    26194U,	// UXTB
    25722U,	// UXTB16
    26586U,	// UXTH
    18380835U,	// VABALsv2i64
    18511907U,	// VABALsv4i32
    18642979U,	// VABALsv8i16
    18774051U,	// VABALuv2i64
    18905123U,	// VABALuv4i32
    19036195U,	// VABALuv8i16
    18642270U,	// VABAsv16i8
    18380126U,	// VABAsv2i32
    18511198U,	// VABAsv4i16
    18380126U,	// VABAsv4i32
    18511198U,	// VABAsv8i16
    18642270U,	// VABAsv8i8
    19035486U,	// VABAuv16i8
    18773342U,	// VABAuv2i32
    18904414U,	// VABAuv4i16
    18773342U,	// VABAuv4i32
    18904414U,	// VABAuv8i16
    19035486U,	// VABAuv8i8
    35154015U,	// VABDLsv2i64
    35285087U,	// VABDLsv4i32
    35416159U,	// VABDLsv8i16
    35547231U,	// VABDLuv2i64
    35678303U,	// VABDLuv4i32
    35809375U,	// VABDLuv8i16
    2249090770U,	// VABDfd
    2249090770U,	// VABDfq
    35415762U,	// VABDsv16i8
    35153618U,	// VABDsv2i32
    35284690U,	// VABDsv4i16
    35153618U,	// VABDsv4i32
    35284690U,	// VABDsv8i16
    35415762U,	// VABDsv8i8
    35808978U,	// VABDuv16i8
    35546834U,	// VABDuv2i32
    35677906U,	// VABDuv4i16
    35546834U,	// VABDuv4i32
    35677906U,	// VABDuv8i16
    35808978U,	// VABDuv8i8
    2248952306U,	// VABSD
    2249083378U,	// VABSS
    2249083378U,	// VABSfd
    2249083378U,	// VABSfq
    1109150194U,	// VABSv16i8
    1108888050U,	// VABSv2i32
    1109019122U,	// VABSv4i16
    1108888050U,	// VABSv4i32
    1109019122U,	// VABSv8i16
    1109150194U,	// VABSv8i8
    2249090884U,	// VACGEd
    2249090884U,	// VACGEq
    2249091710U,	// VACGTd
    2249091710U,	// VACGTq
    2248959734U,	// VADDD
    35940603U,	// VADDHNv2i32
    36071675U,	// VADDHNv4i16
    36202747U,	// VADDHNv8i8
    35154028U,	// VADDLsv2i64
    35285100U,	// VADDLsv4i32
    35416172U,	// VADDLsv8i16
    35547244U,	// VADDLuv2i64
    35678316U,	// VADDLuv4i32
    35809388U,	// VADDLuv8i16
    2249090806U,	// VADDS
    35154728U,	// VADDWsv2i64
    35285800U,	// VADDWsv4i32
    35416872U,	// VADDWsv8i16
    35547944U,	// VADDWuv2i64
    35679016U,	// VADDWuv4i32
    35810088U,	// VADDWuv8i16
    2249090806U,	// VADDfd
    2249090806U,	// VADDfq
    36333302U,	// VADDv16i8
    35940086U,	// VADDv1i64
    36071158U,	// VADDv2i32
    35940086U,	// VADDv2i64
    36202230U,	// VADDv4i16
    36071158U,	// VADDv4i32
    36202230U,	// VADDv8i16
    36333302U,	// VADDv8i8
    26381U,	// VANDd
    26381U,	// VANDq
    26280U,	// VBICd
    270952104U,	// VBICiv2i32
    271083176U,	// VBICiv4i16
    270952104U,	// VBICiv4i32
    271083176U,	// VBICiv8i16
    26280U,	// VBICq
    30569U,	// VBIFd
    30569U,	// VBIFq
    31393U,	// VBITd
    31393U,	// VBITq
    30894U,	// VBSLd
    30894U,	// VBSLq
    2249091464U,	// VCEQfd
    2249091464U,	// VCEQfq
    36333960U,	// VCEQv16i8
    36071816U,	// VCEQv2i32
    36202888U,	// VCEQv4i16
    36071816U,	// VCEQv4i32
    36202888U,	// VCEQv8i16
    36333960U,	// VCEQv8i8
    3257551240U,	// VCEQzv16i8
    2249083272U,	// VCEQzv2f32
    3257289096U,	// VCEQzv2i32
    2249083272U,	// VCEQzv4f32
    3257420168U,	// VCEQzv4i16
    3257289096U,	// VCEQzv4i32
    3257420168U,	// VCEQzv8i16
    3257551240U,	// VCEQzv8i8
    2249090890U,	// VCGEfd
    2249090890U,	// VCGEfq
    35415882U,	// VCGEsv16i8
    35153738U,	// VCGEsv2i32
    35284810U,	// VCGEsv4i16
    35153738U,	// VCGEsv4i32
    35284810U,	// VCGEsv8i16
    35415882U,	// VCGEsv8i8
    35809098U,	// VCGEuv16i8
    35546954U,	// VCGEuv2i32
    35678026U,	// VCGEuv4i16
    35546954U,	// VCGEuv4i32
    35678026U,	// VCGEuv8i16
    35809098U,	// VCGEuv8i8
    3256633162U,	// VCGEzv16i8
    2249082698U,	// VCGEzv2f32
    3256371018U,	// VCGEzv2i32
    2249082698U,	// VCGEzv4f32
    3256502090U,	// VCGEzv4i16
    3256371018U,	// VCGEzv4i32
    3256502090U,	// VCGEzv8i16
    3256633162U,	// VCGEzv8i8
    2249091716U,	// VCGTfd
    2249091716U,	// VCGTfq
    35416708U,	// VCGTsv16i8
    35154564U,	// VCGTsv2i32
    35285636U,	// VCGTsv4i16
    35154564U,	// VCGTsv4i32
    35285636U,	// VCGTsv8i16
    35416708U,	// VCGTsv8i8
    35809924U,	// VCGTuv16i8
    35547780U,	// VCGTuv2i32
    35678852U,	// VCGTuv4i16
    35547780U,	// VCGTuv4i32
    35678852U,	// VCGTuv8i16
    35809924U,	// VCGTuv8i8
    3256633988U,	// VCGTzv16i8
    2249083524U,	// VCGTzv2f32
    3256371844U,	// VCGTzv2i32
    2249083524U,	// VCGTzv4f32
    3256502916U,	// VCGTzv4i16
    3256371844U,	// VCGTzv4i32
    3256502916U,	// VCGTzv8i16
    3256633988U,	// VCGTzv8i8
    3256633167U,	// VCLEzv16i8
    2249082703U,	// VCLEzv2f32
    3256371023U,	// VCLEzv2i32
    2249082703U,	// VCLEzv4f32
    3256502095U,	// VCLEzv4i16
    3256371023U,	// VCLEzv4i32
    3256502095U,	// VCLEzv8i16
    3256633167U,	// VCLEzv8i8
    1109150204U,	// VCLSv16i8
    1108888060U,	// VCLSv2i32
    1109019132U,	// VCLSv4i16
    1108888060U,	// VCLSv4i32
    1109019132U,	// VCLSv8i16
    1109150204U,	// VCLSv8i8
    3256634022U,	// VCLTzv16i8
    2249083558U,	// VCLTzv2f32
    3256371878U,	// VCLTzv2i32
    2249083558U,	// VCLTzv4f32
    3256502950U,	// VCLTzv4i16
    3256371878U,	// VCLTzv4i32
    3256502950U,	// VCLTzv8i16
    3256634022U,	// VCLTzv8i8
    1110068227U,	// VCLZv16i8
    1109806083U,	// VCLZv2i32
    1109937155U,	// VCLZv4i16
    1109806083U,	// VCLZv4i32
    1109937155U,	// VCLZv8i16
    1110068227U,	// VCLZv8i8
    2248952176U,	// VCMPD
    2248951643U,	// VCMPED
    2249082715U,	// VCMPES
    286033755U,	// VCMPEZD
    286164827U,	// VCMPEZS
    2249083248U,	// VCMPS
    286034288U,	// VCMPZD
    286165360U,	// VCMPZS
    2902699U,	// VCNTd
    2902699U,	// VCNTq
    1107447926U,	// VCVTANSD
    1107447926U,	// VCVTANSQ
    1107447986U,	// VCVTANUD
    1107447986U,	// VCVTANUQ
    1107448234U,	// VCVTASD
    1107447926U,	// VCVTASS
    1107448294U,	// VCVTAUD
    1107447986U,	// VCVTAUS
    3032647U,	// VCVTBDH
    3163719U,	// VCVTBHD
    3294791U,	// VCVTBHS
    3425863U,	// VCVTBSH
    3558118U,	// VCVTDS
    1107447941U,	// VCVTMNSD
    1107447941U,	// VCVTMNSQ
    1107448001U,	// VCVTMNUD
    1107448001U,	// VCVTMNUQ
    1107448249U,	// VCVTMSD
    1107447941U,	// VCVTMSS
    1107448309U,	// VCVTMUD
    1107448001U,	// VCVTMUS
    1107447956U,	// VCVTNNSD
    1107447956U,	// VCVTNNSQ
    1107448016U,	// VCVTNNUD
    1107448016U,	// VCVTNNUQ
    1107448264U,	// VCVTNSD
    1107447956U,	// VCVTNSS
    1107448324U,	// VCVTNUD
    1107448016U,	// VCVTNUS
    1107447971U,	// VCVTPNSD
    1107447971U,	// VCVTPNSQ
    1107448031U,	// VCVTPNUD
    1107448031U,	// VCVTPNUQ
    1107448279U,	// VCVTPSD
    1107447971U,	// VCVTPSS
    1107448339U,	// VCVTPUD
    1107448031U,	// VCVTPUS
    3689190U,	// VCVTSD
    3033824U,	// VCVTTDH
    3164896U,	// VCVTTHD
    3295968U,	// VCVTTHS
    3427040U,	// VCVTTSH
    3427046U,	// VCVTf2h
    305810150U,	// VCVTf2sd
    305810150U,	// VCVTf2sq
    305941222U,	// VCVTf2ud
    305941222U,	// VCVTf2uq
    104491750U,	// VCVTf2xsd
    104491750U,	// VCVTf2xsq
    104622822U,	// VCVTf2xud
    104622822U,	// VCVTf2xuq
    3295974U,	// VCVTh2f
    306072294U,	// VCVTs2fd
    306072294U,	// VCVTs2fq
    306203366U,	// VCVTu2fd
    306203366U,	// VCVTu2fq
    104753894U,	// VCVTxs2fd
    104753894U,	// VCVTxs2fq
    104884966U,	// VCVTxu2fd
    104884966U,	// VCVTxu2fq
    2248960792U,	// VDIVD
    2249091864U,	// VDIVS
    4344185U,	// VDUP16d
    4344185U,	// VDUP16q
    4475257U,	// VDUP32d
    4475257U,	// VDUP32q
    2902393U,	// VDUP8d
    2902393U,	// VDUP8q
    4352377U,	// VDUPLN16d
    4352377U,	// VDUPLN16q
    4483449U,	// VDUPLN32d
    4483449U,	// VDUPLN32q
    2910585U,	// VDUPLN8d
    2910585U,	// VDUPLN8q
    27063U,	// VEORd
    27063U,	// VEORq
    4356862U,	// VEXTd16
    4487934U,	// VEXTd32
    2915070U,	// VEXTd8
    4356862U,	// VEXTq16
    4487934U,	// VEXTq32
    4619006U,	// VEXTq64
    2915070U,	// VEXTq8
    101479838U,	// VFMAD
    101610910U,	// VFMAS
    101610910U,	// VFMAfd
    101610910U,	// VFMAfq
    101480978U,	// VFMSD
    101612050U,	// VFMSS
    101612050U,	// VFMSfd
    101612050U,	// VFMSfq
    101479843U,	// VFNMAD
    101610915U,	// VFNMAS
    101480983U,	// VFNMSD
    101612055U,	// VFNMSS
    4483869U,	// VGETLNi32
    1109027613U,	// VGETLNs16
    1109158685U,	// VGETLNs8
    1109420829U,	// VGETLNu16
    1109551901U,	// VGETLNu8
    35415780U,	// VHADDsv16i8
    35153636U,	// VHADDsv2i32
    35284708U,	// VHADDsv4i16
    35153636U,	// VHADDsv4i32
    35284708U,	// VHADDsv8i16
    35415780U,	// VHADDsv8i8
    35808996U,	// VHADDuv16i8
    35546852U,	// VHADDuv2i32
    35677924U,	// VHADDuv4i16
    35546852U,	// VHADDuv4i32
    35677924U,	// VHADDuv8i16
    35808996U,	// VHADDuv8i8
    35415645U,	// VHSUBsv16i8
    35153501U,	// VHSUBsv2i32
    35284573U,	// VHSUBsv4i16
    35153501U,	// VHSUBsv4i32
    35284573U,	// VHSUBsv8i16
    35415645U,	// VHSUBsv8i8
    35808861U,	// VHSUBuv16i8
    35546717U,	// VHSUBuv2i32
    35677789U,	// VHSUBuv4i16
    35546717U,	// VHSUBuv4i32
    35677789U,	// VHSUBuv8i16
    35808861U,	// VHSUBuv8i8
    2470601718U,	// VLD1DUPd16
    3544347638U,	// VLD1DUPd16wb_fixed
    3544384502U,	// VLD1DUPd16wb_register
    2470732790U,	// VLD1DUPd32
    3544478710U,	// VLD1DUPd32wb_fixed
    3544515574U,	// VLD1DUPd32wb_register
    2469159926U,	// VLD1DUPd8
    3542905846U,	// VLD1DUPd8wb_fixed
    3542942710U,	// VLD1DUPd8wb_register
    2487378934U,	// VLD1DUPq16
    3561124854U,	// VLD1DUPq16wb_fixed
    3561161718U,	// VLD1DUPq16wb_register
    2487510006U,	// VLD1DUPq32
    3561255926U,	// VLD1DUPq32wb_fixed
    3561292790U,	// VLD1DUPq32wb_register
    2485937142U,	// VLD1DUPq8
    3559683062U,	// VLD1DUPq8wb_fixed
    3559719926U,	// VLD1DUPq8wb_register
    4785142U,	// VLD1LNd16
    4813814U,	// VLD1LNd16_UPD
    4916214U,	// VLD1LNd32
    4944886U,	// VLD1LNd32_UPD
    5047286U,	// VLD1LNd8
    5075958U,	// VLD1LNd8_UPD
    4355062U,	// VLD1LNdAsm_16
    4486134U,	// VLD1LNdAsm_32
    2913270U,	// VLD1LNdAsm_8
    4355062U,	// VLD1LNdWB_fixed_Asm_16
    4486134U,	// VLD1LNdWB_fixed_Asm_32
    2913270U,	// VLD1LNdWB_fixed_Asm_8
    4391926U,	// VLD1LNdWB_register_Asm_16
    4522998U,	// VLD1LNdWB_register_Asm_32
    2950134U,	// VLD1LNdWB_register_Asm_8
    0U,	// VLD1LNq16Pseudo
    0U,	// VLD1LNq16Pseudo_UPD
    0U,	// VLD1LNq32Pseudo
    0U,	// VLD1LNq32Pseudo_UPD
    0U,	// VLD1LNq8Pseudo
    0U,	// VLD1LNq8Pseudo_UPD
    2504156150U,	// VLD1d16
    2520933366U,	// VLD1d16Q
    3594679286U,	// VLD1d16Qwb_fixed
    3594716150U,	// VLD1d16Qwb_register
    2537710582U,	// VLD1d16T
    3611456502U,	// VLD1d16Twb_fixed
    3611493366U,	// VLD1d16Twb_register
    3577902070U,	// VLD1d16wb_fixed
    3577938934U,	// VLD1d16wb_register
    2504287222U,	// VLD1d32
    2521064438U,	// VLD1d32Q
    3594810358U,	// VLD1d32Qwb_fixed
    3594847222U,	// VLD1d32Qwb_register
    2537841654U,	// VLD1d32T
    3611587574U,	// VLD1d32Twb_fixed
    3611624438U,	// VLD1d32Twb_register
    3578033142U,	// VLD1d32wb_fixed
    3578070006U,	// VLD1d32wb_register
    2504418294U,	// VLD1d64
    2521195510U,	// VLD1d64Q
    0U,	// VLD1d64QPseudo
    0U,	// VLD1d64QPseudoWB_fixed
    0U,	// VLD1d64QPseudoWB_register
    3594941430U,	// VLD1d64Qwb_fixed
    3594978294U,	// VLD1d64Qwb_register
    2537972726U,	// VLD1d64T
    0U,	// VLD1d64TPseudo
    0U,	// VLD1d64TPseudoWB_fixed
    0U,	// VLD1d64TPseudoWB_register
    3611718646U,	// VLD1d64Twb_fixed
    3611755510U,	// VLD1d64Twb_register
    3578164214U,	// VLD1d64wb_fixed
    3578201078U,	// VLD1d64wb_register
    2502714358U,	// VLD1d8
    2519491574U,	// VLD1d8Q
    3593237494U,	// VLD1d8Qwb_fixed
    3593274358U,	// VLD1d8Qwb_register
    2536268790U,	// VLD1d8T
    3610014710U,	// VLD1d8Twb_fixed
    3610051574U,	// VLD1d8Twb_register
    3576460278U,	// VLD1d8wb_fixed
    3576497142U,	// VLD1d8wb_register
    2554487798U,	// VLD1q16
    3628233718U,	// VLD1q16wb_fixed
    3628270582U,	// VLD1q16wb_register
    2554618870U,	// VLD1q32
    3628364790U,	// VLD1q32wb_fixed
    3628401654U,	// VLD1q32wb_register
    2554749942U,	// VLD1q64
    3628495862U,	// VLD1q64wb_fixed
    3628532726U,	// VLD1q64wb_register
    2553046006U,	// VLD1q8
    3626791926U,	// VLD1q8wb_fixed
    3626828790U,	// VLD1q8wb_register
    2487378978U,	// VLD2DUPd16
    3561124898U,	// VLD2DUPd16wb_fixed
    3561161762U,	// VLD2DUPd16wb_register
    2571265058U,	// VLD2DUPd16x2
    3645010978U,	// VLD2DUPd16x2wb_fixed
    3645047842U,	// VLD2DUPd16x2wb_register
    2487510050U,	// VLD2DUPd32
    3561255970U,	// VLD2DUPd32wb_fixed
    3561292834U,	// VLD2DUPd32wb_register
    2571396130U,	// VLD2DUPd32x2
    3645142050U,	// VLD2DUPd32x2wb_fixed
    3645178914U,	// VLD2DUPd32x2wb_register
    2485937186U,	// VLD2DUPd8
    3559683106U,	// VLD2DUPd8wb_fixed
    3559719970U,	// VLD2DUPd8wb_register
    2569823266U,	// VLD2DUPd8x2
    3643569186U,	// VLD2DUPd8x2wb_fixed
    3643606050U,	// VLD2DUPd8x2wb_register
    4813858U,	// VLD2LNd16
    0U,	// VLD2LNd16Pseudo
    0U,	// VLD2LNd16Pseudo_UPD
    4817954U,	// VLD2LNd16_UPD
    4944930U,	// VLD2LNd32
    0U,	// VLD2LNd32Pseudo
    0U,	// VLD2LNd32Pseudo_UPD
    4949026U,	// VLD2LNd32_UPD
    5076002U,	// VLD2LNd8
    0U,	// VLD2LNd8Pseudo
    0U,	// VLD2LNd8Pseudo_UPD
    5080098U,	// VLD2LNd8_UPD
    4355106U,	// VLD2LNdAsm_16
    4486178U,	// VLD2LNdAsm_32
    2913314U,	// VLD2LNdAsm_8
    4355106U,	// VLD2LNdWB_fixed_Asm_16
    4486178U,	// VLD2LNdWB_fixed_Asm_32
    2913314U,	// VLD2LNdWB_fixed_Asm_8
    4391970U,	// VLD2LNdWB_register_Asm_16
    4523042U,	// VLD2LNdWB_register_Asm_32
    2950178U,	// VLD2LNdWB_register_Asm_8
    4813858U,	// VLD2LNq16
    0U,	// VLD2LNq16Pseudo
    0U,	// VLD2LNq16Pseudo_UPD
    4817954U,	// VLD2LNq16_UPD
    4944930U,	// VLD2LNq32
    0U,	// VLD2LNq32Pseudo
    0U,	// VLD2LNq32Pseudo_UPD
    4949026U,	// VLD2LNq32_UPD
    4355106U,	// VLD2LNqAsm_16
    4486178U,	// VLD2LNqAsm_32
    4355106U,	// VLD2LNqWB_fixed_Asm_16
    4486178U,	// VLD2LNqWB_fixed_Asm_32
    4391970U,	// VLD2LNqWB_register_Asm_16
    4523042U,	// VLD2LNqWB_register_Asm_32
    2588042274U,	// VLD2b16
    3661788194U,	// VLD2b16wb_fixed
    3661825058U,	// VLD2b16wb_register
    2588173346U,	// VLD2b32
    3661919266U,	// VLD2b32wb_fixed
    3661956130U,	// VLD2b32wb_register
    2586600482U,	// VLD2b8
    3660346402U,	// VLD2b8wb_fixed
    3660383266U,	// VLD2b8wb_register
    2554487842U,	// VLD2d16
    3628233762U,	// VLD2d16wb_fixed
    3628270626U,	// VLD2d16wb_register
    2554618914U,	// VLD2d32
    3628364834U,	// VLD2d32wb_fixed
    3628401698U,	// VLD2d32wb_register
    2553046050U,	// VLD2d8
    3626791970U,	// VLD2d8wb_fixed
    3626828834U,	// VLD2d8wb_register
    2520933410U,	// VLD2q16
    0U,	// VLD2q16Pseudo
    0U,	// VLD2q16PseudoWB_fixed
    0U,	// VLD2q16PseudoWB_register
    3594679330U,	// VLD2q16wb_fixed
    3594716194U,	// VLD2q16wb_register
    2521064482U,	// VLD2q32
    0U,	// VLD2q32Pseudo
    0U,	// VLD2q32PseudoWB_fixed
    0U,	// VLD2q32PseudoWB_register
    3594810402U,	// VLD2q32wb_fixed
    3594847266U,	// VLD2q32wb_register
    2519491618U,	// VLD2q8
    0U,	// VLD2q8Pseudo
    0U,	// VLD2q8PseudoWB_fixed
    0U,	// VLD2q8PseudoWB_register
    3593237538U,	// VLD2q8wb_fixed
    3593274402U,	// VLD2q8wb_register
    1078527042U,	// VLD3DUPd16
    0U,	// VLD3DUPd16Pseudo
    0U,	// VLD3DUPd16Pseudo_UPD
    1078555714U,	// VLD3DUPd16_UPD
    1078658114U,	// VLD3DUPd32
    0U,	// VLD3DUPd32Pseudo
    0U,	// VLD3DUPd32Pseudo_UPD
    1078686786U,	// VLD3DUPd32_UPD
    1078789186U,	// VLD3DUPd8
    0U,	// VLD3DUPd8Pseudo
    0U,	// VLD3DUPd8Pseudo_UPD
    1078817858U,	// VLD3DUPd8_UPD
    1531077698U,	// VLD3DUPdAsm_16
    1531208770U,	// VLD3DUPdAsm_32
    1529635906U,	// VLD3DUPdAsm_8
    2604819522U,	// VLD3DUPdWB_fixed_Asm_16
    2604950594U,	// VLD3DUPdWB_fixed_Asm_32
    2603377730U,	// VLD3DUPdWB_fixed_Asm_8
    457339970U,	// VLD3DUPdWB_register_Asm_16
    457471042U,	// VLD3DUPdWB_register_Asm_32
    455898178U,	// VLD3DUPdWB_register_Asm_8
    1078527042U,	// VLD3DUPq16
    1078555714U,	// VLD3DUPq16_UPD
    1078658114U,	// VLD3DUPq32
    1078686786U,	// VLD3DUPq32_UPD
    1078789186U,	// VLD3DUPq8
    1078817858U,	// VLD3DUPq8_UPD
    1547854914U,	// VLD3DUPqAsm_16
    1547985986U,	// VLD3DUPqAsm_32
    1546413122U,	// VLD3DUPqAsm_8
    2621596738U,	// VLD3DUPqWB_fixed_Asm_16
    2621727810U,	// VLD3DUPqWB_fixed_Asm_32
    2620154946U,	// VLD3DUPqWB_fixed_Asm_8
    474117186U,	// VLD3DUPqWB_register_Asm_16
    474248258U,	// VLD3DUPqWB_register_Asm_32
    472675394U,	// VLD3DUPqWB_register_Asm_8
    4817986U,	// VLD3LNd16
    0U,	// VLD3LNd16Pseudo
    0U,	// VLD3LNd16Pseudo_UPD
    4822082U,	// VLD3LNd16_UPD
    4949058U,	// VLD3LNd32
    0U,	// VLD3LNd32Pseudo
    0U,	// VLD3LNd32Pseudo_UPD
    4953154U,	// VLD3LNd32_UPD
    5080130U,	// VLD3LNd8
    0U,	// VLD3LNd8Pseudo
    0U,	// VLD3LNd8Pseudo_UPD
    5084226U,	// VLD3LNd8_UPD
    4355138U,	// VLD3LNdAsm_16
    4486210U,	// VLD3LNdAsm_32
    2913346U,	// VLD3LNdAsm_8
    4355138U,	// VLD3LNdWB_fixed_Asm_16
    4486210U,	// VLD3LNdWB_fixed_Asm_32
    2913346U,	// VLD3LNdWB_fixed_Asm_8
    4392002U,	// VLD3LNdWB_register_Asm_16
    4523074U,	// VLD3LNdWB_register_Asm_32
    2950210U,	// VLD3LNdWB_register_Asm_8
    4817986U,	// VLD3LNq16
    0U,	// VLD3LNq16Pseudo
    0U,	// VLD3LNq16Pseudo_UPD
    4822082U,	// VLD3LNq16_UPD
    4949058U,	// VLD3LNq32
    0U,	// VLD3LNq32Pseudo
    0U,	// VLD3LNq32Pseudo_UPD
    4953154U,	// VLD3LNq32_UPD
    4355138U,	// VLD3LNqAsm_16
    4486210U,	// VLD3LNqAsm_32
    4355138U,	// VLD3LNqWB_fixed_Asm_16
    4486210U,	// VLD3LNqWB_fixed_Asm_32
    4392002U,	// VLD3LNqWB_register_Asm_16
    4523074U,	// VLD3LNqWB_register_Asm_32
    4785218U,	// VLD3d16
    0U,	// VLD3d16Pseudo
    0U,	// VLD3d16Pseudo_UPD
    4813890U,	// VLD3d16_UPD
    4916290U,	// VLD3d32
    0U,	// VLD3d32Pseudo
    0U,	// VLD3d32Pseudo_UPD
    4944962U,	// VLD3d32_UPD
    5047362U,	// VLD3d8
    0U,	// VLD3d8Pseudo
    0U,	// VLD3d8Pseudo_UPD
    5076034U,	// VLD3d8_UPD
    2537710658U,	// VLD3dAsm_16
    2537841730U,	// VLD3dAsm_32
    2536268866U,	// VLD3dAsm_8
    2537710658U,	// VLD3dWB_fixed_Asm_16
    2537841730U,	// VLD3dWB_fixed_Asm_32
    2536268866U,	// VLD3dWB_fixed_Asm_8
    2537714754U,	// VLD3dWB_register_Asm_16
    2537845826U,	// VLD3dWB_register_Asm_32
    2536272962U,	// VLD3dWB_register_Asm_8
    4785218U,	// VLD3q16
    0U,	// VLD3q16Pseudo_UPD
    4813890U,	// VLD3q16_UPD
    0U,	// VLD3q16oddPseudo
    0U,	// VLD3q16oddPseudo_UPD
    4916290U,	// VLD3q32
    0U,	// VLD3q32Pseudo_UPD
    4944962U,	// VLD3q32_UPD
    0U,	// VLD3q32oddPseudo
    0U,	// VLD3q32oddPseudo_UPD
    5047362U,	// VLD3q8
    0U,	// VLD3q8Pseudo_UPD
    5076034U,	// VLD3q8_UPD
    0U,	// VLD3q8oddPseudo
    0U,	// VLD3q8oddPseudo_UPD
    1564632130U,	// VLD3qAsm_16
    1564763202U,	// VLD3qAsm_32
    1563190338U,	// VLD3qAsm_8
    2638373954U,	// VLD3qWB_fixed_Asm_16
    2638505026U,	// VLD3qWB_fixed_Asm_32
    2636932162U,	// VLD3qWB_fixed_Asm_8
    490894402U,	// VLD3qWB_register_Asm_16
    491025474U,	// VLD3qWB_register_Asm_32
    489452610U,	// VLD3qWB_register_Asm_8
    1078502489U,	// VLD4DUPd16
    0U,	// VLD4DUPd16Pseudo
    0U,	// VLD4DUPd16Pseudo_UPD
    1078568025U,	// VLD4DUPd16_UPD
    1078633561U,	// VLD4DUPd32
    0U,	// VLD4DUPd32Pseudo
    0U,	// VLD4DUPd32Pseudo_UPD
    1078699097U,	// VLD4DUPd32_UPD
    1078764633U,	// VLD4DUPd8
    0U,	// VLD4DUPd8Pseudo
    0U,	// VLD4DUPd8Pseudo_UPD
    1078830169U,	// VLD4DUPd8_UPD
    1581409369U,	// VLD4DUPdAsm_16
    1581540441U,	// VLD4DUPdAsm_32
    1579967577U,	// VLD4DUPdAsm_8
    2655151193U,	// VLD4DUPdWB_fixed_Asm_16
    2655282265U,	// VLD4DUPdWB_fixed_Asm_32
    2653709401U,	// VLD4DUPdWB_fixed_Asm_8
    507671641U,	// VLD4DUPdWB_register_Asm_16
    507802713U,	// VLD4DUPdWB_register_Asm_32
    506229849U,	// VLD4DUPdWB_register_Asm_8
    1078502489U,	// VLD4DUPq16
    1078568025U,	// VLD4DUPq16_UPD
    1078633561U,	// VLD4DUPq32
    1078699097U,	// VLD4DUPq32_UPD
    1078764633U,	// VLD4DUPq8
    1078830169U,	// VLD4DUPq8_UPD
    1598186585U,	// VLD4DUPqAsm_16
    1598317657U,	// VLD4DUPqAsm_32
    1596744793U,	// VLD4DUPqAsm_8
    2671928409U,	// VLD4DUPqWB_fixed_Asm_16
    2672059481U,	// VLD4DUPqWB_fixed_Asm_32
    2670486617U,	// VLD4DUPqWB_fixed_Asm_8
    524448857U,	// VLD4DUPqWB_register_Asm_16
    524579929U,	// VLD4DUPqWB_register_Asm_32
    523007065U,	// VLD4DUPqWB_register_Asm_8
    4822105U,	// VLD4LNd16
    0U,	// VLD4LNd16Pseudo
    0U,	// VLD4LNd16Pseudo_UPD
    4830297U,	// VLD4LNd16_UPD
    4953177U,	// VLD4LNd32
    0U,	// VLD4LNd32Pseudo
    0U,	// VLD4LNd32Pseudo_UPD
    4961369U,	// VLD4LNd32_UPD
    5084249U,	// VLD4LNd8
    0U,	// VLD4LNd8Pseudo
    0U,	// VLD4LNd8Pseudo_UPD
    5092441U,	// VLD4LNd8_UPD
    4355161U,	// VLD4LNdAsm_16
    4486233U,	// VLD4LNdAsm_32
    2913369U,	// VLD4LNdAsm_8
    4355161U,	// VLD4LNdWB_fixed_Asm_16
    4486233U,	// VLD4LNdWB_fixed_Asm_32
    2913369U,	// VLD4LNdWB_fixed_Asm_8
    4392025U,	// VLD4LNdWB_register_Asm_16
    4523097U,	// VLD4LNdWB_register_Asm_32
    2950233U,	// VLD4LNdWB_register_Asm_8
    4822105U,	// VLD4LNq16
    0U,	// VLD4LNq16Pseudo
    0U,	// VLD4LNq16Pseudo_UPD
    4830297U,	// VLD4LNq16_UPD
    4953177U,	// VLD4LNq32
    0U,	// VLD4LNq32Pseudo
    0U,	// VLD4LNq32Pseudo_UPD
    4961369U,	// VLD4LNq32_UPD
    4355161U,	// VLD4LNqAsm_16
    4486233U,	// VLD4LNqAsm_32
    4355161U,	// VLD4LNqWB_fixed_Asm_16
    4486233U,	// VLD4LNqWB_fixed_Asm_32
    4392025U,	// VLD4LNqWB_register_Asm_16
    4523097U,	// VLD4LNqWB_register_Asm_32
    4760665U,	// VLD4d16
    0U,	// VLD4d16Pseudo
    0U,	// VLD4d16Pseudo_UPD
    4826201U,	// VLD4d16_UPD
    4891737U,	// VLD4d32
    0U,	// VLD4d32Pseudo
    0U,	// VLD4d32Pseudo_UPD
    4957273U,	// VLD4d32_UPD
    5022809U,	// VLD4d8
    0U,	// VLD4d8Pseudo
    0U,	// VLD4d8Pseudo_UPD
    5088345U,	// VLD4d8_UPD
    2520933465U,	// VLD4dAsm_16
    2521064537U,	// VLD4dAsm_32
    2519491673U,	// VLD4dAsm_8
    2520933465U,	// VLD4dWB_fixed_Asm_16
    2521064537U,	// VLD4dWB_fixed_Asm_32
    2519491673U,	// VLD4dWB_fixed_Asm_8
    2520937561U,	// VLD4dWB_register_Asm_16
    2521068633U,	// VLD4dWB_register_Asm_32
    2519495769U,	// VLD4dWB_register_Asm_8
    4760665U,	// VLD4q16
    0U,	// VLD4q16Pseudo_UPD
    4826201U,	// VLD4q16_UPD
    0U,	// VLD4q16oddPseudo
    0U,	// VLD4q16oddPseudo_UPD
    4891737U,	// VLD4q32
    0U,	// VLD4q32Pseudo_UPD
    4957273U,	// VLD4q32_UPD
    0U,	// VLD4q32oddPseudo
    0U,	// VLD4q32oddPseudo_UPD
    5022809U,	// VLD4q8
    0U,	// VLD4q8Pseudo_UPD
    5088345U,	// VLD4q8_UPD
    0U,	// VLD4q8oddPseudo
    0U,	// VLD4q8oddPseudo_UPD
    1614963801U,	// VLD4qAsm_16
    1615094873U,	// VLD4qAsm_32
    1613522009U,	// VLD4qAsm_8
    2688705625U,	// VLD4qWB_fixed_Asm_16
    2688836697U,	// VLD4qWB_fixed_Asm_32
    2687263833U,	// VLD4qWB_fixed_Asm_8
    541226073U,	// VLD4qWB_register_Asm_16
    541357145U,	// VLD4qWB_register_Asm_32
    539784281U,	// VLD4qWB_register_Asm_8
    33572325U,	// VLDMDDB_UPD
    34169U,	// VLDMDIA
    33572217U,	// VLDMDIA_UPD
    0U,	// VLDMQIA
    33572325U,	// VLDMSDB_UPD
    34169U,	// VLDMSIA
    33572217U,	// VLDMSIA_UPD
    27040U,	// VLDRD
    27040U,	// VLDRS
    33706566U,	// VMAXNMD
    33706258U,	// VMAXNMND
    33706258U,	// VMAXNMNQ
    33706258U,	// VMAXNMS
    2249091918U,	// VMAXfd
    2249091918U,	// VMAXfq
    35416910U,	// VMAXsv16i8
    35154766U,	// VMAXsv2i32
    35285838U,	// VMAXsv4i16
    35154766U,	// VMAXsv4i32
    35285838U,	// VMAXsv8i16
    35416910U,	// VMAXsv8i8
    35810126U,	// VMAXuv16i8
    35547982U,	// VMAXuv2i32
    35679054U,	// VMAXuv4i16
    35547982U,	// VMAXuv4i32
    35679054U,	// VMAXuv8i16
    35810126U,	// VMAXuv8i8
    33706554U,	// VMINNMD
    33706246U,	// VMINNMND
    33706246U,	// VMINNMNQ
    33706246U,	// VMINNMS
    2249091336U,	// VMINfd
    2249091336U,	// VMINfq
    35416328U,	// VMINsv16i8
    35154184U,	// VMINsv2i32
    35285256U,	// VMINsv4i16
    35154184U,	// VMINsv4i32
    35285256U,	// VMINsv8i16
    35416328U,	// VMINsv8i8
    35809544U,	// VMINuv16i8
    35547400U,	// VMINuv2i32
    35678472U,	// VMINuv4i16
    35547400U,	// VMINuv4i32
    35678472U,	// VMINuv8i16
    35809544U,	// VMINuv8i8
    101479833U,	// VMLAD
    18417732U,	// VMLALslsv2i32
    18548804U,	// VMLALslsv4i16
    18810948U,	// VMLALsluv2i32
    18942020U,	// VMLALsluv4i16
    18380868U,	// VMLALsv2i64
    18511940U,	// VMLALsv4i32
    18643012U,	// VMLALsv8i16
    18774084U,	// VMLALuv2i64
    18905156U,	// VMLALuv4i32
    19036228U,	// VMLALuv8i16
    101610905U,	// VMLAS
    101610905U,	// VMLAfd
    101610905U,	// VMLAfq
    101647769U,	// VMLAslfd
    101647769U,	// VMLAslfq
    19334553U,	// VMLAslv2i32
    19465625U,	// VMLAslv4i16
    19334553U,	// VMLAslv4i32
    19465625U,	// VMLAslv8i16
    19559833U,	// VMLAv16i8
    19297689U,	// VMLAv2i32
    19428761U,	// VMLAv4i16
    19297689U,	// VMLAv4i32
    19428761U,	// VMLAv8i16
    19559833U,	// VMLAv8i8
    101480973U,	// VMLSD
    18417851U,	// VMLSLslsv2i32
    18548923U,	// VMLSLslsv4i16
    18811067U,	// VMLSLsluv2i32
    18942139U,	// VMLSLsluv4i16
    18380987U,	// VMLSLsv2i64
    18512059U,	// VMLSLsv4i32
    18643131U,	// VMLSLsv8i16
    18774203U,	// VMLSLuv2i64
    18905275U,	// VMLSLuv4i32
    19036347U,	// VMLSLuv8i16
    101612045U,	// VMLSS
    101612045U,	// VMLSfd
    101612045U,	// VMLSfq
    101648909U,	// VMLSslfd
    101648909U,	// VMLSslfq
    19335693U,	// VMLSslv2i32
    19466765U,	// VMLSslv4i16
    19335693U,	// VMLSslv4i32
    19466765U,	// VMLSslv8i16
    19560973U,	// VMLSv16i8
    19298829U,	// VMLSv2i32
    19429901U,	// VMLSv4i16
    19298829U,	// VMLSv4i32
    19429901U,	// VMLSv8i16
    19560973U,	// VMLSv8i8
    2248952605U,	// VMOVD
    0U,	// VMOVD0
    27421U,	// VMOVDRR
    0U,	// VMOVDcc
    1108887766U,	// VMOVLsv2i64
    1109018838U,	// VMOVLsv4i32
    1109149910U,	// VMOVLsv8i16
    1109280982U,	// VMOVLuv2i64
    1109412054U,	// VMOVLuv4i32
    1109543126U,	// VMOVLuv8i16
    1109674332U,	// VMOVNv2i32
    1109805404U,	// VMOVNv4i16
    1109936476U,	// VMOVNv8i8
    0U,	// VMOVQ0
    27421U,	// VMOVRRD
    31517U,	// VMOVRRS
    19229U,	// VMOVRS
    2249083677U,	// VMOVS
    19229U,	// VMOVSR
    31517U,	// VMOVSRR
    0U,	// VMOVScc
    271207197U,	// VMOVv16i8
    270813981U,	// VMOVv1i64
    3322825501U,	// VMOVv2f32
    270945053U,	// VMOVv2i32
    270813981U,	// VMOVv2i64
    3322825501U,	// VMOVv4f32
    271076125U,	// VMOVv4i16
    270945053U,	// VMOVv4i32
    271076125U,	// VMOVv8i16
    271207197U,	// VMOVv8i8
    3221260836U,	// VMRS
    35364U,	// VMRS_FPEXC
    1073777188U,	// VMRS_FPINST
    2147519012U,	// VMRS_FPINST2
    3221260836U,	// VMRS_FPSID
    35364U,	// VMRS_MVFR0
    1073777188U,	// VMRS_MVFR1
    2147519012U,	// VMRS_MVFR2
    5147093U,	// VMSR
    5278165U,	// VMSR_FPEXC
    5409237U,	// VMSR_FPINST
    5540309U,	// VMSR_FPINST2
    5671381U,	// VMSR_FPSID
    2248960209U,	// VMULD
    33706650U,	// VMULLp64
    5793960U,	// VMULLp8
    35158184U,	// VMULLslsv2i32
    35289256U,	// VMULLslsv4i16
    35551400U,	// VMULLsluv2i32
    35682472U,	// VMULLsluv4i16
    35154088U,	// VMULLsv2i64
    35285160U,	// VMULLsv4i32
    35416232U,	// VMULLsv8i16
    35547304U,	// VMULLuv2i64
    35678376U,	// VMULLuv4i32
    35809448U,	// VMULLuv8i16
    2249091281U,	// VMULS
    2249091281U,	// VMULfd
    2249091281U,	// VMULfq
    5794001U,	// VMULpd
    5794001U,	// VMULpq
    2249095377U,	// VMULslfd
    2249095377U,	// VMULslfq
    36075729U,	// VMULslv2i32
    36206801U,	// VMULslv4i16
    36075729U,	// VMULslv4i32
    36206801U,	// VMULslv8i16
    36333777U,	// VMULv16i8
    36071633U,	// VMULv2i32
    36202705U,	// VMULv4i16
    36071633U,	// VMULv4i32
    36202705U,	// VMULv8i16
    36333777U,	// VMULv8i8
    18768U,	// VMVNd
    18768U,	// VMVNq
    270944592U,	// VMVNv2i32
    271075664U,	// VMVNv4i16
    270944592U,	// VMVNv4i32
    271075664U,	// VMVNv8i16
    2248951672U,	// VNEGD
    2249082744U,	// VNEGS
    2249082744U,	// VNEGf32q
    2249082744U,	// VNEGfd
    1109018488U,	// VNEGs16d
    1109018488U,	// VNEGs16q
    1108887416U,	// VNEGs32d
    1108887416U,	// VNEGs32q
    1109149560U,	// VNEGs8d
    1109149560U,	// VNEGs8q
    101479827U,	// VNMLAD
    101610899U,	// VNMLAS
    101480967U,	// VNMLSD
    101612039U,	// VNMLSS
    2248960203U,	// VNMULD
    2249091275U,	// VNMULS
    26925U,	// VORNd
    26925U,	// VORNq
    27077U,	// VORRd
    270952901U,	// VORRiv2i32
    271083973U,	// VORRiv4i16
    270952901U,	// VORRiv4i32
    271083973U,	// VORRiv8i16
    27077U,	// VORRq
    1092380713U,	// VPADALsv16i8
    1092118569U,	// VPADALsv2i32
    1092249641U,	// VPADALsv4i16
    1092118569U,	// VPADALsv4i32
    1092249641U,	// VPADALsv8i16
    1092380713U,	// VPADALsv8i8
    1092773929U,	// VPADALuv16i8
    1092511785U,	// VPADALuv2i32
    1092642857U,	// VPADALuv4i16
    1092511785U,	// VPADALuv4i32
    1092642857U,	// VPADALuv8i16
    1092773929U,	// VPADALuv8i8
    1109149797U,	// VPADDLsv16i8
    1108887653U,	// VPADDLsv2i32
    1109018725U,	// VPADDLsv4i16
    1108887653U,	// VPADDLsv4i32
    1109018725U,	// VPADDLsv8i16
    1109149797U,	// VPADDLsv8i8
    1109543013U,	// VPADDLuv16i8
    1109280869U,	// VPADDLuv2i32
    1109411941U,	// VPADDLuv4i16
    1109280869U,	// VPADDLuv4i32
    1109411941U,	// VPADDLuv8i16
    1109543013U,	// VPADDLuv8i8
    2249090794U,	// VPADDf
    36202218U,	// VPADDi16
    36071146U,	// VPADDi32
    36333290U,	// VPADDi8
    2249091912U,	// VPMAXf
    35285832U,	// VPMAXs16
    35154760U,	// VPMAXs32
    35416904U,	// VPMAXs8
    35679048U,	// VPMAXu16
    35547976U,	// VPMAXu32
    35810120U,	// VPMAXu8
    2249091330U,	// VPMINf
    35285250U,	// VPMINs16
    35154178U,	// VPMINs32
    35416322U,	// VPMINs8
    35678466U,	// VPMINu16
    35547394U,	// VPMINu32
    35809538U,	// VPMINu8
    1109150188U,	// VQABSv16i8
    1108888044U,	// VQABSv2i32
    1109019116U,	// VQABSv4i16
    1108888044U,	// VQABSv4i32
    1109019116U,	// VQABSv8i16
    1109150188U,	// VQABSv8i8
    35415792U,	// VQADDsv16i8
    39479024U,	// VQADDsv1i64
    35153648U,	// VQADDsv2i32
    39479024U,	// VQADDsv2i64
    35284720U,	// VQADDsv4i16
    35153648U,	// VQADDsv4i32
    35284720U,	// VQADDsv8i16
    35415792U,	// VQADDsv8i8
    35809008U,	// VQADDuv16i8
    39610096U,	// VQADDuv1i64
    35546864U,	// VQADDuv2i32
    39610096U,	// VQADDuv2i64
    35677936U,	// VQADDuv4i16
    35546864U,	// VQADDuv4i32
    35677936U,	// VQADDuv8i16
    35809008U,	// VQADDuv8i8
    18417712U,	// VQDMLALslv2i32
    18548784U,	// VQDMLALslv4i16
    18380848U,	// VQDMLALv2i64
    18511920U,	// VQDMLALv4i32
    18417843U,	// VQDMLSLslv2i32
    18548915U,	// VQDMLSLslv4i16
    18380979U,	// VQDMLSLv2i64
    18512051U,	// VQDMLSLv4i32
    35157920U,	// VQDMULHslv2i32
    35288992U,	// VQDMULHslv4i16
    35157920U,	// VQDMULHslv4i32
    35288992U,	// VQDMULHslv8i16
    35153824U,	// VQDMULHv2i32
    35284896U,	// VQDMULHv4i16
    35153824U,	// VQDMULHv4i32
    35284896U,	// VQDMULHv8i16
    35158164U,	// VQDMULLslv2i32
    35289236U,	// VQDMULLslv4i16
    35154068U,	// VQDMULLv2i64
    35285140U,	// VQDMULLv4i32
    1113213256U,	// VQMOVNsuv2i32
    1108887880U,	// VQMOVNsuv4i16
    1109018952U,	// VQMOVNsuv8i8
    1113213269U,	// VQMOVNsv2i32
    1108887893U,	// VQMOVNsv4i16
    1109018965U,	// VQMOVNsv8i8
    1113344341U,	// VQMOVNuv2i32
    1109281109U,	// VQMOVNuv4i16
    1109412181U,	// VQMOVNuv8i8
    1109149554U,	// VQNEGv16i8
    1108887410U,	// VQNEGv2i32
    1109018482U,	// VQNEGv4i16
    1108887410U,	// VQNEGv4i32
    1109018482U,	// VQNEGv8i16
    1109149554U,	// VQNEGv8i8
    18417538U,	// VQRDMLAHslv2i32
    18548610U,	// VQRDMLAHslv4i16
    18417538U,	// VQRDMLAHslv4i32
    18548610U,	// VQRDMLAHslv8i16
    18380674U,	// VQRDMLAHv2i32
    18511746U,	// VQRDMLAHv4i16
    18380674U,	// VQRDMLAHv4i32
    18511746U,	// VQRDMLAHv8i16
    18417595U,	// VQRDMLSHslv2i32
    18548667U,	// VQRDMLSHslv4i16
    18417595U,	// VQRDMLSHslv4i32
    18548667U,	// VQRDMLSHslv8i16
    18380731U,	// VQRDMLSHv2i32
    18511803U,	// VQRDMLSHv4i16
    18380731U,	// VQRDMLSHv4i32
    18511803U,	// VQRDMLSHv8i16
    35157928U,	// VQRDMULHslv2i32
    35289000U,	// VQRDMULHslv4i16
    35157928U,	// VQRDMULHslv4i32
    35289000U,	// VQRDMULHslv8i16
    35153832U,	// VQRDMULHv2i32
    35284904U,	// VQRDMULHv4i16
    35153832U,	// VQRDMULHv4i32
    35284904U,	// VQRDMULHv8i16
    35416188U,	// VQRSHLsv16i8
    39479420U,	// VQRSHLsv1i64
    35154044U,	// VQRSHLsv2i32
    39479420U,	// VQRSHLsv2i64
    35285116U,	// VQRSHLsv4i16
    35154044U,	// VQRSHLsv4i32
    35285116U,	// VQRSHLsv8i16
    35416188U,	// VQRSHLsv8i8
    35809404U,	// VQRSHLuv16i8
    39610492U,	// VQRSHLuv1i64
    35547260U,	// VQRSHLuv2i32
    39610492U,	// VQRSHLuv2i64
    35678332U,	// VQRSHLuv4i16
    35547260U,	// VQRSHLuv4i32
    35678332U,	// VQRSHLuv8i16
    35809404U,	// VQRSHLuv8i8
    39479576U,	// VQRSHRNsv2i32
    35154200U,	// VQRSHRNsv4i16
    35285272U,	// VQRSHRNsv8i8
    39610648U,	// VQRSHRNuv2i32
    35547416U,	// VQRSHRNuv4i16
    35678488U,	// VQRSHRNuv8i8
    39479615U,	// VQRSHRUNv2i32
    35154239U,	// VQRSHRUNv4i16
    35285311U,	// VQRSHRUNv8i8
    35416182U,	// VQSHLsiv16i8
    39479414U,	// VQSHLsiv1i64
    35154038U,	// VQSHLsiv2i32
    39479414U,	// VQSHLsiv2i64
    35285110U,	// VQSHLsiv4i16
    35154038U,	// VQSHLsiv4i32
    35285110U,	// VQSHLsiv8i16
    35416182U,	// VQSHLsiv8i8
    35416835U,	// VQSHLsuv16i8
    39480067U,	// VQSHLsuv1i64
    35154691U,	// VQSHLsuv2i32
    39480067U,	// VQSHLsuv2i64
    35285763U,	// VQSHLsuv4i16
    35154691U,	// VQSHLsuv4i32
    35285763U,	// VQSHLsuv8i16
    35416835U,	// VQSHLsuv8i8
    35416182U,	// VQSHLsv16i8
    39479414U,	// VQSHLsv1i64
    35154038U,	// VQSHLsv2i32
    39479414U,	// VQSHLsv2i64
    35285110U,	// VQSHLsv4i16
    35154038U,	// VQSHLsv4i32
    35285110U,	// VQSHLsv8i16
    35416182U,	// VQSHLsv8i8
    35809398U,	// VQSHLuiv16i8
    39610486U,	// VQSHLuiv1i64
    35547254U,	// VQSHLuiv2i32
    39610486U,	// VQSHLuiv2i64
    35678326U,	// VQSHLuiv4i16
    35547254U,	// VQSHLuiv4i32
    35678326U,	// VQSHLuiv8i16
    35809398U,	// VQSHLuiv8i8
    35809398U,	// VQSHLuv16i8
    39610486U,	// VQSHLuv1i64
    35547254U,	// VQSHLuv2i32
    39610486U,	// VQSHLuv2i64
    35678326U,	// VQSHLuv4i16
    35547254U,	// VQSHLuv4i32
    35678326U,	// VQSHLuv8i16
    35809398U,	// VQSHLuv8i8
    39479569U,	// VQSHRNsv2i32
    35154193U,	// VQSHRNsv4i16
    35285265U,	// VQSHRNsv8i8
    39610641U,	// VQSHRNuv2i32
    35547409U,	// VQSHRNuv4i16
    35678481U,	// VQSHRNuv8i8
    39479607U,	// VQSHRUNv2i32
    35154231U,	// VQSHRUNv4i16
    35285303U,	// VQSHRUNv8i8
    35415651U,	// VQSUBsv16i8
    39478883U,	// VQSUBsv1i64
    35153507U,	// VQSUBsv2i32
    39478883U,	// VQSUBsv2i64
    35284579U,	// VQSUBsv4i16
    35153507U,	// VQSUBsv4i32
    35284579U,	// VQSUBsv8i16
    35415651U,	// VQSUBsv8i8
    35808867U,	// VQSUBuv16i8
    39609955U,	// VQSUBuv1i64
    35546723U,	// VQSUBuv2i32
    39609955U,	// VQSUBuv2i64
    35677795U,	// VQSUBuv4i16
    35546723U,	// VQSUBuv4i32
    35677795U,	// VQSUBuv8i16
    35808867U,	// VQSUBuv8i8
    35940595U,	// VRADDHNv2i32
    36071667U,	// VRADDHNv4i16
    36202739U,	// VRADDHNv8i8
    1109280596U,	// VRECPEd
    2249082708U,	// VRECPEfd
    2249082708U,	// VRECPEfq
    1109280596U,	// VRECPEq
    2249091613U,	// VRECPSfd
    2249091613U,	// VRECPSfq
    2901211U,	// VREV16d8
    2901211U,	// VREV16q8
    4342790U,	// VREV32d16
    2900998U,	// VREV32d8
    4342790U,	// VREV32q16
    2900998U,	// VREV32q8
    4342866U,	// VREV64d16
    4473938U,	// VREV64d32
    2901074U,	// VREV64d8
    4342866U,	// VREV64q16
    4473938U,	// VREV64q32
    2901074U,	// VREV64q8
    35415773U,	// VRHADDsv16i8
    35153629U,	// VRHADDsv2i32
    35284701U,	// VRHADDsv4i16
    35153629U,	// VRHADDsv4i32
    35284701U,	// VRHADDsv8i16
    35415773U,	// VRHADDsv8i8
    35808989U,	// VRHADDuv16i8
    35546845U,	// VRHADDuv2i32
    35677917U,	// VRHADDuv4i16
    35546845U,	// VRHADDuv4i32
    35677917U,	// VRHADDuv8i16
    35808989U,	// VRHADDuv8i8
    1107448354U,	// VRINTAD
    1107448046U,	// VRINTAND
    1107448046U,	// VRINTANQ
    1107448046U,	// VRINTAS
    1107448402U,	// VRINTMD
    1107448094U,	// VRINTMND
    1107448094U,	// VRINTMNQ
    1107448094U,	// VRINTMS
    1107448414U,	// VRINTND
    1107448106U,	// VRINTNND
    1107448106U,	// VRINTNNQ
    1107448106U,	// VRINTNS
    1107448426U,	// VRINTPD
    1107448118U,	// VRINTPND
    1107448118U,	// VRINTPNQ
    1107448118U,	// VRINTPS
    2248952282U,	// VRINTRD
    2249083354U,	// VRINTRS
    2248952828U,	// VRINTXD
    1107448166U,	// VRINTXND
    1107448166U,	// VRINTXNQ
    2249083900U,	// VRINTXS
    2248952840U,	// VRINTZD
    1107448178U,	// VRINTZND
    1107448178U,	// VRINTZNQ
    2249083912U,	// VRINTZS
    35416195U,	// VRSHLsv16i8
    39479427U,	// VRSHLsv1i64
    35154051U,	// VRSHLsv2i32
    39479427U,	// VRSHLsv2i64
    35285123U,	// VRSHLsv4i16
    35154051U,	// VRSHLsv4i32
    35285123U,	// VRSHLsv8i16
    35416195U,	// VRSHLsv8i8
    35809411U,	// VRSHLuv16i8
    39610499U,	// VRSHLuv1i64
    35547267U,	// VRSHLuv2i32
    39610499U,	// VRSHLuv2i64
    35678339U,	// VRSHLuv4i16
    35547267U,	// VRSHLuv4i32
    35678339U,	// VRSHLuv8i16
    35809411U,	// VRSHLuv8i8
    35940640U,	// VRSHRNv2i32
    36071712U,	// VRSHRNv4i16
    36202784U,	// VRSHRNv8i8
    35416485U,	// VRSHRsv16i8
    39479717U,	// VRSHRsv1i64
    35154341U,	// VRSHRsv2i32
    39479717U,	// VRSHRsv2i64
    35285413U,	// VRSHRsv4i16
    35154341U,	// VRSHRsv4i32
    35285413U,	// VRSHRsv8i16
    35416485U,	// VRSHRsv8i8
    35809701U,	// VRSHRuv16i8
    39610789U,	// VRSHRuv1i64
    35547557U,	// VRSHRuv2i32
    39610789U,	// VRSHRuv2i64
    35678629U,	// VRSHRuv4i16
    35547557U,	// VRSHRuv4i32
    35678629U,	// VRSHRuv8i16
    35809701U,	// VRSHRuv8i8
    1109280609U,	// VRSQRTEd
    2249082721U,	// VRSQRTEfd
    2249082721U,	// VRSQRTEfq
    1109280609U,	// VRSQRTEq
    2249091635U,	// VRSQRTSfd
    2249091635U,	// VRSQRTSfq
    18642345U,	// VRSRAsv16i8
    22705577U,	// VRSRAsv1i64
    18380201U,	// VRSRAsv2i32
    22705577U,	// VRSRAsv2i64
    18511273U,	// VRSRAsv4i16
    18380201U,	// VRSRAsv4i32
    18511273U,	// VRSRAsv8i16
    18642345U,	// VRSRAsv8i8
    19035561U,	// VRSRAuv16i8
    22836649U,	// VRSRAuv1i64
    18773417U,	// VRSRAuv2i32
    22836649U,	// VRSRAuv2i64
    18904489U,	// VRSRAuv4i16
    18773417U,	// VRSRAuv4i32
    18904489U,	// VRSRAuv8i16
    19035561U,	// VRSRAuv8i8
    35940580U,	// VRSUBHNv2i32
    36071652U,	// VRSUBHNv4i16
    36202724U,	// VRSUBHNv8i8
    33706614U,	// VSELEQD
    33706306U,	// VSELEQS
    33706542U,	// VSELGED
    33706234U,	// VSELGES
    33706638U,	// VSELGTD
    33706330U,	// VSELGTS
    33706626U,	// VSELVSD
    33706318U,	// VSELVSS
    3225582365U,	// VSETLNi16
    3225713437U,	// VSETLNi32
    3224140573U,	// VSETLNi8
    36202638U,	// VSHLLi16
    36071566U,	// VSHLLi32
    36333710U,	// VSHLLi8
    35154062U,	// VSHLLsv2i64
    35285134U,	// VSHLLsv4i32
    35416206U,	// VSHLLsv8i16
    35547278U,	// VSHLLuv2i64
    35678350U,	// VSHLLuv4i32
    35809422U,	// VSHLLuv8i16
    36333705U,	// VSHLiv16i8
    35940489U,	// VSHLiv1i64
    36071561U,	// VSHLiv2i32
    35940489U,	// VSHLiv2i64
    36202633U,	// VSHLiv4i16
    36071561U,	// VSHLiv4i32
    36202633U,	// VSHLiv8i16
    36333705U,	// VSHLiv8i8
    35416201U,	// VSHLsv16i8
    39479433U,	// VSHLsv1i64
    35154057U,	// VSHLsv2i32
    39479433U,	// VSHLsv2i64
    35285129U,	// VSHLsv4i16
    35154057U,	// VSHLsv4i32
    35285129U,	// VSHLsv8i16
    35416201U,	// VSHLsv8i8
    35809417U,	// VSHLuv16i8
    39610505U,	// VSHLuv1i64
    35547273U,	// VSHLuv2i32
    39610505U,	// VSHLuv2i64
    35678345U,	// VSHLuv4i16
    35547273U,	// VSHLuv4i32
    35678345U,	// VSHLuv8i16
    35809417U,	// VSHLuv8i8
    35940647U,	// VSHRNv2i32
    36071719U,	// VSHRNv4i16
    36202791U,	// VSHRNv8i8
    35416491U,	// VSHRsv16i8
    39479723U,	// VSHRsv1i64
    35154347U,	// VSHRsv2i32
    39479723U,	// VSHRsv2i64
    35285419U,	// VSHRsv4i16
    35154347U,	// VSHRsv4i32
    35285419U,	// VSHRsv8i16
    35416491U,	// VSHRsv8i8
    35809707U,	// VSHRuv16i8
    39610795U,	// VSHRuv1i64
    35547563U,	// VSHRuv2i32
    39610795U,	// VSHRuv2i64
    35678635U,	// VSHRuv4i16
    35547563U,	// VSHRuv4i32
    35678635U,	// VSHRuv8i16
    35809707U,	// VSHRuv8i8
    6187750U,	// VSHTOD
    6318822U,	// VSHTOS
    308431590U,	// VSITOD
    306072294U,	// VSITOS
    2914307U,	// VSLIv16i8
    4618243U,	// VSLIv1i64
    4487171U,	// VSLIv2i32
    4618243U,	// VSLIv2i64
    4356099U,	// VSLIv4i16
    4487171U,	// VSLIv4i32
    4356099U,	// VSLIv8i16
    2914307U,	// VSLIv8i8
    107113190U,	// VSLTOD
    104753894U,	// VSLTOS
    2248952506U,	// VSQRTD
    2249083578U,	// VSQRTS
    18642351U,	// VSRAsv16i8
    22705583U,	// VSRAsv1i64
    18380207U,	// VSRAsv2i32
    22705583U,	// VSRAsv2i64
    18511279U,	// VSRAsv4i16
    18380207U,	// VSRAsv4i32
    18511279U,	// VSRAsv8i16
    18642351U,	// VSRAsv8i8
    19035567U,	// VSRAuv16i8
    22836655U,	// VSRAuv1i64
    18773423U,	// VSRAuv2i32
    22836655U,	// VSRAuv2i64
    18904495U,	// VSRAuv4i16
    18773423U,	// VSRAuv4i32
    18904495U,	// VSRAuv8i16
    19035567U,	// VSRAuv8i8
    2914312U,	// VSRIv16i8
    4618248U,	// VSRIv1i64
    4487176U,	// VSRIv2i32
    4618248U,	// VSRIv2i64
    4356104U,	// VSRIv4i16
    4487176U,	// VSRIv4i32
    4356104U,	// VSRIv8i16
    2914312U,	// VSRIv8i8
    21525505U,	// VST1LNd16
    558408705U,	// VST1LNd16_UPD
    21656577U,	// VST1LNd32
    558539777U,	// VST1LNd32_UPD
    21787649U,	// VST1LNd8
    558670849U,	// VST1LNd8_UPD
    4355073U,	// VST1LNdAsm_16
    4486145U,	// VST1LNdAsm_32
    2913281U,	// VST1LNdAsm_8
    4355073U,	// VST1LNdWB_fixed_Asm_16
    4486145U,	// VST1LNdWB_fixed_Asm_32
    2913281U,	// VST1LNdWB_fixed_Asm_8
    4391937U,	// VST1LNdWB_register_Asm_16
    4523009U,	// VST1LNdWB_register_Asm_32
    2950145U,	// VST1LNdWB_register_Asm_8
    0U,	// VST1LNq16Pseudo
    0U,	// VST1LNq16Pseudo_UPD
    0U,	// VST1LNq32Pseudo
    0U,	// VST1LNq32Pseudo_UPD
    0U,	// VST1LNq8Pseudo
    0U,	// VST1LNq8Pseudo_UPD
    574776321U,	// VST1d16
    591553537U,	// VST1d16Q
    608334849U,	// VST1d16Qwb_fixed
    625148929U,	// VST1d16Qwb_register
    641885185U,	// VST1d16T
    658666497U,	// VST1d16Twb_fixed
    675480577U,	// VST1d16Twb_register
    692220929U,	// VST1d16wb_fixed
    709035009U,	// VST1d16wb_register
    574907393U,	// VST1d32
    591684609U,	// VST1d32Q
    608465921U,	// VST1d32Qwb_fixed
    625280001U,	// VST1d32Qwb_register
    642016257U,	// VST1d32T
    658797569U,	// VST1d32Twb_fixed
    675611649U,	// VST1d32Twb_register
    692352001U,	// VST1d32wb_fixed
    709166081U,	// VST1d32wb_register
    575038465U,	// VST1d64
    591815681U,	// VST1d64Q
    0U,	// VST1d64QPseudo
    0U,	// VST1d64QPseudoWB_fixed
    0U,	// VST1d64QPseudoWB_register
    608596993U,	// VST1d64Qwb_fixed
    625411073U,	// VST1d64Qwb_register
    642147329U,	// VST1d64T
    0U,	// VST1d64TPseudo
    0U,	// VST1d64TPseudoWB_fixed
    0U,	// VST1d64TPseudoWB_register
    658928641U,	// VST1d64Twb_fixed
    675742721U,	// VST1d64Twb_register
    692483073U,	// VST1d64wb_fixed
    709297153U,	// VST1d64wb_register
    573334529U,	// VST1d8
    590111745U,	// VST1d8Q
    606893057U,	// VST1d8Qwb_fixed
    623707137U,	// VST1d8Qwb_register
    640443393U,	// VST1d8T
    657224705U,	// VST1d8Twb_fixed
    674038785U,	// VST1d8Twb_register
    690779137U,	// VST1d8wb_fixed
    707593217U,	// VST1d8wb_register
    725771265U,	// VST1q16
    742552577U,	// VST1q16wb_fixed
    759366657U,	// VST1q16wb_register
    725902337U,	// VST1q32
    742683649U,	// VST1q32wb_fixed
    759497729U,	// VST1q32wb_register
    726033409U,	// VST1q64
    742814721U,	// VST1q64wb_fixed
    759628801U,	// VST1q64wb_register
    724329473U,	// VST1q8
    741110785U,	// VST1q8wb_fixed
    757924865U,	// VST1q8wb_register
    21562429U,	// VST2LNd16
    0U,	// VST2LNd16Pseudo
    0U,	// VST2LNd16Pseudo_UPD
    558462013U,	// VST2LNd16_UPD
    21693501U,	// VST2LNd32
    0U,	// VST2LNd32Pseudo
    0U,	// VST2LNd32Pseudo_UPD
    558593085U,	// VST2LNd32_UPD
    21824573U,	// VST2LNd8
    0U,	// VST2LNd8Pseudo
    0U,	// VST2LNd8Pseudo_UPD
    558724157U,	// VST2LNd8_UPD
    4355133U,	// VST2LNdAsm_16
    4486205U,	// VST2LNdAsm_32
    2913341U,	// VST2LNdAsm_8
    4355133U,	// VST2LNdWB_fixed_Asm_16
    4486205U,	// VST2LNdWB_fixed_Asm_32
    2913341U,	// VST2LNdWB_fixed_Asm_8
    4391997U,	// VST2LNdWB_register_Asm_16
    4523069U,	// VST2LNdWB_register_Asm_32
    2950205U,	// VST2LNdWB_register_Asm_8
    21562429U,	// VST2LNq16
    0U,	// VST2LNq16Pseudo
    0U,	// VST2LNq16Pseudo_UPD
    558462013U,	// VST2LNq16_UPD
    21693501U,	// VST2LNq32
    0U,	// VST2LNq32Pseudo
    0U,	// VST2LNq32Pseudo_UPD
    558593085U,	// VST2LNq32_UPD
    4355133U,	// VST2LNqAsm_16
    4486205U,	// VST2LNqAsm_32
    4355133U,	// VST2LNqWB_fixed_Asm_16
    4486205U,	// VST2LNqWB_fixed_Asm_32
    4391997U,	// VST2LNqWB_register_Asm_16
    4523069U,	// VST2LNqWB_register_Asm_32
    776102973U,	// VST2b16
    792884285U,	// VST2b16wb_fixed
    809698365U,	// VST2b16wb_register
    776234045U,	// VST2b32
    793015357U,	// VST2b32wb_fixed
    809829437U,	// VST2b32wb_register
    774661181U,	// VST2b8
    791442493U,	// VST2b8wb_fixed
    808256573U,	// VST2b8wb_register
    725771325U,	// VST2d16
    742552637U,	// VST2d16wb_fixed
    759366717U,	// VST2d16wb_register
    725902397U,	// VST2d32
    742683709U,	// VST2d32wb_fixed
    759497789U,	// VST2d32wb_register
    724329533U,	// VST2d8
    741110845U,	// VST2d8wb_fixed
    757924925U,	// VST2d8wb_register
    591553597U,	// VST2q16
    0U,	// VST2q16Pseudo
    0U,	// VST2q16PseudoWB_fixed
    0U,	// VST2q16PseudoWB_register
    608334909U,	// VST2q16wb_fixed
    625148989U,	// VST2q16wb_register
    591684669U,	// VST2q32
    0U,	// VST2q32Pseudo
    0U,	// VST2q32PseudoWB_fixed
    0U,	// VST2q32PseudoWB_register
    608465981U,	// VST2q32wb_fixed
    625280061U,	// VST2q32wb_register
    590111805U,	// VST2q8
    0U,	// VST2q8Pseudo
    0U,	// VST2q8PseudoWB_fixed
    0U,	// VST2q8PseudoWB_register
    606893117U,	// VST2q8wb_fixed
    623707197U,	// VST2q8wb_register
    21537869U,	// VST3LNd16
    0U,	// VST3LNd16Pseudo
    0U,	// VST3LNd16Pseudo_UPD
    558474317U,	// VST3LNd16_UPD
    21668941U,	// VST3LNd32
    0U,	// VST3LNd32Pseudo
    0U,	// VST3LNd32Pseudo_UPD
    558605389U,	// VST3LNd32_UPD
    21800013U,	// VST3LNd8
    0U,	// VST3LNd8Pseudo
    0U,	// VST3LNd8Pseudo_UPD
    558736461U,	// VST3LNd8_UPD
    4355149U,	// VST3LNdAsm_16
    4486221U,	// VST3LNdAsm_32
    2913357U,	// VST3LNdAsm_8
    4355149U,	// VST3LNdWB_fixed_Asm_16
    4486221U,	// VST3LNdWB_fixed_Asm_32
    2913357U,	// VST3LNdWB_fixed_Asm_8
    4392013U,	// VST3LNdWB_register_Asm_16
    4523085U,	// VST3LNdWB_register_Asm_32
    2950221U,	// VST3LNdWB_register_Asm_8
    21537869U,	// VST3LNq16
    0U,	// VST3LNq16Pseudo
    0U,	// VST3LNq16Pseudo_UPD
    558474317U,	// VST3LNq16_UPD
    21668941U,	// VST3LNq32
    0U,	// VST3LNq32Pseudo
    0U,	// VST3LNq32Pseudo_UPD
    558605389U,	// VST3LNq32_UPD
    4355149U,	// VST3LNqAsm_16
    4486221U,	// VST3LNqAsm_32
    4355149U,	// VST3LNqWB_fixed_Asm_16
    4486221U,	// VST3LNqWB_fixed_Asm_32
    4392013U,	// VST3LNqWB_register_Asm_16
    4523085U,	// VST3LNqWB_register_Asm_32
    21562445U,	// VST3d16
    0U,	// VST3d16Pseudo
    0U,	// VST3d16Pseudo_UPD
    558462029U,	// VST3d16_UPD
    21693517U,	// VST3d32
    0U,	// VST3d32Pseudo
    0U,	// VST3d32Pseudo_UPD
    558593101U,	// VST3d32_UPD
    21824589U,	// VST3d8
    0U,	// VST3d8Pseudo
    0U,	// VST3d8Pseudo_UPD
    558724173U,	// VST3d8_UPD
    2537710669U,	// VST3dAsm_16
    2537841741U,	// VST3dAsm_32
    2536268877U,	// VST3dAsm_8
    2537710669U,	// VST3dWB_fixed_Asm_16
    2537841741U,	// VST3dWB_fixed_Asm_32
    2536268877U,	// VST3dWB_fixed_Asm_8
    2537714765U,	// VST3dWB_register_Asm_16
    2537845837U,	// VST3dWB_register_Asm_32
    2536272973U,	// VST3dWB_register_Asm_8
    21562445U,	// VST3q16
    0U,	// VST3q16Pseudo_UPD
    558462029U,	// VST3q16_UPD
    0U,	// VST3q16oddPseudo
    0U,	// VST3q16oddPseudo_UPD
    21693517U,	// VST3q32
    0U,	// VST3q32Pseudo_UPD
    558593101U,	// VST3q32_UPD
    0U,	// VST3q32oddPseudo
    0U,	// VST3q32oddPseudo_UPD
    21824589U,	// VST3q8
    0U,	// VST3q8Pseudo_UPD
    558724173U,	// VST3q8_UPD
    0U,	// VST3q8oddPseudo
    0U,	// VST3q8oddPseudo_UPD
    1564632141U,	// VST3qAsm_16
    1564763213U,	// VST3qAsm_32
    1563190349U,	// VST3qAsm_8
    2638373965U,	// VST3qWB_fixed_Asm_16
    2638505037U,	// VST3qWB_fixed_Asm_32
    2636932173U,	// VST3qWB_fixed_Asm_8
    490894413U,	// VST3qWB_register_Asm_16
    491025485U,	// VST3qWB_register_Asm_32
    489452621U,	// VST3qWB_register_Asm_8
    21591134U,	// VST4LNd16
    0U,	// VST4LNd16Pseudo
    0U,	// VST4LNd16Pseudo_UPD
    558466142U,	// VST4LNd16_UPD
    21722206U,	// VST4LNd32
    0U,	// VST4LNd32Pseudo
    0U,	// VST4LNd32Pseudo_UPD
    558597214U,	// VST4LNd32_UPD
    21853278U,	// VST4LNd8
    0U,	// VST4LNd8Pseudo
    0U,	// VST4LNd8Pseudo_UPD
    558728286U,	// VST4LNd8_UPD
    4355166U,	// VST4LNdAsm_16
    4486238U,	// VST4LNdAsm_32
    2913374U,	// VST4LNdAsm_8
    4355166U,	// VST4LNdWB_fixed_Asm_16
    4486238U,	// VST4LNdWB_fixed_Asm_32
    2913374U,	// VST4LNdWB_fixed_Asm_8
    4392030U,	// VST4LNdWB_register_Asm_16
    4523102U,	// VST4LNdWB_register_Asm_32
    2950238U,	// VST4LNdWB_register_Asm_8
    21591134U,	// VST4LNq16
    0U,	// VST4LNq16Pseudo
    0U,	// VST4LNq16Pseudo_UPD
    558466142U,	// VST4LNq16_UPD
    21722206U,	// VST4LNq32
    0U,	// VST4LNq32Pseudo
    0U,	// VST4LNq32Pseudo_UPD
    558597214U,	// VST4LNq32_UPD
    4355166U,	// VST4LNqAsm_16
    4486238U,	// VST4LNqAsm_32
    4355166U,	// VST4LNqWB_fixed_Asm_16
    4486238U,	// VST4LNqWB_fixed_Asm_32
    4392030U,	// VST4LNqWB_register_Asm_16
    4523102U,	// VST4LNqWB_register_Asm_32
    21537886U,	// VST4d16
    0U,	// VST4d16Pseudo
    0U,	// VST4d16Pseudo_UPD
    558474334U,	// VST4d16_UPD
    21668958U,	// VST4d32
    0U,	// VST4d32Pseudo
    0U,	// VST4d32Pseudo_UPD
    558605406U,	// VST4d32_UPD
    21800030U,	// VST4d8
    0U,	// VST4d8Pseudo
    0U,	// VST4d8Pseudo_UPD
    558736478U,	// VST4d8_UPD
    2520933470U,	// VST4dAsm_16
    2521064542U,	// VST4dAsm_32
    2519491678U,	// VST4dAsm_8
    2520933470U,	// VST4dWB_fixed_Asm_16
    2521064542U,	// VST4dWB_fixed_Asm_32
    2519491678U,	// VST4dWB_fixed_Asm_8
    2520937566U,	// VST4dWB_register_Asm_16
    2521068638U,	// VST4dWB_register_Asm_32
    2519495774U,	// VST4dWB_register_Asm_8
    21537886U,	// VST4q16
    0U,	// VST4q16Pseudo_UPD
    558474334U,	// VST4q16_UPD
    0U,	// VST4q16oddPseudo
    0U,	// VST4q16oddPseudo_UPD
    21668958U,	// VST4q32
    0U,	// VST4q32Pseudo_UPD
    558605406U,	// VST4q32_UPD
    0U,	// VST4q32oddPseudo
    0U,	// VST4q32oddPseudo_UPD
    21800030U,	// VST4q8
    0U,	// VST4q8Pseudo_UPD
    558736478U,	// VST4q8_UPD
    0U,	// VST4q8oddPseudo
    0U,	// VST4q8oddPseudo_UPD
    1614963806U,	// VST4qAsm_16
    1615094878U,	// VST4qAsm_32
    1613522014U,	// VST4qAsm_8
    2688705630U,	// VST4qWB_fixed_Asm_16
    2688836702U,	// VST4qWB_fixed_Asm_32
    2687263838U,	// VST4qWB_fixed_Asm_8
    541226078U,	// VST4qWB_register_Asm_16
    541357150U,	// VST4qWB_register_Asm_32
    539784286U,	// VST4qWB_register_Asm_8
    33572332U,	// VSTMDDB_UPD
    34176U,	// VSTMDIA
    33572224U,	// VSTMDIA_UPD
    0U,	// VSTMQIA
    33572332U,	// VSTMSDB_UPD
    34176U,	// VSTMSIA
    33572224U,	// VSTMSIA_UPD
    27105U,	// VSTRD
    27105U,	// VSTRS
    2248959593U,	// VSUBD
    35940588U,	// VSUBHNv2i32
    36071660U,	// VSUBHNv4i16
    36202732U,	// VSUBHNv8i8
    35153999U,	// VSUBLsv2i64
    35285071U,	// VSUBLsv4i32
    35416143U,	// VSUBLsv8i16
    35547215U,	// VSUBLuv2i64
    35678287U,	// VSUBLuv4i32
    35809359U,	// VSUBLuv8i16
    2249090665U,	// VSUBS
    35154722U,	// VSUBWsv2i64
    35285794U,	// VSUBWsv4i32
    35416866U,	// VSUBWsv8i16
    35547938U,	// VSUBWuv2i64
    35679010U,	// VSUBWuv4i32
    35810082U,	// VSUBWuv8i16
    2249090665U,	// VSUBfd
    2249090665U,	// VSUBfq
    36333161U,	// VSUBv16i8
    35939945U,	// VSUBv1i64
    36071017U,	// VSUBv2i32
    35939945U,	// VSUBv2i64
    36202089U,	// VSUBv4i16
    36071017U,	// VSUBv4i32
    36202089U,	// VSUBv8i16
    36333161U,	// VSUBv8i8
    31102U,	// VSWPd
    31102U,	// VSWPq
    2910282U,	// VTBL1
    2910282U,	// VTBL2
    2910282U,	// VTBL3
    0U,	// VTBL3Pseudo
    2910282U,	// VTBL4
    0U,	// VTBL4Pseudo
    2915199U,	// VTBX1
    2915199U,	// VTBX2
    2915199U,	// VTBX3
    0U,	// VTBX3Pseudo
    2915199U,	// VTBX4
    0U,	// VTBX4Pseudo
    6580966U,	// VTOSHD
    6712038U,	// VTOSHS
    308824550U,	// VTOSIRD
    305809894U,	// VTOSIRS
    308824806U,	// VTOSIZD
    305810150U,	// VTOSIZS
    107506406U,	// VTOSLD
    104491750U,	// VTOSLS
    6974182U,	// VTOUHD
    7105254U,	// VTOUHS
    309217766U,	// VTOUIRD
    305940966U,	// VTOUIRS
    309218022U,	// VTOUIZD
    305941222U,	// VTOUIZS
    107899622U,	// VTOULD
    104622822U,	// VTOULS
    4356402U,	// VTRNd16
    4487474U,	// VTRNd32
    2914610U,	// VTRNd8
    4356402U,	// VTRNq16
    4487474U,	// VTRNq32
    2914610U,	// VTRNq8
    2910917U,	// VTSTv16i8
    4483781U,	// VTSTv2i32
    4352709U,	// VTSTv4i16
    4483781U,	// VTSTv4i32
    4352709U,	// VTSTv8i16
    2910917U,	// VTSTv8i8
    7367398U,	// VUHTOD
    7498470U,	// VUHTOS
    309611238U,	// VUITOD
    306203366U,	// VUITOS
    108292838U,	// VULTOD
    104884966U,	// VULTOS
    4356483U,	// VUZPd16
    2914691U,	// VUZPd8
    4356483U,	// VUZPq16
    4487555U,	// VUZPq32
    2914691U,	// VUZPq8
    4356459U,	// VZIPd16
    2914667U,	// VZIPd8
    4356459U,	// VZIPq16
    4487531U,	// VZIPq32
    2914667U,	// VZIPq8
    0U,	// WIN__CHKSTK
    34151U,	// sysLDMDA
    33572199U,	// sysLDMDA_UPD
    34278U,	// sysLDMDB
    33572326U,	// sysLDMDB_UPD
    35036U,	// sysLDMIA
    33573084U,	// sysLDMIA_UPD
    34297U,	// sysLDMIB
    33572345U,	// sysLDMIB_UPD
    34157U,	// sysSTMDA
    33572205U,	// sysSTMDA_UPD
    34285U,	// sysSTMDB
    33572333U,	// sysSTMDB_UPD
    35040U,	// sysSTMIA
    33573088U,	// sysSTMIA_UPD
    34303U,	// sysSTMIB
    33572351U,	// sysSTMIB_UPD
    0U,	// t2ABS
    5788U,	// t2ADCri
    7739036U,	// t2ADCrr
    7743132U,	// t2ADCrs
    0U,	// t2ADDSri
    0U,	// t2ADDSrr
    0U,	// t2ADDSrs
    7739097U,	// t2ADDri
    27433U,	// t2ADDri12
    7739097U,	// t2ADDrr
    7743193U,	// t2ADDrs
    7752092U,	// t2ADR
    5902U,	// t2ANDri
    7739150U,	// t2ANDrr
    7743246U,	// t2ANDrs
    7739850U,	// t2ASRri
    7739850U,	// t2ASRrr
    1081509303U,	// t2B
    26276U,	// t2BFC
    30715U,	// t2BFI
    5801U,	// t2BICri
    7739049U,	// t2BICrr
    7743145U,	// t2BICrs
    0U,	// t2BR_JT
    1073776653U,	// t2BXJ
    1081509303U,	// t2Bcc
    2197858663U,	// t2CDP
    2197857319U,	// t2CDP2
    433090U,	// t2CLREX
    19460U,	// t2CLZ
    7751949U,	// t2CMNri
    7751949U,	// t2CMNzrr
    7760141U,	// t2CMNzrs
    7752049U,	// t2CMPri
    7752049U,	// t2CMPrr
    7760241U,	// t2CMPrs
    414539U,	// t2CPS1p
    1165412896U,	// t2CPS2p
    83937824U,	// t2CPS3p
    33706710U,	// t2CRC32B
    33706718U,	// t2CRC32CB
    33706787U,	// t2CRC32CH
    33706871U,	// t2CRC32CW
    33706779U,	// t2CRC32H
    33706863U,	// t2CRC32W
    1073776494U,	// t2DBG
    431099U,	// t2DCPS1
    431159U,	// t2DCPS2
    431175U,	// t2DCPS3
    822117898U,	// t2DMB
    822117917U,	// t2DSB
    6584U,	// t2EORri
    7739832U,	// t2EORrr
    7743928U,	// t2EORrs
    1081510576U,	// t2HINT
    414561U,	// t2HVC
    838895137U,	// t2ISB
    117504670U,	// t2IT
    0U,	// t2Int_eh_sjlj_setjmp
    0U,	// t2Int_eh_sjlj_setjmp_nofp
    17763U,	// t2LDA
    17844U,	// t2LDAB
    19376U,	// t2LDAEX
    18044U,	// t2LDAEXB
    26408U,	// t2LDAEXD
    18399U,	// t2LDAEXH
    18301U,	// t2LDAH
    3271587857U,	// t2LDC2L_OFFSET
    3271587857U,	// t2LDC2L_OPTION
    3271587857U,	// t2LDC2L_POST
    3271587857U,	// t2LDC2L_PRE
    3271586829U,	// t2LDC2_OFFSET
    3271586829U,	// t2LDC2_OPTION
    3271586829U,	// t2LDC2_POST
    3271586829U,	// t2LDC2_PRE
    3271587925U,	// t2LDCL_OFFSET
    3271587925U,	// t2LDCL_OPTION
    3271587925U,	// t2LDCL_POST
    3271587925U,	// t2LDCL_PRE
    3271587488U,	// t2LDC_OFFSET
    3271587488U,	// t2LDC_OPTION
    3271587488U,	// t2LDC_POST
    3271587488U,	// t2LDC_PRE
    34278U,	// t2LDMDB
    33572326U,	// t2LDMDB_UPD
    7768284U,	// t2LDMIA
    0U,	// t2LDMIA_RET
    41306332U,	// t2LDMIA_UPD
    27238U,	// t2LDRBT
    30227U,	// t2LDRB_POST
    30227U,	// t2LDRB_PRE
    7759379U,	// t2LDRBi12
    26131U,	// t2LDRBi8
    7751187U,	// t2LDRBpci
    280083U,	// t2LDRBpcrel
    7763475U,	// t2LDRBs
    67346U,	// t2LDRD_POST
    67346U,	// t2LDRD_PRE
    30482U,	// t2LDRDi8
    27580U,	// t2LDREX
    18058U,	// t2LDREXB
    26422U,	// t2LDREXD
    18413U,	// t2LDREXH
    27273U,	// t2LDRHT
    30641U,	// t2LDRH_POST
    30641U,	// t2LDRH_PRE
    7759793U,	// t2LDRHi12
    26545U,	// t2LDRHi8
    7751601U,	// t2LDRHpci
    280497U,	// t2LDRHpcrel
    7763889U,	// t2LDRHs
    27250U,	// t2LDRSBT
    30245U,	// t2LDRSB_POST
    30245U,	// t2LDRSB_PRE
    7759397U,	// t2LDRSBi12
    26149U,	// t2LDRSBi8
    7751205U,	// t2LDRSBpci
    280101U,	// t2LDRSBpcrel
    7763493U,	// t2LDRSBs
    27285U,	// t2LDRSHT
    30660U,	// t2LDRSH_POST
    30660U,	// t2LDRSH_PRE
    7759812U,	// t2LDRSHi12
    26564U,	// t2LDRSHi8
    7751620U,	// t2LDRSHpci
    280516U,	// t2LDRSHpcrel
    7763908U,	// t2LDRSHs
    27317U,	// t2LDRT
    31137U,	// t2LDR_POST
    31137U,	// t2LDR_PRE
    7760289U,	// t2LDRi12
    27041U,	// t2LDRi8
    7752097U,	// t2LDRpci
    0U,	// t2LDRpci_pic
    280993U,	// t2LDRpcrel
    7764385U,	// t2LDRs
    0U,	// t2LEApcrel
    0U,	// t2LEApcrelJT
    7739575U,	// t2LSLri
    7739575U,	// t2LSLrr
    7739857U,	// t2LSRri
    7739857U,	// t2LSRrr
    2197858712U,	// t2MCR
    2197857324U,	// t2MCR2
    2197883328U,	// t2MCRR
    2197881905U,	// t2MCRR2
    30095U,	// t2MLA
    31235U,	// t2MLS
    0U,	// t2MOVCCasr
    0U,	// t2MOVCCi
    0U,	// t2MOVCCi16
    0U,	// t2MOVCCi32imm
    0U,	// t2MOVCClsl
    0U,	// t2MOVCClsr
    0U,	// t2MOVCCr
    0U,	// t2MOVCCror
    289339U,	// t2MOVSsi
    293435U,	// t2MOVSsr
    27371U,	// t2MOVTi16
    0U,	// t2MOVTi16_ga_pcrel
    0U,	// t2MOV_ga_pcrel
    7805726U,	// t2MOVi
    19251U,	// t2MOVi16
    0U,	// t2MOVi16_ga_pcrel
    0U,	// t2MOVi32imm
    7805726U,	// t2MOVr
    289566U,	// t2MOVsi
    293662U,	// t2MOVsr
    7752233U,	// t2MOVsra_flag
    7752238U,	// t2MOVsrl_flag
    201369265U,	// t2MRC
    201368594U,	// t2MRC2
    218171061U,	// t2MRRC
    218170391U,	// t2MRRC2
    35365U,	// t2MRS_AR
    18981U,	// t2MRS_M
    18981U,	// t2MRSbanked
    1073777189U,	// t2MRSsys_AR
    2382383574U,	// t2MSR_AR
    2382383574U,	// t2MSR_M
    251677142U,	// t2MSRbanked
    26823U,	// t2MUL
    0U,	// t2MVNCCi
    72017U,	// t2MVNi
    7805265U,	// t2MVNr
    7739729U,	// t2MVNs
    6446U,	// t2ORNri
    6446U,	// t2ORNrr
    10542U,	// t2ORNrs
    6598U,	// t2ORRri
    7739846U,	// t2ORRrr
    7743942U,	// t2ORRrs
    31313U,	// t2PKHBT
    30258U,	// t2PKHTB
    855657262U,	// t2PLDWi12
    872434478U,	// t2PLDWi8
    889219886U,	// t2PLDWs
    855656194U,	// t2PLDi12
    872433410U,	// t2PLDi8
    906004226U,	// t2PLDpci
    889218818U,	// t2PLDs
    855656447U,	// t2PLIi12
    872433663U,	// t2PLIi8
    906004479U,	// t2PLIpci
    889219071U,	// t2PLIs
    26353U,	// t2QADD
    25784U,	// t2QADD16
    25887U,	// t2QADD8
    27629U,	// t2QASX
    26327U,	// t2QDADD
    26199U,	// t2QDSUB
    27488U,	// t2QSAX
    26212U,	// t2QSUB
    25746U,	// t2QSUB16
    25848U,	// t2QSUB8
    19100U,	// t2RBIT
    7752458U,	// t2REV
    7750876U,	// t2REV16
    7751631U,	// t2REVSH
    1073776095U,	// t2RFEDB
    2147517919U,	// t2RFEDBW
    1073775987U,	// t2RFEIA
    2147517811U,	// t2RFEIAW
    7739836U,	// t2RORri
    7739836U,	// t2RORrr
    72668U,	// t2RRX
    0U,	// t2RSBSri
    0U,	// t2RSBSrs
    7738919U,	// t2RSBri
    5671U,	// t2RSBrr
    9767U,	// t2RSBrs
    25791U,	// t2SADD16
    25893U,	// t2SADD8
    27634U,	// t2SASX
    5784U,	// t2SBCri
    7739032U,	// t2SBCrr
    7743128U,	// t2SBCrs
    31694U,	// t2SBFX
    27406U,	// t2SDIV
    26738U,	// t2SEL
    414531U,	// t2SETPAN
    25767U,	// t2SHADD16
    25872U,	// t2SHADD8
    27616U,	// t2SHASX
    27475U,	// t2SHSAX
    25729U,	// t2SHSUB16
    25833U,	// t2SHSUB8
    1073776301U,	// t2SMC
    30149U,	// t2SMLABB
    31306U,	// t2SMLABT
    30406U,	// t2SMLAD
    31620U,	// t2SMLADX
    43064U,	// t2SMLAL
    30156U,	// t2SMLALBB
    31319U,	// t2SMLALBT
    30459U,	// t2SMLALD
    31634U,	// t2SMLALDX
    30264U,	// t2SMLALTB
    31441U,	// t2SMLALTT
    30251U,	// t2SMLATB
    31434U,	// t2SMLATT
    30318U,	// t2SMLAWB
    31472U,	// t2SMLAWT
    30492U,	// t2SMLSD
    31650U,	// t2SMLSDX
    30470U,	// t2SMLSLD
    31642U,	// t2SMLSLDX
    30093U,	// t2SMMLA
    31121U,	// t2SMMLAR
    31233U,	// t2SMMLS
    31182U,	// t2SMMLSR
    26821U,	// t2SMMUL
    27056U,	// t2SMMULR
    26316U,	// t2SMUAD
    27531U,	// t2SMUADX
    26068U,	// t2SMULBB
    27231U,	// t2SMULBT
    30876U,	// t2SMULL
    26176U,	// t2SMULTB
    27353U,	// t2SMULTT
    26229U,	// t2SMULWB
    27383U,	// t2SMULWT
    26402U,	// t2SMUSD
    27561U,	// t2SMUSDX
    7898611U,	// t2SRSDB
    8029683U,	// t2SRSDB_UPD
    7898503U,	// t2SRSIA
    8029575U,	// t2SRSIA_UPD
    31296U,	// t2SSAT
    25805U,	// t2SSAT16
    27493U,	// t2SSAX
    25753U,	// t2SSUB16
    25854U,	// t2SSUB8
    3271587863U,	// t2STC2L_OFFSET
    3271587863U,	// t2STC2L_OPTION
    3271587863U,	// t2STC2L_POST
    3271587863U,	// t2STC2L_PRE
    3271586845U,	// t2STC2_OFFSET
    3271586845U,	// t2STC2_OPTION
    3271586845U,	// t2STC2_POST
    3271586845U,	// t2STC2_PRE
    3271587930U,	// t2STCL_OFFSET
    3271587930U,	// t2STCL_OPTION
    3271587930U,	// t2STCL_POST
    3271587930U,	// t2STCL_PRE
    3271587518U,	// t2STC_OFFSET
    3271587518U,	// t2STC_OPTION
    3271587518U,	// t2STC_POST
    3271587518U,	// t2STC_PRE
    18625U,	// t2STL
    17925U,	// t2STLB
    27574U,	// t2STLEX
    26243U,	// t2STLEXB
    30511U,	// t2STLEXD
    26598U,	// t2STLEXH
    18331U,	// t2STLH
    34285U,	// t2STMDB
    33572333U,	// t2STMDB_UPD
    7768288U,	// t2STMIA
    41306336U,	// t2STMIA_UPD
    27244U,	// t2STRBT
    33584664U,	// t2STRB_POST
    33584664U,	// t2STRB_PRE
    0U,	// t2STRB_preidx
    7759384U,	// t2STRBi12
    26136U,	// t2STRBi8
    7763480U,	// t2STRBs
    33621783U,	// t2STRD_POST
    33621783U,	// t2STRD_PRE
    30487U,	// t2STRDi8
    31688U,	// t2STREX
    26257U,	// t2STREXB
    30525U,	// t2STREXD
    26612U,	// t2STREXH
    27279U,	// t2STRHT
    33585078U,	// t2STRH_POST
    33585078U,	// t2STRH_PRE
    0U,	// t2STRH_preidx
    7759798U,	// t2STRHi12
    26550U,	// t2STRHi8
    7763894U,	// t2STRHs
    27328U,	// t2STRT
    33585634U,	// t2STR_POST
    33585634U,	// t2STR_PRE
    0U,	// t2STR_preidx
    7760354U,	// t2STRi12
    27106U,	// t2STRi8
    7764450U,	// t2STRs
    8161783U,	// t2SUBS_PC_LR
    0U,	// t2SUBSri
    0U,	// t2SUBSrr
    0U,	// t2SUBSrs
    7738969U,	// t2SUBri
    27427U,	// t2SUBri12
    7738969U,	// t2SUBrr
    7743065U,	// t2SUBrs
    30137U,	// t2SXTAB
    29795U,	// t2SXTAB16
    30603U,	// t2SXTAH
    7759437U,	// t2SXTB
    25715U,	// t2SXTB16
    7759829U,	// t2SXTH
    922764763U,	// t2TBB
    0U,	// t2TBB_JT
    939542423U,	// t2TBH
    0U,	// t2TBH_JT
    7752077U,	// t2TEQri
    7752077U,	// t2TEQrr
    7760269U,	// t2TEQrs
    7752390U,	// t2TSTri
    7752390U,	// t2TSTrr
    7760582U,	// t2TSTrs
    25798U,	// t2UADD16
    25899U,	// t2UADD8
    27639U,	// t2UASX
    31699U,	// t2UBFX
    414568U,	// t2UDF
    27411U,	// t2UDIV
    25775U,	// t2UHADD16
    25879U,	// t2UHADD8
    27622U,	// t2UHASX
    27481U,	// t2UHSAX
    25737U,	// t2UHSUB16
    25840U,	// t2UHSUB8
    30749U,	// t2UMAAL
    43070U,	// t2UMLAL
    30882U,	// t2UMULL
    25783U,	// t2UQADD16
    25886U,	// t2UQADD8
    27628U,	// t2UQASX
    27487U,	// t2UQSAX
    25745U,	// t2UQSUB16
    25847U,	// t2UQSUB8
    25866U,	// t2USAD8
    29922U,	// t2USADA8
    31301U,	// t2USAT
    25812U,	// t2USAT16
    27498U,	// t2USAX
    25760U,	// t2USUB16
    25860U,	// t2USUB8
    30143U,	// t2UXTAB
    29803U,	// t2UXTAB16
    30609U,	// t2UXTAH
    7759442U,	// t2UXTB
    25722U,	// t2UXTB16
    7759834U,	// t2UXTH
    964675228U,	// tADC
    0U,	// tADDframe
    26329U,	// tADDhirr
    25151193U,	// tADDi3
    964675289U,	// tADDi8
    26329U,	// tADDrSP
    26329U,	// tADDrSPi
    25151193U,	// tADDrr
    26329U,	// tADDspi
    26329U,	// tADDspr
    0U,	// tADJCALLSTACKDOWN
    0U,	// tADJCALLSTACKUP
    18844U,	// tADR
    964675342U,	// tAND
    25151946U,	// tASRri
    964676042U,	// tASRrr
    1073776055U,	// tB
    964675241U,	// tBIC
    414555U,	// tBKPT
    1090558028U,	// tBL
    1090558936U,	// tBLXi
    1090558936U,	// tBLXr
    0U,	// tBRIND
    0U,	// tBR_JTr
    1073777524U,	// tBX
    0U,	// tBX_CALL
    0U,	// tBX_RET
    0U,	// tBX_RET_vararg
    1073776055U,	// tBcc
    0U,	// tBfar
    1107448724U,	// tCBNZ
    1107448719U,	// tCBZ
    18701U,	// tCMNz
    18801U,	// tCMPhir
    18801U,	// tCMPi8
    18801U,	// tCMPr
    1157941792U,	// tCPS
    964676024U,	// tEOR
    1073777328U,	// tHINT
    414550U,	// tHLT
    0U,	// tInt_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_setjmp
    35036U,	// tLDMIA
    0U,	// tLDMIA_UPD
    26131U,	// tLDRBi
    26131U,	// tLDRBr
    26545U,	// tLDRHi
    26545U,	// tLDRHr
    0U,	// tLDRLIT_ga_abs
    0U,	// tLDRLIT_ga_pcrel
    26149U,	// tLDRSB
    26564U,	// tLDRSH
    27041U,	// tLDRi
    18849U,	// tLDRpci
    0U,	// tLDRpci_pic
    27041U,	// tLDRr
    27041U,	// tLDRspi
    0U,	// tLEApcrel
    0U,	// tLEApcrelJT
    25151671U,	// tLSLri
    964675767U,	// tLSLrr
    25151953U,	// tLSRri
    964676049U,	// tLSRrr
    0U,	// tMOVCCr_pseudo
    1107448656U,	// tMOVSr
    310496030U,	// tMOVi8
    19230U,	// tMOVr
    25151687U,	// tMUL
    310495569U,	// tMVN
    964676038U,	// tORR
    0U,	// tPICADD
    973117813U,	// tPOP
    0U,	// tPOP_RET
    973117386U,	// tPUSH
    19210U,	// tREV
    17628U,	// tREV16
    18383U,	// tREVSH
    964676028U,	// tROR
    293717543U,	// tRSB
    964675224U,	// tSBC
    86798U,	// tSETEND
    33573088U,	// tSTMIA_UPD
    26136U,	// tSTRBi
    26136U,	// tSTRBr
    26550U,	// tSTRHi
    26550U,	// tSTRHr
    27106U,	// tSTRi
    27106U,	// tSTRr
    27106U,	// tSTRspi
    25151065U,	// tSUBi3
    964675161U,	// tSUBi8
    25151065U,	// tSUBrr
    26201U,	// tSUBspi
    1073776322U,	// tSVC
    17997U,	// tSXTB
    18389U,	// tSXTH
    0U,	// tTAILJMPd
    0U,	// tTAILJMPdND
    0U,	// tTAILJMPr
    0U,	// tTPsoft
    2402U,	// tTRAP
    19142U,	// tTST
    414486U,	// tUDF
    18002U,	// tUXTB
    18394U,	// tUXTH
    0U
  };

  static const uint32_t OpInfo2[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// STACKMAP
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_LOAD_OP
    0U,	// ABS
    0U,	// ADCri
    16384U,	// ADCrr
    32768U,	// ADCrsi
    0U,	// ADCrsr
    0U,	// ADDSri
    0U,	// ADDSrr
    0U,	// ADDSrsi
    0U,	// ADDSrsr
    0U,	// ADDri
    16384U,	// ADDrr
    32768U,	// ADDrsi
    0U,	// ADDrsr
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    8U,	// ADR
    0U,	// AESD
    0U,	// AESE
    0U,	// AESIMC
    0U,	// AESMC
    0U,	// ANDri
    16384U,	// ANDrr
    32768U,	// ANDrsi
    0U,	// ANDrsr
    16384U,	// ASRi
    16384U,	// ASRr
    0U,	// B
    0U,	// BCCZi64
    0U,	// BCCi64
    16U,	// BFC
    49176U,	// BFI
    0U,	// BICri
    16384U,	// BICrr
    32768U,	// BICrsi
    0U,	// BICrsr
    0U,	// BKPT
    0U,	// BL
    0U,	// BLX
    0U,	// BLX_pred
    0U,	// BLXi
    0U,	// BL_pred
    0U,	// BMOVPCB_CALL
    0U,	// BMOVPCRX_CALL
    0U,	// BR_JTadd
    0U,	// BR_JTm
    0U,	// BR_JTr
    0U,	// BX
    0U,	// BXJ
    0U,	// BX_CALL
    0U,	// BX_RET
    0U,	// BX_pred
    0U,	// Bcc
    544U,	// CDP
    0U,	// CDP2
    0U,	// CLREX
    1024U,	// CLZ
    40U,	// CMNri
    1024U,	// CMNzrr
    48U,	// CMNzrsi
    56U,	// CMNzrsr
    40U,	// CMPri
    1024U,	// CMPrr
    48U,	// CMPrsi
    56U,	// CMPrsr
    0U,	// CONSTPOOL_ENTRY
    0U,	// COPY_STRUCT_BYVAL_I32
    0U,	// CPS1p
    0U,	// CPS2p
    1048U,	// CPS3p
    1048U,	// CRC32B
    1048U,	// CRC32CB
    1048U,	// CRC32CH
    1048U,	// CRC32CW
    1048U,	// CRC32H
    1048U,	// CRC32W
    0U,	// DBG
    0U,	// DMB
    0U,	// DSB
    0U,	// EORri
    16384U,	// EORrr
    32768U,	// EORrsi
    0U,	// EORrsr
    0U,	// ERET
    0U,	// FCONSTD
    0U,	// FCONSTS
    65U,	// FLDMXDB_UPD
    1096U,	// FLDMXIA
    65U,	// FLDMXIA_UPD
    0U,	// FMSTAT
    65U,	// FSTMXDB_UPD
    1096U,	// FSTMXIA
    65U,	// FSTMXIA_UPD
    0U,	// HINT
    0U,	// HLT
    0U,	// HVC
    0U,	// ISB
    0U,	// ITasm
    0U,	// Int_eh_sjlj_dispatchsetup
    0U,	// Int_eh_sjlj_longjmp
    0U,	// Int_eh_sjlj_setjmp
    0U,	// Int_eh_sjlj_setjmp_nofp
    0U,	// JUMPTABLE_ADDRS
    0U,	// JUMPTABLE_INSTS
    0U,	// JUMPTABLE_TBB
    0U,	// JUMPTABLE_TBH
    80U,	// LDA
    80U,	// LDAB
    80U,	// LDAEX
    80U,	// LDAEXB
    0U,	// LDAEXD
    80U,	// LDAEXH
    80U,	// LDAH
    0U,	// LDC2L_OFFSET
    1U,	// LDC2L_OPTION
    1U,	// LDC2L_POST
    0U,	// LDC2L_PRE
    0U,	// LDC2_OFFSET
    1U,	// LDC2_OPTION
    1U,	// LDC2_POST
    0U,	// LDC2_PRE
    89U,	// LDCL_OFFSET
    65633U,	// LDCL_OPTION
    82017U,	// LDCL_POST
    105U,	// LDCL_PRE
    89U,	// LDC_OFFSET
    65633U,	// LDC_OPTION
    82017U,	// LDC_POST
    105U,	// LDC_PRE
    1096U,	// LDMDA
    65U,	// LDMDA_UPD
    1096U,	// LDMDB
    65U,	// LDMDB_UPD
    1096U,	// LDMIA
    0U,	// LDMIA_RET
    65U,	// LDMIA_UPD
    1096U,	// LDMIB
    65U,	// LDMIB_UPD
    80U,	// LDRBT_POST
    98400U,	// LDRBT_POST_IMM
    98400U,	// LDRBT_POST_REG
    98400U,	// LDRB_POST_IMM
    98400U,	// LDRB_POST_REG
    112U,	// LDRB_PRE_IMM
    120U,	// LDRB_PRE_REG
    128U,	// LDRBi12
    136U,	// LDRBrs
    114688U,	// LDRD
    1179648U,	// LDRD_POST
    147456U,	// LDRD_PRE
    80U,	// LDREX
    80U,	// LDREXB
    0U,	// LDREXD
    80U,	// LDREXH
    144U,	// LDRH
    163936U,	// LDRHTi
    180320U,	// LDRHTr
    196704U,	// LDRH_POST
    152U,	// LDRH_PRE
    0U,	// LDRLIT_ga_abs
    0U,	// LDRLIT_ga_pcrel
    0U,	// LDRLIT_ga_pcrel_ldr
    144U,	// LDRSB
    163936U,	// LDRSBTi
    180320U,	// LDRSBTr
    196704U,	// LDRSB_POST
    152U,	// LDRSB_PRE
    144U,	// LDRSH
    163936U,	// LDRSHTi
    180320U,	// LDRSHTr
    196704U,	// LDRSH_POST
    152U,	// LDRSH_PRE
    80U,	// LDRT_POST
    98400U,	// LDRT_POST_IMM
    98400U,	// LDRT_POST_REG
    98400U,	// LDR_POST_IMM
    98400U,	// LDR_POST_REG
    112U,	// LDR_PRE_IMM
    120U,	// LDR_PRE_REG
    128U,	// LDRcp
    128U,	// LDRi12
    136U,	// LDRrs
    0U,	// LEApcrel
    0U,	// LEApcrelJT
    16384U,	// LSLi
    16384U,	// LSLr
    16384U,	// LSRi
    16384U,	// LSRr
    2311712U,	// MCR
    160U,	// MCR2
    3360288U,	// MCRR
    229544U,	// MCRR2
    17842176U,	// MLA
    0U,	// MLAv5
    17842176U,	// MLS
    0U,	// MOVCCi
    0U,	// MOVCCi16
    0U,	// MOVCCi32imm
    0U,	// MOVCCr
    0U,	// MOVCCsi
    0U,	// MOVCCsr
    0U,	// MOVPCLR
    0U,	// MOVPCRX
    1048U,	// MOVTi16
    0U,	// MOVTi16_ga_pcrel
    0U,	// MOV_ga_pcrel
    0U,	// MOV_ga_pcrel_ldr
    40U,	// MOVi
    1024U,	// MOVi16
    0U,	// MOVi16_ga_pcrel
    0U,	// MOVi32imm
    1024U,	// MOVr
    1024U,	// MOVr_TC
    48U,	// MOVsi
    56U,	// MOVsr
    0U,	// MOVsra_flag
    0U,	// MOVsrl_flag
    0U,	// MRC
    0U,	// MRC2
    0U,	// MRRC
    229544U,	// MRRC2
    2U,	// MRS
    176U,	// MRSbanked
    2U,	// MRSsys
    64U,	// MSR
    0U,	// MSRbanked
    2U,	// MSRi
    16384U,	// MUL
    0U,	// MULv5
    0U,	// MVNCCi
    40U,	// MVNi
    1024U,	// MVNr
    48U,	// MVNsi
    56U,	// MVNsr
    0U,	// ORRri
    16384U,	// ORRrr
    32768U,	// ORRrsi
    0U,	// ORRrsr
    0U,	// PICADD
    0U,	// PICLDR
    0U,	// PICLDRB
    0U,	// PICLDRH
    0U,	// PICLDRSB
    0U,	// PICLDRSH
    0U,	// PICSTR
    0U,	// PICSTRB
    0U,	// PICSTRH
    4210688U,	// PKHBT
    5259264U,	// PKHTB
    0U,	// PLDWi12
    0U,	// PLDWrs
    0U,	// PLDi12
    0U,	// PLDrs
    0U,	// PLIi12
    0U,	// PLIrs
    16384U,	// QADD
    16384U,	// QADD16
    16384U,	// QADD8
    16384U,	// QASX
    16384U,	// QDADD
    16384U,	// QDSUB
    16384U,	// QSAX
    16384U,	// QSUB
    16384U,	// QSUB16
    16384U,	// QSUB8
    1024U,	// RBIT
    1024U,	// REV
    1024U,	// REV16
    1024U,	// REVSH
    0U,	// RFEDA
    0U,	// RFEDA_UPD
    0U,	// RFEDB
    0U,	// RFEDB_UPD
    0U,	// RFEIA
    0U,	// RFEIA_UPD
    0U,	// RFEIB
    0U,	// RFEIB_UPD
    16384U,	// RORi
    16384U,	// RORr
    0U,	// RRX
    1024U,	// RRXi
    0U,	// RSBSri
    0U,	// RSBSrsi
    0U,	// RSBSrsr
    0U,	// RSBri
    16384U,	// RSBrr
    32768U,	// RSBrsi
    0U,	// RSBrsr
    0U,	// RSCri
    16384U,	// RSCrr
    32768U,	// RSCrsi
    0U,	// RSCrsr
    16384U,	// SADD16
    16384U,	// SADD8
    16384U,	// SASX
    0U,	// SBCri
    16384U,	// SBCrr
    32768U,	// SBCrsi
    0U,	// SBCrsr
    34619392U,	// SBFX
    16384U,	// SDIV
    16384U,	// SEL
    0U,	// SETEND
    0U,	// SETPAN
    1192U,	// SHA1C
    0U,	// SHA1H
    1192U,	// SHA1M
    1192U,	// SHA1P
    1192U,	// SHA1SU0
    0U,	// SHA1SU1
    1192U,	// SHA256H
    1192U,	// SHA256H2
    0U,	// SHA256SU0
    1192U,	// SHA256SU1
    16384U,	// SHADD16
    16384U,	// SHADD8
    16384U,	// SHASX
    16384U,	// SHSAX
    16384U,	// SHSUB16
    16384U,	// SHSUB8
    0U,	// SMC
    17842176U,	// SMLABB
    17842176U,	// SMLABT
    17842176U,	// SMLAD
    17842176U,	// SMLADX
    0U,	// SMLAL
    17842176U,	// SMLALBB
    17842176U,	// SMLALBT
    17842176U,	// SMLALD
    17842176U,	// SMLALDX
    17842176U,	// SMLALTB
    17842176U,	// SMLALTT
    0U,	// SMLALv5
    17842176U,	// SMLATB
    17842176U,	// SMLATT
    17842176U,	// SMLAWB
    17842176U,	// SMLAWT
    17842176U,	// SMLSD
    17842176U,	// SMLSDX
    17842176U,	// SMLSLD
    17842176U,	// SMLSLDX
    17842176U,	// SMMLA
    17842176U,	// SMMLAR
    17842176U,	// SMMLS
    17842176U,	// SMMLSR
    16384U,	// SMMUL
    16384U,	// SMMULR
    16384U,	// SMUAD
    16384U,	// SMUADX
    16384U,	// SMULBB
    16384U,	// SMULBT
    17842176U,	// SMULL
    0U,	// SMULLv5
    16384U,	// SMULTB
    16384U,	// SMULTT
    16384U,	// SMULWB
    16384U,	// SMULWT
    16384U,	// SMUSD
    16384U,	// SMUSDX
    0U,	// SPACE
    0U,	// SRSDA
    0U,	// SRSDA_UPD
    0U,	// SRSDB
    0U,	// SRSDB_UPD
    0U,	// SRSIA
    0U,	// SRSIA_UPD
    0U,	// SRSIB
    0U,	// SRSIB_UPD
    2232U,	// SSAT
    1208U,	// SSAT16
    16384U,	// SSAX
    16384U,	// SSUB16
    16384U,	// SSUB8
    0U,	// STC2L_OFFSET
    1U,	// STC2L_OPTION
    1U,	// STC2L_POST
    0U,	// STC2L_PRE
    0U,	// STC2_OFFSET
    1U,	// STC2_OPTION
    1U,	// STC2_POST
    0U,	// STC2_PRE
    89U,	// STCL_OFFSET
    65633U,	// STCL_OPTION
    82017U,	// STCL_POST
    105U,	// STCL_PRE
    89U,	// STC_OFFSET
    65633U,	// STC_OPTION
    82017U,	// STC_POST
    105U,	// STC_PRE
    80U,	// STL
    80U,	// STLB
    245760U,	// STLEX
    245760U,	// STLEXB
    192U,	// STLEXD
    245760U,	// STLEXH
    80U,	// STLH
    1096U,	// STMDA
    65U,	// STMDA_UPD
    1096U,	// STMDB
    65U,	// STMDB_UPD
    1096U,	// STMIA
    65U,	// STMIA_UPD
    1096U,	// STMIB
    65U,	// STMIB_UPD
    80U,	// STRBT_POST
    98400U,	// STRBT_POST_IMM
    98400U,	// STRBT_POST_REG
    98400U,	// STRB_POST_IMM
    98400U,	// STRB_POST_REG
    112U,	// STRB_PRE_IMM
    120U,	// STRB_PRE_REG
    128U,	// STRBi12
    0U,	// STRBi_preidx
    0U,	// STRBr_preidx
    136U,	// STRBrs
    114688U,	// STRD
    1179672U,	// STRD_POST
    147480U,	// STRD_PRE
    245760U,	// STREX
    245760U,	// STREXB
    192U,	// STREXD
    245760U,	// STREXH
    144U,	// STRH
    163936U,	// STRHTi
    180320U,	// STRHTr
    196704U,	// STRH_POST
    152U,	// STRH_PRE
    0U,	// STRH_preidx
    80U,	// STRT_POST
    98400U,	// STRT_POST_IMM
    98400U,	// STRT_POST_REG
    98400U,	// STR_POST_IMM
    98400U,	// STR_POST_REG
    112U,	// STR_PRE_IMM
    120U,	// STR_PRE_REG
    128U,	// STRi12
    0U,	// STRi_preidx
    0U,	// STRr_preidx
    136U,	// STRrs
    0U,	// SUBS_PC_LR
    0U,	// SUBSri
    0U,	// SUBSrr
    0U,	// SUBSrsi
    0U,	// SUBSrsr
    0U,	// SUBri
    16384U,	// SUBrr
    32768U,	// SUBrsi
    0U,	// SUBrsr
    0U,	// SVC
    245760U,	// SWP
    245760U,	// SWPB
    6307840U,	// SXTAB
    6307840U,	// SXTAB16
    6307840U,	// SXTAH
    2560U,	// SXTB
    2560U,	// SXTB16
    2560U,	// SXTH
    0U,	// TAILJMPd
    0U,	// TAILJMPr
    0U,	// TCRETURNdi
    0U,	// TCRETURNri
    40U,	// TEQri
    1024U,	// TEQrr
    48U,	// TEQrsi
    56U,	// TEQrsr
    0U,	// TPsoft
    0U,	// TRAP
    0U,	// TRAPNaCl
    40U,	// TSTri
    1024U,	// TSTrr
    48U,	// TSTrsi
    56U,	// TSTrsr
    16384U,	// UADD16
    16384U,	// UADD8
    16384U,	// UASX
    34619392U,	// UBFX
    0U,	// UDF
    16384U,	// UDIV
    16384U,	// UHADD16
    16384U,	// UHADD8
    16384U,	// UHASX
    16384U,	// UHSAX
    16384U,	// UHSUB16
    16384U,	// UHSUB8
    17842176U,	// UMAAL
    0U,	// UMLAL
    0U,	// UMLALv5
    17842176U,	// UMULL
    0U,	// UMULLv5
    16384U,	// UQADD16
    16384U,	// UQADD8
    16384U,	// UQASX
    16384U,	// UQSAX
    16384U,	// UQSUB16
    16384U,	// UQSUB8
    16384U,	// USAD8
    17842176U,	// USADA8
    7356416U,	// USAT
    16384U,	// USAT16
    16384U,	// USAX
    16384U,	// USUB16
    16384U,	// USUB8
    6307840U,	// UXTAB
    6307840U,	// UXTAB16
    6307840U,	// UXTAH
    2560U,	// UXTB
    2560U,	// UXTB16
    2560U,	// UXTH
    1192U,	// VABALsv2i64
    1192U,	// VABALsv4i32
    1192U,	// VABALsv8i16
    1192U,	// VABALuv2i64
    1192U,	// VABALuv4i32
    1192U,	// VABALuv8i16
    1192U,	// VABAsv16i8
    1192U,	// VABAsv2i32
    1192U,	// VABAsv4i16
    1192U,	// VABAsv4i32
    1192U,	// VABAsv8i16
    1192U,	// VABAsv8i8
    1192U,	// VABAuv16i8
    1192U,	// VABAuv2i32
    1192U,	// VABAuv4i16
    1192U,	// VABAuv4i32
    1192U,	// VABAuv8i16
    1192U,	// VABAuv8i8
    1048U,	// VABDLsv2i64
    1048U,	// VABDLsv4i32
    1048U,	// VABDLsv8i16
    1048U,	// VABDLuv2i64
    1048U,	// VABDLuv4i32
    1048U,	// VABDLuv8i16
    263712U,	// VABDfd
    263712U,	// VABDfq
    1048U,	// VABDsv16i8
    1048U,	// VABDsv2i32
    1048U,	// VABDsv4i16
    1048U,	// VABDsv4i32
    1048U,	// VABDsv8i16
    1048U,	// VABDsv8i8
    1048U,	// VABDuv16i8
    1048U,	// VABDuv2i32
    1048U,	// VABDuv4i16
    1048U,	// VABDuv4i32
    1048U,	// VABDuv8i16
    1048U,	// VABDuv8i8
    64U,	// VABSD
    64U,	// VABSS
    64U,	// VABSfd
    64U,	// VABSfq
    0U,	// VABSv16i8
    0U,	// VABSv2i32
    0U,	// VABSv4i16
    0U,	// VABSv4i32
    0U,	// VABSv8i16
    0U,	// VABSv8i8
    263712U,	// VACGEd
    263712U,	// VACGEq
    263712U,	// VACGTd
    263712U,	// VACGTq
    263712U,	// VADDD
    1048U,	// VADDHNv2i32
    1048U,	// VADDHNv4i16
    1048U,	// VADDHNv8i8
    1048U,	// VADDLsv2i64
    1048U,	// VADDLsv4i32
    1048U,	// VADDLsv8i16
    1048U,	// VADDLuv2i64
    1048U,	// VADDLuv4i32
    1048U,	// VADDLuv8i16
    263712U,	// VADDS
    1048U,	// VADDWsv2i64
    1048U,	// VADDWsv4i32
    1048U,	// VADDWsv8i16
    1048U,	// VADDWuv2i64
    1048U,	// VADDWuv4i32
    1048U,	// VADDWuv8i16
    263712U,	// VADDfd
    263712U,	// VADDfq
    1048U,	// VADDv16i8
    1048U,	// VADDv1i64
    1048U,	// VADDv2i32
    1048U,	// VADDv2i64
    1048U,	// VADDv4i16
    1048U,	// VADDv4i32
    1048U,	// VADDv8i16
    1048U,	// VADDv8i8
    16384U,	// VANDd
    16384U,	// VANDq
    16384U,	// VBICd
    0U,	// VBICiv2i32
    0U,	// VBICiv4i16
    0U,	// VBICiv4i32
    0U,	// VBICiv8i16
    16384U,	// VBICq
    278552U,	// VBIFd
    278552U,	// VBIFq
    278552U,	// VBITd
    278552U,	// VBITq
    278552U,	// VBSLd
    278552U,	// VBSLq
    263712U,	// VCEQfd
    263712U,	// VCEQfq
    1048U,	// VCEQv16i8
    1048U,	// VCEQv2i32
    1048U,	// VCEQv4i16
    1048U,	// VCEQv4i32
    1048U,	// VCEQv8i16
    1048U,	// VCEQv8i8
    2U,	// VCEQzv16i8
    200U,	// VCEQzv2f32
    2U,	// VCEQzv2i32
    200U,	// VCEQzv4f32
    2U,	// VCEQzv4i16
    2U,	// VCEQzv4i32
    2U,	// VCEQzv8i16
    2U,	// VCEQzv8i8
    263712U,	// VCGEfd
    263712U,	// VCGEfq
    1048U,	// VCGEsv16i8
    1048U,	// VCGEsv2i32
    1048U,	// VCGEsv4i16
    1048U,	// VCGEsv4i32
    1048U,	// VCGEsv8i16
    1048U,	// VCGEsv8i8
    1048U,	// VCGEuv16i8
    1048U,	// VCGEuv2i32
    1048U,	// VCGEuv4i16
    1048U,	// VCGEuv4i32
    1048U,	// VCGEuv8i16
    1048U,	// VCGEuv8i8
    2U,	// VCGEzv16i8
    200U,	// VCGEzv2f32
    2U,	// VCGEzv2i32
    200U,	// VCGEzv4f32
    2U,	// VCGEzv4i16
    2U,	// VCGEzv4i32
    2U,	// VCGEzv8i16
    2U,	// VCGEzv8i8
    263712U,	// VCGTfd
    263712U,	// VCGTfq
    1048U,	// VCGTsv16i8
    1048U,	// VCGTsv2i32
    1048U,	// VCGTsv4i16
    1048U,	// VCGTsv4i32
    1048U,	// VCGTsv8i16
    1048U,	// VCGTsv8i8
    1048U,	// VCGTuv16i8
    1048U,	// VCGTuv2i32
    1048U,	// VCGTuv4i16
    1048U,	// VCGTuv4i32
    1048U,	// VCGTuv8i16
    1048U,	// VCGTuv8i8
    2U,	// VCGTzv16i8
    200U,	// VCGTzv2f32
    2U,	// VCGTzv2i32
    200U,	// VCGTzv4f32
    2U,	// VCGTzv4i16
    2U,	// VCGTzv4i32
    2U,	// VCGTzv8i16
    2U,	// VCGTzv8i8
    2U,	// VCLEzv16i8
    200U,	// VCLEzv2f32
    2U,	// VCLEzv2i32
    200U,	// VCLEzv4f32
    2U,	// VCLEzv4i16
    2U,	// VCLEzv4i32
    2U,	// VCLEzv8i16
    2U,	// VCLEzv8i8
    0U,	// VCLSv16i8
    0U,	// VCLSv2i32
    0U,	// VCLSv4i16
    0U,	// VCLSv4i32
    0U,	// VCLSv8i16
    0U,	// VCLSv8i8
    2U,	// VCLTzv16i8
    200U,	// VCLTzv2f32
    2U,	// VCLTzv2i32
    200U,	// VCLTzv4f32
    2U,	// VCLTzv4i16
    2U,	// VCLTzv4i32
    2U,	// VCLTzv8i16
    2U,	// VCLTzv8i8
    0U,	// VCLZv16i8
    0U,	// VCLZv2i32
    0U,	// VCLZv4i16
    0U,	// VCLZv4i32
    0U,	// VCLZv8i16
    0U,	// VCLZv8i8
    64U,	// VCMPD
    64U,	// VCMPED
    64U,	// VCMPES
    0U,	// VCMPEZD
    0U,	// VCMPEZS
    64U,	// VCMPS
    0U,	// VCMPZD
    0U,	// VCMPZS
    1024U,	// VCNTd
    1024U,	// VCNTq
    0U,	// VCVTANSD
    0U,	// VCVTANSQ
    0U,	// VCVTANUD
    0U,	// VCVTANUQ
    0U,	// VCVTASD
    0U,	// VCVTASS
    0U,	// VCVTAUD
    0U,	// VCVTAUS
    0U,	// VCVTBDH
    0U,	// VCVTBHD
    0U,	// VCVTBHS
    0U,	// VCVTBSH
    0U,	// VCVTDS
    0U,	// VCVTMNSD
    0U,	// VCVTMNSQ
    0U,	// VCVTMNUD
    0U,	// VCVTMNUQ
    0U,	// VCVTMSD
    0U,	// VCVTMSS
    0U,	// VCVTMUD
    0U,	// VCVTMUS
    0U,	// VCVTNNSD
    0U,	// VCVTNNSQ
    0U,	// VCVTNNUD
    0U,	// VCVTNNUQ
    0U,	// VCVTNSD
    0U,	// VCVTNSS
    0U,	// VCVTNUD
    0U,	// VCVTNUS
    0U,	// VCVTPNSD
    0U,	// VCVTPNSQ
    0U,	// VCVTPNUD
    0U,	// VCVTPNUQ
    0U,	// VCVTPSD
    0U,	// VCVTPSS
    0U,	// VCVTPUD
    0U,	// VCVTPUS
    0U,	// VCVTSD
    0U,	// VCVTTDH
    0U,	// VCVTTHD
    0U,	// VCVTTHS
    0U,	// VCVTTSH
    0U,	// VCVTf2h
    0U,	// VCVTf2sd
    0U,	// VCVTf2sq
    0U,	// VCVTf2ud
    0U,	// VCVTf2uq
    67U,	// VCVTf2xsd
    67U,	// VCVTf2xsq
    67U,	// VCVTf2xud
    67U,	// VCVTf2xuq
    0U,	// VCVTh2f
    0U,	// VCVTs2fd
    0U,	// VCVTs2fq
    0U,	// VCVTu2fd
    0U,	// VCVTu2fq
    67U,	// VCVTxs2fd
    67U,	// VCVTxs2fq
    67U,	// VCVTxu2fd
    67U,	// VCVTxu2fq
    263712U,	// VDIVD
    263712U,	// VDIVS
    1024U,	// VDUP16d
    1024U,	// VDUP16q
    1024U,	// VDUP32d
    1024U,	// VDUP32q
    1024U,	// VDUP8d
    1024U,	// VDUP8q
    3072U,	// VDUPLN16d
    3072U,	// VDUPLN16q
    3072U,	// VDUPLN32d
    3072U,	// VDUPLN32q
    3072U,	// VDUPLN8d
    3072U,	// VDUPLN8q
    16384U,	// VEORd
    16384U,	// VEORq
    17842176U,	// VEXTd16
    17842176U,	// VEXTd32
    17842176U,	// VEXTd8
    17842176U,	// VEXTq16
    17842176U,	// VEXTq32
    17842176U,	// VEXTq64
    17842176U,	// VEXTq8
    265763U,	// VFMAD
    265763U,	// VFMAS
    265763U,	// VFMAfd
    265763U,	// VFMAfq
    265763U,	// VFMSD
    265763U,	// VFMSS
    265763U,	// VFMSfd
    265763U,	// VFMSfq
    265763U,	// VFNMAD
    265763U,	// VFNMAS
    265763U,	// VFNMSD
    265763U,	// VFNMSS
    3072U,	// VGETLNi32
    3U,	// VGETLNs16
    3U,	// VGETLNs8
    3U,	// VGETLNu16
    3U,	// VGETLNu8
    1048U,	// VHADDsv16i8
    1048U,	// VHADDsv2i32
    1048U,	// VHADDsv4i16
    1048U,	// VHADDsv4i32
    1048U,	// VHADDsv8i16
    1048U,	// VHADDsv8i8
    1048U,	// VHADDuv16i8
    1048U,	// VHADDuv2i32
    1048U,	// VHADDuv4i16
    1048U,	// VHADDuv4i32
    1048U,	// VHADDuv8i16
    1048U,	// VHADDuv8i8
    1048U,	// VHSUBsv16i8
    1048U,	// VHSUBsv2i32
    1048U,	// VHSUBsv4i16
    1048U,	// VHSUBsv4i32
    1048U,	// VHSUBsv8i16
    1048U,	// VHSUBsv8i8
    1048U,	// VHSUBuv16i8
    1048U,	// VHSUBuv2i32
    1048U,	// VHSUBuv4i16
    1048U,	// VHSUBuv4i32
    1048U,	// VHSUBuv8i16
    1048U,	// VHSUBuv8i8
    67U,	// VLD1DUPd16
    211U,	// VLD1DUPd16wb_fixed
    4131U,	// VLD1DUPd16wb_register
    67U,	// VLD1DUPd32
    211U,	// VLD1DUPd32wb_fixed
    4131U,	// VLD1DUPd32wb_register
    67U,	// VLD1DUPd8
    211U,	// VLD1DUPd8wb_fixed
    4131U,	// VLD1DUPd8wb_register
    67U,	// VLD1DUPq16
    211U,	// VLD1DUPq16wb_fixed
    4131U,	// VLD1DUPq16wb_register
    67U,	// VLD1DUPq32
    211U,	// VLD1DUPq32wb_fixed
    4131U,	// VLD1DUPq32wb_register
    67U,	// VLD1DUPq8
    211U,	// VLD1DUPq8wb_fixed
    4131U,	// VLD1DUPq8wb_register
    299740U,	// VLD1LNd16
    316132U,	// VLD1LNd16_UPD
    299740U,	// VLD1LNd32
    316132U,	// VLD1LNd32_UPD
    299740U,	// VLD1LNd8
    316132U,	// VLD1LNd8_UPD
    1256U,	// VLD1LNdAsm_16
    1256U,	// VLD1LNdAsm_32
    1256U,	// VLD1LNdAsm_8
    5352U,	// VLD1LNdWB_fixed_Asm_16
    5352U,	// VLD1LNdWB_fixed_Asm_32
    5352U,	// VLD1LNdWB_fixed_Asm_8
    327912U,	// VLD1LNdWB_register_Asm_16
    327912U,	// VLD1LNdWB_register_Asm_32
    327912U,	// VLD1LNdWB_register_Asm_8
    0U,	// VLD1LNq16Pseudo
    0U,	// VLD1LNq16Pseudo_UPD
    0U,	// VLD1LNq32Pseudo
    0U,	// VLD1LNq32Pseudo_UPD
    0U,	// VLD1LNq8Pseudo
    0U,	// VLD1LNq8Pseudo_UPD
    67U,	// VLD1d16
    67U,	// VLD1d16Q
    211U,	// VLD1d16Qwb_fixed
    4131U,	// VLD1d16Qwb_register
    67U,	// VLD1d16T
    211U,	// VLD1d16Twb_fixed
    4131U,	// VLD1d16Twb_register
    211U,	// VLD1d16wb_fixed
    4131U,	// VLD1d16wb_register
    67U,	// VLD1d32
    67U,	// VLD1d32Q
    211U,	// VLD1d32Qwb_fixed
    4131U,	// VLD1d32Qwb_register
    67U,	// VLD1d32T
    211U,	// VLD1d32Twb_fixed
    4131U,	// VLD1d32Twb_register
    211U,	// VLD1d32wb_fixed
    4131U,	// VLD1d32wb_register
    67U,	// VLD1d64
    67U,	// VLD1d64Q
    0U,	// VLD1d64QPseudo
    0U,	// VLD1d64QPseudoWB_fixed
    0U,	// VLD1d64QPseudoWB_register
    211U,	// VLD1d64Qwb_fixed
    4131U,	// VLD1d64Qwb_register
    67U,	// VLD1d64T
    0U,	// VLD1d64TPseudo
    0U,	// VLD1d64TPseudoWB_fixed
    0U,	// VLD1d64TPseudoWB_register
    211U,	// VLD1d64Twb_fixed
    4131U,	// VLD1d64Twb_register
    211U,	// VLD1d64wb_fixed
    4131U,	// VLD1d64wb_register
    67U,	// VLD1d8
    67U,	// VLD1d8Q
    211U,	// VLD1d8Qwb_fixed
    4131U,	// VLD1d8Qwb_register
    67U,	// VLD1d8T
    211U,	// VLD1d8Twb_fixed
    4131U,	// VLD1d8Twb_register
    211U,	// VLD1d8wb_fixed
    4131U,	// VLD1d8wb_register
    67U,	// VLD1q16
    211U,	// VLD1q16wb_fixed
    4131U,	// VLD1q16wb_register
    67U,	// VLD1q32
    211U,	// VLD1q32wb_fixed
    4131U,	// VLD1q32wb_register
    67U,	// VLD1q64
    211U,	// VLD1q64wb_fixed
    4131U,	// VLD1q64wb_register
    67U,	// VLD1q8
    211U,	// VLD1q8wb_fixed
    4131U,	// VLD1q8wb_register
    67U,	// VLD2DUPd16
    211U,	// VLD2DUPd16wb_fixed
    4131U,	// VLD2DUPd16wb_register
    67U,	// VLD2DUPd16x2
    211U,	// VLD2DUPd16x2wb_fixed
    4131U,	// VLD2DUPd16x2wb_register
    67U,	// VLD2DUPd32
    211U,	// VLD2DUPd32wb_fixed
    4131U,	// VLD2DUPd32wb_register
    67U,	// VLD2DUPd32x2
    211U,	// VLD2DUPd32x2wb_fixed
    4131U,	// VLD2DUPd32x2wb_register
    67U,	// VLD2DUPd8
    211U,	// VLD2DUPd8wb_fixed
    4131U,	// VLD2DUPd8wb_register
    67U,	// VLD2DUPd8x2
    211U,	// VLD2DUPd8x2wb_fixed
    4131U,	// VLD2DUPd8x2wb_register
    349924U,	// VLD2LNd16
    0U,	// VLD2LNd16Pseudo
    0U,	// VLD2LNd16Pseudo_UPD
    366836U,	// VLD2LNd16_UPD
    349924U,	// VLD2LNd32
    0U,	// VLD2LNd32Pseudo
    0U,	// VLD2LNd32Pseudo_UPD
    366836U,	// VLD2LNd32_UPD
    349924U,	// VLD2LNd8
    0U,	// VLD2LNd8Pseudo
    0U,	// VLD2LNd8Pseudo_UPD
    366836U,	// VLD2LNd8_UPD
    1256U,	// VLD2LNdAsm_16
    1256U,	// VLD2LNdAsm_32
    1256U,	// VLD2LNdAsm_8
    5352U,	// VLD2LNdWB_fixed_Asm_16
    5352U,	// VLD2LNdWB_fixed_Asm_32
    5352U,	// VLD2LNdWB_fixed_Asm_8
    327912U,	// VLD2LNdWB_register_Asm_16
    327912U,	// VLD2LNdWB_register_Asm_32
    327912U,	// VLD2LNdWB_register_Asm_8
    349924U,	// VLD2LNq16
    0U,	// VLD2LNq16Pseudo
    0U,	// VLD2LNq16Pseudo_UPD
    366836U,	// VLD2LNq16_UPD
    349924U,	// VLD2LNq32
    0U,	// VLD2LNq32Pseudo
    0U,	// VLD2LNq32Pseudo_UPD
    366836U,	// VLD2LNq32_UPD
    1256U,	// VLD2LNqAsm_16
    1256U,	// VLD2LNqAsm_32
    5352U,	// VLD2LNqWB_fixed_Asm_16
    5352U,	// VLD2LNqWB_fixed_Asm_32
    327912U,	// VLD2LNqWB_register_Asm_16
    327912U,	// VLD2LNqWB_register_Asm_32
    67U,	// VLD2b16
    211U,	// VLD2b16wb_fixed
    4131U,	// VLD2b16wb_register
    67U,	// VLD2b32
    211U,	// VLD2b32wb_fixed
    4131U,	// VLD2b32wb_register
    67U,	// VLD2b8
    211U,	// VLD2b8wb_fixed
    4131U,	// VLD2b8wb_register
    67U,	// VLD2d16
    211U,	// VLD2d16wb_fixed
    4131U,	// VLD2d16wb_register
    67U,	// VLD2d32
    211U,	// VLD2d32wb_fixed
    4131U,	// VLD2d32wb_register
    67U,	// VLD2d8
    211U,	// VLD2d8wb_fixed
    4131U,	// VLD2d8wb_register
    67U,	// VLD2q16
    0U,	// VLD2q16Pseudo
    0U,	// VLD2q16PseudoWB_fixed
    0U,	// VLD2q16PseudoWB_register
    211U,	// VLD2q16wb_fixed
    4131U,	// VLD2q16wb_register
    67U,	// VLD2q32
    0U,	// VLD2q32Pseudo
    0U,	// VLD2q32PseudoWB_fixed
    0U,	// VLD2q32PseudoWB_register
    211U,	// VLD2q32wb_fixed
    4131U,	// VLD2q32wb_register
    67U,	// VLD2q8
    0U,	// VLD2q8Pseudo
    0U,	// VLD2q8PseudoWB_fixed
    0U,	// VLD2q8PseudoWB_register
    211U,	// VLD2q8wb_fixed
    4131U,	// VLD2q8wb_register
    6908U,	// VLD3DUPd16
    0U,	// VLD3DUPd16Pseudo
    0U,	// VLD3DUPd16Pseudo_UPD
    384252U,	// VLD3DUPd16_UPD
    6908U,	// VLD3DUPd32
    0U,	// VLD3DUPd32Pseudo
    0U,	// VLD3DUPd32Pseudo_UPD
    384252U,	// VLD3DUPd32_UPD
    6908U,	// VLD3DUPd8
    0U,	// VLD3DUPd8Pseudo
    0U,	// VLD3DUPd8Pseudo_UPD
    384252U,	// VLD3DUPd8_UPD
    0U,	// VLD3DUPdAsm_16
    0U,	// VLD3DUPdAsm_32
    0U,	// VLD3DUPdAsm_8
    4U,	// VLD3DUPdWB_fixed_Asm_16
    4U,	// VLD3DUPdWB_fixed_Asm_32
    4U,	// VLD3DUPdWB_fixed_Asm_8
    1192U,	// VLD3DUPdWB_register_Asm_16
    1192U,	// VLD3DUPdWB_register_Asm_32
    1192U,	// VLD3DUPdWB_register_Asm_8
    6908U,	// VLD3DUPq16
    384252U,	// VLD3DUPq16_UPD
    6908U,	// VLD3DUPq32
    384252U,	// VLD3DUPq32_UPD
    6908U,	// VLD3DUPq8
    384252U,	// VLD3DUPq8_UPD
    0U,	// VLD3DUPqAsm_16
    0U,	// VLD3DUPqAsm_32
    0U,	// VLD3DUPqAsm_8
    4U,	// VLD3DUPqWB_fixed_Asm_16
    4U,	// VLD3DUPqWB_fixed_Asm_32
    4U,	// VLD3DUPqWB_fixed_Asm_8
    1192U,	// VLD3DUPqWB_register_Asm_16
    1192U,	// VLD3DUPqWB_register_Asm_32
    1192U,	// VLD3DUPqWB_register_Asm_8
    399604U,	// VLD3LNd16
    0U,	// VLD3LNd16Pseudo
    0U,	// VLD3LNd16Pseudo_UPD
    414468U,	// VLD3LNd16_UPD
    399604U,	// VLD3LNd32
    0U,	// VLD3LNd32Pseudo
    0U,	// VLD3LNd32Pseudo_UPD
    414468U,	// VLD3LNd32_UPD
    399604U,	// VLD3LNd8
    0U,	// VLD3LNd8Pseudo
    0U,	// VLD3LNd8Pseudo_UPD
    414468U,	// VLD3LNd8_UPD
    1256U,	// VLD3LNdAsm_16
    1256U,	// VLD3LNdAsm_32
    1256U,	// VLD3LNdAsm_8
    5352U,	// VLD3LNdWB_fixed_Asm_16
    5352U,	// VLD3LNdWB_fixed_Asm_32
    5352U,	// VLD3LNdWB_fixed_Asm_8
    327912U,	// VLD3LNdWB_register_Asm_16
    327912U,	// VLD3LNdWB_register_Asm_32
    327912U,	// VLD3LNdWB_register_Asm_8
    399604U,	// VLD3LNq16
    0U,	// VLD3LNq16Pseudo
    0U,	// VLD3LNq16Pseudo_UPD
    414468U,	// VLD3LNq16_UPD
    399604U,	// VLD3LNq32
    0U,	// VLD3LNq32Pseudo
    0U,	// VLD3LNq32Pseudo_UPD
    414468U,	// VLD3LNq32_UPD
    1256U,	// VLD3LNqAsm_16
    1256U,	// VLD3LNqAsm_32
    5352U,	// VLD3LNqWB_fixed_Asm_16
    5352U,	// VLD3LNqWB_fixed_Asm_32
    327912U,	// VLD3LNqWB_register_Asm_16
    327912U,	// VLD3LNqWB_register_Asm_32
    58736640U,	// VLD3d16
    0U,	// VLD3d16Pseudo
    0U,	// VLD3d16Pseudo_UPD
    75513856U,	// VLD3d16_UPD
    58736640U,	// VLD3d32
    0U,	// VLD3d32Pseudo
    0U,	// VLD3d32Pseudo_UPD
    75513856U,	// VLD3d32_UPD
    58736640U,	// VLD3d8
    0U,	// VLD3d8Pseudo
    0U,	// VLD3d8Pseudo_UPD
    75513856U,	// VLD3d8_UPD
    67U,	// VLD3dAsm_16
    67U,	// VLD3dAsm_32
    67U,	// VLD3dAsm_8
    211U,	// VLD3dWB_fixed_Asm_16
    211U,	// VLD3dWB_fixed_Asm_32
    211U,	// VLD3dWB_fixed_Asm_8
    265763U,	// VLD3dWB_register_Asm_16
    265763U,	// VLD3dWB_register_Asm_32
    265763U,	// VLD3dWB_register_Asm_8
    58736640U,	// VLD3q16
    0U,	// VLD3q16Pseudo_UPD
    75513856U,	// VLD3q16_UPD
    0U,	// VLD3q16oddPseudo
    0U,	// VLD3q16oddPseudo_UPD
    58736640U,	// VLD3q32
    0U,	// VLD3q32Pseudo_UPD
    75513856U,	// VLD3q32_UPD
    0U,	// VLD3q32oddPseudo
    0U,	// VLD3q32oddPseudo_UPD
    58736640U,	// VLD3q8
    0U,	// VLD3q8Pseudo_UPD
    75513856U,	// VLD3q8_UPD
    0U,	// VLD3q8oddPseudo
    0U,	// VLD3q8oddPseudo_UPD
    0U,	// VLD3qAsm_16
    0U,	// VLD3qAsm_32
    0U,	// VLD3qAsm_8
    4U,	// VLD3qWB_fixed_Asm_16
    4U,	// VLD3qWB_fixed_Asm_32
    4U,	// VLD3qWB_fixed_Asm_8
    1192U,	// VLD3qWB_register_Asm_16
    1192U,	// VLD3qWB_register_Asm_32
    1192U,	// VLD3qWB_register_Asm_8
    269580U,	// VLD4DUPd16
    0U,	// VLD4DUPd16Pseudo
    0U,	// VLD4DUPd16Pseudo_UPD
    7948U,	// VLD4DUPd16_UPD
    269580U,	// VLD4DUPd32
    0U,	// VLD4DUPd32Pseudo
    0U,	// VLD4DUPd32Pseudo_UPD
    7948U,	// VLD4DUPd32_UPD
    269580U,	// VLD4DUPd8
    0U,	// VLD4DUPd8Pseudo
    0U,	// VLD4DUPd8Pseudo_UPD
    7948U,	// VLD4DUPd8_UPD
    0U,	// VLD4DUPdAsm_16
    0U,	// VLD4DUPdAsm_32
    0U,	// VLD4DUPdAsm_8
    4U,	// VLD4DUPdWB_fixed_Asm_16
    4U,	// VLD4DUPdWB_fixed_Asm_32
    4U,	// VLD4DUPdWB_fixed_Asm_8
    1192U,	// VLD4DUPdWB_register_Asm_16
    1192U,	// VLD4DUPdWB_register_Asm_32
    1192U,	// VLD4DUPdWB_register_Asm_8
    269580U,	// VLD4DUPq16
    7948U,	// VLD4DUPq16_UPD
    269580U,	// VLD4DUPq32
    7948U,	// VLD4DUPq32_UPD
    269580U,	// VLD4DUPq8
    7948U,	// VLD4DUPq8_UPD
    0U,	// VLD4DUPqAsm_16
    0U,	// VLD4DUPqAsm_32
    0U,	// VLD4DUPqAsm_8
    4U,	// VLD4DUPqWB_fixed_Asm_16
    4U,	// VLD4DUPqWB_fixed_Asm_32
    4U,	// VLD4DUPqWB_fixed_Asm_8
    1192U,	// VLD4DUPqWB_register_Asm_16
    1192U,	// VLD4DUPqWB_register_Asm_32
    1192U,	// VLD4DUPqWB_register_Asm_8
    93607684U,	// VLD4LNd16
    0U,	// VLD4LNd16Pseudo
    0U,	// VLD4LNd16Pseudo_UPD
    276U,	// VLD4LNd16_UPD
    93607684U,	// VLD4LNd32
    0U,	// VLD4LNd32Pseudo
    0U,	// VLD4LNd32Pseudo_UPD
    276U,	// VLD4LNd32_UPD
    93607684U,	// VLD4LNd8
    0U,	// VLD4LNd8Pseudo
    0U,	// VLD4LNd8Pseudo_UPD
    276U,	// VLD4LNd8_UPD
    1256U,	// VLD4LNdAsm_16
    1256U,	// VLD4LNdAsm_32
    1256U,	// VLD4LNdAsm_8
    5352U,	// VLD4LNdWB_fixed_Asm_16
    5352U,	// VLD4LNdWB_fixed_Asm_32
    5352U,	// VLD4LNdWB_fixed_Asm_8
    327912U,	// VLD4LNdWB_register_Asm_16
    327912U,	// VLD4LNdWB_register_Asm_32
    327912U,	// VLD4LNdWB_register_Asm_8
    93607684U,	// VLD4LNq16
    0U,	// VLD4LNq16Pseudo
    0U,	// VLD4LNq16Pseudo_UPD
    276U,	// VLD4LNq16_UPD
    93607684U,	// VLD4LNq32
    0U,	// VLD4LNq32Pseudo
    0U,	// VLD4LNq32Pseudo_UPD
    276U,	// VLD4LNq32_UPD
    1256U,	// VLD4LNqAsm_16
    1256U,	// VLD4LNqAsm_32
    5352U,	// VLD4LNqWB_fixed_Asm_16
    5352U,	// VLD4LNqWB_fixed_Asm_32
    327912U,	// VLD4LNqWB_register_Asm_16
    327912U,	// VLD4LNqWB_register_Asm_32
    286277632U,	// VLD4d16
    0U,	// VLD4d16Pseudo
    0U,	// VLD4d16Pseudo_UPD
    823148544U,	// VLD4d16_UPD
    286277632U,	// VLD4d32
    0U,	// VLD4d32Pseudo
    0U,	// VLD4d32Pseudo_UPD
    823148544U,	// VLD4d32_UPD
    286277632U,	// VLD4d8
    0U,	// VLD4d8Pseudo
    0U,	// VLD4d8Pseudo_UPD
    823148544U,	// VLD4d8_UPD
    67U,	// VLD4dAsm_16
    67U,	// VLD4dAsm_32
    67U,	// VLD4dAsm_8
    211U,	// VLD4dWB_fixed_Asm_16
    211U,	// VLD4dWB_fixed_Asm_32
    211U,	// VLD4dWB_fixed_Asm_8
    265763U,	// VLD4dWB_register_Asm_16
    265763U,	// VLD4dWB_register_Asm_32
    265763U,	// VLD4dWB_register_Asm_8
    286277632U,	// VLD4q16
    0U,	// VLD4q16Pseudo_UPD
    823148544U,	// VLD4q16_UPD
    0U,	// VLD4q16oddPseudo
    0U,	// VLD4q16oddPseudo_UPD
    286277632U,	// VLD4q32
    0U,	// VLD4q32Pseudo_UPD
    823148544U,	// VLD4q32_UPD
    0U,	// VLD4q32oddPseudo
    0U,	// VLD4q32oddPseudo_UPD
    286277632U,	// VLD4q8
    0U,	// VLD4q8Pseudo_UPD
    823148544U,	// VLD4q8_UPD
    0U,	// VLD4q8oddPseudo
    0U,	// VLD4q8oddPseudo_UPD
    0U,	// VLD4qAsm_16
    0U,	// VLD4qAsm_32
    0U,	// VLD4qAsm_8
    4U,	// VLD4qWB_fixed_Asm_16
    4U,	// VLD4qWB_fixed_Asm_32
    4U,	// VLD4qWB_fixed_Asm_8
    1192U,	// VLD4qWB_register_Asm_16
    1192U,	// VLD4qWB_register_Asm_32
    1192U,	// VLD4qWB_register_Asm_8
    65U,	// VLDMDDB_UPD
    1096U,	// VLDMDIA
    65U,	// VLDMDIA_UPD
    0U,	// VLDMQIA
    65U,	// VLDMSDB_UPD
    1096U,	// VLDMSIA
    65U,	// VLDMSIA_UPD
    280U,	// VLDRD
    280U,	// VLDRS
    1048U,	// VMAXNMD
    1048U,	// VMAXNMND
    1048U,	// VMAXNMNQ
    1048U,	// VMAXNMS
    263712U,	// VMAXfd
    263712U,	// VMAXfq
    1048U,	// VMAXsv16i8
    1048U,	// VMAXsv2i32
    1048U,	// VMAXsv4i16
    1048U,	// VMAXsv4i32
    1048U,	// VMAXsv8i16
    1048U,	// VMAXsv8i8
    1048U,	// VMAXuv16i8
    1048U,	// VMAXuv2i32
    1048U,	// VMAXuv4i16
    1048U,	// VMAXuv4i32
    1048U,	// VMAXuv8i16
    1048U,	// VMAXuv8i8
    1048U,	// VMINNMD
    1048U,	// VMINNMND
    1048U,	// VMINNMNQ
    1048U,	// VMINNMS
    263712U,	// VMINfd
    263712U,	// VMINfq
    1048U,	// VMINsv16i8
    1048U,	// VMINsv2i32
    1048U,	// VMINsv4i16
    1048U,	// VMINsv4i32
    1048U,	// VMINsv8i16
    1048U,	// VMINsv8i8
    1048U,	// VMINuv16i8
    1048U,	// VMINuv2i32
    1048U,	// VMINuv4i16
    1048U,	// VMINuv4i32
    1048U,	// VMINuv8i16
    1048U,	// VMINuv8i8
    265763U,	// VMLAD
    8360U,	// VMLALslsv2i32
    8360U,	// VMLALslsv4i16
    8360U,	// VMLALsluv2i32
    8360U,	// VMLALsluv4i16
    1192U,	// VMLALsv2i64
    1192U,	// VMLALsv4i32
    1192U,	// VMLALsv8i16
    1192U,	// VMLALuv2i64
    1192U,	// VMLALuv4i32
    1192U,	// VMLALuv8i16
    265763U,	// VMLAS
    265763U,	// VMLAfd
    265763U,	// VMLAfq
    429603U,	// VMLAslfd
    429603U,	// VMLAslfq
    8360U,	// VMLAslv2i32
    8360U,	// VMLAslv4i16
    8360U,	// VMLAslv4i32
    8360U,	// VMLAslv8i16
    1192U,	// VMLAv16i8
    1192U,	// VMLAv2i32
    1192U,	// VMLAv4i16
    1192U,	// VMLAv4i32
    1192U,	// VMLAv8i16
    1192U,	// VMLAv8i8
    265763U,	// VMLSD
    8360U,	// VMLSLslsv2i32
    8360U,	// VMLSLslsv4i16
    8360U,	// VMLSLsluv2i32
    8360U,	// VMLSLsluv4i16
    1192U,	// VMLSLsv2i64
    1192U,	// VMLSLsv4i32
    1192U,	// VMLSLsv8i16
    1192U,	// VMLSLuv2i64
    1192U,	// VMLSLuv4i32
    1192U,	// VMLSLuv8i16
    265763U,	// VMLSS
    265763U,	// VMLSfd
    265763U,	// VMLSfq
    429603U,	// VMLSslfd
    429603U,	// VMLSslfq
    8360U,	// VMLSslv2i32
    8360U,	// VMLSslv4i16
    8360U,	// VMLSslv4i32
    8360U,	// VMLSslv8i16
    1192U,	// VMLSv16i8
    1192U,	// VMLSv2i32
    1192U,	// VMLSv4i16
    1192U,	// VMLSv4i32
    1192U,	// VMLSv8i16
    1192U,	// VMLSv8i8
    64U,	// VMOVD
    0U,	// VMOVD0
    16384U,	// VMOVDRR
    0U,	// VMOVDcc
    0U,	// VMOVLsv2i64
    0U,	// VMOVLsv4i32
    0U,	// VMOVLsv8i16
    0U,	// VMOVLuv2i64
    0U,	// VMOVLuv4i32
    0U,	// VMOVLuv8i16
    0U,	// VMOVNv2i32
    0U,	// VMOVNv4i16
    0U,	// VMOVNv8i8
    0U,	// VMOVQ0
    16384U,	// VMOVRRD
    17842176U,	// VMOVRRS
    1024U,	// VMOVRS
    64U,	// VMOVS
    1024U,	// VMOVSR
    17842176U,	// VMOVSRR
    0U,	// VMOVScc
    0U,	// VMOVv16i8
    0U,	// VMOVv1i64
    0U,	// VMOVv2f32
    0U,	// VMOVv2i32
    0U,	// VMOVv2i64
    0U,	// VMOVv4f32
    0U,	// VMOVv4i16
    0U,	// VMOVv4i32
    0U,	// VMOVv8i16
    0U,	// VMOVv8i8
    4U,	// VMRS
    5U,	// VMRS_FPEXC
    5U,	// VMRS_FPINST
    5U,	// VMRS_FPINST2
    5U,	// VMRS_FPSID
    6U,	// VMRS_MVFR0
    6U,	// VMRS_MVFR1
    6U,	// VMRS_MVFR2
    0U,	// VMSR
    0U,	// VMSR_FPEXC
    0U,	// VMSR_FPINST
    0U,	// VMSR_FPINST2
    0U,	// VMSR_FPSID
    263712U,	// VMULD
    1048U,	// VMULLp64
    0U,	// VMULLp8
    8728U,	// VMULLslsv2i32
    8728U,	// VMULLslsv4i16
    8728U,	// VMULLsluv2i32
    8728U,	// VMULLsluv4i16
    1048U,	// VMULLsv2i64
    1048U,	// VMULLsv4i32
    1048U,	// VMULLsv8i16
    1048U,	// VMULLuv2i64
    1048U,	// VMULLuv4i32
    1048U,	// VMULLuv8i16
    263712U,	// VMULS
    263712U,	// VMULfd
    263712U,	// VMULfq
    0U,	// VMULpd
    0U,	// VMULpq
    443936U,	// VMULslfd
    443936U,	// VMULslfq
    8728U,	// VMULslv2i32
    8728U,	// VMULslv4i16
    8728U,	// VMULslv4i32
    8728U,	// VMULslv8i16
    1048U,	// VMULv16i8
    1048U,	// VMULv2i32
    1048U,	// VMULv4i16
    1048U,	// VMULv4i32
    1048U,	// VMULv8i16
    1048U,	// VMULv8i8
    1024U,	// VMVNd
    1024U,	// VMVNq
    0U,	// VMVNv2i32
    0U,	// VMVNv4i16
    0U,	// VMVNv4i32
    0U,	// VMVNv8i16
    64U,	// VNEGD
    64U,	// VNEGS
    64U,	// VNEGf32q
    64U,	// VNEGfd
    0U,	// VNEGs16d
    0U,	// VNEGs16q
    0U,	// VNEGs32d
    0U,	// VNEGs32q
    0U,	// VNEGs8d
    0U,	// VNEGs8q
    265763U,	// VNMLAD
    265763U,	// VNMLAS
    265763U,	// VNMLSD
    265763U,	// VNMLSS
    263712U,	// VNMULD
    263712U,	// VNMULS
    16384U,	// VORNd
    16384U,	// VORNq
    16384U,	// VORRd
    0U,	// VORRiv2i32
    0U,	// VORRiv4i16
    0U,	// VORRiv4i32
    0U,	// VORRiv8i16
    16384U,	// VORRq
    0U,	// VPADALsv16i8
    0U,	// VPADALsv2i32
    0U,	// VPADALsv4i16
    0U,	// VPADALsv4i32
    0U,	// VPADALsv8i16
    0U,	// VPADALsv8i8
    0U,	// VPADALuv16i8
    0U,	// VPADALuv2i32
    0U,	// VPADALuv4i16
    0U,	// VPADALuv4i32
    0U,	// VPADALuv8i16
    0U,	// VPADALuv8i8
    0U,	// VPADDLsv16i8
    0U,	// VPADDLsv2i32
    0U,	// VPADDLsv4i16
    0U,	// VPADDLsv4i32
    0U,	// VPADDLsv8i16
    0U,	// VPADDLsv8i8
    0U,	// VPADDLuv16i8
    0U,	// VPADDLuv2i32
    0U,	// VPADDLuv4i16
    0U,	// VPADDLuv4i32
    0U,	// VPADDLuv8i16
    0U,	// VPADDLuv8i8
    263712U,	// VPADDf
    1048U,	// VPADDi16
    1048U,	// VPADDi32
    1048U,	// VPADDi8
    263712U,	// VPMAXf
    1048U,	// VPMAXs16
    1048U,	// VPMAXs32
    1048U,	// VPMAXs8
    1048U,	// VPMAXu16
    1048U,	// VPMAXu32
    1048U,	// VPMAXu8
    263712U,	// VPMINf
    1048U,	// VPMINs16
    1048U,	// VPMINs32
    1048U,	// VPMINs8
    1048U,	// VPMINu16
    1048U,	// VPMINu32
    1048U,	// VPMINu8
    0U,	// VQABSv16i8
    0U,	// VQABSv2i32
    0U,	// VQABSv4i16
    0U,	// VQABSv4i32
    0U,	// VQABSv8i16
    0U,	// VQABSv8i8
    1048U,	// VQADDsv16i8
    1048U,	// VQADDsv1i64
    1048U,	// VQADDsv2i32
    1048U,	// VQADDsv2i64
    1048U,	// VQADDsv4i16
    1048U,	// VQADDsv4i32
    1048U,	// VQADDsv8i16
    1048U,	// VQADDsv8i8
    1048U,	// VQADDuv16i8
    1048U,	// VQADDuv1i64
    1048U,	// VQADDuv2i32
    1048U,	// VQADDuv2i64
    1048U,	// VQADDuv4i16
    1048U,	// VQADDuv4i32
    1048U,	// VQADDuv8i16
    1048U,	// VQADDuv8i8
    8360U,	// VQDMLALslv2i32
    8360U,	// VQDMLALslv4i16
    1192U,	// VQDMLALv2i64
    1192U,	// VQDMLALv4i32
    8360U,	// VQDMLSLslv2i32
    8360U,	// VQDMLSLslv4i16
    1192U,	// VQDMLSLv2i64
    1192U,	// VQDMLSLv4i32
    8728U,	// VQDMULHslv2i32
    8728U,	// VQDMULHslv4i16
    8728U,	// VQDMULHslv4i32
    8728U,	// VQDMULHslv8i16
    1048U,	// VQDMULHv2i32
    1048U,	// VQDMULHv4i16
    1048U,	// VQDMULHv4i32
    1048U,	// VQDMULHv8i16
    8728U,	// VQDMULLslv2i32
    8728U,	// VQDMULLslv4i16
    1048U,	// VQDMULLv2i64
    1048U,	// VQDMULLv4i32
    0U,	// VQMOVNsuv2i32
    0U,	// VQMOVNsuv4i16
    0U,	// VQMOVNsuv8i8
    0U,	// VQMOVNsv2i32
    0U,	// VQMOVNsv4i16
    0U,	// VQMOVNsv8i8
    0U,	// VQMOVNuv2i32
    0U,	// VQMOVNuv4i16
    0U,	// VQMOVNuv8i8
    0U,	// VQNEGv16i8
    0U,	// VQNEGv2i32
    0U,	// VQNEGv4i16
    0U,	// VQNEGv4i32
    0U,	// VQNEGv8i16
    0U,	// VQNEGv8i8
    8360U,	// VQRDMLAHslv2i32
    8360U,	// VQRDMLAHslv4i16
    8360U,	// VQRDMLAHslv4i32
    8360U,	// VQRDMLAHslv8i16
    1192U,	// VQRDMLAHv2i32
    1192U,	// VQRDMLAHv4i16
    1192U,	// VQRDMLAHv4i32
    1192U,	// VQRDMLAHv8i16
    8360U,	// VQRDMLSHslv2i32
    8360U,	// VQRDMLSHslv4i16
    8360U,	// VQRDMLSHslv4i32
    8360U,	// VQRDMLSHslv8i16
    1192U,	// VQRDMLSHv2i32
    1192U,	// VQRDMLSHv4i16
    1192U,	// VQRDMLSHv4i32
    1192U,	// VQRDMLSHv8i16
    8728U,	// VQRDMULHslv2i32
    8728U,	// VQRDMULHslv4i16
    8728U,	// VQRDMULHslv4i32
    8728U,	// VQRDMULHslv8i16
    1048U,	// VQRDMULHv2i32
    1048U,	// VQRDMULHv4i16
    1048U,	// VQRDMULHv4i32
    1048U,	// VQRDMULHv8i16
    1048U,	// VQRSHLsv16i8
    1048U,	// VQRSHLsv1i64
    1048U,	// VQRSHLsv2i32
    1048U,	// VQRSHLsv2i64
    1048U,	// VQRSHLsv4i16
    1048U,	// VQRSHLsv4i32
    1048U,	// VQRSHLsv8i16
    1048U,	// VQRSHLsv8i8
    1048U,	// VQRSHLuv16i8
    1048U,	// VQRSHLuv1i64
    1048U,	// VQRSHLuv2i32
    1048U,	// VQRSHLuv2i64
    1048U,	// VQRSHLuv4i16
    1048U,	// VQRSHLuv4i32
    1048U,	// VQRSHLuv8i16
    1048U,	// VQRSHLuv8i8
    1048U,	// VQRSHRNsv2i32
    1048U,	// VQRSHRNsv4i16
    1048U,	// VQRSHRNsv8i8
    1048U,	// VQRSHRNuv2i32
    1048U,	// VQRSHRNuv4i16
    1048U,	// VQRSHRNuv8i8
    1048U,	// VQRSHRUNv2i32
    1048U,	// VQRSHRUNv4i16
    1048U,	// VQRSHRUNv8i8
    1048U,	// VQSHLsiv16i8
    1048U,	// VQSHLsiv1i64
    1048U,	// VQSHLsiv2i32
    1048U,	// VQSHLsiv2i64
    1048U,	// VQSHLsiv4i16
    1048U,	// VQSHLsiv4i32
    1048U,	// VQSHLsiv8i16
    1048U,	// VQSHLsiv8i8
    1048U,	// VQSHLsuv16i8
    1048U,	// VQSHLsuv1i64
    1048U,	// VQSHLsuv2i32
    1048U,	// VQSHLsuv2i64
    1048U,	// VQSHLsuv4i16
    1048U,	// VQSHLsuv4i32
    1048U,	// VQSHLsuv8i16
    1048U,	// VQSHLsuv8i8
    1048U,	// VQSHLsv16i8
    1048U,	// VQSHLsv1i64
    1048U,	// VQSHLsv2i32
    1048U,	// VQSHLsv2i64
    1048U,	// VQSHLsv4i16
    1048U,	// VQSHLsv4i32
    1048U,	// VQSHLsv8i16
    1048U,	// VQSHLsv8i8
    1048U,	// VQSHLuiv16i8
    1048U,	// VQSHLuiv1i64
    1048U,	// VQSHLuiv2i32
    1048U,	// VQSHLuiv2i64
    1048U,	// VQSHLuiv4i16
    1048U,	// VQSHLuiv4i32
    1048U,	// VQSHLuiv8i16
    1048U,	// VQSHLuiv8i8
    1048U,	// VQSHLuv16i8
    1048U,	// VQSHLuv1i64
    1048U,	// VQSHLuv2i32
    1048U,	// VQSHLuv2i64
    1048U,	// VQSHLuv4i16
    1048U,	// VQSHLuv4i32
    1048U,	// VQSHLuv8i16
    1048U,	// VQSHLuv8i8
    1048U,	// VQSHRNsv2i32
    1048U,	// VQSHRNsv4i16
    1048U,	// VQSHRNsv8i8
    1048U,	// VQSHRNuv2i32
    1048U,	// VQSHRNuv4i16
    1048U,	// VQSHRNuv8i8
    1048U,	// VQSHRUNv2i32
    1048U,	// VQSHRUNv4i16
    1048U,	// VQSHRUNv8i8
    1048U,	// VQSUBsv16i8
    1048U,	// VQSUBsv1i64
    1048U,	// VQSUBsv2i32
    1048U,	// VQSUBsv2i64
    1048U,	// VQSUBsv4i16
    1048U,	// VQSUBsv4i32
    1048U,	// VQSUBsv8i16
    1048U,	// VQSUBsv8i8
    1048U,	// VQSUBuv16i8
    1048U,	// VQSUBuv1i64
    1048U,	// VQSUBuv2i32
    1048U,	// VQSUBuv2i64
    1048U,	// VQSUBuv4i16
    1048U,	// VQSUBuv4i32
    1048U,	// VQSUBuv8i16
    1048U,	// VQSUBuv8i8
    1048U,	// VRADDHNv2i32
    1048U,	// VRADDHNv4i16
    1048U,	// VRADDHNv8i8
    0U,	// VRECPEd
    64U,	// VRECPEfd
    64U,	// VRECPEfq
    0U,	// VRECPEq
    263712U,	// VRECPSfd
    263712U,	// VRECPSfq
    1024U,	// VREV16d8
    1024U,	// VREV16q8
    1024U,	// VREV32d16
    1024U,	// VREV32d8
    1024U,	// VREV32q16
    1024U,	// VREV32q8
    1024U,	// VREV64d16
    1024U,	// VREV64d32
    1024U,	// VREV64d8
    1024U,	// VREV64q16
    1024U,	// VREV64q32
    1024U,	// VREV64q8
    1048U,	// VRHADDsv16i8
    1048U,	// VRHADDsv2i32
    1048U,	// VRHADDsv4i16
    1048U,	// VRHADDsv4i32
    1048U,	// VRHADDsv8i16
    1048U,	// VRHADDsv8i8
    1048U,	// VRHADDuv16i8
    1048U,	// VRHADDuv2i32
    1048U,	// VRHADDuv4i16
    1048U,	// VRHADDuv4i32
    1048U,	// VRHADDuv8i16
    1048U,	// VRHADDuv8i8
    0U,	// VRINTAD
    0U,	// VRINTAND
    0U,	// VRINTANQ
    0U,	// VRINTAS
    0U,	// VRINTMD
    0U,	// VRINTMND
    0U,	// VRINTMNQ
    0U,	// VRINTMS
    0U,	// VRINTND
    0U,	// VRINTNND
    0U,	// VRINTNNQ
    0U,	// VRINTNS
    0U,	// VRINTPD
    0U,	// VRINTPND
    0U,	// VRINTPNQ
    0U,	// VRINTPS
    64U,	// VRINTRD
    64U,	// VRINTRS
    64U,	// VRINTXD
    0U,	// VRINTXND
    0U,	// VRINTXNQ
    64U,	// VRINTXS
    64U,	// VRINTZD
    0U,	// VRINTZND
    0U,	// VRINTZNQ
    64U,	// VRINTZS
    1048U,	// VRSHLsv16i8
    1048U,	// VRSHLsv1i64
    1048U,	// VRSHLsv2i32
    1048U,	// VRSHLsv2i64
    1048U,	// VRSHLsv4i16
    1048U,	// VRSHLsv4i32
    1048U,	// VRSHLsv8i16
    1048U,	// VRSHLsv8i8
    1048U,	// VRSHLuv16i8
    1048U,	// VRSHLuv1i64
    1048U,	// VRSHLuv2i32
    1048U,	// VRSHLuv2i64
    1048U,	// VRSHLuv4i16
    1048U,	// VRSHLuv4i32
    1048U,	// VRSHLuv8i16
    1048U,	// VRSHLuv8i8
    1048U,	// VRSHRNv2i32
    1048U,	// VRSHRNv4i16
    1048U,	// VRSHRNv8i8
    1048U,	// VRSHRsv16i8
    1048U,	// VRSHRsv1i64
    1048U,	// VRSHRsv2i32
    1048U,	// VRSHRsv2i64
    1048U,	// VRSHRsv4i16
    1048U,	// VRSHRsv4i32
    1048U,	// VRSHRsv8i16
    1048U,	// VRSHRsv8i8
    1048U,	// VRSHRuv16i8
    1048U,	// VRSHRuv1i64
    1048U,	// VRSHRuv2i32
    1048U,	// VRSHRuv2i64
    1048U,	// VRSHRuv4i16
    1048U,	// VRSHRuv4i32
    1048U,	// VRSHRuv8i16
    1048U,	// VRSHRuv8i8
    0U,	// VRSQRTEd
    64U,	// VRSQRTEfd
    64U,	// VRSQRTEfq
    0U,	// VRSQRTEq
    263712U,	// VRSQRTSfd
    263712U,	// VRSQRTSfq
    1192U,	// VRSRAsv16i8
    1192U,	// VRSRAsv1i64
    1192U,	// VRSRAsv2i32
    1192U,	// VRSRAsv2i64
    1192U,	// VRSRAsv4i16
    1192U,	// VRSRAsv4i32
    1192U,	// VRSRAsv8i16
    1192U,	// VRSRAsv8i8
    1192U,	// VRSRAuv16i8
    1192U,	// VRSRAuv1i64
    1192U,	// VRSRAuv2i32
    1192U,	// VRSRAuv2i64
    1192U,	// VRSRAuv4i16
    1192U,	// VRSRAuv4i32
    1192U,	// VRSRAuv8i16
    1192U,	// VRSRAuv8i8
    1048U,	// VRSUBHNv2i32
    1048U,	// VRSUBHNv4i16
    1048U,	// VRSUBHNv8i8
    1048U,	// VSELEQD
    1048U,	// VSELEQS
    1048U,	// VSELGED
    1048U,	// VSELGES
    1048U,	// VSELGTD
    1048U,	// VSELGTS
    1048U,	// VSELVSD
    1048U,	// VSELVSS
    6U,	// VSETLNi16
    6U,	// VSETLNi32
    6U,	// VSETLNi8
    1048U,	// VSHLLi16
    1048U,	// VSHLLi32
    1048U,	// VSHLLi8
    1048U,	// VSHLLsv2i64
    1048U,	// VSHLLsv4i32
    1048U,	// VSHLLsv8i16
    1048U,	// VSHLLuv2i64
    1048U,	// VSHLLuv4i32
    1048U,	// VSHLLuv8i16
    1048U,	// VSHLiv16i8
    1048U,	// VSHLiv1i64
    1048U,	// VSHLiv2i32
    1048U,	// VSHLiv2i64
    1048U,	// VSHLiv4i16
    1048U,	// VSHLiv4i32
    1048U,	// VSHLiv8i16
    1048U,	// VSHLiv8i8
    1048U,	// VSHLsv16i8
    1048U,	// VSHLsv1i64
    1048U,	// VSHLsv2i32
    1048U,	// VSHLsv2i64
    1048U,	// VSHLsv4i16
    1048U,	// VSHLsv4i32
    1048U,	// VSHLsv8i16
    1048U,	// VSHLsv8i8
    1048U,	// VSHLuv16i8
    1048U,	// VSHLuv1i64
    1048U,	// VSHLuv2i32
    1048U,	// VSHLuv2i64
    1048U,	// VSHLuv4i16
    1048U,	// VSHLuv4i32
    1048U,	// VSHLuv8i16
    1048U,	// VSHLuv8i8
    1048U,	// VSHRNv2i32
    1048U,	// VSHRNv4i16
    1048U,	// VSHRNv8i8
    1048U,	// VSHRsv16i8
    1048U,	// VSHRsv1i64
    1048U,	// VSHRsv2i32
    1048U,	// VSHRsv2i64
    1048U,	// VSHRsv4i16
    1048U,	// VSHRsv4i32
    1048U,	// VSHRsv8i16
    1048U,	// VSHRsv8i8
    1048U,	// VSHRuv16i8
    1048U,	// VSHRuv1i64
    1048U,	// VSHRuv2i32
    1048U,	// VSHRuv2i64
    1048U,	// VSHRuv4i16
    1048U,	// VSHRuv4i32
    1048U,	// VSHRuv8i16
    1048U,	// VSHRuv8i8
    0U,	// VSHTOD
    0U,	// VSHTOS
    0U,	// VSITOD
    0U,	// VSITOS
    278552U,	// VSLIv16i8
    278552U,	// VSLIv1i64
    278552U,	// VSLIv2i32
    278552U,	// VSLIv2i64
    278552U,	// VSLIv4i16
    278552U,	// VSLIv4i32
    278552U,	// VSLIv8i16
    278552U,	// VSLIv8i8
    7U,	// VSLTOD
    7U,	// VSLTOS
    64U,	// VSQRTD
    64U,	// VSQRTS
    1192U,	// VSRAsv16i8
    1192U,	// VSRAsv1i64
    1192U,	// VSRAsv2i32
    1192U,	// VSRAsv2i64
    1192U,	// VSRAsv4i16
    1192U,	// VSRAsv4i32
    1192U,	// VSRAsv8i16
    1192U,	// VSRAsv8i8
    1192U,	// VSRAuv16i8
    1192U,	// VSRAuv1i64
    1192U,	// VSRAuv2i32
    1192U,	// VSRAuv2i64
    1192U,	// VSRAuv4i16
    1192U,	// VSRAuv4i32
    1192U,	// VSRAuv8i16
    1192U,	// VSRAuv8i8
    278552U,	// VSRIv16i8
    278552U,	// VSRIv1i64
    278552U,	// VSRIv2i32
    278552U,	// VSRIv2i64
    278552U,	// VSRIv4i16
    278552U,	// VSRIv4i32
    278552U,	// VSRIv8i16
    278552U,	// VSRIv8i8
    292U,	// VST1LNd16
    10785580U,	// VST1LNd16_UPD
    292U,	// VST1LNd32
    10785580U,	// VST1LNd32_UPD
    292U,	// VST1LNd8
    10785580U,	// VST1LNd8_UPD
    1256U,	// VST1LNdAsm_16
    1256U,	// VST1LNdAsm_32
    1256U,	// VST1LNdAsm_8
    5352U,	// VST1LNdWB_fixed_Asm_16
    5352U,	// VST1LNdWB_fixed_Asm_32
    5352U,	// VST1LNdWB_fixed_Asm_8
    327912U,	// VST1LNdWB_register_Asm_16
    327912U,	// VST1LNdWB_register_Asm_32
    327912U,	// VST1LNdWB_register_Asm_8
    0U,	// VST1LNq16Pseudo
    0U,	// VST1LNq16Pseudo_UPD
    0U,	// VST1LNq32Pseudo
    0U,	// VST1LNq32Pseudo_UPD
    0U,	// VST1LNq8Pseudo
    0U,	// VST1LNq8Pseudo_UPD
    0U,	// VST1d16
    0U,	// VST1d16Q
    0U,	// VST1d16Qwb_fixed
    0U,	// VST1d16Qwb_register
    0U,	// VST1d16T
    0U,	// VST1d16Twb_fixed
    0U,	// VST1d16Twb_register
    0U,	// VST1d16wb_fixed
    0U,	// VST1d16wb_register
    0U,	// VST1d32
    0U,	// VST1d32Q
    0U,	// VST1d32Qwb_fixed
    0U,	// VST1d32Qwb_register
    0U,	// VST1d32T
    0U,	// VST1d32Twb_fixed
    0U,	// VST1d32Twb_register
    0U,	// VST1d32wb_fixed
    0U,	// VST1d32wb_register
    0U,	// VST1d64
    0U,	// VST1d64Q
    0U,	// VST1d64QPseudo
    0U,	// VST1d64QPseudoWB_fixed
    0U,	// VST1d64QPseudoWB_register
    0U,	// VST1d64Qwb_fixed
    0U,	// VST1d64Qwb_register
    0U,	// VST1d64T
    0U,	// VST1d64TPseudo
    0U,	// VST1d64TPseudoWB_fixed
    0U,	// VST1d64TPseudoWB_register
    0U,	// VST1d64Twb_fixed
    0U,	// VST1d64Twb_register
    0U,	// VST1d64wb_fixed
    0U,	// VST1d64wb_register
    0U,	// VST1d8
    0U,	// VST1d8Q
    0U,	// VST1d8Qwb_fixed
    0U,	// VST1d8Qwb_register
    0U,	// VST1d8T
    0U,	// VST1d8Twb_fixed
    0U,	// VST1d8Twb_register
    0U,	// VST1d8wb_fixed
    0U,	// VST1d8wb_register
    0U,	// VST1q16
    0U,	// VST1q16wb_fixed
    0U,	// VST1q16wb_register
    0U,	// VST1q32
    0U,	// VST1q32wb_fixed
    0U,	// VST1q32wb_register
    0U,	// VST1q64
    0U,	// VST1q64wb_fixed
    0U,	// VST1q64wb_register
    0U,	// VST1q8
    0U,	// VST1q8wb_fixed
    0U,	// VST1q8wb_register
    110384860U,	// VST2LNd16
    0U,	// VST2LNd16Pseudo
    0U,	// VST2LNd16Pseudo_UPD
    464612U,	// VST2LNd16_UPD
    110384860U,	// VST2LNd32
    0U,	// VST2LNd32Pseudo
    0U,	// VST2LNd32Pseudo_UPD
    464612U,	// VST2LNd32_UPD
    110384860U,	// VST2LNd8
    0U,	// VST2LNd8Pseudo
    0U,	// VST2LNd8Pseudo_UPD
    464612U,	// VST2LNd8_UPD
    1256U,	// VST2LNdAsm_16
    1256U,	// VST2LNdAsm_32
    1256U,	// VST2LNdAsm_8
    5352U,	// VST2LNdWB_fixed_Asm_16
    5352U,	// VST2LNdWB_fixed_Asm_32
    5352U,	// VST2LNdWB_fixed_Asm_8
    327912U,	// VST2LNdWB_register_Asm_16
    327912U,	// VST2LNdWB_register_Asm_32
    327912U,	// VST2LNdWB_register_Asm_8
    110384860U,	// VST2LNq16
    0U,	// VST2LNq16Pseudo
    0U,	// VST2LNq16Pseudo_UPD
    464612U,	// VST2LNq16_UPD
    110384860U,	// VST2LNq32
    0U,	// VST2LNq32Pseudo
    0U,	// VST2LNq32Pseudo_UPD
    464612U,	// VST2LNq32_UPD
    1256U,	// VST2LNqAsm_16
    1256U,	// VST2LNqAsm_32
    5352U,	// VST2LNqWB_fixed_Asm_16
    5352U,	// VST2LNqWB_fixed_Asm_32
    327912U,	// VST2LNqWB_register_Asm_16
    327912U,	// VST2LNqWB_register_Asm_32
    0U,	// VST2b16
    0U,	// VST2b16wb_fixed
    0U,	// VST2b16wb_register
    0U,	// VST2b32
    0U,	// VST2b32wb_fixed
    0U,	// VST2b32wb_register
    0U,	// VST2b8
    0U,	// VST2b8wb_fixed
    0U,	// VST2b8wb_register
    0U,	// VST2d16
    0U,	// VST2d16wb_fixed
    0U,	// VST2d16wb_register
    0U,	// VST2d32
    0U,	// VST2d32wb_fixed
    0U,	// VST2d32wb_register
    0U,	// VST2d8
    0U,	// VST2d8wb_fixed
    0U,	// VST2d8wb_register
    0U,	// VST2q16
    0U,	// VST2q16Pseudo
    0U,	// VST2q16PseudoWB_fixed
    0U,	// VST2q16PseudoWB_register
    0U,	// VST2q16wb_fixed
    0U,	// VST2q16wb_register
    0U,	// VST2q32
    0U,	// VST2q32Pseudo
    0U,	// VST2q32PseudoWB_fixed
    0U,	// VST2q32PseudoWB_register
    0U,	// VST2q32wb_fixed
    0U,	// VST2q32wb_register
    0U,	// VST2q8
    0U,	// VST2q8Pseudo
    0U,	// VST2q8PseudoWB_fixed
    0U,	// VST2q8PseudoWB_register
    0U,	// VST2q8wb_fixed
    0U,	// VST2q8wb_register
    127162156U,	// VST3LNd16
    0U,	// VST3LNd16Pseudo
    0U,	// VST3LNd16Pseudo_UPD
    308U,	// VST3LNd16_UPD
    127162156U,	// VST3LNd32
    0U,	// VST3LNd32Pseudo
    0U,	// VST3LNd32Pseudo_UPD
    308U,	// VST3LNd32_UPD
    127162156U,	// VST3LNd8
    0U,	// VST3LNd8Pseudo
    0U,	// VST3LNd8Pseudo_UPD
    308U,	// VST3LNd8_UPD
    1256U,	// VST3LNdAsm_16
    1256U,	// VST3LNdAsm_32
    1256U,	// VST3LNdAsm_8
    5352U,	// VST3LNdWB_fixed_Asm_16
    5352U,	// VST3LNdWB_fixed_Asm_32
    5352U,	// VST3LNdWB_fixed_Asm_8
    327912U,	// VST3LNdWB_register_Asm_16
    327912U,	// VST3LNdWB_register_Asm_32
    327912U,	// VST3LNdWB_register_Asm_8
    127162156U,	// VST3LNq16
    0U,	// VST3LNq16Pseudo
    0U,	// VST3LNq16Pseudo_UPD
    308U,	// VST3LNq16_UPD
    127162156U,	// VST3LNq32
    0U,	// VST3LNq32Pseudo
    0U,	// VST3LNq32Pseudo_UPD
    308U,	// VST3LNq32_UPD
    1256U,	// VST3LNqAsm_16
    1256U,	// VST3LNqAsm_32
    5352U,	// VST3LNqWB_fixed_Asm_16
    5352U,	// VST3LNqWB_fixed_Asm_32
    327912U,	// VST3LNqWB_register_Asm_16
    327912U,	// VST3LNqWB_register_Asm_32
    142934184U,	// VST3d16
    0U,	// VST3d16Pseudo
    0U,	// VST3d16Pseudo_UPD
    9528U,	// VST3d16_UPD
    142934184U,	// VST3d32
    0U,	// VST3d32Pseudo
    0U,	// VST3d32Pseudo_UPD
    9528U,	// VST3d32_UPD
    142934184U,	// VST3d8
    0U,	// VST3d8Pseudo
    0U,	// VST3d8Pseudo_UPD
    9528U,	// VST3d8_UPD
    67U,	// VST3dAsm_16
    67U,	// VST3dAsm_32
    67U,	// VST3dAsm_8
    211U,	// VST3dWB_fixed_Asm_16
    211U,	// VST3dWB_fixed_Asm_32
    211U,	// VST3dWB_fixed_Asm_8
    265763U,	// VST3dWB_register_Asm_16
    265763U,	// VST3dWB_register_Asm_32
    265763U,	// VST3dWB_register_Asm_8
    142934184U,	// VST3q16
    0U,	// VST3q16Pseudo_UPD
    9528U,	// VST3q16_UPD
    0U,	// VST3q16oddPseudo
    0U,	// VST3q16oddPseudo_UPD
    142934184U,	// VST3q32
    0U,	// VST3q32Pseudo_UPD
    9528U,	// VST3q32_UPD
    0U,	// VST3q32oddPseudo
    0U,	// VST3q32oddPseudo_UPD
    142934184U,	// VST3q8
    0U,	// VST3q8Pseudo_UPD
    9528U,	// VST3q8_UPD
    0U,	// VST3q8oddPseudo
    0U,	// VST3q8oddPseudo_UPD
    0U,	// VST3qAsm_16
    0U,	// VST3qAsm_32
    0U,	// VST3qAsm_8
    4U,	// VST3qWB_fixed_Asm_16
    4U,	// VST3qWB_fixed_Asm_32
    4U,	// VST3qWB_fixed_Asm_8
    1192U,	// VST3qWB_register_Asm_16
    1192U,	// VST3qWB_register_Asm_32
    1192U,	// VST3qWB_register_Asm_8
    160716516U,	// VST4LNd16
    0U,	// VST4LNd16Pseudo
    0U,	// VST4LNd16Pseudo_UPD
    9972U,	// VST4LNd16_UPD
    160716516U,	// VST4LNd32
    0U,	// VST4LNd32Pseudo
    0U,	// VST4LNd32Pseudo_UPD
    9972U,	// VST4LNd32_UPD
    160716516U,	// VST4LNd8
    0U,	// VST4LNd8Pseudo
    0U,	// VST4LNd8Pseudo_UPD
    9972U,	// VST4LNd8_UPD
    1256U,	// VST4LNdAsm_16
    1256U,	// VST4LNdAsm_32
    1256U,	// VST4LNdAsm_8
    5352U,	// VST4LNdWB_fixed_Asm_16
    5352U,	// VST4LNdWB_fixed_Asm_32
    5352U,	// VST4LNdWB_fixed_Asm_8
    327912U,	// VST4LNdWB_register_Asm_16
    327912U,	// VST4LNdWB_register_Asm_32
    327912U,	// VST4LNdWB_register_Asm_8
    160716516U,	// VST4LNq16
    0U,	// VST4LNq16Pseudo
    0U,	// VST4LNq16Pseudo_UPD
    9972U,	// VST4LNq16_UPD
    160716516U,	// VST4LNq32
    0U,	// VST4LNq32Pseudo
    0U,	// VST4LNq32Pseudo_UPD
    9972U,	// VST4LNq32_UPD
    1256U,	// VST4LNqAsm_16
    1256U,	// VST4LNqAsm_32
    5352U,	// VST4LNqWB_fixed_Asm_16
    5352U,	// VST4LNqWB_fixed_Asm_32
    327912U,	// VST4LNqWB_register_Asm_16
    327912U,	// VST4LNqWB_register_Asm_32
    169148584U,	// VST4d16
    0U,	// VST4d16Pseudo
    0U,	// VST4d16Pseudo_UPD
    475448U,	// VST4d16_UPD
    169148584U,	// VST4d32
    0U,	// VST4d32Pseudo
    0U,	// VST4d32Pseudo_UPD
    475448U,	// VST4d32_UPD
    169148584U,	// VST4d8
    0U,	// VST4d8Pseudo
    0U,	// VST4d8Pseudo_UPD
    475448U,	// VST4d8_UPD
    67U,	// VST4dAsm_16
    67U,	// VST4dAsm_32
    67U,	// VST4dAsm_8
    211U,	// VST4dWB_fixed_Asm_16
    211U,	// VST4dWB_fixed_Asm_32
    211U,	// VST4dWB_fixed_Asm_8
    265763U,	// VST4dWB_register_Asm_16
    265763U,	// VST4dWB_register_Asm_32
    265763U,	// VST4dWB_register_Asm_8
    169148584U,	// VST4q16
    0U,	// VST4q16Pseudo_UPD
    475448U,	// VST4q16_UPD
    0U,	// VST4q16oddPseudo
    0U,	// VST4q16oddPseudo_UPD
    169148584U,	// VST4q32
    0U,	// VST4q32Pseudo_UPD
    475448U,	// VST4q32_UPD
    0U,	// VST4q32oddPseudo
    0U,	// VST4q32oddPseudo_UPD
    169148584U,	// VST4q8
    0U,	// VST4q8Pseudo_UPD
    475448U,	// VST4q8_UPD
    0U,	// VST4q8oddPseudo
    0U,	// VST4q8oddPseudo_UPD
    0U,	// VST4qAsm_16
    0U,	// VST4qAsm_32
    0U,	// VST4qAsm_8
    4U,	// VST4qWB_fixed_Asm_16
    4U,	// VST4qWB_fixed_Asm_32
    4U,	// VST4qWB_fixed_Asm_8
    1192U,	// VST4qWB_register_Asm_16
    1192U,	// VST4qWB_register_Asm_32
    1192U,	// VST4qWB_register_Asm_8
    65U,	// VSTMDDB_UPD
    1096U,	// VSTMDIA
    65U,	// VSTMDIA_UPD
    0U,	// VSTMQIA
    65U,	// VSTMSDB_UPD
    1096U,	// VSTMSIA
    65U,	// VSTMSIA_UPD
    280U,	// VSTRD
    280U,	// VSTRS
    263712U,	// VSUBD
    1048U,	// VSUBHNv2i32
    1048U,	// VSUBHNv4i16
    1048U,	// VSUBHNv8i8
    1048U,	// VSUBLsv2i64
    1048U,	// VSUBLsv4i32
    1048U,	// VSUBLsv8i16
    1048U,	// VSUBLuv2i64
    1048U,	// VSUBLuv4i32
    1048U,	// VSUBLuv8i16
    263712U,	// VSUBS
    1048U,	// VSUBWsv2i64
    1048U,	// VSUBWsv4i32
    1048U,	// VSUBWsv8i16
    1048U,	// VSUBWuv2i64
    1048U,	// VSUBWuv4i32
    1048U,	// VSUBWuv8i16
    263712U,	// VSUBfd
    263712U,	// VSUBfq
    1048U,	// VSUBv16i8
    1048U,	// VSUBv1i64
    1048U,	// VSUBv2i32
    1048U,	// VSUBv2i64
    1048U,	// VSUBv4i16
    1048U,	// VSUBv4i32
    1048U,	// VSUBv8i16
    1048U,	// VSUBv8i8
    1024U,	// VSWPd
    1024U,	// VSWPq
    320U,	// VTBL1
    328U,	// VTBL2
    336U,	// VTBL3
    0U,	// VTBL3Pseudo
    344U,	// VTBL4
    0U,	// VTBL4Pseudo
    352U,	// VTBX1
    360U,	// VTBX2
    368U,	// VTBX3
    0U,	// VTBX3Pseudo
    376U,	// VTBX4
    0U,	// VTBX4Pseudo
    0U,	// VTOSHD
    0U,	// VTOSHS
    0U,	// VTOSIRD
    0U,	// VTOSIRS
    0U,	// VTOSIZD
    0U,	// VTOSIZS
    7U,	// VTOSLD
    7U,	// VTOSLS
    0U,	// VTOUHD
    0U,	// VTOUHS
    0U,	// VTOUIRD
    0U,	// VTOUIRS
    0U,	// VTOUIZD
    0U,	// VTOUIZS
    7U,	// VTOULD
    7U,	// VTOULS
    1024U,	// VTRNd16
    1024U,	// VTRNd32
    1024U,	// VTRNd8
    1024U,	// VTRNq16
    1024U,	// VTRNq32
    1024U,	// VTRNq8
    16384U,	// VTSTv16i8
    16384U,	// VTSTv2i32
    16384U,	// VTSTv4i16
    16384U,	// VTSTv4i32
    16384U,	// VTSTv8i16
    16384U,	// VTSTv8i8
    0U,	// VUHTOD
    0U,	// VUHTOS
    0U,	// VUITOD
    0U,	// VUITOS
    7U,	// VULTOD
    7U,	// VULTOS
    1024U,	// VUZPd16
    1024U,	// VUZPd8
    1024U,	// VUZPq16
    1024U,	// VUZPq32
    1024U,	// VUZPq8
    1024U,	// VZIPd16
    1024U,	// VZIPd8
    1024U,	// VZIPq16
    1024U,	// VZIPq32
    1024U,	// VZIPq8
    0U,	// WIN__CHKSTK
    10312U,	// sysLDMDA
    385U,	// sysLDMDA_UPD
    10312U,	// sysLDMDB
    385U,	// sysLDMDB_UPD
    10312U,	// sysLDMIA
    385U,	// sysLDMIA_UPD
    10312U,	// sysLDMIB
    385U,	// sysLDMIB_UPD
    10312U,	// sysSTMDA
    385U,	// sysSTMDA_UPD
    10312U,	// sysSTMDB
    385U,	// sysSTMDB_UPD
    10312U,	// sysSTMIA
    385U,	// sysSTMIA_UPD
    10312U,	// sysSTMIB
    385U,	// sysSTMIB_UPD
    0U,	// t2ABS
    16384U,	// t2ADCri
    16384U,	// t2ADCrr
    491520U,	// t2ADCrs
    0U,	// t2ADDSri
    0U,	// t2ADDSrr
    0U,	// t2ADDSrs
    16384U,	// t2ADDri
    16384U,	// t2ADDri12
    16384U,	// t2ADDrr
    491520U,	// t2ADDrs
    8U,	// t2ADR
    16384U,	// t2ANDri
    16384U,	// t2ANDrr
    491520U,	// t2ANDrs
    507904U,	// t2ASRri
    16384U,	// t2ASRrr
    0U,	// t2B
    16U,	// t2BFC
    49176U,	// t2BFI
    16384U,	// t2BICri
    16384U,	// t2BICrr
    491520U,	// t2BICrs
    0U,	// t2BR_JT
    0U,	// t2BXJ
    0U,	// t2Bcc
    544U,	// t2CDP
    544U,	// t2CDP2
    0U,	// t2CLREX
    1024U,	// t2CLZ
    1024U,	// t2CMNri
    1024U,	// t2CMNzrr
    392U,	// t2CMNzrs
    1024U,	// t2CMPri
    1024U,	// t2CMPrr
    392U,	// t2CMPrs
    0U,	// t2CPS1p
    0U,	// t2CPS2p
    1048U,	// t2CPS3p
    1048U,	// t2CRC32B
    1048U,	// t2CRC32CB
    1048U,	// t2CRC32CH
    1048U,	// t2CRC32CW
    1048U,	// t2CRC32H
    1048U,	// t2CRC32W
    0U,	// t2DBG
    0U,	// t2DCPS1
    0U,	// t2DCPS2
    0U,	// t2DCPS3
    0U,	// t2DMB
    0U,	// t2DSB
    16384U,	// t2EORri
    16384U,	// t2EORrr
    491520U,	// t2EORrs
    0U,	// t2HINT
    0U,	// t2HVC
    0U,	// t2ISB
    0U,	// t2IT
    0U,	// t2Int_eh_sjlj_setjmp
    0U,	// t2Int_eh_sjlj_setjmp_nofp
    80U,	// t2LDA
    80U,	// t2LDAB
    80U,	// t2LDAEX
    80U,	// t2LDAEXB
    245760U,	// t2LDAEXD
    80U,	// t2LDAEXH
    80U,	// t2LDAH
    89U,	// t2LDC2L_OFFSET
    65633U,	// t2LDC2L_OPTION
    82017U,	// t2LDC2L_POST
    105U,	// t2LDC2L_PRE
    89U,	// t2LDC2_OFFSET
    65633U,	// t2LDC2_OPTION
    82017U,	// t2LDC2_POST
    105U,	// t2LDC2_PRE
    89U,	// t2LDCL_OFFSET
    65633U,	// t2LDCL_OPTION
    82017U,	// t2LDCL_POST
    105U,	// t2LDCL_PRE
    89U,	// t2LDC_OFFSET
    65633U,	// t2LDC_OPTION
    82017U,	// t2LDC_POST
    105U,	// t2LDC_PRE
    1096U,	// t2LDMDB
    65U,	// t2LDMDB_UPD
    1096U,	// t2LDMIA
    0U,	// t2LDMIA_RET
    65U,	// t2LDMIA_UPD
    400U,	// t2LDRBT
    10848U,	// t2LDRB_POST
    408U,	// t2LDRB_PRE
    128U,	// t2LDRBi12
    400U,	// t2LDRBi8
    416U,	// t2LDRBpci
    1024U,	// t2LDRBpcrel
    424U,	// t2LDRBs
    11665408U,	// t2LDRD_POST
    524288U,	// t2LDRD_PRE
    540672U,	// t2LDRDi8
    432U,	// t2LDREX
    80U,	// t2LDREXB
    245760U,	// t2LDREXD
    80U,	// t2LDREXH
    400U,	// t2LDRHT
    10848U,	// t2LDRH_POST
    408U,	// t2LDRH_PRE
    128U,	// t2LDRHi12
    400U,	// t2LDRHi8
    416U,	// t2LDRHpci
    1024U,	// t2LDRHpcrel
    424U,	// t2LDRHs
    400U,	// t2LDRSBT
    10848U,	// t2LDRSB_POST
    408U,	// t2LDRSB_PRE
    128U,	// t2LDRSBi12
    400U,	// t2LDRSBi8
    416U,	// t2LDRSBpci
    1024U,	// t2LDRSBpcrel
    424U,	// t2LDRSBs
    400U,	// t2LDRSHT
    10848U,	// t2LDRSH_POST
    408U,	// t2LDRSH_PRE
    128U,	// t2LDRSHi12
    400U,	// t2LDRSHi8
    416U,	// t2LDRSHpci
    1024U,	// t2LDRSHpcrel
    424U,	// t2LDRSHs
    400U,	// t2LDRT
    10848U,	// t2LDR_POST
    408U,	// t2LDR_PRE
    128U,	// t2LDRi12
    400U,	// t2LDRi8
    416U,	// t2LDRpci
    0U,	// t2LDRpci_pic
    1024U,	// t2LDRpcrel
    424U,	// t2LDRs
    0U,	// t2LEApcrel
    0U,	// t2LEApcrelJT
    16384U,	// t2LSLri
    16384U,	// t2LSLrr
    507904U,	// t2LSRri
    16384U,	// t2LSRrr
    2311712U,	// t2MCR
    2311712U,	// t2MCR2
    3360288U,	// t2MCRR
    3360288U,	// t2MCRR2
    17842176U,	// t2MLA
    17842176U,	// t2MLS
    0U,	// t2MOVCCasr
    0U,	// t2MOVCCi
    0U,	// t2MOVCCi16
    0U,	// t2MOVCCi32imm
    0U,	// t2MOVCClsl
    0U,	// t2MOVCClsr
    0U,	// t2MOVCCr
    0U,	// t2MOVCCror
    392U,	// t2MOVSsi
    56U,	// t2MOVSsr
    1048U,	// t2MOVTi16
    0U,	// t2MOVTi16_ga_pcrel
    0U,	// t2MOV_ga_pcrel
    1024U,	// t2MOVi
    1024U,	// t2MOVi16
    0U,	// t2MOVi16_ga_pcrel
    0U,	// t2MOVi32imm
    1024U,	// t2MOVr
    392U,	// t2MOVsi
    56U,	// t2MOVsr
    11264U,	// t2MOVsra_flag
    11264U,	// t2MOVsrl_flag
    0U,	// t2MRC
    0U,	// t2MRC2
    0U,	// t2MRRC
    0U,	// t2MRRC2
    2U,	// t2MRS_AR
    440U,	// t2MRS_M
    176U,	// t2MRSbanked
    2U,	// t2MRSsys_AR
    64U,	// t2MSR_AR
    64U,	// t2MSR_M
    0U,	// t2MSRbanked
    16384U,	// t2MUL
    0U,	// t2MVNCCi
    1024U,	// t2MVNi
    1024U,	// t2MVNr
    392U,	// t2MVNs
    16384U,	// t2ORNri
    16384U,	// t2ORNrr
    491520U,	// t2ORNrs
    16384U,	// t2ORRri
    16384U,	// t2ORRrr
    491520U,	// t2ORRrs
    4210688U,	// t2PKHBT
    5259264U,	// t2PKHTB
    0U,	// t2PLDWi12
    0U,	// t2PLDWi8
    0U,	// t2PLDWs
    0U,	// t2PLDi12
    0U,	// t2PLDi8
    0U,	// t2PLDpci
    0U,	// t2PLDs
    0U,	// t2PLIi12
    0U,	// t2PLIi8
    0U,	// t2PLIpci
    0U,	// t2PLIs
    16384U,	// t2QADD
    16384U,	// t2QADD16
    16384U,	// t2QADD8
    16384U,	// t2QASX
    16384U,	// t2QDADD
    16384U,	// t2QDSUB
    16384U,	// t2QSAX
    16384U,	// t2QSUB
    16384U,	// t2QSUB16
    16384U,	// t2QSUB8
    1024U,	// t2RBIT
    1024U,	// t2REV
    1024U,	// t2REV16
    1024U,	// t2REVSH
    0U,	// t2RFEDB
    4U,	// t2RFEDBW
    0U,	// t2RFEIA
    4U,	// t2RFEIAW
    16384U,	// t2RORri
    16384U,	// t2RORrr
    1024U,	// t2RRX
    0U,	// t2RSBSri
    0U,	// t2RSBSrs
    16384U,	// t2RSBri
    16384U,	// t2RSBrr
    491520U,	// t2RSBrs
    16384U,	// t2SADD16
    16384U,	// t2SADD8
    16384U,	// t2SASX
    16384U,	// t2SBCri
    16384U,	// t2SBCrr
    491520U,	// t2SBCrs
    34619392U,	// t2SBFX
    16384U,	// t2SDIV
    16384U,	// t2SEL
    0U,	// t2SETPAN
    16384U,	// t2SHADD16
    16384U,	// t2SHADD8
    16384U,	// t2SHASX
    16384U,	// t2SHSAX
    16384U,	// t2SHSUB16
    16384U,	// t2SHSUB8
    0U,	// t2SMC
    17842176U,	// t2SMLABB
    17842176U,	// t2SMLABT
    17842176U,	// t2SMLAD
    17842176U,	// t2SMLADX
    17842176U,	// t2SMLAL
    17842176U,	// t2SMLALBB
    17842176U,	// t2SMLALBT
    17842176U,	// t2SMLALD
    17842176U,	// t2SMLALDX
    17842176U,	// t2SMLALTB
    17842176U,	// t2SMLALTT
    17842176U,	// t2SMLATB
    17842176U,	// t2SMLATT
    17842176U,	// t2SMLAWB
    17842176U,	// t2SMLAWT
    17842176U,	// t2SMLSD
    17842176U,	// t2SMLSDX
    17842176U,	// t2SMLSLD
    185876480U,	// t2SMLSLDX
    17842176U,	// t2SMMLA
    17842176U,	// t2SMMLAR
    17842176U,	// t2SMMLS
    17842176U,	// t2SMMLSR
    16384U,	// t2SMMUL
    16384U,	// t2SMMULR
    16384U,	// t2SMUAD
    16384U,	// t2SMUADX
    16384U,	// t2SMULBB
    16384U,	// t2SMULBT
    17842176U,	// t2SMULL
    16384U,	// t2SMULTB
    16384U,	// t2SMULTT
    16384U,	// t2SMULWB
    16384U,	// t2SMULWT
    16384U,	// t2SMUSD
    16384U,	// t2SMUSDX
    0U,	// t2SRSDB
    0U,	// t2SRSDB_UPD
    0U,	// t2SRSIA
    0U,	// t2SRSIA_UPD
    2232U,	// t2SSAT
    1208U,	// t2SSAT16
    16384U,	// t2SSAX
    16384U,	// t2SSUB16
    16384U,	// t2SSUB8
    89U,	// t2STC2L_OFFSET
    65633U,	// t2STC2L_OPTION
    82017U,	// t2STC2L_POST
    105U,	// t2STC2L_PRE
    89U,	// t2STC2_OFFSET
    65633U,	// t2STC2_OPTION
    82017U,	// t2STC2_POST
    105U,	// t2STC2_PRE
    89U,	// t2STCL_OFFSET
    65633U,	// t2STCL_OPTION
    82017U,	// t2STCL_POST
    105U,	// t2STCL_PRE
    89U,	// t2STC_OFFSET
    65633U,	// t2STC_OPTION
    82017U,	// t2STC_POST
    105U,	// t2STC_PRE
    80U,	// t2STL
    80U,	// t2STLB
    245760U,	// t2STLEX
    245760U,	// t2STLEXB
    202391552U,	// t2STLEXD
    245760U,	// t2STLEXH
    80U,	// t2STLH
    1096U,	// t2STMDB
    65U,	// t2STMDB_UPD
    1096U,	// t2STMIA
    65U,	// t2STMIA_UPD
    400U,	// t2STRBT
    10848U,	// t2STRB_POST
    408U,	// t2STRB_PRE
    0U,	// t2STRB_preidx
    128U,	// t2STRBi12
    400U,	// t2STRBi8
    424U,	// t2STRBs
    11665432U,	// t2STRD_POST
    524312U,	// t2STRD_PRE
    540672U,	// t2STRDi8
    557056U,	// t2STREX
    245760U,	// t2STREXB
    202391552U,	// t2STREXD
    245760U,	// t2STREXH
    400U,	// t2STRHT
    10848U,	// t2STRH_POST
    408U,	// t2STRH_PRE
    0U,	// t2STRH_preidx
    128U,	// t2STRHi12
    400U,	// t2STRHi8
    424U,	// t2STRHs
    400U,	// t2STRT
    10848U,	// t2STR_POST
    408U,	// t2STR_PRE
    0U,	// t2STR_preidx
    128U,	// t2STRi12
    400U,	// t2STRi8
    424U,	// t2STRs
    0U,	// t2SUBS_PC_LR
    0U,	// t2SUBSri
    0U,	// t2SUBSrr
    0U,	// t2SUBSrs
    16384U,	// t2SUBri
    16384U,	// t2SUBri12
    16384U,	// t2SUBrr
    491520U,	// t2SUBrs
    6307840U,	// t2SXTAB
    6307840U,	// t2SXTAB16
    6307840U,	// t2SXTAH
    2560U,	// t2SXTB
    2560U,	// t2SXTB16
    2560U,	// t2SXTH
    0U,	// t2TBB
    0U,	// t2TBB_JT
    0U,	// t2TBH
    0U,	// t2TBH_JT
    1024U,	// t2TEQri
    1024U,	// t2TEQrr
    392U,	// t2TEQrs
    1024U,	// t2TSTri
    1024U,	// t2TSTrr
    392U,	// t2TSTrs
    16384U,	// t2UADD16
    16384U,	// t2UADD8
    16384U,	// t2UASX
    34619392U,	// t2UBFX
    0U,	// t2UDF
    16384U,	// t2UDIV
    16384U,	// t2UHADD16
    16384U,	// t2UHADD8
    16384U,	// t2UHASX
    16384U,	// t2UHSAX
    16384U,	// t2UHSUB16
    16384U,	// t2UHSUB8
    17842176U,	// t2UMAAL
    17842176U,	// t2UMLAL
    17842176U,	// t2UMULL
    16384U,	// t2UQADD16
    16384U,	// t2UQADD8
    16384U,	// t2UQASX
    16384U,	// t2UQSAX
    16384U,	// t2UQSUB16
    16384U,	// t2UQSUB8
    16384U,	// t2USAD8
    17842176U,	// t2USADA8
    7356416U,	// t2USAT
    16384U,	// t2USAT16
    16384U,	// t2USAX
    16384U,	// t2USUB16
    16384U,	// t2USUB8
    6307840U,	// t2UXTAB
    6307840U,	// t2UXTAB16
    6307840U,	// t2UXTAH
    2560U,	// t2UXTB
    2560U,	// t2UXTB16
    2560U,	// t2UXTH
    0U,	// tADC
    0U,	// tADDframe
    1048U,	// tADDhirr
    1192U,	// tADDi3
    0U,	// tADDi8
    16384U,	// tADDrSP
    573440U,	// tADDrSPi
    1192U,	// tADDrr
    448U,	// tADDspi
    1048U,	// tADDspr
    0U,	// tADJCALLSTACKDOWN
    0U,	// tADJCALLSTACKUP
    456U,	// tADR
    0U,	// tAND
    464U,	// tASRri
    0U,	// tASRrr
    0U,	// tB
    0U,	// tBIC
    0U,	// tBKPT
    0U,	// tBL
    0U,	// tBLXi
    0U,	// tBLXr
    0U,	// tBRIND
    0U,	// tBR_JTr
    0U,	// tBX
    0U,	// tBX_CALL
    0U,	// tBX_RET
    0U,	// tBX_RET_vararg
    0U,	// tBcc
    0U,	// tBfar
    0U,	// tCBNZ
    0U,	// tCBZ
    1024U,	// tCMNz
    1024U,	// tCMPhir
    1024U,	// tCMPi8
    1024U,	// tCMPr
    0U,	// tCPS
    0U,	// tEOR
    0U,	// tHINT
    0U,	// tHLT
    0U,	// tInt_eh_sjlj_longjmp
    0U,	// tInt_eh_sjlj_setjmp
    1096U,	// tLDMIA
    0U,	// tLDMIA_UPD
    472U,	// tLDRBi
    480U,	// tLDRBr
    488U,	// tLDRHi
    480U,	// tLDRHr
    0U,	// tLDRLIT_ga_abs
    0U,	// tLDRLIT_ga_pcrel
    480U,	// tLDRSB
    480U,	// tLDRSH
    496U,	// tLDRi
    416U,	// tLDRpci
    0U,	// tLDRpci_pic
    480U,	// tLDRr
    504U,	// tLDRspi
    0U,	// tLEApcrel
    0U,	// tLEApcrelJT
    1192U,	// tLSLri
    0U,	// tLSLrr
    464U,	// tLSRri
    0U,	// tLSRrr
    0U,	// tMOVCCr_pseudo
    0U,	// tMOVSr
    0U,	// tMOVi8
    1024U,	// tMOVr
    1192U,	// tMUL
    0U,	// tMVN
    0U,	// tORR
    0U,	// tPICADD
    0U,	// tPOP
    0U,	// tPOP_RET
    0U,	// tPUSH
    1024U,	// tREV
    1024U,	// tREV16
    1024U,	// tREVSH
    0U,	// tROR
    0U,	// tRSB
    0U,	// tSBC
    0U,	// tSETEND
    65U,	// tSTMIA_UPD
    472U,	// tSTRBi
    480U,	// tSTRBr
    488U,	// tSTRHi
    480U,	// tSTRHr
    496U,	// tSTRi
    480U,	// tSTRr
    504U,	// tSTRspi
    1192U,	// tSUBi3
    0U,	// tSUBi8
    1192U,	// tSUBrr
    448U,	// tSUBspi
    0U,	// tSVC
    1024U,	// tSXTB
    1024U,	// tSXTH
    0U,	// tTAILJMPd
    0U,	// tTAILJMPdND
    0U,	// tTAILJMPr
    0U,	// tTPsoft
    0U,	// tTRAP
    1024U,	// tTST
    0U,	// tUDF
    1024U,	// tUXTB
    1024U,	// tUXTH
    0U
  };

  static const char AsmStrs[] = {
  /* 0 */ 's', 'h', 'a', '1', 's', 'u', '0', '.', '3', '2', 9, 0,
  /* 12 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '0', '.', '3', '2', 9, 0,
  /* 26 */ 's', 'h', 'a', '1', 's', 'u', '1', '.', '3', '2', 9, 0,
  /* 38 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '1', '.', '3', '2', 9, 0,
  /* 52 */ 's', 'h', 'a', '2', '5', '6', 'h', '2', '.', '3', '2', 9, 0,
  /* 65 */ 's', 'h', 'a', '1', 'c', '.', '3', '2', 9, 0,
  /* 75 */ 's', 'h', 'a', '1', 'h', '.', '3', '2', 9, 0,
  /* 85 */ 's', 'h', 'a', '2', '5', '6', 'h', '.', '3', '2', 9, 0,
  /* 97 */ 's', 'h', 'a', '1', 'm', '.', '3', '2', 9, 0,
  /* 107 */ 's', 'h', 'a', '1', 'p', '.', '3', '2', 9, 0,
  /* 117 */ 'v', 'c', 'v', 't', 'a', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 132 */ 'v', 'c', 'v', 't', 'm', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 147 */ 'v', 'c', 'v', 't', 'n', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 162 */ 'v', 'c', 'v', 't', 'p', '.', 's', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 177 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 192 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 207 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 222 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '3', '2', '.', 'f', '3', '2', 9, 0,
  /* 237 */ 'v', 'r', 'i', 'n', 't', 'a', '.', 'f', '3', '2', 9, 0,
  /* 249 */ 'v', 's', 'e', 'l', 'g', 'e', '.', 'f', '3', '2', 9, 0,
  /* 261 */ 'v', 'm', 'i', 'n', 'n', 'm', '.', 'f', '3', '2', 9, 0,
  /* 273 */ 'v', 'm', 'a', 'x', 'n', 'm', '.', 'f', '3', '2', 9, 0,
  /* 285 */ 'v', 'r', 'i', 'n', 't', 'm', '.', 'f', '3', '2', 9, 0,
  /* 297 */ 'v', 'r', 'i', 'n', 't', 'n', '.', 'f', '3', '2', 9, 0,
  /* 309 */ 'v', 'r', 'i', 'n', 't', 'p', '.', 'f', '3', '2', 9, 0,
  /* 321 */ 'v', 's', 'e', 'l', 'e', 'q', '.', 'f', '3', '2', 9, 0,
  /* 333 */ 'v', 's', 'e', 'l', 'v', 's', '.', 'f', '3', '2', 9, 0,
  /* 345 */ 'v', 's', 'e', 'l', 'g', 't', '.', 'f', '3', '2', 9, 0,
  /* 357 */ 'v', 'r', 'i', 'n', 't', 'x', '.', 'f', '3', '2', 9, 0,
  /* 369 */ 'v', 'r', 'i', 'n', 't', 'z', '.', 'f', '3', '2', 9, 0,
  /* 381 */ 'l', 'd', 'c', '2', 9, 0,
  /* 387 */ 'm', 'r', 'c', '2', 9, 0,
  /* 393 */ 'm', 'r', 'r', 'c', '2', 9, 0,
  /* 400 */ 's', 't', 'c', '2', 9, 0,
  /* 406 */ 'c', 'd', 'p', '2', 9, 0,
  /* 412 */ 'm', 'c', 'r', '2', 9, 0,
  /* 418 */ 'm', 'c', 'r', 'r', '2', 9, 0,
  /* 425 */ 'v', 'c', 'v', 't', 'a', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 440 */ 'v', 'c', 'v', 't', 'm', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 455 */ 'v', 'c', 'v', 't', 'n', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 470 */ 'v', 'c', 'v', 't', 'p', '.', 's', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 485 */ 'v', 'c', 'v', 't', 'a', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 500 */ 'v', 'c', 'v', 't', 'm', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 515 */ 'v', 'c', 'v', 't', 'n', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 530 */ 'v', 'c', 'v', 't', 'p', '.', 'u', '3', '2', '.', 'f', '6', '4', 9, 0,
  /* 545 */ 'v', 'r', 'i', 'n', 't', 'a', '.', 'f', '6', '4', 9, 0,
  /* 557 */ 'v', 's', 'e', 'l', 'g', 'e', '.', 'f', '6', '4', 9, 0,
  /* 569 */ 'v', 'm', 'i', 'n', 'n', 'm', '.', 'f', '6', '4', 9, 0,
  /* 581 */ 'v', 'm', 'a', 'x', 'n', 'm', '.', 'f', '6', '4', 9, 0,
  /* 593 */ 'v', 'r', 'i', 'n', 't', 'm', '.', 'f', '6', '4', 9, 0,
  /* 605 */ 'v', 'r', 'i', 'n', 't', 'n', '.', 'f', '6', '4', 9, 0,
  /* 617 */ 'v', 'r', 'i', 'n', 't', 'p', '.', 'f', '6', '4', 9, 0,
  /* 629 */ 'v', 's', 'e', 'l', 'e', 'q', '.', 'f', '6', '4', 9, 0,
  /* 641 */ 'v', 's', 'e', 'l', 'v', 's', '.', 'f', '6', '4', 9, 0,
  /* 653 */ 'v', 's', 'e', 'l', 'g', 't', '.', 'f', '6', '4', 9, 0,
  /* 665 */ 'v', 'm', 'u', 'l', 'l', '.', 'p', '6', '4', 9, 0,
  /* 676 */ 'a', 'e', 's', 'i', 'm', 'c', '.', '8', 9, 0,
  /* 686 */ 'a', 'e', 's', 'm', 'c', '.', '8', 9, 0,
  /* 695 */ 'a', 'e', 's', 'd', '.', '8', 9, 0,
  /* 703 */ 'a', 'e', 's', 'e', '.', '8', 9, 0,
  /* 711 */ 'r', 'f', 'e', 'd', 'a', 9, 0,
  /* 718 */ 'r', 'f', 'e', 'i', 'a', 9, 0,
  /* 725 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
  /* 733 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
  /* 742 */ 'r', 'f', 'e', 'd', 'b', 9, 0,
  /* 749 */ 'r', 'f', 'e', 'i', 'b', 9, 0,
  /* 756 */ 'd', 'm', 'b', 9, 0,
  /* 761 */ 'd', 's', 'b', 9, 0,
  /* 766 */ 'i', 's', 'b', 9, 0,
  /* 771 */ 'h', 'v', 'c', 9, 0,
  /* 776 */ 'p', 'l', 'd', 9, 0,
  /* 781 */ 's', 'e', 't', 'e', 'n', 'd', 9, 0,
  /* 789 */ 'u', 'd', 'f', 9, 0,
  /* 794 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
  /* 802 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
  /* 811 */ 'p', 'l', 'i', 9, 0,
  /* 816 */ 'l', 'd', 'c', '2', 'l', 9, 0,
  /* 823 */ 's', 't', 'c', '2', 'l', 9, 0,
  /* 830 */ 'b', 'l', 9, 0,
  /* 834 */ 's', 'e', 't', 'p', 'a', 'n', 9, 0,
  /* 842 */ 'c', 'p', 's', 9, 0,
  /* 847 */ 'm', 'o', 'v', 's', 9, 0,
  /* 853 */ 'h', 'l', 't', 9, 0,
  /* 858 */ 'b', 'k', 'p', 't', 9, 0,
  /* 864 */ 'h', 'v', 'c', '.', 'w', 9, 0,
  /* 871 */ 'u', 'd', 'f', '.', 'w', 9, 0,
  /* 878 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
  /* 886 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
  /* 895 */ 'p', 'l', 'd', 'w', 9, 0,
  /* 901 */ 'b', 'x', 9, 0,
  /* 905 */ 'b', 'l', 'x', 9, 0,
  /* 910 */ 'c', 'b', 'z', 9, 0,
  /* 915 */ 'c', 'b', 'n', 'z', 9, 0,
  /* 921 */ 's', 'r', 's', 'd', 'a', 9, 's', 'p', '!', ',', 32, 0,
  /* 933 */ 's', 'r', 's', 'i', 'a', 9, 's', 'p', '!', ',', 32, 0,
  /* 945 */ 's', 'r', 's', 'd', 'b', 9, 's', 'p', '!', ',', 32, 0,
  /* 957 */ 's', 'r', 's', 'i', 'b', 9, 's', 'p', '!', ',', 32, 0,
  /* 969 */ 's', 'r', 's', 'd', 'a', 9, 's', 'p', ',', 32, 0,
  /* 980 */ 's', 'r', 's', 'i', 'a', 9, 's', 'p', ',', 32, 0,
  /* 991 */ 's', 'r', 's', 'd', 'b', 9, 's', 'p', ',', 32, 0,
  /* 1002 */ 's', 'r', 's', 'i', 'b', 9, 's', 'p', ',', 32, 0,
  /* 1013 */ 'v', 'l', 'd', '1', 0,
  /* 1018 */ 'd', 'c', 'p', 's', '1', 0,
  /* 1024 */ 'v', 's', 't', '1', 0,
  /* 1029 */ 'v', 'r', 'e', 'v', '3', '2', 0,
  /* 1036 */ 'l', 'd', 'c', '2', 0,
  /* 1041 */ 'm', 'r', 'c', '2', 0,
  /* 1046 */ 'm', 'r', 'r', 'c', '2', 0,
  /* 1052 */ 's', 't', 'c', '2', 0,
  /* 1057 */ 'v', 'l', 'd', '2', 0,
  /* 1062 */ 'c', 'd', 'p', '2', 0,
  /* 1067 */ 'm', 'c', 'r', '2', 0,
  /* 1072 */ 'm', 'c', 'r', 'r', '2', 0,
  /* 1078 */ 'd', 'c', 'p', 's', '2', 0,
  /* 1084 */ 'v', 's', 't', '2', 0,
  /* 1089 */ 'v', 'l', 'd', '3', 0,
  /* 1094 */ 'd', 'c', 'p', 's', '3', 0,
  /* 1100 */ 'v', 's', 't', '3', 0,
  /* 1105 */ 'v', 'r', 'e', 'v', '6', '4', 0,
  /* 1112 */ 'v', 'l', 'd', '4', 0,
  /* 1117 */ 'v', 's', 't', '4', 0,
  /* 1122 */ 's', 'x', 't', 'a', 'b', '1', '6', 0,
  /* 1130 */ 'u', 'x', 't', 'a', 'b', '1', '6', 0,
  /* 1138 */ 's', 'x', 't', 'b', '1', '6', 0,
  /* 1145 */ 'u', 'x', 't', 'b', '1', '6', 0,
  /* 1152 */ 's', 'h', 's', 'u', 'b', '1', '6', 0,
  /* 1160 */ 'u', 'h', 's', 'u', 'b', '1', '6', 0,
  /* 1168 */ 'u', 'q', 's', 'u', 'b', '1', '6', 0,
  /* 1176 */ 's', 's', 'u', 'b', '1', '6', 0,
  /* 1183 */ 'u', 's', 'u', 'b', '1', '6', 0,
  /* 1190 */ 's', 'h', 'a', 'd', 'd', '1', '6', 0,
  /* 1198 */ 'u', 'h', 'a', 'd', 'd', '1', '6', 0,
  /* 1206 */ 'u', 'q', 'a', 'd', 'd', '1', '6', 0,
  /* 1214 */ 's', 'a', 'd', 'd', '1', '6', 0,
  /* 1221 */ 'u', 'a', 'd', 'd', '1', '6', 0,
  /* 1228 */ 's', 's', 'a', 't', '1', '6', 0,
  /* 1235 */ 'u', 's', 'a', 't', '1', '6', 0,
  /* 1242 */ 'v', 'r', 'e', 'v', '1', '6', 0,
  /* 1249 */ 'u', 's', 'a', 'd', 'a', '8', 0,
  /* 1256 */ 's', 'h', 's', 'u', 'b', '8', 0,
  /* 1263 */ 'u', 'h', 's', 'u', 'b', '8', 0,
  /* 1270 */ 'u', 'q', 's', 'u', 'b', '8', 0,
  /* 1277 */ 's', 's', 'u', 'b', '8', 0,
  /* 1283 */ 'u', 's', 'u', 'b', '8', 0,
  /* 1289 */ 'u', 's', 'a', 'd', '8', 0,
  /* 1295 */ 's', 'h', 'a', 'd', 'd', '8', 0,
  /* 1302 */ 'u', 'h', 'a', 'd', 'd', '8', 0,
  /* 1309 */ 'u', 'q', 'a', 'd', 'd', '8', 0,
  /* 1316 */ 's', 'a', 'd', 'd', '8', 0,
  /* 1322 */ 'u', 'a', 'd', 'd', '8', 0,
  /* 1328 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
  /* 1341 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
  /* 1348 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
  /* 1358 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
  /* 1373 */ 'v', 'a', 'b', 'a', 0,
  /* 1378 */ 'l', 'd', 'a', 0,
  /* 1382 */ 'l', 'd', 'm', 'd', 'a', 0,
  /* 1388 */ 's', 't', 'm', 'd', 'a', 0,
  /* 1394 */ 'r', 'f', 'e', 'i', 'a', 0,
  /* 1400 */ 'v', 'l', 'd', 'm', 'i', 'a', 0,
  /* 1407 */ 'v', 's', 't', 'm', 'i', 'a', 0,
  /* 1414 */ 's', 'r', 's', 'i', 'a', 0,
  /* 1420 */ 's', 'm', 'm', 'l', 'a', 0,
  /* 1426 */ 'v', 'n', 'm', 'l', 'a', 0,
  /* 1432 */ 'v', 'm', 'l', 'a', 0,
  /* 1437 */ 'v', 'f', 'm', 'a', 0,
  /* 1442 */ 'v', 'f', 'n', 'm', 'a', 0,
  /* 1448 */ 'v', 'r', 's', 'r', 'a', 0,
  /* 1454 */ 'v', 's', 'r', 'a', 0,
  /* 1459 */ 'l', 'd', 'a', 'b', 0,
  /* 1464 */ 's', 'x', 't', 'a', 'b', 0,
  /* 1470 */ 'u', 'x', 't', 'a', 'b', 0,
  /* 1476 */ 's', 'm', 'l', 'a', 'b', 'b', 0,
  /* 1483 */ 's', 'm', 'l', 'a', 'l', 'b', 'b', 0,
  /* 1491 */ 's', 'm', 'u', 'l', 'b', 'b', 0,
  /* 1498 */ 't', 'b', 'b', 0,
  /* 1502 */ 'r', 'f', 'e', 'd', 'b', 0,
  /* 1508 */ 'v', 'l', 'd', 'm', 'd', 'b', 0,
  /* 1515 */ 'v', 's', 't', 'm', 'd', 'b', 0,
  /* 1522 */ 's', 'r', 's', 'd', 'b', 0,
  /* 1528 */ 'l', 'd', 'm', 'i', 'b', 0,
  /* 1534 */ 's', 't', 'm', 'i', 'b', 0,
  /* 1540 */ 's', 't', 'l', 'b', 0,
  /* 1545 */ 'd', 'm', 'b', 0,
  /* 1549 */ 's', 'w', 'p', 'b', 0,
  /* 1554 */ 'l', 'd', 'r', 'b', 0,
  /* 1559 */ 's', 't', 'r', 'b', 0,
  /* 1564 */ 'd', 's', 'b', 0,
  /* 1568 */ 'i', 's', 'b', 0,
  /* 1572 */ 'l', 'd', 'r', 's', 'b', 0,
  /* 1578 */ 's', 'm', 'l', 'a', 't', 'b', 0,
  /* 1585 */ 'p', 'k', 'h', 't', 'b', 0,
  /* 1591 */ 's', 'm', 'l', 'a', 'l', 't', 'b', 0,
  /* 1599 */ 's', 'm', 'u', 'l', 't', 'b', 0,
  /* 1606 */ 'v', 'c', 'v', 't', 'b', 0,
  /* 1612 */ 's', 'x', 't', 'b', 0,
  /* 1617 */ 'u', 'x', 't', 'b', 0,
  /* 1622 */ 'q', 'd', 's', 'u', 'b', 0,
  /* 1628 */ 'v', 'h', 's', 'u', 'b', 0,
  /* 1634 */ 'v', 'q', 's', 'u', 'b', 0,
  /* 1640 */ 'v', 's', 'u', 'b', 0,
  /* 1645 */ 's', 'm', 'l', 'a', 'w', 'b', 0,
  /* 1652 */ 's', 'm', 'u', 'l', 'w', 'b', 0,
  /* 1659 */ 'l', 'd', 'a', 'e', 'x', 'b', 0,
  /* 1666 */ 's', 't', 'l', 'e', 'x', 'b', 0,
  /* 1673 */ 'l', 'd', 'r', 'e', 'x', 'b', 0,
  /* 1680 */ 's', 't', 'r', 'e', 'x', 'b', 0,
  /* 1687 */ 's', 'b', 'c', 0,
  /* 1691 */ 'a', 'd', 'c', 0,
  /* 1695 */ 'l', 'd', 'c', 0,
  /* 1699 */ 'b', 'f', 'c', 0,
  /* 1703 */ 'v', 'b', 'i', 'c', 0,
  /* 1708 */ 's', 'm', 'c', 0,
  /* 1712 */ 'm', 'r', 'c', 0,
  /* 1716 */ 'm', 'r', 'r', 'c', 0,
  /* 1721 */ 'r', 's', 'c', 0,
  /* 1725 */ 's', 't', 'c', 0,
  /* 1729 */ 's', 'v', 'c', 0,
  /* 1733 */ 's', 'm', 'l', 'a', 'd', 0,
  /* 1739 */ 's', 'm', 'u', 'a', 'd', 0,
  /* 1745 */ 'v', 'a', 'b', 'd', 0,
  /* 1750 */ 'q', 'd', 'a', 'd', 'd', 0,
  /* 1756 */ 'v', 'r', 'h', 'a', 'd', 'd', 0,
  /* 1763 */ 'v', 'h', 'a', 'd', 'd', 0,
  /* 1769 */ 'v', 'p', 'a', 'd', 'd', 0,
  /* 1775 */ 'v', 'q', 'a', 'd', 'd', 0,
  /* 1781 */ 'v', 'a', 'd', 'd', 0,
  /* 1786 */ 's', 'm', 'l', 'a', 'l', 'd', 0,
  /* 1793 */ 'p', 'l', 'd', 0,
  /* 1797 */ 's', 'm', 'l', 's', 'l', 'd', 0,
  /* 1804 */ 'v', 'a', 'n', 'd', 0,
  /* 1809 */ 'l', 'd', 'r', 'd', 0,
  /* 1814 */ 's', 't', 'r', 'd', 0,
  /* 1819 */ 's', 'm', 'l', 's', 'd', 0,
  /* 1825 */ 's', 'm', 'u', 's', 'd', 0,
  /* 1831 */ 'l', 'd', 'a', 'e', 'x', 'd', 0,
  /* 1838 */ 's', 't', 'l', 'e', 'x', 'd', 0,
  /* 1845 */ 'l', 'd', 'r', 'e', 'x', 'd', 0,
  /* 1852 */ 's', 't', 'r', 'e', 'x', 'd', 0,
  /* 1859 */ 'v', 'a', 'c', 'g', 'e', 0,
  /* 1865 */ 'v', 'c', 'g', 'e', 0,
  /* 1870 */ 'v', 'c', 'l', 'e', 0,
  /* 1875 */ 'v', 'r', 'e', 'c', 'p', 'e', 0,
  /* 1882 */ 'v', 'c', 'm', 'p', 'e', 0,
  /* 1888 */ 'v', 'r', 's', 'q', 'r', 't', 'e', 0,
  /* 1896 */ 'v', 'b', 'i', 'f', 0,
  /* 1901 */ 'd', 'b', 'g', 0,
  /* 1905 */ 'v', 'q', 'n', 'e', 'g', 0,
  /* 1911 */ 'v', 'n', 'e', 'g', 0,
  /* 1916 */ 'l', 'd', 'a', 'h', 0,
  /* 1921 */ 'v', 'q', 'r', 'd', 'm', 'l', 'a', 'h', 0,
  /* 1930 */ 's', 'x', 't', 'a', 'h', 0,
  /* 1936 */ 'u', 'x', 't', 'a', 'h', 0,
  /* 1942 */ 't', 'b', 'h', 0,
  /* 1946 */ 's', 't', 'l', 'h', 0,
  /* 1951 */ 'v', 'q', 'd', 'm', 'u', 'l', 'h', 0,
  /* 1959 */ 'v', 'q', 'r', 'd', 'm', 'u', 'l', 'h', 0,
  /* 1968 */ 'l', 'd', 'r', 'h', 0,
  /* 1973 */ 's', 't', 'r', 'h', 0,
  /* 1978 */ 'v', 'q', 'r', 'd', 'm', 'l', 's', 'h', 0,
  /* 1987 */ 'l', 'd', 'r', 's', 'h', 0,
  /* 1993 */ 'p', 'u', 's', 'h', 0,
  /* 1998 */ 'r', 'e', 'v', 's', 'h', 0,
  /* 2004 */ 's', 'x', 't', 'h', 0,
  /* 2009 */ 'u', 'x', 't', 'h', 0,
  /* 2014 */ 'l', 'd', 'a', 'e', 'x', 'h', 0,
  /* 2021 */ 's', 't', 'l', 'e', 'x', 'h', 0,
  /* 2028 */ 'l', 'd', 'r', 'e', 'x', 'h', 0,
  /* 2035 */ 's', 't', 'r', 'e', 'x', 'h', 0,
  /* 2042 */ 'b', 'f', 'i', 0,
  /* 2046 */ 'p', 'l', 'i', 0,
  /* 2050 */ 'v', 's', 'l', 'i', 0,
  /* 2055 */ 'v', 's', 'r', 'i', 0,
  /* 2060 */ 'b', 'x', 'j', 0,
  /* 2064 */ 'l', 'd', 'c', '2', 'l', 0,
  /* 2070 */ 's', 't', 'c', '2', 'l', 0,
  /* 2076 */ 'u', 'm', 'a', 'a', 'l', 0,
  /* 2082 */ 'v', 'a', 'b', 'a', 'l', 0,
  /* 2088 */ 'v', 'p', 'a', 'd', 'a', 'l', 0,
  /* 2095 */ 'v', 'q', 'd', 'm', 'l', 'a', 'l', 0,
  /* 2103 */ 's', 'm', 'l', 'a', 'l', 0,
  /* 2109 */ 'u', 'm', 'l', 'a', 'l', 0,
  /* 2115 */ 'v', 'm', 'l', 'a', 'l', 0,
  /* 2121 */ 'v', 't', 'b', 'l', 0,
  /* 2126 */ 'v', 's', 'u', 'b', 'l', 0,
  /* 2132 */ 'l', 'd', 'c', 'l', 0,
  /* 2137 */ 's', 't', 'c', 'l', 0,
  /* 2142 */ 'v', 'a', 'b', 'd', 'l', 0,
  /* 2148 */ 'v', 'p', 'a', 'd', 'd', 'l', 0,
  /* 2155 */ 'v', 'a', 'd', 'd', 'l', 0,
  /* 2161 */ 's', 'e', 'l', 0,
  /* 2165 */ 'v', 'q', 's', 'h', 'l', 0,
  /* 2171 */ 'v', 'q', 'r', 's', 'h', 'l', 0,
  /* 2178 */ 'v', 'r', 's', 'h', 'l', 0,
  /* 2184 */ 'v', 's', 'h', 'l', 0,
  /* 2189 */ 'v', 's', 'h', 'l', 'l', 0,
  /* 2195 */ 'v', 'q', 'd', 'm', 'u', 'l', 'l', 0,
  /* 2203 */ 's', 'm', 'u', 'l', 'l', 0,
  /* 2209 */ 'u', 'm', 'u', 'l', 'l', 0,
  /* 2215 */ 'v', 'm', 'u', 'l', 'l', 0,
  /* 2221 */ 'v', 'b', 's', 'l', 0,
  /* 2226 */ 'v', 'q', 'd', 'm', 'l', 's', 'l', 0,
  /* 2234 */ 'v', 'm', 'l', 's', 'l', 0,
  /* 2240 */ 's', 't', 'l', 0,
  /* 2244 */ 's', 'm', 'm', 'u', 'l', 0,
  /* 2250 */ 'v', 'n', 'm', 'u', 'l', 0,
  /* 2256 */ 'v', 'm', 'u', 'l', 0,
  /* 2261 */ 'v', 'm', 'o', 'v', 'l', 0,
  /* 2267 */ 'l', 'd', 'm', 0,
  /* 2271 */ 's', 't', 'm', 0,
  /* 2275 */ 'v', 'r', 's', 'u', 'b', 'h', 'n', 0,
  /* 2283 */ 'v', 's', 'u', 'b', 'h', 'n', 0,
  /* 2290 */ 'v', 'r', 'a', 'd', 'd', 'h', 'n', 0,
  /* 2298 */ 'v', 'a', 'd', 'd', 'h', 'n', 0,
  /* 2305 */ 'v', 'p', 'm', 'i', 'n', 0,
  /* 2311 */ 'v', 'm', 'i', 'n', 0,
  /* 2316 */ 'c', 'm', 'n', 0,
  /* 2320 */ 'v', 'q', 's', 'h', 'r', 'n', 0,
  /* 2327 */ 'v', 'q', 'r', 's', 'h', 'r', 'n', 0,
  /* 2335 */ 'v', 'r', 's', 'h', 'r', 'n', 0,
  /* 2342 */ 'v', 's', 'h', 'r', 'n', 0,
  /* 2348 */ 'v', 'o', 'r', 'n', 0,
  /* 2353 */ 'v', 't', 'r', 'n', 0,
  /* 2358 */ 'v', 'q', 's', 'h', 'r', 'u', 'n', 0,
  /* 2366 */ 'v', 'q', 'r', 's', 'h', 'r', 'u', 'n', 0,
  /* 2375 */ 'v', 'q', 'm', 'o', 'v', 'u', 'n', 0,
  /* 2383 */ 'v', 'm', 'v', 'n', 0,
  /* 2388 */ 'v', 'q', 'm', 'o', 'v', 'n', 0,
  /* 2395 */ 'v', 'm', 'o', 'v', 'n', 0,
  /* 2401 */ 't', 'r', 'a', 'p', 0,
  /* 2406 */ 'c', 'd', 'p', 0,
  /* 2410 */ 'v', 'z', 'i', 'p', 0,
  /* 2415 */ 'v', 'c', 'm', 'p', 0,
  /* 2420 */ 'p', 'o', 'p', 0,
  /* 2424 */ 'v', 'd', 'u', 'p', 0,
  /* 2429 */ 'v', 's', 'w', 'p', 0,
  /* 2434 */ 'v', 'u', 'z', 'p', 0,
  /* 2439 */ 'v', 'c', 'e', 'q', 0,
  /* 2444 */ 't', 'e', 'q', 0,
  /* 2448 */ 's', 'm', 'm', 'l', 'a', 'r', 0,
  /* 2455 */ 'm', 'c', 'r', 0,
  /* 2459 */ 'a', 'd', 'r', 0,
  /* 2463 */ 'v', 'l', 'd', 'r', 0,
  /* 2468 */ 'v', 'r', 's', 'h', 'r', 0,
  /* 2474 */ 'v', 's', 'h', 'r', 0,
  /* 2479 */ 's', 'm', 'm', 'u', 'l', 'r', 0,
  /* 2486 */ 'v', 'e', 'o', 'r', 0,
  /* 2491 */ 'r', 'o', 'r', 0,
  /* 2495 */ 'm', 'c', 'r', 'r', 0,
  /* 2500 */ 'v', 'o', 'r', 'r', 0,
  /* 2505 */ 'a', 's', 'r', 0,
  /* 2509 */ 's', 'm', 'm', 'l', 's', 'r', 0,
  /* 2516 */ 'v', 'm', 's', 'r', 0,
  /* 2521 */ 'v', 'r', 'i', 'n', 't', 'r', 0,
  /* 2528 */ 'v', 's', 't', 'r', 0,
  /* 2533 */ 'v', 'c', 'v', 't', 'r', 0,
  /* 2539 */ 'v', 'q', 'a', 'b', 's', 0,
  /* 2545 */ 'v', 'a', 'b', 's', 0,
  /* 2550 */ 's', 'u', 'b', 's', 0,
  /* 2555 */ 'v', 'c', 'l', 's', 0,
  /* 2560 */ 's', 'm', 'm', 'l', 's', 0,
  /* 2566 */ 'v', 'n', 'm', 'l', 's', 0,
  /* 2572 */ 'v', 'm', 'l', 's', 0,
  /* 2577 */ 'v', 'f', 'm', 's', 0,
  /* 2582 */ 'v', 'f', 'n', 'm', 's', 0,
  /* 2588 */ 'v', 'r', 'e', 'c', 'p', 's', 0,
  /* 2595 */ 'v', 'm', 'r', 's', 0,
  /* 2600 */ 'a', 's', 'r', 's', 0,
  /* 2605 */ 'l', 's', 'r', 's', 0,
  /* 2610 */ 'v', 'r', 's', 'q', 'r', 't', 's', 0,
  /* 2618 */ 'm', 'o', 'v', 's', 0,
  /* 2623 */ 's', 's', 'a', 't', 0,
  /* 2628 */ 'u', 's', 'a', 't', 0,
  /* 2633 */ 's', 'm', 'l', 'a', 'b', 't', 0,
  /* 2640 */ 'p', 'k', 'h', 'b', 't', 0,
  /* 2646 */ 's', 'm', 'l', 'a', 'l', 'b', 't', 0,
  /* 2654 */ 's', 'm', 'u', 'l', 'b', 't', 0,
  /* 2661 */ 'l', 'd', 'r', 'b', 't', 0,
  /* 2667 */ 's', 't', 'r', 'b', 't', 0,
  /* 2673 */ 'l', 'd', 'r', 's', 'b', 't', 0,
  /* 2680 */ 'e', 'r', 'e', 't', 0,
  /* 2685 */ 'v', 'a', 'c', 'g', 't', 0,
  /* 2691 */ 'v', 'c', 'g', 't', 0,
  /* 2696 */ 'l', 'd', 'r', 'h', 't', 0,
  /* 2702 */ 's', 't', 'r', 'h', 't', 0,
  /* 2708 */ 'l', 'd', 'r', 's', 'h', 't', 0,
  /* 2715 */ 'r', 'b', 'i', 't', 0,
  /* 2720 */ 'v', 'b', 'i', 't', 0,
  /* 2725 */ 'v', 'c', 'l', 't', 0,
  /* 2730 */ 'v', 'c', 'n', 't', 0,
  /* 2735 */ 'h', 'i', 'n', 't', 0,
  /* 2740 */ 'l', 'd', 'r', 't', 0,
  /* 2745 */ 'v', 's', 'q', 'r', 't', 0,
  /* 2751 */ 's', 't', 'r', 't', 0,
  /* 2756 */ 'v', 't', 's', 't', 0,
  /* 2761 */ 's', 'm', 'l', 'a', 't', 't', 0,
  /* 2768 */ 's', 'm', 'l', 'a', 'l', 't', 't', 0,
  /* 2776 */ 's', 'm', 'u', 'l', 't', 't', 0,
  /* 2783 */ 'v', 'c', 'v', 't', 't', 0,
  /* 2789 */ 'v', 'c', 'v', 't', 0,
  /* 2794 */ 'm', 'o', 'v', 't', 0,
  /* 2799 */ 's', 'm', 'l', 'a', 'w', 't', 0,
  /* 2806 */ 's', 'm', 'u', 'l', 'w', 't', 0,
  /* 2813 */ 'v', 'e', 'x', 't', 0,
  /* 2818 */ 'v', 'q', 's', 'h', 'l', 'u', 0,
  /* 2825 */ 'r', 'e', 'v', 0,
  /* 2829 */ 's', 'd', 'i', 'v', 0,
  /* 2834 */ 'u', 'd', 'i', 'v', 0,
  /* 2839 */ 'v', 'd', 'i', 'v', 0,
  /* 2844 */ 'v', 'm', 'o', 'v', 0,
  /* 2849 */ 'v', 's', 'u', 'b', 'w', 0,
  /* 2855 */ 'v', 'a', 'd', 'd', 'w', 0,
  /* 2861 */ 'p', 'l', 'd', 'w', 0,
  /* 2866 */ 'm', 'o', 'v', 'w', 0,
  /* 2871 */ 'f', 'l', 'd', 'm', 'i', 'a', 'x', 0,
  /* 2879 */ 'f', 's', 't', 'm', 'i', 'a', 'x', 0,
  /* 2887 */ 'v', 'p', 'm', 'a', 'x', 0,
  /* 2893 */ 'v', 'm', 'a', 'x', 0,
  /* 2898 */ 's', 'h', 's', 'a', 'x', 0,
  /* 2904 */ 'u', 'h', 's', 'a', 'x', 0,
  /* 2910 */ 'u', 'q', 's', 'a', 'x', 0,
  /* 2916 */ 's', 's', 'a', 'x', 0,
  /* 2921 */ 'u', 's', 'a', 'x', 0,
  /* 2926 */ 'f', 'l', 'd', 'm', 'd', 'b', 'x', 0,
  /* 2934 */ 'f', 's', 't', 'm', 'd', 'b', 'x', 0,
  /* 2942 */ 'v', 't', 'b', 'x', 0,
  /* 2947 */ 's', 'm', 'l', 'a', 'd', 'x', 0,
  /* 2954 */ 's', 'm', 'u', 'a', 'd', 'x', 0,
  /* 2961 */ 's', 'm', 'l', 'a', 'l', 'd', 'x', 0,
  /* 2969 */ 's', 'm', 'l', 's', 'l', 'd', 'x', 0,
  /* 2977 */ 's', 'm', 'l', 's', 'd', 'x', 0,
  /* 2984 */ 's', 'm', 'u', 's', 'd', 'x', 0,
  /* 2991 */ 'l', 'd', 'a', 'e', 'x', 0,
  /* 2997 */ 's', 't', 'l', 'e', 'x', 0,
  /* 3003 */ 'l', 'd', 'r', 'e', 'x', 0,
  /* 3009 */ 'c', 'l', 'r', 'e', 'x', 0,
  /* 3015 */ 's', 't', 'r', 'e', 'x', 0,
  /* 3021 */ 's', 'b', 'f', 'x', 0,
  /* 3026 */ 'u', 'b', 'f', 'x', 0,
  /* 3031 */ 'b', 'l', 'x', 0,
  /* 3035 */ 'r', 'r', 'x', 0,
  /* 3039 */ 's', 'h', 'a', 's', 'x', 0,
  /* 3045 */ 'u', 'h', 'a', 's', 'x', 0,
  /* 3051 */ 'u', 'q', 'a', 's', 'x', 0,
  /* 3057 */ 's', 'a', 's', 'x', 0,
  /* 3062 */ 'u', 'a', 's', 'x', 0,
  /* 3067 */ 'v', 'r', 'i', 'n', 't', 'x', 0,
  /* 3074 */ 'v', 'c', 'l', 'z', 0,
  /* 3079 */ 'v', 'r', 'i', 'n', 't', 'z', 0,
  };

  O << "\t";

  // Emit the opcode for the instruction.
  uint64_t Bits1 = OpInfo[MI->getOpcode()];
  uint64_t Bits2 = OpInfo2[MI->getOpcode()];
  uint64_t Bits = (Bits2 << 32) | Bits1;
  assert(Bits != 0 && "Cannot print this instruction.");
  O << AsmStrs+(Bits & 4095)-1;


  // Fragment 0 encoded into 5 bits for 29 unique commands.
  switch ((Bits >> 12) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, CLREX, TRAP, TRAPNaCl...
    return;
    break;
  case 1:
    // ADCri, ADCrr, ADDri, ADDrr, ANDri, ANDrr, ASRi, ASRr, BICri, BICrr, EO...
    printSBitModifierOperand(MI, 5, STI, O); 
    printPredicateOperand(MI, 3, STI, O); 
    break;
  case 2:
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, MLA, MOVsr, MVNsr, ORRrsi, RSB...
    printSBitModifierOperand(MI, 6, STI, O); 
    printPredicateOperand(MI, 4, STI, O); 
    break;
  case 3:
    // ADCrsr, ADDrsr, ANDrsr, BICrsr, EORrsr, ORRrsr, RSBrsr, RSCrsr, SBCrsr...
    printSBitModifierOperand(MI, 7, STI, O); 
    printPredicateOperand(MI, 5, STI, O); 
    O << "\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printSORegRegOperand(MI, 2, STI, O); 
    return;
    break;
  case 4:
    // ADR, CLZ, CMNri, CMNzrr, CMPri, CMPrr, FCONSTD, FCONSTS, FLDMXDB_UPD, ...
    printPredicateOperand(MI, 2, STI, O); 
    break;
  case 5:
    // AESD, AESE, AESIMC, AESMC, BKPT, BL, BLX, BLXi, BX, CPS1p, CRC32B, CRC...
    printOperand(MI, 0, STI, O); 
    break;
  case 6:
    // BFC, CMNzrsi, CMPrsi, LDRBi12, LDRcp, LDRi12, MOVTi16, QADD, QADD16, Q...
    printPredicateOperand(MI, 3, STI, O); 
    break;
  case 7:
    // BFI, CMNzrsr, CMPrsr, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, L...
    printPredicateOperand(MI, 4, STI, O); 
    break;
  case 8:
    // BLX_pred, BL_pred, BXJ, BX_pred, Bcc, DBG, FLDMXIA, FSTMXIA, HINT, LDM...
    printPredicateOperand(MI, 1, STI, O); 
    break;
  case 9:
    // BX_RET, ERET, FMSTAT, MOVPCLR, t2CLREX, t2DCPS1, t2DCPS2, t2DCPS3, tBL...
    printPredicateOperand(MI, 0, STI, O); 
    break;
  case 10:
    // CDP, LDRD_POST, LDRD_PRE, MCR, MRC, STRD_POST, STRD_PRE, VLD4DUPd16, V...
    printPredicateOperand(MI, 6, STI, O); 
    break;
  case 11:
    // CDP2, LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, ...
    printPImmediate(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 12:
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
    printCPSIMod(MI, 0, STI, O); 
    break;
  case 13:
    // DMB, DSB
    printMemBOption(MI, 0, STI, O); 
    return;
    break;
  case 14:
    // ISB
    printInstSyncBOption(MI, 0, STI, O); 
    return;
    break;
  case 15:
    // ITasm, t2IT
    printThumbITMask(MI, 1, STI, O); 
    break;
  case 16:
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRB_PRE...
    printPredicateOperand(MI, 5, STI, O); 
    break;
  case 17:
    // MOVi, MOVr, MOVr_TC, MVNi, MVNr, RRXi, t2MOVi, t2MOVr, t2MVNi, t2MVNr,...
    printSBitModifierOperand(MI, 4, STI, O); 
    printPredicateOperand(MI, 2, STI, O); 
    break;
  case 18:
    // MRC2
    printPImmediate(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 19:
    // PLDWi12, PLDi12, PLIi12
    printAddrModeImm12Operand<false>(MI, 0, STI, O); 
    return;
    break;
  case 20:
    // PLDWrs, PLDrs, PLIrs
    printAddrMode2Operand(MI, 0, STI, O); 
    return;
    break;
  case 21:
    // SETEND, tSETEND
    printSetendOperand(MI, 0, STI, O); 
    return;
    break;
  case 22:
    // SMLAL, UMLAL
    printSBitModifierOperand(MI, 8, STI, O); 
    printPredicateOperand(MI, 6, STI, O); 
    O << "\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 23:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
    printPredicateOperand(MI, 7, STI, O); 
    break;
  case 24:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    printPredicateOperand(MI, 9, STI, O); 
    break;
  case 25:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printPredicateOperand(MI, 11, STI, O); 
    break;
  case 26:
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
    printPredicateOperand(MI, 8, STI, O); 
    break;
  case 27:
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
    printPredicateOperand(MI, 13, STI, O); 
    break;
  case 28:
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
    printSBitModifierOperand(MI, 1, STI, O); 
    break;
  }


  // Fragment 1 encoded into 7 bits for 65 unique commands.
  switch ((Bits >> 17) & 127) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
    O << "\t"; 
    break;
  case 1:
    // AESD, AESE, AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
    O << ", "; 
    break;
  case 2:
    // ASRi, ASRr, ITasm, LDRBT_POST, LDRT_POST, LSLi, LSLr, LSRi, LSRr, RORi...
    O << ' '; 
    break;
  case 3:
    // BKPT, BL, BLX, BLXi, BX, CPS1p, ERET, HLT, HVC, RFEDA, RFEDB, RFEIA, R...
    return;
    break;
  case 4:
    // BX_RET
    O << "\tlr"; 
    return;
    break;
  case 5:
    // CDP2, MCR2, MCRR2, MRRC2
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    break;
  case 6:
    // FCONSTD, VABSD, VADDD, VCMPD, VCMPED, VCMPEZD, VCMPZD, VDIVD, VFMAD, V...
    O << ".f64\t"; 
    printOperand(MI, 0, STI, O); 
    break;
  case 7:
    // FCONSTS, VABDfd, VABDfq, VABSS, VABSfd, VABSfq, VACGEd, VACGEq, VACGTd...
    O << ".f32\t"; 
    printOperand(MI, 0, STI, O); 
    break;
  case 8:
    // FMSTAT
    O << "\tAPSR_nzcv, fpscr"; 
    return;
    break;
  case 9:
    // LDC2L_OFFSET, LDC2L_OPTION, LDC2L_POST, LDC2L_PRE, LDC2_OFFSET, LDC2_O...
    printCImmediate(MI, 1, STI, O); 
    O << ", "; 
    break;
  case 10:
    // MOVPCLR
    O << "\tpc, lr"; 
    return;
    break;
  case 11:
    // RFEDA_UPD, RFEDB_UPD, RFEIA_UPD, RFEIB_UPD
    O << '!'; 
    return;
    break;
  case 12:
    // VABALsv2i64, VABAsv2i32, VABAsv4i32, VABDLsv2i64, VABDsv2i32, VABDsv4i...
    O << ".s32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 13:
    // VABALsv4i32, VABAsv4i16, VABAsv8i16, VABDLsv4i32, VABDsv4i16, VABDsv8i...
    O << ".s16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 14:
    // VABALsv8i16, VABAsv16i8, VABAsv8i8, VABDLsv8i16, VABDsv16i8, VABDsv8i8...
    O << ".s8\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 15:
    // VABALuv2i64, VABAuv2i32, VABAuv4i32, VABDLuv2i64, VABDuv2i32, VABDuv4i...
    O << ".u32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 16:
    // VABALuv4i32, VABAuv4i16, VABAuv8i16, VABDLuv4i32, VABDuv4i16, VABDuv8i...
    O << ".u16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 17:
    // VABALuv8i16, VABAuv16i8, VABAuv8i8, VABDLuv8i16, VABDuv16i8, VABDuv8i8...
    O << ".u8\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 18:
    // VADDHNv2i32, VADDv1i64, VADDv2i64, VMOVNv2i32, VMOVv1i64, VMOVv2i64, V...
    O << ".i64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 19:
    // VADDHNv4i16, VADDv2i32, VADDv4i32, VBICiv2i32, VBICiv4i32, VCEQv2i32, ...
    O << ".i32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 20:
    // VADDHNv8i8, VADDv4i16, VADDv8i16, VBICiv4i16, VBICiv8i16, VCEQv4i16, V...
    O << ".i16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 21:
    // VADDv16i8, VADDv8i8, VCEQv16i8, VCEQv8i8, VCEQzv16i8, VCEQzv8i8, VCLZv...
    O << ".i8\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 22:
    // VCNTd, VCNTq, VDUP8d, VDUP8q, VDUPLN8d, VDUPLN8q, VEXTd8, VEXTq8, VLD1...
    O << ".8\t"; 
    break;
  case 23:
    // VCVTBDH, VCVTTDH
    O << ".f16.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 24:
    // VCVTBHD, VCVTTHD
    O << ".f64.f16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 25:
    // VCVTBHS, VCVTTHS, VCVTh2f
    O << ".f32.f16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 26:
    // VCVTBSH, VCVTTSH, VCVTf2h
    O << ".f16.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 27:
    // VCVTDS
    O << ".f64.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 28:
    // VCVTSD
    O << ".f32.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 29:
    // VCVTf2sd, VCVTf2sq, VCVTf2xsd, VCVTf2xsq, VTOSIRS, VTOSIZS, VTOSLS
    O << ".s32.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 30:
    // VCVTf2ud, VCVTf2uq, VCVTf2xud, VCVTf2xuq, VTOUIRS, VTOUIZS, VTOULS
    O << ".u32.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 31:
    // VCVTs2fd, VCVTs2fq, VCVTxs2fd, VCVTxs2fq, VSITOS, VSLTOS
    O << ".f32.s32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 32:
    // VCVTu2fd, VCVTu2fq, VCVTxu2fd, VCVTxu2fq, VUITOS, VULTOS
    O << ".f32.u32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 33:
    // VDUP16d, VDUP16q, VDUPLN16d, VDUPLN16q, VEXTd16, VEXTq16, VLD1DUPd16, ...
    O << ".16\t"; 
    break;
  case 34:
    // VDUP32d, VDUP32q, VDUPLN32d, VDUPLN32q, VEXTd32, VEXTq32, VGETLNi32, V...
    O << ".32\t"; 
    break;
  case 35:
    // VEXTq64, VLD1d64, VLD1d64Q, VLD1d64Qwb_fixed, VLD1d64Qwb_register, VLD...
    O << ".64\t"; 
    break;
  case 36:
    // VLD1LNd16, VLD1LNd16_UPD, VLD2LNd16, VLD2LNd16_UPD, VLD2LNq16, VLD2LNq...
    O << ".16\t{"; 
    break;
  case 37:
    // VLD1LNd32, VLD1LNd32_UPD, VLD2LNd32, VLD2LNd32_UPD, VLD2LNq32, VLD2LNq...
    O << ".32\t{"; 
    break;
  case 38:
    // VLD1LNd8, VLD1LNd8_UPD, VLD2LNd8, VLD2LNd8_UPD, VLD3DUPd8, VLD3DUPd8_U...
    O << ".8\t{"; 
    break;
  case 39:
    // VMSR
    O << "\tfpscr, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 40:
    // VMSR_FPEXC
    O << "\tfpexc, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 41:
    // VMSR_FPINST
    O << "\tfpinst, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 42:
    // VMSR_FPINST2
    O << "\tfpinst2, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 43:
    // VMSR_FPSID
    O << "\tfpsid, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 44:
    // VMULLp8, VMULpd, VMULpq
    O << ".p8\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 45:
    // VQADDsv1i64, VQADDsv2i64, VQMOVNsuv2i32, VQMOVNsv2i32, VQRSHLsv1i64, V...
    O << ".s64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 46:
    // VQADDuv1i64, VQADDuv2i64, VQMOVNuv2i32, VQRSHLuv1i64, VQRSHLuv2i64, VQ...
    O << ".u64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 47:
    // VSHTOD
    O << ".f64.s16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 48:
    // VSHTOS
    O << ".f32.s16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 49:
    // VSITOD, VSLTOD
    O << ".f64.s32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 50:
    // VTOSHD
    O << ".s16.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 51:
    // VTOSHS
    O << ".s16.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 52:
    // VTOSIRD, VTOSIZD, VTOSLD
    O << ".s32.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 53:
    // VTOUHD
    O << ".u16.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 54:
    // VTOUHS
    O << ".u16.f32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 55:
    // VTOUIRD, VTOUIZD, VTOULD
    O << ".u32.f64\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 56:
    // VUHTOD
    O << ".f64.u16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 57:
    // VUHTOS
    O << ".f32.u16\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printFBits16(MI, 2, STI, O); 
    return;
    break;
  case 58:
    // VUITOD, VULTOD
    O << ".f64.u32\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    break;
  case 59:
    // t2ADCrr, t2ADCrs, t2ADDri, t2ADDrr, t2ADDrs, t2ADR, t2ANDrr, t2ANDrs, ...
    O << ".w\t"; 
    break;
  case 60:
    // t2SRSDB, t2SRSIA
    O << "\tsp, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 61:
    // t2SRSDB_UPD, t2SRSIA_UPD
    O << "\tsp!, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 62:
    // t2SUBS_PC_LR
    O << "\tpc, lr, "; 
    printOperand(MI, 0, STI, O); 
    return;
    break;
  case 63:
    // tADC, tADDi3, tADDi8, tADDrr, tAND, tASRri, tASRrr, tBIC, tEOR, tLSLri...
    printPredicateOperand(MI, 4, STI, O); 
    O << "\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 64:
    // tMOVi8, tMVN, tRSB
    printPredicateOperand(MI, 3, STI, O); 
    O << "\t"; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    break;
  }


  // Fragment 2 encoded into 6 bits for 59 unique commands.
  switch ((Bits >> 24) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
    printOperand(MI, 0, STI, O); 
    break;
  case 1:
    // AESD, AESE, MCR2, MCRR2, MRRC2, SHA1C, SHA1M, SHA1P, SHA1SU0, SHA1SU1,...
    printOperand(MI, 2, STI, O); 
    break;
  case 2:
    // AESIMC, AESMC, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, CRC32W, FLDM...
    printOperand(MI, 1, STI, O); 
    break;
  case 3:
    // CDP, LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OP...
    printPImmediate(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 4:
    // CDP2
    printCImmediate(MI, 2, STI, O); 
    O << ", "; 
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 5:
    // CPS2p, CPS3p, t2CPS2p, t2CPS3p, tCPS
    printCPSIFlag(MI, 1, STI, O); 
    break;
  case 6:
    // FCONSTD, FCONSTS, VABDfd, VABDfq, VABSD, VABSS, VABSfd, VABSfq, VACGEd...
    O << ", "; 
    break;
  case 7:
    // ITasm, t2IT
    printMandatoryPredicateOperand(MI, 0, STI, O); 
    return;
    break;
  case 8:
    // LDAEXD, LDREXD
    printGPRPairOperand(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode7Operand(MI, 1, STI, O); 
    return;
    break;
  case 9:
    // LDC2L_OFFSET, LDC2_OFFSET, STC2L_OFFSET, STC2_OFFSET
    printAddrMode5Operand<false>(MI, 2, STI, O); 
    return;
    break;
  case 10:
    // LDC2L_OPTION, LDC2L_POST, LDC2_OPTION, LDC2_POST, STC2L_OPTION, STC2L_...
    printAddrMode7Operand(MI, 2, STI, O); 
    O << ", "; 
    break;
  case 11:
    // LDC2L_PRE, LDC2_PRE, STC2L_PRE, STC2_PRE
    printAddrMode5Operand<true>(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 12:
    // MRC, t2MRC, t2MRC2
    printPImmediate(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 13:
    // MRRC, t2MRRC, t2MRRC2
    printPImmediate(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    O << ", "; 
    printOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    return;
    break;
  case 14:
    // MSR, MSRi, t2MSR_AR, t2MSR_M
    printMSRMaskOperand(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 15:
    // MSRbanked, t2MSRbanked
    printBankedRegOperand(MI, 0, STI, O); 
    O << ", "; 
    printOperand(MI, 1, STI, O); 
    return;
    break;
  case 16:
    // VBICiv2i32, VBICiv4i16, VBICiv4i32, VBICiv8i16, VMOVv16i8, VMOVv1i64, ...
    printNEONModImmOperand(MI, 1, STI, O); 
    return;
    break;
  case 17:
    // VCMPEZD, VCMPEZS, VCMPZD, VCMPZS, tRSB
    O << ", #0"; 
    return;
    break;
  case 18:
    // VCVTf2sd, VCVTf2sq, VCVTf2ud, VCVTf2uq, VCVTs2fd, VCVTs2fq, VCVTu2fd, ...
    return;
    break;
  case 19:
    // VLD1DUPd16, VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32, VLD...
    printVectorListOneAllLanes(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 20:
    // VLD1DUPq16, VLD1DUPq16wb_fixed, VLD1DUPq16wb_register, VLD1DUPq32, VLD...
    printVectorListTwoAllLanes(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 21:
    // VLD1d16, VLD1d16wb_fixed, VLD1d16wb_register, VLD1d32, VLD1d32wb_fixed...
    printVectorListOne(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 22:
    // VLD1d16Q, VLD1d16Qwb_fixed, VLD1d16Qwb_register, VLD1d32Q, VLD1d32Qwb_...
    printVectorListFour(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 23:
    // VLD1d16T, VLD1d16Twb_fixed, VLD1d16Twb_register, VLD1d32T, VLD1d32Twb_...
    printVectorListThree(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 24:
    // VLD1q16, VLD1q16wb_fixed, VLD1q16wb_register, VLD1q32, VLD1q32wb_fixed...
    printVectorListTwo(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 25:
    // VLD2DUPd16x2, VLD2DUPd16x2wb_fixed, VLD2DUPd16x2wb_register, VLD2DUPd3...
    printVectorListTwoSpacedAllLanes(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 26:
    // VLD2b16, VLD2b16wb_fixed, VLD2b16wb_register, VLD2b32, VLD2b32wb_fixed...
    printVectorListTwoSpaced(MI, 0, STI, O); 
    O << ", "; 
    break;
  case 27:
    // VLD3DUPdAsm_16, VLD3DUPdAsm_32, VLD3DUPdAsm_8, VLD3DUPdWB_fixed_Asm_16...
    printVectorListThreeAllLanes(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 28:
    // VLD3DUPqAsm_16, VLD3DUPqAsm_32, VLD3DUPqAsm_8, VLD3DUPqWB_fixed_Asm_16...
    printVectorListThreeSpacedAllLanes(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 29:
    // VLD3qAsm_16, VLD3qAsm_32, VLD3qAsm_8, VLD3qWB_fixed_Asm_16, VLD3qWB_fi...
    printVectorListThreeSpaced(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 30:
    // VLD4DUPdAsm_16, VLD4DUPdAsm_32, VLD4DUPdAsm_8, VLD4DUPdWB_fixed_Asm_16...
    printVectorListFourAllLanes(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 31:
    // VLD4DUPqAsm_16, VLD4DUPqAsm_32, VLD4DUPqAsm_8, VLD4DUPqWB_fixed_Asm_16...
    printVectorListFourSpacedAllLanes(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 32:
    // VLD4qAsm_16, VLD4qAsm_32, VLD4qAsm_8, VLD4qWB_fixed_Asm_16, VLD4qWB_fi...
    printVectorListFourSpaced(MI, 0, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 33:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST2LNd16_UPD, VST2LNd32_U...
    printOperand(MI, 4, STI, O); 
    break;
  case 34:
    // VST1d16, VST1d32, VST1d64, VST1d8
    printVectorListOne(MI, 2, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 35:
    // VST1d16Q, VST1d32Q, VST1d64Q, VST1d8Q, VST2q16, VST2q32, VST2q8
    printVectorListFour(MI, 2, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 36:
    // VST1d16Qwb_fixed, VST1d32Qwb_fixed, VST1d64Qwb_fixed, VST1d8Qwb_fixed,...
    printVectorListFour(MI, 3, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << '!'; 
    return;
    break;
  case 37:
    // VST1d16Qwb_register, VST1d32Qwb_register, VST1d64Qwb_register, VST1d8Q...
    printVectorListFour(MI, 4, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 38:
    // VST1d16T, VST1d32T, VST1d64T, VST1d8T
    printVectorListThree(MI, 2, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 39:
    // VST1d16Twb_fixed, VST1d32Twb_fixed, VST1d64Twb_fixed, VST1d8Twb_fixed
    printVectorListThree(MI, 3, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << '!'; 
    return;
    break;
  case 40:
    // VST1d16Twb_register, VST1d32Twb_register, VST1d64Twb_register, VST1d8T...
    printVectorListThree(MI, 4, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 41:
    // VST1d16wb_fixed, VST1d32wb_fixed, VST1d64wb_fixed, VST1d8wb_fixed
    printVectorListOne(MI, 3, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << '!'; 
    return;
    break;
  case 42:
    // VST1d16wb_register, VST1d32wb_register, VST1d64wb_register, VST1d8wb_r...
    printVectorListOne(MI, 4, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 43:
    // VST1q16, VST1q32, VST1q64, VST1q8, VST2d16, VST2d32, VST2d8
    printVectorListTwo(MI, 2, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 44:
    // VST1q16wb_fixed, VST1q32wb_fixed, VST1q64wb_fixed, VST1q8wb_fixed, VST...
    printVectorListTwo(MI, 3, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << '!'; 
    return;
    break;
  case 45:
    // VST1q16wb_register, VST1q32wb_register, VST1q64wb_register, VST1q8wb_r...
    printVectorListTwo(MI, 4, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 46:
    // VST2b16, VST2b32, VST2b8
    printVectorListTwoSpaced(MI, 2, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 47:
    // VST2b16wb_fixed, VST2b32wb_fixed, VST2b8wb_fixed
    printVectorListTwoSpaced(MI, 3, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << '!'; 
    return;
    break;
  case 48:
    // VST2b16wb_register, VST2b32wb_register, VST2b8wb_register
    printVectorListTwoSpaced(MI, 4, STI, O); 
    O << ", "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 49:
    // t2DMB, t2DSB
    printMemBOption(MI, 0, STI, O); 
    return;
    break;
  case 50:
    // t2ISB
    printInstSyncBOption(MI, 0, STI, O); 
    return;
    break;
  case 51:
    // t2PLDWi12, t2PLDi12, t2PLIi12
    printAddrModeImm12Operand<false>(MI, 0, STI, O); 
    return;
    break;
  case 52:
    // t2PLDWi8, t2PLDi8, t2PLIi8
    printT2AddrModeImm8Operand<false>(MI, 0, STI, O); 
    return;
    break;
  case 53:
    // t2PLDWs, t2PLDs, t2PLIs
    printT2AddrModeSoRegOperand(MI, 0, STI, O); 
    return;
    break;
  case 54:
    // t2PLDpci, t2PLIpci
    printThumbLdrLabelOperand(MI, 0, STI, O); 
    return;
    break;
  case 55:
    // t2TBB
    printAddrModeTBB(MI, 0, STI, O); 
    return;
    break;
  case 56:
    // t2TBH
    printAddrModeTBH(MI, 0, STI, O); 
    return;
    break;
  case 57:
    // tADC, tADDi8, tAND, tASRrr, tBIC, tEOR, tLSLrr, tLSRrr, tORR, tROR, tS...
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 58:
    // tPOP, tPUSH
    printRegisterList(MI, 2, STI, O); 
    return;
    break;
  }


  // Fragment 3 encoded into 5 bits for 29 unique commands.
  switch ((Bits >> 30) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ADR, ANDri, ANDrr, ANDrsi,...
    O << ", "; 
    break;
  case 1:
    // AESD, AESE, AESIMC, AESMC, BLX_pred, BL_pred, BXJ, BX_pred, Bcc, CPS2p...
    return;
    break;
  case 2:
    // CDP, MCR, MCRR, MSR, VABDfd, VABDfq, VABSD, VABSS, VABSfd, VABSfq, VAC...
    printOperand(MI, 1, STI, O); 
    break;
  case 3:
    // FCONSTD, FCONSTS, VMOVv2f32, VMOVv4f32
    printFPImmOperand(MI, 1, STI, O); 
    return;
    break;
  case 4:
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
    O << "!, "; 
    printRegisterList(MI, 4, STI, O); 
    break;
  case 5:
    // LDC2L_OPTION, LDC2_OPTION, STC2L_OPTION, STC2_OPTION
    printCoprocOptionImm(MI, 3, STI, O); 
    return;
    break;
  case 6:
    // LDC2L_POST, LDC2_POST, STC2L_POST, STC2_POST
    printPostIdxImm8s4Operand(MI, 3, STI, O); 
    return;
    break;
  case 7:
    // LDCL_OFFSET, LDCL_OPTION, LDCL_POST, LDCL_PRE, LDC_OFFSET, LDC_OPTION,...
    printCImmediate(MI, 1, STI, O); 
    O << ", "; 
    break;
  case 8:
    // MRS, t2MRS_AR
    O << ", apsr"; 
    return;
    break;
  case 9:
    // MRSsys, t2MRSsys_AR
    O << ", spsr"; 
    return;
    break;
  case 10:
    // MSRi
    printModImmOperand(MI, 1, STI, O); 
    return;
    break;
  case 11:
    // VCEQzv16i8, VCEQzv2i32, VCEQzv4i16, VCEQzv4i32, VCEQzv8i16, VCEQzv8i8,...
    O << ", #0"; 
    return;
    break;
  case 12:
    // VCVTf2xsd, VCVTf2xsq, VCVTf2xud, VCVTf2xuq, VCVTxs2fd, VCVTxs2fq, VCVT...
    printOperand(MI, 2, STI, O); 
    break;
  case 13:
    // VGETLNs16, VGETLNs8, VGETLNu16, VGETLNu8
    printVectorIndex(MI, 2, STI, O); 
    return;
    break;
  case 14:
    // VLD1DUPd16, VLD1DUPd32, VLD1DUPd8, VLD1DUPq16, VLD1DUPq32, VLD1DUPq8, ...
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 15:
    // VLD1DUPd16wb_fixed, VLD1DUPd16wb_register, VLD1DUPd32wb_fixed, VLD1DUP...
    printAddrMode6Operand(MI, 2, STI, O); 
    break;
  case 16:
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
    O << '['; 
    break;
  case 17:
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
    O << "[], "; 
    printOperand(MI, 1, STI, O); 
    O << "[], "; 
    printOperand(MI, 2, STI, O); 
    break;
  case 18:
    // VLD3DUPdWB_fixed_Asm_16, VLD3DUPdWB_fixed_Asm_32, VLD3DUPdWB_fixed_Asm...
    O << '!'; 
    return;
    break;
  case 19:
    // VMRS
    O << ", fpscr"; 
    return;
    break;
  case 20:
    // VMRS_FPEXC
    O << ", fpexc"; 
    return;
    break;
  case 21:
    // VMRS_FPINST
    O << ", fpinst"; 
    return;
    break;
  case 22:
    // VMRS_FPINST2
    O << ", fpinst2"; 
    return;
    break;
  case 23:
    // VMRS_FPSID
    O << ", fpsid"; 
    return;
    break;
  case 24:
    // VMRS_MVFR0
    O << ", mvfr0"; 
    return;
    break;
  case 25:
    // VMRS_MVFR1
    O << ", mvfr1"; 
    return;
    break;
  case 26:
    // VMRS_MVFR2
    O << ", mvfr2"; 
    return;
    break;
  case 27:
    // VSETLNi16, VSETLNi32, VSETLNi8
    printVectorIndex(MI, 3, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 28:
    // VSLTOD, VSLTOS, VTOSLD, VTOSLS, VTOULD, VTOULS, VULTOD, VULTOS
    printFBits32(MI, 2, STI, O); 
    return;
    break;
  }


  // Fragment 4 encoded into 6 bits for 64 unique commands.
  switch ((Bits >> 35) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ANDri, ANDrr, ANDrsi, ASRi...
    printOperand(MI, 1, STI, O); 
    break;
  case 1:
    // ADR, t2ADR
    printAdrLabelOperand<0>(MI, 1, STI, O); 
    return;
    break;
  case 2:
    // BFC, t2BFC
    printBitfieldInvMaskImmOperand(MI, 2, STI, O); 
    return;
    break;
  case 3:
    // BFI, CPS3p, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, CRC32W, MOVTi16...
    printOperand(MI, 2, STI, O); 
    break;
  case 4:
    // CDP, MCR, MCRR, VABDfd, VABDfq, VACGEd, VACGEq, VACGTd, VACGTq, VADDD,...
    O << ", "; 
    break;
  case 5:
    // CMNri, CMPri, MOVi, MVNi, TEQri, TSTri
    printModImmOperand(MI, 1, STI, O); 
    return;
    break;
  case 6:
    // CMNzrsi, CMPrsi, MOVsi, MVNsi, TEQrsi, TSTrsi
    printSORegImmOperand(MI, 1, STI, O); 
    return;
    break;
  case 7:
    // CMNzrsr, CMPrsr, MOVsr, MVNsr, TEQrsr, TSTrsr, t2MOVSsr, t2MOVsr
    printSORegRegOperand(MI, 1, STI, O); 
    return;
    break;
  case 8:
    // FLDMXDB_UPD, FLDMXIA_UPD, FSTMXDB_UPD, FSTMXIA_UPD, LDMDA_UPD, LDMDB_U...
    return;
    break;
  case 9:
    // FLDMXIA, FSTMXIA, LDMDA, LDMDB, LDMIA, LDMIB, STMDA, STMDB, STMIA, STM...
    printRegisterList(MI, 3, STI, O); 
    break;
  case 10:
    // LDA, LDAB, LDAEX, LDAEXB, LDAEXH, LDAH, LDRBT_POST, LDREX, LDREXB, LDR...
    printAddrMode7Operand(MI, 1, STI, O); 
    return;
    break;
  case 11:
    // LDCL_OFFSET, LDC_OFFSET, STCL_OFFSET, STC_OFFSET, t2LDC2L_OFFSET, t2LD...
    printAddrMode5Operand<false>(MI, 2, STI, O); 
    return;
    break;
  case 12:
    // LDCL_OPTION, LDCL_POST, LDC_OPTION, LDC_POST, LDRBT_POST_IMM, LDRBT_PO...
    printAddrMode7Operand(MI, 2, STI, O); 
    break;
  case 13:
    // LDCL_PRE, LDC_PRE, STCL_PRE, STC_PRE, t2LDC2L_PRE, t2LDC2_PRE, t2LDCL_...
    printAddrMode5Operand<true>(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 14:
    // LDRB_PRE_IMM, LDR_PRE_IMM, STRB_PRE_IMM, STR_PRE_IMM
    printAddrModeImm12Operand<true>(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 15:
    // LDRB_PRE_REG, LDR_PRE_REG, STRB_PRE_REG, STR_PRE_REG
    printAddrMode2Operand(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 16:
    // LDRBi12, LDRcp, LDRi12, STRBi12, STRi12, t2LDRBi12, t2LDRHi12, t2LDRSB...
    printAddrModeImm12Operand<false>(MI, 1, STI, O); 
    return;
    break;
  case 17:
    // LDRBrs, LDRrs, STRBrs, STRrs
    printAddrMode2Operand(MI, 1, STI, O); 
    return;
    break;
  case 18:
    // LDRH, LDRSB, LDRSH, STRH
    printAddrMode3Operand<false>(MI, 1, STI, O); 
    return;
    break;
  case 19:
    // LDRH_PRE, LDRSB_PRE, LDRSH_PRE, STRH_PRE
    printAddrMode3Operand<true>(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 20:
    // MCR2
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 21:
    // MCRR2, MRRC2, SHA1C, SHA1M, SHA1P, SHA1SU0, SHA256H, SHA256H2, SHA256S...
    printOperand(MI, 3, STI, O); 
    break;
  case 22:
    // MRSbanked, t2MRSbanked
    printBankedRegOperand(MI, 1, STI, O); 
    return;
    break;
  case 23:
    // SSAT, SSAT16, t2SSAT, t2SSAT16
    printImmPlusOneOperand(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    break;
  case 24:
    // STLEXD, STREXD
    printGPRPairOperand(MI, 1, STI, O); 
    O << ", "; 
    printAddrMode7Operand(MI, 2, STI, O); 
    return;
    break;
  case 25:
    // VCEQzv2f32, VCEQzv4f32, VCGEzv2f32, VCGEzv4f32, VCGTzv2f32, VCGTzv4f32...
    O << ", #0"; 
    return;
    break;
  case 26:
    // VLD1DUPd16wb_fixed, VLD1DUPd32wb_fixed, VLD1DUPd8wb_fixed, VLD1DUPq16w...
    O << '!'; 
    return;
    break;
  case 27:
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST2LNd16, VST2LNd32, VST2LNd8, VST2LN...
    printNoHashImmediate(MI, 4, STI, O); 
    break;
  case 28:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD, VLD2LNd16, VLD2LNd32, VLD2...
    printNoHashImmediate(MI, 6, STI, O); 
    break;
  case 29:
    // VLD1LNdAsm_16, VLD1LNdAsm_32, VLD1LNdAsm_8, VLD1LNdWB_fixed_Asm_16, VL...
    printAddrMode6Operand(MI, 2, STI, O); 
    break;
  case 30:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    printNoHashImmediate(MI, 8, STI, O); 
    O << "], "; 
    break;
  case 31:
    // VLD3DUPd16, VLD3DUPd16_UPD, VLD3DUPd32, VLD3DUPd32_UPD, VLD3DUPd8, VLD...
    O << "[]}, "; 
    break;
  case 32:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printNoHashImmediate(MI, 10, STI, O); 
    O << "], "; 
    printOperand(MI, 1, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 10, STI, O); 
    O << "], "; 
    printOperand(MI, 2, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 10, STI, O); 
    break;
  case 33:
    // VLD4DUPd16, VLD4DUPd16_UPD, VLD4DUPd32, VLD4DUPd32_UPD, VLD4DUPd8, VLD...
    O << "[], "; 
    printOperand(MI, 3, STI, O); 
    O << "[]}, "; 
    break;
  case 34:
    // VLD4LNd16_UPD, VLD4LNd32_UPD, VLD4LNd8_UPD, VLD4LNq16_UPD, VLD4LNq32_U...
    printNoHashImmediate(MI, 12, STI, O); 
    O << "], "; 
    printOperand(MI, 1, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 12, STI, O); 
    O << "], "; 
    printOperand(MI, 2, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 12, STI, O); 
    O << "], "; 
    printOperand(MI, 3, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 12, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 5, STI, O); 
    printAddrMode6OffsetOperand(MI, 7, STI, O); 
    return;
    break;
  case 35:
    // VLDRD, VLDRS, VSTRD, VSTRS
    printAddrMode5Operand<false>(MI, 1, STI, O); 
    return;
    break;
  case 36:
    // VST1LNd16, VST1LNd32, VST1LNd8
    printNoHashImmediate(MI, 3, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 37:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD, VST3LNd16, VST3LNd32, VST3...
    printNoHashImmediate(MI, 5, STI, O); 
    break;
  case 38:
    // VST3LNd16_UPD, VST3LNd32_UPD, VST3LNd8_UPD, VST3LNq16_UPD, VST3LNq32_U...
    printNoHashImmediate(MI, 7, STI, O); 
    O << "], "; 
    printOperand(MI, 5, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 7, STI, O); 
    O << "], "; 
    printOperand(MI, 6, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 7, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 39:
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
    printOperand(MI, 5, STI, O); 
    O << ", "; 
    printOperand(MI, 6, STI, O); 
    break;
  case 40:
    // VTBL1
    printVectorListOne(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 41:
    // VTBL2
    printVectorListTwo(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 42:
    // VTBL3
    printVectorListThree(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 43:
    // VTBL4
    printVectorListFour(MI, 1, STI, O); 
    O << ", "; 
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 44:
    // VTBX1
    printVectorListOne(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 45:
    // VTBX2
    printVectorListTwo(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 46:
    // VTBX3
    printVectorListThree(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 47:
    // VTBX4
    printVectorListFour(MI, 2, STI, O); 
    O << ", "; 
    printOperand(MI, 3, STI, O); 
    return;
    break;
  case 48:
    // sysLDMDA_UPD, sysLDMDB_UPD, sysLDMIA_UPD, sysLDMIB_UPD, sysSTMDA_UPD, ...
    O << " ^"; 
    return;
    break;
  case 49:
    // t2CMNzrs, t2CMPrs, t2MOVSsi, t2MOVsi, t2MVNs, t2TEQrs, t2TSTrs
    printT2SOOperand(MI, 1, STI, O); 
    return;
    break;
  case 50:
    // t2LDRBT, t2LDRBi8, t2LDRHT, t2LDRHi8, t2LDRSBT, t2LDRSBi8, t2LDRSHT, t...
    printT2AddrModeImm8Operand<false>(MI, 1, STI, O); 
    return;
    break;
  case 51:
    // t2LDRB_PRE, t2LDRH_PRE, t2LDRSB_PRE, t2LDRSH_PRE, t2LDR_PRE, t2STRB_PR...
    printT2AddrModeImm8Operand<true>(MI, 2, STI, O); 
    O << '!'; 
    return;
    break;
  case 52:
    // t2LDRBpci, t2LDRHpci, t2LDRSBpci, t2LDRSHpci, t2LDRpci, tLDRpci
    printThumbLdrLabelOperand(MI, 1, STI, O); 
    return;
    break;
  case 53:
    // t2LDRBs, t2LDRHs, t2LDRSBs, t2LDRSHs, t2LDRs, t2STRBs, t2STRHs, t2STRs
    printT2AddrModeSoRegOperand(MI, 1, STI, O); 
    return;
    break;
  case 54:
    // t2LDREX
    printT2AddrModeImm0_1020s4Operand(MI, 1, STI, O); 
    return;
    break;
  case 55:
    // t2MRS_M
    printMSRMaskOperand(MI, 1, STI, O); 
    return;
    break;
  case 56:
    // tADDspi, tSUBspi
    printThumbS4ImmOperand(MI, 2, STI, O); 
    return;
    break;
  case 57:
    // tADR
    printAdrLabelOperand<2>(MI, 1, STI, O); 
    return;
    break;
  case 58:
    // tASRri, tLSRri
    printThumbSRImm(MI, 3, STI, O); 
    return;
    break;
  case 59:
    // tLDRBi, tSTRBi
    printThumbAddrModeImm5S1Operand(MI, 1, STI, O); 
    return;
    break;
  case 60:
    // tLDRBr, tLDRHr, tLDRSB, tLDRSH, tLDRr, tSTRBr, tSTRHr, tSTRr
    printThumbAddrModeRROperand(MI, 1, STI, O); 
    return;
    break;
  case 61:
    // tLDRHi, tSTRHi
    printThumbAddrModeImm5S2Operand(MI, 1, STI, O); 
    return;
    break;
  case 62:
    // tLDRi, tSTRi
    printThumbAddrModeImm5S4Operand(MI, 1, STI, O); 
    return;
    break;
  case 63:
    // tLDRspi, tSTRspi
    printThumbAddrModeSPOperand(MI, 1, STI, O); 
    return;
    break;
  }


  // Fragment 5 encoded into 5 bits for 23 unique commands.
  switch ((Bits >> 41) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADCrr, ADCrsi, ADDri, ADDrr, ADDrsi, ANDri, ANDrr, ANDrsi, ASRi...
    O << ", "; 
    break;
  case 1:
    // CDP, t2CDP, t2CDP2
    printCImmediate(MI, 2, STI, O); 
    O << ", "; 
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 2:
    // CLZ, CMNzrr, CMPrr, CPS3p, CRC32B, CRC32CB, CRC32CH, CRC32CW, CRC32H, ...
    return;
    break;
  case 3:
    // MCR, MCRR, VABDfd, VABDfq, VACGEd, VACGEq, VACGTd, VACGTq, VADDD, VADD...
    printOperand(MI, 2, STI, O); 
    break;
  case 4:
    // SSAT, t2SSAT
    printShiftImmOperand(MI, 3, STI, O); 
    return;
    break;
  case 5:
    // SXTB, SXTB16, SXTH, UXTB, UXTB16, UXTH, t2SXTB, t2SXTB16, t2SXTH, t2UX...
    printRotImmOperand(MI, 2, STI, O); 
    return;
    break;
  case 6:
    // VDUPLN16d, VDUPLN16q, VDUPLN32d, VDUPLN32q, VDUPLN8d, VDUPLN8q, VGETLN...
    printVectorIndex(MI, 2, STI, O); 
    return;
    break;
  case 7:
    // VFMAD, VFMAS, VFMAfd, VFMAfq, VFMSD, VFMSS, VFMSfd, VFMSfq, VFNMAD, VF...
    printOperand(MI, 3, STI, O); 
    break;
  case 8:
    // VLD1DUPd16wb_register, VLD1DUPd32wb_register, VLD1DUPd8wb_register, VL...
    printOperand(MI, 4, STI, O); 
    return;
    break;
  case 9:
    // VLD1LNd16, VLD1LNd16_UPD, VLD1LNd32, VLD1LNd32_UPD, VLD1LNd8, VLD1LNd8...
    O << "]}, "; 
    break;
  case 10:
    // VLD1LNdWB_fixed_Asm_16, VLD1LNdWB_fixed_Asm_32, VLD1LNdWB_fixed_Asm_8,...
    O << '!'; 
    return;
    break;
  case 11:
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32, VLD4LNd16, VLD4L...
    O << "], "; 
    break;
  case 12:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    printOperand(MI, 1, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 8, STI, O); 
    break;
  case 13:
    // VLD3DUPd16, VLD3DUPd32, VLD3DUPd8, VLD3DUPq16, VLD3DUPq32, VLD3DUPq8
    printAddrMode6Operand(MI, 3, STI, O); 
    return;
    break;
  case 14:
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
    printAddrMode6Operand(MI, 4, STI, O); 
    break;
  case 15:
    // VLD4DUPd16_UPD, VLD4DUPd32_UPD, VLD4DUPd8_UPD, VLD4DUPq16_UPD, VLD4DUP...
    printAddrMode6Operand(MI, 5, STI, O); 
    printAddrMode6OffsetOperand(MI, 7, STI, O); 
    return;
    break;
  case 16:
    // VMLALslsv2i32, VMLALslsv4i16, VMLALsluv2i32, VMLALsluv4i16, VMLAslv2i3...
    printVectorIndex(MI, 4, STI, O); 
    return;
    break;
  case 17:
    // VMULLslsv2i32, VMULLslsv4i16, VMULLsluv2i32, VMULLsluv4i16, VMULslv2i3...
    printVectorIndex(MI, 3, STI, O); 
    return;
    break;
  case 18:
    // VST3d16_UPD, VST3d32_UPD, VST3d8_UPD, VST3q16_UPD, VST3q32_UPD, VST3q8...
    O << "}, "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 19:
    // VST4LNd16_UPD, VST4LNd32_UPD, VST4LNd8_UPD, VST4LNq16_UPD, VST4LNq32_U...
    printOperand(MI, 5, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 8, STI, O); 
    O << "], "; 
    printOperand(MI, 6, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 8, STI, O); 
    O << "], "; 
    printOperand(MI, 7, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 8, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 20:
    // sysLDMDA, sysLDMDB, sysLDMIA, sysLDMIB, sysSTMDA, sysSTMDB, sysSTMIA, ...
    O << " ^"; 
    return;
    break;
  case 21:
    // t2LDRB_POST, t2LDRH_POST, t2LDRSB_POST, t2LDRSH_POST, t2LDR_POST, t2ST...
    printT2AddrModeImm8OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 22:
    // t2MOVsra_flag, t2MOVsrl_flag
    O << ", #1"; 
    return;
    break;
  }


  // Fragment 6 encoded into 6 bits for 36 unique commands.
  switch ((Bits >> 46) & 63) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCri, ADDri, ANDri, BICri, EORri, ORRri, RSBri, RSCri, SBCri, SUBri
    printModImmOperand(MI, 2, STI, O); 
    return;
    break;
  case 1:
    // ADCrr, ADDrr, ANDrr, ASRi, ASRr, BICrr, EORrr, LSLi, LSLr, LSRi, LSRr,...
    printOperand(MI, 2, STI, O); 
    break;
  case 2:
    // ADCrsi, ADDrsi, ANDrsi, BICrsi, EORrsi, ORRrsi, RSBrsi, RSCrsi, SBCrsi...
    printSORegImmOperand(MI, 2, STI, O); 
    return;
    break;
  case 3:
    // BFI, t2BFI
    printBitfieldInvMaskImmOperand(MI, 3, STI, O); 
    return;
    break;
  case 4:
    // LDCL_OPTION, LDC_OPTION, STCL_OPTION, STC_OPTION, t2LDC2L_OPTION, t2LD...
    printCoprocOptionImm(MI, 3, STI, O); 
    return;
    break;
  case 5:
    // LDCL_POST, LDC_POST, STCL_POST, STC_POST, t2LDC2L_POST, t2LDC2_POST, t...
    printPostIdxImm8s4Operand(MI, 3, STI, O); 
    return;
    break;
  case 6:
    // LDRBT_POST_IMM, LDRBT_POST_REG, LDRB_POST_IMM, LDRB_POST_REG, LDRT_POS...
    printAddrMode2OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 7:
    // LDRD, STRD
    printAddrMode3Operand<false>(MI, 2, STI, O); 
    return;
    break;
  case 8:
    // LDRD_POST, STRD_POST, t2LDRD_POST, t2STRD_POST
    printAddrMode7Operand(MI, 3, STI, O); 
    break;
  case 9:
    // LDRD_PRE, STRD_PRE
    printAddrMode3Operand<true>(MI, 3, STI, O); 
    O << '!'; 
    return;
    break;
  case 10:
    // LDRHTi, LDRSBTi, LDRSHTi, STRHTi
    printPostIdxImm8Operand(MI, 3, STI, O); 
    return;
    break;
  case 11:
    // LDRHTr, LDRSBTr, LDRSHTr, STRHTr
    printPostIdxRegOperand(MI, 3, STI, O); 
    return;
    break;
  case 12:
    // LDRH_POST, LDRSB_POST, LDRSH_POST, STRH_POST
    printAddrMode3OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 13:
    // MCR, MCRR, t2MCR, t2MCR2, t2MCRR, t2MCRR2
    O << ", "; 
    break;
  case 14:
    // MCRR2, MRRC2
    printCImmediate(MI, 4, STI, O); 
    return;
    break;
  case 15:
    // STLEX, STLEXB, STLEXH, STREX, STREXB, STREXH, SWP, SWPB, t2LDAEXD, t2L...
    printAddrMode7Operand(MI, 2, STI, O); 
    return;
    break;
  case 16:
    // VABDfd, VABDfq, VACGEd, VACGEq, VACGTd, VACGTq, VADDD, VADDS, VADDfd, ...
    return;
    break;
  case 17:
    // VBIFd, VBIFq, VBITd, VBITq, VBSLd, VBSLq, VLD4LNd16, VLD4LNd32, VLD4LN...
    printOperand(MI, 3, STI, O); 
    break;
  case 18:
    // VLD1LNd16, VLD1LNd32, VLD1LNd8, VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8...
    printAddrMode6Operand(MI, 1, STI, O); 
    break;
  case 19:
    // VLD1LNd16_UPD, VLD1LNd32_UPD, VLD1LNd8_UPD
    printAddrMode6Operand(MI, 2, STI, O); 
    printAddrMode6OffsetOperand(MI, 4, STI, O); 
    return;
    break;
  case 20:
    // VLD1LNdWB_register_Asm_16, VLD1LNdWB_register_Asm_32, VLD1LNdWB_regist...
    printOperand(MI, 4, STI, O); 
    break;
  case 21:
    // VLD2LNd16, VLD2LNd32, VLD2LNd8, VLD2LNq16, VLD2LNq32
    printOperand(MI, 1, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 6, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 2, STI, O); 
    return;
    break;
  case 22:
    // VLD2LNd16_UPD, VLD2LNd32_UPD, VLD2LNd8_UPD, VLD2LNq16_UPD, VLD2LNq32_U...
    O << "]}, "; 
    printAddrMode6Operand(MI, 3, STI, O); 
    printAddrMode6OffsetOperand(MI, 5, STI, O); 
    return;
    break;
  case 23:
    // VLD3DUPd16_UPD, VLD3DUPd32_UPD, VLD3DUPd8_UPD, VLD3DUPq16_UPD, VLD3DUP...
    printAddrMode6OffsetOperand(MI, 6, STI, O); 
    return;
    break;
  case 24:
    // VLD3LNd16, VLD3LNd32, VLD3LNd8, VLD3LNq16, VLD3LNq32
    O << "], "; 
    printOperand(MI, 2, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 8, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 3, STI, O); 
    return;
    break;
  case 25:
    // VLD3LNd16_UPD, VLD3LNd32_UPD, VLD3LNd8_UPD, VLD3LNq16_UPD, VLD3LNq32_U...
    printAddrMode6Operand(MI, 4, STI, O); 
    printAddrMode6OffsetOperand(MI, 6, STI, O); 
    return;
    break;
  case 26:
    // VMLAslfd, VMLAslfq, VMLSslfd, VMLSslfq
    printVectorIndex(MI, 4, STI, O); 
    return;
    break;
  case 27:
    // VMULslfd, VMULslfq
    printVectorIndex(MI, 3, STI, O); 
    return;
    break;
  case 28:
    // VST2LNd16_UPD, VST2LNd32_UPD, VST2LNd8_UPD, VST2LNq16_UPD, VST2LNq32_U...
    printOperand(MI, 5, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 6, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 29:
    // VST4d16_UPD, VST4d32_UPD, VST4d8_UPD, VST4q16_UPD, VST4q32_UPD, VST4q8...
    printOperand(MI, 7, STI, O); 
    O << "}, "; 
    printAddrMode6Operand(MI, 1, STI, O); 
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 30:
    // t2ADCrs, t2ADDrs, t2ANDrs, t2BICrs, t2EORrs, t2ORNrs, t2ORRrs, t2RSBrs...
    printT2SOOperand(MI, 2, STI, O); 
    return;
    break;
  case 31:
    // t2ASRri, t2LSRri
    printThumbSRImm(MI, 2, STI, O); 
    return;
    break;
  case 32:
    // t2LDRD_PRE, t2STRD_PRE
    printT2AddrModeImm8s4Operand<true>(MI, 3, STI, O); 
    O << '!'; 
    return;
    break;
  case 33:
    // t2LDRDi8, t2STRDi8
    printT2AddrModeImm8s4Operand<false>(MI, 2, STI, O); 
    return;
    break;
  case 34:
    // t2STREX
    printT2AddrModeImm0_1020s4Operand(MI, 2, STI, O); 
    return;
    break;
  case 35:
    // tADDrSPi
    printThumbS4ImmOperand(MI, 2, STI, O); 
    return;
    break;
  }


  // Fragment 7 encoded into 4 bits for 12 unique commands.
  switch ((Bits >> 52) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADCrr, ADDrr, ANDrr, ASRi, ASRr, BICrr, EORrr, LSLi, LSLr, LSRi, LSRr,...
    return;
    break;
  case 1:
    // LDRD_POST, MLA, MLS, SBFX, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SML...
    O << ", "; 
    break;
  case 2:
    // MCR, t2MCR, t2MCR2
    printCImmediate(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    O << ", "; 
    printOperand(MI, 5, STI, O); 
    return;
    break;
  case 3:
    // MCRR, t2MCRR, t2MCRR2
    printOperand(MI, 3, STI, O); 
    O << ", "; 
    printCImmediate(MI, 4, STI, O); 
    return;
    break;
  case 4:
    // PKHBT, t2PKHBT
    printPKHLSLShiftImm(MI, 3, STI, O); 
    return;
    break;
  case 5:
    // PKHTB, t2PKHTB
    printPKHASRShiftImm(MI, 3, STI, O); 
    return;
    break;
  case 6:
    // SXTAB, SXTAB16, SXTAH, UXTAB, UXTAB16, UXTAH, t2SXTAB, t2SXTAB16, t2SX...
    printRotImmOperand(MI, 3, STI, O); 
    return;
    break;
  case 7:
    // USAT, t2USAT
    printShiftImmOperand(MI, 3, STI, O); 
    return;
    break;
  case 8:
    // VLD3d16, VLD3d16_UPD, VLD3d32, VLD3d32_UPD, VLD3d8, VLD3d8_UPD, VLD3q1...
    O << "}, "; 
    break;
  case 9:
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32, VST2LNd16, VST2L...
    O << '['; 
    break;
  case 10:
    // VST1LNd16_UPD, VST1LNd32_UPD, VST1LNd8_UPD
    printAddrMode6OffsetOperand(MI, 3, STI, O); 
    return;
    break;
  case 11:
    // t2LDRD_POST, t2STRD_POST
    printT2AddrModeImm8s4OffsetOperand(MI, 4, STI, O); 
    return;
    break;
  }


  // Fragment 8 encoded into 4 bits for 13 unique commands.
  switch ((Bits >> 56) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // LDRD_POST, STRD_POST
    printAddrMode3OffsetOperand(MI, 4, STI, O); 
    return;
    break;
  case 1:
    // MLA, MLS, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SMLALBT, SMLALD, SML...
    printOperand(MI, 3, STI, O); 
    break;
  case 2:
    // SBFX, UBFX, t2SBFX, t2UBFX
    printImmPlusOneOperand(MI, 3, STI, O); 
    return;
    break;
  case 3:
    // VLD3d16, VLD3d32, VLD3d8, VLD3q16, VLD3q32, VLD3q8
    printAddrMode6Operand(MI, 3, STI, O); 
    return;
    break;
  case 4:
    // VLD3d16_UPD, VLD3d32_UPD, VLD3d8_UPD, VLD3q16_UPD, VLD3q32_UPD, VLD3q8...
    printAddrMode6Operand(MI, 4, STI, O); 
    printAddrMode6OffsetOperand(MI, 6, STI, O); 
    return;
    break;
  case 5:
    // VLD4LNd16, VLD4LNd32, VLD4LNd8, VLD4LNq16, VLD4LNq32
    printNoHashImmediate(MI, 10, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 4, STI, O); 
    return;
    break;
  case 6:
    // VST2LNd16, VST2LNd32, VST2LNd8, VST2LNq16, VST2LNq32
    printNoHashImmediate(MI, 4, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 7:
    // VST3LNd16, VST3LNd32, VST3LNd8, VST3LNq16, VST3LNq32
    printNoHashImmediate(MI, 5, STI, O); 
    O << "], "; 
    printOperand(MI, 4, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 5, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 8:
    // VST3d16, VST3d32, VST3d8, VST3q16, VST3q32, VST3q8
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 9:
    // VST4LNd16, VST4LNd32, VST4LNd8, VST4LNq16, VST4LNq32
    printNoHashImmediate(MI, 6, STI, O); 
    O << "], "; 
    printOperand(MI, 4, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 6, STI, O); 
    O << "], "; 
    printOperand(MI, 5, STI, O); 
    O << '['; 
    printNoHashImmediate(MI, 6, STI, O); 
    O << "]}, "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 10:
    // VST4d16, VST4d32, VST4d8, VST4q16, VST4q32, VST4q8
    printOperand(MI, 5, STI, O); 
    O << "}, "; 
    printAddrMode6Operand(MI, 0, STI, O); 
    return;
    break;
  case 11:
    // t2SMLSLDX
    printOperand(MI, 2, STI, O); 
    return;
    break;
  case 12:
    // t2STLEXD, t2STREXD
    printAddrMode7Operand(MI, 3, STI, O); 
    return;
    break;
  }


  // Fragment 9 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 60) & 1) {
    // VLD4d16, VLD4d16_UPD, VLD4d32, VLD4d32_UPD, VLD4d8, VLD4d8_UPD, VLD4q1...
    O << "}, "; 
  } else {
    // MLA, MLS, SMLABB, SMLABT, SMLAD, SMLADX, SMLALBB, SMLALBT, SMLALD, SML...
    return;
  }


  // Fragment 10 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 61) & 1) {
    // VLD4d16_UPD, VLD4d32_UPD, VLD4d8_UPD, VLD4q16_UPD, VLD4q32_UPD, VLD4q8...
    printAddrMode6Operand(MI, 5, STI, O); 
    printAddrMode6OffsetOperand(MI, 7, STI, O); 
    return;
  } else {
    // VLD4d16, VLD4d32, VLD4d8, VLD4q16, VLD4q32, VLD4q8
    printAddrMode6Operand(MI, 4, STI, O); 
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *ARMInstPrinter::getRegisterName(unsigned RegNo) {
  assert(RegNo && RegNo < 289 && "Invalid register number!");

  static const char AsmStrs[] = {
  /* 0 */ 'D', '4', '_', 'D', '6', '_', 'D', '8', '_', 'D', '1', '0', 0,
  /* 13 */ 'D', '7', '_', 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', 0,
  /* 26 */ 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', 0,
  /* 39 */ 'd', '1', '0', 0,
  /* 43 */ 'q', '1', '0', 0,
  /* 47 */ 'r', '1', '0', 0,
  /* 51 */ 's', '1', '0', 0,
  /* 55 */ 'D', '1', '4', '_', 'D', '1', '6', '_', 'D', '1', '8', '_', 'D', '2', '0', 0,
  /* 71 */ 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', 0,
  /* 87 */ 'd', '2', '0', 0,
  /* 91 */ 's', '2', '0', 0,
  /* 95 */ 'D', '2', '4', '_', 'D', '2', '6', '_', 'D', '2', '8', '_', 'D', '3', '0', 0,
  /* 111 */ 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', 0,
  /* 127 */ 'd', '3', '0', 0,
  /* 131 */ 's', '3', '0', 0,
  /* 135 */ 'd', '0', 0,
  /* 138 */ 'q', '0', 0,
  /* 141 */ 'm', 'v', 'f', 'r', '0', 0,
  /* 147 */ 's', '0', 0,
  /* 150 */ 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', 0,
  /* 161 */ 'D', '5', '_', 'D', '7', '_', 'D', '9', '_', 'D', '1', '1', 0,
  /* 174 */ 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', 0,
  /* 188 */ 'R', '1', '0', '_', 'R', '1', '1', 0,
  /* 196 */ 'd', '1', '1', 0,
  /* 200 */ 'q', '1', '1', 0,
  /* 204 */ 'r', '1', '1', 0,
  /* 208 */ 's', '1', '1', 0,
  /* 212 */ 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', 0,
  /* 224 */ 'D', '1', '5', '_', 'D', '1', '7', '_', 'D', '1', '9', '_', 'D', '2', '1', 0,
  /* 240 */ 'd', '2', '1', 0,
  /* 244 */ 's', '2', '1', 0,
  /* 248 */ 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', 0,
  /* 260 */ 'D', '2', '5', '_', 'D', '2', '7', '_', 'D', '2', '9', '_', 'D', '3', '1', 0,
  /* 276 */ 'd', '3', '1', 0,
  /* 280 */ 's', '3', '1', 0,
  /* 284 */ 'Q', '0', '_', 'Q', '1', 0,
  /* 290 */ 'R', '0', '_', 'R', '1', 0,
  /* 296 */ 'd', '1', 0,
  /* 299 */ 'q', '1', 0,
  /* 302 */ 'm', 'v', 'f', 'r', '1', 0,
  /* 308 */ 's', '1', 0,
  /* 311 */ 'D', '6', '_', 'D', '8', '_', 'D', '1', '0', '_', 'D', '1', '2', 0,
  /* 325 */ 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', 0,
  /* 340 */ 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', 0,
  /* 355 */ 'd', '1', '2', 0,
  /* 359 */ 'q', '1', '2', 0,
  /* 363 */ 'r', '1', '2', 0,
  /* 367 */ 's', '1', '2', 0,
  /* 371 */ 'D', '1', '6', '_', 'D', '1', '8', '_', 'D', '2', '0', '_', 'D', '2', '2', 0,
  /* 387 */ 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', 0,
  /* 403 */ 'd', '2', '2', 0,
  /* 407 */ 's', '2', '2', 0,
  /* 411 */ 'D', '0', '_', 'D', '2', 0,
  /* 417 */ 'D', '0', '_', 'D', '1', '_', 'D', '2', 0,
  /* 426 */ 'Q', '1', '_', 'Q', '2', 0,
  /* 432 */ 'd', '2', 0,
  /* 435 */ 'q', '2', 0,
  /* 438 */ 'm', 'v', 'f', 'r', '2', 0,
  /* 444 */ 's', '2', 0,
  /* 447 */ 'f', 'p', 'i', 'n', 's', 't', '2', 0,
  /* 455 */ 'D', '7', '_', 'D', '9', '_', 'D', '1', '1', '_', 'D', '1', '3', 0,
  /* 469 */ 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', 0,
  /* 481 */ 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', 0,
  /* 497 */ 'd', '1', '3', 0,
  /* 501 */ 'q', '1', '3', 0,
  /* 505 */ 's', '1', '3', 0,
  /* 509 */ 'D', '1', '7', '_', 'D', '1', '9', '_', 'D', '2', '1', '_', 'D', '2', '3', 0,
  /* 525 */ 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', 0,
  /* 537 */ 'd', '2', '3', 0,
  /* 541 */ 's', '2', '3', 0,
  /* 545 */ 'D', '1', '_', 'D', '3', 0,
  /* 551 */ 'D', '1', '_', 'D', '2', '_', 'D', '3', 0,
  /* 560 */ 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', 0,
  /* 572 */ 'R', '2', '_', 'R', '3', 0,
  /* 578 */ 'd', '3', 0,
  /* 581 */ 'q', '3', 0,
  /* 584 */ 'r', '3', 0,
  /* 587 */ 's', '3', 0,
  /* 590 */ 'D', '8', '_', 'D', '1', '0', '_', 'D', '1', '2', '_', 'D', '1', '4', 0,
  /* 605 */ 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', 0,
  /* 621 */ 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', 0,
  /* 637 */ 'd', '1', '4', 0,
  /* 641 */ 'q', '1', '4', 0,
  /* 645 */ 's', '1', '4', 0,
  /* 649 */ 'D', '1', '8', '_', 'D', '2', '0', '_', 'D', '2', '2', '_', 'D', '2', '4', 0,
  /* 665 */ 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', 0,
  /* 681 */ 'd', '2', '4', 0,
  /* 685 */ 's', '2', '4', 0,
  /* 689 */ 'D', '0', '_', 'D', '2', '_', 'D', '4', 0,
  /* 698 */ 'D', '1', '_', 'D', '2', '_', 'D', '3', '_', 'D', '4', 0,
  /* 710 */ 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', 0,
  /* 722 */ 'd', '4', 0,
  /* 725 */ 'q', '4', 0,
  /* 728 */ 'r', '4', 0,
  /* 731 */ 's', '4', 0,
  /* 734 */ 'D', '9', '_', 'D', '1', '1', '_', 'D', '1', '3', '_', 'D', '1', '5', 0,
  /* 749 */ 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', 0,
  /* 761 */ 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', 0,
  /* 777 */ 'd', '1', '5', 0,
  /* 781 */ 'q', '1', '5', 0,
  /* 785 */ 's', '1', '5', 0,
  /* 789 */ 'D', '1', '9', '_', 'D', '2', '1', '_', 'D', '2', '3', '_', 'D', '2', '5', 0,
  /* 805 */ 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', 0,
  /* 817 */ 'd', '2', '5', 0,
  /* 821 */ 's', '2', '5', 0,
  /* 825 */ 'D', '1', '_', 'D', '3', '_', 'D', '5', 0,
  /* 834 */ 'D', '3', '_', 'D', '4', '_', 'D', '5', 0,
  /* 843 */ 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', 0,
  /* 855 */ 'R', '4', '_', 'R', '5', 0,
  /* 861 */ 'd', '5', 0,
  /* 864 */ 'q', '5', 0,
  /* 867 */ 'r', '5', 0,
  /* 870 */ 's', '5', 0,
  /* 873 */ 'D', '1', '0', '_', 'D', '1', '2', '_', 'D', '1', '4', '_', 'D', '1', '6', 0,
  /* 889 */ 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', 0,
  /* 905 */ 'd', '1', '6', 0,
  /* 909 */ 's', '1', '6', 0,
  /* 913 */ 'D', '2', '0', '_', 'D', '2', '2', '_', 'D', '2', '4', '_', 'D', '2', '6', 0,
  /* 929 */ 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', 0,
  /* 945 */ 'd', '2', '6', 0,
  /* 949 */ 's', '2', '6', 0,
  /* 953 */ 'D', '0', '_', 'D', '2', '_', 'D', '4', '_', 'D', '6', 0,
  /* 965 */ 'D', '3', '_', 'D', '4', '_', 'D', '5', '_', 'D', '6', 0,
  /* 977 */ 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', 0,
  /* 989 */ 'd', '6', 0,
  /* 992 */ 'q', '6', 0,
  /* 995 */ 'r', '6', 0,
  /* 998 */ 's', '6', 0,
  /* 1001 */ 'D', '1', '1', '_', 'D', '1', '3', '_', 'D', '1', '5', '_', 'D', '1', '7', 0,
  /* 1017 */ 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', 0,
  /* 1029 */ 'd', '1', '7', 0,
  /* 1033 */ 's', '1', '7', 0,
  /* 1037 */ 'D', '2', '1', '_', 'D', '2', '3', '_', 'D', '2', '5', '_', 'D', '2', '7', 0,
  /* 1053 */ 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', 0,
  /* 1065 */ 'd', '2', '7', 0,
  /* 1069 */ 's', '2', '7', 0,
  /* 1073 */ 'D', '1', '_', 'D', '3', '_', 'D', '5', '_', 'D', '7', 0,
  /* 1085 */ 'D', '5', '_', 'D', '6', '_', 'D', '7', 0,
  /* 1094 */ 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', 0,
  /* 1106 */ 'R', '6', '_', 'R', '7', 0,
  /* 1112 */ 'd', '7', 0,
  /* 1115 */ 'q', '7', 0,
  /* 1118 */ 'r', '7', 0,
  /* 1121 */ 's', '7', 0,
  /* 1124 */ 'D', '1', '2', '_', 'D', '1', '4', '_', 'D', '1', '6', '_', 'D', '1', '8', 0,
  /* 1140 */ 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', 0,
  /* 1156 */ 'd', '1', '8', 0,
  /* 1160 */ 's', '1', '8', 0,
  /* 1164 */ 'D', '2', '2', '_', 'D', '2', '4', '_', 'D', '2', '6', '_', 'D', '2', '8', 0,
  /* 1180 */ 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', 0,
  /* 1196 */ 'd', '2', '8', 0,
  /* 1200 */ 's', '2', '8', 0,
  /* 1204 */ 'D', '2', '_', 'D', '4', '_', 'D', '6', '_', 'D', '8', 0,
  /* 1216 */ 'D', '5', '_', 'D', '6', '_', 'D', '7', '_', 'D', '8', 0,
  /* 1228 */ 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', 0,
  /* 1240 */ 'd', '8', 0,
  /* 1243 */ 'q', '8', 0,
  /* 1246 */ 'r', '8', 0,
  /* 1249 */ 's', '8', 0,
  /* 1252 */ 'D', '1', '3', '_', 'D', '1', '5', '_', 'D', '1', '7', '_', 'D', '1', '9', 0,
  /* 1268 */ 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', 0,
  /* 1280 */ 'd', '1', '9', 0,
  /* 1284 */ 's', '1', '9', 0,
  /* 1288 */ 'D', '2', '3', '_', 'D', '2', '5', '_', 'D', '2', '7', '_', 'D', '2', '9', 0,
  /* 1304 */ 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', 0,
  /* 1316 */ 'd', '2', '9', 0,
  /* 1320 */ 's', '2', '9', 0,
  /* 1324 */ 'D', '3', '_', 'D', '5', '_', 'D', '7', '_', 'D', '9', 0,
  /* 1336 */ 'D', '7', '_', 'D', '8', '_', 'D', '9', 0,
  /* 1345 */ 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', 0,
  /* 1357 */ 'R', '8', '_', 'R', '9', 0,
  /* 1363 */ 'd', '9', 0,
  /* 1366 */ 'q', '9', 0,
  /* 1369 */ 'r', '9', 0,
  /* 1372 */ 's', '9', 0,
  /* 1375 */ 'R', '1', '2', '_', 'S', 'P', 0,
  /* 1382 */ 'p', 'c', 0,
  /* 1385 */ 'f', 'p', 'e', 'x', 'c', 0,
  /* 1391 */ 'f', 'p', 's', 'i', 'd', 0,
  /* 1397 */ 'i', 't', 's', 't', 'a', 't', 'e', 0,
  /* 1405 */ 's', 'p', 0,
  /* 1408 */ 'f', 'p', 's', 'c', 'r', 0,
  /* 1414 */ 'l', 'r', 0,
  /* 1417 */ 'a', 'p', 's', 'r', 0,
  /* 1422 */ 'c', 'p', 's', 'r', 0,
  /* 1427 */ 's', 'p', 's', 'r', 0,
  /* 1432 */ 'f', 'p', 'i', 'n', 's', 't', 0,
  /* 1439 */ 'f', 'p', 's', 'c', 'r', '_', 'n', 'z', 'c', 'v', 0,
  /* 1450 */ 'a', 'p', 's', 'r', '_', 'n', 'z', 'c', 'v', 0,
  };

  static const uint16_t RegAsmOffset[] = {
    1417, 1450, 1422, 1385, 1432, 1408, 1439, 1391, 1397, 1414, 1382, 1405, 1427, 135, 
    296, 432, 578, 722, 861, 989, 1112, 1240, 1363, 39, 196, 355, 497, 637, 
    777, 905, 1029, 1156, 1280, 87, 240, 403, 537, 681, 817, 945, 1065, 1196, 
    1316, 127, 276, 447, 141, 302, 438, 138, 299, 435, 581, 725, 864, 992, 
    1115, 1243, 1366, 43, 200, 359, 501, 641, 781, 144, 305, 441, 584, 728, 
    867, 995, 1118, 1246, 1369, 47, 204, 363, 147, 308, 444, 587, 731, 870, 
    998, 1121, 1249, 1372, 51, 208, 367, 505, 645, 785, 909, 1033, 1160, 1284, 
    91, 244, 407, 541, 685, 821, 949, 1069, 1200, 1320, 131, 280, 411, 545, 
    692, 828, 959, 1079, 1210, 1330, 6, 167, 317, 461, 597, 741, 881, 1009, 
    1132, 1260, 63, 232, 379, 517, 657, 797, 921, 1045, 1172, 1296, 103, 268, 
    284, 426, 566, 716, 849, 983, 1100, 1234, 1351, 32, 180, 347, 489, 629, 
    769, 560, 710, 843, 977, 1094, 1228, 1345, 26, 174, 340, 481, 621, 761, 
    1375, 290, 572, 855, 1106, 1357, 188, 417, 551, 701, 834, 968, 1085, 1219, 
    1336, 16, 150, 328, 469, 609, 749, 893, 1017, 1144, 1268, 75, 212, 391, 
    525, 669, 805, 933, 1053, 1184, 1304, 115, 248, 689, 825, 956, 1076, 1207, 
    1327, 3, 164, 314, 458, 593, 737, 877, 1005, 1128, 1256, 59, 228, 375, 
    513, 653, 793, 917, 1041, 1168, 1292, 99, 264, 953, 1073, 1204, 1324, 0, 
    161, 311, 455, 590, 734, 873, 1001, 1124, 1252, 55, 224, 371, 509, 649, 
    789, 913, 1037, 1164, 1288, 95, 260, 420, 704, 971, 1222, 19, 332, 613, 
    897, 1148, 79, 395, 673, 937, 1188, 119, 698, 965, 1216, 13, 325, 605, 
    889, 1140, 71, 387, 665, 929, 1180, 111, 
  };

  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
          "Invalid alt name index for register!");
  return AsmStrs+RegAsmOffset[RegNo-1];
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

bool ARMInstPrinter::printAliasInstr(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &OS) {
  const char *AsmString;
  switch (MI->getOpcode()) {
  default: return false;
  case ARM::ANDri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (ANDri rGPR:$Rd, rGPR:$Rn, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "bic$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (ANDri rGPR:$Rdn, rGPR:$Rdn, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "bic$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::BICri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (BICri rGPR:$Rd, rGPR:$Rn, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "and$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (BICri rGPR:$Rdn, rGPR:$Rdn, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "and$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::BKPT:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (BKPT 0)
      AsmString = "bkpt";
      break;
    }
    return false;
  case ARM::CMNri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (CMNri rGPR:$Rd, mod_imm_neg:$imm, pred:$p)
      AsmString = "cmp$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::CMPri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (CMPri rGPR:$Rd, mod_imm_neg:$imm, pred:$p)
      AsmString = "cmn$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::DMB:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (DMB 15)
      AsmString = "dmb";
      break;
    }
    return false;
  case ARM::DSB:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (DSB 15)
      AsmString = "dsb";
      break;
    }
    return false;
  case ARM::FCONSTD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (FCONSTD DPR:$Dd, vfp_f64imm:$val, pred:$p)
      AsmString = "fconstd$\xFF\x03\x01 $\x01, $\xFF\x02\x03";
      break;
    }
    return false;
  case ARM::FCONSTS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (FCONSTS SPR:$Sd, vfp_f32imm:$val, pred:$p)
      AsmString = "fconsts$\xFF\x03\x01 $\x01, $\xFF\x02\x03";
      break;
    }
    return false;
  case ARM::FMSTAT:
    if (MI->getNumOperands() == 2) {
      // (FMSTAT pred:$p)
      AsmString = "fmstat$\xFF\x01\x01";
      break;
    }
    return false;
  case ARM::HINT:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (HINT 0, pred:$p)
      AsmString = "nop$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 1) {
      // (HINT 1, pred:$p)
      AsmString = "yield$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 2) {
      // (HINT 2, pred:$p)
      AsmString = "wfe$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (HINT 3, pred:$p)
      AsmString = "wfi$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 4) {
      // (HINT 4, pred:$p)
      AsmString = "sev$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (HINT 5, pred:$p)
      AsmString = "sevl$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::ISB:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (ISB 15)
      AsmString = "isb";
      break;
    }
    return false;
  case ARM::LDMIA_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).getReg() == ARM::SP) {
      // (LDMIA_UPD SP, pred:$p, reglist:$regs)
      AsmString = "pop$\xFF\x02\x01 $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::MCR:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (MCR p_imm:$cop, imm0_7:$opc1, GPR:$Rt, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mcr$\xFF\x07\x01 $\xFF\x01\x05, $\x02, $\x03, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::MCR2:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (MCR2 p_imm:$cop, imm0_7:$opc1, GPR:$Rt, c_imm:$CRn, c_imm:$CRm, 0)
      AsmString = "mcr2 $\xFF\x01\x05, $\x02, $\x03, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::MLA:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(3).getReg())) {
      // (MLA GPRnopc:$Rd, GPRnopc:$Rn, GPRnopc:$Rm, GPRnopc:$Ra, pred:$p, cc_out:$s)
      AsmString = "mla$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return false;
  case ARM::MOVi:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (MOVi rGPR:$Rd, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "mvn$\xFF\x05\x02$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::MOVi16:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (MOVi16 GPR:$Rd, imm0_65535_expr:$imm, pred:$p)
      AsmString = "mov$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::MRC:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRwithAPSRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (MRC GPRwithAPSR:$Rt, p_imm:$cop, imm0_7:$opc1, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mrc$\xFF\x07\x01 $\xFF\x02\x05, $\x03, $\x01, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::MRC2:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRwithAPSRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (MRC2 GPRwithAPSR:$Rt, p_imm:$cop, imm0_7:$opc1, c_imm:$CRn, c_imm:$CRm, 0)
      AsmString = "mrc2 $\xFF\x02\x05, $\x03, $\x01, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::MRS:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (MRS GPRnopc:$Rd, pred:$p)
      AsmString = "mrs$\xFF\x02\x01 $\x01, cpsr";
      break;
    }
    return false;
  case ARM::MUL:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg())) {
      // (MUL GPRnopc:$Rd, GPRnopc:$Rn, GPRnopc:$Rm, pred:$p, cc_out:$s)
      AsmString = "mul$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::MVNi:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (MVNi rGPR:$Rd, mod_imm_not:$imm, pred:$p, cc_out:$s)
      AsmString = "mov$\xFF\x05\x02$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::RSBri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (RSBri GPR:$Rd, GPR:$Rm, 0, pred:$p, cc_out:$s)
      AsmString = "neg$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::SMLAL:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(3).getReg())) {
      // (SMLAL GPR:$RdLo, GPR:$RdHi, GPR:$Rn, GPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "smlal$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return false;
  case ARM::SMULL:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(3).getReg())) {
      // (SMULL GPR:$RdLo, GPR:$RdHi, GPR:$Rn, GPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "smull$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return false;
  case ARM::SRSDA:
    if (MI->getNumOperands() == 1) {
      // (SRSDA imm0_31:$mode)
      AsmString = "srsda $\x01";
      break;
    }
    return false;
  case ARM::SRSDA_UPD:
    if (MI->getNumOperands() == 1) {
      // (SRSDA_UPD imm0_31:$mode)
      AsmString = "srsda $\x01!";
      break;
    }
    return false;
  case ARM::SRSDB:
    if (MI->getNumOperands() == 1) {
      // (SRSDB imm0_31:$mode)
      AsmString = "srsdb $\x01";
      break;
    }
    return false;
  case ARM::SRSDB_UPD:
    if (MI->getNumOperands() == 1) {
      // (SRSDB_UPD imm0_31:$mode)
      AsmString = "srsdb $\x01!";
      break;
    }
    return false;
  case ARM::SRSIA:
    if (MI->getNumOperands() == 1) {
      // (SRSIA imm0_31:$mode)
      AsmString = "srsia $\x01";
      break;
    }
    return false;
  case ARM::SRSIA_UPD:
    if (MI->getNumOperands() == 1) {
      // (SRSIA_UPD imm0_31:$mode)
      AsmString = "srsia $\x01!";
      break;
    }
    return false;
  case ARM::SRSIB:
    if (MI->getNumOperands() == 1) {
      // (SRSIB imm0_31:$mode)
      AsmString = "srsib $\x01";
      break;
    }
    return false;
  case ARM::SRSIB_UPD:
    if (MI->getNumOperands() == 1) {
      // (SRSIB_UPD imm0_31:$mode)
      AsmString = "srsib $\x01!";
      break;
    }
    return false;
  case ARM::SSAT:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (SSAT GPRnopc:$Rd, imm1_32:$sat_imm, GPRnopc:$Rn, 0, pred:$p)
      AsmString = "ssat$\xFF\x05\x01 $\x01, $\xFF\x02\x07, $\x03";
      break;
    }
    return false;
  case ARM::STMDB_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).getReg() == ARM::SP) {
      // (STMDB_UPD SP, pred:$p, reglist:$regs)
      AsmString = "push$\xFF\x02\x01 $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::SUBri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (SUBri GPR:$Rd, GPR:$Rn, mod_imm_neg:$imm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (SUBri GPR:$Rd, GPR:$Rd, mod_imm_neg:$imm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::SXTAB:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (SXTAB GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxtab$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::SXTAB16:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (SXTAB16 GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxtab16$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::SXTAH:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (SXTAH GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxtah$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::SXTB:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (SXTB GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxtb$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::SXTB16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (SXTB16 GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxtb16$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::SXTH:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (SXTH GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "sxth$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::UMLAL:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(3).getReg())) {
      // (UMLAL GPR:$RdLo, GPR:$RdHi, GPR:$Rn, GPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "umlal$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return false;
  case ARM::UMULL:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(3).getReg())) {
      // (UMULL GPR:$RdLo, GPR:$RdHi, GPR:$Rn, GPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "umull$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\x03, $\x04";
      break;
    }
    return false;
  case ARM::USAT:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (USAT GPRnopc:$Rd, imm0_31:$sat_imm, GPRnopc:$Rn, 0, pred:$p)
      AsmString = "usat$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::UXTAB:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (UXTAB GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxtab$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::UXTAB16:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (UXTAB16 GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxtab16$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::UXTAH:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (UXTAH GPRnopc:$Rd, GPR:$Rn, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxtah$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::UXTB:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (UXTB GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxtb$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::UXTB16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (UXTB16 GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxtb16$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::UXTH:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (UXTH GPRnopc:$Rd, GPRnopc:$Rm, 0, pred:$p)
      AsmString = "uxth$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VACGEd:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VACGEd DPR:$Vd, DPR:$Vm, DPR:$Vn, pred:$p)
      AsmString = "vacle$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (VACGEd DPR:$Vd, DPR:$Vm, DPR:$Vd, pred:$p)
      AsmString = "vacle$\xFF\x04\x01.f32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VACGEq:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VACGEq QPR:$Vd, QPR:$Vm, QPR:$Vn, pred:$p)
      AsmString = "vacle$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (VACGEq QPR:$Vd, QPR:$Vm, QPR:$Vd, pred:$p)
      AsmString = "vacle$\xFF\x04\x01.f32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VACGTd:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VACGTd DPR:$Vd, DPR:$Vm, DPR:$Vn, pred:$p)
      AsmString = "vaclt$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (VACGTd DPR:$Vd, DPR:$Vm, DPR:$Vd, pred:$p)
      AsmString = "vaclt$\xFF\x04\x01.f32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VACGTq:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VACGTq QPR:$Vd, QPR:$Vm, QPR:$Vn, pred:$p)
      AsmString = "vaclt$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (VACGTq QPR:$Vd, QPR:$Vm, QPR:$Vd, pred:$p)
      AsmString = "vaclt$\xFF\x04\x01.f32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VADDD:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VADDD DPR:$Dd, DPR:$Dn, DPR:$Dm, pred:$p)
      AsmString = "faddd$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::VADDS:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VADDS SPR:$Sd, SPR:$Sn, SPR:$Sm, pred:$p)
      AsmString = "fadds$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::VBICiv2i32:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VBICiv2i32 DPR:$Vd, nImmSplatNotI32:$imm, pred:$p)
      AsmString = "vand$\xFF\x03\x01.i32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VBICiv4i16:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VBICiv4i16 DPR:$Vd, nImmSplatNotI16:$imm, pred:$p)
      AsmString = "vand$\xFF\x03\x01.i16 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VBICiv4i32:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VBICiv4i32 QPR:$Vd, nImmSplatNotI32:$imm, pred:$p)
      AsmString = "vand$\xFF\x03\x01.i32 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VBICiv8i16:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VBICiv8i16 QPR:$Vd, nImmSplatNotI16:$imm, pred:$p)
      AsmString = "vand$\xFF\x03\x01.i16 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VCGEfd:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEfd DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEfq:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEfq QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv16i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv16i8 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv2i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv2i32 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv4i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv4i16 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv4i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv4i32 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv8i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv8i16 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEsv8i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEsv8i8 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.s8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv16i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv16i8 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv2i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv2i32 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv4i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv4i16 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv4i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv4i32 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv8i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv8i16 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGEuv8i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGEuv8i8 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vcle$\xFF\x04\x01.u8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTfd:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTfd DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTfq:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTfq QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.f32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv16i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv16i8 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv2i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv2i32 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv4i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv4i16 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv4i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv4i32 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv8i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv8i16 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTsv8i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTsv8i8 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.s8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv16i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv16i8 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv2i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv2i32 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv4i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv4i16 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv4i32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv4i32 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u32 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv8i16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv8i16 QPR:$Qd, QPR:$Qm, QPR:$Qn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u16 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCGTuv8i8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VCGTuv8i8 DPR:$Dd, DPR:$Dm, DPR:$Dn, pred:$p)
      AsmString = "vclt$\xFF\x04\x01.u8 $\x01, $\x03, $\x02";
      break;
    }
    return false;
  case ARM::VCMPZD:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VCMPZD DPR:$val, pred:$p)
      AsmString = "fcmpzd$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::VCMPZS:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VCMPZS SPR:$val, pred:$p)
      AsmString = "fcmpzs$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::VLDRD:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VLDRD DPR:$Dd, addrmode5:$addr, pred:$p)
      AsmString = "vldr$\xFF\x04\x01.64 $\x01, $\xFF\x02\x08";
      break;
    }
    return false;
  case ARM::VLDRS:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VLDRS SPR:$Sd, addrmode5:$addr, pred:$p)
      AsmString = "vldr$\xFF\x04\x01.32 $\x01, $\xFF\x02\x08";
      break;
    }
    return false;
  case ARM::VMOVDRR:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VMOVDRR DPR:$Dn, GPR:$Rt, GPR:$Rt2, pred:$p)
      AsmString = "vmov$\xFF\x04\x01.f64 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::VMOVRRD:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VMOVRRD GPR:$Rt, GPR:$Rt2, DPR:$Dn, pred:$p)
      AsmString = "vmov$\xFF\x04\x01.f64 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::VMOVS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VMOVS SPR:$Sd, SPR:$Sm, pred:$p)
      AsmString = "vmov$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VMVNv2i32:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VMVNv2i32 DPR:$Vd, nImmVMOVI32Neg:$imm, pred:$p)
      AsmString = "vmov$\xFF\x03\x01.i32 $\x01, $\xFF\x02\x09";
      break;
    }
    return false;
  case ARM::VMVNv4i32:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VMVNv4i32 QPR:$Vd, nImmVMOVI32Neg:$imm, pred:$p)
      AsmString = "vmov$\xFF\x03\x01.i32 $\x01, $\xFF\x02\x09";
      break;
    }
    return false;
  case ARM::VRINTAD:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTAD DPR:$Dd, DPR:$Dm)
      AsmString = "vrinta.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTAND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTAND DPR:$Dd, DPR:$Dm)
      AsmString = "vrinta.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTANQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTANQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrinta.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTAS:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTAS SPR:$Sd, SPR:$Sm)
      AsmString = "vrinta.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTMD:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTMD DPR:$Dd, DPR:$Dm)
      AsmString = "vrintm.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTMND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTMND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintm.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTMNQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTMNQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrintm.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTMS:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTMS SPR:$Sd, SPR:$Sm)
      AsmString = "vrintm.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintn.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTNND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTNND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintn.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTNNQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTNNQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrintn.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTNS:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTNS SPR:$Sd, SPR:$Sm)
      AsmString = "vrintn.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTPD:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTPD DPR:$Dd, DPR:$Dm)
      AsmString = "vrintp.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTPND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTPND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintp.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTPNQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTPNQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrintp.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTPS:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTPS SPR:$Sd, SPR:$Sm)
      AsmString = "vrintp.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTRD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTRD DPR:$Dd, DPR:$Dm, pred:$p)
      AsmString = "vrintr$\xFF\x03\x01.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTRS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTRS SPR:$Sd, SPR:$Sm, pred:$p)
      AsmString = "vrintr$\xFF\x03\x01.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTXD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTXD DPR:$Dd, DPR:$Dm, pred:$p)
      AsmString = "vrintx$\xFF\x03\x01.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTXND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTXND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintx.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTXNQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTXNQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrintx.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTXS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTXS SPR:$Sd, SPR:$Sm, pred:$p)
      AsmString = "vrintx$\xFF\x03\x01.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTZD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTZD DPR:$Dd, DPR:$Dm, pred:$p)
      AsmString = "vrintz$\xFF\x03\x01.f64.f64	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTZND:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTZND DPR:$Dd, DPR:$Dm)
      AsmString = "vrintz.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTZNQ:
    if (MI->getNumOperands() == 2 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::QPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTZNQ QPR:$Qd, QPR:$Qm)
      AsmString = "vrintz.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VRINTZS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VRINTZS SPR:$Sd, SPR:$Sm, pred:$p)
      AsmString = "vrintz$\xFF\x03\x01.f32.f32	$\x01, $\x02";
      break;
    }
    return false;
  case ARM::VSETLNi32:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 1) {
      // (VSETLNi32 DPR:$Dd, GPR:$Rn, 1, pred:$p)
      AsmString = "fmdhr$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (VSETLNi32 DPR:$Dd, GPR:$Rn, 0, pred:$p)
      AsmString = "fmdlr$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VSQRTD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VSQRTD DPR:$Dd, DPR:$Dm, pred:$p)
      AsmString = "vsqrt$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VSQRTS:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (VSQRTS SPR:$Sd, SPR:$Sm, pred:$p)
      AsmString = "vsqrt$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::VSTRD:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VSTRD DPR:$Dd, addrmode5:$addr, pred:$p)
      AsmString = "vstr$\xFF\x04\x01.64 $\x01, $\xFF\x02\x08";
      break;
    }
    return false;
  case ARM::VSTRS:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (VSTRS SPR:$Sd, addrmode5:$addr, pred:$p)
      AsmString = "vstr$\xFF\x04\x01.32 $\x01, $\xFF\x02\x08";
      break;
    }
    return false;
  case ARM::VSUBD:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::DPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VSUBD DPR:$Dd, DPR:$Dn, DPR:$Dm, pred:$p)
      AsmString = "fsubd$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::VSUBS:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::SPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (VSUBS SPR:$Sd, SPR:$Sn, SPR:$Sm, pred:$p)
      AsmString = "fsubs$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2ADCrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ADCrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "adc$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2ADCrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ADCrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "adc$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2ADDri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ADDri GPRnopc:$Rd, GPRnopc:$Rn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2ADDri GPRnopc:$Rdn, GPRnopc:$Rdn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2ADDri12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ADDri12 GPRnopc:$Rd, GPR:$Rn, imm0_4095:$imm, pred:$p)
      AsmString = "add$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2ADDri12 GPRnopc:$Rdn, GPRnopc:$Rdn, imm0_4095:$imm, pred:$p)
      AsmString = "add$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2ADDrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ADDrr GPRnopc:$Rd, GPRnopc:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ADDrr GPRnopc:$Rdn, GPRnopc:$Rdn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2ADDrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ADDrs GPRnopc:$Rd, GPRnopc:$Rn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2ADDrs GPRnopc:$Rdn, GPRnopc:$Rdn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "add$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2ADR:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2ADR rGPR:$Rd, t2adrlabel:$addr, pred:$p)
      AsmString = "adr$\xFF\x03\x01 $\x01, $\xFF\x02\x0B";
      break;
    }
    return false;
  case ARM::t2ANDrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ANDrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "and$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2ANDrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ANDrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$shift, pred:$p, cc_out:$s)
      AsmString = "and$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2ASRri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ASRri rGPR:$Rd, rGPR:$Rn, imm_sr:$imm, pred:$p, cc_out:$s)
      AsmString = "asr$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\xFF\x03\x0C";
      break;
    }
    return false;
  case ARM::t2ASRrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ASRrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "asr$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2BICrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2BICrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "bic$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2BICrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2BICrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$shift, pred:$p, cc_out:$s)
      AsmString = "bic$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2CMNri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMNri GPRnopc:$Rn, t2_so_imm:$imm, pred:$p)
      AsmString = "cmn$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMNri rGPR:$Rd, t2_so_imm_neg:$imm, pred:$p)
      AsmString = "cmp$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2CMNzrr:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2CMNzrr GPRnopc:$Rn, rGPR:$Rm, pred:$p)
      AsmString = "cmn$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2CMNzrs:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMNzrs GPRnopc:$Rn, t2_so_reg:$shift, pred:$p)
      AsmString = "cmn$\xFF\x04\x01 $\x01, $\xFF\x02\x0A";
      break;
    }
    return false;
  case ARM::t2CMPri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMPri rGPR:$Rd, t2_so_imm_neg:$imm, pred:$p)
      AsmString = "cmn$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMPri GPRnopc:$Rn, t2_so_imm:$imm, pred:$p)
      AsmString = "cmp$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2CMPrs:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2CMPrs GPRnopc:$Rn, t2_so_reg:$shift, pred:$p)
      AsmString = "cmp$\xFF\x04\x01 $\x01, $\xFF\x02\x0A";
      break;
    }
    return false;
  case ARM::t2DMB:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (t2DMB 15, pred:$p)
      AsmString = "dmb$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::t2DSB:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (t2DSB 15, pred:$p)
      AsmString = "dsb$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::t2EORri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2EORri rGPR:$Rd, rGPR:$Rn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "eor$\xFF\x06\x02$\xFF\x04\x01.w $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2EORrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2EORrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "eor$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2EORrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2EORrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$shift, pred:$p, cc_out:$s)
      AsmString = "eor$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2HINT:
    if (MI->getNumOperands() == 3) {
      // (t2HINT imm0_239:$imm, pred:$p)
      AsmString = "hint$\xFF\x02\x01 $\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (t2HINT 0, pred:$p)
      AsmString = "nop$\xFF\x02\x01.w";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 1) {
      // (t2HINT 1, pred:$p)
      AsmString = "yield$\xFF\x02\x01.w";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 2) {
      // (t2HINT 2, pred:$p)
      AsmString = "wfe$\xFF\x02\x01.w";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (t2HINT 3, pred:$p)
      AsmString = "wfi$\xFF\x02\x01.w";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 4) {
      // (t2HINT 4, pred:$p)
      AsmString = "sev$\xFF\x02\x01.w";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (t2HINT 5, pred:$p)
      AsmString = "sevl$\xFF\x02\x01.w";
      break;
    }
    return false;
  case ARM::t2HVC:
    if (MI->getNumOperands() == 1) {
      // (t2HVC imm0_65535:$imm16)
      AsmString = "hvc	$\x01";
      break;
    }
    return false;
  case ARM::t2ISB:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 15) {
      // (t2ISB 15, pred:$p)
      AsmString = "isb$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::t2LDMDB:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDMDB GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "ldmdb$\xFF\x02\x01.w $\x01, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2LDMDB_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDMDB_UPD GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "ldmdb$\xFF\x02\x01.w $\x01!, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2LDMIA:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDMIA GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "ldm$\xFF\x02\x01 $\x01, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2LDMIA_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDMIA_UPD GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "ldm$\xFF\x02\x01 $\x01!, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2LDRBi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRBi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "ldrb$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2LDRBpci:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRBpci rGPR:$Rt, t2ldrlabel:$addr, pred:$p)
      AsmString = "ldrb$\xFF\x03\x01 $\x01, $\xFF\x02\x0E";
      break;
    }
    return false;
  case ARM::t2LDRBpcrel:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRBpcrel GPRnopc:$Rt, t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "ldrb$\xFF\x03\x01.w $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2LDRBs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRBs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "ldrb$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2LDRHi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRHi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "ldrh$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2LDRHpci:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRHpci rGPR:$Rt, t2ldrlabel:$addr, pred:$p)
      AsmString = "ldrh$\xFF\x03\x01 $\x01, $\xFF\x02\x0E";
      break;
    }
    return false;
  case ARM::t2LDRHpcrel:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRHpcrel GPRnopc:$Rt, t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "ldrh$\xFF\x03\x01.w $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2LDRHs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRHs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "ldrh$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2LDRSBi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSBi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "ldrsb$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2LDRSBpci:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSBpci rGPR:$Rt, t2ldrlabel:$addr, pred:$p)
      AsmString = "ldrsb$\xFF\x03\x01 $\x01, $\xFF\x02\x0E";
      break;
    }
    return false;
  case ARM::t2LDRSBpcrel:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSBpcrel GPRnopc:$Rt, t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "ldrsb$\xFF\x03\x01.w $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2LDRSBs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSBs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "ldrsb$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2LDRSHi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSHi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "ldrsh$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2LDRSHpci:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSHpci rGPR:$Rt, t2ldrlabel:$addr, pred:$p)
      AsmString = "ldrsh$\xFF\x03\x01 $\x01, $\xFF\x02\x0E";
      break;
    }
    return false;
  case ARM::t2LDRSHpcrel:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSHpcrel GPRnopc:$Rt, t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "ldrsh$\xFF\x03\x01.w $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2LDRSHs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRSHs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "ldrsh$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2LDRi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRi12 GPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "ldr$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2LDRpci:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRpci GPRnopc:$Rt, t2ldrlabel:$addr, pred:$p)
      AsmString = "ldr$\xFF\x03\x01 $\x01, $\xFF\x02\x0E";
      break;
    }
    return false;
  case ARM::t2LDRs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2LDRs GPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "ldr$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2LSLri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2LSLri rGPR:$Rd, rGPR:$Rn, imm0_31:$imm, pred:$p, cc_out:$s)
      AsmString = "lsl$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2LSLrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2LSLrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "lsl$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2LSRri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2LSRri rGPR:$Rd, rGPR:$Rn, imm_sr:$imm, pred:$p, cc_out:$s)
      AsmString = "lsr$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\xFF\x03\x0C";
      break;
    }
    return false;
  case ARM::t2LSRrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2LSRrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "lsr$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2MCR:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (t2MCR p_imm:$cop, imm0_7:$opc1, GPR:$Rt, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mcr$\xFF\x07\x01 $\xFF\x01\x05, $\x02, $\x03, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::t2MCR2:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (t2MCR2 p_imm:$cop, imm0_7:$opc1, GPR:$Rt, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mcr2$\xFF\x07\x01 $\xFF\x01\x05, $\x02, $\x03, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::t2MOVi16:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2MOVi16 rGPR:$Rd, imm256_65535_expr:$imm, pred:$p)
      AsmString = "mov$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2MRC:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRwithAPSRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (t2MRC GPRwithAPSR:$Rt, p_imm:$cop, imm0_7:$opc1, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mrc$\xFF\x07\x01 $\xFF\x02\x05, $\x03, $\x01, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::t2MRC2:
    if (MI->getNumOperands() == 8 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRwithAPSRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(5).isImm() &&
        MI->getOperand(5).getImm() == 0) {
      // (t2MRC2 GPRwithAPSR:$Rt, p_imm:$cop, imm0_7:$opc1, c_imm:$CRn, c_imm:$CRm, 0, pred:$p)
      AsmString = "mrc2$\xFF\x07\x01 $\xFF\x02\x05, $\x03, $\x01, $\xFF\x04\x06, $\xFF\x05\x06";
      break;
    }
    return false;
  case ARM::t2MRS_AR:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2MRS_AR GPR:$Rd, pred:$p)
      AsmString = "mrs$\xFF\x02\x01 $\x01, cpsr";
      break;
    }
    return false;
  case ARM::t2MUL:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (t2MUL rGPR:$Rn, rGPR:$Rm, rGPR:$Rn, pred:$p)
      AsmString = "mul$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2MVNi:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2MVNi rGPR:$Rd, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "mvn$\xFF\x05\x02$\xFF\x03\x01.w $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2MVNr:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2MVNr rGPR:$Rd, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "mvn$\xFF\x05\x02$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2MVNs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2MVNs rGPR:$Rd, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "mvn$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\xFF\x02\x0A";
      break;
    }
    return false;
  case ARM::t2ORNri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2ORNri rGPR:$Rdn, rGPR:$Rdn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "orn$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2ORNrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ORNrr rGPR:$Rdn, rGPR:$Rdn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "orn$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2ORNrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2ORNrs rGPR:$Rdn, rGPR:$Rdn, t2_so_reg:$shift, pred:$p, cc_out:$s)
      AsmString = "orn$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2ORRri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ORRri rGPR:$Rd, rGPR:$Rn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "orr$\xFF\x06\x02$\xFF\x04\x01.w $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2ORRrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2ORRrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "orr$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2ORRrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2ORRrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$shift, pred:$p, cc_out:$s)
      AsmString = "orr$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2PLDpci:
    if (MI->getNumOperands() == 3) {
      // (t2PLDpci t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "pld$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::t2PLIpci:
    if (MI->getNumOperands() == 3) {
      // (t2PLIpci t2ldr_pcrel_imm12:$addr, pred:$p)
      AsmString = "pli$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::t2REV:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2REV rGPR:$Rd, rGPR:$Rm, pred:$p)
      AsmString = "rev$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2REV16:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2REV16 rGPR:$Rd, rGPR:$Rm, pred:$p)
      AsmString = "rev16$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2REVSH:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2REVSH rGPR:$Rd, rGPR:$Rm, pred:$p)
      AsmString = "revsh$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2RORri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2RORri rGPR:$Rd, rGPR:$Rn, imm0_31:$imm, pred:$p, cc_out:$s)
      AsmString = "ror$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2RORrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2RORrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "ror$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2RSBri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2RSBri rGPR:$Rd, rGPR:$Rn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "rsb$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2RSBri rGPR:$Rdn, rGPR:$Rdn, t2_so_imm:$imm, pred:$p, cc_out:$s)
      AsmString = "rsb$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (t2RSBri rGPR:$Rd, rGPR:$Rm, 0, pred:$p, cc_out:$s)
      AsmString = "neg$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2RSBrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2RSBrr rGPR:$Rdn, rGPR:$Rdn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "rsb$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::t2RSBrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2RSBrs rGPR:$Rdn, rGPR:$Rdn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "rsb$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2SBCrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2SBCrr rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "sbc$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2SBCrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2SBCrs rGPR:$Rd, rGPR:$Rn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "sbc$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2SRSDB:
    if (MI->getNumOperands() == 3) {
      // (t2SRSDB imm0_31:$mode, pred:$p)
      AsmString = "srsdb$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::t2SRSDB_UPD:
    if (MI->getNumOperands() == 3) {
      // (t2SRSDB_UPD imm0_31:$mode, pred:$p)
      AsmString = "srsdb$\xFF\x02\x01 $\x01!";
      break;
    }
    return false;
  case ARM::t2SRSIA:
    if (MI->getNumOperands() == 3) {
      // (t2SRSIA imm0_31:$mode, pred:$p)
      AsmString = "srsia$\xFF\x02\x01 $\x01";
      break;
    }
    return false;
  case ARM::t2SRSIA_UPD:
    if (MI->getNumOperands() == 3) {
      // (t2SRSIA_UPD imm0_31:$mode, pred:$p)
      AsmString = "srsia$\xFF\x02\x01 $\x01!";
      break;
    }
    return false;
  case ARM::t2SSAT:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2SSAT rGPR:$Rd, imm1_32:$sat_imm, rGPR:$Rn, 0, pred:$p)
      AsmString = "ssat$\xFF\x05\x01 $\x01, $\xFF\x02\x07, $\x03";
      break;
    }
    return false;
  case ARM::t2STMDB:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STMDB GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "stmdb$\xFF\x02\x01.w $\x01, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2STMDB_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STMDB_UPD GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "stmdb$\xFF\x02\x01.w $\x01!, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2STMIA_UPD:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STMIA_UPD GPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "stm$\xFF\x02\x01 $\x01!, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::t2STRBi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRBi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "strb$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2STRBs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRBs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "strb$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2STRHi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRHi12 rGPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "strh$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2STRHs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRHs rGPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "strh$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2STRi12:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRi12 GPR:$Rt, t2addrmode_imm12:$addr, pred:$p)
      AsmString = "str$\xFF\x04\x01 $\x01, $\xFF\x02\x0D";
      break;
    }
    return false;
  case ARM::t2STRs:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2STRs GPR:$Rt, t2addrmode_so_reg:$addr, pred:$p)
      AsmString = "str$\xFF\x05\x01 $\x01, $\xFF\x02\x0F";
      break;
    }
    return false;
  case ARM::t2SUBS_PC_LR:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (t2SUBS_PC_LR 0, pred:$p)
      AsmString = "eret$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::t2SUBrr:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (t2SUBrr GPRnopc:$Rd, GPRnopc:$Rn, rGPR:$Rm, pred:$p, cc_out:$s)
      AsmString = "sub$\xFF\x06\x02$\xFF\x04\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2SUBrs:
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2SUBrs GPRnopc:$Rd, GPRnopc:$Rn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "sub$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\x02, $\xFF\x03\x0A";
      break;
    }
    if (MI->getNumOperands() == 7 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
      // (t2SUBrs GPRnopc:$Rdn, GPRnopc:$Rdn, t2_so_reg:$ShiftedRm, pred:$p, cc_out:$s)
      AsmString = "sub$\xFF\x07\x02$\xFF\x05\x01 $\x01, $\xFF\x03\x0A";
      break;
    }
    return false;
  case ARM::t2SXTAB:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2SXTAB rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "sxtab$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2SXTAB16:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2SXTAB16 rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "sxtab16$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2SXTAH:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2SXTAH rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "sxtah$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2SXTB:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2SXTB rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "sxtb$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::t2SXTB16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (t2SXTB16 rGPR:$Rd, rGPR:$Rm, 0, pred:$p)
      AsmString = "sxtb16$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2SXTB16 rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "sxtb16$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::t2SXTH:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2SXTH rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "sxth$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::t2TEQri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2TEQri GPRnopc:$Rn, t2_so_imm:$imm, pred:$p)
      AsmString = "teq$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2TEQrr:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2TEQrr GPRnopc:$Rn, rGPR:$Rm, pred:$p)
      AsmString = "teq$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2TEQrs:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2TEQrs GPRnopc:$Rn, t2_so_reg:$shift, pred:$p)
      AsmString = "teq$\xFF\x04\x01 $\x01, $\xFF\x02\x0A";
      break;
    }
    return false;
  case ARM::t2TSTri:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2TSTri GPRnopc:$Rn, t2_so_imm:$imm, pred:$p)
      AsmString = "tst$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2TSTrr:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2TSTrr GPRnopc:$Rn, rGPR:$Rm, pred:$p)
      AsmString = "tst$\xFF\x03\x01 $\x01, $\x02";
      break;
    }
    return false;
  case ARM::t2TSTrs:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::GPRnopcRegClassID).contains(MI->getOperand(0).getReg())) {
      // (t2TSTrs GPRnopc:$Rn, t2_so_reg:$shift, pred:$p)
      AsmString = "tst$\xFF\x04\x01 $\x01, $\xFF\x02\x0A";
      break;
    }
    return false;
  case ARM::t2USAT:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2USAT rGPR:$Rd, imm0_31:$sat_imm, rGPR:$Rn, 0, pred:$p)
      AsmString = "usat$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2UXTAB:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2UXTAB rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "uxtab$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2UXTAB16:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2UXTAB16 rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "uxtab16$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2UXTAH:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(2).getReg()) &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (t2UXTAH rGPR:$Rd, rGPR:$Rn, rGPR:$Rm, 0, pred:$p)
      AsmString = "uxtah$\xFF\x05\x01 $\x01, $\x02, $\x03";
      break;
    }
    return false;
  case ARM::t2UXTB:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2UXTB rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "uxtb$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::t2UXTB16:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg()) &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 0) {
      // (t2UXTB16 rGPR:$Rd, rGPR:$Rm, 0, pred:$p)
      AsmString = "uxtb16$\xFF\x04\x01 $\x01, $\x02";
      break;
    }
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2UXTB16 rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "uxtb16$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::t2UXTH:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).isReg() &&
        MRI.getRegClass(ARM::rGPRRegClassID).contains(MI->getOperand(1).getReg())) {
      // (t2UXTH rGPR:$Rd, rGPR:$Rm, rot_imm:$rot, pred:$p)
      AsmString = "uxth$\xFF\x04\x01 $\x01, $\x02$\xFF\x03\x10";
      break;
    }
    return false;
  case ARM::tASRri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (tASRri tGPR:$Rdm, cc_out:$s, tGPR:$Rdm, imm_sr:$imm, pred:$p)
      AsmString = "asr$\xFF\x02\x02$\xFF\x05\x01 $\x01, $\xFF\x04\x0C";
      break;
    }
    return false;
  case ARM::tBKPT:
    if (MI->getNumOperands() == 1 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (tBKPT 0)
      AsmString = "bkpt";
      break;
    }
    return false;
  case ARM::tHINT:
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 0) {
      // (tHINT 0, pred:$p)
      AsmString = "nop$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 1) {
      // (tHINT 1, pred:$p)
      AsmString = "yield$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 2) {
      // (tHINT 2, pred:$p)
      AsmString = "wfe$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 3) {
      // (tHINT 3, pred:$p)
      AsmString = "wfi$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 4) {
      // (tHINT 4, pred:$p)
      AsmString = "sev$\xFF\x02\x01";
      break;
    }
    if (MI->getNumOperands() == 3 &&
        MI->getOperand(0).isImm() &&
        MI->getOperand(0).getImm() == 5) {
      // (tHINT 5, pred:$p)
      AsmString = "sevl$\xFF\x02\x01";
      break;
    }
    return false;
  case ARM::tLDMIA:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg())) {
      // (tLDMIA tGPR:$Rn, pred:$p, reglist:$regs)
      AsmString = "ldm$\xFF\x02\x01 $\x01!, $\xFF\x04\x04";
      break;
    }
    return false;
  case ARM::tLSLri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (tLSLri tGPR:$Rdm, cc_out:$s, tGPR:$Rdm, imm0_31:$imm, pred:$p)
      AsmString = "lsl$\xFF\x02\x02$\xFF\x05\x01 $\x01, $\x04";
      break;
    }
    return false;
  case ARM::tLSRri:
    if (MI->getNumOperands() == 6 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
      // (tLSRri tGPR:$Rdm, cc_out:$s, tGPR:$Rdm, imm_sr:$imm, pred:$p)
      AsmString = "lsr$\xFF\x02\x02$\xFF\x05\x01 $\x01, $\xFF\x04\x0C";
      break;
    }
    return false;
  case ARM::tMOVi8:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(1).getReg() == ARM::CPSR &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 14 &&
        MI->getOperand(4).isImm() &&
        MI->getOperand(4).getImm() == 0) {
      // (tMOVi8 tGPR:$Rdn, CPSR, imm0_255:$imm, 14, 0)
      AsmString = "movs $\x01, $\x03";
      break;
    }
    return false;
  case ARM::tMOVr:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).getReg() == ARM::R8 &&
        MI->getOperand(1).getReg() == ARM::R8 &&
        MI->getOperand(2).isImm() &&
        MI->getOperand(2).getImm() == 14 &&
        MI->getOperand(3).isImm() &&
        MI->getOperand(3).getImm() == 0) {
      // (tMOVr R8, R8, 14, 0)
      AsmString = "nop";
      break;
    }
    return false;
  case ARM::tMUL:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (tMUL tGPR:$Rdm, s_cc_out:$s, tGPR:$Rn, pred:$p)
      AsmString = "mul$\xFF\x02\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::tRSB:
    if (MI->getNumOperands() == 5 &&
        MI->getOperand(0).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(0).getReg()) &&
        MI->getOperand(2).isReg() &&
        MRI.getRegClass(ARM::tGPRRegClassID).contains(MI->getOperand(2).getReg())) {
      // (tRSB tGPR:$Rd, s_cc_out:$s, tGPR:$Rm, pred:$p)
      AsmString = "neg$\xFF\x02\x02$\xFF\x04\x01 $\x01, $\x03";
      break;
    }
    return false;
  case ARM::tSUBspi:
    if (MI->getNumOperands() == 4 &&
        MI->getOperand(0).getReg() == ARM::SP) {
      // (tSUBspi SP, t_imm0_508s4_neg:$imm, pred:$p)
      AsmString = "add$\xFF\x03\x01 sp, $\x02";
      break;
    }
    return false;
  }

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '	' &&
         AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    OS << '\t';
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void ARMInstPrinter::printCustomAliasOperand(
         const MCInst *MI, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printPredicateOperand(MI, OpIdx, STI, OS);
    break;
  case 1:
    printSBitModifierOperand(MI, OpIdx, STI, OS);
    break;
  case 2:
    printFPImmOperand(MI, OpIdx, STI, OS);
    break;
  case 3:
    printRegisterList(MI, OpIdx, STI, OS);
    break;
  case 4:
    printPImmediate(MI, OpIdx, STI, OS);
    break;
  case 5:
    printCImmediate(MI, OpIdx, STI, OS);
    break;
  case 6:
    printImmPlusOneOperand(MI, OpIdx, STI, OS);
    break;
  case 7:
    printAddrMode5Operand<false>(MI, OpIdx, STI, OS);
    break;
  case 8:
    printNEONModImmOperand(MI, OpIdx, STI, OS);
    break;
  case 9:
    printT2SOOperand(MI, OpIdx, STI, OS);
    break;
  case 10:
    printAdrLabelOperand<0>(MI, OpIdx, STI, OS);
    break;
  case 11:
    printThumbSRImm(MI, OpIdx, STI, OS);
    break;
  case 12:
    printAddrModeImm12Operand<false>(MI, OpIdx, STI, OS);
    break;
  case 13:
    printThumbLdrLabelOperand(MI, OpIdx, STI, OS);
    break;
  case 14:
    printT2AddrModeSoRegOperand(MI, OpIdx, STI, OS);
    break;
  case 15:
    printRotImmOperand(MI, OpIdx, STI, OS);
    break;
  case 16:
    printCPSIMod(MI, OpIdx, STI, OS);
    break;
  }
}

#endif // PRINT_ALIAS_INSTR
