//LATCH: UTILIZANDO PARA ASIGNAR LOS WIRE A LOS REG AL MISMO TIEMPO

module latch (cable, salida);

	input [7:0]cable;
	output [7:0] salida;
	
	reg [7:0] salida;
	
	always @(posedge reloj) //siempre "at" (flanco positivo..)
		begin
			salida = cable;
		end
		
endmodule