#-----------------------------------------------------------
# Vivado v2023.1 (64-bit)
# SW Build 3865809 on Sun May  7 15:05:29 MDT 2023
# IP Build 3864474 on Sun May  7 20:36:21 MDT 2023
# SharedData Build 3865790 on Sun May 07 13:33:03 MDT 2023
# Start of session at: Tue Jan 21 18:09:20 2025
# Process ID: 14836
# Current directory: C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent21896 C:\Users\corra\Desktop\Digital Sysetms Architecture Projects\Sistema_lettura_elaborazione_scrittura_PO_PC\Sistema_lettura_elaborazione_scrittura_PO_PC.xpr
# Log file: C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC/vivado.log
# Journal file: C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC\vivado.jou
# Running On: LAPTOP-IUC6KUAA, OS: Windows, CPU Frequency: 2803 MHz, CPU Physical cores: 4, Host memory: 16856 MB
#-----------------------------------------------------------
start_gui
open_project {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC/Sistema_lettura_elaborazione_scrittura_PO_PC.xpr}
update_compile_order -fileset sources_1
launch_simulation -mode post-implementation -type timing
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
reset_simulation -simset sim_1 -mode post-implementation -type timing
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
launch_runs impl_1 -jobs 4
wait_on_run impl_1
close_design
launch_simulation -mode post-implementation -type timing
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
reset_simulation -simset sim_1 -mode post-synthesis -type timing
reset_simulation -simset sim_1 -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
reset_simulation -simset sim_1 -mode post-synthesis -type timing
reset_simulation -simset sim_1 -mode post-synthesis -type timing
reset_simulation -simset sim_1 -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
update_compile_order -fileset sim_1
update_compile_order -fileset sim_1
launch_simulation -mode post-synthesis -type timing
reset_simulation -simset sim_1 -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
close_design
launch_simulation -mode post-synthesis -type timing
launch_simulation -mode post-synthesis -type timing
launch_runs impl_1 -jobs 4
wait_on_run impl_1
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 4
wait_on_run synth_1
close_sim
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
add_bp {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC/Sistema_lettura_elaborazione_scrittura_PO_PC.srcs/sources_1/new/control_unit.vhd} 74
remove_bps -file {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC/Sistema_lettura_elaborazione_scrittura_PO_PC.srcs/sources_1/new/control_unit.vhd} -line 74
create_project Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD} -part xc7a100tcsg324-1
set_property board_part digilentinc.com:arty-a7-100:part0:1.1 [current_project]
file mkdir C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new
file mkdir C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new
add_files -norecurse {{C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/APPENDICE/CONTATORE_MOD_N/CONTATORE_MOD_N.srcs/sources_1/new/CONTATORE_MOD_N.vhd} {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/APPENDICE/ROM_N_8/ROM_N_8.srcs/sources_1/new/ROM_N_8.vhd} {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/APPENDICE/MEMORIA_N_4/MEMORIA_N_4.srcs/sources_1/new/MEMORIA_N_4.vhd}}
file mkdir C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new
file mkdir {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new}
close [ open {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new/Sistema_lettura_elaborazione_scrittura_board.vhd} w ]
add_files {{C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new/Sistema_lettura_elaborazione_scrittura_board.vhd}}
add_files -fileset constrs_1 -norecurse {{C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Nexys-A7-100T-Master.xdc}}
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top Sistema_lettura_elaborazione_scrittura_board [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
update_compile_order -fileset sources_1
close [ open {C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new/control_unit.vhd} w ]
add_files {{C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD/Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD.srcs/sources_1/new/control_unit.vhd}}
update_compile_order -fileset sources_1
add_files -norecurse {{C:/Users/corra/Desktop/Digital Sysetms Architecture Projects/Riconoscitore_sequenza/Riconoscitore_sequenza_board/Riconoscitore_sequenza_board.srcs/sources_1/new/Debouncer.vhd}}
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
current_project Sistema_lettura_elaborazione_scrittura_PO_PC
current_project Sistema_lettura_elaborazione_scrittura_PO_PC_BOARD
launch_runs impl_1 -jobs 4
wait_on_run impl_1
close_project
reset_run synth_1
launch_runs impl_1 -jobs 4
wait_on_run impl_1
launch_runs impl_1 -to_step write_bitstream -jobs 4
wait_on_run impl_1
reset_run impl_1 -prev_step 
close_sim
launch_simulation
reset_simulation -simset sim_1 -mode behavioral
launch_simulation
reset_run impl_1 -prev_step 
close_design
launch_simulation
source tb_Sistema_lettura_elaborazione_scrittura.tcl
close_sim
