用於多種規格的類比數位轉換器。因為對 
 
90
Multiband
Freq. Syn.
DAC
DAC
Digital
Signal
Processor
GSM
WCDMA
WiMax
GSM
WCDMA
WiMax
Duplexer
Transmitter
    Signal
LNA VGA
Multistandard
       ADC
Multistandard
       ADC
 
Figure 1. 多規格接收器架構 [2]。 
 
於各種不同的通訊規格，所需要的類比數
位轉換器也不同，Table I 是針對一些通訊
規格整理。本計畫與子計畫四協調合作，
共同涵蓋各種通訊規格，除了需應用子計
畫四之 sigma-delta 式類比數位轉換器的
GSM 系統之外，若要符合 Table I 其他規
格的要求，仍需要 Nyquist-rate 類比數位
轉換器並達到取樣頻率 400 MHz 以上，同
時具有 10 個位元以上的解析度。而本計
畫的目標則是設計一個可因應不同通訊
規格，進行不同解析度、轉換頻率的類比
數位轉換器，如此，才能實現ㄧ機多用的
期望且不遜於個別機體的功率表現。 
 
Table I 
 Channel BW Resolution
GSM 200kHz 14 bit 
WCDMA 3.84MHz 6-8 bit 
Wi-Fi 
11MHz/50MHz/ 
100MHz/400MHz 
8-10 bit 
WiMax 1.25MHz/28MHz 8-10 bit 
 
 以下是轉換器的三個目標，使用不同
架構進行設計，最後將之整合，達到降低
功率消耗的目的。首先是中高速的類比數
位轉換器以管線式類比數位轉換器架構
為主，使用閉迴路運算放大器以及使用減
低等效負載的技巧，減低管線式類比數位
轉換器所需功率消耗，並透過可調整的功
率放大器，在較低的取樣頻率下也能同步
減低電路功率損耗，以達到較為理想的功
率使用效率。其二是數位校正技術，以數
位的方式校正管線式類比數位轉換器運
算放大器的增益及線性度造成之誤差，提
高解析度。最後則是以數位方式將調變的
架構導入，如此才能在符合不同通訊系統
的要求下，達到較佳的功率表現。 
 
1.2 本篇報告結構 
本篇進度報告中，將針對所提出與使
用的電路架構進行報告，分成四大部分：
第一部分將報告改良後的傳統管線式類
比數位轉換器的電路架構、模擬結果與其
實驗量測結果；其二將針對數位的校正方
法進行報告，主要著重的部分為使用的演
算法與系統模擬所得到的成果；第三部分
則針對改良後的遞迴式類比數位轉換器
的電路架構、模擬結果與其實驗量測結
果；未來部分則是針對管線式架構與近年
來快速進步的連續漸進式(SAR)類比數位
轉換器進行分析比較，以能有較明確的未
來發展方向。 
 
II. 管線式類比數位轉換器
研究進度： 
2.1 概述 
Figure 2-1.為一個管線式類比數位轉
換器的組成架構：在管線式的工作方式
下，需要串疊數個有相同功用的轉換級，
每級中含一個次類比數位轉換器，將其類
比輸入訊號數位量化，再透過另一次數位
類比轉換器將已被量化部分與原輸入訊
號做相減並透過訊號放大器重新將此差
值訊號放大，以做為下一轉換級之輸入訊
號，同時將數位量化訊號送與數位電路處
理、重新組合，便可達到管線式類比數位
轉換器的運作方式。 
 
 在傳統式的類比數位轉換器中，上述
的訊號重新放大通常是透過一負迴授的
(b)MDAC 的設計 
Figure 2-5.為利用多路輸入架構概念
所設計的 MDAC。當 CK 為高態時，CH
一端接至一倍 Vin (i.e. Gm1R1=1)，Vin 對 CH
充電。當 CK 是 0 時，CH一端接至 Vref/2、
0 或是-Vref/2，另一端做保持的動作(i.e. 
Gm2R1= Gm4R2=1)。最後經由增益為 2 的放
大器，完成所需 2Vin ± Vref 或 2Vin 的運算結
果。 
 
G
m1 R1
CK
inV
G
m2
CK
CH
R2 Gm3
CK
G
m4
CK
cmV
-Vref
2
+Vref
2
0
outV2
out1
out2
ctrlV  
Figure 2-5. 多路輸入架構
(Multiplexed-input Architecture)。 
 
 
Figure 2-6. MDAC 電路圖。 
 
 
Figure 2-7. MDAC 電路控制時脈。 
 
Figure 2-6.是本計畫所設計的管線式
類比數位轉換器連續兩級的結構為了示
意清楚只繪出單端，CK1到CK4分別如
Figure 2-7.所示，當CK1與CK3同為高態
時，第一組中的三個電容正在對輸入訊號
做取樣，剩餘的由CK2操縱的一個電容則
與第二級由CK3操縱的電容共同幫助第二
級進行MDAC的減法，剩餘的由CK4操縱
的電容則可進行重新設定。反之，當CK1
與CK3同為低態時，各組中電容角色互
換，如此，由上級的回授電容所儲存的電
荷取代下級運算所需，則下級的取樣電容
量便能夠減小，等效的電容負載下降，又
不需額外增加電容的使用造成面積加
大，便能使電路的效能提升。 
 
(c)半負載架構 
 
 
Figure 2-8. 傳統管線式電路與半負載電
路的比較。 
 
 Figure 2-8.為此子計畫提出半負載電
路與傳統電路的比較：對於一般電路前級
的MDAC來說，下一級正在取樣其計算輸
出結果的電路都會造成一個電容性的負
載，而此負載往往限制了前級運算放大器
的充放電速度，成為一個電路速度上極為
重要的瓶頸；而半負載電路正是利用前級
電路運算輸出時，迴授電容也同時儲存了
次級所需要取樣的電壓值而加以利用，幫
助第二級的運算，也因此可減少第二級對
第一級所造成的負載效應，以提升電路的
速度。 
 
 Figure 2-9.為實現半負載電路的時序
圖，半負載電路其中有個重點在於當回授
電容正在次級幫助運算時，第一級電路此
出的架構並不增加任何時脈產生器設計
上的複雜度。 
 
2.3 佈局 
 Figure 2-12.為實現此半負載管線式
類比數位轉換器的佈局圖，如同之前所
述，由一個取樣保持電路、八級1.5位元類
比數位轉換器(兩級共用運算放大器)以及
一個快閃式轉換器組成，共32個外接點，
其中包含差動訊號輸入、偏壓點控制、數
位控制訊號以及電源輸入。 
 
 
Figure 2-11. 時脈產生器。 
 
 
Figure 2-12. 半負載類比數位轉換器佈
局。 
 
2.4 量測結果與結論 
 本子計畫電路設計使用 TSMC90nm
製程，預計達到的轉換速度為 200MHz，
解析度最高到 10 個位元。Table II 為佈局
前模擬所得到的結果，Table III 為佈局後
模擬所得到的結果，Table IV 則為實際實
驗量測所得到的結果。可發現實際實驗量
測結果與模擬結果有較大的落差，量測後
估計錯誤的來源有二：第一主要造成電路
的不良效應在觀察諧波後發現為偶次
項，主要的來源是由於實際電路長度較
長，對於同一轉換級內的差動兩路造成寄
生電阻較大的不匹配，而在電路模擬中忽
略了電阻的效應，也因此在量測中的結果
有明顯的落差，可在 Figure 12-13.中看出
單純雜訊與加上諧坡的比較，其中 SNR
更可到達 49.4dB 約 8 位元的準確度；第
二造成電路僅 8 位元的可能原因是在設計
電路時並未全盤考量運算放大器所產生
的雜訊，而實際量測時此效應無可避免，
因此使得雜訊到達-49.4dB。 
 
Table II 
製程 TSMC90nm 
系統電壓 類比 1V /數位 1V 
轉換速度 200MHz 
解析度 9.7bit 
輸入範圍 峰對峰 0.5V 
耗能 34.5mWatt 
FOM 0.21pJ/conversion 
 
Table III 
製程 TSMC90nm 
系統電壓 類比 1V /數位 1V 
轉換速度 200MHz 
解析度 9.5bit 
輸入範圍 峰對峰 0.5V 
耗能 38.4mWatt 
FOM 0.27pJ/conversion 
 
Table IV 
製程 TSMC90nm 
系統電壓 類比 1V /數位 1V 
轉換速度 160MHz 
解析度 6.9bit 
輸入範圍 峰對峰 0.5V 
電流切換，內部的節點不需要漫長的充放
電延遲後才進入工作狀態，使得電路在反
應上更快速。Figure 3-4.中的電阻除了作
為共模回饋(CMFB)外，兼有提升迴轉率
的功能[14]：當差動對切換時，不平衡的
電流量流過電阻造成電壓差，使輸出級電
流在暫態切換時增加。值得注意的是，雖
然整體放大器為兩級結構，但是由於電流
鏡負載之故，並不需要額外的頻率補償電
容。 
 
Figure 3-5.為此分割管線式ADC系統
架構圖，類比部份為一個以四級 1.5 位元
共享式 MDAC 加上一個 2 位元快閃式
ADC 所構成的 10 位元 ADC。其中前端四
級的輸出碼不經過數位誤差校正(DEC)邏
輯，待參數校正後，再與後端數位碼相
加。數位校正部份，則是以 Matlab 程式碼
實現。流程如下所述：未經校正的數位
碼，以一組初始參數值進行錯誤估計並組
合出數位校正所需要的資訊。差異值 ΔD
與上述資訊，利用最小均方誤差演算法
(LMS)[15]進行可適性程序，得到參數的更
新值。這些更新值便用以更新初始參數
值，將數位碼重新組合，移除線性誤差以
及兩通道間的訊號增益誤差。為了降低系
統的複雜度，計劃中大量地使用冗餘二元
數運算 (RSD) 與對照表 (Lookup table, 
L.U.T)。 
 
 
Figure 3-3. 以電流切換式放大器實現共
享技巧 
 
Figure 3-4. 電流切換式電流鏡放大器 
 
 
Figure 3-5. 硬體架構 
 
3.3 背景線性校正演算法 
類比輸入訊號經過取樣保持電路
後，進入類比數位轉換器，得到數位碼 D，
配合上適當的位元權重 (bit weighting) 
W，計算得到數位化後的輸入 Din。當類
比數位轉換器存在著誤差 (線性 /非線
性)，此時數位碼輸出為 D’。很明顯地，
若是使用相同的權重 W，可預期最後數位
化結果 Din’= Din+E。其中，E 為不正確的
權重 W 所導致的錯誤量，如 Figure 3-6.
所示。 
 
SHA ADC W D
D
in
TV inD
SHA ADC(e) W D’
D’
in
TV inD + E 
Figure 3-6. 轉換器錯誤校正概念圖 
 
換個角度來說，我們可將轉換器視為
通訊系統中的頻道(channel)角色。而轉換
器的線性誤差可類比成訊號經過頻道的
( ) ( )
( ) ( ) 1222
2
2211
1
21
21
AAAA
A
AAAA
A
eSDKeSDKx
e
eSDKeSDKx
e
⋅−−⋅=Δ∂
∂
⋅−−⋅=Δ∂
∂
 
式十 
 
 
式十一 
 
在方程式十一中，步進參數(step-size) 
μ決定了收斂速度與收斂準度之間的取
捨。對照圖二，固定的數位權重作為估計
係數 ASDK 、 BSDK 之用；最小均方數位權
重，則隨著一次一次的迭代，將數位估計
值修正至正確的類比實際值。 
 
Table V 佈局後模擬規格與實測結果 
 佈局後模擬 實測 
製程 TSMC 0.35μm 2P4M CMOS 
供應電壓 3.0 V 
晶片面積 
核心面積 
3.81 mm2 
1.64 mm2 
解析度 10 bit 
轉換速率 50 MS/s 
輸入範圍 2.0 伏(峰對峰差動值) 
微分非線性 
積分非線性 
n/a 
n/a 
0.92 LSB 
1.50 LSB 
SNDR@1MHz 
SFDR@1MHz 
60.1 dB 
71.2 dB 
55.2 dB 
67.0 dB 
SNDR@20MHz 
SFDR@20MHz 
59.5 dB 
68.7 dB 
53.8 dB 
63.7 dB 
[電流消耗] 
類比核心 
數位 
參考緩衝器 
輸出驅動器 
 
11 mA 
5 mA 
4 mA 
2 mA 
 
10 mA 
5 mA 
4 mA 
2 mA 
FoM 1.08pJ/conv. 1.88pJ/conv.
 
3.4 量測結果與結論 
Table V 為量測與模擬結果的比較。測
試儀器的設定，如 Figure 3-8.所示：
HP8648C 產生所需的時脈，而 Agilent 
E4422B 產生測試所需要的單頻訊號。為
了同步取樣，避免頻譜分析時發生裙側
(skirt)的現象，兩台訊號產生器之間以
10MHz 的訊號同步之。 
 
 
Figure 3-8. 量測儀器與設定 
 
 
    (a)                     (b) 
Figure 3-9. (a)校正前 (b)校正後 頻譜
(4096 點 FFT) 
 
Agilent E3646A 產生 5 伏電壓，經由
LM317 三端穩壓 IC[17]產生 3 伏之操作電
壓。而管線式 ADC 所需要的參考電壓，
為了達到 0.1%的精確度，本計劃使用
MAX-6066B 與 MAX-4252 的組合產生
[18]。待測物(分割管線式 ADC)的數位輸
出 (DA[13:0] 與 DB[13:0]) 與 觸 發 訊 號
CKO，由 P6418 探棒擷取，利用 TLA5203
邏輯分析儀儲存後在個人電腦上進行校
正與效能的評估。 
 
在輸入訊號為 1MHz、轉換速率為
50MS/s 的設定下，未校正的頻譜輸出，如
Figure 3-9. (a)所示。大量的諧波失真使得
SNDR 與 SFDR 僅有 35.3dB 與 37.3dB，
有效位元數為 5.57 位元。當此 ADC 經過
( )x
e
xee
A
old
A
new
A Δ∂
∂⋅Δ⋅−=
2,1
2,12,1 μ
頻率難以提高。 
S/H
Vref
-Vref
  Shift 
Register Output
x2
Vin
 
Figure 4-1. 遞迴式類比數位轉換器架構 
 
V ref
C/2
Vin
C
C/2
C
Vres
Sample Evaluation
D
 
 
Figure 4-2. 提出的餘值(Residue)產生器 
 
4.2 系統架構 
在進行此計畫的遞迴式類比數位轉
換器介紹之前，首先簡介其內部核心的電
路工作原理。Figure 4-2.是所提出的乘二
電路，用於產生遞迴式類比數位轉換器進
行運算時，所需要的殘值電壓 (residue 
voltage)。Figure 4-2.應用了部分正迴授的
概念，來達到所需的電壓增益。如果假設
在放大器的輸入端所儲存的電荷在取樣
(sample)以及殘值計算(evaluation)模式下
守恆，則在殘值計算模式下時的輸出電壓
Vres 就為， 
2 2in ref res res
C CV C DV V C V× + × = × − ×
, 
2res in refV V DV= + .                  
       式十二 
其中的 D 就可以代表遞迴式轉換器內部
之類比數位轉換器對輸入訊號做的量化
值。若 D 為-1，0 以及+1，則式十二就是
傳統 1.5-bit 架構的殘值計算公式。 
而當在殘值計算模式下，如果迴圈穩定，
則儲存於回授路徑上電容之電荷為
CVres，因此與傳統的切換電容電路不
同，此電路不額外使用電容來儲存殘值電
壓，而是使用回授的電容來保存信號。而
在每次計算時，只要透過正回授的電容注
入相應的參考電荷，就可以完成殘值計
算。因此，當放大器計算殘值電壓時，同
時也完成了信號取樣。 
Figure 4-3.就是應用前述電路完成之
遞迴式類比數位轉換器架構圖。此轉換器
含有一個運算放大器，一組 1.5-bit 之類比
VresVin
Tracking MDAC Evaluation 1
Vref+
Vcm
Vref-
1.5b
T T
E1
E2
E3
E4
E5
E6
E7C_net1
C_net2
Vref+
Vcm
Vref-
C_net1
Vref+
Vcm
Vref-
MDAC Evaluation 2
Vref+
Vcm
Vref-
1.5b
Vres
C_net2 C_net1 C_net2 C_net1 C_net2
T : Tracking
EN : N    Evaluation
th
CK
4 CK Periods  
Figure 4-3. 提出的遞迴式類比數位轉換器架構 
結果對各種不同轉換頻率整理作圖；而
Figure 4-8.則是 ADC 固定操作在 50 
MS/s，觀察輸入訊號的頻率與 SNDR 變化
之結果整理。由此兩圖可看出，當轉換頻
率提高至 60 MS/s 時，SNDR 的表現就變
差，原因可能是因為內部之運算放大器無
法在如此短的時間內準確地完成殘值信
號計算。但是相對地，SNDR 對輸入信號
頻率之變化則是沒有太大的影響，當信號
頻率提高至 100 MHz 時，SNDR 也只降低
了 1.9 dB。 
 
45 50 55 60 65 70
40
45
50
55
60
65
70
Sampling Frequency (MHz)
(d
B
)
SNDR v.s. Sampling Freq. (f in = 1 MHz)
SNDR
SFDR
 
Figure 4-7. 動態效能 v.s. 取樣頻率 
 
0 20 40 60 80 100
40
45
50
55
60
65
70
Input Frequency (MHz)
(d
B
)
SNDR v.s. Input Freq. (f
s
 = 50 MHz)
SNDR
SFDR
 
 
Figure 4-8. 動態效能 v.s. 輸入頻率 
 
Table VI 則是此電路的量測結果整
理。所使用的供應電源電壓為 1 伏特，整
體電路的功率消耗約為 10.9 mW，其中包
含了參考電壓緩衝器(reference buffer)的 4 
mW。核心的轉換器電路則大約消耗 6.9 
mW。 
 
Table VI. Performance summary table. 
Resolution
SNDR @ f   = 1 MHz
Power Consumption
Supply Voltage
9 bit
50.5 dB
1 V
10.9 mW
Die Area 0.74 mm
2
- Active(w/o buffers) 0.019 mm
2
Conversion Rate 50 MHz
in
           @ f   = 20 MHz 50.2 dBin
           @ f   = 50 MHz 50.1 dBin
           @ f   = 99 MHz 48.6 dBin
DNL 0.43/-0.47 LSB
INL 0.63/-0.60 LSB
Signal Swing 500 mVdpp
Technology 90-nm CMOS
- Core Converter 6.9 mW
- Reference Buffer 4 mW
 
 
4.4 結論 
在這個計畫中，我們提出使用部分
正回授的電路進行遞迴式類比數位轉換
器的設計。而此遞迴式類比數位轉換器，
殘值計算以及取樣的相位結合，因此只需
要四個時脈週期，就可完成九位元的轉
換，與需要十個時脈週期的傳統架構相
較，轉換延遲時間大幅縮短。提出之架構
也於九十奈米製程中實現；電路核心所需
要的晶片面積只有 0.02 平方毫米，是目前
相似解析度的類比數位轉換器裡，晶片面
積最小的設計。實驗量測結果顯示，當轉
換頻率為 50 MHz 時，SNDR 約為 50.5 
dB，而核心電路功率消耗約為 6.9 mW。 
 
V. 導管式與連續漸進式類
匹配在導管式電路中主要造成轉換級中
放大增益的誤差與內部次數位類比數位
轉換的誤差；而在連續漸進式架構中則造
成堆疊出的比較電壓有誤差。接著，藉由
Matlab 等軟體，將 Figure 5-3.中各電容值
假設成一常態分布的隨機變數，其標準差
與平均值的比例與平均值的平方根成反
比，也就是說，當使用電容值越大時，電
路能有較好的匹配與訊號處理的精確
度。最後，透過多次的隨機變數產生多組
的電容陣列，並利用這些陣列去轉換一輸
入弦波訊號，如此，便能觀察與印證電容
所需使用的大小。 
 
Table VII 為針對電容匹配在不同架
構、不同解析度下所進行的模擬結果，C0
是一個標準差與平均值比值為 0.05 的常
態分布變數：其中，可以觀察到每級 1.5
位元的導管式類比數位轉換器與傳統的
連續漸進式電路在總電容的使用上幾乎
是相等的；而在連續漸進式電路的不同架
構中，又以傳統的電路操作能有較佳的電
容使用效率。 
 
此外，針對各電容的不匹配所造成的
不良效應，亦可以由估計其所造成的訊雜
比得到印證，下列式十三、十四所得到的
結果為： 
1SNDR 20log 10log 1
2
5.05 .
⎡ ⎤⎛ ⎞ ⎛ ⎞≅ − − −⎢ ⎥⎜ ⎟ ⎜ ⎟⎝ ⎠⎝ ⎠ ⎢ ⎥⎣ ⎦
+
N
dB
σ
μ  
式十三 
120 1SNDR 20log 10log
21 2
1.76 .
−⎡ ⎤⎛ ⎞ ⎛ ⎞≅ − − −⎢ ⎥⎜ ⎟ ⎜ ⎟⎝ ⎠⎝ ⎠ ⎢ ⎥⎣ ⎦
+
N
dB
σ
μ  
式十四 
 
其中，μ 與 σ 代表電路中最大電容的平均
值與標準差，N 則代表預計的解析度，可
發現只有在量化所造成的雜訊能量遠大
於上述電容所造成的雜訊能量時，才能得
到所希望的解析度。 
 
Table VII. 各架構所需的總電容量 
1.5b
Pipelined
2.5b 
Pipelined
Conv.
SAR
Mono.
SAR 
C2C
SAR
2b/Stage
SAR 
8-bit
9-bit
10-bit
11-bit
12-bit
tot     0log(C    /C  )
ENOB
Bridged
SAR
3.61 3.01 3.61 3.614.21 4.21
4.21 3.31 4.21 4.214.82 4.82
4.82 3.91 4.82 4.825.42 5.12
5.42 4.82 5.42 5.426.02 6.02
6.02 5.42 6.02 6.026.92 6.62
3.91
4.52
4.82
5.72
6.32
 
 
5.3 功率損耗 
 根據前述的結果對導管式電路與連
續漸進式電路做更進一步的分析，建立在
兩者總面積相同時，對其核心電路、輸入
端的驅動電路以及穩定參考電壓的穩定
電路的分析與探討。Figure 5-4.是此次分
析主要採用的小訊號模型，其中，由於導
管式類比訊號轉換器在每個轉換級皆須
要重新增強餘值訊號，故需要一個運算放
大器進行乘上增益的動作，此運算放大器
耗用了絕大部分核心電路的功率，而連續
漸進式電路並沒運用此種電路，故以此做
為兩者核心電路使用功率上的差值，而此
功率的計算，是透過假設運算放大器為一
個主要極點的電路，其中的 gm不只掌握了
電路的頻寬，同時也與功率損耗成正比，
故透過功率逐漸增加的模擬，可找出適當
的功率損耗。 
 
 Figure 5-4(b).的電路為參考電壓的穩
壓電路，參考電壓不只影響著比較基準的
準確度，同時更影響著量化之後的值，其
主要原因是量化時會加上或減去部分參
考的值，若不能有一穩定輸出的電壓源，
則電路無法正常運作。因此，透過一個負
迴授的穩壓輸出電路，在大量電荷因電容
切換造成電壓大幅跳動的時候，能夠迅速
將電壓拉回原本的預設值，也因此此電路
是，C2C 連續漸進式電路在功率損耗上較
傳統電路更少，但由於其電容匹配的要求
較高，會使用更大的面積，有時甚至需要
後端數位校正，因此，對於較高的解析度
要求時，兩者電路仍需更進一步的斟酌。 
 
VI. 參考文獻： 
[1] A. A. Abidi, “The Path to the 
Software-Defined Radio Receiver,” 
IEEE J. Solid-State Circuits, vol. 42, 
no. 5, pp. 954-966, May, 2007. 
[2] A. Rusu, D. Rodriguez de Llera 
Gonzalez and M. Ismail, “Recon- 
figurable ADCs enable smart radios for 
4G wireless connectivity,” IEEE Cir- 
cuits and Devices Magazine, vol. 22, 
pp. 6-11, May/June 2006. 
[3] J. McCreay and P. Gray, “All-MOS 
Charge Redistribution Analog- 
to-Digital Conversion Techniques – 
Part I,” IEEE J. Solid-State Circuits, 
vol. 10, no. 6, pp. 371-379, Dec., 1975. 
[4] J. Craninckx and G. Van der Plas, “A 
65fJ/Conversion-Step 0-to-50MS/s 0- 
to-0.7mW 9b Charge-Sharing SAR 
ADC in 90nm Digital CMOS,” ISSCC 
Dig. Tech. Papers, pp. 246-247, Feb., 
2007. 
[5]  B. Murmann and B. E. Boser, “A 12-bit 
75-MS/s Pipelined ADC Using Open- 
Loop Residue Amplification,” IEEE J. 
Solid-State Circuits, vol. 38, no. 12, 
Dec., 2003. 
[6]  P. Petschacher et al., ”A 10-b 75-MSPS 
Subranging A/D Converter with Inte- 
grated Sample and Hold,” in IEEE J. 
Solid-State Circuits, vol. 25, pp. 
1339-1346, Dec. 1990. 
[7]  D-L Shen and T-C Lee, “A 6-b 
800-MS/s Pipelined A/D Converter 
with Open-Loop Amplifiers,” IEEE J. 
Solid-State Circuits, vol. 42, pp. 
258-268, Feb., 2007. 
[8] J. McNeill, M.C.W. Coln and B.J. 
Larivee, ” "Split ADC" architecture for 
deterministic digital background cali- 
bration of a 16-bit 1-MS/s ADC,” IEEE 
J. Solid-State Circuits, vol. 40, pp. 
2437-2445, Dec., 2005. 
[9] Andrew M. Abo and Paul R. Gray, “A 
1.5-V, 10-bit, 14.3-MS/s CMOS 
Pipeline Analog-to-Digital Converter,” 
IEEE J. Solid-State Circuits, vol. 34, 
pp. 599-606, May, 1999. 
[10] Brian P. Ginsburg and Anantha P. 
Chandrakasan, “500-MS/s 5-bit ADC 
in 65-nm CMOS With Split Capacitor 
Array DAC,” IEEE J. Solid-State 
Circuits, vol. 42, pp. 739-747, April, 
2007. 
[11] Byung-Geun Lee and Robin M. 
Tsang, ”A 10-bit 50 MS/s Pipelined 
ADC With Capacitor-Sharing and 
Variable-gm Opamp,” IEEE J. Solid- 
State Circuits, vol. 44, pp 883-890, 
March 2009. 
[12] J. McNeill, M. Coln, and B. Larivee, 
“Split-ADC” architecture for deter- 
ministic digital background calibration 
of a 16b 1MS/s ADC,” ISSCC Dig. 
Tech. Papers, pp. 276–278, Feb.2005. 
[13] P. Y. Wu, V. S. L. Cheung, and H. 
Luong, “A 1-V 100MS/s 8-bit CMOS 
switched-opamp pipelined ADC using 
loading-free architecture,” IEEE JSSC, 
vol. 42, pp.730-738, Apr. 2007. 
[14] B. Razavi, Design of Analog CMOS 
Integrated Circuits. New York: 
McGraw-Hill, 2001, pp. 303– 324. 
[15] S.S Haykin, Adaptive Filter Theory, 3rd 
edition, Upper Saddle River, NJ: 
出席國際會議報告  
出席人員：李泰成  
 
會議名稱：2011 國際固態電路會議(International Solid-State Circuits 
Conference)  
 
2011年國際固態電路會議於2月20日至24日在美國加州舊金山舉
行，主題為"Electronics for Healthy Living"。此會議主要世界最新固態
電路設計。ISSCC是IEEE固態電子電路社會贊助的最重要學術會議之
一，每年所發表的文章均為工業界，如Texas Instruments、Intel、Analog 
Devices及學術界，如UC Berkeley、Stanford University的重要研究成
果。今年共選出兩百多篇傑出的論文於大會中報告，接受率僅三成左
右。其嚴謹的審核態度亦是該會議受到工業界及學術界重視的主要因
素之一。 
此議程共分為28個Session加以進行。本人參加 Nyquist-Rate Data 
Converters、RF Techniques及PLLs等Sessions，了解目前最新的研究成
果，並與現場發表論文的研究者互相交換意見，獲益良多。 
今年ISSCC，邀請了許多工業界著名公司的研究人員發表他們對於當
前電路發展的現況、種類及未來的展望等。以工業界的眼光提出他們
的看法，可以提供習慣以學術眼光來看待事情的我們帶來不同的思維
及刺激。其中和我的研究領域有相當密切關係的是Broadcom 研究團隊
所發表” An 800MS/s Dual-Residue Pipeline ADC in 40nm CMOS”，利用
Dual-residue amplifier技術，達到功率與速度之最化，此技術為極具創
新性。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/17
國科會補助計畫
計畫名稱: 子計畫三：適用於軟體無線電之數位輔助、多規格及高效率的類比數位轉換
器設計(3/3)
計畫主持人: 李泰成
計畫編號: 99-2220-E-002-009- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 一篇 ISSCC 
2. 一篇 IEEE Journal of solid-State Circuits 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
