{
    "vhdl_entity": {
        "name": "uart_tx",
        "generics": [
            {
                "name": "CLKS_PER_BIT",
                "data_type": "integer",
                "default_value": "434"
            }
        ],
        "ports": [
            {
                "name": "clk",
                "direction": "in",
                "data_type": "std_logic",
                "width": null,
                "default_value": null,
                "range": null
            },
            {
                "name": "rst",
                "direction": "in",
                "data_type": "std_logic",
                "width": null,
                "default_value": null,
                "range": null
            },
            {
                "name": "tx_start",
                "direction": "in",
                "data_type": "std_logic",
                "width": null,
                "default_value": null,
                "range": null
            },
            {
                "name": "tx_data",
                "direction": "in",
                "data_type": "std_logic_vector",
                "width": "7 downto 0",
                "default_value": null,
                "range": null
            },
            {
                "name": "tx",
                "direction": "out",
                "data_type": "std_logic",
                "width": null,
                "default_value": null,
                "range": null
            },
            {
                "name": "tx_busy",
                "direction": "out",
                "data_type": "std_logic",
                "width": null,
                "default_value": null,
                "range": null
            }
        ]
    },
    "metadata": {
        "parser_version": "1.0"
    }
}