# 第六章 存储器层次结构

实际上，存储器系统（memorysystem）是一个具有不同容量、成本和访问时间的存储设备的层次结构。

- CPU寄存器保存着最常用的数据。
- 靠近CPU的小的、快速的高速缓存存储器（cachememory）作为一部分存储在相对慢速的主存储器（mainmemory）中数据和指令的缓冲区域。
- 主存缓存存储在容量较大的、慢速磁盘上的数据，
- 而这些磁盘常常又作为存储在通过网络连接的其他机器的磁盘或磁带上的数据的缓冲区域。

## 6.1 存储级数

### 6.1.1 随机访问存储器



随机访问存储器（Random-AccessMemory，RAM)分为两类：静态的和动态的。静态 RAM(SRAM）比动态RAM（DRAM)更快，但也贵得多。

- SRAM用来作为高速缓存存储器，既可以在CPU芯片上，也可以在片下。
- DRAM用来作为主存以及图形系统的顿缓冲区。

>  典型地，一个桌面系统的SRAM不会超过几兆字节，但是DRAM却有儿百或几千兆字节。

#### 1.静态RAM

SRAM将每个位存储在一个双稳态的（bistable）存储器单元里。每个单元是用一个六晶体管电路来实现的。这个电路有这样一个属性，**<u>*它可以无限期地保持在两个不同的电压配置（configuration）或状态（state）之一。其他任何状态都是不稳定的一一从不稳定状态开始，电路会迅速地转移到两个稳定状态中的一个*</u>**。这样一个存储器单元类似于图6-1中画出的倒转的钟摆。

![图6-1中](assert/image-20250623111434042.png)

由于SRAM存储器单元的双稳态特性，只要有电，它就会永远地保持它的值。即使有干扰（例如电子噪音）来扰乱电压，当干扰消除时，电路就会恢复到稳定值。

#### 2.动态RAM

DRAM将每个位存储为对一个电容的充电。这个电容非常小，通常只有大约30毫微微法拉（femtofarad）30×10-15法拉。DRAM存储器可以制造得非常密集一一每个单元由一个电容和一个访问晶体管组成。但是，与SRAM不同，DRAM存储器单元对干扰非常敏感。当电容的电压被扰乱之后，它就永远不会恢复了。暴露在光线下会导致电容电压改变。实际上，数码照相机和摄像机中的传感器本质上就是DRAM单元的阵列。

很多原因会导致漏电，使得DRAM单元在10～100毫秒时间内失去电荷。**幸运的是计算机运行的时钟周期是以纳秒来衡量的，所以相对而言这个保持时间是比较长的。内存系统必须周期性地通过读出，然后重写来刷新内存每一位。**有些系统也使用纠错码，其中计算机的字会被多编码几个位（例如64位的字可能用72位来编码），这样一来，电路可以发现并纠正一个字中任何单个的错误位。



#### 3.传统的DRAM

DRAM芯片中的单元（位）被分成d个超单元（supercell），每个超单元都由w个DRAM 单元组成。

一个d x w 的DRAM总共存储了d·w位信息。超单元被组织成一个r行c列的长方形阵列，这里rc=d。每个超单元有形如（i，j)的地址，这里i表示行，而j表示列。

例如，图6-3展示的是一个16×8的DRAM芯片的组织，有d=16个超单元，每个超单元有二8位，r=4行，c=4列。带阴影的方框表示地址（2，1）处的超单元。信息通过称为引脚（pin）的外部连接器流人和流出芯片。每个引脚携带一个1位的信号。

![图6-3](assert/image-20250623113006524.png)

每个DRAM芯片被连接到某个称为内存控制器（memorycontroller）的电路，这个电路可以一次传送w位到每个DRAM芯片或一次从每个DRAM芯片传出w位

例如，要从图6-3中16×8的DRAM中读出超单元（2，1）

- 内存控制器发送行地址 2，如图6-4a所示。DRAM的响应是将行2的整个内容都复制到一个内部行缓冲区。
- 接下来，内存控制器发送列地址1，如图6-4b所示。DRAM的响应是从行缓冲区复制出超单元（2，1）中的8位，并把它们发送到内存控制器。

![6-4](assert/image-20250623113820859.png)

DRAM组织成二维阵列相比于线性结构可以减少芯片上地址引脚的数量。但是分布发送地址增加了访问时间。

#### 4.内存模块

DRAM芯片封装在内存模块（memory module）中，它插到主板的扩展槽上。Corei7 系统使用的240个引脚的双列直插内存模块（Dual Inline Memory Module，DIMM），它以 **64位为块**传送数据到内存控制器和从内存控制器传出数据。

图6-5展示了一个内存模块的基本思想。示例模块用8个8M×8（64Mbit）的DRAM芯片，总共存储64MB（兆字节），这8个芯片编号为0～7。每个超单元存储主存的一个字节用相应超单元地址为（i,j）的8个超单元来表示主存中字节地址A处的64位字。在图6-5 的示例中，DRAM0存储第一个（低位)字节，DRAM1存储下一个字节，依此类推。

![图6-5](assert/image-20250623114727198.png)

#### 5.增强的DRAM

下列每种都是基于传统的DRAM单元，并进行一些优化，提高访问基本 DRAM单元的速度。

- 快页模式DRAM(Fast Page Mode DRAM，FPM DRAM)：传统的DRAM将超单元的一整行复制到它的内部行缓冲区中，使用一个，然后丢弃剩余的。FPM DRAM允许对同一行连续地访间可以直接从行缓冲区得到服务，从而改进了这一点。例如：要从一个FPM DRAM的同一行中读取4超单元，内存控制器发送第一个RAS/CAS请求，后面跟三个CAS请求。

- 扩展数据输出DRAM(Extended Data Out DRAM，EDO DRAM)：FPM DRAM的一个增强的形式，它允许各个CAS信号在时间上靠得更紧密一点。

- 同步DRAM(Synchronous DRAM，SDRAM）。就它们与内存控制器通信使用一组显式的控制信号来说，常规的、FPM和EDODRAM都是异步的。SDRAM用与驱动内存控制器相同的外部时钟信号的上升沿来代替许多这样的控制信号。我们不会深入讨论细节最终效果就是SDRAM能够比那些异步的存储器更快地输出它的超单元的内容。

- 双倍数据速率同步DRAM（Double Data-Rate Synchronous DRAM，DDRS DRAM)。 DDRSD RAM是对SDRAM的一种增强，它通过使用两个时钟沿作为控制信号从而使DRAM的速度翻倍。不同类型的DDR SDRAM是用提高有效带宽的很小的预取缓冲区的大小来划分的：DDR（2位）、DDR2（4位）和DDR3（8位）。

#### 6.非易失存储器

非易失性存储器（nonvolatile memory）即使是在关电后，仍然保存着它们的信息。

现在有很多种非易失性存储器。由于历史原因，虽然ROM中有的类型既可以读也可以写，但是它们整体上都被称为只读存储器（Read-OnlyMemory，ROM）。 ROM是以它们能够被重编程（写）的次数和对它们进行重编程所用的机制来区分的。

- PROM(Programmable ROM，可编程ROM）只能被编程一次。PROM的每个存储器单元有一种熔丝（fuse），只能用高电流熔断一次。

- 可擦写可编程ROM（Erasable Programmable ROM，EPROM）有一个透明的石英窗口，允许光到达存储单元。紫外线光照射过窗口，EPROM单元就被清除为0。对EPROM编程是通过使用一种把1写人EPROM的特殊设备来完成的。EPROM能够被擦除和重编程的次数的数量级可以达到1000次。
  - 电子可擦除PROM（Electrically Erasable PROM，EEPROM类似于EPROM，但是它不需要一个物理上独立的编程设备，因此可以直接在印制电路卡上编程。EEPROM能够被编程的次数的数量级可以达到10^5^次。
- 闪存（flashmemory）是一类非易失性存储器，基于EEPROM，它已经成为了一种重要的存储技术。

存储在ROM设备中的程序通常被称为固件（firmware）。当一个计算机系统通电以后它会运行存储在ROM中的固件。一些系统在固件中提供了少量基本的输入和输出函数一例如PC的BIOS（基本输入/输出系统）例程。

#### 7.访问主存

数据流通过称为总线（bus）的共享电子电路在处理器和DRAM主存之间来来回回。

每次CPU和主存之间的数据传送都是通过一系列步骤来完成的，这些步骤称为总线事务（bus transaction）。

- 读事务（read transaction）从主存传送数据到CPU。
- 写事务（write trans-action）从CPU传送数据到主存。

![6-5](assert/image-20250623155012550.png)

I/O桥接器将系统总线的电子信号翻译成内存总线的电子信号。

考虑当CPU执行一个如下加载操作时会发生什么？

```c
 movq A,%rax
```

<img src="assert/image-20250623155343025.png" alt="image-20250623155343025" style="zoom:50%;" />

反过来，当CPU执行一个像下面这样的存储操作时 

```c
movq %rax,A
```

寄存器%rax的内容被写到地址A，CPU发起写事务。同样，有三个基本步骤。

- 首先 CPU将地址放到系统总线上。内存从内存总线读出地址，并等待数据到达（图6-8a）。
- 接下来，CPU将%rax中的数据字复制到系统总线（图6-8b）。
- 最后，主存从内存总线读出数据字，并且将这些位存储到DRAM中（图6-8c）。

<img src="assert/image-20250623155602291.png" alt="image-20250623155602291" style="zoom: 67%;" />
