/*
 * Copyright (c) 2022, NXP
 * SPDX-License-Identifier: Apache-2.0
 *
 * Note: File generated by rt_cfg_utils.py
 * from configuration data for MIMXRT1064CVJ5A
 */

/*
 * SOC level pinctrl defintions
 * These definitions define SOC level defaults for each pin,
 * and select the pinmux for the pin. Pinmux entries are a tuple of:
 * <mux_register mux_mode input_register input_daisy config_register>
 * the mux_register and input_daisy reside in the IOMUXC peripheral, and
 * the pinctrl driver will write the mux_mode and input_daisy values into
 * each register, respectively. The config_register is used to configure
 * the pin based on the devicetree properties set
 */

/*
 * NOTE: file fixup performed by rt_fixup_pinmux.py
 * to correct missing daisy register values
 */

&iomuxc {
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 {
		pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 {
		pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 {
		pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>;
		gpr = <0x400ac068 0x0 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio6_io00: IOMUXC_GPIO_AD_B0_00_GPIO6_IO00 {
		pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>;
		gpr = <0x400ac068 0x0 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS {
		pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK {
		pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT {
		pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID {
		pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B {
		pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 {
		pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>;
		gpr = <0x400ac018 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 {
		pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>;
		gpr = <0x400ac018 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 {
		pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B {
		pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 {
		pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 {
		pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>;
		gpr = <0x400ac068 0x1 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio6_io01: IOMUXC_GPIO_AD_B0_01_GPIO6_IO01 {
		pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>;
		gpr = <0x400ac068 0x1 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS {
		pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO {
		pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT {
		pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID {
		pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 {
		pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>;
		gpr = <0x400ac018 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 {
		pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>;
		gpr = <0x400ac018 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 {
		pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX {
		pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 {
		pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 {
		pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>;
		gpr = <0x400ac068 0x2 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio6_io02: IOMUXC_GPIO_AD_B0_02_GPIO6_IO02 {
		pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>;
		gpr = <0x400ac068 0x2 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ {
		pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI {
		pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX {
		pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR {
		pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 {
		pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>;
		gpr = <0x400ac018 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 {
		pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>;
		gpr = <0x400ac018 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 {
		pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX {
		pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 {
		pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 {
		pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>;
		gpr = <0x400ac068 0x3 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio6_io03: IOMUXC_GPIO_AD_B0_03_GPIO6_IO03 {
		pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>;
		gpr = <0x400ac068 0x3 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 {
		pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX {
		pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT {
		pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC {
		pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 {
		pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 {
		pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_csi_data09: IOMUXC_GPIO_AD_B0_04_CSI_DATA09 {
		pinmux = <0x401f80cc 4 0x401f841c 1 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 {
		pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 {
		pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>;
		gpr = <0x400ac068 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio6_io04: IOMUXC_GPIO_AD_B0_04_GPIO6_IO04 {
		pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>;
		gpr = <0x400ac068 0x4 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 {
		pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT {
		pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 {
		pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC {
		pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 {
		pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_csi_data08: IOMUXC_GPIO_AD_B0_05_CSI_DATA08 {
		pinmux = <0x401f80d0 4 0x401f8418 1 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 {
		pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 {
		pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>;
		gpr = <0x400ac068 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio6_io05: IOMUXC_GPIO_AD_B0_05_GPIO6_IO05 {
		pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>;
		gpr = <0x400ac068 0x5 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 {
		pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT {
		pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK {
		pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 {
		pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 {
		pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 {
		pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_csi_data07: IOMUXC_GPIO_AD_B0_06_CSI_DATA07 {
		pinmux = <0x401f80d4 4 0x401f8414 1 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK {
		pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 {
		pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>;
		gpr = <0x400ac068 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio6_io06: IOMUXC_GPIO_AD_B0_06_GPIO6_IO06 {
		pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>;
		gpr = <0x400ac068 0x6 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 {
		pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS {
		pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 {
		pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK {
		pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 {
		pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>;
		gpr = <0x400ac018 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 {
		pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>;
		gpr = <0x400ac018 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_csi_data06: IOMUXC_GPIO_AD_B0_07_CSI_DATA06 {
		pinmux = <0x401f80d8 4 0x401f8410 1 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT {
		pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER {
		pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 {
		pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>;
		gpr = <0x400ac068 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio6_io07: IOMUXC_GPIO_AD_B0_07_GPIO6_IO07 {
		pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>;
		gpr = <0x400ac068 0x7 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 {
		pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK {
		pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC {
		pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 {
		pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>;
		gpr = <0x400ac018 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 {
		pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>;
		gpr = <0x400ac018 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_csi_data05: IOMUXC_GPIO_AD_B0_08_CSI_DATA05 {
		pinmux = <0x401f80dc 4 0x401f840c 1 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN {
		pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 {
		pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 {
		pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>;
		gpr = <0x400ac068 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio6_io08: IOMUXC_GPIO_AD_B0_08_GPIO6_IO08 {
		pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>;
		gpr = <0x400ac068 0x8 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 {
		pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD {
		pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA {
		pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 {
		pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_csi_data04: IOMUXC_GPIO_AD_B0_09_CSI_DATA04 {
		pinmux = <0x401f80e0 4 0x401f8408 1 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 {
		pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 {
		pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 {
		pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>;
		gpr = <0x400ac068 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio6_io09: IOMUXC_GPIO_AD_B0_09_GPIO6_IO09 {
		pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>;
		gpr = <0x400ac068 0x9 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK {
		pinmux = <0x401f80e0 7 0x401f876c 0 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI {
		pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA {
		pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_semc_dqs4: IOMUXC_GPIO_AD_B0_09_SEMC_DQS4 {
		pinmux = <0x401f80e0 9 0x401f8788 2 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 {
		pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_swo: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_SWO {
		pinmux = <0x401f80e4 9 0x0 0 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_csi_data03: IOMUXC_GPIO_AD_B0_10_CSI_DATA03 {
		pinmux = <0x401f80e4 4 0x401f8404 1 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT {
		pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS {
		pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexcan3_tx: IOMUXC_GPIO_AD_B0_10_FLEXCAN3_TX {
		pinmux = <0x401f80e4 8 0x0 0 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 {
		pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 {
		pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>;
		gpr = <0x400ac068 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio6_io10: IOMUXC_GPIO_AD_B0_10_GPIO6_IO10 {
		pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>;
		gpr = <0x400ac068 0xa 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO {
		pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK {
		pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 {
		pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_csi_data02: IOMUXC_GPIO_AD_B0_11_CSI_DATA02 {
		pinmux = <0x401f80e8 4 0x401f8400 1 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN {
		pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL {
		pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexcan3_rx: IOMUXC_GPIO_AD_B0_11_FLEXCAN3_RX {
		pinmux = <0x401f80e8 8 0x401f878c 2 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 {
		pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 {
		pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>;
		gpr = <0x400ac068 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio6_io11: IOMUXC_GPIO_AD_B0_11_GPIO6_IO11 {
		pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>;
		gpr = <0x400ac068 0xb 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB {
		pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_semc_clk6: IOMUXC_GPIO_AD_B0_11_SEMC_CLK6 {
		pinmux = <0x401f80e8 9 0x0 0 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B {
		pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 {
		pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 {
		pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI {
		pinmux = <0x401f80ec 7 0x401f8568 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY {
		pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT {
		pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 {
		pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 {
		pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>;
		gpr = <0x400ac068 0xc 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio6_io12: IOMUXC_GPIO_AD_B0_12_GPIO6_IO12 {
		pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>;
		gpr = <0x400ac068 0xc 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL {
		pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX {
		pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B {
		pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 {
		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 {
		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN {
		pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B {
		pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 {
		pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 {
		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
		gpr = <0x400ac068 0xd 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio6_io13: IOMUXC_GPIO_AD_B0_13_GPIO6_IO13 {
		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
		gpr = <0x400ac068 0xd 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK {
		pinmux = <0x401f80f0 1 0x401f8760 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA {
		pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX {
		pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT {
		pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 {
		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 {
		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_csi_vsync: IOMUXC_GPIO_AD_B0_14_CSI_VSYNC {
		pinmux = <0x401f80f4 4 0x401f8428 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT {
		pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX {
		pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan3_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN3_TX {
		pinmux = <0x401f80f4 8 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 {
		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
		gpr = <0x400ac068 0xe 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio6_io14: IOMUXC_GPIO_AD_B0_14_GPIO6_IO14 {
		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
		gpr = <0x400ac068 0xe 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B {
		pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC {
		pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 {
		pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 {
		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 {
		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_csi_hsync: IOMUXC_GPIO_AD_B0_15_CSI_HSYNC {
		pinmux = <0x401f80f8 4 0x401f8420 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN {
		pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX {
		pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan3_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN3_RX {
		pinmux = <0x401f80f8 8 0x401f878c 1 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 {
		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
		gpr = <0x400ac068 0xf 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio6_io15: IOMUXC_GPIO_AD_B0_15_GPIO6_IO15 {
		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
		gpr = <0x400ac068 0xf 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B {
		pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR {
		pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB {
		pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 {
		pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 {
		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 {
		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 {
		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_enet2_1588_event0_out: IOMUXC_GPIO_AD_B1_00_ENET2_1588_EVENT0_OUT {
		pinmux = <0x401f80fc 8 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexio3_flexio00: IOMUXC_GPIO_AD_B1_00_FLEXIO3_FLEXIO00 {
		pinmux = <0x401f80fc 9 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 {
		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
		gpr = <0x400ac068 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio6_io16: IOMUXC_GPIO_AD_B1_00_GPIO6_IO16 {
		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
		gpr = <0x400ac068 0x10 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 {
		pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL {
		pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B {
		pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 {
		pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>;
		gpr = <0x400ac018 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID {
		pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP {
		pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B {
		pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY {
		pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_enet2_1588_event0_in: IOMUXC_GPIO_AD_B1_01_ENET2_1588_EVENT0_IN {
		pinmux = <0x401f8100 8 0x401f8724 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexio3_flexio01: IOMUXC_GPIO_AD_B1_01_FLEXIO3_FLEXIO01 {
		pinmux = <0x401f8100 9 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
		gpr = <0x400ac068 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio6_io17: IOMUXC_GPIO_AD_B1_01_GPIO6_IO17 {
		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
		gpr = <0x400ac068 0x11 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 {
		pinmux = <0x401f8100 7 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA {
		pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B {
		pinmux = <0x401f8100 2 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 {
		pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>;
		gpr = <0x400ac018 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR {
		pinmux = <0x401f8100 0 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT {
		pinmux = <0x401f8100 6 0x0 0 0x401f82f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 {
		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 {
		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 {
		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT {
		pinmux = <0x401f8104 4 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexio3_flexio02: IOMUXC_GPIO_AD_B1_02_FLEXIO3_FLEXIO02 {
		pinmux = <0x401f8104 9 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 {
		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
		gpr = <0x400ac068 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio6_io18: IOMUXC_GPIO_AD_B1_02_GPIO6_IO18 {
		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
		gpr = <0x400ac068 0x12 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpt2_clk: IOMUXC_GPIO_AD_B1_02_GPT2_CLK {
		pinmux = <0x401f8104 8 0x401f876c 1 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 {
		pinmux = <0x401f8104 7 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX {
		pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 {
		pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>;
		gpr = <0x400ac018 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT {
		pinmux = <0x401f8104 3 0x0 0 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID {
		pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B {
		pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 {
		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 {
		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 {
		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN {
		pinmux = <0x401f8108 4 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexio3_flexio03: IOMUXC_GPIO_AD_B1_03_FLEXIO3_FLEXIO03 {
		pinmux = <0x401f8108 9 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 {
		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
		gpr = <0x400ac068 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio6_io19: IOMUXC_GPIO_AD_B1_03_GPIO6_IO19 {
		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
		gpr = <0x400ac068 0x13 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpt2_capture1: IOMUXC_GPIO_AD_B1_03_GPT2_CAPTURE1 {
		pinmux = <0x401f8108 8 0x401f8764 1 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 {
		pinmux = <0x401f8108 7 0x0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX {
		pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 {
		pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>;
		gpr = <0x400ac018 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN {
		pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC {
		pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B {
		pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 {
		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 {
		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 {
		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_csi_pixclk: IOMUXC_GPIO_AD_B1_04_CSI_PIXCLK {
		pinmux = <0x401f810c 4 0x401f8424 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC {
		pinmux = <0x401f810c 1 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexio3_flexio04: IOMUXC_GPIO_AD_B1_04_FLEXIO3_FLEXIO04 {
		pinmux = <0x401f810c 9 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 {
		pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 {
		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
		gpr = <0x400ac068 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio6_io20: IOMUXC_GPIO_AD_B1_04_GPIO6_IO20 {
		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
		gpr = <0x400ac068 0x14 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpt2_capture2: IOMUXC_GPIO_AD_B1_04_GPT2_CAPTURE2 {
		pinmux = <0x401f810c 8 0x401f8768 1 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 {
		pinmux = <0x401f810c 7 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B {
		pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK {
		pinmux = <0x401f810c 3 0x0 0 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 {
		pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 {
		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 {
		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 {
		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_csi_mclk: IOMUXC_GPIO_AD_B1_05_CSI_MCLK {
		pinmux = <0x401f8110 4 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO {
		pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexio3_flexio05: IOMUXC_GPIO_AD_B1_05_FLEXIO3_FLEXIO05 {
		pinmux = <0x401f8110 9 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 {
		pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 {
		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
		gpr = <0x400ac068 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio6_io21: IOMUXC_GPIO_AD_B1_05_GPIO6_IO21 {
		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
		gpr = <0x400ac068 0x15 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpt2_compare1: IOMUXC_GPIO_AD_B1_05_GPT2_COMPARE1 {
		pinmux = <0x401f8110 8 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 {
		pinmux = <0x401f8110 7 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B {
		pinmux = <0x401f8110 2 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT {
		pinmux = <0x401f8110 3 0x0 0 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 {
		pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_csi_vsync: IOMUXC_GPIO_AD_B1_06_CSI_VSYNC {
		pinmux = <0x401f8114 4 0x401f8428 1 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio3_flexio06: IOMUXC_GPIO_AD_B1_06_FLEXIO3_FLEXIO06 {
		pinmux = <0x401f8114 9 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 {
		pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
		gpr = <0x400ac068 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio6_io22: IOMUXC_GPIO_AD_B1_06_GPIO6_IO22 {
		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
		gpr = <0x400ac068 0x16 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpt2_compare2: IOMUXC_GPIO_AD_B1_06_GPT2_COMPARE2 {
		pinmux = <0x401f8114 8 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 {
		pinmux = <0x401f8114 7 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA {
		pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX {
		pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK {
		pinmux = <0x401f8114 3 0x0 0 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 {
		pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 {
		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 {
		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 {
		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_csi_hsync: IOMUXC_GPIO_AD_B1_07_CSI_HSYNC {
		pinmux = <0x401f8118 4 0x401f8420 1 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio3_flexio07: IOMUXC_GPIO_AD_B1_07_FLEXIO3_FLEXIO07 {
		pinmux = <0x401f8118 9 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 {
		pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 {
		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
		gpr = <0x400ac068 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio6_io23: IOMUXC_GPIO_AD_B1_07_GPIO6_IO23 {
		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
		gpr = <0x400ac068 0x17 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpt2_compare3: IOMUXC_GPIO_AD_B1_07_GPT2_COMPARE3 {
		pinmux = <0x401f8118 8 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 {
		pinmux = <0x401f8118 7 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL {
		pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX {
		pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK {
		pinmux = <0x401f8118 3 0x0 0 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 {
		pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 {
		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 {
		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 {
		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY {
		pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_csi_data09: IOMUXC_GPIO_AD_B1_08_CSI_DATA09 {
		pinmux = <0x401f811c 4 0x401f841c 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX {
		pinmux = <0x401f811c 2 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio3_flexio08: IOMUXC_GPIO_AD_B1_08_FLEXIO3_FLEXIO08 {
		pinmux = <0x401f811c 9 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 {
		pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B {
		pinmux = <0x401f811c 0 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 {
		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
		gpr = <0x400ac068 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio6_io24: IOMUXC_GPIO_AD_B1_08_GPIO6_IO24 {
		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
		gpr = <0x400ac068 0x18 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 {
		pinmux = <0x401f811c 7 0x0 0 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD {
		pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 {
		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 {
		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 {
		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_csi_data08: IOMUXC_GPIO_AD_B1_09_CSI_DATA08 {
		pinmux = <0x401f8120 4 0x401f8418 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX {
		pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio3_flexio09: IOMUXC_GPIO_AD_B1_09_FLEXIO3_FLEXIO09 {
		pinmux = <0x401f8120 9 0x0 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 {
		pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS {
		pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 {
		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
		gpr = <0x400ac068 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio6_io25: IOMUXC_GPIO_AD_B1_09_GPIO6_IO25 {
		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
		gpr = <0x400ac068 0x19 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 {
		pinmux = <0x401f8120 7 0x0 0 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK {
		pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK {
		pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 {
		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 {
		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 {
		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_csi_data07: IOMUXC_GPIO_AD_B1_10_CSI_DATA07 {
		pinmux = <0x401f8124 4 0x401f8414 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_enet2_1588_event1_out: IOMUXC_GPIO_AD_B1_10_ENET2_1588_EVENT1_OUT {
		pinmux = <0x401f8124 8 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio3_flexio10: IOMUXC_GPIO_AD_B1_10_FLEXIO3_FLEXIO10 {
		pinmux = <0x401f8124 9 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 {
		pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 {
		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
		gpr = <0x400ac068 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio6_io26: IOMUXC_GPIO_AD_B1_10_GPIO6_IO26 {
		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
		gpr = <0x400ac068 0x1a 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 {
		pinmux = <0x401f8124 7 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX {
		pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC {
		pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP {
		pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B {
		pinmux = <0x401f8124 1 0x0 0 0x401f8314>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 {
		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 {
		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 {
		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_csi_data06: IOMUXC_GPIO_AD_B1_11_CSI_DATA06 {
		pinmux = <0x401f8128 4 0x401f8410 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_enet2_1588_event1_in: IOMUXC_GPIO_AD_B1_11_ENET2_1588_EVENT1_IN {
		pinmux = <0x401f8128 8 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B {
		pinmux = <0x401f8128 1 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio3_flexio11: IOMUXC_GPIO_AD_B1_11_FLEXIO3_FLEXIO11 {
		pinmux = <0x401f8128 9 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 {
		pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 {
		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
		gpr = <0x400ac068 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio6_io27: IOMUXC_GPIO_AD_B1_11_GPIO6_IO27 {
		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
		gpr = <0x400ac068 0x1b 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 {
		pinmux = <0x401f8128 7 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX {
		pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK {
		pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B {
		pinmux = <0x401f8128 6 0x0 0 0x401f8318>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT {
		pinmux = <0x401f812c 1 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 {
		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 {
		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_csi_data05: IOMUXC_GPIO_AD_B1_12_CSI_DATA05 {
		pinmux = <0x401f812c 4 0x401f840c 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_enet2_1588_event2_out: IOMUXC_GPIO_AD_B1_12_ENET2_1588_EVENT2_OUT {
		pinmux = <0x401f812c 8 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio3_flexio12: IOMUXC_GPIO_AD_B1_12_FLEXIO3_FLEXIO12 {
		pinmux = <0x401f812c 9 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 {
		pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 {
		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
		gpr = <0x400ac068 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio6_io28: IOMUXC_GPIO_AD_B1_12_GPIO6_IO28 {
		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
		gpr = <0x400ac068 0x1c 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 {
		pinmux = <0x401f812c 7 0x0 0 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 {
		pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 {
		pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 {
		pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT {
		pinmux = <0x401f8130 1 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 {
		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 {
		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_csi_data04: IOMUXC_GPIO_AD_B1_13_CSI_DATA04 {
		pinmux = <0x401f8130 4 0x401f8408 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_enet2_1588_event2_in: IOMUXC_GPIO_AD_B1_13_ENET2_1588_EVENT2_IN {
		pinmux = <0x401f8130 8 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio3_flexio13: IOMUXC_GPIO_AD_B1_13_FLEXIO3_FLEXIO13 {
		pinmux = <0x401f8130 9 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 {
		pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 {
		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
		gpr = <0x400ac068 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio6_io29: IOMUXC_GPIO_AD_B1_13_GPIO6_IO29 {
		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
		gpr = <0x400ac068 0x1d 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 {
		pinmux = <0x401f8130 7 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI {
		pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 {
		pinmux = <0x401f8130 3 0x0 0 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 {
		pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT {
		pinmux = <0x401f8134 1 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 {
		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 {
		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_csi_data03: IOMUXC_GPIO_AD_B1_14_CSI_DATA03 {
		pinmux = <0x401f8134 4 0x401f8404 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet2_1588_event3_out: IOMUXC_GPIO_AD_B1_14_ENET2_1588_EVENT3_OUT {
		pinmux = <0x401f8134 8 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio3_flexio14: IOMUXC_GPIO_AD_B1_14_FLEXIO3_FLEXIO14 {
		pinmux = <0x401f8134 9 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK {
		pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 {
		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
		gpr = <0x400ac068 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio6_io30: IOMUXC_GPIO_AD_B1_14_GPIO6_IO30 {
		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
		gpr = <0x400ac068 0x1e 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 {
		pinmux = <0x401f8134 7 0x0 0 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO {
		pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK {
		pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 {
		pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT {
		pinmux = <0x401f8138 1 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 {
		pinmux = <0x401f8138 5 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_csi_data02: IOMUXC_GPIO_AD_B1_15_CSI_DATA02 {
		pinmux = <0x401f8138 4 0x401f8400 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet2_1588_event3_in: IOMUXC_GPIO_AD_B1_15_ENET2_1588_EVENT3_IN {
		pinmux = <0x401f8138 8 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio3_flexio15: IOMUXC_GPIO_AD_B1_15_FLEXIO3_FLEXIO15 {
		pinmux = <0x401f8138 9 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B {
		pinmux = <0x401f8138 0 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 {
		pinmux = <0x401f8138 5 0x0 0 0x401f8328>;
		gpr = <0x400ac068 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio6_io31: IOMUXC_GPIO_AD_B1_15_GPIO6_IO31 {
		pinmux = <0x401f8138 5 0x0 0 0x401f8328>;
		gpr = <0x400ac068 0x1f 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 {
		pinmux = <0x401f8138 7 0x0 0 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK {
		pinmux = <0x401f8138 2 0x401f8510 1 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC {
		pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 {
		pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_enet2_mdc: IOMUXC_GPIO_B0_00_ENET2_MDC {
		pinmux = <0x401f813c 8 0x0 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 {
		pinmux = <0x401f813c 4 0x0 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 {
		pinmux = <0x401f813c 5 0x0 0 0x401f832c>;
		gpr = <0x400ac06c 0x0 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_gpio7_io00: IOMUXC_GPIO_B0_00_GPIO7_IO00 {
		pinmux = <0x401f813c 5 0x0 0 0x401f832c>;
		gpr = <0x400ac06c 0x0 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_lcdif_clk: IOMUXC_GPIO_B0_00_LCDIF_CLK {
		pinmux = <0x401f813c 0 0x0 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 {
		pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT {
		pinmux = <0x401f813c 2 0x0 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 {
		pinmux = <0x401f813c 1 0x0 0 0x401f832c>;
		gpr = <0x400ac018 0x0 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 {
		pinmux = <0x401f813c 6 0x0 0 0x401f832c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_enet2_mdio: IOMUXC_GPIO_B0_01_ENET2_MDIO {
		pinmux = <0x401f8140 8 0x401f8710 1 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 {
		pinmux = <0x401f8140 4 0x0 0 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 {
		pinmux = <0x401f8140 5 0x0 0 0x401f8330>;
		gpr = <0x400ac06c 0x1 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_gpio7_io01: IOMUXC_GPIO_B0_01_GPIO7_IO01 {
		pinmux = <0x401f8140 5 0x0 0 0x401f8330>;
		gpr = <0x400ac06c 0x1 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_lcdif_enable: IOMUXC_GPIO_B0_01_LCDIF_ENABLE {
		pinmux = <0x401f8140 0 0x0 0 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI {
		pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT {
		pinmux = <0x401f8140 2 0x0 0 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 {
		pinmux = <0x401f8140 1 0x0 0 0x401f8330>;
		gpr = <0x400ac018 0x1 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 {
		pinmux = <0x401f8140 6 0x0 0 0x401f8330>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_enet2_1588_event0_out: IOMUXC_GPIO_B0_02_ENET2_1588_EVENT0_OUT {
		pinmux = <0x401f8144 8 0x0 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX {
		pinmux = <0x401f8144 2 0x0 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 {
		pinmux = <0x401f8144 4 0x0 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 {
		pinmux = <0x401f8144 5 0x0 0 0x401f8334>;
		gpr = <0x400ac06c 0x2 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_gpio7_io02: IOMUXC_GPIO_B0_02_GPIO7_IO02 {
		pinmux = <0x401f8144 5 0x0 0 0x401f8334>;
		gpr = <0x400ac06c 0x2 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_lcdif_hsync: IOMUXC_GPIO_B0_02_LCDIF_HSYNC {
		pinmux = <0x401f8144 0 0x0 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO {
		pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 {
		pinmux = <0x401f8144 1 0x0 0 0x401f8334>;
		gpr = <0x400ac018 0x2 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 {
		pinmux = <0x401f8144 6 0x0 0 0x401f8334>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_enet2_1588_event0_in: IOMUXC_GPIO_B0_03_ENET2_1588_EVENT0_IN {
		pinmux = <0x401f8148 8 0x401f8724 1 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX {
		pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 {
		pinmux = <0x401f8148 4 0x0 0 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 {
		pinmux = <0x401f8148 5 0x0 0 0x401f8338>;
		gpr = <0x400ac06c 0x3 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_gpio7_io03: IOMUXC_GPIO_B0_03_GPIO7_IO03 {
		pinmux = <0x401f8148 5 0x0 0 0x401f8338>;
		gpr = <0x400ac06c 0x3 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_lcdif_vsync: IOMUXC_GPIO_B0_03_LCDIF_VSYNC {
		pinmux = <0x401f8148 0 0x0 0 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK {
		pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 {
		pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>;
		gpr = <0x400ac018 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB {
		pinmux = <0x401f8148 6 0x0 0 0x401f8338>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 {
		pinmux = <0x401f814c 3 0x0 0 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_enet2_tx_data3: IOMUXC_GPIO_B0_04_ENET2_TX_DATA3 {
		pinmux = <0x401f814c 8 0x0 0 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 {
		pinmux = <0x401f814c 4 0x0 0 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 {
		pinmux = <0x401f814c 5 0x0 0 0x401f833c>;
		gpr = <0x400ac06c 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_gpio7_io04: IOMUXC_GPIO_B0_04_GPIO7_IO04 {
		pinmux = <0x401f814c 5 0x0 0 0x401f833c>;
		gpr = <0x400ac06c 0x4 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_lcdif_data00: IOMUXC_GPIO_B0_04_LCDIF_DATA00 {
		pinmux = <0x401f814c 0 0x0 0 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL {
		pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 {
		pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>;
		gpr = <0x400ac018 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 {
		pinmux = <0x401f814c 6 0x0 0 0x401f833c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 {
		pinmux = <0x401f8150 3 0x0 0 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_enet2_tx_data2: IOMUXC_GPIO_B0_05_ENET2_TX_DATA2 {
		pinmux = <0x401f8150 8 0x0 0 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 {
		pinmux = <0x401f8150 4 0x0 0 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 {
		pinmux = <0x401f8150 5 0x0 0 0x401f8340>;
		gpr = <0x400ac06c 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_gpio7_io05: IOMUXC_GPIO_B0_05_GPIO7_IO05 {
		pinmux = <0x401f8150 5 0x0 0 0x401f8340>;
		gpr = <0x400ac06c 0x5 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_lcdif_data01: IOMUXC_GPIO_B0_05_LCDIF_DATA01 {
		pinmux = <0x401f8150 0 0x0 0 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA {
		pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 {
		pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>;
		gpr = <0x400ac018 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 {
		pinmux = <0x401f8150 6 0x0 0 0x401f8340>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 {
		pinmux = <0x401f8154 3 0x0 0 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_enet2_rx_clk: IOMUXC_GPIO_B0_06_ENET2_RX_CLK {
		pinmux = <0x401f8154 8 0x0 0 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 {
		pinmux = <0x401f8154 4 0x0 0 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 {
		pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 {
		pinmux = <0x401f8154 5 0x0 0 0x401f8344>;
		gpr = <0x400ac06c 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_gpio7_io06: IOMUXC_GPIO_B0_06_GPIO7_IO06 {
		pinmux = <0x401f8154 5 0x0 0 0x401f8344>;
		gpr = <0x400ac06c 0x6 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_lcdif_data02: IOMUXC_GPIO_B0_06_LCDIF_DATA02 {
		pinmux = <0x401f8154 0 0x0 0 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 {
		pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>;
		gpr = <0x400ac018 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 {
		pinmux = <0x401f8154 6 0x0 0 0x401f8344>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 {
		pinmux = <0x401f8158 3 0x0 0 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_enet2_tx_er: IOMUXC_GPIO_B0_07_ENET2_TX_ER {
		pinmux = <0x401f8158 8 0x0 0 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 {
		pinmux = <0x401f8158 4 0x0 0 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 {
		pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 {
		pinmux = <0x401f8158 5 0x0 0 0x401f8348>;
		gpr = <0x400ac06c 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_gpio7_io07: IOMUXC_GPIO_B0_07_GPIO7_IO07 {
		pinmux = <0x401f8158 5 0x0 0 0x401f8348>;
		gpr = <0x400ac06c 0x7 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_lcdif_data03: IOMUXC_GPIO_B0_07_LCDIF_DATA03 {
		pinmux = <0x401f8158 0 0x0 0 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 {
		pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>;
		gpr = <0x400ac018 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 {
		pinmux = <0x401f8158 6 0x0 0 0x401f8348>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_enet2_rx_data3: IOMUXC_GPIO_B0_08_ENET2_RX_DATA3 {
		pinmux = <0x401f815c 8 0x0 0 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 {
		pinmux = <0x401f815c 4 0x0 0 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 {
		pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 {
		pinmux = <0x401f815c 5 0x0 0 0x401f834c>;
		gpr = <0x400ac06c 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_gpio7_io08: IOMUXC_GPIO_B0_08_GPIO7_IO08 {
		pinmux = <0x401f815c 5 0x0 0 0x401f834c>;
		gpr = <0x400ac06c 0x8 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_lcdif_data04: IOMUXC_GPIO_B0_08_LCDIF_DATA04 {
		pinmux = <0x401f815c 0 0x0 0 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX {
		pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 {
		pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>;
		gpr = <0x400ac018 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 {
		pinmux = <0x401f815c 6 0x0 0 0x401f834c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_enet2_rx_data2: IOMUXC_GPIO_B0_09_ENET2_RX_DATA2 {
		pinmux = <0x401f8160 8 0x0 0 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 {
		pinmux = <0x401f8160 4 0x0 0 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 {
		pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 {
		pinmux = <0x401f8160 5 0x0 0 0x401f8350>;
		gpr = <0x400ac06c 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_gpio7_io09: IOMUXC_GPIO_B0_09_GPIO7_IO09 {
		pinmux = <0x401f8160 5 0x0 0 0x401f8350>;
		gpr = <0x400ac06c 0x9 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_lcdif_data05: IOMUXC_GPIO_B0_09_LCDIF_DATA05 {
		pinmux = <0x401f8160 0 0x0 0 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX {
		pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 {
		pinmux = <0x401f8160 1 0x0 0 0x401f8350>;
		gpr = <0x400ac018 0xc 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 {
		pinmux = <0x401f8160 6 0x0 0 0x401f8350>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_enet2_crs: IOMUXC_GPIO_B0_10_ENET2_CRS {
		pinmux = <0x401f8164 8 0x0 0 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 {
		pinmux = <0x401f8164 4 0x0 0 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 {
		pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 {
		pinmux = <0x401f8164 5 0x0 0 0x401f8354>;
		gpr = <0x400ac06c 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_gpio7_io10: IOMUXC_GPIO_B0_10_GPIO7_IO10 {
		pinmux = <0x401f8164 5 0x0 0 0x401f8354>;
		gpr = <0x400ac06c 0xa 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_lcdif_data06: IOMUXC_GPIO_B0_10_LCDIF_DATA06 {
		pinmux = <0x401f8164 0 0x0 0 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 {
		pinmux = <0x401f8164 1 0x0 0 0x401f8354>;
		gpr = <0x400ac018 0xd 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 {
		pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 {
		pinmux = <0x401f8164 6 0x0 0 0x401f8354>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_enet2_col: IOMUXC_GPIO_B0_11_ENET2_COL {
		pinmux = <0x401f8168 8 0x0 0 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 {
		pinmux = <0x401f8168 4 0x0 0 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 {
		pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 {
		pinmux = <0x401f8168 5 0x0 0 0x401f8358>;
		gpr = <0x400ac06c 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_gpio7_io11: IOMUXC_GPIO_B0_11_GPIO7_IO11 {
		pinmux = <0x401f8168 5 0x0 0 0x401f8358>;
		gpr = <0x400ac06c 0xb 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_lcdif_data07: IOMUXC_GPIO_B0_11_LCDIF_DATA07 {
		pinmux = <0x401f8168 0 0x0 0 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 {
		pinmux = <0x401f8168 1 0x0 0 0x401f8358>;
		gpr = <0x400ac018 0xe 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 {
		pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 {
		pinmux = <0x401f8168 6 0x0 0 0x401f8358>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK {
		pinmux = <0x401f816c 2 0x0 0 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_enet2_tx_data0: IOMUXC_GPIO_B0_12_ENET2_TX_DATA0 {
		pinmux = <0x401f816c 8 0x0 0 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 {
		pinmux = <0x401f816c 4 0x0 0 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 {
		pinmux = <0x401f816c 5 0x0 0 0x401f835c>;
		gpr = <0x400ac06c 0xc 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_gpio7_io12: IOMUXC_GPIO_B0_12_GPIO7_IO12 {
		pinmux = <0x401f816c 5 0x0 0 0x401f835c>;
		gpr = <0x400ac06c 0xc 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_lcdif_data08: IOMUXC_GPIO_B0_12_LCDIF_DATA08 {
		pinmux = <0x401f816c 0 0x0 0 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 {
		pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 {
		pinmux = <0x401f816c 6 0x0 0 0x401f835c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 {
		pinmux = <0x401f816c 1 0x0 0 0x401f835c>;
		gpr = <0x400ac018 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 {
		pinmux = <0x401f816c 1 0x0 0 0x401f835c>;
		gpr = <0x400ac018 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO {
		pinmux = <0x401f8170 2 0x0 0 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_enet2_tx_data1: IOMUXC_GPIO_B0_13_ENET2_TX_DATA1 {
		pinmux = <0x401f8170 8 0x0 0 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 {
		pinmux = <0x401f8170 4 0x0 0 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 {
		pinmux = <0x401f8170 5 0x0 0 0x401f8360>;
		gpr = <0x400ac06c 0xd 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_gpio7_io13: IOMUXC_GPIO_B0_13_GPIO7_IO13 {
		pinmux = <0x401f8170 5 0x0 0 0x401f8360>;
		gpr = <0x400ac06c 0xd 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_lcdif_data09: IOMUXC_GPIO_B0_13_LCDIF_DATA09 {
		pinmux = <0x401f8170 0 0x0 0 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK {
		pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 {
		pinmux = <0x401f8170 6 0x0 0 0x401f8360>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 {
		pinmux = <0x401f8170 1 0x0 0 0x401f8360>;
		gpr = <0x400ac018 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 {
		pinmux = <0x401f8170 1 0x0 0 0x401f8360>;
		gpr = <0x400ac018 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_arm_txev: IOMUXC_GPIO_B0_14_ARM_TXEV {
		pinmux = <0x401f8174 2 0x0 0 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_enet2_tx_en: IOMUXC_GPIO_B0_14_ENET2_TX_EN {
		pinmux = <0x401f8174 8 0x0 0 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 {
		pinmux = <0x401f8174 4 0x0 0 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 {
		pinmux = <0x401f8174 5 0x0 0 0x401f8364>;
		gpr = <0x400ac06c 0xe 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_gpio7_io14: IOMUXC_GPIO_B0_14_GPIO7_IO14 {
		pinmux = <0x401f8174 5 0x0 0 0x401f8364>;
		gpr = <0x400ac06c 0xe 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_lcdif_data10: IOMUXC_GPIO_B0_14_LCDIF_DATA10 {
		pinmux = <0x401f8174 0 0x0 0 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC {
		pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 {
		pinmux = <0x401f8174 6 0x0 0 0x401f8364>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 {
		pinmux = <0x401f8174 1 0x0 0 0x401f8364>;
		gpr = <0x400ac018 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 {
		pinmux = <0x401f8174 1 0x0 0 0x401f8364>;
		gpr = <0x400ac018 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_arm_rxev: IOMUXC_GPIO_B0_15_ARM_RXEV {
		pinmux = <0x401f8178 2 0x0 0 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_ref_clk2: IOMUXC_GPIO_B0_15_ENET2_REF_CLK2 {
		pinmux = <0x401f8178 9 0x401f870c 2 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_tx_clk: IOMUXC_GPIO_B0_15_ENET2_TX_CLK {
		pinmux = <0x401f8178 8 0x401f8728 2 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 {
		pinmux = <0x401f8178 4 0x0 0 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 {
		pinmux = <0x401f8178 5 0x0 0 0x401f8368>;
		gpr = <0x400ac06c 0xf 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_gpio7_io15: IOMUXC_GPIO_B0_15_GPIO7_IO15 {
		pinmux = <0x401f8178 5 0x0 0 0x401f8368>;
		gpr = <0x400ac06c 0xf 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_lcdif_data11: IOMUXC_GPIO_B0_15_LCDIF_DATA11 {
		pinmux = <0x401f8178 0 0x0 0 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK {
		pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 {
		pinmux = <0x401f8178 6 0x0 0 0x401f8368>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 {
		pinmux = <0x401f8178 1 0x0 0 0x401f8368>;
		gpr = <0x400ac018 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 {
		pinmux = <0x401f8178 1 0x0 0 0x401f8368>;
		gpr = <0x400ac018 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_enet2_rx_er: IOMUXC_GPIO_B1_00_ENET2_RX_ER {
		pinmux = <0x401f817c 8 0x401f8720 2 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 {
		pinmux = <0x401f817c 4 0x0 0 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_flexio3_flexio16: IOMUXC_GPIO_B1_00_FLEXIO3_FLEXIO16 {
		pinmux = <0x401f817c 9 0x0 0 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 {
		pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 {
		pinmux = <0x401f817c 5 0x0 0 0x401f836c>;
		gpr = <0x400ac06c 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_gpio7_io16: IOMUXC_GPIO_B1_00_GPIO7_IO16 {
		pinmux = <0x401f817c 5 0x0 0 0x401f836c>;
		gpr = <0x400ac06c 0x10 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_lcdif_data12: IOMUXC_GPIO_B1_00_LCDIF_DATA12 {
		pinmux = <0x401f817c 0 0x0 0 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX {
		pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 {
		pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 {
		pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>;
		gpr = <0x400ac018 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 {
		pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>;
		gpr = <0x400ac018 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_enet2_rx_data0: IOMUXC_GPIO_B1_01_ENET2_RX_DATA0 {
		pinmux = <0x401f8180 8 0x401f8714 2 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 {
		pinmux = <0x401f8180 4 0x0 0 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_flexio3_flexio17: IOMUXC_GPIO_B1_01_FLEXIO3_FLEXIO17 {
		pinmux = <0x401f8180 9 0x0 0 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 {
		pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 {
		pinmux = <0x401f8180 5 0x0 0 0x401f8370>;
		gpr = <0x400ac06c 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_gpio7_io17: IOMUXC_GPIO_B1_01_GPIO7_IO17 {
		pinmux = <0x401f8180 5 0x0 0 0x401f8370>;
		gpr = <0x400ac06c 0x11 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_lcdif_data13: IOMUXC_GPIO_B1_01_LCDIF_DATA13 {
		pinmux = <0x401f8180 0 0x0 0 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX {
		pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 {
		pinmux = <0x401f8180 3 0x0 0 0x401f8370>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 {
		pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>;
		gpr = <0x400ac018 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 {
		pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>;
		gpr = <0x400ac018 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_enet2_rx_data1: IOMUXC_GPIO_B1_02_ENET2_RX_DATA1 {
		pinmux = <0x401f8184 8 0x401f8718 2 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 {
		pinmux = <0x401f8184 4 0x0 0 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_flexio3_flexio18: IOMUXC_GPIO_B1_02_FLEXIO3_FLEXIO18 {
		pinmux = <0x401f8184 9 0x0 0 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 {
		pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 {
		pinmux = <0x401f8184 5 0x0 0 0x401f8374>;
		gpr = <0x400ac06c 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_gpio7_io18: IOMUXC_GPIO_B1_02_GPIO7_IO18 {
		pinmux = <0x401f8184 5 0x0 0 0x401f8374>;
		gpr = <0x400ac06c 0x12 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_lcdif_data14: IOMUXC_GPIO_B1_02_LCDIF_DATA14 {
		pinmux = <0x401f8184 0 0x0 0 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 {
		pinmux = <0x401f8184 2 0x0 0 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK {
		pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 {
		pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>;
		gpr = <0x400ac018 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 {
		pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>;
		gpr = <0x400ac018 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_enet2_rx_en: IOMUXC_GPIO_B1_03_ENET2_RX_EN {
		pinmux = <0x401f8188 8 0x401f871c 2 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 {
		pinmux = <0x401f8188 4 0x0 0 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_flexio3_flexio19: IOMUXC_GPIO_B1_03_FLEXIO3_FLEXIO19 {
		pinmux = <0x401f8188 9 0x0 0 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 {
		pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 {
		pinmux = <0x401f8188 5 0x0 0 0x401f8378>;
		gpr = <0x400ac06c 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_gpio7_io19: IOMUXC_GPIO_B1_03_GPIO7_IO19 {
		pinmux = <0x401f8188 5 0x0 0 0x401f8378>;
		gpr = <0x400ac06c 0x13 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_lcdif_data15: IOMUXC_GPIO_B1_03_LCDIF_DATA15 {
		pinmux = <0x401f8188 0 0x0 0 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 {
		pinmux = <0x401f8188 2 0x0 0 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC {
		pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 {
		pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 {
		pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_csi_data15: IOMUXC_GPIO_B1_04_CSI_DATA15 {
		pinmux = <0x401f818c 2 0x0 0 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 {
		pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 {
		pinmux = <0x401f818c 4 0x0 0 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_flexio3_flexio20: IOMUXC_GPIO_B1_04_FLEXIO3_FLEXIO20 {
		pinmux = <0x401f818c 9 0x0 0 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 {
		pinmux = <0x401f818c 5 0x0 0 0x401f837c>;
		gpr = <0x400ac06c 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_gpio7_io20: IOMUXC_GPIO_B1_04_GPIO7_IO20 {
		pinmux = <0x401f818c 5 0x0 0 0x401f837c>;
		gpr = <0x400ac06c 0x14 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_gpt1_clk: IOMUXC_GPIO_B1_04_GPT1_CLK {
		pinmux = <0x401f818c 8 0x401f8760 1 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_lcdif_data16: IOMUXC_GPIO_B1_04_LCDIF_DATA16 {
		pinmux = <0x401f818c 0 0x0 0 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 {
		pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_csi_data14: IOMUXC_GPIO_B1_05_CSI_DATA14 {
		pinmux = <0x401f8190 2 0x0 0 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 {
		pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 {
		pinmux = <0x401f8190 4 0x0 0 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_flexio3_flexio21: IOMUXC_GPIO_B1_05_FLEXIO3_FLEXIO21 {
		pinmux = <0x401f8190 9 0x0 0 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 {
		pinmux = <0x401f8190 5 0x0 0 0x401f8380>;
		gpr = <0x400ac06c 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_gpio7_io21: IOMUXC_GPIO_B1_05_GPIO7_IO21 {
		pinmux = <0x401f8190 5 0x0 0 0x401f8380>;
		gpr = <0x400ac06c 0x15 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_gpt1_capture1: IOMUXC_GPIO_B1_05_GPT1_CAPTURE1 {
		pinmux = <0x401f8190 8 0x401f8758 1 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_lcdif_data17: IOMUXC_GPIO_B1_05_LCDIF_DATA17 {
		pinmux = <0x401f8190 0 0x0 0 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI {
		pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_csi_data13: IOMUXC_GPIO_B1_06_CSI_DATA13 {
		pinmux = <0x401f8194 2 0x0 0 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN {
		pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 {
		pinmux = <0x401f8194 4 0x0 0 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_flexio3_flexio22: IOMUXC_GPIO_B1_06_FLEXIO3_FLEXIO22 {
		pinmux = <0x401f8194 9 0x0 0 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 {
		pinmux = <0x401f8194 5 0x0 0 0x401f8384>;
		gpr = <0x400ac06c 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_gpio7_io22: IOMUXC_GPIO_B1_06_GPIO7_IO22 {
		pinmux = <0x401f8194 5 0x0 0 0x401f8384>;
		gpr = <0x400ac06c 0x16 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_gpt1_capture2: IOMUXC_GPIO_B1_06_GPT1_CAPTURE2 {
		pinmux = <0x401f8194 8 0x401f875c 1 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_lcdif_data18: IOMUXC_GPIO_B1_06_LCDIF_DATA18 {
		pinmux = <0x401f8194 0 0x0 0 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO {
		pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_csi_data12: IOMUXC_GPIO_B1_07_CSI_DATA12 {
		pinmux = <0x401f8198 2 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 {
		pinmux = <0x401f8198 3 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 {
		pinmux = <0x401f8198 4 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_flexio3_flexio23: IOMUXC_GPIO_B1_07_FLEXIO3_FLEXIO23 {
		pinmux = <0x401f8198 9 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 {
		pinmux = <0x401f8198 5 0x0 0 0x401f8388>;
		gpr = <0x400ac06c 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_gpio7_io23: IOMUXC_GPIO_B1_07_GPIO7_IO23 {
		pinmux = <0x401f8198 5 0x0 0 0x401f8388>;
		gpr = <0x400ac06c 0x17 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_gpt1_compare1: IOMUXC_GPIO_B1_07_GPT1_COMPARE1 {
		pinmux = <0x401f8198 8 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_lcdif_data19: IOMUXC_GPIO_B1_07_LCDIF_DATA19 {
		pinmux = <0x401f8198 0 0x0 0 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK {
		pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_csi_data11: IOMUXC_GPIO_B1_08_CSI_DATA11 {
		pinmux = <0x401f819c 2 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 {
		pinmux = <0x401f819c 3 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX {
		pinmux = <0x401f819c 6 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 {
		pinmux = <0x401f819c 4 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_flexio3_flexio24: IOMUXC_GPIO_B1_08_FLEXIO3_FLEXIO24 {
		pinmux = <0x401f819c 9 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 {
		pinmux = <0x401f819c 5 0x0 0 0x401f838c>;
		gpr = <0x400ac06c 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_gpio7_io24: IOMUXC_GPIO_B1_08_GPIO7_IO24 {
		pinmux = <0x401f819c 5 0x0 0 0x401f838c>;
		gpr = <0x400ac06c 0x18 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_gpt1_compare2: IOMUXC_GPIO_B1_08_GPT1_COMPARE2 {
		pinmux = <0x401f819c 8 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_lcdif_data20: IOMUXC_GPIO_B1_08_LCDIF_DATA20 {
		pinmux = <0x401f819c 0 0x0 0 0x401f838c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 {
		pinmux = <0x401f819c 1 0x0 0 0x401f838c>;
		gpr = <0x400ac018 0x3 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_csi_data10: IOMUXC_GPIO_B1_09_CSI_DATA10 {
		pinmux = <0x401f81a0 2 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN {
		pinmux = <0x401f81a0 3 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX {
		pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 {
		pinmux = <0x401f81a0 4 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_flexio3_flexio25: IOMUXC_GPIO_B1_09_FLEXIO3_FLEXIO25 {
		pinmux = <0x401f81a0 9 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 {
		pinmux = <0x401f81a0 5 0x0 0 0x401f8390>;
		gpr = <0x400ac06c 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_gpio7_io25: IOMUXC_GPIO_B1_09_GPIO7_IO25 {
		pinmux = <0x401f81a0 5 0x0 0 0x401f8390>;
		gpr = <0x400ac06c 0x19 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_gpt1_compare3: IOMUXC_GPIO_B1_09_GPT1_COMPARE3 {
		pinmux = <0x401f81a0 8 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_lcdif_data21: IOMUXC_GPIO_B1_09_LCDIF_DATA21 {
		pinmux = <0x401f81a0 0 0x0 0 0x401f8390>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 {
		pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>;
		gpr = <0x400ac018 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_csi_data00: IOMUXC_GPIO_B1_10_CSI_DATA00 {
		pinmux = <0x401f81a4 2 0x0 0 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK {
		pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK {
		pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 {
		pinmux = <0x401f81a4 4 0x0 0 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_flexio3_flexio26: IOMUXC_GPIO_B1_10_FLEXIO3_FLEXIO26 {
		pinmux = <0x401f81a4 9 0x0 0 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 {
		pinmux = <0x401f81a4 5 0x0 0 0x401f8394>;
		gpr = <0x400ac06c 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_gpio7_io26: IOMUXC_GPIO_B1_10_GPIO7_IO26 {
		pinmux = <0x401f81a4 5 0x0 0 0x401f8394>;
		gpr = <0x400ac06c 0x1a 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_lcdif_data22: IOMUXC_GPIO_B1_10_LCDIF_DATA22 {
		pinmux = <0x401f81a4 0 0x0 0 0x401f8394>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 {
		pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>;
		gpr = <0x400ac018 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_csi_data01: IOMUXC_GPIO_B1_11_CSI_DATA01 {
		pinmux = <0x401f81a8 2 0x0 0 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER {
		pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 {
		pinmux = <0x401f81a8 4 0x0 0 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_flexio3_flexio27: IOMUXC_GPIO_B1_11_FLEXIO3_FLEXIO27 {
		pinmux = <0x401f81a8 9 0x0 0 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 {
		pinmux = <0x401f81a8 5 0x0 0 0x401f8398>;
		gpr = <0x400ac06c 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_gpio7_io27: IOMUXC_GPIO_B1_11_GPIO7_IO27 {
		pinmux = <0x401f81a8 5 0x0 0 0x401f8398>;
		gpr = <0x400ac06c 0x1b 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_lcdif_data23: IOMUXC_GPIO_B1_11_LCDIF_DATA23 {
		pinmux = <0x401f81a8 0 0x0 0 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 {
		pinmux = <0x401f81a8 6 0x0 0 0x401f8398>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 {
		pinmux = <0x401f81a8 1 0x0 0 0x401f8398>;
		gpr = <0x400ac018 0xf 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_csi_pixclk: IOMUXC_GPIO_B1_12_CSI_PIXCLK {
		pinmux = <0x401f81ac 2 0x401f8424 1 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN {
		pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 {
		pinmux = <0x401f81ac 4 0x0 0 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_flexio3_flexio28: IOMUXC_GPIO_B1_12_FLEXIO3_FLEXIO28 {
		pinmux = <0x401f81ac 9 0x0 0 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 {
		pinmux = <0x401f81ac 5 0x0 0 0x401f839c>;
		gpr = <0x400ac06c 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_gpio7_io28: IOMUXC_GPIO_B1_12_GPIO7_IO28 {
		pinmux = <0x401f81ac 5 0x0 0 0x401f839c>;
		gpr = <0x400ac06c 0x1c 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX {
		pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B {
		pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_csi_vsync: IOMUXC_GPIO_B1_13_CSI_VSYNC {
		pinmux = <0x401f81b0 2 0x401f8428 2 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT {
		pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 {
		pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_flexio3_flexio29: IOMUXC_GPIO_B1_13_FLEXIO3_FLEXIO29 {
		pinmux = <0x401f81b0 9 0x0 0 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 {
		pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>;
		gpr = <0x400ac06c 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_gpio7_io29: IOMUXC_GPIO_B1_13_GPIO7_IO29 {
		pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>;
		gpr = <0x400ac06c 0x1d 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX {
		pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_semc_dqs4: IOMUXC_GPIO_B1_13_SEMC_DQS4 {
		pinmux = <0x401f81b0 8 0x401f8788 3 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP {
		pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B {
		pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_csi_hsync: IOMUXC_GPIO_B1_14_CSI_HSYNC {
		pinmux = <0x401f81b4 2 0x401f8420 2 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_enet2_tx_data0: IOMUXC_GPIO_B1_14_ENET2_TX_DATA0 {
		pinmux = <0x401f81b4 8 0x0 0 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC {
		pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 {
		pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_flexio3_flexio30: IOMUXC_GPIO_B1_14_FLEXIO3_FLEXIO30 {
		pinmux = <0x401f81b4 9 0x0 0 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 {
		pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 {
		pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>;
		gpr = <0x400ac06c 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_gpio7_io30: IOMUXC_GPIO_B1_14_GPIO7_IO30 {
		pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>;
		gpr = <0x400ac06c 0x1e 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT {
		pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 {
		pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_csi_mclk: IOMUXC_GPIO_B1_15_CSI_MCLK {
		pinmux = <0x401f81b8 2 0x0 0 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_enet2_tx_data1: IOMUXC_GPIO_B1_15_ENET2_TX_DATA1 {
		pinmux = <0x401f81b8 8 0x0 0 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO {
		pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 {
		pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_flexio3_flexio31: IOMUXC_GPIO_B1_15_FLEXIO3_FLEXIO31 {
		pinmux = <0x401f81b8 9 0x0 0 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 {
		pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 {
		pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>;
		gpr = <0x400ac06c 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_gpio7_io31: IOMUXC_GPIO_B1_15_GPIO7_IO31 {
		pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>;
		gpr = <0x400ac06c 0x1f 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B {
		pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 {
		pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 {
		pinmux = <0x401f8014 4 0x0 0 0x401f8204>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 {
		pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 {
		pinmux = <0x401f8014 5 0x0 0 0x401f8204>;
		gpr = <0x400ac074 0x0 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_gpio9_io00: IOMUXC_GPIO_EMC_00_GPIO9_IO00 {
		pinmux = <0x401f8014 5 0x0 0 0x401f8204>;
		gpr = <0x400ac074 0x0 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK {
		pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 {
		pinmux = <0x401f8014 0 0x0 0 0x401f8204>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 {
		pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 {
		pinmux = <0x401f8018 4 0x0 0 0x401f8208>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 {
		pinmux = <0x401f8018 1 0x0 0 0x401f8208>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 {
		pinmux = <0x401f8018 5 0x0 0 0x401f8208>;
		gpr = <0x400ac074 0x1 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_gpio9_io01: IOMUXC_GPIO_EMC_01_GPIO9_IO01 {
		pinmux = <0x401f8018 5 0x0 0 0x401f8208>;
		gpr = <0x400ac074 0x1 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 {
		pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 {
		pinmux = <0x401f8018 0 0x0 0 0x401f8208>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 {
		pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 {
		pinmux = <0x401f801c 4 0x0 0 0x401f820c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 {
		pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 {
		pinmux = <0x401f801c 5 0x0 0 0x401f820c>;
		gpr = <0x400ac074 0x2 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_gpio9_io02: IOMUXC_GPIO_EMC_02_GPIO9_IO02 {
		pinmux = <0x401f801c 5 0x0 0 0x401f820c>;
		gpr = <0x400ac074 0x2 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO {
		pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 {
		pinmux = <0x401f801c 0 0x0 0 0x401f820c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 {
		pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>;
		gpr = <0x400ac018 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 {
		pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>;
		gpr = <0x400ac018 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 {
		pinmux = <0x401f8020 4 0x0 0 0x401f8210>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 {
		pinmux = <0x401f8020 1 0x0 0 0x401f8210>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 {
		pinmux = <0x401f8020 5 0x0 0 0x401f8210>;
		gpr = <0x400ac074 0x3 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_gpio9_io03: IOMUXC_GPIO_EMC_03_GPIO9_IO03 {
		pinmux = <0x401f8020 5 0x0 0 0x401f8210>;
		gpr = <0x400ac074 0x3 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI {
		pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 {
		pinmux = <0x401f8020 0 0x0 0 0x401f8210>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 {
		pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>;
		gpr = <0x400ac018 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 {
		pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>;
		gpr = <0x400ac018 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 {
		pinmux = <0x401f8024 4 0x0 0 0x401f8214>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 {
		pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 {
		pinmux = <0x401f8024 5 0x0 0 0x401f8214>;
		gpr = <0x400ac074 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_gpio9_io04: IOMUXC_GPIO_EMC_04_GPIO9_IO04 {
		pinmux = <0x401f8024 5 0x0 0 0x401f8214>;
		gpr = <0x400ac074 0x4 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA {
		pinmux = <0x401f8024 2 0x0 0 0x401f8214>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 {
		pinmux = <0x401f8024 0 0x0 0 0x401f8214>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 {
		pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>;
		gpr = <0x400ac018 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 {
		pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>;
		gpr = <0x400ac018 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 {
		pinmux = <0x401f8028 4 0x0 0 0x401f8218>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 {
		pinmux = <0x401f8028 1 0x0 0 0x401f8218>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 {
		pinmux = <0x401f8028 5 0x0 0 0x401f8218>;
		gpr = <0x400ac074 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_gpio9_io05: IOMUXC_GPIO_EMC_05_GPIO9_IO05 {
		pinmux = <0x401f8028 5 0x0 0 0x401f8218>;
		gpr = <0x400ac074 0x5 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC {
		pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 {
		pinmux = <0x401f8028 0 0x0 0 0x401f8218>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 {
		pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>;
		gpr = <0x400ac018 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 {
		pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>;
		gpr = <0x400ac018 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 {
		pinmux = <0x401f802c 4 0x0 0 0x401f821c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 {
		pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 {
		pinmux = <0x401f802c 5 0x0 0 0x401f821c>;
		gpr = <0x400ac074 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_gpio9_io06: IOMUXC_GPIO_EMC_06_GPIO9_IO06 {
		pinmux = <0x401f802c 5 0x0 0 0x401f821c>;
		gpr = <0x400ac074 0x6 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK {
		pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 {
		pinmux = <0x401f802c 0 0x0 0 0x401f821c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 {
		pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>;
		gpr = <0x400ac018 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 {
		pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>;
		gpr = <0x400ac018 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 {
		pinmux = <0x401f8030 4 0x0 0 0x401f8220>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 {
		pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 {
		pinmux = <0x401f8030 5 0x0 0 0x401f8220>;
		gpr = <0x400ac074 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_gpio9_io07: IOMUXC_GPIO_EMC_07_GPIO9_IO07 {
		pinmux = <0x401f8030 5 0x0 0 0x401f8220>;
		gpr = <0x400ac074 0x7 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK {
		pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 {
		pinmux = <0x401f8030 0 0x0 0 0x401f8220>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 {
		pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>;
		gpr = <0x400ac018 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 {
		pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>;
		gpr = <0x400ac018 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 {
		pinmux = <0x401f8034 4 0x0 0 0x401f8224>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 {
		pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 {
		pinmux = <0x401f8034 5 0x0 0 0x401f8224>;
		gpr = <0x400ac074 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_gpio9_io08: IOMUXC_GPIO_EMC_08_GPIO9_IO08 {
		pinmux = <0x401f8034 5 0x0 0 0x401f8224>;
		gpr = <0x400ac074 0x8 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA {
		pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 {
		pinmux = <0x401f8034 0 0x0 0 0x401f8224>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 {
		pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 {
		pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>;
		gpr = <0x400ac018 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX {
		pinmux = <0x401f8038 3 0x0 0 0x401f8228>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 {
		pinmux = <0x401f8038 4 0x0 0 0x401f8228>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 {
		pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 {
		pinmux = <0x401f8038 5 0x0 0 0x401f8228>;
		gpr = <0x400ac074 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_gpio9_io09: IOMUXC_GPIO_EMC_09_GPIO9_IO09 {
		pinmux = <0x401f8038 5 0x0 0 0x401f8228>;
		gpr = <0x400ac074 0x9 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC {
		pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 {
		pinmux = <0x401f8038 0 0x0 0 0x401f8228>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX {
		pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 {
		pinmux = <0x401f803c 4 0x0 0 0x401f822c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 {
		pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 {
		pinmux = <0x401f803c 5 0x0 0 0x401f822c>;
		gpr = <0x400ac074 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_gpio9_io10: IOMUXC_GPIO_EMC_10_GPIO9_IO10 {
		pinmux = <0x401f803c 5 0x0 0 0x401f822c>;
		gpr = <0x400ac074 0xa 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK {
		pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 {
		pinmux = <0x401f803c 0 0x0 0 0x401f822c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 {
		pinmux = <0x401f8040 4 0x0 0 0x401f8230>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 {
		pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 {
		pinmux = <0x401f8040 5 0x0 0 0x401f8230>;
		gpr = <0x400ac074 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_gpio9_io11: IOMUXC_GPIO_EMC_11_GPIO9_IO11 {
		pinmux = <0x401f8040 5 0x0 0 0x401f8230>;
		gpr = <0x400ac074 0xb 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA {
		pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 {
		pinmux = <0x401f8040 0 0x0 0 0x401f8230>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B {
		pinmux = <0x401f8040 3 0x0 0 0x401f8230>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 {
		pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 {
		pinmux = <0x401f8044 5 0x0 0 0x401f8234>;
		gpr = <0x400ac074 0xc 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_gpio9_io12: IOMUXC_GPIO_EMC_12_GPIO9_IO12 {
		pinmux = <0x401f8044 5 0x0 0 0x401f8234>;
		gpr = <0x400ac074 0xc 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL {
		pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 {
		pinmux = <0x401f8044 0 0x0 0 0x401f8234>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP {
		pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 {
		pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 {
		pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 {
		pinmux = <0x401f8048 5 0x0 0 0x401f8238>;
		gpr = <0x400ac074 0xd 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_gpio9_io13: IOMUXC_GPIO_EMC_13_GPIO9_IO13 {
		pinmux = <0x401f8048 5 0x0 0 0x401f8238>;
		gpr = <0x400ac074 0xd 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX {
		pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT {
		pinmux = <0x401f8048 3 0x0 0 0x401f8238>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 {
		pinmux = <0x401f8048 0 0x0 0 0x401f8238>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 {
		pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 {
		pinmux = <0x401f804c 5 0x0 0 0x401f823c>;
		gpr = <0x400ac074 0xe 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_gpio9_io14: IOMUXC_GPIO_EMC_14_GPIO9_IO14 {
		pinmux = <0x401f804c 5 0x0 0 0x401f823c>;
		gpr = <0x400ac074 0xe 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 {
		pinmux = <0x401f804c 4 0x0 0 0x401f823c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX {
		pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT {
		pinmux = <0x401f804c 3 0x0 0 0x401f823c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 {
		pinmux = <0x401f804c 0 0x0 0 0x401f823c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 {
		pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>;
		gpr = <0x400ac018 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 {
		pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>;
		gpr = <0x400ac018 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 {
		pinmux = <0x401f8050 5 0x0 0 0x401f8240>;
		gpr = <0x400ac074 0xf 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_gpio9_io15: IOMUXC_GPIO_EMC_15_GPIO9_IO15 {
		pinmux = <0x401f8050 5 0x0 0 0x401f8240>;
		gpr = <0x400ac074 0xf 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B {
		pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 {
		pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>;
		gpr = <0x400ac018 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 {
		pinmux = <0x401f8050 0 0x0 0 0x401f8240>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT {
		pinmux = <0x401f8050 3 0x0 0 0x401f8240>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 {
		pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 {
		pinmux = <0x401f8054 5 0x0 0 0x401f8244>;
		gpr = <0x400ac074 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_gpio9_io16: IOMUXC_GPIO_EMC_16_GPIO9_IO16 {
		pinmux = <0x401f8054 5 0x0 0 0x401f8244>;
		gpr = <0x400ac074 0x10 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B {
		pinmux = <0x401f8054 2 0x0 0 0x401f8244>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 {
		pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>;
		gpr = <0x400ac018 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 {
		pinmux = <0x401f8054 0 0x0 0 0x401f8244>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN {
		pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 {
		pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX {
		pinmux = <0x401f8058 3 0x0 0 0x401f8248>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 {
		pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 {
		pinmux = <0x401f8058 5 0x0 0 0x401f8248>;
		gpr = <0x400ac074 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_gpio9_io17: IOMUXC_GPIO_EMC_17_GPIO9_IO17 {
		pinmux = <0x401f8058 5 0x0 0 0x401f8248>;
		gpr = <0x400ac074 0x11 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B {
		pinmux = <0x401f8058 2 0x0 0 0x401f8248>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 {
		pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>;
		gpr = <0x400ac018 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 {
		pinmux = <0x401f8058 0 0x0 0 0x401f8248>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX {
		pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 {
		pinmux = <0x401f805c 1 0x0 0 0x401f824c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 {
		pinmux = <0x401f805c 5 0x0 0 0x401f824c>;
		gpr = <0x400ac074 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_gpio9_io18: IOMUXC_GPIO_EMC_18_GPIO9_IO18 {
		pinmux = <0x401f805c 5 0x0 0 0x401f824c>;
		gpr = <0x400ac074 0x12 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B {
		pinmux = <0x401f805c 2 0x0 0 0x401f824c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 {
		pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>;
		gpr = <0x400ac018 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 {
		pinmux = <0x401f805c 0 0x0 0 0x401f824c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL {
		pinmux = <0x401f805c 6 0x0 0 0x401f824c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 {
		pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 {
		pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 {
		pinmux = <0x401f8060 5 0x0 0 0x401f8250>;
		gpr = <0x400ac074 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_gpio9_io19: IOMUXC_GPIO_EMC_19_GPIO9_IO19 {
		pinmux = <0x401f8060 5 0x0 0 0x401f8250>;
		gpr = <0x400ac074 0x13 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX {
		pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 {
		pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>;
		gpr = <0x400ac018 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 {
		pinmux = <0x401f8060 0 0x0 0 0x401f8250>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B {
		pinmux = <0x401f8060 6 0x0 0 0x401f8250>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 {
		pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 {
		pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 {
		pinmux = <0x401f8064 5 0x0 0 0x401f8254>;
		gpr = <0x400ac074 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_gpio9_io20: IOMUXC_GPIO_EMC_20_GPIO9_IO20 {
		pinmux = <0x401f8064 5 0x0 0 0x401f8254>;
		gpr = <0x400ac074 0x14 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX {
		pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 {
		pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>;
		gpr = <0x400ac018 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 {
		pinmux = <0x401f8064 0 0x0 0 0x401f8254>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 {
		pinmux = <0x401f8068 3 0x0 0 0x401f8258>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 {
		pinmux = <0x401f8068 1 0x0 0 0x401f8258>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 {
		pinmux = <0x401f8068 5 0x0 0 0x401f8258>;
		gpr = <0x400ac074 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_gpio9_io21: IOMUXC_GPIO_EMC_21_GPIO9_IO21 {
		pinmux = <0x401f8068 5 0x0 0 0x401f8258>;
		gpr = <0x400ac074 0x15 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA {
		pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 {
		pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>;
		gpr = <0x400ac018 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 {
		pinmux = <0x401f8068 0 0x0 0 0x401f8258>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 {
		pinmux = <0x401f806c 3 0x0 0 0x401f825c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 {
		pinmux = <0x401f806c 1 0x0 0 0x401f825c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 {
		pinmux = <0x401f806c 5 0x0 0 0x401f825c>;
		gpr = <0x400ac074 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_gpio9_io22: IOMUXC_GPIO_EMC_22_GPIO9_IO22 {
		pinmux = <0x401f806c 5 0x0 0 0x401f825c>;
		gpr = <0x400ac074 0x16 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL {
		pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 {
		pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>;
		gpr = <0x400ac018 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 {
		pinmux = <0x401f806c 0 0x0 0 0x401f825c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN {
		pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 {
		pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 {
		pinmux = <0x401f8070 5 0x0 0 0x401f8260>;
		gpr = <0x400ac074 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_gpio9_io23: IOMUXC_GPIO_EMC_23_GPIO9_IO23 {
		pinmux = <0x401f8070 5 0x0 0 0x401f8260>;
		gpr = <0x400ac074 0x17 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 {
		pinmux = <0x401f8070 4 0x401f875c 0 0x401f8260>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX {
		pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 {
		pinmux = <0x401f8070 0 0x0 0 0x401f8260>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN {
		pinmux = <0x401f8074 3 0x0 0 0x401f8264>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 {
		pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 {
		pinmux = <0x401f8074 5 0x0 0 0x401f8264>;
		gpr = <0x400ac074 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_gpio9_io24: IOMUXC_GPIO_EMC_24_GPIO9_IO24 {
		pinmux = <0x401f8074 5 0x0 0 0x401f8264>;
		gpr = <0x400ac074 0x18 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 {
		pinmux = <0x401f8074 4 0x401f8758 0 0x401f8264>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX {
		pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS {
		pinmux = <0x401f8074 0 0x0 0 0x401f8264>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK {
		pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK {
		pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 {
		pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 {
		pinmux = <0x401f8078 5 0x0 0 0x401f8268>;
		gpr = <0x400ac074 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_gpio9_io25: IOMUXC_GPIO_EMC_25_GPIO9_IO25 {
		pinmux = <0x401f8078 5 0x0 0 0x401f8268>;
		gpr = <0x400ac074 0x19 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX {
		pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS {
		pinmux = <0x401f8078 0 0x0 0 0x401f8268>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER {
		pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 {
		pinmux = <0x401f807c 4 0x0 0 0x401f826c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 {
		pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 {
		pinmux = <0x401f807c 5 0x0 0 0x401f826c>;
		gpr = <0x400ac074 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_gpio9_io26: IOMUXC_GPIO_EMC_26_GPIO9_IO26 {
		pinmux = <0x401f807c 5 0x0 0 0x401f826c>;
		gpr = <0x400ac074 0x1a 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX {
		pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK {
		pinmux = <0x401f807c 0 0x0 0 0x401f826c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 {
		pinmux = <0x401f8080 4 0x0 0 0x401f8270>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 {
		pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 {
		pinmux = <0x401f8080 5 0x0 0 0x401f8270>;
		gpr = <0x400ac074 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_gpio9_io27: IOMUXC_GPIO_EMC_27_GPIO9_IO27 {
		pinmux = <0x401f8080 5 0x0 0 0x401f8270>;
		gpr = <0x400ac074 0x1b 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK {
		pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B {
		pinmux = <0x401f8080 2 0x0 0 0x401f8270>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE {
		pinmux = <0x401f8080 0 0x0 0 0x401f8270>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 {
		pinmux = <0x401f8084 4 0x0 0 0x401f8274>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 {
		pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 {
		pinmux = <0x401f8084 5 0x0 0 0x401f8274>;
		gpr = <0x400ac074 0x1c 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_gpio9_io28: IOMUXC_GPIO_EMC_28_GPIO9_IO28 {
		pinmux = <0x401f8084 5 0x0 0 0x401f8274>;
		gpr = <0x400ac074 0x1c 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO {
		pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B {
		pinmux = <0x401f8084 2 0x0 0 0x401f8274>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE {
		pinmux = <0x401f8084 0 0x0 0 0x401f8274>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 {
		pinmux = <0x401f8088 4 0x0 0 0x401f8278>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 {
		pinmux = <0x401f8088 1 0x0 0 0x401f8278>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 {
		pinmux = <0x401f8088 5 0x0 0 0x401f8278>;
		gpr = <0x400ac074 0x1d 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_gpio9_io29: IOMUXC_GPIO_EMC_29_GPIO9_IO29 {
		pinmux = <0x401f8088 5 0x0 0 0x401f8278>;
		gpr = <0x400ac074 0x1d 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI {
		pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B {
		pinmux = <0x401f8088 2 0x0 0 0x401f8278>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 {
		pinmux = <0x401f8088 0 0x0 0 0x401f8278>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_csi_data23: IOMUXC_GPIO_EMC_30_CSI_DATA23 {
		pinmux = <0x401f808c 4 0x0 0 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_enet2_tx_data0: IOMUXC_GPIO_EMC_30_ENET2_TX_DATA0 {
		pinmux = <0x401f808c 8 0x0 0 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 {
		pinmux = <0x401f808c 1 0x0 0 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 {
		pinmux = <0x401f808c 5 0x0 0 0x401f827c>;
		gpr = <0x400ac074 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_gpio9_io30: IOMUXC_GPIO_EMC_30_GPIO9_IO30 {
		pinmux = <0x401f808c 5 0x0 0 0x401f827c>;
		gpr = <0x400ac074 0x1e 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 {
		pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B {
		pinmux = <0x401f808c 2 0x0 0 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 {
		pinmux = <0x401f808c 0 0x0 0 0x401f827c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_csi_data22: IOMUXC_GPIO_EMC_31_CSI_DATA22 {
		pinmux = <0x401f8090 4 0x0 0 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_enet2_tx_data1: IOMUXC_GPIO_EMC_31_ENET2_TX_DATA1 {
		pinmux = <0x401f8090 8 0x0 0 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 {
		pinmux = <0x401f8090 1 0x0 0 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 {
		pinmux = <0x401f8090 5 0x0 0 0x401f8280>;
		gpr = <0x400ac074 0x1f 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_gpio9_io31: IOMUXC_GPIO_EMC_31_GPIO9_IO31 {
		pinmux = <0x401f8090 5 0x0 0 0x401f8280>;
		gpr = <0x400ac074 0x1f 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 {
		pinmux = <0x401f8090 3 0x0 0 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX {
		pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 {
		pinmux = <0x401f8090 0 0x0 0 0x401f8280>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY {
		pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_csi_data21: IOMUXC_GPIO_EMC_32_CSI_DATA21 {
		pinmux = <0x401f8094 4 0x0 0 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_enet2_tx_en: IOMUXC_GPIO_EMC_32_ENET2_TX_EN {
		pinmux = <0x401f8094 8 0x0 0 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 {
		pinmux = <0x401f8094 1 0x0 0 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 {
		pinmux = <0x401f8094 5 0x0 0 0x401f8284>;
		gpr = <0x400ac070 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_gpio8_io18: IOMUXC_GPIO_EMC_32_GPIO8_IO18 {
		pinmux = <0x401f8094 5 0x0 0 0x401f8284>;
		gpr = <0x400ac070 0x12 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX {
		pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 {
		pinmux = <0x401f8094 0 0x0 0 0x401f8284>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_csi_data20: IOMUXC_GPIO_EMC_33_CSI_DATA20 {
		pinmux = <0x401f8098 4 0x0 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_ref_clk2: IOMUXC_GPIO_EMC_33_ENET2_REF_CLK2 {
		pinmux = <0x401f8098 9 0x401f870c 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_tx_clk: IOMUXC_GPIO_EMC_33_ENET2_TX_CLK {
		pinmux = <0x401f8098 8 0x401f8728 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 {
		pinmux = <0x401f8098 1 0x0 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 {
		pinmux = <0x401f8098 5 0x0 0 0x401f8288>;
		gpr = <0x400ac070 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_gpio8_io19: IOMUXC_GPIO_EMC_33_GPIO8_IO19 {
		pinmux = <0x401f8098 5 0x0 0 0x401f8288>;
		gpr = <0x400ac070 0x13 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA {
		pinmux = <0x401f8098 3 0x401f8778 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 {
		pinmux = <0x401f8098 0 0x0 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B {
		pinmux = <0x401f8098 2 0x0 0 0x401f8288>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_csi_data19: IOMUXC_GPIO_EMC_34_CSI_DATA19 {
		pinmux = <0x401f809c 4 0x0 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_enet2_rx_er: IOMUXC_GPIO_EMC_34_ENET2_RX_ER {
		pinmux = <0x401f809c 8 0x401f8720 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 {
		pinmux = <0x401f809c 1 0x0 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 {
		pinmux = <0x401f809c 5 0x0 0 0x401f828c>;
		gpr = <0x400ac070 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_gpio8_io20: IOMUXC_GPIO_EMC_34_GPIO8_IO20 {
		pinmux = <0x401f809c 5 0x0 0 0x401f828c>;
		gpr = <0x400ac070 0x14 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC {
		pinmux = <0x401f809c 3 0x401f877c 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 {
		pinmux = <0x401f809c 0 0x0 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT {
		pinmux = <0x401f809c 2 0x0 0 0x401f828c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_csi_data18: IOMUXC_GPIO_EMC_35_CSI_DATA18 {
		pinmux = <0x401f80a0 4 0x0 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_enet2_rx_data0: IOMUXC_GPIO_EMC_35_ENET2_RX_DATA0 {
		pinmux = <0x401f80a0 8 0x401f8714 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 {
		pinmux = <0x401f80a0 5 0x0 0 0x401f8290>;
		gpr = <0x400ac070 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_gpio8_io21: IOMUXC_GPIO_EMC_35_GPIO8_IO21 {
		pinmux = <0x401f80a0 5 0x0 0 0x401f8290>;
		gpr = <0x400ac070 0x15 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 {
		pinmux = <0x401f80a0 2 0x0 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK {
		pinmux = <0x401f80a0 3 0x401f8774 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 {
		pinmux = <0x401f80a0 0 0x0 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B {
		pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 {
		pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>;
		gpr = <0x400ac018 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 {
		pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>;
		gpr = <0x400ac018 0x1e 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_csi_data17: IOMUXC_GPIO_EMC_36_CSI_DATA17 {
		pinmux = <0x401f80a4 4 0x0 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_enet2_rx_data1: IOMUXC_GPIO_EMC_36_ENET2_RX_DATA1 {
		pinmux = <0x401f80a4 8 0x401f8718 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_flexcan3_tx: IOMUXC_GPIO_EMC_36_FLEXCAN3_TX {
		pinmux = <0x401f80a4 9 0x0 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 {
		pinmux = <0x401f80a4 5 0x0 0 0x401f8294>;
		gpr = <0x400ac070 0x16 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_gpio8_io22: IOMUXC_GPIO_EMC_36_GPIO8_IO22 {
		pinmux = <0x401f80a4 5 0x0 0 0x401f8294>;
		gpr = <0x400ac070 0x16 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 {
		pinmux = <0x401f80a4 2 0x0 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA {
		pinmux = <0x401f80a4 3 0x0 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 {
		pinmux = <0x401f80a4 0 0x0 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP {
		pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 {
		pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_csi_data16: IOMUXC_GPIO_EMC_37_CSI_DATA16 {
		pinmux = <0x401f80a8 4 0x0 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_enet2_rx_en: IOMUXC_GPIO_EMC_37_ENET2_RX_EN {
		pinmux = <0x401f80a8 8 0x401f871c 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_flexcan3_rx: IOMUXC_GPIO_EMC_37_FLEXCAN3_RX {
		pinmux = <0x401f80a8 9 0x401f878c 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 {
		pinmux = <0x401f80a8 5 0x0 0 0x401f8298>;
		gpr = <0x400ac070 0x17 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_gpio8_io23: IOMUXC_GPIO_EMC_37_GPIO8_IO23 {
		pinmux = <0x401f80a8 5 0x0 0 0x401f8298>;
		gpr = <0x400ac070 0x17 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 {
		pinmux = <0x401f80a8 2 0x0 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK {
		pinmux = <0x401f80a8 3 0x401f8770 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 {
		pinmux = <0x401f80a8 0 0x0 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP {
		pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 {
		pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_csi_field: IOMUXC_GPIO_EMC_38_CSI_FIELD {
		pinmux = <0x401f80ac 4 0x0 0 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_enet2_mdc: IOMUXC_GPIO_EMC_38_ENET2_MDC {
		pinmux = <0x401f80ac 8 0x0 0 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 {
		pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 {
		pinmux = <0x401f80ac 5 0x0 0 0x401f829c>;
		gpr = <0x400ac070 0x18 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_gpio8_io24: IOMUXC_GPIO_EMC_38_GPIO8_IO24 {
		pinmux = <0x401f80ac 5 0x0 0 0x401f829c>;
		gpr = <0x400ac070 0x18 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX {
		pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK {
		pinmux = <0x401f80ac 3 0x401f8780 0 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 {
		pinmux = <0x401f80ac 0 0x0 0 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT {
		pinmux = <0x401f80ac 6 0x0 0 0x401f829c>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_enet2_mdio: IOMUXC_GPIO_EMC_39_ENET2_MDIO {
		pinmux = <0x401f80b0 8 0x401f8710 0 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 {
		pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 {
		pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>;
		gpr = <0x400ac070 0x19 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_gpio8_io25: IOMUXC_GPIO_EMC_39_GPIO8_IO25 {
		pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>;
		gpr = <0x400ac070 0x19 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX {
		pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC {
		pinmux = <0x401f80b0 3 0x401f8784 0 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS {
		pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs4: IOMUXC_GPIO_EMC_39_SEMC_DQS4 {
		pinmux = <0x401f80b0 9 0x401f8788 1 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B {
		pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B {
		pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC {
		pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 {
		pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>;
		gpr = <0x400ac070 0x1a 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_gpio8_io26: IOMUXC_GPIO_EMC_40_GPIO8_IO26 {
		pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>;
		gpr = <0x400ac070 0x1a 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 {
		pinmux = <0x401f80b4 1 0x401f8768 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 {
		pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_semc_clk5: IOMUXC_GPIO_EMC_40_SEMC_CLK5 {
		pinmux = <0x401f80b4 9 0x0 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY {
		pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC {
		pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B {
		pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO {
		pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 {
		pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>;
		gpr = <0x400ac070 0x1b 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_gpio8_io27: IOMUXC_GPIO_EMC_41_GPIO8_IO27 {
		pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>;
		gpr = <0x400ac070 0x1b 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 {
		pinmux = <0x401f80b8 1 0x401f8764 0 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 {
		pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 {
		pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR {
		pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT {
		pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_enet2_tx_en: IOMUXC_GPIO_SD_B0_00_ENET2_TX_EN {
		pinmux = <0x401f81bc 8 0x0 0 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 {
		pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B {
		pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 {
		pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>;
		gpr = <0x400ac070 0xc 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio8_io12: IOMUXC_GPIO_SD_B0_00_GPIO8_IO12 {
		pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>;
		gpr = <0x400ac070 0xc 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL {
		pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK {
		pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_semc_dqs4: IOMUXC_GPIO_SD_B0_00_SEMC_DQS4 {
		pinmux = <0x401f81bc 9 0x401f8788 0 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD {
		pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 {
		pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>;
		gpr = <0x400ac018 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 {
		pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>;
		gpr = <0x400ac018 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_ref_clk2: IOMUXC_GPIO_SD_B0_01_ENET2_REF_CLK2 {
		pinmux = <0x401f81c0 9 0x401f870c 1 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_tx_clk: IOMUXC_GPIO_SD_B0_01_ENET2_TX_CLK {
		pinmux = <0x401f81c0 8 0x401f8728 1 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 {
		pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B {
		pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 {
		pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>;
		gpr = <0x400ac070 0xd 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio8_io13: IOMUXC_GPIO_SD_B0_01_GPIO8_IO13 {
		pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>;
		gpr = <0x400ac070 0xd 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA {
		pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 {
		pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK {
		pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 {
		pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>;
		gpr = <0x400ac018 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 {
		pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>;
		gpr = <0x400ac018 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet2_rx_er: IOMUXC_GPIO_SD_B0_02_ENET2_RX_ER {
		pinmux = <0x401f81c4 8 0x401f8720 1 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 {
		pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 {
		pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>;
		gpr = <0x400ac070 0xe 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio8_io14: IOMUXC_GPIO_SD_B0_02_GPIO8_IO14 {
		pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>;
		gpr = <0x400ac070 0xe 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO {
		pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B {
		pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_semc_clk5: IOMUXC_GPIO_SD_B0_02_SEMC_CLK5 {
		pinmux = <0x401f81c4 9 0x0 0 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 {
		pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 {
		pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>;
		gpr = <0x400ac018 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 {
		pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>;
		gpr = <0x400ac018 0x12 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet2_rx_data0: IOMUXC_GPIO_SD_B0_03_ENET2_RX_DATA0 {
		pinmux = <0x401f81c8 8 0x401f8714 1 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 {
		pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 {
		pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>;
		gpr = <0x400ac070 0xf 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio8_io15: IOMUXC_GPIO_SD_B0_03_GPIO8_IO15 {
		pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>;
		gpr = <0x400ac070 0xf 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI {
		pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B {
		pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_semc_clk6: IOMUXC_GPIO_SD_B0_03_SEMC_CLK6 {
		pinmux = <0x401f81c8 9 0x0 0 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 {
		pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 {
		pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>;
		gpr = <0x400ac018 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 {
		pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>;
		gpr = <0x400ac018 0x13 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 {
		pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_enet2_rx_data1: IOMUXC_GPIO_SD_B0_04_ENET2_RX_DATA1 {
		pinmux = <0x401f81cc 8 0x401f8718 1 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 {
		pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B {
		pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 {
		pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>;
		gpr = <0x400ac070 0x10 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio8_io16: IOMUXC_GPIO_SD_B0_04_GPIO8_IO16 {
		pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>;
		gpr = <0x400ac070 0x10 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX {
		pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 {
		pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 {
		pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>;
		gpr = <0x400ac018 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 {
		pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>;
		gpr = <0x400ac018 0x14 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 {
		pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_enet2_rx_en: IOMUXC_GPIO_SD_B0_05_ENET2_RX_EN {
		pinmux = <0x401f81d0 8 0x401f871c 1 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 {
		pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS {
		pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 {
		pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>;
		gpr = <0x400ac070 0x11 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio8_io17: IOMUXC_GPIO_SD_B0_05_GPIO8_IO17 {
		pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>;
		gpr = <0x400ac070 0x11 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX {
		pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 {
		pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 {
		pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>;
		gpr = <0x400ac018 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 {
		pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>;
		gpr = <0x400ac018 0x15 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 {
		pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 {
		pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 {
		pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>;
		gpr = <0x400ac070 0x0 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio8_io00: IOMUXC_GPIO_SD_B1_00_GPIO8_IO00 {
		pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>;
		gpr = <0x400ac070 0x0 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX {
		pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 {
		pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai3_rx_data: IOMUXC_GPIO_SD_B1_00_SAI3_RX_DATA {
		pinmux = <0x401f81d4 8 0x401f8778 1 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 {
		pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 {
		pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 {
		pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 {
		pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>;
		gpr = <0x400ac070 0x1 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio8_io01: IOMUXC_GPIO_SD_B1_01_GPIO8_IO01 {
		pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>;
		gpr = <0x400ac070 0x1 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX {
		pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 {
		pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai3_tx_data: IOMUXC_GPIO_SD_B1_01_SAI3_TX_DATA {
		pinmux = <0x401f81d8 8 0x0 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 {
		pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT {
		pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX {
		pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 {
		pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 {
		pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 {
		pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>;
		gpr = <0x400ac070 0x2 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio8_io02: IOMUXC_GPIO_SD_B1_02_GPIO8_IO02 {
		pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>;
		gpr = <0x400ac070 0x2 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 {
		pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai3_tx_sync: IOMUXC_GPIO_SD_B1_02_SAI3_TX_SYNC {
		pinmux = <0x401f81dc 8 0x401f8784 1 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 {
		pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY {
		pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX {
		pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 {
		pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 {
		pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 {
		pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>;
		gpr = <0x400ac070 0x3 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio8_io03: IOMUXC_GPIO_SD_B1_03_GPIO8_IO03 {
		pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>;
		gpr = <0x400ac070 0x3 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK {
		pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_03_SAI3_TX_BCLK {
		pinmux = <0x401f81e0 8 0x401f8780 1 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 {
		pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP {
		pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B {
		pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK {
		pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 {
		pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>;
		gpr = <0x400ac070 0x4 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio8_io04: IOMUXC_GPIO_SD_B1_04_GPIO8_IO04 {
		pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>;
		gpr = <0x400ac070 0x4 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL {
		pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC {
		pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai3_mclk: IOMUXC_GPIO_SD_B1_04_SAI3_MCLK {
		pinmux = <0x401f81e4 8 0x401f8770 1 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK {
		pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS {
		pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B {
		pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 {
		pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>;
		gpr = <0x400ac070 0x5 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio8_io05: IOMUXC_GPIO_SD_B1_05_GPIO8_IO05 {
		pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>;
		gpr = <0x400ac070 0x5 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA {
		pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK {
		pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_rx_sync: IOMUXC_GPIO_SD_B1_05_SAI3_RX_SYNC {
		pinmux = <0x401f81e8 8 0x401f877c 1 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD {
		pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B {
		pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 {
		pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>;
		gpr = <0x400ac070 0x6 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio8_io06: IOMUXC_GPIO_SD_B1_06_GPIO8_IO06 {
		pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>;
		gpr = <0x400ac070 0x6 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 {
		pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B {
		pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 {
		pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_RX_BCLK {
		pinmux = <0x401f81ec 8 0x401f8774 1 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B {
		pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK {
		pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 {
		pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>;
		gpr = <0x400ac070 0x7 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio8_io07: IOMUXC_GPIO_SD_B1_07_GPIO8_IO07 {
		pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>;
		gpr = <0x400ac070 0x7 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK {
		pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B {
		pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 {
		pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 {
		pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 {
		pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 {
		pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>;
		gpr = <0x400ac070 0x8 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio8_io08: IOMUXC_GPIO_SD_B1_08_GPIO8_IO08 {
		pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>;
		gpr = <0x400ac070 0x8 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO {
		pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX {
		pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK {
		pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 {
		pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 {
		pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 {
		pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 {
		pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>;
		gpr = <0x400ac070 0x9 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio8_io09: IOMUXC_GPIO_SD_B1_09_GPIO8_IO09 {
		pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>;
		gpr = <0x400ac070 0x9 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI {
		pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX {
		pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC {
		pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 {
		pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 {
		pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 {
		pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>;
		gpr = <0x400ac070 0xa 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio8_io10: IOMUXC_GPIO_SD_B1_10_GPIO8_IO10 {
		pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>;
		gpr = <0x400ac070 0xa 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA {
		pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 {
		pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX {
		pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 {
		pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 {
		pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 {
		pinmux = <0x401f8200 5 0x0 0 0x401f83f0>;
		gpr = <0x400ac070 0xb 0x0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio8_io11: IOMUXC_GPIO_SD_B1_11_GPIO8_IO11 {
		pinmux = <0x401f8200 5 0x0 0 0x401f83f0>;
		gpr = <0x400ac070 0xb 0x1>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL {
		pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 {
		pinmux = <0x401f8200 4 0x0 0 0x401f83f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX {
		pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>;
	};
	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 {
		pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>;
	};
	/omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B {
		pinmux = <0x0 0 0x0 0 0x400a8014>;
	};
	/omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 {
		pinmux = <0x400a8004 5 0x0 0 0x400a801c>;
	};
	/omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ {
		pinmux = <0x400a8004 0 0x0 0 0x400a801c>;
	};
	/omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ {
		pinmux = <0x400a8008 0 0x0 0 0x400a8020>;
	};
	/omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 {
		pinmux = <0x400a8008 5 0x0 0 0x400a8020>;
	};
	/omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B {
		pinmux = <0x0 0 0x0 0 0x400a8010>;
	};
	/omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE {
		pinmux = <0x0 0 0x0 0 0x400a800c>;
	};
	/omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI {
		pinmux = <0x400a8000 7 0x401f8568 1 0x400a8018>;
	};
	/omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 {
		pinmux = <0x400a8000 5 0x0 0 0x400a8018>;
	};
};

