+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                           ;
+-------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; g1|de4                                          ; 4     ; 3              ; 0            ; 3              ; 7      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; g1|de3                                          ; 4     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; g1|de2                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; g1|de1                                          ; 4     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; g1                                              ; 39    ; 3              ; 0            ; 3              ; 13     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; k1|ps2|PS2_Command_Out                          ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; k1|ps2|PS2_Data_In                              ; 7     ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; k1|ps2                                          ; 11    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; k1                                              ; 1     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; z1                                              ; 5     ; 2              ; 0            ; 2              ; 276    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; p1                                              ; 143   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|controller|controller_translator         ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|controller                               ; 14    ; 7              ; 0            ; 7              ; 52     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|mypll|altpll_component|auto_generated    ; 2     ; 5              ; 1            ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|mypll                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|VideoMemory|auto_generated|mux3          ; 124   ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|VideoMemory|auto_generated|wren_decode_a ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|VideoMemory|auto_generated|rden_decode_b ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|VideoMemory|auto_generated|decode2       ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|VideoMemory|auto_generated               ; 49    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA|user_input_translator                    ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1|VGA                                          ; 32    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; v1                                              ; 33    ; 0              ; 1            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i1                                              ; 14    ; 2              ; 0            ; 2              ; 22     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|c1|lut1                                      ; 12    ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|c1                                           ; 24    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mz2                                          ; 136   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mi2                                          ; 136   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mr2                                          ; 136   ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|my0                                          ; 136   ; 58             ; 0            ; 58             ; 68     ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mx0                                          ; 136   ; 58             ; 0            ; 58             ; 68     ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mdy                                          ; 136   ; 68             ; 0            ; 68             ; 68     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1|mdx                                          ; 136   ; 68             ; 0            ; 68             ; 68     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; m1                                              ; 307   ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
