Flow report for cinnabon_fpga
Tue Mar 03 15:25:47 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Tue Mar 03 15:25:47 2020           ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Standard Edition ;
; Revision Name                      ; cinnabon_fpga                                   ;
; Top-level Entity Name              ; cinnabon_fpga                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX150DF31C7                                 ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,457 / 149,760 ( 6 % )                         ;
;     Total combinational functions  ; 6,468 / 149,760 ( 4 % )                         ;
;     Dedicated logic registers      ; 5,725 / 149,760 ( 4 % )                         ;
; Total registers                    ; 5725                                            ;
; Total pins                         ; 380 / 508 ( 75 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,382,008 / 6,635,520 ( 21 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 720 ( < 1 % )                               ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                                  ;
; Total PLLs                         ; 2 / 8 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 03/01/2020 21:49:22 ;
; Main task         ; Compilation         ;
; Revision Name     ; cinnabon_fpga       ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                        ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------------+
; Assignment Name                        ; Value                                                                                                                  ; Default Value ; Entity Name        ; Section Id       ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------------+
; COMPILER_SIGNATURE_ID                  ; 132098954566624.158311736116196                                                                                        ; --            ; --                 ; --               ;
; EDA_DESIGN_INSTANCE_NAME               ; NA                                                                                                                     ; --            ; --                 ; cinnabon_fpga_tb ;
; EDA_DESIGN_INSTANCE_NAME               ; NA                                                                                                                     ; --            ; --                 ; adc_test_tb      ;
; EDA_NATIVELINK_SIMULATION_SETUP_SCRIPT ; sim/mentor/compile_and_run_toplevel_only.tcl                                                                           ; --            ; --                 ; eda_simulation   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH   ; adc_test_tb                                                                                                            ; --            ; --                 ; eda_simulation   ;
; EDA_NETLIST_WRITER_OUTPUT_DIR          ; sim/modelsim                                                                                                           ; --            ; --                 ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT                 ; Systemverilog Hdl                                                                                                      ; --            ; --                 ; eda_simulation   ;
; EDA_SIMULATION_TOOL                    ; ModelSim-Altera (SystemVerilog)                                                                                        ; <None>        ; --                 ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS           ; TEST_BENCH_MODE                                                                                                        ; --            ; --                 ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                    ; sim/mentor/cinnabon_fpga_tb.v                                                                                          ; --            ; --                 ; cinnabon_fpga_tb ;
; EDA_TEST_BENCH_FILE                    ; tests/adctesttb.sv                                                                                                     ; --            ; --                 ; adc_test_tb      ;
; EDA_TEST_BENCH_FILE                    ; tests/adctest.sv                                                                                                       ; --            ; --                 ; adc_test_tb      ;
; EDA_TEST_BENCH_MODULE_NAME             ; cinnabon_fpga_tb                                                                                                       ; --            ; --                 ; cinnabon_fpga_tb ;
; EDA_TEST_BENCH_MODULE_NAME             ; adctesttb                                                                                                              ; --            ; --                 ; adc_test_tb      ;
; EDA_TEST_BENCH_NAME                    ; cinnabon_fpga_tb                                                                                                       ; --            ; --                 ; eda_simulation   ;
; EDA_TEST_BENCH_NAME                    ; adc_test_tb                                                                                                            ; --            ; --                 ; eda_simulation   ;
; EDA_TEST_BENCH_RUN_SIM_FOR             ; 1 us                                                                                                                   ; --            ; --                 ; cinnabon_fpga_tb ;
; EDA_TIME_SCALE                         ; 10 ns                                                                                                                  ; --            ; --                 ; eda_simulation   ;
; ENABLE_SIGNALTAP                       ; On                                                                                                                     ; --            ; --                 ; --               ;
; MAX_CORE_JUNCTION_TEMP                 ; 85                                                                                                                     ; --            ; --                 ; --               ;
; MIN_CORE_JUNCTION_TEMP                 ; 0                                                                                                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/synthesis/../cinnabon_fpga_qsys.cmp                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/synthesis/../../cinnabon_fpga_qsys.qsys                                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/../../cinnabon_fpga_qsys.qsys                                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/cinnabon_fpga_qsys.v                                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_controller.v                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_synchronizer.v                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_controller.sdc                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_irq_mapper.sv                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1.v                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_001.v                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_001_error_adapter_0.sv ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_width_adapter.sv                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_address_alignment.sv                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_uncompressor.sv                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_rsp_mux.sv                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_arbitrator.sv                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_rsp_demux.sv                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_cmd_mux.sv                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_cmd_demux.sv                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter.sv                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_uncmpr.sv                                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_13_1.sv                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_new.sv                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_incr_burst_converter.sv                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_wrap_burst_converter.sv                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_default_burst_converter.sv                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_traffic_limiter.sv                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_reorder_memory.sv                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_sc_fifo.v                                                       ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_router_001.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_router.sv                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_slave_agent.sv                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_master_agent.sv                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_slave_translator.sv                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_master_translator.sv                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0.v                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter.v                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_mux_003.sv                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_mux.sv                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_demux.sv                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_mux_001.sv                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_mux.sv                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux_003.sv                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux_002.sv                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux.sv                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_008.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_007.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_006.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_004.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_003.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_001.sv                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router.sv                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_sgdma.v                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pio_0.v                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pcie_ip.v                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pipe_interface.v                                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pcie_reconfig_bridge.v                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_pcie_hard_ip_reset_controller.v                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_rs_serdes.v                                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pll_100_250.v                                                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pll_125_250.v                                                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pcie_ip_altgx_internal.vo                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_addrtrans.v                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_addrtrans.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_fixtrans.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_fixtrans.v                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_vartrans.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_vartrans.v                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_control_register.v                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_control_register.v                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cfg_status.v                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cfg_status.v                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_avalon.v                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_avalon.v                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_interrupt.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_interrupt.v                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_mailbox.v                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_mailbox.v                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_p2a_addrtrans.v                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_p2a_addrtrans.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_reg_fifo.v                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_reg_fifo.v                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx.v                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx.v                                       ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx_cntrl.v                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx_cntrl.v                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx_resp.v                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx_resp.v                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_tx.v                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_tx.v                                       ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_tx_cntrl.v                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_tx_cntrl.v                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_txavl_cntrl.v                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_txavl_cntrl.v                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_txresp_cntrl.v                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_txresp_cntrl.v                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_clksync.v                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_clksync.v                                       ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_lite/altpciexpav_lite_app.v                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_lite/altpciexpav_lite_app.v                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpciexpav_stif_app.v                                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altpcie_hip_pipen1b_qsys.v                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_onchip_memory.hex                                          ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_onchip_memory.v                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_J2A_master.v                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_J2A_master_p2b_adapter.sv                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_J2A_master_b2p_adapter.sv                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_packets_to_master.v                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_packets_to_bytes.v                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_bytes_to_packets.v                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_J2A_master_timing_adt.sv                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_jtag_interface.v                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_jtag_dc_streaming.v                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_jtag_sld_node.v                                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_jtag_streaming.v                                                       ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_clock_crosser.v                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_std_synchronizer_nocut.v                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_idle_remover.v                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_idle_inserter.v                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_jtag_interface.sdc                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/bram1/bram1_inst.v                                                                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/bram1/bram1_bb.v                                                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/bram1/bram1_syn.v                                                                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/add/add_inst.v                                                                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/add/add_bb.v                                                                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/add/add.v                                                                                                        ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/pll/pll_inst.v                                                                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/pll/pll_bb.v                                                                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/pll/pll.ppf                                                                                                      ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/pll/pll_sim/pll.vo                                                                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/synthesis/../nco.cmp                                                                                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/synthesis/../../nco.qsys                                                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/../../nco.qsys                                                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/nco.v                                                                                             ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_madx_cen.v                                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_madx_cen.v                                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_mady_cen.v                                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_mady_cen.v                                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_isdr.v                                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_isdr.v                                                                   ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_mob_w.v                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_mob_w.v                                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_as_m_dp_cen.v                                                           ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_as_m_dp_cen.v                                                            ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_as_m_cen.v                                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_as_m_cen.v                                                               ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_altqmcpipe.v                                                                ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_altqmcpipe.v                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_gam_dp.v                                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_gam_dp.v                                                                     ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/mentor/asj_nco_derot.v                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/aldec/asj_nco_derot.v                                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0_sin_c.hex                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0_cos_c.hex                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0_sin_f.hex                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0_cos_f.hex                                                                 ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0.v                                                                         ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/nco_nco_ii_0_tb.vhd                                                                    ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/c_model/model_wrapper.cpp                                                              ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/c_model/nco_model.cpp                                                                  ; --            ; --                 ; --               ;
; MISC_FILE                              ; cores/nco/simulation/submodules/c_model/nco_model.h                                                                    ; --            ; --                 ; --               ;
; PARTITION_COLOR                        ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL    ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top              ;
; PARTITION_NETLIST_TYPE                 ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top              ;
; POWER_BOARD_THERMAL_MODEL              ; None (CONSERVATIVE)                                                                                                    ; --            ; --                 ; --               ;
; POWER_PRESET_COOLING_SOLUTION          ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                  ; --            ; --                 ; --               ;
; SLD_FILE                               ; cinnabon_fpga_qsys/synthesis/cinnabon_fpga_qsys.regmap                                                                 ; --            ; --                 ; --               ;
; SLD_FILE                               ; cinnabon_fpga_qsys/synthesis/cinnabon_fpga_qsys.debuginfo                                                              ; --            ; --                 ; --               ;
; SLD_FILE                               ; cores/nco/synthesis/nco.debuginfo                                                                                      ; --            ; --                 ; --               ;
; SLD_FILE                               ; db/adctap_auto_stripped.stp                                                                                            ; --            ; --                 ; --               ;
; SLD_INFO                               ; QSYS_NAME cinnabon_fpga_qsys HAS_SOPCINFO 1 GENERATION_ID 1582990928                                                   ; --            ; cinnabon_fpga_qsys ; --               ;
; SLD_INFO                               ; QSYS_NAME nco HAS_SOPCINFO 1 GENERATION_ID 1583082087                                                                  ; --            ; nco                ; --               ;
; SLD_NODE_CREATOR_ID                    ; 110                                                                                                                    ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                   ; sld_signaltap                                                                                                          ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_NODE_INFO=805334528                                                                                                ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_POWER_UP_TRIGGER=0                                                                                                 ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                          ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                             ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INCREMENTAL_ROUTING=1                                                                                              ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_LEVEL=1                                                                                                    ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_IN_ENABLED=0                                                                                               ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_PIPELINE=0                                                                                                 ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_COUNTER_PIPELINE=0                                                                                                 ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                   ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                           ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                          ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STATE_FLOW_USE_GENERATED=1                                                                                         ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STATE_BITS=2                                                                                                       ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STATE_FLOW_MGR_ENTITY=sld_reserved_cinnabon_fpga_auto_signaltap_0_flow_mgr_c90c                                    ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_BUFFER_FULL_STOP=0                                                                                                 ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_CURRENT_RESOURCE_WIDTH=0                                                                                           ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_DATA_BITS=16                                                                                                       ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_BITS=16                                                                                                    ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STORAGE_QUALIFIER_BITS=16                                                                                          ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000000000000000000                                        ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INVERSION_MASK_LENGTH=60                                                                                           ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_SEGMENT_SIZE=256                                                                                                   ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_SAMPLE_DEPTH=256                                                                                                   ; --            ; --                 ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_RAM_PIPELINE=3                                                                                                     ; --            ; --                 ; auto_signaltap_0 ;
; SOPCINFO_FILE                          ; cinnabon_fpga_qsys/synthesis/../../cinnabon_fpga_qsys.sopcinfo                                                         ; --            ; --                 ; --               ;
; SOPCINFO_FILE                          ; cores/nco/synthesis/../../nco.sopcinfo                                                                                 ; --            ; --                 ; --               ;
; SPD_FILE                               ; cinnabon_fpga_qsys/simulation/../cinnabon_fpga_qsys.spd                                                                ; --            ; --                 ; --               ;
; SPD_FILE                               ; cores/add/add.spd                                                                                                      ; --            ; --                 ; --               ;
; SPD_FILE                               ; cores/pll/pll.spd                                                                                                      ; --            ; --                 ; --               ;
; SPD_FILE                               ; cores/nco/simulation/../nco.spd                                                                                        ; --            ; --                 ; --               ;
; SYNTHESIS_ONLY_QIP                     ; On                                                                                                                     ; --            ; --                 ; --               ;
; SYNTHESIS_ONLY_QIP                     ; On                                                                                                                     ; --            ; --                 ; --               ;
; USE_SIGNALTAP_FILE                     ; sim/sigtap/adctap.stp                                                                                                  ; --            ; --                 ; --               ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:38     ; 1.0                     ; 4999 MB             ; 00:01:06                           ;
; Fitter                    ; 00:00:26     ; 1.0                     ; 5948 MB             ; 00:00:38                           ;
; Assembler                 ; 00:00:05     ; 1.0                     ; 4768 MB             ; 00:00:05                           ;
; TimeQuest Timing Analyzer ; 00:00:05     ; 1.1                     ; 4970 MB             ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:07     ; 1.0                     ; 4759 MB             ; 00:00:05                           ;
; Analysis & Synthesis      ; 00:00:35     ; 1.0                     ; 4979 MB             ; 00:01:06                           ;
; Partition Merge           ; 00:00:02     ; 1.0                     ; 4890 MB             ; 00:00:02                           ;
; Fitter                    ; 00:00:24     ; 1.0                     ; 5925 MB             ; 00:00:37                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4771 MB             ; 00:00:05                           ;
; TimeQuest Timing Analyzer ; 00:00:05     ; 1.1                     ; 4971 MB             ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:06     ; 1.0                     ; 4762 MB             ; 00:00:05                           ;
; Analysis & Synthesis      ; 00:00:36     ; 1.0                     ; 4983 MB             ; 00:01:02                           ;
; Partition Merge           ; 00:00:02     ; 1.0                     ; 4773 MB             ; 00:00:01                           ;
; Fitter                    ; 00:00:24     ; 1.0                     ; 5894 MB             ; 00:00:37                           ;
; Assembler                 ; 00:00:05     ; 1.0                     ; 4775 MB             ; 00:00:05                           ;
; TimeQuest Timing Analyzer ; 00:00:04     ; 1.1                     ; 4972 MB             ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:06     ; 1.0                     ; 4762 MB             ; 00:00:05                           ;
; Analysis & Synthesis      ; 00:00:38     ; 1.1                     ; 4981 MB             ; 00:01:09                           ;
; Partition Merge           ; 00:00:02     ; 1.0                     ; 4777 MB             ; 00:00:01                           ;
; Fitter                    ; 00:00:24     ; 1.0                     ; 5895 MB             ; 00:00:37                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4773 MB             ; 00:00:05                           ;
; TimeQuest Timing Analyzer ; 00:00:04     ; 1.1                     ; 4982 MB             ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:07     ; 1.0                     ; 4761 MB             ; 00:00:05                           ;
; Analysis & Synthesis      ; 00:00:39     ; 1.1                     ; 4983 MB             ; 00:01:10                           ;
; Partition Merge           ; 00:00:02     ; 1.0                     ; 4894 MB             ; 00:00:02                           ;
; Fitter                    ; 00:00:31     ; 1.0                     ; 5920 MB             ; 00:00:48                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4776 MB             ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:05     ; 1.1                     ; 4977 MB             ; 00:00:05                           ;
; EDA Netlist Writer        ; 00:00:07     ; 1.0                     ; 4765 MB             ; 00:00:06                           ;
; Analysis & Synthesis      ; 00:00:39     ; 1.1                     ; 4986 MB             ; 00:01:10                           ;
; Partition Merge           ; 00:00:02     ; 1.0                     ; 4777 MB             ; 00:00:01                           ;
; Fitter                    ; 00:00:28     ; 1.0                     ; 5916 MB             ; 00:00:43                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4777 MB             ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:05     ; 1.1                     ; 4981 MB             ; 00:00:04                           ;
; EDA Netlist Writer        ; 00:00:07     ; 1.0                     ; 4764 MB             ; 00:00:05                           ;
; Analysis & Synthesis      ; 00:00:14     ; 1.0                     ; 4836 MB             ; 00:00:24                           ;
; Analysis & Synthesis      ; 00:01:27     ; 1.3                     ; 5165 MB             ; 00:01:38                           ;
; Partition Merge           ; 00:00:03     ; 1.0                     ; 4847 MB             ; 00:00:02                           ;
; Fitter                    ; 00:01:05     ; 1.1                     ; 6119 MB             ; 00:01:38                           ;
; Assembler                 ; 00:00:07     ; 1.0                     ; 4823 MB             ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.2                     ; 5071 MB             ; 00:00:07                           ;
; EDA Netlist Writer        ; 00:00:44     ; 1.0                     ; 4892 MB             ; 00:00:41                           ;
; Analysis & Synthesis      ; 00:01:30     ; 1.4                     ; 5216 MB             ; 00:01:47                           ;
; Partition Merge           ; 00:00:03     ; 1.0                     ; 4868 MB             ; 00:00:03                           ;
; Fitter                    ; 00:01:11     ; 1.1                     ; 6146 MB             ; 00:01:55                           ;
; Assembler                 ; 00:00:07     ; 1.0                     ; 4822 MB             ; 00:00:07                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.2                     ; 5080 MB             ; 00:00:08                           ;
; EDA Netlist Writer        ; 00:00:45     ; 1.0                     ; 4904 MB             ; 00:00:43                           ;
; Analysis & Synthesis      ; 00:00:19     ; 1.0                     ; 4860 MB             ; 00:00:22                           ;
; Analysis & Synthesis      ; 00:00:14     ; 1.0                     ; 4882 MB             ; 00:00:25                           ;
; Analysis & Synthesis      ; 00:00:11     ; 1.0                     ; 4840 MB             ; 00:00:24                           ;
; Analysis & Synthesis      ; 00:00:35     ; 1.0                     ; 5186 MB             ; 00:00:39                           ;
; Analysis & Synthesis      ; 00:01:06     ; 1.0                     ; 5232 MB             ; 00:01:24                           ;
; Partition Merge           ; 00:00:04     ; 1.0                     ; 4854 MB             ; 00:00:03                           ;
; Fitter                    ; 00:01:11     ; 1.1                     ; 6146 MB             ; 00:01:53                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4825 MB             ; 00:00:07                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.2                     ; 5083 MB             ; 00:00:08                           ;
; EDA Netlist Writer        ; 00:00:45     ; 1.0                     ; 4902 MB             ; 00:00:42                           ;
; Analysis & Synthesis      ; 00:01:27     ; 1.3                     ; 5202 MB             ; 00:01:38                           ;
; Partition Merge           ; 00:00:04     ; 1.0                     ; 4869 MB             ; 00:00:03                           ;
; Fitter                    ; 00:01:09     ; 1.1                     ; 6134 MB             ; 00:01:52                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4827 MB             ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:06     ; 1.2                     ; 5071 MB             ; 00:00:07                           ;
; EDA Netlist Writer        ; 00:00:44     ; 1.0                     ; 4898 MB             ; 00:00:41                           ;
; Analysis & Synthesis      ; 00:00:56     ; 1.0                     ; 5196 MB             ; 00:01:08                           ;
; Partition Merge           ; 00:00:03     ; 1.0                     ; 4980 MB             ; 00:00:03                           ;
; Fitter                    ; 00:00:51     ; 1.1                     ; 6118 MB             ; 00:01:11                           ;
; Assembler                 ; 00:00:07     ; 1.0                     ; 4821 MB             ; 00:00:07                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.2                     ; 5083 MB             ; 00:00:08                           ;
; EDA Netlist Writer        ; 00:00:47     ; 1.0                     ; 4894 MB             ; 00:00:44                           ;
; Analysis & Synthesis      ; 00:01:21     ; 1.0                     ; 5228 MB             ; 00:01:33                           ;
; Partition Merge           ; 00:00:03     ; 1.0                     ; 4847 MB             ; 00:00:03                           ;
; Fitter                    ; 00:01:08     ; 1.1                     ; 6165 MB             ; 00:01:51                           ;
; Assembler                 ; 00:00:07     ; 1.0                     ; 4830 MB             ; 00:00:07                           ;
; TimeQuest Timing Analyzer ; 00:00:07     ; 1.2                     ; 5074 MB             ; 00:00:08                           ;
; EDA Netlist Writer        ; 00:00:46     ; 1.0                     ; 4893 MB             ; 00:00:43                           ;
; Total                     ; 00:30:21     ; --                      ; --                  ; 00:39:57                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                         ;
+---------------------------+------------------+------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+---------------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge           ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer        ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
+---------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_cdb --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga
quartus_eda --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga



