// Generated by CIRCT firtool-1.114.1
module p_Convert_Dep_5(
  input  [2:0]  io_depth,
  input  [13:0] io_in_0,
                io_in_1,
                io_in_2,
                io_in_3,
                io_in_4,
                io_in_5,
                io_in_6,
                io_in_7,
  input  [8:0]  io_exponent_0,
                io_exponent_1,
                io_exponent_2,
                io_exponent_3,
                io_exponent_4,
                io_exponent_5,
                io_exponent_6,
                io_exponent_7,
  output        io_out_0_sign,
  output [7:0]  io_out_0_exponent,
  output [22:0] io_out_0_mantissa,
  output        io_out_1_sign,
  output [7:0]  io_out_1_exponent,
  output [22:0] io_out_1_mantissa,
  output        io_out_2_sign,
  output [7:0]  io_out_2_exponent,
  output [22:0] io_out_2_mantissa,
  output        io_out_3_sign,
  output [7:0]  io_out_3_exponent,
  output [22:0] io_out_3_mantissa,
  output        io_out_4_sign,
  output [7:0]  io_out_4_exponent,
  output [22:0] io_out_4_mantissa,
  output        io_out_5_sign,
  output [7:0]  io_out_5_exponent,
  output [22:0] io_out_5_mantissa,
  output        io_out_6_sign,
  output [7:0]  io_out_6_exponent,
  output [22:0] io_out_6_mantissa,
  output        io_out_7_sign,
  output [7:0]  io_out_7_exponent,
  output [22:0] io_out_7_mantissa
);

  wire         enable = io_depth == 3'h5;
  wire         sign_0 = $signed(io_in_0) < 14'sh0;
  wire [12:0]  abs_in = sign_0 ? 13'h0 - io_in_0[12:0] : io_in_0[12:0];
  wire [7:0]   _PE_0_T_9 = {4'h0, abs_in[7:4]} | {abs_in[3:0], 4'h0};
  wire [7:0]   _PE_0_T_19 =
    {2'h0, _PE_0_T_9[7:2] & 6'h33} | {_PE_0_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_0_T_29 =
    _PE_0_T_19[7:1] & 7'h55 | {1'h0, _PE_0_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_0 =
    abs_in[12]
      ? 4'h0
      : abs_in[11]
          ? 4'h1
          : abs_in[10]
              ? 4'h2
              : abs_in[9]
                  ? 4'h3
                  : abs_in[8]
                      ? 4'h4
                      : _PE_0_T_29[0]
                          ? 4'h5
                          : _PE_0_T_29[1]
                              ? 4'h6
                              : _PE_0_T_29[2]
                                  ? 4'h7
                                  : _PE_0_T_29[3]
                                      ? 4'h8
                                      : _PE_0_T_29[4]
                                          ? 4'h9
                                          : _PE_0_T_29[5]
                                              ? 4'hA
                                              : _PE_0_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN = {4'h0, PE_0};
  wire         _GEN_0 = io_exponent_0 > {1'h0, _GEN - 8'h8};
  wire         _GEN_1 = io_exponent_0 + 9'h6 < {5'h0, PE_0};
  wire [523:0] _mantissa_Conv_0_T_2 = {511'h0, abs_in} << io_exponent_0 - 9'h1;
  wire [27:0]  extended = {15'h0, abs_in} << PE_0 - 4'h6;
  wire         sign_1 = $signed(io_in_1) < 14'sh0;
  wire [12:0]  abs_in_1 = sign_1 ? 13'h0 - io_in_1[12:0] : io_in_1[12:0];
  wire [7:0]   _PE_1_T_9 = {4'h0, abs_in_1[7:4]} | {abs_in_1[3:0], 4'h0};
  wire [7:0]   _PE_1_T_19 =
    {2'h0, _PE_1_T_9[7:2] & 6'h33} | {_PE_1_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_1_T_29 =
    _PE_1_T_19[7:1] & 7'h55 | {1'h0, _PE_1_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_1 =
    abs_in_1[12]
      ? 4'h0
      : abs_in_1[11]
          ? 4'h1
          : abs_in_1[10]
              ? 4'h2
              : abs_in_1[9]
                  ? 4'h3
                  : abs_in_1[8]
                      ? 4'h4
                      : _PE_1_T_29[0]
                          ? 4'h5
                          : _PE_1_T_29[1]
                              ? 4'h6
                              : _PE_1_T_29[2]
                                  ? 4'h7
                                  : _PE_1_T_29[3]
                                      ? 4'h8
                                      : _PE_1_T_29[4]
                                          ? 4'h9
                                          : _PE_1_T_29[5]
                                              ? 4'hA
                                              : _PE_1_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_2 = {4'h0, PE_1};
  wire         _GEN_3 = io_exponent_1 > {1'h0, _GEN_2 - 8'h8};
  wire         _GEN_4 = io_exponent_1 + 9'h6 < {5'h0, PE_1};
  wire [523:0] _mantissa_Conv_1_T_2 = {511'h0, abs_in_1} << io_exponent_1 - 9'h1;
  wire [27:0]  extended_1 = {15'h0, abs_in_1} << PE_1 - 4'h6;
  wire         sign_2 = $signed(io_in_2) < 14'sh0;
  wire [12:0]  abs_in_2 = sign_2 ? 13'h0 - io_in_2[12:0] : io_in_2[12:0];
  wire [7:0]   _PE_2_T_9 = {4'h0, abs_in_2[7:4]} | {abs_in_2[3:0], 4'h0};
  wire [7:0]   _PE_2_T_19 =
    {2'h0, _PE_2_T_9[7:2] & 6'h33} | {_PE_2_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_2_T_29 =
    _PE_2_T_19[7:1] & 7'h55 | {1'h0, _PE_2_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_2 =
    abs_in_2[12]
      ? 4'h0
      : abs_in_2[11]
          ? 4'h1
          : abs_in_2[10]
              ? 4'h2
              : abs_in_2[9]
                  ? 4'h3
                  : abs_in_2[8]
                      ? 4'h4
                      : _PE_2_T_29[0]
                          ? 4'h5
                          : _PE_2_T_29[1]
                              ? 4'h6
                              : _PE_2_T_29[2]
                                  ? 4'h7
                                  : _PE_2_T_29[3]
                                      ? 4'h8
                                      : _PE_2_T_29[4]
                                          ? 4'h9
                                          : _PE_2_T_29[5]
                                              ? 4'hA
                                              : _PE_2_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_5 = {4'h0, PE_2};
  wire         _GEN_6 = io_exponent_2 > {1'h0, _GEN_5 - 8'h8};
  wire         _GEN_7 = io_exponent_2 + 9'h6 < {5'h0, PE_2};
  wire [523:0] _mantissa_Conv_2_T_2 = {511'h0, abs_in_2} << io_exponent_2 - 9'h1;
  wire [27:0]  extended_2 = {15'h0, abs_in_2} << PE_2 - 4'h6;
  wire         sign_3 = $signed(io_in_3) < 14'sh0;
  wire [12:0]  abs_in_3 = sign_3 ? 13'h0 - io_in_3[12:0] : io_in_3[12:0];
  wire [7:0]   _PE_3_T_9 = {4'h0, abs_in_3[7:4]} | {abs_in_3[3:0], 4'h0};
  wire [7:0]   _PE_3_T_19 =
    {2'h0, _PE_3_T_9[7:2] & 6'h33} | {_PE_3_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_3_T_29 =
    _PE_3_T_19[7:1] & 7'h55 | {1'h0, _PE_3_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_3 =
    abs_in_3[12]
      ? 4'h0
      : abs_in_3[11]
          ? 4'h1
          : abs_in_3[10]
              ? 4'h2
              : abs_in_3[9]
                  ? 4'h3
                  : abs_in_3[8]
                      ? 4'h4
                      : _PE_3_T_29[0]
                          ? 4'h5
                          : _PE_3_T_29[1]
                              ? 4'h6
                              : _PE_3_T_29[2]
                                  ? 4'h7
                                  : _PE_3_T_29[3]
                                      ? 4'h8
                                      : _PE_3_T_29[4]
                                          ? 4'h9
                                          : _PE_3_T_29[5]
                                              ? 4'hA
                                              : _PE_3_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_8 = {4'h0, PE_3};
  wire         _GEN_9 = io_exponent_3 > {1'h0, _GEN_8 - 8'h8};
  wire         _GEN_10 = io_exponent_3 + 9'h6 < {5'h0, PE_3};
  wire [523:0] _mantissa_Conv_3_T_2 = {511'h0, abs_in_3} << io_exponent_3 - 9'h1;
  wire [27:0]  extended_3 = {15'h0, abs_in_3} << PE_3 - 4'h6;
  wire         sign_4 = $signed(io_in_4) < 14'sh0;
  wire [12:0]  abs_in_4 = sign_4 ? 13'h0 - io_in_4[12:0] : io_in_4[12:0];
  wire [7:0]   _PE_4_T_9 = {4'h0, abs_in_4[7:4]} | {abs_in_4[3:0], 4'h0};
  wire [7:0]   _PE_4_T_19 =
    {2'h0, _PE_4_T_9[7:2] & 6'h33} | {_PE_4_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_4_T_29 =
    _PE_4_T_19[7:1] & 7'h55 | {1'h0, _PE_4_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_4 =
    abs_in_4[12]
      ? 4'h0
      : abs_in_4[11]
          ? 4'h1
          : abs_in_4[10]
              ? 4'h2
              : abs_in_4[9]
                  ? 4'h3
                  : abs_in_4[8]
                      ? 4'h4
                      : _PE_4_T_29[0]
                          ? 4'h5
                          : _PE_4_T_29[1]
                              ? 4'h6
                              : _PE_4_T_29[2]
                                  ? 4'h7
                                  : _PE_4_T_29[3]
                                      ? 4'h8
                                      : _PE_4_T_29[4]
                                          ? 4'h9
                                          : _PE_4_T_29[5]
                                              ? 4'hA
                                              : _PE_4_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_11 = {4'h0, PE_4};
  wire         _GEN_12 = io_exponent_4 > {1'h0, _GEN_11 - 8'h8};
  wire         _GEN_13 = io_exponent_4 + 9'h6 < {5'h0, PE_4};
  wire [523:0] _mantissa_Conv_4_T_2 = {511'h0, abs_in_4} << io_exponent_4 - 9'h1;
  wire [27:0]  extended_4 = {15'h0, abs_in_4} << PE_4 - 4'h6;
  wire         sign_5 = $signed(io_in_5) < 14'sh0;
  wire [12:0]  abs_in_5 = sign_5 ? 13'h0 - io_in_5[12:0] : io_in_5[12:0];
  wire [7:0]   _PE_5_T_9 = {4'h0, abs_in_5[7:4]} | {abs_in_5[3:0], 4'h0};
  wire [7:0]   _PE_5_T_19 =
    {2'h0, _PE_5_T_9[7:2] & 6'h33} | {_PE_5_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_5_T_29 =
    _PE_5_T_19[7:1] & 7'h55 | {1'h0, _PE_5_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_5 =
    abs_in_5[12]
      ? 4'h0
      : abs_in_5[11]
          ? 4'h1
          : abs_in_5[10]
              ? 4'h2
              : abs_in_5[9]
                  ? 4'h3
                  : abs_in_5[8]
                      ? 4'h4
                      : _PE_5_T_29[0]
                          ? 4'h5
                          : _PE_5_T_29[1]
                              ? 4'h6
                              : _PE_5_T_29[2]
                                  ? 4'h7
                                  : _PE_5_T_29[3]
                                      ? 4'h8
                                      : _PE_5_T_29[4]
                                          ? 4'h9
                                          : _PE_5_T_29[5]
                                              ? 4'hA
                                              : _PE_5_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_14 = {4'h0, PE_5};
  wire         _GEN_15 = io_exponent_5 > {1'h0, _GEN_14 - 8'h8};
  wire         _GEN_16 = io_exponent_5 + 9'h6 < {5'h0, PE_5};
  wire [523:0] _mantissa_Conv_5_T_2 = {511'h0, abs_in_5} << io_exponent_5 - 9'h1;
  wire [27:0]  extended_5 = {15'h0, abs_in_5} << PE_5 - 4'h6;
  wire         sign_6 = $signed(io_in_6) < 14'sh0;
  wire [12:0]  abs_in_6 = sign_6 ? 13'h0 - io_in_6[12:0] : io_in_6[12:0];
  wire [7:0]   _PE_6_T_9 = {4'h0, abs_in_6[7:4]} | {abs_in_6[3:0], 4'h0};
  wire [7:0]   _PE_6_T_19 =
    {2'h0, _PE_6_T_9[7:2] & 6'h33} | {_PE_6_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_6_T_29 =
    _PE_6_T_19[7:1] & 7'h55 | {1'h0, _PE_6_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_6 =
    abs_in_6[12]
      ? 4'h0
      : abs_in_6[11]
          ? 4'h1
          : abs_in_6[10]
              ? 4'h2
              : abs_in_6[9]
                  ? 4'h3
                  : abs_in_6[8]
                      ? 4'h4
                      : _PE_6_T_29[0]
                          ? 4'h5
                          : _PE_6_T_29[1]
                              ? 4'h6
                              : _PE_6_T_29[2]
                                  ? 4'h7
                                  : _PE_6_T_29[3]
                                      ? 4'h8
                                      : _PE_6_T_29[4]
                                          ? 4'h9
                                          : _PE_6_T_29[5]
                                              ? 4'hA
                                              : _PE_6_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_17 = {4'h0, PE_6};
  wire         _GEN_18 = io_exponent_6 > {1'h0, _GEN_17 - 8'h8};
  wire         _GEN_19 = io_exponent_6 + 9'h6 < {5'h0, PE_6};
  wire [523:0] _mantissa_Conv_6_T_2 = {511'h0, abs_in_6} << io_exponent_6 - 9'h1;
  wire [27:0]  extended_6 = {15'h0, abs_in_6} << PE_6 - 4'h6;
  wire         sign_7 = $signed(io_in_7) < 14'sh0;
  wire [12:0]  abs_in_7 = sign_7 ? 13'h0 - io_in_7[12:0] : io_in_7[12:0];
  wire [7:0]   _PE_7_T_9 = {4'h0, abs_in_7[7:4]} | {abs_in_7[3:0], 4'h0};
  wire [7:0]   _PE_7_T_19 =
    {2'h0, _PE_7_T_9[7:2] & 6'h33} | {_PE_7_T_9[5:0] & 6'h33, 2'h0};
  wire [6:0]   _PE_7_T_29 =
    _PE_7_T_19[7:1] & 7'h55 | {1'h0, _PE_7_T_19[4:0] & 5'h15, 1'h0};
  wire [3:0]   PE_7 =
    abs_in_7[12]
      ? 4'h0
      : abs_in_7[11]
          ? 4'h1
          : abs_in_7[10]
              ? 4'h2
              : abs_in_7[9]
                  ? 4'h3
                  : abs_in_7[8]
                      ? 4'h4
                      : _PE_7_T_29[0]
                          ? 4'h5
                          : _PE_7_T_29[1]
                              ? 4'h6
                              : _PE_7_T_29[2]
                                  ? 4'h7
                                  : _PE_7_T_29[3]
                                      ? 4'h8
                                      : _PE_7_T_29[4]
                                          ? 4'h9
                                          : _PE_7_T_29[5]
                                              ? 4'hA
                                              : _PE_7_T_29[6] ? 4'hB : 4'hC;
  wire [7:0]   _GEN_20 = {4'h0, PE_7};
  wire         _GEN_21 = io_exponent_7 > {1'h0, _GEN_20 - 8'h8};
  wire         _GEN_22 = io_exponent_7 + 9'h6 < {5'h0, PE_7};
  wire [523:0] _mantissa_Conv_7_T_2 = {511'h0, abs_in_7} << io_exponent_7 - 9'h1;
  wire [27:0]  extended_7 = {15'h0, abs_in_7} << PE_7 - 4'h6;
  assign io_out_0_sign = enable & sign_0;
  assign io_out_0_exponent =
    enable ? (_GEN_0 ? 8'hFF : _GEN_1 ? 8'h0 : io_exponent_0[7:0] + _GEN - 8'h6) : 8'h0;
  assign io_out_0_mantissa =
    ~enable | _GEN_0
      ? 23'h0
      : _GEN_1
          ? {_mantissa_Conv_0_T_2[5:0], 17'h0}
          : {PE_0 < 4'h6 ? abs_in >> 4'h6 - PE_0 : extended[12:0], 10'h0};
  assign io_out_1_sign = enable & sign_1;
  assign io_out_1_exponent =
    enable ? (_GEN_3 ? 8'hFF : _GEN_4 ? 8'h0 : io_exponent_1[7:0] + _GEN_2 - 8'h6) : 8'h0;
  assign io_out_1_mantissa =
    ~enable | _GEN_3
      ? 23'h0
      : _GEN_4
          ? {_mantissa_Conv_1_T_2[5:0], 17'h0}
          : {PE_1 < 4'h6 ? abs_in_1 >> 4'h6 - PE_1 : extended_1[12:0], 10'h0};
  assign io_out_2_sign = enable & sign_2;
  assign io_out_2_exponent =
    enable ? (_GEN_6 ? 8'hFF : _GEN_7 ? 8'h0 : io_exponent_2[7:0] + _GEN_5 - 8'h6) : 8'h0;
  assign io_out_2_mantissa =
    ~enable | _GEN_6
      ? 23'h0
      : _GEN_7
          ? {_mantissa_Conv_2_T_2[5:0], 17'h0}
          : {PE_2 < 4'h6 ? abs_in_2 >> 4'h6 - PE_2 : extended_2[12:0], 10'h0};
  assign io_out_3_sign = enable & sign_3;
  assign io_out_3_exponent =
    enable
      ? (_GEN_9 ? 8'hFF : _GEN_10 ? 8'h0 : io_exponent_3[7:0] + _GEN_8 - 8'h6)
      : 8'h0;
  assign io_out_3_mantissa =
    ~enable | _GEN_9
      ? 23'h0
      : _GEN_10
          ? {_mantissa_Conv_3_T_2[5:0], 17'h0}
          : {PE_3 < 4'h6 ? abs_in_3 >> 4'h6 - PE_3 : extended_3[12:0], 10'h0};
  assign io_out_4_sign = enable & sign_4;
  assign io_out_4_exponent =
    enable
      ? (_GEN_12 ? 8'hFF : _GEN_13 ? 8'h0 : io_exponent_4[7:0] + _GEN_11 - 8'h6)
      : 8'h0;
  assign io_out_4_mantissa =
    ~enable | _GEN_12
      ? 23'h0
      : _GEN_13
          ? {_mantissa_Conv_4_T_2[5:0], 17'h0}
          : {PE_4 < 4'h6 ? abs_in_4 >> 4'h6 - PE_4 : extended_4[12:0], 10'h0};
  assign io_out_5_sign = enable & sign_5;
  assign io_out_5_exponent =
    enable
      ? (_GEN_15 ? 8'hFF : _GEN_16 ? 8'h0 : io_exponent_5[7:0] + _GEN_14 - 8'h6)
      : 8'h0;
  assign io_out_5_mantissa =
    ~enable | _GEN_15
      ? 23'h0
      : _GEN_16
          ? {_mantissa_Conv_5_T_2[5:0], 17'h0}
          : {PE_5 < 4'h6 ? abs_in_5 >> 4'h6 - PE_5 : extended_5[12:0], 10'h0};
  assign io_out_6_sign = enable & sign_6;
  assign io_out_6_exponent =
    enable
      ? (_GEN_18 ? 8'hFF : _GEN_19 ? 8'h0 : io_exponent_6[7:0] + _GEN_17 - 8'h6)
      : 8'h0;
  assign io_out_6_mantissa =
    ~enable | _GEN_18
      ? 23'h0
      : _GEN_19
          ? {_mantissa_Conv_6_T_2[5:0], 17'h0}
          : {PE_6 < 4'h6 ? abs_in_6 >> 4'h6 - PE_6 : extended_6[12:0], 10'h0};
  assign io_out_7_sign = enable & sign_7;
  assign io_out_7_exponent =
    enable
      ? (_GEN_21 ? 8'hFF : _GEN_22 ? 8'h0 : io_exponent_7[7:0] + _GEN_20 - 8'h6)
      : 8'h0;
  assign io_out_7_mantissa =
    ~enable | _GEN_21
      ? 23'h0
      : _GEN_22
          ? {_mantissa_Conv_7_T_2[5:0], 17'h0}
          : {PE_7 < 4'h6 ? abs_in_7 >> 4'h6 - PE_7 : extended_7[12:0], 10'h0};
endmodule

