Fitter report for controle_semaforo_vga
Fri Nov 23 18:15:24 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 23 18:15:24 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; controle_semaforo_vga                           ;
; Top-level Entity Name              ; controle_semaforo_vga                           ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,092 / 15,408 ( 7 % )                          ;
;     Total combinational functions  ; 1,076 / 15,408 ( 7 % )                          ;
;     Dedicated logic registers      ; 114 / 15,408 ( < 1 % )                          ;
; Total registers                    ; 114                                             ;
; Total pins                         ; 17 / 347 ( 5 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; VGA_HS   ; Missing drive strength and slew rate ;
; VGA_VS   ; Missing drive strength and slew rate ;
; VGA_R[0] ; Missing drive strength and slew rate ;
; VGA_R[1] ; Missing drive strength and slew rate ;
; VGA_R[2] ; Missing drive strength and slew rate ;
; VGA_R[3] ; Missing drive strength and slew rate ;
; VGA_G[0] ; Missing drive strength and slew rate ;
; VGA_G[1] ; Missing drive strength and slew rate ;
; VGA_G[2] ; Missing drive strength and slew rate ;
; VGA_G[3] ; Missing drive strength and slew rate ;
; VGA_B[0] ; Missing drive strength and slew rate ;
; VGA_B[1] ; Missing drive strength and slew rate ;
; VGA_B[2] ; Missing drive strength and slew rate ;
; VGA_B[3] ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1235 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1235 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1227    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/labHard/trabalho/controle_semaforo_vga/output_files/controle_semaforo_vga.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,092 / 15,408 ( 7 % ) ;
;     -- Combinational with no register       ; 978                    ;
;     -- Register only                        ; 16                     ;
;     -- Combinational with a register        ; 98                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 349                    ;
;     -- 3 input functions                    ; 259                    ;
;     -- <=2 input functions                  ; 468                    ;
;     -- Register only                        ; 16                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 732                    ;
;     -- arithmetic mode                      ; 344                    ;
;                                             ;                        ;
; Total registers*                            ; 114 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 114 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 17 / 347 ( 5 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 13% / 11% / 16%        ;
; Maximum fan-out                             ; 110                    ;
; Highest non-global fan-out                  ; 79                     ;
; Total fan-out                               ; 3464                   ;
; Average fan-out                             ; 2.77                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1092 / 15408 ( 7 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 978                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 98                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 349                   ; 0                              ;
;     -- 3 input functions                    ; 259                   ; 0                              ;
;     -- <=2 input functions                  ; 468                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 732                   ; 0                              ;
;     -- arithmetic mode                      ; 344                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 114                   ; 0                              ;
;     -- Dedicated logic registers            ; 114 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 17                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3460                  ; 4                              ;
;     -- Registered Connections               ; 312                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 14                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk       ; G21   ; 6        ; 41           ; 15           ; 0            ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset     ; D2    ; 1        ; 0            ; 25           ; 0            ; 78                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw_button ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_B[0] ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1] ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2] ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3] ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0] ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1] ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2] ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3] ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS   ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0] ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1] ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2] ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3] ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS   ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO        ; sw_button               ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; VGA_VS                  ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; VGA_B[0]                ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; sw_button                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                          ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |controle_semaforo_vga                   ; 1092 (0)    ; 114 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 17   ; 0            ; 978 (0)      ; 16 (0)            ; 98 (0)           ; |controle_semaforo_vga                                                                                                                       ; work         ;
;    |divisor_clk:estDiv|                  ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |controle_semaforo_vga|divisor_clk:estDiv                                                                                                    ; work         ;
;    |vga_raster_DE0:estRaster|            ; 1087 (268)  ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 977 (160)    ; 16 (16)           ; 94 (87)          ; |controle_semaforo_vga|vga_raster_DE0:estRaster                                                                                              ; work         ;
;       |lpm_divide:Div0|                  ; 824 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 817 (0)      ; 0 (0)             ; 7 (0)            ; |controle_semaforo_vga|vga_raster_DE0:estRaster|lpm_divide:Div0                                                                              ; work         ;
;          |lpm_divide_t0p:auto_generated| ; 824 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 817 (0)      ; 0 (0)             ; 7 (0)            ; |controle_semaforo_vga|vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated                                                ; work         ;
;             |abs_divider_1dg:divider|    ; 824 (21)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 817 (16)     ; 0 (0)             ; 7 (5)            ; |controle_semaforo_vga|vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider                        ; work         ;
;                |alt_u_div_n8f:divider|   ; 751 (751)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 749 (749)    ; 0 (0)             ; 2 (2)            ; |controle_semaforo_vga|vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider  ; work         ;
;                |lpm_abs_9v9:my_abs_num|  ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |controle_semaforo_vga|vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; sw_button ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; sw_button                                                     ;                   ;         ;
; reset                                                         ;                   ;         ;
;      - vga_raster_DE0:estRaster|Hcount[0]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[1]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[2]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[3]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[4]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[5]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[6]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[7]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[8]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Hcount[9]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|vga_hsync                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|vga_vsync                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[8]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[7]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[6]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[4]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[2]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[3]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[9]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[0]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[5]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|Vcount[1]                     ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|vga_hblank                    ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|vga_vblank                    ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|semaforo_v                    ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|def_h                         ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|comum_h                       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|semaforo_h                    ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo_h                   ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo2_h                  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo2_v                  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo_v                   ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo3_h                  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|retangulo3_v                  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[10]      ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[9]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[8]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[7]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[6]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[5]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[4]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[3]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[2]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[1]       ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; 0                 ; 6       ;
;      - vga_raster_DE0:estRaster|\RectangleHGen:passo[11]~0    ; 0                 ; 6       ;
; clk                                                           ;                   ;         ;
+---------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+-----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                 ; PIN_G21            ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; divisor_clk:estDiv|Equal0~0                         ; LCCOMB_X22_Y1_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divisor_clk:estDiv|clk25                            ; FF_X22_Y1_N31      ; 110     ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; reset                                               ; PIN_D2             ; 78      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_raster_DE0:estRaster|Equal0~3                   ; LCCOMB_X20_Y19_N18 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]~0 ; LCCOMB_X19_Y20_N30 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                     ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                     ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                      ; PIN_G21       ; 4       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; divisor_clk:estDiv|clk25 ; FF_X22_Y1_N31 ; 110     ; 24                                   ; Global Clock         ; GCLK16           ; --                        ;
+--------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_raster_DE0:estRaster|Add2~62                                                                                                                  ; 79      ;
; reset~input                                                                                                                                       ; 78      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[21]~32 ; 60      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[21]~32 ; 59      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[21]~32 ; 58      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[20]~30 ; 58      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[21]~32 ; 54      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[19]~28 ; 52      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[21]~32 ; 51      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_30_result_int[21]~32 ; 34      ;
; vga_raster_DE0:estRaster|LessThan0~10                                                                                                             ; 25      ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]~0                                                                                               ; 21      ;
; vga_raster_DE0:estRaster|Equal0~3                                                                                                                 ; 20      ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|_~0                                                ; 17      ;
; vga_raster_DE0:estRaster|Hcount[5]                                                                                                                ; 13      ;
; vga_raster_DE0:estRaster|Hcount[9]                                                                                                                ; 12      ;
; vga_raster_DE0:estRaster|Hcount[7]                                                                                                                ; 11      ;
; vga_raster_DE0:estRaster|Hcount[6]                                                                                                                ; 11      ;
; vga_raster_DE0:estRaster|Hcount[8]                                                                                                                ; 11      ;
; vga_raster_DE0:estRaster|semaforo_v                                                                                                               ; 10      ;
; vga_raster_DE0:estRaster|Vcount[2]                                                                                                                ; 10      ;
; vga_raster_DE0:estRaster|Hcount[0]                                                                                                                ; 9       ;
; vga_raster_DE0:estRaster|Vcount[0]                                                                                                                ; 8       ;
; vga_raster_DE0:estRaster|Vcount[4]                                                                                                                ; 8       ;
; vga_raster_DE0:estRaster|Hcount[1]                                                                                                                ; 8       ;
; vga_raster_DE0:estRaster|Hcount[4]                                                                                                                ; 8       ;
; vga_raster_DE0:estRaster|Vcount[1]                                                                                                                ; 7       ;
; vga_raster_DE0:estRaster|Vcount[5]                                                                                                                ; 7       ;
; vga_raster_DE0:estRaster|Vcount[3]                                                                                                                ; 7       ;
; vga_raster_DE0:estRaster|Hcount[2]                                                                                                                ; 7       ;
; vga_raster_DE0:estRaster|Hcount[3]                                                                                                                ; 7       ;
; vga_raster_DE0:estRaster|Add2~20                                                                                                                  ; 7       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~91                 ; 6       ;
; vga_raster_DE0:estRaster|passo~11                                                                                                                 ; 6       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[9]~61                  ; 6       ;
; vga_raster_DE0:estRaster|vga_hblank                                                                                                               ; 6       ;
; vga_raster_DE0:estRaster|Vcount[9]                                                                                                                ; 6       ;
; vga_raster_DE0:estRaster|Vcount[8]                                                                                                                ; 6       ;
; vga_raster_DE0:estRaster|Add2~26                                                                                                                  ; 6       ;
; vga_raster_DE0:estRaster|Add2~24                                                                                                                  ; 6       ;
; vga_raster_DE0:estRaster|Add2~16                                                                                                                  ; 6       ;
; vga_raster_DE0:estRaster|Add2~12                                                                                                                  ; 6       ;
; vga_raster_DE0:estRaster|passo~21                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|passo~19                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|passo~17                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|passo~15                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|passo~13                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~66                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~65                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[21]~64                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~63                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[15]~62                 ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[7]~60                  ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[5]~59                  ; 5       ;
; vga_raster_DE0:estRaster|semaforo_h                                                                                                               ; 5       ;
; vga_raster_DE0:estRaster|vga_vblank                                                                                                               ; 5       ;
; vga_raster_DE0:estRaster|Equal1~2                                                                                                                 ; 5       ;
; vga_raster_DE0:estRaster|Add2~56                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~50                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~44                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~38                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~32                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~28                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|Add2~22                                                                                                                  ; 5       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[11]~89                 ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[17]~87                 ; 4       ;
; vga_raster_DE0:estRaster|passo~9                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|passo~5                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|passo~3                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|passo~1                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[5]~79                  ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[7]~77                  ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[9]~76                  ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[15]~75                 ; 4       ;
; vga_raster_DE0:estRaster|VGA_R~7                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|VGA_B~1                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|comum_h                                                                                                                  ; 4       ;
; vga_raster_DE0:estRaster|def_h                                                                                                                    ; 4       ;
; vga_raster_DE0:estRaster|Vcount[6]                                                                                                                ; 4       ;
; vga_raster_DE0:estRaster|Vcount[7]                                                                                                                ; 4       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[11]~88                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[20]~86                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[23]~85                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[26]~84                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[13]~83                 ; 3       ;
; vga_raster_DE0:estRaster|Equal19~0                                                                                                                ; 3       ;
; vga_raster_DE0:estRaster|passo~22                                                                                                                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[18]~74                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[21]~73                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[24]~72                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[27]~71                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[29]~69                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~68                 ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[30]~67                 ; 3       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[4]                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Equal18~3                                                                                                                ; 3       ;
; divisor_clk:estDiv|\p0:contador[1]                                                                                                                ; 3       ;
; divisor_clk:estDiv|\p0:contador[0]                                                                                                                ; 3       ;
; vga_raster_DE0:estRaster|VGA_R~3                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|VGA_B~2                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Equal0~0                                                                                                                 ; 3       ;
; vga_raster_DE0:estRaster|Add2~58                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~52                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~46                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~40                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~34                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~18                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~14                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~10                                                                                                                  ; 3       ;
; vga_raster_DE0:estRaster|Add2~8                                                                                                                   ; 3       ;
; vga_raster_DE0:estRaster|Add2~6                                                                                                                   ; 3       ;
; vga_raster_DE0:estRaster|Add2~4                                                                                                                   ; 3       ;
; vga_raster_DE0:estRaster|Add2~2                                                                                                                   ; 3       ;
; vga_raster_DE0:estRaster|Add2~0                                                                                                                   ; 3       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[590]~1040           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[548]~1039           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[506]~1038           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[464]~1037           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[424]~1036           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[424]~1035           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[426]~1034           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[405]~1033           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[407]~1032           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[408]~1031           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[410]~1030           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[411]~1029           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[413]~1028           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[414]~1027           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[416]~1026           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[417]~1025           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[612]~1021           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[613]~1006           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[613]~1005           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[591]~1004           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[569]~1003           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[615]~1002           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[616]~1001           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[617]~1000           ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[618]~999            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[619]~998            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[620]~997            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[621]~996            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[622]~995            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[623]~994            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[624]~993            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[625]~992            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[626]~991            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[627]~990            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[592]~988            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[592]~987            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[570]~986            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[594]~985            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[595]~984            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[596]~983            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[597]~982            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[598]~981            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[599]~980            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[600]~979            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[601]~978            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[602]~977            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[603]~976            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[604]~975            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[605]~974            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[606]~973            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[571]~971            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[571]~970            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[549]~969            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[527]~968            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[573]~967            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[574]~966            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[575]~965            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[576]~964            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[577]~963            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[578]~962            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[579]~961            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[580]~960            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[581]~959            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[582]~958            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[583]~957            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[584]~956            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[585]~955            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[550]~953            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[550]~952            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[528]~951            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[552]~950            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[553]~949            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[554]~948            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[555]~947            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[556]~946            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[557]~945            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[558]~944            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[559]~943            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[560]~942            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[561]~941            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[562]~940            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[563]~939            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[564]~938            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[529]~936            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[529]~935            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[507]~934            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[485]~933            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[463]~930            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[531]~929            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[532]~928            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[533]~927            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[534]~926            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[535]~925            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[536]~924            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[537]~923            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[538]~922            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[539]~921            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[540]~920            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[541]~919            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[542]~918            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[543]~917            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[508]~915            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[508]~914            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[486]~913            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[510]~912            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[511]~911            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[512]~910            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[513]~909            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[514]~908            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[515]~907            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[516]~906            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[517]~905            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[518]~904            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[519]~903            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[520]~902            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[521]~901            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[522]~900            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[487]~898            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[487]~897            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[465]~896            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[443]~895            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[421]~892            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[489]~891            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[490]~890            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[491]~889            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[492]~888            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[493]~887            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[494]~886            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[495]~885            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[496]~884            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[497]~883            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[498]~882            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[499]~881            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[500]~880            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[501]~879            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[466]~877            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[466]~876            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[444]~875            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[422]~874            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[400]~871            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[467]~870            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[468]~869            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[469]~868            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[470]~867            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[471]~866            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[472]~865            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[473]~864            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[474]~863            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[475]~862            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[476]~861            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[477]~860            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[478]~859            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[479]~858            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[480]~857            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[445]~855            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[423]~854            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[401]~851            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[447]~850            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[448]~849            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[449]~848            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[450]~847            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[451]~846            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[452]~845            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[453]~844            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[454]~843            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[455]~842            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[456]~841            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[457]~840            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[458]~839            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[459]~838            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[427]~836            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[428]~835            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[429]~834            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[430]~833            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[431]~832            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[432]~831            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[433]~830            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[434]~829            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[435]~828            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[436]~827            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[437]~826            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[438]~825            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[403]~823            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[403]~822            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[406]~821            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[409]~820            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[412]~819            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[415]~818            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[384]~817            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[387]~816            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[390]~815            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[393]~814            ; 2       ;
; vga_raster_DE0:estRaster|VGA_R~8                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Equal10~6                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|Equal9~6                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal8~3                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal8~2                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal8~1                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|passo~6                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[547]~788            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[614]~786            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[593]~765            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[505]~746            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[572]~744            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[551]~723            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[530]~705            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[509]~684            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[488]~666            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[446]~630            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[425]~612            ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~17                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~16                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~15                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~14                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~13                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~12                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~11                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~10                        ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~9                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~8                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~7                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~6                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~5                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~4                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~3                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~2                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~1                         ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|_~0                         ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[1]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[2]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[3]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[5]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[6]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[7]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[8]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[9]                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[10]                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal12~0                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|Equal15~0                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|Equal18~2                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|Equal18~0                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|Equal3~0                                                                                                                 ; 2       ;
; divisor_clk:estDiv|Equal0~0                                                                                                                       ; 2       ;
; divisor_clk:estDiv|\p0:Dclk_aux                                                                                                                   ; 2       ;
; vga_raster_DE0:estRaster|VGA_B~3                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|VGA_R~5                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|VGA_R~4                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|retangulo3_v                                                                                                             ; 2       ;
; vga_raster_DE0:estRaster|retangulo3_h                                                                                                             ; 2       ;
; vga_raster_DE0:estRaster|retangulo_v                                                                                                              ; 2       ;
; vga_raster_DE0:estRaster|retangulo2_v                                                                                                             ; 2       ;
; vga_raster_DE0:estRaster|retangulo2_h                                                                                                             ; 2       ;
; vga_raster_DE0:estRaster|retangulo_h                                                                                                              ; 2       ;
; vga_raster_DE0:estRaster|Equal5~0                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal1~0                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal2~0                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal0~2                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|Equal0~1                                                                                                                 ; 2       ;
; vga_raster_DE0:estRaster|vga_vsync                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|vga_hsync                                                                                                                ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|op_1~8                                             ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_31_result_int[21]~32 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_29_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_28_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_27_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_26_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_25_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[1]~40  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_24_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[2]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[1]~38  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_23_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[3]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[2]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[1]~36  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_22_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[4]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[3]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[2]~34  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_21_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[3]~32  ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_20_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_19_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[18]~26 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[17]~24 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[16]~22 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[15]~20 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[14]~18 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[13]~16 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[12]~14 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[11]~12 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[10]~10 ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[9]~8   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[8]~6   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[7]~4   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[6]~2   ; 2       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|add_sub_18_result_int[5]~0   ; 2       ;
; vga_raster_DE0:estRaster|Add2~60                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Add2~54                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Add2~48                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Add2~42                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Add2~36                                                                                                                  ; 2       ;
; vga_raster_DE0:estRaster|Add2~30                                                                                                                  ; 2       ;
; divisor_clk:estDiv|\p0:Dclk_aux~0                                                                                                                 ; 1       ;
; divisor_clk:estDiv|clk25~0                                                                                                                        ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[12]~90                 ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[418]~1024           ; 1       ;
; vga_raster_DE0:estRaster|retangulo_v~3                                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[634]~1023           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[634]~1022           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[636]~1020           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[637]~1019           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[638]~1018           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[639]~1017           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[640]~1016           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[641]~1015           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[642]~1014           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[643]~1013           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[644]~1012           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[645]~1011           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[646]~1010           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[647]~1009           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[648]~1008           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[649]~1007           ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[628]~989            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[607]~972            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[586]~954            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[565]~937            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[441]~932            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[441]~931            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[544]~916            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[523]~899            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[399]~894            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[399]~893            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[502]~878            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[378]~873            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[378]~872            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[481]~856            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[379]~853            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[379]~852            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[460]~837            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[439]~824            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[19]~82                 ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[22]~81                 ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[25]~80                 ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|quotient[11]~2                                     ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|quotient[12]~1                                     ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|quotient[13]~0                                     ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|_~1                                                ; 1       ;
; divisor_clk:estDiv|Add0~0                                                                                                                         ; 1       ;
; divisor_clk:estDiv|contador~0                                                                                                                     ; 1       ;
; vga_raster_DE0:estRaster|retangulo3_v~0                                                                                                           ; 1       ;
; vga_raster_DE0:estRaster|retangulo3_h~0                                                                                                           ; 1       ;
; vga_raster_DE0:estRaster|Equal11~3                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal11~2                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal11~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal11~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|retangulo_v~2                                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|retangulo2_v~1                                                                                                           ; 1       ;
; vga_raster_DE0:estRaster|Equal20~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal20~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|retangulo2_v~0                                                                                                           ; 1       ;
; vga_raster_DE0:estRaster|retangulo2_h~0                                                                                                           ; 1       ;
; vga_raster_DE0:estRaster|Equal10~5                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal10~4                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal10~3                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal10~2                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal10~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal10~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|retangulo_h~0                                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|Equal9~5                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal9~4                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal9~3                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal9~2                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal9~1                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal9~0                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal8~7                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal8~6                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~20                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~18                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal8~5                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~16                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~14                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|Equal8~4                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~12                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~10                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~8                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|passo~7                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|passo~4                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|Equal8~0                                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|passo~2                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|passo~0                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[590]~813            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[568]~812            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[546]~811            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[546]~810            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[568]~809            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[5]~78                  ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[635]~808            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[635]~807            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[636]~806            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[637]~805            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[638]~804            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[639]~803            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[640]~802            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[641]~801            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[642]~800            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[643]~799            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[644]~798            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[645]~797            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[646]~796            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[647]~795            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[648]~794            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[649]~793            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[569]~792            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[547]~791            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[525]~790            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[525]~789            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[614]~787            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[615]~785            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[616]~784            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[617]~783            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[618]~782            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[619]~781            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[620]~780            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[621]~779            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[622]~778            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[623]~777            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[624]~776            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[625]~775            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[626]~774            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[627]~773            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[628]~772            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[548]~771            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[526]~770            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[504]~769            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[504]~768            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[526]~767            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[593]~766            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[594]~764            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[595]~763            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[596]~762            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[597]~761            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[598]~760            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[599]~759            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[600]~758            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[601]~757            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[602]~756            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[603]~755            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[604]~754            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[605]~753            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[606]~752            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[607]~751            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[527]~750            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[505]~749            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[483]~748            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[483]~747            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[572]~745            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[573]~743            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[574]~742            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[575]~741            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[576]~740            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[577]~739            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[578]~738            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[579]~737            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[580]~736            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[581]~735            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[582]~734            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[583]~733            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[584]~732            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[585]~731            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[586]~730            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[506]~729            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[484]~728            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[462]~727            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[462]~726            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[484]~725            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[551]~724            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[552]~722            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[553]~721            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[554]~720            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[555]~719            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[556]~718            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[557]~717            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[558]~716            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[559]~715            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[560]~714            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[561]~713            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[562]~712            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[563]~711            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[564]~710            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[565]~709            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[485]~708            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[463]~707            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[530]~706            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[531]~704            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[532]~703            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[533]~702            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[534]~701            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[535]~700            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[536]~699            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[537]~698            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[538]~697            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[539]~696            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[540]~695            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[541]~694            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[542]~693            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[543]~692            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[544]~691            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[464]~690            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[442]~689            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[420]~688            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[420]~687            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[442]~686            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[509]~685            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[510]~683            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[511]~682            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[512]~681            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[513]~680            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[514]~679            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[515]~678            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[516]~677            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[517]~676            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[518]~675            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[519]~674            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[520]~673            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[521]~672            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[522]~671            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[523]~670            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[443]~669            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[421]~668            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[488]~667            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[489]~665            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[490]~664            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[491]~663            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[492]~662            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[493]~661            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[494]~660            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[495]~659            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[496]~658            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[497]~657            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[498]~656            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[499]~655            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[500]~654            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[501]~653            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[502]~652            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[422]~651            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[400]~650            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[467]~649            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[468]~648            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[469]~647            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[470]~646            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[471]~645            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[472]~644            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[473]~643            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[474]~642            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[475]~641            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[476]~640            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[477]~639            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[478]~638            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[479]~637            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[480]~636            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[481]~635            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[445]~634            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[423]~633            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[401]~632            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[446]~631            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[447]~629            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[448]~628            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[449]~627            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[450]~626            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[451]~625            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[452]~624            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[453]~623            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[454]~622            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[455]~621            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[456]~620            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[457]~619            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[458]~618            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[459]~617            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[460]~616            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[380]~615            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[380]~614            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[425]~613            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[426]~611            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[427]~610            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[428]~609            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[429]~608            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[430]~607            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[431]~606            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[432]~605            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[433]~604            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[434]~603            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[435]~602            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[436]~601            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[437]~600            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[438]~599            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[439]~598            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[404]~597            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[404]~596            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[405]~595            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[406]~594            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[407]~593            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[408]~592            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[409]~591            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[410]~590            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[411]~589            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[412]~588            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[413]~587            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[414]~586            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[415]~585            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[416]~584            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[417]~583            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[418]~582            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[382]~581            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[382]~580            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[383]~579            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[383]~578            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[384]~577            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[385]~576            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[385]~575            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[386]~574            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[386]~573            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[387]~572            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[388]~571            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[388]~570            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[389]~569            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[389]~568            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[390]~567            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[391]~566            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[391]~565            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[392]~564            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[392]~563            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[393]~562            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[394]~561            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[394]~560            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[395]~559            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[395]~558            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[396]~557            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|alt_u_div_n8f:divider|StageOut[396]~556            ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[28]~70                 ; 1       ;
; vga_raster_DE0:estRaster|lpm_divide:Div0|lpm_divide_t0p:auto_generated|abs_divider_1dg:divider|lpm_abs_9v9:my_abs_num|cs2a[5]~58                  ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31]                                                                                            ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~9                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~8                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~7                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~6                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~5                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~4                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~3                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~2                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~1                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|LessThan0~0                                                                                                              ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[12]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[13]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[14]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[15]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[16]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[17]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[18]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[19]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[20]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[21]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[22]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[23]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[24]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[25]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[26]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[27]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[28]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[29]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[30]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|\RectangleHGen:passo[31]                                                                                                 ; 1       ;
; vga_raster_DE0:estRaster|semaforo_h~0                                                                                                             ; 1       ;
; vga_raster_DE0:estRaster|Equal13~2                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal13~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal13~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal12~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|comum_h~1                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|comum_h~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|def_h~0                                                                                                                  ; 1       ;
; vga_raster_DE0:estRaster|Equal17~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|Equal16~0                                                                                                                ; 1       ;
; vga_raster_DE0:estRaster|def_v~1                                                                                                                  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,438 / 47,787 ( 3 % ) ;
; C16 interconnects           ; 4 / 1,804 ( < 1 % )    ;
; C4 interconnects            ; 700 / 31,272 ( 2 % )   ;
; Direct links                ; 259 / 47,787 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 581 / 15,408 ( 4 % )   ;
; R24 interconnects           ; 13 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 728 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 5                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 4                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 2                            ;
; 16                                          ; 52                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.49) ; Number of LABs  (Total = 82) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 8                            ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.33) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 5                            ;
; 15                                           ; 12                           ;
; 16                                           ; 30                           ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.52) ; Number of LABs  (Total = 82) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 5                            ;
; 7                                               ; 1                            ;
; 8                                               ; 6                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 7                            ;
; 12                                              ; 10                           ;
; 13                                              ; 8                            ;
; 14                                              ; 4                            ;
; 15                                              ; 2                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.40) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 5                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 5                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 8                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 10                           ;
; 22                                           ; 5                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 17        ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 17        ; 17        ; 0            ; 14           ; 0            ; 0            ; 3            ; 0            ; 14           ; 3            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 0         ; 0         ; 17           ; 3            ; 17           ; 17           ; 14           ; 17           ; 3            ; 14           ; 17           ; 17           ; 17           ; 3            ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sw_button          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C8 for design "controle_semaforo_vga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C55F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controle_semaforo_vga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node divisor_clk:estDiv|clk25 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.92 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file Z:/labHard/trabalho/controle_semaforo_vga/output_files/controle_semaforo_vga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 696 megabytes
    Info: Processing ended: Fri Nov 23 18:15:26 2018
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/labHard/trabalho/controle_semaforo_vga/output_files/controle_semaforo_vga.fit.smsg.


