verilog work "win_sin.v"
