//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Thu Jun 29 16:39:54 2017
// Parameters for COREFIFO
//--------------------------------------------------------------------


parameter AE_STATIC_EN = 0;
parameter AEVAL = 3;
parameter AF_STATIC_EN = 0;
parameter AFVAL = 60;
parameter CTRL_TYPE = 3;
parameter ESTOP = 1;
parameter FAMILY = 19;
parameter FSTOP = 1;
parameter FWFT = 1;
parameter HDL_License = "U";
parameter OVERFLOW_EN = 1;
parameter PIPE = 1;
parameter PREFETCH = 0;
parameter RCLK_EDGE = 1;
parameter RDCNT_EN = 0;
parameter RDEPTH = 64;
parameter RE_POLARITY = 0;
parameter READ_DVALID = 0;
parameter RESET_POLARITY = 0;
parameter RWIDTH = 32;
parameter SYNC = 1;
parameter testbench = "User";
parameter UNDERFLOW_EN = 0;
parameter WCLK_EDGE = 1;
parameter WDEPTH = 64;
parameter WE_POLARITY = 0;
parameter WRCNT_EN = 0;
parameter WRITE_ACK = 0;
parameter WWIDTH = 32;
