Fitter report for ALU101
Fri Jan 03 04:38:00 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 03 04:38:00 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; ALU101                                      ;
; Top-level Entity Name              ; ALU101                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08DAF484C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 237 / 8,064 ( 3 % )                         ;
;     Total combinational functions  ; 237 / 8,064 ( 3 % )                         ;
;     Dedicated logic registers      ; 0 / 8,064 ( 0 % )                           ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 105 / 250 ( 42 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08DAF484C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   1.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 465 ) ; 0.00 % ( 0 / 465 )         ; 0.00 % ( 0 / 465 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 465 ) ; 0.00 % ( 0 / 465 )         ; 0.00 % ( 0 / 465 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 449 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Script/202/Computer Organizations/output_files/ALU101.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 237 / 8,064 ( 3 % ) ;
;     -- Combinational with no register       ; 237                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 170                 ;
;     -- 3 input functions                    ; 3                   ;
;     -- <=2 input functions                  ; 64                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 237                 ;
;     -- arithmetic mode                      ; 0                   ;
;                                             ;                     ;
; Total registers*                            ; 0 / 9,287 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 8,064 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 1,223 ( 0 % )   ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 31 / 504 ( 6 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 105 / 250 ( 42 % )  ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )       ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )     ;
;                                             ;                     ;
; M9Ks                                        ; 0 / 42 ( 0 % )      ;
; UFM blocks                                  ; 0 / 1 ( 0 % )       ;
; ADC blocks                                  ; 0 / 1 ( 0 % )       ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global signals                              ; 0                   ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Remote update blocks                        ; 0 / 1 ( 0 % )       ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.8% / 1.1%  ;
; Peak interconnect usage (total/H/V)         ; 2.7% / 2.3% / 3.4%  ;
; Maximum fan-out                             ; 100                 ;
; Highest non-global fan-out                  ; 100                 ;
; Total fan-out                               ; 965                 ;
; Average fan-out                             ; 2.08                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 237 / 8064 ( 3 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 237                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 170                ; 0                              ;
;     -- 3 input functions                    ; 3                  ; 0                              ;
;     -- <=2 input functions                  ; 64                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 237                ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 0                  ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 8064 ( 0 % )   ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 31 / 504 ( 6 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 105                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )     ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; User Flash Memory                           ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )    ; 0 / 1 ( 0 % )                  ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 965                ; 8                              ;
;     -- Registered Connections               ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 70                 ; 0                              ;
;     -- Output Ports                         ; 35                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]         ; F21   ; 6        ; 31           ; 15           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[10]        ; B14   ; 7        ; 24           ; 25           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[11]        ; B8    ; 7        ; 19           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[12]        ; D7    ; 8        ; 13           ; 25           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[13]        ; B2    ; 8        ; 3            ; 10           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[14]        ; L9    ; 1B       ; 10           ; 15           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[15]        ; C1    ; 1B       ; 10           ; 17           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[16]        ; C21   ; 6        ; 31           ; 17           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[17]        ; C4    ; 8        ; 6            ; 10           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[18]        ; V13   ; 4        ; 19           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[19]        ; F22   ; 6        ; 31           ; 12           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[1]         ; L15   ; 6        ; 31           ; 17           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[20]        ; E19   ; 6        ; 31           ; 20           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[21]        ; D9    ; 8        ; 15           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[22]        ; J4    ; 1A       ; 10           ; 20           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[23]        ; E18   ; 6        ; 31           ; 22           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[24]        ; E9    ; 8        ; 13           ; 25           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[25]        ; A5    ; 8        ; 15           ; 25           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[26]        ; C9    ; 7        ; 19           ; 25           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[27]        ; E16   ; 7        ; 29           ; 25           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[28]        ; A14   ; 7        ; 24           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[29]        ; A8    ; 7        ; 22           ; 25           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[2]         ; F20   ; 6        ; 31           ; 15           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[30]        ; B15   ; 7        ; 27           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[31]        ; E22   ; 6        ; 31           ; 13           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[3]         ; K5    ; 1A       ; 10           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[4]         ; J10   ; 8        ; 17           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[5]         ; K4    ; 1A       ; 10           ; 19           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[6]         ; K2    ; 1B       ; 10           ; 16           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[7]         ; H3    ; 1A       ; 10           ; 20           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[8]         ; G4    ; 1A       ; 10           ; 21           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[9]         ; A7    ; 7        ; 22           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Ainvert      ; N1    ; 2        ; 0            ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[0]         ; G19   ; 6        ; 31           ; 12           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[10]        ; C14   ; 7        ; 27           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[11]        ; B10   ; 7        ; 19           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[12]        ; D10   ; 8        ; 13           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[13]        ; E8    ; 8        ; 6            ; 10           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[14]        ; E1    ; 1B       ; 10           ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[15]        ; D1    ; 1B       ; 10           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[16]        ; L14   ; 6        ; 31           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[17]        ; N19   ; 6        ; 31           ; 14           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[18]        ; F7    ; 8        ; 6            ; 10           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[19]        ; C22   ; 6        ; 31           ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[1]         ; D21   ; 6        ; 31           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[20]        ; J13   ; 7        ; 27           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[21]        ; A3    ; 8        ; 11           ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[22]        ; H4    ; 1A       ; 10           ; 20           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[23]        ; F5    ; 1A       ; 10           ; 22           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[24]        ; J9    ; 1A       ; 10           ; 21           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[25]        ; J8    ; 1A       ; 10           ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[26]        ; A9    ; 7        ; 19           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[27]        ; A15   ; 7        ; 27           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[28]        ; E13   ; 7        ; 24           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[29]        ; H17   ; 6        ; 31           ; 22           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[2]         ; D22   ; 6        ; 31           ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[30]        ; D19   ; 6        ; 31           ; 21           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[31]        ; M20   ; 6        ; 31           ; 14           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[3]         ; C7    ; 8        ; 17           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[4]         ; E10   ; 8        ; 17           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[5]         ; J3    ; 1A       ; 10           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[6]         ; D2    ; 1B       ; 10           ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[7]         ; G3    ; 1A       ; 10           ; 20           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[8]         ; B3    ; 8        ; 11           ; 25           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[9]         ; J11   ; 7        ; 22           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Binvert      ; R10   ; 3        ; 11           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Operation[0] ; L8    ; 1B       ; 10           ; 15           ; 14           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Operation[1] ; M18   ; 6        ; 31           ; 19           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Operation[2] ; E4    ; 1A       ; 10           ; 22           ; 0            ; 72                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; Operation[3] ; F4    ; 1A       ; 10           ; 22           ; 21           ; 100                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Overflow   ; N20   ; 6        ; 31           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[0]  ; E12   ; 7        ; 24           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[10] ; E11   ; 8        ; 19           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[11] ; K15   ; 6        ; 31           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[12] ; C6    ; 8        ; 13           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[13] ; K9    ; 1B       ; 10           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[14] ; L2    ; 1B       ; 10           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[15] ; F2    ; 1B       ; 10           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[16] ; V10   ; 3        ; 15           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[17] ; B5    ; 8        ; 6            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[18] ; N18   ; 6        ; 31           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[19] ; L18   ; 6        ; 31           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[1]  ; L19   ; 6        ; 31           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[20] ; D14   ; 7        ; 24           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[21] ; A2    ; 8        ; 11           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[22] ; B7    ; 8        ; 15           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[23] ; D8    ; 8        ; 15           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[24] ; K8    ; 1B       ; 10           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[25] ; H11   ; 8        ; 17           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[26] ; C8    ; 8        ; 17           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[27] ; C20   ; 6        ; 31           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[28] ; K14   ; 6        ; 31           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[29] ; D13   ; 7        ; 22           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[2]  ; L20   ; 6        ; 31           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[30] ; C13   ; 7        ; 27           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[31] ; G20   ; 6        ; 31           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[3]  ; K6    ; 1A       ; 10           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[4]  ; A6    ; 8        ; 15           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[5]  ; A4    ; 8        ; 13           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[6]  ; D3    ; 1B       ; 10           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[7]  ; E3    ; 1A       ; 10           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[8]  ; F3    ; 1A       ; 10           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Result[9]  ; H12   ; 7        ; 22           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Set        ; M14   ; 6        ; 31           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Zero       ; B4    ; 8        ; 6            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L9p, DIFFOUT_L9p, JTAGEN, Low_Speed      ; Use as regular IO              ; Result[13]          ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T16n, DIFFOUT_T16n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; A[21]               ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T18p, DIFFOUT_T18p, DEV_OE, Low_Speed    ; Use as regular IO              ; B[12]               ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T22n, DIFFOUT_T22n, CRC_ERROR, Low_Speed ; Use as regular IO              ; B[18]               ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 16 / 20 ( 80 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 24 ( 4 % )    ; 2.5V          ; --           ;
; 3        ; 2 / 36 ( 6 % )    ; 2.5V          ; --           ;
; 4        ; 1 / 24 ( 4 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 28 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 28 / 42 ( 67 % )  ; 2.5V          ; --           ;
; 7        ; 20 / 24 ( 83 % )  ; 2.5V          ; --           ;
; 8        ; 29 / 36 ( 81 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 233        ; 8        ; Result[21]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 235        ; 8        ; B[21]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 227        ; 8        ; Result[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 225        ; 8        ; A[25]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 223        ; 8        ; Result[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 209        ; 7        ; A[9]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 7        ; A[29]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 213        ; 7        ; B[26]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A14      ; 201        ; 7        ; A[28]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 197        ; 7        ; B[27]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA13     ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB13     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 245        ; 8        ; A[13]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B3       ; 236        ; 8        ; B[8]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 238        ; 8        ; Zero                                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 237        ; 8        ; Result[17]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 221        ; 8        ; Result[22]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 215        ; 7        ; A[11]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 212        ; 7        ; B[11]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 203        ; 7        ; A[10]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 199        ; 7        ; A[30]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C1       ; 21         ; 1B       ; A[15]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 251        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 249        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 239        ; 8        ; A[17]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 229        ; 8        ; Result[12]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 219        ; 8        ; B[3]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 217        ; 8        ; Result[26]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 214        ; 7        ; A[26]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C13      ; 202        ; 7        ; Result[30]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 200        ; 7        ; B[10]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C17      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; C20      ; 185        ; 6        ; Result[27]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 175        ; 6        ; A[16]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 171        ; 6        ; B[19]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 23         ; 1B       ; B[15]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 19         ; 1B       ; B[6]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 17         ; 1B       ; Result[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 231        ; 8        ; A[12]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 224        ; 8        ; Result[23]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 226        ; 8        ; A[21]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 228        ; 8        ; B[12]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D13      ; 207        ; 7        ; Result[29]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 204        ; 7        ; Result[20]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 189        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 187        ; 6        ; B[30]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 173        ; 6        ; B[1]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 169        ; 6        ; B[2]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 29         ; 1B       ; B[14]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; Result[7]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; Operation[2]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 240        ; 8        ; B[13]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 230        ; 8        ; A[24]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 218        ; 8        ; B[4]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 216        ; 8        ; Result[10]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 205        ; 7        ; Result[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 206        ; 7        ; B[28]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E15      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 192        ; 7        ; A[27]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E18      ; 191        ; 6        ; A[23]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 180        ; 6        ; A[20]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E21      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 161        ; 6        ; A[31]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 31         ; 1B       ; Result[15]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; Result[8]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; Operation[3]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; B[23]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 242        ; 8        ; B[18]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F18      ; 182        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F20      ; 170        ; 6        ; A[2]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 168        ; 6        ; A[0]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 159        ; 6        ; A[19]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; B[7]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; A[8]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 158        ; 6        ; B[0]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 156        ; 6        ; Result[31]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; A[7]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; B[22]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 222        ; 8        ; Result[25]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 208        ; 7        ; Result[9]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H14      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 188        ; 6        ; B[29]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H21      ; 151        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 149        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; B[5]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; A[22]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; B[25]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; B[24]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 220        ; 8        ; A[4]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 210        ; 7        ; B[9]                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J13      ; 198        ; 7        ; B[20]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J21      ; 155        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 153        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 25         ; 1B       ; A[6]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; A[5]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; A[3]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; Result[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 16         ; 1B       ; Result[24]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 18         ; 1B       ; Result[13]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 184        ; 6        ; Result[28]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K15      ; 186        ; 6        ; Result[11]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; K21      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L2       ; 27         ; 1B       ; Result[14]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 28         ; 1B       ; Operation[0]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ; 30         ; 1B       ; A[14]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 172        ; 6        ; B[16]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 174        ; 6        ; A[1]                                           ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 178        ; 6        ; Result[19]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 177        ; 6        ; Result[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 179        ; 6        ; Result[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 162        ; 6        ; Set                                            ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 176        ; 6        ; Operation[1]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 165        ; 6        ; B[31]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 147        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 55         ; 2        ; Ainvert                                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 164        ; 6        ; Result[18]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 166        ; 6        ; B[17]                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 167        ; 6        ; Overflow                                       ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 139        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; P13      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R10      ; 76         ; 3        ; Binvert                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; R13      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U17      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; U21      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 86         ; 3        ; Result[16]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V13      ; 96         ; 4        ; A[18]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V16      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W3       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W12      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W17      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; Ainvert      ; Incomplete set of assignments ;
; Binvert      ; Incomplete set of assignments ;
; Result[0]    ; Incomplete set of assignments ;
; Result[1]    ; Incomplete set of assignments ;
; Result[2]    ; Incomplete set of assignments ;
; Result[3]    ; Incomplete set of assignments ;
; Result[4]    ; Incomplete set of assignments ;
; Result[5]    ; Incomplete set of assignments ;
; Result[6]    ; Incomplete set of assignments ;
; Result[7]    ; Incomplete set of assignments ;
; Result[8]    ; Incomplete set of assignments ;
; Result[9]    ; Incomplete set of assignments ;
; Result[10]   ; Incomplete set of assignments ;
; Result[11]   ; Incomplete set of assignments ;
; Result[12]   ; Incomplete set of assignments ;
; Result[13]   ; Incomplete set of assignments ;
; Result[14]   ; Incomplete set of assignments ;
; Result[15]   ; Incomplete set of assignments ;
; Result[16]   ; Incomplete set of assignments ;
; Result[17]   ; Incomplete set of assignments ;
; Result[18]   ; Incomplete set of assignments ;
; Result[19]   ; Incomplete set of assignments ;
; Result[20]   ; Incomplete set of assignments ;
; Result[21]   ; Incomplete set of assignments ;
; Result[22]   ; Incomplete set of assignments ;
; Result[23]   ; Incomplete set of assignments ;
; Result[24]   ; Incomplete set of assignments ;
; Result[25]   ; Incomplete set of assignments ;
; Result[26]   ; Incomplete set of assignments ;
; Result[27]   ; Incomplete set of assignments ;
; Result[28]   ; Incomplete set of assignments ;
; Result[29]   ; Incomplete set of assignments ;
; Result[30]   ; Incomplete set of assignments ;
; Result[31]   ; Incomplete set of assignments ;
; Set          ; Incomplete set of assignments ;
; Overflow     ; Incomplete set of assignments ;
; Zero         ; Incomplete set of assignments ;
; Operation[2] ; Incomplete set of assignments ;
; Operation[1] ; Incomplete set of assignments ;
; Operation[3] ; Incomplete set of assignments ;
; A[31]        ; Incomplete set of assignments ;
; B[31]        ; Incomplete set of assignments ;
; B[30]        ; Incomplete set of assignments ;
; B[29]        ; Incomplete set of assignments ;
; B[28]        ; Incomplete set of assignments ;
; B[27]        ; Incomplete set of assignments ;
; B[26]        ; Incomplete set of assignments ;
; B[25]        ; Incomplete set of assignments ;
; B[24]        ; Incomplete set of assignments ;
; B[23]        ; Incomplete set of assignments ;
; B[22]        ; Incomplete set of assignments ;
; B[21]        ; Incomplete set of assignments ;
; B[20]        ; Incomplete set of assignments ;
; B[19]        ; Incomplete set of assignments ;
; B[18]        ; Incomplete set of assignments ;
; B[17]        ; Incomplete set of assignments ;
; B[16]        ; Incomplete set of assignments ;
; B[15]        ; Incomplete set of assignments ;
; B[14]        ; Incomplete set of assignments ;
; B[13]        ; Incomplete set of assignments ;
; B[12]        ; Incomplete set of assignments ;
; B[11]        ; Incomplete set of assignments ;
; B[10]        ; Incomplete set of assignments ;
; B[9]         ; Incomplete set of assignments ;
; B[8]         ; Incomplete set of assignments ;
; B[7]         ; Incomplete set of assignments ;
; B[6]         ; Incomplete set of assignments ;
; B[5]         ; Incomplete set of assignments ;
; B[4]         ; Incomplete set of assignments ;
; B[3]         ; Incomplete set of assignments ;
; B[2]         ; Incomplete set of assignments ;
; B[1]         ; Incomplete set of assignments ;
; B[0]         ; Incomplete set of assignments ;
; A[0]         ; Incomplete set of assignments ;
; A[1]         ; Incomplete set of assignments ;
; A[2]         ; Incomplete set of assignments ;
; A[3]         ; Incomplete set of assignments ;
; A[4]         ; Incomplete set of assignments ;
; A[5]         ; Incomplete set of assignments ;
; A[6]         ; Incomplete set of assignments ;
; A[7]         ; Incomplete set of assignments ;
; A[8]         ; Incomplete set of assignments ;
; A[9]         ; Incomplete set of assignments ;
; A[10]        ; Incomplete set of assignments ;
; A[11]        ; Incomplete set of assignments ;
; A[12]        ; Incomplete set of assignments ;
; A[13]        ; Incomplete set of assignments ;
; A[14]        ; Incomplete set of assignments ;
; A[15]        ; Incomplete set of assignments ;
; A[16]        ; Incomplete set of assignments ;
; A[17]        ; Incomplete set of assignments ;
; A[18]        ; Incomplete set of assignments ;
; A[19]        ; Incomplete set of assignments ;
; A[20]        ; Incomplete set of assignments ;
; A[21]        ; Incomplete set of assignments ;
; A[22]        ; Incomplete set of assignments ;
; A[23]        ; Incomplete set of assignments ;
; A[24]        ; Incomplete set of assignments ;
; A[25]        ; Incomplete set of assignments ;
; A[26]        ; Incomplete set of assignments ;
; A[27]        ; Incomplete set of assignments ;
; A[28]        ; Incomplete set of assignments ;
; A[29]        ; Incomplete set of assignments ;
; A[30]        ; Incomplete set of assignments ;
; Operation[0] ; Incomplete set of assignments ;
; Ainvert      ; Missing location assignment   ;
; Binvert      ; Missing location assignment   ;
; Result[0]    ; Missing location assignment   ;
; Result[1]    ; Missing location assignment   ;
; Result[2]    ; Missing location assignment   ;
; Result[3]    ; Missing location assignment   ;
; Result[4]    ; Missing location assignment   ;
; Result[5]    ; Missing location assignment   ;
; Result[6]    ; Missing location assignment   ;
; Result[7]    ; Missing location assignment   ;
; Result[8]    ; Missing location assignment   ;
; Result[9]    ; Missing location assignment   ;
; Result[10]   ; Missing location assignment   ;
; Result[11]   ; Missing location assignment   ;
; Result[12]   ; Missing location assignment   ;
; Result[13]   ; Missing location assignment   ;
; Result[14]   ; Missing location assignment   ;
; Result[15]   ; Missing location assignment   ;
; Result[16]   ; Missing location assignment   ;
; Result[17]   ; Missing location assignment   ;
; Result[18]   ; Missing location assignment   ;
; Result[19]   ; Missing location assignment   ;
; Result[20]   ; Missing location assignment   ;
; Result[21]   ; Missing location assignment   ;
; Result[22]   ; Missing location assignment   ;
; Result[23]   ; Missing location assignment   ;
; Result[24]   ; Missing location assignment   ;
; Result[25]   ; Missing location assignment   ;
; Result[26]   ; Missing location assignment   ;
; Result[27]   ; Missing location assignment   ;
; Result[28]   ; Missing location assignment   ;
; Result[29]   ; Missing location assignment   ;
; Result[30]   ; Missing location assignment   ;
; Result[31]   ; Missing location assignment   ;
; Set          ; Missing location assignment   ;
; Overflow     ; Missing location assignment   ;
; Zero         ; Missing location assignment   ;
; Operation[2] ; Missing location assignment   ;
; Operation[1] ; Missing location assignment   ;
; Operation[3] ; Missing location assignment   ;
; A[31]        ; Missing location assignment   ;
; B[31]        ; Missing location assignment   ;
; B[30]        ; Missing location assignment   ;
; B[29]        ; Missing location assignment   ;
; B[28]        ; Missing location assignment   ;
; B[27]        ; Missing location assignment   ;
; B[26]        ; Missing location assignment   ;
; B[25]        ; Missing location assignment   ;
; B[24]        ; Missing location assignment   ;
; B[23]        ; Missing location assignment   ;
; B[22]        ; Missing location assignment   ;
; B[21]        ; Missing location assignment   ;
; B[20]        ; Missing location assignment   ;
; B[19]        ; Missing location assignment   ;
; B[18]        ; Missing location assignment   ;
; B[17]        ; Missing location assignment   ;
; B[16]        ; Missing location assignment   ;
; B[15]        ; Missing location assignment   ;
; B[14]        ; Missing location assignment   ;
; B[13]        ; Missing location assignment   ;
; B[12]        ; Missing location assignment   ;
; B[11]        ; Missing location assignment   ;
; B[10]        ; Missing location assignment   ;
; B[9]         ; Missing location assignment   ;
; B[8]         ; Missing location assignment   ;
; B[7]         ; Missing location assignment   ;
; B[6]         ; Missing location assignment   ;
; B[5]         ; Missing location assignment   ;
; B[4]         ; Missing location assignment   ;
; B[3]         ; Missing location assignment   ;
; B[2]         ; Missing location assignment   ;
; B[1]         ; Missing location assignment   ;
; B[0]         ; Missing location assignment   ;
; A[0]         ; Missing location assignment   ;
; A[1]         ; Missing location assignment   ;
; A[2]         ; Missing location assignment   ;
; A[3]         ; Missing location assignment   ;
; A[4]         ; Missing location assignment   ;
; A[5]         ; Missing location assignment   ;
; A[6]         ; Missing location assignment   ;
; A[7]         ; Missing location assignment   ;
; A[8]         ; Missing location assignment   ;
; A[9]         ; Missing location assignment   ;
; A[10]        ; Missing location assignment   ;
; A[11]        ; Missing location assignment   ;
; A[12]        ; Missing location assignment   ;
; A[13]        ; Missing location assignment   ;
; A[14]        ; Missing location assignment   ;
; A[15]        ; Missing location assignment   ;
; A[16]        ; Missing location assignment   ;
; A[17]        ; Missing location assignment   ;
; A[18]        ; Missing location assignment   ;
; A[19]        ; Missing location assignment   ;
; A[20]        ; Missing location assignment   ;
; A[21]        ; Missing location assignment   ;
; A[22]        ; Missing location assignment   ;
; A[23]        ; Missing location assignment   ;
; A[24]        ; Missing location assignment   ;
; A[25]        ; Missing location assignment   ;
; A[26]        ; Missing location assignment   ;
; A[27]        ; Missing location assignment   ;
; A[28]        ; Missing location assignment   ;
; A[29]        ; Missing location assignment   ;
; A[30]        ; Missing location assignment   ;
; Operation[0] ; Missing location assignment   ;
+--------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                      ; Entity Name        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------+--------------------+--------------+
; |ALU101                                   ; 237 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 105  ; 0            ; 237 (12)     ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101                                                                                  ; ALU101             ; work         ;
;    |ALU_1bit:ALU_LSB|                     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_LSB                                                                 ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_LSB|full_add_sub:FullAddSub                                         ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_LSB|full_add_sub:FullAddSub|full_adder:full_adder_inst              ; full_adder         ; work         ;
;       |mux_6:Operation_Select|            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_LSB|mux_6:Operation_Select                                          ; mux_6              ; work         ;
;    |ALU_1bit:ALU_MSB|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB                                                                 ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB|full_add_sub:FullAddSub                                         ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB|full_add_sub:FullAddSub|full_adder:full_adder_inst              ; full_adder         ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB|mux_2:B_mux                                                     ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB|mux_6:Operation_Select                                          ; mux_6              ; work         ;
;       |overflow_detection:OverflowDetect| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:ALU_MSB|overflow_detection:OverflowDetect                               ; overflow_detection ; work         ;
;    |ALU_1bit:\ALU_GEN:10:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:11:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:12:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:13:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:14:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:15:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:16:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:17:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:18:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:19:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:1:ALU_inst|         ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:20:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:21:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:22:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:23:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:24:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:25:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:26:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:27:ALU_inst|        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:28:ALU_inst|        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:29:ALU_inst|        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:29:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:2:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:30:ALU_inst|        ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst                                                    ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub                            ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:A_mux                                        ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:B_mux                                        ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:30:ALU_inst|mux_6:Operation_Select                             ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:3:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:4:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:5:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:6:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:7:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:8:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
;    |ALU_1bit:\ALU_GEN:9:ALU_inst|         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst                                                     ; ALU_1bit           ; work         ;
;       |full_add_sub:FullAddSub|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst|full_add_sub:FullAddSub                             ; full_add_sub       ; work         ;
;          |full_adder:full_adder_inst|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst  ; full_adder         ; work         ;
;       |mux_2:A_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:A_mux                                         ; mux_2              ; work         ;
;       |mux_2:B_mux|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:B_mux                                         ; mux_2              ; work         ;
;       |mux_6:Operation_Select|            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU101|ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select                              ; mux_6              ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Ainvert      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Binvert      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Result[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Result[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Set          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Overflow     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Zero         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Operation[2] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; Operation[1] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; Operation[3] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; A[31]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[31]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[30]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[29]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[28]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[27]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[26]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[25]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[24]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[23]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[22]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[21]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[20]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[19]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[18]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[17]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[16]        ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[15]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[14]        ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[13]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[12]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[11]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[10]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[9]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[8]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[7]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[6]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[5]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[4]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[3]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[2]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[1]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[0]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[1]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; A[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[3]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[4]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[5]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[6]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[7]         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; A[8]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[9]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[10]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[11]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[12]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[13]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[14]        ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
; A[15]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[16]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[17]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[18]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[19]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[20]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[21]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[22]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[23]        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[24]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[25]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[26]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[27]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[28]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[29]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[30]        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; Operation[0] ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Ainvert                                                                                         ;                   ;         ;
; Binvert                                                                                         ;                   ;         ;
; Operation[2]                                                                                    ;                   ;         ;
;      - ALU_1bit:ALU_LSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~3                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~4                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~6                                           ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~0                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_2:B_mux|O~0                                                         ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~9                                           ; 1                 ; 6       ;
; Operation[1]                                                                                    ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~8                               ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~5                                           ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~0                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~2                              ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~7                                           ; 0                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~9                                           ; 0                 ; 6       ;
; Operation[3]                                                                                    ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~8                               ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~3                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~4                                           ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~0                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~2                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum                  ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|overflow_detection:OverflowDetect|overflow                              ; 1                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~7                                           ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~13                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~14                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~8                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~9                                           ; 1                 ; 6       ;
; A[31]                                                                                           ;                   ;         ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~2                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum                  ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|overflow_detection:OverflowDetect|overflow                              ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~8                                           ; 1                 ; 6       ;
; B[31]                                                                                           ;                   ;         ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~2                                           ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_2:B_mux|O~0                                                         ; 1                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~8                                           ; 1                 ; 6       ;
; B[30]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 0                 ; 6       ;
; B[29]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 0                 ; 6       ;
; B[28]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 0                 ; 6       ;
; B[27]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[26]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[25]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[24]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[23]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[22]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[21]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[20]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[19]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[18]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[17]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[16]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[15]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[14]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[13]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[12]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:B_mux|O~0                                            ; 1                 ; 6       ;
; B[11]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[10]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0 ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:B_mux|O~0                                            ; 0                 ; 6       ;
; B[9]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:B_mux|O~0                                             ; 0                 ; 6       ;
; B[8]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
; B[7]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:B_mux|O~0                                             ; 0                 ; 6       ;
; B[6]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
; B[5]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
; B[4]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:B_mux|O~0                                             ; 0                 ; 6       ;
; B[3]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:B_mux|O~0                                             ; 0                 ; 6       ;
; B[2]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
; B[1]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0  ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:B_mux|O~0                                             ; 1                 ; 6       ;
; B[0]                                                                                            ;                   ;         ;
;      - ALU_1bit:ALU_LSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0              ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~3                                           ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~4                                           ; 0                 ; 6       ;
; A[0]                                                                                            ;                   ;         ;
;      - ALU_1bit:ALU_LSB|full_add_sub:FullAddSub|full_adder:full_adder_inst|c_out~0              ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~3                                           ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~4                                           ; 0                 ; 6       ;
; A[1]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~13                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~14                              ; 1                 ; 6       ;
; A[2]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[3]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[4]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[5]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[6]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[7]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_2:A_mux|O~0                                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 1                 ; 6       ;
; A[8]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[9]                                                                                            ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_2:A_mux|O~0                                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select|Mux0~10                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select|Mux0~11                              ; 0                 ; 6       ;
; A[10]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[11]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[12]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[13]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[14]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[15]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[16]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[17]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[18]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[19]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[20]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[21]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[22]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[23]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[24]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[25]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 0                 ; 6       ;
; A[26]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[27]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select|Mux0~10                             ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select|Mux0~11                             ; 1                 ; 6       ;
; A[28]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
; A[29]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|mux_2:A_mux|O~0                                            ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:29:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 0                 ; 6       ;
; A[30]                                                                                           ;                   ;         ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|mux_2:A_mux|O~0                                            ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:30:ALU_inst|full_add_sub:FullAddSub|full_adder:full_adder_inst|sum~0   ; 1                 ; 6       ;
; Operation[0]                                                                                    ;                   ;         ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~5                                           ; 0                 ; 6       ;
;      - ALU_1bit:ALU_LSB|mux_6:Operation_Select|Mux0~6                                           ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:1:ALU_inst|mux_6:Operation_Select|Mux0~12                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:2:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:3:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:4:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:5:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:6:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:7:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:8:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:9:ALU_inst|mux_6:Operation_Select|Mux0~9                               ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:10:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:11:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:12:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:13:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:14:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 1                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:15:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:16:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:17:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:18:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:19:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:20:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:21:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:22:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:23:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:24:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:25:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:26:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:27:ALU_inst|mux_6:Operation_Select|Mux0~9                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~0                              ; 0                 ; 6       ;
;      - ALU_1bit:\ALU_GEN:28:ALU_inst|mux_6:Operation_Select|Mux0~2                              ; 0                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~7                                           ; 0                 ; 6       ;
;      - ALU_1bit:ALU_MSB|mux_6:Operation_Select|Mux0~8                                           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 367 / 27,275 ( 1 % )   ;
; C16 interconnects     ; 12 / 1,240 ( < 1 % )   ;
; C4 interconnects      ; 198 / 20,832 ( < 1 % ) ;
; Direct links          ; 23 / 27,275 ( < 1 % )  ;
; Global clocks         ; 0 / 10 ( 0 % )         ;
; Local interconnects   ; 162 / 8,064 ( 2 % )    ;
; R24 interconnects     ; 23 / 1,320 ( 2 % )     ;
; R4 interconnects      ; 172 / 28,560 ( < 1 % ) ;
+-----------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.65) ; Number of LABs  (Total = 31) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 24                           ;
; 8                                          ; 3                            ;
; 9                                          ; 0                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 1                            ;
; 16                                         ; 1                            ;
+--------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.65) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 24                           ;
; 8                                           ; 3                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 2.35) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 24                           ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.58) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 25                           ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 105       ; 0            ; 0            ; 105       ; 105       ; 0            ; 35           ; 0            ; 0            ; 70           ; 0            ; 35           ; 70           ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 105       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 105          ; 105          ; 105          ; 105          ; 105          ; 0         ; 105          ; 105          ; 0         ; 0         ; 105          ; 70           ; 105          ; 105          ; 35           ; 105          ; 70           ; 35           ; 105          ; 105          ; 105          ; 70           ; 105          ; 105          ; 105          ; 105          ; 105          ; 0         ; 105          ; 105          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Ainvert            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Binvert            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Set                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Operation[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Operation[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Operation[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Operation[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M08DAF484C8G for design "ALU101"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484C8GES is compatible
    Info (176445): Device 10M16DAF484C8G is compatible
    Info (176445): Device 10M25DAF484C8G is compatible
    Info (176445): Device 10M50DAF484C8GES is compatible
    Info (176445): Device 10M50DAF484C8G is compatible
    Info (176445): Device 10M40DAF484C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 105 pins of 105 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU101.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 105 (unused VREF, 2.5V VCCIO, 70 input, 35 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X10_Y13 to location X20_Y25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Script/202/Computer Organizations/output_files/ALU101.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5825 megabytes
    Info: Processing ended: Fri Jan 03 04:38:01 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Script/202/Computer Organizations/output_files/ALU101.fit.smsg.


