///////////////////////////////////////////////////////
//  Copyright (c) 1995/2015 Xilinx, Inc.
//  All Right Reserved.
///////////////////////////////////////////////////////
//
//   ____   ___
//  /   /\/   / 
// /___/  \  /     Vendor      : Xilinx 
// \  \    \/      Version     : 2015.4
//  \  \           Description : Xilinx Formal Library Component
//  /  /                      
// /__/   /\       Filename    : USR_ACCESSE2.v
// \  \  /  \ 
//  \__\/\__ \                    
//                                 
//  Generated by :  /home/chen/xfoundry/HEAD/env/Databases/CAEInterfaces/LibraryWriters/bin/ltw.pl
//  Revision:    1.0
///////////////////////////////////////////////////////

`timescale 1 ps / 1 ps 

`celldefine

module USR_ACCESSE2 (
  CFGCLK,
  DATA,
  DATAVALID
);

`ifdef XIL_TIMING

  parameter LOC = "UNPLACED";

`endif

  output CFGCLK;
  output DATAVALID;
  output [31:0] DATA;


endmodule

`endcelldefine
