## directory
### generated 
存放產生出來的verilog

### src
main裡面放module
test裡面放testbench

### target
存放中間產生的廢物

### test_run_dir
存放 .vcd