#ifndef HALUSBHWIO_H
#define HALUSBHWIO_H
/*
===========================================================================
*/
/**
    @file HalusbHWIO.h
    @brief Auto-generated HWIO interface include file.

    Reference chip release:
        SM6xxx (Milos) [milos_v1.0_p3q2r34_F00]
 
    This file contains HWIO register definitions for the following modules:
        USB.*
        EUD.*
        FUSE_CONTROLLER_SW.*
        TCSR_TCSR_REGS

    'Include' filters applied: CHIP_UNIQUE_ID.*.[FUSE_CONTROLLER_SW.*] OEM_CONFIG0[FUSE_CONTROLLER_SW.*] USB.*.[TCSR_TCSR_REGS] 

    Generation parameters: 
    { 'filename': 'HalusbHWIO.h',
      'header': '#include "msmhwiobase.h"\n#include "HALhwio.h"',
      'module-filter-include': { 'FUSE_CONTROLLER_SW.*': [ 'CHIP_UNIQUE_ID.*.',
                                                           'OEM_CONFIG0'],
                                 'TCSR_TCSR_REGS': ['USB.*.']},
      'modules': ['USB.*', 'EUD.*', 'FUSE_CONTROLLER_SW.*', 'TCSR_TCSR_REGS'],
      'output-attrs': True,
      'output-fvals': True,
      'output-offsets': True,
      'output-phys': True,
      'output-resets': True}

    Attribute definitions for the HWIO_*_ATTR macros are as follows:
        0x0: Command register
        0x1: Read-Only
        0x2: Write-Only
        0x3: Read/Write
*/
/*
    ===========================================================================

    Copyright (c) 2023 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: $
    $DateTime: $
    $Author: $

    ===========================================================================
*/

#include "msmhwiobase.h"
#include "HALhwio.h"

/*----------------------------------------------------------------------------
 * MODULE: USB3_PRI_DWC_USB3
 *--------------------------------------------------------------------------*/

#define USB3_PRI_DWC_USB3_REG_BASE                                                                     (USB3_PRI_USB30_PRIM_BASE      + 0x00000000)
#define USB3_PRI_DWC_USB3_REG_BASE_SIZE                                                                0xe000
#define USB3_PRI_DWC_USB3_REG_BASE_USED                                                                0xd800
#define USB3_PRI_DWC_USB3_REG_BASE_PHYS                                                                (USB3_PRI_USB30_PRIM_BASE_PHYS + 0x00000000)
#define USB3_PRI_DWC_USB3_REG_BASE_OFFS                                                                0x00000000

#define HWIO_USB3_PRI_CAPLENGTH_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0x0)
#define HWIO_USB3_PRI_CAPLENGTH_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_PRI_CAPLENGTH_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_PRI_CAPLENGTH_RMSK                                                                   0xffff00ff
#define HWIO_USB3_PRI_CAPLENGTH_POR                                                                    0x01100020
#define HWIO_USB3_PRI_CAPLENGTH_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_CAPLENGTH_ATTR                                                                                0x1
#define HWIO_USB3_PRI_CAPLENGTH_IN                    \
                in_dword(HWIO_USB3_PRI_CAPLENGTH_ADDR)
#define HWIO_USB3_PRI_CAPLENGTH_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CAPLENGTH_ADDR, m)
#define HWIO_USB3_PRI_CAPLENGTH_HCIVERSION_BMSK                                                        0xffff0000
#define HWIO_USB3_PRI_CAPLENGTH_HCIVERSION_SHFT                                                                16
#define HWIO_USB3_PRI_CAPLENGTH_CAPLENGTH_BMSK                                                               0xff
#define HWIO_USB3_PRI_CAPLENGTH_CAPLENGTH_SHFT                                                                  0

#define HWIO_USB3_PRI_HCSPARAMS1_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0x4)
#define HWIO_USB3_PRI_HCSPARAMS1_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_PRI_HCSPARAMS1_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_PRI_HCSPARAMS1_RMSK                                                                  0xff07ffff
#define HWIO_USB3_PRI_HCSPARAMS1_POR                                                                   0x02000340
#define HWIO_USB3_PRI_HCSPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_HCSPARAMS1_ATTR                                                                               0x1
#define HWIO_USB3_PRI_HCSPARAMS1_IN                    \
                in_dword(HWIO_USB3_PRI_HCSPARAMS1_ADDR)
#define HWIO_USB3_PRI_HCSPARAMS1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HCSPARAMS1_ADDR, m)
#define HWIO_USB3_PRI_HCSPARAMS1_MAXPORTS_BMSK                                                         0xff000000
#define HWIO_USB3_PRI_HCSPARAMS1_MAXPORTS_SHFT                                                                 24
#define HWIO_USB3_PRI_HCSPARAMS1_MAXINTRS_BMSK                                                            0x7ff00
#define HWIO_USB3_PRI_HCSPARAMS1_MAXINTRS_SHFT                                                                  8
#define HWIO_USB3_PRI_HCSPARAMS1_MAXSLOTS_BMSK                                                               0xff
#define HWIO_USB3_PRI_HCSPARAMS1_MAXSLOTS_SHFT                                                                  0

#define HWIO_USB3_PRI_HCSPARAMS2_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0x8)
#define HWIO_USB3_PRI_HCSPARAMS2_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_PRI_HCSPARAMS2_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_PRI_HCSPARAMS2_RMSK                                                                  0xffe000ff
#define HWIO_USB3_PRI_HCSPARAMS2_POR                                                                   0x0c0000f1
#define HWIO_USB3_PRI_HCSPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_HCSPARAMS2_ATTR                                                                               0x1
#define HWIO_USB3_PRI_HCSPARAMS2_IN                    \
                in_dword(HWIO_USB3_PRI_HCSPARAMS2_ADDR)
#define HWIO_USB3_PRI_HCSPARAMS2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HCSPARAMS2_ADDR, m)
#define HWIO_USB3_PRI_HCSPARAMS2_MAXSCRATCHPADBUFS_BMSK                                                0xf8000000
#define HWIO_USB3_PRI_HCSPARAMS2_MAXSCRATCHPADBUFS_SHFT                                                        27
#define HWIO_USB3_PRI_HCSPARAMS2_SPR_BMSK                                                               0x4000000
#define HWIO_USB3_PRI_HCSPARAMS2_SPR_SHFT                                                                      26
#define HWIO_USB3_PRI_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_BMSK                                              0x3e00000
#define HWIO_USB3_PRI_HCSPARAMS2_MAXSCRATCHPADBUFS_HI_SHFT                                                     21
#define HWIO_USB3_PRI_HCSPARAMS2_ERSTMAX_BMSK                                                                0xf0
#define HWIO_USB3_PRI_HCSPARAMS2_ERSTMAX_SHFT                                                                   4
#define HWIO_USB3_PRI_HCSPARAMS2_IST_BMSK                                                                     0xf
#define HWIO_USB3_PRI_HCSPARAMS2_IST_SHFT                                                                       0

#define HWIO_USB3_PRI_HCSPARAMS3_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc)
#define HWIO_USB3_PRI_HCSPARAMS3_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_PRI_HCSPARAMS3_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_PRI_HCSPARAMS3_RMSK                                                                  0xffff00ff
#define HWIO_USB3_PRI_HCSPARAMS3_POR                                                                   0x07ff000a
#define HWIO_USB3_PRI_HCSPARAMS3_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_HCSPARAMS3_ATTR                                                                               0x1
#define HWIO_USB3_PRI_HCSPARAMS3_IN                    \
                in_dword(HWIO_USB3_PRI_HCSPARAMS3_ADDR)
#define HWIO_USB3_PRI_HCSPARAMS3_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HCSPARAMS3_ADDR, m)
#define HWIO_USB3_PRI_HCSPARAMS3_U2_DEVICE_EXIT_LAT_BMSK                                               0xffff0000
#define HWIO_USB3_PRI_HCSPARAMS3_U2_DEVICE_EXIT_LAT_SHFT                                                       16
#define HWIO_USB3_PRI_HCSPARAMS3_U1_DEVICE_EXIT_LAT_BMSK                                                     0xff
#define HWIO_USB3_PRI_HCSPARAMS3_U1_DEVICE_EXIT_LAT_SHFT                                                        0

#define HWIO_USB3_PRI_HCCPARAMS1_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0x10)
#define HWIO_USB3_PRI_HCCPARAMS1_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_PRI_HCCPARAMS1_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_PRI_HCCPARAMS1_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_HCCPARAMS1_POR                                                                   0x0230fe6d
#define HWIO_USB3_PRI_HCCPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_HCCPARAMS1_ATTR                                                                               0x1
#define HWIO_USB3_PRI_HCCPARAMS1_IN                    \
                in_dword(HWIO_USB3_PRI_HCCPARAMS1_ADDR)
#define HWIO_USB3_PRI_HCCPARAMS1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HCCPARAMS1_ADDR, m)
#define HWIO_USB3_PRI_HCCPARAMS1_XECP_BMSK                                                             0xffff0000
#define HWIO_USB3_PRI_HCCPARAMS1_XECP_SHFT                                                                     16
#define HWIO_USB3_PRI_HCCPARAMS1_MAXPSASIZE_BMSK                                                           0xf000
#define HWIO_USB3_PRI_HCCPARAMS1_MAXPSASIZE_SHFT                                                               12
#define HWIO_USB3_PRI_HCCPARAMS1_CFC_BMSK                                                                   0x800
#define HWIO_USB3_PRI_HCCPARAMS1_CFC_SHFT                                                                      11
#define HWIO_USB3_PRI_HCCPARAMS1_SEC_BMSK                                                                   0x400
#define HWIO_USB3_PRI_HCCPARAMS1_SEC_SHFT                                                                      10
#define HWIO_USB3_PRI_HCCPARAMS1_SPC_BMSK                                                                   0x200
#define HWIO_USB3_PRI_HCCPARAMS1_SPC_SHFT                                                                       9
#define HWIO_USB3_PRI_HCCPARAMS1_PAE_BMSK                                                                   0x100
#define HWIO_USB3_PRI_HCCPARAMS1_PAE_SHFT                                                                       8
#define HWIO_USB3_PRI_HCCPARAMS1_NSS_BMSK                                                                    0x80
#define HWIO_USB3_PRI_HCCPARAMS1_NSS_SHFT                                                                       7
#define HWIO_USB3_PRI_HCCPARAMS1_LTC_BMSK                                                                    0x40
#define HWIO_USB3_PRI_HCCPARAMS1_LTC_SHFT                                                                       6
#define HWIO_USB3_PRI_HCCPARAMS1_LHRC_BMSK                                                                   0x20
#define HWIO_USB3_PRI_HCCPARAMS1_LHRC_SHFT                                                                      5
#define HWIO_USB3_PRI_HCCPARAMS1_PIND_BMSK                                                                   0x10
#define HWIO_USB3_PRI_HCCPARAMS1_PIND_SHFT                                                                      4
#define HWIO_USB3_PRI_HCCPARAMS1_PPC_BMSK                                                                     0x8
#define HWIO_USB3_PRI_HCCPARAMS1_PPC_SHFT                                                                       3
#define HWIO_USB3_PRI_HCCPARAMS1_CSZ_BMSK                                                                     0x4
#define HWIO_USB3_PRI_HCCPARAMS1_CSZ_SHFT                                                                       2
#define HWIO_USB3_PRI_HCCPARAMS1_BNC_BMSK                                                                     0x2
#define HWIO_USB3_PRI_HCCPARAMS1_BNC_SHFT                                                                       1
#define HWIO_USB3_PRI_HCCPARAMS1_AC64_BMSK                                                                    0x1
#define HWIO_USB3_PRI_HCCPARAMS1_AC64_SHFT                                                                      0

#define HWIO_USB3_PRI_DBOFF_ADDR                                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0x14)
#define HWIO_USB3_PRI_DBOFF_PHYS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_PRI_DBOFF_OFFS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_PRI_DBOFF_RMSK                                                                       0xfffffffc
#define HWIO_USB3_PRI_DBOFF_POR                                                                        0x000004c0
#define HWIO_USB3_PRI_DBOFF_POR_RMSK                                                                   0xffffffff
#define HWIO_USB3_PRI_DBOFF_ATTR                                                                                    0x1
#define HWIO_USB3_PRI_DBOFF_IN                    \
                in_dword(HWIO_USB3_PRI_DBOFF_ADDR)
#define HWIO_USB3_PRI_DBOFF_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBOFF_ADDR, m)
#define HWIO_USB3_PRI_DBOFF_DOORBELL_ARRAY_OFFSET_BMSK                                                 0xfffffffc
#define HWIO_USB3_PRI_DBOFF_DOORBELL_ARRAY_OFFSET_SHFT                                                          2

#define HWIO_USB3_PRI_RTSOFF_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0x18)
#define HWIO_USB3_PRI_RTSOFF_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_PRI_RTSOFF_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_PRI_RTSOFF_RMSK                                                                      0xffffffe0
#define HWIO_USB3_PRI_RTSOFF_POR                                                                       0x00000440
#define HWIO_USB3_PRI_RTSOFF_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_RTSOFF_ATTR                                                                                   0x1
#define HWIO_USB3_PRI_RTSOFF_IN                    \
                in_dword(HWIO_USB3_PRI_RTSOFF_ADDR)
#define HWIO_USB3_PRI_RTSOFF_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_RTSOFF_ADDR, m)
#define HWIO_USB3_PRI_RTSOFF_RUNTIME_REG_SPACE_OFFSET_BMSK                                             0xffffffe0
#define HWIO_USB3_PRI_RTSOFF_RUNTIME_REG_SPACE_OFFSET_SHFT                                                      5

#define HWIO_USB3_PRI_HCCPARAMS2_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0x1c)
#define HWIO_USB3_PRI_HCCPARAMS2_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_PRI_HCCPARAMS2_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_PRI_HCCPARAMS2_RMSK                                                                        0x3f
#define HWIO_USB3_PRI_HCCPARAMS2_POR                                                                   0x0000002f
#define HWIO_USB3_PRI_HCCPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_HCCPARAMS2_ATTR                                                                               0x1
#define HWIO_USB3_PRI_HCCPARAMS2_IN                    \
                in_dword(HWIO_USB3_PRI_HCCPARAMS2_ADDR)
#define HWIO_USB3_PRI_HCCPARAMS2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HCCPARAMS2_ADDR, m)
#define HWIO_USB3_PRI_HCCPARAMS2_CIC_BMSK                                                                    0x20
#define HWIO_USB3_PRI_HCCPARAMS2_CIC_SHFT                                                                       5
#define HWIO_USB3_PRI_HCCPARAMS2_LEC_BMSK                                                                    0x10
#define HWIO_USB3_PRI_HCCPARAMS2_LEC_SHFT                                                                       4
#define HWIO_USB3_PRI_HCCPARAMS2_CTC_BMSK                                                                     0x8
#define HWIO_USB3_PRI_HCCPARAMS2_CTC_SHFT                                                                       3
#define HWIO_USB3_PRI_HCCPARAMS2_FSC_BMSK                                                                     0x4
#define HWIO_USB3_PRI_HCCPARAMS2_FSC_SHFT                                                                       2
#define HWIO_USB3_PRI_HCCPARAMS2_CMC_BMSK                                                                     0x2
#define HWIO_USB3_PRI_HCCPARAMS2_CMC_SHFT                                                                       1
#define HWIO_USB3_PRI_HCCPARAMS2_U3C_BMSK                                                                     0x1
#define HWIO_USB3_PRI_HCCPARAMS2_U3C_SHFT                                                                       0

#define HWIO_USB3_PRI_USBCMD_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0x20)
#define HWIO_USB3_PRI_USBCMD_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_PRI_USBCMD_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_PRI_USBCMD_RMSK                                                                          0x2f8f
#define HWIO_USB3_PRI_USBCMD_POR                                                                       0x00000000
#define HWIO_USB3_PRI_USBCMD_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_USBCMD_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_USBCMD_IN                    \
                in_dword(HWIO_USB3_PRI_USBCMD_ADDR)
#define HWIO_USB3_PRI_USBCMD_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USBCMD_ADDR, m)
#define HWIO_USB3_PRI_USBCMD_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USBCMD_ADDR,v)
#define HWIO_USB3_PRI_USBCMD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USBCMD_ADDR,m,v,HWIO_USB3_PRI_USBCMD_IN)
#define HWIO_USB3_PRI_USBCMD_CME_BMSK                                                                      0x2000
#define HWIO_USB3_PRI_USBCMD_CME_SHFT                                                                          13
#define HWIO_USB3_PRI_USBCMD_EU3S_BMSK                                                                      0x800
#define HWIO_USB3_PRI_USBCMD_EU3S_SHFT                                                                         11
#define HWIO_USB3_PRI_USBCMD_EWE_BMSK                                                                       0x400
#define HWIO_USB3_PRI_USBCMD_EWE_SHFT                                                                          10
#define HWIO_USB3_PRI_USBCMD_CRS_BMSK                                                                       0x200
#define HWIO_USB3_PRI_USBCMD_CRS_SHFT                                                                           9
#define HWIO_USB3_PRI_USBCMD_CSS_BMSK                                                                       0x100
#define HWIO_USB3_PRI_USBCMD_CSS_SHFT                                                                           8
#define HWIO_USB3_PRI_USBCMD_LHCRST_BMSK                                                                     0x80
#define HWIO_USB3_PRI_USBCMD_LHCRST_SHFT                                                                        7
#define HWIO_USB3_PRI_USBCMD_HSEE_BMSK                                                                        0x8
#define HWIO_USB3_PRI_USBCMD_HSEE_SHFT                                                                          3
#define HWIO_USB3_PRI_USBCMD_INTE_BMSK                                                                        0x4
#define HWIO_USB3_PRI_USBCMD_INTE_SHFT                                                                          2
#define HWIO_USB3_PRI_USBCMD_HCRST_BMSK                                                                       0x2
#define HWIO_USB3_PRI_USBCMD_HCRST_SHFT                                                                         1
#define HWIO_USB3_PRI_USBCMD_R_S_BMSK                                                                         0x1
#define HWIO_USB3_PRI_USBCMD_R_S_SHFT                                                                           0

#define HWIO_USB3_PRI_USBSTS_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0x24)
#define HWIO_USB3_PRI_USBSTS_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_PRI_USBSTS_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_PRI_USBSTS_RMSK                                                                          0x1f1d
#define HWIO_USB3_PRI_USBSTS_POR                                                                       0x00000801
#define HWIO_USB3_PRI_USBSTS_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_USBSTS_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_USBSTS_IN                    \
                in_dword(HWIO_USB3_PRI_USBSTS_ADDR)
#define HWIO_USB3_PRI_USBSTS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USBSTS_ADDR, m)
#define HWIO_USB3_PRI_USBSTS_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USBSTS_ADDR,v)
#define HWIO_USB3_PRI_USBSTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USBSTS_ADDR,m,v,HWIO_USB3_PRI_USBSTS_IN)
#define HWIO_USB3_PRI_USBSTS_HCE_BMSK                                                                      0x1000
#define HWIO_USB3_PRI_USBSTS_HCE_SHFT                                                                          12
#define HWIO_USB3_PRI_USBSTS_CNR_BMSK                                                                       0x800
#define HWIO_USB3_PRI_USBSTS_CNR_SHFT                                                                          11
#define HWIO_USB3_PRI_USBSTS_SRE_BMSK                                                                       0x400
#define HWIO_USB3_PRI_USBSTS_SRE_SHFT                                                                          10
#define HWIO_USB3_PRI_USBSTS_RSS_BMSK                                                                       0x200
#define HWIO_USB3_PRI_USBSTS_RSS_SHFT                                                                           9
#define HWIO_USB3_PRI_USBSTS_SSS_BMSK                                                                       0x100
#define HWIO_USB3_PRI_USBSTS_SSS_SHFT                                                                           8
#define HWIO_USB3_PRI_USBSTS_PCD_BMSK                                                                        0x10
#define HWIO_USB3_PRI_USBSTS_PCD_SHFT                                                                           4
#define HWIO_USB3_PRI_USBSTS_EINT_BMSK                                                                        0x8
#define HWIO_USB3_PRI_USBSTS_EINT_SHFT                                                                          3
#define HWIO_USB3_PRI_USBSTS_HSE_BMSK                                                                         0x4
#define HWIO_USB3_PRI_USBSTS_HSE_SHFT                                                                           2
#define HWIO_USB3_PRI_USBSTS_HCH_BMSK                                                                         0x1
#define HWIO_USB3_PRI_USBSTS_HCH_SHFT                                                                           0

#define HWIO_USB3_PRI_PAGESIZE_ADDR                                                                    (USB3_PRI_DWC_USB3_REG_BASE      + 0x28)
#define HWIO_USB3_PRI_PAGESIZE_PHYS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_PRI_PAGESIZE_OFFS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_PRI_PAGESIZE_RMSK                                                                        0xffff
#define HWIO_USB3_PRI_PAGESIZE_POR                                                                     0x00000001
#define HWIO_USB3_PRI_PAGESIZE_POR_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_PAGESIZE_ATTR                                                                                 0x1
#define HWIO_USB3_PRI_PAGESIZE_IN                    \
                in_dword(HWIO_USB3_PRI_PAGESIZE_ADDR)
#define HWIO_USB3_PRI_PAGESIZE_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_PAGESIZE_ADDR, m)
#define HWIO_USB3_PRI_PAGESIZE_PAGE_SIZE_BMSK                                                              0xffff
#define HWIO_USB3_PRI_PAGESIZE_PAGE_SIZE_SHFT                                                                   0

#define HWIO_USB3_PRI_DNCTRL_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0x34)
#define HWIO_USB3_PRI_DNCTRL_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_PRI_DNCTRL_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_PRI_DNCTRL_RMSK                                                                          0xffff
#define HWIO_USB3_PRI_DNCTRL_POR                                                                       0x00000000
#define HWIO_USB3_PRI_DNCTRL_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_DNCTRL_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_DNCTRL_IN                    \
                in_dword(HWIO_USB3_PRI_DNCTRL_ADDR)
#define HWIO_USB3_PRI_DNCTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DNCTRL_ADDR, m)
#define HWIO_USB3_PRI_DNCTRL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DNCTRL_ADDR,v)
#define HWIO_USB3_PRI_DNCTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DNCTRL_ADDR,m,v,HWIO_USB3_PRI_DNCTRL_IN)
#define HWIO_USB3_PRI_DNCTRL_N0_N15_BMSK                                                                   0xffff
#define HWIO_USB3_PRI_DNCTRL_N0_N15_SHFT                                                                        0

#define HWIO_USB3_PRI_CRCR_LO_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0x38)
#define HWIO_USB3_PRI_CRCR_LO_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_PRI_CRCR_LO_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_PRI_CRCR_LO_RMSK                                                                     0xffffffcf
#define HWIO_USB3_PRI_CRCR_LO_POR                                                                      0x00000000
#define HWIO_USB3_PRI_CRCR_LO_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_CRCR_LO_ATTR                                                                                  0x3
#define HWIO_USB3_PRI_CRCR_LO_IN                    \
                in_dword(HWIO_USB3_PRI_CRCR_LO_ADDR)
#define HWIO_USB3_PRI_CRCR_LO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CRCR_LO_ADDR, m)
#define HWIO_USB3_PRI_CRCR_LO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_CRCR_LO_ADDR,v)
#define HWIO_USB3_PRI_CRCR_LO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_CRCR_LO_ADDR,m,v,HWIO_USB3_PRI_CRCR_LO_IN)
#define HWIO_USB3_PRI_CRCR_LO_CMD_RING_PNTR_BMSK                                                       0xffffffc0
#define HWIO_USB3_PRI_CRCR_LO_CMD_RING_PNTR_SHFT                                                                6
#define HWIO_USB3_PRI_CRCR_LO_CRR_BMSK                                                                        0x8
#define HWIO_USB3_PRI_CRCR_LO_CRR_SHFT                                                                          3
#define HWIO_USB3_PRI_CRCR_LO_CA_BMSK                                                                         0x4
#define HWIO_USB3_PRI_CRCR_LO_CA_SHFT                                                                           2
#define HWIO_USB3_PRI_CRCR_LO_CS_BMSK                                                                         0x2
#define HWIO_USB3_PRI_CRCR_LO_CS_SHFT                                                                           1
#define HWIO_USB3_PRI_CRCR_LO_RCS_BMSK                                                                        0x1
#define HWIO_USB3_PRI_CRCR_LO_RCS_SHFT                                                                          0

#define HWIO_USB3_PRI_CRCR_HI_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0x3c)
#define HWIO_USB3_PRI_CRCR_HI_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_PRI_CRCR_HI_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_PRI_CRCR_HI_RMSK                                                                     0xffffffff
#define HWIO_USB3_PRI_CRCR_HI_POR                                                                      0x00000000
#define HWIO_USB3_PRI_CRCR_HI_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_CRCR_HI_ATTR                                                                                  0x3
#define HWIO_USB3_PRI_CRCR_HI_IN                    \
                in_dword(HWIO_USB3_PRI_CRCR_HI_ADDR)
#define HWIO_USB3_PRI_CRCR_HI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CRCR_HI_ADDR, m)
#define HWIO_USB3_PRI_CRCR_HI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_CRCR_HI_ADDR,v)
#define HWIO_USB3_PRI_CRCR_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_CRCR_HI_ADDR,m,v,HWIO_USB3_PRI_CRCR_HI_IN)
#define HWIO_USB3_PRI_CRCR_HI_CMD_RING_PNTR_BMSK                                                       0xffffffff
#define HWIO_USB3_PRI_CRCR_HI_CMD_RING_PNTR_SHFT                                                                0

#define HWIO_USB3_PRI_DCBAAP_LO_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0x50)
#define HWIO_USB3_PRI_DCBAAP_LO_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_PRI_DCBAAP_LO_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_PRI_DCBAAP_LO_RMSK                                                                   0xffffffc0
#define HWIO_USB3_PRI_DCBAAP_LO_POR                                                                    0x00000000
#define HWIO_USB3_PRI_DCBAAP_LO_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_DCBAAP_LO_ATTR                                                                                0x3
#define HWIO_USB3_PRI_DCBAAP_LO_IN                    \
                in_dword(HWIO_USB3_PRI_DCBAAP_LO_ADDR)
#define HWIO_USB3_PRI_DCBAAP_LO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DCBAAP_LO_ADDR, m)
#define HWIO_USB3_PRI_DCBAAP_LO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DCBAAP_LO_ADDR,v)
#define HWIO_USB3_PRI_DCBAAP_LO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DCBAAP_LO_ADDR,m,v,HWIO_USB3_PRI_DCBAAP_LO_IN)
#define HWIO_USB3_PRI_DCBAAP_LO_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffc0
#define HWIO_USB3_PRI_DCBAAP_LO_DEVICE_CONTEXT_BAAP_SHFT                                                        6

#define HWIO_USB3_PRI_DCBAAP_HI_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0x54)
#define HWIO_USB3_PRI_DCBAAP_HI_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_PRI_DCBAAP_HI_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_PRI_DCBAAP_HI_RMSK                                                                   0xffffffff
#define HWIO_USB3_PRI_DCBAAP_HI_POR                                                                    0x00000000
#define HWIO_USB3_PRI_DCBAAP_HI_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_DCBAAP_HI_ATTR                                                                                0x3
#define HWIO_USB3_PRI_DCBAAP_HI_IN                    \
                in_dword(HWIO_USB3_PRI_DCBAAP_HI_ADDR)
#define HWIO_USB3_PRI_DCBAAP_HI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DCBAAP_HI_ADDR, m)
#define HWIO_USB3_PRI_DCBAAP_HI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DCBAAP_HI_ADDR,v)
#define HWIO_USB3_PRI_DCBAAP_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DCBAAP_HI_ADDR,m,v,HWIO_USB3_PRI_DCBAAP_HI_IN)
#define HWIO_USB3_PRI_DCBAAP_HI_DEVICE_CONTEXT_BAAP_BMSK                                               0xffffffff
#define HWIO_USB3_PRI_DCBAAP_HI_DEVICE_CONTEXT_BAAP_SHFT                                                        0

#define HWIO_USB3_PRI_CONFIG_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0x58)
#define HWIO_USB3_PRI_CONFIG_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_PRI_CONFIG_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_PRI_CONFIG_RMSK                                                                           0x3ff
#define HWIO_USB3_PRI_CONFIG_POR                                                                       0x00000000
#define HWIO_USB3_PRI_CONFIG_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_CONFIG_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_CONFIG_IN                    \
                in_dword(HWIO_USB3_PRI_CONFIG_ADDR)
#define HWIO_USB3_PRI_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CONFIG_ADDR, m)
#define HWIO_USB3_PRI_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_CONFIG_ADDR,v)
#define HWIO_USB3_PRI_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_CONFIG_ADDR,m,v,HWIO_USB3_PRI_CONFIG_IN)
#define HWIO_USB3_PRI_CONFIG_CIE_BMSK                                                                       0x200
#define HWIO_USB3_PRI_CONFIG_CIE_SHFT                                                                           9
#define HWIO_USB3_PRI_CONFIG_U3E_BMSK                                                                       0x100
#define HWIO_USB3_PRI_CONFIG_U3E_SHFT                                                                           8
#define HWIO_USB3_PRI_CONFIG_MAXSLOTSEN_BMSK                                                                 0xff
#define HWIO_USB3_PRI_CONFIG_MAXSLOTSEN_SHFT                                                                    0

#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ADDR(p)                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0X420 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PHYS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X420 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OFFS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X420 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_RMSK                                                  0x4f77fffb
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_MAXp                                                           0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_POR                                                   0x000002a0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ATTR                                                               0x3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ADDR(p), HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_RMSK)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ADDR(p),val)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_ADDR(p),mask,val,HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_INI(p))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_DR_BMSK                                               0x40000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_DR_SHFT                                                       30
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WOE_BMSK                                               0x8000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WOE_SHFT                                                      27
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WDE_BMSK                                               0x4000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WDE_SHFT                                                      26
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WCE_BMSK                                               0x2000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_WCE_SHFT                                                      25
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CAS_BMSK                                               0x1000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CAS_SHFT                                                      24
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PLC_BMSK                                                0x400000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PLC_SHFT                                                      22
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PRC_BMSK                                                0x200000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PRC_SHFT                                                      21
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OCC_BMSK                                                0x100000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OCC_SHFT                                                      20
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PEC_BMSK                                                 0x40000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PEC_SHFT                                                      18
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CSC_BMSK                                                 0x20000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CSC_SHFT                                                      17
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_LWS_BMSK                                                 0x10000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_LWS_SHFT                                                      16
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PIC_BMSK                                                  0xc000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PIC_SHFT                                                      14
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PORTSPEED_BMSK                                            0x3c00
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PORTSPEED_SHFT                                                10
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PP_BMSK                                                    0x200
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PP_SHFT                                                        9
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PLS_BMSK                                                   0x1e0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PLS_SHFT                                                       5
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PR_BMSK                                                     0x10
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PR_SHFT                                                        4
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OCA_BMSK                                                     0x8
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_OCA_SHFT                                                       3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PED_BMSK                                                     0x2
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_PED_SHFT                                                       1
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CCS_BMSK                                                     0x1
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTSC_20_CCS_SHFT                                                       0

#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0X424 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X424 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X424 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_RMSK                                                0xf001ffff
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_MAXp                                                         0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_POR                                                 0x00000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ATTR                                                             0x3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p), HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_RMSK)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p),val)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_ADDR(p),mask,val,HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_INI(p))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_PRTTSTCTRL_BMSK                                     0xf0000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_PRTTSTCTRL_SHFT                                             28
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_HLE_BMSK                                               0x10000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_HLE_SHFT                                                    16
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_L1DSLOT_BMSK                                            0xff00
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_L1DSLOT_SHFT                                                 8
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_HIRD_BMSK                                                 0xf0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_HIRD_SHFT                                                    4
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_RWE_BMSK                                                   0x8
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_RWE_SHFT                                                     3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_L1S_BMSK                                                   0x7
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTPMSC_20_L1S_SHFT                                                     0

#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0X42C + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X42C + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X42C + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_RMSK                                                   0x3fff
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_MAXp                                                        0
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_POR                                                0x00000000
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ATTR                                                            0x3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p), HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_RMSK)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p),val)
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_ADDR(p),mask,val,HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_INI(p))
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDD_BMSK                                             0x3c00
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDD_SHFT                                                 10
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_L1_TIMEOUT_BMSK                                         0x3fc
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_L1_TIMEOUT_SHFT                                             2
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDM_BMSK                                                0x3
#define HWIO_USB3_PRI_PORTSC_20_REGS_p_PORTHLPMC_20_HIRDM_SHFT                                                  0

#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ADDR(p)                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0X430 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PHYS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X430 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OFFS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X430 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_RMSK                                                  0xcffffffb
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_MAXp                                                           0
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_POR                                                   0x000002a0
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ATTR                                                               0x3
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ADDR(p), HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_RMSK)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ADDR(p),val)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_ADDR(p),mask,val,HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_INI(p))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WPR_BMSK                                              0x80000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WPR_SHFT                                                      31
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_DR_BMSK                                               0x40000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_DR_SHFT                                                       30
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WOE_BMSK                                               0x8000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WOE_SHFT                                                      27
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WDE_BMSK                                               0x4000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WDE_SHFT                                                      26
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WCE_BMSK                                               0x2000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WCE_SHFT                                                      25
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CAS_BMSK                                               0x1000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CAS_SHFT                                                      24
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CEC_BMSK                                                0x800000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CEC_SHFT                                                      23
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PLC_BMSK                                                0x400000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PLC_SHFT                                                      22
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PRC_BMSK                                                0x200000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PRC_SHFT                                                      21
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OCC_BMSK                                                0x100000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OCC_SHFT                                                      20
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WRC_BMSK                                                 0x80000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_WRC_SHFT                                                      19
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PEC_BMSK                                                 0x40000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PEC_SHFT                                                      18
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CSC_BMSK                                                 0x20000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CSC_SHFT                                                      17
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_LWS_BMSK                                                 0x10000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_LWS_SHFT                                                      16
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PIC_BMSK                                                  0xc000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PIC_SHFT                                                      14
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PORTSPEED_BMSK                                            0x3c00
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PORTSPEED_SHFT                                                10
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PP_BMSK                                                    0x200
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PP_SHFT                                                        9
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PLS_BMSK                                                   0x1e0
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PLS_SHFT                                                       5
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PR_BMSK                                                     0x10
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PR_SHFT                                                        4
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OCA_BMSK                                                     0x8
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_OCA_SHFT                                                       3
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PED_BMSK                                                     0x2
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_PED_SHFT                                                       1
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CCS_BMSK                                                     0x1
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTSC_30_CCS_SHFT                                                       0

#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0X434 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X434 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X434 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_RMSK                                                   0x1ffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_MAXp                                                         0
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_POR                                                 0x00000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ATTR                                                             0x3
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p), HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_RMSK)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p),val)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_ADDR(p),mask,val,HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_INI(p))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_FLA_BMSK                                               0x10000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_FLA_SHFT                                                    16
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_U2_TIMEOUT_BMSK                                         0xff00
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_U2_TIMEOUT_SHFT                                              8
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_U1_TIMEOUT_BMSK                                           0xff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTPMSC_30_U1_TIMEOUT_SHFT                                              0

#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_ADDR(p)                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0X438 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_PHYS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X438 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_OFFS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X438 + (0x10*(p)))
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_RMSK                                                      0xffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_MAXp                                                           0
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_POR                                                   0x00000000
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_ATTR                                                               0x1
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_ADDR(p), HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_RMSK)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_ADDR(p), mask)
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_LINK_ERROR_COUNT_BMSK                                     0xffff
#define HWIO_USB3_PRI_PORTSC_30_REGS_p_PORTLI_30_LINK_ERROR_COUNT_SHFT                                          0

#define HWIO_USB3_PRI_MFINDEX_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0x440)
#define HWIO_USB3_PRI_MFINDEX_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x440)
#define HWIO_USB3_PRI_MFINDEX_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x440)
#define HWIO_USB3_PRI_MFINDEX_RMSK                                                                         0x3fff
#define HWIO_USB3_PRI_MFINDEX_POR                                                                      0x00000000
#define HWIO_USB3_PRI_MFINDEX_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_MFINDEX_ATTR                                                                                  0x1
#define HWIO_USB3_PRI_MFINDEX_IN                    \
                in_dword(HWIO_USB3_PRI_MFINDEX_ADDR)
#define HWIO_USB3_PRI_MFINDEX_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_MFINDEX_ADDR, m)
#define HWIO_USB3_PRI_MFINDEX_MICROFRAME_INDEX_BMSK                                                        0x3fff
#define HWIO_USB3_PRI_MFINDEX_MICROFRAME_INDEX_SHFT                                                             0

#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ADDR(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE      + 0X460 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_PHYS(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X460 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_OFFS(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X460 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_RMSK                                                                   0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_MAXp                                                                     2
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_POR                                                             0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ATTR                                                                         0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_IMAN_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_IMAN_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_IMAN_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_IE_BMSK                                                                0x2
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_IE_SHFT                                                                  1
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_IP_BMSK                                                                0x1
#define HWIO_USB3_PRI_IMAN_REGS_p_IMAN_IP_SHFT                                                                  0

#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ADDR(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE      + 0X464 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_PHYS(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X464 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_OFFS(p)                                                         (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X464 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_MAXp                                                                     2
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_POR                                                             0x00000fa0
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ATTR                                                                         0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_IMOD_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_IMOD_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_IMOD_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_IMODC_BMSK                                                      0xffff0000
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_IMODC_SHFT                                                              16
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_IMODI_BMSK                                                          0xffff
#define HWIO_USB3_PRI_IMAN_REGS_p_IMOD_IMODI_SHFT                                                               0

#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ADDR(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0X468 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_PHYS(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X468 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_OFFS(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X468 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_RMSK                                                              0xffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_MAXp                                                                   2
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_POR                                                           0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ATTR                                                                       0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_BMSK                                               0xffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTSZ_ERS_TABLE_SIZE_SHFT                                                    0

#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ADDR(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE      + 0X470 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_PHYS(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X470 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_OFFS(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X470 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_RMSK                                                       0xffffffc0
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_MAXp                                                                2
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_POR                                                        0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ATTR                                                                    0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_BMSK                                         0xffffffc0
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_LO_ERS_TABLE_BAR_SHFT                                                  6

#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ADDR(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE      + 0X474 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_PHYS(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X474 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_OFFS(p)                                                    (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X474 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_MAXp                                                                2
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_POR                                                        0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ATTR                                                                    0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_BMSK                                         0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERSTBA_HI_ERS_TABLE_BAR_SHFT                                                  0

#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ADDR(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0X478 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_PHYS(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X478 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_OFFS(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X478 + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_MAXp                                                                  2
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_POR                                                          0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ATTR                                                                      0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ERD_PNTR_BMSK                                                0xfffffff0
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_ERD_PNTR_SHFT                                                         4
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_EHB_BMSK                                                            0x8
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_EHB_SHFT                                                              3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_DESI_BMSK                                                           0x7
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_LO_DESI_SHFT                                                             0

#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ADDR(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0X47C + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_PHYS(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X47C + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_OFFS(p)                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X47C + (0x20*(p)))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_MAXp                                                                  2
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_POR                                                          0x00000000
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ATTR                                                                      0x3
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ADDR(p), HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_RMSK)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ADDR(p), mask)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ADDR(p),val)
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ADDR(p),mask,val,HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_INI(p))
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ERD_PNTR_BMSK                                                0xffffffff
#define HWIO_USB3_PRI_IMAN_REGS_p_ERDP_HI_ERD_PNTR_SHFT                                                         0

#define HWIO_USB3_PRI_DB_REGS_p_DB_ADDR(p)                                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0X4C0 + (0x4*(p)))
#define HWIO_USB3_PRI_DB_REGS_p_DB_PHYS(p)                                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0X4C0 + (0x4*(p)))
#define HWIO_USB3_PRI_DB_REGS_p_DB_OFFS(p)                                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0X4C0 + (0x4*(p)))
#define HWIO_USB3_PRI_DB_REGS_p_DB_RMSK                                                                0xffff00ff
#define HWIO_USB3_PRI_DB_REGS_p_DB_MAXp                                                                        64
#define HWIO_USB3_PRI_DB_REGS_p_DB_POR                                                                 0x00000000
#define HWIO_USB3_PRI_DB_REGS_p_DB_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_DB_REGS_p_DB_ATTR                                                                             0x3
#define HWIO_USB3_PRI_DB_REGS_p_DB_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DB_REGS_p_DB_ADDR(p), HWIO_USB3_PRI_DB_REGS_p_DB_RMSK)
#define HWIO_USB3_PRI_DB_REGS_p_DB_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DB_REGS_p_DB_ADDR(p), mask)
#define HWIO_USB3_PRI_DB_REGS_p_DB_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DB_REGS_p_DB_ADDR(p),val)
#define HWIO_USB3_PRI_DB_REGS_p_DB_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DB_REGS_p_DB_ADDR(p),mask,val,HWIO_USB3_PRI_DB_REGS_p_DB_INI(p))
#define HWIO_USB3_PRI_DB_REGS_p_DB_DB_STREAM_ID_BMSK                                                   0xffff0000
#define HWIO_USB3_PRI_DB_REGS_p_DB_DB_STREAM_ID_SHFT                                                           16
#define HWIO_USB3_PRI_DB_REGS_p_DB_DB_TARGET_BMSK                                                            0xff
#define HWIO_USB3_PRI_DB_REGS_p_DB_DB_TARGET_SHFT                                                               0

#define HWIO_USB3_PRI_USBLEGSUP_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0x8c0)
#define HWIO_USB3_PRI_USBLEGSUP_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8c0)
#define HWIO_USB3_PRI_USBLEGSUP_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8c0)
#define HWIO_USB3_PRI_USBLEGSUP_RMSK                                                                    0x101ffff
#define HWIO_USB3_PRI_USBLEGSUP_POR                                                                    0x00000401
#define HWIO_USB3_PRI_USBLEGSUP_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_USBLEGSUP_ATTR                                                                                0x3
#define HWIO_USB3_PRI_USBLEGSUP_IN                    \
                in_dword(HWIO_USB3_PRI_USBLEGSUP_ADDR)
#define HWIO_USB3_PRI_USBLEGSUP_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USBLEGSUP_ADDR, m)
#define HWIO_USB3_PRI_USBLEGSUP_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USBLEGSUP_ADDR,v)
#define HWIO_USB3_PRI_USBLEGSUP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USBLEGSUP_ADDR,m,v,HWIO_USB3_PRI_USBLEGSUP_IN)
#define HWIO_USB3_PRI_USBLEGSUP_HC_OS_OWNED_BMSK                                                        0x1000000
#define HWIO_USB3_PRI_USBLEGSUP_HC_OS_OWNED_SHFT                                                               24
#define HWIO_USB3_PRI_USBLEGSUP_HC_BIOS_OWNED_BMSK                                                        0x10000
#define HWIO_USB3_PRI_USBLEGSUP_HC_BIOS_OWNED_SHFT                                                             16
#define HWIO_USB3_PRI_USBLEGSUP_NEXT_CAPABILITY_POINTER_BMSK                                               0xff00
#define HWIO_USB3_PRI_USBLEGSUP_NEXT_CAPABILITY_POINTER_SHFT                                                    8
#define HWIO_USB3_PRI_USBLEGSUP_CAPABILITY_ID_BMSK                                                           0xff
#define HWIO_USB3_PRI_USBLEGSUP_CAPABILITY_ID_SHFT                                                              0

#define HWIO_USB3_PRI_USBLEGCTLSTS_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8c4)
#define HWIO_USB3_PRI_USBLEGCTLSTS_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8c4)
#define HWIO_USB3_PRI_USBLEGCTLSTS_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8c4)
#define HWIO_USB3_PRI_USBLEGCTLSTS_RMSK                                                                0xe011e011
#define HWIO_USB3_PRI_USBLEGCTLSTS_POR                                                                 0x00000000
#define HWIO_USB3_PRI_USBLEGCTLSTS_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_USBLEGCTLSTS_ATTR                                                                             0x3
#define HWIO_USB3_PRI_USBLEGCTLSTS_IN                    \
                in_dword(HWIO_USB3_PRI_USBLEGCTLSTS_ADDR)
#define HWIO_USB3_PRI_USBLEGCTLSTS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USBLEGCTLSTS_ADDR, m)
#define HWIO_USB3_PRI_USBLEGCTLSTS_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USBLEGCTLSTS_ADDR,v)
#define HWIO_USB3_PRI_USBLEGCTLSTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USBLEGCTLSTS_ADDR,m,v,HWIO_USB3_PRI_USBLEGCTLSTS_IN)
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_BAR_BMSK                                                     0x80000000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_BAR_SHFT                                                             31
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_PCI_BMSK                                                     0x40000000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_PCI_SHFT                                                             30
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_OS_BMSK                                                      0x20000000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_OS_SHFT                                                              29
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_HOST_BMSK                                                      0x100000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_HOST_SHFT                                                            20
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_EVENT_BMSK                                                      0x10000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_EVENT_SHFT                                                           16
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_BAR_E_BMSK                                                       0x8000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_BAR_E_SHFT                                                           15
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_PCI_E_BMSK                                                       0x4000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_PCI_E_SHFT                                                           14
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_OS_E_BMSK                                                        0x2000
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_OS_E_SHFT                                                            13
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_HOST_E_BMSK                                                        0x10
#define HWIO_USB3_PRI_USBLEGCTLSTS_SMI_ON_HOST_E_SHFT                                                           4
#define HWIO_USB3_PRI_USBLEGCTLSTS_USB_SMI_ENABLE_BMSK                                                        0x1
#define HWIO_USB3_PRI_USBLEGCTLSTS_USB_SMI_ENABLE_SHFT                                                          0

#define HWIO_USB3_PRI_SUPTPRT2_DW0_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8d0)
#define HWIO_USB3_PRI_SUPTPRT2_DW0_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8d0)
#define HWIO_USB3_PRI_SUPTPRT2_DW0_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8d0)
#define HWIO_USB3_PRI_SUPTPRT2_DW0_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW0_POR                                                                 0x02000402
#define HWIO_USB3_PRI_SUPTPRT2_DW0_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW0_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT2_DW0_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT2_DW0_ADDR)
#define HWIO_USB3_PRI_SUPTPRT2_DW0_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT2_DW0_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT2_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB3_PRI_SUPTPRT2_DW0_MAJOR_REVISION_SHFT                                                         24
#define HWIO_USB3_PRI_SUPTPRT2_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB3_PRI_SUPTPRT2_DW0_MINOR_REVISION_SHFT                                                         16
#define HWIO_USB3_PRI_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB3_PRI_SUPTPRT2_DW0_NEXT_CAPABILITY_POINTER_SHFT                                                 8
#define HWIO_USB3_PRI_SUPTPRT2_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB3_PRI_SUPTPRT2_DW0_CAPABILITY_ID_SHFT                                                           0

#define HWIO_USB3_PRI_SUPTPRT2_DW1_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8d4)
#define HWIO_USB3_PRI_SUPTPRT2_DW1_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8d4)
#define HWIO_USB3_PRI_SUPTPRT2_DW1_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8d4)
#define HWIO_USB3_PRI_SUPTPRT2_DW1_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW1_POR                                                                 0x20425355
#define HWIO_USB3_PRI_SUPTPRT2_DW1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW1_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT2_DW1_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT2_DW1_ADDR)
#define HWIO_USB3_PRI_SUPTPRT2_DW1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT2_DW1_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT2_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW1_NAME_STRING_SHFT                                                             0

#define HWIO_USB3_PRI_SUPTPRT2_DW2_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8d8)
#define HWIO_USB3_PRI_SUPTPRT2_DW2_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8d8)
#define HWIO_USB3_PRI_SUPTPRT2_DW2_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8d8)
#define HWIO_USB3_PRI_SUPTPRT2_DW2_RMSK                                                                0xfe1effff
#define HWIO_USB3_PRI_SUPTPRT2_DW2_POR                                                                 0x00180101
#define HWIO_USB3_PRI_SUPTPRT2_DW2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW2_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT2_DW2_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT2_DW2_ADDR)
#define HWIO_USB3_PRI_SUPTPRT2_DW2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT2_DW2_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT2_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_PSIC_SHFT                                                                   28
#define HWIO_USB3_PRI_SUPTPRT2_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_MHD_SHFT                                                                    25
#define HWIO_USB3_PRI_SUPTPRT2_DW2_BLC_BMSK                                                              0x100000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_BLC_SHFT                                                                    20
#define HWIO_USB3_PRI_SUPTPRT2_DW2_HLC_BMSK                                                               0x80000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_HLC_SHFT                                                                    19
#define HWIO_USB3_PRI_SUPTPRT2_DW2_IHI_BMSK                                                               0x40000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_IHI_SHFT                                                                    18
#define HWIO_USB3_PRI_SUPTPRT2_DW2_HSO_BMSK                                                               0x20000
#define HWIO_USB3_PRI_SUPTPRT2_DW2_HSO_SHFT                                                                    17
#define HWIO_USB3_PRI_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB3_PRI_SUPTPRT2_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                   8
#define HWIO_USB3_PRI_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB3_PRI_SUPTPRT2_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                  0

#define HWIO_USB3_PRI_SUPTPRT2_DW3_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8dc)
#define HWIO_USB3_PRI_SUPTPRT2_DW3_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8dc)
#define HWIO_USB3_PRI_SUPTPRT2_DW3_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8dc)
#define HWIO_USB3_PRI_SUPTPRT2_DW3_RMSK                                                                      0x1f
#define HWIO_USB3_PRI_SUPTPRT2_DW3_POR                                                                 0x00000000
#define HWIO_USB3_PRI_SUPTPRT2_DW3_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT2_DW3_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT2_DW3_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT2_DW3_ADDR)
#define HWIO_USB3_PRI_SUPTPRT2_DW3_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT2_DW3_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT2_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB3_PRI_SUPTPRT2_DW3_PROTCL_SLT_TY_SHFT                                                           0

#define HWIO_USB3_PRI_SUPTPRT3_DW0_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8e0)
#define HWIO_USB3_PRI_SUPTPRT3_DW0_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8e0)
#define HWIO_USB3_PRI_SUPTPRT3_DW0_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8e0)
#define HWIO_USB3_PRI_SUPTPRT3_DW0_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW0_POR                                                                 0x03000002
#define HWIO_USB3_PRI_SUPTPRT3_DW0_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW0_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT3_DW0_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT3_DW0_ADDR)
#define HWIO_USB3_PRI_SUPTPRT3_DW0_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT3_DW0_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT3_DW0_MAJOR_REVISION_BMSK                                                 0xff000000
#define HWIO_USB3_PRI_SUPTPRT3_DW0_MAJOR_REVISION_SHFT                                                         24
#define HWIO_USB3_PRI_SUPTPRT3_DW0_MINOR_REVISION_BMSK                                                   0xff0000
#define HWIO_USB3_PRI_SUPTPRT3_DW0_MINOR_REVISION_SHFT                                                         16
#define HWIO_USB3_PRI_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_BMSK                                            0xff00
#define HWIO_USB3_PRI_SUPTPRT3_DW0_NEXT_CAPABILITY_POINTER_SHFT                                                 8
#define HWIO_USB3_PRI_SUPTPRT3_DW0_CAPABILITY_ID_BMSK                                                        0xff
#define HWIO_USB3_PRI_SUPTPRT3_DW0_CAPABILITY_ID_SHFT                                                           0

#define HWIO_USB3_PRI_SUPTPRT3_DW1_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8e4)
#define HWIO_USB3_PRI_SUPTPRT3_DW1_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8e4)
#define HWIO_USB3_PRI_SUPTPRT3_DW1_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8e4)
#define HWIO_USB3_PRI_SUPTPRT3_DW1_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW1_POR                                                                 0x20425355
#define HWIO_USB3_PRI_SUPTPRT3_DW1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW1_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT3_DW1_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT3_DW1_ADDR)
#define HWIO_USB3_PRI_SUPTPRT3_DW1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT3_DW1_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT3_DW1_NAME_STRING_BMSK                                                    0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW1_NAME_STRING_SHFT                                                             0

#define HWIO_USB3_PRI_SUPTPRT3_DW2_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8e8)
#define HWIO_USB3_PRI_SUPTPRT3_DW2_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8e8)
#define HWIO_USB3_PRI_SUPTPRT3_DW2_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8e8)
#define HWIO_USB3_PRI_SUPTPRT3_DW2_RMSK                                                                0xfe00ffff
#define HWIO_USB3_PRI_SUPTPRT3_DW2_POR                                                                 0x00000102
#define HWIO_USB3_PRI_SUPTPRT3_DW2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW2_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT3_DW2_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT3_DW2_ADDR)
#define HWIO_USB3_PRI_SUPTPRT3_DW2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT3_DW2_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT3_DW2_PSIC_BMSK                                                           0xf0000000
#define HWIO_USB3_PRI_SUPTPRT3_DW2_PSIC_SHFT                                                                   28
#define HWIO_USB3_PRI_SUPTPRT3_DW2_MHD_BMSK                                                             0xe000000
#define HWIO_USB3_PRI_SUPTPRT3_DW2_MHD_SHFT                                                                    25
#define HWIO_USB3_PRI_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_BMSK                                              0xff00
#define HWIO_USB3_PRI_SUPTPRT3_DW2_COMPATIBLE_PORT_COUNT_SHFT                                                   8
#define HWIO_USB3_PRI_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_BMSK                                               0xff
#define HWIO_USB3_PRI_SUPTPRT3_DW2_COMPATIBLE_PORT_OFFSET_SHFT                                                  0

#define HWIO_USB3_PRI_SUPTPRT3_DW3_ADDR                                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0x8ec)
#define HWIO_USB3_PRI_SUPTPRT3_DW3_PHYS                                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0x8ec)
#define HWIO_USB3_PRI_SUPTPRT3_DW3_OFFS                                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0x8ec)
#define HWIO_USB3_PRI_SUPTPRT3_DW3_RMSK                                                                      0x1f
#define HWIO_USB3_PRI_SUPTPRT3_DW3_POR                                                                 0x00000000
#define HWIO_USB3_PRI_SUPTPRT3_DW3_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_SUPTPRT3_DW3_ATTR                                                                             0x1
#define HWIO_USB3_PRI_SUPTPRT3_DW3_IN                    \
                in_dword(HWIO_USB3_PRI_SUPTPRT3_DW3_ADDR)
#define HWIO_USB3_PRI_SUPTPRT3_DW3_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SUPTPRT3_DW3_ADDR, m)
#define HWIO_USB3_PRI_SUPTPRT3_DW3_PROTCL_SLT_TY_BMSK                                                        0x1f
#define HWIO_USB3_PRI_SUPTPRT3_DW3_PROTCL_SLT_TY_SHFT                                                           0

#define HWIO_USB3_PRI_GSBUSCFG0_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc100)
#define HWIO_USB3_PRI_GSBUSCFG0_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc100)
#define HWIO_USB3_PRI_GSBUSCFG0_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc100)
#define HWIO_USB3_PRI_GSBUSCFG0_RMSK                                                                   0xffff0cff
#define HWIO_USB3_PRI_GSBUSCFG0_POR                                                                    0x2222000e
#define HWIO_USB3_PRI_GSBUSCFG0_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GSBUSCFG0_ATTR                                                                                0x3
#define HWIO_USB3_PRI_GSBUSCFG0_IN                    \
                in_dword(HWIO_USB3_PRI_GSBUSCFG0_ADDR)
#define HWIO_USB3_PRI_GSBUSCFG0_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GSBUSCFG0_ADDR, m)
#define HWIO_USB3_PRI_GSBUSCFG0_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GSBUSCFG0_ADDR,v)
#define HWIO_USB3_PRI_GSBUSCFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GSBUSCFG0_ADDR,m,v,HWIO_USB3_PRI_GSBUSCFG0_IN)
#define HWIO_USB3_PRI_GSBUSCFG0_DATRDREQINFO_BMSK                                                      0xf0000000
#define HWIO_USB3_PRI_GSBUSCFG0_DATRDREQINFO_SHFT                                                              28
#define HWIO_USB3_PRI_GSBUSCFG0_DESRDREQINFO_BMSK                                                       0xf000000
#define HWIO_USB3_PRI_GSBUSCFG0_DESRDREQINFO_SHFT                                                              24
#define HWIO_USB3_PRI_GSBUSCFG0_DATWRREQINFO_BMSK                                                        0xf00000
#define HWIO_USB3_PRI_GSBUSCFG0_DATWRREQINFO_SHFT                                                              20
#define HWIO_USB3_PRI_GSBUSCFG0_DESWRREQINFO_BMSK                                                         0xf0000
#define HWIO_USB3_PRI_GSBUSCFG0_DESWRREQINFO_SHFT                                                              16
#define HWIO_USB3_PRI_GSBUSCFG0_DATBIGEND_BMSK                                                              0x800
#define HWIO_USB3_PRI_GSBUSCFG0_DATBIGEND_SHFT                                                                 11
#define HWIO_USB3_PRI_GSBUSCFG0_DESBIGEND_BMSK                                                              0x400
#define HWIO_USB3_PRI_GSBUSCFG0_DESBIGEND_SHFT                                                                 10
#define HWIO_USB3_PRI_GSBUSCFG0_INCR256BRSTENA_BMSK                                                          0x80
#define HWIO_USB3_PRI_GSBUSCFG0_INCR256BRSTENA_SHFT                                                             7
#define HWIO_USB3_PRI_GSBUSCFG0_INCR128BRSTENA_BMSK                                                          0x40
#define HWIO_USB3_PRI_GSBUSCFG0_INCR128BRSTENA_SHFT                                                             6
#define HWIO_USB3_PRI_GSBUSCFG0_INCR64BRSTENA_BMSK                                                           0x20
#define HWIO_USB3_PRI_GSBUSCFG0_INCR64BRSTENA_SHFT                                                              5
#define HWIO_USB3_PRI_GSBUSCFG0_INCR32BRSTENA_BMSK                                                           0x10
#define HWIO_USB3_PRI_GSBUSCFG0_INCR32BRSTENA_SHFT                                                              4
#define HWIO_USB3_PRI_GSBUSCFG0_INCR16BRSTENA_BMSK                                                            0x8
#define HWIO_USB3_PRI_GSBUSCFG0_INCR16BRSTENA_SHFT                                                              3
#define HWIO_USB3_PRI_GSBUSCFG0_INCR8BRSTENA_BMSK                                                             0x4
#define HWIO_USB3_PRI_GSBUSCFG0_INCR8BRSTENA_SHFT                                                               2
#define HWIO_USB3_PRI_GSBUSCFG0_INCR4BRSTENA_BMSK                                                             0x2
#define HWIO_USB3_PRI_GSBUSCFG0_INCR4BRSTENA_SHFT                                                               1
#define HWIO_USB3_PRI_GSBUSCFG0_INCRBRSTENA_BMSK                                                              0x1
#define HWIO_USB3_PRI_GSBUSCFG0_INCRBRSTENA_SHFT                                                                0

#define HWIO_USB3_PRI_GSBUSCFG1_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc104)
#define HWIO_USB3_PRI_GSBUSCFG1_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc104)
#define HWIO_USB3_PRI_GSBUSCFG1_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc104)
#define HWIO_USB3_PRI_GSBUSCFG1_RMSK                                                                       0x1f00
#define HWIO_USB3_PRI_GSBUSCFG1_POR                                                                    0x00001700
#define HWIO_USB3_PRI_GSBUSCFG1_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GSBUSCFG1_ATTR                                                                                0x3
#define HWIO_USB3_PRI_GSBUSCFG1_IN                    \
                in_dword(HWIO_USB3_PRI_GSBUSCFG1_ADDR)
#define HWIO_USB3_PRI_GSBUSCFG1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GSBUSCFG1_ADDR, m)
#define HWIO_USB3_PRI_GSBUSCFG1_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GSBUSCFG1_ADDR,v)
#define HWIO_USB3_PRI_GSBUSCFG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GSBUSCFG1_ADDR,m,v,HWIO_USB3_PRI_GSBUSCFG1_IN)
#define HWIO_USB3_PRI_GSBUSCFG1_EN1KPAGE_BMSK                                                              0x1000
#define HWIO_USB3_PRI_GSBUSCFG1_EN1KPAGE_SHFT                                                                  12
#define HWIO_USB3_PRI_GSBUSCFG1_PIPETRANSLIMIT_BMSK                                                         0xf00
#define HWIO_USB3_PRI_GSBUSCFG1_PIPETRANSLIMIT_SHFT                                                             8

#define HWIO_USB3_PRI_GTXTHRCFG_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc108)
#define HWIO_USB3_PRI_GTXTHRCFG_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc108)
#define HWIO_USB3_PRI_GTXTHRCFG_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc108)
#define HWIO_USB3_PRI_GTXTHRCFG_RMSK                                                                   0x2fff0000
#define HWIO_USB3_PRI_GTXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB3_PRI_GTXTHRCFG_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GTXTHRCFG_ATTR                                                                                0x3
#define HWIO_USB3_PRI_GTXTHRCFG_IN                    \
                in_dword(HWIO_USB3_PRI_GTXTHRCFG_ADDR)
#define HWIO_USB3_PRI_GTXTHRCFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GTXTHRCFG_ADDR, m)
#define HWIO_USB3_PRI_GTXTHRCFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GTXTHRCFG_ADDR,v)
#define HWIO_USB3_PRI_GTXTHRCFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXTHRCFG_ADDR,m,v,HWIO_USB3_PRI_GTXTHRCFG_IN)
#define HWIO_USB3_PRI_GTXTHRCFG_USBTXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB3_PRI_GTXTHRCFG_USBTXPKTCNTSEL_SHFT                                                            29
#define HWIO_USB3_PRI_GTXTHRCFG_USBTXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB3_PRI_GTXTHRCFG_USBTXPKTCNT_SHFT                                                               24
#define HWIO_USB3_PRI_GTXTHRCFG_USBMAXTXBURSTSIZE_BMSK                                                   0xff0000
#define HWIO_USB3_PRI_GTXTHRCFG_USBMAXTXBURSTSIZE_SHFT                                                         16

#define HWIO_USB3_PRI_GRXTHRCFG_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc10c)
#define HWIO_USB3_PRI_GRXTHRCFG_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc10c)
#define HWIO_USB3_PRI_GRXTHRCFG_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc10c)
#define HWIO_USB3_PRI_GRXTHRCFG_RMSK                                                                   0x2ff81fff
#define HWIO_USB3_PRI_GRXTHRCFG_POR                                                                    0x00000000
#define HWIO_USB3_PRI_GRXTHRCFG_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GRXTHRCFG_ATTR                                                                                0x3
#define HWIO_USB3_PRI_GRXTHRCFG_IN                    \
                in_dword(HWIO_USB3_PRI_GRXTHRCFG_ADDR)
#define HWIO_USB3_PRI_GRXTHRCFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GRXTHRCFG_ADDR, m)
#define HWIO_USB3_PRI_GRXTHRCFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GRXTHRCFG_ADDR,v)
#define HWIO_USB3_PRI_GRXTHRCFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GRXTHRCFG_ADDR,m,v,HWIO_USB3_PRI_GRXTHRCFG_IN)
#define HWIO_USB3_PRI_GRXTHRCFG_USBRXPKTCNTSEL_BMSK                                                    0x20000000
#define HWIO_USB3_PRI_GRXTHRCFG_USBRXPKTCNTSEL_SHFT                                                            29
#define HWIO_USB3_PRI_GRXTHRCFG_USBRXPKTCNT_BMSK                                                        0xf000000
#define HWIO_USB3_PRI_GRXTHRCFG_USBRXPKTCNT_SHFT                                                               24
#define HWIO_USB3_PRI_GRXTHRCFG_USBMAXRXBURSTSIZE_BMSK                                                   0xf80000
#define HWIO_USB3_PRI_GRXTHRCFG_USBMAXRXBURSTSIZE_SHFT                                                         19
#define HWIO_USB3_PRI_GRXTHRCFG_RESVISOCOUTSPC_BMSK                                                        0x1fff
#define HWIO_USB3_PRI_GRXTHRCFG_RESVISOCOUTSPC_SHFT                                                             0

#define HWIO_USB3_PRI_GCTL_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc110)
#define HWIO_USB3_PRI_GCTL_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc110)
#define HWIO_USB3_PRI_GCTL_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc110)
#define HWIO_USB3_PRI_GCTL_RMSK                                                                        0xffffffff
#define HWIO_USB3_PRI_GCTL_POR                                                                         0x00102000
#define HWIO_USB3_PRI_GCTL_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_GCTL_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_GCTL_IN                    \
                in_dword(HWIO_USB3_PRI_GCTL_ADDR)
#define HWIO_USB3_PRI_GCTL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GCTL_ADDR, m)
#define HWIO_USB3_PRI_GCTL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GCTL_ADDR,v)
#define HWIO_USB3_PRI_GCTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GCTL_ADDR,m,v,HWIO_USB3_PRI_GCTL_IN)
#define HWIO_USB3_PRI_GCTL_PWRDNSCALE_BMSK                                                             0xfff80000
#define HWIO_USB3_PRI_GCTL_PWRDNSCALE_SHFT                                                                     19
#define HWIO_USB3_PRI_GCTL_MASTERFILTBYPASS_BMSK                                                          0x40000
#define HWIO_USB3_PRI_GCTL_MASTERFILTBYPASS_SHFT                                                               18
#define HWIO_USB3_PRI_GCTL_BYPSSETADDR_BMSK                                                               0x20000
#define HWIO_USB3_PRI_GCTL_BYPSSETADDR_SHFT                                                                    17
#define HWIO_USB3_PRI_GCTL_U2RSTECN_BMSK                                                                  0x10000
#define HWIO_USB3_PRI_GCTL_U2RSTECN_SHFT                                                                       16
#define HWIO_USB3_PRI_GCTL_FRMSCLDWN_BMSK                                                                  0xc000
#define HWIO_USB3_PRI_GCTL_FRMSCLDWN_SHFT                                                                      14
#define HWIO_USB3_PRI_GCTL_PRTCAPDIR_BMSK                                                                  0x3000
#define HWIO_USB3_PRI_GCTL_PRTCAPDIR_SHFT                                                                      12
#define HWIO_USB3_PRI_GCTL_CORESOFTRESET_BMSK                                                               0x800
#define HWIO_USB3_PRI_GCTL_CORESOFTRESET_SHFT                                                                  11
#define HWIO_USB3_PRI_GCTL_SOFITPSYNC_BMSK                                                                  0x400
#define HWIO_USB3_PRI_GCTL_SOFITPSYNC_SHFT                                                                     10
#define HWIO_USB3_PRI_GCTL_U1U2TIMERSCALE_BMSK                                                              0x200
#define HWIO_USB3_PRI_GCTL_U1U2TIMERSCALE_SHFT                                                                  9
#define HWIO_USB3_PRI_GCTL_DEBUGATTACH_BMSK                                                                 0x100
#define HWIO_USB3_PRI_GCTL_DEBUGATTACH_SHFT                                                                     8
#define HWIO_USB3_PRI_GCTL_RAMCLKSEL_BMSK                                                                    0xc0
#define HWIO_USB3_PRI_GCTL_RAMCLKSEL_SHFT                                                                       6
#define HWIO_USB3_PRI_GCTL_SCALEDOWN_BMSK                                                                    0x30
#define HWIO_USB3_PRI_GCTL_SCALEDOWN_SHFT                                                                       4
#define HWIO_USB3_PRI_GCTL_DISSCRAMBLE_BMSK                                                                   0x8
#define HWIO_USB3_PRI_GCTL_DISSCRAMBLE_SHFT                                                                     3
#define HWIO_USB3_PRI_GCTL_U2EXIT_LFPS_BMSK                                                                   0x4
#define HWIO_USB3_PRI_GCTL_U2EXIT_LFPS_SHFT                                                                     2
#define HWIO_USB3_PRI_GCTL_GBLHIBERNATIONEN_BMSK                                                              0x2
#define HWIO_USB3_PRI_GCTL_GBLHIBERNATIONEN_SHFT                                                                1
#define HWIO_USB3_PRI_GCTL_DSBLCLKGTNG_BMSK                                                                   0x1
#define HWIO_USB3_PRI_GCTL_DSBLCLKGTNG_SHFT                                                                     0

#define HWIO_USB3_PRI_GPMSTS_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc114)
#define HWIO_USB3_PRI_GPMSTS_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc114)
#define HWIO_USB3_PRI_GPMSTS_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc114)
#define HWIO_USB3_PRI_GPMSTS_RMSK                                                                      0xf001f3ff
#define HWIO_USB3_PRI_GPMSTS_POR                                                                       0x00000000
#define HWIO_USB3_PRI_GPMSTS_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GPMSTS_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_GPMSTS_IN                    \
                in_dword(HWIO_USB3_PRI_GPMSTS_ADDR)
#define HWIO_USB3_PRI_GPMSTS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPMSTS_ADDR, m)
#define HWIO_USB3_PRI_GPMSTS_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPMSTS_ADDR,v)
#define HWIO_USB3_PRI_GPMSTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPMSTS_ADDR,m,v,HWIO_USB3_PRI_GPMSTS_IN)
#define HWIO_USB3_PRI_GPMSTS_PORTSEL_BMSK                                                              0xf0000000
#define HWIO_USB3_PRI_GPMSTS_PORTSEL_SHFT                                                                      28
#define HWIO_USB3_PRI_GPMSTS_U3WAKEUP_BMSK                                                                0x1f000
#define HWIO_USB3_PRI_GPMSTS_U3WAKEUP_SHFT                                                                     12
#define HWIO_USB3_PRI_GPMSTS_U2WAKEUP_BMSK                                                                  0x3ff
#define HWIO_USB3_PRI_GPMSTS_U2WAKEUP_SHFT                                                                      0

#define HWIO_USB3_PRI_GSTS_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc118)
#define HWIO_USB3_PRI_GSTS_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc118)
#define HWIO_USB3_PRI_GSTS_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc118)
#define HWIO_USB3_PRI_GSTS_RMSK                                                                        0xfff00ff3
#define HWIO_USB3_PRI_GSTS_POR                                                                         0x7e800000
#define HWIO_USB3_PRI_GSTS_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_GSTS_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_GSTS_IN                    \
                in_dword(HWIO_USB3_PRI_GSTS_ADDR)
#define HWIO_USB3_PRI_GSTS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GSTS_ADDR, m)
#define HWIO_USB3_PRI_GSTS_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GSTS_ADDR,v)
#define HWIO_USB3_PRI_GSTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GSTS_ADDR,m,v,HWIO_USB3_PRI_GSTS_IN)
#define HWIO_USB3_PRI_GSTS_CBELT_BMSK                                                                  0xfff00000
#define HWIO_USB3_PRI_GSTS_CBELT_SHFT                                                                          20
#define HWIO_USB3_PRI_GSTS_SSIC_IP_BMSK                                                                     0x800
#define HWIO_USB3_PRI_GSTS_SSIC_IP_SHFT                                                                        11
#define HWIO_USB3_PRI_GSTS_OTG_IP_BMSK                                                                      0x400
#define HWIO_USB3_PRI_GSTS_OTG_IP_SHFT                                                                         10
#define HWIO_USB3_PRI_GSTS_BC_IP_BMSK                                                                       0x200
#define HWIO_USB3_PRI_GSTS_BC_IP_SHFT                                                                           9
#define HWIO_USB3_PRI_GSTS_ADP_IP_BMSK                                                                      0x100
#define HWIO_USB3_PRI_GSTS_ADP_IP_SHFT                                                                          8
#define HWIO_USB3_PRI_GSTS_HOST_IP_BMSK                                                                      0x80
#define HWIO_USB3_PRI_GSTS_HOST_IP_SHFT                                                                         7
#define HWIO_USB3_PRI_GSTS_DEVICE_IP_BMSK                                                                    0x40
#define HWIO_USB3_PRI_GSTS_DEVICE_IP_SHFT                                                                       6
#define HWIO_USB3_PRI_GSTS_CSRTIMEOUT_BMSK                                                                   0x20
#define HWIO_USB3_PRI_GSTS_CSRTIMEOUT_SHFT                                                                      5
#define HWIO_USB3_PRI_GSTS_BUSERRADDRVLD_BMSK                                                                0x10
#define HWIO_USB3_PRI_GSTS_BUSERRADDRVLD_SHFT                                                                   4
#define HWIO_USB3_PRI_GSTS_CURMOD_BMSK                                                                        0x3
#define HWIO_USB3_PRI_GSTS_CURMOD_SHFT                                                                          0

#define HWIO_USB3_PRI_GUCTL1_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc11c)
#define HWIO_USB3_PRI_GUCTL1_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc11c)
#define HWIO_USB3_PRI_GUCTL1_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc11c)
#define HWIO_USB3_PRI_GUCTL1_RMSK                                                                      0xffff9fff
#define HWIO_USB3_PRI_GUCTL1_POR                                                                       0x000c1802
#define HWIO_USB3_PRI_GUCTL1_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GUCTL1_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_GUCTL1_IN                    \
                in_dword(HWIO_USB3_PRI_GUCTL1_ADDR)
#define HWIO_USB3_PRI_GUCTL1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GUCTL1_ADDR, m)
#define HWIO_USB3_PRI_GUCTL1_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GUCTL1_ADDR,v)
#define HWIO_USB3_PRI_GUCTL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUCTL1_ADDR,m,v,HWIO_USB3_PRI_GUCTL1_IN)
#define HWIO_USB3_PRI_GUCTL1_DEV_DECOUPLE_L1L2_EVT_BMSK                                                0x80000000
#define HWIO_USB3_PRI_GUCTL1_DEV_DECOUPLE_L1L2_EVT_SHFT                                                        31
#define HWIO_USB3_PRI_GUCTL1_DS_RXDET_MAX_TOUT_CTRL_BMSK                                               0x40000000
#define HWIO_USB3_PRI_GUCTL1_DS_RXDET_MAX_TOUT_CTRL_SHFT                                                       30
#define HWIO_USB3_PRI_GUCTL1_FILTER_SE0_FSLS_EOP_BMSK                                                  0x20000000
#define HWIO_USB3_PRI_GUCTL1_FILTER_SE0_FSLS_EOP_SHFT                                                          29
#define HWIO_USB3_PRI_GUCTL1_TX_IPGAP_LINECHECK_DIS_BMSK                                               0x10000000
#define HWIO_USB3_PRI_GUCTL1_TX_IPGAP_LINECHECK_DIS_SHFT                                                       28
#define HWIO_USB3_PRI_GUCTL1_DEV_TRB_OUT_SPR_IND_BMSK                                                   0x8000000
#define HWIO_USB3_PRI_GUCTL1_DEV_TRB_OUT_SPR_IND_SHFT                                                          27
#define HWIO_USB3_PRI_GUCTL1_DEV_FORCE_20_CLK_FOR_30_CLK_BMSK                                           0x4000000
#define HWIO_USB3_PRI_GUCTL1_DEV_FORCE_20_CLK_FOR_30_CLK_SHFT                                                  26
#define HWIO_USB3_PRI_GUCTL1_P3_IN_U2_BMSK                                                              0x2000000
#define HWIO_USB3_PRI_GUCTL1_P3_IN_U2_SHFT                                                                     25
#define HWIO_USB3_PRI_GUCTL1_DEV_L1_EXIT_BY_HW_BMSK                                                     0x1000000
#define HWIO_USB3_PRI_GUCTL1_DEV_L1_EXIT_BY_HW_SHFT                                                            24
#define HWIO_USB3_PRI_GUCTL1_IP_GAP_ADD_ON_BMSK                                                          0xe00000
#define HWIO_USB3_PRI_GUCTL1_IP_GAP_ADD_ON_SHFT                                                                21
#define HWIO_USB3_PRI_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_BMSK                                                  0x100000
#define HWIO_USB3_PRI_GUCTL1_DEV_LSP_TAIL_LOCK_DIS_SHFT                                                        20
#define HWIO_USB3_PRI_GUCTL1_NAK_PER_ENH_FS_BMSK                                                          0x80000
#define HWIO_USB3_PRI_GUCTL1_NAK_PER_ENH_FS_SHFT                                                               19
#define HWIO_USB3_PRI_GUCTL1_NAK_PER_ENH_HS_BMSK                                                          0x40000
#define HWIO_USB3_PRI_GUCTL1_NAK_PER_ENH_HS_SHFT                                                               18
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_SS_BMSK                                                     0x20000
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_SS_SHFT                                                          17
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_HS_BMSK                                                     0x10000
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_HS_SHFT                                                          16
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_FSLS_BMSK                                                    0x8000
#define HWIO_USB3_PRI_GUCTL1_PARKMODE_DISABLE_FSLS_SHFT                                                        15
#define HWIO_USB3_PRI_GUCTL1_DISUSB2REFCLKGTNG_BMSK                                                        0x1000
#define HWIO_USB3_PRI_GUCTL1_DISUSB2REFCLKGTNG_SHFT                                                            12
#define HWIO_USB3_PRI_GUCTL1_DISREFCLKGTNG_BMSK                                                             0x800
#define HWIO_USB3_PRI_GUCTL1_DISREFCLKGTNG_SHFT                                                                11
#define HWIO_USB3_PRI_GUCTL1_RESUME_OPMODE_HS_HOST_BMSK                                                     0x400
#define HWIO_USB3_PRI_GUCTL1_RESUME_OPMODE_HS_HOST_SHFT                                                        10
#define HWIO_USB3_PRI_GUCTL1_DEV_HS_NYET_BULK_SPR_BMSK                                                      0x200
#define HWIO_USB3_PRI_GUCTL1_DEV_HS_NYET_BULK_SPR_SHFT                                                          9
#define HWIO_USB3_PRI_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_BMSK                                                 0x100
#define HWIO_USB3_PRI_GUCTL1_L1_SUSP_THRLD_EN_FOR_HOST_SHFT                                                     8
#define HWIO_USB3_PRI_GUCTL1_L1_SUSP_THRLD_FOR_HOST_BMSK                                                     0xf0
#define HWIO_USB3_PRI_GUCTL1_L1_SUSP_THRLD_FOR_HOST_SHFT                                                        4
#define HWIO_USB3_PRI_GUCTL1_HC_ERRATA_ENABLE_BMSK                                                            0x8
#define HWIO_USB3_PRI_GUCTL1_HC_ERRATA_ENABLE_SHFT                                                              3
#define HWIO_USB3_PRI_GUCTL1_HC_PARCHK_DISABLE_BMSK                                                           0x4
#define HWIO_USB3_PRI_GUCTL1_HC_PARCHK_DISABLE_SHFT                                                             2
#define HWIO_USB3_PRI_GUCTL1_OVRLD_L1_SUSP_COM_BMSK                                                           0x2
#define HWIO_USB3_PRI_GUCTL1_OVRLD_L1_SUSP_COM_SHFT                                                             1
#define HWIO_USB3_PRI_GUCTL1_LOA_FILTER_EN_BMSK                                                               0x1
#define HWIO_USB3_PRI_GUCTL1_LOA_FILTER_EN_SHFT                                                                 0

#define HWIO_USB3_PRI_GSNPSID_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0xc120)
#define HWIO_USB3_PRI_GSNPSID_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc120)
#define HWIO_USB3_PRI_GSNPSID_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc120)
#define HWIO_USB3_PRI_GSNPSID_RMSK                                                                     0xffffffff
#define HWIO_USB3_PRI_GSNPSID_POR                                                                      0x5533330a
#define HWIO_USB3_PRI_GSNPSID_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GSNPSID_ATTR                                                                                  0x1
#define HWIO_USB3_PRI_GSNPSID_IN                    \
                in_dword(HWIO_USB3_PRI_GSNPSID_ADDR)
#define HWIO_USB3_PRI_GSNPSID_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GSNPSID_ADDR, m)
#define HWIO_USB3_PRI_GSNPSID_SYNOPSYSID_BMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GSNPSID_SYNOPSYSID_SHFT                                                                   0

#define HWIO_USB3_PRI_GGPIO_ADDR                                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0xc124)
#define HWIO_USB3_PRI_GGPIO_PHYS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc124)
#define HWIO_USB3_PRI_GGPIO_OFFS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc124)
#define HWIO_USB3_PRI_GGPIO_RMSK                                                                       0xffffffff
#define HWIO_USB3_PRI_GGPIO_POR                                                                        0x00000000
#define HWIO_USB3_PRI_GGPIO_POR_RMSK                                                                   0xffffffff
#define HWIO_USB3_PRI_GGPIO_ATTR                                                                                    0x3
#define HWIO_USB3_PRI_GGPIO_IN                    \
                in_dword(HWIO_USB3_PRI_GGPIO_ADDR)
#define HWIO_USB3_PRI_GGPIO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GGPIO_ADDR, m)
#define HWIO_USB3_PRI_GGPIO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GGPIO_ADDR,v)
#define HWIO_USB3_PRI_GGPIO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GGPIO_ADDR,m,v,HWIO_USB3_PRI_GGPIO_IN)
#define HWIO_USB3_PRI_GGPIO_GPO_BMSK                                                                   0xffff0000
#define HWIO_USB3_PRI_GGPIO_GPO_SHFT                                                                           16
#define HWIO_USB3_PRI_GGPIO_GPI_BMSK                                                                       0xffff
#define HWIO_USB3_PRI_GGPIO_GPI_SHFT                                                                            0

#define HWIO_USB3_PRI_GUID_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc128)
#define HWIO_USB3_PRI_GUID_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc128)
#define HWIO_USB3_PRI_GUID_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc128)
#define HWIO_USB3_PRI_GUID_RMSK                                                                        0xffffffff
#define HWIO_USB3_PRI_GUID_POR                                                                         0x30013c32
#define HWIO_USB3_PRI_GUID_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_GUID_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_GUID_IN                    \
                in_dword(HWIO_USB3_PRI_GUID_ADDR)
#define HWIO_USB3_PRI_GUID_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GUID_ADDR, m)
#define HWIO_USB3_PRI_GUID_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GUID_ADDR,v)
#define HWIO_USB3_PRI_GUID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUID_ADDR,m,v,HWIO_USB3_PRI_GUID_IN)
#define HWIO_USB3_PRI_GUID_USERID_BMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GUID_USERID_SHFT                                                                          0

#define HWIO_USB3_PRI_GUCTL_ADDR                                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0xc12c)
#define HWIO_USB3_PRI_GUCTL_PHYS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc12c)
#define HWIO_USB3_PRI_GUCTL_OFFS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc12c)
#define HWIO_USB3_PRI_GUCTL_RMSK                                                                       0xffe37fff
#define HWIO_USB3_PRI_GUCTL_POR                                                                        0x0d004010
#define HWIO_USB3_PRI_GUCTL_POR_RMSK                                                                   0xffffffff
#define HWIO_USB3_PRI_GUCTL_ATTR                                                                                    0x3
#define HWIO_USB3_PRI_GUCTL_IN                    \
                in_dword(HWIO_USB3_PRI_GUCTL_ADDR)
#define HWIO_USB3_PRI_GUCTL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GUCTL_ADDR, m)
#define HWIO_USB3_PRI_GUCTL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GUCTL_ADDR,v)
#define HWIO_USB3_PRI_GUCTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUCTL_ADDR,m,v,HWIO_USB3_PRI_GUCTL_IN)
#define HWIO_USB3_PRI_GUCTL_REFCLKPER_BMSK                                                             0xffc00000
#define HWIO_USB3_PRI_GUCTL_REFCLKPER_SHFT                                                                     22
#define HWIO_USB3_PRI_GUCTL_NOEXTRDL_BMSK                                                                0x200000
#define HWIO_USB3_PRI_GUCTL_NOEXTRDL_SHFT                                                                      21
#define HWIO_USB3_PRI_GUCTL_SPRSCTRLTRANSEN_BMSK                                                          0x20000
#define HWIO_USB3_PRI_GUCTL_SPRSCTRLTRANSEN_SHFT                                                               17
#define HWIO_USB3_PRI_GUCTL_RESBWHSEPS_BMSK                                                               0x10000
#define HWIO_USB3_PRI_GUCTL_RESBWHSEPS_SHFT                                                                    16
#define HWIO_USB3_PRI_GUCTL_USBHSTINAUTORETRYEN_BMSK                                                       0x4000
#define HWIO_USB3_PRI_GUCTL_USBHSTINAUTORETRYEN_SHFT                                                           14
#define HWIO_USB3_PRI_GUCTL_ENOVERLAPCHK_BMSK                                                              0x2000
#define HWIO_USB3_PRI_GUCTL_ENOVERLAPCHK_SHFT                                                                  13
#define HWIO_USB3_PRI_GUCTL_EXTCAPSUPPTEN_BMSK                                                             0x1000
#define HWIO_USB3_PRI_GUCTL_EXTCAPSUPPTEN_SHFT                                                                 12
#define HWIO_USB3_PRI_GUCTL_INSRTEXTRFSBODI_BMSK                                                            0x800
#define HWIO_USB3_PRI_GUCTL_INSRTEXTRFSBODI_SHFT                                                               11
#define HWIO_USB3_PRI_GUCTL_DTCT_BMSK                                                                       0x600
#define HWIO_USB3_PRI_GUCTL_DTCT_SHFT                                                                           9
#define HWIO_USB3_PRI_GUCTL_DTFT_BMSK                                                                       0x1ff
#define HWIO_USB3_PRI_GUCTL_DTFT_SHFT                                                                           0

#define HWIO_USB3_PRI_GBUSERRADDRLO_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc130)
#define HWIO_USB3_PRI_GBUSERRADDRLO_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc130)
#define HWIO_USB3_PRI_GBUSERRADDRLO_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc130)
#define HWIO_USB3_PRI_GBUSERRADDRLO_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRLO_POR                                                                0x00000000
#define HWIO_USB3_PRI_GBUSERRADDRLO_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRLO_ATTR                                                                            0x1
#define HWIO_USB3_PRI_GBUSERRADDRLO_IN                    \
                in_dword(HWIO_USB3_PRI_GBUSERRADDRLO_ADDR)
#define HWIO_USB3_PRI_GBUSERRADDRLO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GBUSERRADDRLO_ADDR, m)
#define HWIO_USB3_PRI_GBUSERRADDRLO_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRLO_BUSERRADDR_SHFT                                                             0

#define HWIO_USB3_PRI_GBUSERRADDRHI_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc134)
#define HWIO_USB3_PRI_GBUSERRADDRHI_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc134)
#define HWIO_USB3_PRI_GBUSERRADDRHI_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc134)
#define HWIO_USB3_PRI_GBUSERRADDRHI_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRHI_POR                                                                0x00000000
#define HWIO_USB3_PRI_GBUSERRADDRHI_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRHI_ATTR                                                                            0x1
#define HWIO_USB3_PRI_GBUSERRADDRHI_IN                    \
                in_dword(HWIO_USB3_PRI_GBUSERRADDRHI_ADDR)
#define HWIO_USB3_PRI_GBUSERRADDRHI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GBUSERRADDRHI_ADDR, m)
#define HWIO_USB3_PRI_GBUSERRADDRHI_BUSERRADDR_BMSK                                                    0xffffffff
#define HWIO_USB3_PRI_GBUSERRADDRHI_BUSERRADDR_SHFT                                                             0

#define HWIO_USB3_PRI_GPRTBIMAPLO_ADDR                                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0xc138)
#define HWIO_USB3_PRI_GPRTBIMAPLO_PHYS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc138)
#define HWIO_USB3_PRI_GPRTBIMAPLO_OFFS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc138)
#define HWIO_USB3_PRI_GPRTBIMAPLO_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAPLO_POR                                                                  0x00000000
#define HWIO_USB3_PRI_GPRTBIMAPLO_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAPLO_ATTR                                                                              0x3
#define HWIO_USB3_PRI_GPRTBIMAPLO_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAPLO_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAPLO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAPLO_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAPLO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAPLO_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAPLO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAPLO_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAPLO_IN)
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM8_BMSK                                                          0xf0000000
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM8_SHFT                                                                  28
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM7_BMSK                                                           0xf000000
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM7_SHFT                                                                  24
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM6_BMSK                                                            0xf00000
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM6_SHFT                                                                  20
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM5_BMSK                                                             0xf0000
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM5_SHFT                                                                  16
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM4_BMSK                                                              0xf000
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM4_SHFT                                                                  12
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM3_BMSK                                                               0xf00
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM3_SHFT                                                                   8
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM2_BMSK                                                                0xf0
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM2_SHFT                                                                   4
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM1_BMSK                                                                 0xf
#define HWIO_USB3_PRI_GPRTBIMAPLO_BINUM1_SHFT                                                                   0

#define HWIO_USB3_PRI_GPRTBIMAPHI_ADDR                                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0xc13c)
#define HWIO_USB3_PRI_GPRTBIMAPHI_PHYS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc13c)
#define HWIO_USB3_PRI_GPRTBIMAPHI_OFFS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc13c)
#define HWIO_USB3_PRI_GPRTBIMAPHI_RMSK                                                                  0xfffffff
#define HWIO_USB3_PRI_GPRTBIMAPHI_POR                                                                  0x00000000
#define HWIO_USB3_PRI_GPRTBIMAPHI_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAPHI_ATTR                                                                              0x3
#define HWIO_USB3_PRI_GPRTBIMAPHI_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAPHI_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAPHI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAPHI_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAPHI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAPHI_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAPHI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAPHI_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAPHI_IN)
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM15_BMSK                                                          0xf000000
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM15_SHFT                                                                 24
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM14_BMSK                                                           0xf00000
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM14_SHFT                                                                 20
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM13_BMSK                                                            0xf0000
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM13_SHFT                                                                 16
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM12_BMSK                                                             0xf000
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM12_SHFT                                                                 12
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM11_BMSK                                                              0xf00
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM11_SHFT                                                                  8
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM10_BMSK                                                               0xf0
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM10_SHFT                                                                  4
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM9_BMSK                                                                 0xf
#define HWIO_USB3_PRI_GPRTBIMAPHI_BINUM9_SHFT                                                                   0

#define HWIO_USB3_PRI_GHWPARAMS0_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc140)
#define HWIO_USB3_PRI_GHWPARAMS0_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc140)
#define HWIO_USB3_PRI_GHWPARAMS0_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc140)
#define HWIO_USB3_PRI_GHWPARAMS0_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS0_POR                                                                   0x4020400a
#define HWIO_USB3_PRI_GHWPARAMS0_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS0_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS0_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS0_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS0_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS0_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_31_24_BMSK                                                 0xff000000
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_31_24_SHFT                                                         24
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_23_16_BMSK                                                   0xff0000
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_23_16_SHFT                                                         16
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_15_8_BMSK                                                      0xff00
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_15_8_SHFT                                                           8
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_7_6_BMSK                                                         0xc0
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_7_6_SHFT                                                            6
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_5_3_BMSK                                                         0x38
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_5_3_SHFT                                                            3
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_2_0_BMSK                                                          0x7
#define HWIO_USB3_PRI_GHWPARAMS0_GHWPARAMS0_2_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS1_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc144)
#define HWIO_USB3_PRI_GHWPARAMS1_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc144)
#define HWIO_USB3_PRI_GHWPARAMS1_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc144)
#define HWIO_USB3_PRI_GHWPARAMS1_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS1_POR                                                                   0x0162493b
#define HWIO_USB3_PRI_GHWPARAMS1_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS1_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS1_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS1_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS1_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_31_BMSK                                                    0x80000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_31_SHFT                                                            31
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_30_BMSK                                                    0x40000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_30_SHFT                                                            30
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_29_BMSK                                                    0x20000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_29_SHFT                                                            29
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_28_BMSK                                                    0x10000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_28_SHFT                                                            28
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_27_BMSK                                                     0x8000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_27_SHFT                                                            27
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_26_BMSK                                                     0x4000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_26_SHFT                                                            26
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_25_24_BMSK                                                  0x3000000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_25_24_SHFT                                                         24
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_23_BMSK                                                      0x800000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_23_SHFT                                                            23
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_22_21_BMSK                                                   0x600000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_22_21_SHFT                                                         21
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_20_15_BMSK                                                   0x1f8000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_20_15_SHFT                                                         15
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_14_12_BMSK                                                     0x7000
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_14_12_SHFT                                                         12
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_11_9_BMSK                                                       0xe00
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_11_9_SHFT                                                           9
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_8_6_BMSK                                                        0x1c0
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_8_6_SHFT                                                            6
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_5_3_BMSK                                                         0x38
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_5_3_SHFT                                                            3
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_2_0_BMSK                                                          0x7
#define HWIO_USB3_PRI_GHWPARAMS1_GHWPARAMS1_2_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS2_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc148)
#define HWIO_USB3_PRI_GHWPARAMS2_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc148)
#define HWIO_USB3_PRI_GHWPARAMS2_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc148)
#define HWIO_USB3_PRI_GHWPARAMS2_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS2_POR                                                                   0x30013c32
#define HWIO_USB3_PRI_GHWPARAMS2_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS2_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS2_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS2_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS2_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS2_GHWPARAMS2_31_0_BMSK                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS2_GHWPARAMS2_31_0_SHFT                                                           0

#define HWIO_USB3_PRI_GHWPARAMS3_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc14c)
#define HWIO_USB3_PRI_GHWPARAMS3_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc14c)
#define HWIO_USB3_PRI_GHWPARAMS3_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc14c)
#define HWIO_USB3_PRI_GHWPARAMS3_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS3_POR                                                                   0x10420085
#define HWIO_USB3_PRI_GHWPARAMS3_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS3_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS3_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS3_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS3_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS3_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_31_BMSK                                                    0x80000000
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_31_SHFT                                                            31
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_30_23_BMSK                                                 0x7f800000
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_30_23_SHFT                                                         23
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_22_18_BMSK                                                   0x7c0000
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_22_18_SHFT                                                         18
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_17_12_BMSK                                                    0x3f000
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_17_12_SHFT                                                         12
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_11_BMSK                                                         0x800
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_11_SHFT                                                            11
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_10_BMSK                                                         0x400
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_10_SHFT                                                            10
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_9_8_BMSK                                                        0x300
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_9_8_SHFT                                                            8
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_7_6_BMSK                                                         0xc0
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_7_6_SHFT                                                            6
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_5_4_BMSK                                                         0x30
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_5_4_SHFT                                                            4
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_3_2_BMSK                                                          0xc
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_3_2_SHFT                                                            2
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_1_0_BMSK                                                          0x3
#define HWIO_USB3_PRI_GHWPARAMS3_GHWPARAMS3_1_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS4_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc150)
#define HWIO_USB3_PRI_GHWPARAMS4_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc150)
#define HWIO_USB3_PRI_GHWPARAMS4_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc150)
#define HWIO_USB3_PRI_GHWPARAMS4_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS4_POR                                                                   0x47a2200c
#define HWIO_USB3_PRI_GHWPARAMS4_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS4_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS4_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS4_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS4_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS4_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_31_28_BMSK                                                 0xf0000000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_31_28_SHFT                                                         28
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_27_24_BMSK                                                  0xf000000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_27_24_SHFT                                                         24
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_23_BMSK                                                      0x800000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_23_SHFT                                                            23
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_22_BMSK                                                      0x400000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_22_SHFT                                                            22
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_21_BMSK                                                      0x200000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_21_SHFT                                                            21
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_20_17_BMSK                                                   0x1e0000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_20_17_SHFT                                                         17
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_16_13_BMSK                                                    0x1e000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_16_13_SHFT                                                         13
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_12_BMSK                                                        0x1000
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_12_SHFT                                                            12
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_11_BMSK                                                         0x800
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_11_SHFT                                                            11
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_10_9_BMSK                                                       0x600
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_10_9_SHFT                                                           9
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_8_7_BMSK                                                        0x180
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_8_7_SHFT                                                            7
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_6_BMSK                                                           0x40
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_6_SHFT                                                              6
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_5_0_BMSK                                                         0x3f
#define HWIO_USB3_PRI_GHWPARAMS4_GHWPARAMS4_5_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS5_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc154)
#define HWIO_USB3_PRI_GHWPARAMS5_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc154)
#define HWIO_USB3_PRI_GHWPARAMS5_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc154)
#define HWIO_USB3_PRI_GHWPARAMS5_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS5_POR                                                                   0x04202088
#define HWIO_USB3_PRI_GHWPARAMS5_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS5_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS5_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS5_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS5_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS5_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_31_28_BMSK                                                 0xf0000000
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_31_28_SHFT                                                         28
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_27_22_BMSK                                                  0xfc00000
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_27_22_SHFT                                                         22
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_21_16_BMSK                                                   0x3f0000
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_21_16_SHFT                                                         16
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_15_10_BMSK                                                     0xfc00
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_15_10_SHFT                                                         10
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_9_4_BMSK                                                        0x3f0
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_9_4_SHFT                                                            4
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_3_0_BMSK                                                          0xf
#define HWIO_USB3_PRI_GHWPARAMS5_GHWPARAMS5_3_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS6_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc158)
#define HWIO_USB3_PRI_GHWPARAMS6_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc158)
#define HWIO_USB3_PRI_GHWPARAMS6_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc158)
#define HWIO_USB3_PRI_GHWPARAMS6_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS6_POR                                                                   0x07ea0020
#define HWIO_USB3_PRI_GHWPARAMS6_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS6_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS6_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS6_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS6_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS6_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_31_16_BMSK                                                 0xffff0000
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_31_16_SHFT                                                         16
#define HWIO_USB3_PRI_GHWPARAMS6_BUSFLTRSSUPPORT_BMSK                                                      0x8000
#define HWIO_USB3_PRI_GHWPARAMS6_BUSFLTRSSUPPORT_SHFT                                                          15
#define HWIO_USB3_PRI_GHWPARAMS6_BCSUPPORT_BMSK                                                            0x4000
#define HWIO_USB3_PRI_GHWPARAMS6_BCSUPPORT_SHFT                                                                14
#define HWIO_USB3_PRI_GHWPARAMS6_OTG_SS_SUPPORT_BMSK                                                       0x2000
#define HWIO_USB3_PRI_GHWPARAMS6_OTG_SS_SUPPORT_SHFT                                                           13
#define HWIO_USB3_PRI_GHWPARAMS6_ADPSUPPORT_BMSK                                                           0x1000
#define HWIO_USB3_PRI_GHWPARAMS6_ADPSUPPORT_SHFT                                                               12
#define HWIO_USB3_PRI_GHWPARAMS6_HNPSUPPORT_BMSK                                                            0x800
#define HWIO_USB3_PRI_GHWPARAMS6_HNPSUPPORT_SHFT                                                               11
#define HWIO_USB3_PRI_GHWPARAMS6_SRPSUPPORT_BMSK                                                            0x400
#define HWIO_USB3_PRI_GHWPARAMS6_SRPSUPPORT_SHFT                                                               10
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_9_8_BMSK                                                        0x300
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_9_8_SHFT                                                            8
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_7_BMSK                                                           0x80
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_7_SHFT                                                              7
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_6_BMSK                                                           0x40
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_6_SHFT                                                              6
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_5_0_BMSK                                                         0x3f
#define HWIO_USB3_PRI_GHWPARAMS6_GHWPARAMS6_5_0_SHFT                                                            0

#define HWIO_USB3_PRI_GHWPARAMS7_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc15c)
#define HWIO_USB3_PRI_GHWPARAMS7_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc15c)
#define HWIO_USB3_PRI_GHWPARAMS7_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc15c)
#define HWIO_USB3_PRI_GHWPARAMS7_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS7_POR                                                                   0x03080a65
#define HWIO_USB3_PRI_GHWPARAMS7_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS7_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS7_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS7_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS7_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS7_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS7_GHWPARAMS7_31_16_BMSK                                                 0xffff0000
#define HWIO_USB3_PRI_GHWPARAMS7_GHWPARAMS7_31_16_SHFT                                                         16
#define HWIO_USB3_PRI_GHWPARAMS7_GHWPARAMS7_15_0_BMSK                                                      0xffff
#define HWIO_USB3_PRI_GHWPARAMS7_GHWPARAMS7_15_0_SHFT                                                           0

#define HWIO_USB3_PRI_GDBGFIFOSPACE_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc160)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc160)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc160)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_RMSK                                                               0xffff01ff
#define HWIO_USB3_PRI_GDBGFIFOSPACE_POR                                                                0x00420000
#define HWIO_USB3_PRI_GDBGFIFOSPACE_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GDBGFIFOSPACE_ATTR                                                                            0x3
#define HWIO_USB3_PRI_GDBGFIFOSPACE_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGFIFOSPACE_ADDR)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGFIFOSPACE_ADDR, m)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GDBGFIFOSPACE_ADDR,v)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GDBGFIFOSPACE_ADDR,m,v,HWIO_USB3_PRI_GDBGFIFOSPACE_IN)
#define HWIO_USB3_PRI_GDBGFIFOSPACE_SPACE_AVAILABLE_BMSK                                               0xffff0000
#define HWIO_USB3_PRI_GDBGFIFOSPACE_SPACE_AVAILABLE_SHFT                                                       16
#define HWIO_USB3_PRI_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_BMSK                                                  0x1ff
#define HWIO_USB3_PRI_GDBGFIFOSPACE_FIFO_QUEUE_SELECT_SHFT                                                      0

#define HWIO_USB3_PRI_GDBGLTSSM_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc164)
#define HWIO_USB3_PRI_GDBGLTSSM_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc164)
#define HWIO_USB3_PRI_GDBGLTSSM_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc164)
#define HWIO_USB3_PRI_GDBGLTSSM_RMSK                                                                   0x7fffffff
#define HWIO_USB3_PRI_GDBGLTSSM_POR                                                                    0x41010440
#define HWIO_USB3_PRI_GDBGLTSSM_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GDBGLTSSM_ATTR                                                                                0x1
#define HWIO_USB3_PRI_GDBGLTSSM_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGLTSSM_ADDR)
#define HWIO_USB3_PRI_GDBGLTSSM_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGLTSSM_ADDR, m)
#define HWIO_USB3_PRI_GDBGLTSSM_RXELECIDLE_BMSK                                                        0x40000000
#define HWIO_USB3_PRI_GDBGLTSSM_RXELECIDLE_SHFT                                                                30
#define HWIO_USB3_PRI_GDBGLTSSM_X3_XS_SWAPPING_BMSK                                                    0x20000000
#define HWIO_USB3_PRI_GDBGLTSSM_X3_XS_SWAPPING_SHFT                                                            29
#define HWIO_USB3_PRI_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_BMSK                                               0x10000000
#define HWIO_USB3_PRI_GDBGLTSSM_X3_DS_HOST_SHUTDOWN_SHFT                                                       28
#define HWIO_USB3_PRI_GDBGLTSSM_PRTDIRECTION_BMSK                                                       0x8000000
#define HWIO_USB3_PRI_GDBGLTSSM_PRTDIRECTION_SHFT                                                              27
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBTIMEOUT_BMSK                                                        0x4000000
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBTIMEOUT_SHFT                                                               26
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBLINKSTATE_BMSK                                                      0x3c00000
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBLINKSTATE_SHFT                                                             22
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBSUBSTATE_BMSK                                                        0x3c0000
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBSUBSTATE_SHFT                                                              18
#define HWIO_USB3_PRI_GDBGLTSSM_ELASTICBUFFERMODE_BMSK                                                    0x20000
#define HWIO_USB3_PRI_GDBGLTSSM_ELASTICBUFFERMODE_SHFT                                                         17
#define HWIO_USB3_PRI_GDBGLTSSM_TXELECLDLE_BMSK                                                           0x10000
#define HWIO_USB3_PRI_GDBGLTSSM_TXELECLDLE_SHFT                                                                16
#define HWIO_USB3_PRI_GDBGLTSSM_RXPOLARITY_BMSK                                                            0x8000
#define HWIO_USB3_PRI_GDBGLTSSM_RXPOLARITY_SHFT                                                                15
#define HWIO_USB3_PRI_GDBGLTSSM_TXDETRXLOOPBACK_BMSK                                                       0x4000
#define HWIO_USB3_PRI_GDBGLTSSM_TXDETRXLOOPBACK_SHFT                                                           14
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBPHYCMDSTATE_BMSK                                                       0x3800
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBPHYCMDSTATE_SHFT                                                           11
#define HWIO_USB3_PRI_GDBGLTSSM_POWERDOWN_BMSK                                                              0x600
#define HWIO_USB3_PRI_GDBGLTSSM_POWERDOWN_SHFT                                                                  9
#define HWIO_USB3_PRI_GDBGLTSSM_RXEQTRAIN_BMSK                                                              0x100
#define HWIO_USB3_PRI_GDBGLTSSM_RXEQTRAIN_SHFT                                                                  8
#define HWIO_USB3_PRI_GDBGLTSSM_TXDEEMPHASIS_BMSK                                                            0xc0
#define HWIO_USB3_PRI_GDBGLTSSM_TXDEEMPHASIS_SHFT                                                               6
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBCLKSTATE_BMSK                                                            0x38
#define HWIO_USB3_PRI_GDBGLTSSM_LTDBCLKSTATE_SHFT                                                               3
#define HWIO_USB3_PRI_GDBGLTSSM_TXSWING_BMSK                                                                  0x4
#define HWIO_USB3_PRI_GDBGLTSSM_TXSWING_SHFT                                                                    2
#define HWIO_USB3_PRI_GDBGLTSSM_RXTERMINATION_BMSK                                                            0x2
#define HWIO_USB3_PRI_GDBGLTSSM_RXTERMINATION_SHFT                                                              1
#define HWIO_USB3_PRI_GDBGLTSSM_TXONESZEROS_BMSK                                                              0x1
#define HWIO_USB3_PRI_GDBGLTSSM_TXONESZEROS_SHFT                                                                0

#define HWIO_USB3_PRI_GDBGLNMCC_ADDR                                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0xc168)
#define HWIO_USB3_PRI_GDBGLNMCC_PHYS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc168)
#define HWIO_USB3_PRI_GDBGLNMCC_OFFS                                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc168)
#define HWIO_USB3_PRI_GDBGLNMCC_RMSK                                                                        0x1ff
#define HWIO_USB3_PRI_GDBGLNMCC_POR                                                                    0x00000000
#define HWIO_USB3_PRI_GDBGLNMCC_POR_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_GDBGLNMCC_ATTR                                                                                0x1
#define HWIO_USB3_PRI_GDBGLNMCC_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGLNMCC_ADDR)
#define HWIO_USB3_PRI_GDBGLNMCC_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGLNMCC_ADDR, m)
#define HWIO_USB3_PRI_GDBGLNMCC_LNMCC_BERC_BMSK                                                             0x1ff
#define HWIO_USB3_PRI_GDBGLNMCC_LNMCC_BERC_SHFT                                                                 0

#define HWIO_USB3_PRI_GDBGBMU_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0xc16c)
#define HWIO_USB3_PRI_GDBGBMU_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc16c)
#define HWIO_USB3_PRI_GDBGBMU_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc16c)
#define HWIO_USB3_PRI_GDBGBMU_RMSK                                                                     0xffffffff
#define HWIO_USB3_PRI_GDBGBMU_POR                                                                      0x00000000
#define HWIO_USB3_PRI_GDBGBMU_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GDBGBMU_ATTR                                                                                  0x1
#define HWIO_USB3_PRI_GDBGBMU_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGBMU_ADDR)
#define HWIO_USB3_PRI_GDBGBMU_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGBMU_ADDR, m)
#define HWIO_USB3_PRI_GDBGBMU_BMU_BCU_BMSK                                                             0xffffff00
#define HWIO_USB3_PRI_GDBGBMU_BMU_BCU_SHFT                                                                      8
#define HWIO_USB3_PRI_GDBGBMU_BMU_DCU_BMSK                                                                   0xf0
#define HWIO_USB3_PRI_GDBGBMU_BMU_DCU_SHFT                                                                      4
#define HWIO_USB3_PRI_GDBGBMU_BMU_CCU_BMSK                                                                    0xf
#define HWIO_USB3_PRI_GDBGBMU_BMU_CCU_SHFT                                                                      0

#define HWIO_USB3_PRI_GDBGLSPMUX_HST_ADDR                                                              (USB3_PRI_DWC_USB3_REG_BASE      + 0xc170)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_PHYS                                                              (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc170)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_OFFS                                                              (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc170)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_RMSK                                                                0xff3fff
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_POR                                                               0x003f0000
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_ATTR                                                                           0x3
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGLSPMUX_HST_ADDR)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGLSPMUX_HST_ADDR, m)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GDBGLSPMUX_HST_ADDR,v)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GDBGLSPMUX_HST_ADDR,m,v,HWIO_USB3_PRI_GDBGLSPMUX_HST_IN)
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_BMSK                                           0xff0000
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_LOGIC_ANALYZER_TRACE_SHFT                                                 16
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_HOSTSELECT_BMSK                                                       0x3fff
#define HWIO_USB3_PRI_GDBGLSPMUX_HST_HOSTSELECT_SHFT                                                            0

#define HWIO_USB3_PRI_GDBGLSP_ADDR                                                                     (USB3_PRI_DWC_USB3_REG_BASE      + 0xc174)
#define HWIO_USB3_PRI_GDBGLSP_PHYS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc174)
#define HWIO_USB3_PRI_GDBGLSP_OFFS                                                                     (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc174)
#define HWIO_USB3_PRI_GDBGLSP_RMSK                                                                     0xffffffff
#define HWIO_USB3_PRI_GDBGLSP_POR                                                                      0x00000000
#define HWIO_USB3_PRI_GDBGLSP_POR_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GDBGLSP_ATTR                                                                                  0x1
#define HWIO_USB3_PRI_GDBGLSP_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGLSP_ADDR)
#define HWIO_USB3_PRI_GDBGLSP_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGLSP_ADDR, m)
#define HWIO_USB3_PRI_GDBGLSP_LSPDEBUG_BMSK                                                            0xffffffff
#define HWIO_USB3_PRI_GDBGLSP_LSPDEBUG_SHFT                                                                     0

#define HWIO_USB3_PRI_GDBGEPINFO0_ADDR                                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0xc178)
#define HWIO_USB3_PRI_GDBGEPINFO0_PHYS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc178)
#define HWIO_USB3_PRI_GDBGEPINFO0_OFFS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc178)
#define HWIO_USB3_PRI_GDBGEPINFO0_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO0_POR                                                                  0x00000000
#define HWIO_USB3_PRI_GDBGEPINFO0_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO0_ATTR                                                                              0x1
#define HWIO_USB3_PRI_GDBGEPINFO0_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGEPINFO0_ADDR)
#define HWIO_USB3_PRI_GDBGEPINFO0_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGEPINFO0_ADDR, m)
#define HWIO_USB3_PRI_GDBGEPINFO0_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO0_EPDEBUG_SHFT                                                                  0

#define HWIO_USB3_PRI_GDBGEPINFO1_ADDR                                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0xc17c)
#define HWIO_USB3_PRI_GDBGEPINFO1_PHYS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc17c)
#define HWIO_USB3_PRI_GDBGEPINFO1_OFFS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc17c)
#define HWIO_USB3_PRI_GDBGEPINFO1_RMSK                                                                 0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO1_POR                                                                  0x00800000
#define HWIO_USB3_PRI_GDBGEPINFO1_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO1_ATTR                                                                              0x1
#define HWIO_USB3_PRI_GDBGEPINFO1_IN                    \
                in_dword(HWIO_USB3_PRI_GDBGEPINFO1_ADDR)
#define HWIO_USB3_PRI_GDBGEPINFO1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDBGEPINFO1_ADDR, m)
#define HWIO_USB3_PRI_GDBGEPINFO1_EPDEBUG_BMSK                                                         0xffffffff
#define HWIO_USB3_PRI_GDBGEPINFO1_EPDEBUG_SHFT                                                                  0

#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_ADDR                                                              (USB3_PRI_DWC_USB3_REG_BASE      + 0xc180)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_PHYS                                                              (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc180)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_OFFS                                                              (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc180)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_POR                                                               0x00000000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_ATTR                                                                           0x3
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAP_HSLO_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAP_HSLO_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAP_HSLO_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAP_HSLO_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAP_HSLO_IN)
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM8_SHFT                                                               28
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM7_SHFT                                                               24
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM6_SHFT                                                               20
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM5_SHFT                                                               16
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM4_SHFT                                                               12
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM3_SHFT                                                                8
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM2_SHFT                                                                4
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB3_PRI_GPRTBIMAP_HSLO_BINUM1_SHFT                                                                0

#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_ADDR                                                              (USB3_PRI_DWC_USB3_REG_BASE      + 0xc184)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_PHYS                                                              (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc184)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_OFFS                                                              (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc184)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_RMSK                                                               0xfffffff
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_POR                                                               0x00000000
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_ATTR                                                                           0x3
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAP_HSHI_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAP_HSHI_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAP_HSHI_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAP_HSHI_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAP_HSHI_IN)
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM15_SHFT                                                              24
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM14_SHFT                                                              20
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM13_SHFT                                                              16
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM12_SHFT                                                              12
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM11_SHFT                                                               8
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM10_SHFT                                                               4
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB3_PRI_GPRTBIMAP_HSHI_BINUM9_SHFT                                                                0

#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_ADDR                                                              (USB3_PRI_DWC_USB3_REG_BASE      + 0xc188)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_PHYS                                                              (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc188)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_OFFS                                                              (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc188)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_POR                                                               0x00000000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_ATTR                                                                           0x3
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAP_FSLO_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAP_FSLO_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAP_FSLO_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAP_FSLO_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAP_FSLO_IN)
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM8_BMSK                                                       0xf0000000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM8_SHFT                                                               28
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM7_BMSK                                                        0xf000000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM7_SHFT                                                               24
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM6_BMSK                                                         0xf00000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM6_SHFT                                                               20
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM5_BMSK                                                          0xf0000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM5_SHFT                                                               16
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM4_BMSK                                                           0xf000
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM4_SHFT                                                               12
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM3_BMSK                                                            0xf00
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM3_SHFT                                                                8
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM2_BMSK                                                             0xf0
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM2_SHFT                                                                4
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM1_BMSK                                                              0xf
#define HWIO_USB3_PRI_GPRTBIMAP_FSLO_BINUM1_SHFT                                                                0

#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_ADDR                                                              (USB3_PRI_DWC_USB3_REG_BASE      + 0xc18c)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_PHYS                                                              (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc18c)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_OFFS                                                              (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc18c)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_RMSK                                                               0xfffffff
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_POR                                                               0x00000000
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_ATTR                                                                           0x3
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_IN                    \
                in_dword(HWIO_USB3_PRI_GPRTBIMAP_FSHI_ADDR)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GPRTBIMAP_FSHI_ADDR, m)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GPRTBIMAP_FSHI_ADDR,v)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GPRTBIMAP_FSHI_ADDR,m,v,HWIO_USB3_PRI_GPRTBIMAP_FSHI_IN)
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM15_BMSK                                                       0xf000000
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM15_SHFT                                                              24
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM14_BMSK                                                        0xf00000
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM14_SHFT                                                              20
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM13_BMSK                                                         0xf0000
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM13_SHFT                                                              16
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM12_BMSK                                                          0xf000
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM12_SHFT                                                              12
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM11_BMSK                                                           0xf00
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM11_SHFT                                                               8
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM10_BMSK                                                            0xf0
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM10_SHFT                                                               4
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM9_BMSK                                                              0xf
#define HWIO_USB3_PRI_GPRTBIMAP_FSHI_BINUM9_SHFT                                                                0

#define HWIO_USB3_PRI_GUCTL2_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc19c)
#define HWIO_USB3_PRI_GUCTL2_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc19c)
#define HWIO_USB3_PRI_GUCTL2_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc19c)
#define HWIO_USB3_PRI_GUCTL2_RMSK                                                                       0x3ffdfff
#define HWIO_USB3_PRI_GUCTL2_POR                                                                       0x0198040d
#define HWIO_USB3_PRI_GUCTL2_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GUCTL2_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_GUCTL2_IN                    \
                in_dword(HWIO_USB3_PRI_GUCTL2_ADDR)
#define HWIO_USB3_PRI_GUCTL2_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GUCTL2_ADDR, m)
#define HWIO_USB3_PRI_GUCTL2_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GUCTL2_ADDR,v)
#define HWIO_USB3_PRI_GUCTL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUCTL2_ADDR,m,v,HWIO_USB3_PRI_GUCTL2_IN)
#define HWIO_USB3_PRI_GUCTL2_EN_HP_PM_TIMER_BMSK                                                        0x3f80000
#define HWIO_USB3_PRI_GUCTL2_EN_HP_PM_TIMER_SHFT                                                               19
#define HWIO_USB3_PRI_GUCTL2_NOLOWPWRDUR_BMSK                                                             0x78000
#define HWIO_USB3_PRI_GUCTL2_NOLOWPWRDUR_SHFT                                                                  15
#define HWIO_USB3_PRI_GUCTL2_RST_ACTBITLATER_BMSK                                                          0x4000
#define HWIO_USB3_PRI_GUCTL2_RST_ACTBITLATER_SHFT                                                              14
#define HWIO_USB3_PRI_GUCTL2_ENABLEEPCACHEEVICT_BMSK                                                       0x1000
#define HWIO_USB3_PRI_GUCTL2_ENABLEEPCACHEEVICT_SHFT                                                           12
#define HWIO_USB3_PRI_GUCTL2_DISABLECFC_BMSK                                                                0x800
#define HWIO_USB3_PRI_GUCTL2_DISABLECFC_SHFT                                                                   11
#define HWIO_USB3_PRI_GUCTL2_RXPINGDURATION_BMSK                                                            0x7e0
#define HWIO_USB3_PRI_GUCTL2_RXPINGDURATION_SHFT                                                                5
#define HWIO_USB3_PRI_GUCTL2_TXPINGDURATION_BMSK                                                             0x1f
#define HWIO_USB3_PRI_GUCTL2_TXPINGDURATION_SHFT                                                                0

#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC200 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC200 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC200 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK                                              0xfffeffff
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_MAXp                                                       0
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_POR                                               0x00002500
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ATTR                                                           0x3
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_RMSK)
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p), mask)
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),val)
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ADDR(p),mask,val,HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INI(p))
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_BMSK                                   0x80000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSOFTRST_SHFT                                           31
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_BMSK                            0x40000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_U2_FREECLK_EXISTS_SHFT                                    30
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_BMSK                     0x20000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_LPM_WITH_OPMODE_CHK_SHFT                             29
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_BMSK                           0x18000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_HSIC_CON_WIDTH_ADJ_SHFT                                   27
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_BMSK                                  0x4000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_INV_SEL_HSIC_SHFT                                         26
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OVRD_FSLS_DISC_TIME_BMSK                           0x2000000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_OVRD_FSLS_DISC_TIME_SHFT                                  25
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_BMSK                                         0x1c00000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSTRD_SHFT                                                22
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_BMSK                                          0x380000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_LSIPD_SHFT                                                19
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_BMSK                            0x40000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSINDIACTOR_SHFT                                 18
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_BMSK                                  0x20000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIEXTVBUSDRV_SHFT                                       17
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_BMSK                                      0x8000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPIAUTORES_SHFT                                          15
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_EUSB2OPMODE_BMSK                                      0x4000
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_EUSB2OPMODE_SHFT                                          14
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_BMSK                                        0x3c00
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_USBTRDTIM_SHFT                                            10
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_BMSK                                           0x200
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_XCVRDLY_SHFT                                               9
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_BMSK                                          0x100
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ENBLSLPM_SHFT                                              8
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_BMSK                                             0x80
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYSEL_SHFT                                                7
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_BMSK                                       0x40
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_SUSPENDUSB20_SHFT                                          6
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_BMSK                                             0x20
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_FSINTF_SHFT                                                5
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_BMSK                                      0x10
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_ULPI_UTMI_SEL_SHFT                                         4
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_BMSK                                               0x8
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_PHYIF_SHFT                                                 3
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_TOUTCAL_BMSK                                             0x7
#define HWIO_USB3_PRI_GUSB2PHYCFG_REGS_p_GUSB2PHYCFG_TOUTCAL_SHFT                                               0

#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p)                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0XC280 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_PHYS(p)                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC280 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_OFFS(p)                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC280 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK                                          0x7ffffff
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_MAXp                                                  0
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_POR                                          0x00000000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_POR_RMSK                                     0xffffffff
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ATTR                                                      0x1
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_RMSK)
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_ADDR(p), mask)
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_BMSK                              0x4000000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_DISUIPIDRVR_SHFT                                     26
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_BMSK                                0x2000000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_NEWREGREQ_SHFT                                       25
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_BMSK                                 0x1000000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSDONE_SHFT                                        24
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_BMSK                                   0x800000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_VSTSBSY_SHFT                                         23
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_BMSK                                     0x400000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGWR_SHFT                                           22
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_BMSK                                   0x3f0000
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGADDR_SHFT                                         16
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_BMSK                                  0xff00
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_EXTREGADDR_SHFT                                       8
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_BMSK                                       0xff
#define HWIO_USB3_PRI_GUSB2PHYACC_REGS_p_GUSB2PHYACC_ULPI_REGDATA_SHFT                                          0

#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p)                                         (USB3_PRI_DWC_USB3_REG_BASE      + 0XC2C0 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYS(p)                                         (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC2C0 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OFFS(p)                                         (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC2C0 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_MAXp                                                     0
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_POR                                             0x030c0002
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ATTR                                                         0x3
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RMSK)
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p), mask)
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),val)
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ADDR(p),mask,val,HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_INI(p))
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_BMSK                                 0x80000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PHYSOFTRST_SHFT                                         31
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_BMSK                                 0x40000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_HSTPRTCMPL_SHFT                                         30
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2P3OK_BMSK                                     0x20000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U2P3OK_SHFT                                             29
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_BMSK                                 0x10000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETP3_SHFT                                         28
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_BMSK                               0x8000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_UX_EXIT_IN_PX_SHFT                                      27
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_BMSK                         0x4000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_PING_ENHANCEMENT_EN_SHFT                                26
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_BMSK                       0x2000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_U1U2EXITFAIL_TO_RECOV_SHFT                              25
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_BMSK                              0x1000000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_REQUEST_P1P2P3_SHFT                                     24
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_BMSK                            0x800000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_STARTRXDETU3RXDET_SHFT                                  23
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_BMSK                              0x400000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DISRXDETU3RXDET_SHFT                                    22
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_BMSK                                  0x380000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1P2P3_SHFT                                        19
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_BMSK                                  0x40000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DELAYP1TRANS_SHFT                                       18
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_BMSK                                 0x20000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SUSPENDENABLE_SHFT                                      17
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_BMSK                                      0x18000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_DATWIDTH_SHFT                                           15
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_BMSK                                 0x4000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ABORTRXDETINU2_SHFT                                     14
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_BMSK                                      0x2000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SKIPRXDET_SHFT                                          13
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_BMSK                                     0x1000
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSP0ALGN_SHFT                                         12
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_BMSK                                      0x800
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3P2TRANOK_SHFT                                         11
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_BMSK                                       0x400
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_P3EXSIGP2_SHFT                                          10
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_BMSK                                      0x200
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_LFPSFILTER_SHFT                                          9
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_BMSK               0x100
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_RX_DETECT_TO_POLLING_LFPS_CONTROL_SHFT                   8
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_BMSK                                           0x80
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SSICEN_SHFT                                              7
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_BMSK                                         0x40
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_SWING_SHFT                                            6
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_BMSK                                        0x38
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_TX_MARGIN_SHFT                                           3
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SS_TX_DE_EMPHASIS_BMSK                                 0x6
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_SS_TX_DE_EMPHASIS_SHFT                                   1
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_BMSK                               0x1
#define HWIO_USB3_PRI_GUSB3PIPECTL_REGS_p_GUSB3PIPECTL_ELASTIC_BUFFER_MODE_SHFT                                 0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC300 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC300 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC300 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_POR                                                0x00000042
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ0_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC304 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC304 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC304 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_POR                                                0x00420184
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ1_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC308 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC308 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC308 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_POR                                                0x01c60082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ2_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC30C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC30C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC30C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_POR                                                0x02480184
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ3_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC310 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC310 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC310 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_POR                                                0x03cc0082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ4_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC314 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC314 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC314 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_POR                                                0x044e0103
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ5_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC318 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC318 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC318 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_POR                                                0x05510082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ6_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC31C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC31C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC31C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_POR                                                0x05d30082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ7_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC320 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC320 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC320 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_POR                                                0x06550082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ8_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC324 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC324 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC324 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_MAXp                                                        0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_POR                                                0x06d70082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ATTR                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ9_TXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC328 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC328 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC328 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_POR                                               0x07590082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ10_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC32C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC32C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC32C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_POR                                               0x07db0082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ11_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC330 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC330 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC330 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_POR                                               0x085d0082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ12_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC334 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC334 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC334 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_POR                                               0x08df0082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ13_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC338 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC338 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC338 + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_POR                                               0x09610082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ14_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC33C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC33C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC33C + (0x40*(p)))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_MAXp                                                       0
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_POR                                               0x09e30082
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ATTR                                                           0x3
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_RMSK)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p), mask)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),val)
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_ADDR(p),mask,val,HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_INI(p))
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_BMSK                                  0xffff0000
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFSTADDR_N_SHFT                                          16
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_BMSK                                         0xffff
#define HWIO_USB3_PRI_GTXFIFOSIZ_REGS_p_GTXFIFOSIZ15_TXFDEP_N_SHFT                                              0

#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC380 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC380 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC380 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_MAXp                                                        0
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_POR                                                0x00000305
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ATTR                                                            0x3
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RMSK)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p), mask)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),val)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_ADDR(p),mask,val,HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_INI(p))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ0_RXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC384 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC384 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC384 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_MAXp                                                        0
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_POR                                                0x03050000
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ATTR                                                            0x3
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RMSK)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p), mask)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),val)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_ADDR(p),mask,val,HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_INI(p))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ1_RXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p)                                            (USB3_PRI_DWC_USB3_REG_BASE      + 0XC388 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_PHYS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC388 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OFFS(p)                                            (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC388 + (0x40*(p)))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_MAXp                                                        0
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_POR                                                0x03050000
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ATTR                                                            0x3
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RMSK)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p), mask)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),val)
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_ADDR(p),mask,val,HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_INI(p))
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_BMSK                                   0xffff0000
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFSTADDR_N_SHFT                                           16
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_BMSK                                          0xffff
#define HWIO_USB3_PRI_GRXFIFOSIZ_REGS_p_GRXFIFOSIZ2_RXFDEP_N_SHFT                                               0

#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC400 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC400 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC400 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_MAXp                                                         3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_POR                                                 0x00000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ATTR                                                             0x3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_RMSK)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p), mask)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),val)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_ADDR(p),mask,val,HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_INI(p))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_BMSK                                      0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRLO_EVNTADRLO_SHFT                                               0

#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC404 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC404 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC404 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_MAXp                                                         3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_POR                                                 0x00000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ATTR                                                             0x3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_RMSK)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p), mask)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),val)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_ADDR(p),mask,val,HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_INI(p))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_BMSK                                      0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTADRHI_EVNTADRHI_SHFT                                               0

#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p)                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0XC408 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_PHYS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC408 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_OFFS(p)                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC408 + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK                                                  0x8000ffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_MAXp                                                           3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_POR                                                   0x00000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ATTR                                                               0x3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_RMSK)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p), mask)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),val)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_ADDR(p),mask,val,HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_INI(p))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_BMSK                                   0x80000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_EVNTINTRPTMASK_SHFT                                           31
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_BMSK                                             0xffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTSIZ_EVENTSIZ_SHFT                                                  0

#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC40C + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC40C + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC40C + (0x10*(p)))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK                                                0x8000ffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_MAXp                                                         3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_POR                                                 0x00000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ATTR                                                             0x3
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_RMSK)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p), mask)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),val)
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_ADDR(p),mask,val,HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_INI(p))
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNT_HANDLER_BUSY_BMSK                              0x80000000
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNT_HANDLER_BUSY_SHFT                                      31
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_BMSK                                          0xffff
#define HWIO_USB3_PRI_GEVNTADRLO_REGS_p_GEVNTCOUNT_EVNTCOUNT_SHFT                                               0

#define HWIO_USB3_PRI_GHWPARAMS8_ADDR                                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0xc600)
#define HWIO_USB3_PRI_GHWPARAMS8_PHYS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc600)
#define HWIO_USB3_PRI_GHWPARAMS8_OFFS                                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc600)
#define HWIO_USB3_PRI_GHWPARAMS8_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS8_POR                                                                   0x000007ea
#define HWIO_USB3_PRI_GHWPARAMS8_POR_RMSK                                                              0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS8_ATTR                                                                               0x1
#define HWIO_USB3_PRI_GHWPARAMS8_IN                    \
                in_dword(HWIO_USB3_PRI_GHWPARAMS8_ADDR)
#define HWIO_USB3_PRI_GHWPARAMS8_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GHWPARAMS8_ADDR, m)
#define HWIO_USB3_PRI_GHWPARAMS8_GHWPARAMS8_32_0_BMSK                                                  0xffffffff
#define HWIO_USB3_PRI_GHWPARAMS8_GHWPARAMS8_32_0_SHFT                                                           0

#define HWIO_USB3_PRI_GUCTL3_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc60c)
#define HWIO_USB3_PRI_GUCTL3_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc60c)
#define HWIO_USB3_PRI_GUCTL3_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc60c)
#define HWIO_USB3_PRI_GUCTL3_RMSK                                                                         0x10000
#define HWIO_USB3_PRI_GUCTL3_POR                                                                       0x00010000
#define HWIO_USB3_PRI_GUCTL3_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GUCTL3_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_GUCTL3_IN                    \
                in_dword(HWIO_USB3_PRI_GUCTL3_ADDR)
#define HWIO_USB3_PRI_GUCTL3_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GUCTL3_ADDR, m)
#define HWIO_USB3_PRI_GUCTL3_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GUCTL3_ADDR,v)
#define HWIO_USB3_PRI_GUCTL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUCTL3_ADDR,m,v,HWIO_USB3_PRI_GUCTL3_IN)
#define HWIO_USB3_PRI_GUCTL3_SCH_PING_EARLY_BMSK                                                          0x10000
#define HWIO_USB3_PRI_GUCTL3_SCH_PING_EARLY_SHFT                                                               16

#define HWIO_USB3_PRI_GTXFIFOPRIDEV_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc610)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc610)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc610)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_RMSK                                                                   0xffff
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_POR                                                                0x00000000
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_ATTR                                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_IN                    \
                in_dword(HWIO_USB3_PRI_GTXFIFOPRIDEV_ADDR)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOPRIDEV_ADDR, m)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GTXFIFOPRIDEV_ADDR,v)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOPRIDEV_ADDR,m,v,HWIO_USB3_PRI_GTXFIFOPRIDEV_IN)
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_GTXFIFOPRIDEV_BMSK                                                     0xffff
#define HWIO_USB3_PRI_GTXFIFOPRIDEV_GTXFIFOPRIDEV_SHFT                                                          0

#define HWIO_USB3_PRI_GTXFIFOPRIHST_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc618)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc618)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc618)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB3_PRI_GTXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB3_PRI_GTXFIFOPRIHST_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GTXFIFOPRIHST_ATTR                                                                            0x3
#define HWIO_USB3_PRI_GTXFIFOPRIHST_IN                    \
                in_dword(HWIO_USB3_PRI_GTXFIFOPRIHST_ADDR)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GTXFIFOPRIHST_ADDR, m)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GTXFIFOPRIHST_ADDR,v)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GTXFIFOPRIHST_ADDR,m,v,HWIO_USB3_PRI_GTXFIFOPRIHST_IN)
#define HWIO_USB3_PRI_GTXFIFOPRIHST_GTXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB3_PRI_GTXFIFOPRIHST_GTXFIFOPRIHST_SHFT                                                          0

#define HWIO_USB3_PRI_GRXFIFOPRIHST_ADDR                                                               (USB3_PRI_DWC_USB3_REG_BASE      + 0xc61c)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_PHYS                                                               (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc61c)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_OFFS                                                               (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc61c)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_RMSK                                                                      0x7
#define HWIO_USB3_PRI_GRXFIFOPRIHST_POR                                                                0x00000000
#define HWIO_USB3_PRI_GRXFIFOPRIHST_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_GRXFIFOPRIHST_ATTR                                                                            0x3
#define HWIO_USB3_PRI_GRXFIFOPRIHST_IN                    \
                in_dword(HWIO_USB3_PRI_GRXFIFOPRIHST_ADDR)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GRXFIFOPRIHST_ADDR, m)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GRXFIFOPRIHST_ADDR,v)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GRXFIFOPRIHST_ADDR,m,v,HWIO_USB3_PRI_GRXFIFOPRIHST_IN)
#define HWIO_USB3_PRI_GRXFIFOPRIHST_GRXFIFOPRIHST_BMSK                                                        0x7
#define HWIO_USB3_PRI_GRXFIFOPRIHST_GRXFIFOPRIHST_SHFT                                                          0

#define HWIO_USB3_PRI_GDMAHLRATIO_ADDR                                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0xc624)
#define HWIO_USB3_PRI_GDMAHLRATIO_PHYS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc624)
#define HWIO_USB3_PRI_GDMAHLRATIO_OFFS                                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc624)
#define HWIO_USB3_PRI_GDMAHLRATIO_RMSK                                                                     0x1f1f
#define HWIO_USB3_PRI_GDMAHLRATIO_POR                                                                  0x00000404
#define HWIO_USB3_PRI_GDMAHLRATIO_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_PRI_GDMAHLRATIO_ATTR                                                                              0x3
#define HWIO_USB3_PRI_GDMAHLRATIO_IN                    \
                in_dword(HWIO_USB3_PRI_GDMAHLRATIO_ADDR)
#define HWIO_USB3_PRI_GDMAHLRATIO_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GDMAHLRATIO_ADDR, m)
#define HWIO_USB3_PRI_GDMAHLRATIO_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GDMAHLRATIO_ADDR,v)
#define HWIO_USB3_PRI_GDMAHLRATIO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GDMAHLRATIO_ADDR,m,v,HWIO_USB3_PRI_GDMAHLRATIO_IN)
#define HWIO_USB3_PRI_GDMAHLRATIO_HSTRXFIFO_BMSK                                                           0x1f00
#define HWIO_USB3_PRI_GDMAHLRATIO_HSTRXFIFO_SHFT                                                                8
#define HWIO_USB3_PRI_GDMAHLRATIO_HSTTXFIFO_BMSK                                                             0x1f
#define HWIO_USB3_PRI_GDMAHLRATIO_HSTTXFIFO_SHFT                                                                0

#define HWIO_USB3_PRI_GFLADJ_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc630)
#define HWIO_USB3_PRI_GFLADJ_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc630)
#define HWIO_USB3_PRI_GFLADJ_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc630)
#define HWIO_USB3_PRI_GFLADJ_RMSK                                                                      0xffbfffbf
#define HWIO_USB3_PRI_GFLADJ_POR                                                                       0x8c80c8a0
#define HWIO_USB3_PRI_GFLADJ_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_GFLADJ_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_GFLADJ_IN                    \
                in_dword(HWIO_USB3_PRI_GFLADJ_ADDR)
#define HWIO_USB3_PRI_GFLADJ_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GFLADJ_ADDR, m)
#define HWIO_USB3_PRI_GFLADJ_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GFLADJ_ADDR,v)
#define HWIO_USB3_PRI_GFLADJ_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GFLADJ_ADDR,m,v,HWIO_USB3_PRI_GFLADJ_IN)
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_BMSK                                        0x80000000
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_240MHZDECR_PLS1_SHFT                                                31
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_BMSK                                            0x7f000000
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_240MHZ_DECR_SHFT                                                    24
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_LPM_SEL_BMSK                                                  0x800000
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_LPM_SEL_SHFT                                                        23
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_FLADJ_BMSK                                                    0x3fff00
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_REFCLK_FLADJ_SHFT                                                           8
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_BMSK                                                     0x80
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_30MHZ_SDBND_SEL_SHFT                                                        7
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_30MHZ_BMSK                                                               0x3f
#define HWIO_USB3_PRI_GFLADJ_GFLADJ_30MHZ_SHFT                                                                  0

#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ADDR(p)                                           (USB3_PRI_DWC_USB3_REG_BASE      + 0XC640 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_PHYS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC640 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_OFFS(p)                                           (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC640 + (0x4*(p)))
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_RMSK                                                     0xf
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_MAXp                                                       0
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_POR                                               0x00000000
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_POR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ATTR                                                           0x3
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ADDR(p), HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_RMSK)
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ADDR(p), mask)
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ADDR(p),val)
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_ADDR(p),mask,val,HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_INI(p))
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_OVRD_L1TIMEOUT_BMSK                                      0xf
#define HWIO_USB3_PRI_GUSB2RHBCTL_REGS_p_GUSB2RHBCTL_OVRD_L1TIMEOUT_SHFT                                        0

#define HWIO_USB3_PRI_DCFG_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc700)
#define HWIO_USB3_PRI_DCFG_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc700)
#define HWIO_USB3_PRI_DCFG_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc700)
#define HWIO_USB3_PRI_DCFG_RMSK                                                                          0xfff3ff
#define HWIO_USB3_PRI_DCFG_POR                                                                         0x00080004
#define HWIO_USB3_PRI_DCFG_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_DCFG_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_DCFG_IN                    \
                in_dword(HWIO_USB3_PRI_DCFG_ADDR)
#define HWIO_USB3_PRI_DCFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DCFG_ADDR, m)
#define HWIO_USB3_PRI_DCFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DCFG_ADDR,v)
#define HWIO_USB3_PRI_DCFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DCFG_ADDR,m,v,HWIO_USB3_PRI_DCFG_IN)
#define HWIO_USB3_PRI_DCFG_IGNSTRMPP_BMSK                                                                0x800000
#define HWIO_USB3_PRI_DCFG_IGNSTRMPP_SHFT                                                                      23
#define HWIO_USB3_PRI_DCFG_LPMCAP_BMSK                                                                   0x400000
#define HWIO_USB3_PRI_DCFG_LPMCAP_SHFT                                                                         22
#define HWIO_USB3_PRI_DCFG_NUMP_BMSK                                                                     0x3e0000
#define HWIO_USB3_PRI_DCFG_NUMP_SHFT                                                                           17
#define HWIO_USB3_PRI_DCFG_INTRNUM_BMSK                                                                   0x1f000
#define HWIO_USB3_PRI_DCFG_INTRNUM_SHFT                                                                        12
#define HWIO_USB3_PRI_DCFG_DEVADDR_BMSK                                                                     0x3f8
#define HWIO_USB3_PRI_DCFG_DEVADDR_SHFT                                                                         3
#define HWIO_USB3_PRI_DCFG_DEVSPD_BMSK                                                                        0x7
#define HWIO_USB3_PRI_DCFG_DEVSPD_SHFT                                                                          0
#define HWIO_USB3_PRI_DCFG_DEVSPD_HIGHSPEED_FVAL                                                              0x0
#define HWIO_USB3_PRI_DCFG_DEVSPD_FULLSPEED_FVAL                                                              0x1
#define HWIO_USB3_PRI_DCFG_DEVSPD_SUPERSPEED_FVAL                                                             0x4

#define HWIO_USB3_PRI_DCTL_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc704)
#define HWIO_USB3_PRI_DCTL_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc704)
#define HWIO_USB3_PRI_DCTL_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc704)
#define HWIO_USB3_PRI_DCTL_RMSK                                                                        0xdfff1ffe
#define HWIO_USB3_PRI_DCTL_POR                                                                         0x00f00000
#define HWIO_USB3_PRI_DCTL_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_DCTL_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_DCTL_IN                    \
                in_dword(HWIO_USB3_PRI_DCTL_ADDR)
#define HWIO_USB3_PRI_DCTL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DCTL_ADDR, m)
#define HWIO_USB3_PRI_DCTL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DCTL_ADDR,v)
#define HWIO_USB3_PRI_DCTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DCTL_ADDR,m,v,HWIO_USB3_PRI_DCTL_IN)
#define HWIO_USB3_PRI_DCTL_RUN_STOP_BMSK                                                               0x80000000
#define HWIO_USB3_PRI_DCTL_RUN_STOP_SHFT                                                                       31
#define HWIO_USB3_PRI_DCTL_CSFTRST_BMSK                                                                0x40000000
#define HWIO_USB3_PRI_DCTL_CSFTRST_SHFT                                                                        30
#define HWIO_USB3_PRI_DCTL_HIRDTHRES_BMSK                                                              0x1f000000
#define HWIO_USB3_PRI_DCTL_HIRDTHRES_SHFT                                                                      24
#define HWIO_USB3_PRI_DCTL_LPM_NYET_THRES_BMSK                                                           0xf00000
#define HWIO_USB3_PRI_DCTL_LPM_NYET_THRES_SHFT                                                                 20
#define HWIO_USB3_PRI_DCTL_KEEPCONNECT_BMSK                                                               0x80000
#define HWIO_USB3_PRI_DCTL_KEEPCONNECT_SHFT                                                                    19
#define HWIO_USB3_PRI_DCTL_L1HIBERNATIONEN_BMSK                                                           0x40000
#define HWIO_USB3_PRI_DCTL_L1HIBERNATIONEN_SHFT                                                                18
#define HWIO_USB3_PRI_DCTL_CRS_BMSK                                                                       0x20000
#define HWIO_USB3_PRI_DCTL_CRS_SHFT                                                                            17
#define HWIO_USB3_PRI_DCTL_CSS_BMSK                                                                       0x10000
#define HWIO_USB3_PRI_DCTL_CSS_SHFT                                                                            16
#define HWIO_USB3_PRI_DCTL_INITU2ENA_BMSK                                                                  0x1000
#define HWIO_USB3_PRI_DCTL_INITU2ENA_SHFT                                                                      12
#define HWIO_USB3_PRI_DCTL_ACCEPTU2ENA_BMSK                                                                 0x800
#define HWIO_USB3_PRI_DCTL_ACCEPTU2ENA_SHFT                                                                    11
#define HWIO_USB3_PRI_DCTL_INITU1ENA_BMSK                                                                   0x400
#define HWIO_USB3_PRI_DCTL_INITU1ENA_SHFT                                                                      10
#define HWIO_USB3_PRI_DCTL_ACCEPTU1ENA_BMSK                                                                 0x200
#define HWIO_USB3_PRI_DCTL_ACCEPTU1ENA_SHFT                                                                     9
#define HWIO_USB3_PRI_DCTL_ULSTCHNGREQ_BMSK                                                                 0x1e0
#define HWIO_USB3_PRI_DCTL_ULSTCHNGREQ_SHFT                                                                     5
#define HWIO_USB3_PRI_DCTL_TSTCTL_BMSK                                                                       0x1e
#define HWIO_USB3_PRI_DCTL_TSTCTL_SHFT                                                                          1

#define HWIO_USB3_PRI_DEVTEN_ADDR                                                                      (USB3_PRI_DWC_USB3_REG_BASE      + 0xc708)
#define HWIO_USB3_PRI_DEVTEN_PHYS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc708)
#define HWIO_USB3_PRI_DEVTEN_OFFS                                                                      (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc708)
#define HWIO_USB3_PRI_DEVTEN_RMSK                                                                         0x153ff
#define HWIO_USB3_PRI_DEVTEN_POR                                                                       0x00000000
#define HWIO_USB3_PRI_DEVTEN_POR_RMSK                                                                  0xffffffff
#define HWIO_USB3_PRI_DEVTEN_ATTR                                                                                   0x3
#define HWIO_USB3_PRI_DEVTEN_IN                    \
                in_dword(HWIO_USB3_PRI_DEVTEN_ADDR)
#define HWIO_USB3_PRI_DEVTEN_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DEVTEN_ADDR, m)
#define HWIO_USB3_PRI_DEVTEN_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DEVTEN_ADDR,v)
#define HWIO_USB3_PRI_DEVTEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEVTEN_ADDR,m,v,HWIO_USB3_PRI_DEVTEN_IN)
#define HWIO_USB3_PRI_DEVTEN_ECCERREN_BMSK                                                                0x10000
#define HWIO_USB3_PRI_DEVTEN_ECCERREN_SHFT                                                                     16
#define HWIO_USB3_PRI_DEVTEN_L1WKUPEVTEN_BMSK                                                              0x4000
#define HWIO_USB3_PRI_DEVTEN_L1WKUPEVTEN_SHFT                                                                  14
#define HWIO_USB3_PRI_DEVTEN_VENDEVTSTRCVDEN_BMSK                                                          0x1000
#define HWIO_USB3_PRI_DEVTEN_VENDEVTSTRCVDEN_SHFT                                                              12
#define HWIO_USB3_PRI_DEVTEN_ERRTICERREVTEN_BMSK                                                            0x200
#define HWIO_USB3_PRI_DEVTEN_ERRTICERREVTEN_SHFT                                                                9
#define HWIO_USB3_PRI_DEVTEN_L1SUSPEN_BMSK                                                                  0x100
#define HWIO_USB3_PRI_DEVTEN_L1SUSPEN_SHFT                                                                      8
#define HWIO_USB3_PRI_DEVTEN_SOFTEVTEN_BMSK                                                                  0x80
#define HWIO_USB3_PRI_DEVTEN_SOFTEVTEN_SHFT                                                                     7
#define HWIO_USB3_PRI_DEVTEN_U3L2L1SUSPEN_BMSK                                                               0x40
#define HWIO_USB3_PRI_DEVTEN_U3L2L1SUSPEN_SHFT                                                                  6
#define HWIO_USB3_PRI_DEVTEN_HIBERNATIONREQEVTEN_BMSK                                                        0x20
#define HWIO_USB3_PRI_DEVTEN_HIBERNATIONREQEVTEN_SHFT                                                           5
#define HWIO_USB3_PRI_DEVTEN_WKUPEVTEN_BMSK                                                                  0x10
#define HWIO_USB3_PRI_DEVTEN_WKUPEVTEN_SHFT                                                                     4
#define HWIO_USB3_PRI_DEVTEN_ULSTCNGEN_BMSK                                                                   0x8
#define HWIO_USB3_PRI_DEVTEN_ULSTCNGEN_SHFT                                                                     3
#define HWIO_USB3_PRI_DEVTEN_CONNECTDONEEVTEN_BMSK                                                            0x4
#define HWIO_USB3_PRI_DEVTEN_CONNECTDONEEVTEN_SHFT                                                              2
#define HWIO_USB3_PRI_DEVTEN_USBRSTEVTEN_BMSK                                                                 0x2
#define HWIO_USB3_PRI_DEVTEN_USBRSTEVTEN_SHFT                                                                   1
#define HWIO_USB3_PRI_DEVTEN_DISSCONNEVTEN_BMSK                                                               0x1
#define HWIO_USB3_PRI_DEVTEN_DISSCONNEVTEN_SHFT                                                                 0

#define HWIO_USB3_PRI_DSTS_ADDR                                                                        (USB3_PRI_DWC_USB3_REG_BASE      + 0xc70c)
#define HWIO_USB3_PRI_DSTS_PHYS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc70c)
#define HWIO_USB3_PRI_DSTS_OFFS                                                                        (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc70c)
#define HWIO_USB3_PRI_DSTS_RMSK                                                                        0x33ffffff
#define HWIO_USB3_PRI_DSTS_POR                                                                         0x00d20004
#define HWIO_USB3_PRI_DSTS_POR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_DSTS_ATTR                                                                                     0x3
#define HWIO_USB3_PRI_DSTS_IN                    \
                in_dword(HWIO_USB3_PRI_DSTS_ADDR)
#define HWIO_USB3_PRI_DSTS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DSTS_ADDR, m)
#define HWIO_USB3_PRI_DSTS_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DSTS_ADDR,v)
#define HWIO_USB3_PRI_DSTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DSTS_ADDR,m,v,HWIO_USB3_PRI_DSTS_IN)
#define HWIO_USB3_PRI_DSTS_DCNRD_BMSK                                                                  0x20000000
#define HWIO_USB3_PRI_DSTS_DCNRD_SHFT                                                                          29
#define HWIO_USB3_PRI_DSTS_SRE_BMSK                                                                    0x10000000
#define HWIO_USB3_PRI_DSTS_SRE_SHFT                                                                            28
#define HWIO_USB3_PRI_DSTS_RSS_BMSK                                                                     0x2000000
#define HWIO_USB3_PRI_DSTS_RSS_SHFT                                                                            25
#define HWIO_USB3_PRI_DSTS_SSS_BMSK                                                                     0x1000000
#define HWIO_USB3_PRI_DSTS_SSS_SHFT                                                                            24
#define HWIO_USB3_PRI_DSTS_COREIDLE_BMSK                                                                 0x800000
#define HWIO_USB3_PRI_DSTS_COREIDLE_SHFT                                                                       23
#define HWIO_USB3_PRI_DSTS_DEVCTRLHLT_BMSK                                                               0x400000
#define HWIO_USB3_PRI_DSTS_DEVCTRLHLT_SHFT                                                                     22
#define HWIO_USB3_PRI_DSTS_USBLNKST_BMSK                                                                 0x3c0000
#define HWIO_USB3_PRI_DSTS_USBLNKST_SHFT                                                                       18
#define HWIO_USB3_PRI_DSTS_RXFIFOEMPTY_BMSK                                                               0x20000
#define HWIO_USB3_PRI_DSTS_RXFIFOEMPTY_SHFT                                                                    17
#define HWIO_USB3_PRI_DSTS_SOFFN_BMSK                                                                     0x1fff8
#define HWIO_USB3_PRI_DSTS_SOFFN_SHFT                                                                           3
#define HWIO_USB3_PRI_DSTS_CONNECTSPD_BMSK                                                                    0x7
#define HWIO_USB3_PRI_DSTS_CONNECTSPD_SHFT                                                                      0
#define HWIO_USB3_PRI_DSTS_CONNECTSPD_HIGHSPEED_FVAL                                                          0x0
#define HWIO_USB3_PRI_DSTS_CONNECTSPD_FULLSPEED_FVAL                                                          0x1
#define HWIO_USB3_PRI_DSTS_CONNECTSPD_SUPERSPEED_FVAL                                                         0x4

#define HWIO_USB3_PRI_DGCMDPAR_ADDR                                                                    (USB3_PRI_DWC_USB3_REG_BASE      + 0xc710)
#define HWIO_USB3_PRI_DGCMDPAR_PHYS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc710)
#define HWIO_USB3_PRI_DGCMDPAR_OFFS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc710)
#define HWIO_USB3_PRI_DGCMDPAR_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_DGCMDPAR_POR                                                                     0x00000000
#define HWIO_USB3_PRI_DGCMDPAR_POR_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_DGCMDPAR_ATTR                                                                                 0x3
#define HWIO_USB3_PRI_DGCMDPAR_IN                    \
                in_dword(HWIO_USB3_PRI_DGCMDPAR_ADDR)
#define HWIO_USB3_PRI_DGCMDPAR_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DGCMDPAR_ADDR, m)
#define HWIO_USB3_PRI_DGCMDPAR_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DGCMDPAR_ADDR,v)
#define HWIO_USB3_PRI_DGCMDPAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DGCMDPAR_ADDR,m,v,HWIO_USB3_PRI_DGCMDPAR_IN)
#define HWIO_USB3_PRI_DGCMDPAR_PARAMETER_BMSK                                                          0xffffffff
#define HWIO_USB3_PRI_DGCMDPAR_PARAMETER_SHFT                                                                   0

#define HWIO_USB3_PRI_DGCMD_ADDR                                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0xc714)
#define HWIO_USB3_PRI_DGCMD_PHYS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc714)
#define HWIO_USB3_PRI_DGCMD_OFFS                                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc714)
#define HWIO_USB3_PRI_DGCMD_RMSK                                                                           0xf5ff
#define HWIO_USB3_PRI_DGCMD_POR                                                                        0x00000000
#define HWIO_USB3_PRI_DGCMD_POR_RMSK                                                                   0xffffffff
#define HWIO_USB3_PRI_DGCMD_ATTR                                                                                    0x3
#define HWIO_USB3_PRI_DGCMD_IN                    \
                in_dword(HWIO_USB3_PRI_DGCMD_ADDR)
#define HWIO_USB3_PRI_DGCMD_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DGCMD_ADDR, m)
#define HWIO_USB3_PRI_DGCMD_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DGCMD_ADDR,v)
#define HWIO_USB3_PRI_DGCMD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DGCMD_ADDR,m,v,HWIO_USB3_PRI_DGCMD_IN)
#define HWIO_USB3_PRI_DGCMD_CMDSTATUS_BMSK                                                                 0xf000
#define HWIO_USB3_PRI_DGCMD_CMDSTATUS_SHFT                                                                     12
#define HWIO_USB3_PRI_DGCMD_CMDACT_BMSK                                                                     0x400
#define HWIO_USB3_PRI_DGCMD_CMDACT_SHFT                                                                        10
#define HWIO_USB3_PRI_DGCMD_CMDIOC_BMSK                                                                     0x100
#define HWIO_USB3_PRI_DGCMD_CMDIOC_SHFT                                                                         8
#define HWIO_USB3_PRI_DGCMD_CMDTYP_BMSK                                                                      0xff
#define HWIO_USB3_PRI_DGCMD_CMDTYP_SHFT                                                                         0

#define HWIO_USB3_PRI_DALEPENA_ADDR                                                                    (USB3_PRI_DWC_USB3_REG_BASE      + 0xc720)
#define HWIO_USB3_PRI_DALEPENA_PHYS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0xc720)
#define HWIO_USB3_PRI_DALEPENA_OFFS                                                                    (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0xc720)
#define HWIO_USB3_PRI_DALEPENA_RMSK                                                                    0xffffffff
#define HWIO_USB3_PRI_DALEPENA_POR                                                                     0x00000000
#define HWIO_USB3_PRI_DALEPENA_POR_RMSK                                                                0xffffffff
#define HWIO_USB3_PRI_DALEPENA_ATTR                                                                                 0x3
#define HWIO_USB3_PRI_DALEPENA_IN                    \
                in_dword(HWIO_USB3_PRI_DALEPENA_ADDR)
#define HWIO_USB3_PRI_DALEPENA_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DALEPENA_ADDR, m)
#define HWIO_USB3_PRI_DALEPENA_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DALEPENA_ADDR,v)
#define HWIO_USB3_PRI_DALEPENA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DALEPENA_ADDR,m,v,HWIO_USB3_PRI_DALEPENA_IN)
#define HWIO_USB3_PRI_DALEPENA_USBACTEP_BMSK                                                           0xffffffff
#define HWIO_USB3_PRI_DALEPENA_USBACTEP_SHFT                                                                    0

#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC800 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC800 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC800 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_MAXp                                                        31
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_POR                                                 0x00000000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ATTR                                                             0x3
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_RMSK)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p), mask)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),val)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_ADDR(p),mask,val,HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_INI(p))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR2_PARAMETER_SHFT                                               0

#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC804 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC804 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC804 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_MAXp                                                        31
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_POR                                                 0x00000000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ATTR                                                             0x3
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_RMSK)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p), mask)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),val)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_ADDR(p),mask,val,HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_INI(p))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR1_PARAMETER_SHFT                                               0

#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p)                                             (USB3_PRI_DWC_USB3_REG_BASE      + 0XC808 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PHYS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC808 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OFFS(p)                                             (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC808 + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_MAXp                                                        31
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_POR                                                 0x00000000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_POR_RMSK                                            0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ATTR                                                             0x3
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_RMSK)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p), mask)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),val)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_ADDR(p),mask,val,HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_INI(p))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_BMSK                                      0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMDPAR0_PARAMETER_SHFT                                               0

#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0XC80C + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_PHYS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XC80C + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_OFFS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XC80C + (0x10*(p)))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_RMSK                                                    0xfffffd0f
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_MAXp                                                            31
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_POR                                                     0x00000000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_POR_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ATTR                                                                 0x3
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_RMSK)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p), mask)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),val)
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_ADDR(p),mask,val,HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_INI(p))
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_BMSK                                       0xffff0000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_COMMANDPARAM_SHFT                                               16
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_BMSK                                              0xf000
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDSTATUS_SHFT                                                  12
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_BMSK                                           0x800
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_HIPRI_FORCERM_SHFT                                              11
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_BMSK                                                  0x400
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDACT_SHFT                                                     10
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_BMSK                                                  0x100
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDIOC_SHFT                                                      8
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_BMSK                                                    0xf
#define HWIO_USB3_PRI_DEPCMDPAR2_REGS_p_DEPCMD_CMDTYP_SHFT                                                      0

#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0XCA00 + (0x4*(p)))
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_PHYS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XCA00 + (0x4*(p)))
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_OFFS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XCA00 + (0x4*(p)))
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_RMSK                                                    0xffffffff
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_MAXp                                                             3
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_POR                                                     0x00000000
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_POR_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ATTR                                                                 0x3
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p), HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_RMSK)
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p), mask)
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p),val)
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_ADDR(p),mask,val,HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_INI(p))
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODC_BMSK                                       0xffff0000
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODC_SHFT                                               16
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODI_BMSK                                           0xffff
#define HWIO_USB3_PRI_DEV_IMOD_REGS_p_DEV_IMOD_DEVICE_IMODI_SHFT                                                0

#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ADDR(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE      + 0XD000 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_PHYS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XD000 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_OFFS(p)                                                 (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XD000 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_RMSK                                                        0xffff
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_MAXp                                                             0
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_POR                                                     0x00002626
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_POR_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ATTR                                                                 0x3
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ADDR(p), HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_RMSK)
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ADDR(p), mask)
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ADDR(p),val)
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_ADDR(p),mask,val,HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_INI(p))
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_U1U2_LFPS_EXIT_RX_CLK_BMSK                                  0xff00
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_U1U2_LFPS_EXIT_RX_CLK_SHFT                                       8
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_U1U2_EXIT_RSP_RX_CLK_BMSK                                     0xff
#define HWIO_USB3_PRI_LINK_REGS_p_LU1LFPSRXTIM_U1U2_EXIT_RSP_RX_CLK_SHFT                                        0

#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ADDR(p)                                                (USB3_PRI_DWC_USB3_REG_BASE      + 0XD020 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_PHYS(p)                                                (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XD020 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_OFFS(p)                                                (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XD020 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_RMSK                                                   0x77f00000
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_MAXp                                                            0
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_POR                                                    0x46900000
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ATTR                                                                0x3
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ADDR(p), HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_RMSK)
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ADDR(p), mask)
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ADDR(p),val)
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_ADDR(p),mask,val,HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_INI(p))
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_U1_RESID_TIMER_US_BMSK                                 0x70000000
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_U1_RESID_TIMER_US_SHFT                                         28
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_PM_LC_TIMER_US_BMSK                                     0x7000000
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_PM_LC_TIMER_US_SHFT                                            24
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_PM_ENTRY_TIMER_US_BMSK                                   0xf00000
#define HWIO_USB3_PRI_LINK_REGS_p_LINK_SETTINGS_PM_ENTRY_TIMER_US_SHFT                                         20

#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ADDR(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE      + 0XD024 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_PHYS(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XD024 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_OFFS(p)                                                       (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XD024 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_RMSK                                                          0x308018a0
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_MAXp                                                                   0
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_POR                                                           0x00800080
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ATTR                                                                       0x3
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ADDR(p), HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_RMSK)
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ADDR(p), mask)
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ADDR(p),val)
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_ADDR(p),mask,val,HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_INI(p))
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_SUPPORT_P4_PG_BMSK                                            0x20000000
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_SUPPORT_P4_PG_SHFT                                                    29
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_SUPPORT_P4_BMSK                                               0x10000000
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_SUPPORT_P4_SHFT                                                       28
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_DISRXDET_LTSSM_TIMER_OVRRD_BMSK                                 0x800000
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_DISRXDET_LTSSM_TIMER_OVRRD_SHFT                                       23
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_U2P3CPMOK_BMSK                                                    0x1000
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_U2P3CPMOK_SHFT                                                        12
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_EN_RESET_PIPE_AFTER_PHY_MUX_BMSK                                   0x800
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_EN_RESET_PIPE_AFTER_PHY_MUX_SHFT                                      11
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_MASK_PIPE_RESET_BMSK                                                0x80
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_MASK_PIPE_RESET_SHFT                                                   7
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_NO_UX_EXIT_P0_TRANS_BMSK                                            0x20
#define HWIO_USB3_PRI_LINK_REGS_p_LLUCTL_NO_UX_EXIT_P0_TRANS_SHFT                                               5

#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ADDR(p)                                                  (USB3_PRI_DWC_USB3_REG_BASE      + 0XD028 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_PHYS(p)                                                  (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XD028 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_OFFS(p)                                                  (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XD028 + (0x80*(p)))
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_RMSK                                                       0x3ffc00
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_MAXp                                                              0
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_POR                                                      0x00000c00
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ATTR                                                                  0x3
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ADDR(p), HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_RMSK)
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ADDR(p), mask)
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ADDR(p),val)
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_ADDR(p),mask,val,HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_INI(p))
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_P3CPMP4_RESIDENCY_BMSK                                     0x3ffc00
#define HWIO_USB3_PRI_LINK_REGS_p_LPTMDPDELAY_P3CPMP4_RESIDENCY_SHFT                                           10

#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ADDR(p)                                                   (USB3_PRI_DWC_USB3_REG_BASE      + 0XD800 + (0x4*(p)))
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_PHYS(p)                                                   (USB3_PRI_DWC_USB3_REG_BASE_PHYS + 0XD800 + (0x4*(p)))
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_OFFS(p)                                                   (USB3_PRI_DWC_USB3_REG_BASE_OFFS + 0XD800 + (0x4*(p)))
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_RMSK                                                             0x8
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_MAXp                                                               0
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_POR                                                       0x00000000
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ATTR                                                                   0x3
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_INI(p)                \
                in_dword_masked(HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ADDR(p), HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_RMSK)
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_INMI(p,mask)        \
                in_dword_masked(HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ADDR(p), mask)
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_OUTI(p,val)        \
                out_dword(HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ADDR(p),val)
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_OUTMI(p,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_ADDR(p),mask,val,HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_INI(p))
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_TPCFG_TOUT_CTRL_BMSK                                             0x8
#define HWIO_USB3_PRI_RHBDBG_REGS_p_U3RHBDBG_TPCFG_TOUT_CTRL_SHFT                                               3

/*----------------------------------------------------------------------------
 * MODULE: USB3_PRI_USB30_QSRAM_REGS
 *--------------------------------------------------------------------------*/

#define USB3_PRI_USB30_QSRAM_REGS_REG_BASE                (USB3_PRI_USB30_PRIM_BASE      + 0x000fc000)
#define USB3_PRI_USB30_QSRAM_REGS_REG_BASE_SIZE           0x100
#define USB3_PRI_USB30_QSRAM_REGS_REG_BASE_USED           0xfc
#define USB3_PRI_USB30_QSRAM_REGS_REG_BASE_PHYS           (USB3_PRI_USB30_PRIM_BASE_PHYS + 0x000fc000)
#define USB3_PRI_USB30_QSRAM_REGS_REG_BASE_OFFS           0x000fc000

#define HWIO_USB3_PRI_QSRAM_REG_n_ADDR(n)                 (USB3_PRI_USB30_QSRAM_REGS_REG_BASE      + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_QSRAM_REG_n_PHYS(n)                 (USB3_PRI_USB30_QSRAM_REGS_REG_BASE_PHYS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_QSRAM_REG_n_OFFS(n)                 (USB3_PRI_USB30_QSRAM_REGS_REG_BASE_OFFS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_QSRAM_REG_n_RMSK                    0xffffffff
#define HWIO_USB3_PRI_QSRAM_REG_n_MAXn                            63
#define HWIO_USB3_PRI_QSRAM_REG_n_POR                     0x00000000
#define HWIO_USB3_PRI_QSRAM_REG_n_POR_RMSK                0xffffffff
#define HWIO_USB3_PRI_QSRAM_REG_n_ATTR                                 0x3
#define HWIO_USB3_PRI_QSRAM_REG_n_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_QSRAM_REG_n_ADDR(n), HWIO_USB3_PRI_QSRAM_REG_n_RMSK)
#define HWIO_USB3_PRI_QSRAM_REG_n_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_QSRAM_REG_n_ADDR(n), mask)
#define HWIO_USB3_PRI_QSRAM_REG_n_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_QSRAM_REG_n_ADDR(n),val)
#define HWIO_USB3_PRI_QSRAM_REG_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_QSRAM_REG_n_ADDR(n),mask,val,HWIO_USB3_PRI_QSRAM_REG_n_INI(n))
#define HWIO_USB3_PRI_QSRAM_REG_n_QSRAM_REG_BMSK          0xffffffff
#define HWIO_USB3_PRI_QSRAM_REG_n_QSRAM_REG_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_PRI_USB30_QSCRATCH
 *--------------------------------------------------------------------------*/

#define USB3_PRI_USB30_QSCRATCH_REG_BASE                                                           (USB3_PRI_USB30_PRIM_BASE      + 0x000f8800)
#define USB3_PRI_USB30_QSCRATCH_REG_BASE_SIZE                                                      0x400
#define USB3_PRI_USB30_QSCRATCH_REG_BASE_USED                                                      0x1c4
#define USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS                                                      (USB3_PRI_USB30_PRIM_BASE_PHYS + 0x000f8800)
#define USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS                                                      0x000f8800

#define HWIO_USB3_PRI_IPCAT_REG_ADDR                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x0)
#define HWIO_USB3_PRI_IPCAT_REG_PHYS                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_PRI_IPCAT_REG_OFFS                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_PRI_IPCAT_REG_RMSK                                                               0xffffffff
#define HWIO_USB3_PRI_IPCAT_REG_POR                                                                0x10260008
#define HWIO_USB3_PRI_IPCAT_REG_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_IPCAT_REG_ATTR                                                                            0x1
#define HWIO_USB3_PRI_IPCAT_REG_IN                    \
                in_dword(HWIO_USB3_PRI_IPCAT_REG_ADDR)
#define HWIO_USB3_PRI_IPCAT_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_IPCAT_REG_ADDR, m)
#define HWIO_USB3_PRI_IPCAT_REG_MAJOR_BMSK                                                         0xf0000000
#define HWIO_USB3_PRI_IPCAT_REG_MAJOR_SHFT                                                                 28
#define HWIO_USB3_PRI_IPCAT_REG_MINOR_BMSK                                                          0xfff0000
#define HWIO_USB3_PRI_IPCAT_REG_MINOR_SHFT                                                                 16
#define HWIO_USB3_PRI_IPCAT_REG_STEP_BMSK                                                              0xffff
#define HWIO_USB3_PRI_IPCAT_REG_STEP_SHFT                                                                   0

#define HWIO_USB3_PRI_CTRL_REG_ADDR                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x4)
#define HWIO_USB3_PRI_CTRL_REG_PHYS                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_PRI_CTRL_REG_OFFS                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_PRI_CTRL_REG_RMSK                                                                     0x3ff
#define HWIO_USB3_PRI_CTRL_REG_POR                                                                 0x00000190
#define HWIO_USB3_PRI_CTRL_REG_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_CTRL_REG_ATTR                                                                             0x3
#define HWIO_USB3_PRI_CTRL_REG_IN                    \
                in_dword(HWIO_USB3_PRI_CTRL_REG_ADDR)
#define HWIO_USB3_PRI_CTRL_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CTRL_REG_ADDR, m)
#define HWIO_USB3_PRI_CTRL_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_CTRL_REG_ADDR,v)
#define HWIO_USB3_PRI_CTRL_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_CTRL_REG_ADDR,m,v,HWIO_USB3_PRI_CTRL_REG_IN)
#define HWIO_USB3_PRI_CTRL_REG_BC_XCVR_SELECT_BMSK                                                      0x300
#define HWIO_USB3_PRI_CTRL_REG_BC_XCVR_SELECT_SHFT                                                          8
#define HWIO_USB3_PRI_CTRL_REG_BC_TERM_SELECT_BMSK                                                       0x80
#define HWIO_USB3_PRI_CTRL_REG_BC_TERM_SELECT_SHFT                                                          7
#define HWIO_USB3_PRI_CTRL_REG_BC_TX_VALID_BMSK                                                          0x40
#define HWIO_USB3_PRI_CTRL_REG_BC_TX_VALID_SHFT                                                             6
#define HWIO_USB3_PRI_CTRL_REG_BC_OPMODE_BMSK                                                            0x30
#define HWIO_USB3_PRI_CTRL_REG_BC_OPMODE_SHFT                                                               4
#define HWIO_USB3_PRI_CTRL_REG_BC_DMPULLDOWN_BMSK                                                         0x8
#define HWIO_USB3_PRI_CTRL_REG_BC_DMPULLDOWN_SHFT                                                           3
#define HWIO_USB3_PRI_CTRL_REG_BC_DPPULLDOWN_BMSK                                                         0x4
#define HWIO_USB3_PRI_CTRL_REG_BC_DPPULLDOWN_SHFT                                                           2
#define HWIO_USB3_PRI_CTRL_REG_BC_IDPULLUP_BMSK                                                           0x2
#define HWIO_USB3_PRI_CTRL_REG_BC_IDPULLUP_SHFT                                                             1
#define HWIO_USB3_PRI_CTRL_REG_BC_SEL_BMSK                                                                0x1
#define HWIO_USB3_PRI_CTRL_REG_BC_SEL_SHFT                                                                  0

#define HWIO_USB3_PRI_GENERAL_CFG_ADDR                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x8)
#define HWIO_USB3_PRI_GENERAL_CFG_PHYS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_PRI_GENERAL_CFG_OFFS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_PRI_GENERAL_CFG_RMSK                                                                  0x30f
#define HWIO_USB3_PRI_GENERAL_CFG_POR                                                              0x00000004
#define HWIO_USB3_PRI_GENERAL_CFG_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_GENERAL_CFG_ATTR                                                                          0x3
#define HWIO_USB3_PRI_GENERAL_CFG_IN                    \
                in_dword(HWIO_USB3_PRI_GENERAL_CFG_ADDR)
#define HWIO_USB3_PRI_GENERAL_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_GENERAL_CFG_ADDR, m)
#define HWIO_USB3_PRI_GENERAL_CFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_GENERAL_CFG_ADDR,v)
#define HWIO_USB3_PRI_GENERAL_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_GENERAL_CFG_ADDR,m,v,HWIO_USB3_PRI_GENERAL_CFG_IN)
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_BMSK                                           0x200
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_SET_PHYSTATUS_SW_SHFT                                               9
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_DIS_BMSK                                                0x100
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_DIS_SHFT                                                    8
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_DIS_PIPE_UTMI_CLK_EN_FVAL                                 0x0
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_DIS_PIPE_UTMI_CLK_DISABLE_FVAL                            0x1
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_PHYSTATUS_SW_BMSK                                                 0x8
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_PHYSTATUS_SW_SHFT                                                   3
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_PHYSTATUS_SW_NO_SW_OVERRIDE_FVAL                                  0x0
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE3_PHYSTATUS_SW_PHYSTATUS_SW_OVVERRIDE_FVAL                          0x1
#define HWIO_USB3_PRI_GENERAL_CFG_QSRAM_EN_BMSK                                                           0x4
#define HWIO_USB3_PRI_GENERAL_CFG_QSRAM_EN_SHFT                                                             2
#define HWIO_USB3_PRI_GENERAL_CFG_QSRAM_EN_QSRAM_DISABLED_FVAL                                            0x0
#define HWIO_USB3_PRI_GENERAL_CFG_QSRAM_EN_QSRAM_ENABLED_FVAL                                             0x1
#define HWIO_USB3_PRI_GENERAL_CFG_DBM_EN_BMSK                                                             0x2
#define HWIO_USB3_PRI_GENERAL_CFG_DBM_EN_SHFT                                                               1
#define HWIO_USB3_PRI_GENERAL_CFG_DBM_EN_DBM_DISABLED_FVAL                                                0x0
#define HWIO_USB3_PRI_GENERAL_CFG_DBM_EN_DBM_ENABLED_FVAL                                                 0x1
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_SEL_BMSK                                                  0x1
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SHFT                                                    0
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SELECT_PIPE3_CLOCK_FVAL                               0x0
#define HWIO_USB3_PRI_GENERAL_CFG_PIPE_UTMI_CLK_SEL_SELECT_UTMI_CLOCK_FVAL                                0x1

#define HWIO_USB3_PRI_RAM1_REG_ADDR                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0xc)
#define HWIO_USB3_PRI_RAM1_REG_PHYS                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_PRI_RAM1_REG_OFFS                                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_PRI_RAM1_REG_RMSK                                                                       0x5
#define HWIO_USB3_PRI_RAM1_REG_POR                                                                 0x00000000
#define HWIO_USB3_PRI_RAM1_REG_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_RAM1_REG_ATTR                                                                             0x3
#define HWIO_USB3_PRI_RAM1_REG_IN                    \
                in_dword(HWIO_USB3_PRI_RAM1_REG_ADDR)
#define HWIO_USB3_PRI_RAM1_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_RAM1_REG_ADDR, m)
#define HWIO_USB3_PRI_RAM1_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_RAM1_REG_ADDR,v)
#define HWIO_USB3_PRI_RAM1_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_RAM1_REG_ADDR,m,v,HWIO_USB3_PRI_RAM1_REG_IN)
#define HWIO_USB3_PRI_RAM1_REG_RAM13_EN_BMSK                                                              0x4
#define HWIO_USB3_PRI_RAM1_REG_RAM13_EN_SHFT                                                                2
#define HWIO_USB3_PRI_RAM1_REG_RAM13_EN_RAM13_DISABLED_FVAL                                               0x0
#define HWIO_USB3_PRI_RAM1_REG_RAM13_EN_RAM13_ENABLED_FVAL                                                0x1
#define HWIO_USB3_PRI_RAM1_REG_RAM11_EN_BMSK                                                              0x1
#define HWIO_USB3_PRI_RAM1_REG_RAM11_EN_SHFT                                                                0
#define HWIO_USB3_PRI_RAM1_REG_RAM11_EN_RAM11_DISABLED_FVAL                                               0x0
#define HWIO_USB3_PRI_RAM1_REG_RAM11_EN_RAM11_ENABLED_FVAL                                                0x1

#define HWIO_USB3_PRI_HS_PHY_CTRL_ADDR                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x10)
#define HWIO_USB3_PRI_HS_PHY_CTRL_PHYS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_PRI_HS_PHY_CTRL_OFFS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_PRI_HS_PHY_CTRL_RMSK                                                             0x1010000f
#define HWIO_USB3_PRI_HS_PHY_CTRL_POR                                                              0x10000000
#define HWIO_USB3_PRI_HS_PHY_CTRL_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_HS_PHY_CTRL_ATTR                                                                          0x3
#define HWIO_USB3_PRI_HS_PHY_CTRL_IN                    \
                in_dword(HWIO_USB3_PRI_HS_PHY_CTRL_ADDR)
#define HWIO_USB3_PRI_HS_PHY_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HS_PHY_CTRL_ADDR, m)
#define HWIO_USB3_PRI_HS_PHY_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_HS_PHY_CTRL_ADDR,v)
#define HWIO_USB3_PRI_HS_PHY_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_HS_PHY_CTRL_ADDR,m,v,HWIO_USB3_PRI_HS_PHY_CTRL_IN)
#define HWIO_USB3_PRI_HS_PHY_CTRL_SW_SESSVLD_SEL_BMSK                                              0x10000000
#define HWIO_USB3_PRI_HS_PHY_CTRL_SW_SESSVLD_SEL_SHFT                                                      28
#define HWIO_USB3_PRI_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_BMSK                                           0x100000
#define HWIO_USB3_PRI_HS_PHY_CTRL_UTMI_OTG_VBUS_VALID_SHFT                                                 20
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_SEL_BMSK                                         0xc
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_SEL_SHFT                                           2
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_EN_BMSK                                          0x2
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_EN_SHFT                                            1
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_OVERRIDE_BMSK                                    0x1
#define HWIO_USB3_PRI_HS_PHY_CTRL_USB30_HS_PHY_PORTRESET_OVERRIDE_SHFT                                      0

#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_ADDR                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1c)
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_PHYS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_OFFS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_RMSK                                                          0x700
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_POR                                                      0x00000000
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_ATTR                                                                  0x1
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_IN                    \
                in_dword(HWIO_USB3_PRI_CHARGING_DET_OUTPUT_ADDR)
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_UTMI_LINESTATE_SYNC_MODE_BMSK                                 0x400
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_UTMI_LINESTATE_SYNC_MODE_SHFT                                    10
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_LINESTATE_BMSK                                                0x300
#define HWIO_USB3_PRI_CHARGING_DET_OUTPUT_LINESTATE_SHFT                                                    8

#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_ADDR                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x20)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_PHYS                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_OFFS                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_RMSK                                                            0x1000
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_POR                                                         0x00000000
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_ATTR                                                                     0x3
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_IN                    \
                in_dword(HWIO_USB3_PRI_ALT_INTERRUPT_EN_ADDR)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_ALT_INTERRUPT_EN_ADDR, m)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_OUT(v)            \
                out_dword(HWIO_USB3_PRI_ALT_INTERRUPT_EN_ADDR,v)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_ALT_INTERRUPT_EN_ADDR,m,v,HWIO_USB3_PRI_ALT_INTERRUPT_EN_IN)
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_LINESTATE_INTEN_BMSK                                            0x1000
#define HWIO_USB3_PRI_ALT_INTERRUPT_EN_LINESTATE_INTEN_SHFT                                                12

#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ADDR                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x24)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_PHYS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_OFFS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_RMSK                                                             0x1000
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_POR                                                          0x00000000
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ATTR                                                                      0x3
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_IN                    \
                in_dword(HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ADDR)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ADDR, m)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_OUT(v)            \
                out_dword(HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ADDR,v)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_HS_PHY_IRQ_STAT_ADDR,m,v,HWIO_USB3_PRI_HS_PHY_IRQ_STAT_IN)
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_BMSK                                            0x1000
#define HWIO_USB3_PRI_HS_PHY_IRQ_STAT_LINESTATE_INTLCH_SHFT                                                12

#define HWIO_USB3_PRI_CGCTL_REG_ADDR                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x28)
#define HWIO_USB3_PRI_CGCTL_REG_PHYS                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_PRI_CGCTL_REG_OFFS                                                               (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_PRI_CGCTL_REG_RMSK                                                                    0x1ee
#define HWIO_USB3_PRI_CGCTL_REG_POR                                                                0x00000000
#define HWIO_USB3_PRI_CGCTL_REG_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_CGCTL_REG_ATTR                                                                            0x3
#define HWIO_USB3_PRI_CGCTL_REG_IN                    \
                in_dword(HWIO_USB3_PRI_CGCTL_REG_ADDR)
#define HWIO_USB3_PRI_CGCTL_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_CGCTL_REG_ADDR, m)
#define HWIO_USB3_PRI_CGCTL_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_CGCTL_REG_ADDR,v)
#define HWIO_USB3_PRI_CGCTL_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_CGCTL_REG_ADDR,m,v,HWIO_USB3_PRI_CGCTL_REG_IN)
#define HWIO_USB3_PRI_CGCTL_REG_DBM_REGFILE_CGC_EN_N_BMSK                                               0x100
#define HWIO_USB3_PRI_CGCTL_REG_DBM_REGFILE_CGC_EN_N_SHFT                                                   8
#define HWIO_USB3_PRI_CGCTL_REG_QSCRATCH_CLK_CGC_EN_N_BMSK                                               0x80
#define HWIO_USB3_PRI_CGCTL_REG_QSCRATCH_CLK_CGC_EN_N_SHFT                                                  7
#define HWIO_USB3_PRI_CGCTL_REG_LSP_DBC_CGC_EN_N_BMSK                                                    0x40
#define HWIO_USB3_PRI_CGCTL_REG_LSP_DBC_CGC_EN_N_SHFT                                                       6
#define HWIO_USB3_PRI_CGCTL_REG_LSP_CGC_EN_N_BMSK                                                        0x20
#define HWIO_USB3_PRI_CGCTL_REG_LSP_CGC_EN_N_SHFT                                                           5
#define HWIO_USB3_PRI_CGCTL_REG_QCTDD02482169_FIX_DIS_BMSK                                                0x8
#define HWIO_USB3_PRI_CGCTL_REG_QCTDD02482169_FIX_DIS_SHFT                                                  3
#define HWIO_USB3_PRI_CGCTL_REG_BAM_CGC_EN_BMSK                                                           0x4
#define HWIO_USB3_PRI_CGCTL_REG_BAM_CGC_EN_SHFT                                                             2
#define HWIO_USB3_PRI_CGCTL_REG_DBM_FSM_EN_BMSK                                                           0x2
#define HWIO_USB3_PRI_CGCTL_REG_DBM_FSM_EN_SHFT                                                             1

#define HWIO_USB3_PRI_DBG_BUS_REG_ADDR                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x2c)
#define HWIO_USB3_PRI_DBG_BUS_REG_PHYS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_PRI_DBG_BUS_REG_OFFS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_PRI_DBG_BUS_REG_RMSK                                                              0xffff1f1
#define HWIO_USB3_PRI_DBG_BUS_REG_POR                                                              0x00000000
#define HWIO_USB3_PRI_DBG_BUS_REG_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_DBG_BUS_REG_ATTR                                                                          0x3
#define HWIO_USB3_PRI_DBG_BUS_REG_IN                    \
                in_dword(HWIO_USB3_PRI_DBG_BUS_REG_ADDR)
#define HWIO_USB3_PRI_DBG_BUS_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBG_BUS_REG_ADDR, m)
#define HWIO_USB3_PRI_DBG_BUS_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBG_BUS_REG_ADDR,v)
#define HWIO_USB3_PRI_DBG_BUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBG_BUS_REG_ADDR,m,v,HWIO_USB3_PRI_DBG_BUS_REG_IN)
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_BMSK                                              0xf000000
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_SHFT                                                     24
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_DISABLED_FVAL                                 0x0
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB3_FVAL                                     0x1
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_FVAL                                     0x2
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_DBM_FVAL                                      0x3
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_CTRL_FVAL                                     0x4
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_GENERAL_FVAL                                  0x5
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_HSIC1_FVAL                                    0x6
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_HSIC2_FVAL                                    0x7
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_P1_FVAL                                  0x8
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_USB2_P2_FVAL                                  0x9
#define HWIO_USB3_PRI_DBG_BUS_REG_GENERAL_DBG_SEL_DEBUG_BUS_GSI_IF_FVAL                                   0xa
#define HWIO_USB3_PRI_DBG_BUS_REG_DBM_DBG_EN_BMSK                                                    0xf00000
#define HWIO_USB3_PRI_DBG_BUS_REG_DBM_DBG_EN_SHFT                                                          20
#define HWIO_USB3_PRI_DBG_BUS_REG_DBM_DBG_SEL_BMSK                                                    0xff000
#define HWIO_USB3_PRI_DBG_BUS_REG_DBM_DBG_SEL_SHFT                                                         12
#define HWIO_USB3_PRI_DBG_BUS_REG_GSI_IF_DBG_SEL_BMSK                                                   0x1f0
#define HWIO_USB3_PRI_DBG_BUS_REG_GSI_IF_DBG_SEL_SHFT                                                       4
#define HWIO_USB3_PRI_DBG_BUS_REG_CTRL_DBG_SEL_BMSK                                                       0x1
#define HWIO_USB3_PRI_DBG_BUS_REG_CTRL_DBG_SEL_SHFT                                                         0

#define HWIO_USB3_PRI_SS_PHY_CTRL_ADDR                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x30)
#define HWIO_USB3_PRI_SS_PHY_CTRL_PHYS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_PRI_SS_PHY_CTRL_OFFS                                                             (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_PRI_SS_PHY_CTRL_RMSK                                                              0x1000000
#define HWIO_USB3_PRI_SS_PHY_CTRL_POR                                                              0x00000000
#define HWIO_USB3_PRI_SS_PHY_CTRL_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_SS_PHY_CTRL_ATTR                                                                          0x3
#define HWIO_USB3_PRI_SS_PHY_CTRL_IN                    \
                in_dword(HWIO_USB3_PRI_SS_PHY_CTRL_ADDR)
#define HWIO_USB3_PRI_SS_PHY_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SS_PHY_CTRL_ADDR, m)
#define HWIO_USB3_PRI_SS_PHY_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_SS_PHY_CTRL_ADDR,v)
#define HWIO_USB3_PRI_SS_PHY_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_SS_PHY_CTRL_ADDR,m,v,HWIO_USB3_PRI_SS_PHY_CTRL_IN)
#define HWIO_USB3_PRI_SS_PHY_CTRL_LANE0_PWR_PRESENT_BMSK                                            0x1000000
#define HWIO_USB3_PRI_SS_PHY_CTRL_LANE0_PWR_PRESENT_SHFT                                                   24

#define HWIO_USB3_PRI_DBG_BUS_DATA_ADDR                                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x34)
#define HWIO_USB3_PRI_DBG_BUS_DATA_PHYS                                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_PRI_DBG_BUS_DATA_OFFS                                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_PRI_DBG_BUS_DATA_RMSK                                                            0xffffffff
#define HWIO_USB3_PRI_DBG_BUS_DATA_POR                                                             0x00000000
#define HWIO_USB3_PRI_DBG_BUS_DATA_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_PRI_DBG_BUS_DATA_ATTR                                                                         0x1
#define HWIO_USB3_PRI_DBG_BUS_DATA_IN                    \
                in_dword(HWIO_USB3_PRI_DBG_BUS_DATA_ADDR)
#define HWIO_USB3_PRI_DBG_BUS_DATA_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBG_BUS_DATA_ADDR, m)
#define HWIO_USB3_PRI_DBG_BUS_DATA_DBG_BUS_BMSK                                                    0xffffffff
#define HWIO_USB3_PRI_DBG_BUS_DATA_DBG_BUS_SHFT                                                             0

#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ADDR                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x58)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_PHYS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_OFFS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_RMSK                                                        0x1fcf03c
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POR                                                        0x00000000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ATTR                                                                    0x3
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_IN                    \
                in_dword(HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ADDR)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ADDR, m)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_OUT(v)            \
                out_dword(HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ADDR,v)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_ADDR,m,v,HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_IN)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_GSI_L1_EXIT_IRQ_STAT_BMSK                             0x1000000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_GSI_L1_EXIT_IRQ_STAT_SHFT                                    24
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_GSI_ERROR_IRQ_STAT_BMSK                                0x800000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_GSI_ERROR_IRQ_STAT_SHFT                                      23
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_BMSK                                 0x400000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_L1_SUSPEND_OUT_IRQ_STAT_SHFT                                       22
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_BMSK                      0x200000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_STAT_SHFT                            21
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_BMSK                               0x100000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_ASYNC_IRQ_STAT_SHFT                                     20
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_BMSK                          0x80000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_ASYNC_IRQ_STAT_SHFT                               19
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_BMSK                                   0x40000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_USB30_LINESTATE_INTSTS_SHFT                                        18
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_BMSK                                  0x8000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_DBM_EP_FIFO_OVERRUN_STAT_SHFT                                      15
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_BMSK                                              0x4000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_PME_IRQ_STAT_SHFT                                                  14
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_BMSK                                       0x2000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L1_IRQ_STAT_SHFT                                           13
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_BMSK                              0x1000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_RX_ELECIDLE_IRQ_STAT_SHFT                                  12
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_BMSK                                         0x20
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_OUT_L2_IRQ_STAT_SHFT                                            5
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_BMSK                                          0x10
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_LPM_IN_L2_IRQ_STAT_SHFT                                             4
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_BMSK                                    0x8
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_OUT_P3_IRQ_STAT_SHFT                                      3
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_BMSK                                     0x4
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_STAT_POWERDOWN_IN_P3_IRQ_STAT_SHFT                                       2

#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ADDR                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x5c)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_PHYS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_OFFS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_RMSK                                                        0x1fcf03c
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POR                                                        0x00000000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ATTR                                                                    0x3
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_IN                    \
                in_dword(HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ADDR)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ADDR, m)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_OUT(v)            \
                out_dword(HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ADDR,v)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_ADDR,m,v,HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_IN)
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_GSI_L1_EXIT_IRQ_MASK_BMSK                             0x1000000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_GSI_L1_EXIT_IRQ_MASK_SHFT                                    24
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_GSI_ERROR_IRQ_MASK_BMSK                                0x800000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_GSI_ERROR_IRQ_MASK_SHFT                                      23
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_BMSK                                 0x400000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_L1_SUSPEND_OUT_IRQ_MASK_SHFT                                       22
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_BMSK                      0x200000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_ASYNC_IRQ_MASK_SHFT                            21
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_BMSK                               0x100000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_ASYNC_IRQ_MASK_SHFT                                     20
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_BMSK                          0x80000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_ASYNC_IRQ_MASK_SHFT                               19
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_BMSK                                     0x40000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_USB30_LINESTATE_MASK_SHFT                                          18
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_BMSK                                  0x8000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_DBM_EP_FIFO_OVERRUN_MASK_SHFT                                      15
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_BMSK                                              0x4000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_PME_IRQ_MASK_SHFT                                                  14
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_BMSK                                       0x2000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L1_IRQ_MASK_SHFT                                           13
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_BMSK                              0x1000
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_RX_ELECIDLE_IRQ_MASK_SHFT                                  12
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_BMSK                                         0x20
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_OUT_L2_IRQ_MASK_SHFT                                            5
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_BMSK                                          0x10
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_LPM_IN_L2_IRQ_MASK_SHFT                                             4
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_BMSK                                    0x8
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_OUT_P3_IRQ_MASK_SHFT                                      3
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_BMSK                                     0x4
#define HWIO_USB3_PRI_PWR_EVNT_IRQ_MASK_POWERDOWN_IN_P3_IRQ_MASK_SHFT                                       2

#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ADDR                                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x60)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_PHYS                                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_OFFS                                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_RMSK                                                           0x131
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_POR                                                       0x00000001
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ATTR                                                                   0x3
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_IN                    \
                in_dword(HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ADDR)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ADDR, m)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ADDR,v)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_ADDR,m,v,HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_IN)
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_BMSK                                            0x100
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SHFT                                                8
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SW_EVENT_BUS_USB_CTRL_FVAL                        0x0
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_SW_EVT_MUX_SEL_SW_EVENT_BUS_DBM_FVAL                             0x1
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_BMSK                                            0x30
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_SHFT                                               4
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_DBM_EVT_FVAL                           0x0
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_DEBUG_BUS_FVAL                         0x1
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_SS_SW_EVT_FVAL                         0x2
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_HW_EVT_MUX_CTRL_HW_EVT_IS_HS_SW_EVT_FVAL                         0x3
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_BMSK                                              0x1
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_SHFT                                                0
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_EVENT_BUS_TOGGLE_FVAL                             0x0
#define HWIO_USB3_PRI_HW_SW_EVT_CTRL_REG_EVENT_BUS_HALT_EVENT_BUS_HALT_FVAL                               0x1

#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_ADDR                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x68)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_PHYS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_OFFS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_RMSK                                                               0x3f
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_POR                                                          0x00000020
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_ATTR                                                                      0x3
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_IN                    \
                in_dword(HWIO_USB3_PRI_FLADJ_30MHZ_REG_ADDR)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_FLADJ_30MHZ_REG_ADDR, m)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_FLADJ_30MHZ_REG_ADDR,v)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_FLADJ_30MHZ_REG_ADDR,m,v,HWIO_USB3_PRI_FLADJ_30MHZ_REG_IN)
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_BMSK                                             0x3f
#define HWIO_USB3_PRI_FLADJ_30MHZ_REG_FLADJ_30MHZ_VALUE_SHFT                                                0

#define HWIO_USB3_PRI_M_AW_USER_REG_ADDR                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x6c)
#define HWIO_USB3_PRI_M_AW_USER_REG_PHYS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_PRI_M_AW_USER_REG_OFFS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_PRI_M_AW_USER_REG_RMSK                                                                0x97f
#define HWIO_USB3_PRI_M_AW_USER_REG_POR                                                            0x00000122
#define HWIO_USB3_PRI_M_AW_USER_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_M_AW_USER_REG_ATTR                                                                        0x3
#define HWIO_USB3_PRI_M_AW_USER_REG_IN                    \
                in_dword(HWIO_USB3_PRI_M_AW_USER_REG_ADDR)
#define HWIO_USB3_PRI_M_AW_USER_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_M_AW_USER_REG_ADDR, m)
#define HWIO_USB3_PRI_M_AW_USER_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_M_AW_USER_REG_ADDR,v)
#define HWIO_USB3_PRI_M_AW_USER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_M_AW_USER_REG_ADDR,m,v,HWIO_USB3_PRI_M_AW_USER_REG_IN)
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_MEMTYPE_1_SEL_BMSK                                               0x800
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_MEMTYPE_1_SEL_SHFT                                                  11
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_NOALLOACATE_BMSK                                                 0x100
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_NOALLOACATE_SHFT                                                     8
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_MEMTYPE_BMSK                                                      0x70
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_MEMTYPE_SHFT                                                         4
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_CACHE_BMSK                                                         0xf
#define HWIO_USB3_PRI_M_AW_USER_REG_AW_CACHE_SHFT                                                           0

#define HWIO_USB3_PRI_M_AR_USER_REG_ADDR                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x70)
#define HWIO_USB3_PRI_M_AR_USER_REG_PHYS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_PRI_M_AR_USER_REG_OFFS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_PRI_M_AR_USER_REG_RMSK                                                                0x97f
#define HWIO_USB3_PRI_M_AR_USER_REG_POR                                                            0x00000122
#define HWIO_USB3_PRI_M_AR_USER_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_M_AR_USER_REG_ATTR                                                                        0x3
#define HWIO_USB3_PRI_M_AR_USER_REG_IN                    \
                in_dword(HWIO_USB3_PRI_M_AR_USER_REG_ADDR)
#define HWIO_USB3_PRI_M_AR_USER_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_M_AR_USER_REG_ADDR, m)
#define HWIO_USB3_PRI_M_AR_USER_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_M_AR_USER_REG_ADDR,v)
#define HWIO_USB3_PRI_M_AR_USER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_M_AR_USER_REG_ADDR,m,v,HWIO_USB3_PRI_M_AR_USER_REG_IN)
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_MEMTYPE_1_SEL_BMSK                                               0x800
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_MEMTYPE_1_SEL_SHFT                                                  11
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_NOALLOACATE_BMSK                                                 0x100
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_NOALLOACATE_SHFT                                                     8
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_MEMTYPE_BMSK                                                      0x70
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_MEMTYPE_SHFT                                                         4
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_CACHE_BMSK                                                         0xf
#define HWIO_USB3_PRI_M_AR_USER_REG_AR_CACHE_SHFT                                                           0

#define HWIO_USB3_PRI_QSCRTCH_REG_n_ADDR(n)                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0XB4 + (0x4*(n)))
#define HWIO_USB3_PRI_QSCRTCH_REG_n_PHYS(n)                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0XB4 + (0x4*(n)))
#define HWIO_USB3_PRI_QSCRTCH_REG_n_OFFS(n)                                                        (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0XB4 + (0x4*(n)))
#define HWIO_USB3_PRI_QSCRTCH_REG_n_RMSK                                                           0xffffffff
#define HWIO_USB3_PRI_QSCRTCH_REG_n_MAXn                                                                    4
#define HWIO_USB3_PRI_QSCRTCH_REG_n_POR                                                            0x00000000
#define HWIO_USB3_PRI_QSCRTCH_REG_n_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_QSCRTCH_REG_n_ATTR                                                                        0x3
#define HWIO_USB3_PRI_QSCRTCH_REG_n_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_QSCRTCH_REG_n_ADDR(n), HWIO_USB3_PRI_QSCRTCH_REG_n_RMSK)
#define HWIO_USB3_PRI_QSCRTCH_REG_n_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_QSCRTCH_REG_n_ADDR(n), mask)
#define HWIO_USB3_PRI_QSCRTCH_REG_n_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_QSCRTCH_REG_n_ADDR(n),val)
#define HWIO_USB3_PRI_QSCRTCH_REG_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_QSCRTCH_REG_n_ADDR(n),mask,val,HWIO_USB3_PRI_QSCRTCH_REG_n_INI(n))
#define HWIO_USB3_PRI_QSCRTCH_REG_n_QSCRTCH_REG_BMSK                                               0xffffffff
#define HWIO_USB3_PRI_QSCRTCH_REG_n_QSCRTCH_REG_SHFT                                                        0

#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ADDR                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0xf0)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_PHYS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_OFFS                                                         (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_RMSK                                                                0x1
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_POR                                                          0x00000001
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ATTR                                                                      0x3
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_IN                    \
                in_dword(HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ADDR)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ADDR, m)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ADDR,v)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_SS_QMP_PHY_CTRL_ADDR,m,v,HWIO_USB3_PRI_SS_QMP_PHY_CTRL_IN)
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_BMSK                                           0x1
#define HWIO_USB3_PRI_SS_QMP_PHY_CTRL_USB3QMP_PHY_RESET_EN_SHFT                                             0

#define HWIO_USB3_PRI_SNPS_CORE_CFG_ADDR                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0xf4)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_PHYS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_OFFS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_RMSK                                                                  0x1
#define HWIO_USB3_PRI_SNPS_CORE_CFG_POR                                                            0x00000000
#define HWIO_USB3_PRI_SNPS_CORE_CFG_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_SNPS_CORE_CFG_ATTR                                                                        0x3
#define HWIO_USB3_PRI_SNPS_CORE_CFG_IN                    \
                in_dword(HWIO_USB3_PRI_SNPS_CORE_CFG_ADDR)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_SNPS_CORE_CFG_ADDR, m)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_SNPS_CORE_CFG_ADDR,v)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_SNPS_CORE_CFG_ADDR,m,v,HWIO_USB3_PRI_SNPS_CORE_CFG_IN)
#define HWIO_USB3_PRI_SNPS_CORE_CFG_SNPS_CORE_PME_EN_BMSK                                                 0x1
#define HWIO_USB3_PRI_SNPS_CORE_CFG_SNPS_CORE_PME_EN_SHFT                                                   0

#define HWIO_USB3_PRI_USB30_STS_REG_ADDR                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0xf8)
#define HWIO_USB3_PRI_USB30_STS_REG_PHYS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_PRI_USB30_STS_REG_OFFS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_PRI_USB30_STS_REG_RMSK                                                                 0x3f
#define HWIO_USB3_PRI_USB30_STS_REG_POR                                                            0x0000003d
#define HWIO_USB3_PRI_USB30_STS_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_USB30_STS_REG_ATTR                                                                        0x1
#define HWIO_USB3_PRI_USB30_STS_REG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_STS_REG_ADDR)
#define HWIO_USB3_PRI_USB30_STS_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_STS_REG_ADDR, m)
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_SLEEP_N_BMSK                                              0x20
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_SLEEP_N_SHFT                                                 5
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_SUSPEND_N_BMSK                                            0x10
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_SUSPEND_N_SHFT                                               4
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_BMSK                                          0x8
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_CTRL_L1_SUSPEND_N_SHFT                                            3
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_PHY_STATUS_BMSK                                                 0x4
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_PHY_STATUS_SHFT                                                   2
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_OPMODE_BMSK                                                     0x3
#define HWIO_USB3_PRI_USB30_STS_REG_USB30_OPMODE_SHFT                                                       0

#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ADDR                                                   (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0xfc)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_PHYS                                                   (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_OFFS                                                   (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_RMSK                                                     0x10ff33
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_POR                                                    0x00000000
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_POR_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ATTR                                                                0x3
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ADDR,v)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_ADDR,m,v,HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_IN)
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RESTART_DBL_PNTR_BMSK                          0x100000
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RESTART_DBL_PNTR_SHFT                                20
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_DBL_RELOAD_BMSK                            0xe000
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_DBL_RELOAD_SHFT                                13
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_CLK_EN_BMSK                                      0x1000
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_CLK_EN_SHFT                                          12
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_BURST_CAP_ADDR_BMSK                       0x800
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_BURST_CAP_ADDR_SHFT                          11
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_LEADING_DATA_BMSK                         0x400
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_SUPPORT_LEADING_DATA_SHFT                            10
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RESP_BLOCK_GRNT_BMSK                              0x200
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RESP_BLOCK_GRNT_SHFT                                  9
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RST_BMSK                                          0x100
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_RST_SHFT                                              8
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_AWLOCK_BMSK                                        0x30
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_AWLOCK_SHFT                                           4
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_WR_GO_BMSK                                    0x2
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_BLOCK_GSI_WR_GO_SHFT                                      1
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_EN_BMSK                                             0x1
#define HWIO_USB3_PRI_USB30_GSI_GENERAL_CFG_USB30_GSI_EN_SHFT                                               0

#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_ADDR                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x100)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_PHYS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_OFFS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_POR                                                  0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_POR_RMSK                                             0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_ATTR                                                              0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_USB30_GSI_EVT_POINTER_L_BMSK                         0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_L_USB30_GSI_EVT_POINTER_L_SHFT                                  0

#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_ADDR                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x104)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_PHYS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_OFFS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_RMSK                                                        0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_POR                                                  0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_POR_RMSK                                             0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_ATTR                                                              0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_USB30_GSI_EVT_POINTER_H_BMSK                                0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_POINTER_H_USB30_GSI_EVT_POINTER_H_SHFT                                  0

#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_ADDR                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x108)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_PHYS                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_OFFS                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_RMSK                                                  0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_POR                                                   0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_ATTR                                                               0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_USB30_GSI_EVT_ON_ERR_L_BMSK                           0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_L_USB30_GSI_EVT_ON_ERR_L_SHFT                                    0

#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_ADDR                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x10c)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_PHYS                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_OFFS                                                  (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_RMSK                                                         0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_POR                                                   0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_POR_RMSK                                              0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_ATTR                                                               0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_USB30_GSI_EVT_ON_ERR_H_BMSK                                  0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR_H_USB30_GSI_EVT_ON_ERR_H_SHFT                                    0

#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ADDR(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X110 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_PHYS(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X110 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_OFFS(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X110 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_MAXn                                                            2
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_POR                                                    0x00000000
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_POR_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ATTR                                                                0x3
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ADDR(n), HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_INI(n))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_USB30_GSI_DBL_ADDR_L_BMSK                              0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Ln_USB30_GSI_DBL_ADDR_L_SHFT                                       0

#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ADDR(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X120 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_PHYS(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X120 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_OFFS(n)                                                (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X120 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_RMSK                                                          0xf
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_MAXn                                                            2
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_POR                                                    0x00000000
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_POR_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ATTR                                                                0x3
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ADDR(n), HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_INI(n))
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_USB30_GSI_DBL_ADDR_H_BMSK                                     0xf
#define HWIO_USB3_PRI_USB30_GSI_DBL_ADDR_Hn_USB30_GSI_DBL_ADDR_H_SHFT                                       0

#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X130 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_PHYS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X130 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_OFFS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X130 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_RMSK                                             0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_MAXn                                                      2
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_POR                                              0x00000000
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_POR_RMSK                                         0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ATTR                                                          0x3
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n), HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_INI(n))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_USB30_GSI_RING_BASE_ADDR_L_BMSK                  0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Ln_USB30_GSI_RING_BASE_ADDR_L_SHFT                           0

#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X144 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_PHYS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X144 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_OFFS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X144 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_RMSK                                                    0xf
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_MAXn                                                      2
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_POR                                              0x00000000
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_POR_RMSK                                         0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ATTR                                                          0x3
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n), HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_INI(n))
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_USB30_GSI_RING_BASE_ADDR_H_BMSK                         0xf
#define HWIO_USB3_PRI_USB30_GSI_RING_BASE_ADDR_Hn_USB30_GSI_RING_BASE_ADDR_H_SHFT                           0

#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n)                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X150 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_PHYS(n)                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X150 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OFFS(n)                                      (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X150 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_RMSK                                           0x1fffff
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_MAXn                                                  1
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_POR                                          0x00000000
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_POR_RMSK                                     0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ATTR                                                      0x3
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n), HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_INI(n))
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_USB30_GSI_DEPCMD_ADDR_L_IPA_EP_BMSK            0x1fffff
#define HWIO_USB3_PRI_USB30_GSI_DEPCMD_ADDR_L_IPA_EPn_USB30_GSI_DEPCMD_ADDR_L_IPA_EP_SHFT                   0

#define HWIO_USB3_PRI_USB30_IMODn_ADDR(n)                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X170 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_IMODn_PHYS(n)                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X170 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_IMODn_OFFS(n)                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X170 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_IMODn_RMSK                                                                 0x17ff
#define HWIO_USB3_PRI_USB30_IMODn_MAXn                                                                      1
#define HWIO_USB3_PRI_USB30_IMODn_POR                                                              0x00000000
#define HWIO_USB3_PRI_USB30_IMODn_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_PRI_USB30_IMODn_ATTR                                                                          0x3
#define HWIO_USB3_PRI_USB30_IMODn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_IMODn_ADDR(n), HWIO_USB3_PRI_USB30_IMODn_RMSK)
#define HWIO_USB3_PRI_USB30_IMODn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_IMODn_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_IMODn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_USB30_IMODn_ADDR(n),val)
#define HWIO_USB3_PRI_USB30_IMODn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_IMODn_ADDR(n),mask,val,HWIO_USB3_PRI_USB30_IMODn_INI(n))
#define HWIO_USB3_PRI_USB30_IMODn_USB30_IMOD_EE_EN_BMSK                                                0x1000
#define HWIO_USB3_PRI_USB30_IMODn_USB30_IMOD_EE_EN_SHFT                                                    12
#define HWIO_USB3_PRI_USB30_IMODn_USB30_IMOD_EE_CNT_BMSK                                                0x7ff
#define HWIO_USB3_PRI_USB30_IMODn_USB30_IMOD_EE_CNT_SHFT                                                    0

#define HWIO_USB3_PRI_USB30_USEC_CNT_ADDR                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x180)
#define HWIO_USB3_PRI_USB30_USEC_CNT_PHYS                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_PRI_USB30_USEC_CNT_OFFS                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_PRI_USB30_USEC_CNT_RMSK                                                                0xff
#define HWIO_USB3_PRI_USB30_USEC_CNT_POR                                                           0x00000000
#define HWIO_USB3_PRI_USB30_USEC_CNT_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_PRI_USB30_USEC_CNT_ATTR                                                                       0x3
#define HWIO_USB3_PRI_USB30_USEC_CNT_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_USEC_CNT_ADDR)
#define HWIO_USB3_PRI_USB30_USEC_CNT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_USEC_CNT_ADDR, m)
#define HWIO_USB3_PRI_USB30_USEC_CNT_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_USEC_CNT_ADDR,v)
#define HWIO_USB3_PRI_USB30_USEC_CNT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_USEC_CNT_ADDR,m,v,HWIO_USB3_PRI_USB30_USEC_CNT_IN)
#define HWIO_USB3_PRI_USB30_USEC_CNT_USB30_USEC_CNT_BMSK                                                 0xff
#define HWIO_USB3_PRI_USB30_USEC_CNT_USB30_USEC_CNT_SHFT                                                    0

#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n)                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X184 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_PHYS(n)                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X184 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_OFFS(n)                                            (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X184 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_RMSK                                               0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_MAXn                                                        2
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_POR                                                0x00000000
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_POR_RMSK                                           0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_ATTR                                                            0x1
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n), HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_USB30_GSI_IF_CAP_WB_ADDR_BMSK                      0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_USB30_GSI_IF_CAP_WB_ADDR_SHFT                               0

#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0X190 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_PHYS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0X190 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_OFFS(n)                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0X190 + (0x4*(n)))
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_RMSK                                                    0xf
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_MAXn                                                      2
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_POR                                              0x00000000
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_POR_RMSK                                         0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_ATTR                                                          0x1
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n), HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_RMSK)
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_ADDR(n), mask)
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_USB30_GSI_IF_CAP_WB_ADDR_BMSK                           0xf
#define HWIO_USB3_PRI_USB30_GSI_IF_CAP_WB_ADDRn_H_USB30_GSI_IF_CAP_WB_ADDR_SHFT                             0

#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_ADDR                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1a4)
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_PHYS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_OFFS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_RMSK                                                       0x1ce7e387
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_POR                                                        0x00000007
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_ATTR                                                                    0x1
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_IF_STS1_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_IF_STS1_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_BMSK                                      0x1c000000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_SHFT                                              26
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_R_BMSK                                      0xe00000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_REQ_R_SHFT                                            21
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_CUR_GSI_EP_WR_BMSK                                      0x70000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_CUR_GSI_EP_WR_SHFT                                           16
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_CTRL_STATE_BMSK                                   0x8000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_CTRL_STATE_SHFT                                       15
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_DATA_DONE_R_BMSK                                  0x4000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_DATA_DONE_R_SHFT                                      14
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_ADDR_DONE_R_BMSK                                  0x2000
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_WR_ADDR_DONE_R_SHFT                                      13
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_EVT_STATE_BMSK                                        0x380
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_EVT_STATE_SHFT                                            7
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_LAST_EVT_RESP_BMSK                                      0x7
#define HWIO_USB3_PRI_USB30_GSI_IF_STS1_USB30_GSI_LAST_EVT_RESP_SHFT                                        0

#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_ADDR                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1a8)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_PHYS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_OFFS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_POR                                                  0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_POR_RMSK                                             0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_ATTR                                                              0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_USB30_GSI_EVT_ON_ERR2_L_BMSK                         0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_L_USB30_GSI_EVT_ON_ERR2_L_SHFT                                  0

#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_ADDR                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1ac)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_PHYS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_OFFS                                                 (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_RMSK                                                        0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_POR                                                  0x00000000
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_POR_RMSK                                             0xffffffff
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_ATTR                                                              0x1
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_ADDR)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_ADDR, m)
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_USB30_GSI_EVT_ON_ERR2_H_BMSK                                0xf
#define HWIO_USB3_PRI_USB30_GSI_EVT_ON_ERR2_H_USB30_GSI_EVT_ON_ERR2_H_SHFT                                  0

#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ADDR                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1b0)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_PHYS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_OFFS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_RMSK                                                     0xffffffff
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_POR                                                      0x00000000
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ATTR                                                                  0x3
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ADDR)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ADDR, m)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ADDR,v)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_ADDR,m,v,HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_IN)
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_USB30_LPC_SCAN_OUT_MASK_BMSK                             0xffff0000
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_USB30_LPC_SCAN_OUT_MASK_SHFT                                     16
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_USB30_LPC_SCAN_IN_MASK_BMSK                                  0xffff
#define HWIO_USB3_PRI_USB30_LPC_SCAN_MASK_USB30_LPC_SCAN_IN_MASK_SHFT                                       0

#define HWIO_USB3_PRI_USB30_LPC_REG_ADDR                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1b4)
#define HWIO_USB3_PRI_USB30_LPC_REG_PHYS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_PRI_USB30_LPC_REG_OFFS                                                           (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_PRI_USB30_LPC_REG_RMSK                                                           0xff001f3f
#define HWIO_USB3_PRI_USB30_LPC_REG_POR                                                            0x00000018
#define HWIO_USB3_PRI_USB30_LPC_REG_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_USB30_LPC_REG_ATTR                                                                        0x3
#define HWIO_USB3_PRI_USB30_LPC_REG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_LPC_REG_ADDR)
#define HWIO_USB3_PRI_USB30_LPC_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_LPC_REG_ADDR, m)
#define HWIO_USB3_PRI_USB30_LPC_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_LPC_REG_ADDR,v)
#define HWIO_USB3_PRI_USB30_LPC_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_LPC_REG_ADDR,m,v,HWIO_USB3_PRI_USB30_LPC_REG_IN)
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_TEST_BUS_SEL_BMSK                                    0x80000000
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_TEST_BUS_SEL_SHFT                                            31
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_WRAPPER_TEST_SEL_BMSK                                0x78000000
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_WRAPPER_TEST_SEL_SHFT                                        27
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_CONTROLLER_TEST_SEL_BMSK                              0x7000000
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_LPC_CONTROLLER_TEST_SEL_SHFT                                     24
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_ENABLE_LPC_BUS_CLK_BMSK                                  0x1000
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_ENABLE_LPC_BUS_CLK_SHFT                                      12
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_LPC_ADDR_DECODER_BMSK                             0x800
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_LPC_ADDR_DECODER_SHFT                                11
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_MULTI_INORDER_WR_BMSK                             0x400
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_MULTI_INORDER_WR_SHFT                                10
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_MULTI_INORDER_RD_BMSK                             0x200
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_DISABLE_MULTI_INORDER_RD_SHFT                                 9
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_RAM_SLAVEWAY_CGC_OPEN_BMSK                                0x100
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_RAM_SLAVEWAY_CGC_OPEN_SHFT                                    8
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_PIPE_CLK_DIV_VAL_BMSK                                      0x30
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_PIPE_CLK_DIV_VAL_SHFT                                         4
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_GF_CMUX_EN_BMSK                                             0x8
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_GF_CMUX_EN_SHFT                                               3
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_LOOPBACK_EN_BMSK                                            0x4
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_EBC_LOOPBACK_EN_SHFT                                              2
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_SSP_MODE_BMSK                                                   0x2
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_SSP_MODE_SHFT                                                     1
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_SPEED_INDICATOR_BMSK                                            0x1
#define HWIO_USB3_PRI_USB30_LPC_REG_USB30_SPEED_INDICATOR_SHFT                                              0

#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ADDR                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1b8)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_PHYS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_OFFS                                                     (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_RMSK                                                            0x7
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_POR                                                      0x00000003
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ATTR                                                                  0x3
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ADDR)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ADDR, m)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ADDR,v)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_ADDR,m,v,HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_IN)
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_MUX_SEL_BMSK                                    0x4
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_MUX_SEL_SHFT                                      2
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_MUX_EN_BMSK                                     0x2
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_MUX_EN_SHFT                                       1
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_SM_CBC_HW_CLK_EN_BMSK                           0x1
#define HWIO_USB3_PRI_USB30_PIPE3_CLK_REG_USB30_PIPE3_CLK_SM_CBC_HW_CLK_EN_SHFT                             0

#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ADDR                                                    (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1bc)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_PHYS                                                    (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_OFFS                                                    (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_RMSK                                                           0x1
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_POR                                                     0x00000000
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_POR_RMSK                                                0xffffffff
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ATTR                                                                 0x3
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ADDR)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ADDR, m)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ADDR,v)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_ADDR,m,v,HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_IN)
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_DBM_RVALID_CHIKEN_BIT_REG_BMSK                                 0x1
#define HWIO_USB3_PRI_USB30_CHIKEN_BIT_REG_DBM_RVALID_CHIKEN_BIT_REG_SHFT                                   0

#define HWIO_USB3_PRI_USB30_MODE_SEL_ADDR                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1c0)
#define HWIO_USB3_PRI_USB30_MODE_SEL_PHYS                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_PRI_USB30_MODE_SEL_OFFS                                                          (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_PRI_USB30_MODE_SEL_RMSK                                                                 0x1
#define HWIO_USB3_PRI_USB30_MODE_SEL_POR                                                           0x00000000
#define HWIO_USB3_PRI_USB30_MODE_SEL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_PRI_USB30_MODE_SEL_ATTR                                                                       0x3
#define HWIO_USB3_PRI_USB30_MODE_SEL_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_MODE_SEL_ADDR)
#define HWIO_USB3_PRI_USB30_MODE_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_MODE_SEL_ADDR, m)
#define HWIO_USB3_PRI_USB30_MODE_SEL_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_MODE_SEL_ADDR,v)
#define HWIO_USB3_PRI_USB30_MODE_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_MODE_SEL_ADDR,m,v,HWIO_USB3_PRI_USB30_MODE_SEL_IN)
#define HWIO_USB3_PRI_USB30_MODE_SEL_USB30_QDSS_MODE_SEL_FROM_QSCRATCH_BMSK                               0x1
#define HWIO_USB3_PRI_USB30_MODE_SEL_USB30_QDSS_MODE_SEL_FROM_QSCRATCH_SHFT                                 0

#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_ADDR                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE      + 0x1c4)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_PHYS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_OFFS                                                       (USB3_PRI_USB30_QSCRATCH_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_RMSK                                                       0xffffffff
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_POR                                                        0x00002000
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_ATTR                                                                    0x3
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_IN                    \
                in_dword(HWIO_USB3_PRI_USB30_QDSS_CONFIG_ADDR)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_USB30_QDSS_CONFIG_ADDR, m)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_USB30_QDSS_CONFIG_ADDR,v)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_USB30_QDSS_CONFIG_ADDR,m,v,HWIO_USB3_PRI_USB30_QDSS_CONFIG_IN)
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_USB30_QDSS_CONFIG_FROM_QSCRATCH_BMSK                       0xffffffff
#define HWIO_USB3_PRI_USB30_QDSS_CONFIG_USB30_QDSS_CONFIG_FROM_QSCRATCH_SHFT                                0

/*----------------------------------------------------------------------------
 * MODULE: USB3_PRI_USB30_DBM_REGFILE
 *--------------------------------------------------------------------------*/

#define USB3_PRI_USB30_DBM_REGFILE_REG_BASE                                      (USB3_PRI_USB30_PRIM_BASE      + 0x000f8000)
#define USB3_PRI_USB30_DBM_REGFILE_REG_BASE_SIZE                                 0x400
#define USB3_PRI_USB30_DBM_REGFILE_REG_BASE_USED                                 0x304
#define USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS                                 (USB3_PRI_USB30_PRIM_BASE_PHYS + 0x000f8000)
#define USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS                                 0x000f8000

#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ADDR(n)                                   (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_PHYS(n)                                   (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_OFFS(n)                                   (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_RMSK                                          0x7d3f
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_MAXn                                               3
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_POR                                       0x00000000
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ATTR                                                   0x3
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ADDR(n), HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_RMSK)
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ADDR(n),val)
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_ADDR(n),mask,val,HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_INI(n))
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_BAM_P_SW_RST_DISABLE_BMSK                 0x4000
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_BAM_P_SW_RST_DISABLE_SHFT                     14
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_ZLT_DISABLE_BMSK                          0x2000
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_ZLT_DISABLE_SHFT                              13
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_LINK_TAG_DISABLE_BMSK                     0x1000
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_LINK_TAG_DISABLE_SHFT                         12
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_SINGLE_MODE_BMSK                           0x800
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_SINGLE_MODE_SHFT                              11
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_BMSK                           0x400
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_SHFT                              10
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_EP_PM_ACCESS_DISABLED_FVAL        0x0
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_INT_RAM_ACC_EP_PM_ACCESS_ENABLED_FVAL        0x1
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_PRODUCER_BMSK                              0x100
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_PRODUCER_SHFT                                  8
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_PRODUCER_EP_IS_CONSUMER_FVAL                 0x0
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_PRODUCER_EP_IS_PRODUCER_FVAL                 0x1
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_USB3_EPNUM_BMSK                                 0x3e
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_USB3_EPNUM_SHFT                                    1
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_EN_EP_BMSK                                   0x1
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_EN_EP_SHFT                                     0
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_EN_EP_EP_IS_DBM_DISABLE_FVAL                 0x0
#define HWIO_USB3_PRI_DBM_EP_CFG_ADDRn_DBM_EN_EP_EP_IS_DBM_ENABLE_FVAL                  0x1

#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ADDR(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X80 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_PHYS(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X80 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_OFFS(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X80 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_RMSK                                       0xffff
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_MAXn                                            3
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_POR                                    0x00000000
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_POR_RMSK                               0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ATTR                                                0x3
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ADDR(n), HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_RMSK)
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ADDR(n),val)
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_ADDR(n),mask,val,HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_INI(n))
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_DATA_FIFO_SIZE_BMSK                        0xffff
#define HWIO_USB3_PRI_DBM_DATA_SIZE_ADDRn_DATA_FIFO_SIZE_SHFT                             0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X100 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_PHYS(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X100 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_OFFS(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X100 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_RMSK                               0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_MAXn                                        3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_POR                                0x00000000
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_POR_RMSK                           0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ATTR                                            0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n), HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_RMSK)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n),val)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_ADDR(n),mask,val,HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_INI(n))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_DATA_FIFO_ADDR_LSB_BMSK            0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_LSBn_DATA_FIFO_ADDR_LSB_SHFT                     0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X104 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_PHYS(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X104 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_OFFS(n)                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X104 + (0x8*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_RMSK                               0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_MAXn                                        3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_POR                                0x00000000
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_POR_RMSK                           0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ATTR                                            0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n), HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_RMSK)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n),val)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_ADDR(n),mask,val,HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_INI(n))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_DATA_FIFO_ADDR_MSB_BMSK            0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_MSBn_DATA_FIFO_ADDR_MSB_SHFT                     0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ADDR                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x200)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_PHYS                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x200)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_OFFS                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x200)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_RMSK                                        0xf
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_POR                                  0x0000000f
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_POR_RMSK                             0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ATTR                                              0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ADDR)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ADDR, m)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ADDR,v)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_ADDR,m,v,HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_IN)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_DBM_DATA_FIFO_ADDR_ENN_BMSK                 0xf
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDR_EN_DBM_DATA_FIFO_ADDR_ENN_SHFT                   0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ADDR                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x204)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_PHYS                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x204)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_OFFS                                 (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x204)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_RMSK                                        0xf
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_POR                                  0x0000000f
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_POR_RMSK                             0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ATTR                                              0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ADDR)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ADDR, m)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ADDR,v)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_ADDR,m,v,HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_IN)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_DBM_DATA_FIFO_SIZE_ENN_BMSK                 0xf
#define HWIO_USB3_PRI_DBM_DATA_FIFO_SIZE_EN_DBM_DATA_FIFO_SIZE_ENN_SHFT                   0

#define HWIO_USB3_PRI_DBM_DBG_CNFG_ADDR                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x208)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_PHYS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x208)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_OFFS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x208)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_RMSK                                                 0xf
#define HWIO_USB3_PRI_DBM_DBG_CNFG_POR                                           0x00000000
#define HWIO_USB3_PRI_DBM_DBG_CNFG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_DBG_CNFG_ATTR                                                       0x3
#define HWIO_USB3_PRI_DBM_DBG_CNFG_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DBG_CNFG_ADDR)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DBG_CNFG_ADDR, m)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DBG_CNFG_ADDR,v)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DBG_CNFG_ADDR,m,v,HWIO_USB3_PRI_DBM_DBG_CNFG_IN)
#define HWIO_USB3_PRI_DBM_DBG_CNFG_ENABLE_IOCN_BMSK                                     0xf
#define HWIO_USB3_PRI_DBM_DBG_CNFG_ENABLE_IOCN_SHFT                                       0

#define HWIO_USB3_PRI_DBM_SOFT_RESET_ADDR                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x20c)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_PHYS                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x20c)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_OFFS                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x20c)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_RMSK                                        0x800000ff
#define HWIO_USB3_PRI_DBM_SOFT_RESET_POR                                         0x00000000
#define HWIO_USB3_PRI_DBM_SOFT_RESET_POR_RMSK                                    0xffffffff
#define HWIO_USB3_PRI_DBM_SOFT_RESET_ATTR                                                     0x3
#define HWIO_USB3_PRI_DBM_SOFT_RESET_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_SOFT_RESET_ADDR)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_SOFT_RESET_ADDR, m)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_SOFT_RESET_ADDR,v)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_SOFT_RESET_ADDR,m,v,HWIO_USB3_PRI_DBM_SOFT_RESET_IN)
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_BMSK                            0x80000000
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_SHFT                                    31
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_NO_RESET_FVAL                          0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_RESET_FSMS_AND_REGISTERS_FVAL          0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP7_BMSK                              0x80
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP7_SHFT                                 7
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP7_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP7_RESET_FSMS_AND_EP7_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP6_BMSK                              0x40
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP6_SHFT                                 6
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP6_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP6_RESET_FSMS_AND_EP6_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP5_BMSK                              0x20
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP5_SHFT                                 5
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP5_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP5_RESET_FSMS_AND_EP5_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP4_BMSK                              0x10
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP4_SHFT                                 4
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP4_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP4_RESET_FSMS_AND_EP4_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP3_BMSK                               0x8
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP3_SHFT                                 3
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP3_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP3_RESET_FSMS_AND_EP3_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP2_BMSK                               0x4
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP2_SHFT                                 2
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP2_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP2_RESET_FSMS_AND_EP2_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP1_BMSK                               0x2
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP1_SHFT                                 1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP1_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP1_RESET_FSMS_AND_EP1_REGISTERS_FVAL        0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP0_BMSK                               0x1
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP0_SHFT                                 0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP0_NO_RESET_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_SOFT_RESET_DBM_SFT_RST_EP0_RESET_FSMS_AND_EP0_REGISTERS_FVAL        0x1

#define HWIO_USB3_PRI_DBM_GEN_CFG_ADDR                                           (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x210)
#define HWIO_USB3_PRI_DBM_GEN_CFG_PHYS                                           (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x210)
#define HWIO_USB3_PRI_DBM_GEN_CFG_OFFS                                           (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x210)
#define HWIO_USB3_PRI_DBM_GEN_CFG_RMSK                                              0x1ff3f
#define HWIO_USB3_PRI_DBM_GEN_CFG_POR                                            0x00001005
#define HWIO_USB3_PRI_DBM_GEN_CFG_POR_RMSK                                       0xffffffff
#define HWIO_USB3_PRI_DBM_GEN_CFG_ATTR                                                        0x3
#define HWIO_USB3_PRI_DBM_GEN_CFG_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_GEN_CFG_ADDR)
#define HWIO_USB3_PRI_DBM_GEN_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_GEN_CFG_ADDR, m)
#define HWIO_USB3_PRI_DBM_GEN_CFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_GEN_CFG_ADDR,v)
#define HWIO_USB3_PRI_DBM_GEN_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_GEN_CFG_ADDR,m,v,HWIO_USB3_PRI_DBM_GEN_CFG_IN)
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_BMSK                            0x10000
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_SHFT                                 16
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_TRACE_BUFF_DISABLE_FVAL             0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_TRACE_BUFF_EN_TRACE_BUFF_EN_FVAL                  0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_BPTR_EPNUM_CB_BMSK                                 0x8000
#define HWIO_USB3_PRI_DBM_GEN_CFG_BPTR_EPNUM_CB_SHFT                                     15
#define HWIO_USB3_PRI_DBM_GEN_CFG_BPTR_EPNUM_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_BPTR_EPNUM_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_PIPE_SIZE_REC_CB_BMSK                              0x4000
#define HWIO_USB3_PRI_DBM_GEN_CFG_PIPE_SIZE_REC_CB_SHFT                                  14
#define HWIO_USB3_PRI_DBM_GEN_CFG_PIPE_SIZE_REC_CB_CB_DISABLE_FVAL                      0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_PIPE_SIZE_REC_CB_CB_ENABLE_FVAL                       0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_BMSK                             0x2000
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_SHFT                                 13
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_CB_DISABLE_FVAL                     0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_RD_AFTR_SP_CB_CB_ENABLE_FVAL                      0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_BMSK                           0x1000
#define HWIO_USB3_PRI_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_SHFT                               12
#define HWIO_USB3_PRI_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_CB_DISABLE_FVAL                   0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_SW_TRB_P_DISABLE_CB_CB_ENABLE_FVAL                    0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_C_CB_BMSK                                  0x800
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_C_CB_SHFT                                     11
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_C_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_C_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_P_CB_BMSK                                  0x400
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_P_CB_SHFT                                     10
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_P_CB_CB_DISABLE_FVAL                         0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_LINK_TRB_P_CB_CB_ENABLE_FVAL                          0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_BMSK                           0x200
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_SHFT                               9
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_TRB_C_64B_ALGN_DIS_FVAL          0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_C_64B_ALGN_DIS_N_TRB_C_64B_ALGN_EN_FVAL           0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_BMSK                           0x100
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_SHFT                               8
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_TRB_P_64B_ALGN_DIS_FVAL          0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_TRB_P_64B_ALGN_DIS_N_TRB_P_64B_ALGN_EN_FVAL           0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_BMSK                        0x20
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_SHFT                           5
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_NO_LEADING_DATA_SUPPORT_FVAL        0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_SUPPORT_LEADING_DATA_LEADING_DATA_SUPPORT_FVAL        0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_BMSK                             0x10
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_SHFT                                4
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_AXI_COMP_CHICKEN_BIT_1_DIS_FVAL        0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_1_AXI_COMP_CHICKEN_BIT_1_EN_FVAL        0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_BMSK                              0x8
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_SHFT                                3
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_AXI_COMP_CHICKEN_BIT_0_DIS_FVAL        0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_AXI_COMPLIANCE_CB_0_AXI_COMP_CHICKEN_BIT_0_EN_FVAL        0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BMSK                                  0x4
#define HWIO_USB3_PRI_DBM_GEN_CFG_BAM_ZLT_SUPPORT_SHFT                                    2
#define HWIO_USB3_PRI_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BAM_ZLT_SUPPORT_DIS_FVAL              0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_BAM_ZLT_SUPPORT_BAM_ZLT_SUPPORT_EN_FVAL               0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_TRB_INDIC_DIS_BMSK                                0x2
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_TRB_INDIC_DIS_SHFT                                  1
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_EN_USB3_BMSK                                      0x1
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_EN_USB3_SHFT                                        0
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_EN_USB3_USB_20_FVAL                               0x0
#define HWIO_USB3_PRI_DBM_GEN_CFG_DBM_EN_USB3_USB_30_FVAL                               0x1

#define HWIO_USB3_PRI_DBM_STATUS_ADDR                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x214)
#define HWIO_USB3_PRI_DBM_STATUS_PHYS                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x214)
#define HWIO_USB3_PRI_DBM_STATUS_OFFS                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x214)
#define HWIO_USB3_PRI_DBM_STATUS_RMSK                                                   0xf
#define HWIO_USB3_PRI_DBM_STATUS_POR                                             0x00000000
#define HWIO_USB3_PRI_DBM_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_USB3_PRI_DBM_STATUS_ATTR                                                         0x1
#define HWIO_USB3_PRI_DBM_STATUS_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_STATUS_ADDR)
#define HWIO_USB3_PRI_DBM_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_STATUS_ADDR, m)
#define HWIO_USB3_PRI_DBM_STATUS_SET_UNALIGNED_ZLTN_BMSK                                0xf
#define HWIO_USB3_PRI_DBM_STATUS_SET_UNALIGNED_ZLTN_SHFT                                  0

#define HWIO_USB3_PRI_DBM_STATES_ADDR                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x218)
#define HWIO_USB3_PRI_DBM_STATES_PHYS                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x218)
#define HWIO_USB3_PRI_DBM_STATES_OFFS                                            (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x218)
#define HWIO_USB3_PRI_DBM_STATES_RMSK                                             0xfffffff
#define HWIO_USB3_PRI_DBM_STATES_POR                                             0x00000000
#define HWIO_USB3_PRI_DBM_STATES_POR_RMSK                                        0xffffffff
#define HWIO_USB3_PRI_DBM_STATES_ATTR                                                         0x1
#define HWIO_USB3_PRI_DBM_STATES_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_STATES_ADDR)
#define HWIO_USB3_PRI_DBM_STATES_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_STATES_ADDR, m)
#define HWIO_USB3_PRI_DBM_STATES_CUR_DBM_EPNUM_BMSK                               0xe000000
#define HWIO_USB3_PRI_DBM_STATES_CUR_DBM_EPNUM_SHFT                                      25
#define HWIO_USB3_PRI_DBM_STATES_AHBM_UPDXFER_STATE_BMSK                          0x1800000
#define HWIO_USB3_PRI_DBM_STATES_AHBM_UPDXFER_STATE_SHFT                                 23
#define HWIO_USB3_PRI_DBM_STATES_AHBM_DEPCMD_STATE_BMSK                            0x700000
#define HWIO_USB3_PRI_DBM_STATES_AHBM_DEPCMD_STATE_SHFT                                  20
#define HWIO_USB3_PRI_DBM_STATES_ERR_RSP_STATE_BMSK                                 0xc0000
#define HWIO_USB3_PRI_DBM_STATES_ERR_RSP_STATE_SHFT                                      18
#define HWIO_USB3_PRI_DBM_STATES_RAM13_RD_STATE_BMSK                                0x38000
#define HWIO_USB3_PRI_DBM_STATES_RAM13_RD_STATE_SHFT                                     15
#define HWIO_USB3_PRI_DBM_STATES_AHB_CTRL_STATE_BMSK                                 0x6000
#define HWIO_USB3_PRI_DBM_STATES_AHB_CTRL_STATE_SHFT                                     13
#define HWIO_USB3_PRI_DBM_STATES_AXI_WR_STATE_BMSK                                   0x1c00
#define HWIO_USB3_PRI_DBM_STATES_AXI_WR_STATE_SHFT                                       10
#define HWIO_USB3_PRI_DBM_STATES_AXI_RD_STATE_BMSK                                    0x380
#define HWIO_USB3_PRI_DBM_STATES_AXI_RD_STATE_SHFT                                        7
#define HWIO_USB3_PRI_DBM_STATES_DEPCMD_STATE_BMSK                                     0x40
#define HWIO_USB3_PRI_DBM_STATES_DEPCMD_STATE_SHFT                                        6
#define HWIO_USB3_PRI_DBM_STATES_WB_STATE_BMSK                                         0x20
#define HWIO_USB3_PRI_DBM_STATES_WB_STATE_SHFT                                            5
#define HWIO_USB3_PRI_DBM_STATES_UPDXFER_STATE_BMSK                                    0x10
#define HWIO_USB3_PRI_DBM_STATES_UPDXFER_STATE_SHFT                                       4
#define HWIO_USB3_PRI_DBM_STATES_TF_STATE_BMSK                                          0xf
#define HWIO_USB3_PRI_DBM_STATES_TF_STATE_SHFT                                            0

#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_ADDR(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X220 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_PHYS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X220 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_OFFS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X220 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_RMSK                                       0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_MAXn                                                3
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_POR                                        0x00000000
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_ATTR                                                    0x1
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB0_EPn_ADDR(n), HWIO_USB3_PRI_DBM_HW_TRB0_EPn_RMSK)
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB0_EPn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_HW_TRB_31_0_BMSK                           0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB0_EPn_HW_TRB_31_0_SHFT                                    0

#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_ADDR(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X230 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_PHYS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X230 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_OFFS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X230 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_RMSK                                       0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_MAXn                                                3
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_POR                                        0x00000000
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_ATTR                                                    0x1
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB1_EPn_ADDR(n), HWIO_USB3_PRI_DBM_HW_TRB1_EPn_RMSK)
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB1_EPn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_HW_TRB_63_32_BMSK                          0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB1_EPn_HW_TRB_63_32_SHFT                                   0

#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_ADDR(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X240 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_PHYS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X240 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_OFFS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X240 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_RMSK                                       0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_MAXn                                                3
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_POR                                        0x00000000
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_ATTR                                                    0x1
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB2_EPn_ADDR(n), HWIO_USB3_PRI_DBM_HW_TRB2_EPn_RMSK)
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB2_EPn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_HW_TRB_95_64_BMSK                          0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB2_EPn_HW_TRB_95_64_SHFT                                   0

#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_ADDR(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X250 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_PHYS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X250 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_OFFS(n)                                    (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X250 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_RMSK                                       0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_MAXn                                                3
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_POR                                        0x00000000
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_POR_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_ATTR                                                    0x1
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB3_EPn_ADDR(n), HWIO_USB3_PRI_DBM_HW_TRB3_EPn_RMSK)
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_HW_TRB3_EPn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_HW_TRB_127_96_BMSK                         0xffffffff
#define HWIO_USB3_PRI_DBM_HW_TRB3_EPn_HW_TRB_127_96_SHFT                                  0

#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ADDR                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x260)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_PHYS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x260)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_OFFS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x260)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_POR                                       0x00000000
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ATTR                                                   0x3
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ADDR)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ADDR, m)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ADDR,v)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_GEVNTADR_LSB_ADDR,m,v,HWIO_USB3_PRI_DBM_GEVNTADR_LSB_IN)
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_GEVNTADR_LSB_BMSK                         0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_LSB_GEVNTADR_LSB_SHFT                                  0

#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ADDR                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x264)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_PHYS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x264)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_OFFS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x264)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_POR                                       0x00000000
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ATTR                                                   0x3
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ADDR)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ADDR, m)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ADDR,v)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_GEVNTADR_MSB_ADDR,m,v,HWIO_USB3_PRI_DBM_GEVNTADR_MSB_IN)
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_GEVNTADR_MSB_BMSK                         0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_MSB_GEVNTADR_MSB_SHFT                                  0

#define HWIO_USB3_PRI_DBM_GEVNTSIZ_ADDR                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x268)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_PHYS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x268)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_OFFS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x268)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_RMSK                                              0xffff
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_POR                                           0x00000000
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_POR_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_ATTR                                                       0x3
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_GEVNTSIZ_ADDR)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_GEVNTSIZ_ADDR, m)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_GEVNTSIZ_ADDR,v)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_GEVNTSIZ_ADDR,m,v,HWIO_USB3_PRI_DBM_GEVNTSIZ_IN)
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_GEVNTSIZ_BMSK                                     0xffff
#define HWIO_USB3_PRI_DBM_GEVNTSIZ_GEVNTSIZ_SHFT                                          0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ADDR                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x26c)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_PHYS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x26c)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_OFFS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x26c)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_RMSK                                            0xff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_POR                                       0x000000ff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ATTR                                                   0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ADDR)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ADDR, m)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ADDR,v)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_EN_ADDR,m,v,HWIO_USB3_PRI_DBM_DATA_FIFO_EN_IN)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_SIZE_ENN_BMSK                     0xf0
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_SIZE_ENN_SHFT                        4
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_ADDR_ENN_BMSK                      0xf
#define HWIO_USB3_PRI_DBM_DATA_FIFO_EN_DBM_DATA_FIFO_ADDR_ENN_SHFT                        0

#define HWIO_USB3_PRI_DBM_GEVNTADR_ADDR                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x270)
#define HWIO_USB3_PRI_DBM_GEVNTADR_PHYS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x270)
#define HWIO_USB3_PRI_DBM_GEVNTADR_OFFS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x270)
#define HWIO_USB3_PRI_DBM_GEVNTADR_RMSK                                          0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_POR                                           0x00000000
#define HWIO_USB3_PRI_DBM_GEVNTADR_POR_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_ATTR                                                       0x3
#define HWIO_USB3_PRI_DBM_GEVNTADR_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_GEVNTADR_ADDR)
#define HWIO_USB3_PRI_DBM_GEVNTADR_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_GEVNTADR_ADDR, m)
#define HWIO_USB3_PRI_DBM_GEVNTADR_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_GEVNTADR_ADDR,v)
#define HWIO_USB3_PRI_DBM_GEVNTADR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_GEVNTADR_ADDR,m,v,HWIO_USB3_PRI_DBM_GEVNTADR_IN)
#define HWIO_USB3_PRI_DBM_GEVNTADR_GEVNTADR_BMSK                                 0xffffffff
#define HWIO_USB3_PRI_DBM_GEVNTADR_GEVNTADR_SHFT                                          0

#define HWIO_USB3_PRI_DBM_PIPE_CFG_ADDR                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x274)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_PHYS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x274)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_OFFS                                          (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x274)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_RMSK                                                0xff
#define HWIO_USB3_PRI_DBM_PIPE_CFG_POR                                           0x000000e4
#define HWIO_USB3_PRI_DBM_PIPE_CFG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_DBM_PIPE_CFG_ATTR                                                       0x3
#define HWIO_USB3_PRI_DBM_PIPE_CFG_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_PIPE_CFG_ADDR)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_PIPE_CFG_ADDR, m)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_PIPE_CFG_ADDR,v)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_PIPE_CFG_ADDR,m,v,HWIO_USB3_PRI_DBM_PIPE_CFG_IN)
#define HWIO_USB3_PRI_DBM_PIPE_CFG_DBM_PIPE_CFGN_BMSK                                  0xff
#define HWIO_USB3_PRI_DBM_PIPE_CFG_DBM_PIPE_CFGN_SHFT                                     0

#define HWIO_USB3_PRI_INACTIVITY_TIMER_ADDR                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x278)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_PHYS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x278)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_OFFS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x278)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_RMSK                                      0xffffffff
#define HWIO_USB3_PRI_INACTIVITY_TIMER_POR                                       0x00000000
#define HWIO_USB3_PRI_INACTIVITY_TIMER_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_INACTIVITY_TIMER_ATTR                                                   0x3
#define HWIO_USB3_PRI_INACTIVITY_TIMER_IN                    \
                in_dword(HWIO_USB3_PRI_INACTIVITY_TIMER_ADDR)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_INACTIVITY_TIMER_ADDR, m)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_PRI_INACTIVITY_TIMER_ADDR,v)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_INACTIVITY_TIMER_ADDR,m,v,HWIO_USB3_PRI_INACTIVITY_TIMER_IN)
#define HWIO_USB3_PRI_INACTIVITY_TIMER_TIMER_ENABLE_BMSK                         0x80000000
#define HWIO_USB3_PRI_INACTIVITY_TIMER_TIMER_ENABLE_SHFT                                 31
#define HWIO_USB3_PRI_INACTIVITY_TIMER_TIMER_LIMIT_BMSK                          0x7fffffff
#define HWIO_USB3_PRI_INACTIVITY_TIMER_TIMER_LIMIT_SHFT                                   0

#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ADDR(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0X280 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_PHYS(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0X280 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_OFFS(n)                                (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0X280 + (0x4*(n)))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_MAXn                                            3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_POR                                    0x00000000
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_POR_RMSK                               0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ATTR                                                0x3
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ADDR(n), HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_RMSK)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ADDR(n), mask)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ADDR(n),val)
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_ADDR(n),mask,val,HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_INI(n))
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_DATA_FIFO_ADDR_BMSK                    0xffffffff
#define HWIO_USB3_PRI_DBM_DATA_FIFO_ADDRn_DATA_FIFO_ADDR_SHFT                             0

#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_ADDR                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x290)
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_PHYS                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x290)
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_OFFS                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x290)
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_RMSK                                          0x3ff
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_POR                                      0x00000000
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_POR_RMSK                                 0xffffffff
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_ATTR                                                  0x1
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_ADDR)
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_ADDR, m)
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_TRB_TRACE_CNTR_BMSK                           0x3ff
#define HWIO_USB3_PRI_DBM_TRB_TRACE_CNT_TRB_TRACE_CNTR_SHFT                               0

#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_ADDR                                  (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x294)
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_PHYS                                  (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x294)
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_OFFS                                  (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x294)
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_RMSK                                         0xf
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_POR                                   0x00000000
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_POR_RMSK                              0xffffffff
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_ATTR                                               0x1
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_IN                    \
                in_dword(HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_ADDR)
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_ADDR, m)
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_EP_FIFO_OVERRUN_STAT_BMSK                    0xf
#define HWIO_USB3_PRI_EP_FIFO_OVERRUN_ADDR_EP_FIFO_OVERRUN_STAT_SHFT                      0

#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_ADDR                                       (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x298)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_PHYS                                       (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x298)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_OFFS                                       (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x298)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_RMSK                                              0xf
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_POR                                        0x00000000
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_POR_RMSK                                   0xffffffff
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_ATTR                                                    0x3
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DIS_UPDXFER_ADDR)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DIS_UPDXFER_ADDR, m)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DIS_UPDXFER_ADDR,v)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DIS_UPDXFER_ADDR,m,v,HWIO_USB3_PRI_DBM_DIS_UPDXFER_IN)
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_BMSK                              0x8
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_SHFT                                3
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP3_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_BMSK                              0x4
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_SHFT                                2
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP2_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_BMSK                              0x2
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_SHFT                                1
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP1_BLOCK_UPDXFER_FVAL                0x1
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_BMSK                              0x1
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_SHFT                                0
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_DONT_BLOCK_UPDXFER_FVAL           0x0
#define HWIO_USB3_PRI_DBM_DIS_UPDXFER_DIS_UPDXFER_EP0_BLOCK_UPDXFER_FVAL                0x1

#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_ADDR                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x29c)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_PHYS                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x29c)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_OFFS                                        (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x29c)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_RMSK                                               0xf
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_POR                                         0x00000000
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_POR_RMSK                                    0xffffffff
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_ATTR                                                     0x3
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DEPCMD_IOC_ADDR)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DEPCMD_IOC_ADDR, m)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DEPCMD_IOC_ADDR,v)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DEPCMD_IOC_ADDR,m,v,HWIO_USB3_PRI_DBM_DEPCMD_IOC_IN)
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_BMSK                                0x8
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_SHFT                                  3
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP3_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_BMSK                                0x4
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_SHFT                                  2
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP2_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_BMSK                                0x2
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_SHFT                                  1
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP1_DEPCMD_IOC_FIELD1_FVAL              0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_BMSK                                0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_SHFT                                  0
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_DEPCMD_IOC_FIELD0_FVAL              0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_IOC_DEPCMD_IOC_EP0_DEPCMD_IOC_FIELD1_FVAL              0x1

#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ADDR                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x300)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_PHYS                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x300)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_OFFS                                     (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x300)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_RMSK                                            0xf
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_POR                                      0x0000000f
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_POR_RMSK                                 0xffffffff
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ATTR                                                  0x3
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ADDR)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ADDR, m)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ADDR,v)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_ADDR,m,v,HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_IN)
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_BMSK                          0x8
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_SHFT                            3
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP3_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_BMSK                          0x4
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_SHFT                            2
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP2_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_BMSK                          0x2
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_SHFT                            1
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP1_DEPCMD_CMDACT_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_BMSK                          0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_SHFT                            0
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_DEPCMD_CMDACT_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_CMDACT_DEPCMD_CMDACT_EP0_DEPCMD_CMDACT_FIELD1_FVAL        0x1

#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ADDR                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE      + 0x304)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_PHYS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_PHYS + 0x304)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_OFFS                                      (USB3_PRI_USB30_DBM_REGFILE_REG_BASE_OFFS + 0x304)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_RMSK                                             0xf
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_POR                                       0x00000000
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_POR_RMSK                                  0xffffffff
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ATTR                                                   0x3
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_IN                    \
                in_dword(HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ADDR)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_INM(m)            \
                in_dword_masked(HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ADDR, m)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_OUT(v)            \
                out_dword(HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ADDR,v)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_ADDR,m,v,HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_IN)
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_BMSK                            0x8
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_SHFT                              3
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP3_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_BMSK                            0x4
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_SHFT                              2
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP2_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_BMSK                            0x2
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_SHFT                              1
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP1_DEPCMD_HIPRI_FIELD1_FVAL        0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_BMSK                            0x1
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_SHFT                              0
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_DEPCMD_HIPRI_FIELD0_FVAL        0x0
#define HWIO_USB3_PRI_DBM_DEPCMD_HIPRI_DEPCMD_HIPRI_EP0_DEPCMD_HIPRI_FIELD1_FVAL        0x1

/*----------------------------------------------------------------------------
 * MODULE: USB3_PRI_USB30_LPC_DESC_RAM_REGS
 *--------------------------------------------------------------------------*/

#define USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE                         (USB3_PRI_USB30_PRIM_BASE      + 0x00180000)
#define USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_SIZE                    0x4000
#define USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_USED                    0xffc
#define USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_PHYS                    (USB3_PRI_USB30_PRIM_BASE_PHYS + 0x00180000)
#define USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_OFFS                    0x00180000

#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ADDR(n)                         (USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE      + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_PHYS(n)                         (USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_PHYS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_OFFS(n)                         (USB3_PRI_USB30_LPC_DESC_RAM_REGS_REG_BASE_OFFS + 0X0 + (0x4*(n)))
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_RMSK                            0xffffffff
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_MAXn                                  1023
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_POR                             0x00000000
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_POR_RMSK                        0xffffffff
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ATTR                                         0x3
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_INI(n)                \
                in_dword_masked(HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ADDR(n), HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_RMSK)
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_INMI(n,mask)        \
                in_dword_masked(HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ADDR(n), mask)
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_OUTI(n,val)        \
                out_dword(HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ADDR(n),val)
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_ADDR(n),mask,val,HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_INI(n))
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_LPC_DESC_RAM_REGS_BMSK          0xffffffff
#define HWIO_USB3_PRI_LPC_DESC_RAM_REGS_n_LPC_DESC_RAM_REGS_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_CM_USB3_DP_CON
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE (AHB2PHY_WEST_BASE      + 0x00008000)
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_SIZE 0x3000
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_USED 0x0
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_PHYS (AHB2PHY_WEST_BASE_PHYS + 0x00008000)
#define USB3_DP_PHY_CM_USB3_DP_CON_REG_BASE_OFFS 0x00008000

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE                         (AHB2PHY_WEST_BASE      + 0x00008000)
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_SIZE                    0x3c
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_USED                    0x38
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS                    (AHB2PHY_WEST_BASE_PHYS + 0x00008000)
#define USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS                    0x00008000

#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_PHYS                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_OFFS                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_RMSK                                         0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_POR                                   0x00000001
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_PHY_MODE_BMSK                                0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PHY_MODE_CTRL_PHY_MODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_PHYS                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_OFFS                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_RMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_POR                                        0x00000001
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_SW_RESET_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SW_RESET_SW_RESET_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_PHYS                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_OFFS                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_RMSK                                       0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_POR                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_POR_RMSK                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ATTR                                             0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_PLACEHOLDER_CLK_EN_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_PLACEHOLDER_CLK_EN_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_SW_PWRDN_B_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_POWER_DOWN_CTRL_SW_PWRDN_B_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_PHYS                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_OFFS                                       (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_RMSK                                              0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_DP_SWI_ACT_ACCESS_EN_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_DP_SWI_ACT_ACCESS_EN_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_USB3_SWI_ACT_ACCESS_EN_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_SWI_CTRL_USB3_SWI_ACT_ACCESS_EN_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR                                     (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_PHYS                                     (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_OFFS                                     (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_MUX_BMSK                         0x80
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_MUX_SHFT                            7
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L1_CMN_SEL_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_L0_CMN_SEL_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_HW_PORTSELECT_SEL_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_HW_PORTSELECT_SEL_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_PORTSELECT_POLARITY_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_PORTSELECT_POLARITY_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_CTRL_SW_PORTSELECT_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_PHYS                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_OFFS                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_RMSK                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_POR                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_BMSK                   0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_BMSK                    0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_SHFT                      2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_PHYS                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_OFFS                                  (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_POR                                   0x00000006
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_MUX_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_MUX_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_PWRDN_B_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_HW_C0_RESET_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_HW_C0_RESET_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_C0_RESET_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_DP_BIST_SEL_BMSK                          0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DP_BIST_CFG_0_SW_DP_BIST_SEL_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_PHYS                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_OFFS                                (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_RMSK                                       0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_POR                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_POR_RMSK                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ATTR                                             0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_MUX_BMSK                  0x8
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_MUX_SHFT                    3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_BMSK                      0x4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_USB3PHY_RESET_SHFT                        2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_MUX_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_MUX_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_RESET_OVRD_CTRL_SW_DPPHY_RESET_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_PHYS                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_OFFS                               (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_RMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_POR                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_DIV_BMSK                       0xf0
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_DIV_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_SEL_BMSK                        0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_DBG_CLK_MUX_CTRL_DEBUG_CLK_SEL_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PHYS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_OFFS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_RMSK                                          0x3
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_PCS_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_PCS_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_RAW_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_TYPEC_STATUS_PORTSELECT_RAW_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR                             (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_PHYS                             (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_OFFS                             (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_RMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_POR                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_POR_RMSK                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ATTR                                          0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_PHYS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_OFFS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_STEP_7_0_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID0_STEP_7_0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_PHYS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_OFFS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_STEP_15_8_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID1_STEP_15_8_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_PHYS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_OFFS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_POR                                    0x00000001
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_MINOR_7_0_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID2_MINOR_7_0_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_PHYS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_OFFS                                   (USB3_DP_PHY_USB3_DP_COM_USB3_DP_COM_USB3_DP_COM_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_POR                                    0x00000060
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MAJOR_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MAJOR_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MINOR_11_8_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_DP_COM_REVISION_ID3_MINOR_11_8_SHFT                                 0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE                    (AHB2PHY_WEST_BASE      + 0x00008200)
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_SIZE               0x5c
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_USED               0x58
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS               (AHB2PHY_WEST_BASE_PHYS + 0x00008200)
#define USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS               0x00008200

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_PHYS                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_OFFS                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_RMSK                                             0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_DEBUG_IRQ_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS1_DEBUG_IRQ_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_PHYS                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_OFFS                                      (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_RMSK                                             0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR2_IRQ_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR2_IRQ_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR1_IRQ_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_STR1_IRQ_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG2_IRQ_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG2_IRQ_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG1_IRQ_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_INTGEN_STATUS2_SIG1_IRQ_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR                                             (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_PHYS                                             (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_OFFS                                             (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_RMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_POR                                   0x00000014
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_SHFT                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_BMSK                         0xc0
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_POR                                   0x00000014
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_SHFT                      0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_BMSK                         0xc0
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_RMSK                                        0xe4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_POR                                   0x00000004
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_BMSK                         0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_RMSK                                        0xe4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_POR                                   0x00000004
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_SHFT                        6
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_BMSK                         0x30
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_PHYS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_OFFS                                  (USB3_DP_PHY_USB3_DP_DBGINT_USB3_DP_DBGINT_USB3_PCS_DEBUG_INT_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_DP_DBGINT_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE                                    (AHB2PHY_WEST_BASE      + 0x00009000)
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_SIZE                               0x200
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_USED                               0x1fc
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS                               (AHB2PHY_WEST_BASE_PHYS + 0x00009000)
#define USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS                               0x00009000

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_POR                                                    0x00000028
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_POR                                                       0x0000001b
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_POR                                                     0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_POR                                                     0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_POR                                                    0x00000019
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_POR                                                       0x0000001b
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_POR                                                     0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_POR                                               0x00000033
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                          0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_POR                                                     0x00000053
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_POR                                                     0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_POR                                                            0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_RMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_POR                                                            0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_RMSK                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_RMSK                                                             0xf1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR                                                 0x00000014
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_POR                                                        0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_RMSK                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_POR                                                              0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_POR                                                            0x00000007
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_POR                                                      0x00000007
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_POR                                                          0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_POR                                                          0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_POR                                                           0x00000023
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                 0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR                                                 0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_POR                                                       0x00000014
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                             0xe0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_POR                                                       0x00000028
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                              0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                                   0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_POR                                                      0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                               0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                  6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                          0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                   0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                      0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                         6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                      0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_POR                                                   0x00000080
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_RMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR                                                 0x0000000d
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                            0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                               0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                  2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_POR                                                   0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_POR                                                   0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_POR                                                    0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_POR                                                    0x00000003
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_POR                                                     0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_POR                                                          0x00000031
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                                      0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                                         4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                             0x6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_POR                                                         0x00000080
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_POR                                                        0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                         0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                            7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_POR                                                    0x00000015
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                              0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_POR                                                           0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_POR                                                            0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_POR                                                     0x00000064
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_POR                                                   0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                     0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                            0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                        0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                           0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                           0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                            0x6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_POR                                                0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                    0xe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_POR                                                0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_POR                                                0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                       0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                          7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ATTR                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ATTR                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ATTR                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_COM_USB3_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ATTR                                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE                           (AHB2PHY_WEST_BASE      + 0x00009200)
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_SIZE                      0x168
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_USED                      0x164
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS                      (AHB2PHY_WEST_BASE_PHYS + 0x00009200)
#define USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS                      0x00009200

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_POR                                          0x00000079
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000016
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_PHYS                                      (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_OFFS                                      (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ATTR                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_POR                                               0x000000d5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_POR                                               0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_POR                                               0x0000002a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_POR                                          0x00000012
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_POR                                                0x00000013
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_POR                                          0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_POR                                           0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_POR                                               0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_POR                                        0x00000003
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_PHYS                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_OFFS                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_PHYS                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                 (USB3_DP_PHY_USB3_QSERDES_TXA_USB3_QSERDES_TXA_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXA_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE                                        (AHB2PHY_WEST_BASE      + 0x00009400)
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_SIZE                                   0x200
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_USED                                   0x1fc
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS                                   (AHB2PHY_WEST_BASE_PHYS + 0x00009400)
#define USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS                                   0x00009400

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_POR                                                      0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_POR                                                           0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_POR                                                      0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_POR                                                           0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_POR                                               0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_POR                                                       0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_POR                                                  0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_POR                                               0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_POR                                                       0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_POR                                                  0x00000021
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_POR                                          0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_POR                                                0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_POR                                               0x0000000f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_POR                                                       0x00000099
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_POR                                                       0x00000011
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_POR                                                       0x00000022
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_POR                                                         0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_POR                                                         0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_POR                                                 0x000000a0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_POR                                                          0x00000015
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POR                                                        0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                                     0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_POR                                                         0x00000054
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_POR                                                         0x0000000e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_POR                                                                 0x0000001f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ATTR                                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_POR                                                  0x0000000f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_POR                                                  0x0000004a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_POR                                                    0x000000c0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_POR                                                   0x00000040
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_POR                                                    0x00000030
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                            0x00000077
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_POR                                                             0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_POR                                                  0x0000000e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_POR                                                      0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_POR                                                         0x000000bf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_POR                                                        0x000000bf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_POR                                                       0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_POR                                                       0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_POR                                                       0x000000d4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_POR                                                         0x000000dc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_POR                                                        0x000000dc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_POR                                                       0x0000005c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_POR                                                       0x0000000b
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_POR                                                       0x000000b3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_POR                                                         0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_POR                                                        0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_POR                                                       0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_POR                                                       0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_POR                                                             0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POR                                               0x00000038
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_POR                                                              0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_POR                                                               0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ATTR                                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_POR                                                         0x00000018
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ATTR                                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR                                     0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_POR                                              0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_POR                                                0x00000080
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXA_USB3_QSERDES_RXA_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXA_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE                           (AHB2PHY_WEST_BASE      + 0x00009600)
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_SIZE                      0x168
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_USED                      0x164
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS                      (AHB2PHY_WEST_BASE_PHYS + 0x00009600)
#define USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS                      0x00009600

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_POR                                          0x00000079
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000016
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_PHYS                                      (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_OFFS                                      (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ATTR                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_POR                                               0x000000d5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_POR                                               0x00000002
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_POR                                               0x0000002a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_POR                                          0x00000012
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_POR                                                0x00000013
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_POR                                          0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_POR                                           0x00000001
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_POR                                               0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_PHYS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_OFFS                                  (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_POR                                        0x00000003
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_PHYS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_OFFS                                          (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_PHYS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_OFFS                                       (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_PHYS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_OFFS                                            (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_PHYS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_OFFS                                        (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_PHYS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_OFFS                                     (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_PHYS                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_OFFS                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_PHYS                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                 (USB3_DP_PHY_USB3_QSERDES_TXB_USB3_QSERDES_TXB_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_TXB_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE                                        (AHB2PHY_WEST_BASE      + 0x00009800)
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_SIZE                                   0x200
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_USED                                   0x1fc
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS                                   (AHB2PHY_WEST_BASE_PHYS + 0x00009800)
#define USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS                                   0x00009800

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_POR                                                      0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_POR                                                           0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_POR                                                      0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_POR                                                           0x00000005
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_POR                                               0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_POR                                                       0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_POR                                                  0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_POR                                               0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_POR                                                       0x00000006
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_POR                                                  0x00000021
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_POR                                          0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_POR                                                0x000000ff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_POR                                               0x0000000f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_POR                                                       0x00000099
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_POR                                                       0x00000011
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_POR                                                       0x00000022
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_POR                                                         0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_POR                                                         0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_POR                                                 0x000000a0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_POR                                                          0x00000015
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POR                                                        0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                                     0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_PHYS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_OFFS                                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_POR                                                         0x00000054
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_POR                                                         0x0000000e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_POR                                                                 0x0000001f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ATTR                                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_POR                                                  0x0000000f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_POR                                                  0x0000004a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_POR                                                    0x000000c0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_POR                                                   0x00000040
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_PHYS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_OFFS                                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_POR                                                    0x00000030
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                            0x00000077
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_POR                                                             0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_PHYS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_OFFS                                                 (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_POR                                                  0x0000000e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_PHYS                                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_OFFS                                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_PHYS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_OFFS                                                     (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_POR                                                      0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_PHYS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_OFFS                                                           (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_POR                                                         0x000000bf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_POR                                                        0x000000bf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_POR                                                       0x0000003f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_POR                                                       0x0000007f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_POR                                                       0x000000d4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_POR                                                         0x000000dc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_POR                                                        0x000000dc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_POR                                                       0x0000005c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_POR                                                       0x0000000b
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_POR                                                       0x000000b3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_POR                                                         0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_POR                                                        0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_POR                                                       0x00000024
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_POR                                                       0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHYS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_OFFS                                                            (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_POR                                                             0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_PHYS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_OFFS                                                          (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_PHYS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_OFFS                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POR                                               0x00000038
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_POR                                                              0x0000000c
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_POR                                                               0x00000010
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ATTR                                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_PHYS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_OFFS                                                        (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_POR                                                         0x00000018
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_PHYS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_OFFS                                                  (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_PHYS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_OFFS                                                              (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_PHYS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_OFFS                                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ATTR                                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_PHYS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_OFFS                                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_PHYS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_OFFS                                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_PHYS                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                   (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_PHYS                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_OFFS                                                (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_PHYS                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                    (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR                                     0x00000008
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_PHYS                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_OFFS                                             (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_POR                                              0x00000020
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_PHYS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_OFFS                                               (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_POR                                                0x00000080
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_PHYS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_OFFS                                                      (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_PHYS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_OFFS                                                       (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_PHYS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_OFFS                                                         (USB3_DP_PHY_USB3_QSERDES_RXB_USB3_QSERDES_RXB_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_QSERDES_RXB_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE                     (AHB2PHY_WEST_BASE      + 0x00009a00)
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_SIZE                0x18
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_USED                0x14
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS                (AHB2PHY_WEST_BASE_PHYS + 0x00009a00)
#define USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS                0x00009a00

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR                                     (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_PHYS                                     (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_OFFS                                     (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_RMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ARCVR_DTCT_DUAL_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_CTRL_ARCVR_DTCT_DUAL_EN_SHFT                           4

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_PHYS                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_OFFS                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_RMSK                                     0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_POR                                0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_BMSK                   0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_MUX_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_BMSK                        0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L1_PWRDN_B_SHFT                          3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_BMSK                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_MUX_SHFT                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_BMSK                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_SW_L0_PWRDN_B_SHFT                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_PWRDN_CTRL_UNUSED_LANE_PWRDN_EN_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_PHYS                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_OFFS                               (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_RMSK                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_POR                                0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_BMSK                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_PHYS                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_OFFS                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_RMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_POR                                    0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_CLAMP_EN_B_BMSK                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_PHYS                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_OFFS                                   (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_RMSK                                         0x32
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ARCVR_DTCT_OUTCOME_BMSK                      0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_ARCVR_DTCT_OUTCOME_SHFT                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_PORTSELECT_LATCHED_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_TYPEC_STATUS_PORTSELECT_LATCHED_SHFT                         1

#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_PHYS                             (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_OFFS                             (USB3_DP_PHY_USB3_PCS_MISC_USB3_PCS_MISC_USB3_PCS_MISC_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_RMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_POR                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_POR_RMSK                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ATTR                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE                                                     (AHB2PHY_WEST_BASE      + 0x00009c00)
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_SIZE                                                0x1f0
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_USED                                                0x1ec
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS                                                (AHB2PHY_WEST_BASE_PHYS + 0x00009c00)
#define USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS                                                0x00009c00

#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR                                                             (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_PHYS                                                             (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_OFFS                                                             (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_RMSK                                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_POR                                                              0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_SW_RESET_BMSK                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_SW_RESET_SW_RESET_SHFT                                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_STEP_7_0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID0_STEP_7_0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_STEP_15_8_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID1_STEP_15_8_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_POR                                                          0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_MINOR_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID2_MINOR_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_POR                                                          0x00000060
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MAJOR_BMSK                                                         0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MAJOR_SHFT                                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MINOR_11_8_BMSK                                                     0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_REVISION_ID3_MINOR_11_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_RMSK                                                                0xcf
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POR                                                           0x00000040
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ACTIVE_STATE_STATUS_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_ACTIVE_STATE_STATUS_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_PHYSTATUS_BMSK                                                      0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_PHYSTATUS_SHFT                                                         6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_FREEZE_POWERDOWN_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_FREEZE_POWERDOWN_SHFT                                                  3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POWER_STATE_BMSK                                                     0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS1_POWER_STATE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_POR                                                           0x00000020
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_POWERDOWN_BMSK                                                  0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_POWERDOWN_SHFT                                                     4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                     0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                       3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_FLL_CLK_EN_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_FLL_CLK_EN_SHFT                                                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_RX_SIGDET_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS2_PCS_RX_SIGDET_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_RMSK                                                                 0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_POR                                                           0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                       3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PCS_RATE_BMSK                                                        0x6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_PCS_RATE_SHFT                                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_SYSCLK_REQ_N_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_SYSCLK_REQ_N_SHFT                                                      5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKREQ_N_BMSK                                                      0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKREQ_N_SHFT                                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKACK_N_BMSK                                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_PCLKACK_N_SHFT                                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_CLKREQ_IN_N_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS4_CLKREQ_IN_N_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_RMSK                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_PCS_CLOCK_SOURCE_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS5_PCS_CLOCK_SOURCE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_TX_ACTIVE_OR_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_TX_ACTIVE_OR_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_RX_ACTIVE_OR_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_PCS_RX_ACTIVE_OR_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXVALID_OR_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXVALID_OR_SHFT                                                        3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXPOLARITY_OR_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXPOLARITY_OR_SHFT                                                     2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_DFE_TRAIN_EN_OR_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_DFE_TRAIN_EN_OR_SHFT                                                   1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXEQINPHASE0123_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS6_RXEQINPHASE0123_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ATTR                                                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RSVD_BMSK                                                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_STATUS7_RSVD_SHFT                                                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ATTR                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ATTR                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ATTR                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ATTR                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_RMSK                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_PCS_START_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_PCS_START_SHFT                                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_SERDES_START_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_START_CONTROL_SERDES_START_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_POR                                                        0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                     7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                 0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_SHFT                                        3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                 0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_BMSK                                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_SHFT                                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_BMSK                                          0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_SHFT                                             7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RATE_BMSK                                                     0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RATE_SHFT                                                        5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_LINK_CONFIG_BMSK                                              0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_LINK_CONFIG_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_INVALIDREQUEST_BMSK                                           0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_INVALIDREQUEST_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQEVAL_BMSK                                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_RXEQEVAL_SHFT                                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXDATAVALID_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXDATAVALID_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_SW_TXDEEMPH_L_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL5_SW_TXDEEMPH_L_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_SW_TXDEEMPH_M_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL6_SW_TXDEEMPH_M_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_SHFT                                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_TXDEEMPH_H_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL7_SW_TXDEEMPH_H_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_SW_TXSYNCHEADER_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_SW_CTRL8_SW_TXSYNCHEADER_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_RMSK                                                             0x99
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                 0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_SHFT                                              3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_RMSK                                                             0xbf
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_BMSK                                       0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_SHFT                                          7
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RATE_MX_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RATE_MX_SHFT                                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_BMSK                                           0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_SHFT                                              6
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_BMSK                                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_SHFT                                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_BMSK                                      0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_SHFT                                        2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_RMSK                                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_RMSK                                                             0x1c
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_SHFT                                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_BMSK                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_SHFT                                          2

#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_RMSK                                                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_PHYS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_OFFS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_RMSK                                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_PHYS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_OFFS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_RMSK                                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_SHFT                                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_SHFT                                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                            1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                             0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_POR                                                          0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_CLAMP_EN_B_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_POR                                                   0x0000004f
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_BMSK                                 0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_SHFT                                    6
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_BMSK                                 0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_SHFT                                    5
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_BMSK                                 0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_SHFT                                    4
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_SHFT                                     3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_SHFT                                      2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                              0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_POR                                                   0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RSVD_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_RSVD_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_POR                                                            0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                    0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                       4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                  2
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_POR                                                            0x00000083
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                  7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIV_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNTRL2_FLL_DIV_SHFT                                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_POR                                                         0x00000009
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_POR                                                     0x000000a2
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                   0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                      7
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                          0x70
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                             0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_POR                                                          0x00000040
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_RMSK                                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_REC_DETECT_ALL_EN_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_REC_DETECT_ALL_EN_SHFT                                               3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_SHFT                                           2
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_PCS_PCLK_SEL_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_PCS_PCLK_SEL_SHFT                                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_BIST_MODE_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL1_BIST_MODE_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_BMSK                                            0xe0
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_SHFT                                               5
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_BMSK                                            0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_DEBUG_BUS_IDX0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL3_DEBUG_BUS_IDX0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_DEBUG_BUS_IDX1_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL4_DEBUG_BUS_IDX1_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_DEBUG_BUS_IDX2_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL5_DEBUG_BUS_IDX2_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_DEBUG_BUS_IDX3_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TEST_CONTROL6_DEBUG_BUS_IDX3_SHFT                                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_POR                                                   0x00000080
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_RMSK                                                        0x8f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_SHFT                                    7
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_BMSK                                     0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_POR                                                   0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_POR                                                   0x000000d8
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_EN_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_EN_SHFT                                               7
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_BMSK                                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_SHFT                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_BMSK                                          0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_SHFT                                             2
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_BMSK                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_POR                                                   0x00000007
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_BMSK                                     0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_RMSK                                                        0x13
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_POR                                                   0x00000013
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_SHFT                                          1
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_BMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_RMSK                                                         0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                       0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                          4
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                      0xc
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                        2
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_POR                                                    0x00000060
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_POR                                                    0x00000060
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                         0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR                                                            (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_PHYS                                                            (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_OFFS                                                            (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_RMSK                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TX_EN_ALL_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TX_EN_ALL_SHFT                                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TXRX_EN_ALL_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_BIST_CTRL_BIST_TXRX_EN_ALL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_POR                                                            0x00000040
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_PRBS_POLY0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY0_PRBS_POLY0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_POR                                                            0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_PRBS_POLY1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PRBS_POLY1_PRBS_POLY1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_POR                                                            0x000000bc
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_FIXED_PAT0_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT0_FIXED_PAT0_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_POR                                                            0x000000b5
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_FIXED_PAT1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT1_FIXED_PAT1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_POR                                                            0x000000bc
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_FIXED_PAT2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT2_FIXED_PAT2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_POR                                                            0x0000004a
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_FIXED_PAT3_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT3_FIXED_PAT3_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_POR                                                            0x000000bc
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_FIXED_PAT4_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT4_FIXED_PAT4_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_POR                                                            0x000000b5
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_FIXED_PAT5_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT5_FIXED_PAT5_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_POR                                                            0x000000bc
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_FIXED_PAT6_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT6_FIXED_PAT6_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_POR                                                            0x0000004a
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_FIXED_PAT7_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT7_FIXED_PAT7_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_FIXED_PAT8_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT8_FIXED_PAT8_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_FIXED_PAT9_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT9_FIXED_PAT9_SHFT                                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_FIXED_PAT10_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT10_FIXED_PAT10_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_FIXED_PAT11_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT11_FIXED_PAT11_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_FIXED_PAT12_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT12_FIXED_PAT12_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_FIXED_PAT13_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT13_FIXED_PAT13_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_FIXED_PAT14_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT14_FIXED_PAT14_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_PHYS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_OFFS                                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_FIXED_PAT15_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_FIXED_PAT15_FIXED_PAT15_SHFT                                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_PHYS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_OFFS                                                         (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_RMSK                                                               0xf7
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_POR                                                          0x00000050
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_BMSK                                      0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_SHFT                                         6
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_BMSK                                      0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SEL_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SEL_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_TXMGN_UPDATE_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_TXMGN_CONFIG_TXMGN_UPDATE_SHFT                                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_POR                                                        0x0000001f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TXMGN_V0_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_G12S1_TXMGN_V0_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_POR                                                        0x0000001f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TXMGN_V1_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_G12S1_TXMGN_V1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_POR                                                        0x00000039
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TXMGN_V2_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_G12S1_TXMGN_V2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_POR                                                        0x00000053
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TXMGN_V3_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_G12S1_TXMGN_V3_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_POR                                                        0x00000069
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_BMSK                                        0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_SHFT                                           5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TXMGN_V4_BMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_G12S1_TXMGN_V4_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_POR                                                     0x00000052
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_POR                                                     0x00000052
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_POR                                                     0x00000069
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_POR                                                     0x00000064
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_POR                                                     0x00000061
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_BMSK                                  0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_SHFT                                     5
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_BMSK                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_PHYS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_OFFS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_POR                                                       0x0000001f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_BMSK                                           0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_SHFT                                              5
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_BMSK                                            0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_POR                                                    0x00000052
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_BMSK                                     0x60
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_SHFT                                        5
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_PHYS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_OFFS                                                  (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_POR                                                   0x00000017
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR                                                (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_PHYS                                                (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_OFFS                                                (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_POR                                                 0x0000000f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RMSK                                                              0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_POR                                                         0x0000002b
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_G3S2_PRE_GAIN_BMSK                                                0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_G3S2_PRE_GAIN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_POR                                                        0x00000020
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_G3S2_POST_GAIN_BMSK                                              0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_G3S2_POST_GAIN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_POR                                                  0x000000ff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_BMSK                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_BMSK                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_POR                                                      0x00000040
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_BMSK                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_RMSK                                                          0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_POR                                                     0x0000002b
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_BMSK                                        0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_SHFT                                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR                                              (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_PHYS                                              (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_OFFS                                              (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_POR                                               0x000000ff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_BMSK                                0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_SHFT                                   4
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_PHYS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_OFFS                                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_POR                                                         0x00000098
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                             0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                4
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_POR                                                  0x00000014
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_BMSK                                      0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_POR                                                  0x000000f1
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK                                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_POR                                                  0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RMSK                                                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_POR                                                      0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_BMSK                                          0x38
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_SHFT                                             3
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RMSK                                                            0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PHYS                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                          (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR                                           0x00000004
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_PHYS                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_POR                                         0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_PHYS                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                        (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_POR                                                      0x000000a4
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_BMSK                                         0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_POR                                                        0x00000004
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_BMSK                                        0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_PHYS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_OFFS                                                       (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_POR                                                        0x00000004
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_TSYNC_DLY_TIME_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_TSYNC_DLY_TIME_TSYNC_DLY_TIME_SHFT                                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_POR                                                      0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_PHYS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_OFFS                                                      (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_RMSK                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_POR                                                  0x00000080
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_BMSK                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_POR                                                  0x0000000c
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_BMSK                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_SHFT                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_BMSK                               0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_SHFT                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_BMSK                               0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_PHYS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_OFFS                                                 (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_POR                                                  0x0000007f
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_SHFT                                        4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_BMSK                                       0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_SHFT                                         3
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_PHYS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_OFFS                                                     (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_POR                                                      0x00000008
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_SHFT                                                7
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_SHFT                                          6
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_SHFT                                          5
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_SHFT                                            4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_BMSK                                    0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_SHFT                                      3
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_SHFT                                     2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_SHFT                                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RMSK                                                          0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_POR                                                    0x00000004
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_PHYS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_OFFS                                                    (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RMSK                                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_BMSK                                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_POR                                                            0x00000019
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_SHFT                                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_POR                                                            0x0000000d
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_SHFT                                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_POR                                                            0x00000008
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_SHFT                                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_POR                                                            0x00000016
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_SHFT                                               6
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_SHFT                                             5
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_SHFT                                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_PHYS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_OFFS                                                           (USB3_DP_PHY_USB3_PCS_USB3_PCS_USB3_PCS_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_POR                                                            0x00000012
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_RESET_BMSK                                                    0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_RESET_SHFT                                                       7
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_BMSK                                           0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_SHFT                                              6
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_SHFT                                                5
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_SHFT                                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_SW_DFE_FREEZE_EN_SHFT                                                   2
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_SHFT                                               0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE                                     (AHB2PHY_WEST_BASE      + 0x00009f00)
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_SIZE                                0x64
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_USED                                0x60
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS                                (AHB2PHY_WEST_BASE_PHYS + 0x00009f00)
#define USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS                                0x00009f00

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR                                            (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_PHYS                                            (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_OFFS                                            (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_POR                                             0x0000007f
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_PLL_RELOCK_ON_RATE_CHANGE_EN_BMSK                     0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_PLL_RELOCK_ON_RATE_CHANGE_EN_SHFT                        7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_EBM1_SKP_ADD_STS_EN_BMSK                              0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_EBM1_SKP_ADD_STS_EN_SHFT                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                         0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                            5
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_DET_EN_BMSK                                   0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_DET_EN_SHFT                                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_WD_TIME_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_POWER_STATE_CONFIG1_RX_USB3_WD_TIME_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_PHYS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_OFFS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_RMSK                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_PHYS                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_OFFS                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_POR                                            0x000000c0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_BMSK                           0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_SHFT                              7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_BMSK                0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_SHFT                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_BMSK                               0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_SHFT                                  5
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                          0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                            2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                      1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_PHYS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_OFFS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_POR                                           0x00000002
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_BMSK                       0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_SHFT                         1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_BMSK                      0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_SHFT                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR                                  (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_PHYS                                  (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_OFFS                                  (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK                                         0x7
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ATTR                                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_BMSK                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_SHFT                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_BMSK                         0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_PHYS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_OFFS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RSVD_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                           0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                             0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR                                        (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_PHYS                                        (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_OFFS                                        (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_S2_BMSK                   0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_S2_SHFT                      4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                       0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR                                                (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_PHYS                                                (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_OFFS                                                (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_POR                                                 0x00000006
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_LFPS_TX_END_CNT_START_BMSK                                 0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_ECSTART_LFPS_TX_END_CNT_START_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_PHYS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_OFFS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_POR                                              0x00000043
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_PHYS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_OFFS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_POR                                        0x00000020
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_LFPS_TX_END_CNT_U3_START_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_TX_END_CNT_U3_START_LFPS_TX_END_CNT_U3_START_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_RXELECIDLE_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_RXELECIDLE_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_PSM_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_LFPS_CONFIG1_LFPS_DTCT_MASK_U0_PSM_SHFT                                      0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_PHYS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_OFFS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_POR                                          0x00000088
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_S2_BMSK                     0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_S2_SHFT                        4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_LOCK_TIME_RXEQTRAINING_LOCK_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_PHYS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_OFFS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_POR                                          0x00000075
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_PHYS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_OFFS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_POR                                          0x0000004b
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RXEQTRAINING_CTLE_TIME_BMSK                        0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_CTLE_TIME_RXEQTRAINING_CTLE_TIME_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR                                      (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_PHYS                                      (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_OFFS                                      (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_POR                                       0x00000075
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ATTR                                                   0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RXEQTRAINING_WAIT_TIME_S2_BMSK                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_WAIT_TIME_S2_RXEQTRAINING_WAIT_TIME_S2_SHFT                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_PHYS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_OFFS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_POR                                        0x00000026
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RXEQTRAINING_DFE_TIME_S2_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXEQTRAINING_DFE_TIME_S2_RXEQTRAINING_DFE_TIME_S2_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_PHYS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_OFFS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_POR                                              0x00000040
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_PHYS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_OFFS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                              0xfc
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                 2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_PHYS                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_OFFS                                           (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_POR                                            0x00000064
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                            0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                               0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR                                              (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_PHYS                                              (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_OFFS                                              (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_POR                                               0x00000008
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                               0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                   0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                     0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_PHYS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_OFFS                                         (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_POR                                          0x00000007
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                          0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                             4
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                         0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                           0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_PHYS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_OFFS                                             (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_POR                                              0x00000010
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                              0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                 6
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_PHYS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_OFFS                                       (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_RMSK                                             0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_POR                                        0x00000022
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_BMSK                    0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_SHFT                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_PHYS                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_OFFS                                                   (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_RX_SIGDET_LFPS_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_RX_SIGDET_LFPS_SHFT                                       1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_LFPS_DET_LPBCK_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_TEST_CONTROL_FORCE_LFPS_DET_LPBCK_SHFT                                       0

#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_PHYS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_OFFS                                          (USB3_DP_PHY_USB3_PCS_USB3_USB3_PCS_USB3_USB3_PCS_USB3_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_POR                                           0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_BMSK                           0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_USB3_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_SHFT                             0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE                              (AHB2PHY_WEST_BASE      + 0x00009b00)
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_SIZE                         0x4c
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_USED                         0x48
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS                         (AHB2PHY_WEST_BASE_PHYS + 0x00009b00)
#define USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS                         0x00009b00

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_PHYS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_OFFS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_BMSK                        0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_SHFT                           4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                              0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                                3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                       0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                         2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_DONE_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_DONE_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                               0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                                 0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_PHYS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_OFFS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_RMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INVLD_HDR_BMSK                                       0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_INVLD_HDR_SHFT                                          4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DISPARITY_ERROR_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DISPARITY_ERROR_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                             0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                               2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DEC_ERR_BMSK                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_DEC_ERR_SHFT                                            0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR                                     (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_PHYS                                     (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_OFFS                                     (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_RMSK                                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_PHYS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_OFFS                                           (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_DEC_ERR_CNT_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PCS_STATUS3_DEC_ERR_CNT_SHFT                                        0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_PHYS                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_OFFS                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_POR                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_POR_RMSK                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ATTR                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_PHYS                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_OFFS                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                   0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_POR                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_POR_RMSK                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ATTR                                          0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_PHYS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_OFFS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_RMSK                                              0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                          0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                            3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                      0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                        1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_PHYS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_OFFS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_POR                                         0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                               0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                                 3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                        0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                          2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                   1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_PHYS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_OFFS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                            0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                              3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                              0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                                1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_PHYS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_OFFS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_RMSK                                             0xf3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_BMSK                                0xc0
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_SHFT                                   6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_POST_BMSK                               0x30
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_LEFDC_POST_SHFT                                  4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                  1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_PHYS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_OFFS                                       (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_RMSK                                             0x53
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_BMSK                             0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_SHFT                                6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_BMSK                            0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_SHFT                               4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                              0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_PHYS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_OFFS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                         0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                           3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                            0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                              2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                             0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                               1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                                0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_PHYS                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_OFFS                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_RMSK                                                   0xf3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_POR                                              0x00000020
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                              0x80
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                 7
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                       6
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                            0x20
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                               5
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_PAT_SEL_BMSK                                      0x10
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_PAT_SEL_SHFT                                         4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TX_EN_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TX_EN_SHFT                                           1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TXRX_EN_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_BIST_CTRL_BIST_TXRX_EN_SHFT                                         0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_PHYS                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_OFFS                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_POR                                             0x000000ff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_PRBS_SEED0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED0_PRBS_SEED0_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_PHYS                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_OFFS                                            (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_POR                                             0x00000003
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_PRBS_SEED1_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_PRBS_SEED1_PRBS_SEED1_SHFT                                          0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_PHYS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_OFFS                                        (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_POR                                         0x00000005
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                           0xf0
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                              4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                    3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                    2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                  0x2
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                    1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                    0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_PHYS                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_OFFS                                             (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_RMSK                                                    0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                                0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                                  0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_PHYS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_OFFS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                              0

#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_PHYS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_OFFS                                         (USB3_DP_PHY_USB3_PCS_LN_USB3_PCS_LN_USB3_PCS_LANE_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                           0x3f
#define HWIO_USB3_DP_PHY_USB3_PCS_LN_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                              0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE         (AHB2PHY_WEST_BASE      + 0x00009e00)
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_SIZE    0x4
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_USED    0x0
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_PHYS    (AHB2PHY_WEST_BASE_PHYS + 0x00009e00)
#define USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_OFFS    0x00009e00

#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR                     (USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_PHYS                     (USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_OFFS                     (USB3_DP_PHY_USB3_PCS_AON_USB3_PCS_AON_USB3_PCS_AON_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_RMSK                            0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_POR                      0x00000001
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_POR_RMSK                 0xffffffff
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ATTR                                  0x3
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_IN)
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_CLAMP_EN_B_BMSK                 0x1
#define HWIO_USB3_DP_PHY_USB3_PCS_AON_CLAMP_ENABLE_CLAMP_EN_B_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE                                      (AHB2PHY_WEST_BASE      + 0x0000a000)
#define USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_SIZE                                 0x200
#define USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_USED                                 0x1fc
#define USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS                                 (AHB2PHY_WEST_BASE_PHYS + 0x0000a000)
#define USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS                                 0x0000a000

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_POR                                                    0x00000028
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_POR                                                       0x0000001b
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_POR                                                     0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_POR                                                     0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_PHYS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_PHYS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_PHYS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_PHYS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_POR                                                    0x00000019
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_POR                                                       0x0000001b
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                           0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_POR                                                     0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_POR                                                     0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_POR                                               0x00000033
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                          0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                           0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                           0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_POR                                                     0x00000053
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_POR                                                     0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_POR                                                            0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_RMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                                     0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_POR                                                            0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                 7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                  0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                    3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_RMSK                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                                    1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_RMSK                                                             0xf1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                             0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR                                                 0x00000014
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                           0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                   7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                          5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_POR                                                        0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                           6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                        5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                         0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                   0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                     3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_RMSK                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_POR                                                              0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                         0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                           1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_POR                                                            0x00000007
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_POR                                                      0x00000007
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_POR                                                          0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_POR                                                          0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_POR                                                           0x00000023
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                   5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                 0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                    4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR                                                 0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_POR                                                       0x00000014
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                             0xe0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_POR                                                       0x00000028
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                              0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                 6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                                   0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                                     1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_POR                                                      0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                               0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                  6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                          0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                            2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                   7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                   0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                             0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                      0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                         6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                      0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_POR                                                   0x00000080
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_PHYS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OFFS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_PHYS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OFFS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_RMSK                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR                                                 0x0000000d
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                   3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                       2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                      0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                         7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                               6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                           0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                            0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                               6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                               0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                  4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                  2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_POR                                                   0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_POR                                                   0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_POR                                                    0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_POR                                                    0x00000003
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_POR                                                     0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_POR                                                     0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_POR                                                          0x00000031
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                                      0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                                         4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                             0x6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_POR                                                         0x00000080
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                        0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                           6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_POR                                                        0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                         0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                            7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                          5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                         0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_POR                                                    0x00000015
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                 0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                    4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                  0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                              0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_POR                                                           0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                   0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                      7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                               0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                                       0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                                    1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_POR                                                            0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_POR                                                     0x00000064
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_POR                                                   0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                     0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                        5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                            0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_PHYS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OFFS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                        0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                         0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                     0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                        7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                           0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                           0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                            0x6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_POR                                                0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                   0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                    0xe
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_POR                                                0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_POR                                                0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_PHYS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OFFS                                               (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                               7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                              0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                              0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                   3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                     0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                        6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                       0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                          7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                         0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                   0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                           7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                               6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                       0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                          5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                        0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_ADDR                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_PHYS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_OFFS                                              (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_PHYS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                             (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ATTR                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                                     7
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                         0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                            5
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                        0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                                       1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_ATTR                                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_PHYS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                                (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_PHYS                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                           (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_ATTR                                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_RMSK                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_ATTR                                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_COM_DP_QSERDES_COM_USB3_DP_QMP_PLL_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_ATTR                                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                   0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE                             (AHB2PHY_WEST_BASE      + 0x0000a200)
#define USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_SIZE                        0x168
#define USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_USED                        0x164
#define USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS                        (AHB2PHY_WEST_BASE_PHYS + 0x0000a200)
#define USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS                        0x0000a200

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PHYS                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OFFS                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_PHYS                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_OFFS                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_POR                                          0x00000079
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000016
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_PHYS                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_OFFS                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_PHYS                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_OFFS                                             (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_PHYS                                      (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OFFS                                      (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ATTR                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_POR                                               0x000000d5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_POR                                               0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_POR                                               0x0000002a
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_POR                                          0x00000012
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_POR                                                0x00000013
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ADDR                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_PHYS                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_OFFS                                                (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_POR                                          0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_POR                                           0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_POR                                               0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_POR                                        0x00000003
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_PHYS                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_OFFS                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_PHYS                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                 (USB3_DP_PHY_DP_QSERDES_TX0_DP_QSERDES_TX0_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE                                          (AHB2PHY_WEST_BASE      + 0x0000a400)
#define USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_SIZE                                     0x200
#define USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_USED                                     0x1fc
#define USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS                                     (AHB2PHY_WEST_BASE_PHYS + 0x0000a400)
#define USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS                                     0x0000a400

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_POR                                                      0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_POR                                                           0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_POR                                                      0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_POR                                                           0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_POR                                               0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_POR                                                       0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_POR                                                  0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_POR                                               0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_POR                                                       0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_POR                                                  0x00000021
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_POR                                          0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_POR                                                0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_POR                                               0x0000000f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_POR                                                       0x00000099
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_POR                                                       0x00000011
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_POR                                                       0x00000022
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_POR                                                         0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_POR                                                         0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_PHYS                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OFFS                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_POR                                                 0x000000a0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_POR                                                          0x00000015
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_POR                                                        0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                                     0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_POR                                                         0x00000054
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_POR                                                         0x0000000e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_POR                                                                 0x0000001f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ATTR                                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_POR                                                  0x0000000f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_POR                                                  0x0000004a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_POR                                                    0x000000c0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_POR                                                   0x00000040
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_POR                                                    0x00000030
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                            0x00000077
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_POR                                                             0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_POR                                                  0x0000000e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_POR                                                      0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_POR                                                         0x000000bf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_POR                                                        0x000000bf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_POR                                                       0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_POR                                                       0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_POR                                                       0x000000d4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_POR                                                         0x000000dc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_POR                                                        0x000000dc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_POR                                                       0x0000005c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_POR                                                       0x0000000b
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_POR                                                       0x000000b3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_POR                                                         0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_POR                                                        0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_POR                                                       0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_POR                                                       0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_POR                                                             0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POR                                               0x00000038
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_POR                                                              0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_POR                                                               0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ATTR                                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_POR                                                         0x00000018
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_ATTR                                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_PHYS                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                   (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_PHYS                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                                (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_PHYS                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                    (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR                                     0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_PHYS                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OFFS                                             (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_POR                                              0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_POR                                                0x00000080
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX0_DP_QSERDES_RX0_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE                             (AHB2PHY_WEST_BASE      + 0x0000a600)
#define USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_SIZE                        0x168
#define USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_USED                        0x164
#define USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS                        (AHB2PHY_WEST_BASE_PHYS + 0x0000a600)
#define USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS                        0x0000a600

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_RMSK                                                     0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_SHFT                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_SHFT                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_RMSK                                                  0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_POR                                             0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                           0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                              6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                   5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                 3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                         5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_POR                                            0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PHYS                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OFFS                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_RMSK                                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_RMSK                                                         0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_TX_BAND_MUX_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_BAND_TX_BAND_SHFT                                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ADDR                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_PHYS                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_OFFS                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_POR                                          0x00000079
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                  0x18
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                     3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_20B_10B_SHFT                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_LINE_LPB_EN_SHFT                                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_SHFT                                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_SER_LPB_EN_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_PAR_LPB_EN_SHFT                                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_POR                                   0x00000016
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_POR                                   0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ADDR                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_PHYS                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_OFFS                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ADDR                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_PHYS                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_OFFS                                             (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                  4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_RMSK                                                   0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR                                      (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_PHYS                                      (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OFFS                                      (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_POR                                       0x00000015
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ATTR                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                           4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_POR                                             0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                      2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                  1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_RMSK                                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                   3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                       2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PHYS                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_POR                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_POR_RMSK                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ATTR                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                           6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_POR                                             0x000000aa
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_RMSK                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_POR                                             0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_BMSK                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_POR                                               0x000000d5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_POR                                               0x00000002
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_POR                                               0x0000002a
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_POR                                               0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_LANE_MODE5_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_MODE_5_LANE_MODE5_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL1_ATB_SEL1_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ATB_SEL2_ATB_SEL2_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                    3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_POR                                          0x00000012
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                    3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_POR                                                0x000000a5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_POR                                                0x0000005a
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_POR                                                0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_POR                                                0x00000013
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ADDR                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_PHYS                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_OFFS                                                (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_RMSK                                                      0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_BMSK                                     0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_SHFT                                        5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_TSYNC_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_TSYNC_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_RSYNC_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_SW_RSYNC_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_RSVD_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_RSVD_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_SHFT                                           1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_POR                                          0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                       1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_PHYS                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_POR                                           0x00000001
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_BMSK                                           0xfe
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_POR                                               0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                       0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                          5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_PREEMPH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_PRE_EMPH_PREEMPH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_RMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_SW_RESET_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SW_RESET_SW_RESET_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_PHYS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OFFS                                  (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_RMSK                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_POR                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_POR_RMSK                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ATTR                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_POR                                        0x00000003
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                         0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_RMSK                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ATTR                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_ADDR                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_PHYS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_OFFS                                               (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_ADDR                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_PHYS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_OFFS                                              (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_ADDR                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_PHYS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_OFFS                                          (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_RMSK                                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                         0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_RMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_RMSK                                                   0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_READ_VGACODE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VGA_READ_CODE_READ_VGACODE_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                   0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_PHYS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_OFFS                                       (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_RMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_ATTR                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_ADDR                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_PHYS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_OFFS                                            (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_RMSK                                                  0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_POR                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_POR_RMSK                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_ATTR                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_PHYS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_OFFS                                         (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_RMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_POR                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_ATTR                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_PHYS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_OFFS                                        (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_RMSK                                           0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                           0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                           0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                             3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_PHYS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_OFFS                                    (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_POR                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ATTR                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                      0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                         5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                       0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                       0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_ADDR                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_PHYS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_OFFS                                           (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_RMSK                                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_POR                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_ATTR                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                           0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_PHYS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_OFFS                                     (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_ATTR                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                      0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                         7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                       0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                          0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_PHYS                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_OFFS                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_RMSK                                       0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                  0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_PHYS                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                 (USB3_DP_PHY_DP_QSERDES_TX1_DP_QSERDES_TX1_USB3_DP_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_POR                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ATTR                                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                      0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE                                          (AHB2PHY_WEST_BASE      + 0x0000a800)
#define USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_SIZE                                     0x200
#define USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_USED                                     0x1fc
#define USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS                                     (AHB2PHY_WEST_BASE_PHYS + 0x0000a800)
#define USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS                                     0x0000a800

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_POR                                                      0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_POR                                                           0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_RMSK                                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_POR                                                      0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_POR                                                   0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_RMSK                                                                0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_POR                                                           0x00000005
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_POR                                               0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_POR                                                       0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_POR                                                  0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                    0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_POR                                               0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_POR                                                       0x00000006
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                           0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_POR                                                  0x00000021
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_PHYS                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_POR                                          0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                   0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                      6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_POR                                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_POR                                                0x000000ff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                     0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_POR                                               0x0000000f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                          0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_POR                                                       0x00000099
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                     0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                        7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_RMSK                                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                    0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                       5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_POR                                                       0x00000011
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_POR                                                       0x00000022
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                             0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_POR                                                         0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_POR                                                         0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_RMSK                                                                 0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_PHYS                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OFFS                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_RMSK                                                      0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_POR                                                 0x000000a0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                      0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                         4

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                 0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                    7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_RMSK                                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_RMSK                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                              0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_RMSK                                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_RMSK                                                                 0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_RMSK                                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                 0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                    4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                  0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RMSK                                                               0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_POR                                                          0x00000015
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                    0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                       6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                      5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                       0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                          4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                      3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                        0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                     0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                             0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_POR                                                             0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                 7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                             0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_BMSK                                                         0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_SHFT                                                            5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                   0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                     3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_POR                                                        0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                           7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_RMSK                                                                0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_POR                                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RMSK                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_POR                                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                               0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                 1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_PHYS                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR                                     0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                         0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                            5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                          0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                            3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                              0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_KTAP1_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_1_KTAP1_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                      0xf8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_KTAP2_BMSK                                                                  0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_2_KTAP2_SHFT                                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_MODE_BMSK                                                          0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_MODE_SHFT                                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_EN_BMSK                                                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_EN_SHFT                                                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_MODE_BMSK                                                           0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_MODE_SHFT                                                             2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_EN_BMSK                                                             0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_EN_SHFT                                                               1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ADDR                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_PHYS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_OFFS                                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_RMSK                                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_POR                                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_POR_RMSK                                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ATTR                                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                  0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                     7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_VTHADP_SEL_BMSK                                                            0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_VTHADP_SEL_SHFT                                                               6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TX_ADPT_EN_MUX_BMSK                                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TX_ADPT_EN_MUX_SHFT                                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TX_ADPT_EN_BMSK                                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TX_ADPT_EN_SHFT                                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                     0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                       3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_BMSK                                                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_SHFT                                                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                       1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_BMSK                                                         0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                           0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                              4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                            0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_POR                                                         0x00000054
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                      7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                  0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                    0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                       4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_BMSK                                                          0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_SHFT                                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_POR                                                         0x0000000e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                 0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                            0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                               5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_RMSK                                                                      0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_POR                                                                 0x0000001f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ATTR                                                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                  0x1e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                     1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                    0x78
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                       3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                     0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                       2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_POR                                                  0x0000000f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                          0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                             6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                               0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_POR                                                  0x0000004a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                   0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                       0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                         2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                             0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                               0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                       0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_POR                                                  0x0000000a
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                           0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                              5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_RMSK                                                         0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_POR                                                    0x000000c0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_RMSK                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_RMSK                                                        0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_POR                                                   0x00000040
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                      0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_PHYS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OFFS                                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_RMSK                                                         0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_POR                                                    0x00000030
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                    0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_PHYS                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR                                            0x00000077
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_POR_RMSK                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ATTR                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                   7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                         0x70
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                 0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                           0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                              7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                               0x60
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                  5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                               0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                  4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                              0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                  0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                    2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_BMSK                                                     0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                0xf0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                  0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_RMSK                                                                  0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_POR                                                             0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                  0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                     5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                   0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                      4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_BMSK                                                        0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_PHYS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OFFS                                                 (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_RMSK                                                       0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_POR                                                  0x0000000e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                  0x1e
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                     1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                    0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RMSK                                                                     0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                 5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_10_HALF_BMSK                                                     0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_10_HALF_SHFT                                                        4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_01_HALF_BMSK                                                      0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_01_HALF_SHFT                                                        3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_MUX_BMSK                                                          0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_MUX_SHFT                                                            2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_BMSK                                                              0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_BAND_RX_BAND_SHFT                                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_RMSK                                                             0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                      0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                        2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                  0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR                                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_PHYS                                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_OFFS                                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_RMSK                                                           0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                             0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                               3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                 0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                   2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                    0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                      1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ADDR                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_PHYS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_OFFS                                                     (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_POR                                                      0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                              0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                 7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                             0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                            1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                              0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                          0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_SHFT                                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_RMSK                                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ATTR                                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_BMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_SHFT                                                             0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ADDR                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_PHYS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_OFFS                                                           (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_RMSK                                                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_POR                                                            0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_POR_RMSK                                                       0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ATTR                                                                        0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_BMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_POR                                                         0x000000bf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_POR                                                        0x000000bf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_POR                                                       0x0000003f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_POR                                                       0x0000007f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_POR                                                       0x000000d4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_POR                                                         0x000000dc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_POR                                                        0x000000dc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_POR                                                       0x0000005c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_POR                                                       0x0000000b
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_POR                                                       0x000000b3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_RMSK                                                              0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_POR                                                         0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_POR                                                        0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_POR                                                       0x00000024
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_POR                                                       0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ADDR                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHYS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_OFFS                                                            (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_RMSK                                                                  0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_POR                                                             0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ATTR                                                                         0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                   0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                      7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                       0x3c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                          2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                      0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                        1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_BMSK                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_SHFT                                                            0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                 0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ADDR                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_PHYS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_OFFS                                                          (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_RMSK                                                                0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_POR                                                           0x00000004
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_POR_RMSK                                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ATTR                                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_PHYS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OFFS                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                    0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POR                                               0x00000038
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                               0x38
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_POR                                                              0x0000000c
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                             0x80
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                 0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                    6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                0x30
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                  3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                    1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_RMSK                                                                   0x7f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ATTR                                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                  0x40
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                     6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                   5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                  0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                     4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                       0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_RMSK                                                                    0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_POR                                                               0x00000010
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ATTR                                                                           0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_VTH_CODE_BMSK                                                           0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_CODE_VTH_CODE_SHFT                                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_POR                                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ADDR                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_PHYS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_OFFS                                                        (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_RMSK                                                              0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_POR                                                         0x00000018
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_POR_RMSK                                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ATTR                                                                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                               0x1f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_PHYS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                                  (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_ADDR                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_PHYS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_OFFS                                                              (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_RMSK                                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_POR                                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_POR_RMSK                                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_ATTR                                                                           0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_ADDR                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_PHYS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_OFFS                                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_RMSK                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_POR                                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_POR_RMSK                                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_ATTR                                                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_IDATA1_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA1_IDATA1_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_ADDR                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_PHYS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_OFFS                                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_RMSK                                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_POR                                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_POR_RMSK                                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_ATTR                                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_IDATA2_STATUS_BMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_IDATA2_IDATA2_STATUS_SHFT                                                           0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_RMSK                                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_ADDR                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_PHYS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_OFFS                                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_RMSK                                                                    0x7
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_POR                                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_POR_RMSK                                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_ATTR                                                                          0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                           2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_PHYS                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                   (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                         0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ATTR                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                         0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                            4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                     0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                       0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_PHYS                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                                (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                               0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                  0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_RMSK                                                            0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                     0xc0
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                        6
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                             0xc
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                             1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                               0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                 0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_PHYS                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                    (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                          0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR                                     0x00000008
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_POR_RMSK                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ATTR                                                 0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                   4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                       0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                         3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                   0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                     2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                       0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                         1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                      0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                        0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_PHYS                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OFFS                                             (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_POR                                              0x00000020
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_PHYS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OFFS                                               (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_POR                                                0x00000080
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ATTR                                                            0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_PHYS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_OFFS                                                      (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_RMSK                                                            0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_POR                                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                        0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                           5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                            0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                              2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                        0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                          1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_PHYS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_OFFS                                                       (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_RMSK                                                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_POR                                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                              0xf
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ADDR                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_PHYS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_PHYS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_OFFS                                                         (USB3_DP_PHY_DP_QSERDES_RX1_DP_QSERDES_RX1_USB3_DP_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_RMSK                                                               0x3f
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_POR                                                          0x00000000
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_POR_RMSK                                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ATTR                                                                      0x3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ADDR)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_ADDR,m,v,HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IN)
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                             5
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                              0x10
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                             0x4
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                               2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                            0x2
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                              1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_DP_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: USB3_DP_PHY_DP_DP_DP_PHY
 *--------------------------------------------------------------------------*/

#define USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE                                                         (AHB2PHY_WEST_BASE      + 0x0000aa00)
#define USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_SIZE                                                    0x1bc
#define USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_USED                                                    0x19c
#define USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS                                                    (AHB2PHY_WEST_BASE_PHYS + 0x0000aa00)
#define USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS                                                    0x0000aa00

#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_ADDR                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_PHYS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_OFFS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_STEP_7_0_BMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID0_STEP_7_0_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_ADDR                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_PHYS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_OFFS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_STEP_15_8_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID1_STEP_15_8_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_ADDR                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_PHYS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_OFFS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_POR                                               0x00000001
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_MINOR_7_0_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID2_MINOR_7_0_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_ADDR                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_PHYS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_OFFS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_POR                                               0x00000060
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_ATTR                                                           0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_MAJOR_BMSK                                              0xf0
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_MAJOR_SHFT                                                 4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_MINOR_11_8_BMSK                                          0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_REVISION_ID3_MINOR_11_8_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ADDR                                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x10)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_PHYS                                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x10)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_OFFS                                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x10)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_RMSK                                                             0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_POR                                                        0x00000005
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_POR_RMSK                                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ATTR                                                                    0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_RSVD_BMSK                                                        0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_RSVD_SHFT                                                           7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_DP_CFG_SPARE_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_DP_CFG_SPARE_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_AUX_RESET_BMSK                                                   0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_AUX_RESET_SHFT                                                      5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_CORE_RESET_TSYNC_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_CORE_RESET_TSYNC_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_PLL_START_BMSK                                                    0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_PLL_START_SHFT                                                      3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_PLL_RESET_BMSK                                                    0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_PLL_RESET_SHFT                                                      2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_SW_RESET_BMSK                                                     0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_SW_RESET_SHFT                                                       1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_RETIMING_ENABLE_BMSK                                              0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_RETIMING_ENABLE_SHFT                                                0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ADDR                                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x14)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_PHYS                                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x14)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_OFFS                                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x14)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RMSK                                                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_POR                                                      0x0000000f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_POR_RMSK                                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ATTR                                                                  0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_C_READY_MUX_BMSK                                               0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_C_READY_MUX_SHFT                                                  7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_SW_C_READY_BMSK                                                0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_SW_C_READY_SHFT                                                   6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_TCLK_LINKCLK_SEL_BMSK                                          0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_TCLK_LINKCLK_SEL_SHFT                                             5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_DISABLE_CGC_EN_BMSK                                            0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_DISABLE_CGC_EN_SHFT                                               4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE3_EN_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE3_EN_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE2_EN_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE2_EN_SHFT                                           2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE1_EN_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE1_EN_SHFT                                           1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE0_EN_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_CFG_1_RT_BUFFER_LANE0_EN_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ADDR                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x18)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PHYS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x18)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_OFFS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x18)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_POR                                                     0x00000078
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_SPARE_PWRDN_B_BMSK                                            0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_SPARE_PWRDN_B_SHFT                                               7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_DP_CLAMP_EN_B_BMSK                                            0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_DP_CLAMP_EN_B_SHFT                                               6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PLL_PWRDN_B_BMSK                                              0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PLL_PWRDN_B_SHFT                                                 5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_LANE_2_3_PWRDN_B_BMSK                                         0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_LANE_2_3_PWRDN_B_SHFT                                            4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_LANE_0_1_PWRDN_B_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_LANE_0_1_PWRDN_B_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_AUX_PWRDN_B_BMSK                                               0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_AUX_PWRDN_B_SHFT                                                 2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PSR_PWRDN_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PSR_PWRDN_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PWRDN_B_BMSK                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_PD_CTL_PWRDN_B_SHFT                                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ADDR                                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x1c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_PHYS                                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_OFFS                                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x1c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_RMSK                                                            0x7f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_POR                                                       0x0000004c
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_POR_RMSK                                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ATTR                                                                   0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_RETIME_BUFFER_SIZE_BMSK                                         0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_RETIME_BUFFER_SIZE_SHFT                                            6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_LINK_CLOCK_SEL_MUX_BMSK                                         0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_LINK_CLOCK_SEL_MUX_SHFT                                            5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_LINK_CLOCK_SEL_BMSK                                             0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_LINK_CLOCK_SEL_SHFT                                                4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_PAR_RATE_BMSK                                                    0xc
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_PAR_RATE_SHFT                                                      2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_TX_BAND_BMSK                                                     0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MODE_TX_BAND_SHFT                                                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x20)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x20)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x20)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_RMSK                                                         0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_AUX_FORCE_TX_EN_BMSK                                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_AUX_FORCE_TX_EN_SHFT                                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_AUX_BYPASS_BMSK                                              0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_AUX_BYPASS_SHFT                                                2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_RSVD_BMSK                                                    0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG0_RSVD_SHFT                                                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x24)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x24)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x24)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_AUX_DCTRL_7_0_BMSK                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG1_AUX_DCTRL_7_0_SHFT                                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x28)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x28)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x28)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_POR                                                   0x00000004
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_AUX_DCTRL_15_8_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG2_AUX_DCTRL_15_8_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x2c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x2c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_POR                                                   0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_FORCE_RX_EN_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_FORCE_RX_EN_SHFT                                           7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_TX_PRECHARGE_BMSK                                       0x70
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_TX_PRECHARGE_SHFT                                          4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_PARALLEL_LBK_BMSK                                        0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_PARALLEL_LBK_SHFT                                          3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_BYPASS_MANCH_LBK_BMSK                                    0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_BYPASS_MANCH_LBK_SHFT                                      2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_SERIAL_LBK_BMSK                                          0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_SERIAL_LBK_SHFT                                            1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_NEAREND_LBK_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG3_AUX_NEAREND_LBK_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x30)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x30)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x30)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_AUX_TX_MANCH_HALFCYC_BMSK                                   0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG4_AUX_TX_MANCH_HALFCYC_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x34)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x34)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x34)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_POR                                                   0x00000028
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_AUX_RX_MANCH_TWOCYC_BMSK                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG5_AUX_RX_MANCH_TWOCYC_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x38)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x38)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x38)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_RMSK                                                        0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_POR                                                   0x0000000a
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_AUX_RX_MANCH_HALFCYC_BMSK                                   0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG6_AUX_RX_MANCH_HALFCYC_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x3c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x3c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_RMSK                                                         0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_POR                                                   0x00000003
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_AUX_RX_MANCH_CYCJITTER_BMSK                                  0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG7_AUX_RX_MANCH_CYCJITTER_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x40)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x40)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x40)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_POR                                                   0x000000b7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_AUX_TX_PREAMBLE_BMSK                                        0xf0
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_AUX_TX_PREAMBLE_SHFT                                           4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_AUX_RX_PREAMBLE_BMSK                                         0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG8_AUX_RX_PREAMBLE_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ADDR                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x44)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_PHYS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x44)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OFFS                                                  (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x44)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_RMSK                                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_POR                                                   0x00000003
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_POR_RMSK                                              0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ATTR                                                               0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_TWOCYC_BMSK                                        0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_TWOCYC_SHFT                                           7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_HALFCYC_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_HALFCYC_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_AUX_TIMING_BMSK                                    0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_OVERRIDE_AUX_TIMING_SHFT                                       5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_AUX_RX_CFG_SPARE_BMSK                                       0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_AUX_RX_CFG_SPARE_SHFT                                          4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_AUX_RX_ZERO_IDLE_CNT_BMSK                                    0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG9_AUX_RX_ZERO_IDLE_CNT_SHFT                                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ADDR                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x48)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_PHYS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x48)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_OFFS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x48)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_RMSK                                                       0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_POR                                                  0x00000002
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_RX_START_DEBOUNCE_ENA_BMSK                             0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_RX_START_DEBOUNCE_ENA_SHFT                                5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_RXOUT_DEBOUNCE_ENA_BMSK                                0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_RXOUT_DEBOUNCE_ENA_SHFT                                   4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_DBOUNCE_SPARE_BMSK                                      0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG10_AUX_DBOUNCE_SPARE_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ADDR                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x4c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_PHYS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_OFFS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x4c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_RMSK                                                        0x7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_POR                                                  0x00000002
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_DLY_AUX_RX_VALID_BMSK                                       0x6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_DLY_AUX_RX_VALID_SHFT                                         1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_USE_AUXRX_GEN1_BMSK                                         0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG11_USE_AUXRX_GEN1_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ADDR                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x50)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_PHYS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x50)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_OFFS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x50)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_AUX_DCTRL_23_16_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_CFG12_AUX_DCTRL_23_16_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x54)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x54)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x54)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_RMSK                                              0x1f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_TX_REQ_ERR_MASK_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_TX_REQ_ERR_MASK_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_ALIGN_ERR_MASK_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_ALIGN_ERR_MASK_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_SYNC_ERR_MASK_BMSK                          0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_SYNC_ERR_MASK_SHFT                            2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_DEC_ERR_MASK_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_DEC_ERR_MASK_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_STOP_ERR_MASK_BMSK                          0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_MASK_AUX_RX_STOP_ERR_MASK_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ADDR                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x58)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_PHYS                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x58)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_OFFS                                       (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x58)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_RMSK                                             0x9f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_POR                                        0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_POR_RMSK                                   0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ATTR                                                    0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_GLOBE_REQ_CLR_CMD_BMSK                       0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_GLOBE_REQ_CLR_CMD_SHFT                          7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_TX_REQ_ERR_CLR_BMSK                          0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_TX_REQ_ERR_CLR_SHFT                             4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_ALIGN_ERR_CLR_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_ALIGN_ERR_CLR_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_SYNC_ERR_CLR_BMSK                          0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_SYNC_ERR_CLR_SHFT                            2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_DEC_ERR_CLR_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_DEC_ERR_CLR_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_STOP_ERR_CLR_BMSK                          0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_CLEAR_AUX_RX_STOP_ERR_CLR_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ADDR                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x5c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_PHYS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_OFFS                                              (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x5c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_RMSK                                                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_POR                                               0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_POR_RMSK                                          0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ATTR                                                           0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_BIST_MODE_BMSK                                      0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_BIST_MODE_SHFT                                         7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_BIST_SEL_BMSK                                       0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_BIST_SEL_SHFT                                          6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_TX_PATGEN_EN_BMSK                                   0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_TX_PATGEN_EN_SHFT                                      5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_TX_FIXPAT_BMSK                                      0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_TX_FIXPAT_SHFT                                         4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_EN_BMSK                                  0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_EN_SHFT                                    3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_GEN_SHORT_BMSK                           0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_GEN_SHORT_SHFT                             2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_ERR_EN_BMSK                              0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_ERR_EN_SHFT                                1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_CLR_ERROR_COUNT_BMSK                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_CFG_AUX_RX_PRBS_CHK_CLR_ERROR_COUNT_SHFT                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x60)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x60)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x60)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_POR                                         0x00000001
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_AUX_BIST_PRBS_SEED_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_SEED_AUX_BIST_PRBS_SEED_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x64)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x64)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x64)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_POR                                         0x00000001
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ATTR                                                     0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_AUX_BIST_PRBS_POLY_BMSK                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_PRBS_POLY_AUX_BIST_PRBS_POLY_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x68)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x68)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x68)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_AUX_TX_PROG_PAT_16B_7_0_BMSK                 0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_LSB_AUX_TX_PROG_PAT_16B_7_0_SHFT                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x6c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x6c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_AUX_TX_PROG_PAT_16B_15_8_BMSK                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_TX_PROG_PAT_16B_MSB_AUX_TX_PROG_PAT_16B_15_8_SHFT                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ADDR                                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x70)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_PHYS                                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x70)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_OFFS                                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x70)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_RMSK                                                          0xb
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_POR                                                    0x00000002
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_POR_RMSK                                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ATTR                                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_FORCE_CLKBUF_EN_BMSK                                          0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_FORCE_CLKBUF_EN_SHFT                                            3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_VCO_DIV_CLK_SEL_BMSK                                          0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_VCO_DIV_VCO_DIV_CLK_SEL_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ADDR                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x74)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_PHYS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x74)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_OFFS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x74)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_RMSK                                                      0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_POR                                                 0x00000010
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ATTR                                                             0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_C_EXT_CLKBUF_EN_MUX_BMSK                               0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_C_EXT_CLKBUF_EN_MUX_SHFT                                  5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_C_EXT_CLKBUF_EN_BMSK                                   0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_C_EXT_CLKBUF_EN_SHFT                                      4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_TSYNC_DONE_MUX_BMSK                                     0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_TSYNC_DONE_MUX_SHFT                                       3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_TSYNC_DONE_BMSK                                         0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_TSYNC_DONE_SHFT                                           2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_EXT_TSYNC_MUX_BMSK                                      0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_EXT_TSYNC_MUX_SHFT                                        1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_EXT_TSYNC_BMSK                                          0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TSYNC_OVRD_SW_EXT_TSYNC_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ADDR                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x78)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_PHYS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x78)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_OFFS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x78)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_RMSK                                                 0x5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_L0_CORE_TXCLK_EN_BMSK                                0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_L0_CORE_TXCLK_EN_SHFT                                  2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_L0_CORE_PLL_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_LANE_CTL_L0_CORE_PLL_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x7c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x7c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_POR                                          0x00000040
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TX_HDR_PRBS_SEL_BMSK                       0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TX_HDR_PRBS_SEL_SHFT                          6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TCLK_SEL_BMSK                              0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TCLK_SEL_SHFT                                 5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TX_GEN_EN_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_TX_GEN_EN_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_RX_PRBS_CHK_EN_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_RX_PRBS_CHK_EN_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_RX_PRBS_GEN_SHORT_BMSK                      0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_RX_PRBS_GEN_SHORT_SHFT                        2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_ERROR_INJECT_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_ERROR_INJECT_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_ERROR_CLEAR_BMSK                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG0_L0_BIST_ERROR_CLEAR_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x80)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x80)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x80)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_POR                                          0x0000003f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_RX_RESET_PCS_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_RX_RESET_PCS_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_TX_RESET_PCS_BMSK                          0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_TX_RESET_PCS_SHFT                             6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_MODE_BMSK                                  0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG1_L0_BIST_MODE_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x84)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x84)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x84)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_POR                                          0x00000098
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_L0_HEADER_PAT_7_0_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG2_L0_HEADER_PAT_7_0_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x88)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x88)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x88)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_POR                                          0x00000003
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_L0_BIST_TX_MASK_BMSK                                0xc
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_L0_BIST_TX_MASK_SHFT                                  2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_L0_HEADER_PAT_9_8_BMSK                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_CFG3_L0_HEADER_PAT_9_8_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x8c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x8c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_L0_PRBS_SEED_7_0_BMSK                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE0_L0_PRBS_SEED_7_0_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x90)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x90)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x90)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_RMSK                                          0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_L0_PRBS_SEED_9_8_BMSK                         0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_PRBS_SEED_BYTE1_L0_PRBS_SEED_9_8_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ADDR                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x94)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_PHYS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x94)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_OFFS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x94)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_L0_PRBS_POLY_7_0_BMSK                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN0_L0_PRBS_POLY_7_0_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ADDR                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x98)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_PHYS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x98)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_OFFS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x98)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_RMSK                                            0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_L0_PRBS_POLY_9_8_BMSK                           0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_PATTERN1_L0_PRBS_POLY_9_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ADDR                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x9c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_PHYS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_OFFS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x9c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_RMSK                                                 0x5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ATTR                                                       0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_L1_CORE_TXCLK_EN_BMSK                                0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_L1_CORE_TXCLK_EN_SHFT                                  2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_L1_CORE_PLL_EN_BMSK                                  0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_LANE_CTL_L1_CORE_PLL_EN_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xa0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xa0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_RMSK                                               0x7f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_POR                                          0x00000040
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TX_HDR_PRBS_SEL_BMSK                       0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TX_HDR_PRBS_SEL_SHFT                          6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TCLK_SEL_BMSK                              0x20
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TCLK_SEL_SHFT                                 5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TX_GEN_EN_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_TX_GEN_EN_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_RX_PRBS_CHK_EN_BMSK                         0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_RX_PRBS_CHK_EN_SHFT                           3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_RX_PRBS_GEN_SHORT_BMSK                      0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_RX_PRBS_GEN_SHORT_SHFT                        2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_ERROR_INJECT_BMSK                           0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_ERROR_INJECT_SHFT                             1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_ERROR_CLEAR_BMSK                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG0_L1_BIST_ERROR_CLEAR_SHFT                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xa4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xa4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_POR                                          0x0000003f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_RX_RESET_PCS_BMSK                          0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_RX_RESET_PCS_SHFT                             7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_TX_RESET_PCS_BMSK                          0x40
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_TX_RESET_PCS_SHFT                             6
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_MODE_BMSK                                  0x3f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG1_L1_BIST_MODE_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xa8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xa8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_RMSK                                               0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_POR                                          0x00000098
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_L1_HEADER_PAT_7_0_BMSK                             0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG2_L1_HEADER_PAT_7_0_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ADDR                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xac)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_PHYS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xac)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_OFFS                                         (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xac)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_RMSK                                                0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_POR                                          0x00000003
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_POR_RMSK                                     0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ATTR                                                      0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_L1_BIST_TX_MASK_BMSK                                0xc
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_L1_BIST_TX_MASK_SHFT                                  2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_L1_HEADER_PAT_9_8_BMSK                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_CFG3_L1_HEADER_PAT_9_8_SHFT                                0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xb0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xb0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_RMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_L1_PRBS_SEED_7_0_BMSK                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE0_L1_PRBS_SEED_7_0_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ADDR                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xb4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_PHYS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_OFFS                                   (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xb4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_RMSK                                          0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_POR                                    0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_POR_RMSK                               0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ATTR                                                0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_L1_PRBS_SEED_9_8_BMSK                         0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_PRBS_SEED_BYTE1_L1_PRBS_SEED_9_8_SHFT                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ADDR                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xb8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_PHYS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_OFFS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xb8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_RMSK                                           0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_L1_PRBS_POLY_7_0_BMSK                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN0_L1_PRBS_POLY_7_0_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ADDR                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xbc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_PHYS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_OFFS                                     (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xbc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_RMSK                                            0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_POR                                      0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_POR_RMSK                                 0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ATTR                                                  0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_L1_PRBS_POLY_9_8_BMSK                           0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_PATTERN1_L1_PRBS_POLY_9_8_SHFT                             0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ADDR                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xc0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_PHYS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_OFFS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xc0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_RMSK                                                        0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_POR                                                  0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_MISR_CLEAR_BMSK                                             0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_MISR_CLEAR_SHFT                                               1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_MISR_ENABLE_BMSK                                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_CTRL_MISR_ENABLE_SHFT                                              0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ADDR                                             (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xc4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_PHYS                                             (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_OFFS                                             (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xc4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_RMSK                                                   0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_POR                                              0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_POR_RMSK                                         0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ATTR                                                          0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                     0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                        0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ADDR                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xc8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_PHYS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_OFFS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xc8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_EDPPHY_SPARE_7_0_BMSK                                         0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE0_EDPPHY_SPARE_7_0_SHFT                                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ADDR                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xcc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_PHYS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_OFFS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xcc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_EDPPHY_SPARE_15_8_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE1_EDPPHY_SPARE_15_8_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ADDR                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xd0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_PHYS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_OFFS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xd0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_RMSK                                                          0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ATTR                                                                 0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_EDPPHY_SPARE_23_16_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_SPARE2_EDPPHY_SPARE_23_16_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ADDR                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xd4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_PHYS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_OFFS                                                 (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xd4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RMSK                                                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_POR                                                  0x0000001a
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_POR_RMSK                                             0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ATTR                                                              0x3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_OUT(v)            \
                out_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ADDR,v)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_ADDR,m,v,HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_IN)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_UPDATE_MODE_BMSK                                 0x80
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_UPDATE_MODE_SHFT                                    7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_LOW_LIMIT_BMSK                                   0x70
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_LOW_LIMIT_SHFT                                      4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_HIGH_LIMIT_BMSK                                   0xe
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_HIGH_LIMIT_SHFT                                     1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_ENABLE_BMSK                                       0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_DEBUG_RTB_DEBUG_ENABLE_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_ADDR                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xd8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_PHYS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_OFFS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xd8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RSVD_BMSK                                                0xe0
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RSVD_SHFT                                                   5
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_GAP_BMSK                                             0x1c
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_GAP_SHFT                                                2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_LOW_FLAG_BMSK                                         0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_LOW_FLAG_SHFT                                           1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_HIGH_FLAG_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS1_RTB_HIGH_FLAG_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_ADDR                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xdc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_PHYS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_OFFS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xdc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_RMSK                                                     0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_RTB_LOW_COUNTER_BMSK                                     0xf0
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_RTB_LOW_COUNTER_SHFT                                        4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_RTB_HIGH_COUNTER_BMSK                                     0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_RTB_STATUS2_RTB_HIGH_COUNTER_SHFT                                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xe0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xe0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_RMSK                                            0x1f
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_TX_REQ_ERR_BMSK                             0x10
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_TX_REQ_ERR_SHFT                                4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_ALIGN_ERR_BMSK                            0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_ALIGN_ERR_SHFT                              3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_SYNC_ERR_BMSK                             0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_SYNC_ERR_SHFT                               2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_DEC_ERR_BMSK                              0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_DEC_ERR_SHFT                                1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_STOP_ERR_BMSK                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_INTERRUPT_STATUS_AUX_RX_STOP_ERR_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_ADDR                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xe4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_PHYS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_OFFS                                                    (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xe4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_RMSK                                                           0x7
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_POR                                                     0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_POR_RMSK                                                0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_ATTR                                                                 0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_C_READY_BMSK                                                   0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_C_READY_SHFT                                                     2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_PHY_READY_BMSK                                                 0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_PHY_READY_SHFT                                                   1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_TSYNC_DONE_BMSK                                                0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_STATUS_TSYNC_DONE_SHFT                                                  0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_ADDR                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xe8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_PHYS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_OFFS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xe8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_RMSK                                                 0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_AUX_BIST_CHECK_DONE_BMSK                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS0_AUX_BIST_CHECK_DONE_SHFT                               0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_ADDR                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xec)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_PHYS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xec)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_OFFS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xec)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_AUX_BIST_ERROR_COUNT_7_0_BMSK                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS1_AUX_BIST_ERROR_COUNT_7_0_SHFT                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_ADDR                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xf0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_PHYS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_OFFS                                          (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xf0)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_RMSK                                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_POR                                           0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_POR_RMSK                                      0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_ATTR                                                       0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_AUX_BIST_ERROR_COUNT_15_8_BMSK                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_AUX_BIST_STATUS2_AUX_BIST_ERROR_COUNT_15_8_SHFT                         0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xf4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xf4)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_RMSK                                             0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_RXCHK_HEADER_SEL_BMSK                    0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_RXCHK_HEADER_SEL_SHFT                      3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_PAT_DATA_NOT_FOUND_BMSK                  0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_PAT_DATA_NOT_FOUND_SHFT                    2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_HEADER_NOT_FOUND_BMSK                    0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_HEADER_NOT_FOUND_SHFT                      1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_CHECK_DONE_BMSK                          0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS0_L0_BIST_CHECK_DONE_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xf8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xf8)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_L0_BIST_ERROR_COUNT_7_0_BMSK                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS1_L0_BIST_ERROR_COUNT_7_0_SHFT                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0xfc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0xfc)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_L0_BIST_ERROR_COUNT_15_8_BMSK                   0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_TX1_BIST_STATUS2_L0_BIST_ERROR_COUNT_15_8_SHFT                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x100)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x100)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x100)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_RMSK                                             0xf
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_RXCHK_HEADER_SEL_BMSK                    0x8
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_RXCHK_HEADER_SEL_SHFT                      3
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_PAT_DATA_NOT_FOUND_BMSK                  0x4
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_PAT_DATA_NOT_FOUND_SHFT                    2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_HEADER_NOT_FOUND_BMSK                    0x2
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_HEADER_NOT_FOUND_SHFT                      1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_CHECK_DONE_BMSK                          0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS0_L1_BIST_CHECK_DONE_SHFT                            0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x104)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x104)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x104)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_L1_BIST_ERROR_COUNT_7_0_BMSK                    0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS1_L1_BIST_ERROR_COUNT_7_0_SHFT                       0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_ADDR                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x108)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_PHYS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x108)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_OFFS                                      (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x108)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_RMSK                                            0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_POR                                       0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_POR_RMSK                                  0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_ATTR                                                   0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_L1_BIST_ERROR_COUNT_15_8_BMSK                   0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_TX3_BIST_STATUS2_L1_BIST_ERROR_COUNT_15_8_SHFT                      0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_ADDR                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x10c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_PHYS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_OFFS                                               (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x10c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_RMSK                                                      0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_POR                                                0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_POR_RMSK                                           0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_ATTR                                                            0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_MISR_CAPTURED_BMSK                                        0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_MISR_STATUS_MISR_CAPTURED_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x110)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x110)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x110)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_L0_MISR_7_0_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS000_L0_MISR_7_0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x114)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x114)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x114)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_L0_MISR_15_8_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS001_L0_MISR_15_8_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x118)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x118)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x118)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_L0_MISR_23_16_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS010_L0_MISR_23_16_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x11c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x11c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_L0_MISR_31_24_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS011_L0_MISR_31_24_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x120)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x120)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x120)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_L0_MISR_39_32_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS100_L0_MISR_39_32_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x124)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x124)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x124)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_L0_MISR_47_40_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS101_L0_MISR_47_40_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x128)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x128)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x128)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_L0_MISR_55_48_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS110_L0_MISR_55_48_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x12c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x12c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_L0_MISR_63_56_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX0_MISR_STATUS111_L0_MISR_63_56_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x130)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x130)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x130)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_L1_MISR_7_0_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS000_L1_MISR_7_0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x134)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x134)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x134)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_L1_MISR_15_8_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS001_L1_MISR_15_8_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x138)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x138)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x138)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_L1_MISR_23_16_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS010_L1_MISR_23_16_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x13c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x13c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_L1_MISR_31_24_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS011_L1_MISR_31_24_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x140)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x140)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x140)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_L1_MISR_39_32_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS100_L1_MISR_39_32_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x144)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x144)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x144)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_L1_MISR_47_40_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS101_L1_MISR_47_40_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x148)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x148)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x148)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_L1_MISR_55_48_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS110_L1_MISR_55_48_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x14c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x14c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_L1_MISR_63_56_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX1_MISR_STATUS111_L1_MISR_63_56_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x150)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x150)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x150)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_L2_MISR_7_0_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS000_L2_MISR_7_0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x154)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x154)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x154)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_L2_MISR_15_8_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS001_L2_MISR_15_8_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x158)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x158)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x158)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_L2_MISR_23_16_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS010_L2_MISR_23_16_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x15c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x15c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_L2_MISR_31_24_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS011_L2_MISR_31_24_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x160)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x160)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x160)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_L2_MISR_39_32_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS100_L2_MISR_39_32_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x164)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x164)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x164)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_L2_MISR_47_40_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS101_L2_MISR_47_40_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x168)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x168)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x168)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_L2_MISR_55_48_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS110_L2_MISR_55_48_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x16c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x16c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_L2_MISR_63_56_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX2_MISR_STATUS111_L2_MISR_63_56_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x170)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x170)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x170)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_L3_MISR_7_0_BMSK                                  0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS000_L3_MISR_7_0_SHFT                                     0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x174)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x174)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x174)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_L3_MISR_15_8_BMSK                                 0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS001_L3_MISR_15_8_SHFT                                    0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x178)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x178)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x178)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_L3_MISR_23_16_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS010_L3_MISR_23_16_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x17c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x17c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_L3_MISR_31_24_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS011_L3_MISR_31_24_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x180)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x180)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x180)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_L3_MISR_39_32_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS100_L3_MISR_39_32_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x184)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x184)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x184)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_L3_MISR_47_40_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS101_L3_MISR_47_40_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x188)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x188)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x188)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_L3_MISR_55_48_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS110_L3_MISR_55_48_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_ADDR                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x18c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_PHYS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_OFFS                                        (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x18c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_RMSK                                              0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_POR                                         0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_POR_RMSK                                    0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_ATTR                                                     0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_L3_MISR_63_56_BMSK                                0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_TX3_MISR_STATUS111_L3_MISR_63_56_SHFT                                   0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_ADDR                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x190)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_PHYS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x190)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_OFFS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x190)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                        0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                           0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_ADDR                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x194)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_PHYS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x194)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_OFFS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x194)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                       0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                          0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_ADDR                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x198)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_PHYS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x198)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_OFFS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x198)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                         0

#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_ADDR                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE      + 0x19c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_PHYS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_PHYS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_OFFS                                                (USB3_DP_PHY_DP_DP_DP_PHY_REG_BASE_OFFS + 0x19c)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_RMSK                                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_POR                                                 0x00000000
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_POR_RMSK                                            0xffffffff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_ATTR                                                             0x1
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_IN                    \
                in_dword(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_ADDR)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_ADDR, m)
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                      0xff
#define HWIO_USB3_DP_PHY_DP_DP_PHY_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                         0

/*----------------------------------------------------------------------------
 * MODULE: USB2PHY_CM_DWC_USB2
 *--------------------------------------------------------------------------*/

#define USB2PHY_CM_DWC_USB2_REG_BASE                                                           (AHB2PHY_WEST_BASE      + 0x00003000)
#define USB2PHY_CM_DWC_USB2_REG_BASE_SIZE                                                      0x154
#define USB2PHY_CM_DWC_USB2_REG_BASE_USED                                                      0x150
#define USB2PHY_CM_DWC_USB2_REG_BASE_PHYS                                                      (AHB2PHY_WEST_BASE_PHYS + 0x00003000)
#define USB2PHY_CM_DWC_USB2_REG_BASE_OFFS                                                      0x00003000

#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x0)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x0)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x0)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_POR                                                  0x00000000
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_ATTR                                                              0x1
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_STEP_7_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID0_STEP_7_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x4)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x4)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x4)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_POR                                                  0x00000000
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_ATTR                                                              0x1
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_STEP_15_8_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID1_STEP_15_8_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x8)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x8)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x8)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_POR                                                  0x00000001
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_ATTR                                                              0x1
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_MINOR_7_0_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID2_MINOR_7_0_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xc)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xc)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_POR                                                  0x00000020
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_ATTR                                                              0x1
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REVISION_ID3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MAJOR_BMSK                                                 0xf0
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MAJOR_SHFT                                                    4
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MINOR_11_8_BMSK                                             0xf
#define HWIO_USB2PHY_USB_PHY_REVISION_ID3_MINOR_11_8_SHFT                                               0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x10)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_PHYS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x10)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_OFFS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x10)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_POR                                               0x00000000
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_POR_RMSK                                          0xffffffff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ATTR                                                           0x1
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_BMSK                                      0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x14)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_PHYS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x14)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_OFFS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x14)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_POR                                               0x00000000
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_POR_RMSK                                          0xffffffff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ATTR                                                           0x1
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_BMSK                                     0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x18)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_PHYS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x18)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_OFFS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x18)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_POR                                               0x00000000
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_POR_RMSK                                          0xffffffff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ATTR                                                           0x1
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x1c)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_PHYS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x1c)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_OFFS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x1c)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_POR                                               0x00000000
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_POR_RMSK                                          0xffffffff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ATTR                                                           0x1
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x20)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHYS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x20)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_OFFS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x20)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_POR                                            0x00000003
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_POR_RMSK                                       0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ATTR                                                        0x1
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_BMSK                                            0xc0
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_BMSK                            0x3c
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_SHFT                               2
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x24)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x24)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x24)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_POR                                           0x00000000
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ATTR                                                       0x1
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_BMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x28)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_PHYS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x28)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_OFFS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x28)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_POR                                             0x00000000
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_POR_RMSK                                        0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ATTR                                                         0x1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_BMSK                                             0xf0
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_SHFT                                                4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_BMSK                                       0xf
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR                                     (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x2c)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_PHYS                                     (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x2c)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_OFFS                                     (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x2c)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_POR                                      0x00000000
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ATTR                                                  0x1
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_BMSK                                      0xfe
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_BMSK                     0x1
#define HWIO_USB2PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_SHFT                       0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x30)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_PHYS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x30)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_OFFS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x30)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_POR                                          0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ATTR                                                      0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_BMSK                                       0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x34)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_PHYS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x34)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_OFFS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x34)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_POR                                          0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ATTR                                                      0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_BMSK                                       0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x38)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x38)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x38)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RMSK                                                0x7f
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_POR                                           0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ATTR                                                       0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_BMSK                                      0x60
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_SHFT                                         5
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_BMSK                                       0x10
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_SHFT                                          4
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_BMSK                                       0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_SHFT                                         2
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x3c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x3c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x3c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_POR                                                    0x00000001
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TXBITSTUFFEN_BMSK                                            0x80
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TXBITSTUFFEN_SHFT                                               7
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_BMSK                                       0x40
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_SHFT                                          6
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TERMSEL_BMSK                                                 0x20
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_TERMSEL_SHFT                                                    5
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OPMODE_BMSK                                                  0x18
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_OPMODE_SHFT                                                     3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_BMSK                                          0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_SHFT                                            2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_PORTRESET_BMSK                                                0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_PORTRESET_SHFT                                                  1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_SLEEPM_BMSK                                                   0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL0_SLEEPM_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x40)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x40)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x40)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RSVD_BMSK                                                    0xf0
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_RSVD_SHFT                                                       4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_BMSK                                               0x8
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_SHFT                                                 3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_BMSK                                               0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_SHFT                                                 2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_BMSK                                                  0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x44)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x44)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x44)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x48)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x48)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x48)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_BMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x4c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x4c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x4c)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RSVD_BMSK                                                    0xf8
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_RSVD_SHFT                                                       3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_BMSK                                                 0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_SHFT                                                   2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_BMSK                                                 0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_SHFT                                                   1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALID_BMSK                                                  0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL4_TXVALID_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x50)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x50)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x50)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RMSK                                                          0x7
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_ADDR,m,v,HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_IN)
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_SW_UTMI_HOSTDISCONNECT_BMSK                                   0x4
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_SW_UTMI_HOSTDISCONNECT_SHFT                                     2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR_BMSK                                                      0x2
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_POR_SHFT                                                        1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RSVD_BMSK                                                     0x1
#define HWIO_USB2PHY_USB_PHY_UTMI_CTRL5_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x54)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x54)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x54)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_POR                                           0x00000009
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ATTR                                                       0x3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_UTMI_CLK_FORCE_EN_BMSK                              0x80
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_UTMI_CLK_FORCE_EN_SHFT                                 7
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_BMSK                                           0x70
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_SHFT                                              4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_BMSK                                      0x8
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_SHFT                                        3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_BMSK                                           0x4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SHFT                                             2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SEL_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SEL_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHY_ENABLE_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHY_ENABLE_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x58)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x58)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x58)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_POR                                                    0x00000002
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_PLL_CPBIAS_CNTRL_BMSK                                0xfe
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_PLL_CPBIAS_CNTRL_SHFT                                   1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_CR_CLK_SEL_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_1_PHY_CFG_CR_CLK_SEL_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x5c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x5c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x5c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_POR                                                    0x000000c8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_PHY_CFG_PLL_FB_DIV_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_2_PHY_CFG_PLL_FB_DIV_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x60)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x60)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x60)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_REF_DIV_BMSK                                     0xf0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_REF_DIV_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_FB_DIV_11_8_BMSK                                  0xf
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_3_PHY_CFG_PLL_FB_DIV_11_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x64)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x64)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x64)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_POR                                                  0x00000007
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ATTR                                                              0x3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RSVD_BMSK                                                  0xe0
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_RSVD_SHFT                                                     5
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUS_DET_EXT_SEL_BMSK                                      0x10
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUS_DET_EXT_SEL_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_BMSK                                     0x8
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_SHFT                                       3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_BMSK                                         0x4
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SHFT                                           2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_BMSK                                       0x2
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUSVLDEXT0_BMSK                                            0x1
#define HWIO_USB2PHY_USB_PHY_HS_PHY_CTRL2_VBUSVLDEXT0_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x68)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x68)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x68)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_POR                                                    0x00000021
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_INT_CNTRL_BMSK                                   0xfc
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_INT_CNTRL_SHFT                                      2
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_GMP_CNTRL_BMSK                                    0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_4_PHY_CFG_PLL_GMP_CNTRL_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x6c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x6c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x6c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_POR                                                    0x00000050
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_VREF_TUNE_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_VREF_TUNE_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_PROP_CNTRL_BMSK                                  0x3f
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_5_PHY_CFG_PLL_PROP_CNTRL_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x70)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x70)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x70)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_RCAL_OFFSET_BMSK                                     0xf0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_RCAL_OFFSET_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_POR_IN_LX_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_POR_IN_LX_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_PLL_VCO_CNTRL_BMSK                                    0x7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_6_PHY_CFG_PLL_VCO_CNTRL_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x74)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x74)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x74)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_POR                                                    0x0000003b
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_TX_FSLS_SLEW_RATE_TUNE_BMSK                          0x80
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_TX_FSLS_SLEW_RATE_TUNE_SHFT                             7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TUNE_BMSK                                      0x70
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TUNE_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TERM_EN_BMSK                                    0x8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_HS_TERM_EN_SHFT                                      3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_EQ_CTLE_BMSK                                       0x6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RX_EQ_CTLE_SHFT                                         1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RPTR_MODE_BMSK                                        0x1
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_7_PHY_CFG_RPTR_MODE_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x78)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x78)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x78)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_POR                                                    0x00000018
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_XV_TUNE_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_XV_TUNE_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_VREF_TUNE_BMSK                                 0x38
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_HS_VREF_TUNE_SHFT                                    3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREG_BYPASS_BMSK                              0x4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREG_BYPASS_SHFT                                2
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREF_TUNE_BMSK                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_8_PHY_CFG_TX_FSLS_VREF_TUNE_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x7c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x7c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x7c)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_POR                                                    0x000000c8
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_RCAL_BYPASS_BMSK                                     0x80
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_RCAL_BYPASS_SHFT                                        7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RISE_TUNE_BMSK                                    0x60
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RISE_TUNE_SHFT                                       5
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RES_TUNE_BMSK                                     0x18
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_RES_TUNE_SHFT                                        3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_PREEMP_TUNE_BMSK                                   0x7
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_9_PHY_CFG_TX_PREEMP_TUNE_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x80)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x80)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x80)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ATTR                                                               0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RSVD_BMSK                                                   0xe0
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_RSVD_SHFT                                                      5
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SEL_BMSK                                  0x10
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SEL_SHFT                                     4
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_BMSK                                       0xf
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_10_PHY_CFG_RCAL_CODE_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x84)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x84)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x84)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RMSK                                                       0x7f
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_POR                                                  0x00000000
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ATTR                                                              0x3
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_IN)
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_BMSK                                            0x40
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_BMSK                             0x20
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_SHFT                                5
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RSVD_BMSK                                                  0x1f
#define HWIO_USB2PHY_USB_PHY_HS_PHY_TEST1_RSVD_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x88)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x88)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x88)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_POR                                           0x00000000
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ATTR                                                       0x3
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_BMSK                               0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x8c)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x8c)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x8c)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_POR                                           0x00000000
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ATTR                                                       0x3
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_BMSK                              0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_SHFT                                 0

#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR                                          (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x90)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_PHYS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x90)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_OFFS                                          (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x90)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RMSK                                                0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_POR                                           0x00000000
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_POR_RMSK                                      0xffffffff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ATTR                                                       0x3
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_IN)
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RX_PKT_VALUE_23_16_BMSK                             0xff
#define HWIO_USB2PHY_USB_PHY_HS_RX_TESTER_1_REG2_RX_PKT_VALUE_23_16_SHFT                                0

#define HWIO_USB2PHY_USB_PHY_CFG0_ADDR                                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x94)
#define HWIO_USB2PHY_USB_PHY_CFG0_PHYS                                                         (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x94)
#define HWIO_USB2PHY_USB_PHY_CFG0_OFFS                                                         (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x94)
#define HWIO_USB2PHY_USB_PHY_CFG0_RMSK                                                               0xff
#define HWIO_USB2PHY_USB_PHY_CFG0_POR                                                          0x00000000
#define HWIO_USB2PHY_USB_PHY_CFG0_POR_RMSK                                                     0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG0_ATTR                                                                      0x3
#define HWIO_USB2PHY_USB_PHY_CFG0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG0_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG0_IN)
#define HWIO_USB2PHY_USB_PHY_CFG0_RSVD_BMSK                                                          0xfc
#define HWIO_USB2PHY_USB_PHY_CFG0_RSVD_SHFT                                                             2
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_BMSK                                  0x2
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_SHFT                                    1
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_BMSK                             0x1
#define HWIO_USB2PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_SHFT                               0

#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x98)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x98)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x98)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RMSK                                                         0x7f
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_POR                                                    0x00000000
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ATTR                                                                0x3
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_IN                    \
                in_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR, m)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_OUT(v)            \
                out_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR,v)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_ADDR,m,v,HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_IN)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_BMSK                                              0x40
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_SHFT                                                 6
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_BMSK                                             0x20
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_SHFT                                                5
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RSVD_BMSK                                                    0x1f
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL0_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x9c)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x9c)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x9c)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RMSK                                                          0x7
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_POR                                                    0x00000000
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ATTR                                                                0x3
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_IN                    \
                in_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR, m)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_OUT(v)            \
                out_dword(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR,v)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_ADDR,m,v,HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_IN)
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_BMSK                                              0x6
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_SHFT                                                1
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RSVD_BMSK                                                     0x1
#define HWIO_USB2PHY_UTMI_PHY_CMN_CTRL1_RSVD_SHFT                                                       0

#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa0)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xa0)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xa0)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ATTR                                                               0x3
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_USB2PHY_USB_PHY_REFCLK_CTRL_RSVD_SHFT                                                      0

#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR                                                 (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa4)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_PHYS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xa4)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_OFFS                                                 (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xa4)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RMSK                                                       0xff
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_POR                                                  0x00000001
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_POR_RMSK                                             0xffffffff
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ATTR                                                              0x3
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RSVD_BMSK                                                  0xfe
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_RSVD_SHFT                                                     1
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_BMSK                                                0x1
#define HWIO_USB2PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_SHFT                                                  0

#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR                                              (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xa8)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_PHYS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xa8)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_OFFS                                              (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xa8)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_RMSK                                                    0xff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_POR                                               0x00000000
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ATTR                                                           0x3
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_BMSK                                      0xf8
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_SHFT                                         3
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_BMSK                                        0x7
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xac)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xac)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xac)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESET_CTRL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESET_CTRL_IN)
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RSVD_BMSK                                                    0xfe
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_RSVD_SHFT                                                       1
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_SW_RESET_BMSK                                                 0x1
#define HWIO_USB2PHY_USB_PHY_RESET_CTRL_SW_RESET_SHFT                                                   0

#define HWIO_USB2PHY_USB_PHY_AC_EN_ADDR                                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb0)
#define HWIO_USB2PHY_USB_PHY_AC_EN_PHYS                                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xb0)
#define HWIO_USB2PHY_USB_PHY_AC_EN_OFFS                                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xb0)
#define HWIO_USB2PHY_USB_PHY_AC_EN_RMSK                                                              0xff
#define HWIO_USB2PHY_USB_PHY_AC_EN_POR                                                         0x00000000
#define HWIO_USB2PHY_USB_PHY_AC_EN_POR_RMSK                                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_AC_EN_ATTR                                                                     0x3
#define HWIO_USB2PHY_USB_PHY_AC_EN_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR)
#define HWIO_USB2PHY_USB_PHY_AC_EN_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_AC_EN_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_AC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_AC_EN_ADDR,m,v,HWIO_USB2PHY_USB_PHY_AC_EN_IN)
#define HWIO_USB2PHY_USB_PHY_AC_EN_RSVD_BMSK                                                         0xfc
#define HWIO_USB2PHY_USB_PHY_AC_EN_RSVD_SHFT                                                            2
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_POLARITY_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_POLARITY_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_EN_BMSK                                                  0x1
#define HWIO_USB2PHY_USB_PHY_AC_EN_USB_HS_AC_EN_SHFT                                                    0

#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb4)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xb4)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xb4)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ATTR                                                               0x3
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_ADDR,m,v,HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_IN)
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RSVD_BMSK                                                   0xff
#define HWIO_USB2PHY_USB_PHY_CFG_CTRL_11_RSVD_SHFT                                                      0

#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR                                                     (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xb8)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_PHYS                                                     (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xb8)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_OFFS                                                     (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xb8)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RMSK                                                           0xff
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_POR                                                      0x00000000
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_POR_RMSK                                                 0xffffffff
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_ATTR                                                                  0x3
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_FSEL_SEL_ADDR,m,v,HWIO_USB2PHY_USB_PHY_FSEL_SEL_IN)
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RSVD_BMSK                                                      0xfe
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_RSVD_SHFT                                                         1
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_FSEL_SEL_BMSK                                                   0x1
#define HWIO_USB2PHY_USB_PHY_FSEL_SEL_FSEL_SEL_SHFT                                                     0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xbc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xbc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xbc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_POR                                                0x00000020
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RSVD_BMSK                                                0x80
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_RSVD_SHFT                                                   7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_MFS_MODE_EN_BMSK                                         0x40
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_MFS_MODE_EN_SHFT                                            6
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_ISO_EN_BMSK                                      0x20
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_ISO_EN_SHFT                                         5
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_PWR_ON_BMSK                                      0x10
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_PWR_ON_SHFT                                         4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_START_BMSK                                        0x8
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_START_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CGC_EN_BMSK                                       0x4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CGC_EN_SHFT                                         2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CTRL_RESET_BMSK                                   0x2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_CTRL_RESET_SHFT                                     1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_RESET_BMSK                                        0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_1_SKITTER_RESET_SHFT                                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xc0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xc0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RSVD_BMSK                                                0x80
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_RSVD_SHFT                                                   7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ERROR_CORRECTION_JITTER_SPREAD_BMSK                      0x78
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_ERROR_CORRECTION_JITTER_SPREAD_SHFT                         3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN3_BMSK                                              0x4
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN3_SHFT                                                2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN2_BMSK                                              0x2
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN2_SHFT                                                1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN1_BMSK                                              0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_2_FSM_EN1_SHFT                                                0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xc4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xc4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_POR                                                0x00000024
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RSVD_BMSK                                                0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_RSVD_SHFT                                                   6
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFPASS_REQD_BMSK                                       0x38
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFPASS_REQD_SHFT                                          3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFJITTER_EVALUATION_BMSK                                0x7
#define HWIO_USB2PHY_USB_PHY_SKITTER_CTRL_3_NOOFJITTER_EVALUATION_SHFT                                  0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xc8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_PHYS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xc8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_OFFS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xc8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_POR                                         0x000000e0
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_POR_RMSK                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ATTR                                                     0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_NOOF_STICKY_MEASUREMENT_7_0_BMSK                  0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_LSB_NOOF_STICKY_MEASUREMENT_7_0_SHFT                     0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xcc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_PHYS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xcc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_OFFS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xcc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_POR                                         0x00000001
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_POR_RMSK                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ATTR                                                     0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_NOOF_STICKY_MEASUREMENT_15_8_BMSK                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STICKY_NO_MSB_NOOF_STICKY_MEASUREMENT_15_8_SHFT                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR                                    (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_PHYS                                    (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xd0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_OFFS                                    (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xd0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_RMSK                                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_POR                                     0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_POR_RMSK                                0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ATTR                                                 0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_COUNT_CALIBRATION_7_0_BMSK                    0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_LSB_COUNT_CALIBRATION_7_0_SHFT                       0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR                                    (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_PHYS                                    (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xd4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_OFFS                                    (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xd4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_RMSK                                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_POR                                     0x00000004
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_POR_RMSK                                0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ATTR                                                 0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_COUNT_CALIBRATION_15_8_BMSK                   0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_COUNTER_MSB_COUNT_CALIBRATION_15_8_SHFT                      0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xd8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_PHYS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xd8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_OFFS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xd8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_POR                                          0x000000f6
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_POR_RMSK                                     0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ATTR                                                      0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_CONSTANT_CALIB_7_0_BMSK                            0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_LSB_CONSTANT_CALIB_7_0_SHFT                               0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR                                         (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xdc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_PHYS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xdc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_OFFS                                         (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xdc)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_RMSK                                               0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_POR                                          0x00000005
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_POR_RMSK                                     0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ATTR                                                      0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_CONSTANT_CALIB_15_8_BMSK                           0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MUL_CONS_MSB_CONSTANT_CALIB_15_8_SHFT                              0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_PHYS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xe0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_OFFS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xe0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POR                                            0x00000042
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POR_RMSK                                       0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ATTR                                                        0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POS_EDGE_CORR_BMSK                                   0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_POS_EDGE_CORR_SHFT                                      6
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_FREQ_SET_BMSK                                     0x30
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_FREQ_SET_SHFT                                        4
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_PRD_CORR_INV_BMSK                                  0xf
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_1_RO_PRD_CORR_INV_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR                                           (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_PHYS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xe4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_OFFS                                           (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xe4)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RMSK                                                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_POR                                            0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_POR_RMSK                                       0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ATTR                                                        0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RSVD_BMSK                                            0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_RSVD_SHFT                                               6
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_VAL_BMSK                                0x3e
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_VAL_SHFT                                   1
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_SEL_BMSK                                 0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_MFS_MISC_2_FORCE_MFS_RO_SEL_SHFT                                   0

#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xe8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_PHYS                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xe8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_OFFS                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xe8)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_RMSK                                        0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_POR                                   0x00000040
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_POR_RMSK                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ATTR                                               0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_SPREAD_DET_RANGE_BMSK                       0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_SPREAD_DETECT_RANGE_SPREAD_DET_RANGE_SHFT                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xec)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_PHYS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xec)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_OFFS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xec)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_POR                                        0x0000007e
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_POR_RMSK                                   0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ATTR                                                    0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_JITTER_THRHOLD_7_0_BMSK                          0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_THRHOLD_JITTER_THRHOLD_7_0_SHFT                             0

#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xf0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xf0)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ATTR                                                            0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RSVD_BMSK                                                0xc0
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_RSVD_SHFT                                                   6
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_TIE_B2B_MEAS_PASS_BMSK                                   0x20
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_TIE_B2B_MEAS_PASS_SHFT                                      5
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_EDGE_NOT_DETECTED_BMSK                                   0x10
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_EDGE_NOT_DETECTED_SHFT                                      4
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_NO_OF_FAIL_BMSK                                           0xe
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_NO_OF_FAIL_SHFT                                             1
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_PASS_C2C_JITTER_BMSK                                      0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_STATUS_PASS_C2C_JITTER_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf4)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xf4)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xf4)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ATTR                                                               0x1
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INVERTER_DELAY_7_0_BMSK                                     0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_LSB_INVERTER_DELAY_7_0_SHFT                                        0

#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xf8)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xf8)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xf8)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ATTR                                                               0x1
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INVERTER_DELAY_15_8_BMSK                                    0xff
#define HWIO_USB2PHY_USB_PHY_INV_DLY_MSB_INVERTER_DELAY_15_8_SHFT                                       0

#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR                                                (USB2PHY_CM_DWC_USB2_REG_BASE      + 0xfc)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_PHYS                                                (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0xfc)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_OFFS                                                (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0xfc)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RMSK                                                      0xff
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_POR                                                 0x00000000
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_POR_RMSK                                            0xffffffff
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ATTR                                                             0x3
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_ADDR,m,v,HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_IN)
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RSVD_BMSK                                                 0xfe
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_RSVD_SHFT                                                    1
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_EUD_CONNECTED_BMSK                                         0x1
#define HWIO_USB2PHY_USB_PHY_EUD_CONNECTED_EUD_CONNECTED_SHFT                                           0

#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x100)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x100)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x100)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ATTR                                                            0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_SKITTER_JITTER_PICO_7_0_BMSK                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_JITTER_SKITTER_JITTER_PICO_7_0_SHFT                                0

#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x104)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_PHYS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x104)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_OFFS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x104)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_POR                                             0x00000000
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_POR_RMSK                                        0xffffffff
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ATTR                                                         0x3
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_IN)
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RSVD_BMSK                                             0xfe
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_RSVD_SHFT                                                1
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_DEBUG_BUS_SEL_2_BMSK                                   0x1
#define HWIO_USB2PHY_USB_PHY_TEST_DEBUG_CTRL_2_DEBUG_BUS_SEL_2_SHFT                                     0

#define HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR                                                      (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x108)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_PHYS                                                      (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x108)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_OFFS                                                      (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x108)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RMSK                                                            0xff
#define HWIO_USB2PHY_EUD_PRESENT_SEL_POR                                                       0x00000000
#define HWIO_USB2PHY_EUD_PRESENT_SEL_POR_RMSK                                                  0xffffffff
#define HWIO_USB2PHY_EUD_PRESENT_SEL_ATTR                                                                   0x3
#define HWIO_USB2PHY_EUD_PRESENT_SEL_IN                    \
                in_dword(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR, m)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_OUT(v)            \
                out_dword(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR,v)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_EUD_PRESENT_SEL_ADDR,m,v,HWIO_USB2PHY_EUD_PRESENT_SEL_IN)
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RSVD_BMSK                                                       0xfe
#define HWIO_USB2PHY_EUD_PRESENT_SEL_RSVD_SHFT                                                          1
#define HWIO_USB2PHY_EUD_PRESENT_SEL_EUD_PRESENT_SEL_BMSK                                             0x1
#define HWIO_USB2PHY_EUD_PRESENT_SEL_EUD_PRESENT_SEL_SHFT                                               0

#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x10c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_PHYS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x10c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_OFFS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x10c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_POR                                        0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_POR_RMSK                                   0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ATTR                                                    0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_SKITTER_TIE_JITTER_PICO_7_0_BMSK                 0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_LSB_SKITTER_TIE_JITTER_PICO_7_0_SHFT                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x110)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_PHYS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x110)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_OFFS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x110)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RMSK                                            0x7f8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_POR                                        0x00000000
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_POR_RMSK                                   0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ATTR                                                    0x1
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_SKITTER_TIE_JITTER_PICO_10_8_BMSK               0x700
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_SKITTER_TIE_JITTER_PICO_10_8_SHFT                   8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RSVD_BMSK                                        0xf8
#define HWIO_USB2PHY_USB_PHY_SKITTER_TIE_JITTER_MSB_RSVD_SHFT                                           3

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x114)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_PHYS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x114)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_OFFS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x114)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_POR                                         0x00000055
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_POR_RMSK                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ATTR                                                     0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RODLY_CALIBRATION_7_0_BMSK                        0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_1_RODLY_CALIBRATION_7_0_SHFT                           0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x118)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_PHYS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x118)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_OFFS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x118)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_POR                                         0x00000035
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_POR_RMSK                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ATTR                                                     0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RODLY_CALIBRATION_15_8_BMSK                       0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_2_RODLY_CALIBRATION_15_8_SHFT                          0

#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR                                        (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x11c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_PHYS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x11c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_OFFS                                        (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x11c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_POR                                         0x00000082
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_POR_RMSK                                    0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ATTR                                                     0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RODLY_CALIBRATION_23_16_BMSK                      0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_CALIB_RODLY_3_RODLY_CALIBRATION_23_16_SHFT                         0

#define HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x120)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x120)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x120)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_0_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_0_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_EUSB_RSV_0_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_0_EUSB_RSV_0_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x124)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x124)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x124)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_1_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_EUSB_RSV_1_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_1_EUSB_RSV_1_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x128)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x128)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x128)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_2_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_2_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_EUSB_RSV_2_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_2_EUSB_RSV_2_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR                                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x12c)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_PHYS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x12c)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_OFFS                                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x12c)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_RMSK                                                         0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_POR                                                    0x00000000
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_POR_RMSK                                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_ATTR                                                                0x3
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_RESERVED_3_ADDR,m,v,HWIO_USB2PHY_USB_PHY_RESERVED_3_IN)
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_EUSB_RSV_3_BMSK                                              0xff
#define HWIO_USB2PHY_USB_PHY_RESERVED_3_EUSB_RSV_3_SHFT                                                 0

#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x130)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x130)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x130)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_IN)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RSVD_BMSK                                                0xf8
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_RSVD_SHFT                                                   3
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_APB_LOGIC_RESET_BMSK                                      0x4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_APB_LOGIC_RESET_SHFT                                        2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_START_CMD_BMSK                                            0x2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_START_CMD_SHFT                                              1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_READ_WRITE_ACCESS_BMSK                                    0x1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_CMD_READ_WRITE_ACCESS_SHFT                                      0

#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR                                            (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x134)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_PHYS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x134)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_OFFS                                            (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x134)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RMSK                                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_POR                                             0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ATTR                                                         0x1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RSVD_BMSK                                             0xf0
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_RSVD_SHFT                                                4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_IN_PROGRESS_BMSK                                0x8
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_IN_PROGRESS_SHFT                                  3
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_ERROR_BMSK                                      0x4
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_ERROR_SHFT                                        2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_TIMED_OUT_BMSK                                         0x2
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_TIMED_OUT_SHFT                                           1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_DONE_BMSK                                       0x1
#define HWIO_USB2PHY_USB_PHY_APB_ACCESS_STATUS_ACCESS_DONE_SHFT                                         0

#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR                                                  (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x138)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_PHYS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x138)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_OFFS                                                  (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x138)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_RMSK                                                        0xff
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_POR                                                   0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_POR_RMSK                                              0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ATTR                                                               0x3
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_ADDRESS_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_ADDRESS_IN)
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_APB_REG_ADDR_BMSK                                           0xff
#define HWIO_USB2PHY_USB_PHY_APB_ADDRESS_APB_REG_ADDR_SHFT                                              0

#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x13c)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x13c)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x13c)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_IN)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_APB_REG_WRDATA_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_LSB_APB_REG_WRDATA_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x140)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x140)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x140)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ATTR                                                            0x3
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_ADDR,m,v,HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_IN)
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_APB_REG_WRDATA_15_8_BMSK                                 0xff
#define HWIO_USB2PHY_USB_PHY_APB_WRDATA_MSB_APB_REG_WRDATA_15_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x144)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x144)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x144)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ATTR                                                            0x1
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_APB_REG_RDDATA_7_0_BMSK                                  0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_LSB_APB_REG_RDDATA_7_0_SHFT                                     0

#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR                                               (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x148)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_PHYS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x148)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_OFFS                                               (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x148)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_RMSK                                                     0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_POR                                                0x00000000
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_POR_RMSK                                           0xffffffff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ATTR                                                            0x1
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_APB_REG_RDDATA_15_8_BMSK                                 0xff
#define HWIO_USB2PHY_USB_PHY_APB_RDDATA_MSB_APB_REG_RDDATA_15_8_SHFT                                    0

#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR                                   (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x14c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_PHYS                                   (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x14c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_OFFS                                   (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x14c)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_RMSK                                         0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_POR                                    0x00000022
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_POR_RMSK                               0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ATTR                                                0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INSERTION_DLY_CORR_BMSK                      0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_INSERTION_DLY_CORR_INSERTION_DLY_CORR_SHFT                         0

#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR                                       (USB2PHY_CM_DWC_USB2_REG_BASE      + 0x150)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_PHYS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_PHYS + 0x150)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_OFFS                                       (USB2PHY_CM_DWC_USB2_REG_BASE_OFFS + 0x150)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RMSK                                             0xff
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POR                                        0x00000017
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POR_RMSK                                   0xffffffff
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ATTR                                                    0x3
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_IN                    \
                in_dword(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_INM(m)            \
                in_dword_masked(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR, m)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_OUT(v)            \
                out_dword(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR,v)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_ADDR,m,v,HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_IN)
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RSVD_BMSK                                        0xe0
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_RSVD_SHFT                                           5
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POS_EDGE_CORR1_BMSK                              0x1f
#define HWIO_USB2PHY_USB_PHY_SKITTER_POS_EDGE_CORR1_POS_EDGE_CORR1_SHFT                                 0

/*----------------------------------------------------------------------------
 * MODULE: EUD_EUD
 *--------------------------------------------------------------------------*/

#define EUD_EUD_REG_BASE     (AHB2PHY_WEST_BASE      + 0x00000000)
#define EUD_EUD_REG_BASE_SIZE 0x3000
#define EUD_EUD_REG_BASE_USED 0x0
#define EUD_EUD_REG_BASE_PHYS (AHB2PHY_WEST_BASE_PHYS + 0x00000000)
#define EUD_EUD_REG_BASE_OFFS 0x00000000

/*----------------------------------------------------------------------------
 * MODULE: EUD_ACORE
 *--------------------------------------------------------------------------*/

#define EUD_ACORE_REG_BASE                                           (AHB2PHY_WEST_BASE      + 0x00000000)
#define EUD_ACORE_REG_BASE_SIZE                                      0x1000
#define EUD_ACORE_REG_BASE_USED                                      0x240
#define EUD_ACORE_REG_BASE_PHYS                                      (AHB2PHY_WEST_BASE_PHYS + 0x00000000)
#define EUD_ACORE_REG_BASE_OFFS                                      0x00000000

#define HWIO_EUD_COM_TX_ID_ADDR                                      (EUD_ACORE_REG_BASE      + 0x0)
#define HWIO_EUD_COM_TX_ID_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0x0)
#define HWIO_EUD_COM_TX_ID_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0x0)
#define HWIO_EUD_COM_TX_ID_RMSK                                            0xff
#define HWIO_EUD_COM_TX_ID_POR                                       0x00000000
#define HWIO_EUD_COM_TX_ID_POR_RMSK                                  0xffffffff
#define HWIO_EUD_COM_TX_ID_ATTR                                                   0x3
#define HWIO_EUD_COM_TX_ID_IN                    \
                in_dword(HWIO_EUD_COM_TX_ID_ADDR)
#define HWIO_EUD_COM_TX_ID_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_TX_ID_ADDR, m)
#define HWIO_EUD_COM_TX_ID_OUT(v)            \
                out_dword(HWIO_EUD_COM_TX_ID_ADDR,v)
#define HWIO_EUD_COM_TX_ID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_COM_TX_ID_ADDR,m,v,HWIO_EUD_COM_TX_ID_IN)
#define HWIO_EUD_COM_TX_ID_COM_TX_ID_7_0_BMSK                              0xff
#define HWIO_EUD_COM_TX_ID_COM_TX_ID_7_0_SHFT                                 0

#define HWIO_EUD_COM_TX_LEN_ADDR                                     (EUD_ACORE_REG_BASE      + 0x4)
#define HWIO_EUD_COM_TX_LEN_PHYS                                     (EUD_ACORE_REG_BASE_PHYS + 0x4)
#define HWIO_EUD_COM_TX_LEN_OFFS                                     (EUD_ACORE_REG_BASE_OFFS + 0x4)
#define HWIO_EUD_COM_TX_LEN_RMSK                                           0xff
#define HWIO_EUD_COM_TX_LEN_POR                                      0x0000000e
#define HWIO_EUD_COM_TX_LEN_POR_RMSK                                 0xffffffff
#define HWIO_EUD_COM_TX_LEN_ATTR                                                  0x3
#define HWIO_EUD_COM_TX_LEN_IN                    \
                in_dword(HWIO_EUD_COM_TX_LEN_ADDR)
#define HWIO_EUD_COM_TX_LEN_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_TX_LEN_ADDR, m)
#define HWIO_EUD_COM_TX_LEN_OUT(v)            \
                out_dword(HWIO_EUD_COM_TX_LEN_ADDR,v)
#define HWIO_EUD_COM_TX_LEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_COM_TX_LEN_ADDR,m,v,HWIO_EUD_COM_TX_LEN_IN)
#define HWIO_EUD_COM_TX_LEN_COM_TX_LEN_7_0_BMSK                            0xff
#define HWIO_EUD_COM_TX_LEN_COM_TX_LEN_7_0_SHFT                               0

#define HWIO_EUD_COM_TX_DAT_ADDR                                     (EUD_ACORE_REG_BASE      + 0x8)
#define HWIO_EUD_COM_TX_DAT_PHYS                                     (EUD_ACORE_REG_BASE_PHYS + 0x8)
#define HWIO_EUD_COM_TX_DAT_OFFS                                     (EUD_ACORE_REG_BASE_OFFS + 0x8)
#define HWIO_EUD_COM_TX_DAT_RMSK                                           0xff
#define HWIO_EUD_COM_TX_DAT_POR                                      0x00000000
#define HWIO_EUD_COM_TX_DAT_POR_RMSK                                 0xffffffff
#define HWIO_EUD_COM_TX_DAT_ATTR                                                  0x3
#define HWIO_EUD_COM_TX_DAT_IN                    \
                in_dword(HWIO_EUD_COM_TX_DAT_ADDR)
#define HWIO_EUD_COM_TX_DAT_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_TX_DAT_ADDR, m)
#define HWIO_EUD_COM_TX_DAT_OUT(v)            \
                out_dword(HWIO_EUD_COM_TX_DAT_ADDR,v)
#define HWIO_EUD_COM_TX_DAT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_COM_TX_DAT_ADDR,m,v,HWIO_EUD_COM_TX_DAT_IN)
#define HWIO_EUD_COM_TX_DAT_COM_TX_DAT_7_0_BMSK                            0xff
#define HWIO_EUD_COM_TX_DAT_COM_TX_DAT_7_0_SHFT                               0

#define HWIO_EUD_COM_RX_ID_ADDR                                      (EUD_ACORE_REG_BASE      + 0xc)
#define HWIO_EUD_COM_RX_ID_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0xc)
#define HWIO_EUD_COM_RX_ID_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0xc)
#define HWIO_EUD_COM_RX_ID_RMSK                                            0xff
#define HWIO_EUD_COM_RX_ID_POR                                       0x00000000
#define HWIO_EUD_COM_RX_ID_POR_RMSK                                  0xffffffff
#define HWIO_EUD_COM_RX_ID_ATTR                                                   0x1
#define HWIO_EUD_COM_RX_ID_IN                    \
                in_dword(HWIO_EUD_COM_RX_ID_ADDR)
#define HWIO_EUD_COM_RX_ID_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_RX_ID_ADDR, m)
#define HWIO_EUD_COM_RX_ID_COM_RX_ID_7_0_BMSK                              0xff
#define HWIO_EUD_COM_RX_ID_COM_RX_ID_7_0_SHFT                                 0

#define HWIO_EUD_COM_RX_LEN_ADDR                                     (EUD_ACORE_REG_BASE      + 0x10)
#define HWIO_EUD_COM_RX_LEN_PHYS                                     (EUD_ACORE_REG_BASE_PHYS + 0x10)
#define HWIO_EUD_COM_RX_LEN_OFFS                                     (EUD_ACORE_REG_BASE_OFFS + 0x10)
#define HWIO_EUD_COM_RX_LEN_RMSK                                           0xff
#define HWIO_EUD_COM_RX_LEN_POR                                      0x00000000
#define HWIO_EUD_COM_RX_LEN_POR_RMSK                                 0xffffffff
#define HWIO_EUD_COM_RX_LEN_ATTR                                                  0x1
#define HWIO_EUD_COM_RX_LEN_IN                    \
                in_dword(HWIO_EUD_COM_RX_LEN_ADDR)
#define HWIO_EUD_COM_RX_LEN_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_RX_LEN_ADDR, m)
#define HWIO_EUD_COM_RX_LEN_COM_RX_LEN_7_0_BMSK                            0xff
#define HWIO_EUD_COM_RX_LEN_COM_RX_LEN_7_0_SHFT                               0

#define HWIO_EUD_COM_RX_DATA_ADDR                                    (EUD_ACORE_REG_BASE      + 0x14)
#define HWIO_EUD_COM_RX_DATA_PHYS                                    (EUD_ACORE_REG_BASE_PHYS + 0x14)
#define HWIO_EUD_COM_RX_DATA_OFFS                                    (EUD_ACORE_REG_BASE_OFFS + 0x14)
#define HWIO_EUD_COM_RX_DATA_RMSK                                          0xff
#define HWIO_EUD_COM_RX_DATA_POR                                     0x00000000
#define HWIO_EUD_COM_RX_DATA_POR_RMSK                                0xffffffff
#define HWIO_EUD_COM_RX_DATA_ATTR                                                 0x1
#define HWIO_EUD_COM_RX_DATA_IN                    \
                in_dword(HWIO_EUD_COM_RX_DATA_ADDR)
#define HWIO_EUD_COM_RX_DATA_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_RX_DATA_ADDR, m)
#define HWIO_EUD_COM_RX_DATA_COM_RX_DATA_7_0_BMSK                          0xff
#define HWIO_EUD_COM_RX_DATA_COM_RX_DATA_7_0_SHFT                             0

#define HWIO_EUD_INT0_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x20)
#define HWIO_EUD_INT0_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x20)
#define HWIO_EUD_INT0_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x20)
#define HWIO_EUD_INT0_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT0_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT0_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT0_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT0_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT0_EN_MASK_ADDR)
#define HWIO_EUD_INT0_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT0_EN_MASK_ADDR, m)
#define HWIO_EUD_INT0_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT0_EN_MASK_ADDR,v)
#define HWIO_EUD_INT0_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT0_EN_MASK_ADDR,m,v,HWIO_EUD_INT0_EN_MASK_IN)
#define HWIO_EUD_INT0_EN_MASK_INT0_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT0_EN_MASK_INT0_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT1_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x24)
#define HWIO_EUD_INT1_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x24)
#define HWIO_EUD_INT1_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x24)
#define HWIO_EUD_INT1_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT1_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT1_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT1_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT1_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT1_EN_MASK_ADDR)
#define HWIO_EUD_INT1_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT1_EN_MASK_ADDR, m)
#define HWIO_EUD_INT1_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT1_EN_MASK_ADDR,v)
#define HWIO_EUD_INT1_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT1_EN_MASK_ADDR,m,v,HWIO_EUD_INT1_EN_MASK_IN)
#define HWIO_EUD_INT1_EN_MASK_INT1_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT1_EN_MASK_INT1_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT2_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x28)
#define HWIO_EUD_INT2_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x28)
#define HWIO_EUD_INT2_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x28)
#define HWIO_EUD_INT2_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT2_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT2_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT2_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT2_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT2_EN_MASK_ADDR)
#define HWIO_EUD_INT2_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT2_EN_MASK_ADDR, m)
#define HWIO_EUD_INT2_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT2_EN_MASK_ADDR,v)
#define HWIO_EUD_INT2_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT2_EN_MASK_ADDR,m,v,HWIO_EUD_INT2_EN_MASK_IN)
#define HWIO_EUD_INT2_EN_MASK_INT2_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT2_EN_MASK_INT2_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT3_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x2c)
#define HWIO_EUD_INT3_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x2c)
#define HWIO_EUD_INT3_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x2c)
#define HWIO_EUD_INT3_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT3_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT3_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT3_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT3_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT3_EN_MASK_ADDR)
#define HWIO_EUD_INT3_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT3_EN_MASK_ADDR, m)
#define HWIO_EUD_INT3_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT3_EN_MASK_ADDR,v)
#define HWIO_EUD_INT3_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT3_EN_MASK_ADDR,m,v,HWIO_EUD_INT3_EN_MASK_IN)
#define HWIO_EUD_INT3_EN_MASK_INT3_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT3_EN_MASK_INT3_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT4_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x30)
#define HWIO_EUD_INT4_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x30)
#define HWIO_EUD_INT4_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x30)
#define HWIO_EUD_INT4_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT4_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT4_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT4_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT4_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT4_EN_MASK_ADDR)
#define HWIO_EUD_INT4_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT4_EN_MASK_ADDR, m)
#define HWIO_EUD_INT4_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT4_EN_MASK_ADDR,v)
#define HWIO_EUD_INT4_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT4_EN_MASK_ADDR,m,v,HWIO_EUD_INT4_EN_MASK_IN)
#define HWIO_EUD_INT4_EN_MASK_INT4_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT4_EN_MASK_INT4_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT5_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x34)
#define HWIO_EUD_INT5_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x34)
#define HWIO_EUD_INT5_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x34)
#define HWIO_EUD_INT5_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT5_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT5_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT5_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT5_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT5_EN_MASK_ADDR)
#define HWIO_EUD_INT5_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT5_EN_MASK_ADDR, m)
#define HWIO_EUD_INT5_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT5_EN_MASK_ADDR,v)
#define HWIO_EUD_INT5_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT5_EN_MASK_ADDR,m,v,HWIO_EUD_INT5_EN_MASK_IN)
#define HWIO_EUD_INT5_EN_MASK_INT5_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT5_EN_MASK_INT5_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT6_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x38)
#define HWIO_EUD_INT6_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x38)
#define HWIO_EUD_INT6_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x38)
#define HWIO_EUD_INT6_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT6_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT6_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT6_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT6_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT6_EN_MASK_ADDR)
#define HWIO_EUD_INT6_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT6_EN_MASK_ADDR, m)
#define HWIO_EUD_INT6_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT6_EN_MASK_ADDR,v)
#define HWIO_EUD_INT6_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT6_EN_MASK_ADDR,m,v,HWIO_EUD_INT6_EN_MASK_IN)
#define HWIO_EUD_INT6_EN_MASK_INT6_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT6_EN_MASK_INT6_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT7_EN_MASK_ADDR                                   (EUD_ACORE_REG_BASE      + 0x3c)
#define HWIO_EUD_INT7_EN_MASK_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x3c)
#define HWIO_EUD_INT7_EN_MASK_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x3c)
#define HWIO_EUD_INT7_EN_MASK_RMSK                                         0xff
#define HWIO_EUD_INT7_EN_MASK_POR                                    0x00000000
#define HWIO_EUD_INT7_EN_MASK_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT7_EN_MASK_ATTR                                                0x3
#define HWIO_EUD_INT7_EN_MASK_IN                    \
                in_dword(HWIO_EUD_INT7_EN_MASK_ADDR)
#define HWIO_EUD_INT7_EN_MASK_INM(m)            \
                in_dword_masked(HWIO_EUD_INT7_EN_MASK_ADDR, m)
#define HWIO_EUD_INT7_EN_MASK_OUT(v)            \
                out_dword(HWIO_EUD_INT7_EN_MASK_ADDR,v)
#define HWIO_EUD_INT7_EN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_INT7_EN_MASK_ADDR,m,v,HWIO_EUD_INT7_EN_MASK_IN)
#define HWIO_EUD_INT7_EN_MASK_INT7_EN_MASK_7_0_BMSK                        0xff
#define HWIO_EUD_INT7_EN_MASK_INT7_EN_MASK_7_0_SHFT                           0

#define HWIO_EUD_INT_STATUS_0_ADDR                                   (EUD_ACORE_REG_BASE      + 0x40)
#define HWIO_EUD_INT_STATUS_0_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x40)
#define HWIO_EUD_INT_STATUS_0_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x40)
#define HWIO_EUD_INT_STATUS_0_RMSK                                         0xff
#define HWIO_EUD_INT_STATUS_0_POR                                    0x00000000
#define HWIO_EUD_INT_STATUS_0_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT_STATUS_0_ATTR                                                0x1
#define HWIO_EUD_INT_STATUS_0_IN                    \
                in_dword(HWIO_EUD_INT_STATUS_0_ADDR)
#define HWIO_EUD_INT_STATUS_0_INM(m)            \
                in_dword_masked(HWIO_EUD_INT_STATUS_0_ADDR, m)
#define HWIO_EUD_INT_STATUS_0_INT_STATUS_7_0_BMSK                          0xff
#define HWIO_EUD_INT_STATUS_0_INT_STATUS_7_0_SHFT                             0

#define HWIO_EUD_INT_STATUS_1_ADDR                                   (EUD_ACORE_REG_BASE      + 0x44)
#define HWIO_EUD_INT_STATUS_1_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x44)
#define HWIO_EUD_INT_STATUS_1_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x44)
#define HWIO_EUD_INT_STATUS_1_RMSK                                         0xff
#define HWIO_EUD_INT_STATUS_1_POR                                    0x00000000
#define HWIO_EUD_INT_STATUS_1_POR_RMSK                               0xffffffff
#define HWIO_EUD_INT_STATUS_1_ATTR                                                0x1
#define HWIO_EUD_INT_STATUS_1_IN                    \
                in_dword(HWIO_EUD_INT_STATUS_1_ADDR)
#define HWIO_EUD_INT_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_EUD_INT_STATUS_1_ADDR, m)
#define HWIO_EUD_INT_STATUS_1_INT_STATUS_7_0_BMSK                          0xff
#define HWIO_EUD_INT_STATUS_1_INT_STATUS_7_0_SHFT                             0

#define HWIO_EUD_FLAG_IN_WR_ADDR                                     (EUD_ACORE_REG_BASE      + 0x50)
#define HWIO_EUD_FLAG_IN_WR_PHYS                                     (EUD_ACORE_REG_BASE_PHYS + 0x50)
#define HWIO_EUD_FLAG_IN_WR_OFFS                                     (EUD_ACORE_REG_BASE_OFFS + 0x50)
#define HWIO_EUD_FLAG_IN_WR_RMSK                                           0xff
#define HWIO_EUD_FLAG_IN_WR_POR                                      0x00000000
#define HWIO_EUD_FLAG_IN_WR_POR_RMSK                                 0xffffffff
#define HWIO_EUD_FLAG_IN_WR_ATTR                                                  0x3
#define HWIO_EUD_FLAG_IN_WR_IN                    \
                in_dword(HWIO_EUD_FLAG_IN_WR_ADDR)
#define HWIO_EUD_FLAG_IN_WR_INM(m)            \
                in_dword_masked(HWIO_EUD_FLAG_IN_WR_ADDR, m)
#define HWIO_EUD_FLAG_IN_WR_OUT(v)            \
                out_dword(HWIO_EUD_FLAG_IN_WR_ADDR,v)
#define HWIO_EUD_FLAG_IN_WR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_FLAG_IN_WR_ADDR,m,v,HWIO_EUD_FLAG_IN_WR_IN)
#define HWIO_EUD_FLAG_IN_WR_FLAG_IN_WR_7_0_BMSK                            0xff
#define HWIO_EUD_FLAG_IN_WR_FLAG_IN_WR_7_0_SHFT                               0

#define HWIO_EUD_FLAG_IN_SET_ADDR                                    (EUD_ACORE_REG_BASE      + 0x54)
#define HWIO_EUD_FLAG_IN_SET_PHYS                                    (EUD_ACORE_REG_BASE_PHYS + 0x54)
#define HWIO_EUD_FLAG_IN_SET_OFFS                                    (EUD_ACORE_REG_BASE_OFFS + 0x54)
#define HWIO_EUD_FLAG_IN_SET_RMSK                                          0xff
#define HWIO_EUD_FLAG_IN_SET_POR                                     0x00000000
#define HWIO_EUD_FLAG_IN_SET_POR_RMSK                                0xffffffff
#define HWIO_EUD_FLAG_IN_SET_ATTR                                                 0x2
#define HWIO_EUD_FLAG_IN_SET_OUT(v)            \
                out_dword(HWIO_EUD_FLAG_IN_SET_ADDR,v)
#define HWIO_EUD_FLAG_IN_SET_FLAG_IN_SET_7_0_BMSK                          0xff
#define HWIO_EUD_FLAG_IN_SET_FLAG_IN_SET_7_0_SHFT                             0

#define HWIO_EUD_FLAG_IN_CLR_ADDR                                    (EUD_ACORE_REG_BASE      + 0x58)
#define HWIO_EUD_FLAG_IN_CLR_PHYS                                    (EUD_ACORE_REG_BASE_PHYS + 0x58)
#define HWIO_EUD_FLAG_IN_CLR_OFFS                                    (EUD_ACORE_REG_BASE_OFFS + 0x58)
#define HWIO_EUD_FLAG_IN_CLR_RMSK                                          0xff
#define HWIO_EUD_FLAG_IN_CLR_POR                                     0x00000000
#define HWIO_EUD_FLAG_IN_CLR_POR_RMSK                                0xffffffff
#define HWIO_EUD_FLAG_IN_CLR_ATTR                                                 0x2
#define HWIO_EUD_FLAG_IN_CLR_OUT(v)            \
                out_dword(HWIO_EUD_FLAG_IN_CLR_ADDR,v)
#define HWIO_EUD_FLAG_IN_CLR_FLAG_IN_CLR_7_0_BMSK                          0xff
#define HWIO_EUD_FLAG_IN_CLR_FLAG_IN_CLR_7_0_SHFT                             0

#define HWIO_EUD_FLAG_OUT_ADDR                                       (EUD_ACORE_REG_BASE      + 0x5c)
#define HWIO_EUD_FLAG_OUT_PHYS                                       (EUD_ACORE_REG_BASE_PHYS + 0x5c)
#define HWIO_EUD_FLAG_OUT_OFFS                                       (EUD_ACORE_REG_BASE_OFFS + 0x5c)
#define HWIO_EUD_FLAG_OUT_RMSK                                             0xff
#define HWIO_EUD_FLAG_OUT_POR                                        0x00000000
#define HWIO_EUD_FLAG_OUT_POR_RMSK                                   0xffffffff
#define HWIO_EUD_FLAG_OUT_ATTR                                                    0x1
#define HWIO_EUD_FLAG_OUT_IN                    \
                in_dword(HWIO_EUD_FLAG_OUT_ADDR)
#define HWIO_EUD_FLAG_OUT_INM(m)            \
                in_dword_masked(HWIO_EUD_FLAG_OUT_ADDR, m)
#define HWIO_EUD_FLAG_OUT_FLAG_OUT_7_0_BMSK                                0xff
#define HWIO_EUD_FLAG_OUT_FLAG_OUT_7_0_SHFT                                   0

#define HWIO_EUD_CTL_IN_0_ADDR                                       (EUD_ACORE_REG_BASE      + 0x60)
#define HWIO_EUD_CTL_IN_0_PHYS                                       (EUD_ACORE_REG_BASE_PHYS + 0x60)
#define HWIO_EUD_CTL_IN_0_OFFS                                       (EUD_ACORE_REG_BASE_OFFS + 0x60)
#define HWIO_EUD_CTL_IN_0_RMSK                                             0xff
#define HWIO_EUD_CTL_IN_0_POR                                        0x00000000
#define HWIO_EUD_CTL_IN_0_POR_RMSK                                   0xffffffff
#define HWIO_EUD_CTL_IN_0_ATTR                                                    0x1
#define HWIO_EUD_CTL_IN_0_IN                    \
                in_dword(HWIO_EUD_CTL_IN_0_ADDR)
#define HWIO_EUD_CTL_IN_0_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_IN_0_ADDR, m)
#define HWIO_EUD_CTL_IN_0_CTL_IN_0_7_0_BMSK                                0xff
#define HWIO_EUD_CTL_IN_0_CTL_IN_0_7_0_SHFT                                   0

#define HWIO_EUD_CTL_IN_1_ADDR                                       (EUD_ACORE_REG_BASE      + 0x64)
#define HWIO_EUD_CTL_IN_1_PHYS                                       (EUD_ACORE_REG_BASE_PHYS + 0x64)
#define HWIO_EUD_CTL_IN_1_OFFS                                       (EUD_ACORE_REG_BASE_OFFS + 0x64)
#define HWIO_EUD_CTL_IN_1_RMSK                                             0xff
#define HWIO_EUD_CTL_IN_1_POR                                        0x00000000
#define HWIO_EUD_CTL_IN_1_POR_RMSK                                   0xffffffff
#define HWIO_EUD_CTL_IN_1_ATTR                                                    0x1
#define HWIO_EUD_CTL_IN_1_IN                    \
                in_dword(HWIO_EUD_CTL_IN_1_ADDR)
#define HWIO_EUD_CTL_IN_1_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_IN_1_ADDR, m)
#define HWIO_EUD_CTL_IN_1_CTL_IN_1_7_0_BMSK                                0xff
#define HWIO_EUD_CTL_IN_1_CTL_IN_1_7_0_SHFT                                   0

#define HWIO_EUD_CTL_IN_2_ADDR                                       (EUD_ACORE_REG_BASE      + 0x68)
#define HWIO_EUD_CTL_IN_2_PHYS                                       (EUD_ACORE_REG_BASE_PHYS + 0x68)
#define HWIO_EUD_CTL_IN_2_OFFS                                       (EUD_ACORE_REG_BASE_OFFS + 0x68)
#define HWIO_EUD_CTL_IN_2_RMSK                                             0xff
#define HWIO_EUD_CTL_IN_2_POR                                        0x00000000
#define HWIO_EUD_CTL_IN_2_POR_RMSK                                   0xffffffff
#define HWIO_EUD_CTL_IN_2_ATTR                                                    0x1
#define HWIO_EUD_CTL_IN_2_IN                    \
                in_dword(HWIO_EUD_CTL_IN_2_ADDR)
#define HWIO_EUD_CTL_IN_2_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_IN_2_ADDR, m)
#define HWIO_EUD_CTL_IN_2_CTL_IN_2_7_0_BMSK                                0xff
#define HWIO_EUD_CTL_IN_2_CTL_IN_2_7_0_SHFT                                   0

#define HWIO_EUD_CTL_IN_3_ADDR                                       (EUD_ACORE_REG_BASE      + 0x6c)
#define HWIO_EUD_CTL_IN_3_PHYS                                       (EUD_ACORE_REG_BASE_PHYS + 0x6c)
#define HWIO_EUD_CTL_IN_3_OFFS                                       (EUD_ACORE_REG_BASE_OFFS + 0x6c)
#define HWIO_EUD_CTL_IN_3_RMSK                                             0xff
#define HWIO_EUD_CTL_IN_3_POR                                        0x00000000
#define HWIO_EUD_CTL_IN_3_POR_RMSK                                   0xffffffff
#define HWIO_EUD_CTL_IN_3_ATTR                                                    0x1
#define HWIO_EUD_CTL_IN_3_IN                    \
                in_dword(HWIO_EUD_CTL_IN_3_ADDR)
#define HWIO_EUD_CTL_IN_3_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_IN_3_ADDR, m)
#define HWIO_EUD_CTL_IN_3_CTL_IN_3_7_0_BMSK                                0xff
#define HWIO_EUD_CTL_IN_3_CTL_IN_3_7_0_SHFT                                   0

#define HWIO_EUD_CTL_OUT_0_ADDR                                      (EUD_ACORE_REG_BASE      + 0x70)
#define HWIO_EUD_CTL_OUT_0_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0x70)
#define HWIO_EUD_CTL_OUT_0_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0x70)
#define HWIO_EUD_CTL_OUT_0_RMSK                                            0xff
#define HWIO_EUD_CTL_OUT_0_POR                                       0x00000015
#define HWIO_EUD_CTL_OUT_0_POR_RMSK                                  0xffffffff
#define HWIO_EUD_CTL_OUT_0_ATTR                                                   0x1
#define HWIO_EUD_CTL_OUT_0_IN                    \
                in_dword(HWIO_EUD_CTL_OUT_0_ADDR)
#define HWIO_EUD_CTL_OUT_0_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_OUT_0_ADDR, m)
#define HWIO_EUD_CTL_OUT_0_CTL_OUT_0_7_0_BMSK                              0xff
#define HWIO_EUD_CTL_OUT_0_CTL_OUT_0_7_0_SHFT                                 0

#define HWIO_EUD_CTL_OUT_1_ADDR                                      (EUD_ACORE_REG_BASE      + 0x74)
#define HWIO_EUD_CTL_OUT_1_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0x74)
#define HWIO_EUD_CTL_OUT_1_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0x74)
#define HWIO_EUD_CTL_OUT_1_RMSK                                            0xff
#define HWIO_EUD_CTL_OUT_1_POR                                       0x00000000
#define HWIO_EUD_CTL_OUT_1_POR_RMSK                                  0xffffffff
#define HWIO_EUD_CTL_OUT_1_ATTR                                                   0x1
#define HWIO_EUD_CTL_OUT_1_IN                    \
                in_dword(HWIO_EUD_CTL_OUT_1_ADDR)
#define HWIO_EUD_CTL_OUT_1_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_OUT_1_ADDR, m)
#define HWIO_EUD_CTL_OUT_1_CTL_OUT_1_7_0_BMSK                              0xff
#define HWIO_EUD_CTL_OUT_1_CTL_OUT_1_7_0_SHFT                                 0

#define HWIO_EUD_CTL_OUT_2_ADDR                                      (EUD_ACORE_REG_BASE      + 0x78)
#define HWIO_EUD_CTL_OUT_2_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0x78)
#define HWIO_EUD_CTL_OUT_2_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0x78)
#define HWIO_EUD_CTL_OUT_2_RMSK                                            0xff
#define HWIO_EUD_CTL_OUT_2_POR                                       0x00000000
#define HWIO_EUD_CTL_OUT_2_POR_RMSK                                  0xffffffff
#define HWIO_EUD_CTL_OUT_2_ATTR                                                   0x1
#define HWIO_EUD_CTL_OUT_2_IN                    \
                in_dword(HWIO_EUD_CTL_OUT_2_ADDR)
#define HWIO_EUD_CTL_OUT_2_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_OUT_2_ADDR, m)
#define HWIO_EUD_CTL_OUT_2_CTL_OUT_2_7_0_BMSK                              0xff
#define HWIO_EUD_CTL_OUT_2_CTL_OUT_2_7_0_SHFT                                 0

#define HWIO_EUD_CTL_OUT_3_ADDR                                      (EUD_ACORE_REG_BASE      + 0x7c)
#define HWIO_EUD_CTL_OUT_3_PHYS                                      (EUD_ACORE_REG_BASE_PHYS + 0x7c)
#define HWIO_EUD_CTL_OUT_3_OFFS                                      (EUD_ACORE_REG_BASE_OFFS + 0x7c)
#define HWIO_EUD_CTL_OUT_3_RMSK                                            0xff
#define HWIO_EUD_CTL_OUT_3_POR                                       0x00000000
#define HWIO_EUD_CTL_OUT_3_POR_RMSK                                  0xffffffff
#define HWIO_EUD_CTL_OUT_3_ATTR                                                   0x1
#define HWIO_EUD_CTL_OUT_3_IN                    \
                in_dword(HWIO_EUD_CTL_OUT_3_ADDR)
#define HWIO_EUD_CTL_OUT_3_INM(m)            \
                in_dword_masked(HWIO_EUD_CTL_OUT_3_ADDR, m)
#define HWIO_EUD_CTL_OUT_3_CTL_OUT_3_7_0_BMSK                              0xff
#define HWIO_EUD_CTL_OUT_3_CTL_OUT_3_7_0_SHFT                                 0

#define HWIO_EUD_VBUS_INT_CLR_ADDR                                   (EUD_ACORE_REG_BASE      + 0x80)
#define HWIO_EUD_VBUS_INT_CLR_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x80)
#define HWIO_EUD_VBUS_INT_CLR_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x80)
#define HWIO_EUD_VBUS_INT_CLR_RMSK                                          0x1
#define HWIO_EUD_VBUS_INT_CLR_POR                                    0x00000000
#define HWIO_EUD_VBUS_INT_CLR_POR_RMSK                               0xffffffff
#define HWIO_EUD_VBUS_INT_CLR_ATTR                                                0x2
#define HWIO_EUD_VBUS_INT_CLR_OUT(v)            \
                out_dword(HWIO_EUD_VBUS_INT_CLR_ADDR,v)
#define HWIO_EUD_VBUS_INT_CLR_VBUS_INT_CLR_0_0_BMSK                         0x1
#define HWIO_EUD_VBUS_INT_CLR_VBUS_INT_CLR_0_0_SHFT                           0

#define HWIO_EUD_CHGR_INT_CLR_ADDR                                   (EUD_ACORE_REG_BASE      + 0x84)
#define HWIO_EUD_CHGR_INT_CLR_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x84)
#define HWIO_EUD_CHGR_INT_CLR_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x84)
#define HWIO_EUD_CHGR_INT_CLR_RMSK                                          0x1
#define HWIO_EUD_CHGR_INT_CLR_POR                                    0x00000000
#define HWIO_EUD_CHGR_INT_CLR_POR_RMSK                               0xffffffff
#define HWIO_EUD_CHGR_INT_CLR_ATTR                                                0x2
#define HWIO_EUD_CHGR_INT_CLR_OUT(v)            \
                out_dword(HWIO_EUD_CHGR_INT_CLR_ADDR,v)
#define HWIO_EUD_CHGR_INT_CLR_CHGR_INT_CLR_0_0_BMSK                         0x1
#define HWIO_EUD_CHGR_INT_CLR_CHGR_INT_CLR_0_0_SHFT                           0

#define HWIO_EUD_COM_EUD_VER0_ADDR                                   (EUD_ACORE_REG_BASE      + 0x200)
#define HWIO_EUD_COM_EUD_VER0_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x200)
#define HWIO_EUD_COM_EUD_VER0_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x200)
#define HWIO_EUD_COM_EUD_VER0_RMSK                                         0xff
#define HWIO_EUD_COM_EUD_VER0_POR                                    0x00000000
#define HWIO_EUD_COM_EUD_VER0_POR_RMSK                               0xffffffff
#define HWIO_EUD_COM_EUD_VER0_ATTR                                                0x1
#define HWIO_EUD_COM_EUD_VER0_IN                    \
                in_dword(HWIO_EUD_COM_EUD_VER0_ADDR)
#define HWIO_EUD_COM_EUD_VER0_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_EUD_VER0_ADDR, m)
#define HWIO_EUD_COM_EUD_VER0_COM_EUD_VERSION_7_0_BMSK                     0xff
#define HWIO_EUD_COM_EUD_VER0_COM_EUD_VERSION_7_0_SHFT                        0

#define HWIO_EUD_COM_EUD_VER1_ADDR                                   (EUD_ACORE_REG_BASE      + 0x204)
#define HWIO_EUD_COM_EUD_VER1_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x204)
#define HWIO_EUD_COM_EUD_VER1_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x204)
#define HWIO_EUD_COM_EUD_VER1_RMSK                                         0xff
#define HWIO_EUD_COM_EUD_VER1_POR                                    0x00000000
#define HWIO_EUD_COM_EUD_VER1_POR_RMSK                               0xffffffff
#define HWIO_EUD_COM_EUD_VER1_ATTR                                                0x1
#define HWIO_EUD_COM_EUD_VER1_IN                    \
                in_dword(HWIO_EUD_COM_EUD_VER1_ADDR)
#define HWIO_EUD_COM_EUD_VER1_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_EUD_VER1_ADDR, m)
#define HWIO_EUD_COM_EUD_VER1_COM_EUD_VERSION_7_0_BMSK                     0xff
#define HWIO_EUD_COM_EUD_VER1_COM_EUD_VERSION_7_0_SHFT                        0

#define HWIO_EUD_COM_EUD_VER2_ADDR                                   (EUD_ACORE_REG_BASE      + 0x208)
#define HWIO_EUD_COM_EUD_VER2_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x208)
#define HWIO_EUD_COM_EUD_VER2_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x208)
#define HWIO_EUD_COM_EUD_VER2_RMSK                                         0xff
#define HWIO_EUD_COM_EUD_VER2_POR                                    0x00000006
#define HWIO_EUD_COM_EUD_VER2_POR_RMSK                               0xffffffff
#define HWIO_EUD_COM_EUD_VER2_ATTR                                                0x1
#define HWIO_EUD_COM_EUD_VER2_IN                    \
                in_dword(HWIO_EUD_COM_EUD_VER2_ADDR)
#define HWIO_EUD_COM_EUD_VER2_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_EUD_VER2_ADDR, m)
#define HWIO_EUD_COM_EUD_VER2_COM_EUD_VERSION_7_0_BMSK                     0xff
#define HWIO_EUD_COM_EUD_VER2_COM_EUD_VERSION_7_0_SHFT                        0

#define HWIO_EUD_COM_EUD_VER3_ADDR                                   (EUD_ACORE_REG_BASE      + 0x20c)
#define HWIO_EUD_COM_EUD_VER3_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x20c)
#define HWIO_EUD_COM_EUD_VER3_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x20c)
#define HWIO_EUD_COM_EUD_VER3_RMSK                                         0xff
#define HWIO_EUD_COM_EUD_VER3_POR                                    0x00000007
#define HWIO_EUD_COM_EUD_VER3_POR_RMSK                               0xffffffff
#define HWIO_EUD_COM_EUD_VER3_ATTR                                                0x1
#define HWIO_EUD_COM_EUD_VER3_IN                    \
                in_dword(HWIO_EUD_COM_EUD_VER3_ADDR)
#define HWIO_EUD_COM_EUD_VER3_INM(m)            \
                in_dword_masked(HWIO_EUD_COM_EUD_VER3_ADDR, m)
#define HWIO_EUD_COM_EUD_VER3_COM_EUD_VERSION_7_0_BMSK                     0xff
#define HWIO_EUD_COM_EUD_VER3_COM_EUD_VERSION_7_0_SHFT                        0

#define HWIO_EUD_DBG_MUX_SEL_ADDR                                    (EUD_ACORE_REG_BASE      + 0x214)
#define HWIO_EUD_DBG_MUX_SEL_PHYS                                    (EUD_ACORE_REG_BASE_PHYS + 0x214)
#define HWIO_EUD_DBG_MUX_SEL_OFFS                                    (EUD_ACORE_REG_BASE_OFFS + 0x214)
#define HWIO_EUD_DBG_MUX_SEL_RMSK                                          0xff
#define HWIO_EUD_DBG_MUX_SEL_POR                                     0x00000000
#define HWIO_EUD_DBG_MUX_SEL_POR_RMSK                                0xffffffff
#define HWIO_EUD_DBG_MUX_SEL_ATTR                                                 0x3
#define HWIO_EUD_DBG_MUX_SEL_IN                    \
                in_dword(HWIO_EUD_DBG_MUX_SEL_ADDR)
#define HWIO_EUD_DBG_MUX_SEL_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_MUX_SEL_ADDR, m)
#define HWIO_EUD_DBG_MUX_SEL_OUT(v)            \
                out_dword(HWIO_EUD_DBG_MUX_SEL_ADDR,v)
#define HWIO_EUD_DBG_MUX_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_DBG_MUX_SEL_ADDR,m,v,HWIO_EUD_DBG_MUX_SEL_IN)
#define HWIO_EUD_DBG_MUX_SEL_DBG_MUX_SEL_7_0_BMSK                          0xff
#define HWIO_EUD_DBG_MUX_SEL_DBG_MUX_SEL_7_0_SHFT                             0

#define HWIO_EUD_TIE_HIGH_TIE_LOW_ADDR                               (EUD_ACORE_REG_BASE      + 0x218)
#define HWIO_EUD_TIE_HIGH_TIE_LOW_PHYS                               (EUD_ACORE_REG_BASE_PHYS + 0x218)
#define HWIO_EUD_TIE_HIGH_TIE_LOW_OFFS                               (EUD_ACORE_REG_BASE_OFFS + 0x218)
#define HWIO_EUD_TIE_HIGH_TIE_LOW_RMSK                                     0xff
#define HWIO_EUD_TIE_HIGH_TIE_LOW_POR                                0x00000000
#define HWIO_EUD_TIE_HIGH_TIE_LOW_POR_RMSK                           0xffffffff
#define HWIO_EUD_TIE_HIGH_TIE_LOW_ATTR                                            0x1
#define HWIO_EUD_TIE_HIGH_TIE_LOW_IN                    \
                in_dword(HWIO_EUD_TIE_HIGH_TIE_LOW_ADDR)
#define HWIO_EUD_TIE_HIGH_TIE_LOW_INM(m)            \
                in_dword_masked(HWIO_EUD_TIE_HIGH_TIE_LOW_ADDR, m)
#define HWIO_EUD_TIE_HIGH_TIE_LOW_TIE_HIGH_TIE_LOW_1_0_BMSK                0xff
#define HWIO_EUD_TIE_HIGH_TIE_LOW_TIE_HIGH_TIE_LOW_1_0_SHFT                   0

#define HWIO_EUD_CHIKNBIT_DBG_RD_ADDR                                (EUD_ACORE_REG_BASE      + 0x21c)
#define HWIO_EUD_CHIKNBIT_DBG_RD_PHYS                                (EUD_ACORE_REG_BASE_PHYS + 0x21c)
#define HWIO_EUD_CHIKNBIT_DBG_RD_OFFS                                (EUD_ACORE_REG_BASE_OFFS + 0x21c)
#define HWIO_EUD_CHIKNBIT_DBG_RD_RMSK                                      0xff
#define HWIO_EUD_CHIKNBIT_DBG_RD_POR                                 0x00000000
#define HWIO_EUD_CHIKNBIT_DBG_RD_POR_RMSK                            0xffffffff
#define HWIO_EUD_CHIKNBIT_DBG_RD_ATTR                                             0x3
#define HWIO_EUD_CHIKNBIT_DBG_RD_IN                    \
                in_dword(HWIO_EUD_CHIKNBIT_DBG_RD_ADDR)
#define HWIO_EUD_CHIKNBIT_DBG_RD_INM(m)            \
                in_dword_masked(HWIO_EUD_CHIKNBIT_DBG_RD_ADDR, m)
#define HWIO_EUD_CHIKNBIT_DBG_RD_OUT(v)            \
                out_dword(HWIO_EUD_CHIKNBIT_DBG_RD_ADDR,v)
#define HWIO_EUD_CHIKNBIT_DBG_RD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_CHIKNBIT_DBG_RD_ADDR,m,v,HWIO_EUD_CHIKNBIT_DBG_RD_IN)
#define HWIO_EUD_CHIKNBIT_DBG_RD_CHIKNBIT_DBG_RD_7_0_BMSK                  0xff
#define HWIO_EUD_CHIKNBIT_DBG_RD_CHIKNBIT_DBG_RD_7_0_SHFT                     0

#define HWIO_EUD_DBG_DAT_REG0_ADDR                                   (EUD_ACORE_REG_BASE      + 0x220)
#define HWIO_EUD_DBG_DAT_REG0_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x220)
#define HWIO_EUD_DBG_DAT_REG0_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x220)
#define HWIO_EUD_DBG_DAT_REG0_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG0_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG0_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG0_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG0_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG0_ADDR)
#define HWIO_EUD_DBG_DAT_REG0_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG0_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG0_DBG_DAT_REG0_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG0_DBG_DAT_REG0_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG1_ADDR                                   (EUD_ACORE_REG_BASE      + 0x224)
#define HWIO_EUD_DBG_DAT_REG1_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x224)
#define HWIO_EUD_DBG_DAT_REG1_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x224)
#define HWIO_EUD_DBG_DAT_REG1_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG1_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG1_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG1_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG1_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG1_ADDR)
#define HWIO_EUD_DBG_DAT_REG1_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG1_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG1_DBG_DAT_REG1_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG1_DBG_DAT_REG1_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG2_ADDR                                   (EUD_ACORE_REG_BASE      + 0x228)
#define HWIO_EUD_DBG_DAT_REG2_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x228)
#define HWIO_EUD_DBG_DAT_REG2_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x228)
#define HWIO_EUD_DBG_DAT_REG2_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG2_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG2_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG2_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG2_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG2_ADDR)
#define HWIO_EUD_DBG_DAT_REG2_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG2_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG2_DBG_DAT_REG2_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG2_DBG_DAT_REG2_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG3_ADDR                                   (EUD_ACORE_REG_BASE      + 0x22c)
#define HWIO_EUD_DBG_DAT_REG3_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x22c)
#define HWIO_EUD_DBG_DAT_REG3_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x22c)
#define HWIO_EUD_DBG_DAT_REG3_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG3_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG3_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG3_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG3_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG3_ADDR)
#define HWIO_EUD_DBG_DAT_REG3_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG3_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG3_DBG_DAT_REG3_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG3_DBG_DAT_REG3_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG4_ADDR                                   (EUD_ACORE_REG_BASE      + 0x230)
#define HWIO_EUD_DBG_DAT_REG4_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x230)
#define HWIO_EUD_DBG_DAT_REG4_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x230)
#define HWIO_EUD_DBG_DAT_REG4_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG4_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG4_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG4_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG4_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG4_ADDR)
#define HWIO_EUD_DBG_DAT_REG4_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG4_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG4_DBG_DAT_REG4_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG4_DBG_DAT_REG4_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG5_ADDR                                   (EUD_ACORE_REG_BASE      + 0x234)
#define HWIO_EUD_DBG_DAT_REG5_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x234)
#define HWIO_EUD_DBG_DAT_REG5_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x234)
#define HWIO_EUD_DBG_DAT_REG5_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG5_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG5_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG5_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG5_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG5_ADDR)
#define HWIO_EUD_DBG_DAT_REG5_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG5_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG5_DBG_DAT_REG5_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG5_DBG_DAT_REG5_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG6_ADDR                                   (EUD_ACORE_REG_BASE      + 0x238)
#define HWIO_EUD_DBG_DAT_REG6_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x238)
#define HWIO_EUD_DBG_DAT_REG6_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x238)
#define HWIO_EUD_DBG_DAT_REG6_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG6_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG6_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG6_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG6_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG6_ADDR)
#define HWIO_EUD_DBG_DAT_REG6_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG6_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG6_DBG_DAT_REG6_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG6_DBG_DAT_REG6_7_0_SHFT                           0

#define HWIO_EUD_DBG_DAT_REG7_ADDR                                   (EUD_ACORE_REG_BASE      + 0x23c)
#define HWIO_EUD_DBG_DAT_REG7_PHYS                                   (EUD_ACORE_REG_BASE_PHYS + 0x23c)
#define HWIO_EUD_DBG_DAT_REG7_OFFS                                   (EUD_ACORE_REG_BASE_OFFS + 0x23c)
#define HWIO_EUD_DBG_DAT_REG7_RMSK                                         0xff
#define HWIO_EUD_DBG_DAT_REG7_POR                                    0x00000000
#define HWIO_EUD_DBG_DAT_REG7_POR_RMSK                               0xffffffff
#define HWIO_EUD_DBG_DAT_REG7_ATTR                                                0x1
#define HWIO_EUD_DBG_DAT_REG7_IN                    \
                in_dword(HWIO_EUD_DBG_DAT_REG7_ADDR)
#define HWIO_EUD_DBG_DAT_REG7_INM(m)            \
                in_dword_masked(HWIO_EUD_DBG_DAT_REG7_ADDR, m)
#define HWIO_EUD_DBG_DAT_REG7_DBG_DAT_REG7_7_0_BMSK                        0xff
#define HWIO_EUD_DBG_DAT_REG7_DBG_DAT_REG7_7_0_SHFT                           0

#define HWIO_EUD_ENUM_STAT_REG_ADDR                                  (EUD_ACORE_REG_BASE      + 0x240)
#define HWIO_EUD_ENUM_STAT_REG_PHYS                                  (EUD_ACORE_REG_BASE_PHYS + 0x240)
#define HWIO_EUD_ENUM_STAT_REG_OFFS                                  (EUD_ACORE_REG_BASE_OFFS + 0x240)
#define HWIO_EUD_ENUM_STAT_REG_RMSK                                        0xff
#define HWIO_EUD_ENUM_STAT_REG_POR                                   0x00000000
#define HWIO_EUD_ENUM_STAT_REG_POR_RMSK                              0xffffffff
#define HWIO_EUD_ENUM_STAT_REG_ATTR                                               0x1
#define HWIO_EUD_ENUM_STAT_REG_IN                    \
                in_dword(HWIO_EUD_ENUM_STAT_REG_ADDR)
#define HWIO_EUD_ENUM_STAT_REG_INM(m)            \
                in_dword_masked(HWIO_EUD_ENUM_STAT_REG_ADDR, m)
#define HWIO_EUD_ENUM_STAT_REG_ENUM_STAT_REG_7_0_BMSK                      0xff
#define HWIO_EUD_ENUM_STAT_REG_ENUM_STAT_REG_7_0_SHFT                         0

/*----------------------------------------------------------------------------
 * MODULE: EUD_MODE_MANAGER
 *--------------------------------------------------------------------------*/

#define EUD_MODE_MANAGER_REG_BASE                                                           (AHB2PHY_WEST_BASE      + 0x00001000)
#define EUD_MODE_MANAGER_REG_BASE_SIZE                                                      0x1000
#define EUD_MODE_MANAGER_REG_BASE_USED                                                      0x18c
#define EUD_MODE_MANAGER_REG_BASE_PHYS                                                      (AHB2PHY_WEST_BASE_PHYS + 0x00001000)
#define EUD_MODE_MANAGER_REG_BASE_OFFS                                                      0x00001000

#define HWIO_EUD_DEV_ID_0_ADDR                                                              (EUD_MODE_MANAGER_REG_BASE      + 0x0)
#define HWIO_EUD_DEV_ID_0_PHYS                                                              (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x0)
#define HWIO_EUD_DEV_ID_0_OFFS                                                              (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x0)
#define HWIO_EUD_DEV_ID_0_RMSK                                                                    0xff
#define HWIO_EUD_DEV_ID_0_POR                                                               0x00000000
#define HWIO_EUD_DEV_ID_0_POR_RMSK                                                          0xffffffff
#define HWIO_EUD_DEV_ID_0_ATTR                                                                           0x3
#define HWIO_EUD_DEV_ID_0_IN                    \
                in_dword(HWIO_EUD_DEV_ID_0_ADDR)
#define HWIO_EUD_DEV_ID_0_INM(m)            \
                in_dword_masked(HWIO_EUD_DEV_ID_0_ADDR, m)
#define HWIO_EUD_DEV_ID_0_OUT(v)            \
                out_dword(HWIO_EUD_DEV_ID_0_ADDR,v)
#define HWIO_EUD_DEV_ID_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_DEV_ID_0_ADDR,m,v,HWIO_EUD_DEV_ID_0_IN)
#define HWIO_EUD_DEV_ID_0_DEV_ID_0_7_0_BMSK                                                       0xff
#define HWIO_EUD_DEV_ID_0_DEV_ID_0_7_0_SHFT                                                          0

#define HWIO_EUD_DEV_ID_1_ADDR                                                              (EUD_MODE_MANAGER_REG_BASE      + 0x4)
#define HWIO_EUD_DEV_ID_1_PHYS                                                              (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x4)
#define HWIO_EUD_DEV_ID_1_OFFS                                                              (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x4)
#define HWIO_EUD_DEV_ID_1_RMSK                                                                    0xff
#define HWIO_EUD_DEV_ID_1_POR                                                               0x00000000
#define HWIO_EUD_DEV_ID_1_POR_RMSK                                                          0xffffffff
#define HWIO_EUD_DEV_ID_1_ATTR                                                                           0x3
#define HWIO_EUD_DEV_ID_1_IN                    \
                in_dword(HWIO_EUD_DEV_ID_1_ADDR)
#define HWIO_EUD_DEV_ID_1_INM(m)            \
                in_dword_masked(HWIO_EUD_DEV_ID_1_ADDR, m)
#define HWIO_EUD_DEV_ID_1_OUT(v)            \
                out_dword(HWIO_EUD_DEV_ID_1_ADDR,v)
#define HWIO_EUD_DEV_ID_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_DEV_ID_1_ADDR,m,v,HWIO_EUD_DEV_ID_1_IN)
#define HWIO_EUD_DEV_ID_1_DEV_ID_1_7_0_BMSK                                                       0xff
#define HWIO_EUD_DEV_ID_1_DEV_ID_1_7_0_SHFT                                                          0

#define HWIO_EUD_DEV_ID_2_ADDR                                                              (EUD_MODE_MANAGER_REG_BASE      + 0x8)
#define HWIO_EUD_DEV_ID_2_PHYS                                                              (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x8)
#define HWIO_EUD_DEV_ID_2_OFFS                                                              (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x8)
#define HWIO_EUD_DEV_ID_2_RMSK                                                                    0xff
#define HWIO_EUD_DEV_ID_2_POR                                                               0x00000000
#define HWIO_EUD_DEV_ID_2_POR_RMSK                                                          0xffffffff
#define HWIO_EUD_DEV_ID_2_ATTR                                                                           0x3
#define HWIO_EUD_DEV_ID_2_IN                    \
                in_dword(HWIO_EUD_DEV_ID_2_ADDR)
#define HWIO_EUD_DEV_ID_2_INM(m)            \
                in_dword_masked(HWIO_EUD_DEV_ID_2_ADDR, m)
#define HWIO_EUD_DEV_ID_2_OUT(v)            \
                out_dword(HWIO_EUD_DEV_ID_2_ADDR,v)
#define HWIO_EUD_DEV_ID_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_DEV_ID_2_ADDR,m,v,HWIO_EUD_DEV_ID_2_IN)
#define HWIO_EUD_DEV_ID_2_DEV_ID_2_7_0_BMSK                                                       0xff
#define HWIO_EUD_DEV_ID_2_DEV_ID_2_7_0_SHFT                                                          0

#define HWIO_EUD_DEV_ID_3_ADDR                                                              (EUD_MODE_MANAGER_REG_BASE      + 0xc)
#define HWIO_EUD_DEV_ID_3_PHYS                                                              (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xc)
#define HWIO_EUD_DEV_ID_3_OFFS                                                              (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xc)
#define HWIO_EUD_DEV_ID_3_RMSK                                                                    0xff
#define HWIO_EUD_DEV_ID_3_POR                                                               0x00000000
#define HWIO_EUD_DEV_ID_3_POR_RMSK                                                          0xffffffff
#define HWIO_EUD_DEV_ID_3_ATTR                                                                           0x3
#define HWIO_EUD_DEV_ID_3_IN                    \
                in_dword(HWIO_EUD_DEV_ID_3_ADDR)
#define HWIO_EUD_DEV_ID_3_INM(m)            \
                in_dword_masked(HWIO_EUD_DEV_ID_3_ADDR, m)
#define HWIO_EUD_DEV_ID_3_OUT(v)            \
                out_dword(HWIO_EUD_DEV_ID_3_ADDR,v)
#define HWIO_EUD_DEV_ID_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_DEV_ID_3_ADDR,m,v,HWIO_EUD_DEV_ID_3_IN)
#define HWIO_EUD_DEV_ID_3_DEV_ID_3_7_0_BMSK                                                       0xff
#define HWIO_EUD_DEV_ID_3_DEV_ID_3_7_0_SHFT                                                          0

#define HWIO_EUD_CSR_EUD_EN_ADDR                                                            (EUD_MODE_MANAGER_REG_BASE      + 0x14)
#define HWIO_EUD_CSR_EUD_EN_PHYS                                                            (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x14)
#define HWIO_EUD_CSR_EUD_EN_OFFS                                                            (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x14)
#define HWIO_EUD_CSR_EUD_EN_RMSK                                                                   0x1
#define HWIO_EUD_CSR_EUD_EN_POR                                                             0x00000000
#define HWIO_EUD_CSR_EUD_EN_POR_RMSK                                                        0xffffffff
#define HWIO_EUD_CSR_EUD_EN_ATTR                                                                         0x3
#define HWIO_EUD_CSR_EUD_EN_IN                    \
                in_dword(HWIO_EUD_CSR_EUD_EN_ADDR)
#define HWIO_EUD_CSR_EUD_EN_INM(m)            \
                in_dword_masked(HWIO_EUD_CSR_EUD_EN_ADDR, m)
#define HWIO_EUD_CSR_EUD_EN_OUT(v)            \
                out_dword(HWIO_EUD_CSR_EUD_EN_ADDR,v)
#define HWIO_EUD_CSR_EUD_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_CSR_EUD_EN_ADDR,m,v,HWIO_EUD_CSR_EUD_EN_IN)
#define HWIO_EUD_CSR_EUD_EN_CSR_EUD_EN_0_0_BMSK                                                    0x1
#define HWIO_EUD_CSR_EUD_EN_CSR_EUD_EN_0_0_SHFT                                                      0

#define HWIO_EUD_SW_ATTACH_DET_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x18)
#define HWIO_EUD_SW_ATTACH_DET_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x18)
#define HWIO_EUD_SW_ATTACH_DET_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x18)
#define HWIO_EUD_SW_ATTACH_DET_RMSK                                                                0x1
#define HWIO_EUD_SW_ATTACH_DET_POR                                                          0x00000000
#define HWIO_EUD_SW_ATTACH_DET_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_SW_ATTACH_DET_ATTR                                                                      0x3
#define HWIO_EUD_SW_ATTACH_DET_IN                    \
                in_dword(HWIO_EUD_SW_ATTACH_DET_ADDR)
#define HWIO_EUD_SW_ATTACH_DET_INM(m)            \
                in_dword_masked(HWIO_EUD_SW_ATTACH_DET_ADDR, m)
#define HWIO_EUD_SW_ATTACH_DET_OUT(v)            \
                out_dword(HWIO_EUD_SW_ATTACH_DET_ADDR,v)
#define HWIO_EUD_SW_ATTACH_DET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_SW_ATTACH_DET_ADDR,m,v,HWIO_EUD_SW_ATTACH_DET_IN)
#define HWIO_EUD_SW_ATTACH_DET_SW_ATTACH_DET_0_0_BMSK                                              0x1
#define HWIO_EUD_SW_ATTACH_DET_SW_ATTACH_DET_0_0_SHFT                                                0

#define HWIO_EUD_TIME_ATT_SAFE_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x1c)
#define HWIO_EUD_TIME_ATT_SAFE_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x1c)
#define HWIO_EUD_TIME_ATT_SAFE_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x1c)
#define HWIO_EUD_TIME_ATT_SAFE_RMSK                                                                0x1
#define HWIO_EUD_TIME_ATT_SAFE_POR                                                          0x00000000
#define HWIO_EUD_TIME_ATT_SAFE_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_TIME_ATT_SAFE_ATTR                                                                      0x3
#define HWIO_EUD_TIME_ATT_SAFE_IN                    \
                in_dword(HWIO_EUD_TIME_ATT_SAFE_ADDR)
#define HWIO_EUD_TIME_ATT_SAFE_INM(m)            \
                in_dword_masked(HWIO_EUD_TIME_ATT_SAFE_ADDR, m)
#define HWIO_EUD_TIME_ATT_SAFE_OUT(v)            \
                out_dword(HWIO_EUD_TIME_ATT_SAFE_ADDR,v)
#define HWIO_EUD_TIME_ATT_SAFE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_TIME_ATT_SAFE_ADDR,m,v,HWIO_EUD_TIME_ATT_SAFE_IN)
#define HWIO_EUD_TIME_ATT_SAFE_TIME_ATT_SAFE_0_0_BMSK                                              0x1
#define HWIO_EUD_TIME_ATT_SAFE_TIME_ATT_SAFE_0_0_SHFT                                                0

#define HWIO_EUD_EUD_STATUS_ADDR                                                            (EUD_MODE_MANAGER_REG_BASE      + 0x20)
#define HWIO_EUD_EUD_STATUS_PHYS                                                            (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x20)
#define HWIO_EUD_EUD_STATUS_OFFS                                                            (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x20)
#define HWIO_EUD_EUD_STATUS_RMSK                                                                  0xff
#define HWIO_EUD_EUD_STATUS_POR                                                             0x00000000
#define HWIO_EUD_EUD_STATUS_POR_RMSK                                                        0xffffffff
#define HWIO_EUD_EUD_STATUS_ATTR                                                                         0x1
#define HWIO_EUD_EUD_STATUS_IN                    \
                in_dword(HWIO_EUD_EUD_STATUS_ADDR)
#define HWIO_EUD_EUD_STATUS_INM(m)            \
                in_dword_masked(HWIO_EUD_EUD_STATUS_ADDR, m)
#define HWIO_EUD_EUD_STATUS_EUD_STATUS_2_0_BMSK                                                   0xff
#define HWIO_EUD_EUD_STATUS_EUD_STATUS_2_0_SHFT                                                      0

#define HWIO_EUD_PBUS_CTRL_EN_ADDR                                                          (EUD_MODE_MANAGER_REG_BASE      + 0x24)
#define HWIO_EUD_PBUS_CTRL_EN_PHYS                                                          (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x24)
#define HWIO_EUD_PBUS_CTRL_EN_OFFS                                                          (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x24)
#define HWIO_EUD_PBUS_CTRL_EN_RMSK                                                                 0x1
#define HWIO_EUD_PBUS_CTRL_EN_POR                                                           0x00000000
#define HWIO_EUD_PBUS_CTRL_EN_POR_RMSK                                                      0xffffffff
#define HWIO_EUD_PBUS_CTRL_EN_ATTR                                                                       0x3
#define HWIO_EUD_PBUS_CTRL_EN_IN                    \
                in_dword(HWIO_EUD_PBUS_CTRL_EN_ADDR)
#define HWIO_EUD_PBUS_CTRL_EN_INM(m)            \
                in_dword_masked(HWIO_EUD_PBUS_CTRL_EN_ADDR, m)
#define HWIO_EUD_PBUS_CTRL_EN_OUT(v)            \
                out_dword(HWIO_EUD_PBUS_CTRL_EN_ADDR,v)
#define HWIO_EUD_PBUS_CTRL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_PBUS_CTRL_EN_ADDR,m,v,HWIO_EUD_PBUS_CTRL_EN_IN)
#define HWIO_EUD_PBUS_CTRL_EN_PBUS_CTRL_EN_0_0_BMSK                                                0x1
#define HWIO_EUD_PBUS_CTRL_EN_PBUS_CTRL_EN_0_0_SHFT                                                  0

#define HWIO_EUD_EUD_PORT_SEL_ADDR                                                          (EUD_MODE_MANAGER_REG_BASE      + 0x28)
#define HWIO_EUD_EUD_PORT_SEL_PHYS                                                          (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x28)
#define HWIO_EUD_EUD_PORT_SEL_OFFS                                                          (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x28)
#define HWIO_EUD_EUD_PORT_SEL_RMSK                                                                 0x1
#define HWIO_EUD_EUD_PORT_SEL_POR                                                           0x00000000
#define HWIO_EUD_EUD_PORT_SEL_POR_RMSK                                                      0xffffffff
#define HWIO_EUD_EUD_PORT_SEL_ATTR                                                                       0x3
#define HWIO_EUD_EUD_PORT_SEL_IN                    \
                in_dword(HWIO_EUD_EUD_PORT_SEL_ADDR)
#define HWIO_EUD_EUD_PORT_SEL_INM(m)            \
                in_dword_masked(HWIO_EUD_EUD_PORT_SEL_ADDR, m)
#define HWIO_EUD_EUD_PORT_SEL_OUT(v)            \
                out_dword(HWIO_EUD_EUD_PORT_SEL_ADDR,v)
#define HWIO_EUD_EUD_PORT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_EUD_PORT_SEL_ADDR,m,v,HWIO_EUD_EUD_PORT_SEL_IN)
#define HWIO_EUD_EUD_PORT_SEL_EUD_PORT_SEL_0_0_BMSK                                                0x1
#define HWIO_EUD_EUD_PORT_SEL_EUD_PORT_SEL_0_0_SHFT                                                  0

#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ADDR                                          (EUD_MODE_MANAGER_REG_BASE      + 0x2c)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_PHYS                                          (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x2c)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_OFFS                                          (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x2c)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_RMSK                                                0xff
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_POR                                           0x00000000
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_POR_RMSK                                      0xffffffff
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ATTR                                                       0x3
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_IN                    \
                in_dword(HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ADDR)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_INM(m)            \
                in_dword_masked(HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ADDR, m)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_OUT(v)            \
                out_dword(HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ADDR,v)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_ADDR,m,v,HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_IN)
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_RESERVED_BITS_7_2_BMSK                              0xfc
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_RESERVED_BITS_7_2_SHFT                                 2
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_PHY_RESET_EN_1_0_BMSK                                0x2
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_PHY_RESET_EN_1_0_SHFT                                  1
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_EUSB2PHY_XTRA_TUNE_PARAM_EN_0_0_BMSK                 0x1
#define HWIO_EUD_EUSB2PHY_XTRA_TUNE_PARARM_EN_EUSB2PHY_XTRA_TUNE_PARAM_EN_0_0_SHFT                   0

#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ADDR                                                 (EUD_MODE_MANAGER_REG_BASE      + 0x30)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_PHYS                                                 (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x30)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_OFFS                                                 (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x30)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_RMSK                                                       0xff
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_POR                                                  0x000000ff
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_POR_RMSK                                             0xffffffff
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ATTR                                                              0x3
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_IN                    \
                in_dword(HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ADDR)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_INM(m)            \
                in_dword_masked(HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ADDR, m)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_OUT(v)            \
                out_dword(HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ADDR,v)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_UTMI_SWITCH_DELAY_LSB_ADDR,m,v,HWIO_EUD_UTMI_SWITCH_DELAY_LSB_IN)
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_UTMI_SWITCH_DELAY_LSB_7_0_BMSK                             0xff
#define HWIO_EUD_UTMI_SWITCH_DELAY_LSB_UTMI_SWITCH_DELAY_LSB_7_0_SHFT                                0

#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ADDR                                                 (EUD_MODE_MANAGER_REG_BASE      + 0x34)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_PHYS                                                 (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x34)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_OFFS                                                 (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x34)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_RMSK                                                       0xff
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_POR                                                  0x000000ff
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_POR_RMSK                                             0xffffffff
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ATTR                                                              0x3
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_IN                    \
                in_dword(HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ADDR)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_INM(m)            \
                in_dword_masked(HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ADDR, m)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_OUT(v)            \
                out_dword(HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ADDR,v)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_UTMI_SWITCH_DELAY_MSB_ADDR,m,v,HWIO_EUD_UTMI_SWITCH_DELAY_MSB_IN)
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_UTMI_SWITCH_DELAY_MSB_7_0_BMSK                             0xff
#define HWIO_EUD_UTMI_SWITCH_DELAY_MSB_UTMI_SWITCH_DELAY_MSB_7_0_SHFT                                0

#define HWIO_EUD_Q2_TUNE_ADR00_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x80)
#define HWIO_EUD_Q2_TUNE_ADR00_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x80)
#define HWIO_EUD_Q2_TUNE_ADR00_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x80)
#define HWIO_EUD_Q2_TUNE_ADR00_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR00_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR00_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR00_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR00_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR00_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR00_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR00_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR00_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR00_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR00_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR00_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR00_IN)
#define HWIO_EUD_Q2_TUNE_ADR00_Q2_TUNE_ADR00_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR00_Q2_TUNE_ADR00_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT00_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x84)
#define HWIO_EUD_Q2_TUNE_DAT00_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x84)
#define HWIO_EUD_Q2_TUNE_DAT00_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x84)
#define HWIO_EUD_Q2_TUNE_DAT00_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT00_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT00_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT00_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT00_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT00_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT00_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT00_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT00_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT00_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT00_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT00_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT00_IN)
#define HWIO_EUD_Q2_TUNE_DAT00_Q2_TUNE_DAT00_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT00_Q2_TUNE_DAT00_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR01_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x88)
#define HWIO_EUD_Q2_TUNE_ADR01_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x88)
#define HWIO_EUD_Q2_TUNE_ADR01_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x88)
#define HWIO_EUD_Q2_TUNE_ADR01_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR01_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR01_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR01_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR01_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR01_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR01_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR01_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR01_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR01_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR01_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR01_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR01_IN)
#define HWIO_EUD_Q2_TUNE_ADR01_Q2_TUNE_ADR01_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR01_Q2_TUNE_ADR01_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT01_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x8c)
#define HWIO_EUD_Q2_TUNE_DAT01_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x8c)
#define HWIO_EUD_Q2_TUNE_DAT01_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x8c)
#define HWIO_EUD_Q2_TUNE_DAT01_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT01_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT01_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT01_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT01_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT01_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT01_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT01_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT01_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT01_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT01_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT01_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT01_IN)
#define HWIO_EUD_Q2_TUNE_DAT01_Q2_TUNE_DAT01_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT01_Q2_TUNE_DAT01_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR02_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x90)
#define HWIO_EUD_Q2_TUNE_ADR02_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x90)
#define HWIO_EUD_Q2_TUNE_ADR02_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x90)
#define HWIO_EUD_Q2_TUNE_ADR02_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR02_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR02_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR02_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR02_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR02_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR02_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR02_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR02_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR02_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR02_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR02_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR02_IN)
#define HWIO_EUD_Q2_TUNE_ADR02_Q2_TUNE_ADR02_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR02_Q2_TUNE_ADR02_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT02_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x94)
#define HWIO_EUD_Q2_TUNE_DAT02_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x94)
#define HWIO_EUD_Q2_TUNE_DAT02_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x94)
#define HWIO_EUD_Q2_TUNE_DAT02_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT02_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT02_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT02_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT02_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT02_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT02_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT02_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT02_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT02_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT02_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT02_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT02_IN)
#define HWIO_EUD_Q2_TUNE_DAT02_Q2_TUNE_DAT02_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT02_Q2_TUNE_DAT02_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR03_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x98)
#define HWIO_EUD_Q2_TUNE_ADR03_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x98)
#define HWIO_EUD_Q2_TUNE_ADR03_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x98)
#define HWIO_EUD_Q2_TUNE_ADR03_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR03_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR03_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR03_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR03_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR03_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR03_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR03_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR03_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR03_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR03_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR03_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR03_IN)
#define HWIO_EUD_Q2_TUNE_ADR03_Q2_TUNE_ADR03_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR03_Q2_TUNE_ADR03_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT03_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x9c)
#define HWIO_EUD_Q2_TUNE_DAT03_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x9c)
#define HWIO_EUD_Q2_TUNE_DAT03_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x9c)
#define HWIO_EUD_Q2_TUNE_DAT03_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT03_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT03_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT03_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT03_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT03_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT03_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT03_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT03_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT03_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT03_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT03_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT03_IN)
#define HWIO_EUD_Q2_TUNE_DAT03_Q2_TUNE_DAT03_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT03_Q2_TUNE_DAT03_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR04_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xa0)
#define HWIO_EUD_Q2_TUNE_ADR04_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xa0)
#define HWIO_EUD_Q2_TUNE_ADR04_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xa0)
#define HWIO_EUD_Q2_TUNE_ADR04_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR04_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR04_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR04_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR04_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR04_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR04_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR04_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR04_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR04_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR04_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR04_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR04_IN)
#define HWIO_EUD_Q2_TUNE_ADR04_Q2_TUNE_ADR04_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR04_Q2_TUNE_ADR04_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT04_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xa4)
#define HWIO_EUD_Q2_TUNE_DAT04_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xa4)
#define HWIO_EUD_Q2_TUNE_DAT04_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xa4)
#define HWIO_EUD_Q2_TUNE_DAT04_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT04_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT04_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT04_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT04_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT04_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT04_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT04_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT04_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT04_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT04_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT04_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT04_IN)
#define HWIO_EUD_Q2_TUNE_DAT04_Q2_TUNE_DAT04_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT04_Q2_TUNE_DAT04_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR05_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xa8)
#define HWIO_EUD_Q2_TUNE_ADR05_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xa8)
#define HWIO_EUD_Q2_TUNE_ADR05_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xa8)
#define HWIO_EUD_Q2_TUNE_ADR05_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR05_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR05_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR05_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR05_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR05_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR05_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR05_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR05_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR05_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR05_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR05_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR05_IN)
#define HWIO_EUD_Q2_TUNE_ADR05_Q2_TUNE_ADR05_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR05_Q2_TUNE_ADR05_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT05_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xac)
#define HWIO_EUD_Q2_TUNE_DAT05_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xac)
#define HWIO_EUD_Q2_TUNE_DAT05_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xac)
#define HWIO_EUD_Q2_TUNE_DAT05_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT05_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT05_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT05_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT05_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT05_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT05_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT05_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT05_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT05_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT05_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT05_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT05_IN)
#define HWIO_EUD_Q2_TUNE_DAT05_Q2_TUNE_DAT05_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT05_Q2_TUNE_DAT05_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR06_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xb0)
#define HWIO_EUD_Q2_TUNE_ADR06_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xb0)
#define HWIO_EUD_Q2_TUNE_ADR06_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xb0)
#define HWIO_EUD_Q2_TUNE_ADR06_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR06_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR06_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR06_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR06_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR06_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR06_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR06_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR06_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR06_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR06_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR06_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR06_IN)
#define HWIO_EUD_Q2_TUNE_ADR06_Q2_TUNE_ADR06_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR06_Q2_TUNE_ADR06_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT06_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xb4)
#define HWIO_EUD_Q2_TUNE_DAT06_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xb4)
#define HWIO_EUD_Q2_TUNE_DAT06_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xb4)
#define HWIO_EUD_Q2_TUNE_DAT06_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT06_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT06_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT06_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT06_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT06_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT06_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT06_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT06_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT06_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT06_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT06_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT06_IN)
#define HWIO_EUD_Q2_TUNE_DAT06_Q2_TUNE_DAT06_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT06_Q2_TUNE_DAT06_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR07_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xb8)
#define HWIO_EUD_Q2_TUNE_ADR07_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xb8)
#define HWIO_EUD_Q2_TUNE_ADR07_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xb8)
#define HWIO_EUD_Q2_TUNE_ADR07_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR07_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR07_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR07_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR07_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR07_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR07_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR07_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR07_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR07_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR07_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR07_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR07_IN)
#define HWIO_EUD_Q2_TUNE_ADR07_Q2_TUNE_ADR07_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR07_Q2_TUNE_ADR07_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT07_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xbc)
#define HWIO_EUD_Q2_TUNE_DAT07_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xbc)
#define HWIO_EUD_Q2_TUNE_DAT07_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xbc)
#define HWIO_EUD_Q2_TUNE_DAT07_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT07_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT07_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT07_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT07_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT07_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT07_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT07_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT07_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT07_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT07_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT07_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT07_IN)
#define HWIO_EUD_Q2_TUNE_DAT07_Q2_TUNE_DAT07_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT07_Q2_TUNE_DAT07_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR08_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xc0)
#define HWIO_EUD_Q2_TUNE_ADR08_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xc0)
#define HWIO_EUD_Q2_TUNE_ADR08_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xc0)
#define HWIO_EUD_Q2_TUNE_ADR08_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR08_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR08_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR08_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR08_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR08_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR08_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR08_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR08_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR08_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR08_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR08_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR08_IN)
#define HWIO_EUD_Q2_TUNE_ADR08_Q2_TUNE_ADR08_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR08_Q2_TUNE_ADR08_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT08_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xc4)
#define HWIO_EUD_Q2_TUNE_DAT08_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xc4)
#define HWIO_EUD_Q2_TUNE_DAT08_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xc4)
#define HWIO_EUD_Q2_TUNE_DAT08_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT08_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT08_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT08_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT08_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT08_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT08_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT08_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT08_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT08_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT08_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT08_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT08_IN)
#define HWIO_EUD_Q2_TUNE_DAT08_Q2_TUNE_DAT08_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT08_Q2_TUNE_DAT08_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR09_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xc8)
#define HWIO_EUD_Q2_TUNE_ADR09_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xc8)
#define HWIO_EUD_Q2_TUNE_ADR09_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xc8)
#define HWIO_EUD_Q2_TUNE_ADR09_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR09_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR09_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR09_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR09_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR09_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR09_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR09_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR09_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR09_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR09_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR09_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR09_IN)
#define HWIO_EUD_Q2_TUNE_ADR09_Q2_TUNE_ADR09_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR09_Q2_TUNE_ADR09_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT09_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xcc)
#define HWIO_EUD_Q2_TUNE_DAT09_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xcc)
#define HWIO_EUD_Q2_TUNE_DAT09_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xcc)
#define HWIO_EUD_Q2_TUNE_DAT09_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT09_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT09_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT09_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT09_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT09_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT09_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT09_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT09_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT09_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT09_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT09_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT09_IN)
#define HWIO_EUD_Q2_TUNE_DAT09_Q2_TUNE_DAT09_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT09_Q2_TUNE_DAT09_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR10_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xd0)
#define HWIO_EUD_Q2_TUNE_ADR10_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xd0)
#define HWIO_EUD_Q2_TUNE_ADR10_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xd0)
#define HWIO_EUD_Q2_TUNE_ADR10_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR10_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR10_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR10_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR10_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR10_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR10_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR10_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR10_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR10_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR10_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR10_IN)
#define HWIO_EUD_Q2_TUNE_ADR10_Q2_TUNE_ADR10_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR10_Q2_TUNE_ADR10_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT10_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xd4)
#define HWIO_EUD_Q2_TUNE_DAT10_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xd4)
#define HWIO_EUD_Q2_TUNE_DAT10_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xd4)
#define HWIO_EUD_Q2_TUNE_DAT10_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT10_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT10_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT10_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT10_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT10_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT10_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT10_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT10_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT10_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT10_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT10_IN)
#define HWIO_EUD_Q2_TUNE_DAT10_Q2_TUNE_DAT10_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT10_Q2_TUNE_DAT10_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR11_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xd8)
#define HWIO_EUD_Q2_TUNE_ADR11_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xd8)
#define HWIO_EUD_Q2_TUNE_ADR11_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xd8)
#define HWIO_EUD_Q2_TUNE_ADR11_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR11_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR11_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR11_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR11_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR11_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR11_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR11_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR11_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR11_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR11_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR11_IN)
#define HWIO_EUD_Q2_TUNE_ADR11_Q2_TUNE_ADR11_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR11_Q2_TUNE_ADR11_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT11_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xdc)
#define HWIO_EUD_Q2_TUNE_DAT11_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xdc)
#define HWIO_EUD_Q2_TUNE_DAT11_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xdc)
#define HWIO_EUD_Q2_TUNE_DAT11_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT11_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT11_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT11_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT11_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT11_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT11_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT11_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT11_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT11_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT11_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT11_IN)
#define HWIO_EUD_Q2_TUNE_DAT11_Q2_TUNE_DAT11_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT11_Q2_TUNE_DAT11_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR12_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xe0)
#define HWIO_EUD_Q2_TUNE_ADR12_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xe0)
#define HWIO_EUD_Q2_TUNE_ADR12_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xe0)
#define HWIO_EUD_Q2_TUNE_ADR12_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR12_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR12_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR12_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR12_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR12_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR12_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR12_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR12_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR12_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR12_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR12_IN)
#define HWIO_EUD_Q2_TUNE_ADR12_Q2_TUNE_ADR12_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR12_Q2_TUNE_ADR12_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT12_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xe4)
#define HWIO_EUD_Q2_TUNE_DAT12_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xe4)
#define HWIO_EUD_Q2_TUNE_DAT12_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xe4)
#define HWIO_EUD_Q2_TUNE_DAT12_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT12_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT12_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT12_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT12_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT12_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT12_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT12_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT12_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT12_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT12_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT12_IN)
#define HWIO_EUD_Q2_TUNE_DAT12_Q2_TUNE_DAT12_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT12_Q2_TUNE_DAT12_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR13_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xe8)
#define HWIO_EUD_Q2_TUNE_ADR13_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xe8)
#define HWIO_EUD_Q2_TUNE_ADR13_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xe8)
#define HWIO_EUD_Q2_TUNE_ADR13_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR13_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR13_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR13_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR13_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR13_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR13_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR13_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR13_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR13_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR13_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR13_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR13_IN)
#define HWIO_EUD_Q2_TUNE_ADR13_Q2_TUNE_ADR13_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR13_Q2_TUNE_ADR13_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT13_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xec)
#define HWIO_EUD_Q2_TUNE_DAT13_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xec)
#define HWIO_EUD_Q2_TUNE_DAT13_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xec)
#define HWIO_EUD_Q2_TUNE_DAT13_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT13_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT13_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT13_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT13_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT13_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT13_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT13_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT13_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT13_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT13_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT13_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT13_IN)
#define HWIO_EUD_Q2_TUNE_DAT13_Q2_TUNE_DAT13_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT13_Q2_TUNE_DAT13_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR14_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xf0)
#define HWIO_EUD_Q2_TUNE_ADR14_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xf0)
#define HWIO_EUD_Q2_TUNE_ADR14_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xf0)
#define HWIO_EUD_Q2_TUNE_ADR14_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR14_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR14_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR14_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR14_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR14_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR14_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR14_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR14_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR14_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR14_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR14_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR14_IN)
#define HWIO_EUD_Q2_TUNE_ADR14_Q2_TUNE_ADR14_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR14_Q2_TUNE_ADR14_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT14_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xf4)
#define HWIO_EUD_Q2_TUNE_DAT14_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xf4)
#define HWIO_EUD_Q2_TUNE_DAT14_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xf4)
#define HWIO_EUD_Q2_TUNE_DAT14_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT14_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT14_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT14_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT14_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT14_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT14_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT14_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT14_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT14_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT14_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT14_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT14_IN)
#define HWIO_EUD_Q2_TUNE_DAT14_Q2_TUNE_DAT14_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT14_Q2_TUNE_DAT14_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR15_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xf8)
#define HWIO_EUD_Q2_TUNE_ADR15_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xf8)
#define HWIO_EUD_Q2_TUNE_ADR15_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xf8)
#define HWIO_EUD_Q2_TUNE_ADR15_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR15_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR15_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR15_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR15_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR15_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR15_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR15_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR15_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR15_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR15_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR15_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR15_IN)
#define HWIO_EUD_Q2_TUNE_ADR15_Q2_TUNE_ADR15_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR15_Q2_TUNE_ADR15_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT15_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0xfc)
#define HWIO_EUD_Q2_TUNE_DAT15_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0xfc)
#define HWIO_EUD_Q2_TUNE_DAT15_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0xfc)
#define HWIO_EUD_Q2_TUNE_DAT15_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT15_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT15_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT15_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT15_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT15_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT15_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT15_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT15_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT15_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT15_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT15_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT15_IN)
#define HWIO_EUD_Q2_TUNE_DAT15_Q2_TUNE_DAT15_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT15_Q2_TUNE_DAT15_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR16_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x100)
#define HWIO_EUD_Q2_TUNE_ADR16_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x100)
#define HWIO_EUD_Q2_TUNE_ADR16_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x100)
#define HWIO_EUD_Q2_TUNE_ADR16_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR16_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR16_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR16_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR16_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR16_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR16_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR16_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR16_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR16_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR16_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR16_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR16_IN)
#define HWIO_EUD_Q2_TUNE_ADR16_Q2_TUNE_ADR16_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR16_Q2_TUNE_ADR16_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT16_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x104)
#define HWIO_EUD_Q2_TUNE_DAT16_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x104)
#define HWIO_EUD_Q2_TUNE_DAT16_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x104)
#define HWIO_EUD_Q2_TUNE_DAT16_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT16_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT16_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT16_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT16_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT16_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT16_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT16_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT16_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT16_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT16_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT16_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT16_IN)
#define HWIO_EUD_Q2_TUNE_DAT16_Q2_TUNE_DAT16_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT16_Q2_TUNE_DAT16_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR17_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x108)
#define HWIO_EUD_Q2_TUNE_ADR17_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x108)
#define HWIO_EUD_Q2_TUNE_ADR17_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x108)
#define HWIO_EUD_Q2_TUNE_ADR17_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR17_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR17_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR17_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR17_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR17_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR17_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR17_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR17_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR17_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR17_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR17_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR17_IN)
#define HWIO_EUD_Q2_TUNE_ADR17_Q2_TUNE_ADR17_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR17_Q2_TUNE_ADR17_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT17_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x10c)
#define HWIO_EUD_Q2_TUNE_DAT17_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x10c)
#define HWIO_EUD_Q2_TUNE_DAT17_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x10c)
#define HWIO_EUD_Q2_TUNE_DAT17_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT17_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT17_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT17_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT17_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT17_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT17_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT17_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT17_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT17_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT17_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT17_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT17_IN)
#define HWIO_EUD_Q2_TUNE_DAT17_Q2_TUNE_DAT17_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT17_Q2_TUNE_DAT17_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR18_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x110)
#define HWIO_EUD_Q2_TUNE_ADR18_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x110)
#define HWIO_EUD_Q2_TUNE_ADR18_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x110)
#define HWIO_EUD_Q2_TUNE_ADR18_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR18_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR18_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR18_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR18_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR18_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR18_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR18_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR18_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR18_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR18_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR18_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR18_IN)
#define HWIO_EUD_Q2_TUNE_ADR18_Q2_TUNE_ADR18_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR18_Q2_TUNE_ADR18_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT18_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x114)
#define HWIO_EUD_Q2_TUNE_DAT18_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x114)
#define HWIO_EUD_Q2_TUNE_DAT18_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x114)
#define HWIO_EUD_Q2_TUNE_DAT18_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT18_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT18_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT18_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT18_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT18_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT18_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT18_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT18_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT18_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT18_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT18_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT18_IN)
#define HWIO_EUD_Q2_TUNE_DAT18_Q2_TUNE_DAT18_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT18_Q2_TUNE_DAT18_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR19_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x118)
#define HWIO_EUD_Q2_TUNE_ADR19_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x118)
#define HWIO_EUD_Q2_TUNE_ADR19_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x118)
#define HWIO_EUD_Q2_TUNE_ADR19_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR19_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR19_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR19_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR19_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR19_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR19_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR19_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR19_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR19_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR19_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR19_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR19_IN)
#define HWIO_EUD_Q2_TUNE_ADR19_Q2_TUNE_ADR19_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR19_Q2_TUNE_ADR19_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT19_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x11c)
#define HWIO_EUD_Q2_TUNE_DAT19_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x11c)
#define HWIO_EUD_Q2_TUNE_DAT19_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x11c)
#define HWIO_EUD_Q2_TUNE_DAT19_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT19_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT19_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT19_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT19_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT19_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT19_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT19_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT19_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT19_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT19_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT19_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT19_IN)
#define HWIO_EUD_Q2_TUNE_DAT19_Q2_TUNE_DAT19_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT19_Q2_TUNE_DAT19_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR20_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x120)
#define HWIO_EUD_Q2_TUNE_ADR20_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x120)
#define HWIO_EUD_Q2_TUNE_ADR20_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x120)
#define HWIO_EUD_Q2_TUNE_ADR20_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR20_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR20_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR20_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR20_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR20_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR20_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR20_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR20_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR20_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR20_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR20_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR20_IN)
#define HWIO_EUD_Q2_TUNE_ADR20_Q2_TUNE_ADR20_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR20_Q2_TUNE_ADR20_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT20_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x124)
#define HWIO_EUD_Q2_TUNE_DAT20_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x124)
#define HWIO_EUD_Q2_TUNE_DAT20_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x124)
#define HWIO_EUD_Q2_TUNE_DAT20_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT20_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT20_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT20_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT20_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT20_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT20_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT20_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT20_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT20_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT20_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT20_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT20_IN)
#define HWIO_EUD_Q2_TUNE_DAT20_Q2_TUNE_DAT20_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT20_Q2_TUNE_DAT20_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR21_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x128)
#define HWIO_EUD_Q2_TUNE_ADR21_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x128)
#define HWIO_EUD_Q2_TUNE_ADR21_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x128)
#define HWIO_EUD_Q2_TUNE_ADR21_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR21_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR21_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR21_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR21_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR21_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR21_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR21_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR21_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR21_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR21_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR21_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR21_IN)
#define HWIO_EUD_Q2_TUNE_ADR21_Q2_TUNE_ADR21_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR21_Q2_TUNE_ADR21_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT21_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x12c)
#define HWIO_EUD_Q2_TUNE_DAT21_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x12c)
#define HWIO_EUD_Q2_TUNE_DAT21_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x12c)
#define HWIO_EUD_Q2_TUNE_DAT21_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT21_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT21_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT21_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT21_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT21_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT21_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT21_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT21_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT21_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT21_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT21_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT21_IN)
#define HWIO_EUD_Q2_TUNE_DAT21_Q2_TUNE_DAT21_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT21_Q2_TUNE_DAT21_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR22_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x130)
#define HWIO_EUD_Q2_TUNE_ADR22_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x130)
#define HWIO_EUD_Q2_TUNE_ADR22_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x130)
#define HWIO_EUD_Q2_TUNE_ADR22_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR22_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR22_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR22_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR22_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR22_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR22_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR22_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR22_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR22_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR22_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR22_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR22_IN)
#define HWIO_EUD_Q2_TUNE_ADR22_Q2_TUNE_ADR22_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR22_Q2_TUNE_ADR22_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT22_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x134)
#define HWIO_EUD_Q2_TUNE_DAT22_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x134)
#define HWIO_EUD_Q2_TUNE_DAT22_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x134)
#define HWIO_EUD_Q2_TUNE_DAT22_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT22_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT22_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT22_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT22_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT22_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT22_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT22_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT22_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT22_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT22_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT22_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT22_IN)
#define HWIO_EUD_Q2_TUNE_DAT22_Q2_TUNE_DAT22_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT22_Q2_TUNE_DAT22_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR23_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x138)
#define HWIO_EUD_Q2_TUNE_ADR23_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x138)
#define HWIO_EUD_Q2_TUNE_ADR23_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x138)
#define HWIO_EUD_Q2_TUNE_ADR23_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR23_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR23_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR23_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR23_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR23_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR23_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR23_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR23_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR23_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR23_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR23_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR23_IN)
#define HWIO_EUD_Q2_TUNE_ADR23_Q2_TUNE_ADR23_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR23_Q2_TUNE_ADR23_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT23_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x13c)
#define HWIO_EUD_Q2_TUNE_DAT23_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x13c)
#define HWIO_EUD_Q2_TUNE_DAT23_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x13c)
#define HWIO_EUD_Q2_TUNE_DAT23_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT23_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT23_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT23_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT23_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT23_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT23_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT23_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT23_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT23_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT23_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT23_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT23_IN)
#define HWIO_EUD_Q2_TUNE_DAT23_Q2_TUNE_DAT23_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT23_Q2_TUNE_DAT23_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR24_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x140)
#define HWIO_EUD_Q2_TUNE_ADR24_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x140)
#define HWIO_EUD_Q2_TUNE_ADR24_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x140)
#define HWIO_EUD_Q2_TUNE_ADR24_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR24_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR24_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR24_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR24_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR24_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR24_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR24_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR24_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR24_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR24_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR24_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR24_IN)
#define HWIO_EUD_Q2_TUNE_ADR24_Q2_TUNE_ADR24_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR24_Q2_TUNE_ADR24_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT24_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x144)
#define HWIO_EUD_Q2_TUNE_DAT24_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x144)
#define HWIO_EUD_Q2_TUNE_DAT24_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x144)
#define HWIO_EUD_Q2_TUNE_DAT24_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT24_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT24_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT24_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT24_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT24_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT24_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT24_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT24_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT24_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT24_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT24_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT24_IN)
#define HWIO_EUD_Q2_TUNE_DAT24_Q2_TUNE_DAT24_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT24_Q2_TUNE_DAT24_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR25_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x148)
#define HWIO_EUD_Q2_TUNE_ADR25_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x148)
#define HWIO_EUD_Q2_TUNE_ADR25_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x148)
#define HWIO_EUD_Q2_TUNE_ADR25_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR25_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR25_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR25_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR25_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR25_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR25_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR25_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR25_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR25_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR25_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR25_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR25_IN)
#define HWIO_EUD_Q2_TUNE_ADR25_Q2_TUNE_ADR25_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR25_Q2_TUNE_ADR25_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT25_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x14c)
#define HWIO_EUD_Q2_TUNE_DAT25_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x14c)
#define HWIO_EUD_Q2_TUNE_DAT25_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x14c)
#define HWIO_EUD_Q2_TUNE_DAT25_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT25_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT25_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT25_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT25_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT25_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT25_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT25_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT25_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT25_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT25_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT25_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT25_IN)
#define HWIO_EUD_Q2_TUNE_DAT25_Q2_TUNE_DAT25_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT25_Q2_TUNE_DAT25_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR26_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x150)
#define HWIO_EUD_Q2_TUNE_ADR26_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x150)
#define HWIO_EUD_Q2_TUNE_ADR26_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x150)
#define HWIO_EUD_Q2_TUNE_ADR26_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR26_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR26_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR26_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR26_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR26_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR26_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR26_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR26_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR26_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR26_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR26_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR26_IN)
#define HWIO_EUD_Q2_TUNE_ADR26_Q2_TUNE_ADR26_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR26_Q2_TUNE_ADR26_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT26_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x154)
#define HWIO_EUD_Q2_TUNE_DAT26_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x154)
#define HWIO_EUD_Q2_TUNE_DAT26_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x154)
#define HWIO_EUD_Q2_TUNE_DAT26_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT26_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT26_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT26_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT26_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT26_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT26_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT26_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT26_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT26_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT26_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT26_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT26_IN)
#define HWIO_EUD_Q2_TUNE_DAT26_Q2_TUNE_DAT26_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT26_Q2_TUNE_DAT26_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR27_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x158)
#define HWIO_EUD_Q2_TUNE_ADR27_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x158)
#define HWIO_EUD_Q2_TUNE_ADR27_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x158)
#define HWIO_EUD_Q2_TUNE_ADR27_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR27_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR27_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR27_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR27_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR27_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR27_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR27_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR27_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR27_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR27_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR27_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR27_IN)
#define HWIO_EUD_Q2_TUNE_ADR27_Q2_TUNE_ADR27_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR27_Q2_TUNE_ADR27_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT27_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x15c)
#define HWIO_EUD_Q2_TUNE_DAT27_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x15c)
#define HWIO_EUD_Q2_TUNE_DAT27_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x15c)
#define HWIO_EUD_Q2_TUNE_DAT27_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT27_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT27_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT27_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT27_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT27_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT27_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT27_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT27_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT27_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT27_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT27_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT27_IN)
#define HWIO_EUD_Q2_TUNE_DAT27_Q2_TUNE_DAT27_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT27_Q2_TUNE_DAT27_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR28_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x160)
#define HWIO_EUD_Q2_TUNE_ADR28_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x160)
#define HWIO_EUD_Q2_TUNE_ADR28_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x160)
#define HWIO_EUD_Q2_TUNE_ADR28_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR28_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR28_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR28_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR28_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR28_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR28_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR28_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR28_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR28_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR28_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR28_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR28_IN)
#define HWIO_EUD_Q2_TUNE_ADR28_Q2_TUNE_ADR28_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR28_Q2_TUNE_ADR28_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT28_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x164)
#define HWIO_EUD_Q2_TUNE_DAT28_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x164)
#define HWIO_EUD_Q2_TUNE_DAT28_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x164)
#define HWIO_EUD_Q2_TUNE_DAT28_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT28_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT28_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT28_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT28_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT28_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT28_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT28_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT28_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT28_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT28_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT28_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT28_IN)
#define HWIO_EUD_Q2_TUNE_DAT28_Q2_TUNE_DAT28_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT28_Q2_TUNE_DAT28_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR29_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x168)
#define HWIO_EUD_Q2_TUNE_ADR29_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x168)
#define HWIO_EUD_Q2_TUNE_ADR29_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x168)
#define HWIO_EUD_Q2_TUNE_ADR29_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR29_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR29_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR29_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR29_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR29_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR29_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR29_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR29_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR29_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR29_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR29_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR29_IN)
#define HWIO_EUD_Q2_TUNE_ADR29_Q2_TUNE_ADR29_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR29_Q2_TUNE_ADR29_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT29_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x16c)
#define HWIO_EUD_Q2_TUNE_DAT29_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x16c)
#define HWIO_EUD_Q2_TUNE_DAT29_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x16c)
#define HWIO_EUD_Q2_TUNE_DAT29_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT29_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT29_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT29_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT29_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT29_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT29_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT29_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT29_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT29_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT29_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT29_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT29_IN)
#define HWIO_EUD_Q2_TUNE_DAT29_Q2_TUNE_DAT29_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT29_Q2_TUNE_DAT29_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR30_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x170)
#define HWIO_EUD_Q2_TUNE_ADR30_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x170)
#define HWIO_EUD_Q2_TUNE_ADR30_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x170)
#define HWIO_EUD_Q2_TUNE_ADR30_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR30_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR30_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR30_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR30_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR30_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR30_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR30_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR30_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR30_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR30_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR30_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR30_IN)
#define HWIO_EUD_Q2_TUNE_ADR30_Q2_TUNE_ADR30_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR30_Q2_TUNE_ADR30_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT30_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x174)
#define HWIO_EUD_Q2_TUNE_DAT30_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x174)
#define HWIO_EUD_Q2_TUNE_DAT30_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x174)
#define HWIO_EUD_Q2_TUNE_DAT30_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT30_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT30_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT30_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT30_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT30_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT30_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT30_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT30_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT30_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT30_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT30_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT30_IN)
#define HWIO_EUD_Q2_TUNE_DAT30_Q2_TUNE_DAT30_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT30_Q2_TUNE_DAT30_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_ADR31_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x178)
#define HWIO_EUD_Q2_TUNE_ADR31_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x178)
#define HWIO_EUD_Q2_TUNE_ADR31_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x178)
#define HWIO_EUD_Q2_TUNE_ADR31_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_ADR31_POR                                                          0x000000a4
#define HWIO_EUD_Q2_TUNE_ADR31_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_ADR31_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_ADR31_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_ADR31_ADDR)
#define HWIO_EUD_Q2_TUNE_ADR31_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_ADR31_ADDR, m)
#define HWIO_EUD_Q2_TUNE_ADR31_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_ADR31_ADDR,v)
#define HWIO_EUD_Q2_TUNE_ADR31_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_ADR31_ADDR,m,v,HWIO_EUD_Q2_TUNE_ADR31_IN)
#define HWIO_EUD_Q2_TUNE_ADR31_Q2_TUNE_ADR31_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_ADR31_Q2_TUNE_ADR31_7_0_SHFT                                                0

#define HWIO_EUD_Q2_TUNE_DAT31_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x17c)
#define HWIO_EUD_Q2_TUNE_DAT31_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x17c)
#define HWIO_EUD_Q2_TUNE_DAT31_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x17c)
#define HWIO_EUD_Q2_TUNE_DAT31_RMSK                                                               0xff
#define HWIO_EUD_Q2_TUNE_DAT31_POR                                                          0x000000ff
#define HWIO_EUD_Q2_TUNE_DAT31_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_Q2_TUNE_DAT31_ATTR                                                                      0x3
#define HWIO_EUD_Q2_TUNE_DAT31_IN                    \
                in_dword(HWIO_EUD_Q2_TUNE_DAT31_ADDR)
#define HWIO_EUD_Q2_TUNE_DAT31_INM(m)            \
                in_dword_masked(HWIO_EUD_Q2_TUNE_DAT31_ADDR, m)
#define HWIO_EUD_Q2_TUNE_DAT31_OUT(v)            \
                out_dword(HWIO_EUD_Q2_TUNE_DAT31_ADDR,v)
#define HWIO_EUD_Q2_TUNE_DAT31_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_Q2_TUNE_DAT31_ADDR,m,v,HWIO_EUD_Q2_TUNE_DAT31_IN)
#define HWIO_EUD_Q2_TUNE_DAT31_Q2_TUNE_DAT31_7_0_BMSK                                             0xff
#define HWIO_EUD_Q2_TUNE_DAT31_Q2_TUNE_DAT31_7_0_SHFT                                                0

#define HWIO_EUD_EUD_EN_DELAY_LSB_ADDR                                                      (EUD_MODE_MANAGER_REG_BASE      + 0x180)
#define HWIO_EUD_EUD_EN_DELAY_LSB_PHYS                                                      (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x180)
#define HWIO_EUD_EUD_EN_DELAY_LSB_OFFS                                                      (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x180)
#define HWIO_EUD_EUD_EN_DELAY_LSB_RMSK                                                            0xff
#define HWIO_EUD_EUD_EN_DELAY_LSB_POR                                                       0x00000000
#define HWIO_EUD_EUD_EN_DELAY_LSB_POR_RMSK                                                  0xffffffff
#define HWIO_EUD_EUD_EN_DELAY_LSB_ATTR                                                                   0x3
#define HWIO_EUD_EUD_EN_DELAY_LSB_IN                    \
                in_dword(HWIO_EUD_EUD_EN_DELAY_LSB_ADDR)
#define HWIO_EUD_EUD_EN_DELAY_LSB_INM(m)            \
                in_dword_masked(HWIO_EUD_EUD_EN_DELAY_LSB_ADDR, m)
#define HWIO_EUD_EUD_EN_DELAY_LSB_OUT(v)            \
                out_dword(HWIO_EUD_EUD_EN_DELAY_LSB_ADDR,v)
#define HWIO_EUD_EUD_EN_DELAY_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_EUD_EN_DELAY_LSB_ADDR,m,v,HWIO_EUD_EUD_EN_DELAY_LSB_IN)
#define HWIO_EUD_EUD_EN_DELAY_LSB_EUD_EN_DELAY_LSB_7_0_BMSK                                       0xff
#define HWIO_EUD_EUD_EN_DELAY_LSB_EUD_EN_DELAY_LSB_7_0_SHFT                                          0

#define HWIO_EUD_EUD_EN_DELAY_MSB_ADDR                                                      (EUD_MODE_MANAGER_REG_BASE      + 0x184)
#define HWIO_EUD_EUD_EN_DELAY_MSB_PHYS                                                      (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x184)
#define HWIO_EUD_EUD_EN_DELAY_MSB_OFFS                                                      (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x184)
#define HWIO_EUD_EUD_EN_DELAY_MSB_RMSK                                                            0xff
#define HWIO_EUD_EUD_EN_DELAY_MSB_POR                                                       0x00000000
#define HWIO_EUD_EUD_EN_DELAY_MSB_POR_RMSK                                                  0xffffffff
#define HWIO_EUD_EUD_EN_DELAY_MSB_ATTR                                                                   0x3
#define HWIO_EUD_EUD_EN_DELAY_MSB_IN                    \
                in_dword(HWIO_EUD_EUD_EN_DELAY_MSB_ADDR)
#define HWIO_EUD_EUD_EN_DELAY_MSB_INM(m)            \
                in_dword_masked(HWIO_EUD_EUD_EN_DELAY_MSB_ADDR, m)
#define HWIO_EUD_EUD_EN_DELAY_MSB_OUT(v)            \
                out_dword(HWIO_EUD_EUD_EN_DELAY_MSB_ADDR,v)
#define HWIO_EUD_EUD_EN_DELAY_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_EUD_EN_DELAY_MSB_ADDR,m,v,HWIO_EUD_EUD_EN_DELAY_MSB_IN)
#define HWIO_EUD_EUD_EN_DELAY_MSB_EUD_EN_DELAY_MSB_7_0_BMSK                                       0xff
#define HWIO_EUD_EUD_EN_DELAY_MSB_EUD_EN_DELAY_MSB_7_0_SHFT                                          0

#define HWIO_EUD_MILLISEC_CNTR_ADDR                                                         (EUD_MODE_MANAGER_REG_BASE      + 0x188)
#define HWIO_EUD_MILLISEC_CNTR_PHYS                                                         (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x188)
#define HWIO_EUD_MILLISEC_CNTR_OFFS                                                         (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x188)
#define HWIO_EUD_MILLISEC_CNTR_RMSK                                                               0xff
#define HWIO_EUD_MILLISEC_CNTR_POR                                                          0x0000001f
#define HWIO_EUD_MILLISEC_CNTR_POR_RMSK                                                     0xffffffff
#define HWIO_EUD_MILLISEC_CNTR_ATTR                                                                      0x3
#define HWIO_EUD_MILLISEC_CNTR_IN                    \
                in_dword(HWIO_EUD_MILLISEC_CNTR_ADDR)
#define HWIO_EUD_MILLISEC_CNTR_INM(m)            \
                in_dword_masked(HWIO_EUD_MILLISEC_CNTR_ADDR, m)
#define HWIO_EUD_MILLISEC_CNTR_OUT(v)            \
                out_dword(HWIO_EUD_MILLISEC_CNTR_ADDR,v)
#define HWIO_EUD_MILLISEC_CNTR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_MILLISEC_CNTR_ADDR,m,v,HWIO_EUD_MILLISEC_CNTR_IN)
#define HWIO_EUD_MILLISEC_CNTR_MILLISEC_CNTR_7_0_BMSK                                             0xff
#define HWIO_EUD_MILLISEC_CNTR_MILLISEC_CNTR_7_0_SHFT                                                0

#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ADDR                                                  (EUD_MODE_MANAGER_REG_BASE      + 0x18c)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_PHYS                                                  (EUD_MODE_MANAGER_REG_BASE_PHYS + 0x18c)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_OFFS                                                  (EUD_MODE_MANAGER_REG_BASE_OFFS + 0x18c)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_RMSK                                                         0x1
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_POR                                                   0x00000000
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_POR_RMSK                                              0xffffffff
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ATTR                                                               0x3
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_IN                    \
                in_dword(HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ADDR)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_INM(m)            \
                in_dword_masked(HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ADDR, m)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_OUT(v)            \
                out_dword(HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ADDR,v)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_ADDR,m,v,HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_IN)
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_CHIKNBIT_EN_DEL_CNTR_0_0_BMSK                                0x1
#define HWIO_EUD_CHIKNBIT_EN_DEL_CNTR_CHIKNBIT_EN_DEL_CNTR_0_0_SHFT                                  0

/*----------------------------------------------------------------------------
 * MODULE: EUD_MODE_MANAGER2
 *--------------------------------------------------------------------------*/

#define EUD_MODE_MANAGER2_REG_BASE             (AHB2PHY_WEST_BASE      + 0x00002000)
#define EUD_MODE_MANAGER2_REG_BASE_SIZE        0x1000
#define EUD_MODE_MANAGER2_REG_BASE_USED        0x0
#define EUD_MODE_MANAGER2_REG_BASE_PHYS        (AHB2PHY_WEST_BASE_PHYS + 0x00002000)
#define EUD_MODE_MANAGER2_REG_BASE_OFFS        0x00002000

#define HWIO_EUD_EUD_EN2_ADDR                  (EUD_MODE_MANAGER2_REG_BASE      + 0x0)
#define HWIO_EUD_EUD_EN2_PHYS                  (EUD_MODE_MANAGER2_REG_BASE_PHYS + 0x0)
#define HWIO_EUD_EUD_EN2_OFFS                  (EUD_MODE_MANAGER2_REG_BASE_OFFS + 0x0)
#define HWIO_EUD_EUD_EN2_RMSK                         0x1
#define HWIO_EUD_EUD_EN2_POR                   0x00000000
#define HWIO_EUD_EUD_EN2_POR_RMSK              0xffffffff
#define HWIO_EUD_EUD_EN2_ATTR                               0x3
#define HWIO_EUD_EUD_EN2_IN                    \
                in_dword(HWIO_EUD_EUD_EN2_ADDR)
#define HWIO_EUD_EUD_EN2_INM(m)            \
                in_dword_masked(HWIO_EUD_EUD_EN2_ADDR, m)
#define HWIO_EUD_EUD_EN2_OUT(v)            \
                out_dword(HWIO_EUD_EUD_EN2_ADDR,v)
#define HWIO_EUD_EUD_EN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_EUD_EUD_EN2_ADDR,m,v,HWIO_EUD_EUD_EN2_IN)
#define HWIO_EUD_EUD_EN2_EUD_EN2_BMSK                 0x1
#define HWIO_EUD_EUD_EN2_EUD_EN2_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: EUD_DET
 *--------------------------------------------------------------------------*/

#define EUD_DET_REG_BASE                                (AOSS_BASE      + 0x01278000)
#define EUD_DET_REG_BASE_SIZE                           0x10
#define EUD_DET_REG_BASE_USED                           0x0
#define EUD_DET_REG_BASE_PHYS                           (AOSS_BASE_PHYS + 0x01278000)
#define EUD_DET_REG_BASE_OFFS                           0x01278000

#define HWIO_VIOCTL_EUD_DETECT_ADDR                     (EUD_DET_REG_BASE      + 0x0)
#define HWIO_VIOCTL_EUD_DETECT_PHYS                     (EUD_DET_REG_BASE_PHYS + 0x0)
#define HWIO_VIOCTL_EUD_DETECT_OFFS                     (EUD_DET_REG_BASE_OFFS + 0x0)
#define HWIO_VIOCTL_EUD_DETECT_RMSK                            0x1
#define HWIO_VIOCTL_EUD_DETECT_POR                      0x00000001
#define HWIO_VIOCTL_EUD_DETECT_POR_RMSK                 0xffffffff
#define HWIO_VIOCTL_EUD_DETECT_ATTR                                  0x3
#define HWIO_VIOCTL_EUD_DETECT_IN                    \
                in_dword(HWIO_VIOCTL_EUD_DETECT_ADDR)
#define HWIO_VIOCTL_EUD_DETECT_INM(m)            \
                in_dword_masked(HWIO_VIOCTL_EUD_DETECT_ADDR, m)
#define HWIO_VIOCTL_EUD_DETECT_OUT(v)            \
                out_dword(HWIO_VIOCTL_EUD_DETECT_ADDR,v)
#define HWIO_VIOCTL_EUD_DETECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_VIOCTL_EUD_DETECT_ADDR,m,v,HWIO_VIOCTL_EUD_DETECT_IN)
#define HWIO_VIOCTL_EUD_DETECT_EUD_DETECT_BMSK                 0x1
#define HWIO_VIOCTL_EUD_DETECT_EUD_DETECT_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE0
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE0_REG_BASE                                                        (TMESS_BASE      + 0x021c4000)
#define FUSE_CONTROLLER_SW_RANGE0_REG_BASE_SIZE                                                   0x1000
#define FUSE_CONTROLLER_SW_RANGE0_REG_BASE_USED                                                   0xa8
#define FUSE_CONTROLLER_SW_RANGE0_REG_BASE_PHYS                                                   (TMESS_BASE_PHYS + 0x021c4000)
#define FUSE_CONTROLLER_SW_RANGE0_REG_BASE_OFFS                                                   0x021c4000

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE1
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE1_REG_BASE                                                   (TMESS_BASE      + 0x021c5000)
#define FUSE_CONTROLLER_SW_RANGE1_REG_BASE_SIZE                                              0x1000
#define FUSE_CONTROLLER_SW_RANGE1_REG_BASE_USED                                              0x524
#define FUSE_CONTROLLER_SW_RANGE1_REG_BASE_PHYS                                              (TMESS_BASE_PHYS + 0x021c5000)
#define FUSE_CONTROLLER_SW_RANGE1_REG_BASE_OFFS                                              0x021c5000

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE3
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE3_REG_BASE                                                    (TMESS_BASE      + 0x021c7000)
#define FUSE_CONTROLLER_SW_RANGE3_REG_BASE_SIZE                                               0x1000
#define FUSE_CONTROLLER_SW_RANGE3_REG_BASE_USED                                               0x314
#define FUSE_CONTROLLER_SW_RANGE3_REG_BASE_PHYS                                               (TMESS_BASE_PHYS + 0x021c7000)
#define FUSE_CONTROLLER_SW_RANGE3_REG_BASE_OFFS                                               0x021c7000

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE4
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE4_REG_BASE                                                                 (TMESS_BASE      + 0x021c8000)
#define FUSE_CONTROLLER_SW_RANGE4_REG_BASE_SIZE                                                            0x1000
#define FUSE_CONTROLLER_SW_RANGE4_REG_BASE_USED                                                            0xc7c
#define FUSE_CONTROLLER_SW_RANGE4_REG_BASE_PHYS                                                            (TMESS_BASE_PHYS + 0x021c8000)
#define FUSE_CONTROLLER_SW_RANGE4_REG_BASE_OFFS                                                            0x021c8000

#define HWIO_OEM_CONFIG0_ADDR                                                                              (FUSE_CONTROLLER_SW_RANGE4_REG_BASE      + 0x300)
#define HWIO_OEM_CONFIG0_PHYS                                                                              (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_PHYS + 0x300)
#define HWIO_OEM_CONFIG0_OFFS                                                                              (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_OFFS + 0x300)
#define HWIO_OEM_CONFIG0_RMSK                                                                              0xffffffff
#define HWIO_OEM_CONFIG0_POR                                                                               0x00000000
#define HWIO_OEM_CONFIG0_POR_RMSK                                                                          0xffffffff
#define HWIO_OEM_CONFIG0_ATTR                                                                                           0x1
#define HWIO_OEM_CONFIG0_IN                    \
                in_dword(HWIO_OEM_CONFIG0_ADDR)
#define HWIO_OEM_CONFIG0_INM(m)            \
                in_dword_masked(HWIO_OEM_CONFIG0_ADDR, m)
#define HWIO_OEM_CONFIG0_EDL_INDICATOR_ENABLE_BMSK                                                         0x80000000
#define HWIO_OEM_CONFIG0_EDL_INDICATOR_ENABLE_SHFT                                                                 31
#define HWIO_OEM_CONFIG0_EDL_INDICATOR_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_OEM_CONFIG0_EDL_INDICATOR_ENABLE_ENABLE_FVAL                                                         0x1
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_TO_VAL_BMSK                                                 0x60000000
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_TO_VAL_SHFT                                                         29
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_BMSK                                                         0x10000000
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_SHFT                                                                 28
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_ENABLE_FVAL                                                         0x0
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_DISABLE_FVAL                                                        0x1
#define HWIO_OEM_CONFIG0_SP_DISABLE_BMSK                                                                    0x8000000
#define HWIO_OEM_CONFIG0_SP_DISABLE_SHFT                                                                           27
#define HWIO_OEM_CONFIG0_SP_DISABLE_ENABLE_FVAL                                                                   0x0
#define HWIO_OEM_CONFIG0_SP_DISABLE_DISABLE_FVAL                                                                  0x1
#define HWIO_OEM_CONFIG0_OEM_CONFIG_26_24_BMSK                                                              0x7000000
#define HWIO_OEM_CONFIG0_OEM_CONFIG_26_24_SHFT                                                                     24
#define HWIO_OEM_CONFIG0_USB_PIPO_DISABLE_BMSK                                                               0x800000
#define HWIO_OEM_CONFIG0_USB_PIPO_DISABLE_SHFT                                                                     23
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_BMSK                                                                 0x400000
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_SHFT                                                                       22
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_ENABLE_FVAL                                                               0x0
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_DISABLE_FVAL                                                              0x1
#define HWIO_OEM_CONFIG0_OEM_CONFIG_21_20_BMSK                                                               0x300000
#define HWIO_OEM_CONFIG0_OEM_CONFIG_21_20_SHFT                                                                     20
#define HWIO_OEM_CONFIG0_QSPI_DMA_DISABLE_BMSK                                                                0x80000
#define HWIO_OEM_CONFIG0_QSPI_DMA_DISABLE_SHFT                                                                     19
#define HWIO_OEM_CONFIG0_QSPI_DMA_DISABLE_ENABLE_FVAL                                                             0x0
#define HWIO_OEM_CONFIG0_QSPI_DMA_DISABLE_DISABLE_FVAL                                                            0x1
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_BMSK                                                             0x60000
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_SHFT                                                                  17
#define HWIO_OEM_CONFIG0_PBL_USB_TYPE_C_DISABLE_BMSK                                                          0x10000
#define HWIO_OEM_CONFIG0_PBL_USB_TYPE_C_DISABLE_SHFT                                                               16
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_BMSK                                                                  0x8000
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_SHFT                                                                      15
#define HWIO_OEM_CONFIG0_WDOG_EN_BMSK                                                                          0x4000
#define HWIO_OEM_CONFIG0_WDOG_EN_SHFT                                                                              14
#define HWIO_OEM_CONFIG0_WDOG_EN_USE_GPIO_FVAL                                                                    0x0
#define HWIO_OEM_CONFIG0_WDOG_EN_IGNORE_GPIO_ENABLE_WDOG_FVAL                                                     0x1
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_BMSK                                             0x2000
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_SHFT                                                 13
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_DISABLE_EDL_RESET_FVAL                              0x0
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_ENABLE_EDL_RESET_FVAL                               0x1
#define HWIO_OEM_CONFIG0_SW_FUSE_PROG_DISABLE_BMSK                                                             0x1000
#define HWIO_OEM_CONFIG0_SW_FUSE_PROG_DISABLE_SHFT                                                                 12
#define HWIO_OEM_CONFIG0_SPI_CLK_BOOT_FREQ_BMSK                                                                 0xc00
#define HWIO_OEM_CONFIG0_SPI_CLK_BOOT_FREQ_SHFT                                                                    10
#define HWIO_OEM_CONFIG0_FAST_BOOT_BMSK                                                                         0x3e0
#define HWIO_OEM_CONFIG0_FAST_BOOT_SHFT                                                                             5
#define HWIO_OEM_CONFIG0_FAST_BOOT_UFS_HS_G1_FVAL                                                                 0x0
#define HWIO_OEM_CONFIG0_FAST_BOOT_EMMC_FVAL                                                                      0x1
#define HWIO_OEM_CONFIG0_FAST_BOOT_USB_FVAL                                                                       0x2
#define HWIO_OEM_CONFIG0_FAST_BOOT_UFS_USB_FVAL                                                                   0x3
#define HWIO_OEM_CONFIG0_FAST_BOOT_DUAL_SPI_UFS_FVAL                                                              0x4
#define HWIO_OEM_CONFIG0_FAST_BOOT_DUAL_SPI_EMMC_FVAL                                                             0x5
#define HWIO_OEM_CONFIG0_FAST_BOOT_QSPI_UFS_FVAL                                                                  0x6
#define HWIO_OEM_CONFIG0_FAST_BOOT_QSPI_EMMC_FVAL                                                                 0x7
#define HWIO_OEM_CONFIG0_FAST_BOOT_SPI_UFS_FVAL                                                                   0x8
#define HWIO_OEM_CONFIG0_FAST_BOOT_SPI_EMMC_FVAL                                                                  0x9
#define HWIO_OEM_CONFIG0_SDCC_ADMA_DISABLE_BMSK                                                                  0x10
#define HWIO_OEM_CONFIG0_SDCC_ADMA_DISABLE_SHFT                                                                     4
#define HWIO_OEM_CONFIG0_SDCC_ADMA_DISABLE_ENABLE_FVAL                                                            0x0
#define HWIO_OEM_CONFIG0_SDCC_ADMA_DISABLE_DISABLE_FVAL                                                           0x1
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_GPIO_DISABLE_BMSK                                                         0x8
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_GPIO_DISABLE_SHFT                                                           3
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_GPIO_DISABLE_USE_FORCE_USB_BOOT_GPIO_TO_FORCE_BOOT_FROM_USB_FVAL          0x0
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_GPIO_DISABLE_NOT_USE_FORCE_USB_BOOT_PIN_FVAL                              0x1
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_BMSK                                                                 0x4
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_SHFT                                                                   2
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_USE_FORCE_USB_BOOT_GPIO_TO_FORCE_BOOT_FROM_USB_FVAL                  0x0
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_NOT_USE_FORCE_USB_BOOT_PIN_FVAL                                      0x1
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_BMSK                                                                        0x2
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_SHFT                                                                          1
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_TIMEOUT_DISABLED_FVAL                                                       0x0
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_TIMEOUT_ENABLED_90S_FVAL                                                    0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_BMSK                                                                     0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_SHFT                                                                       0
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_DOWNLOADER_ENABLED_FVAL                                                  0x0
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_DOWNLOADER_DISABLED_FVAL                                                 0x1

#define HWIO_CHIP_UNIQUE_ID_0_ADDR                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE      + 0x610)
#define HWIO_CHIP_UNIQUE_ID_0_PHYS                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_PHYS + 0x610)
#define HWIO_CHIP_UNIQUE_ID_0_OFFS                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_OFFS + 0x610)
#define HWIO_CHIP_UNIQUE_ID_0_RMSK                                                                         0xffffffff
#define HWIO_CHIP_UNIQUE_ID_0_POR                                                                          0x00000000
#define HWIO_CHIP_UNIQUE_ID_0_POR_RMSK                                                                     0xffffffff
#define HWIO_CHIP_UNIQUE_ID_0_ATTR                                                                                      0x1
#define HWIO_CHIP_UNIQUE_ID_0_IN                    \
                in_dword(HWIO_CHIP_UNIQUE_ID_0_ADDR)
#define HWIO_CHIP_UNIQUE_ID_0_INM(m)            \
                in_dword_masked(HWIO_CHIP_UNIQUE_ID_0_ADDR, m)
#define HWIO_CHIP_UNIQUE_ID_0_SERIAL_NUM_BMSK                                                              0xffffffff
#define HWIO_CHIP_UNIQUE_ID_0_SERIAL_NUM_SHFT                                                                       0

#define HWIO_CHIP_UNIQUE_ID_1_ADDR                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE      + 0x614)
#define HWIO_CHIP_UNIQUE_ID_1_PHYS                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_PHYS + 0x614)
#define HWIO_CHIP_UNIQUE_ID_1_OFFS                                                                         (FUSE_CONTROLLER_SW_RANGE4_REG_BASE_OFFS + 0x614)
#define HWIO_CHIP_UNIQUE_ID_1_RMSK                                                                         0xffffffff
#define HWIO_CHIP_UNIQUE_ID_1_POR                                                                          0x00000000
#define HWIO_CHIP_UNIQUE_ID_1_POR_RMSK                                                                     0xffffffff
#define HWIO_CHIP_UNIQUE_ID_1_ATTR                                                                                      0x1
#define HWIO_CHIP_UNIQUE_ID_1_IN                    \
                in_dword(HWIO_CHIP_UNIQUE_ID_1_ADDR)
#define HWIO_CHIP_UNIQUE_ID_1_INM(m)            \
                in_dword_masked(HWIO_CHIP_UNIQUE_ID_1_ADDR, m)
#define HWIO_CHIP_UNIQUE_ID_1_CHIP_ID_BMSK                                                                 0xffffffff
#define HWIO_CHIP_UNIQUE_ID_1_CHIP_ID_SHFT                                                                          0

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE5
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE5_REG_BASE                                                                 (TMESS_BASE      + 0x021c9000)
#define FUSE_CONTROLLER_SW_RANGE5_REG_BASE_SIZE                                                            0x1000
#define FUSE_CONTROLLER_SW_RANGE5_REG_BASE_USED                                                            0x54
#define FUSE_CONTROLLER_SW_RANGE5_REG_BASE_PHYS                                                            (TMESS_BASE_PHYS + 0x021c9000)
#define FUSE_CONTROLLER_SW_RANGE5_REG_BASE_OFFS                                                            0x021c9000

/*----------------------------------------------------------------------------
 * MODULE: FUSE_CONTROLLER_SW_RANGE7
 *--------------------------------------------------------------------------*/

#define FUSE_CONTROLLER_SW_RANGE7_REG_BASE                     (TMESS_BASE      + 0x021cb000)
#define FUSE_CONTROLLER_SW_RANGE7_REG_BASE_SIZE                0x1000
#define FUSE_CONTROLLER_SW_RANGE7_REG_BASE_USED                0x4
#define FUSE_CONTROLLER_SW_RANGE7_REG_BASE_PHYS                (TMESS_BASE_PHYS + 0x021cb000)
#define FUSE_CONTROLLER_SW_RANGE7_REG_BASE_OFFS                0x021cb000

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                                                                               (CORE_TOP_CSR_BASE      + 0x00040000)
#define TCSR_TCSR_REGS_REG_BASE_SIZE                                                                                                                          0xc0000
#define TCSR_TCSR_REGS_REG_BASE_USED                                                                                                                          0xb8000
#define TCSR_TCSR_REGS_REG_BASE_PHYS                                                                                                                          (CORE_TOP_CSR_BASE_PHYS + 0x00040000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                                                                          0x00040000

#define HWIO_TCSR_USB_INT_DYN_EN_DIS_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x86000)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_PHYS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x86000)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x86000)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_RMSK                                                                                                                            0xf
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_POR                                                                                                                      0x0000000f
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_POR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_ATTR                                                                                                                                  0x3
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_IN                    \
                in_dword(HWIO_TCSR_USB_INT_DYN_EN_DIS_ADDR)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_INM(m)            \
                in_dword_masked(HWIO_TCSR_USB_INT_DYN_EN_DIS_ADDR, m)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_OUT(v)            \
                out_dword(HWIO_TCSR_USB_INT_DYN_EN_DIS_ADDR,v)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_TCSR_USB_INT_DYN_EN_DIS_ADDR,m,v,HWIO_TCSR_USB_INT_DYN_EN_DIS_IN)
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_CTRL_EN1_BMSK                                                                                                               0x8
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_CTRL_EN1_SHFT                                                                                                                 3
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_CTRL_EN0_BMSK                                                                                                               0x4
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_CTRL_EN0_SHFT                                                                                                                 2
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_SS_EN_BMSK                                                                                                                  0x2
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_USB_SS_EN_SHFT                                                                                                                    1
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_EUSB2_HS_EN_BMSK                                                                                                                0x1
#define HWIO_TCSR_USB_INT_DYN_EN_DIS_EUSB2_HS_EN_SHFT                                                                                                                  0

#define HWIO_TCSR_USB_CORE_ID_ADDR                                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x8a004)
#define HWIO_TCSR_USB_CORE_ID_PHYS                                                                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x8a004)
#define HWIO_TCSR_USB_CORE_ID_OFFS                                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x8a004)
#define HWIO_TCSR_USB_CORE_ID_RMSK                                                                                                                                   0x3
#define HWIO_TCSR_USB_CORE_ID_POR                                                                                                                             0x00000000
#define HWIO_TCSR_USB_CORE_ID_POR_RMSK                                                                                                                        0xffffffff
#define HWIO_TCSR_USB_CORE_ID_ATTR                                                                                                                                         0x3
#define HWIO_TCSR_USB_CORE_ID_IN                    \
                in_dword(HWIO_TCSR_USB_CORE_ID_ADDR)
#define HWIO_TCSR_USB_CORE_ID_INM(m)            \
                in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, m)
#define HWIO_TCSR_USB_CORE_ID_OUT(v)            \
                out_dword(HWIO_TCSR_USB_CORE_ID_ADDR,v)
#define HWIO_TCSR_USB_CORE_ID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_TCSR_USB_CORE_ID_ADDR,m,v,HWIO_TCSR_USB_CORE_ID_IN)
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_BMSK                                                                                                                       0x3
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_SHFT                                                                                                                         0


#endif /* HALUSBHWIO_H */
