<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:25.1025</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0033796</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>하드웨어 가속 머신 러닝 및 덧셈 및 시프트 연산들을 갖는 이미지 처리 시스템</inventionTitle><inventionTitleEng>HARDWARE ACCELERATION MACHINE LEARNING AND IMAGE  PROCESSING SYSTEM WITH ADD AND SHIFT OPERATIONS</inventionTitleEng><openDate>2021.10.29</openDate><openNumber>10-2021-0130098</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/17</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/485</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/483</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/487</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디지털 처리 장치를 이용하여 수학적인 함수를 근사화하기 위한 시스템 및 방법이 개시된다. 가속 함수는 수학적 함수용의 적어도 하나의 연산자에 수행된다. 상기 가속 함수는 상기 수학적 함수를 근사화하는 소정의 시퀀스의 덧셈 연산들을 포함하고, 상기 수학적 함수는 밑이 2인 로그 함수, 2의 승수, 곱셈, 역 제곱근, 역함수, 나눗셈, 제곱근, 및 아크 탄젠트를 포함할 수 있다. 상기 소정의 시퀀스의 덧셈 연산들은 제1 소정의 수의 정수 형식의 연산자들의 덧셈들과 제2 소정의 수의 부동 소수점 형식의 연산자들의 덧셈들을 포함하며, 여기서 정수 형식의 연산자들의 덧셈들과 부동 소수점 형식의 연산자들의 덧셈들은 임의의 순서로 발생할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디지털 처리 장치를 이용하여 수학적 함수를 근사화하는 방법에 있어서,상기 디지털 처리 장치가 수학적 함수용의 적어도 하나의 연산자 상의 가속 함수를 수행하는 단계로서, 상기 가속 함수는 상기 수학적 함수를 근사화하는 소정의 시퀀스의 덧셈 연산들을 포함하고, 상기 수학적 함수는 밑이 2인 로그 함수, 2의 승수, 곱셈, 역 제곱근, 역함수, 나눗셈, 제곱근, 및 아크 탄젠트를 포함하는 단계; 및상기 디지털 처리 장치가 상기 가속 함수를 수행한 결과를 리턴시키는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서, 상기 소정의 시퀀스의 덧셈 연산들은 제1 소정의 수의 정수 형식의 연산자들의 덧셈들과 제2 소정의 수의 부동 소수점 형식의 연산자들의 덧셈들을 포함하며, 여기서 정수 형식의 연산자들의 덧셈들과 부동 소수점 형식의 연산자들의 덧셈들은 임의의 순서로 발생하는 방법.</claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서, 상기 수학적 함수는 부동 소수점 형식인 제1 연산자의 밑이 2인 로그 함수를 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 가수 부분이 정수 형식의 제2 연산자가 되도록 선택하는 단계;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제3 연산자가 되도록 선택하는 단계;상기 제2 연산자를 상기 제3 연산자에 더하여 제4 연산자를 형성하는 단계; 및상기 정수 형식의 소정의 상수를 상기 제4 연산자에 더하는 단계로서, 상기 제4 연산자는 상기 제1 연산자의 밑이 2인 로그 함수의 근사치인 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 청구항 1에 있어서, 상기 수학적 함수는 부동 소수점 형식인 제1 연산자의 승수를 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 가수 부분이 정수 형식의 제2 연산자가 되도록 선택하는 단계;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제3 연산자가 되도록 선택하는 단계;상기 제 2 연산자를 소정의 상수의 부의 값(negative value)에 더하여 제 4 연산자를 형성하는 단계;제5 연산자를 제4 연산자의 플로어 값(floor value)으로 결정하는 단계; 및상기 제4 연산자를 상기 제4 연산자의 플로어 값의 부의 값에 더하여 제6 연산자를 결정하는 단계로서, 상기 제5 연산자는 상기 제1 연산자의 2의 승수의 지수이고, 상기 제6 연산자를 상기 제1 연산자의 2의 승수의 가수인 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>5. 청구항 1에 있어서, 상기 수학적 함수는 부동 소수점 형식의 제1 연산자와 상기 부동 소수점 형식의 제2 연산자의 곱셈을 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 가수 부분이 정수 형식의 제3 연산자가 되도록 선택하는 단계;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제4 연산자가 되도록 선택하는 단계;상기 제3 연산자를 상기 제4 연산자에 더하여 제5 연산자를 형성하는 단계;상기 정수 형식의 소정의 상수를 상기 제5 연산자에 더하는 단계로서, 상기 제5 연산자는 상기 제1 연산자의 2진 로그 함수의 근사치인 단계;상기 제2 연산자의 가수 부분이 정수 형식의 제6 연산자가 되도록 선택하는 단계;상기 제2 연산자의 지수 부분이 상기 정수 형식의 제7 연산자가 되도록 선택하는 단계;상기 제6 연산자를 상기 제7 연산자에 더하여 제8 연산자를 형성하는 단계;상기 정수 형식의 소정의 상수를 상기 제8 연산자에 더하는 단계로서, 상기 제8 연산자는 상기 제2 연산자의 2진 로그 함수의 근사치인 단계;상기 제5 연산자와 상기 제8 연산자를 더하여 상기 부동 소수점 형식의 제9 연산자를 형성하는 단계;상기 제9 연산자의 가수 부분이 정수 형식의 제10 연산자가 되도록 선택하는 단계;상기 제9 연산자의 지수 부분이 상기 정수 형식의 제11 연산자가 되도록 선택하는 단계;상기 제 11 연산자를 상기 소정의 상수의 부의 값(negative value)에 더하여 제 12 연산자를 형성하는 단계;제13 연산자를 제12 연산자의 플로어 값으로 결정하는 단계; 및상기 제12 연산자를 상기 제12 연산자의 플로어 값의 부의 값에 더하여 제14 연산자를 결정하는 단계로서, 상기 제13 연산자는 상기 제1 연산자와 상기 제2 연산자의 곱의 근사치의 지수이고, 상기 제14 연산자는 상기 제1 연산자와 상기 제2 연산자의 곱의 근사치의 가수인 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 청구항 1에 있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 역제곱근을 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 최소 유효 비트(least-significant bit)를 향한 방향으로 1비트 상기 제1 연산자를 시프트시켜 제2 연산자를 형성하는 단계; 및제1 소정의 상수를 상기 제2 연산자의 부의 값에 더하여 상기 제1 연산자의 역제곱근의 근사치를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 청구항 1에 있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 역수를 포함하고,상기 디지털 처리 장치에 의해 상기 수학적 함수를 근사화하는 단계는 소정의 상수를 상기 제1 연산자의 부의 값에 더하여 상기 제1 연산자의 상기 역수의 근사치를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 청구항 1에 있어서, 상기 수학적 함수는 부동 소수점 형식의 제1 연산자를 상기 부동 소수점 형식의 제2 연산자로 나누는 나눗셈을 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 가수 부분이 정수 형식의 제3 연산자가 되도록 선택하는 단계;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제4 연산자가 되도록 선택하는 단계;상기 제3 연산자를 상기 제4 연산자에 더하여 제5 연산자를 형성하는 단계; 및상기 정수 형식의 소정의 상수를 상기 제5 연산자에 더하는 단계로서, 상기 제5 연산자는 상기 제1 연산자의 2진 로그 함수의 근사치인 단계;상기 제2 연산자의 가수 부분이 정수 형식의 제6 연산자가 되도록 선택하는 단계;상기 제2 연산자의 지수 부분이 상기 정수 형식의 제7 연산자가 되도록 선택하는 단계;상기 제6 연산자를 상기 제7 연산자에 더하여 제8 연산자를 형성하는 단계;상기 정수 형식의 소정의 상수를 상기 제8 연산자에 더하는 단계로서, 상기 제8 연산자는 상기 제2 연산자의 2진 로그 함수의 근사치인 단계;상기 제5 연산자를 상기 제8 연산자의 부의 값에 더하여 상기 부동 소수점 형식의 제9 연산자를 형성하는 단계;상기 제9 연산자의 가수 부분이 정수 형식의 제10 연산자가 되도록 선택하는 단계;상기 제9 연산자의 지수 부분이 상기 정수 형식의 제11 연산자가 되도록 선택하는 단계;상기 제 11 연산자를 상기 소정의 상수의 부의 값(negative value)에 더하여 제 12 연산자를 형성하는 단계;제13 연산자를 제12 연산자의 플로어 값으로 결정하는 단계; 및상기 제12 연산자를 상기 제12 연산자의 플로어 값의 부의 값에 더하여 제14 연산자를 결정하는 단계로서, 상기 제13 연산자는 상기 제1 연산자와 상기 제2 연산자의 몫의 근사치의 지수이고, 상기 제14 연산자는 상기 제1 연산자와 상기 제2 연산자의 몫의 근사치의 가수인 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>9. 청구항 1에 있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 제곱근을 포함하고,상기 가속 함수를 수행하는 단계는:상기 제1 연산자의 최소 유효 비트(least-significant bit)를 향한 방향으로 1비트 상기 제1 연산자를 시프트시켜 제2 연산자를 형성하는 단계; 및제1 소정의 상수를 상기 제2 연산자의 부의 값에 더하여 상기 제1 연산자의 제곱근의 근사치를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>10. 디지털 컴퓨팅 장치에 있어서,값들을 저장하는 메모리; 및상기 메모리에 결합된 디지털 처리 장치로서, 상기 디지털 처리 장치는:상기 디지털 처리 장치가 상기 메모리에 저장된 적어도 하나의 값과 관련된 수학적 함수용의 가속 함수를 수행하는 단계로서, 상기 가속 함수는 상기 수학적 함수를 근사화하는 소정의 시퀀스의 덧셈 연산들을 포함하고, 상기 수학적 함수는 밑이 2인 로그 함수, 2의 승수, 곱셈, 역 제곱근, 역함수, 나눗셈, 제곱근, 및 아크 탄젠트를 포함하고; 및상기 가속 함수를 수행한 결과를 리턴시키는 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>11. 청구항 10에 있어서, 상기 소정의 시퀀스의 덧셈 연산들은 제1 소정의 수의 정수 형식의 연산자들의 덧셈들과 제2 소정의 수의 부동 소수점 형식의 연산자들의 덧셈들을 포함하며, 여기서 정수 형식의 연산자들의 덧셈들과 부동 소수점 형식의 연산자들의 덧셈들은 임의의 순서로 발생할 수 있는 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>12. 청구항 10에 있어서, 상기 수학적 함수는 부동 소수점 형식인 제1 연산자의 밑이 2인 로그 함수를 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 가수 부분이 정수 형식의 제2 연산자가 되도록 선택하고;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제3 연산자가 되도록 선택하고;상기 제2 연산자를 상기 제3 연산자에 더하여 제4 연산자를 형성하고; 및상기 정수 형식의 소정의 상수를 상기 제4 연산자에 더하여 상기 가속 함수를 수행하되, 상기 제4 연산자는 상기 제1 연산자의 밑이 2인 로그 함수의 근사치인 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>13. 청구항 10에 있어서, 상기 수학적 함수는 부동 소수점 형식인 제1 연산자의 2의 승수를 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 가수 부분이 정수 형식의 제2 연산자가 되도록 선택하고;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제3 연산자가 되도록 선택하고;상기 제 2 연산자를 소정의 상수의 부의 값(negative value)에 더하여 제 4 연산자를 형성하고;제5 연산자를 제4 연산자의 플로어 값(floor value)으로 결정하고; 및상기 제4 연산자를 상기 제4 연산자의 플로어 값의 부의 값에 더하여 제6 연산자를 결정하여 상기 가속 함수를 수행하되, 상기 제5 연산자는 상기 제1 연산자의 2의 승수의 지수이고, 상기 제6 연산자를 상기 제1 연산자의 2의 승수의 가수인 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>14. 청구항 10에 있어서, 상기 수학적 함수는 부동 소수점 형식의 제1 연산자와 상기 부동 소수점 형식의 제2 연산자의 곱셈을 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 가수 부분이 정수 형식의 제3 연산자가 되도록 선택하고;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제4 연산자가 되도록 선택하고;상기 제3 연산자를 상기 제4 연산자에 더하여 제5 연산자를 형성하고;상기 정수 형식의 소정의 상수를 상기 제5 연산자에 더하되, 상기 제5 연산자는 상기 제1 연산자의 2진 로그 함수의 근사치이고;상기 제2 연산자의 가수 부분이 정수 형식의 제6 연산자가 되도록 선택하고;상기 제2 연산자의 지수 부분이 상기 정수 형식의 제7 연산자가 되도록 선택하고;상기 제6 연산자를 상기 제7 연산자에 더하여 제8 연산자를 형성하고;상기 정수 형식의 소정의 상수를 상기 제8 연산자에 더하되, 상기 제8 연산자는 상기 제2 연산자의 2진 로그 함수의 근사치이고;상기 제5 연산자와 상기 제8 연산자를 더하여 상기 부동 소수점 형식의 제9 연산자를 형성하고;상기 제9 연산자의 가수 부분이 정수 형식의 제10 연산자가 되도록 선택하고;상기 제9 연산자의 지수 부분이 상기 정수 형식의 제11 연산자가 되도록 선택하고;상기 제 11 연산자를 상기 소정의 상수의 부의 값(negative value)에 더하여 제 12 연산자를 형성하고;제13 연산자를 제12 연산자의 플로어 값으로 결정하고; 및상기 제12 연산자를 상기 제12 연산자의 플로어 값의 부의 값에 더하여 제14 연산자를 결정하여 상기 가속 함수를 수행하되, 상기 제13 연산자는 상기 제1 연산자와 상기 제2 연산자의 곱의 근사치의 지수이고, 상기 제14 연산자는 상기 제1 연산자와 상기 제2 연산자의 곱의 근사치의 가수인 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>15. 청구항 10에있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 역제곱근을 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 최소 유효 비트(least-significant bit)를 향한 방향으로 1비트 상기 제1 연산자를 시프트시켜 제2 연산자를 형성하고; 및제1 소정의 상수를 상기 제2 연산자의 부의 값에 더하여 상기 제1 연산자의 역제곱근의 근사치를 형성하여 상기 가속 함수를 수행하는 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>16. 청구항 10에 있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 역수를 포함하고,상기 디지털 처리 장치는 소정의 상수를 상기 제1 연산자의 부의 값에 더하여 상기 제1 연산자의 역수의 근사치를 형성하여 상기 가속 함수를 수행하는 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>17. 청구항 10에 있어서, 상기 수학적 함수는 부동 소수점 형식의 제1 연산자를 상기 부동 소수점 형식의 제2 연산자로 나누는 나눗셈을 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 가수 부분이 정수 형식의 제3 연산자가 되도록 선택하고;상기 제1 연산자의 지수 부분이 상기 정수 형식의 제4 연산자가 되도록 선택하고;상기 제3 연산자를 상기 제4 연산자에 더하여 제5 연산자를 형성하고;상기 정수 형식의 소정의 상수를 상기 제5 연산자에 더하되, 상기 제5 연산자는 상기 제1 연산자의 2진 로그 함수의 근사치이고;상기 제2 연산자의 가수 부분이 정수 형식의 제6 연산자가 되도록 선택하고;상기 제2 연산자의 지수 부분이 상기 정수 형식의 제7 연산자가 되도록 선택하고;상기 제6 연산자를 상기 제7 연산자에 더하여 제8 연산자를 형성하고;상기 정수 형식의 소정의 상수를 상기 제8 연산자에 더하되, 상기 제8 연산자는 상기 제2 연산자의 2진 로그 함수의 근사치이고;상기 제5 연산자를 상기 제8 연산자의 부의 값에 더하여 상기 부동 소수점 형식의 제9 연산자를 형성하고;상기 제9 연산자의 가수 부분이 정수 형식의 제10 연산자가 되도록 선택하고;상기 제9 연산자의 지수 부분이 상기 정수 형식의 제11 연산자가 되도록 선택하고;상기 제 11 연산자를 상기 소정의 상수의 부의 값(negative value)에 더하여 제 12 연산자를 형성하고;제13 연산자를 제12 연산자의 플로어 값으로 결정하고; 및상기 제12 연산자를 상기 제12 연산자의 플로어 값의 부의 값에 더하여 제14 연산자를 결정하여 상기 가속 함수를 수행하되, 상기 제13 연산자는 상기 제1 연산자와 상기 제2 연산자의 몫의 근사치의 지수이고, 상기 제14 연산자는 상기 제1 연산자와 상기 제2 연산자의 몫의 근사치의 가수인 디지털 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>18. 청구항 10에 있어서, 상기 수학적 함수는 정수 형식의 제1 연산자의 제곱근을 포함하고,상기 디지털 처리 장치는:상기 제1 연산자의 최소 유효 비트(least-significant bit)를 향한 방향으로 1비트 상기 제1 연산자를 시프트시켜 제2 연산자를 형성하고; 및제1 소정의 상수를 상기 제2 연산자의 부의 값에 더하여 상기 제1 연산자의 제곱근의 근사치를 형성하여 상기 가속 함수를 수행하는 디지털 컴퓨팅 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 ***** ...</address><code> </code><country> </country><engName>SHI, Lilong</engName><name>쉬, 릴롱</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** 로스 앤...</address><code> </code><country> </country><engName>WANG, Chunji</engName><name>왕, 천지</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>WANG, Yibing Michelle</engName><name>왕, 이빙 미쉘</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>KIM, Kwang Oh</engName><name>김, 광오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.04.21</priorityApplicationDate><priorityApplicationNumber>63/013,531</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.06.16</priorityApplicationDate><priorityApplicationNumber>16/903,335</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.03.16</receiptDate><receiptNumber>1-1-2021-0306504-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2021.03.18</receiptDate><receiptNumber>9-1-2021-9003240-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2021.03.18</receiptDate><receiptNumber>9-1-2021-9003253-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>1-1-2024-0289906-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210033796.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b51a8974175e825a5f29a22dc1ab7cbb9f8cca752ed37e741435d4ec1a684be3c9b2fe5efd4121d663c3eee11ec22b00206eb5c68458940d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf77794e9c78c6f1064bd4248b8ae8c4476d70bc4519fcaee89021d4e3826c03f5a7f9d116ebc2cf9e0b788a9aae84e53a213ce5c8ae550f14</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>