针对DDR的PCB信号完整性设计方法 本发明公开了一种针对DDR的PCB信号完整性设计方法，从以下几个方面对DDR2和DDR3的PCB信号完整性进行优化设计：(1)PCB的叠层和阻抗；(2)互联通路拓扑；(3)时延的匹配。本发明通过PCB叠层、阻抗、互联拓扑、时延匹配等方面对DDR的信号质量影响因素进行深入剖析，经过优化设计，提高了信号的余量，增强了其抗干扰能力。
