TimeQuest Timing Analyzer report for MultUse
Sat Oct 20 07:35:30 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_20M'
 15. Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_20M'
 17. Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'
 34. Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'
 36. Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'
 52. Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'
 54. Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Fast 1200mV 0C Model Metastability Report
 63. Multicorner Timing Analysis Summary
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Board Trace Model Assignments
 69. Input Transition Times
 70. Signal Integrity Metrics (Slow 1200mv 0c Model)
 71. Signal Integrity Metrics (Slow 1200mv 85c Model)
 72. Signal Integrity Metrics (Fast 1200mv 0c Model)
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name      ; MultUse                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Oct 20 07:35:29 2018 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+
; Clock_Virtual_In_20M                                   ; Virtual   ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Clock_Virtual_Out_20M                                  ; Virtual   ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { }                                                        ;
; Ex_Clock                                               ; Base      ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                          ; { Ex_Clock }                                               ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Ex_Clock ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                           ;
+------------+-----------------+--------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note ;
+------------+-----------------+--------------------------------------------------------+------+
; 135.06 MHz ; 135.06 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 31.589 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 42.583 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.504  ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 11.608 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                          ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 33.297 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                          ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.746 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.557 ; 0.000         ;
; Ex_Clock                                               ; 24.910 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 31.589 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 7.276      ;
; 32.046 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.819      ;
; 32.078 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.787      ;
; 32.173 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.692      ;
; 32.182 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.683      ;
; 32.200 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.665      ;
; 32.208 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.657      ;
; 32.235 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.630      ;
; 32.272 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.593      ;
; 32.471 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.394      ;
; 32.550 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.315      ;
; 32.598 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.267      ;
; 32.676 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 6.189      ;
; 32.974 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 5.891      ;
; 33.561 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 5.304      ;
; 34.534 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.147     ; 4.331      ;
; 42.596 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.596 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.305      ;
; 42.819 ; Mult_In_B_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.819 ; Mult_In_B_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 7.082      ;
; 42.979 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 42.979 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.920      ;
; 43.140 ; Mult_In_A_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.140 ; Mult_In_A_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.750      ;
; 43.170 ; Mult_In_A_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.170 ; Mult_In_A_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.747      ;
; 43.202 ; Mult_In_B_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.202 ; Mult_In_B_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.697      ;
; 43.363 ; Mult_In_B_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.363 ; Mult_In_B_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.019      ; 6.527      ;
; 43.393 ; Mult_In_B_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.393 ; Mult_In_B_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.049      ; 6.524      ;
; 43.783 ; Mult_In_A_Reg[0] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[1] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[2] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[3] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[4] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[5] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[6] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.783 ; Mult_In_A_Reg[7] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.031      ; 6.116      ;
; 43.813 ; Mult_In_A_Reg[0] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[1] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[2] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[3] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[4] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[5] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[6] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.813 ; Mult_In_A_Reg[7] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.033      ; 6.088      ;
; 43.831 ; Mult_In_A_Reg[0] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.050      ; 6.087      ;
; 43.831 ; Mult_In_A_Reg[1] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.050      ; 6.087      ;
; 43.831 ; Mult_In_A_Reg[2] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.050      ; 6.087      ;
; 43.831 ; Mult_In_A_Reg[3] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.050      ; 6.087      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                            ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 42.583 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.463     ; 5.864      ;
; 42.728 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 5.686      ;
; 44.165 ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.249      ;
; 44.165 ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.249      ;
; 44.174 ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.497     ; 4.239      ;
; 44.175 ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.239      ;
; 44.175 ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.239      ;
; 44.175 ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.239      ;
; 44.175 ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.239      ;
; 44.177 ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.494     ; 4.239      ;
; 44.178 ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.493     ; 4.239      ;
; 44.184 ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.497     ; 4.229      ;
; 44.195 ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.219      ;
; 44.195 ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.219      ;
; 44.195 ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.496     ; 4.219      ;
; 44.197 ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.494     ; 4.219      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.504 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.794      ;
; 0.504 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.794      ;
; 0.505 ; Rst_n_Reg[4]     ; Rst_n_Reg[5]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.795      ;
; 0.505 ; Rst_n_Reg[3]     ; Rst_n_Reg[4]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.795      ;
; 0.701 ; Rst_n_Reg[6]     ; Rst_n_Reg[7]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.991      ;
; 0.702 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.992      ;
; 0.702 ; Rst_n_Reg[0]     ; Rst_n_Reg[1]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.992      ;
; 2.163 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.043     ; 1.899      ;
; 2.529 ; Mult_In_B_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.529 ; Mult_In_B_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.878      ;
; 2.622 ; Mult_In_A_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.622 ; Mult_In_A_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 2.971      ;
; 2.698 ; Mult_In_B_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.698 ; Mult_In_B_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.047      ;
; 2.709 ; Rst_n_Reg[7]     ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.894      ;
; 2.791 ; Mult_In_A_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.791 ; Mult_In_A_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 3.140      ;
; 2.804 ; Mult_In_B_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.804 ; Mult_In_B_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.152      ;
; 2.857 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.043     ; 2.593      ;
; 2.878 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.043     ; 2.614      ;
; 2.890 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.043     ; 2.626      ;
; 2.894 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.043     ; 2.630      ;
; 2.897 ; Mult_In_A_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.897 ; Mult_In_A_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.245      ;
; 2.923 ; Rst_n_Reg[7]     ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.124      ;
; 2.926 ; Mult_In_B_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.926 ; Mult_In_B_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.291      ;
; 2.937 ; Rst_n_Reg[7]     ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 3.138      ;
; 2.945 ; Mult_In_B_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[6] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.945 ; Mult_In_B_Reg[7] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.310      ;
; 2.959 ; Rst_n_Reg[7]     ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 3.143      ;
; 2.988 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 3.173      ;
; 3.019 ; Mult_In_A_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.019 ; Mult_In_A_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.384      ;
; 3.038 ; Mult_In_A_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[6] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.038 ; Mult_In_A_Reg[7] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.244      ; 3.403      ;
; 3.068 ; Mult_In_B_Reg[0] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.416      ;
; 3.068 ; Mult_In_B_Reg[1] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.416      ;
; 3.068 ; Mult_In_B_Reg[2] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 3.416      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                             ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 11.608 ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.023     ; 3.945      ;
; 11.609 ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.945      ;
; 11.609 ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.945      ;
; 11.609 ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.945      ;
; 11.620 ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.025     ; 3.955      ;
; 11.627 ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.022     ; 3.965      ;
; 11.627 ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.022     ; 3.965      ;
; 11.629 ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.965      ;
; 11.629 ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.965      ;
; 11.630 ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.025     ; 3.965      ;
; 11.630 ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.025     ; 3.965      ;
; 11.630 ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.025     ; 3.965      ;
; 11.639 ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 3.975      ;
; 11.640 ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.025     ; 3.975      ;
; 13.211 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.024     ; 5.547      ;
; 13.373 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.007      ; 5.740      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
; 33.297 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.017      ; 5.981      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
; 7.746 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 5.559      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                                             ;
; 24.557 ; 24.958       ; 0.401          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                                             ;
; 24.623 ; 25.024       ; 0.401          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                                             ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.701 ; 24.921       ; 0.220          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.814 ; 24.967       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                               ;
; 24.822 ; 24.975       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                                              ;
; 24.822 ; 24.975       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                                              ;
; 24.822 ; 24.975       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                                              ;
; 24.822 ; 24.975       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                                              ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                                              ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                                              ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                               ;
; 24.823 ; 24.976       ; 0.153          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                               ;
; 24.865 ; 25.023       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                                              ;
; 24.865 ; 25.023       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                               ;
; 24.865 ; 25.023       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                                              ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                                              ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                                              ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                                              ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                                              ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                               ;
; 24.866 ; 25.024       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                               ;
; 24.875 ; 25.033       ; 0.158          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                               ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.890 ; 25.078       ; 0.188          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.968 ; 24.968       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_7x7_inst|lpm_mult_component|auto_generated|mac_mult1|clk                ;
; 24.969 ; 24.969       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 24.969 ; 24.969       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0|clk                                                           ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0|clk                                                          ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0|clk                                                          ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0|clk                                                          ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0|clk                                                           ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0|clk                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.910 ; 24.910       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.910 ; 24.910       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.954 ; 24.954       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.012 ; 25.012       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.046 ; 25.046       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.087 ; 25.087       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.087 ; 25.087       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; 7.026 ; 7.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; 6.887 ; 7.040 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; 6.586 ; 6.690 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; 5.455 ; 5.679 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; 6.890 ; 7.005 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; 6.152 ; 6.266 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; 7.026 ; 7.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; 6.896 ; 7.067 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; 6.691 ; 6.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; 7.428 ; 7.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; 6.874 ; 7.058 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; 6.917 ; 7.032 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; 6.990 ; 7.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; 6.613 ; 6.769 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; 6.544 ; 6.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; 7.428 ; 7.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; 6.459 ; 6.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; 4.706 ; 4.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; -4.710 ; -4.927 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; -6.087 ; -6.234 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; -5.799 ; -5.899 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; -4.710 ; -4.927 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; -6.087 ; -6.200 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; -5.382 ; -5.492 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; -6.225 ; -6.384 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; -6.093 ; -6.260 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; -5.900 ; -6.166 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; -4.006 ; -3.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; -6.074 ; -6.252 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; -6.114 ; -6.226 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; -6.185 ; -6.351 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; -5.830 ; -5.975 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; -5.764 ; -5.855 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; -6.605 ; -6.822 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; -5.682 ; -5.780 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; -4.006 ; -3.967 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 6.327 ; 6.256 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 6.327 ; 6.256 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 6.182 ; 6.093 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 4.745 ; 4.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 4.713 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 4.726 ; 4.502 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 4.736 ; 4.512 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 4.732 ; 4.508 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 4.733 ; 4.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 4.745 ; 4.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 4.187 ; 3.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 5.800 ; 5.733 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 5.655 ; 5.571 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 4.218 ; 3.999 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 4.209 ; 3.990 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 4.209 ; 3.990 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 4.187 ; 3.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 4.199 ; 3.980 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 4.188 ; 3.969 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 4.209 ; 3.990 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 4.188 ; 3.969 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 4.188 ; 3.969 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 4.206 ; 3.987 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 4.206 ; 3.987 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 4.219 ; 4.000 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 4.208 ; 3.989 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 4.208 ; 3.989 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                            ;
+------------+-----------------+--------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note ;
+------------+-----------------+--------------------------------------------------------+------+
; 138.48 MHz ; 138.48 MHz      ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 32.503 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 43.244 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.472  ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 11.288 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 34.120 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.163 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.574 ; 0.000         ;
; Ex_Clock                                               ; 24.918 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 32.503 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 6.513      ;
; 32.892 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 6.124      ;
; 32.914 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 6.102      ;
; 32.981 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 6.035      ;
; 33.002 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 6.014      ;
; 33.021 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.995      ;
; 33.023 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.993      ;
; 33.033 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.983      ;
; 33.195 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.821      ;
; 33.294 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.722      ;
; 33.295 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.721      ;
; 33.333 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.683      ;
; 33.423 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.593      ;
; 33.716 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 5.300      ;
; 34.342 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 4.674      ;
; 34.977 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.013     ; 4.039      ;
; 42.779 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 42.779 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 7.142      ;
; 43.147 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.147 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.771      ;
; 43.301 ; Mult_In_A_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.301 ; Mult_In_A_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.611      ;
; 43.316 ; Mult_In_B_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.316 ; Mult_In_B_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 6.605      ;
; 43.326 ; Mult_In_A_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.326 ; Mult_In_A_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.608      ;
; 43.684 ; Mult_In_B_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.684 ; Mult_In_B_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.043      ; 6.234      ;
; 43.838 ; Mult_In_B_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.838 ; Mult_In_B_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.036      ; 6.074      ;
; 43.863 ; Mult_In_B_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.863 ; Mult_In_B_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.059      ; 6.071      ;
; 43.938 ; Mult_In_A_Reg[0] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[1] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[2] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[3] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[4] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[5] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[6] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.938 ; Mult_In_A_Reg[7] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.044      ; 5.981      ;
; 43.976 ; Mult_In_A_Reg[0] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[1] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[2] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[3] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[4] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[5] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[6] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.976 ; Mult_In_A_Reg[7] ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.061      ; 5.960      ;
; 43.979 ; Mult_In_A_Reg[0] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 5.942      ;
; 43.979 ; Mult_In_A_Reg[1] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 5.942      ;
; 43.979 ; Mult_In_A_Reg[2] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 5.942      ;
; 43.979 ; Mult_In_A_Reg[3] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.046      ; 5.942      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                             ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 43.244 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.541     ; 5.125      ;
; 43.368 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 4.974      ;
; 44.619 ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.723      ;
; 44.619 ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.723      ;
; 44.629 ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.713      ;
; 44.629 ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.713      ;
; 44.629 ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.713      ;
; 44.630 ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.567     ; 3.713      ;
; 44.630 ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.567     ; 3.713      ;
; 44.631 ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.566     ; 3.713      ;
; 44.632 ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.565     ; 3.713      ;
; 44.639 ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.568     ; 3.703      ;
; 44.650 ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.567     ; 3.693      ;
; 44.650 ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.567     ; 3.693      ;
; 44.650 ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.567     ; 3.693      ;
; 44.651 ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.566     ; 3.693      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.472 ; Rst_n_Reg[4]     ; Rst_n_Reg[5]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; Rst_n_Reg[3]     ; Rst_n_Reg[4]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.647 ; Rst_n_Reg[6]     ; Rst_n_Reg[7]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; Rst_n_Reg[0]     ; Rst_n_Reg[1]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.913      ;
; 1.961 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 1.703      ;
; 2.253 ; Mult_In_B_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.253 ; Mult_In_B_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.580      ;
; 2.408 ; Mult_In_B_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.408 ; Mult_In_B_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.735      ;
; 2.423 ; Mult_In_A_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.423 ; Mult_In_A_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.750      ;
; 2.429 ; Rst_n_Reg[7]     ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.591      ;
; 2.497 ; Mult_In_B_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.497 ; Mult_In_B_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.824      ;
; 2.578 ; Mult_In_A_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.578 ; Mult_In_A_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.905      ;
; 2.580 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 2.322      ;
; 2.587 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 2.329      ;
; 2.597 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 2.339      ;
; 2.613 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 2.355      ;
; 2.616 ; Mult_In_B_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.616 ; Mult_In_B_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.957      ;
; 2.625 ; Rst_n_Reg[7]     ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 2.801      ;
; 2.630 ; Mult_In_B_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[6] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.630 ; Mult_In_B_Reg[7] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 2.971      ;
; 2.636 ; Rst_n_Reg[7]     ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 2.812      ;
; 2.652 ; Rst_n_Reg[7]     ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.814      ;
; 2.667 ; Mult_In_A_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.667 ; Mult_In_A_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 2.994      ;
; 2.679 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 2.841      ;
; 2.732 ; Mult_In_B_Reg[0] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[1] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[2] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[3] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[4] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[5] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[6] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.732 ; Mult_In_B_Reg[7] ; Result[4]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 3.059      ;
; 2.786 ; Mult_In_A_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.786 ; Mult_In_A_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.127      ;
; 2.797 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.057     ; 2.539      ;
; 2.800 ; Mult_In_A_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.141      ;
; 2.800 ; Mult_In_A_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 3.141      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                              ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 11.288 ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.154     ; 3.494      ;
; 11.290 ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.494      ;
; 11.290 ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.494      ;
; 11.290 ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.494      ;
; 11.301 ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.157     ; 3.504      ;
; 11.307 ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.153     ; 3.514      ;
; 11.308 ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.154     ; 3.514      ;
; 11.310 ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.514      ;
; 11.310 ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.514      ;
; 11.310 ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.514      ;
; 11.310 ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.514      ;
; 11.311 ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.157     ; 3.514      ;
; 11.320 ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.524      ;
; 11.320 ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 3.524      ;
; 12.658 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.156     ; 4.862      ;
; 12.792 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; -0.131     ; 5.021      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
; 34.120 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.152      ; 5.294      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
; 7.163 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.585      ; 5.033      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                                             ;
; 24.574 ; 24.956       ; 0.382          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                                             ;
; 24.651 ; 25.033       ; 0.382          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                                             ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.700 ; 24.916       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.808 ; 24.958       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                                              ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                               ;
; 24.820 ; 24.970       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                               ;
; 24.821 ; 24.971       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                               ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                                              ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                                              ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                                              ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                               ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                               ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                               ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                               ;
; 24.874 ; 25.029       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                               ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                                              ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                                              ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                                              ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                               ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                               ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                               ;
; 24.875 ; 25.030       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                               ;
; 24.887 ; 25.042       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                               ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                                 ;
; 24.896 ; 25.080       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                                 ;
; 24.967 ; 24.967       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 24.967 ; 24.967       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; MyPLL_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 24.968 ; 24.968       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_7x7_inst|lpm_mult_component|auto_generated|mac_mult1|clk                ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]|clk                                                             ;
; 24.970 ; 24.970       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]|clk                                                             ;
; 24.977 ; 24.977       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0|clk                                                           ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0|clk                                                          ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0|clk                                                           ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0|clk                                                           ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0|clk                                                           ;
; 24.978 ; 24.978       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0|clk                                                           ;
; 24.979 ; 24.979       ; 0.000          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0|clk                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.918 ; 24.918       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.918 ; 24.918       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.975 ; 24.975       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.999 ; 24.999       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.025 ; 25.025       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.081 ; 25.081       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.081 ; 25.081       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; 6.348 ; 6.251 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; 6.219 ; 6.114 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; 5.945 ; 5.795 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; 4.829 ; 4.898 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; 6.238 ; 6.073 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; 5.524 ; 5.414 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; 6.348 ; 6.251 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; 6.217 ; 6.139 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; 6.013 ; 6.045 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; 6.737 ; 6.661 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; 6.207 ; 6.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; 6.259 ; 6.109 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; 6.326 ; 6.220 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; 5.946 ; 5.877 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; 5.907 ; 5.753 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; 6.737 ; 6.661 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; 5.817 ; 5.683 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; 4.259 ; 4.263 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; -4.161 ; -4.229 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; -5.499 ; -5.398 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; -5.237 ; -5.092 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; -4.161 ; -4.229 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; -5.515 ; -5.358 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; -4.832 ; -4.726 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; -5.627 ; -5.529 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; -5.495 ; -5.421 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; -5.302 ; -5.333 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; -3.627 ; -3.630 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; -5.487 ; -5.409 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; -5.534 ; -5.392 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; -5.598 ; -5.500 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; -5.239 ; -5.170 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; -5.202 ; -5.052 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; -5.995 ; -5.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; -5.116 ; -4.985 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; -3.627 ; -3.630 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 5.666 ; 5.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 5.666 ; 5.610 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 5.542 ; 5.474 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 4.291 ; 4.136 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 4.281 ; 4.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 4.281 ; 4.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 4.259 ; 4.104 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 4.271 ; 4.116 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 4.260 ; 4.105 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 4.281 ; 4.126 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 4.260 ; 4.105 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 4.260 ; 4.105 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 4.278 ; 4.123 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 4.279 ; 4.124 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 4.291 ; 4.136 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 4.280 ; 4.125 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 4.280 ; 4.125 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 3.800 ; 3.648 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 5.206 ; 5.152 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 5.083 ; 5.018 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 3.832 ; 3.680 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 3.822 ; 3.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 3.822 ; 3.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 3.800 ; 3.648 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 3.813 ; 3.661 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 3.802 ; 3.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 3.823 ; 3.671 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 3.802 ; 3.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 3.802 ; 3.650 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 3.819 ; 3.667 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 3.820 ; 3.668 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 3.832 ; 3.680 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 3.822 ; 3.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 3.822 ; 3.670 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.075 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 45.626 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.194 ; 0.000         ;
; Clock_Virtual_Out_20M                                  ; 9.541 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                           ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 35.958 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                           ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.223 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; Ex_Clock                                               ; 24.587 ; 0.000         ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 24.787 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.075 ; Mult_In_B[5]     ; Mult_In_B_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.902      ;
; 35.335 ; Mult_In_B[2]     ; Mult_In_B_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.642      ;
; 35.336 ; Mult_In_A[5]     ; Mult_In_A_Reg[5] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.641      ;
; 35.365 ; Mult_In_A[0]     ; Mult_In_A_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.612      ;
; 35.366 ; Mult_In_B[0]     ; Mult_In_B_Reg[0] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.611      ;
; 35.386 ; Mult_In_A[6]     ; Mult_In_A_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.591      ;
; 35.397 ; Mult_In_B[1]     ; Mult_In_B_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.580      ;
; 35.412 ; Mult_In_A[7]     ; Mult_In_A_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.565      ;
; 35.419 ; Mult_In_A[3]     ; Mult_In_A_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.558      ;
; 35.536 ; Mult_In_B[3]     ; Mult_In_B_Reg[3] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.441      ;
; 35.554 ; Mult_In_A[1]     ; Mult_In_A_Reg[1] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.423      ;
; 35.588 ; Mult_In_B[4]     ; Mult_In_B_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.389      ;
; 35.633 ; Mult_In_B[6]     ; Mult_In_B_Reg[6] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.344      ;
; 35.781 ; Mult_In_A[4]     ; Mult_In_A_Reg[4] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 3.196      ;
; 36.105 ; Mult_In_A[2]     ; Mult_In_A_Reg[2] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 2.872      ;
; 36.747 ; Mult_In_B[7]     ; Mult_In_B_Reg[7] ; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.155     ; 2.230      ;
; 46.585 ; Mult_In_A_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.585 ; Mult_In_A_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.346      ;
; 46.768 ; Mult_In_A_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.768 ; Mult_In_A_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 3.160      ;
; 46.791 ; Mult_In_B_Reg[0] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[1] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[2] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[3] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[4] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[5] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[6] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.791 ; Mult_In_B_Reg[7] ; Result[10]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 3.140      ;
; 46.818 ; Mult_In_A_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.818 ; Mult_In_A_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 3.102      ;
; 46.851 ; Mult_In_A_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.851 ; Mult_In_A_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 3.088      ;
; 46.974 ; Mult_In_B_Reg[0] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[1] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[2] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[3] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[4] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[5] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[6] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 46.974 ; Mult_In_B_Reg[7] ; Result[11]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.011     ; 2.954      ;
; 47.024 ; Mult_In_B_Reg[0] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[1] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[2] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[3] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[4] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[5] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[6] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.024 ; Mult_In_B_Reg[7] ; Result[0]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.020     ; 2.896      ;
; 47.057 ; Mult_In_B_Reg[0] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[1] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[2] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[3] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[4] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[5] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[6] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.057 ; Mult_In_B_Reg[7] ; Result[5]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; 0.000      ; 2.882      ;
; 47.127 ; Mult_In_A_Reg[0] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[1] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[2] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[3] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[4] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[5] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[6] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.127 ; Mult_In_A_Reg[7] ; Result[12]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.010     ; 2.802      ;
; 47.152 ; Mult_In_A_Reg[0] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[1] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[2] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[3] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[4] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[5] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[6] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.152 ; Mult_In_A_Reg[7] ; Result[14]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.009     ; 2.778      ;
; 47.154 ; Mult_In_A_Reg[0] ; Result[7]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 2.777      ;
; 47.154 ; Mult_In_A_Reg[1] ; Result[7]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 2.777      ;
; 47.154 ; Mult_In_A_Reg[2] ; Result[7]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 2.777      ;
; 47.154 ; Mult_In_A_Reg[3] ; Result[7]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.008     ; 2.777      ;
+--------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Virtual_Out_20M'                                                                                                             ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 45.626 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.106     ; 3.178      ;
; 45.706 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 3.076      ;
; 46.636 ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.129     ; 2.145      ;
; 46.637 ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.145      ;
; 46.646 ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.129     ; 2.135      ;
; 46.646 ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.129     ; 2.135      ;
; 46.646 ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.129     ; 2.135      ;
; 46.647 ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.135      ;
; 46.647 ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.135      ;
; 46.649 ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.126     ; 2.135      ;
; 46.649 ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.126     ; 2.135      ;
; 46.656 ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.129     ; 2.125      ;
; 46.667 ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.115      ;
; 46.667 ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.115      ;
; 46.667 ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.128     ; 2.115      ;
; 46.668 ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 50.000       ; -0.127     ; 2.115      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.194 ; Rst_n_Reg[4]     ; Rst_n_Reg[5]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Rst_n_Reg[3]     ; Rst_n_Reg[4]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Rst_n_Reg[2]     ; Rst_n_Reg[3]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Rst_n_Reg[1]     ; Rst_n_Reg[2]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.267 ; Rst_n_Reg[6]     ; Rst_n_Reg[7]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; Rst_n_Reg[5]     ; Rst_n_Reg[6]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; Rst_n_Reg[0]     ; Rst_n_Reg[1]     ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.928 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 0.806      ;
; 1.103 ; Mult_In_B_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.103 ; Mult_In_B_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 1.121 ; Rst_n_Reg[7]     ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 1.205      ;
; 1.160 ; Mult_In_B_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.160 ; Mult_In_B_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.165 ; Mult_In_A_Reg[0] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[1] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[2] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[3] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[4] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[5] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[6] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.165 ; Mult_In_A_Reg[7] ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.302      ;
; 1.190 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[7] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 1.068      ;
; 1.194 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[2] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 1.072      ;
; 1.215 ; Rst_n_Reg[7]     ; Mult_In_B_Reg[3] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 1.093      ;
; 1.220 ; Rst_n_Reg[7]     ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.313      ;
; 1.222 ; Mult_In_A_Reg[0] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[1] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[2] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[3] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[4] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[5] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[6] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.222 ; Mult_In_A_Reg[7] ; Result[8]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.359      ;
; 1.224 ; Mult_In_B_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.224 ; Mult_In_B_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.227 ; Rst_n_Reg[7]     ; Result[6]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 1.311      ;
; 1.228 ; Rst_n_Reg[7]     ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.321      ;
; 1.233 ; Rst_n_Reg[7]     ; Result[1]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.316      ;
; 1.238 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[5] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 1.116      ;
; 1.269 ; Mult_In_B_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.269 ; Mult_In_B_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.415      ;
; 1.273 ; Mult_In_B_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[6] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.273 ; Mult_In_B_Reg[7] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.419      ;
; 1.286 ; Mult_In_A_Reg[0] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[1] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[2] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[3] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[4] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[5] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[6] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.286 ; Mult_In_A_Reg[7] ; Result[13]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.423      ;
; 1.314 ; Rst_n_Reg[7]     ; Result[3]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.028      ; 1.398      ;
; 1.321 ; Rst_n_Reg[7]     ; Mult_In_A_Reg[4] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.001      ; 1.199      ;
; 1.331 ; Mult_In_A_Reg[0] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[1] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[2] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[3] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[4] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[5] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[6] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.331 ; Mult_In_A_Reg[7] ; Result[15]~reg0  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.477      ;
; 1.332 ; Rst_n_Reg[7]     ; Result[2]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.027      ; 1.415      ;
; 1.335 ; Mult_In_A_Reg[0] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[1] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[2] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[3] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[4] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[5] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[6] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
; 1.335 ; Mult_In_A_Reg[7] ; Result[9]~reg0   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.481      ;
+-------+------------------+------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Virtual_Out_20M'                                                                                                              ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node    ; Launch Clock                                           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+
; 9.541  ; Result[5]~reg0  ; Result[5]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.101      ; 2.002      ;
; 9.543  ; Result[10]~reg0 ; Result[10] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.002      ;
; 9.543  ; Result[9]~reg0  ; Result[9]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.002      ;
; 9.543  ; Result[7]~reg0  ; Result[7]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.002      ;
; 9.554  ; Result[6]~reg0  ; Result[6]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.098      ; 2.012      ;
; 9.560  ; Result[11]~reg0 ; Result[11] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.102      ; 2.022      ;
; 9.561  ; Result[12]~reg0 ; Result[12] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.101      ; 2.022      ;
; 9.562  ; Result[15]~reg0 ; Result[15] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.100      ; 2.022      ;
; 9.562  ; Result[14]~reg0 ; Result[14] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.100      ; 2.022      ;
; 9.563  ; Result[4]~reg0  ; Result[4]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.022      ;
; 9.563  ; Result[3]~reg0  ; Result[3]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.022      ;
; 9.564  ; Result[8]~reg0  ; Result[8]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.098      ; 2.022      ;
; 9.573  ; Result[13]~reg0 ; Result[13] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.032      ;
; 9.573  ; Result[2]~reg0  ; Result[2]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 2.032      ;
; 10.574 ; Result[1]~reg0  ; Result[1]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.099      ; 3.033      ;
; 10.623 ; Result[0]~reg0  ; Result[0]  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M ; 0.000        ; 0.121      ; 3.104      ;
+--------+-----------------+------------+--------------------------------------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
; 35.958 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 50.000       ; -0.102     ; 3.187      ;
+--------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock         ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[0] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[1] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[2] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[3] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[4] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[5] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[6] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
; 5.223 ; Ex_Rst_n  ; Rst_n_Reg[7] ; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 2.534      ;
+-------+-----------+--------------+----------------------+--------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Ex_Clock'                                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+
; 24.587 ; 24.587       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.587 ; 24.587       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.620 ; 24.620       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 24.629 ; 24.629       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; Ex_Clock ; Rise       ; Ex_Clock~input|i                                                 ;
; 25.371 ; 25.371       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.380 ; 25.380       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; Ex_Clock~input|o                                                 ;
; 25.412 ; 25.412       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.412 ; 25.412       ; 0.000          ; High Pulse Width ; Ex_Clock ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; Ex_Clock ; Rise       ; Ex_Clock                                                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                              ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------------------------------------------------------+
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                  ;
; 24.787 ; 25.003       ; 0.216          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                  ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                              ;
; 24.788 ; 24.967       ; 0.179          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                              ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[3]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[4]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[5]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[6]                                                  ;
; 24.811 ; 24.995       ; 0.184          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[7]                                                  ;
; 24.816 ; 24.971       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                               ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                               ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                               ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                               ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                ;
; 24.817 ; 24.972       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                ;
; 24.818 ; 24.973       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                               ;
; 24.818 ; 24.973       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                               ;
; 24.818 ; 24.973       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                ;
; 24.818 ; 24.973       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                ;
; 24.818 ; 24.973       ; 0.155          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[0]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[1]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[2]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[3]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[4]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[5]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[6]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_A_Reg[7]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[0]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[1]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[2]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[3]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[4]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[5]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[6]                                              ;
; 24.842 ; 25.021       ; 0.179          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_In_B_Reg[7]                                              ;
; 24.875 ; 25.025       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0                                               ;
; 24.875 ; 25.025       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0                                               ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0                                               ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0                                               ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0                                               ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0                                               ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0                                                ;
; 24.876 ; 25.026       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0                                                ;
; 24.877 ; 25.027       ; 0.150          ; High Pulse Width ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0                                                ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[10]~reg0|clk                                           ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[12]~reg0|clk                                           ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[14]~reg0|clk                                           ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[15]~reg0|clk                                           ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[1]~reg0|clk                                            ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[2]~reg0|clk                                            ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[6]~reg0|clk                                            ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[7]~reg0|clk                                            ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[8]~reg0|clk                                            ;
; 24.986 ; 24.986       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[9]~reg0|clk                                            ;
; 24.987 ; 24.987       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[11]~reg0|clk                                           ;
; 24.987 ; 24.987       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[13]~reg0|clk                                           ;
; 24.987 ; 24.987       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[3]~reg0|clk                                            ;
; 24.987 ; 24.987       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[4]~reg0|clk                                            ;
; 24.987 ; 24.987       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[5]~reg0|clk                                            ;
; 24.989 ; 24.989       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Result[0]~reg0|clk                                            ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Mult_7x7_inst|lpm_mult_component|auto_generated|mac_mult1|clk ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[0]|clk                                              ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[1]|clk                                              ;
; 24.991 ; 24.991       ; 0.000          ; Low Pulse Width  ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; Rst_n_Reg[2]|clk                                              ;
+--------+--------------+----------------+------------------+--------------------------------------------------------+------------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; 3.220 ; 3.904 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; 3.161 ; 3.875 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; 3.030 ; 3.686 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; 2.552 ; 3.135 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; 3.138 ; 3.821 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; 2.836 ; 3.459 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; 3.220 ; 3.904 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; 3.162 ; 3.854 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; 3.117 ; 3.828 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; 3.430 ; 4.165 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; 3.168 ; 3.874 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; 3.155 ; 3.843 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; 3.194 ; 3.905 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; 3.051 ; 3.704 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; 2.993 ; 3.652 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; 3.430 ; 4.165 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; 2.962 ; 3.607 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; 2.193 ; 2.493 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; -2.225 ; -2.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; -2.809 ; -3.510 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; -2.684 ; -3.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; -2.225 ; -2.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; -2.787 ; -3.459 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; -2.497 ; -3.111 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; -2.864 ; -3.538 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; -2.811 ; -3.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; -2.767 ; -3.464 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; -1.884 ; -2.189 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; -2.816 ; -3.510 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; -2.804 ; -3.481 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; -2.842 ; -3.539 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; -2.702 ; -3.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; -2.646 ; -3.298 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; -3.069 ; -3.791 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; -2.617 ; -3.254 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; -1.884 ; -2.189 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 3.238 ; 3.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 3.238 ; 3.284 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 3.188 ; 3.204 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 2.273 ; 2.184 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 2.264 ; 2.175 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 2.264 ; 2.175 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 2.242 ; 2.153 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 2.254 ; 2.165 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 2.243 ; 2.154 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 2.264 ; 2.175 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 2.243 ; 2.154 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 2.243 ; 2.154 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 2.261 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 2.261 ; 2.172 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 2.274 ; 2.185 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 2.263 ; 2.174 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 2.263 ; 2.174 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 1.987 ; 1.901 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 2.983 ; 3.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 2.934 ; 2.953 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 2.019 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 2.009 ; 1.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 2.009 ; 1.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 1.987 ; 1.901 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 2.000 ; 1.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 2.010 ; 1.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 2.006 ; 1.920 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 2.007 ; 1.921 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 2.019 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 2.008 ; 1.922 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 2.008 ; 1.922 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                   ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                        ; 31.589 ; 0.194 ; 33.297   ; 5.223   ; 24.557              ;
;  Clock_Virtual_Out_20M                                  ; 42.583 ; 9.541 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 24.587              ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 31.589 ; 0.194 ; 33.297   ; 5.223   ; 24.557              ;
; Design-wide TNS                                         ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock_Virtual_Out_20M                                  ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  Ex_Clock                                               ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+---------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; 7.026 ; 7.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; 6.887 ; 7.040 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; 6.586 ; 6.690 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; 5.455 ; 5.679 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; 6.890 ; 7.005 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; 6.152 ; 6.266 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; 7.026 ; 7.194 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; 6.896 ; 7.067 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; 6.691 ; 6.968 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; 7.428 ; 7.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; 6.874 ; 7.058 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; 6.917 ; 7.032 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; 6.990 ; 7.162 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; 6.613 ; 6.769 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; 6.544 ; 6.642 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; 7.428 ; 7.651 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; 6.459 ; 6.564 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; 4.706 ; 4.665 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+
; Mult_In_A[*]  ; Ex_Clock   ; -2.225 ; -2.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[0] ; Ex_Clock   ; -2.809 ; -3.510 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[1] ; Ex_Clock   ; -2.684 ; -3.329 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[2] ; Ex_Clock   ; -2.225 ; -2.800 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[3] ; Ex_Clock   ; -2.787 ; -3.459 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[4] ; Ex_Clock   ; -2.497 ; -3.111 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[5] ; Ex_Clock   ; -2.864 ; -3.538 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[6] ; Ex_Clock   ; -2.811 ; -3.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_A[7] ; Ex_Clock   ; -2.767 ; -3.464 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
; Mult_In_B[*]  ; Ex_Clock   ; -1.884 ; -2.189 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[0] ; Ex_Clock   ; -2.816 ; -3.510 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[1] ; Ex_Clock   ; -2.804 ; -3.481 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[2] ; Ex_Clock   ; -2.842 ; -3.539 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[3] ; Ex_Clock   ; -2.702 ; -3.346 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[4] ; Ex_Clock   ; -2.646 ; -3.298 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[5] ; Ex_Clock   ; -3.069 ; -3.791 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[6] ; Ex_Clock   ; -2.617 ; -3.254 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Mult_In_B[7] ; Ex_Clock   ; -1.884 ; -2.189 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 6.327 ; 6.256 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 6.327 ; 6.256 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 6.182 ; 6.093 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 4.745 ; 4.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 4.713 ; 4.489 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 4.726 ; 4.502 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 4.736 ; 4.512 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 4.715 ; 4.491 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 4.732 ; 4.508 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 4.733 ; 4.509 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 4.745 ; 4.521 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 4.735 ; 4.511 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+
; Result[*]   ; Ex_Clock   ; 1.987 ; 1.901 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[0]  ; Ex_Clock   ; 2.983 ; 3.033 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[1]  ; Ex_Clock   ; 2.934 ; 2.953 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[2]  ; Ex_Clock   ; 2.019 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[3]  ; Ex_Clock   ; 2.009 ; 1.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[4]  ; Ex_Clock   ; 2.009 ; 1.923 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[5]  ; Ex_Clock   ; 1.987 ; 1.901 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[6]  ; Ex_Clock   ; 2.000 ; 1.914 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[7]  ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[8]  ; Ex_Clock   ; 2.010 ; 1.924 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[9]  ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[10] ; Ex_Clock   ; 1.989 ; 1.903 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[11] ; Ex_Clock   ; 2.006 ; 1.920 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[12] ; Ex_Clock   ; 2.007 ; 1.921 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[13] ; Ex_Clock   ; 2.019 ; 1.933 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[14] ; Ex_Clock   ; 2.008 ; 1.922 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Result[15] ; Ex_Clock   ; 2.008 ; 1.922 ; Rise       ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Result[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Ex_Rst_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Ex_Clock                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_A[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mult_In_B[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; Result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; Result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M                                  ; 16       ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 295      ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; Clock_Virtual_Out_20M                                  ; 16       ; 0        ; 0        ; 0        ;
; Clock_Virtual_In_20M                                   ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 0        ; 0        ; 0        ;
; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 295      ; 0        ; 0        ; 0        ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock           ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
; Clock_Virtual_In_20M ; MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 0        ; 0        ; 0        ;
+----------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Sat Oct 20 07:35:28 2018
Info: Command: quartus_sta MultUse -c MultUse
Info: qsta_default_script.tcl version: #3
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MyPLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]} {MyPLL_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at SDC1.sdc(11): MyPLL_inst|inclk0 could not be matched with a pin
Warning (332174): Ignored filter at SDC1.sdc(12): MyPLL_inst|c0 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C0 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c0}]\

Warning (332049): Ignored create_generated_clock at SDC1.sdc(9): Argument -source is an empty collection
Warning (332174): Ignored filter at SDC1.sdc(18): MyPLL_inst|c1 could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument <targets> is an empty collection
    Info (332050): create_generated_clock \
-name PLL_C1 \
-multiply_by 4 \
-source [get_pins {MyPLL_inst|inclk0}] \
[get_pins {MyPLL_inst|c1}]
Warning (332049): Ignored create_generated_clock at SDC1.sdc(14): Argument -source is an empty collection
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 31.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    31.589               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    42.583               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.504               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.608               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 33.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    33.297               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 7.746
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.746               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 24.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    24.557               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.910               0.000 Ex_Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 32.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.503               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    43.244               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.472               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.288               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 34.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    34.120               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 7.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.163               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 24.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    24.574               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    24.918               0.000 Ex_Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 35.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.075               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    45.626               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.541               0.000 Clock_Virtual_Out_20M 
Info (332146): Worst-case recovery slack is 35.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    35.958               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 5.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.223               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 24.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    24.587               0.000 Ex_Clock 
    Info (332119):    24.787               0.000 MyPLL_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 634 megabytes
    Info: Processing ended: Sat Oct 20 07:35:30 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


