module memoria_RAM
input RD, OE, CS,
input clock
input [3:0] dado_in
input [1:0] endereco
output reg [3:0] dado_out;

reg [9:0] memoria[4];

always@(posedge clock) begin

//
if(CS && !RD) memoria[endereco]=dado_in;
//
else if(CS && RD && OE) dado_out=memoria[endereco];
//
else if(!OE && !CS) dado_out=7'bz;

end
end module
