<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:55:04.554</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7031459</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>고성능 표준 셀을 위한 듀얼 컨택트 및 전력 레일</inventionTitle><inventionTitleEng>DUAL CONTACT AND POWER RAIL FOR HIGH PERFORMANCE STANDARD CELLS</inventionTitleEng><openDate>2024.10.25</openDate><openNumber>10-2024-0154595</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/485</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/535</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> FinFET 디바이스들 또는 나노시트 FET 디바이스들에서 구현될 수 있는 표준 셀 레이아웃들이 개시된다. 표준 셀 레이아웃들은 상측 금속층과 후측 금속층 양자로부터의 전력 공급 연결부들을 포함한다. 표준 셀에서의 디바이스는 상측 금속층과 후측 금속층 양자에 연결될 수 있다. 다양한 셀 레이아웃들은 제1 디바이스로부터 후측 층들로 그리고 나서 제2 디바이스 아래를 지나는 제어 신호 루트를 포함할 수 있다. 메모리 어레이들에서의 비트 라인들 및 워드 라인들의 후측 및 상측 라우팅의 다양한 구현예들이 또한 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.28</internationOpenDate><internationOpenNumber>WO2023183120</internationOpenNumber><internationalApplicationDate>2023.02.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/014068</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,기판;상기 기판에 수직인 수직 차원에서 상기 기판 위에 위치된 게이트 영역, 소스 영역, 및 드레인 영역을 갖는 트랜지스터;상기 수직 차원에서 상기 트랜지스터 위에 위치된 제1 금속층;상기 수직 차원에서 상기 트랜지스터 아래에 위치된 제2 금속층;상기 제1 금속층과 상기 제2 금속층 양자에 연결된 제1 레일; 및상기 제1 금속층과 상기 제2 금속층 양자에 연결된 제2 레일을 포함하고,상기 소스 영역 및 상기 드레인 영역 중 적어도 하나는 상기 제1 금속층과 상기 제2 금속층 양자와의 연결부들을 통해 상기 제1 레일 및 상기 제2 레일 중 적어도 하나에 결합되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 금속층은 상기 기판의 상측(topside) 상에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제2 금속층은 상기 기판의 후측(backside) 상에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 레일 및 상기 제2 레일은 하나 이상의 전력 공급부들에 연결된 전력 레일들인, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 레일 및 상기 제2 레일은 상기 소스 영역 및 상기 드레인 영역을 위한 신호 레일들인, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 소스 영역은 상기 제1 금속층과 상기 제2 금속층 양자와의 각각의 연결부들을 통해 상기 제1 레일에 결합되고, 상기 드레인 영역은 상기 제1 금속층과 상기 제2 금속층 양자와의 각각의 연결부들을 통해 상기 제2 레일에 결합되는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 소스 영역을 상기 제1 금속층에 결합시키는 적어도 하나의 비아(via) 및 상기 소스 영역을 상기 제2 금속층에 결합시키는 적어도 하나의 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 드레인 영역을 상기 제1 금속층에 결합시키는 적어도 하나의 비아 및 상기 드레인 영역을 상기 제2 금속층에 결합시키는 적어도 하나의 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 게이트 영역을 상기 제1 금속층 및 상기 제2 금속층 중 적어도 하나에 결합시키는 적어도 하나의 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>10. 복수의 명령어들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서, 실행될 때, 집적 회로 디바이스를 생성하며, 상기 집적 회로 디바이스는:기판;상기 기판에 수직인 수직 차원에서 상기 기판 위에 위치된 게이트 영역, 소스 영역, 및 드레인 영역을 갖는 트랜지스터;상기 수직 차원에서 상기 트랜지스터 위에 위치된 제1 금속층;상기 수직 차원에서 상기 트랜지스터 아래에 위치된 제2 금속층;상기 제1 금속층과 상기 제2 금속층 양자에 연결된 제1 레일; 및상기 제1 금속층과 상기 제2 금속층 양자에 연결된 제2 레일을 포함하며,상기 소스 영역은 상기 제1 금속층과 상기 제2 금속층 양자와의 각각의 연결부들을 통해 상기 제1 레일에 결합되고,상기 드레인 영역은 상기 제1 금속층과 상기 제2 금속층 양자와의 각각의 연결부들을 통해 상기 제2 레일에 결합되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 소스 영역은 상기 제1 금속층을 통해 공급 전압을 제공하는 전력 공급부로부터 전류의 제1 부분 및 상기 제2 금속층을 통해 상기 공급 전압을 제공하는 상기 전력 공급부로부터 상기 전류의 제2 부분을 수신하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 전류의 상기 제1 부분 및 상기 전류의 상기 제2 부분은 상기 제1 금속층 및 상기 제2 금속층의 저항들에 기초하여 제어되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 제1 금속층은 상기 제1 레일에 결합된 전력 라우팅 및 상기 제2 레일에 결합된 접지 라우팅을 포함하고, 상기 소스 영역이 상기 제1 금속층에서의 상기 전력 라우팅에 결합되고, 상기 드레인 영역이 상기 제1 금속층에서의 상기 접지 라우팅에 결합되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, 상기 제2 금속층은 상기 제1 레일에 결합된 전력 라우팅 및 상기 제2 레일에 결합된 접지 라우팅을 포함하고, 상기 소스 영역이 상기 제2 금속층에서의 상기 전력 라우팅에 결합되고, 상기 드레인 영역이 상기 제2 금속층에서의 상기 접지 라우팅에 결합되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>15. 집적 회로 디바이스로서,기판;게이트 영역, 소스 영역, 및 드레인 영역을 갖는 트랜지스터;상기 기판의 상측을 향해 상기 트랜지스터 위에 수직으로 위치된 제1 금속층 — 상기 제1 금속층은 전력 라우팅 및 접지 라우팅을 가짐 —;상기 기판의 후측을 향해 상기 트랜지스터 아래에 수직으로 위치된 제2 금속층 — 상기 제2 금속층은 전력 라우팅 및 접지 라우팅을 가짐 —;상기 제1 금속층에서의 상기 전력 라우팅과 상기 소스 영역 사이의 제1 컨택트;상기 제1 금속층에서의 상기 접지 라우팅과 상기 드레인 영역 사이의 제2 컨택트;상기 제2 금속층에서의 상기 전력 라우팅과 상기 소스 영역 사이의 제3 컨택트; 및상기 제2 금속층에서의 상기 접지 라우팅과 상기 드레인 영역 사이의 제4 컨택트를 포함하는, 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 금속층에서의 상기 전력 라우팅 및 상기 접지 라우팅은 전력 공급부에 결합되는, 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제2 금속층에서의 상기 전력 라우팅 및 상기 접지 라우팅은 상기 전력 공급부에 결합되는, 디바이스.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 소스 영역은 상기 제1 금속층에서의 상기 전력 라우팅을 통해 상기 전력 공급부로부터 전류의 제1 부분을 수신하도록 구성되고, 상기 소스 영역은 상기 제2 금속층에서의 상기 전력 라우팅을 통해 상기 전력 공급부로부터 상기 전류의 제2 부분을 수신하도록 구성되는, 디바이스.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 제1 컨택트 및 상기 제2 컨택트는 상기 트랜지스터 위에 수직으로 제1 절연층 내에 위치되고, 상기 제3 컨택트 및 상기 제4 컨택트는 상기 트랜지스터 아래에 수직으로 제2 절연층 내에 위치되는, 디바이스.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 게이트 영역은 상기 트랜지스터 위의 절연층을 통한 비아로 상기 제1 금속층 및 상기 제2 금속층 중 적어도 하나에 결합되는, 디바이스.</claim></claimInfo><claimInfo><claim>21. 장치로서,집적 회로의 트랜지스터 영역 내에 형성된 제1 트랜지스터;상기 트랜지스터 영역에 수직인 수직 차원에서 상기 트랜지스터 영역 위에 위치된 제1 금속층;상기 수직 차원에서 상기 트랜지스터 영역 아래에 위치된 제2 금속층;상기 제1 금속층 내에 위치된 제1 와이어 — 상기 제1 와이어는 상기 제1 트랜지스터의 신호 입력부에 연결됨 —;상기 제2 금속층 내에 위치된 제2 와이어 — 상기 제2 와이어는 상기 수직 차원에 수직인 수평 차원에서 상기 제1 트랜지스터의 제1 측으로부터 상기 제1 트랜지스터의 제2 측까지 상기 수직 차원으로 상기 제1 트랜지스터 아래를 통과함 —; 및상기 제1 트랜지스터의 상기 신호 입력부로 라우팅되는 제어 신호 — 상기 제어 신호는 상기 제1 트랜지스터의 상기 제2 측으로부터 상기 제2 와이어를 통해 상기 제1 트랜지스터의 상기 제1 측으로, 그리고 그 후 상기 제2 와이어로부터 상기 제1 와이어로, 그리고 상기 제1 트랜지스터의 상기 신호 입력부 내로 라우팅됨 —를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 제1 금속층 내의 제3 와이어 및 상기 제2 금속층 내의 제4 와이어에 연결된 전력 레일을 더 포함하며, 상기 제1 트랜지스터가 상기 제3 와이어 및 상기 제4 와이어를 통해 상기 전력 레일에 연결되는, 장치.</claim></claimInfo><claimInfo><claim>23. 제21항에 있어서, 상기 트랜지스터 영역 내에 형성된 제2 트랜지스터를 더 포함하며, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 수평 차원에서 분리되는, 장치.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제어 신호는 상기 제2 트랜지스터의 신호 출력부와 상기 제1 트랜지스터의 상기 신호 입력부 사이에서 라우팅되는, 장치.</claim></claimInfo><claimInfo><claim>25. 제21항에 있어서, 상기 제1 와이어를 상기 제2 와이어에 연결하는 적어도 하나의 비아 구조물을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 트랜지스터 영역 내의 적어도 하나의 비활성 도핑된 영역을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>27. 제21항에 있어서, 상기 제1 금속층은 상기 트랜지스터 영역의 상측 상에 위치되고, 상기 제2 금속층은 상기 트랜지스터 영역의 후측 상에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>28. 제21항에 있어서, 상기 제어 신호는 상기 수직 차원에서 상기 제1 트랜지스터 아래로 라우팅되는, 장치.</claim></claimInfo><claimInfo><claim>29. 제21항에 있어서, 상기 제1 와이어와 상기 제1 트랜지스터 사이의 적어도 하나의 비아를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>30. 장치로서,집적 회로의 트랜지스터 영역 내에 형성된 제1 트랜지스터;상기 트랜지스터 영역에 수직인 수직 차원에서 상기 트랜지스터 영역 위에 위치된 제1 금속층;상기 수직 차원에서 상기 트랜지스터 영역 아래에 위치된 제2 금속층;상기 제1 금속층 내에 위치된 제1 와이어 — 상기 제1 와이어는 상기 제1 트랜지스터의 신호 입력부에 연결됨 —;상기 제2 금속층 내에 위치된 제2 와이어 — 상기 제2 와이어는 상기 수직 차원에 수직인 수평 차원에서 상기 제1 트랜지스터의 제1 측으로부터 상기 제1 트랜지스터의 제2 측까지 상기 수직 차원으로 상기 제1 트랜지스터 아래를 통과함 —;상기 제1 와이어를 상기 제2 와이어에 연결하는 적어도 하나의 비아 구조물 — 상기 적어도 하나의 비아 구조물은 상기 제1 트랜지스터의 상기 제1 측 상에 위치됨 —; 및상기 제1 트랜지스터의 상기 신호 입력부로 라우팅되는 제어 신호 — 상기 제어 신호는 상기 제2 와이어를 통해, 상기 적어도 하나의 비아 구조물을 통해, 그리고 상기 제1 와이어를 통해 상기 제1 트랜지스터의 상기 신호 입력부로 라우팅됨 —를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서, 상기 트랜지스터 영역 내에 형성된 제2 트랜지스터를 더 포함하며, 상기 제어 신호는 상기 제2 트랜지스터의 신호 출력부와 상기 제1 트랜지스터의 상기 신호 입력부 사이에서 라우팅되는, 장치.</claim></claimInfo><claimInfo><claim>32. 제30항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 트랜지스터 영역 내의 적어도 하나의 도핑된 영역 및 상기 제1 와이어와 상기 제2 와이어 사이의 하나 이상의 비아 연결부들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>33. 제30항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 제1 와이어와 상기 제2 와이어 사이에 병렬로 연결된 두 개 이상의 비아 구조물들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>34. 제33항에 있어서, 상기 두 개 이상의 비아 구조물들은 상기 제1 금속층에서 함께 연결되는, 장치.</claim></claimInfo><claimInfo><claim>35. 제30항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 장치의 단부 부분에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>36. 장치로서,집적 회로의 트랜지스터 영역;상기 트랜지스터 영역 내에 위치된 제1 게이트 영역, 제1 소스 영역, 및 제1 드레인 영역을 갖는 제1 트랜지스터;상기 트랜지스터 영역 내에 위치된 제2 게이트 영역, 제2 소스 영역, 및 제2 드레인 영역을 갖는 제2 트랜지스터 — 상기 제2 트랜지스터는 상기 트랜지스터 영역에 평행한 수평 차원에서 상기 제1 트랜지스터의 제1 측 상에 위치됨 —;상기 트랜지스터 영역에 수직인 수직 차원에서 상기 트랜지스터 영역 위에 위치된 제1 금속층;상기 수직 차원에서 상기 트랜지스터 영역 아래에 위치된 제2 금속층;상기 제1 금속층 내에 위치된 제1 와이어와 상기 제1 게이트 영역 사이의 제1 연결부;상기 제2 금속층 내에 위치된 제2 와이어와 상기 제2 게이트 영역 사이의 제2 연결부;상기 제1 와이어를 상기 제2 와이어에 연결하는 적어도 하나의 비아 구조물 — 상기 적어도 하나의 비아 구조물은 상기 수평 차원에서 상기 제1 트랜지스터의 제2 측 상에 위치됨 —; 및제어 신호 — 상기 제어 신호는 상기 제2 게이트 영역으로부터 상기 제1 게이트 영역으로 라우팅되어, 상기 제2 게이트 영역으로부터 상기 제2 연결부를 통해 상기 제2 와이어로, 상기 제2 와이어로부터 상기 적어도 하나의 비아 구조물로, 상기 적어도 하나의 비아 구조물로부터 상기 제1 와이어로, 그리고 상기 제1 와이어로부터 상기 제1 연결부를 통해 상기 제1 게이트 영역으로 감 —를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서, 상기 제1 소스 영역 및 상기 제1 드레인 영역은 상기 제1 금속층 및 상기 제2 금속층 내의 추가적인 와이어링에 연결되고, 상기 제2 소스 영역 및 상기 제2 드레인 영역은 상기 제1 금속층 및 상기 제2 금속층 내의 추가적인 와이어링에 연결되는, 장치.</claim></claimInfo><claimInfo><claim>38. 제36항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 트랜지스터 영역 내의 적어도 하나의 도핑된 영역 및 상기 제1 와이어와 상기 제2 와이어 사이의 하나 이상의 비아 연결부들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>39. 제36항에 있어서, 상기 적어도 하나의 비아 구조물은 상기 제1 와이어와 상기 제2 와이어 사이에 병렬로 연결된 두 개 이상의 비아 구조물들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>40. 제36항에 있어서, 상기 제2 연결부는 상기 제2 와이어와 상기 제2 트랜지스터 사이의 적어도 하나의 비아를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>41. 메모리 장치로서,복수의 비트 셀들(bit cells) — 상기 비트 셀들은 인접하게 위치되며, 상기 복수의 비트 셀들은 제2 비트 셀에 인접한 제1 비트 셀을 포함함 —;상기 복수의 비트 셀들에 수직인 수직 차원에서 상기 복수의 비트 셀들 위에 위치된 제1 금속층;상기 복수의 비트 셀들에 수직인 상기 수직 차원에서 상기 복수의 비트 셀들 아래에 위치된 제2 금속층;상기 제1 비트 셀에 걸쳐 있는 제1 비트 라인(bitline) — 상기 제1 비트 라인은 상기 제1 금속층 내에 위치된 와이어를 포함하고, 상기 제1 금속층 내에 위치된 상기 와이어는 상기 제1 비트 셀에 연결됨 —; 및상기 제2 비트 셀에 걸쳐 있는 제2 비트 라인 — 상기 제2 비트 라인은 상기 제2 금속층 내에 위치된 와이어를 포함하고, 상기 제2 금속층 내에 위치된 상기 와이어는 상기 제2 비트 셀에 연결됨 —을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>42. 제41항에 있어서, 상기 제1 비트 라인은 상기 제1 금속층 내에 위치된 추가적인 와이어를 포함하고, 상기 제1 금속층 내에 위치된 상기 와이어와 상기 제1 금속층 내에 위치된 상기 추가적인 와이어는 상보적 쌍으로서 구성되는, 장치.</claim></claimInfo><claimInfo><claim>43. 제41항에 있어서, 상기 제2 비트 라인은 상기 제2 금속층 내에 위치된 추가적인 와이어를 포함하고, 상기 제2 금속층 내에 위치된 상기 와이어와 상기 제2 금속층 내에 위치된 상기 추가적인 와이어는 상보적 쌍으로서 구성되는, 장치.</claim></claimInfo><claimInfo><claim>44. 제41항에 있어서,상기 복수의 비트 셀들에서의 상기 제2 비트 셀에 인접한 제3 비트 셀 — 상기 제3 비트 셀은 상기 제1 비트 셀로부터의 상기 제2 비트 셀의 반대측 상에 있음 —; 및상기 제3 비트 셀에 걸쳐 있는 제3 비트 라인 — 상기 제3 비트 라인은 상기 제1 금속층 내에 위치된 추가적인 와이어를 포함하고, 상기 제1 금속층 내에 위치된 상기 추가적인 와이어는 상기 제3 비트 셀에 연결됨 —을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>45. 제44항에 있어서,상기 복수의 비트 셀들에서의 상기 제3 비트 셀에 인접한 제4 비트 셀 — 상기 제4 비트 셀은 상기 제2 비트 셀로부터의 상기 제3 비트 셀의 반대측 상에 있음 —; 및상기 제4 비트 셀에 걸쳐 있는 제4 비트 라인 — 상기 제4 비트 라인은 상기 제2 금속층 내에 위치된 추가적인 와이어를 포함하고, 상기 제2 금속층 내에 위치된 상기 추가적인 와이어는 상기 제4 비트 셀에 연결됨 —을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>46. 제41항에 있어서, 상기 제1 비트 라인 및 상기 제2 비트 라인은 상기 복수의 비트 셀들에 제1 방향으로 걸쳐 있으며, 상기 장치는:상기 복수의 비트 셀들에 제2 방향으로 걸쳐 있는 제1 워드 라인(wordline) — 상기 제2 방향은 상기 제1 방향에 수직이며, 상기 제1 워드 라인은 상기 제1 금속층 내에 위치된 추가적인 와이어를 포함함 —; 및상기 복수의 비트 셀들에 상기 제2 방향으로 걸쳐 있는 제2 워드 라인 — 상기 제2 워드 라인은 상기 제2 금속층 내에 위치된 추가적인 와이어를 포함함 —을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>47. 제46항에 있어서, 상기 제1 워드 라인은 상기 제2 비트 셀들에 연결되고, 상기 제2 워드 라인은 상기 제1 비트 셀들에 연결되는, 장치.</claim></claimInfo><claimInfo><claim>48. 제41항에 있어서, 상기 제1 비트 라인은 상기 제2 비트 라인에 평행한, 장치.</claim></claimInfo><claimInfo><claim>49. 제41항에 있어서, 상기 비트 셀들은 제1 방향으로 인접하게 위치되고, 상기 제1 비트 라인 및 상기 제2 비트 라인은 상기 제1 방향에 수직인 제2 방향으로 상기 복수의 비트 셀들에 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>50. 메모리 장치로서,복수의 비트 셀들 — 상기 비트 셀들은 인접하게 위치되며, 상기 복수의 비트 셀들은 제2 비트 셀에 인접한 제1 비트 셀을 포함함 —;상기 복수의 비트 셀들에 수직인 수직 차원에서 상기 복수의 비트 셀들 위에 위치된 제1 금속층;상기 복수의 비트 셀들에 수직인 상기 수직 차원에서 상기 복수의 비트 셀들 아래에 위치된 제2 금속층;상기 복수의 비트 셀들에 걸쳐 있는 제1 워드 라인 — 상기 제1 워드 라인은 상기 제1 금속층 내에 위치된 와이어를 포함하고, 상기 제1 금속층 내에 위치된 상기 와이어는 상기 제1 비트 셀에 연결됨 —; 및상기 복수의 비트 셀들에 걸쳐 있는 제2 워드 라인 — 상기 제2 워드 라인은 상기 제2 금속층 내에 위치된 와이어를 포함하고, 상기 제2 금속층 내에 위치된 상기 와이어는 상기 제2 비트 셀에 연결됨 —을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>51. 제50항에 있어서, 상기 복수의 비트 셀들에서의 상기 제2 비트 셀에 인접한 제3 비트 셀을 더 포함하며, 상기 제3 비트 셀은 상기 제1 비트 셀로부터의 상기 제2 비트 셀의 반대측 상에 있으며, 상기 제1 금속층 내에 위치된 상기 와이어가 상기 제3 비트 셀에 연결된, 장치.</claim></claimInfo><claimInfo><claim>52. 제51항에 있어서, 상기 복수의 비트 셀들에서의 상기 제3 비트 셀에 인접한 제4 비트 셀을 더 포함하며, 상기 제4 비트 셀은 상기 제2 비트 셀로부터의 상기 제3 비트 셀의 반대측 상에 있으며, 상기 제2 금속층 내에 위치된 상기 와이어가 상기 제4 비트 셀에 연결된, 장치.</claim></claimInfo><claimInfo><claim>53. 제50항에 있어서, 상기 비트 셀들은 제1 방향으로 인접하게 위치되고, 상기 제1 워드 라인 및 상기 제2 워드 라인은 상기 제1 방향으로 상기 복수의 비트 셀들에 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>54. 제50항에 있어서, 상기 제1 워드 라인 및 상기 제2 워드 라인은 상기 복수의 비트 셀들에 제1 방향으로 걸쳐 있으며, 상기 장치는:상기 제1 비트 셀에 제2 방향으로 걸쳐 있는 제1 비트 라인 — 상기 제2 방향은 상기 제1 방향에 수직이며, 상기 제1 비트 라인은 상기 제1 금속층 내에 위치된 추가적인 와이어를 포함함 —; 및상기 제2 비트 셀에 상기 제2 방향으로 걸쳐 있는 제2 비트 라인 — 상기 제2 비트 라인은 상기 제2 금속층 내에 위치된 추가적인 제2 와이어를 포함함 —을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>55. 제50항에 있어서, 상기 제1 워드 라인 및 상기 제2 워드 라인에 결합된 워드 라인 로직 셀을 더 포함하며, 상기 워드 라인 로직 셀은 상기 제1 워드 라인과 상기 제2 워드 라인에 별개의 제어 신호들을 제공하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>56. 시스템으로서,집적 회로의 트랜지스터 영역;상기 트랜지스터 영역에 수직인 수직 차원에서 상기 트랜지스터 영역 위에 위치된 제1 금속층;상기 트랜지스터 영역에 수직인 상기 수직 차원에서 상기 트랜지스터 영역 아래에 위치된 제2 금속층;워드 라인 로직 회로;상기 워드 라인 로직 회로에 인접하여 위치된 메모리 셀들의 제1 뱅크;상기 워드 라인 로직 회로로부터 상기 제1 뱅크의 반대측 상에서 상기 제1 뱅크에 인접하여 위치된 메모리 셀들의 제2 뱅크;상기 워드 라인 로직 회로로부터 상기 제1 뱅크에서의 상기 메모리 셀들 내로 연장되는 제1 워드 라인 — 상기 제1 워드 라인은 상기 제1 금속층 내에 위치된 와이어를 포함하고, 상기 제1 금속층 내에 위치된 상기 와이어는 상기 제1 뱅크에서의 상기 메모리 셀들에 연결됨 —; 및상기 워드 라인 로직 회로로부터 상기 제2 뱅크에서의 상기 메모리 셀들 내로 연장되는 제2 워드 라인 — 상기 제2 워드 라인은 상기 제1 뱅크에서의 상기 메모리 셀들을 통과하고, 상기 제2 워드 라인은 상기 제2 금속층 내에 위치된 와이어를 포함하며, 상기 제2 금속층 내에 위치된 상기 와이어는 상기 제2 뱅크에서의 상기 메모리 셀들에 연결됨 —을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>57. 제56항에 있어서, 상기 제1 뱅크 및 상기 제2 뱅크에 인접하고 상기 제1 뱅크 및 상기 제2 뱅크의 길이에 걸쳐 있는 비트 라인 로직 회로를 더 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>58. 제57항에 있어서, 상기 워드 라인 로직 회로에 인접하여 위치된 메모리 셀들의 제3 뱅크; 및 상기 워드 라인 로직 회로로부터 상기 제3 뱅크의 반대측 상에서 상기 제3 뱅크에 인접하여 위치된 메모리 셀들의 제4 뱅크를 더 포함하며, 상기 제3 뱅크 및 상기 제4 뱅크는 상기 제1 뱅크 및 상기 제2 뱅크로부터의 상기 비트 라인 로직 회로의 반대측 상에서 상기 비트 라인 로직 회로에 인접한, 시스템.</claim></claimInfo><claimInfo><claim>59. 제58항에 있어서, 상기 워드 라인 로직 회로로부터 상기 제3 뱅크에서의 상기 메모리 셀들 내로 연장되는 제3 워드 라인 — 상기 제3 워드 라인은 상기 제1 금속층 내에 위치된 제3 와이어이고, 상기 제3 워드 라인은 상기 제3 뱅크에서의 상기 메모리 셀들에 연결됨 —; 및 상기 워드 라인 로직 회로로부터 상기 제4 뱅크에서의 상기 메모리 셀들 내로 연장되는 제4 워드 라인 — 상기 제4 워드 라인은 상기 제3 뱅크에서의 상기 메모리 셀들을 통과하고, 상기 제4 워드 라인은 상기 제2 금속층 내에 위치된 제4 와이어이며, 상기 제4 워드 라인은 상기 제4 뱅크에서의 상기 메모리 셀들에 연결됨 —을 더 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>60. 제56항에 있어서, 메모리 셀들의 상기 제1 뱅크 및 상기 제2 뱅크에 결합된 글로벌 제어 로직 회로를 더 포함하며, 상기 글로벌 제어 로직 회로는 하나 이상의 클록들 및 하나 이상의 디코더들을 포함하는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>NARAYAN, Sambasivan</engName><name>나라얀, 삼바시반</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>RAGHAVAN, Praveen</engName><name>라가반, 프라빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>ABU-RAHMA, Mohamed H.</engName><name>아부-라흐마, 모하메드 에이치.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>OLIVA, Antonietta</engName><name>올리바, 안토니에타</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>BHATIA, Ajay</engName><name>바티아, 아자이</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ***...</address><code> </code><country> </country><engName>NAZAR, Shahzad</engName><name>나자르, 샤자드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.21</priorityApplicationDate><priorityApplicationNumber>17/655,678</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.21</priorityApplicationDate><priorityApplicationNumber>17/655,699</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.21</priorityApplicationDate><priorityApplicationNumber>17/655,716</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-1-2024-1027733-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-1-2024-1027797-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-1-2024-1027829-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.27</receiptDate><receiptNumber>1-5-2024-0157361-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.02.14</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.04.10</receiptDate><receiptNumber>9-6-2025-0193460-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.21</receiptDate><receiptNumber>9-5-2025-1015326-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247031459.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9338c015289c613e26bce060c44eb1ec9e01be2a10e8cb063e2fbd6de976ad281df5c675dfd8ab40b01e112dad63dd0414717009119e337cb5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf361ad9284007f352ad8c83f7c993c0c91bb1246e2a348d45b57ed642edab9176fdb20328e99e3a0542da234c03617143a3c1163361c09344</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>