`timescale 1ns / 1ps

// Sincronizador e anti-ressalto da tecla Start.
// 1) Dois flip-flops em série sincronizam a tecla com o relógio de 100 MHz
//    (evitam a metaestabilidade, já que a tecla muda em qualquer instante).
// 2) A saída só muda depois de a entrada sincronizada se manter diferente dela durante
//    ESTAVEL ciclos seguidos; os ressaltos da tecla (mais curtos) são ignorados.
module Sincronizador #(
    parameter ESTAVEL = 1000000     // 10 ms a 100 MHz
    )(
    input Clock,
    input Entrada,
    output reg Saida = 1'b0
    );

     reg meta = 1'b0, sinc = 1'b0;  // cadeia de sincronização
     reg [31:0] contagem = 0;       // ciclos seguidos com sinc diferente de Saida

     always @(posedge Clock) begin
         meta <= Entrada;
         sinc <= meta;
         if (sinc == Saida)
             contagem <= 0;
         else if (contagem == ESTAVEL - 1) begin
             Saida <= sinc;
             contagem <= 0;
         end
         else
             contagem <= contagem + 1;
     end

endmodule
