# 数字电路与逻辑设计

## 第一章 数字技术基础

### 1.1 数制与编码

#### 1.1.1 数制

- 原码
- 反码
- 补码

#### 1.1.2 进制转换

- 非十进制→十进制
- 十进制→非十进制
  - 整数
  - 小数

#### 1.1.3 二进制编码

- 二进制编码
  - 自然码（8421码）：有权码
  - 循环码（格雷码——反射二进制编码、可靠性编码）：无权码
- 二-十进制编码（BCD码）
  - 8421BCD码
  - 2421BCD码
  - 余3BCD码
  - 格雷BCD码

### 1.2 逻辑代数基础

#### 1.2.3 逻辑代数的基本定律和基本规则

- 反演律（摩根定理）：$\overline{A+B}=\overline{A}\cdot\overline{B}$，$\overline{A\cdot B}=\overline{A}+\overline{B}$
- 反演规则 $\overline{F}$：$\cdot\leftrightarrow+$，$0\leftrightarrow 1$，原变量$\leftrightarrow$反变量
- 对偶规则 $F'$：$\cdot\leftrightarrow+$，$0\leftrightarrow 1$

#### 1.2.4 逻辑代数的常用公式

- 吸收律：$AB+\overline{A}C+BCDE=AB+\overline{A}C$

### 1.3 逻辑函数及其表示方法

#### 1.3.2 逻辑函数的表示方式

- 真值表
- 表达式
- 逻辑图
- 卡诺图

#### 1.3.3 逻辑函数的两种标准表达式

- 最小项：与项
  - 只有一个为1，其余为0
- 最大项：或项
  - 只有一个为0，其余为1
- 最小项表达式与最大项表达式互补（反演）

### 1.4 逻辑函数的简化

#### 1.4.1 代数简化法

- 合并项法
- 吸收法
- 消因子法
- 配项法

#### 1.4.2 卡诺图简化法

- n变量卡诺图有n个相邻（只有一个变量不同）
- 最小项：1；最大项：0；或与式填入取反
- 最简与或式：圈1；最简或与式：圈0
- 带约束项

## 第二章 逻辑门电路

| 双极型晶体管（TTL、ECL、I^2^L）         | MOS（NMOS、PMOS、CMOS） |
| --------------------------------------- | ----------------------- |
| 工作速度高、驱动能力强                  | 功耗低、集成度高        |
| 功耗大、集成度低                        | 工作速度略低            |
| 饱和区和截止区（ECL：浅截止区和放大区） | 截止区和可变电阻区      |

### 2.1 晶体管的开关特性

#### 2.1.2 双极型晶体三极管的开关特性

- $V_{O}=V_{CES}\approx0$
- $I_{CS}=\beta I_{BS}$
- 饱和深度$S=\frac{I_{B}}{I_{BS}}$

### 2.2 晶体三极管反相器

#### 2.2.2 反相器的（输出）负载能力

- 灌电流负载（低电平）
- 拉点流负载（高电平）

### 2.3 TTL集成逻辑门

#### 2.3.1 标准TTL与非门的电路结构和工作原理

- 推挽输出：阻抗低，带负载能力强，能提高工作速度，降低功耗；但不能并联
- 输入端接高电平或电源（R=0）：逻辑1；悬空（R=∞）：逻辑1

#### 2.3.2 TTL与非门的特性及参数

- 输入负载：上拉电阻、下拉电阻
- 扇出系数

#### 2.3.4 集电极开路门电路

- “线与”
- 上拉电阻
  - 高电平
  - 低电平：一个OC门饱和，其余截止；与（非）门一个输入电流，或（非）门与输入端个数相同

#### 2.3.5  三态门

- 输出端可直接相连，但只用一个为低阻，其余为高阻态
- 应用
  - 分时复用
  - 双向传输

#### 2.3.7 TTL的选用及应注意的问题

- 输出点不能直接接地或接电源
- 输入端一般不允许悬空
- 尖峰电流产生内部噪声，提高电流功率和增加退耦电容

### 2.4 ECL逻辑门

- 线或
- 工作速度快，驱动能力强
- 噪声容限小，抗干扰能力弱，功耗大

### 2.6 CMOS逻辑门

#### 2.6.6 CMOS漏极开路与非门电路（OD与非门）

- “线与”

#### 2.6.7 CMOS传输门及模拟开关

- 可以传输连续变化的模拟信号

#### 2.6.9 CMOS逻辑门特点及应用

- 输入电流基本为0，输入端对电阻没有限制，但不能悬空
- 扇出系数很大，但负载能力有限，外加CMOS驱动器才能驱动纯电阻负载或TTL门电路
- 传输延迟大，原因：高输入阻抗及寄生电容和负载电容
- 拴锁现象
- 静电防护，输入端串接保护电阻，限制震荡脉冲
- 静态功耗低，动态功耗大

### 2.7 逻辑电平及逻辑电平转换

- 使用相同电源且驱动电流满足要求时，CMOS可以直接驱动TTL门
- TTL门不能直接驱动CMOS门，需要接一上拉电阻提升TTL门输出的最低高电平

## 第三章 组合电路的分析与设计

### 3.1 组合逻辑电路的特点

- 由逻辑门组成，没有记忆元件

### 3.3 小规模组合逻辑电路（SSI）的设计

- SSI（逻辑门数最少），MSI、LSI（集成块数最少）
- 步骤
  - 列真值表
  - 写表达式
  - 化简与变换
  - 画逻辑图

#### 3.3.2 逻辑函数的两级门实现

- 双轨输入
- 最简与或式：两级与非门
- 最简或与式：两级或非门

#### 3.3.3 逻辑函数的三级门实现

- 单轨输入
- 阻塞逻辑

#### 3.3.4 组合电路实际设计中的几个问题

- 多输出函数的设计：公用圈
- 采用SSI芯片
- 指定门类型

#### 3.3.5 组合电路设计实例

- 半加器：没有低位来的进位
- 全加器

### 3.4 组合逻辑电路的冒险

#### 3.4.1 逻辑冒险与消除方法

- 单变量
- 偏1型冒险：稳态为1，瞬变为0；偏0型冒险
- 添加冗余项、冗余圈
  - 代数法：不能化简表达式
  - 卡诺图法：只能用于两级电路

#### 3.4.2 功能冒险与消除方法

- 多变量
- 变化前后函数值相同
- $2^{p}$个之中既有0又有1
- 加选通脉冲
- 滤波电容（会使输出波形变形）

### 3.5 常用的中规模组合逻辑电路与应用

#### 3.5.1 集成数码比较器（4位比较器74LS85）

- 从高位开始比较
- 若两数相等，结果与级联输入相同
- 功能拓展
  - 单片拓展（：$G'$、$S'$作为最低为比较输入端
  - 多片拓展：串行级联、并行级联
- 应用：四舍五入电路

#### 3.5.2 编码器与优先编码器

- 二-十进制编码器：只允许一条输入线有信号
- 优先编码器（74148——8-3编码器）
- 功能拓展
  - 16-4编码器

#### 3.5.3 译码器

- 二进制译码器（74LS138）
  - 功能拓展：串行拓展、并行拓展
  - 应用：用于存储器、数据分配器、函数发生器
- 二-十进制译码器（4线-10线）
- 数字显示译码器

#### 3.5.4 数据选择器（74LS151——8选1、74LS153——双4选1）

- 功能拓展

  - 使能端拓展
  - 级联拓展（3双4选1→16选1）

- 应用

  - 并-串转换电路

  - 函数发生器

  - | 数据选择器           | 译码器                               |
    | -------------------- | ------------------------------------ |
    | 变量数能大于输入端数 | 变量数不能大于输入端数（没有外加门） |
    | 只能实现一个函数     | 可实现多个函数                       |

#### 3.5.5 数据分配器（74LS155——双1-4、）

- 数据分配器 = 译码器 + 数据端
- 功能拓展
  - 使能端拓展（1-8）
- 应用
  - 译码器
  - 多路分配器

#### 3.5.6 奇偶校验与可靠性编码

- 奇校验：奇数个1异或为1
- 汉明码：检错 + 纠错

#### 3.5.7 运算电路

- 加法器
  - 串行进位加法器
  - 超前进位加法器
- 减法器
  - 全减器





