module M3_data_ram (
    input  I_clk        ,
    input  I_rstn       ,
    input  I_rd_adr_1[6],
    input  I_wr_adr[6]  ,
    input  I_din[32]    ,
    input  I_we         ,
    input  I_be[4]      ,
    output O_dout_1[32] 
);


endmodule
