学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 11 月 2 日


## 1 实验原理

### 1.1 多路选择器
多路选择器根据控制信号 s，在四个输入 I0~I3 中选择一个到输出端。4 选 1 多路选择器原理图如下：
![image.png](./assets/1604912089915-c380684a-ea38-46ea-8daf-2e5888aaf837.png)
当输入 I0~I3 不止一位时，可以相应拓展。如下是 4 位 4 选 1 多路选择器的原理图：
![image.png](./assets/1604912150008-20330f95-1482-41c8-a83a-49c81677d523.png)

### 1.2 动态扫描显示
![image.png](./assets/1604912307042-d26b42ca-89a2-4516-ac3f-ed503fb48fcf.png)
核心是时序电路转化为组合电路。<br />由板载时钟 clk(100MHz) 作为计数器时钟，分频后的高两位信号（clk_div[18:17]）作为扫描控制信号，输入2-4译码器控制哪个数码管显示（位选择），同时输入4选1多路复用器选择需要显示哪个数据（段码选择）。

通用计数分频模块设计参见 2.2 节中的 `clkdiv` 模块；按键数据输入模块参见 2.2 节中的 `CreateNumber` 模块。


### 1.3 按键去抖动处理
![image.png](./assets/1604912393198-74301054-eded-4c27-8526-76bb91a8b80b.png)
抖动原因：按键按下或放开时，存在机械震动。按键去抖动方法：延时，以避开机械抖动。

防抖动模块设计参见 2.2 节中的 `pbdebounce` 模块。


## 2 实验步骤与结果

### 2.1 数据选择器设计
新建工程 Mux4to1，新建 Schematic 文件 Mux4to1，绘制原理图如下：
![image.png](./assets/1604904982097-694c0ef2-6d5a-4a57-85d9-1e062b64b8aa.png)
双击 Check Design Rules 检查错误，无错误后双击 Create Schematic Symbol 生成模块的逻辑符号图文件（位于工程根目录）。<br />新建工程 Mux4to1b4_sch，新建 Schematic 文件 Mux4to1b4，绘制原理图如下：
![image.png](./assets/1604905369055-3cf36dde-de23-4aea-b892-4822382be6de.png)
同样，双击 Check Design Rules 检查错误，无错误后双击 Create Schematic Symbol 生成模块的逻辑符号图文件（位于工程根目录）。<br />对模块进行仿真，设计激励代码如下：
```verilog
	integer i;
      initial begin
			I0 = 1;
			I1 = 2;
			I2 = 4;
			I3 = 8;
			
			for(i=0; i<=3; i=i+1) begin
				s = i;
				#50;
			end
		end
```
得到的波形图如下图所示：
![image.png](./assets/1604906426962-1efbdda8-1786-4951-b0f3-9ed170faac8d.png)
即，对于控制信号 s 分别为 00, 01, 10, 11 时，输出分别为 I0, I1, I2, I3 的输入，符合多路选择器的设计思路。


### 2.2 计分板应用设计
新建工程 ScoreBoard。<br />新建 Verilog Module 文件 clkdiv，编写代码如下：
```verilog
module clkdiv(	input clk,
					input rst,
					output reg[31:0]clkdiv
    );

	always @ (posedge clk or posedge rst) begin
		if (rst) clkdiv <= 0;
		else clkdiv <= clkdiv + 1'b1;
	end

endmodule
```
新建 Verilog Module 文件 pbdebounce，编写代码如下：
```verilog
module pbdebounce(
		input wire clk_1ms,
		input wire button,
		output reg pbreg
    );
	 
	reg [7:0] pbshift;
	 
	always @ (posedge clk_1ms) begin
		pbshift = pbshift<<1;
		pbshift[0] = button;
		if(pbshift == 8'b0) pbreg = 0;
		if(pbshift == 8'hFF) pbreg = 1;
	end

endmodule
```
新建 Verilog Module 文件 CreateNumber，编写代码如下：
```verilog
module CreateNumber(
	input wire clk,
	input wire [3:0] btn,
	output reg [15:0] num
    );
	 
	 wire [3:0] A, B, C, D;
	 wire [3:0] temp_btn;
	 
	 initial num<=16'b0001001000110100;
	 
	 assign A = num[3:0] + 1'b1;
	 assign B = num[7:4] + 1'b1;
	 assign C = num[11:8] + 1'b1;
	 assign D = num[15:12] + 1'b1;
	 
	 pbdebounce p0(.clk_1ms(clk), .button(btn[0]), .pbreg(temp_btn[0]));
	 pbdebounce p1(.clk_1ms(clk), .button(btn[1]), .pbreg(temp_btn[1]));
	 pbdebounce p2(.clk_1ms(clk), .button(btn[2]), .pbreg(temp_btn[2]));
	 pbdebounce p3(.clk_1ms(clk), .button(btn[3]), .pbreg(temp_btn[3]));

	 always@(posedge temp_btn[0]) num[3:0]<=A;
	 always@(posedge temp_btn[1]) num[7:4]<=B;
	 always@(posedge temp_btn[2]) num[11:8]<=C;
	 always@(posedge temp_btn[3]) num[15:12]<=D;
	 
endmodule
```
上述三个文件，Check Syntax 无误后 Creat Schematic Symbol 生成逻辑符号。
![image.png](./assets/1604910140269-67abe608-4e5a-449b-a372-8809396bde9a.png)
新建 Schematic 文件 ScoreBoard，绘制原理图如下：
![image.png](./assets/1604910919626-73c091bf-6b90-475e-936e-e223f631e1ec.png)
UCF 引脚定义：
```verilog
NET "clk_100mhz"	LOC=AC18		| IOSTANDARD=LVCMOS18;
NET "RSTN"				LOC = AF10  | IOSTANDARD = LVCMOS15;

NET "SW[0]"				LOC = AA10  | IOSTANDARD = LVCMOS15;#POINT
NET "SW[1]"				LOC = AB10  | IOSTANDARD = LVCMOS15;
NET "SW[2]"				LOC = AA13  | IOSTANDARD = LVCMOS15;
NET "SW[3]"				LOC = AA12  | IOSTANDARD = LVCMOS15;

NET "SW[4]"				LOC = Y13   | IOSTANDARD = LVCMOS15;#LES
NET "SW[5]"				LOC = Y12   | IOSTANDARD = LVCMOS15;
NET "SW[6]"				LOC = AD11  | IOSTANDARD = LVCMOS15;
NET "SW[7]"				LOC = AD10  | IOSTANDARD = LVCMOS15;               		

NET "SEGMENT[0]"		LOC = AB22      | IOSTANDARD = LVCMOS33;#a~g
NET "SEGMENT[1]" 		LOC = AD24		 	| IOSTANDARD = LVCMOS33;
NET "SEGMENT[2]" 		LOC = AD23			| IOSTANDARD = LVCMOS33;
NET "SEGMENT[3]" 		LOC = Y21		 		| IOSTANDARD = LVCMOS33;
NET "SEGMENT[4]" 		LOC = W20		 		| IOSTANDARD = LVCMOS33;
NET "SEGMENT[5]" 		LOC = AC24		 	| IOSTANDARD = LVCMOS33;
NET "SEGMENT[6]" 		LOC = AC23		 	| IOSTANDARD = LVCMOS33;
NET "SEGMENT[7]" 		LOC = AA22		 	| IOSTANDARD = LVCMOS33;#point

NET "AN[3]" 			LOC = AC22      	| IOSTANDARD = LVCMOS33;
NET "AN[2]" 			LOC = AB21      	| IOSTANDARD = LVCMOS33;
NET "AN[1]" 			LOC = AC21      	| IOSTANDARD = LVCMOS33;
NET "AN[0]" 			LOC = AD21      	| IOSTANDARD = LVCMOS33;

NET "btn[3]"	LOC = V18   |	IOSTANDARD = LVCMOS18;
NET "btn[2]"	LOC = V19   |	IOSTANDARD = LVCMOS18;
NET "btn[1]"	LOC = V14   |	IOSTANDARD = LVCMOS18;
NET "btn[0]"	LOC = W14   |	IOSTANDARD = LVCMOS18;

NET "K_ROW" 	LOC = V17    | IOSTANDARD = LVCMOS18;
NET "BN"			LOC = AF13   | IOSTANDARD = LVCMOS15;
```
下载到 SWORD 板上进行验证：
![image.png](./assets/1604911106152-7ec77832-be92-45e9-b12a-4889dad41fc4.png)
![image.png](./assets/1604910636595-15167e9a-5f53-4a2b-8581-e0816514ab8c.png)
如图，按下红色框中的四个按钮，每次分别可以使得四个七段数码管示数 +1。
![image.png](./assets/1604910795889-2d36d516-240f-4ae3-8e85-be80d90dff6f.png)
如图，测试了开关控制数码管的显示与否以及小数点的显示与否。
![image.png](./assets/1604910813985-a1bdbda8-9804-435d-a56d-d47b43b84672.png)
如图，测试了 BN 开关打开时，按钮无效。

上述实验结果证明，我们的设计达成了实验目的。


## 3 讨论与心得
本次实验相较以往更加复杂。但是本实验也更好地帮助我理解了多路选择器的设计和应用。在本实验中，我们使用了 Verilog 编程和 Schematic 绘图结合的方式来实现，也是一个更新的体验。<br />本次实验中，我们尝试了自己编写激励代码，并且成功地对多路选择器作了测试。本次试验整体过程比较顺利，没有遇到什么问题。
