/***************************************************************************
 *     Copyright (c) 1999-2009, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: $
 * $brcm_Revision: $
 * $brcm_Date: $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Tue Nov 17 17:09:26 2009
 *                 MD5 Checksum         c5a869a181cd53ce96d34b0e7ab357f3
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: $
 * 
 ***************************************************************************/

#ifndef BCHP_AVLINK_CSR_H__
#define BCHP_AVLINK_CSR_H__

/***************************************************************************
 *AVLINK_CSR - AVLINK CSR Registers
 ***************************************************************************/
#define BCHP_AVLINK_CSR_ASY_AT_RETRY             0x0048a000 /* Asynchronous Tx Retry Register */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET           0x0048a004 /* Interrupt Enable Set Register */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR           0x0048a008 /* Interrupt Enable Clear Register */
#define BCHP_AVLINK_CSR_TX_ACK_CTRL              0x0048a00c /* Tx Acknowledge Control Register */
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL        0x0048a010 /* Cycle Start Speed Control Register */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT            0x0048a018 /* Self ID Count Register */
#define BCHP_AVLINK_CSR_IRM_ID_REG               0x0048a01c /* IRM ID Register */
#define BCHP_AVLINK_CSR_CH_RX_HI_SET             0x0048a020 /* Channel Receieve Hi Set Register */
#define BCHP_AVLINK_CSR_CH_RX_HI_CLR             0x0048a024 /* Channel Receieve Hi Clear Register */
#define BCHP_AVLINK_CSR_CH_RX_LO_SET             0x0048a028 /* Channel Receieve Lo Set Register */
#define BCHP_AVLINK_CSR_CH_RX_LO_CLR             0x0048a02c /* Channel Receieve Lo Clear Register */
#define BCHP_AVLINK_CSR_INT_EVENT_SET            0x0048a030 /* Interrupt Event Set Register */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR            0x0048a034 /* Interrupt Event Clear Register */
#define BCHP_AVLINK_CSR_INTR_MASK                0x0048a038 /* Interrupt Mask Register */
#define BCHP_AVLINK_CSR_NMI_MASK                 0x0048a03c /* NMI Mask Register */
#define BCHP_AVLINK_CSR_FAIRNESS_CTRL            0x0048a040 /* Fairness Control Register */
#define BCHP_AVLINK_CSR_PING_COUNT_REG           0x0048a044 /* Ping Count Register */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET            0x0048a048 /* Link Control Set Register */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR            0x0048a04c /* Link Control Clear Register */
#define BCHP_AVLINK_CSR_NODE_ID                  0x0048a050 /* Node ID Register */
#define BCHP_AVLINK_CSR_PHY_CTRL                 0x0048a054 /* PHY Control Register */
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER            0x0048a058 /* Isochronous Cycle Timer Register */
#define BCHP_AVLINK_CSR_BUS_TIME                 0x0048a05c /* Bus Time Register */

/***************************************************************************
 *ASY_AT_RETRY - Asynchronous Tx Retry Register
 ***************************************************************************/
/* AVLINK_CSR :: ASY_AT_RETRY :: asy_Second_Limit [31:29] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asy_Second_Limit_MASK         0xe0000000
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asy_Second_Limit_SHIFT        29

/* AVLINK_CSR :: ASY_AT_RETRY :: asy_Cycle_Limit [28:16] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asy_Cycle_Limit_MASK          0x1fff0000
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asy_Cycle_Limit_SHIFT         16

/* AVLINK_CSR :: ASY_AT_RETRY :: reserved0 [15:12] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_reserved0_MASK                0x0000f000
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_reserved0_SHIFT               12

/* AVLINK_CSR :: ASY_AT_RETRY :: asyZ_Retry_Count_Limit [11:08] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyZ_Retry_Count_Limit_MASK   0x00000f00
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyZ_Retry_Count_Limit_SHIFT  8

/* AVLINK_CSR :: ASY_AT_RETRY :: asyY_Retry_Count_Limit [07:04] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyY_Retry_Count_Limit_MASK   0x000000f0
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyY_Retry_Count_Limit_SHIFT  4

/* AVLINK_CSR :: ASY_AT_RETRY :: asyX_Retry_Count_Limit [03:00] */
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyX_Retry_Count_Limit_MASK   0x0000000f
#define BCHP_AVLINK_CSR_ASY_AT_RETRY_asyX_Retry_Count_Limit_SHIFT  0

/***************************************************************************
 *INT_ENABLE_SET - Interrupt Enable Set Register
 ***************************************************************************/
/* AVLINK_CSR :: INT_ENABLE_SET :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_at_Resp_Complete_MASK       0x80000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_at_Resp_Complete_SHIFT      31

/* AVLINK_CSR :: INT_ENABLE_SET :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_at_Req_Complete_MASK        0x40000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_at_Req_Complete_SHIFT       30

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved0_MASK              0x30000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved0_SHIFT             28

/* AVLINK_CSR :: INT_ENABLE_SET :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_it_Complete_MASK            0x08000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_it_Complete_SHIFT           27

/* AVLINK_CSR :: INT_ENABLE_SET :: AT_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_AT_Resp_TCode_Err_MASK      0x04000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_AT_Resp_TCode_Err_SHIFT     26

/* AVLINK_CSR :: INT_ENABLE_SET :: AT_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_AT_Req_TCode_Err_MASK       0x02000000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_AT_Req_TCode_Err_SHIFT      25

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved1_MASK              0x01800000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved1_SHIFT             23

/* AVLINK_CSR :: INT_ENABLE_SET :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_it_TCode_Err_MASK           0x00400000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_it_TCode_Err_SHIFT          22

/* AVLINK_CSR :: INT_ENABLE_SET :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Data_Invalid_MASK     0x00200000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Data_Invalid_SHIFT    21

/* AVLINK_CSR :: INT_ENABLE_SET :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_self_ID_Complete_MASK       0x00100000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_self_ID_Complete_SHIFT      20

/* AVLINK_CSR :: INT_ENABLE_SET :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_ack_Missing_MASK            0x00080000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_ack_Missing_SHIFT           19

/* AVLINK_CSR :: INT_ENABLE_SET :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_asy_Resp_Retry_Exceeded_MASK 0x00040000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_asy_Resp_Retry_Exceeded_SHIFT 18

/* AVLINK_CSR :: INT_ENABLE_SET :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_asy_Req_Retry_Exceeded_MASK 0x00020000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_asy_Req_Retry_Exceeded_SHIFT 17

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved2_MASK              0x00010000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved2_SHIFT             16

/* AVLINK_CSR :: INT_ENABLE_SET :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_phy_Interrupt_MASK          0x00008000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_phy_Interrupt_SHIFT         15

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved3_MASK              0x00004000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved3_SHIFT             14

/* AVLINK_CSR :: INT_ENABLE_SET :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_rx_TCode_Err_MASK           0x00002000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_rx_TCode_Err_SHIFT          13

/* AVLINK_CSR :: INT_ENABLE_SET :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_data_CRC_Err_MASK           0x00001000
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_data_CRC_Err_SHIFT          12

/* AVLINK_CSR :: INT_ENABLE_SET :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_hdr_CRC_Err_MASK            0x00000800
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_hdr_CRC_Err_SHIFT           11

/* AVLINK_CSR :: INT_ENABLE_SET :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_phy_Reg_Rcvd_MASK           0x00000400
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_phy_Reg_Rcvd_SHIFT          10

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved4_MASK              0x00000200
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved4_SHIFT             9

/* AVLINK_CSR :: INT_ENABLE_SET :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_bus_Reset_Int_MASK          0x00000100
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_bus_Reset_Int_SHIFT         8

/* AVLINK_CSR :: INT_ENABLE_SET :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved5_MASK              0x000000c0
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_reserved5_SHIFT             6

/* AVLINK_CSR :: INT_ENABLE_SET :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Lost_MASK             0x00000020
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Lost_SHIFT            5

/* AVLINK_CSR :: INT_ENABLE_SET :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cyc_Synch_Interrupt_MASK    0x00000010
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cyc_Synch_Interrupt_SHIFT   4

/* AVLINK_CSR :: INT_ENABLE_SET :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_sub_Action_Gap_MASK         0x00000008
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_sub_Action_Gap_SHIFT        3

/* AVLINK_CSR :: INT_ENABLE_SET :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_arb_Reset_Gap_MASK          0x00000004
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_arb_Reset_Gap_SHIFT         2

/* AVLINK_CSR :: INT_ENABLE_SET :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Too_Long_MASK         0x00000002
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_cycle_Too_Long_SHIFT        1

/* AVLINK_CSR :: INT_ENABLE_SET :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_command_Rst_MASK            0x00000001
#define BCHP_AVLINK_CSR_INT_ENABLE_SET_command_Rst_SHIFT           0

/***************************************************************************
 *INT_ENABLE_CLR - Interrupt Enable Clear Register
 ***************************************************************************/
/* AVLINK_CSR :: INT_ENABLE_CLR :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_at_Resp_Complete_MASK       0x80000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_at_Resp_Complete_SHIFT      31

/* AVLINK_CSR :: INT_ENABLE_CLR :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_at_Req_Complete_MASK        0x40000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_at_Req_Complete_SHIFT       30

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved0_MASK              0x30000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved0_SHIFT             28

/* AVLINK_CSR :: INT_ENABLE_CLR :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_it_Complete_MASK            0x08000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_it_Complete_SHIFT           27

/* AVLINK_CSR :: INT_ENABLE_CLR :: AT_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_AT_Resp_TCode_Err_MASK      0x04000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_AT_Resp_TCode_Err_SHIFT     26

/* AVLINK_CSR :: INT_ENABLE_CLR :: AT_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_AT_Req_TCode_Err_MASK       0x02000000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_AT_Req_TCode_Err_SHIFT      25

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved1_MASK              0x01800000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved1_SHIFT             23

/* AVLINK_CSR :: INT_ENABLE_CLR :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_it_TCode_Err_MASK           0x00400000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_it_TCode_Err_SHIFT          22

/* AVLINK_CSR :: INT_ENABLE_CLR :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Data_Invalid_MASK     0x00200000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Data_Invalid_SHIFT    21

/* AVLINK_CSR :: INT_ENABLE_CLR :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_self_ID_Complete_MASK       0x00100000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_self_ID_Complete_SHIFT      20

/* AVLINK_CSR :: INT_ENABLE_CLR :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_ack_Missing_MASK            0x00080000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_ack_Missing_SHIFT           19

/* AVLINK_CSR :: INT_ENABLE_CLR :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_asy_Resp_Retry_Exceeded_MASK 0x00040000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_asy_Resp_Retry_Exceeded_SHIFT 18

/* AVLINK_CSR :: INT_ENABLE_CLR :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_asy_Req_Retry_Exceeded_MASK 0x00020000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_asy_Req_Retry_Exceeded_SHIFT 17

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved2_MASK              0x00010000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved2_SHIFT             16

/* AVLINK_CSR :: INT_ENABLE_CLR :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_phy_Interrupt_MASK          0x00008000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_phy_Interrupt_SHIFT         15

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved3_MASK              0x00004000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved3_SHIFT             14

/* AVLINK_CSR :: INT_ENABLE_CLR :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_rx_TCode_Err_MASK           0x00002000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_rx_TCode_Err_SHIFT          13

/* AVLINK_CSR :: INT_ENABLE_CLR :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_data_CRC_Err_MASK           0x00001000
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_data_CRC_Err_SHIFT          12

/* AVLINK_CSR :: INT_ENABLE_CLR :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_hdr_CRC_Err_MASK            0x00000800
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_hdr_CRC_Err_SHIFT           11

/* AVLINK_CSR :: INT_ENABLE_CLR :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_phy_Reg_Rcvd_MASK           0x00000400
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_phy_Reg_Rcvd_SHIFT          10

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved4_MASK              0x00000200
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved4_SHIFT             9

/* AVLINK_CSR :: INT_ENABLE_CLR :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_bus_Reset_Int_MASK          0x00000100
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_bus_Reset_Int_SHIFT         8

/* AVLINK_CSR :: INT_ENABLE_CLR :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved5_MASK              0x000000c0
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_reserved5_SHIFT             6

/* AVLINK_CSR :: INT_ENABLE_CLR :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Lost_MASK             0x00000020
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Lost_SHIFT            5

/* AVLINK_CSR :: INT_ENABLE_CLR :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cyc_Synch_Interrupt_MASK    0x00000010
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cyc_Synch_Interrupt_SHIFT   4

/* AVLINK_CSR :: INT_ENABLE_CLR :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_sub_Action_Gap_MASK         0x00000008
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_sub_Action_Gap_SHIFT        3

/* AVLINK_CSR :: INT_ENABLE_CLR :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_arb_Reset_Gap_MASK          0x00000004
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_arb_Reset_Gap_SHIFT         2

/* AVLINK_CSR :: INT_ENABLE_CLR :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Too_Long_MASK         0x00000002
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_cycle_Too_Long_SHIFT        1

/* AVLINK_CSR :: INT_ENABLE_CLR :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_command_Rst_MASK            0x00000001
#define BCHP_AVLINK_CSR_INT_ENABLE_CLR_command_Rst_SHIFT           0

/***************************************************************************
 *TX_ACK_CTRL - Tx Acknowledge Control Register
 ***************************************************************************/
/* AVLINK_CSR :: TX_ACK_CTRL :: ext_Ack_Code_En [31:31] */
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_ext_Ack_Code_En_MASK           0x80000000
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_ext_Ack_Code_En_SHIFT          31

/* AVLINK_CSR :: TX_ACK_CTRL :: reserved0 [30:28] */
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_reserved0_MASK                 0x70000000
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_reserved0_SHIFT                28

/* AVLINK_CSR :: TX_ACK_CTRL :: ext_Ack_Code [27:24] */
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_ext_Ack_Code_MASK              0x0f000000
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_ext_Ack_Code_SHIFT             24

/* AVLINK_CSR :: TX_ACK_CTRL :: reserved1 [23:00] */
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_reserved1_MASK                 0x00ffffff
#define BCHP_AVLINK_CSR_TX_ACK_CTRL_reserved1_SHIFT                0

/***************************************************************************
 *CYC_STRT_SPD_CTRL - Cycle Start Speed Control Register
 ***************************************************************************/
/* AVLINK_CSR :: CYC_STRT_SPD_CTRL :: Cyc_Strt_Tx_Spd [31:28] */
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_Cyc_Strt_Tx_Spd_MASK     0xf0000000
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_Cyc_Strt_Tx_Spd_SHIFT    28

/* AVLINK_CSR :: CYC_STRT_SPD_CTRL :: Cyc_Strt_Rx_Spd [27:24] */
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_Cyc_Strt_Rx_Spd_MASK     0x0f000000
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_Cyc_Strt_Rx_Spd_SHIFT    24

/* AVLINK_CSR :: CYC_STRT_SPD_CTRL :: reserved0 [23:00] */
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_reserved0_MASK           0x00ffffff
#define BCHP_AVLINK_CSR_CYC_STRT_SPD_CTRL_reserved0_SHIFT          0

/***************************************************************************
 *SELF_ID_COUNT - Self ID Count Register
 ***************************************************************************/
/* AVLINK_CSR :: SELF_ID_COUNT :: Self_ID_Error [31:31] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_Self_ID_Error_MASK           0x80000000
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_Self_ID_Error_SHIFT          31

/* AVLINK_CSR :: SELF_ID_COUNT :: reserved0 [30:24] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved0_MASK               0x7f000000
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved0_SHIFT              24

/* AVLINK_CSR :: SELF_ID_COUNT :: Self_ID_Generation [23:16] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_Self_ID_Generation_MASK      0x00ff0000
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_Self_ID_Generation_SHIFT     16

/* AVLINK_CSR :: SELF_ID_COUNT :: reserved1 [15:13] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved1_MASK               0x0000e000
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved1_SHIFT              13

/* AVLINK_CSR :: SELF_ID_COUNT :: self_ID_Size [12:02] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_self_ID_Size_MASK            0x00001ffc
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_self_ID_Size_SHIFT           2

/* AVLINK_CSR :: SELF_ID_COUNT :: reserved2 [01:00] */
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved2_MASK               0x00000003
#define BCHP_AVLINK_CSR_SELF_ID_COUNT_reserved2_SHIFT              0

/***************************************************************************
 *IRM_ID_REG - IRM ID Register
 ***************************************************************************/
/* AVLINK_CSR :: IRM_ID_REG :: reserved0 [31:08] */
#define BCHP_AVLINK_CSR_IRM_ID_REG_reserved0_MASK                  0xffffff00
#define BCHP_AVLINK_CSR_IRM_ID_REG_reserved0_SHIFT                 8

/* AVLINK_CSR :: IRM_ID_REG :: irm_ID_Valid [07:07] */
#define BCHP_AVLINK_CSR_IRM_ID_REG_irm_ID_Valid_MASK               0x00000080
#define BCHP_AVLINK_CSR_IRM_ID_REG_irm_ID_Valid_SHIFT              7

/* AVLINK_CSR :: IRM_ID_REG :: reserved1 [06:06] */
#define BCHP_AVLINK_CSR_IRM_ID_REG_reserved1_MASK                  0x00000040
#define BCHP_AVLINK_CSR_IRM_ID_REG_reserved1_SHIFT                 6

/* AVLINK_CSR :: IRM_ID_REG :: irm_ID [05:00] */
#define BCHP_AVLINK_CSR_IRM_ID_REG_irm_ID_MASK                     0x0000003f
#define BCHP_AVLINK_CSR_IRM_ID_REG_irm_ID_SHIFT                    0

/***************************************************************************
 *CH_RX_HI_SET - Channel Receieve Hi Set Register
 ***************************************************************************/
/* AVLINK_CSR :: CH_RX_HI_SET :: Channel_Receive [31:00] */
#define BCHP_AVLINK_CSR_CH_RX_HI_SET_Channel_Receive_MASK          0xffffffff
#define BCHP_AVLINK_CSR_CH_RX_HI_SET_Channel_Receive_SHIFT         0

/***************************************************************************
 *CH_RX_HI_CLR - Channel Receieve Hi Clear Register
 ***************************************************************************/
/* AVLINK_CSR :: CH_RX_HI_CLR :: Channel_Receive [31:00] */
#define BCHP_AVLINK_CSR_CH_RX_HI_CLR_Channel_Receive_MASK          0xffffffff
#define BCHP_AVLINK_CSR_CH_RX_HI_CLR_Channel_Receive_SHIFT         0

/***************************************************************************
 *CH_RX_LO_SET - Channel Receieve Lo Set Register
 ***************************************************************************/
/* AVLINK_CSR :: CH_RX_LO_SET :: Channel_Receive [31:00] */
#define BCHP_AVLINK_CSR_CH_RX_LO_SET_Channel_Receive_MASK          0xffffffff
#define BCHP_AVLINK_CSR_CH_RX_LO_SET_Channel_Receive_SHIFT         0

/***************************************************************************
 *CH_RX_LO_CLR - Channel Receieve Lo Clear Register
 ***************************************************************************/
/* AVLINK_CSR :: CH_RX_LO_CLR :: Channel_Receive [31:00] */
#define BCHP_AVLINK_CSR_CH_RX_LO_CLR_Channel_Receive_MASK          0xffffffff
#define BCHP_AVLINK_CSR_CH_RX_LO_CLR_Channel_Receive_SHIFT         0

/***************************************************************************
 *INT_EVENT_SET - Interrupt Event Set Register
 ***************************************************************************/
/* AVLINK_CSR :: INT_EVENT_SET :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_at_Resp_Complete_MASK        0x80000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_at_Resp_Complete_SHIFT       31

/* AVLINK_CSR :: INT_EVENT_SET :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_at_Req_Complete_MASK         0x40000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_at_Req_Complete_SHIFT        30

/* AVLINK_CSR :: INT_EVENT_SET :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved0_MASK               0x30000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved0_SHIFT              28

/* AVLINK_CSR :: INT_EVENT_SET :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_it_Complete_MASK             0x08000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_it_Complete_SHIFT            27

/* AVLINK_CSR :: INT_EVENT_SET :: AT_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_AT_Resp_TCode_Err_MASK       0x04000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_AT_Resp_TCode_Err_SHIFT      26

/* AVLINK_CSR :: INT_EVENT_SET :: AT_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_AT_Req_TCode_Err_MASK        0x02000000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_AT_Req_TCode_Err_SHIFT       25

/* AVLINK_CSR :: INT_EVENT_SET :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved1_MASK               0x01800000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved1_SHIFT              23

/* AVLINK_CSR :: INT_EVENT_SET :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_it_TCode_Err_MASK            0x00400000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_it_TCode_Err_SHIFT           22

/* AVLINK_CSR :: INT_EVENT_SET :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Data_Invalid_MASK      0x00200000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Data_Invalid_SHIFT     21

/* AVLINK_CSR :: INT_EVENT_SET :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_self_ID_Complete_MASK        0x00100000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_self_ID_Complete_SHIFT       20

/* AVLINK_CSR :: INT_EVENT_SET :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_ack_Missing_MASK             0x00080000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_ack_Missing_SHIFT            19

/* AVLINK_CSR :: INT_EVENT_SET :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_asy_Resp_Retry_Exceeded_MASK 0x00040000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_asy_Resp_Retry_Exceeded_SHIFT 18

/* AVLINK_CSR :: INT_EVENT_SET :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_asy_Req_Retry_Exceeded_MASK  0x00020000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_asy_Req_Retry_Exceeded_SHIFT 17

/* AVLINK_CSR :: INT_EVENT_SET :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved2_MASK               0x00010000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved2_SHIFT              16

/* AVLINK_CSR :: INT_EVENT_SET :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_phy_Interrupt_MASK           0x00008000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_phy_Interrupt_SHIFT          15

/* AVLINK_CSR :: INT_EVENT_SET :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved3_MASK               0x00004000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved3_SHIFT              14

/* AVLINK_CSR :: INT_EVENT_SET :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_rx_TCode_Err_MASK            0x00002000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_rx_TCode_Err_SHIFT           13

/* AVLINK_CSR :: INT_EVENT_SET :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_data_CRC_Err_MASK            0x00001000
#define BCHP_AVLINK_CSR_INT_EVENT_SET_data_CRC_Err_SHIFT           12

/* AVLINK_CSR :: INT_EVENT_SET :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_hdr_CRC_Err_MASK             0x00000800
#define BCHP_AVLINK_CSR_INT_EVENT_SET_hdr_CRC_Err_SHIFT            11

/* AVLINK_CSR :: INT_EVENT_SET :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_phy_Reg_Rcvd_MASK            0x00000400
#define BCHP_AVLINK_CSR_INT_EVENT_SET_phy_Reg_Rcvd_SHIFT           10

/* AVLINK_CSR :: INT_EVENT_SET :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved4_MASK               0x00000200
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved4_SHIFT              9

/* AVLINK_CSR :: INT_EVENT_SET :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_bus_Reset_Int_MASK           0x00000100
#define BCHP_AVLINK_CSR_INT_EVENT_SET_bus_Reset_Int_SHIFT          8

/* AVLINK_CSR :: INT_EVENT_SET :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved5_MASK               0x000000c0
#define BCHP_AVLINK_CSR_INT_EVENT_SET_reserved5_SHIFT              6

/* AVLINK_CSR :: INT_EVENT_SET :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Lost_MASK              0x00000020
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Lost_SHIFT             5

/* AVLINK_CSR :: INT_EVENT_SET :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cyc_Synch_Interrupt_MASK     0x00000010
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cyc_Synch_Interrupt_SHIFT    4

/* AVLINK_CSR :: INT_EVENT_SET :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_sub_Action_Gap_MASK          0x00000008
#define BCHP_AVLINK_CSR_INT_EVENT_SET_sub_Action_Gap_SHIFT         3

/* AVLINK_CSR :: INT_EVENT_SET :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_arb_Reset_Gap_MASK           0x00000004
#define BCHP_AVLINK_CSR_INT_EVENT_SET_arb_Reset_Gap_SHIFT          2

/* AVLINK_CSR :: INT_EVENT_SET :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Too_Long_MASK          0x00000002
#define BCHP_AVLINK_CSR_INT_EVENT_SET_cycle_Too_Long_SHIFT         1

/* AVLINK_CSR :: INT_EVENT_SET :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_INT_EVENT_SET_command_Rst_MASK             0x00000001
#define BCHP_AVLINK_CSR_INT_EVENT_SET_command_Rst_SHIFT            0

/***************************************************************************
 *INT_EVENT_CLR - Interrupt Event Clear Register
 ***************************************************************************/
/* AVLINK_CSR :: INT_EVENT_CLR :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_at_Resp_Complete_MASK        0x80000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_at_Resp_Complete_SHIFT       31

/* AVLINK_CSR :: INT_EVENT_CLR :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_at_Req_Complete_MASK         0x40000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_at_Req_Complete_SHIFT        30

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved0_MASK               0x30000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved0_SHIFT              28

/* AVLINK_CSR :: INT_EVENT_CLR :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_it_Complete_MASK             0x08000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_it_Complete_SHIFT            27

/* AVLINK_CSR :: INT_EVENT_CLR :: AT_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_AT_Resp_TCode_Err_MASK       0x04000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_AT_Resp_TCode_Err_SHIFT      26

/* AVLINK_CSR :: INT_EVENT_CLR :: AT_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_AT_Req_TCode_Err_MASK        0x02000000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_AT_Req_TCode_Err_SHIFT       25

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved1_MASK               0x01800000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved1_SHIFT              23

/* AVLINK_CSR :: INT_EVENT_CLR :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_it_TCode_Err_MASK            0x00400000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_it_TCode_Err_SHIFT           22

/* AVLINK_CSR :: INT_EVENT_CLR :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Data_Invalid_MASK      0x00200000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Data_Invalid_SHIFT     21

/* AVLINK_CSR :: INT_EVENT_CLR :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_self_ID_Complete_MASK        0x00100000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_self_ID_Complete_SHIFT       20

/* AVLINK_CSR :: INT_EVENT_CLR :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_ack_Missing_MASK             0x00080000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_ack_Missing_SHIFT            19

/* AVLINK_CSR :: INT_EVENT_CLR :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_asy_Resp_Retry_Exceeded_MASK 0x00040000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_asy_Resp_Retry_Exceeded_SHIFT 18

/* AVLINK_CSR :: INT_EVENT_CLR :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_asy_Req_Retry_Exceeded_MASK  0x00020000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_asy_Req_Retry_Exceeded_SHIFT 17

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved2_MASK               0x00010000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved2_SHIFT              16

/* AVLINK_CSR :: INT_EVENT_CLR :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_phy_Interrupt_MASK           0x00008000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_phy_Interrupt_SHIFT          15

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved3_MASK               0x00004000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved3_SHIFT              14

/* AVLINK_CSR :: INT_EVENT_CLR :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_rx_TCode_Err_MASK            0x00002000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_rx_TCode_Err_SHIFT           13

/* AVLINK_CSR :: INT_EVENT_CLR :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_data_CRC_Err_MASK            0x00001000
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_data_CRC_Err_SHIFT           12

/* AVLINK_CSR :: INT_EVENT_CLR :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_hdr_CRC_Err_MASK             0x00000800
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_hdr_CRC_Err_SHIFT            11

/* AVLINK_CSR :: INT_EVENT_CLR :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_phy_Reg_Rcvd_MASK            0x00000400
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_phy_Reg_Rcvd_SHIFT           10

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved4_MASK               0x00000200
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved4_SHIFT              9

/* AVLINK_CSR :: INT_EVENT_CLR :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_bus_Reset_Int_MASK           0x00000100
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_bus_Reset_Int_SHIFT          8

/* AVLINK_CSR :: INT_EVENT_CLR :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved5_MASK               0x000000c0
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_reserved5_SHIFT              6

/* AVLINK_CSR :: INT_EVENT_CLR :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Lost_MASK              0x00000020
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Lost_SHIFT             5

/* AVLINK_CSR :: INT_EVENT_CLR :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cyc_Synch_Interrupt_MASK     0x00000010
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cyc_Synch_Interrupt_SHIFT    4

/* AVLINK_CSR :: INT_EVENT_CLR :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_sub_Action_Gap_MASK          0x00000008
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_sub_Action_Gap_SHIFT         3

/* AVLINK_CSR :: INT_EVENT_CLR :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_arb_Reset_Gap_MASK           0x00000004
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_arb_Reset_Gap_SHIFT          2

/* AVLINK_CSR :: INT_EVENT_CLR :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Too_Long_MASK          0x00000002
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_cycle_Too_Long_SHIFT         1

/* AVLINK_CSR :: INT_EVENT_CLR :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_command_Rst_MASK             0x00000001
#define BCHP_AVLINK_CSR_INT_EVENT_CLR_command_Rst_SHIFT            0

/***************************************************************************
 *INTR_MASK - Interrupt Mask Register
 ***************************************************************************/
/* AVLINK_CSR :: INTR_MASK :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_INTR_MASK_at_Resp_Complete_MASK            0x80000000
#define BCHP_AVLINK_CSR_INTR_MASK_at_Resp_Complete_SHIFT           31

/* AVLINK_CSR :: INTR_MASK :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_INTR_MASK_at_Req_Complete_MASK             0x40000000
#define BCHP_AVLINK_CSR_INTR_MASK_at_Req_Complete_SHIFT            30

/* AVLINK_CSR :: INTR_MASK :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved0_MASK                   0x30000000
#define BCHP_AVLINK_CSR_INTR_MASK_reserved0_SHIFT                  28

/* AVLINK_CSR :: INTR_MASK :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_INTR_MASK_it_Complete_MASK                 0x08000000
#define BCHP_AVLINK_CSR_INTR_MASK_it_Complete_SHIFT                27

/* AVLINK_CSR :: INTR_MASK :: at_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_INTR_MASK_at_Resp_TCode_Err_MASK           0x04000000
#define BCHP_AVLINK_CSR_INTR_MASK_at_Resp_TCode_Err_SHIFT          26

/* AVLINK_CSR :: INTR_MASK :: at_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_INTR_MASK_at_Req_TCode_Err_MASK            0x02000000
#define BCHP_AVLINK_CSR_INTR_MASK_at_Req_TCode_Err_SHIFT           25

/* AVLINK_CSR :: INTR_MASK :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved1_MASK                   0x01800000
#define BCHP_AVLINK_CSR_INTR_MASK_reserved1_SHIFT                  23

/* AVLINK_CSR :: INTR_MASK :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_INTR_MASK_it_TCode_Err_MASK                0x00400000
#define BCHP_AVLINK_CSR_INTR_MASK_it_TCode_Err_SHIFT               22

/* AVLINK_CSR :: INTR_MASK :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Data_Invalid_MASK          0x00200000
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Data_Invalid_SHIFT         21

/* AVLINK_CSR :: INTR_MASK :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_INTR_MASK_self_ID_Complete_MASK            0x00100000
#define BCHP_AVLINK_CSR_INTR_MASK_self_ID_Complete_SHIFT           20

/* AVLINK_CSR :: INTR_MASK :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_INTR_MASK_ack_Missing_MASK                 0x00080000
#define BCHP_AVLINK_CSR_INTR_MASK_ack_Missing_SHIFT                19

/* AVLINK_CSR :: INTR_MASK :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_INTR_MASK_asy_Resp_Retry_Exceeded_MASK     0x00040000
#define BCHP_AVLINK_CSR_INTR_MASK_asy_Resp_Retry_Exceeded_SHIFT    18

/* AVLINK_CSR :: INTR_MASK :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_INTR_MASK_asy_Req_Retry_Exceeded_MASK      0x00020000
#define BCHP_AVLINK_CSR_INTR_MASK_asy_Req_Retry_Exceeded_SHIFT     17

/* AVLINK_CSR :: INTR_MASK :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved2_MASK                   0x00010000
#define BCHP_AVLINK_CSR_INTR_MASK_reserved2_SHIFT                  16

/* AVLINK_CSR :: INTR_MASK :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_INTR_MASK_phy_Interrupt_MASK               0x00008000
#define BCHP_AVLINK_CSR_INTR_MASK_phy_Interrupt_SHIFT              15

/* AVLINK_CSR :: INTR_MASK :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved3_MASK                   0x00004000
#define BCHP_AVLINK_CSR_INTR_MASK_reserved3_SHIFT                  14

/* AVLINK_CSR :: INTR_MASK :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_INTR_MASK_rx_TCode_Err_MASK                0x00002000
#define BCHP_AVLINK_CSR_INTR_MASK_rx_TCode_Err_SHIFT               13

/* AVLINK_CSR :: INTR_MASK :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_INTR_MASK_data_CRC_Err_MASK                0x00001000
#define BCHP_AVLINK_CSR_INTR_MASK_data_CRC_Err_SHIFT               12

/* AVLINK_CSR :: INTR_MASK :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_INTR_MASK_hdr_CRC_Err_MASK                 0x00000800
#define BCHP_AVLINK_CSR_INTR_MASK_hdr_CRC_Err_SHIFT                11

/* AVLINK_CSR :: INTR_MASK :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_INTR_MASK_phy_Reg_Rcvd_MASK                0x00000400
#define BCHP_AVLINK_CSR_INTR_MASK_phy_Reg_Rcvd_SHIFT               10

/* AVLINK_CSR :: INTR_MASK :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved4_MASK                   0x00000200
#define BCHP_AVLINK_CSR_INTR_MASK_reserved4_SHIFT                  9

/* AVLINK_CSR :: INTR_MASK :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_INTR_MASK_bus_Reset_Int_MASK               0x00000100
#define BCHP_AVLINK_CSR_INTR_MASK_bus_Reset_Int_SHIFT              8

/* AVLINK_CSR :: INTR_MASK :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_INTR_MASK_reserved5_MASK                   0x000000c0
#define BCHP_AVLINK_CSR_INTR_MASK_reserved5_SHIFT                  6

/* AVLINK_CSR :: INTR_MASK :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Lost_MASK                  0x00000020
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Lost_SHIFT                 5

/* AVLINK_CSR :: INTR_MASK :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_INTR_MASK_cyc_Synch_Interrupt_MASK         0x00000010
#define BCHP_AVLINK_CSR_INTR_MASK_cyc_Synch_Interrupt_SHIFT        4

/* AVLINK_CSR :: INTR_MASK :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_INTR_MASK_sub_Action_Gap_MASK              0x00000008
#define BCHP_AVLINK_CSR_INTR_MASK_sub_Action_Gap_SHIFT             3

/* AVLINK_CSR :: INTR_MASK :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_INTR_MASK_arb_Reset_Gap_MASK               0x00000004
#define BCHP_AVLINK_CSR_INTR_MASK_arb_Reset_Gap_SHIFT              2

/* AVLINK_CSR :: INTR_MASK :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Too_Long_MASK              0x00000002
#define BCHP_AVLINK_CSR_INTR_MASK_cycle_Too_Long_SHIFT             1

/* AVLINK_CSR :: INTR_MASK :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_INTR_MASK_command_Rst_MASK                 0x00000001
#define BCHP_AVLINK_CSR_INTR_MASK_command_Rst_SHIFT                0

/***************************************************************************
 *NMI_MASK - NMI Mask Register
 ***************************************************************************/
/* AVLINK_CSR :: NMI_MASK :: at_Resp_Complete [31:31] */
#define BCHP_AVLINK_CSR_NMI_MASK_at_Resp_Complete_MASK             0x80000000
#define BCHP_AVLINK_CSR_NMI_MASK_at_Resp_Complete_SHIFT            31

/* AVLINK_CSR :: NMI_MASK :: at_Req_Complete [30:30] */
#define BCHP_AVLINK_CSR_NMI_MASK_at_Req_Complete_MASK              0x40000000
#define BCHP_AVLINK_CSR_NMI_MASK_at_Req_Complete_SHIFT             30

/* AVLINK_CSR :: NMI_MASK :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved0_MASK                    0x30000000
#define BCHP_AVLINK_CSR_NMI_MASK_reserved0_SHIFT                   28

/* AVLINK_CSR :: NMI_MASK :: it_Complete [27:27] */
#define BCHP_AVLINK_CSR_NMI_MASK_it_Complete_MASK                  0x08000000
#define BCHP_AVLINK_CSR_NMI_MASK_it_Complete_SHIFT                 27

/* AVLINK_CSR :: NMI_MASK :: at_Resp_TCode_Err [26:26] */
#define BCHP_AVLINK_CSR_NMI_MASK_at_Resp_TCode_Err_MASK            0x04000000
#define BCHP_AVLINK_CSR_NMI_MASK_at_Resp_TCode_Err_SHIFT           26

/* AVLINK_CSR :: NMI_MASK :: at_Req_TCode_Err [25:25] */
#define BCHP_AVLINK_CSR_NMI_MASK_at_Req_TCode_Err_MASK             0x02000000
#define BCHP_AVLINK_CSR_NMI_MASK_at_Req_TCode_Err_SHIFT            25

/* AVLINK_CSR :: NMI_MASK :: reserved1 [24:23] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved1_MASK                    0x01800000
#define BCHP_AVLINK_CSR_NMI_MASK_reserved1_SHIFT                   23

/* AVLINK_CSR :: NMI_MASK :: it_TCode_Err [22:22] */
#define BCHP_AVLINK_CSR_NMI_MASK_it_TCode_Err_MASK                 0x00400000
#define BCHP_AVLINK_CSR_NMI_MASK_it_TCode_Err_SHIFT                22

/* AVLINK_CSR :: NMI_MASK :: cycle_Data_Invalid [21:21] */
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Data_Invalid_MASK           0x00200000
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Data_Invalid_SHIFT          21

/* AVLINK_CSR :: NMI_MASK :: self_ID_Complete [20:20] */
#define BCHP_AVLINK_CSR_NMI_MASK_self_ID_Complete_MASK             0x00100000
#define BCHP_AVLINK_CSR_NMI_MASK_self_ID_Complete_SHIFT            20

/* AVLINK_CSR :: NMI_MASK :: ack_Missing [19:19] */
#define BCHP_AVLINK_CSR_NMI_MASK_ack_Missing_MASK                  0x00080000
#define BCHP_AVLINK_CSR_NMI_MASK_ack_Missing_SHIFT                 19

/* AVLINK_CSR :: NMI_MASK :: asy_Resp_Retry_Exceeded [18:18] */
#define BCHP_AVLINK_CSR_NMI_MASK_asy_Resp_Retry_Exceeded_MASK      0x00040000
#define BCHP_AVLINK_CSR_NMI_MASK_asy_Resp_Retry_Exceeded_SHIFT     18

/* AVLINK_CSR :: NMI_MASK :: asy_Req_Retry_Exceeded [17:17] */
#define BCHP_AVLINK_CSR_NMI_MASK_asy_Req_Retry_Exceeded_MASK       0x00020000
#define BCHP_AVLINK_CSR_NMI_MASK_asy_Req_Retry_Exceeded_SHIFT      17

/* AVLINK_CSR :: NMI_MASK :: reserved2 [16:16] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved2_MASK                    0x00010000
#define BCHP_AVLINK_CSR_NMI_MASK_reserved2_SHIFT                   16

/* AVLINK_CSR :: NMI_MASK :: phy_Interrupt [15:15] */
#define BCHP_AVLINK_CSR_NMI_MASK_phy_Interrupt_MASK                0x00008000
#define BCHP_AVLINK_CSR_NMI_MASK_phy_Interrupt_SHIFT               15

/* AVLINK_CSR :: NMI_MASK :: reserved3 [14:14] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved3_MASK                    0x00004000
#define BCHP_AVLINK_CSR_NMI_MASK_reserved3_SHIFT                   14

/* AVLINK_CSR :: NMI_MASK :: rx_TCode_Err [13:13] */
#define BCHP_AVLINK_CSR_NMI_MASK_rx_TCode_Err_MASK                 0x00002000
#define BCHP_AVLINK_CSR_NMI_MASK_rx_TCode_Err_SHIFT                13

/* AVLINK_CSR :: NMI_MASK :: data_CRC_Err [12:12] */
#define BCHP_AVLINK_CSR_NMI_MASK_data_CRC_Err_MASK                 0x00001000
#define BCHP_AVLINK_CSR_NMI_MASK_data_CRC_Err_SHIFT                12

/* AVLINK_CSR :: NMI_MASK :: hdr_CRC_Err [11:11] */
#define BCHP_AVLINK_CSR_NMI_MASK_hdr_CRC_Err_MASK                  0x00000800
#define BCHP_AVLINK_CSR_NMI_MASK_hdr_CRC_Err_SHIFT                 11

/* AVLINK_CSR :: NMI_MASK :: phy_Reg_Rcvd [10:10] */
#define BCHP_AVLINK_CSR_NMI_MASK_phy_Reg_Rcvd_MASK                 0x00000400
#define BCHP_AVLINK_CSR_NMI_MASK_phy_Reg_Rcvd_SHIFT                10

/* AVLINK_CSR :: NMI_MASK :: reserved4 [09:09] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved4_MASK                    0x00000200
#define BCHP_AVLINK_CSR_NMI_MASK_reserved4_SHIFT                   9

/* AVLINK_CSR :: NMI_MASK :: bus_Reset_Int [08:08] */
#define BCHP_AVLINK_CSR_NMI_MASK_bus_Reset_Int_MASK                0x00000100
#define BCHP_AVLINK_CSR_NMI_MASK_bus_Reset_Int_SHIFT               8

/* AVLINK_CSR :: NMI_MASK :: reserved5 [07:06] */
#define BCHP_AVLINK_CSR_NMI_MASK_reserved5_MASK                    0x000000c0
#define BCHP_AVLINK_CSR_NMI_MASK_reserved5_SHIFT                   6

/* AVLINK_CSR :: NMI_MASK :: cycle_Lost [05:05] */
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Lost_MASK                   0x00000020
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Lost_SHIFT                  5

/* AVLINK_CSR :: NMI_MASK :: cyc_Synch_Interrupt [04:04] */
#define BCHP_AVLINK_CSR_NMI_MASK_cyc_Synch_Interrupt_MASK          0x00000010
#define BCHP_AVLINK_CSR_NMI_MASK_cyc_Synch_Interrupt_SHIFT         4

/* AVLINK_CSR :: NMI_MASK :: sub_Action_Gap [03:03] */
#define BCHP_AVLINK_CSR_NMI_MASK_sub_Action_Gap_MASK               0x00000008
#define BCHP_AVLINK_CSR_NMI_MASK_sub_Action_Gap_SHIFT              3

/* AVLINK_CSR :: NMI_MASK :: arb_Reset_Gap [02:02] */
#define BCHP_AVLINK_CSR_NMI_MASK_arb_Reset_Gap_MASK                0x00000004
#define BCHP_AVLINK_CSR_NMI_MASK_arb_Reset_Gap_SHIFT               2

/* AVLINK_CSR :: NMI_MASK :: cycle_Too_Long [01:01] */
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Too_Long_MASK               0x00000002
#define BCHP_AVLINK_CSR_NMI_MASK_cycle_Too_Long_SHIFT              1

/* AVLINK_CSR :: NMI_MASK :: command_Rst [00:00] */
#define BCHP_AVLINK_CSR_NMI_MASK_command_Rst_MASK                  0x00000001
#define BCHP_AVLINK_CSR_NMI_MASK_command_Rst_SHIFT                 0

/***************************************************************************
 *FAIRNESS_CTRL - Fairness Control Register
 ***************************************************************************/
/* AVLINK_CSR :: FAIRNESS_CTRL :: reserved0 [31:06] */
#define BCHP_AVLINK_CSR_FAIRNESS_CTRL_reserved0_MASK               0xffffffc0
#define BCHP_AVLINK_CSR_FAIRNESS_CTRL_reserved0_SHIFT              6

/* AVLINK_CSR :: FAIRNESS_CTRL :: Pri_Req [05:00] */
#define BCHP_AVLINK_CSR_FAIRNESS_CTRL_Pri_Req_MASK                 0x0000003f
#define BCHP_AVLINK_CSR_FAIRNESS_CTRL_Pri_Req_SHIFT                0

/***************************************************************************
 *PING_COUNT_REG - Ping Count Register
 ***************************************************************************/
/* AVLINK_CSR :: PING_COUNT_REG :: Ping_Count_Valid [31:31] */
#define BCHP_AVLINK_CSR_PING_COUNT_REG_Ping_Count_Valid_MASK       0x80000000
#define BCHP_AVLINK_CSR_PING_COUNT_REG_Ping_Count_Valid_SHIFT      31

/* AVLINK_CSR :: PING_COUNT_REG :: reserved0 [30:10] */
#define BCHP_AVLINK_CSR_PING_COUNT_REG_reserved0_MASK              0x7ffffc00
#define BCHP_AVLINK_CSR_PING_COUNT_REG_reserved0_SHIFT             10

/* AVLINK_CSR :: PING_COUNT_REG :: Ping_Count [09:00] */
#define BCHP_AVLINK_CSR_PING_COUNT_REG_Ping_Count_MASK             0x000003ff
#define BCHP_AVLINK_CSR_PING_COUNT_REG_Ping_Count_SHIFT            0

/***************************************************************************
 *LINK_CTRL_SET - Link Control Set Register
 ***************************************************************************/
/* AVLINK_CSR :: LINK_CTRL_SET :: cycle_Master_Capable [31:31] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Master_Capable_MASK    0x80000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Master_Capable_SHIFT   31

/* AVLINK_CSR :: LINK_CTRL_SET :: Pre_Root [30:30] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_Pre_Root_MASK                0x40000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_Pre_Root_SHIFT               30

/* AVLINK_CSR :: LINK_CTRL_SET :: cycle_Master [29:29] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Master_MASK            0x20000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Master_SHIFT           29

/* AVLINK_CSR :: LINK_CTRL_SET :: cycle_Timer_Enable [28:28] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Timer_Enable_MASK      0x10000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_cycle_Timer_Enable_SHIFT     28

/* AVLINK_CSR :: LINK_CTRL_SET :: rcv_Phy_Pkt [27:27] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_rcv_Phy_Pkt_MASK             0x08000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_rcv_Phy_Pkt_SHIFT            27

/* AVLINK_CSR :: LINK_CTRL_SET :: rcv_Self_ID [26:26] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_rcv_Self_ID_MASK             0x04000000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_rcv_Self_ID_SHIFT            26

/* AVLINK_CSR :: LINK_CTRL_SET :: reserved0 [25:23] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved0_MASK               0x03800000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved0_SHIFT              23

/* AVLINK_CSR :: LINK_CTRL_SET :: multi_Spd_Con [22:22] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_multi_Spd_Con_MASK           0x00400000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_multi_Spd_Con_SHIFT          22

/* AVLINK_CSR :: LINK_CTRL_SET :: acc_Ctrl [21:21] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_acc_Ctrl_MASK                0x00200000
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_acc_Ctrl_SHIFT               21

/* AVLINK_CSR :: LINK_CTRL_SET :: reserved1 [20:08] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved1_MASK               0x001fff00
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved1_SHIFT              8

/* AVLINK_CSR :: LINK_CTRL_SET :: inbound_Retry_Mode [07:07] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_inbound_Retry_Mode_MASK      0x00000080
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_inbound_Retry_Mode_SHIFT     7

/* AVLINK_CSR :: LINK_CTRL_SET :: reserved2 [06:05] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved2_MASK               0x00000060
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved2_SHIFT              5

/* AVLINK_CSR :: LINK_CTRL_SET :: phy_AMode [04:04] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_phy_AMode_MASK               0x00000010
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_phy_AMode_SHIFT              4

/* AVLINK_CSR :: LINK_CTRL_SET :: reserved3 [03:02] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved3_MASK               0x0000000c
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved3_SHIFT              2

/* AVLINK_CSR :: LINK_CTRL_SET :: interface_Reset [01:01] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_interface_Reset_MASK         0x00000002
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_interface_Reset_SHIFT        1

/* AVLINK_CSR :: LINK_CTRL_SET :: reserved4 [00:00] */
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved4_MASK               0x00000001
#define BCHP_AVLINK_CSR_LINK_CTRL_SET_reserved4_SHIFT              0

/***************************************************************************
 *LINK_CTRL_CLR - Link Control Clear Register
 ***************************************************************************/
/* AVLINK_CSR :: LINK_CTRL_CLR :: cycle_Master_Capable [31:31] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Master_Capable_MASK    0x80000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Master_Capable_SHIFT   31

/* AVLINK_CSR :: LINK_CTRL_CLR :: Pre_Root [30:30] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_Pre_Root_MASK                0x40000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_Pre_Root_SHIFT               30

/* AVLINK_CSR :: LINK_CTRL_CLR :: cycle_Master [29:29] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Master_MASK            0x20000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Master_SHIFT           29

/* AVLINK_CSR :: LINK_CTRL_CLR :: cycle_Timer_Enable [28:28] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Timer_Enable_MASK      0x10000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_cycle_Timer_Enable_SHIFT     28

/* AVLINK_CSR :: LINK_CTRL_CLR :: rcv_Phy_Pkt [27:27] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_rcv_Phy_Pkt_MASK             0x08000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_rcv_Phy_Pkt_SHIFT            27

/* AVLINK_CSR :: LINK_CTRL_CLR :: rcv_Self_ID [26:26] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_rcv_Self_ID_MASK             0x04000000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_rcv_Self_ID_SHIFT            26

/* AVLINK_CSR :: LINK_CTRL_CLR :: reserved0 [25:23] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved0_MASK               0x03800000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved0_SHIFT              23

/* AVLINK_CSR :: LINK_CTRL_CLR :: multi_Spd_Con [22:22] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_multi_Spd_Con_MASK           0x00400000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_multi_Spd_Con_SHIFT          22

/* AVLINK_CSR :: LINK_CTRL_CLR :: acc_Ctrl [21:21] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_acc_Ctrl_MASK                0x00200000
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_acc_Ctrl_SHIFT               21

/* AVLINK_CSR :: LINK_CTRL_CLR :: reserved1 [20:08] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved1_MASK               0x001fff00
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved1_SHIFT              8

/* AVLINK_CSR :: LINK_CTRL_CLR :: inbound_Retry_Mode [07:07] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_inbound_Retry_Mode_MASK      0x00000080
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_inbound_Retry_Mode_SHIFT     7

/* AVLINK_CSR :: LINK_CTRL_CLR :: reserved2 [06:05] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved2_MASK               0x00000060
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved2_SHIFT              5

/* AVLINK_CSR :: LINK_CTRL_CLR :: phy_AMode [04:04] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_phy_AMode_MASK               0x00000010
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_phy_AMode_SHIFT              4

/* AVLINK_CSR :: LINK_CTRL_CLR :: reserved3 [03:02] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved3_MASK               0x0000000c
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved3_SHIFT              2

/* AVLINK_CSR :: LINK_CTRL_CLR :: interface_Reset [01:01] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_interface_Reset_MASK         0x00000002
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_interface_Reset_SHIFT        1

/* AVLINK_CSR :: LINK_CTRL_CLR :: reserved4 [00:00] */
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved4_MASK               0x00000001
#define BCHP_AVLINK_CSR_LINK_CTRL_CLR_reserved4_SHIFT              0

/***************************************************************************
 *NODE_ID - Node ID Register
 ***************************************************************************/
/* AVLINK_CSR :: NODE_ID :: ID_Valid [31:31] */
#define BCHP_AVLINK_CSR_NODE_ID_ID_Valid_MASK                      0x80000000
#define BCHP_AVLINK_CSR_NODE_ID_ID_Valid_SHIFT                     31

/* AVLINK_CSR :: NODE_ID :: Root [30:30] */
#define BCHP_AVLINK_CSR_NODE_ID_Root_MASK                          0x40000000
#define BCHP_AVLINK_CSR_NODE_ID_Root_SHIFT                         30

/* AVLINK_CSR :: NODE_ID :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_NODE_ID_reserved0_MASK                     0x30000000
#define BCHP_AVLINK_CSR_NODE_ID_reserved0_SHIFT                    28

/* AVLINK_CSR :: NODE_ID :: CPS [27:27] */
#define BCHP_AVLINK_CSR_NODE_ID_CPS_MASK                           0x08000000
#define BCHP_AVLINK_CSR_NODE_ID_CPS_SHIFT                          27

/* AVLINK_CSR :: NODE_ID :: reserved1 [26:16] */
#define BCHP_AVLINK_CSR_NODE_ID_reserved1_MASK                     0x07ff0000
#define BCHP_AVLINK_CSR_NODE_ID_reserved1_SHIFT                    16

/* AVLINK_CSR :: NODE_ID :: bus_Number [15:06] */
#define BCHP_AVLINK_CSR_NODE_ID_bus_Number_MASK                    0x0000ffc0
#define BCHP_AVLINK_CSR_NODE_ID_bus_Number_SHIFT                   6

/* AVLINK_CSR :: NODE_ID :: node_Number [05:00] */
#define BCHP_AVLINK_CSR_NODE_ID_node_Number_MASK                   0x0000003f
#define BCHP_AVLINK_CSR_NODE_ID_node_Number_SHIFT                  0

/***************************************************************************
 *PHY_CTRL - PHY Control Register
 ***************************************************************************/
/* AVLINK_CSR :: PHY_CTRL :: phy_Reg_Rd_Done [31:31] */
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Done_MASK              0x80000000
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Done_SHIFT             31

/* AVLINK_CSR :: PHY_CTRL :: unsolicited [30:30] */
#define BCHP_AVLINK_CSR_PHY_CTRL_unsolicited_MASK                  0x40000000
#define BCHP_AVLINK_CSR_PHY_CTRL_unsolicited_SHIFT                 30

/* AVLINK_CSR :: PHY_CTRL :: reserved0 [29:28] */
#define BCHP_AVLINK_CSR_PHY_CTRL_reserved0_MASK                    0x30000000
#define BCHP_AVLINK_CSR_PHY_CTRL_reserved0_SHIFT                   28

/* AVLINK_CSR :: PHY_CTRL :: phy_Reg_Rd_Addr [27:24] */
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Addr_MASK              0x0f000000
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Addr_SHIFT             24

/* AVLINK_CSR :: PHY_CTRL :: phy_Reg_Rd_Data [23:16] */
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Data_MASK              0x00ff0000
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Data_SHIFT             16

/* AVLINK_CSR :: PHY_CTRL :: rd_Phy_Reg [15:15] */
#define BCHP_AVLINK_CSR_PHY_CTRL_rd_Phy_Reg_MASK                   0x00008000
#define BCHP_AVLINK_CSR_PHY_CTRL_rd_Phy_Reg_SHIFT                  15

/* AVLINK_CSR :: PHY_CTRL :: wr_Phy_Reg [14:14] */
#define BCHP_AVLINK_CSR_PHY_CTRL_wr_Phy_Reg_MASK                   0x00004000
#define BCHP_AVLINK_CSR_PHY_CTRL_wr_Phy_Reg_SHIFT                  14

/* AVLINK_CSR :: PHY_CTRL :: reserved1 [13:12] */
#define BCHP_AVLINK_CSR_PHY_CTRL_reserved1_MASK                    0x00003000
#define BCHP_AVLINK_CSR_PHY_CTRL_reserved1_SHIFT                   12

/* AVLINK_CSR :: PHY_CTRL :: phy_Reg_Rd_Wr_Addr [11:08] */
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Wr_Addr_MASK           0x00000f00
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Rd_Wr_Addr_SHIFT          8

/* AVLINK_CSR :: PHY_CTRL :: phy_Reg_Wr_data [07:00] */
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Wr_data_MASK              0x000000ff
#define BCHP_AVLINK_CSR_PHY_CTRL_phy_Reg_Wr_data_SHIFT             0

/***************************************************************************
 *ISO_CYC_TIMER - Isochronous Cycle Timer Register
 ***************************************************************************/
/* AVLINK_CSR :: ISO_CYC_TIMER :: cycle_Seconds [31:25] */
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Seconds_MASK           0xfe000000
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Seconds_SHIFT          25

/* AVLINK_CSR :: ISO_CYC_TIMER :: cycle_Count [24:12] */
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Count_MASK             0x01fff000
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Count_SHIFT            12

/* AVLINK_CSR :: ISO_CYC_TIMER :: cycle_Offset [11:00] */
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Offset_MASK            0x00000fff
#define BCHP_AVLINK_CSR_ISO_CYC_TIMER_cycle_Offset_SHIFT           0

/***************************************************************************
 *BUS_TIME - Bus Time Register
 ***************************************************************************/
/* AVLINK_CSR :: BUS_TIME :: second_Count_Hi [31:07] */
#define BCHP_AVLINK_CSR_BUS_TIME_second_Count_Hi_MASK              0xffffff80
#define BCHP_AVLINK_CSR_BUS_TIME_second_Count_Hi_SHIFT             7

/* AVLINK_CSR :: BUS_TIME :: second_Count_Lo [06:00] */
#define BCHP_AVLINK_CSR_BUS_TIME_second_Count_Lo_MASK              0x0000007f
#define BCHP_AVLINK_CSR_BUS_TIME_second_Count_Lo_SHIFT             0

#endif /* #ifndef BCHP_AVLINK_CSR_H__ */

/* End of File */
