// From: tcg_opc.h
    DIS_OP_END = 0,
    DIS_OP_NOP = 1,
    DIS_OP_NOP1 = 2,
    DIS_OP_NOP2 = 3,
    DIS_OP_NOP3 = 4,
    DIS_OP_NOPN = 5,
    DIS_OP_DISCARD = 6,
    DIS_OP_SET_LABEL = 7,
    DIS_OP_CALL = 8,
    DIS_OP_BR = 9,
    DIS_OP_MOV_I32 = 10,
    DIS_OP_MOVI_I32 = 11,
    DIS_OP_SETCOND_I32 = 12,
    DIS_OP_MOVCOND_I32 = 13,
    DIS_OP_LD8U_I32 = 14,
    DIS_OP_LD8S_I32 = 15,
    DIS_OP_LD16U_I32 = 16,
    DIS_OP_LD16S_I32 = 17,
    DIS_OP_LD_I32 = 18,
    DIS_OP_ST8_I32 = 19,
    DIS_OP_ST16_I32 = 20,
    DIS_OP_ST_I32 = 21,
    DIS_OP_ADD_I32 = 22,
    DIS_OP_SUB_I32 = 23,
    DIS_OP_MUL_I32 = 24,
    DIS_OP_DIV_I32 = 25,
    DIS_OP_DIVU_I32 = 26,
    DIS_OP_REM_I32 = 27,
    DIS_OP_REMU_I32 = 28,
    DIS_OP_DIV2_I32 = 29,
    DIS_OP_DIVU2_I32 = 30,
    DIS_OP_AND_I32 = 31,
    DIS_OP_OR_I32 = 32,
    DIS_OP_XOR_I32 = 33,
    DIS_OP_SHL_I32 = 34,
    DIS_OP_SHR_I32 = 35,
    DIS_OP_SAR_I32 = 36,
    DIS_OP_ROTL_I32 = 37,
    DIS_OP_ROTR_I32 = 38,
    DIS_OP_DEPOSIT_I32 = 39,
    DIS_OP_BRCOND_I32 = 40,
    DIS_OP_ADD2_I32 = 41,
    DIS_OP_SUB2_I32 = 42,
    DIS_OP_BRCOND2_I32 = 43,
    DIS_OP_MULU2_I32 = 44,
    DIS_OP_SETCOND2_I32 = 45,
    DIS_OP_EXT8S_I32 = 46,
    DIS_OP_EXT16S_I32 = 47,
    DIS_OP_EXT8U_I32 = 48,
    DIS_OP_EXT16U_I32 = 49,
    DIS_OP_BSWAP16_I32 = 50,
    DIS_OP_BSWAP32_I32 = 51,
    DIS_OP_NOT_I32 = 52,
    DIS_OP_NEG_I32 = 53,
    DIS_OP_ANDC_I32 = 54,
    DIS_OP_ORC_I32 = 55,
    DIS_OP_EQV_I32 = 56,
    DIS_OP_NAND_I32 = 57,
    DIS_OP_NOR_I32 = 58,
    DIS_OP_MOV_I64 = 59,
    DIS_OP_MOVI_I64 = 60,
    DIS_OP_SETCOND_I64 = 61,
    DIS_OP_MOVCOND_I64 = 62,
    DIS_OP_LD8U_I64 = 63,
    DIS_OP_LD8S_I64 = 64,
    DIS_OP_LD16U_I64 = 65,
    DIS_OP_LD16S_I64 = 66,
    DIS_OP_LD32U_I64 = 67,
    DIS_OP_LD32S_I64 = 68,
    DIS_OP_LD_I64 = 69,
    DIS_OP_ST8_I64 = 70,
    DIS_OP_ST16_I64 = 71,
    DIS_OP_ST32_I64 = 72,
    DIS_OP_ST_I64 = 73,
    DIS_OP_ADD_I64 = 74,
    DIS_OP_SUB_I64 = 75,
    DIS_OP_MUL_I64 = 76,
    DIS_OP_DIV_I64 = 77,
    DIS_OP_DIVU_I64 = 78,
    DIS_OP_REM_I64 = 79,
    DIS_OP_REMU_I64 = 80,
    DIS_OP_DIV2_I64 = 81,
    DIS_OP_DIVU2_I64 = 82,
    DIS_OP_AND_I64 = 83,
    DIS_OP_OR_I64 = 84,
    DIS_OP_XOR_I64 = 85,
    DIS_OP_SHL_I64 = 86,
    DIS_OP_SHR_I64 = 87,
    DIS_OP_SAR_I64 = 88,
    DIS_OP_ROTL_I64 = 89,
    DIS_OP_ROTR_I64 = 90,
    DIS_OP_DEPOSIT_I64 = 91,
    DIS_OP_BRCOND_I64 = 92,
    DIS_OP_EXT8S_I64 = 93,
    DIS_OP_EXT16S_I64 = 94,
    DIS_OP_EXT32S_I64 = 95,
    DIS_OP_EXT8U_I64 = 96,
    DIS_OP_EXT16U_I64 = 97,
    DIS_OP_EXT32U_I64 = 98,
    DIS_OP_BSWAP16_I64 = 99,
    DIS_OP_BSWAP32_I64 = 100,
    DIS_OP_BSWAP64_I64 = 101,
    DIS_OP_NOT_I64 = 102,
    DIS_OP_NEG_I64 = 103,
    DIS_OP_ANDC_I64 = 104,
    DIS_OP_ORC_I64 = 105,
    DIS_OP_EQV_I64 = 106,
    DIS_OP_NAND_I64 = 107,
    DIS_OP_NOR_I64 = 108,
    DIS_OP_DEBUG_INSN_START = 109,
    DIS_OP_EXIT_TB = 110,
    DIS_OP_GOTO_TB = 111,
    DIS_OP_QEMU_LD8U = 112,
    DIS_OP_QEMU_LD8S = 113,
    DIS_OP_QEMU_LD16U = 114,
    DIS_OP_QEMU_LD16S = 115,
    DIS_OP_QEMU_LD32 = 116,
    DIS_OP_QEMU_LD32U = 117,
    DIS_OP_QEMU_LD32S = 118,
    DIS_OP_QEMU_LD64 = 119,
    DIS_OP_QEMU_ST8 = 120,
    DIS_OP_QEMU_ST16 = 121,
    DIS_OP_QEMU_ST32 = 122,
    DIS_OP_QEMU_ST64 = 123,
