BIT,FUNC_0
CHAN7_MUX_CH7_INPUT,VAR_0
FIELD_PREP,FUNC_1
MESON_HHI_DPLL_TOP_0,VAR_1
MESON_HHI_DPLL_TOP_0_TSC_BIT4,VAR_2
MESON_SAR_ADC_AUX_SW,VAR_3
MESON_SAR_ADC_AUX_SW_MUX_SEL_CHAN_SHIFT,FUNC_2
MESON_SAR_ADC_AUX_SW_XP_DRIVE_SW,VAR_4
MESON_SAR_ADC_AUX_SW_YP_DRIVE_SW,VAR_5
MESON_SAR_ADC_CHAN_10_SW,VAR_6
MESON_SAR_ADC_CHAN_10_SW_CHAN0_MUX_SEL_MASK,VAR_7
MESON_SAR_ADC_CHAN_10_SW_CHAN1_MUX_SEL_MASK,VAR_8
MESON_SAR_ADC_CHAN_LIST,VAR_9
MESON_SAR_ADC_DELAY,VAR_10
MESON_SAR_ADC_DELAY_INPUT_DLY_CNT_MASK,VAR_11
MESON_SAR_ADC_DELAY_INPUT_DLY_SEL_MASK,VAR_12
MESON_SAR_ADC_DELAY_SAMPLE_DLY_CNT_MASK,VAR_13
MESON_SAR_ADC_DELAY_SAMPLE_DLY_SEL_MASK,VAR_14
MESON_SAR_ADC_DELTA_10,VAR_15
MESON_SAR_ADC_DELTA_10_TS_C_MASK,VAR_16
MESON_SAR_ADC_DELTA_10_TS_REVE0,VAR_17
MESON_SAR_ADC_DELTA_10_TS_REVE1,VAR_18
MESON_SAR_ADC_REG0,VAR_19
MESON_SAR_ADC_REG0_ADC_TEMP_SEN_SEL,VAR_20
MESON_SAR_ADC_REG3,VAR_21
MESON_SAR_ADC_REG3_BL30_INITIALIZED,VAR_22
MESON_SAR_ADC_REG3_CNTL_USE_SC_DLY,VAR_23
MESON_SAR_ADC_REG3_CTRL_SAMPLING_CLOCK_PHASE,VAR_24
clk_set_parent,FUNC_3
clk_set_rate,FUNC_4
dev_err,FUNC_5
iio_priv,FUNC_6
meson_sar_adc_set_chan7_mux,FUNC_7
meson_sar_adc_stop_sample_engine,FUNC_8
regmap_read,FUNC_9
regmap_update_bits,FUNC_10
regmap_write,FUNC_11
meson_sar_adc_init,FUNC_12
indio_dev,VAR_25
priv,VAR_26
regval,VAR_27
i,VAR_28
ret,VAR_29
