TimeQuest Timing Analyzer report for MIPS32
Sat Sep 06 22:22:20 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sat Sep 06 22:22:19 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 52.3 MHz ; 52.3 MHz        ; Clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 33.877 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.741 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 33.877 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 6.175      ;
; 34.036 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 6.026      ;
; 34.125 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.935      ;
; 34.161 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.891      ;
; 34.225 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.837      ;
; 34.247 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.815      ;
; 34.276 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.786      ;
; 34.448 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.612      ;
; 34.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.608      ;
; 34.484 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.578      ;
; 34.514 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.548      ;
; 34.544 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.118      ; 5.528      ;
; 34.579 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.126      ; 5.501      ;
; 34.584 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.128      ; 5.498      ;
; 34.594 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.468      ;
; 34.616 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.119      ; 5.457      ;
; 34.640 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.420      ;
; 34.644 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.418      ;
; 34.651 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.127      ; 5.430      ;
; 34.656 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.129      ; 5.427      ;
; 34.725 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.327      ;
; 34.741 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.311      ;
; 34.779 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.281      ;
; 34.791 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.269      ;
; 34.794 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.102      ; 5.262      ;
; 34.821 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.239      ;
; 34.853 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.199      ;
; 34.890 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.174      ;
; 34.897 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.167      ;
; 34.915 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.137      ;
; 34.920 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.144      ;
; 34.940 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 5.112      ;
; 34.945 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.119      ;
; 34.945 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.115      ;
; 34.958 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 5.104      ;
; 34.959 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.105      ;
; 34.963 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 5.097      ;
; 34.976 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.088      ;
; 35.006 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.058      ;
; 35.017 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.047      ;
; 35.026 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.038      ;
; 35.030 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 5.034      ;
; 35.035 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.130      ; 5.049      ;
; 35.071 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 4.989      ;
; 35.107 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.957      ;
; 35.107 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.131      ; 4.978      ;
; 35.143 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 4.917      ;
; 35.145 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.118      ; 4.927      ;
; 35.259 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.106      ; 4.801      ;
; 35.339 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.725      ;
; 35.340 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.724      ;
; 35.345 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.101      ; 4.710      ;
; 35.356 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.696      ;
; 35.377 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.687      ;
; 35.401 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.651      ;
; 35.404 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.114      ; 4.664      ;
; 35.407 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.655      ;
; 35.411 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.097      ; 4.640      ;
; 35.420 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.642      ;
; 35.428 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.105      ; 4.631      ;
; 35.431 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.633      ;
; 35.439 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.122      ; 4.637      ;
; 35.443 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 4.617      ;
; 35.444 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.124      ; 4.634      ;
; 35.455 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.106      ; 4.605      ;
; 35.471 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.581      ;
; 35.480 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.105      ; 4.579      ;
; 35.503 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.118      ; 4.569      ;
; 35.522 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.113      ; 4.545      ;
; 35.523 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.541      ;
; 35.528 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.103      ; 4.529      ;
; 35.563 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.489      ;
; 35.564 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.104      ; 4.494      ;
; 35.568 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.093      ; 4.479      ;
; 35.677 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.375      ;
; 35.689 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.098      ; 4.363      ;
; 35.729 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.105      ; 4.330      ;
; 35.747 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.107      ; 4.314      ;
; 35.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.093      ; 4.297      ;
; 35.766 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.093      ; 4.281      ;
; 35.767 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.295      ;
; 35.773 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.107      ; 4.288      ;
; 35.781 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.281      ;
; 35.781 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.283      ;
; 35.802 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.110      ; 4.262      ;
; 35.831 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.231      ;
; 35.838 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.102      ; 4.218      ;
; 35.843 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.102      ; 4.213      ;
; 35.865 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.101      ; 4.190      ;
; 35.878 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.103      ; 4.179      ;
; 35.885 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.108      ; 4.177      ;
; 35.895 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.126      ; 4.185      ;
; 35.898 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.103      ; 4.159      ;
; 35.942 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.103      ; 4.115      ;
; 36.104 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[29]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.118      ; 3.968      ;
; 36.113 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.103      ; 3.944      ;
; 36.114 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg11  ; Clock        ; Clock       ; 40.000       ; 0.113      ; 3.953      ;
; 36.114 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.103      ; 3.943      ;
; 36.115 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.098      ; 3.937      ;
; 36.121 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.093      ; 3.926      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.747 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.784 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.785 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.091      ;
; 0.787 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.789 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.789 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.899 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.219      ;
; 1.088 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]                                                                ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.392      ;
; 1.128 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.434      ;
; 1.171 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.192 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.193 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.196 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.210 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[17]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.518      ;
; 1.215 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.523      ;
; 1.219 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.221 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[11]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.533      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.537      ;
; 1.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.435      ; 1.985      ;
; 1.251 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]                                                                ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.555      ;
; 1.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg3 ; Clock        ; Clock       ; 0.000        ; 0.094      ; 1.750      ;
; 1.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.747      ;
; 1.396 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5  ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.752      ;
; 1.396 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.702      ;
; 1.408 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock        ; Clock       ; 0.000        ; 0.089      ; 1.764      ;
; 1.408 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]                                                                ; Clock        ; Clock       ; 0.000        ; -0.002     ; 1.712      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.495 ; 17.495 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 17.495 ; 17.495 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 15.231 ; 15.231 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.707 ; 14.707 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 18.484 ; 18.484 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.715 ; 18.715 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.915 ; 17.915 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.642 ; 17.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 16.591 ; 16.591 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.290 ; 19.290 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.793 ; 17.793 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 19.544 ; 19.544 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.531 ; 19.531 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.772 ; 17.772 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.152 ; 17.152 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 20.505 ; 20.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 17.841 ; 17.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 18.558 ; 18.558 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.799 ; 19.799 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.475 ; 17.475 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.828 ; 17.828 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 16.705 ; 16.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.547 ; 18.547 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.625 ; 18.625 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.477 ; 18.477 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 15.651 ; 15.651 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 19.674 ; 19.674 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.211 ; 18.211 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 19.301 ; 19.301 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.604 ; 17.604 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.381 ; 16.381 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.291 ; 18.291 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.376 ; 17.376 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 29.099 ; 29.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.099 ; 29.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.845 ; 23.845 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 23.985 ; 23.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 25.640 ; 25.640 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 26.886 ; 26.886 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 25.042 ; 25.042 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 24.604 ; 24.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 24.346 ; 24.346 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 25.265 ; 25.265 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 25.141 ; 25.141 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 23.439 ; 23.439 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 23.593 ; 23.593 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 24.614 ; 24.614 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 27.123 ; 27.123 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.038 ; 26.038 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 28.572 ; 28.572 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 25.940 ; 25.940 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 27.024 ; 27.024 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 27.104 ; 27.104 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 25.811 ; 25.811 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.786 ; 25.786 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.573 ; 25.573 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.858 ; 25.858 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 27.229 ; 27.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.885 ; 24.885 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.679 ; 26.679 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 27.573 ; 27.573 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.937 ; 25.937 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.126 ; 26.126 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 26.766 ; 26.766 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 25.116 ; 25.116 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.050 ; 25.050 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.738 ; 12.738 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.240 ; 10.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.873 ; 10.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 13.329 ; 13.329 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 10.966 ; 10.966 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.348 ; 12.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 13.223 ; 13.223 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 13.289 ; 13.289 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 9.955  ; 9.955  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.121 ; 12.121 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.590 ; 11.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.431 ; 11.431 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.766  ; 9.766  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.622 ; 10.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.682 ; 10.682 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.644 ; 13.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 13.181 ; 13.181 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.226 ; 10.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 10.645 ; 10.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.271 ; 12.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.441 ; 10.441 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.920 ; 10.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.671 ; 12.671 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.149 ; 12.149 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.654 ; 11.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.825 ; 10.825 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.498 ; 10.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 13.644 ; 13.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.846 ; 11.846 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.134 ; 11.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.967  ; 9.967  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 13.326 ; 13.326 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.967 ; 12.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.700 ; 12.700 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.755  ; 9.755  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.085 ; 19.085 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.927 ; 13.927 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 15.168 ; 15.168 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.989 ; 13.989 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.916 ; 15.916 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.096 ; 14.096 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.861 ; 14.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.640 ; 15.640 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.252 ; 16.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.159 ; 15.159 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.935 ; 15.935 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.711 ; 15.711 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.379 ; 15.379 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.546 ; 17.546 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 18.075 ; 18.075 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.866 ; 16.866 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.811 ; 17.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.646 ; 16.646 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.400 ; 16.400 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.216 ; 17.216 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.072 ; 17.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 18.787 ; 18.787 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 18.165 ; 18.165 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.907 ; 18.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.882 ; 16.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.273 ; 16.273 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.233 ; 18.233 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 16.716 ; 16.716 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 19.085 ; 19.085 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 18.197 ; 18.197 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 12.489 ; 12.489 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.717 ; 10.717 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.035 ; 10.035 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 10.347 ; 10.347 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.966 ; 11.966 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 10.317 ; 10.317 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.489 ; 12.489 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.484 ; 12.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 23.294 ; 23.294 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 23.294 ; 23.294 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 19.868 ; 19.868 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 19.610 ; 19.610 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 21.762 ; 21.762 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.801 ; 18.801 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 23.263 ; 23.263 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 17.971 ; 17.971 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.781 ; 18.781 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 23.174 ; 23.174 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 21.782 ; 21.782 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 23.133 ; 23.133 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 23.143 ; 23.143 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 22.742 ; 22.742 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 22.742 ; 22.742 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 11.333 ; 11.333 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 11.365 ; 11.365 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.549 ; 18.549 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 10.943 ; 10.943 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.806 ; 14.806 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 12.734 ; 12.734 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 11.828 ; 11.828 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.444 ; 14.444 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 14.259 ; 14.259 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.341 ; 14.341 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 16.665 ; 16.665 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 15.328 ; 15.328 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 14.005 ; 14.005 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.428 ; 14.428 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 14.726 ; 14.726 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 13.170 ; 13.170 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 13.150 ; 13.150 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 14.823 ; 14.823 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.615 ; 15.615 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 14.381 ; 14.381 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 14.351 ; 14.351 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.803 ; 14.803 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 14.315 ; 14.315 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.475 ; 15.475 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 18.549 ; 18.549 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.632 ; 16.632 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 15.604 ; 15.604 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.788 ; 15.788 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.590 ; 15.590 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 16.126 ; 16.126 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 18.599 ; 18.599 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 10.969 ; 10.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.796 ; 14.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 11.789 ; 11.789 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.449 ; 14.449 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 14.294 ; 14.294 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.351 ; 14.351 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.318 ; 15.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.005 ; 14.005 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.807 ; 14.807 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.431 ; 15.431 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 16.101 ; 16.101 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.210 ; 13.210 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 15.585 ; 15.585 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.632 ; 13.632 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.350 ; 14.350 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.783 ; 14.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.285 ; 14.285 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.775 ; 15.775 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 18.599 ; 18.599 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.364 ; 17.364 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 16.224 ; 16.224 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 16.361 ; 16.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.557 ; 14.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.798 ; 15.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.540 ; 15.540 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.126 ; 16.126 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.329 ; 11.329 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 11.048 ; 11.048 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 10.309 ; 10.309 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.411 ; 19.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 16.265 ; 16.265 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 16.070 ; 16.070 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 18.102 ; 18.102 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.016 ; 16.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 15.164 ; 15.164 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 18.816 ; 18.816 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.233 ; 17.233 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.878 ; 17.878 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.082 ; 17.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 15.873 ; 15.873 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 16.510 ; 16.510 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 15.501 ; 15.501 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.296 ; 16.296 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 16.996 ; 16.996 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.792 ; 17.792 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.960 ; 16.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.571 ; 15.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 15.933 ; 15.933 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.051 ; 16.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 16.797 ; 16.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 16.299 ; 16.299 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.411 ; 19.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 15.660 ; 15.660 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.417 ; 16.417 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.175 ; 18.175 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.636 ; 17.636 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.057 ; 18.057 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 15.944 ; 15.944 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.639 ; 16.639 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.584 ; 16.584 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 18.873 ; 18.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 14.742 ; 14.742 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 16.514 ; 16.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.289 ; 16.289 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 16.902 ; 16.902 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 16.190 ; 16.190 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 16.453 ; 16.453 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 16.119 ; 16.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.873 ; 18.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 15.341 ; 15.341 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 16.783 ; 16.783 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 15.937 ; 15.937 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 17.307 ; 17.307 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 18.275 ; 18.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 15.428 ; 15.428 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 15.304 ; 15.304 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 17.873 ; 17.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.294 ; 17.294 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 15.849 ; 15.849 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.434 ; 18.434 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 18.327 ; 18.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.059 ; 17.059 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 18.853 ; 18.853 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.013 ; 18.013 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 16.870 ; 16.870 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 16.387 ; 16.387 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 16.618 ; 16.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 16.516 ; 16.516 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 18.871 ; 18.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.449 ; 17.449 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.180 ; 16.180 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.895 ; 17.895 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 15.598 ; 15.598 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.194 ; 10.194 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.468 ; 11.468 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 10.357 ; 10.357 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.455  ; 9.455  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 13.463 ; 13.463 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.197 ; 10.197 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.569 ; 11.569 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.874 ; 10.874 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.767 ; 10.767 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 10.454 ; 10.454 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.423 ; 10.423 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 13.333 ; 13.333 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.285 ; 10.285 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.894 ; 11.894 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.964 ; 10.964 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.119 ; 12.119 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.708 ; 10.708 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.119 ; 12.119 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.790 ; 12.790 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.258 ; 13.258 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 15.316 ; 15.316 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 15.030 ; 15.030 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 14.984 ; 14.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.667 ; 12.667 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 15.024 ; 15.024 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.050 ; 14.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.939 ; 13.939 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.266 ; 12.266 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 15.168 ; 15.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.643 ; 12.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 14.567 ; 14.567 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.699 ; 12.699 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.050 ; 13.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.809 ; 11.809 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 13.157 ; 13.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 13.082 ; 13.082 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.727 ; 12.727 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.023 ; 13.023 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 15.286 ; 15.286 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.719 ; 10.719 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.991 ; 11.991 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 14.644 ; 14.644 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.687 ; 12.687 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.570 ; 11.570 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 15.004 ; 15.004 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 14.060 ; 14.060 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.949 ; 13.949 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 14.422 ; 14.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.659 ; 12.659 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.855 ; 12.855 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.214 ; 16.214 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.655 ; 13.655 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.140 ; 13.140 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.783 ; 13.783 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.695 ; 14.695 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.616 ; 13.616 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 16.214 ; 16.214 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.920 ; 14.920 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.121 ; 12.121 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.761 ; 13.761 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.365 ; 13.365 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.387 ; 14.387 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.081 ; 12.081 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.652 ; 13.652 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.974 ; 13.974 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.297 ; 14.297 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.988 ; 13.988 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 14.442 ; 14.442 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.512 ; 12.512 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.148 ; 15.148 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.988 ; 12.988 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 13.770 ; 13.770 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.846 ; 12.846 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.025 ; 14.025 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.904 ; 12.904 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.070 ; 13.070 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 11.406 ; 11.406 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.624 ; 11.624 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.154 ; 10.154 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 32.772 ; 32.772 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 13.390 ; 13.390 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.170 ; 14.170 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.236 ; 14.236 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.390 ; 13.390 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.270 ; 10.270 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 11.969 ; 11.969 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 11.650 ; 11.650 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.353 ; 13.353 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.625 ; 12.625 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 13.493 ; 13.493 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 16.037 ; 16.037 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 12.982 ; 12.982 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 12.097 ; 12.097 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 11.483 ; 11.483 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 14.435 ; 14.435 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 12.592 ; 12.592 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 13.416 ; 13.416 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 13.093 ; 13.093 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 12.858 ; 12.858 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.316 ; 14.316 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 11.174 ; 11.174 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 11.059 ; 11.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.406 ; 11.406 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 13.355 ; 13.355 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 11.366 ; 11.366 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 10.270 ; 10.270 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 12.380 ; 12.380 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 13.794 ; 13.794 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 13.951 ; 13.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 11.342 ; 11.342 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 10.350 ; 10.350 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 16.161 ; 16.161 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 12.781 ; 12.781 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 14.504 ; 14.504 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 14.077 ; 14.077 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 13.728 ; 13.728 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 14.615 ; 14.615 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 12.578 ; 12.578 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 13.438 ; 13.438 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 13.530 ; 13.530 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 13.143 ; 13.143 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 14.603 ; 14.603 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 14.055 ; 14.055 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 16.418 ; 16.418 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 13.765 ; 13.765 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 16.369 ; 16.369 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 15.552 ; 15.552 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.145 ; 14.145 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 14.066 ; 14.066 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 14.787 ; 14.787 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 15.142 ; 15.142 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 12.306 ; 12.306 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 12.516 ; 12.516 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 15.612 ; 15.612 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 13.945 ; 13.945 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 14.553 ; 14.553 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 12.871 ; 12.871 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 12.579 ; 12.579 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.766  ; 9.766  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.738 ; 12.738 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.240 ; 10.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.873 ; 10.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 13.329 ; 13.329 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 10.966 ; 10.966 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.348 ; 12.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 13.223 ; 13.223 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 13.289 ; 13.289 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 9.955  ; 9.955  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.121 ; 12.121 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.590 ; 11.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.431 ; 11.431 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.766  ; 9.766  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.622 ; 10.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.682 ; 10.682 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.755  ; 9.755  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 13.181 ; 13.181 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.226 ; 10.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 10.645 ; 10.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.271 ; 12.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.441 ; 10.441 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.920 ; 10.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.671 ; 12.671 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.149 ; 12.149 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.654 ; 11.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.825 ; 10.825 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.498 ; 10.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 13.644 ; 13.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.846 ; 11.846 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.134 ; 11.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.967  ; 9.967  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 13.326 ; 13.326 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.967 ; 12.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.700 ; 12.700 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.755  ; 9.755  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 10.135 ; 10.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 11.334 ; 11.334 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 12.090 ; 12.090 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 10.885 ; 10.885 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 10.818 ; 10.818 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 11.497 ; 11.497 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 12.611 ; 12.611 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 11.383 ; 11.383 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 11.988 ; 11.988 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 12.978 ; 12.978 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 13.036 ; 13.036 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 12.501 ; 12.501 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 11.251 ; 11.251 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 10.968 ; 10.968 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 11.650 ; 11.650 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 11.469 ; 11.469 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 12.341 ; 12.341 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 10.135 ; 10.135 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 11.961 ; 11.961 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 10.407 ; 10.407 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 11.239 ; 11.239 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 10.994 ; 10.994 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 10.994 ; 10.994 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 11.024 ; 11.024 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 9.774  ; 9.774  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 9.774  ; 9.774  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.205 ; 13.205 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.035 ; 10.035 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.717 ; 10.717 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.035 ; 10.035 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 10.347 ; 10.347 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.966 ; 11.966 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 10.317 ; 10.317 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.489 ; 12.489 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.484 ; 12.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 16.539 ; 16.539 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 13.294 ; 13.294 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.749 ; 15.749 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 17.902 ; 17.902 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 14.411 ; 14.411 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 13.429 ; 13.429 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 16.508 ; 16.508 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.342 ; 14.342 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 14.411 ; 14.411 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 13.409 ; 13.409 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 16.419 ; 16.419 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 17.922 ; 17.922 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 16.423 ; 16.423 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 16.433 ; 16.433 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 11.333 ; 11.333 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 11.365 ; 11.365 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 10.943 ; 10.943 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 10.943 ; 10.943 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.328 ; 14.328 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 12.219 ; 12.219 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 13.758 ; 13.758 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 13.487 ; 13.487 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 13.434 ; 13.434 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 15.616 ; 15.616 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 14.144 ; 14.144 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.784 ; 12.784 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 13.073 ; 13.073 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.334 ; 13.334 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.643 ; 11.643 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.478 ; 14.478 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 11.451 ; 11.451 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.937 ; 12.937 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.647 ; 13.647 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 12.328 ; 12.328 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 12.261 ; 12.261 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 12.579 ; 12.579 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 13.128 ; 13.128 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 16.067 ; 16.067 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 14.008 ; 14.008 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 13.471 ; 13.471 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 12.808 ; 12.808 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 11.599 ; 11.599 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 12.821 ; 12.821 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 12.483 ; 12.483 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 12.510 ; 12.510 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.969 ; 10.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 10.969 ; 10.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.318 ; 14.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.259 ; 12.259 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 11.140 ; 11.140 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 13.763 ; 13.763 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.522 ; 13.522 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.444 ; 13.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 16.055 ; 16.055 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 14.134 ; 14.134 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 12.784 ; 12.784 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.452 ; 13.452 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 14.039 ; 14.039 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 12.359 ; 12.359 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.488 ; 14.488 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 11.511 ; 11.511 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.947 ; 12.947 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.617 ; 13.617 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 11.579 ; 11.579 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.260 ; 12.260 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 12.559 ; 12.559 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 12.024 ; 12.024 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 16.117 ; 16.117 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.740 ; 14.740 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 13.465 ; 13.465 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 11.627 ; 11.627 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 12.831 ; 12.831 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.433 ; 12.433 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 12.510 ; 12.510 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 10.309 ; 10.309 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.329 ; 11.329 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 11.048 ; 11.048 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 10.309 ; 10.309 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.964 ; 10.964 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 12.313 ; 12.313 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 14.458 ; 14.458 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 12.623 ; 12.623 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 11.517 ; 11.517 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 14.568 ; 14.568 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 13.247 ; 13.247 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 13.473 ; 13.473 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 12.601 ; 12.601 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 12.987 ; 12.987 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 13.734 ; 13.734 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 14.373 ; 14.373 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 13.835 ; 13.835 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 10.978 ; 10.978 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 10.964 ; 10.964 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 11.844 ; 11.844 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 11.356 ; 11.356 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 12.423 ; 12.423 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 14.469 ; 14.469 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 13.357 ; 13.357 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 14.415 ; 14.415 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 12.354 ; 12.354 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 12.975 ; 12.975 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.992 ; 12.992 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 14.456 ; 14.456 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 14.476 ; 14.476 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 14.835 ; 14.835 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 14.069 ; 14.069 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 14.398 ; 14.398 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 14.396 ; 14.396 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 16.388 ; 16.388 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 12.799 ; 12.799 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 14.340 ; 14.340 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 13.755 ; 13.755 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 15.116 ; 15.116 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 15.787 ; 15.787 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 12.988 ; 12.988 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 13.109 ; 13.109 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 15.689 ; 15.689 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 15.449 ; 15.449 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 13.364 ; 13.364 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 15.771 ; 15.771 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 14.958 ; 14.958 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 14.084 ; 14.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 16.290 ; 16.290 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 14.977 ; 14.977 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 13.769 ; 13.769 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 13.043 ; 13.043 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 13.646 ; 13.646 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 13.598 ; 13.598 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 15.853 ; 15.853 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 15.144 ; 15.144 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 13.883 ; 13.883 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 15.178 ; 15.178 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 12.832 ; 12.832 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.194 ; 10.194 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.468 ; 11.468 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 10.357 ; 10.357 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.455  ; 9.455  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 13.463 ; 13.463 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.197 ; 10.197 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.569 ; 11.569 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.874 ; 10.874 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.767 ; 10.767 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 10.454 ; 10.454 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.423 ; 10.423 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 13.333 ; 13.333 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.285 ; 10.285 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.894 ; 11.894 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.964 ; 10.964 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.708 ; 10.708 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.119 ; 12.119 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.790 ; 12.790 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.258 ; 13.258 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 15.316 ; 15.316 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 15.030 ; 15.030 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 14.984 ; 14.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.667 ; 12.667 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 15.024 ; 15.024 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.050 ; 14.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.939 ; 13.939 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.266 ; 12.266 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 15.168 ; 15.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.643 ; 12.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 14.567 ; 14.567 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.699 ; 12.699 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.050 ; 13.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.809 ; 11.809 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 13.157 ; 13.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 13.082 ; 13.082 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.727 ; 12.727 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.023 ; 13.023 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 15.286 ; 15.286 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.719 ; 10.719 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.991 ; 11.991 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 14.644 ; 14.644 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.687 ; 12.687 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.570 ; 11.570 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 15.004 ; 15.004 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 14.060 ; 14.060 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.949 ; 13.949 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 14.422 ; 14.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.659 ; 12.659 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.855 ; 12.855 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 9.746  ; 9.746  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 11.879 ; 11.879 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.715 ; 11.715 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 10.899 ; 10.899 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.155 ; 11.155 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.062 ; 12.062 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 13.593 ; 13.593 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 12.286 ; 12.286 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 10.345 ; 10.345 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.545 ; 11.545 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.324 ; 12.324 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.159 ; 12.159 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.022 ; 11.022 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.211 ; 12.211 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 11.100 ; 11.100 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.495 ; 12.495 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 11.738 ; 11.738 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 9.746  ; 9.746  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 10.403 ; 10.403 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 12.193 ; 12.193 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 10.705 ; 10.705 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.660 ; 12.660 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 10.880 ; 10.880 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 10.847 ; 10.847 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.110 ; 11.110 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 10.143 ; 10.143 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 11.322 ; 11.322 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 10.807 ; 10.807 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 10.974 ; 10.974 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.462 ; 10.462 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 10.462 ; 10.462 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.624 ; 11.624 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.154 ; 10.154 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 15.841 ; 15.841 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 38.171 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.225 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.620 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 38.171 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.882      ;
; 38.200 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.845      ;
; 38.208 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.843      ;
; 38.233 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.812      ;
; 38.265 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.788      ;
; 38.281 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.772      ;
; 38.289 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.764      ;
; 38.297 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.756      ;
; 38.304 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.048      ; 1.743      ;
; 38.321 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.730      ;
; 38.329 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.724      ;
; 38.329 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.724      ;
; 38.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.714      ;
; 38.358 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.695      ;
; 38.359 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.048      ; 1.688      ;
; 38.373 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.680      ;
; 38.384 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.669      ;
; 38.391 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.662      ;
; 38.396 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.659      ;
; 38.406 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.645      ;
; 38.428 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.623      ;
; 38.436 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.618      ;
; 38.438 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.607      ;
; 38.445 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.600      ;
; 38.449 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.605      ;
; 38.450 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.595      ;
; 38.465 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.580      ;
; 38.466 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.585      ;
; 38.468 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.583      ;
; 38.472 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.581      ;
; 38.472 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg9  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.579      ;
; 38.474 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.580      ;
; 38.478 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.567      ;
; 38.480 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.057      ; 1.576      ;
; 38.482 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.572      ;
; 38.483 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.571      ;
; 38.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.561      ;
; 38.495 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.559      ;
; 38.502 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.552      ;
; 38.504 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.550      ;
; 38.506 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.545      ;
; 38.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.547      ;
; 38.515 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg4  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.536      ;
; 38.528 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.526      ;
; 38.535 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.057      ; 1.521      ;
; 38.546 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.505      ;
; 38.558 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.044      ; 1.485      ;
; 38.570 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.056      ; 1.485      ;
; 38.582 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg6  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.469      ;
; 38.583 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.050      ; 1.466      ;
; 38.587 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.047      ; 1.459      ;
; 38.595 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.456      ;
; 38.597 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.448      ;
; 38.600 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg13 ; Clock        ; Clock       ; 40.000       ; 0.062      ; 1.461      ;
; 38.608 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.446      ;
; 38.624 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.430      ;
; 38.625 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg7  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.420      ;
; 38.625 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.420      ;
; 38.627 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.427      ;
; 38.632 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.045      ; 1.412      ;
; 38.640 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.413      ;
; 38.640 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.414      ;
; 38.652 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.051      ; 1.398      ;
; 38.654 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.397      ;
; 38.659 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.392      ;
; 38.672 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.381      ;
; 38.675 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.376      ;
; 38.676 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg10 ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.369      ;
; 38.681 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg11 ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.364      ;
; 38.684 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.364      ;
; 38.697 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.348      ;
; 38.698 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg12 ; Clock        ; Clock       ; 40.000       ; 0.062      ; 1.363      ;
; 38.701 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.353      ;
; 38.702 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[20]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.338      ;
; 38.704 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg5  ; Clock        ; Clock       ; 40.000       ; 0.058      ; 1.353      ;
; 38.708 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ; Clock        ; Clock       ; 40.000       ; 0.050      ; 1.341      ;
; 38.709 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.052      ; 1.342      ;
; 38.711 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg1  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.329      ;
; 38.720 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ; Clock        ; Clock       ; 40.000       ; 0.053      ; 1.332      ;
; 38.734 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ; Clock        ; Clock       ; 40.000       ; 0.053      ; 1.318      ;
; 38.740 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.314      ;
; 38.744 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.041      ; 1.296      ;
; 38.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.303      ;
; 38.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ; Clock        ; Clock       ; 40.000       ; 0.055      ; 1.304      ;
; 38.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.297      ;
; 38.756 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.053      ; 1.296      ;
; 38.765 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg3  ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.283      ;
; 38.773 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.280      ;
; 38.780 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ; Clock        ; Clock       ; 40.000       ; 0.048      ; 1.267      ;
; 38.792 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.256      ;
; 38.794 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.254      ;
; 38.796 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.257      ;
; 38.797 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ; Clock        ; Clock       ; 40.000       ; 0.054      ; 1.256      ;
; 38.806 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]     ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg0  ; Clock        ; Clock       ; 40.000       ; 0.047      ; 1.240      ;
; 38.808 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[20]    ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg2  ; Clock        ; Clock       ; 40.000       ; 0.042      ; 1.233      ;
; 38.814 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.234      ;
; 38.816 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.232      ;
; 38.817 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_datain_reg8  ; Clock        ; Clock       ; 40.000       ; 0.046      ; 1.228      ;
; 38.821 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]      ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ; Clock        ; Clock       ; 40.000       ; 0.049      ; 1.227      ;
; 38.821 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~portb_we_reg       ; Clock        ; Clock       ; 40.000       ; 0.060      ; 1.238      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.243 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.245 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.247 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.307 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[14]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.327 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.472      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.347 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.348 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[22]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.350 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.500      ;
; 0.369 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg3  ; Clock        ; Clock       ; 0.000        ; 0.060      ; 0.564      ;
; 0.369 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[13]                                                                 ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.514      ;
; 0.375 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.566      ;
; 0.378 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.569      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg3   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.573      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg0   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.573      ;
; 0.386 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[17]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.536      ;
; 0.389 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.539      ;
; 0.393 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[11]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.543      ;
; 0.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.543      ;
; 0.396 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.397 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.398 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.398 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.546      ;
; 0.399 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.547      ;
; 0.400 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.548      ;
; 0.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.402 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.050      ; 0.587      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a0~portb_we_reg        ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; 37.620 ; 40.000       ; 2.380          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; 37.620 ; 40.000       ; 2.380          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_mej1:auto_generated|altsyncram_88m1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.074  ; 5.074  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.074  ; 5.074  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.898  ; 4.898  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 6.652  ; 6.652  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 6.652  ; 6.652  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.702  ; 5.702  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 7.619  ; 7.619  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.680  ; 6.680  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.644  ; 6.644  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.546  ; 6.546  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 6.504  ; 6.504  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.252  ; 6.252  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.992  ; 6.992  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.580  ; 6.580  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.938  ; 6.938  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 7.095  ; 7.095  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.577  ; 6.577  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.204  ; 6.204  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 7.194  ; 7.194  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.511  ; 6.511  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 7.052  ; 7.052  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.746  ; 6.746  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.431  ; 6.431  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 7.619  ; 7.619  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.990  ; 6.990  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.416  ; 6.416  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.512  ; 6.512  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.267  ; 6.267  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.588  ; 6.588  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.744  ; 6.744  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.796  ; 6.796  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.006  ; 6.006  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 7.053  ; 7.053  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.627  ; 6.627  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 7.023  ; 7.023  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.515  ; 6.515  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.139  ; 6.139  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.665  ; 6.665  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.469  ; 6.469  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.897  ; 9.897  ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 9.897  ; 9.897  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.348  ; 8.348  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 8.225  ; 8.225  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 8.554  ; 8.554  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 9.198  ; 9.198  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 8.627  ; 8.627  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 8.476  ; 8.476  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.456  ; 8.456  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 8.695  ; 8.695  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.622  ; 8.622  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.138  ; 8.138  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.240  ; 8.240  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 8.488  ; 8.488  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 9.348  ; 9.348  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 9.014  ; 9.014  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 9.883  ; 9.883  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.827  ; 8.827  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 9.285  ; 9.285  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 9.263  ; 9.263  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 9.046  ; 9.046  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.974  ; 8.974  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 8.908  ; 8.908  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 8.822  ; 8.822  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 9.372  ; 9.372  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 8.631  ; 8.631  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.301  ; 9.301  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.617  ; 9.617  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 8.922  ; 8.922  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 9.151  ; 9.151  ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 9.262  ; 9.262  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 8.818  ; 8.818  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 8.848  ; 8.848  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.527  ; 5.527  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.293  ; 5.293  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.878  ; 4.878  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.169  ; 5.169  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 5.137  ; 5.137  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.783  ; 4.783  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.358  ; 4.358  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.496  ; 4.496  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.459  ; 4.459  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 5.183  ; 5.183  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.888  ; 4.888  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.683  ; 4.683  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.824  ; 4.824  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.912  ; 4.912  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.199  ; 5.199  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.975  ; 4.975  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.340  ; 5.340  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.527  ; 5.527  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.570  ; 4.570  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.634  ; 4.634  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.900  ; 4.900  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.140  ; 5.140  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.246  ; 5.246  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.336  ; 4.336  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.819  ; 4.819  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.855  ; 4.855  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.722  ; 4.722  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.677  ; 4.677  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.477  ; 4.477  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.621  ; 4.621  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.244  ; 4.244  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.434  ; 4.434  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.471  ; 4.471  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.533  ; 5.533  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.353  ; 5.353  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.948  ; 4.948  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.575  ; 4.575  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.395  ; 4.395  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.519  ; 4.519  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.094  ; 5.094  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.479  ; 4.479  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.690  ; 4.690  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.752  ; 4.752  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.236  ; 5.236  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 5.290  ; 5.290  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.958  ; 4.958  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.876  ; 4.876  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.607  ; 4.607  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.529  ; 4.529  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.561  ; 4.561  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.533  ; 5.533  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.979  ; 4.979  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.692  ; 4.692  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.311  ; 4.311  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 5.459  ; 5.459  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.216  ; 5.216  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.035  ; 5.035  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.503  ; 4.503  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.546  ; 4.546  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.502  ; 4.502  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.680  ; 4.680  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.584  ; 4.584  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.549  ; 4.549  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.209  ; 4.209  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.587  ; 4.587  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.259  ; 7.259  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.468  ; 5.468  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.889  ; 5.889  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.455  ; 5.455  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 6.052  ; 6.052  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.562  ; 5.562  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.612  ; 5.612  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.968  ; 5.968  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.997  ; 5.997  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.965  ; 5.965  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.903  ; 5.903  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.127  ; 6.127  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.088  ; 6.088  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.973  ; 5.973  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.654  ; 6.654  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.578  ; 6.578  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.390  ; 6.390  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.380  ; 6.380  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.325  ; 6.325  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.576  ; 6.576  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.558  ; 6.558  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.904  ; 6.904  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.802  ; 6.802  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 7.156  ; 7.156  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.455  ; 6.455  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 6.376  ; 6.376  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.945  ; 6.945  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 6.479  ; 6.479  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 7.259  ; 7.259  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.978  ; 6.978  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.479  ; 5.479  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.479  ; 5.479  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.372  ; 5.372  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.638  ; 5.638  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.463  ; 5.463  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.638  ; 5.638  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.259  ; 5.259  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.694  ; 4.694  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.422  ; 4.422  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.807  ; 4.807  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.773  ; 4.773  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.840  ; 4.840  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.570  ; 4.570  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.793  ; 4.793  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.891  ; 4.891  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.892  ; 4.892  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.540  ; 4.540  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.818  ; 4.818  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.259  ; 5.259  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.258  ; 5.258  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.965  ; 4.965  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.955  ; 4.955  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 8.246  ; 8.246  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 8.246  ; 8.246  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 7.016  ; 7.016  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.890  ; 6.890  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 7.820  ; 7.820  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 7.526  ; 7.526  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.722  ; 6.722  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 8.218  ; 8.218  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.723  ; 6.723  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 7.526  ; 7.526  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.702  ; 6.702  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 8.203  ; 8.203  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 7.840  ; 7.840  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 8.048  ; 8.048  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 8.058  ; 8.058  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 7.938  ; 7.938  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.938  ; 7.938  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.908  ; 4.908  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.939  ; 4.939  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 7.308  ; 7.308  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.628  ; 4.628  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.734  ; 5.734  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.179  ; 5.179  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.896  ; 4.896  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.755  ; 5.755  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.723  ; 5.723  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.625  ; 5.625  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 6.245  ; 6.245  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.882  ; 5.882  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.556  ; 5.556  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.846  ; 5.846  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.762  ; 5.762  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.478  ; 5.478  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 6.391  ; 6.391  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.375  ; 5.375  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.942  ; 5.942  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 6.249  ; 6.249  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.885  ; 5.885  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.929  ; 5.929  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 6.016  ; 6.016  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.853  ; 5.853  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.109  ; 6.109  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 7.308  ; 7.308  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.523  ; 6.523  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 6.398  ; 6.398  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 6.155  ; 6.155  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.978  ; 5.978  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.304  ; 6.304  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 6.339  ; 6.339  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 6.467  ; 6.467  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 7.350  ; 7.350  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.654  ; 4.654  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.724  ; 5.724  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.219  ; 5.219  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.858  ; 4.858  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.764  ; 5.764  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.743  ; 5.743  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.635  ; 5.635  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.399  ; 6.399  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.872  ; 5.872  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.556  ; 5.556  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.944  ; 5.944  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.956  ; 5.956  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.673  ; 5.673  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 6.401  ; 6.401  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.435  ; 5.435  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.952  ; 5.952  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 6.219  ; 6.219  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.662  ; 5.662  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.929  ; 5.929  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.998  ; 5.998  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.823  ; 5.823  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 6.159  ; 6.159  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 7.350  ; 7.350  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.740  ; 6.740  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 6.393  ; 6.393  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 6.387  ; 6.387  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.004  ; 6.004  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.314  ; 6.314  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.467  ; 6.467  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.808  ; 4.808  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.854  ; 4.854  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.823  ; 4.823  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.773  ; 4.773  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.854  ; 4.854  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.476  ; 4.476  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 7.655  ; 7.655  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 6.719  ; 6.719  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.679  ; 6.679  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.594  ; 7.594  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.967  ; 6.967  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.825  ; 6.825  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 7.505  ; 7.505  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.269  ; 7.269  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.528  ; 7.528  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.818  ; 6.818  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.069  ; 7.069  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.763  ; 6.763  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 6.979  ; 6.979  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.020  ; 7.020  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.427  ; 7.427  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.145  ; 7.145  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.890  ; 6.890  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.889  ; 6.889  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.047  ; 7.047  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.880  ; 6.880  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.655  ; 7.655  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 6.715  ; 6.715  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.799  ; 6.799  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 7.636  ; 7.636  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 7.305  ; 7.305  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.563  ; 7.563  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.683  ; 6.683  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.787  ; 6.787  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.027  ; 7.027  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.065  ; 7.065  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 7.734  ; 7.734  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 6.438  ; 6.438  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 6.993  ; 6.993  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.969  ; 6.969  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 6.964  ; 6.964  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.875  ; 6.875  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.954  ; 6.954  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 6.893  ; 6.893  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 7.733  ; 7.733  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.646  ; 6.646  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.018  ; 7.018  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.853  ; 6.853  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.301  ; 7.301  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 7.449  ; 7.449  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 6.575  ; 6.575  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.621  ; 6.621  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.420  ; 7.420  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.095  ; 7.095  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 6.784  ; 6.784  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 7.667  ; 7.667  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.494  ; 7.494  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 7.084  ; 7.084  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.518  ; 7.518  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.065  ; 7.065  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.905  ; 6.905  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.089  ; 7.089  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.995  ; 6.995  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.734  ; 7.734  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.312  ; 7.312  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.884  ; 6.884  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 7.388  ; 7.388  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.706  ; 6.706  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.344  ; 5.344  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.480  ; 4.480  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.790  ; 4.790  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648  ; 4.648  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.088  ; 5.088  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.470  ; 4.470  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.225  ; 4.225  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.271  ; 5.271  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.745  ; 4.745  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.933  ; 4.933  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.439  ; 4.439  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.599  ; 4.599  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.843  ; 4.843  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.564  ; 4.564  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.589  ; 4.589  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.522  ; 4.522  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.061  ; 5.061  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.157  ; 5.157  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.529  ; 4.529  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.262  ; 5.262  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.499  ; 4.499  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.144  ; 4.144  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.344  ; 5.344  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.548  ; 4.548  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 5.133  ; 5.133  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.953  ; 4.953  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.816  ; 4.816  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.953  ; 4.953  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.891  ; 4.891  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.690  ; 4.690  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.053  ; 5.053  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.628  ; 4.628  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.428  ; 4.428  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.869  ; 4.869  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.984  ; 4.984  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.590  ; 4.590  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.246  ; 4.246  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.797  ; 4.797  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.838  ; 4.838  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.984  ; 4.984  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.840  ; 4.840  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.567  ; 4.567  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 6.110  ; 6.110  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.068  ; 5.068  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.033  ; 5.033  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.232  ; 5.232  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.261  ; 5.261  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.966  ; 5.966  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 6.083  ; 6.083  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.520  ; 5.520  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.678  ; 4.678  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 6.110  ; 6.110  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.963  ; 4.963  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.852  ; 5.852  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.750  ; 4.750  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068  ; 5.068  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.914  ; 5.914  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.695  ; 5.695  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.556  ; 5.556  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.108  ; 5.108  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.427  ; 4.427  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 6.076  ; 6.076  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.230  ; 5.230  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.030  ; 5.030  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.041  ; 5.041  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.843  ; 5.843  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.172  ; 5.172  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.126  ; 5.126  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.487  ; 5.487  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.968  ; 4.968  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.360  ; 5.360  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.898  ; 4.898  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.228  ; 5.228  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.406  ; 5.406  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 6.165  ; 6.165  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.113  ; 5.113  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.043  ; 5.043  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.265  ; 5.265  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.116  ; 5.116  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.886  ; 5.886  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 6.053  ; 6.053  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.388  ; 5.388  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.682  ; 4.682  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 6.165  ; 6.165  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.003  ; 5.003  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.768  ; 5.768  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.698  ; 4.698  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.107  ; 5.107  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.008  ; 5.008  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.894  ; 5.894  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.705  ; 5.705  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.566  ; 5.566  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.111  ; 5.111  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.427  ; 4.427  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 6.051  ; 6.051  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.227  ; 5.227  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.050  ; 5.050  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.041  ; 5.041  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.784  ; 5.784  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.132  ; 5.132  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.974  ; 4.974  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.456  ; 5.456  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.938  ; 4.938  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.360  ; 5.360  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.936  ; 4.936  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.175  ; 5.175  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.396  ; 5.396  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.383  ; 5.383  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.300  ; 5.300  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.338  ; 5.338  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 5.617  ; 5.617  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.756  ; 5.756  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.469  ; 5.469  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 6.289  ; 6.289  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 6.013  ; 6.013  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.020  ; 5.020  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.462  ; 5.462  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.346  ; 5.346  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.784  ; 5.784  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.941  ; 4.941  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.696  ; 5.696  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.509  ; 5.509  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.555  ; 5.555  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.335  ; 5.335  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.576  ; 5.576  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.959  ; 4.959  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.070  ; 5.070  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.569  ; 5.569  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.087  ; 5.087  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.713  ; 5.713  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.243  ; 5.243  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.244  ; 5.244  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.513  ; 5.513  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.257  ; 5.257  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.986  ; 4.986  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.079  ; 5.079  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.352  ; 5.352  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.742  ; 4.742  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.773  ; 4.773  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.352  ; 5.352  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 5.171  ; 5.171  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.226  ; 4.226  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.483  ; 4.483  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.333  ; 4.333  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.026  ; 5.026  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 10.935 ; 10.935 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.292 ; 5.292 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.654 ; 5.654 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.292 ; 5.292 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 5.496 ; 5.496 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.541 ; 5.541 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.027 ; 5.027 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.975 ; 5.975 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.071 ; 5.071 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.644 ; 5.644 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.505 ; 5.505 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.712 ; 5.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.747 ; 5.747 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.425 ; 6.425 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.367 ; 5.367 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 6.239 ; 6.239 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.721 ; 5.721 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.619 ; 5.619 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.866 ; 5.866 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 6.087 ; 6.087 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.459 ; 4.459 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.477 ; 4.477 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.471 ; 4.471 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.561 ; 4.561 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 5.459 ; 5.459 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.503 ; 4.503 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.502 ; 4.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.549 ; 4.549 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.332 ; 4.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.000 ; 5.000 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.542 ; 4.542 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.655 ; 4.655 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.435 ; 4.435 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.332 ; 4.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.965 ; 4.965 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.336 ; 6.336 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.733 ; 6.733 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.606 ; 5.606 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.308 ; 6.308 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.684 ; 5.684 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.606 ; 5.606 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.150 ; 5.150 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.753 ; 6.753 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.134 ; 6.134 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.603 ; 5.603 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.467 ; 5.467 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.863 ; 5.863 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.796 ; 5.796 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.351 ; 6.351 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.316 ; 5.316 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.017 ; 6.017 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.806 ; 5.806 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.143 ; 5.143 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.393 ; 6.393 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.702 ; 5.702 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.511 ; 5.511 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.754 ; 5.754 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.358 ; 5.358 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.684 ; 5.684 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.796 ; 5.796 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.706 ; 5.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.658 ; 5.658 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.643 ; 5.643 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.294 ; 6.294 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.022 ; 6.022 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.128 ; 6.128 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.772 ; 5.772 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 6.214 ; 6.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.886 ; 5.886 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.104 ; 6.104 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.480 ; 5.480 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.225 ; 4.225 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.522 ; 4.522 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.816 ; 4.816 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.966 ; 5.966 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 6.083 ; 6.083 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 6.110 ; 6.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.852 ; 5.852 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.914 ; 5.914 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.265 ; 5.265 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.886 ; 5.886 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 6.053 ; 6.053 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 6.165 ; 6.165 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.768 ; 5.768 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.705 ; 5.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 6.051 ; 6.051 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.784 ; 5.784 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.396 ; 5.396 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.411 ; 4.411 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.333 ; 4.333 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 33.877 ; 0.225 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 33.877 ; 0.225 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 17.495 ; 17.495 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 17.495 ; 17.495 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 15.231 ; 15.231 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 14.707 ; 14.707 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 18.484 ; 18.484 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.715 ; 18.715 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.915 ; 17.915 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 17.642 ; 17.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 16.591 ; 16.591 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.290 ; 19.290 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.793 ; 17.793 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 19.544 ; 19.544 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 19.531 ; 19.531 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.772 ; 17.772 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 17.152 ; 17.152 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 20.505 ; 20.505 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 17.841 ; 17.841 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 19.585 ; 19.585 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 18.558 ; 18.558 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 21.454 ; 21.454 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.799 ; 19.799 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.475 ; 17.475 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.828 ; 17.828 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 16.705 ; 16.705 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.547 ; 18.547 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.625 ; 18.625 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.477 ; 18.477 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 15.651 ; 15.651 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 19.674 ; 19.674 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.211 ; 18.211 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 19.301 ; 19.301 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.604 ; 17.604 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 16.381 ; 16.381 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.291 ; 18.291 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 17.376 ; 17.376 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 29.099 ; 29.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 29.099 ; 29.099 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.845 ; 23.845 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 23.985 ; 23.985 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 25.640 ; 25.640 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 26.886 ; 26.886 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 25.042 ; 25.042 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 24.604 ; 24.604 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 24.346 ; 24.346 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 25.265 ; 25.265 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 25.141 ; 25.141 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 23.439 ; 23.439 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 23.593 ; 23.593 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 24.614 ; 24.614 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 27.123 ; 27.123 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.038 ; 26.038 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 28.572 ; 28.572 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 25.940 ; 25.940 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 27.024 ; 27.024 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 27.104 ; 27.104 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 25.811 ; 25.811 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.786 ; 25.786 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.573 ; 25.573 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.858 ; 25.858 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 27.229 ; 27.229 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 24.885 ; 24.885 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 26.679 ; 26.679 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 27.573 ; 27.573 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.937 ; 25.937 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 26.126 ; 26.126 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 26.766 ; 26.766 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 25.116 ; 25.116 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.050 ; 25.050 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.738 ; 12.738 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 12.150 ; 12.150 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 12.514 ; 12.514 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 12.626 ; 12.626 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 9.816  ; 9.816  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.240 ; 10.240 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 10.873 ; 10.873 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 13.329 ; 13.329 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 12.447 ; 12.447 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 10.966 ; 10.966 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.566 ; 11.566 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.787 ; 12.787 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 12.348 ; 12.348 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 13.223 ; 13.223 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 13.289 ; 13.289 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 9.955  ; 9.955  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.121 ; 12.121 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.590 ; 11.590 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.506 ; 11.506 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 11.431 ; 11.431 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.982 ; 10.982 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.766  ; 9.766  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.622 ; 10.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 10.682 ; 10.682 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.644 ; 13.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 13.181 ; 13.181 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 12.355 ; 12.355 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.226 ; 10.226 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 10.645 ; 10.645 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 12.271 ; 12.271 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 10.441 ; 10.441 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 11.124 ; 11.124 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 10.920 ; 10.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.974 ; 12.974 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 12.671 ; 12.671 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.149 ; 12.149 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.654 ; 11.654 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 10.825 ; 10.825 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.498 ; 10.498 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 13.644 ; 13.644 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.846 ; 11.846 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.134 ; 11.134 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 9.967  ; 9.967  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 13.326 ; 13.326 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.967 ; 12.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.700 ; 12.700 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.154 ; 12.154 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.774 ; 10.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 10.691 ; 10.691 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.531 ; 11.531 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 10.648 ; 10.648 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.755  ; 9.755  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.085 ; 19.085 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.927 ; 13.927 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 15.168 ; 15.168 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.989 ; 13.989 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.916 ; 15.916 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 14.096 ; 14.096 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.861 ; 14.861 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.640 ; 15.640 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.252 ; 16.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.159 ; 15.159 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 15.149 ; 15.149 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 15.935 ; 15.935 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.711 ; 15.711 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.379 ; 15.379 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.546 ; 17.546 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 18.075 ; 18.075 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.866 ; 16.866 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.811 ; 17.811 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 16.646 ; 16.646 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 16.400 ; 16.400 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.216 ; 17.216 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.072 ; 17.072 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 18.787 ; 18.787 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 18.165 ; 18.165 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 18.907 ; 18.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.882 ; 16.882 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 16.273 ; 16.273 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.233 ; 18.233 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 16.716 ; 16.716 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 19.085 ; 19.085 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 18.197 ; 18.197 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.563 ; 13.563 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 13.881 ; 13.881 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.990 ; 14.990 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 12.489 ; 12.489 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 10.717 ; 10.717 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.035 ; 10.035 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 10.347 ; 10.347 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 11.966 ; 11.966 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 11.089 ; 11.089 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 10.317 ; 10.317 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 11.613 ; 11.613 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.489 ; 12.489 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 12.484 ; 12.484 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.378 ; 11.378 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 23.294 ; 23.294 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 23.294 ; 23.294 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 19.868 ; 19.868 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 19.610 ; 19.610 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 21.762 ; 21.762 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 18.801 ; 18.801 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 23.263 ; 23.263 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 17.971 ; 17.971 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 18.781 ; 18.781 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 23.174 ; 23.174 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 21.782 ; 21.782 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 23.133 ; 23.133 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 23.143 ; 23.143 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 22.742 ; 22.742 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 22.742 ; 22.742 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 11.333 ; 11.333 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 11.365 ; 11.365 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.549 ; 18.549 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 10.943 ; 10.943 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 14.806 ; 14.806 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 12.734 ; 12.734 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 11.828 ; 11.828 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 14.444 ; 14.444 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 14.259 ; 14.259 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.341 ; 14.341 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 16.665 ; 16.665 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 15.328 ; 15.328 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 14.005 ; 14.005 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 14.428 ; 14.428 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 14.726 ; 14.726 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 13.170 ; 13.170 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 13.150 ; 13.150 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 14.823 ; 14.823 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.615 ; 15.615 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 14.381 ; 14.381 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 14.351 ; 14.351 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.803 ; 14.803 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 14.315 ; 14.315 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.475 ; 15.475 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 18.549 ; 18.549 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 16.632 ; 16.632 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 16.230 ; 16.230 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 15.604 ; 15.604 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 15.788 ; 15.788 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 15.590 ; 15.590 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 16.126 ; 16.126 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 18.599 ; 18.599 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 10.969 ; 10.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 14.796 ; 14.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 11.789 ; 11.789 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 14.449 ; 14.449 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 14.294 ; 14.294 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 14.351 ; 14.351 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 17.104 ; 17.104 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 15.318 ; 15.318 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.005 ; 14.005 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.807 ; 14.807 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 15.431 ; 15.431 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.886 ; 13.886 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 16.101 ; 16.101 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.210 ; 13.210 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.833 ; 14.833 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 15.585 ; 15.585 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.632 ; 13.632 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 14.350 ; 14.350 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 14.783 ; 14.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.285 ; 14.285 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 15.775 ; 15.775 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 18.599 ; 18.599 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 17.364 ; 17.364 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 16.224 ; 16.224 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 16.361 ; 16.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 14.557 ; 14.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.798 ; 15.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.540 ; 15.540 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.126 ; 16.126 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 11.603 ; 11.603 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.329 ; 11.329 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 11.048 ; 11.048 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 10.309 ; 10.309 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 19.411 ; 19.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 16.265 ; 16.265 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 16.070 ; 16.070 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 18.102 ; 18.102 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 16.016 ; 16.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 15.164 ; 15.164 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.090 ; 16.090 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 18.816 ; 18.816 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.233 ; 17.233 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 17.878 ; 17.878 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.082 ; 17.082 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 15.873 ; 15.873 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 16.510 ; 16.510 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 15.501 ; 15.501 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 16.296 ; 16.296 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 16.996 ; 16.996 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.792 ; 17.792 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.960 ; 16.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.571 ; 15.571 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 15.933 ; 15.933 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 16.051 ; 16.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 16.797 ; 16.797 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 16.299 ; 16.299 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 19.411 ; 19.411 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 15.660 ; 15.660 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 16.417 ; 16.417 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 18.175 ; 18.175 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 17.636 ; 17.636 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.057 ; 18.057 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 15.485 ; 15.485 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 15.944 ; 15.944 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 16.639 ; 16.639 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.584 ; 16.584 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 18.873 ; 18.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 14.742 ; 14.742 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 16.514 ; 16.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.289 ; 16.289 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 16.902 ; 16.902 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 16.190 ; 16.190 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 16.453 ; 16.453 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 16.119 ; 16.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 18.873 ; 18.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 15.341 ; 15.341 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 16.783 ; 16.783 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 15.937 ; 15.937 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 17.307 ; 17.307 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 18.275 ; 18.275 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 15.428 ; 15.428 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 15.304 ; 15.304 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 17.873 ; 17.873 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 17.294 ; 17.294 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 15.849 ; 15.849 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 18.434 ; 18.434 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 18.327 ; 18.327 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.059 ; 17.059 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 18.853 ; 18.853 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 18.013 ; 18.013 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 16.870 ; 16.870 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 16.387 ; 16.387 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 16.618 ; 16.618 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 16.516 ; 16.516 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 18.871 ; 18.871 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 17.449 ; 17.449 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.180 ; 16.180 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.895 ; 17.895 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 15.598 ; 15.598 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.194 ; 10.194 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.468 ; 11.468 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 12.899 ; 12.899 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 10.357 ; 10.357 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.455  ; 9.455  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 13.463 ; 13.463 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 11.836 ; 11.836 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 10.197 ; 10.197 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.291 ; 11.291 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.569 ; 11.569 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 10.874 ; 10.874 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 10.767 ; 10.767 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 10.454 ; 10.454 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 12.237 ; 12.237 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 10.952 ; 10.952 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.606 ; 13.606 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 10.423 ; 10.423 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 9.406  ; 9.406  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 13.333 ; 13.333 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 10.285 ; 10.285 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 12.215 ; 12.215 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 11.894 ; 11.894 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.575 ; 11.575 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 11.321 ; 11.321 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 12.253 ; 12.253 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.964 ; 10.964 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.472 ; 10.472 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 11.493 ; 11.493 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 12.119 ; 12.119 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 10.708 ; 10.708 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 9.315  ; 9.315  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 11.995 ; 11.995 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 12.119 ; 12.119 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.036 ; 11.036 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 10.684 ; 10.684 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 12.790 ; 12.790 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 12.991 ; 12.991 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 13.258 ; 13.258 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 16.012 ; 16.012 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 15.316 ; 15.316 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 13.423 ; 13.423 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 15.030 ; 15.030 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 11.951 ; 11.951 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 14.984 ; 14.984 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.667 ; 12.667 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 11.630 ; 11.630 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 15.024 ; 15.024 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 14.050 ; 14.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 13.939 ; 13.939 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.266 ; 12.266 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 15.168 ; 15.168 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.643 ; 12.643 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 14.567 ; 14.567 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 12.699 ; 12.699 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 12.555 ; 12.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.050 ; 13.050 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 11.809 ; 11.809 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 12.037 ; 12.037 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 13.157 ; 13.157 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 13.082 ; 13.082 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 12.835 ; 12.835 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 12.727 ; 12.727 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 13.023 ; 13.023 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 15.647 ; 15.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 15.286 ; 15.286 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 10.719 ; 10.719 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 15.086 ; 15.086 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 11.991 ; 11.991 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 14.644 ; 14.644 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.687 ; 12.687 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.570 ; 11.570 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 15.004 ; 15.004 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 14.060 ; 14.060 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 13.949 ; 13.949 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.269 ; 12.269 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 10.336 ; 10.336 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 14.422 ; 14.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 12.659 ; 12.659 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 11.906 ; 11.906 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.016 ; 13.016 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 11.779 ; 11.779 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 12.074 ; 12.074 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 12.855 ; 12.855 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.214 ; 16.214 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.655 ; 13.655 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.921 ; 13.921 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.140 ; 13.140 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 13.783 ; 13.783 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.695 ; 14.695 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.616 ; 13.616 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 16.214 ; 16.214 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.920 ; 14.920 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 12.121 ; 12.121 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.761 ; 13.761 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.365 ; 13.365 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.387 ; 14.387 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.081 ; 12.081 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 14.474 ; 14.474 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.652 ; 13.652 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.974 ; 13.974 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.343 ; 13.343 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 14.297 ; 14.297 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.988 ; 13.988 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 14.442 ; 14.442 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 12.512 ; 12.512 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 15.148 ; 15.148 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.406 ; 13.406 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.988 ; 12.988 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 13.770 ; 13.770 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.846 ; 12.846 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.025 ; 14.025 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.904 ; 12.904 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.070 ; 13.070 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 11.406 ; 11.406 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.624 ; 11.624 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 13.456 ; 13.456 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 9.754  ; 9.754  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.154 ; 10.154 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 13.053 ; 13.053 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 32.772 ; 32.772 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.292 ; 5.292 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.654 ; 5.654 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.292 ; 5.292 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.387 ; 5.387 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.928 ; 5.928 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.278 ; 5.278 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 5.021 ; 5.021 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 5.496 ; 5.496 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.273 ; 5.273 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.541 ; 5.541 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 4.489 ; 4.489 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 5.027 ; 5.027 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.730 ; 4.730 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 4.639 ; 4.639 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.975 ; 5.975 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.071 ; 5.071 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.499 ; 5.499 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.644 ; 5.644 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.505 ; 5.505 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.712 ; 5.712 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.747 ; 5.747 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.653 ; 5.653 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 6.425 ; 6.425 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.367 ; 5.367 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 6.239 ; 6.239 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.627 ; 5.627 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.721 ; 5.721 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.619 ; 5.619 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.866 ; 5.866 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 6.087 ; 6.087 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.375 ; 5.375 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 5.169 ; 5.169 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 5.137 ; 5.137 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.358 ; 4.358 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.496 ; 4.496 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.459 ; 4.459 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 5.340 ; 5.340 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.634 ; 4.634 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.819 ; 4.819 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.677 ; 4.677 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.477 ; 4.477 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.471 ; 4.471 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 5.353 ; 5.353 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.948 ; 4.948 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.575 ; 4.575 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.395 ; 4.395 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 4.479 ; 4.479 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.752 ; 4.752 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 5.290 ; 5.290 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.561 ; 4.561 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.979 ; 4.979 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.311 ; 4.311 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 5.459 ; 5.459 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.503 ; 4.503 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.502 ; 4.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.549 ; 4.549 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.209 ; 4.209 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.332 ; 4.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 4.714 ; 4.714 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.000 ; 5.000 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 4.542 ; 4.542 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.909 ; 4.909 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.813 ; 4.813 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.220 ; 5.220 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.055 ; 5.055 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 4.655 ; 4.655 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.180 ; 5.180 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.435 ; 4.435 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 4.332 ; 4.332 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 4.368 ; 4.368 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.675 ; 4.675 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.422 ; 4.422 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 5.258 ; 5.258 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.965 ; 4.965 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.955 ; 4.955 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.336 ; 6.336 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.094 ; 5.094 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.733 ; 6.733 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.606 ; 5.606 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 6.308 ; 6.308 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.684 ; 5.684 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.606 ; 5.606 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.150 ; 5.150 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 6.293 ; 6.293 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.753 ; 6.753 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.134 ; 6.134 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.144 ; 6.144 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.024 ; 6.024 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 4.908 ; 4.908 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.603 ; 5.603 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.467 ; 5.467 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.863 ; 5.863 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.916 ; 4.916 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.796 ; 5.796 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.746 ; 4.746 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.351 ; 6.351 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.316 ; 5.316 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.654 ; 4.654 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.064 ; 5.064 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.659 ; 4.659 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 6.017 ; 6.017 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.450 ; 5.450 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.806 ; 5.806 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.118 ; 5.118 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.143 ; 5.143 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.945 ; 4.945 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.393 ; 6.393 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.702 ; 5.702 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.141 ; 5.141 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.069 ; 5.069 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.851 ; 4.851 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.819 ; 5.819 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.016 ; 5.016 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.511 ; 5.511 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.754 ; 5.754 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.490 ; 5.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.155 ; 5.155 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.358 ; 5.358 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.035 ; 5.035 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.356 ; 5.356 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.684 ; 5.684 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 4.684 ; 4.684 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.452 ; 5.452 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 4.771 ; 4.771 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.382 ; 5.382 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.796 ; 5.796 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.319 ; 5.319 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.693 ; 5.693 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.706 ; 5.706 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.658 ; 5.658 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.643 ; 5.643 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.294 ; 6.294 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.197 ; 5.197 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.600 ; 5.600 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.931 ; 5.931 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.022 ; 6.022 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.128 ; 6.128 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.772 ; 5.772 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 6.214 ; 6.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.886 ; 5.886 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 6.104 ; 6.104 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.906 ; 5.906 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.480 ; 5.480 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.480 ; 4.480 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 5.088 ; 5.088 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.470 ; 4.470 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.225 ; 4.225 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 5.271 ; 5.271 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.843 ; 4.843 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.589 ; 4.589 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.522 ; 4.522 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.061 ; 5.061 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.529 ; 4.529 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.499 ; 4.499 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 5.344 ; 5.344 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.548 ; 4.548 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.816 ; 4.816 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.428 ; 4.428 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 4.984 ; 4.984 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 5.261 ; 5.261 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.966 ; 5.966 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 6.083 ; 6.083 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 5.520 ; 5.520 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.678 ; 4.678 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 6.110 ; 6.110 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 5.852 ; 5.852 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.750 ; 4.750 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.087 ; 5.087 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.914 ; 5.914 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 6.076 ; 6.076 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 5.843 ; 5.843 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 5.406 ; 5.406 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.113 ; 5.113 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 5.265 ; 5.265 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.886 ; 5.886 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 6.053 ; 6.053 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 5.388 ; 5.388 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 6.165 ; 6.165 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 5.768 ; 5.768 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.894 ; 5.894 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.705 ; 5.705 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 5.566 ; 5.566 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.111 ; 5.111 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 6.051 ; 6.051 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.227 ; 5.227 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 5.784 ; 5.784 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.974 ; 4.974 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.456 ; 5.456 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.360 ; 5.360 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.936 ; 4.936 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 5.396 ; 5.396 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.862 ; 4.862 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.545 ; 4.545 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.106 ; 5.106 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.147 ; 5.147 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.493 ; 4.493 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.753 ; 4.753 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.091 ; 5.091 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.351 ; 4.351 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 4.599 ; 4.599 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.674 ; 4.674 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.739 ; 4.739 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.411 ; 4.411 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 4.504 ; 4.504 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 5.352 ; 5.352 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 5.171 ; 5.171 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.226 ; 4.226 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.483 ; 4.483 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.333 ; 4.333 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.859 ; 5.859 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 105946   ; 0        ; 228      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 105946   ; 0        ; 228      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 508   ; 508  ;
; Unconstrained Output Port Paths ; 7231  ; 7231 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sat Sep 06 22:22:19 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 33.877
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    33.877         0.000 Clock 
Info (332146): Worst-case hold slack is 0.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.741         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 38.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    38.171         0.000 Clock 
Info (332146): Worst-case hold slack is 0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.225         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.620         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 401 megabytes
    Info: Processing ended: Sat Sep 06 22:22:20 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


