# MC_RISCV_MIREA
Мастер класс по архитектуре RISC-V для студентов МИРЭА

- **part1** - Задачи на основы синтаксиса Verilog/System Verilog
- **part2** - Задачи по описанию программ на языке ассемблера RISC-V и их симуляции в RARS
- **part3** - Задачи по отладке процессорного ядра в FPGA