O cálculo da FFT é uma ferramente extremamente útil na análise de sinais, sendo empregada em diversas áreas da engenharia, desde telecomunicações, até biomédicas. Implementar esta poderosa ferramente, em um ambiente versátil como a FPGA, tem o intuito de desenvolver uma acelerador por \textit{hardware}, que tome proveito do paralelismo natural do ambiente da FPGA, para tornar este processo de cálculo mais rápido e eficiente.  Neste trabalho fora apresentado as bases da transformada de Fourier, demonstrando a importância que o espectro de Fourier tem para a análise de sinais. Fora também visto a forma como esta série se aplica ao ambiente digital, por meio da Transformada Rápida de Fourier. Em seguida, a fundamentação tórica deste trabalho ainda incluiu o algoritmo Radix-2, e o algoritmo CORDIC, juntamente com a sua variante, o MSR, utilizado na implementação deste trabalho. Fora apresentado ainda uma introdução aos dispositivos FPGA, e também a família Zynq-7000, o qual equipa o kit utilizado. 

No desenvolvimento deste trabalho fora introduzido a metodologia com que os parâmetros de operação MSR-CORDIC foram determinados, apresentando, inclusive, uma variação do algoritmo TBS, próprio para o MSR. As arquiteturas do módulo CORDIC, da FFT de 16 pontos e da FFT 1024 pontos também foram apresentados e devidamente justificados. Para que fosse possível integrar a implementação da FFT dentro do ambiente PL, com o processador em PS, fora desenvolvido uma interface \textit{AXI-Lite} no modo \textit{Slave}. 

Após implementado, a FFT de 16 pontos foi capaz de computar a FFT em apenas 12 ciclos de \textit{clock}, consumindo no total 5760 LUTs e 4895 Flip-flops. Os resultados dos testes realizados com auxilio do \textit{software Matlab} comprovou a eficacia desta FFT, tendo esta alcançado um nível médio de SQNR de 52dB. Já a FFT de 1024 pontos implementada, foi capaz de computar a FFT em 1728 ciclos de \textit{clock}, consumindo um total de 17021 LUTs e 22178 Flip-flops, além de 16 blocos de \textit{RAM}. Já em relação ao desempenho SQNR, esta FFT atingiu uma média de 41dB, durantes os testes.  
  
Partindo dos conceitos básicos sobre séries de Fourier, passando pelas aplicações destas séries no ambiente discreto e não periódico, até chegar na aplicação da arquitetura Radix-2 e do algoritmo CORDIC, este trabalho apresentou todo o embasamento necessário para realizar a implementação do cálculo da FFT em FPGA, usado o algoritmo Radix-2. 