[{'role': 'system', 'content': 'You are a technical specialist with expertise in electronics. Your task is to analyze datasheets for electronic components and provide a concise summary of the product’s key characteristics and specifications. In addition, you need to gather textual information about the component, including its description and typical applications.Instructions:    Identify the correct component in the datasheet using the provided product code.    Summarize key parameters, including:        Voltage ratings        Current ratings        Power consumption        Operating temperature range        Package type        Special features or notes (if applicable)        Moisture Sensetive Level JEDEC J-STD-020E    Provide a short description of the component, including what it is (e.g., transistor, microcontroller, sensor) and its primary function.    Explain typical applications for the component (e.g., power management, signal processing, data storage, etc.).    Be thorough and accurate: Ensure the information corresponds specifically to the product code, as some datasheets cover multiple variants.Your goal is to create a clear and accurate technical summary that includes both key specifications and a description of what the component is used for.'}, {'role': 'user', 'content': 'Give me information about the component of AXP390 production of ALINX from the text: \n \n \n文档版本控制  \n文档版本  修改内容记录  \nREV1.0  创建文档  \n  \n  \n  \n  \n  \n  \n  \nTitan2 系列 \nFPGA 开发平台  \nAXP390  \n \n \n \n 2 / 48 \n www. alinx.com  \n \n 2 / 48  \n文档版本控制  \n文档版本  修改内容记录  \nREV1.0  创建文档  \n  \n  \n  \n  \n  \n  \n \n \n  \n \n AXP390用户手册  \n \n 3 / 48 \n www. alinx.com  \n \n 3 / 48 目录 \n文档版本控制  ................................ ................................ ................................ .........................  2 \n一、  开发板简介  ................................ ................................ ................................ ...............  5 \n二、  详细参数  ................................ ................................ ................................ ...................  9 \n(一) FPGA 芯片 ................................ ................................ ................................ ......... 9 \n(二) 时钟配置  ................................ ................................ ................................ ..........  10 \n(三) DDR3  ................................ ................................ ................................ ...............  13 \n(四) DDR4  ................................ ................................ ................................ ...............  18 \n(五) QSPI Flash  ................................ ................................ ................................ ...... 23 \n(六) 千兆以太网接口  ................................ ................................ ..............................  24 \n(七) SFP 光纤接口  ................................ ................................ ................................ .. 26 \n(八) QSFP+ 光纤接口  ................................ ................................ ............................  29 \n(九) PCIe 插槽 ................................ ................................ ................................ ........ 31 \n(十) 温度传感器  ................................ ................................ ................................ ...... 33 \n(十一) SD卡槽 ................................ ................................ ................................ ............  34 \n(十二) USB 转串口  ................................ ................................ ................................ ..... 35 \n(十三) FMC 连接器  ................................ ................................ ................................ .... 36 \n(十四) 扩展口  ................................ ................................ ................................ ..............  39 \n(十五) JTAG 接口 ................................ ................................ ................................ ........ 41 \n(十六) 按键 ................................ ................................ ................................ ..................  42 \n(十七) LED 灯 ................................ ................................ ................................ ..............  43 \n(十八) 电源 ................................ ................................ ................................ ..................  45 \n(十九) 风扇 ................................ ................................ ................................ ..................  47 \n(二十) 结构尺寸图  ................................ ................................ ................................ ...... 48 \n \n \n \n 4 / 48 \n www. alinx.com  \n \n 4 / 48   \n基于紫光同创 Titan2 系列的高端 FPGA 开发平台（型号： AXP390 ）正式发布了，\n为了让您对此开发平台可以快速了解，我们编写了此用户手册。   \n这款 Titan2  FPGA 开发平台采用 一体板的 模式， 板载了 4片容量为 2GB 的DDR4\n和4片512MB 的高速 DDR3 SDRAM 芯片，内存总容量高达 10GB 。同时 FPGA 芯片\n配置使用 4片128Mb 的QSPI FLASH 芯片。  \n外围电路为用户扩展了丰富的 接口， 比如 1个PCIex 8 接口、 4路10G SFP 光纤\n接口、 1路40G 的QSPF+ 光纤接口、 1路千兆网口、 1路UART 串口接口、 1路SD卡\n接口、 1个FMC 扩展接口、一个 40针的扩展口等等。满足用户各种高速数据交换，数\n据存储，视频传输处理以及工业控制的要求，是一款 "专业级“的 FPGA 开发平台。为\n高速数据传输和交换，数据处理的前期验证和后期应用提供了可能。相信这样的一款产\n品非常适合从事 FPGA 开发的学生、工程师等群体。  \n \n \n \n \n  \n \n AXP390用户手册  \n \n 5 / 48 \n www. alinx.com  \n \n 5 / 48 一、 开发板简介  \n \n在这里，对这款 AXP3 90 FPGA 开发平台进行简单的功能介绍。   \nAXP390 开发板主要由 紫光同创 FPGA Titan2 的主芯片 、4个DDR4、4个DDR3L 、\n4个QSPI FLASH 和一些外设接口组成。 FPGA 采用的 芯片 型号为 PG2T390HFFB G900 。\n在HP端口上连接了 4片DDR4存储芯片 组成 64位的数据带宽 ， 每片 DDR4 容量高达\n2GB 。HP端的内存 带宽高达 100Gb/s （1600M* 64bit)；HR端口上连接了 4片DDR3L\n存储芯片 组成 64位的数据带宽 ，每片容量高达 512M B，内存 带宽高达 50Gb/s\n（800M*64bit)。能够 充分满足 高速多路数据处理的需求 。4个128Mb 的QSPI FLASH\n用来静态存储 FPGA 芯片的配置文件或者其它用户数据。  \n板载的外设有 1个PCIex 8 接口、 4路10G SFP 光纤接口、 1路40G 的QSPF+ 光\n纤接口、 1路千兆网口、 1路UART 串口接口、 1路SD卡接口、 1个FMC 扩展接口、\n一个 40针的扩展口 和一些按键 LED 等。 \n \n \n \nAXP390 产品 \n \n \n \n下图为整个开发系统的结构示意图：  \n \n \n 6 / 48 \n www. alinx.com  \n \n 6 / 48 \nCP2102\nUSB UARTX8 PCIE插槽40针IO扩展口JTAG\nSD Card紫光同创\nTitan2\nPG2T390HFFBG900\n26Mhz\n100MhzDDR3QSPI\nFLASH\nSFP1SFP2FMC扩展口\nSI5332SFP3SFP4QSFP+CPLD\nLM75JTAGDDR3\nDDR3\nDDR3\nDDR4\nDDR4\nDDR4\nDDR4\n千兆网口KSZ9031\nRNX \n通过这个示意图，我们可以看到 这个开发平 台所能实现的功能。   \n\uf06c Titan2  FPGA  \n采用深圳市紫光同创电子有限公司推出的 Tian 家族第二代全新 高性能 28nm 的\nFPGA 芯片 PG2T390HFFB G900 。 \n\uf06c DDR4  \n带有 4片大容量的 2GB （共 8GB）高速 DDR4  SDRAM 。可满足数据高带宽存储\n要求，适合图像分析缓存，数据处理。  \n\uf06c DDR3  \n带有 4片大容量的 512M 字节 （共 2GB）高速 DDR3 SDRAM 。可满足 FPGA 数\n据大部分存储需求。  \n\uf06c QSPI FLASH  \n4片128Mbit 的QSPI FLASH 存储芯片 , 可用作 FPGA 芯片配置文件 和用户 数据\n  \n \n AXP390用户手册  \n \n 7 / 48 \n www. alinx.com  \n \n 7 / 48 的存储 。 \n\uf06c PCIe x 8接口 \n一路标准的 PCIEx8 接口用于和电脑主板的 PCIE 通信, 支持PCI Express 2.0 标准，\n单通道通信速率可高达 5Gbps。 \n\uf06c 4路SFP 光纤接口  \nFPGA 的HSSTHP 收发器的 4路高速收发器连接到 4个光模块的发送和接收，实\n现4路高速的光纤通信接口。每路的光纤数据通信接收和发送的速度高达 10Gb/s 。 \n\uf06c 1路QSFP+ 光纤接口  \nFPGA 的HSSTHP 收发器的 4路高速收发器连接到 1个QSPF+ 的光模块接口，实\n现QSFP+ 的光纤通信接口。光纤数据通信接收和发送的速度高达 40Gb/s。 \n\uf06c 一路 10/100M/1000M 以太网 RJ-45接口  \n千兆以太网接口芯片采用 KSZ9031RNX 以太网 PHY 芯片为用户提供网络通信服\n务。KSZ9031RNX 芯片支持 10/100/1000 Mbps 网络传输速率 ; 全双工和自适应。   \n\uf06c USB Uart 接口 \n1路Uart 转USB 接口， 用于和电脑通信， 方便用户调试。 串口芯片采用 Silicon Labs \nCP210 2GM 的USB-UAR 芯片, USB 接口采用 MINI  USB 接口 。 \n\uf06c Micro SD 卡座 \n1路Micro SD 卡座， 用于 FPGA 对SD卡的数据 读写和存储 。 \n\uf06c 温度传感器  \n板载 一片 温度传感器芯片 LM75 ，用于检测板子周围环境的温度 。 \n\uf06c FMC 扩展口  \n1个标准的 FMC LPC 的扩展口，可以各种 FMC 模块（ HDMI 输入输出模块 ，高\n速AD模块等等） 。  \n\uf06c JTAG 调试口  \n板载 2个JTAG 接口， 1个为10针2.54mm 标准的 JTAG 口，用于 FPGA 程序的\n下载和调试， 1个为 14针2.00mm 的flash 程序固化接口， 用户可以 通过 紫光同创的\nFPGA 下载器 进行调试和下载。  \n\uf06c 时钟 \n板载一个 100Mhz 的差分 晶振， 给FPGA 系统提供稳定的时钟源； 另外板上有一\n个多路输出的时钟 芯片，为 PCIE 、光纤、 DDR3 和DDR4 工作提供参考 时钟。  \n\uf06c 40针扩展口  \n预留 2个40针2.54mm 间距的扩展口，可以外接的各种模块（双目摄像头， TFT \nLCD 屏， 高速 AD模块等等） 。 扩展口包含 5V电源 1路，3.3V 电源 2路， 地 3路，I/O\n \n \n 8 / 48 \n www. alinx.com  \n \n 8 / 48 口34路。 \n\uf06c LED 灯 \n6个发光二极管 LED, 1 个电源指示灯； 1个DONE 配置指示灯； 4个FPGA 控制\n指示灯 。 \n\uf06c 按键 \n3个按键， 1个用于 FPGA 系统复位 ；2个用户按键，连接到 FPGA 的普通 IO。 \n  \n \n AXP390用户手册  \n \n 9 / 48 \n www. alinx.com  \n \n 9 / 48  \n二、 详细参数  \n(一) FPGA 芯片  \n前面已经介绍过了， 我们所使用的 FPGA 型号为 PG2T390HFFBG900 ， 属于 紫光\n同创 公司 Titan2 系列的产品，速度等级为 6，温度等级为工业级。此型号为 FFBG900\n封装， 900 个引脚。 紫光同创  Titan2  FPGA 的芯片命名规则如下：  \n \n图2-1-1为开发板所用的 FPGA 芯片实物图。  \n \n图2-2-1 FPGA 芯片实物  \n其中 FPGA 芯片 PG2T390H 的主要参数如下所示：  \n名称 具体参数  \n触发器 (FF) 487200  \n查找表 LUT6 (LUT6=1.5LUT4 ) 243600  \nDRM （36Kbits）个数  480 \nAPM 单元（ 乘法器 ） 840 \nGPLL 个数 10 \nPPLL 个数 10 \nADC 通道 专用模拟通道 1路；复用模拟通道 11路 \nPCIe Gen3 x8  1 \n \n \n 10 / 48 \n www. alinx.com  \n \n 10 / 48 HSST HP  16路，13.125 Gb/s max  \n速度等级  -6 \n温度等级  工业级  \n \nFPGA 供电系统  \nTitan2  FPGA 电源有 VCC, VCCA, VCC_DRM ，VCCB, VCCIO, VVCC_HP ，VHSSTAVCC 、VHSSTAVCCPLL 、\nVHSSTVCCA 。VCC为FPGA 内核供电引脚， 需接 1.0V；VCCA为FPGA 辅助供电引脚 , 接1.8V；\nVCC_DRM 为FPGA 的DRM 供电电压，为 1.0V ；VCCB 为秘钥存储器备用电池电源电压\n需接 1.8V ；VCCIO为FPGA 的各个 BANK 的电压，包含 L1、L2、L3、L4、L5、L6、L7、\nR5、R6、R7。L1、L2、L3因为需要连接 DDR3 ，BANK 的电压连接的是 1.5V ；R5、\nR6、R7因为需要连接 DDR4 ，BANK 的电压连接的是 1.2V ；L4、L5的电压为 3.3V ， \nL6和L7的VCCIO出厂设置为 2.5V ， 用户可根据需要 更改BANK 的电平。 VVCC_HP 为FPGA\n的HP IO 的逻辑电源 供电电压， 需接 1.0V ；VHSSTAVCC 为FPGA 内部 高速串行收发器 HSST\n模拟电源电压 ，接 1.0V；VHSSTAVCCPLL 为HSST  PLL 模拟电源电压 ，接 1.2V ；VHSSTVCCA\n为HSST 的H PLL 辅助模拟电源电压 ，接 1.8V。 \nTitan2 FPGA 系统要求上电顺序分别为先 VCC供电，再是 VCC_DRM, 然后是 VCCA，\n最后为 VCCIO。断电的顺序则相反。  \n \n(二) 时钟配置  \nAXP390 板上配有 2个Sitime 公司的 有源晶振， 1个是单端 50MHz 有源晶振 ,另\n一个是差分 100MHz 有源差分晶振 。另 外还有 1个8路输出时钟芯片 。50MHz 的晶\n振型号为 SiT8008 -50，100M 差分晶振 型号为 SiT91 21-100，可作为系统时钟 ；多路\n时钟 输出 芯片 采用 Si5332 B， 板中 使用了 其中 5路，其中 2路输出 100MHz ，为DDR3\n与DDR4 提供参考时钟； 另外 3路为 156.25MHz 时钟， 用于 HSST 收发器的参考时钟\n输入。  \n1). 50MH z有源晶振  \n图2-2-1中的 X4即为 50MHz 有源晶振电路，此时钟接到给 FPGA 内部的全局时\n钟管脚上，可为 FPGA 提供的参考输入时钟 。 \n  \n \n AXP390用户手册  \n \n 11 / 48 \n www. alinx.com  \n \n 11 / 48 \n \n图2-2-2 50MH z有源 晶振 \n图2-2-2为50M 有源晶振实物图  \n \n图2-2-2 50M差分 晶振实物图  \n时钟引脚分配：  \n引脚名称  FPGA 引脚 \nL5_GCLK  T26 \n \n2). 100MH z差分晶振 \n图2-2-3中的 G1即为 100MHz 有源 差分 电路，此时钟接到给 FPGA 内部的全局\n时钟管脚上，可为 FPGA 提供的参考输入时钟，采用 Sitime 的SiT91 21-100MHz ，出\n厂时默认不焊接 。 \n \n图2-2-3 100MH z有源 晶振 \n图2-2-4为100M差分有源晶振实物图 （默认不焊）  \n \n图2-2-4 100M差分 晶振 \n \n \n 12 / 48 \n www. alinx.com  \n \n 12 / 48 时钟引脚分配：  \n引脚名称  FPGA 引脚 \nSYS_CLK_P  AD12 \nSYS_CLK_ N AD11 \n \n3). 多路时钟 \n图2-2-5中的 U162 为Si5332B 的多路时钟 电路， 此时钟为 DDR3 、DRR4 、 HSST\n模块提供的参考输入时钟。 电路中输出 2路100MHz 和3路156.25MHz ，分别 连接\n到DDR3 、DDR4 及 HSST  BANK 的时钟 管脚 上。 \n \n图2-2-5 Si5332B 时钟电路  \n图2-2-6为Si5332B 电路 实物图  \n \n图2-2-6 Si5332B 实物图  \n \n时钟引脚分配：  \n \n引脚名称  FPGA 引脚 说明 \nDDR3_CLKREF_N  E20 DDR3 参考时钟 Negative  \nDDR3_CLKREF_P  F20 DDR3 参考时钟 Positive  \n  \n \n AXP390用户手册  \n \n 13 / 48 \n www. alinx.com  \n \n 13 / 48 DDR4_CLKREF_N  AH10  DDR4 参考时钟 Negative  \nDDR4_CLKREF_P  AG10  DDR4 参考时钟 Positive  \nCLK0_N  R7 HSSTREFCLK0_QR4 的Negative  \nCLK0_P  R8 HSSTREFCLK0_QR4 的Positive  \nCLK1_N  G7 HSSTREFCLK0_QR2 的Negative  \nCLK1_P  G8 HSSTREFCLK0_QR2 的Positive  \nCLK2_N  C7 HSSTREFCLK0_QR1 的Negative  \nCLK2_P  C8 HSSTREFCLK0_QR1 的Positive  \n \n \n(三) DDR3  \n开发 板上配有 四片 Micron( 美光） 的512MB 的DDR3 芯片 ,型号为\nMT41 K256M16HA -125(兼容 MT41J256M16HA -125) 。四片 DDR3 SDRAM 组成\n64bit的总线宽度。 因为 4片DDR3 芯片连接到 FPGA 的HR口，DDR3 SDRAM 的最\n高数据速率 800Mbps ，四片 DDR3 存储系统直接连接到了 FPGA 的BANK  L1, BANK \nL2，BANK L3 的接口上。 DDR3 SDRAM 的具体配置如下表 2-3-1所示。                               \n表2-3-1 DDR3 SDRAM 配置  \n位号 芯片型号 容量 厂家 \nU3,U4,U6,U7 MT41K256M16 HA-125 \n或\nMT41J256M16HA -125 256M x 16bit  Micron  \n \nDDR3 的硬件设计需要严格考虑 信号完整性，我们在 电路设计和 PCB 设计的时 候\n已经充分考虑 了匹配电阻 /终端电阻 ,走线阻抗控制，走线等长控制，  保证 DDR3 的高\n速稳定的工作。  \nFPGA 和DDR3 DRAM 的硬件连接方式如图 2-3-1所示: \n \n \n 14 / 48 \n www. alinx.com  \n \n 14 / 48 \nFPGA数据高32位U6~U7U34\nBANK\nL1\nU3~U4\n数据低32位地址线、控制线 BANK\nL2\nBANK\nL3DDR3\n(MT41K256M16\nHA-125)\nDDR3\n(MT41K256M16\nHA-125) \n图2-3-1 DDR3 DRAM 原理图部分  \n \n图2-3-2为开发板的 4片DDR3 DRAM 实物图  \n \n图2-3-2 4片DDR3 DRAM 实物图  \n  \n \n AXP390用户手册  \n \n 15 / 48 \n www. alinx.com  \n \n 15 / 48  \n4片DDR3 DRAM 引脚分配：  \n信号名称 FPGA 引脚号 \nDDR3_D0  K13 \nDDR3_D1  L16 \nDDR3_D2  J13 \nDDR3_D3  L15 \nDDR3_D4  K15 \nDDR3_D5  L11 \nDDR3_D6  J14 \nDDR3_D7  K16 \nDDR3_D8  H12 \nDDR3_D9  G14 \nDDR3_D10  H11 \nDDR3_D11  G15 \nDDR3_D12  J11 \nDDR3_D13  G13 \nDDR3_D14  J12 \nDDR3_D15  H14 \nDDR3_D16  F11 \nDDR3_D17  D12 \nDDR3_D18  D13 \nDDR3_D19  E11 \nDDR3_D20  F12 \nDDR3_D21  D11 \nDDR3_D22  E13 \nDDR3_D23  A12 \nDDR3_D24  A13 \nDDR3_D25  E15 \nDDR3_D26  E14 \nDDR3_D27  C15 \nDDR3_D28  B14 \nDDR3_D29  A15 \nDDR3_D30  B13 \n \n \n 16 / 48 \n www. alinx.com  \n \n 16 / 48 DDR3_D31  B15 \nDDR3_D32  D24 \nDDR3_D33  D23 \nDDR3_D34  E24 \nDDR3_D35  F26 \nDDR3_D36  A23 \nDDR3_D37  G23 \nDDR3_D38  E26 \nDDR3_D39  B23 \nDDR3_D40  C24 \nDDR3_D41  A26 \nDDR3_D42  C25 \nDDR3_D43  C26 \nDDR3_D44  B27 \nDDR3_D45  A27 \nDDR3_D46  D26 \nDDR3_D47  A25 \nDDR3_D48  C30 \nDDR3_D49  A30 \nDDR3_D50  D29 \nDDR3_D51  D27 \nDDR3_D52  E28 \nDDR3_D53  C27 \nDDR3_D54  E29 \nDDR3_D55  B30 \nDDR3_D56  H27 \nDDR3_D57  G29 \nDDR3_D 58 H24 \nDDR3_D59  H30 \nDDR3_D60  F28 \nDDR3_D61  G28 \nDDR3_D62  H26 \nDDR3_D63  G30 \nDDR3_DM0  K14 \nDDR3_DM 1 H15 \n  \n \n AXP390用户手册  \n \n 17 / 48 \n www. alinx.com  \n \n 17 / 48 DDR3_DM 2 A11 \nDDR3_DM 3 F15 \nDDR3_DM 4 E23 \nDDR3_DM 5 B24 \nDDR3_DM 6 D28 \nDDR3_DM 7 F30 \nDDR3_DQS0_N  L13 \nDDR3_DQS0_P  L12 \nDDR3_DQS1_N  H16 \nDDR3_DQS1_P  J16 \nDDR3_DQS2_N  B12 \nDDR3_DQS2_P  C12 \nDDR3_DQS3_N  C14 \nDDR3_DQS3_P  D14 \nDDR3_DQS4_N  E25 \nDDR3_DQS4_P  F25 \nDDR3_DQS5_N  A28 \nDDR3_DQS5_P  B28 \nDDR3_DQS6_N  B29 \nDDR3_DQS6_P  C29 \nDDR3_DQS7_N  F27 \nDDR3_DQS7_P  G27 \nDDR3_A0  F21 \nDDR3_A1  H17 \nDDR3_A2  F22 \nDDR3_A3  L18 \nDDR3_A4  E19 \nDDR3_A5  L17 \nDDR3_A6  G20 \nDDR3_A7  H20 \nDDR3_A8  J18 \nDDR3_A9  G22 \nDDR3_A10  D16 \nDDR3_A11  K18 \nDDR3_A12  D19 \n \n \n 18 / 48 \n www. alinx.com  \n \n 18 / 48 DDR3_A13  H19 \nDDR3_A14  C21 \nDDR3_BA0  K19 \nDDR3_BA1  J17 \nDDR3_BA2  E21 \nDDR3_CAS  D21 \nDDR3_CKE0  C16 \nDDR3_CLK0_N  D18 \nDDR3_CLK0_P  D17 \nDDR3_ODT  H21 \nDDR3_RAS  C22 \nDDR3_RESET  J19 \nDDR3_S0  H22 \nDDR3_WE  D22 \n \n(四) DDR4  \nAXP390 开发 板 上 配 有 4片Micron( 美 光 ） 的2GB的DDR4芯片 ，型号为\nMT40A1G16KD -062E ，连接在 FPGA 的HP端，组成 64位数据总线带宽和 8GB 的容量。\nDDR4 SDRAM 的在FPGA 端的 最高运行 数据速率 1866Mbps ，4片DDR4 存储系统直接\n连接到了 BANK  R5、R6、R7的存储器接口上。 DDR4 SDRAM 的具体配置如下表 2-4-1\n所示。  \n表2-4-1 DDR4 SDRAM 配置 \n位号 芯片型号 容量 厂家 \nU45,U47,U48,U49 MT40A1G16KD -062E  1G x 16bit  Micron  \nDDR4 的硬件设计需要严格考虑 信号完整性， 我们在 电路设计和 PCB 设计的时候已\n经充分考虑 了匹配电阻 /终端电阻 ,走线阻抗控制，走线等长控制，保证 DDR4 的高速稳\n定的工作。  \n \nFPGA 端的 DDR4 的硬件连接方式如图 2-4-1所示: \n  \n \n AXP390用户手册  \n \n 19 / 48 \n www. alinx.com  \n \n 19 / 48 \nFPGA数据64位U45,U47,U48,U49U34\nBANK\nR5\nR6\nR7\n时钟地址线、控制线DDR4\n(MT40A1G16K\nD-062E) \n图2-4-1 DDR 4 DRAM 原理图部分  \n \n图2-4-2为开发板的 4片DDR4 DRAM 实物图  \n \n图2-4-2 4片DDR4 DRAM 实物图  \n \n \nDDR4 SDRAM 引脚分配：  \n信号名称 引脚号 \nDDR4_D0  AK1 \nDDR4_D1  AJ4 \nDDR4_D2  AJ2 \n \n \n 20 / 48 \n www. alinx.com  \n \n 20 / 48 DDR4_D3  AJ3 \nDDR4_D4  AJ1 \nDDR4_D5  AH6 \nDDR4_D6  AH2 \nDDR4_D7  AH5 \nDDR4_D8  AF2 \nDDR4_D9  AF6 \nDDR4_D10  AF1 \nDDR4_D11  AE5 \nDDR4_D12  AE1 \nDDR4 _D13  AF5 \nDDR4_D14  AE4 \nDDR4_D15  AF3 \nDDR4_D16  AD3 \nDDR4_D17  AD6 \nDDR4_D18  AC2 \nDDR4_D19  AC4 \nDDR4_D20  AC1 \nDDR4_D21  AC7 \nDDR4_D22  AD4 \nDDR4_D23  AE6 \nDDR4_D24  AJ8 \nDDR4_D25  AF7 \nDDR4_D26  AJ6 \nDDR4_D27  AG7 \nDDR4_D28  AK6 \nDDR4_D29  AF8 \nDDR4_D30  AK5 \nDDR4_D31  AK8 \nDDR4_D32  AE15  \nDDR4_D33  AA16  \nDDR4_D34  AB15  \nDDR4_D35  Y15 \nDDR4_D36  AD14  \nDDR4_D37  Y16 \n  \n \n AXP390用户手册  \n \n 21 / 48 \n www. alinx.com  \n \n 21 / 48 DDR4_D38  AC14  \nDDR4_D39  AA15  \nDDR4_D40  AG18  \nDDR4_D41  AH19  \nDDR4_D42  AE19  \nDDR4_D43  AK19  \nDDR4_D44  AF18  \nDDR4_D45  AG19  \nDDR4_D46  AF17  \nDDR4_D47  AJ19  \nDDR4_D48  AD16 \nDDR4_D49  AD18  \nDDR4_D50  AD17  \nDDR4_D51  AE18  \nDDR4_D52  AB17  \nDDR4_D53  AB19  \nDDR4_D54  AA18  \nDDR4_D55  AC19  \nDDR4_D56  AF15  \nDDR4_D57  AH17  \nDDR4_D58  AG15  \nDDR4_D59  AK16  \nDDR4_D60  AK15  \nDDR4_D61  AJ17  \nDDR4_D62  AH15  \nDDR4_D63  AE16  \nDDR4_DM0  AH4 \nDDR4_DM1  AE3 \nDDR4_DM2  AC5 \nDDR4_DM3  AK4 \nDDR4_DM4  AA17  \nDDR4_DM5  AD19  \nDDR4_DM6  AB18  \nDDR4_DM7  AG14  \nDDR4_DQS0_N  AH1 \n \n \n 22 / 48 \n www. alinx.com  \n \n 22 / 48 DDR4_DQS0_P  AG2 \nDDR4_DQS1_N  AG3 \nDDR4_DQS1_P  AG4 \nDDR4_DQS2_N  AD1 \nDDR4_DQS2_P  AD2 \nDDR4_DQS3_N  AJ7 \nDDR4_DQS3_P  AH7 \nDDR4_DQS4_N  AC15  \nDDR4_DQS4_P  AC16 \nDDR4_DQS5_N  AK18  \nDDR4_DQS5_P  AJ18  \nDDR4_DQS6_N  Y18 \nDDR4_DQS6_P  Y19 \nDDR4_DQS7_N  AJ16  \nDDR4_DQS7_P  AH16  \nDDR4_A0  AB10  \nDDR4_A1  AA12  \nDDR4_A2  AB9 \nDDR4_A3  AJ9 \nDDR4_A4  AD8 \nDDR4_A5  AA10  \nDDR4_A6  AE8 \nDDR4_A7  AB8 \nDDR4_A8  Y11 \nDDR4_A9  AC9 \nDDR4_A10  AC10  \nDDR4_A11  AA13  \nDDR4_A12  AE9 \nDDR4_A13  AA8 \nDDR4_ACT_B  AC12  \nDDR4_BA0  AD9 \nDDR4_BA1  AG9 \nDDR4_BG0  AC11  \nDDR4_CAS_B  AK9 \nDDR4_CKE  AF10  \n  \n \n AXP390用户手册  \n \n 23 / 48 \n www. alinx.com  \n \n 23 / 48 DDR4_CLK_N  AF11  \nDDR4_CLK_P  AE11  \nDDR4_CS_B  AK11  \nDDR4_OTD  AH9 \nDDR4_PAR  Y10 \nDDR4_RAS_B  AB12  \nDDR4_RST  AA11  \nDDR4_WE_B  AE10  \n \n(五) QSPI Flash  \n板上使用了 4片128Mbit大小的 QSPI FLASH 芯片 ，型号为 GD25Q127CYIG ，\n它使用 3.3V CMOS 电压标准。由于它的非易失特性，在使用中，  QSPI FLASH 可以\n作为 FPGA 系统的启动镜像。这些镜像主要包括 FPGA 的bit文件、  软核的 应用程序\n代码以及其它的用户数据文件。  \nSPI FLASH 的具体型号和相关参数见 下表 \n表2-5-1 QSPI Flash 的型号和参数  \n位号 芯片类型  容量 厂家 \nU14 、U52 、U53 、U54 GD25Q127CYIG  128M Bit  兆易 \nQSPI FLASH 连接到 CPLD 芯片上， 采用 Slave Parallel 模式 。图 2-5-1为QSPI \nFlash 在硬件连接示意图 ，Host 为我们选用 CPLD 。 \n \n \n 24 / 48 \n www. alinx.com  \n \n 24 / 48 \n \n图2-5-1 QSPI Flash 连接示意图  \n图2-5-2为开发板上 QSPI Flash 的实物图  \n \n图2-5-2 QSPI FLASH 部分实物图  \n \n(六) 千兆以太网接口  \nAXP390  开发板上通过一片 KSZ9031RNX 以太网 PHY 芯片为用户提供网络通信服\n务。以太网 PHY 芯片是连接到 Titan2  FPGA 的IO 接口上。 KSZ9031RNX 芯片支持\n10/100/1000 Mbps 网络传输速率，通过 RGMII 接口跟 FPGA 进行数据通信。\nKSZ9031RNX 支持Ｍ DI/MDX 自适应，各种速度自适应， Master/Slave 自适应，支持\nMDIO 总线进行 PHY 的寄存器管理。   \nKSZ9031RNX 上电会检测一些特定的 IO的电平状态，从而确定自己的工作模式 。\n表2-6-1 描述了 GPHY 芯片上电之后的默认设定信息。  \n  \n \n AXP390用户手册  \n \n 25 / 48 \n www. alinx.com  \n \n 25 / 48 表2-6-1PHY 芯片默认配置值  \n配置 Pin脚 说明 配置值  \nPHYAD[2:0 ] MDIO/ MDC 模式的 PHY 地址 PHY Address 为 011 \nCLK125_EN  使能 125Mhz 时钟输出选择  使能 \nLED_MODE  LED 灯模式配置  单个 LED 灯模式  \nMODE0~MODE3  链路自适应和全双工配置  10/100/1000 自适应，兼\n容全双工、半双工  \n当网络连接到千兆以太网时， FPGA 和PHY 芯片 KSZ9031RNX 的数据传输时通过\nRGMII 总线通信，传输时钟为 125Mhz ，数据在时钟的上升沿和下降样采样。   \n当网络连接到百兆以太网时， FPGA 和PHY 芯片 KSZ9031 RNX 的数据传输时通过\nRMII 总线通信，传输时钟为 25Mhz 。数据在时钟的上升沿和下降样采样。   \nFPGA\nTitan2GPHY\n(KSZ9031RNX)ETH_TXCKU30U1\nETH_TXCTL\nETH_TXD0~ETH_TXD3\nETH_RXCK\nETH_RXCTL\nETH_TXD0~ETH_RXD3\nETH_MDC\nETH_MDIO\nETH_RESET\nMDI[3:0]+/-\nLED1\nLED2\n25Mhz\nOSC\n \n图2-6-1 为FPGA 与以太网 PHY 芯片连接示意图 : \n图2-6-2为以太网 PHY 芯片的实物图  \n \n图2-6-2 以太网 PHY 芯片实物图  \n \n \n \n 26 / 48 \n www. alinx.com  \n \n 26 / 48 以太网 PHY 的FPGA 引脚分配如下：  \n信号名称  FPGA 引脚号  备注 \nPHY1_MDC  Y25 MDIO 管理时钟   \nPHY1_MDIO  AE26 MDIO 管理数据   \nPHY1_RESET  AK20 PHY芯片复位   \nPHY1_RXC  AE28 RGMII 接收时钟  \nPHY1_RXDV  AG28 接收数据有效信号  \nPHY1_RXD0  AK28 接收数据 Bit0 \nPHY1_RXD1  AG27 接收数据 Bit1 \nPHY1_RXD2  AJ27 接收数据 Bit2  \nPHY1_RXD3  AH27 接收数据 Bit3 \nPHY1_GTXC  AJ26 RGMII 发送 时钟 \nPHY1_TXEN  AH26 发送使能信号  \nPHY1_TXD0  AF28 发送数据 bit0 \nPHY1_TXD1  AF27 发送数据 bit1 \nPHY1_TXD2  AF26 发送数据 bit2 \nPHY1_TXD3  AK26 发送数据 bit3 \n \n(七) SFP光纤接口  \nAXP390 扩展板上 引出了 4路HSST 的作光纤 通信 接口， 用户可以购买 SFP 光模块 (市\n场上 1.25G ，10G 、2.5G 光模块）插入到这 4个光纤接口中进行光纤数据通信。 4路光纤\n接口分别跟 FPGA 的HSST 收发器的 4路RX/TX 相连接， TX信号和 RX信号都是以差分信\n号方式 连接 FPGA 和光模块，每路 TX发送和 RX接收数据速率高达 10Gb/s 。HSST 收发\n器的参考时钟由 多路时钟芯片 提供 。 \nFPGA和光纤设计示意图如下图 2-7-1所示:  \n  \n \n AXP390用户手册  \n \n 27 / 48 \n www. alinx.com  \n \n 27 / 48 \nFPGASFP1_RX_N~SFP4_RX_NSFP1_RX_P~SFP4_RX_PSFP1~SFP4U34\nSFP1_TX_N~SFP4_TX_NSFP1_TX_P~SFP4_TX_PBANK\nHSST\nQR1\nBANK\nL5SFP1_LOSS~SFP4_LOSSSFP1_TX_DIS~SFP4_TX_DISx4\nx4\nx4\nx4\nx4\nx4 \n图2-7-1光纤设计示意图  \n两路光纤接口在扩展板的实物图如下图所示 :  \n \n                    图2-7-2两路光纤通信接口实物图  \n \n第1路光纤接口 FPGA 引脚分配 如下：  \n网络名称  FPGA 引脚 备注 \nSFP1_TX_N  D1 SFP 光模块数据发送  Negative  \nSFP1_TX_P  D2 SFP 光模块数据发送 Positive  \nSFP1_RX_N  E3 SFP 光模块数据接收  Negative  \n \n \n 28 / 48 \n www. alinx.com  \n \n 28 / 48 SFP1_RX_P  E4 SFP 光模块数据接收 Positive  \nSFP1_TX_DIS  V19 SFP 光模块光发射禁止，高有效  \nSFP1_LOSS  V29 SFP 光接收 LOSS 信号，高表示没有\n接收到光信号  \nSFP1_IIC_SCL  T27 SFP 光模块 IIC的时钟  \nSFP1_IIC_SDA  U27 SFP 光模块 IIC的数据  \n第2路光纤接口 FPGA 引脚分配 如下：  \n网络名称  FPGA 引脚 备注 \nSFP2_TX_N  C3 SFP 光模块数据发送  Negative  \nSFP2_TX_P  C4 SFP 光模块数据发送 Positive  \nSFP2_RX_N  D5 SFP 光模块数据接收  Negative  \nSFP2_RX_P  D6 SFP 光模块数据接收 Positive  \nSFP2_TX_DIS  V20 SFP 光模块光发射禁止，高有效  \nSFP2_LOSS  V30 SFP 光接收 LOSS 信号，高表示没有\n接收到光信号  \nSFP2_IIC_SCL  U28 SFP 光模块 IIC的时钟  \nSFP2_IIC_SDA  T25 SFP 光模块 IIC的数据  \n第3路光纤接口 FPGA 引脚分配 如下：  \n网络名称  FPGA 引脚 备注 \nSFP3_TX_N  B1 SFP 光模块数据发送  Negative  \nSFP3_TX_P  B2 SFP 光模块数据发送 Positive  \nSFP3_RX_N  B5 SFP 光模块数据接收  Negative  \nSFP3_RX_P  B6 SFP 光模块数据接收 Positive  \nSFP3_TX_DIS  W23 SFP 光模块光发射禁止，高有效  \nSFP3_LOSS  V25 SFP 光接收 LOSS 信号，高表示没有\n接收到光信号  \n第4路光纤接口 FPGA 引脚分配 如下：  \n网络名称  FPGA 引脚 备注 \nSFP4_TX_N  A3 SFP 光模块数据发送  Negative  \nSFP4_TX_P  A4 SFP 光模块数据发送 Positive  \nSFP4_RX_N  A7 SFP 光模块数据接收  Negative  \nSFP4_RX_P  A8 SFP 光模块数据接收 Positive  \n  \n \n AXP390用户手册  \n \n 29 / 48 \n www. alinx.com  \n \n 29 / 48 SFP4_TX_DIS  W24 SFP 光模块光发射禁止，高有效  \nSFP4_LOSS  W26 SFP 光接收 LOSS 信号，高表示没有\n接收到光信号  \n(八) QSFP+ 光纤接口  \n开发 板上 有一个 四小体积可插入 QSFP+ 的光纤接口。光纤 收发器集成了 4传送通\n道和 4接收通道 ，这种 4通道的可插 拔接口 传输速率 达到了 40Gbps 。 满足 用户 对更高\n密度的高速可插拔 光纤通信 解决方案 。 \nQSFP+ 的光纤接口的收发信号直接跟 FPGA 的BANK HSST_QR2 收发器相连接，\n光纤的 4路TX信号和 RX信号都是直接跟 HSST 的收发器连接，因为单路 HSST 的速\n率高达 13.125 Gbps 带宽， 所以 4路光纤接口的速度可以高达 40Gbps 。 收发器的参考\n时钟由 多路 时钟芯片 Si5332B提供。  \n开发板的 QSFP+ 的光纤设计示意图如下图 2-8-1所示, 其中光纤的控制信号连接\n到FPGA 的BANK L5 。 \nFPGAQSFP1_RX_N~QSFP4_RX_NQSFP1_RX_P~QSFP4_RX_PQSFP+光模块U34\nQSFP1_TX_N~QSFP4_TX_NQSFP1_TX_P~QSFP4_TX_PBANK\nHSST\nQR2\nBANK\nL5QSFP_RESETLQSFP_MODSELLx4\nx4\nx4\nx4\nQSFP_MODPRSL\nQSFP_INTLQSFP_LPMODE\nQSFP_SCL\nQSFP_SDA\n \n图2-8-1 QSFP+ 光纤设计示意图  \n \nQSFP+ 光纤接口在开发板上的实物图如下图 2-8-2所示: \n \n \n 30 / 48 \n www. alinx.com  \n \n 30 / 48 \n \n图2-8-2 QSFP+ 光纤通信 接口实物图  \n \nQSFP+ 光纤接口 FPGA 引脚分配 如下：  \n网络名称  FPGA 引脚 备注 \nQSFP1_TX_N  K1 QSFP+ 第一路 数据发送  Negative  \nQSFP1_TX_P  K2 QSFP+ 第一路 数据发送  Positive  \nQSFP2_TX_N  J3 QSFP+ 第二路 数据发送  Negative  \nQSFP2_TX_P  J4 QSFP+ 第二路 数据发送  Positive  \nQSFP3_TX_N  H1 QSFP+ 第三路 数据发送  Negative  \nQSFP3_TX_P  H2 QSFP+ 第三路 数据发送  Positive  \nQSFP4_TX_N  F1 QSFP+ 第四路 数据发送  Negative  \nQSFP4_TX_P  F2 QSFP+ 第四路 数据发送  Positive  \nQSFP1_RX_N  K5 QSFP+ 第一路 数据 接收 Negative  \nQSFP1_RX_P  K6 QSFP+ 第一路 数据 接收 Positive  \nQSFP2_RX_N  H5 QSFP+ 第二路 数据 接收 Negative  \nQSFP2_RX_P  H6 QSFP+ 第二路 数据 接收 Positive  \nQSFP3_RX_N  G3 QSFP+ 第三路 数据 接收 Negative  \nQSFP3_RX _P G4 QSFP+ 第三路 数据 接收 Positive  \nQSFP4_RX_N  F5 QSFP+ 第四路 数据 接收 Negative  \nQSFP4_RX_P  F6 QSFP+ 第四路 数据 接收 Positive  \nQSFP_MODSELL  U22 模式选择，低电平 I2C有效 \nQSFP_RESETL  U23 复位信号，低电平复位  \nQSFP_MODPRSL  V21 光模块存在信号，低电平有效  \nQSFP_INTL  V22 中断信号，低电平有效  \n  \n \n AXP390用户手册  \n \n 31 / 48 \n www. alinx.com  \n \n 31 / 48 QSFP_LPMODE  U24 低功耗模式选择  \nQSFP_SCL  W21 I2C时钟信号  \nQSFP_SDA  W22 I2C数据信号  \n(九) PCIe 插槽  \n开发 板上 有一个 PCIe x 8的接口， PCIE 卡的外形尺寸符合标准 PCIe 卡电气规范要\n求，可直接在普通 PC 的x8 PCIe 插槽上使用。 开 发 板 和 电 脑 之 间 能 实 现\nPCIEex8,PCIEex4,  PCIex2,  PCIex1 的数据通信。  \nPCIe 接口的收发信号直接跟 FPGA BANK HSST 相连接， 8路TX信号和 RX信号\n都是以差分信号方式连接到 BANK  HSST 的QR3 与QR4 上， 支持 PCI Express 2.0 标\n准，单通道通信速 率可高达 5Gbps。 \n开发板的 PCIe 接口的设计示意图如下图 2-9-1所示,其中 TX发送信号用 AC耦合\n模式连接。  \nFPGAU34\nBANK\nHSST \nQR3PCIex8接口\nPCIE_TX1_P/N\nPCIE_TX0_P/N\nPCIE_RX3_P/N\nPCIE_RX2_P/NPCIE_TX2_P/NPCIE_TX3_P/N\nPCIE_RX1_P/N\nPCIE_RX0_P/N\nPCIE_PERSTBANK\nHSST \nQR4PCIE_TX5_P/N\nPCIE_TX4_P/N\nPCIE_RX7_P/N\nPCIE_RX6_P/NPCIE_TX6_P/NPCIE_TX7_P/N\nPCIE_RX5_P/N\nPCIE_RX4_P/N\n \n图2-9-1 PCIe x 8 接口设计示意图  \n \nPCIex8 接口在的实物图如下图 2-9-2所示: \n \n \n 32 / 48 \n www. alinx.com  \n \n 32 / 48 \n \n图2-9-2 PCIe x8 接口 实物图  \n \nPCIe  x8接口 FPGA 引脚分配 如下：  \n信号名称 FPGA 引脚 备注 \nPCIE_CLK_N  L7 PCIE 参考时钟 Negative  \nPCIE_CLK_P  L8 PCIE 参考时钟 Positi ve \nPCIE_PERST  V24 PCIE 板卡的复位信号  \nPCIE_RX0_N  M5 PCIE 通道 0数据接收 Negative  \nPCIE_RX0_P  M6 PCIE 通道 0数据接收 Positive  \nPCIE_RX1_N  P5 PCIE 通道1数据接收  Negative  \nPCIE_RX1_P  P6 PCIE 通道 1数据接收 Positive  \nPCIE_RX2_N  R3 PCIE 通道2数据接收  Negative  \nPCIE_RX2_P  R4 PCIE 通道 2数据接收 Positive  \nPCIE_RX3_N  T5 PCIE 通道3数据接收  Negative  \nPCIE_RX3_P  T6 PCIE 通道 3数据接收 Positive  \nPCIE_RX4_N  V5 PCIE 通道4数据接收  Negative  \nPCIE_RX4_P  V6 PCIE 通道 4数据接收 Positive  \nPCIE_RX5_N  W3 PCIE 通道5数据接收  Negative  \nPCIE_RX5_P  W4 PCIE 通道 5数据接收 Positive  \nPCIE_RX6_N  Y5 PCIE 通道6数据接收  Negative  \nPCIE_RX6_P  Y6 PCIE 通道6数据接收 Positive  \nPCIE_RX7_N  AA3 PCIE 通道7数据接收  Negative  \nPCIE_RX7_P  AA4 PCIE 通道 7数据接收 Positive  \nPCIE_TX0_N  L3 PCIE 通道0数据 发送 Negative  \nPCIE_TX0_P  L4 PCIE 通道 0数据 发送 Positive  \nPCIE_TX1_N  M1 PCIE 通道1数据 发送 Negative  \nPCIE_TX1_P  M2 PCIE 通道 1数据 发送 Positive  \n  \n \n AXP390用户手册  \n \n 33 / 48 \n www. alinx.com  \n \n 33 / 48 PCIE_TX2_N  N3 PCIE 通道2数据 发送 Negative  \nPCIE_TX2_P  N4 PCIE 通道 2数据 发送 Positive  \nPCIE_TX3_N  P1 PCIE 通道3数据 发送 Negative  \nPCIE_TX3_P  P2 PCIE 通道 3数据 发送 Positive  \nPCIE_TX4_N  T1 PCIE 通道4数据 发送 Negative  \nPCIE_TX4_P  T2 PCIE 通道 4数据 发送 Positive  \nPCIE_TX5_N  U3 PCIE 通道5数据 发送 Negative  \nPCIE_TX5_P  U4 PCIE 通道 5数据 发送 Positiv e \nPCIE_TX6_N  V1 PCIE 通道6数据 发送 Negative  \nPCIE_TX6_P  V2 PCIE 通道 6数据 发送 Positive  \nPCIE_TX7_N  Y1 PCIE 通道7数据 发送 Negative  \nPCIE_TX7_P  Y2 PCIE 通道 7数据 发送 Positive  \n \n(十) 温度传感器  \nAXP390 开发板上安装了一个高精度、低功耗、数字温度传感器芯片，型号为\nON Semiconductor 公司的 LM75 A。LM75 A芯片的温度精度为 0.125 度,传感器和\nFPGA 直接为 I2C数字接口，  FPGA通过 I2C接口来读取当前开发板附近的温度。 下 图\n2-10-1为LM75 A传感器芯片的设计示意图  \nFPGA\nTitan2LM75ALM75A_SCLU29U34\nSCL\nLM75A_SDASDA3.3V\n \n图2-10-1 LM75A 传感器 原理图部分  \n \n下图为 LM75A 传感器实物图  \n \n \n 34 / 48 \n www. alinx.com  \n \n 34 / 48 \n \n图2-10-2 LM75A 传感器 实物图  \n \n LM75 A传感器 引脚分配：  \n引脚名称  FPGA 引脚 \nPLL_SCL  W19 \nPLL_SDA  R19 \n \n(十一 ) SD卡槽  \nSD卡(Secure Digital Memory Card) 是一种基于半导体闪存工艺的存储卡， 1999\n年由日本松 下主导概念，参与者东芝和美国 SanDisk 公司进行实质研发而完成。 2000\n年这几家公司发起成立了 SD协会(Secure Digital Association 简称 SDA) ，阵容强大，\n吸引了大量厂商参加。其中包括 IBM ，Microsoft ，Motorola ，NEC 、Samsung 等。\n在这些领导厂商的推动下， SD卡已成为目前消费数码设备中应用最广泛的一种存储卡。  \nSD卡是现在非常常用的存储设备， 我们扩展出来的 SD卡， 支持 SPI模式和 SD模\n式，使用的 SD卡为 MicroSD 卡。原理图如下 图2-11-1所示。  \nFPGA\nTitan2U34\n+3.3V +3.3V\n \n图2-11-1 SD卡槽原理图  \n图2-11-2 为开发板上 SD卡槽实物图  \n  \n \n AXP390用户手册  \n \n 35 / 48 \n www. alinx.com  \n \n 35 / 48 \n \n图 2-11-2 SD 卡槽实物图  \n \n \nSD卡槽引脚分配  \nSD模式 \n引脚名称  FPGA 引脚 \nSD_CLK  N21 \nSD_CD  P23 \nSD_CMD  N22 \nSD_D0  N25 \nSD_D1  N26 \nSD_D2  N19 \nSD_D3  N20 \n \n(十二 ) USB转串口  \nAXP390 开发板 包含了 Silicon Labs CP210 2GM 的USB-UAR 芯片, USB 接口采用\nMINI USB 接口，可以用一根 USB 线将它连接到上 PC的USB 口进行串口数据通信  。 \nUSB Uart 电路设计的示意图 如下图所示: \nFPGA CP2102\nUART_RXDUART_TXDU15U34\nTXDMicro USB\nRXD\nD+/-VBUS\nREGIN\n \n图2-12-1 USB 转串口 示意图  \n \n \n \n 36 / 48 \n www. alinx.com  \n \n 36 / 48 下图为 USB 转串口的实物图  \n \n图2-12-2 USB 转串口实物图  \n UART 转串口的 FPGA 引脚分配：  \n引脚名称  FPGA 引脚 \nUART_RXD  P21 \nUART_TXD  P22 \n \n(十三 ) FMC 连接器  \nAXP390 开发板带有一个 标准的 FMC LPC 的扩展口，可以外接我们黑金的各种\nFMC模块 （ HDMI 输入输出模块， 高速 AD模块等等） 。 FMC 扩展口包含 34对差分 IO\n信号和一路 I2C总线信号。  \nFMC 扩展口的 33对差分信号连接到 FPGA 芯片的 BANK12, BANK13 的IO上，\nBANK12 和BANK13 的IO电平标准是由 BANK 的电压 VADJ 决定的，默认为 +2.5V ，\n使得连接 FMC 的34对差分信号支持 LVDS 数据通信。 FPGA 和FMC 连接器的原理图\n如图 2-13-1所示。  \nFPGAU34\nFMC连接器\nFMC_LA00_P/N ~ FMC_LA33_P/N \nFMC_CLK0_P/N\nBANK L6\nBANK L7FMC_CLK0_P/N\nFMC_SCL\nFMC_SDA\n \n图2-13-1 FMC 连接器 连接示意图  \n \n  \n \n AXP390用户手册  \n \n 37 / 48 \n www. alinx.com  \n \n 37 / 48 图2-13-2 为开发板上 FMC 连接器 实物图  \n \n图2-13-2 FMC 连接器 实物图  \n \nFMC 连接器 引脚分配  \n信号名称 FPGA 引脚号 备注 \nFMC_CLK0_N  AC27 FMC 参考第 1路参考时钟 N \nFMC_CLK0_P  AB27 FMC 参考第 1路参考时钟 P \nFMC_CLK1_N  AG23 FMC 参考第 2路参考时钟 N \nFMC_CLK1_P  AF22 FMC 参考第 2路参考时钟 P \nFMC_LA00_CC_N  AH29 FMC 参考第 0路数据（时钟） N \nFMC_LA00_CC_P  AG29 FMC 参考第 0路数据（时钟） P \nFMC_LA01_CC_N  AD28 FMC 参考第 1路数据（时钟） N \nFMC_LA01_CC_P  AD27 FMC 参考第 1路数据（时钟） P \nFMC_LA02_N  AK30 FMC 参考第 2路数据 N \nFMC_LA02_P  AK29 FMC 参考第 2路数据 P \nFMC_LA03_N  AJ29 FMC 参考第 3路数据 N \nFMC_LA03_P  AJ28 FMC 参考第 3路数据 P \nFMC_LA04_N  AH30 FMC 参考第 4路数据 N \nFMC_LA04_P  AG30 FMC 参考第 4路数据 P \nFMC_LA0 5_N AD26 FMC 参考第 5路数据 N \nFMC_LA05_P  AC26 FMC 参考第 5路数据 P \nFMC_LA06_N  AB25 FMC 参考第 6路数据 N \nFMC_LA06_P  AA25 FMC 参考第 6路数据 P \nFMC_LA07_N  AE29 FMC 参考第 7路数据 N \nFMC_LA07_P  AD29 FMC 参考第 7路数据 P \nFMC_LA08_N  AF30 FMC 参考第 8路数据 N \nFMC_LA08_P  AE30 FMC 参考第 8路数据 P \n \n \n 38 / 48 \n www. alinx.com  \n \n 38 / 48 FMC_LA09_N  AA26 FMC 参考第 9路数据 N \nFMC_LA09_P  Y26 FMC 参考第 9路数据 P \nFMC_LA10_N  AC30 FMC 参考第 10路数据 N \nFMC_LA10_P  AC29 FMC 参考第 10路数据 P \nFMC_LA11_N  AA28 FMC 参考第 11路数据 N \nFMC_LA11_P  Y28 FMC 参考第 11路数据 P \nFMC_LA12_N  AB30 FMC 参考第 12路数据 N \nFMC_LA12_P  AB29 FMC 参考第 12路数据 P \nFMC_LA13_N  AB28 FMC 参考第 13路数据 N \nFMC_LA13_P  AA27 FMC 参考 第13路数据 P \nFMC_LA14_N  W28 FMC 参考第 14路数据 N \nFMC_LA14_P  W27 FMC 参考第 14路数据 P \nFMC_LA15_N  Y29 FMC 参考第 15路数据 N \nFMC_LA15_P  W29 FMC 参考第 15路数据 P \nFMC_LA16_N  AA30 FMC 参考第 16路数据 N \nFMC_LA16_P  Y30 FMC 参考第 16路数据 P \nFMC_LA17_CC_N  AH24 FMC 参考第 17路数据 （时钟） N \nFMC_LA17_CC_P  AG24 FMC 参考第 17路数据（时钟） P \nFMC_LA18_CC_N  AE24 FMC 参考第 18路数据 （时钟） N \nFMC_LA18_CC_P  AD23 FMC 参考第 18路数据（时钟） P \nFMC_LA19_N  AK24 FMC 参考第 19路数据 N \nFMC_LA19_P  AK23 FMC 参考第 19路数据 P \nFMC_LA20_N  AK25 FMC 参考第 20路数据 N \nFMC_LA20_P  AJ24 FMC 参考第 20路数据 P \nFMC_LA21_N  AF21 FMC 参考第 21路数据 N \nFMC_LA21_P  AF20 FMC 参考第 21路数据 P \nFMC_LA22_N  AH25 FMC 参考第 22路数据 N \nFMC_LA22_P  AG25 FMC 参考第 22路数据 P \nFMC_LA23_N  AC21 FMC 参考第 23路数据 N \nFMC_LA23_P  AC20 FMC 参考第 23路数据 P \nFMC_LA24_N  AF23 FMC 参考第 24路数据 N \nFMC_LA24_P  AE23 FMC 参考第 24路数据 P \n  \n \n AXP390用户手册  \n \n 39 / 48 \n www. alinx.com  \n \n 39 / 48 FMC_LA25_N  AE21 FMC 参考第 25路数据 N \nFMC_LA25_P  AD21 FMC 参考第 25路数据 P \nFMC_LA26_N  AB23 FMC 参考第 26路数据 N \nFMC_LA26_P  AB22 FMC 参考第 26路数据 P \nFMC_LA27_N  Y24 FMC 参考第 27路数据 N \nFMC_LA27_P  Y23 FMC 参考第 27路数据 P \nFMC_LA28_N  AD22 FMC 参考第 28路数据 N \nFMC_LA28_P  AC22 FMC 参考第 28路数据 P \nFMC_LA29_N  AF25 FMC 参考第 29路数据 N \nFMC_LA29_P  AE25 FMC 参考第 29路数据 P \nFMC_LA30_N  AC25 FMC 参考第 30路数据 N \nFMC_ LA30_P AB24 FMC 参考第 30路数据 P \nFMC_LA31_N  AD24 FMC 参考第 31路数据 N \nFMC_LA31_P  AC24 FMC 参考第 31路数据 P \nFMC_LA32_N  AA21 FMC 参考第 32路数据 N \nFMC_LA32_P  Y21 FMC 参考第 32路数据 P \nFMC_LA33_N  AA23 FMC 参考第 33路数据 N \nFMC_LA33_P  AA22 FMC 参考第 33路数据 P \nFMC_PRSNT  M24 FMC 复位，低有效   \nFMC_SCL  M22 FMC I2C 总线时钟  \nFMC_SDA  M23 FMC I2C 总线数据  \n \n(十四 ) 扩展口  \n开发板 预留 了1个2.54mm 标准间距的 40针的扩展口 J16， 用于连接黑金的各个\n模块或者用户自己设计的外面电路，扩展口有 40个信号，其中， 5V电源 1路，3.3V\n电源 2路，地 3路，IO口34路。切勿 IO直接跟 5V设备直接连接，以免烧坏 FPGA 。\n如果要接 5V设备，需要接电平转换芯片。  \n在扩展口和 FPGA 连接之间串联了 33欧姆的排阻，用于保护 FPGA 以免外界电压\n或电流过高造成损坏，扩展口 (J16)的电路如下图 2-14-1所示 \n \n \n 40 / 48 \n www. alinx.com  \n \n 40 / 48 \n \n图2-14-1扩展口 J16原理图  \n下图为 J16 扩展口实物图，扩展口的 Pin1 ，Pin2 已经在板上标示出。  \n \n图2-14-2扩展口 J16实物图  \n \n   J16扩展口 FPGA 的引脚分配  \n引脚编号  FPGA 引脚 引脚编号  FPGA 引脚 \n1  GND  2  +5V  \n3  J24 4  J23 \n5  J22 6  J21 \n7  J26 8  K26 \n9  K30 10  L30 \n11  L28 12  M28 \n13  M27 14  N27 \n15  N30 16  N29 \n17  L27 18  L26 \n  \n \n AXP390用户手册  \n \n 41 / 48 \n www. alinx.com  \n \n 41 / 48 19  J28 20  J27 \n21  H29 22  J29 \n23  K29 24  K28 \n25  L20 26  M20 \n27  K21 28  L21 \n29  L23 30  L22 \n31  K24 32  K23 \n33  K25 34  L25 \n35  M30 36  M29 \n37  GND  38  GND  \n39  +3.3V  40  +3.3V  \n \n(十五 ) JTAG 接口  \n开发板预留了 2个JTAG 接口， 1个10针 间距 2.54mm 的JTAG 接口和 1个\n14 针 间距 2.00mm JTAG 接口 。用于 调试 FPGA 程序 和固化程序到 FLASH 。为了\n带电插拔造成对 FPGA 芯片的损坏，我们在 JTAG 信号上添加了保护二极管来保证信\n号的电压在 FPGA 和CPLD 接受的范围，避免 器件 损坏。  \n1）10针JTAG 接口 \n10针间距 2.54mm 的JTAG 接口连接到 FPGA 芯片，其作用主要用于 FPGA 程\n序调试， 不能用此 JTAG 接口进行程序固化。 其原理图如下：  \n \n图2-15-1 JTAG 接口原理图  \n \n \n \n 42 / 48 \n www. alinx.com  \n \n 42 / 48 下图为扩展板上 JTAG 接口实物图， JTAG 线插拔的时候注意不要热插拔。  \n \n图2-15-2 JTAG 接口实物图  \n2）14针JTAG 接口 \n14针间距 2.00mm 的JTAG 接口连接到 CPLD 芯片，其作用 可通过此接口固化\n程序到 4片QSPI flash ，利用 CPLD 快速加载程序到 FPGA ，满足 PCIe 上电要求 ，\n此JTAG 接口 可用来 固化 FPGA 程序到 flash 中。其原理图如下：  \n \n图2-15-3 JTAG 接口原理图  \n \n下图为扩展板上 JTAG 接口实物图， JTAG 线插拔的时候注意不要热插拔。  \n \n图2-15-4 JTAG 接口实物图  \n固化程序时采取 从并模式加载 ， 下载器连接 14针的 JTAG ，将 拨动开关 SW2 的\n开关 1、2、3分别 设置:1：OFF ，2：ON，3：ON，即 mode[2:0]=110 ，并且将 拨动\n开关 SW3 的设置 1：OFF ，2：ON 即可。   \n(十六 ) 按键  \n开发板上 有3个按键 RESET 、KEY1 、KEY2，RESET 个用于 FPGA 系统复位，用户\n不能编程； KEY1 、KEY2 是2个用户按键，连接到 FPGA 的普通 IO按键按键低电平有\n效，当按键按下， FPGA 的IO输入电压为低，当没有按键按下时 ，FPGA 的IO输入电\n  \n \n AXP390用户手册  \n \n 43 / 48 \n www. alinx.com  \n \n 43 / 48 压为高。按键部分电路如下图 2-16-1所示 \nU343.3V\nFPGA\nRESET\nKEY1\nKEY2\n \n图2-16-1按键硬件设计示意图  \n \n图2-16-2为开发 板上 3个按键实物图  \n \n图2-16-2按键实物图  \n \n用户按键 FPGA 引脚分配：  \n引脚名称  FPGA 引脚 \nKEY1  R28 \nKEY2  T28 \n \n(十七 ) LED灯 \n开发板 上有 6个红色 LED 灯，其中 1个是电源指示灯 (PWR) ，1个是程序配置指\n示灯（ DONE ），4个是用户 LED 灯（LED1~LED4 ） 。当开发板供电后，电源指示灯会\n亮起。 程序加载完成后 DONE 灯会亮， 用户 LED1~LED 4通过三极管 连接到 FPGA 的\n普通 IO，当连接用户 LED 灯的 IO电压配置为高 电平时，用户 LED 灯点亮 ，当连接 IO\n电压 配置为低 电平时，用户 LED 会被 熄灭 。 \nLED 灯硬件连接的示意图如图 2-17-1所示 \n \n \n 44 / 48 \n www. alinx.com  \n \n 44 / 48 \nFPGAU34\nBANK0\nBANK\nL7\n3.3V 3.3V\nDONELED1\nLED2\nLED3\nLED43.3V3.3V3.3V\n \n图2-17-1 LED 灯硬件设计示意图  \n \n图2-17-2为扩展板上 8个用户 LED 灯实物图  \n \n图2-17-2用户 LED 灯实物图  \nLED 灯FPGA 引脚分配：  \n引脚名称  FPGA 引脚 \nLED1  AJ22  \nLED2  AJ23  \nLED3  AG20  \nLED4  AH20  \n \n  \n \n AXP390用户手册  \n \n 45 / 48 \n www. alinx.com  \n \n 45 / 48 (十八 ) 电源  \n开发板的 电源输入电压为 DC12V，外接+12V 电源给板子供电。外接电源供电时\n请使用开发板自 带的电源 ,不要用其他规格的电源， 以免损坏开发板。 +12V 输入电源通\n过DCDC 电源芯片 MYMGK1R820 产生+1.0V 的FPGA 核心电源， 输出电流高达 20A ，\n满足 FPGA 的 核 心 电 压 的 电 流 需 求 。 另 外 +12V 通过 3路DC/DC 电源芯片\nETA1471FT2G 分别产生 2路+5V 和+3.3V 这3路电源。 其中 1路+5V 电源再通过\nDCDC 芯片 ETA9351Q4Y 来产生 +1.8V,  +1.5V, VADJ （+2.5V ）、VCCA_IO_GO 、+1.2V\n这5路电源，给 FPGA 外设、 DDR3 、DDR4 供电。 另外 1路+5V 电源再通 过DCDC\n芯片 ETA9351Q4Y 产生 HSST 所 需 的 +1.2V（HSST_AVTT ）电 源 ， +1.8V\n（HSST_VCCA ），+1.2V （网络芯片） 电源 这3路电源；同时通过 DCDC 芯片\nETA8156FT2G 产生 HSST 所需的 +1.0V （HSST_AV CC）电源。 此外 DDR3 和DDR4\n的VTT 和VREF 电压由 SY6355DBC 芯片 来产生， FPGA 的ADC 参考电压由 CYT432\n芯片产生。  \n板上的 电源设计示意图如下图 2-18-1所示: \n \n \n 46 / 48 \n www. alinx.com  \n \n 46 / 48 \nDC+12VETA8156FT2G\nETA9351Q4Y\nSY6355PHY1_1.2V@3A\n+1.5V@3A+1.8V@3A\nU5HSST_AVCC@3A\nU8+5V \nHSST_AVTT@3A\nHSST_VCCA@3AU70\nETA9351Q4Y\nVADJ@3AMYMGK1R820U42\n+1.0V@20A\nETA1471FT2GU67 U164\nETA1471FT2GU163\nSY6355DDR4_VTT\nDDR4_VREFU46+3.3V@3ADDR3_VTT\nDDR4_VREFETA1471FT2GCYT432+1V25@1AU32+1.2V@3AU9\nETA9351Q4YVCCA_IO_GO@3A\nU66 \n图2-18-1原理图 中电源接口部分  \n各个电源分配的功能如下表所示：  \n电源 功能 \n+1.0V  FPGA 的内核电压 ，DRM 电源 \n+3.3V  FPGA  Bank0,Bank  L4，Bank  L5，QSIP \nFLASH, Clock 晶振, SD 卡，SFP 光模块  \n+1.8V  FPGA 辅助电压 ，网络芯片  \nVCCA_IO_GO  IO专用模拟电源  \n+1.5V  DDR3 ，FPGA Bank  L1,Bank  L2，Bank L3  \n+1.2V DDR4 ，FPGA Bank R5,Bank R6 ，Bank R7  \nVADJ(+2.5V)  FPGA Bank  L6 Bank  L7, FMC  \nDDR3_ VREF, DDR3_ VTT DDR3  \n  \n \n AXP390用户手册  \n \n 47 / 48 \n www. alinx.com  \n \n 47 / 48 DDR4_ VREF, DDR4_ VTT DDR4 \nHSST_AVCC  (+1.0V)  FPGA Bank  HSST_QR1 , HSST_QR2 、\nHSST_QR3 、 B HSST_QR4  \nHSST_ AVTT(+1.2V)  FPGA Bank HSST_QR1, HSST_QR2 、\nHSST_QR3 、 B HSST_QR4  \nHSST_VCCA (+1.8 V) FPGA HSST 辅助电压  \n+1V25  FPGA ADC 外部参考电源  \n \n(十九 ) 风扇   \n因为 FPGA 芯片正常工作时会产生大量的热量，我们在板上为芯片增加了一个散热片\n和风扇， 防止芯片过热。 风扇的控制由 FPGA 芯片来控制， 控制管脚连接到 BANK  L7的IO\n上，如果 IO电平输出为高 ，MOSFET 管导通，风扇工作，如果 IO电平输出为低 ，风扇停\n止。板上的风扇设计图如下图 2-19-1所示: \n \n图2-19-1 开发板原理图中风扇设计  \nFPGA 引脚分配：  \n引脚名称  FPGA 引脚 \nFAN_PWM  AK21 \n \n \n 48 / 48 \n www. alinx.com  \n \n 48 / 48 (二十 ) 结构尺寸图  \n \n正面图（ Top View ） \n \n'}]
!==============================================================================!
### AXP390 Technical Summary

#### Key Specifications:
- **Voltage Ratings**: 
  - Input Voltage: DC 12V
  - FPGA Core Voltage: 1.0V
  - DDR3 Voltage: 1.5V
  - DDR4 Voltage: 1.2V
  - Other voltages: 1.8V, 3.3V, 5V, etc. for various components.
  
- **Current Ratings**: 
  - FPGA Core Current: Up to 20A
  - Other power outputs vary based on component requirements.

- **Power Consumption**: 
  - The board is designed to manage power efficiently, with multiple DC/DC converters for different voltage levels.

- **Operating Temperature Range**: 
  - Industrial grade, typically -40°C to +85°C (exact range may depend on specific components).

- **Package Type**: 
  - The AXP390 is a development board featuring a Titan2 FPGA (PG2T390HFFBG900) and various peripheral components.

- **Special Features or Notes**: 
  - Supports high-speed data transfer with multiple interfaces including PCIe, SFP, and QSFP+.
  - Onboard memory includes 8GB DDR4 and 2GB DDR3.
  - Integrated temperature sensor (LM75A) for monitoring.
  - Multiple expansion interfaces for additional modules.

- **Moisture Sensitive Level (MSL)**: 
  - Not specified in the provided text; typically, this would be found in the detailed component specifications.

#### Component Description:
The AXP390 is a high-performance FPGA development platform based on the Titan2 series from 紫光同创 (Unisoc). It integrates a PG2T390H FPGA chip, which is designed for complex data processing tasks. The board features a rich set of peripherals, including DDR3 and DDR4 memory, QSPI Flash for configuration storage, and various high-speed communication interfaces.

#### Typical Applications:
The AXP390 is suitable for a wide range of applications, including:
- **High-Speed Data Processing**: Ideal for applications requiring rapid data handling and processing, such as image processing and real-time data analysis.
- **Networking**: With its PCIe and fiber optic interfaces, it can be used in networking equipment and data centers.
- **Industrial Control**: The board can be utilized in automation and control systems due to its robust design and multiple I/O options.
- **Research and Development**: It serves as an excellent platform for engineers and students working on FPGA-based projects, allowing for prototyping and testing of various applications.

This summary encapsulates the key features and specifications of the AXP390 development board, highlighting its capabilities and potential use cases in various fields.