

================================================================
== Vivado HLS Report for 'conv_2'
================================================================
* Date:           Mon Aug  5 20:26:10 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       mp_2_fp2_ap_d1_r5
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  9905|  9905|  9905|  9905|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter2_Loop  |  9903|  9903|       224|          5|          1|  1936|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      0|       0|    593|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     55|    4107|   8254|    -|
|Memory           |        0|      -|    1760|    440|    -|
|Multiplexer      |        -|      -|       -|   1940|    -|
|Register         |        0|      -|    9203|   2568|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     55|   15070|  13795|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     25|      14|     25|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32ncud_U19  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U20  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U21  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U22  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U23  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U24  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U25  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U26  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U27  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U28  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U29  |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32neOg_U41  |cnn_fcmp_32ns_32neOg  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ndEe_U30  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U31  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U32  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U33  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U34  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U35  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U36  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U37  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U38  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U39  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U40  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_urem_4ns_4ns_7jG_U42  |cnn_urem_4ns_4ns_7jG  |        0|      0|   68|   31|    0|
    |cnn_urem_4ns_4ns_7jG_U43  |cnn_urem_4ns_4ns_7jG  |        0|      0|   68|   31|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     55| 4107| 8254|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |         Memory         |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_2_bias_U           |conv_2_conv_2_bias    |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_5_U  |conv_2_conv_2_wei0iy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_0_U  |conv_2_conv_2_wei1iI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_1_U  |conv_2_conv_2_wei2iS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_2_U  |conv_2_conv_2_wei3i2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_3_U  |conv_2_conv_2_wei4jc  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_4_U  |conv_2_conv_2_wei5jm  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_2_5_U  |conv_2_conv_2_wei6jw  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_3_U  |conv_2_conv_2_weiAem  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_4_U  |conv_2_conv_2_weiBew  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_5_U  |conv_2_conv_2_weiCeG  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_0_U  |conv_2_conv_2_weiDeQ  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_1_U  |conv_2_conv_2_weiEe0  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_2_U  |conv_2_conv_2_weiFfa  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_3_U  |conv_2_conv_2_weiGfk  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_4_U  |conv_2_conv_2_weiHfu  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_1_5_U  |conv_2_conv_2_weiIfE  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_0_U  |conv_2_conv_2_weiJfO  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_1_U  |conv_2_conv_2_weiKfY  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_2_U  |conv_2_conv_2_weiLf8  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_3_U  |conv_2_conv_2_weiMgi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_4_U  |conv_2_conv_2_weiNgs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_2_5_U  |conv_2_conv_2_weiOgC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_0_U  |conv_2_conv_2_weiPgM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_1_U  |conv_2_conv_2_weiQgW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_2_U  |conv_2_conv_2_weiRg6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_3_U  |conv_2_conv_2_weiShg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_4_U  |conv_2_conv_2_weiThq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_0_5_U  |conv_2_conv_2_weiUhA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_0_U  |conv_2_conv_2_weiVhK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_1_U  |conv_2_conv_2_weiWhU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_2_U  |conv_2_conv_2_weiXh4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_3_U  |conv_2_conv_2_weiYie  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_2_1_4_U  |conv_2_conv_2_weiZio  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_0_U  |conv_2_conv_2_weifYi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_1_U  |conv_2_conv_2_weig8j  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_2_U  |conv_2_conv_2_weihbi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_3_U  |conv_2_conv_2_weiibs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_4_U  |conv_2_conv_2_weijbC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_0_5_U  |conv_2_conv_2_weikbM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_0_U  |conv_2_conv_2_weilbW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_1_U  |conv_2_conv_2_weimb6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_2_U  |conv_2_conv_2_weincg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_3_U  |conv_2_conv_2_weiocq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_4_U  |conv_2_conv_2_weipcA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_1_5_U  |conv_2_conv_2_weiqcK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_0_U  |conv_2_conv_2_weircU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_1_U  |conv_2_conv_2_weisc4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_2_U  |conv_2_conv_2_weitde  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_3_U  |conv_2_conv_2_weiudo  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_4_U  |conv_2_conv_2_weivdy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_0_2_5_U  |conv_2_conv_2_weiwdI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_0_U  |conv_2_conv_2_weixdS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_1_U  |conv_2_conv_2_weiyd2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_2_weights_1_0_2_U  |conv_2_conv_2_weizec  |        0|  32|   8|    0|    16|   32|     1|          512|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                   |                      |        0|1760| 440|    0|   880| 1760|    55|        28160|
    +------------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_2061_p2      |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_2_fu_2142_p2      |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1867_p2        |     *    |      0|  0|  13|           4|           4|
    |mul_ln35_1_fu_2266_p2      |     *    |      0|  0|  17|           5|           4|
    |mul_ln35_fu_2276_p2        |     *    |      0|  0|  17|           5|           4|
    |add_ln11_fu_2229_p2        |     +    |      0|  0|  15|           9|           1|
    |add_ln26_10_fu_2167_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_11_fu_2089_p2     |     +    |      0|  0|  13|           2|           4|
    |add_ln26_12_fu_2105_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_13_fu_2172_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_14_fu_2186_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_1_fu_2039_p2      |     +    |      0|  0|  13|           2|           4|
    |add_ln26_3_fu_1899_p2      |     +    |      0|  0|  13|           1|           4|
    |add_ln26_4_fu_1931_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln26_5_fu_2074_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln26_6_fu_2148_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln26_7_fu_1947_p2      |     +    |      0|  0|  13|           2|           4|
    |add_ln26_8_fu_1965_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln26_9_fu_2153_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln26_fu_2045_p2        |     +    |      0|  0|  13|           2|           4|
    |add_ln35_1_fu_2354_p2      |     +    |      0|  0|  12|           7|           7|
    |add_ln35_2_fu_2376_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln35_3_fu_2396_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln35_4_fu_2407_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln35_fu_2132_p2        |     +    |      0|  0|  13|           4|           4|
    |add_ln8_fu_2209_p2         |     +    |      0|  0|  13|           1|          11|
    |c_fu_1823_p2               |     +    |      0|  0|  13|           1|           4|
    |f_fu_2224_p2               |     +    |      0|  0|  15|           5|           1|
    |r_fu_1817_p2               |     +    |      0|  0|  13|           1|           4|
    |sub_ln35_fu_2310_p2        |     -    |      0|  0|  12|           7|           7|
    |and_ln34_fu_2457_p2        |    and   |      0|  0|   2|           1|           1|
    |and_ln35_fu_1893_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1841_p2       |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln14_fu_1887_p2       |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln34_1_fu_2445_p2     |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_2439_p2       |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1835_p2        |   icmp   |      0|  0|  13|          11|           8|
    |or_ln34_fu_2451_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln35_fu_1905_p2         |    or    |      0|  0|   2|           1|           1|
    |select_ln11_fu_2235_p3     |  select  |      0|  0|   9|           1|           1|
    |select_ln35_10_fu_1953_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_11_fu_2094_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_12_fu_2256_p3  |  select  |      0|  0|   3|           1|           3|
    |select_ln35_13_fu_2343_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_1_fu_1855_p3   |  select  |      0|  0|   4|           1|           4|
    |select_ln35_2_fu_2051_p3   |  select  |      0|  0|   4|           1|           4|
    |select_ln35_3_fu_2125_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln35_4_fu_1873_p3   |  select  |      0|  0|   4|           1|           1|
    |select_ln35_5_fu_2067_p3   |  select  |      0|  0|   4|           1|           2|
    |select_ln35_6_fu_2245_p3   |  select  |      0|  0|   3|           1|           1|
    |select_ln35_7_fu_2323_p3   |  select  |      0|  0|   4|           1|           1|
    |select_ln35_8_fu_1911_p3   |  select  |      0|  0|   5|           1|           1|
    |select_ln35_9_fu_1919_p3   |  select  |      0|  0|   4|           1|           4|
    |select_ln35_fu_1847_p3     |  select  |      0|  0|   4|           1|           1|
    |w_sum_1_fu_2463_p3         |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0              |    xor   |      0|  0|   2|           1|           2|
    |xor_ln35_fu_1881_p2        |    xor   |      0|  0|   2|           1|           2|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |      0|  0| 593|         243|         280|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+-----+-----------+
    |                    Name                    | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter44                    |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_1538_p4               |   9|          2|    4|          8|
    |ap_phi_mux_f_0_phi_fu_1550_p4               |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten81_phi_fu_1502_p4  |   9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_1526_p4    |   9|          2|    9|         18|
    |ap_phi_mux_r_0_phi_fu_1514_p4               |   9|          2|    4|          8|
    |c_0_reg_1534                                |   9|          2|    4|          8|
    |f_0_reg_1546                                |   9|          2|    5|         10|
    |grp_fu_1557_p0                              |  33|          6|   32|        192|
    |grp_fu_1557_p1                              |  33|          6|   32|        192|
    |grp_fu_1562_p0                              |  33|          6|   32|        192|
    |grp_fu_1562_p1                              |  33|          6|   32|        192|
    |grp_fu_1566_p0                              |  33|          6|   32|        192|
    |grp_fu_1566_p1                              |  33|          6|   32|        192|
    |grp_fu_1570_p0                              |  33|          6|   32|        192|
    |grp_fu_1570_p1                              |  33|          6|   32|        192|
    |grp_fu_1574_p0                              |  33|          6|   32|        192|
    |grp_fu_1574_p1                              |  33|          6|   32|        192|
    |grp_fu_1578_p0                              |  33|          6|   32|        192|
    |grp_fu_1578_p1                              |  33|          6|   32|        192|
    |grp_fu_1582_p0                              |  33|          6|   32|        192|
    |grp_fu_1582_p1                              |  33|          6|   32|        192|
    |grp_fu_1586_p0                              |  33|          6|   32|        192|
    |grp_fu_1586_p1                              |  33|          6|   32|        192|
    |grp_fu_1590_p0                              |  33|          6|   32|        192|
    |grp_fu_1590_p1                              |  33|          6|   32|        192|
    |grp_fu_1594_p0                              |  33|          6|   32|        192|
    |grp_fu_1594_p1                              |  33|          6|   32|        192|
    |grp_fu_1598_p0                              |  33|          6|   32|        192|
    |grp_fu_1598_p1                              |  33|          6|   32|        192|
    |grp_fu_1602_p0                              |  33|          6|   32|        192|
    |grp_fu_1602_p1                              |  33|          6|   32|        192|
    |grp_fu_1608_p0                              |  33|          6|   32|        192|
    |grp_fu_1608_p1                              |  33|          6|   32|        192|
    |grp_fu_1614_p0                              |  33|          6|   32|        192|
    |grp_fu_1614_p1                              |  33|          6|   32|        192|
    |grp_fu_1620_p0                              |  33|          6|   32|        192|
    |grp_fu_1620_p1                              |  33|          6|   32|        192|
    |grp_fu_1626_p0                              |  33|          6|   32|        192|
    |grp_fu_1626_p1                              |  33|          6|   32|        192|
    |grp_fu_1632_p0                              |  33|          6|   32|        192|
    |grp_fu_1632_p1                              |  33|          6|   32|        192|
    |grp_fu_1638_p0                              |  33|          6|   32|        192|
    |grp_fu_1638_p1                              |  33|          6|   32|        192|
    |grp_fu_1644_p0                              |  33|          6|   32|        192|
    |grp_fu_1644_p1                              |  33|          6|   32|        192|
    |grp_fu_1650_p0                              |  33|          6|   32|        192|
    |grp_fu_1650_p1                              |  33|          6|   32|        192|
    |grp_fu_1656_p0                              |  33|          6|   32|        192|
    |grp_fu_1656_p1                              |  33|          6|   32|        192|
    |grp_fu_1662_p0                              |  27|          5|   32|        160|
    |grp_fu_1662_p1                              |  27|          5|   32|        160|
    |indvar_flatten81_reg_1498                   |   9|          2|   11|         22|
    |indvar_flatten_reg_1522                     |   9|          2|    9|         18|
    |max_pool_1_out_0_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_0_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_1_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_1_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_2_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_2_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_3_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_3_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_4_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_4_address1                   |  27|          5|    8|         40|
    |max_pool_1_out_5_address0                   |  33|          6|    8|         48|
    |max_pool_1_out_5_address1                   |  27|          5|    8|         40|
    |r_0_reg_1510                                |   9|          2|    4|          8|
    +--------------------------------------------+----+-----------+-----+-----------+
    |Total                                       |1940|        358| 1572|       9054|
    +--------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |add_ln26_10_reg_3237             |   8|   0|    8|          0|
    |add_ln26_14_reg_3272             |   8|   0|    8|          0|
    |add_ln26_3_reg_2520              |   4|   0|    4|          0|
    |add_ln26_6_reg_3227              |   8|   0|    8|          0|
    |add_ln8_reg_3477                 |  11|   0|   11|          0|
    |and_ln35_reg_2513                |   1|   0|    1|          0|
    |ap_CS_fsm                        |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9          |   1|   0|    1|          0|
    |c_0_reg_1534                     |   4|   0|    4|          0|
    |conv_2_bias_load_reg_3966        |  32|   0|   32|          0|
    |conv_2_weights_0_1_5_2_reg_3012  |  32|   0|   32|          0|
    |conv_2_weights_0_2_0_2_reg_3017  |  32|   0|   32|          0|
    |conv_2_weights_0_2_1_2_reg_3022  |  32|   0|   32|          0|
    |conv_2_weights_0_2_2_2_reg_3027  |  32|   0|   32|          0|
    |conv_2_weights_0_2_3_2_reg_3032  |  32|   0|   32|          0|
    |conv_2_weights_0_2_4_2_reg_3037  |  32|   0|   32|          0|
    |conv_2_weights_0_2_5_2_reg_3042  |  32|   0|   32|          0|
    |conv_2_weights_1_0_0_2_reg_3047  |  32|   0|   32|          0|
    |conv_2_weights_1_0_1_2_reg_3052  |  32|   0|   32|          0|
    |conv_2_weights_1_0_2_2_reg_3057  |  32|   0|   32|          0|
    |conv_2_weights_1_0_3_2_reg_3062  |  32|   0|   32|          0|
    |conv_2_weights_1_0_4_2_reg_3067  |  32|   0|   32|          0|
    |conv_2_weights_1_0_5_2_reg_3072  |  32|   0|   32|          0|
    |conv_2_weights_1_1_0_2_reg_3077  |  32|   0|   32|          0|
    |conv_2_weights_1_1_1_2_reg_3082  |  32|   0|   32|          0|
    |conv_2_weights_1_1_2_2_reg_3087  |  32|   0|   32|          0|
    |conv_2_weights_1_1_3_2_reg_3092  |  32|   0|   32|          0|
    |conv_2_weights_1_1_4_2_reg_3097  |  32|   0|   32|          0|
    |conv_2_weights_1_1_5_2_reg_3102  |  32|   0|   32|          0|
    |conv_2_weights_1_2_0_2_reg_3107  |  32|   0|   32|          0|
    |conv_2_weights_1_2_1_2_reg_3112  |  32|   0|   32|          0|
    |conv_2_weights_1_2_2_2_reg_3117  |  32|   0|   32|          0|
    |conv_2_weights_1_2_3_2_reg_3122  |  32|   0|   32|          0|
    |conv_2_weights_1_2_4_2_reg_3127  |  32|   0|   32|          0|
    |conv_2_weights_1_2_5_2_reg_3132  |  32|   0|   32|          0|
    |conv_2_weights_2_0_0_2_reg_3137  |  32|   0|   32|          0|
    |conv_2_weights_2_0_1_2_reg_3142  |  32|   0|   32|          0|
    |conv_2_weights_2_0_2_2_reg_3147  |  32|   0|   32|          0|
    |conv_2_weights_2_0_3_2_reg_3152  |  32|   0|   32|          0|
    |conv_2_weights_2_0_4_2_reg_3157  |  32|   0|   32|          0|
    |conv_2_weights_2_0_5_2_reg_3162  |  32|   0|   32|          0|
    |conv_2_weights_2_1_0_2_reg_3167  |  32|   0|   32|          0|
    |conv_2_weights_2_1_1_2_reg_3172  |  32|   0|   32|          0|
    |conv_2_weights_2_1_2_2_reg_3177  |  32|   0|   32|          0|
    |conv_2_weights_2_1_3_2_reg_3182  |  32|   0|   32|          0|
    |conv_2_weights_2_1_4_2_reg_3187  |  32|   0|   32|          0|
    |conv_2_weights_2_1_5_2_reg_3192  |  32|   0|   32|          0|
    |conv_2_weights_2_2_0_2_reg_3197  |  32|   0|   32|          0|
    |conv_2_weights_2_2_1_2_reg_3202  |  32|   0|   32|          0|
    |conv_2_weights_2_2_2_2_reg_3207  |  32|   0|   32|          0|
    |conv_2_weights_2_2_3_2_reg_3212  |  32|   0|   32|          0|
    |conv_2_weights_2_2_4_2_reg_3217  |  32|   0|   32|          0|
    |conv_2_weights_2_2_5_2_reg_3222  |  32|   0|   32|          0|
    |f_0_reg_1546                     |   5|   0|    5|          0|
    |f_reg_3572                       |   5|   0|    5|          0|
    |icmp_ln11_reg_2485               |   1|   0|    1|          0|
    |icmp_ln8_reg_2481                |   1|   0|    1|          0|
    |indvar_flatten81_reg_1498        |  11|   0|   11|          0|
    |indvar_flatten_reg_1522          |   9|   0|    9|          0|
    |max_pool_1_out_3_loa_7_reg_3567  |  32|   0|   32|          0|
    |max_pool_1_out_4_loa_5_reg_3472  |  32|   0|   32|          0|
    |mul_ln26_1_reg_2885              |   8|   0|    8|          0|
    |mul_ln26_reg_2508                |   8|   0|    8|          0|
    |mul_ln35_1_reg_3971              |  10|   0|   10|          0|
    |r_0_reg_1510                     |   4|   0|    4|          0|
    |r_reg_2476                       |   4|   0|    4|          0|
    |reg_1777                         |  32|   0|   32|          0|
    |reg_1785                         |  32|   0|   32|          0|
    |reg_1792                         |  32|   0|   32|          0|
    |reg_1799                         |  32|   0|   32|          0|
    |reg_1805                         |  32|   0|   32|          0|
    |reg_1811                         |  32|   0|   32|          0|
    |select_ln11_reg_3577             |   9|   0|    9|          0|
    |select_ln35_12_reg_3697          |   3|   0|    3|          0|
    |select_ln35_1_reg_2500           |   4|   0|    4|          0|
    |select_ln35_8_reg_2526           |   5|   0|    5|          0|
    |select_ln35_9_reg_2533           |   4|   0|    4|          0|
    |select_ln35_reg_2495             |   4|   0|    4|          0|
    |tmp_0_0_1_reg_3307               |  32|   0|   32|          0|
    |tmp_0_0_2_reg_3312               |  32|   0|   32|          0|
    |tmp_0_0_3_reg_3317               |  32|   0|   32|          0|
    |tmp_0_0_4_reg_3322               |  32|   0|   32|          0|
    |tmp_0_0_5_reg_3327               |  32|   0|   32|          0|
    |tmp_0_1_1_reg_3337               |  32|   0|   32|          0|
    |tmp_0_1_2_reg_3342               |  32|   0|   32|          0|
    |tmp_0_1_3_reg_3347               |  32|   0|   32|          0|
    |tmp_0_1_4_reg_3352               |  32|   0|   32|          0|
    |tmp_0_1_5_reg_3417               |  32|   0|   32|          0|
    |tmp_0_1_reg_3332                 |  32|   0|   32|          0|
    |tmp_0_2_1_reg_3427               |  32|   0|   32|          0|
    |tmp_0_2_2_reg_3432               |  32|   0|   32|          0|
    |tmp_0_2_3_reg_3437               |  32|   0|   32|          0|
    |tmp_0_2_4_reg_3442               |  32|   0|   32|          0|
    |tmp_0_2_5_reg_3447               |  32|   0|   32|          0|
    |tmp_0_2_reg_3422                 |  32|   0|   32|          0|
    |tmp_1_0_1_reg_3457               |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3462               |  32|   0|   32|          0|
    |tmp_1_0_3_reg_3467               |  32|   0|   32|          0|
    |tmp_1_0_4_reg_3512               |  32|   0|   32|          0|
    |tmp_1_0_5_reg_3517               |  32|   0|   32|          0|
    |tmp_1_1_1_reg_3527               |  32|   0|   32|          0|
    |tmp_1_1_2_reg_3532               |  32|   0|   32|          0|
    |tmp_1_1_3_reg_3537               |  32|   0|   32|          0|
    |tmp_1_1_4_reg_3542               |  32|   0|   32|          0|
    |tmp_1_1_5_reg_3547               |  32|   0|   32|          0|
    |tmp_1_1_reg_3522                 |  32|   0|   32|          0|
    |tmp_1_2_1_reg_3557               |  32|   0|   32|          0|
    |tmp_1_2_2_reg_3562               |  32|   0|   32|          0|
    |tmp_1_2_3_reg_3582               |  32|   0|   32|          0|
    |tmp_1_2_4_reg_3587               |  32|   0|   32|          0|
    |tmp_1_2_5_reg_3592               |  32|   0|   32|          0|
    |tmp_1_2_reg_3552                 |  32|   0|   32|          0|
    |tmp_1_reg_3452                   |  32|   0|   32|          0|
    |tmp_2_0_1_reg_3602               |  32|   0|   32|          0|
    |tmp_2_0_2_reg_3607               |  32|   0|   32|          0|
    |tmp_2_0_3_reg_3612               |  32|   0|   32|          0|
    |tmp_2_0_4_reg_3617               |  32|   0|   32|          0|
    |tmp_2_0_5_reg_3622               |  32|   0|   32|          0|
    |tmp_2_1_1_reg_3632               |  32|   0|   32|          0|
    |tmp_2_1_2_reg_3642               |  32|   0|   32|          0|
    |tmp_2_1_3_reg_3647               |  32|   0|   32|          0|
    |tmp_2_1_4_reg_3652               |  32|   0|   32|          0|
    |tmp_2_1_5_reg_3657               |  32|   0|   32|          0|
    |tmp_2_1_reg_3627                 |  32|   0|   32|          0|
    |tmp_2_28_reg_3597                |  32|   0|   32|          0|
    |tmp_2_2_1_reg_3667               |  32|   0|   32|          0|
    |tmp_2_2_2_reg_3672               |  32|   0|   32|          0|
    |tmp_2_2_3_reg_3677               |  32|   0|   32|          0|
    |tmp_2_2_4_reg_3682               |  32|   0|   32|          0|
    |tmp_2_2_5_reg_3687               |  32|   0|   32|          0|
    |tmp_2_2_reg_3662                 |  32|   0|   32|          0|
    |tmp_3_reg_3302                   |  32|   0|   32|          0|
    |urem_ln35_reg_3692               |   3|   0|    3|          0|
    |w_sum_3_0_0_1_reg_3701           |  32|   0|   32|          0|
    |w_sum_3_0_0_2_reg_3706           |  32|   0|   32|          0|
    |w_sum_3_0_0_3_reg_3711           |  32|   0|   32|          0|
    |w_sum_3_0_0_4_reg_3716           |  32|   0|   32|          0|
    |w_sum_3_0_0_5_reg_3721           |  32|   0|   32|          0|
    |w_sum_3_0_1_1_reg_3731           |  32|   0|   32|          0|
    |w_sum_3_0_1_2_reg_3736           |  32|   0|   32|          0|
    |w_sum_3_0_1_3_reg_3741           |  32|   0|   32|          0|
    |w_sum_3_0_1_4_reg_3746           |  32|   0|   32|          0|
    |w_sum_3_0_1_5_reg_3751           |  32|   0|   32|          0|
    |w_sum_3_0_1_reg_3726             |  32|   0|   32|          0|
    |w_sum_3_0_2_1_reg_3761           |  32|   0|   32|          0|
    |w_sum_3_0_2_2_reg_3766           |  32|   0|   32|          0|
    |w_sum_3_0_2_3_reg_3771           |  32|   0|   32|          0|
    |w_sum_3_0_2_4_reg_3776           |  32|   0|   32|          0|
    |w_sum_3_0_2_5_reg_3781           |  32|   0|   32|          0|
    |w_sum_3_0_2_reg_3756             |  32|   0|   32|          0|
    |w_sum_3_1_0_1_reg_3791           |  32|   0|   32|          0|
    |w_sum_3_1_0_2_reg_3796           |  32|   0|   32|          0|
    |w_sum_3_1_0_3_reg_3801           |  32|   0|   32|          0|
    |w_sum_3_1_0_4_reg_3806           |  32|   0|   32|          0|
    |w_sum_3_1_0_5_reg_3811           |  32|   0|   32|          0|
    |w_sum_3_1_1_1_reg_3821           |  32|   0|   32|          0|
    |w_sum_3_1_1_2_reg_3826           |  32|   0|   32|          0|
    |w_sum_3_1_1_3_reg_3831           |  32|   0|   32|          0|
    |w_sum_3_1_1_4_reg_3836           |  32|   0|   32|          0|
    |w_sum_3_1_1_5_reg_3841           |  32|   0|   32|          0|
    |w_sum_3_1_1_reg_3816             |  32|   0|   32|          0|
    |w_sum_3_1_2_1_reg_3851           |  32|   0|   32|          0|
    |w_sum_3_1_2_2_reg_3856           |  32|   0|   32|          0|
    |w_sum_3_1_2_3_reg_3861           |  32|   0|   32|          0|
    |w_sum_3_1_2_4_reg_3866           |  32|   0|   32|          0|
    |w_sum_3_1_2_5_reg_3871           |  32|   0|   32|          0|
    |w_sum_3_1_2_reg_3846             |  32|   0|   32|          0|
    |w_sum_3_1_reg_3786               |  32|   0|   32|          0|
    |w_sum_3_2_0_1_reg_3881           |  32|   0|   32|          0|
    |w_sum_3_2_0_2_reg_3886           |  32|   0|   32|          0|
    |w_sum_3_2_0_3_reg_3891           |  32|   0|   32|          0|
    |w_sum_3_2_0_4_reg_3896           |  32|   0|   32|          0|
    |w_sum_3_2_0_5_reg_3901           |  32|   0|   32|          0|
    |w_sum_3_2_1_1_reg_3911           |  32|   0|   32|          0|
    |w_sum_3_2_1_2_reg_3916           |  32|   0|   32|          0|
    |w_sum_3_2_1_3_reg_3921           |  32|   0|   32|          0|
    |w_sum_3_2_1_4_reg_3926           |  32|   0|   32|          0|
    |w_sum_3_2_1_5_reg_3931           |  32|   0|   32|          0|
    |w_sum_3_2_1_reg_3906             |  32|   0|   32|          0|
    |w_sum_3_2_2_1_reg_3941           |  32|   0|   32|          0|
    |w_sum_3_2_2_2_reg_3946           |  32|   0|   32|          0|
    |w_sum_3_2_2_3_reg_3951           |  32|   0|   32|          0|
    |w_sum_3_2_2_4_reg_3956           |  32|   0|   32|          0|
    |w_sum_3_2_2_reg_3936             |  32|   0|   32|          0|
    |w_sum_3_2_reg_3876               |  32|   0|   32|          0|
    |w_sum_3_reg_3637                 |  32|   0|   32|          0|
    |zext_ln26_reg_2610               |   5|   0|   64|         59|
    |zext_ln35_3_reg_2538             |   4|   0|    8|          4|
    |zext_ln35_4_reg_2574             |   4|   0|    8|          4|
    |zext_ln35_5_reg_2921             |   4|   0|    8|          4|
    |add_ln26_3_reg_2520              |  64|  64|    4|          0|
    |and_ln35_reg_2513                |  64|  64|    1|          0|
    |c_0_reg_1534                     |  64|  64|    4|          0|
    |icmp_ln11_reg_2485               |  64|  64|    1|          0|
    |icmp_ln8_reg_2481                |  64|  64|    1|          0|
    |select_ln35_12_reg_3697          |  64|  64|    3|          0|
    |select_ln35_1_reg_2500           |  64|  64|    4|          0|
    |select_ln35_8_reg_2526           |  64|  64|    5|          0|
    |tmp_0_0_2_reg_3312               |  64|  32|   32|          0|
    |tmp_0_0_3_reg_3317               |  64|  32|   32|          0|
    |tmp_0_0_4_reg_3322               |  64|  32|   32|          0|
    |tmp_0_0_5_reg_3327               |  64|  32|   32|          0|
    |tmp_0_1_1_reg_3337               |  64|  32|   32|          0|
    |tmp_0_1_2_reg_3342               |  64|  32|   32|          0|
    |tmp_0_1_3_reg_3347               |  64|  32|   32|          0|
    |tmp_0_1_4_reg_3352               |  64|  32|   32|          0|
    |tmp_0_1_5_reg_3417               |  64|  32|   32|          0|
    |tmp_0_1_reg_3332                 |  64|  32|   32|          0|
    |tmp_0_2_1_reg_3427               |  64|  32|   32|          0|
    |tmp_0_2_2_reg_3432               |  64|  32|   32|          0|
    |tmp_0_2_3_reg_3437               |  64|  32|   32|          0|
    |tmp_0_2_4_reg_3442               |  64|  32|   32|          0|
    |tmp_0_2_5_reg_3447               |  64|  32|   32|          0|
    |tmp_0_2_reg_3422                 |  64|  32|   32|          0|
    |tmp_1_0_1_reg_3457               |  64|  32|   32|          0|
    |tmp_1_0_2_reg_3462               |  64|  32|   32|          0|
    |tmp_1_0_3_reg_3467               |  64|  32|   32|          0|
    |tmp_1_0_4_reg_3512               |  64|  32|   32|          0|
    |tmp_1_0_5_reg_3517               |  64|  32|   32|          0|
    |tmp_1_1_1_reg_3527               |  64|  32|   32|          0|
    |tmp_1_1_2_reg_3532               |  64|  32|   32|          0|
    |tmp_1_1_3_reg_3537               |  64|  32|   32|          0|
    |tmp_1_1_4_reg_3542               |  64|  32|   32|          0|
    |tmp_1_1_5_reg_3547               |  64|  32|   32|          0|
    |tmp_1_1_reg_3522                 |  64|  32|   32|          0|
    |tmp_1_2_1_reg_3557               |  64|  32|   32|          0|
    |tmp_1_2_2_reg_3562               |  64|  32|   32|          0|
    |tmp_1_2_3_reg_3582               |  64|  32|   32|          0|
    |tmp_1_2_4_reg_3587               |  64|  32|   32|          0|
    |tmp_1_2_5_reg_3592               |  64|  32|   32|          0|
    |tmp_1_2_reg_3552                 |  64|  32|   32|          0|
    |tmp_1_reg_3452                   |  64|  32|   32|          0|
    |tmp_2_0_1_reg_3602               |  64|  32|   32|          0|
    |tmp_2_0_2_reg_3607               |  64|  32|   32|          0|
    |tmp_2_0_3_reg_3612               |  64|  32|   32|          0|
    |tmp_2_0_4_reg_3617               |  64|  32|   32|          0|
    |tmp_2_0_5_reg_3622               |  64|  32|   32|          0|
    |tmp_2_1_1_reg_3632               |  64|  48|   32|          0|
    |tmp_2_1_2_reg_3642               |  64|  56|   32|          0|
    |tmp_2_1_3_reg_3647               |  64|  56|   32|          0|
    |tmp_2_1_4_reg_3652               |  64|  64|   32|          0|
    |tmp_2_1_5_reg_3657               |  64|  64|   32|          0|
    |tmp_2_1_reg_3627                 |  64|  40|   32|          0|
    |tmp_2_28_reg_3597                |  64|  32|   32|          0|
    |tmp_2_2_1_reg_3667               |  64|  64|   32|          0|
    |tmp_2_2_2_reg_3672               |  64|  64|   32|          0|
    |tmp_2_2_3_reg_3677               |  64|  64|   32|          0|
    |tmp_2_2_4_reg_3682               |  64|  64|   32|          0|
    |tmp_2_2_5_reg_3687               |  64|  64|   32|          0|
    |tmp_2_2_reg_3662                 |  64|  64|   32|          0|
    |zext_ln26_reg_2610               |  64|  64|   64|         59|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |9203|2568| 7121|        130|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+------------+------------------+--------------+
|         RTL Ports         | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+---------------------------+-----+-----+------------+------------------+--------------+
|ap_clk                     |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_rst                     |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_start                   |  in |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_done                    | out |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_idle                    | out |    1| ap_ctrl_hs |      conv_2      | return value |
|ap_ready                   | out |    1| ap_ctrl_hs |      conv_2      | return value |
|conv_out_0_address0        | out |   10|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_ce0             | out |    1|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_we0             | out |    1|  ap_memory |    conv_out_0    |     array    |
|conv_out_0_d0              | out |   32|  ap_memory |    conv_out_0    |     array    |
|conv_out_1_address0        | out |    9|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_ce0             | out |    1|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_we0             | out |    1|  ap_memory |    conv_out_1    |     array    |
|conv_out_1_d0              | out |   32|  ap_memory |    conv_out_1    |     array    |
|conv_out_2_address0        | out |    9|  ap_memory |    conv_out_2    |     array    |
|conv_out_2_ce0             | out |    1|  ap_memory |    conv_out_2    |     array    |
|conv_out_2_we0             | out |    1|  ap_memory |    conv_out_2    |     array    |
|conv_out_2_d0              | out |   32|  ap_memory |    conv_out_2    |     array    |
|conv_out_3_address0        | out |    9|  ap_memory |    conv_out_3    |     array    |
|conv_out_3_ce0             | out |    1|  ap_memory |    conv_out_3    |     array    |
|conv_out_3_we0             | out |    1|  ap_memory |    conv_out_3    |     array    |
|conv_out_3_d0              | out |   32|  ap_memory |    conv_out_3    |     array    |
|conv_out_4_address0        | out |    9|  ap_memory |    conv_out_4    |     array    |
|conv_out_4_ce0             | out |    1|  ap_memory |    conv_out_4    |     array    |
|conv_out_4_we0             | out |    1|  ap_memory |    conv_out_4    |     array    |
|conv_out_4_d0              | out |   32|  ap_memory |    conv_out_4    |     array    |
|max_pool_1_out_0_address0  | out |    8|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_ce0       | out |    1|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_q0        |  in |   32|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_address1  | out |    8|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_ce1       | out |    1|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_0_q1        |  in |   32|  ap_memory | max_pool_1_out_0 |     array    |
|max_pool_1_out_1_address0  | out |    8|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_ce0       | out |    1|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_q0        |  in |   32|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_address1  | out |    8|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_ce1       | out |    1|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_1_q1        |  in |   32|  ap_memory | max_pool_1_out_1 |     array    |
|max_pool_1_out_2_address0  | out |    8|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_ce0       | out |    1|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_q0        |  in |   32|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_address1  | out |    8|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_ce1       | out |    1|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_2_q1        |  in |   32|  ap_memory | max_pool_1_out_2 |     array    |
|max_pool_1_out_3_address0  | out |    8|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_ce0       | out |    1|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_q0        |  in |   32|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_address1  | out |    8|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_ce1       | out |    1|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_3_q1        |  in |   32|  ap_memory | max_pool_1_out_3 |     array    |
|max_pool_1_out_4_address0  | out |    8|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_ce0       | out |    1|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_q0        |  in |   32|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_address1  | out |    8|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_ce1       | out |    1|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_4_q1        |  in |   32|  ap_memory | max_pool_1_out_4 |     array    |
|max_pool_1_out_5_address0  | out |    8|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_ce0       | out |    1|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_q0        |  in |   32|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_address1  | out |    8|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_ce1       | out |    1|  ap_memory | max_pool_1_out_5 |     array    |
|max_pool_1_out_5_q1        |  in |   32|  ap_memory | max_pool_1_out_5 |     array    |
+---------------------------+-----+-----+------------+------------------+--------------+

