Classic Timing Analyzer report for Blocs
Thu Sep 10 10:44:16 2020
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clock'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                     ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+----------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 11.276 ns                        ; Compteur:U2|DIGIT_LSB[3] ; q[3]           ; Clock      ; --       ; 0            ;
; Clock Setup: 'Clock'         ; N/A   ; None          ; 269.98 MHz ( period = 3.704 ns ) ; div:U1|reg[0]            ; div:U1|reg[24] ; Clock      ; Clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                          ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From           ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 269.98 MHz ( period = 3.704 ns )                    ; div:U1|reg[0]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.486 ns                ;
; N/A                                     ; 275.25 MHz ( period = 3.633 ns )                    ; div:U1|reg[1]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.415 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; div:U1|reg[0]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.411 ns                ;
; N/A                                     ; 278.24 MHz ( period = 3.594 ns )                    ; div:U1|reg[2]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.376 ns                ;
; N/A                                     ; 280.74 MHz ( period = 3.562 ns )                    ; div:U1|reg[0]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 3.344 ns                ;
; N/A                                     ; 281.06 MHz ( period = 3.558 ns )                    ; div:U1|reg[1]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 281.61 MHz ( period = 3.551 ns )                    ; div:U1|reg[0]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; div:U1|reg[3]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.305 ns                ;
; N/A                                     ; 284.17 MHz ( period = 3.519 ns )                    ; div:U1|reg[2]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 286.45 MHz ( period = 3.491 ns )                    ; div:U1|reg[1]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 287.36 MHz ( period = 3.480 ns )                    ; div:U1|reg[1]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; 287.60 MHz ( period = 3.477 ns )                    ; div:U1|reg[0]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 3.260 ns                ;
; N/A                                     ; 289.69 MHz ( period = 3.452 ns )                    ; div:U1|reg[2]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; 290.02 MHz ( period = 3.448 ns )                    ; div:U1|reg[3]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 290.19 MHz ( period = 3.446 ns )                    ; div:U1|reg[0]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 290.61 MHz ( period = 3.441 ns )                    ; div:U1|reg[2]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 292.40 MHz ( period = 3.420 ns )                    ; div:U1|reg[4]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.202 ns                ;
; N/A                                     ; 293.34 MHz ( period = 3.409 ns )                    ; div:U1|reg[0]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 293.60 MHz ( period = 3.406 ns )                    ; div:U1|reg[1]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 3.189 ns                ;
; N/A                                     ; 295.68 MHz ( period = 3.382 ns )                    ; div:U1|reg[0]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 3.164 ns                ;
; N/A                                     ; 295.77 MHz ( period = 3.381 ns )                    ; div:U1|reg[3]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 3.163 ns                ;
; N/A                                     ; 295.86 MHz ( period = 3.380 ns )                    ; div:U1|reg[0]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 3.163 ns                ;
; N/A                                     ; 296.30 MHz ( period = 3.375 ns )                    ; div:U1|reg[1]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 296.56 MHz ( period = 3.372 ns )                    ; div:U1|reg[0]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 3.155 ns                ;
; N/A                                     ; 296.74 MHz ( period = 3.370 ns )                    ; div:U1|reg[3]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 3.153 ns                ;
; N/A                                     ; 297.00 MHz ( period = 3.367 ns )                    ; div:U1|reg[2]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 298.95 MHz ( period = 3.345 ns )                    ; div:U1|reg[4]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.127 ns                ;
; N/A                                     ; 299.58 MHz ( period = 3.338 ns )                    ; div:U1|reg[1]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 299.76 MHz ( period = 3.336 ns )                    ; div:U1|reg[2]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 302.02 MHz ( period = 3.311 ns )                    ; div:U1|reg[1]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 302.21 MHz ( period = 3.309 ns )                    ; div:U1|reg[1]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 3.092 ns                ;
; N/A                                     ; 302.76 MHz ( period = 3.303 ns )                    ; div:U1|reg[11] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.088 ns                ;
; N/A                                     ; 302.94 MHz ( period = 3.301 ns )                    ; div:U1|reg[1]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 303.12 MHz ( period = 3.299 ns )                    ; div:U1|reg[2]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 3.082 ns                ;
; N/A                                     ; 303.40 MHz ( period = 3.296 ns )                    ; div:U1|reg[3]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 3.079 ns                ;
; N/A                                     ; 303.49 MHz ( period = 3.295 ns )                    ; div:U1|reg[5]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.077 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; div:U1|reg[4]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 3.060 ns                ;
; N/A                                     ; 305.62 MHz ( period = 3.272 ns )                    ; div:U1|reg[2]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 305.81 MHz ( period = 3.270 ns )                    ; div:U1|reg[2]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 305.81 MHz ( period = 3.270 ns )                    ; div:U1|reg[0]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 305.90 MHz ( period = 3.269 ns )                    ; div:U1|reg[0]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 3.055 ns                ;
; N/A                                     ; 306.09 MHz ( period = 3.267 ns )                    ; div:U1|reg[4]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 306.28 MHz ( period = 3.265 ns )                    ; div:U1|reg[3]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 306.56 MHz ( period = 3.262 ns )                    ; div:U1|reg[2]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 3.045 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; div:U1|reg[12] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 308.64 MHz ( period = 3.240 ns )                    ; div:U1|reg[0]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 309.79 MHz ( period = 3.228 ns )                    ; div:U1|reg[11] ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.013 ns                ;
; N/A                                     ; 309.79 MHz ( period = 3.228 ns )                    ; div:U1|reg[3]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 310.56 MHz ( period = 3.220 ns )                    ; div:U1|reg[5]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 312.40 MHz ( period = 3.201 ns )                    ; div:U1|reg[3]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.983 ns                ;
; N/A                                     ; 312.60 MHz ( period = 3.199 ns )                    ; div:U1|reg[3]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 313.19 MHz ( period = 3.193 ns )                    ; div:U1|reg[4]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.976 ns                ;
; N/A                                     ; 313.38 MHz ( period = 3.191 ns )                    ; div:U1|reg[3]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 314.27 MHz ( period = 3.182 ns )                    ; div:U1|reg[6]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.964 ns                ;
; N/A                                     ; 315.36 MHz ( period = 3.171 ns )                    ; div:U1|reg[12] ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 315.56 MHz ( period = 3.169 ns )                    ; div:U1|reg[1]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 316.26 MHz ( period = 3.162 ns )                    ; div:U1|reg[4]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 316.36 MHz ( period = 3.161 ns )                    ; div:U1|reg[11] ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 317.06 MHz ( period = 3.154 ns )                    ; div:U1|reg[0]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 317.16 MHz ( period = 3.153 ns )                    ; div:U1|reg[7]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 317.16 MHz ( period = 3.153 ns )                    ; div:U1|reg[5]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 318.27 MHz ( period = 3.142 ns )                    ; div:U1|reg[5]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 318.37 MHz ( period = 3.141 ns )                    ; div:U1|reg[0]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 318.88 MHz ( period = 3.136 ns )                    ; div:U1|reg[2]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.922 ns                ;
; N/A                                     ; 318.98 MHz ( period = 3.135 ns )                    ; div:U1|reg[2]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.921 ns                ;
; N/A                                     ; 319.49 MHz ( period = 3.130 ns )                    ; div:U1|reg[2]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; div:U1|reg[4]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 321.85 MHz ( period = 3.107 ns )                    ; div:U1|reg[6]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 322.16 MHz ( period = 3.104 ns )                    ; div:U1|reg[12] ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 322.79 MHz ( period = 3.098 ns )                    ; div:U1|reg[4]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 323.00 MHz ( period = 3.096 ns )                    ; div:U1|reg[4]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 323.83 MHz ( period = 3.088 ns )                    ; div:U1|reg[4]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 324.36 MHz ( period = 3.083 ns )                    ; div:U1|reg[1]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.866 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; div:U1|reg[7]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.860 ns                ;
; N/A                                     ; 325.10 MHz ( period = 3.076 ns )                    ; div:U1|reg[11] ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.862 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; div:U1|reg[0]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.692 ns                ;
; N/A                                     ; 325.95 MHz ( period = 3.068 ns )                    ; div:U1|reg[5]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 326.37 MHz ( period = 3.064 ns )                    ; div:U1|reg[5]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.850 ns                ;
; N/A                                     ; 326.48 MHz ( period = 3.063 ns )                    ; div:U1|reg[5]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; div:U1|reg[3]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 328.41 MHz ( period = 3.045 ns )                    ; div:U1|reg[11] ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.831 ns                ;
; N/A                                     ; 328.52 MHz ( period = 3.044 ns )                    ; div:U1|reg[2]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 328.95 MHz ( period = 3.040 ns )                    ; div:U1|reg[6]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 329.06 MHz ( period = 3.039 ns )                    ; div:U1|reg[8]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 329.27 MHz ( period = 3.037 ns )                    ; div:U1|reg[5]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.820 ns                ;
; N/A                                     ; 330.14 MHz ( period = 3.029 ns )                    ; div:U1|reg[6]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.812 ns                ;
; N/A                                     ; 330.58 MHz ( period = 3.025 ns )                    ; div:U1|reg[1]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 331.24 MHz ( period = 3.019 ns )                    ; div:U1|reg[12] ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 331.56 MHz ( period = 3.016 ns )                    ; div:U1|reg[9]  ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.798 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; div:U1|reg[4]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 331.79 MHz ( period = 3.014 ns )                    ; div:U1|reg[4]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.800 ns                ;
; N/A                                     ; 332.12 MHz ( period = 3.011 ns )                    ; div:U1|reg[7]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.793 ns                ;
; N/A                                     ; 332.45 MHz ( period = 3.008 ns )                    ; div:U1|reg[11] ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.794 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; div:U1|reg[2]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 333.33 MHz ( period = 3.000 ns )                    ; div:U1|reg[5]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 333.33 MHz ( period = 3.000 ns )                    ; div:U1|reg[7]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 334.67 MHz ( period = 2.988 ns )                    ; div:U1|reg[12] ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.774 ns                ;
; N/A                                     ; 335.46 MHz ( period = 2.981 ns )                    ; div:U1|reg[11] ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 335.68 MHz ( period = 2.979 ns )                    ; div:U1|reg[11] ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.765 ns                ;
; N/A                                     ; 336.25 MHz ( period = 2.974 ns )                    ; div:U1|reg[8]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 336.36 MHz ( period = 2.973 ns )                    ; div:U1|reg[5]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.755 ns                ;
; N/A                                     ; 336.36 MHz ( period = 2.973 ns )                    ; div:U1|reg[3]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 336.59 MHz ( period = 2.971 ns )                    ; div:U1|reg[11] ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 336.59 MHz ( period = 2.971 ns )                    ; div:U1|reg[5]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.754 ns                ;
; N/A                                     ; 337.50 MHz ( period = 2.963 ns )                    ; div:U1|reg[5]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.746 ns                ;
; N/A                                     ; 337.61 MHz ( period = 2.962 ns )                    ; div:U1|reg[3]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.748 ns                ;
; N/A                                     ; 337.72 MHz ( period = 2.961 ns )                    ; div:U1|reg[3]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 338.29 MHz ( period = 2.956 ns )                    ; div:U1|reg[4]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 338.41 MHz ( period = 2.955 ns )                    ; div:U1|reg[6]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.738 ns                ;
; N/A                                     ; 339.33 MHz ( period = 2.947 ns )                    ; div:U1|reg[8]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 340.02 MHz ( period = 2.941 ns )                    ; div:U1|reg[9]  ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 340.02 MHz ( period = 2.941 ns )                    ; div:U1|reg[2]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.558 ns                ;
; N/A                                     ; 340.72 MHz ( period = 2.935 ns )                    ; div:U1|reg[5]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.718 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; div:U1|reg[7]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.714 ns                ;
; N/A                                     ; 341.65 MHz ( period = 2.927 ns )                    ; div:U1|reg[7]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.713 ns                ;
; N/A                                     ; 341.76 MHz ( period = 2.926 ns )                    ; div:U1|reg[7]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.709 ns                ;
; N/A                                     ; 342.00 MHz ( period = 2.924 ns )                    ; div:U1|reg[12] ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.709 ns                ;
; N/A                                     ; 342.00 MHz ( period = 2.924 ns )                    ; div:U1|reg[6]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.707 ns                ;
; N/A                                     ; 342.23 MHz ( period = 2.922 ns )                    ; div:U1|reg[12] ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.708 ns                ;
; N/A                                     ; 343.05 MHz ( period = 2.915 ns )                    ; div:U1|reg[3]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.698 ns                ;
; N/A                                     ; 343.17 MHz ( period = 2.914 ns )                    ; div:U1|reg[12] ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 344.00 MHz ( period = 2.907 ns )                    ; div:U1|reg[1]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.693 ns                ;
; N/A                                     ; 344.00 MHz ( period = 2.907 ns )                    ; div:U1|reg[8]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.693 ns                ;
; N/A                                     ; 344.12 MHz ( period = 2.906 ns )                    ; div:U1|reg[1]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.692 ns                ;
; N/A                                     ; 344.12 MHz ( period = 2.906 ns )                    ; div:U1|reg[8]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.692 ns                ;
; N/A                                     ; 345.42 MHz ( period = 2.895 ns )                    ; div:U1|reg[7]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.678 ns                ;
; N/A                                     ; 345.90 MHz ( period = 2.891 ns )                    ; div:U1|reg[10] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; 346.38 MHz ( period = 2.887 ns )                    ; div:U1|reg[6]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.670 ns                ;
; N/A                                     ; 346.50 MHz ( period = 2.886 ns )                    ; div:U1|reg[4]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 346.50 MHz ( period = 2.886 ns )                    ; div:U1|reg[8]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.669 ns                ;
; N/A                                     ; 347.95 MHz ( period = 2.874 ns )                    ; div:U1|reg[9]  ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 348.19 MHz ( period = 2.872 ns )                    ; div:U1|reg[10] ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.654 ns                ;
; N/A                                     ; 348.43 MHz ( period = 2.870 ns )                    ; div:U1|reg[4]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.653 ns                ;
; N/A                                     ; 348.55 MHz ( period = 2.869 ns )                    ; div:U1|reg[5]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 349.28 MHz ( period = 2.863 ns )                    ; div:U1|reg[9]  ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.646 ns                ;
; N/A                                     ; 349.65 MHz ( period = 2.860 ns )                    ; div:U1|reg[6]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 349.90 MHz ( period = 2.858 ns )                    ; div:U1|reg[6]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.641 ns                ;
; N/A                                     ; 349.90 MHz ( period = 2.858 ns )                    ; div:U1|reg[7]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.641 ns                ;
; N/A                                     ; 350.88 MHz ( period = 2.850 ns )                    ; div:U1|reg[6]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.633 ns                ;
; N/A                                     ; 351.49 MHz ( period = 2.845 ns )                    ; div:U1|reg[10] ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.627 ns                ;
; N/A                                     ; 352.24 MHz ( period = 2.839 ns )                    ; div:U1|reg[11] ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; 352.36 MHz ( period = 2.838 ns )                    ; div:U1|reg[11] ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; 353.23 MHz ( period = 2.831 ns )                    ; div:U1|reg[7]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.613 ns                ;
; N/A                                     ; 353.23 MHz ( period = 2.831 ns )                    ; div:U1|reg[5]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.613 ns                ;
; N/A                                     ; 353.48 MHz ( period = 2.829 ns )                    ; div:U1|reg[7]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; 354.48 MHz ( period = 2.821 ns )                    ; div:U1|reg[7]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 354.61 MHz ( period = 2.820 ns )                    ; div:U1|reg[4]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; 355.62 MHz ( period = 2.812 ns )                    ; div:U1|reg[8]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.595 ns                ;
; N/A                                     ; 356.51 MHz ( period = 2.805 ns )                    ; div:U1|reg[10] ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.591 ns                ;
; N/A                                     ; 356.63 MHz ( period = 2.804 ns )                    ; div:U1|reg[10] ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.590 ns                ;
; N/A                                     ; 357.27 MHz ( period = 2.799 ns )                    ; div:U1|reg[7]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.582 ns                ;
; N/A                                     ; 357.91 MHz ( period = 2.794 ns )                    ; div:U1|reg[8]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.577 ns                ;
; N/A                                     ; 358.55 MHz ( period = 2.789 ns )                    ; div:U1|reg[8]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 358.55 MHz ( period = 2.789 ns )                    ; div:U1|reg[9]  ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 358.81 MHz ( period = 2.787 ns )                    ; div:U1|reg[8]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.570 ns                ;
; N/A                                     ; 359.45 MHz ( period = 2.782 ns )                    ; div:U1|reg[12] ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.567 ns                ;
; N/A                                     ; 359.97 MHz ( period = 2.778 ns )                    ; div:U1|reg[8]  ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.561 ns                ;
; N/A                                     ; 360.23 MHz ( period = 2.776 ns )                    ; div:U1|reg[6]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.562 ns                ;
; N/A                                     ; 360.36 MHz ( period = 2.775 ns )                    ; div:U1|reg[6]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.561 ns                ;
; N/A                                     ; 360.49 MHz ( period = 2.774 ns )                    ; div:U1|reg[18] ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.563 ns                ;
; N/A                                     ; 360.62 MHz ( period = 2.773 ns )                    ; div:U1|reg[18] ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.562 ns                ;
; N/A                                     ; 361.01 MHz ( period = 2.770 ns )                    ; div:U1|reg[15] ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.556 ns                ;
; N/A                                     ; 361.40 MHz ( period = 2.767 ns )                    ; div:U1|reg[3]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.384 ns                ;
; N/A                                     ; 361.53 MHz ( period = 2.766 ns )                    ; div:U1|reg[19] ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.555 ns                ;
; N/A                                     ; 361.66 MHz ( period = 2.765 ns )                    ; div:U1|reg[19] ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.554 ns                ;
; N/A                                     ; 362.58 MHz ( period = 2.758 ns )                    ; div:U1|reg[9]  ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.541 ns                ;
; N/A                                     ; 362.71 MHz ( period = 2.757 ns )                    ; div:U1|reg[13] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.542 ns                ;
; N/A                                     ; 363.24 MHz ( period = 2.753 ns )                    ; div:U1|reg[11] ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.539 ns                ;
; N/A                                     ; 363.77 MHz ( period = 2.749 ns )                    ; div:U1|reg[14] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.534 ns                ;
; N/A                                     ; 364.30 MHz ( period = 2.745 ns )                    ; div:U1|reg[5]  ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.528 ns                ;
; N/A                                     ; 364.56 MHz ( period = 2.743 ns )                    ; div:U1|reg[15] ; div:U1|reg[24] ; Clock      ; Clock    ; None                        ; None                      ; 2.529 ns                ;
; N/A                                     ; 364.56 MHz ( period = 2.743 ns )                    ; div:U1|reg[15] ; div:U1|reg[22] ; Clock      ; Clock    ; None                        ; None                      ; 2.529 ns                ;
; N/A                                     ; 365.23 MHz ( period = 2.738 ns )                    ; div:U1|reg[10] ; div:U1|reg[11] ; Clock      ; Clock    ; None                        ; None                      ; 2.521 ns                ;
; N/A                                     ; 365.63 MHz ( period = 2.735 ns )                    ; div:U1|reg[16] ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.524 ns                ;
; N/A                                     ; 365.76 MHz ( period = 2.734 ns )                    ; div:U1|reg[16] ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.523 ns                ;
; N/A                                     ; 365.90 MHz ( period = 2.733 ns )                    ; div:U1|reg[7]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.350 ns                ;
; N/A                                     ; 366.84 MHz ( period = 2.726 ns )                    ; div:U1|reg[0]  ; div:U1|reg[17] ; Clock      ; Clock    ; None                        ; None                      ; 2.508 ns                ;
; N/A                                     ; 367.11 MHz ( period = 2.724 ns )                    ; div:U1|reg[9]  ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.510 ns                ;
; N/A                                     ; 367.24 MHz ( period = 2.723 ns )                    ; div:U1|reg[9]  ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.509 ns                ;
; N/A                                     ; 367.51 MHz ( period = 2.721 ns )                    ; div:U1|reg[9]  ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.504 ns                ;
; N/A                                     ; 367.92 MHz ( period = 2.718 ns )                    ; div:U1|reg[6]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.500 ns                ;
; N/A                                     ; 368.05 MHz ( period = 2.717 ns )                    ; div:U1|reg[8]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 368.73 MHz ( period = 2.712 ns )                    ; div:U1|reg[1]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.329 ns                ;
; N/A                                     ; 368.73 MHz ( period = 2.712 ns )                    ; div:U1|reg[8]  ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.329 ns                ;
; N/A                                     ; 369.41 MHz ( period = 2.707 ns )                    ; div:U1|reg[8]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.490 ns                ;
; N/A                                     ; 369.96 MHz ( period = 2.703 ns )                    ; div:U1|reg[15] ; div:U1|reg[6]  ; Clock      ; Clock    ; None                        ; None                      ; 2.493 ns                ;
; N/A                                     ; 370.10 MHz ( period = 2.702 ns )                    ; div:U1|reg[15] ; div:U1|reg[0]  ; Clock      ; Clock    ; None                        ; None                      ; 2.492 ns                ;
; N/A                                     ; 370.92 MHz ( period = 2.696 ns )                    ; div:U1|reg[12] ; div:U1|reg[13] ; Clock      ; Clock    ; None                        ; None                      ; 2.482 ns                ;
; N/A                                     ; 371.06 MHz ( period = 2.695 ns )                    ; div:U1|reg[11] ; div:U1|reg[14] ; Clock      ; Clock    ; None                        ; None                      ; 2.481 ns                ;
; N/A                                     ; 371.06 MHz ( period = 2.695 ns )                    ; div:U1|reg[18] ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.315 ns                ;
; N/A                                     ; 371.20 MHz ( period = 2.694 ns )                    ; div:U1|reg[9]  ; div:U1|reg[25] ; Clock      ; Clock    ; None                        ; None                      ; 2.476 ns                ;
; N/A                                     ; 371.47 MHz ( period = 2.692 ns )                    ; div:U1|reg[9]  ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.475 ns                ;
; N/A                                     ; 371.47 MHz ( period = 2.692 ns )                    ; div:U1|reg[10] ; div:U1|reg[20] ; Clock      ; Clock    ; None                        ; None                      ; 2.475 ns                ;
; N/A                                     ; 371.47 MHz ( period = 2.692 ns )                    ; div:U1|reg[10] ; div:U1|reg[12] ; Clock      ; Clock    ; None                        ; None                      ; 2.475 ns                ;
; N/A                                     ; 371.89 MHz ( period = 2.689 ns )                    ; div:U1|reg[7]  ; div:U1|reg[23] ; Clock      ; Clock    ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 372.16 MHz ( period = 2.687 ns )                    ; div:U1|reg[10] ; div:U1|reg[18] ; Clock      ; Clock    ; None                        ; None                      ; 2.470 ns                ;
; N/A                                     ; 372.16 MHz ( period = 2.687 ns )                    ; div:U1|reg[19] ; div:U1|Ssig    ; Clock      ; Clock    ; None                        ; None                      ; 2.307 ns                ;
; N/A                                     ; 372.44 MHz ( period = 2.685 ns )                    ; div:U1|reg[10] ; div:U1|reg[19] ; Clock      ; Clock    ; None                        ; None                      ; 2.468 ns                ;
; N/A                                     ; 372.58 MHz ( period = 2.684 ns )                    ; div:U1|reg[9]  ; div:U1|reg[16] ; Clock      ; Clock    ; None                        ; None                      ; 2.467 ns                ;
; N/A                                     ; 372.86 MHz ( period = 2.682 ns )                    ; div:U1|reg[13] ; div:U1|reg[21] ; Clock      ; Clock    ; None                        ; None                      ; 2.467 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------+
; tco                                                                               ;
+-------+--------------+------------+--------------------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From                     ; To    ; From Clock ;
+-------+--------------+------------+--------------------------+-------+------------+
; N/A   ; None         ; 11.276 ns  ; Compteur:U2|DIGIT_LSB[3] ; q[3]  ; Clock      ;
; N/A   ; None         ; 11.123 ns  ; Compteur:U2|DIGIT_LSB[0] ; q[0]  ; Clock      ;
; N/A   ; None         ; 10.988 ns  ; Compteur:U2|DIGIT_LSB[1] ; q[1]  ; Clock      ;
; N/A   ; None         ; 10.824 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[0] ; Clock      ;
; N/A   ; None         ; 10.797 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[1] ; Clock      ;
; N/A   ; None         ; 10.790 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[5] ; Clock      ;
; N/A   ; None         ; 10.786 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[0] ; Clock      ;
; N/A   ; None         ; 10.762 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[2] ; Clock      ;
; N/A   ; None         ; 10.762 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[1] ; Clock      ;
; N/A   ; None         ; 10.723 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[2] ; Clock      ;
; N/A   ; None         ; 10.722 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[5] ; Clock      ;
; N/A   ; None         ; 10.719 ns  ; Compteur:U2|DIGIT_LSB[2] ; q[2]  ; Clock      ;
; N/A   ; None         ; 10.621 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[0] ; Clock      ;
; N/A   ; None         ; 10.603 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[2] ; Clock      ;
; N/A   ; None         ; 10.588 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[1] ; Clock      ;
; N/A   ; None         ; 10.586 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[5] ; Clock      ;
; N/A   ; None         ; 10.584 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[4] ; Clock      ;
; N/A   ; None         ; 10.583 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[3] ; Clock      ;
; N/A   ; None         ; 10.574 ns  ; Compteur:U2|DIGIT_LSB[0] ; af[6] ; Clock      ;
; N/A   ; None         ; 10.548 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[4] ; Clock      ;
; N/A   ; None         ; 10.543 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[3] ; Clock      ;
; N/A   ; None         ; 10.538 ns  ; Compteur:U2|DIGIT_LSB[2] ; af[6] ; Clock      ;
; N/A   ; None         ; 10.520 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[0] ; Clock      ;
; N/A   ; None         ; 10.502 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[2] ; Clock      ;
; N/A   ; None         ; 10.485 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[5] ; Clock      ;
; N/A   ; None         ; 10.483 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[1] ; Clock      ;
; N/A   ; None         ; 10.374 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[4] ; Clock      ;
; N/A   ; None         ; 10.372 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[3] ; Clock      ;
; N/A   ; None         ; 10.333 ns  ; Compteur:U2|DIGIT_LSB[3] ; af[6] ; Clock      ;
; N/A   ; None         ; 10.267 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[4] ; Clock      ;
; N/A   ; None         ; 10.263 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[3] ; Clock      ;
; N/A   ; None         ; 10.253 ns  ; Compteur:U2|DIGIT_LSB[1] ; af[6] ; Clock      ;
; N/A   ; None         ; 6.605 ns   ; div:U1|Ssig              ; s     ; Clock      ;
+-------+--------------+------------+--------------------------+-------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Sep 10 10:44:16 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Blocs -c Blocs --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "div:U1|Ssig" as buffer
Info: Clock "Clock" has Internal fmax of 269.98 MHz between source register "div:U1|reg[0]" and destination register "div:U1|reg[24]" (period= 3.704 ns)
    Info: + Longest register to register delay is 3.486 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y15_N5; Fanout = 3; REG Node = 'div:U1|reg[0]'
        Info: 2: + IC(0.322 ns) + CELL(0.393 ns) = 0.715 ns; Loc. = LCCOMB_X9_Y15_N6; Fanout = 2; COMB Node = 'div:U1|Add0~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.786 ns; Loc. = LCCOMB_X9_Y15_N8; Fanout = 2; COMB Node = 'div:U1|Add0~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 0.857 ns; Loc. = LCCOMB_X9_Y15_N10; Fanout = 2; COMB Node = 'div:U1|Add0~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 0.928 ns; Loc. = LCCOMB_X9_Y15_N12; Fanout = 2; COMB Node = 'div:U1|Add0~7'
        Info: 6: + IC(0.000 ns) + CELL(0.159 ns) = 1.087 ns; Loc. = LCCOMB_X9_Y15_N14; Fanout = 2; COMB Node = 'div:U1|Add0~9'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.158 ns; Loc. = LCCOMB_X9_Y15_N16; Fanout = 2; COMB Node = 'div:U1|Add0~11'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.229 ns; Loc. = LCCOMB_X9_Y15_N18; Fanout = 2; COMB Node = 'div:U1|Add0~13'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.300 ns; Loc. = LCCOMB_X9_Y15_N20; Fanout = 2; COMB Node = 'div:U1|Add0~15'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 1.371 ns; Loc. = LCCOMB_X9_Y15_N22; Fanout = 2; COMB Node = 'div:U1|Add0~17'
        Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 1.442 ns; Loc. = LCCOMB_X9_Y15_N24; Fanout = 2; COMB Node = 'div:U1|Add0~19'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 1.513 ns; Loc. = LCCOMB_X9_Y15_N26; Fanout = 2; COMB Node = 'div:U1|Add0~21'
        Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 1.584 ns; Loc. = LCCOMB_X9_Y15_N28; Fanout = 2; COMB Node = 'div:U1|Add0~23'
        Info: 14: + IC(0.000 ns) + CELL(0.146 ns) = 1.730 ns; Loc. = LCCOMB_X9_Y15_N30; Fanout = 2; COMB Node = 'div:U1|Add0~25'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 1.801 ns; Loc. = LCCOMB_X9_Y14_N0; Fanout = 2; COMB Node = 'div:U1|Add0~27'
        Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 1.872 ns; Loc. = LCCOMB_X9_Y14_N2; Fanout = 2; COMB Node = 'div:U1|Add0~29'
        Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 1.943 ns; Loc. = LCCOMB_X9_Y14_N4; Fanout = 2; COMB Node = 'div:U1|Add0~31'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 2.014 ns; Loc. = LCCOMB_X9_Y14_N6; Fanout = 2; COMB Node = 'div:U1|Add0~33'
        Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 2.085 ns; Loc. = LCCOMB_X9_Y14_N8; Fanout = 2; COMB Node = 'div:U1|Add0~35'
        Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 2.156 ns; Loc. = LCCOMB_X9_Y14_N10; Fanout = 2; COMB Node = 'div:U1|Add0~37'
        Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 2.227 ns; Loc. = LCCOMB_X9_Y14_N12; Fanout = 2; COMB Node = 'div:U1|Add0~39'
        Info: 22: + IC(0.000 ns) + CELL(0.159 ns) = 2.386 ns; Loc. = LCCOMB_X9_Y14_N14; Fanout = 2; COMB Node = 'div:U1|Add0~41'
        Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 2.457 ns; Loc. = LCCOMB_X9_Y14_N16; Fanout = 2; COMB Node = 'div:U1|Add0~43'
        Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 2.528 ns; Loc. = LCCOMB_X9_Y14_N18; Fanout = 2; COMB Node = 'div:U1|Add0~45'
        Info: 25: + IC(0.000 ns) + CELL(0.071 ns) = 2.599 ns; Loc. = LCCOMB_X9_Y14_N20; Fanout = 2; COMB Node = 'div:U1|Add0~47'
        Info: 26: + IC(0.000 ns) + CELL(0.410 ns) = 3.009 ns; Loc. = LCCOMB_X9_Y14_N22; Fanout = 1; COMB Node = 'div:U1|Add0~48'
        Info: 27: + IC(0.243 ns) + CELL(0.150 ns) = 3.402 ns; Loc. = LCCOMB_X9_Y14_N30; Fanout = 1; COMB Node = 'div:U1|reg~38'
        Info: 28: + IC(0.000 ns) + CELL(0.084 ns) = 3.486 ns; Loc. = LCFF_X9_Y14_N31; Fanout = 3; REG Node = 'div:U1|reg[24]'
        Info: Total cell delay = 2.921 ns ( 83.79 % )
        Info: Total interconnect delay = 0.565 ns ( 16.21 % )
    Info: - Smallest clock skew is -0.004 ns
        Info: + Shortest clock path from clock "Clock" to destination register is 2.680 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clock'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 26; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X9_Y14_N31; Fanout = 3; REG Node = 'div:U1|reg[24]'
            Info: Total cell delay = 1.536 ns ( 57.31 % )
            Info: Total interconnect delay = 1.144 ns ( 42.69 % )
        Info: - Longest clock path from clock "Clock" to source register is 2.684 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clock'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 26; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(1.030 ns) + CELL(0.537 ns) = 2.684 ns; Loc. = LCFF_X9_Y15_N5; Fanout = 3; REG Node = 'div:U1|reg[0]'
            Info: Total cell delay = 1.536 ns ( 57.23 % )
            Info: Total interconnect delay = 1.148 ns ( 42.77 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "Clock" to destination pin "q[3]" through register "Compteur:U2|DIGIT_LSB[3]" is 11.276 ns
    Info: + Longest clock path from clock "Clock" to source register is 5.945 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'Clock'
        Info: 2: + IC(0.979 ns) + CELL(0.787 ns) = 2.765 ns; Loc. = LCFF_X10_Y14_N9; Fanout = 3; REG Node = 'div:U1|Ssig'
        Info: 3: + IC(1.589 ns) + CELL(0.000 ns) = 4.354 ns; Loc. = CLKCTRL_G3; Fanout = 4; COMB Node = 'div:U1|Ssig~clkctrl'
        Info: 4: + IC(1.054 ns) + CELL(0.537 ns) = 5.945 ns; Loc. = LCFF_X27_Y1_N31; Fanout = 12; REG Node = 'Compteur:U2|DIGIT_LSB[3]'
        Info: Total cell delay = 2.323 ns ( 39.07 % )
        Info: Total interconnect delay = 3.622 ns ( 60.93 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.081 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y1_N31; Fanout = 12; REG Node = 'Compteur:U2|DIGIT_LSB[3]'
        Info: 2: + IC(2.429 ns) + CELL(2.652 ns) = 5.081 ns; Loc. = PIN_AC3; Fanout = 0; PIN Node = 'q[3]'
        Info: Total cell delay = 2.652 ns ( 52.19 % )
        Info: Total interconnect delay = 2.429 ns ( 47.81 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Thu Sep 10 10:44:16 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


