module tb_bnb;

wire		q1,q2;
reg		d;
reg		clk;

initial		clk = 1'b0;
always	#(10)	clk = ~clk;

block		dut1(	.q(q1),
			.d(d),
			.clk(clk));

nonblock	  dut2(		.q(q2),
				.d(d),
				.clk(clk));
initial begin
#(0)	d=2'b00;
#(50)	d=2'b01;
#(50)	d=2'b10;
#(50)	d=2'b11;
#(50)	d=2'b01;
#(50)	d=2'b10;
#(50)	d=2'b11;
#(50)	d=2'b01;
#(50)	d=2'b10;
#(50)	d=2'b11;
#(50)	d=2'b01;
#(50)	d=2'b10;
#(50)	d=2'b11;
#(50)	d=2'b01;
#(50)	d=2'b10;
#(50)	d=2'b11;
$finish;
end
endmodule
 