<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog HDL中的数据类型 - 编程中国的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Verilog HDL中的数据类型" />
<meta property="og:description" content=" Verilog HDL有两大类数据类型：线网类型和寄存器类型
线网类型（nets type）表示Verilog结构化元件间的物理连线。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为z。
寄存器类型（register type）表示一个抽象的数据存储单元，它只能在always语句和initial语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。寄存器类型的变量具有x的缺省值。
（1）线网类型（nets type）
线网类型包含多种类的线网子类型，其中wire是最常用的连线型变量，这里主要对其进行介绍。wire型数据常量用来表示以assign语句赋值的组合逻辑信号。
Verilong HDL 模块中的输入/输出信号类型缺省时自动定义为wire型。wire型信号可以用作任何方程式的输入，也可以用做“assign”语句和实例元件的输出。对于综合而言，其取值为0，1，X，Z。
wire 型变量的定义格式如下：
wire数据名1，数据名2，数据名3，……，数据名n； 例如：
wire a，b;　//定义了两个wire型变量a，b wire型向量可按以下方式使用：
wire［7:0］in，out;　//定义了两个8位wire型向量in，out assign out =in; 若只使用其中某几位，可直接指明，但应注意宽度要一致。如：
wire［7:0］out; wire［3:0］in assign out［5:2］=in;　//out向量的第2到第5位与in向量相等 即等效于：Assign out［5］=in［3］
Assign out［4］=in［2］;
Assign out［3］=in［1］;
Assign out［2］=in［0］。
（2）寄存器类型（register type）
寄存器数据类型的reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：
Reg 数据名1，数据名2，……，数据名n; 例如：
reg a，b;　//定义了两个reg型变量a，b reg［7:0］data;　//定义data 为8位宽的reg型向量 （3）存储器
存储器是一个寄存器数组，若干个相同宽度的向量构成数组，reg型数组变量即为memory型变量，既可定义存储器型数据，如：
reg［7:0］mymem［1023:0］； //定义了一个宽度为8位、1024个存储单元的存储器，该存储器的名字是 mymem。 " />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/2ef4da7dab8d510a318dff72c569302a/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-11-08T19:41:35+08:00" />
<meta property="article:modified_time" content="2022-11-08T19:41:35+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程中国的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程中国的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog HDL中的数据类型</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-light">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p><strong>Verilog HDL有两大类数据类型：线网类型和寄存器类型</strong></p> 
<p>线网类型（nets type）表示Verilog结构化元件间的物理连线。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为z。</p> 
<p>寄存器类型（register type）表示一个抽象的数据存储单元，它只能在always语句和initial语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。寄存器类型的变量具有x的缺省值。</p> 
<p>（1）线网类型（nets type）</p> 
<p>线网类型包含多种类的线网子类型，其中wire是最常用的连线型变量，这里主要对其进行介绍。wire型数据常量用来表示以assign语句赋值的组合逻辑信号。</p> 
<p>Verilong HDL 模块中的输入/输出信号类型缺省时自动定义为wire型。wire型信号可以用作任何方程式的输入，也可以用做“assign”语句和实例元件的输出。对于综合而言，其取值为0，1，X，Z。</p> 
<p>wire 型变量的定义格式如下：</p> 
<pre><code>wire数据名1，数据名2，数据名3，……，数据名n；
</code></pre> 
<p>例如：</p> 
<pre><code>wire a，b;　　　　　　　 
//定义了两个wire型变量a，b
</code></pre> 
<p>wire型向量可按以下方式使用：</p> 
<pre><code>wire［7:0］in，out;　　　　　
//定义了两个8位wire型向量in，out
</code></pre> 
<pre><code>assign out =in;
</code></pre> 
<p>若只使用其中某几位，可直接指明，但应注意宽度要一致。如：</p> 
<pre><code>wire［7:0］out;
wire［3:0］in
assign out［5:2］=in;　　
//out向量的第2到第5位与in向量相等
</code></pre> 
<p>即等效于：Assign out［5］=in［3］<br> 　　　　　Assign out［4］=in［2］;<br> 　　　　　Assign out［3］=in［1］;<br> 　　　　　Assign out［2］=in［0］。<br> 　　　　　<br> （2）寄存器类型（register type）</p> 
<p>寄存器数据类型的reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：</p> 
<pre><code>Reg 数据名1，数据名2，……，数据名n;
</code></pre> 
<p>例如：</p> 
<pre><code>reg a，b;　　　　　　　　
//定义了两个reg型变量a，b
reg［7:0］data;　　　　　
//定义data 为8位宽的reg型向量
</code></pre> 
<p>（3）存储器</p> 
<p>存储器是一个寄存器数组，若干个相同宽度的向量构成数组，reg型数组变量即为memory型变量，既可定义存储器型数据，如：</p> 
<pre><code>reg［7:0］mymem［1023:0］； 
//定义了一个宽度为8位、1024个存储单元的存储器，该存储器的名字是 mymem。
</code></pre>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/f31a8220af52ff0aa1c306ce1b448210/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">Vue项目跳转登录 从哪个页面跳转 回哪个页面</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/1ffcb02238690c4f74415d03acc8a083/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">删除字符串中的重复字符，只使用一个数组，尝试用指针实现。</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程中国的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>