
<div dir="rtl">

# پروژه پایانی

## مقدمه
هدف از پروژه طراحی واحد کنترل پردازنده چند سیکل RISC-V با استفاده از ریزبرنامه است. به این معنی که هر دستورالعمل به به ریزعملیاتی بخش می‌شود و آن‌ها اجرا می‌شوند. مثلا یک دستور R-Type به ترتیب ریزعملیات‌های fetch, decode, ExecuteR,AluWB را طی میکند.


شکل ۷.۲۷ شکل کامل پردازنده چند سیکل:
![image](https://github.com/Amirhosseinbayat/ComputerArchitecture-Course/assets/77579794/af68b3a4-5dc4-450a-86bb-c08271573103)

شکل ۷.۴۵ FSM واحد کنترل:

![image](https://github.com/Amirhosseinbayat/ComputerArchitecture-Course/assets/77579794/73fca2a6-e5c1-46c5-ad43-7a77ed286151)
![image](https://github.com/Amirhosseinbayat/ComputerArchitecture-Course/assets/77579794/4f895490-f93e-412c-acae-77abd7da332a)


</div>

<div dir="ltr">  
  
