# COD-Resources-2017

中科大 2017 级数字电路实验/组成原理实验的同学经验和资料分享

## 提交资料

- [Fork](https://github.com/ustc-cs/COD-Resources-2017/fork) 本仓库
- 将你想要分享的资料放在一个文件夹里，用你的名字或昵称命名，并上传到你 Fork 的仓库中
- 向本仓库提交一个新的 [Pull Request](https://github.com/ustc-cs/COD-Resources-2017/pulls)

本项目长期有效，欢迎随时提交。

### 内容

你可以将任何你想分享的资料发布到这里，但是请确保它们

- 与 2018 年秋季的《数字电路实验》，2019 年春季的《计算机组成原理》或《计算机组成原理实验》相关
- 是你的原创作品，或者你已获授权分享

除此之外你可以自由发挥，自己确定分享内容和组织目录结构，可以包括但不限于：

- 实验设计思路
- 模块功能（不需要具体代码与具体的数据通路）
- 实验中遇到的坑（Vivado, Verilog 等）及解决方案
- 最终效果（最好包括最终作品效果照片、示意图等图片）
- 实验心得（方法论反思等等）

这些都可以直接从实验报告中截取（不想占用大家太多时间）

如果愿意分享一些示例代码（希望写一些注释，不求多），或者好的资料链接、教程网站就更好了。

为了方便查看或让其他人了解你的分享，你可以创建一个 `README` 文件（推荐使用 [Markdown](https://help.github.com/en/articles/basic-writing-and-formatting-syntax)）来介绍你分享的内容。同样为了方便查看，建议提交能够在 GitHub 页面中预览的文件格式；对于实验报告一类的文档，建议提交 PDF （而不是 Word）。

如果你有自己的公开仓库，你也可以在 `README` 中给出它的链接。

## 授权

除非另有声明，本仓库内所有资料以 [CC BY-NC-SA 3.0](https://creativecommons.org/licenses/by-nc-sa/3.0/) 协议许可发布。
