Fitter report for project03_121044038_Recep_Sivri
Mon Dec 07 15:58:18 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 07 15:58:18 2015      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; project03_121044038_Recep_Sivri            ;
; Top-level Entity Name              ; mips_sim_de0                               ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,748 / 15,408 ( 24 % )                    ;
;     Total combinational functions  ; 3,748 / 15,408 ( 24 % )                    ;
;     Dedicated logic registers      ; 0 / 15,408 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 33 / 347 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  55.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; ssd_part1[0] ; Missing drive strength and slew rate ;
; ssd_part1[1] ; Missing drive strength and slew rate ;
; ssd_part1[2] ; Missing drive strength and slew rate ;
; ssd_part1[3] ; Missing drive strength and slew rate ;
; ssd_part1[4] ; Missing drive strength and slew rate ;
; ssd_part1[5] ; Missing drive strength and slew rate ;
; ssd_part1[6] ; Missing drive strength and slew rate ;
; ssd_part2[0] ; Missing drive strength and slew rate ;
; ssd_part2[1] ; Missing drive strength and slew rate ;
; ssd_part2[2] ; Missing drive strength and slew rate ;
; ssd_part2[3] ; Missing drive strength and slew rate ;
; ssd_part2[4] ; Missing drive strength and slew rate ;
; ssd_part2[5] ; Missing drive strength and slew rate ;
; ssd_part2[6] ; Missing drive strength and slew rate ;
; ssd_part3[0] ; Missing drive strength and slew rate ;
; ssd_part3[1] ; Missing drive strength and slew rate ;
; ssd_part3[2] ; Missing drive strength and slew rate ;
; ssd_part3[3] ; Missing drive strength and slew rate ;
; ssd_part3[4] ; Missing drive strength and slew rate ;
; ssd_part3[5] ; Missing drive strength and slew rate ;
; ssd_part3[6] ; Missing drive strength and slew rate ;
; ssd_part4[0] ; Missing drive strength and slew rate ;
; ssd_part4[1] ; Missing drive strength and slew rate ;
; ssd_part4[2] ; Missing drive strength and slew rate ;
; ssd_part4[3] ; Missing drive strength and slew rate ;
; ssd_part4[4] ; Missing drive strength and slew rate ;
; ssd_part4[5] ; Missing drive strength and slew rate ;
; ssd_part4[6] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                         ;
+-------------+----------------+--------------+----------------------+-----------------------+----------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To           ; Ignored Value         ; Ignored Source ;
+-------------+----------------+--------------+----------------------+-----------------------+----------------+
; Reserve Pin ;                ;              ; result_part_selector ; AS_INPUT_TRI_STATED   ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[0]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[1]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[2]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[3]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[4]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[5]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part1[6]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[0]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[1]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[2]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[3]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[4]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[5]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part2[6]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[0]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[1]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[2]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[3]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[4]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[5]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part3[6]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[0]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[1]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[2]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[3]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[4]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[5]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; ssd_part4[6]         ; AS_OUTPUT_DRIVING_VCC ; QSF Assignment ;
; Reserve Pin ;                ;              ; toggle_sw[0]         ; AS_INPUT_TRI_STATED   ; QSF Assignment ;
; Reserve Pin ;                ;              ; toggle_sw[1]         ; AS_INPUT_TRI_STATED   ; QSF Assignment ;
; Reserve Pin ;                ;              ; toggle_sw[2]         ; AS_INPUT_TRI_STATED   ; QSF Assignment ;
; Reserve Pin ;                ;              ; toggle_sw[3]         ; AS_INPUT_TRI_STATED   ; QSF Assignment ;
+-------------+----------------+--------------+----------------------+-----------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3844 ) ; 0.00 % ( 0 / 3844 )        ; 0.00 % ( 0 / 3844 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3844 ) ; 0.00 % ( 0 / 3844 )        ; 0.00 % ( 0 / 3844 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3834 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Recep Sivri/Desktop/Sivri_Recep_121044038/Sivri_Recep_121044038/Project03_121044038_Recep_Sivri_De0/output_files/project03_121044038_Recep_Sivri.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,748 / 15,408 ( 24 % ) ;
;     -- Combinational with no register       ; 3748                    ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 0                       ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2397                    ;
;     -- 3 input functions                    ; 1205                    ;
;     -- <=2 input functions                  ; 146                     ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3624                    ;
;     -- arithmetic mode                      ; 124                     ;
;                                             ;                         ;
; Total registers*                            ; 0 / 17,068 ( 0 % )      ;
;     -- Dedicated logic registers            ; 0 / 15,408 ( 0 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 286 / 963 ( 30 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 33 / 347 ( 10 % )       ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 19                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 19 / 20 ( 95 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 20% / 19% / 22%         ;
; Peak interconnect usage (total/H/V)         ; 67% / 61% / 76%         ;
; Maximum fan-out                             ; 217                     ;
; Highest non-global fan-out                  ; 217                     ;
; Total fan-out                               ; 13580                   ;
; Average fan-out                             ; 3.53                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3748 / 15408 ( 24 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 3748                  ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2397                  ; 0                              ;
;     -- 3 input functions                    ; 1205                  ; 0                              ;
;     -- <=2 input functions                  ; 146                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3624                  ; 0                              ;
;     -- arithmetic mode                      ; 124                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 15408 ( 0 % )     ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 286 / 963 ( 30 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 33                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 19 / 24 ( 79 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 13575                 ; 5                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; result_part_selector ; D2    ; 1        ; 0            ; 25           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; toggle_sw[0]         ; J6    ; 1        ; 0            ; 24           ; 0            ; 55                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; toggle_sw[1]         ; H5    ; 1        ; 0            ; 27           ; 0            ; 53                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; toggle_sw[2]         ; H6    ; 1        ; 0            ; 25           ; 21           ; 58                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; toggle_sw[3]         ; G4    ; 1        ; 0            ; 23           ; 7            ; 58                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ssd_part1[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part1[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part2[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part3[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssd_part4[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; ssd_part4[0]            ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; ssd_part3[4]            ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; ssd_part3[5]            ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; ssd_part2[5]            ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; ssd_part1[6]            ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; ssd_part2[6]            ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; ssd_part2[2]            ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; ssd_part2[3]            ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; ssd_part2[4]            ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; ssd_part2[0]            ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; ssd_part2[1]            ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; ssd_part1[0]            ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; ssd_part1[1]            ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 33 ( 27 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; ssd_part2[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; ssd_part2[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; ssd_part2[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; ssd_part3[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; ssd_part3[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; ssd_part4[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; ssd_part2[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; ssd_part2[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; ssd_part3[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; ssd_part3[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; ssd_part4[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; ssd_part4[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; ssd_part2[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; ssd_part4[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; result_part_selector                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; ssd_part3[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; ssd_part4[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; ssd_part1[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; ssd_part2[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; ssd_part3[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; ssd_part1[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; ssd_part1[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; ssd_part1[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; ssd_part3[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; ssd_part4[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; toggle_sw[3]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; ssd_part1[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; ssd_part4[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; toggle_sw[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; toggle_sw[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; ssd_part1[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; ssd_part1[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; toggle_sw[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                 ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
; |mips_sim_de0              ; 3748 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 33   ; 0            ; 3748 (0)     ; 0 (0)             ; 0 (0)            ; |mips_sim_de0                                       ; work         ;
;    |mips_sim:testmodule|   ; 3748 (28)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3748 (28)    ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule                   ; work         ;
;       |binary_to_ssd:a|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:a   ; work         ;
;       |binary_to_ssd:b|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:b   ; work         ;
;       |binary_to_ssd:c|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:c   ; work         ;
;       |binary_to_ssd:d|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:d   ; work         ;
;       |binary_to_ssd:e|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:e   ; work         ;
;       |binary_to_ssd:f|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:f   ; work         ;
;       |binary_to_ssd:g|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:g   ; work         ;
;       |binary_to_ssd:h|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|binary_to_ssd:h   ; work         ;
;       |mips_core_de0:run|  ; 3637 (3637) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3637 (3637)  ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|mips_core_de0:run ; work         ;
;       |mux16x1:sel_in|     ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |mips_sim_de0|mips_sim:testmodule|mux16x1:sel_in    ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; ssd_part1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part1[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part3[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ssd_part4[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; result_part_selector ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; toggle_sw[0]         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; toggle_sw[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; toggle_sw[2]         ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; toggle_sw[3]         ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; result_part_selector                                               ;                   ;         ;
;      - mips_sim:testmodule|ssd_part1[0]~0                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[1]~1                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[2]~2                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[3]~3                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[4]~4                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[5]~5                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part1[6]~6                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[0]~0                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[1]~1                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[2]~2                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[3]~3                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[4]~4                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[5]~5                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part2[6]~6                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[0]~0                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[1]~1                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[2]~2                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[3]~3                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[4]~4                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[5]~5                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part3[6]~6                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[0]~0                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[1]~1                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[2]~2                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[3]~3                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[4]~4                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[5]~5                          ; 0                 ; 6       ;
;      - mips_sim:testmodule|ssd_part4[6]~6                          ; 0                 ; 6       ;
; toggle_sw[0]                                                       ;                   ;         ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr10~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr3~0                ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~2                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~0            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr17~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr0~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[27]~0 ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr1~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr2~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr20~0               ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr16~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr18~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr19~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder0~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr5~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~3                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~1            ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~2            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~4                ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder1~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~3            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr4~0                ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~4            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~5            ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~6            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~7            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~8            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~5                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~6                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr6~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr8~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr7~0                ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr9~0                ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~1               ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~3               ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~4               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[7]~1  ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr15~0               ; 0                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[8]~2  ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr11~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr12~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr13~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr14~0               ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~9            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~10           ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~11           ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|LessThan1~12          ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder2~1            ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~12           ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~13           ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[9][14]~296  ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux31~57              ; 1                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|WideOr1~2             ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; 0                 ; 0       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; 1                 ; 0       ;
; toggle_sw[1]                                                       ;                   ;         ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr10~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr3~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~2                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~0            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr17~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr0~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[27]~0 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr1~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr2~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr20~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr16~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr18~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr19~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder0~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr5~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~3                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~1            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~2            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~4                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~3            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr4~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~4            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~5            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~6            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~7            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~8            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~5                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~6                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr6~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr8~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr7~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr9~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~1               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~3               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~4               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[7]~1  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr15~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[8]~2  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr11~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr12~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr13~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr14~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~9            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~10           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~11           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|LessThan1~12          ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~235 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~12           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~13           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~290 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|WideOr1~2             ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; 0                 ; 6       ;
; toggle_sw[2]                                                       ;                   ;         ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr10~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr3~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~2                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~0            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr17~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr0~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[27]~0 ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr1~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr2~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr20~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr16~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr18~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr19~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder0~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr5~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~3                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~1            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~2            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~4                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder1~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~3            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr4~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~4            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~5            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~6            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~7            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder2~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~8            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~5                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~6                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr6~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr8~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr7~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr9~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~1               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~3               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~4               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[7]~1  ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr15~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[8]~2  ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr11~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr12~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr13~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr14~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~9            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~10           ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~11           ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~235 ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder2~1            ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~12           ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~13           ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~290 ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[9][14]~296  ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux62~19              ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux31~57              ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|WideOr1~2             ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; 1                 ; 6       ;
; toggle_sw[3]                                                       ;                   ;         ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr10~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr3~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~2                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~0            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr17~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr0~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[27]~0 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr1~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr2~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr20~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr16~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr18~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr19~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder0~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr5~0                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~3                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~1            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~2            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~4                ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder1~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~3            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr4~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~4            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~5            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~6            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~7            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|Decoder2~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~8            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~5                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux5~6                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr6~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr8~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr7~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr9~0                ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~1               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~3               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux59~4               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[7]~1  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr15~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|output_instruction[8]~2  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr11~0               ; 1                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr12~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr13~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mux16x1:sel_in|WideOr14~0               ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~9            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~10           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~11           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~235 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder2~1            ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~12           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Decoder0~13           ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[24][10]~290 ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[9][14]~296  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux62~19              ; 1                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|Mux31~57              ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|WideOr1~2             ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; 0                 ; 6       ;
;      - mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; mips_sim:testmodule|mips_core_de0:run|registers[0][0]~256   ; LCCOMB_X20_Y21_N22 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][0]~232  ; LCCOMB_X19_Y22_N2  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; LCCOMB_X1_Y24_N8   ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][0]~245  ; LCCOMB_X19_Y19_N2  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; LCCOMB_X24_Y21_N6  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][0]~233  ; LCCOMB_X20_Y22_N28 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][0]~257  ; LCCOMB_X20_Y21_N24 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][0]~251  ; LCCOMB_X19_Y22_N18 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][0]~250  ; LCCOMB_X20_Y21_N30 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][0]~249  ; LCCOMB_X20_Y15_N30 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][0]~247  ; LCCOMB_X20_Y21_N8  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][0]~255  ; LCCOMB_X20_Y15_N2  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][0]~253  ; LCCOMB_X20_Y4_N14  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][0]~237  ; LCCOMB_X20_Y22_N12 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][0]~239  ; LCCOMB_X19_Y22_N24 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][28]~258 ; LCCOMB_X21_Y8_N26  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][0]~243   ; LCCOMB_X29_Y15_N28 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][0]~241   ; LCCOMB_X20_Y21_N0  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|result[31]~193        ; LCCOMB_X20_Y21_N6  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                             ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; mips_sim:testmodule|mips_core_de0:run|registers[0][0]~256   ; LCCOMB_X20_Y21_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][0]~232  ; LCCOMB_X19_Y22_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957  ; LCCOMB_X1_Y24_N8   ; 32      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][0]~245  ; LCCOMB_X19_Y19_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958  ; LCCOMB_X24_Y21_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][0]~233  ; LCCOMB_X20_Y22_N28 ; 32      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][0]~257  ; LCCOMB_X20_Y21_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][0]~251  ; LCCOMB_X19_Y22_N18 ; 32      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][0]~250  ; LCCOMB_X20_Y21_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][0]~249  ; LCCOMB_X20_Y15_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][0]~247  ; LCCOMB_X20_Y21_N8  ; 32      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][0]~255  ; LCCOMB_X20_Y15_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][0]~253  ; LCCOMB_X20_Y4_N14  ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][0]~237  ; LCCOMB_X20_Y22_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][0]~239  ; LCCOMB_X19_Y22_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][28]~258 ; LCCOMB_X21_Y8_N26  ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][0]~243   ; LCCOMB_X29_Y15_N28 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][0]~241   ; LCCOMB_X20_Y21_N0  ; 32      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; mips_sim:testmodule|mips_core_de0:run|result[31]~193        ; LCCOMB_X20_Y21_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                       ;
+-------------------------------------------------------------+---------+
; Name                                                        ; Fan-Out ;
+-------------------------------------------------------------+---------+
; mips_sim:testmodule|mips_core_de0:run|result[7]~191         ; 217     ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~2                ; 200     ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~4                ; 190     ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][11]~263 ; 180     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr4~0                ; 174     ;
; mips_sim:testmodule|mips_core_de0:run|result[7]~210         ; 170     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr3~0                ; 164     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr9~0                ; 147     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr8~0                ; 146     ;
; mips_sim:testmodule|mux16x1:sel_in|Decoder0~0               ; 141     ;
; mips_sim:testmodule|mux16x1:sel_in|Decoder1~0               ; 135     ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~20              ; 125     ;
; mips_sim:testmodule|mux16x1:sel_in|output_instruction[8]~2  ; 103     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr15~0               ; 102     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr5~0                ; 102     ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr10~0               ; 100     ;
; mips_sim:testmodule|mux16x1:sel_in|output_instruction[7]~1  ; 97      ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~3                ; 97      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~3            ; 66      ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~25              ; 63      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~1            ; 63      ;
; mips_sim:testmodule|mips_core_de0:run|result[24]~188        ; 60      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1062~0        ; 59      ;
; toggle_sw[3]~input                                          ; 58      ;
; toggle_sw[2]~input                                          ; 58      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr18~0               ; 58      ;
; toggle_sw[0]~input                                          ; 55      ;
; toggle_sw[1]~input                                          ; 53      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr1~0                ; 52      ;
; mips_sim:testmodule|mips_core_de0:run|Mux39~0               ; 50      ;
; mips_sim:testmodule|mips_core_de0:run|result[24]~185        ; 41      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr19~0               ; 41      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~0            ; 41      ;
; mips_sim:testmodule|mips_core_de0:run|result[24]~187        ; 39      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~11           ; 39      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~4            ; 39      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr7~0                ; 38      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr6~0                ; 38      ;
; mips_sim:testmodule|mux16x1:sel_in|output_instruction[27]~0 ; 38      ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][14]~296  ; 37      ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][10]~290 ; 37      ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][11]~277 ; 37      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~13           ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~12           ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~8            ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~7            ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~6            ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~5            ; 36      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1048~7        ; 35      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~4               ; 35      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~3               ; 34      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr2~0                ; 34      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~1               ; 32      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~0               ; 32      ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~6                ; 32      ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~5                ; 32      ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~22              ; 31      ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~21              ; 31      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1062~2        ; 30      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1062~1        ; 30      ;
; mips_sim:testmodule|mips_core_de0:run|Selector586~0         ; 30      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr20~0               ; 29      ;
; result_part_selector~input                                  ; 28      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr16~0               ; 27      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr17~0               ; 27      ;
; mips_sim:testmodule|mips_core_de0:run|Equal0~0              ; 24      ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][14]~300  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][14]~295  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][10]~289 ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][6]~285  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][9]~281  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][11]~276 ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][15]~272 ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][5]~268  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][14]~264 ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][7]~259  ; 23      ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][14]~301  ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][6]~286  ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][9]~282  ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][15]~273 ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][5]~269  ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][14]~265 ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][7]~260  ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~2         ; 22      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder2~1            ; 21      ;
; mips_sim:testmodule|mips_core_de0:run|Mux32~11              ; 20      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1088~4        ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1086~4        ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Decoder2~0            ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1074          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1075          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1076          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1077          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1058~5        ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1059          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1060          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1061          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1078          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1079          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1080          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1081          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1062          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1063          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1064          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1065          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1082          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1083          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1084          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1085          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1066          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1067          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1068          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1069          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1087          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1070          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1071          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1072          ; 19      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1073          ; 19      ;
; mips_sim:testmodule|mux16x1:sel_in|Decoder2~0               ; 19      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr0~0                ; 18      ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][10]~235 ; 17      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~0                ; 17      ;
; mips_sim:testmodule|mips_core_de0:run|Mux62~19              ; 16      ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~41              ; 16      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr13~0               ; 16      ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr11~0               ; 16      ;
; mips_sim:testmodule|mips_core_de0:run|Mux62~3               ; 16      ;
; mips_sim:testmodule|mips_core_de0:run|Mux62~2               ; 16      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~2               ; 16      ;
; mips_sim:testmodule|mips_core_de0:run|result[7]~211         ; 15      ;
; mips_sim:testmodule|mips_core_de0:run|result[7]~209         ; 15      ;
; mips_sim:testmodule|mips_core_de0:run|Mux83~14              ; 15      ;
; mips_sim:testmodule|mips_core_de0:run|Mux81~14              ; 15      ;
; mips_sim:testmodule|mips_core_de0:run|Mux94~14              ; 14      ;
; mips_sim:testmodule|mips_core_de0:run|Mux91~14              ; 14      ;
; mips_sim:testmodule|mips_core_de0:run|Mux89~14              ; 14      ;
; mips_sim:testmodule|mips_core_de0:run|Mux87~14              ; 14      ;
; mips_sim:testmodule|mips_core_de0:run|Mux85~14              ; 14      ;
; mips_sim:testmodule|mips_core_de0:run|result[30]~304        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[29]~299        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[28]~294        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[27]~275        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[26]~270        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[25]~265        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[24]~260        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[23]~241        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[22]~236        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[21]~231        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[20]~226        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[19]~207        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[18]~202        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[17]~197        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|result[16]~190        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|Mux57~11              ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|Selector1048~0        ; 12      ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][31]~667 ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~316            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~309            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~287            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~280            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~253            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~246            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~219            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|result~215            ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux41~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux40~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux60~14              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux59~16              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux58~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux56~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux55~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Mux54~11              ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~30               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~28               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~26               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~24               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~22               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~20               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~18               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~16               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~14               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~12               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~10               ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~8                ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~6                ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~4                ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|Add2~2                ; 11      ;
; mips_sim:testmodule|mips_core_de0:run|LessThan1~38          ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~331            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~330            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~329            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~328            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~327            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~326            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~325            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|result~324            ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Selector2210~0        ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Mux39~12              ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Mux33~11              ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Mux63~10              ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Mux62~18              ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|Mux61~10              ; 10      ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][0]      ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][0]      ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][0]      ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux38~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux34~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux45~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux46~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux44~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux43~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux42~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux53~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux52~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux51~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux50~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux49~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux48~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|Mux47~11              ; 9       ;
; mips_sim:testmodule|mips_core_de0:run|result[15]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[14]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[13]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[12]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[31]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[30]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[29]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[28]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[11]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[10]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[9]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[8]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[27]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[26]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[25]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[24]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[7]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[6]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[5]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[4]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[23]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[22]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[21]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[20]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[3]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[2]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[1]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[0]             ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[19]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[18]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[17]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|result[16]            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|Selector2210~8        ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|Mux37~11              ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|Mux35~11              ; 8       ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr14~0               ; 8       ;
; mips_sim:testmodule|mux16x1:sel_in|WideOr12~0               ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|Decoder0~2            ; 8       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][0]       ; 7       ;
; mips_sim:testmodule|mips_core_de0:run|result~332            ; 7       ;
; mips_sim:testmodule|mips_core_de0:run|Mux36~11              ; 7       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][0]      ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux95~8               ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~60        ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Selector1048~1        ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux93~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~47        ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux92~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux90~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux88~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux86~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux84~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux82~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|Mux80~14              ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|LessThan0~62          ; 6       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][24]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][25]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][26]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][27]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][28]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][29]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][30]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][18]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][17]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][19]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][20]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][22]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][21]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][23]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][31]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][0]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][0]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][0]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][1]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][2]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][3]      ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][16]     ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|WideOr1~2             ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux67~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~40              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux69~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux68~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux73~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux72~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux71~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux75~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux74~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux66~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux65~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux64~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux76~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux77~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux78~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~53         ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~62        ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Selector810~2         ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux7~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux6~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux5~18               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux4~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux3~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux2~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux1~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux0~13               ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~23        ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~41         ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux31~16              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|Mux79~14              ; 5       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][24]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][24]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][25]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][25]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][26]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][26]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][27]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][27]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][28]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][28]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][29]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][29]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][30]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][30]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][18]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][18]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][17]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][17]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][19]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][19]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][20]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][20]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][22]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][22]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][21]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][21]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][23]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][23]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][31]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][31]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][0]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][0]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][0]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][1]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][1]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][2]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][2]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][3]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][3]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][4]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][4]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][5]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][5]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][6]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][6]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][7]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][7]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][8]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][8]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][9]       ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][9]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][10]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][10]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][11]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][11]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][12]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][12]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][13]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][13]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][14]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][14]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][15]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][15]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][16]      ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][16]     ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~44              ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux68~17              ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux66~17              ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Selector1455~0        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][0]~656  ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Selector586~1         ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~63        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~52        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~45        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~45        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux36~10              ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux36~6               ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~27        ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~45         ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux32~10              ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Mux32~6               ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Selector426~0         ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|Add2~62               ; 4       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][24]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][24]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][24]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][24]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][24]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][24]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][24]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][25]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][25]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][25]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][25]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][25]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][25]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][25]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][26]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][26]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][26]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][26]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][26]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][26]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][26]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][27]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][27]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][27]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][27]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][27]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][27]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][27]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][28]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][28]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][28]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][28]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][28]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][28]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][28]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][29]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][29]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][29]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][29]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][29]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][29]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][29]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][30]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][30]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][30]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][30]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][30]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][30]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][30]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][18]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][18]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][18]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][18]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][18]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][18]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][18]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][17]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][17]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][17]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][17]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][17]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][17]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][17]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][19]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][19]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][19]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][19]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][19]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][19]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][19]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][20]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][20]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][20]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][20]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][20]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][20]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][20]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][22]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][22]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][22]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][22]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][22]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][22]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][22]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][21]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][21]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][21]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][21]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][21]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][21]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][21]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][23]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][23]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][23]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][23]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][23]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][23]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][23]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][31]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][31]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][31]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][31]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][31]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][31]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][31]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][0]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][0]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][0]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][0]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][0]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][0]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][0]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][1]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][1]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][1]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][1]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][1]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][1]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][1]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][2]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][2]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][2]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][2]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][2]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][2]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][2]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][3]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][3]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][3]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][3]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][3]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][3]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][3]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][4]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][4]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][4]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][4]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][4]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][4]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][4]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][5]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][5]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][5]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][5]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][5]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][5]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][5]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][6]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][6]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][6]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][6]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][6]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][6]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][6]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][7]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][7]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][7]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][7]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][7]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][7]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][7]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][8]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][8]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][8]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][8]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][8]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][8]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][8]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][9]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][9]       ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][9]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][9]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][9]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][9]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][9]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][10]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][10]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][10]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][10]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][10]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][10]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][10]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][11]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][11]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][11]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][11]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][11]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][11]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][11]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][12]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][12]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][12]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][12]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][12]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][12]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][12]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][13]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][13]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][13]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][13]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][13]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][13]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][13]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][14]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][14]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][14]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][14]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][14]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][14]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][14]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][15]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][15]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][15]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][15]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][15]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][15]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][15]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][16]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][16]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][16]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][16]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][16]     ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][16]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][16]      ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~456            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~454            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~452            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~450            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~448            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~446            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~444            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~442            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~440            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~437            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~434            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~432            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~430            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~72        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result~398            ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result[26]~383        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result[28]~372        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|result[30]~361        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~79         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Selector426~3         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Selector426~2         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Selector554~5         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Selector1058~0        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux31~28              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~59        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux14~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux14~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux14~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux14~2               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux13~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux13~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux13~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux12~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux12~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux12~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux12~2               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux11~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux11~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux11~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux10~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux10~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux10~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux10~2               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux9~13               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux9~12               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux9~6                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux8~13               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux8~12               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux8~6                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux8~2                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux39~11              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux39~7               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux6~2                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux4~2                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux2~2                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux0~2                ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~55        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux38~10              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux38~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~47        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~46        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux37~10              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux37~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~37        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~31        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~30        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux35~10              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux35~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~29        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~39        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~25        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~37        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux33~10              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux33~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~42         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~39         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~31        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~18        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight0~16        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~31         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftLeft0~28         ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|ShiftRight1~24        ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux30~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux30~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux30~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux29~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux29~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux29~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux28~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux28~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux28~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux27~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux27~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux27~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux26~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux26~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux26~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux25~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux25~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux25~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux24~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux24~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux24~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux23~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux23~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux23~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux22~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux22~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux22~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux21~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux21~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux21~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux20~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux20~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux20~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux19~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux19~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux19~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux18~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux18~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux18~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux17~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux17~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux17~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux16~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux16~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux16~6               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux15~13              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux15~12              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux15~7               ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|Mux70~24              ; 3       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][24]     ; 2       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][25]     ; 2       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][26]     ; 2       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][27]     ; 2       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][28]     ; 2       ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][29]     ; 2       ;
+-------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,436 / 47,787 ( 16 % ) ;
; C16 interconnects     ; 383 / 1,804 ( 21 % )    ;
; C4 interconnects      ; 5,974 / 31,272 ( 19 % ) ;
; Direct links          ; 508 / 47,787 ( 1 % )    ;
; Global clocks         ; 19 / 20 ( 95 % )        ;
; Local interconnects   ; 2,340 / 15,408 ( 15 % ) ;
; R24 interconnects     ; 360 / 1,775 ( 20 % )    ;
; R4 interconnects      ; 7,062 / 41,310 ( 17 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.10) ; Number of LABs  (Total = 286) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 5                             ;
; 3                                           ; 8                             ;
; 4                                           ; 6                             ;
; 5                                           ; 4                             ;
; 6                                           ; 5                             ;
; 7                                           ; 1                             ;
; 8                                           ; 8                             ;
; 9                                           ; 3                             ;
; 10                                          ; 5                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 15                            ;
; 14                                          ; 25                            ;
; 15                                          ; 43                            ;
; 16                                          ; 138                           ;
+---------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.00) ; Number of LABs  (Total = 286) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 5                             ;
; 3                                            ; 8                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 8                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 15                            ;
; 14                                           ; 25                            ;
; 15                                           ; 43                            ;
; 16                                           ; 136                           ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.81) ; Number of LABs  (Total = 286) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 24                            ;
; 2                                               ; 15                            ;
; 3                                               ; 28                            ;
; 4                                               ; 34                            ;
; 5                                               ; 44                            ;
; 6                                               ; 37                            ;
; 7                                               ; 30                            ;
; 8                                               ; 18                            ;
; 9                                               ; 24                            ;
; 10                                              ; 12                            ;
; 11                                              ; 7                             ;
; 12                                              ; 3                             ;
; 13                                              ; 0                             ;
; 14                                              ; 0                             ;
; 15                                              ; 2                             ;
; 16                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.63) ; Number of LABs  (Total = 286) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 7                             ;
; 6                                            ; 1                             ;
; 7                                            ; 6                             ;
; 8                                            ; 2                             ;
; 9                                            ; 7                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 6                             ;
; 17                                           ; 12                            ;
; 18                                           ; 12                            ;
; 19                                           ; 7                             ;
; 20                                           ; 13                            ;
; 21                                           ; 9                             ;
; 22                                           ; 17                            ;
; 23                                           ; 11                            ;
; 24                                           ; 4                             ;
; 25                                           ; 13                            ;
; 26                                           ; 2                             ;
; 27                                           ; 14                            ;
; 28                                           ; 17                            ;
; 29                                           ; 12                            ;
; 30                                           ; 19                            ;
; 31                                           ; 15                            ;
; 32                                           ; 34                            ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 33        ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 33        ; 33        ; 0            ; 28           ; 0            ; 0            ; 5            ; 0            ; 28           ; 5            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked      ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 0         ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 0         ; 0         ; 33           ; 5            ; 33           ; 33           ; 28           ; 33           ; 5            ; 28           ; 33           ; 33           ; 33           ; 5            ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail           ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ssd_part1[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part1[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part3[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ssd_part4[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result_part_selector ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toggle_sw[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toggle_sw[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toggle_sw[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toggle_sw[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary               ;
+------------------+----------------------+-------------------+
; Source Clock(s)  ; Destination Clock(s) ; Delay Added in ns ;
+------------------+----------------------+-------------------+
; I/O              ; toggle_sw[0]         ; 4409.1            ;
; toggle_sw[0],I/O ; toggle_sw[0]         ; 768.7             ;
+------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                         ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                    ; Delay Added in ns ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; toggle_sw[0]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][3]  ; 5.900             ;
; toggle_sw[1]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][3]  ; 5.900             ;
; toggle_sw[2]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][3]  ; 5.900             ;
; toggle_sw[3]                                            ; mips_sim:testmodule|mips_core_de0:run|registers[18][3]  ; 5.900             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.703             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.703             ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][6]   ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.445             ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.445             ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.445             ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.399             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][6]   ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][6]   ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.310             ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.252             ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][6]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][6]  ; 4.111             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.741             ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][31]  ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][31] ; mips_sim:testmodule|mips_core_de0:run|registers[17][29] ; 3.728             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.689             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.689             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][8]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][8]  ; 3.594             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][8]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][8]  ; 3.594             ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][4]   ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.540             ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.540             ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.540             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.538             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.538             ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.473             ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.473             ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.434             ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.434             ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][5]   ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.434             ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.434             ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.434             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.432             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.432             ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][5]   ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][5]   ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][5]  ; mips_sim:testmodule|mips_core_de0:run|result[5]         ; 3.428             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][4]   ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][4]   ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.427             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.410             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.410             ;
; mips_sim:testmodule|mips_core_de0:run|registers[31][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[24][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[25][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[9][26]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[8][26]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[12][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.336             ;
; mips_sim:testmodule|mips_core_de0:run|registers[17][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.325             ;
; mips_sim:testmodule|mips_core_de0:run|registers[16][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.325             ;
; mips_sim:testmodule|mips_core_de0:run|registers[21][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.325             ;
; mips_sim:testmodule|mips_core_de0:run|registers[20][26] ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.325             ;
; mips_sim:testmodule|mips_core_de0:run|registers[0][26]  ; mips_sim:testmodule|mips_core_de0:run|registers[18][26] ; 3.325             ;
; mips_sim:testmodule|mips_core_de0:run|registers[14][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[8][1]   ; 3.313             ;
; mips_sim:testmodule|mips_core_de0:run|registers[10][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[8][1]   ; 3.313             ;
; mips_sim:testmodule|mips_core_de0:run|registers[15][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.290             ;
; mips_sim:testmodule|mips_core_de0:run|registers[11][4]  ; mips_sim:testmodule|mips_core_de0:run|registers[20][4]  ; 3.290             ;
; mips_sim:testmodule|mips_core_de0:run|registers[18][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[8][1]   ; 3.263             ;
; mips_sim:testmodule|mips_core_de0:run|registers[19][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[8][1]   ; 3.263             ;
; mips_sim:testmodule|mips_core_de0:run|registers[13][1]  ; mips_sim:testmodule|mips_core_de0:run|registers[8][1]   ; 3.240             ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "project03_121044038_Recep_Sivri"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (169140): Reserve pin assignment ignored because of existing pin with name "result_part_selector"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[0]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[1]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[2]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[3]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[4]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[5]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part1[6]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[0]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[1]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[2]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[3]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[4]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[5]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part2[6]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[0]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[1]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[2]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[3]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[4]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[5]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part3[6]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[0]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[1]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[2]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[3]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[4]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[5]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "ssd_part4[6]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "toggle_sw[0]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "toggle_sw[1]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "toggle_sw[2]"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "toggle_sw[3]"
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 608 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project03_121044038_Recep_Sivri.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: testmodule|run|WideOr1~2  from: dataa  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr0~0  from: dataa  to: combout
    Info (332098): Cell: testmodule|sel_in|WideOr2~0  from: dataa  to: combout
    Info (332098): Cell: testmodule|sel_in|output_instruction[27]~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[0][0]~256 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[10][0]~232 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[11][0]~957 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mips_sim:testmodule|mips_core_de0:run|Mux70~21
        Info (176357): Destination node mips_sim:testmodule|mips_core_de0:run|Mux31~42
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[12][0]~245 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[13][0]~958 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[14][0]~233 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[15][0]~257 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[16][0]~251 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[17][0]~250 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[18][0]~249 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[19][0]~247 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[20][0]~255 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[21][0]~253 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[24][0]~237 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[25][0]~239 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[31][28]~258 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[8][0]~243 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|registers[9][0]~241 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mips_sim:testmodule|mips_core_de0:run|result[31]~193 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170089): 5e+03 ns of routing delay (approximately 17.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:01:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 40.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Recep Sivri/Desktop/Sivri_Recep_121044038/Sivri_Recep_121044038/Project03_121044038_Recep_Sivri_De0/output_files/project03_121044038_Recep_Sivri.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 1071 megabytes
    Info: Processing ended: Mon Dec 07 15:58:19 2015
    Info: Elapsed time: 00:01:46
    Info: Total CPU time (on all processors): 00:02:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Recep Sivri/Desktop/Sivri_Recep_121044038/Sivri_Recep_121044038/Project03_121044038_Recep_Sivri_De0/output_files/project03_121044038_Recep_Sivri.fit.smsg.


