TimeQuest Timing Analyzer report for LCD_top
Sat Mar 03 20:21:28 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LCD_top                                                         ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; clkDiv:U0|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 292.83 MHz ; 250.0 MHz       ; clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 319.39 MHz ; 319.39 MHz      ; clkDiv:U0|clkOut ;                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -2.415 ; -41.653       ;
; clkDiv:U0|clkOut ; -2.131 ; -41.057       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.107 ; -0.107        ;
; clkDiv:U0|clkOut ; 0.357  ; 0.000         ;
+------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; clk              ; -3.000 ; -30.000               ;
; clkDiv:U0|clkOut ; -1.000 ; -28.000               ;
+------------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.415 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.349      ;
; -2.381 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.315      ;
; -2.312 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.246      ;
; -2.284 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.218      ;
; -2.258 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.257 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.191      ;
; -2.231 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.167      ;
; -2.220 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.153      ;
; -2.220 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.153      ;
; -2.220 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.156      ;
; -2.219 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.152      ;
; -2.203 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.137      ;
; -2.186 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.119      ;
; -2.186 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.119      ;
; -2.185 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.118      ;
; -2.164 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.098      ;
; -2.157 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.091      ;
; -2.144 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.080      ;
; -2.137 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.070      ;
; -2.137 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.070      ;
; -2.136 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.069      ;
; -2.125 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.059      ;
; -2.115 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.051      ;
; -2.099 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.033      ;
; -2.098 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.032      ;
; -2.095 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.029      ;
; -2.091 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.025      ;
; -2.089 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.022      ;
; -2.089 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.022      ;
; -2.088 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.021      ;
; -2.080 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.013      ;
; -2.080 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.013      ;
; -2.079 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.012      ;
; -2.078 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.012      ;
; -2.071 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.004      ;
; -2.071 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.004      ;
; -2.070 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.003      ;
; -2.067 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.003      ;
; -2.065 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.001      ;
; -2.065 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.999      ;
; -2.064 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.998      ;
; -2.062 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.997      ;
; -2.062 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.997      ;
; -2.061 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.996      ;
; -2.061 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.995      ;
; -2.035 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.971      ;
; -2.032 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.966      ;
; -2.032 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.966      ;
; -2.025 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.960      ;
; -2.025 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.960      ;
; -2.024 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.959      ;
; -2.014 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.947      ;
; -2.014 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.947      ;
; -2.013 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.008 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.941      ;
; -2.008 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.941      ;
; -2.007 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.940      ;
; -1.998 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.932      ;
; -1.996 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.930      ;
; -1.995 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.929      ;
; -1.992 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.927      ;
; -1.992 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.927      ;
; -1.992 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.926      ;
; -1.991 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.926      ;
; -1.985 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.919      ;
; -1.969 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.902      ;
; -1.969 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.902      ;
; -1.968 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.901      ;
; -1.968 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.902      ;
; -1.967 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.901      ;
; -1.965 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.901      ;
; -1.964 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.898      ;
; -1.945 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.881      ;
; -1.944 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.942 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.876      ;
; -1.941 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.875      ;
; -1.941 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.875      ;
; -1.940 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.874      ;
; -1.938 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.872      ;
; -1.937 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.871      ;
; -1.935 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.868      ;
; -1.935 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.868      ;
; -1.934 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.867      ;
; -1.929 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.863      ;
; -1.927 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.861      ;
; -1.922 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.855      ;
; -1.920 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.855      ;
; -1.920 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.855      ;
; -1.919 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.854      ;
; -1.915 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.851      ;
; -1.914 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.850      ;
; -1.912 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.845      ;
; -1.911 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.847      ;
; -1.911 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.844      ;
; -1.909 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.843      ;
; -1.904 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.840      ;
; -1.903 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.839      ;
; -1.901 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.835      ;
; -1.900 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.836      ;
; -1.895 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.829      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                            ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -2.131 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.064      ;
; -2.131 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 3.064      ;
; -1.974 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.907      ;
; -1.974 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.907      ;
; -1.974 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.907      ;
; -1.974 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.907      ;
; -1.974 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.907      ;
; -1.972 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.905      ;
; -1.972 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.905      ;
; -1.959 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.891      ;
; -1.946 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.879      ;
; -1.946 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.879      ;
; -1.946 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.879      ;
; -1.942 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.874      ;
; -1.933 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.866      ;
; -1.928 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.861      ;
; -1.926 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.858      ;
; -1.924 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.857      ;
; -1.924 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.857      ;
; -1.924 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.857      ;
; -1.903 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.836      ;
; -1.900 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.833      ;
; -1.890 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.823      ;
; -1.890 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.823      ;
; -1.890 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.823      ;
; -1.822 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.754      ;
; -1.819 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.752      ;
; -1.819 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.751      ;
; -1.819 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.752      ;
; -1.819 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.751      ;
; -1.817 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.749      ;
; -1.816 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.749      ;
; -1.816 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.749      ;
; -1.815 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.748      ;
; -1.815 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.748      ;
; -1.815 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.748      ;
; -1.815 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.748      ;
; -1.815 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.748      ;
; -1.810 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.743      ;
; -1.798 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.730      ;
; -1.797 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.729      ;
; -1.794 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.727      ;
; -1.793 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.725      ;
; -1.792 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.725      ;
; -1.788 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.721      ;
; -1.784 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.717      ;
; -1.784 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.717      ;
; -1.784 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.717      ;
; -1.777 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.710      ;
; -1.777 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.710      ;
; -1.777 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.710      ;
; -1.777 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.710      ;
; -1.776 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.708      ;
; -1.773 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.705      ;
; -1.771 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.703      ;
; -1.764 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.697      ;
; -1.764 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.697      ;
; -1.754 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.687      ;
; -1.753 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.686      ;
; -1.751 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.683      ;
; -1.749 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.682      ;
; -1.749 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.682      ;
; -1.739 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.672      ;
; -1.739 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.672      ;
; -1.736 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.669      ;
; -1.736 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.669      ;
; -1.711 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.644      ;
; -1.700 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.633      ;
; -1.700 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.633      ;
; -1.676 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.609      ;
; -1.676 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.609      ;
; -1.676 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.609      ;
; -1.662 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.595      ;
; -1.662 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.594      ;
; -1.662 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.595      ;
; -1.662 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.594      ;
; -1.662 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.595      ;
; -1.662 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.594      ;
; -1.662 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.595      ;
; -1.662 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.594      ;
; -1.662 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.595      ;
; -1.662 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.594      ;
; -1.661 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.594      ;
; -1.659 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.592      ;
; -1.659 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.592      ;
; -1.659 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.592      ;
; -1.659 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.592      ;
; -1.659 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.592      ;
; -1.656 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.589      ;
; -1.650 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.582      ;
; -1.648 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.580      ;
; -1.648 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.581      ;
; -1.641 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.574      ;
; -1.638 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.571      ;
; -1.631 ; LCD_Driver:U1|enableOut ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.563      ;
; -1.631 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 2.564      ;
; -1.626 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.558      ;
; -1.624 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 2.556      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                              ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.107 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 2.402      ; 2.681      ;
; 0.392  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.609      ;
; 0.482  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 2.402      ; 2.770      ;
; 0.558  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.570  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.573  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.574  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.791      ;
; 0.575  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.576  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.576  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 0.793      ;
; 0.833  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.845  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.063      ;
; 0.847  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.064      ;
; 0.847  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.849  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.861  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.861  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.078      ;
; 0.862  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.078      ;
; 0.863  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.863  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.080      ;
; 0.864  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.864  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.081      ;
; 0.865  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.865  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.082      ;
; 0.866  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.083      ;
; 0.870  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.087      ;
; 0.944  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.956  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.174      ;
; 0.958  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.175      ;
; 0.959  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.175      ;
; 0.959  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.959  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.176      ;
; 0.960  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.177      ;
; 0.960  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.962  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.972  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.188      ;
; 0.972  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.189      ;
; 0.973  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.190      ;
; 0.974  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.191      ;
; 0.975  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.192      ;
; 0.975  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.192      ;
; 0.977  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.194      ;
; 0.978  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.195      ;
; 0.998  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[17] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.215      ;
; 1.001  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.219      ;
; 1.022  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.240      ;
; 1.030  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.248      ;
; 1.032  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.250      ;
; 1.058  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.276      ;
; 1.066  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.284      ;
; 1.068  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.285      ;
; 1.069  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.285      ;
; 1.069  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.286      ;
; 1.069  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.286      ;
; 1.070  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.287      ;
; 1.071  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.287      ;
; 1.071  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.288      ;
; 1.072  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.288      ;
; 1.072  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.289      ;
; 1.074  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.292      ;
; 1.085  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.303      ;
; 1.085  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.302      ;
; 1.086  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.303      ;
; 1.087  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.305      ;
; 1.087  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.304      ;
; 1.087  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.304      ;
; 1.088  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.305      ;
; 1.090  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.308      ;
; 1.090  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.307      ;
; 1.113  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.331      ;
; 1.115  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.141  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.358      ;
; 1.146  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.059      ; 1.362      ;
; 1.155  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.372      ;
; 1.156  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.167  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.061      ; 1.385      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                             ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.357 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.466 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.686      ;
; 0.606 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.826      ;
; 0.607 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.827      ;
; 0.625 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.845      ;
; 0.690 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.909      ;
; 0.709 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.929      ;
; 0.739 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.959      ;
; 0.745 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.965      ;
; 0.774 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.994      ;
; 0.790 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.010      ;
; 0.810 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.029      ;
; 0.861 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.080      ;
; 0.880 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.099      ;
; 0.887 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.107      ;
; 0.891 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.111      ;
; 0.904 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.124      ;
; 0.913 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.133      ;
; 0.914 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.133      ;
; 0.917 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.136      ;
; 0.935 ; LCD_Driver:U1|dataOut[3] ; LEDs[5]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.612      ;
; 0.937 ; LCD_Driver:U1|dataOut[1] ; LEDs[3]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.614      ;
; 0.941 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.161      ;
; 0.943 ; LCD_Driver:U1|dataOut[0] ; LEDs[2]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.620      ;
; 0.943 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.163      ;
; 0.946 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.166      ;
; 0.952 ; LCD_Driver:U1|enableOut  ; LEDs[1]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.629      ;
; 0.955 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.174      ;
; 0.989 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.208      ;
; 0.991 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.210      ;
; 1.023 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.243      ;
; 1.037 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.256      ;
; 1.038 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.257      ;
; 1.039 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.258      ;
; 1.047 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.266      ;
; 1.066 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.286      ;
; 1.072 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.292      ;
; 1.081 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.301      ;
; 1.092 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.312      ;
; 1.093 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.313      ;
; 1.093 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.312      ;
; 1.094 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.315      ;
; 1.124 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.344      ;
; 1.124 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.344      ;
; 1.125 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.345      ;
; 1.125 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.345      ;
; 1.129 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.348      ;
; 1.129 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.349      ;
; 1.130 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.350      ;
; 1.131 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.351      ;
; 1.132 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.352      ;
; 1.134 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.354      ;
; 1.136 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.356      ;
; 1.142 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.361      ;
; 1.142 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.361      ;
; 1.144 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.363      ;
; 1.147 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.366      ;
; 1.151 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.370      ;
; 1.157 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.376      ;
; 1.175 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.394      ;
; 1.180 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.399      ;
; 1.193 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.412      ;
; 1.198 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.419      ;
; 1.203 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.424      ;
; 1.203 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.424      ;
; 1.216 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.436      ;
; 1.241 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.460      ;
; 1.246 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.465      ;
; 1.248 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.467      ;
; 1.261 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.481      ;
; 1.268 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.488      ;
; 1.269 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.488      ;
; 1.271 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.490      ;
; 1.273 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.493      ;
; 1.281 ; LCD_Driver:U1|RS         ; LEDs[0]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.958      ;
; 1.282 ; LCD_Driver:U1|RS         ; LEDs[6]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.959      ;
; 1.282 ; LCD_Driver:U1|RS         ; LEDs[7]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.959      ;
; 1.284 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.504      ;
; 1.288 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.507      ;
; 1.293 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.512      ;
; 1.293 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.512      ;
; 1.293 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.512      ;
; 1.295 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.514      ;
; 1.296 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.515      ;
; 1.297 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.517      ;
; 1.302 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.523      ;
; 1.303 ; LCD_Driver:U1|dataOut[2] ; LEDs[4]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.000      ; 0.980      ;
; 1.307 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.527      ;
; 1.313 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.534      ;
; 1.314 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.535      ;
; 1.319 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.538      ;
; 1.324 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.545      ;
; 1.325 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.544      ;
; 1.325 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.544      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                        ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|RS|clk                ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[0]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[1]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[2]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[3]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[4]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[5]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[6]|clk         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 2.217 ; 2.629 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 3.223 ; 3.648 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 2.254 ; 2.670 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 2.628 ; 3.067 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.450 ; 2.890 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 2.652 ; 3.070 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 2.618 ; 3.114 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 2.937 ; 3.364 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 2.680 ; 3.195 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 3.223 ; 3.648 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 2.406 ; 2.859 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 2.394 ; 2.843 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -1.142 ; -1.521 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -1.780 ; -2.161 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -1.780 ; -2.161 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -2.139 ; -2.565 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -1.963 ; -2.370 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -2.161 ; -2.563 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -2.135 ; -2.608 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -2.381 ; -2.804 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -2.194 ; -2.684 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -2.656 ; -3.072 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -1.890 ; -2.306 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -1.863 ; -2.274 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 7.265 ; 7.422 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 6.091 ; 6.131 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.266 ; 6.317 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.265 ; 7.422 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.094 ; 6.126 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.846 ; 5.872 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 5.842 ; 5.870 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.143 ; 6.168 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.110 ; 6.129 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 7.653 ; 7.640 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 7.653 ; 7.640 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.726 ; 6.777 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 7.601 ; 7.629 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 7.274 ; 7.325 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.828 ; 6.907 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.828 ; 6.907 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.837 ; 6.908 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 7.764 ; 7.759 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 5.688 ; 5.714 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 5.926 ; 5.964 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.095 ; 6.144 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.103 ; 7.257 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 5.929 ; 5.960 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.693 ; 5.717 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 5.688 ; 5.714 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 5.977 ; 6.001 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 5.946 ; 5.964 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 6.537 ; 6.585 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 7.427 ; 7.414 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.537 ; 6.585 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 7.378 ; 7.404 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 7.064 ; 7.112 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.635 ; 6.710 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.635 ; 6.710 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.643 ; 6.711 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 7.533 ; 7.528 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 325.52 MHz ; 250.0 MHz       ; clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 353.86 MHz ; 353.86 MHz      ; clkDiv:U0|clkOut ;                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -2.072 ; -34.123       ;
; clkDiv:U0|clkOut ; -1.826 ; -34.002       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.094 ; -0.094        ;
; clkDiv:U0|clkOut ; 0.312  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -30.000              ;
; clkDiv:U0|clkOut ; -1.000 ; -28.000              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.072 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.013      ;
; -2.031 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.972      ;
; -1.987 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.928      ;
; -1.935 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.876      ;
; -1.925 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.866      ;
; -1.922 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.863      ;
; -1.919 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.858      ;
; -1.919 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.858      ;
; -1.919 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.858      ;
; -1.917 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.860      ;
; -1.909 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.852      ;
; -1.872 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.813      ;
; -1.856 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.795      ;
; -1.856 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.795      ;
; -1.856 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.795      ;
; -1.853 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.792      ;
; -1.853 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.792      ;
; -1.853 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.792      ;
; -1.842 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.783      ;
; -1.835 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.778      ;
; -1.834 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.775      ;
; -1.823 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.766      ;
; -1.809 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.750      ;
; -1.796 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.735      ;
; -1.796 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.735      ;
; -1.796 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.735      ;
; -1.793 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.734      ;
; -1.793 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.734      ;
; -1.793 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.734      ;
; -1.787 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.726      ;
; -1.787 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.726      ;
; -1.787 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.726      ;
; -1.782 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.723      ;
; -1.781 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.722      ;
; -1.778 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.719      ;
; -1.772 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.713      ;
; -1.756 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.695      ;
; -1.755 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.696      ;
; -1.755 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.694      ;
; -1.755 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.694      ;
; -1.744 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.683      ;
; -1.744 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.683      ;
; -1.744 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.683      ;
; -1.741 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.682      ;
; -1.740 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.683      ;
; -1.740 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.683      ;
; -1.740 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.681      ;
; -1.738 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.737 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.678      ;
; -1.733 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.674      ;
; -1.733 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.676      ;
; -1.730 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.671      ;
; -1.730 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.671      ;
; -1.730 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.671      ;
; -1.727 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.668      ;
; -1.727 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.668      ;
; -1.727 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.668      ;
; -1.697 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.638      ;
; -1.696 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.637      ;
; -1.693 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.632      ;
; -1.693 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.634      ;
; -1.692 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.631      ;
; -1.692 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.631      ;
; -1.680 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.621      ;
; -1.680 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.621      ;
; -1.675 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.614      ;
; -1.675 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.614      ;
; -1.675 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.614      ;
; -1.675 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.618      ;
; -1.675 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.616      ;
; -1.655 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.594      ;
; -1.654 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.593      ;
; -1.654 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.593      ;
; -1.653 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.592      ;
; -1.653 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.592      ;
; -1.653 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.592      ;
; -1.646 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.587      ;
; -1.646 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.587      ;
; -1.646 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.587      ;
; -1.645 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.586      ;
; -1.644 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.585      ;
; -1.641 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.582      ;
; -1.637 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.578      ;
; -1.636 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.052     ; 2.579      ;
; -1.635 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.576      ;
; -1.635 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.576      ;
; -1.634 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.575      ;
; -1.632 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.573      ;
; -1.631 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.572      ;
; -1.631 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.572      ;
; -1.628 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.569      ;
; -1.627 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.570      ;
; -1.626 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.569      ;
; -1.624 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.567      ;
; -1.619 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.562      ;
; -1.618 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.561      ;
; -1.615 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.558      ;
; -1.615 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.556      ;
; -1.612 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.551      ;
; -1.612 ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.551      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                             ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -1.826 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.767      ;
; -1.826 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.767      ;
; -1.690 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.631      ;
; -1.690 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.631      ;
; -1.690 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.631      ;
; -1.690 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.631      ;
; -1.690 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.631      ;
; -1.669 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.610      ;
; -1.669 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.610      ;
; -1.652 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.593      ;
; -1.652 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.593      ;
; -1.652 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.593      ;
; -1.650 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.591      ;
; -1.648 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.589      ;
; -1.648 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.589      ;
; -1.648 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.589      ;
; -1.644 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.585      ;
; -1.637 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.577      ;
; -1.631 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.571      ;
; -1.630 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.571      ;
; -1.630 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.571      ;
; -1.630 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.571      ;
; -1.609 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.549      ;
; -1.596 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.537      ;
; -1.596 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.537      ;
; -1.596 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.537      ;
; -1.563 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.504      ;
; -1.552 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.492      ;
; -1.533 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.474      ;
; -1.533 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.474      ;
; -1.533 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.474      ;
; -1.533 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.474      ;
; -1.533 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.474      ;
; -1.530 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.471      ;
; -1.530 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.471      ;
; -1.523 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.464      ;
; -1.523 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.464      ;
; -1.523 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.464      ;
; -1.519 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.459      ;
; -1.519 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.460      ;
; -1.519 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.460      ;
; -1.515 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.456      ;
; -1.514 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.455      ;
; -1.514 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.455      ;
; -1.512 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.452      ;
; -1.512 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.452      ;
; -1.512 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.452      ;
; -1.512 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.453      ;
; -1.510 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.450      ;
; -1.508 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.448      ;
; -1.498 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.438      ;
; -1.498 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.438      ;
; -1.497 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.438      ;
; -1.496 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.437      ;
; -1.496 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.437      ;
; -1.483 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.423      ;
; -1.481 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.421      ;
; -1.480 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.421      ;
; -1.478 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.418      ;
; -1.473 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.413      ;
; -1.473 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.413      ;
; -1.473 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.413      ;
; -1.470 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.410      ;
; -1.467 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.408      ;
; -1.466 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.406      ;
; -1.463 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.404      ;
; -1.427 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.368      ;
; -1.427 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.368      ;
; -1.424 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.365      ;
; -1.416 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.356      ;
; -1.416 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.356      ;
; -1.413 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.353      ;
; -1.408 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.349      ;
; -1.408 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.349      ;
; -1.408 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.349      ;
; -1.396 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.337      ;
; -1.394 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.335      ;
; -1.394 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.335      ;
; -1.394 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.335      ;
; -1.394 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.335      ;
; -1.394 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.335      ;
; -1.390 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.331      ;
; -1.388 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.329      ;
; -1.388 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.329      ;
; -1.388 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.329      ;
; -1.384 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.325      ;
; -1.378 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.319      ;
; -1.378 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.319      ;
; -1.378 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.319      ;
; -1.378 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.319      ;
; -1.378 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.319      ;
; -1.375 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.315      ;
; -1.374 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 2.314      ;
; -1.369 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.310      ;
; -1.363 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 2.304      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                               ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.094 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 2.213      ; 2.473      ;
; 0.348  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.396  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 2.213      ; 2.463      ;
; 0.501  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.503  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.512  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.745  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.748  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.752  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.757  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.757  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.763  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.767  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.966      ;
; 0.770  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.052      ; 0.966      ;
; 0.771  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.773  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.774  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.775  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.973      ;
; 0.780  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.978      ;
; 0.787  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.054      ; 0.985      ;
; 0.837  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.035      ;
; 0.841  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.844  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.846  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.848  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.853  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.853  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.854  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.856  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.052      ;
; 0.856  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.858  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.056      ;
; 0.859  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.055      ;
; 0.862  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.060      ;
; 0.863  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.863  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.865  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.063      ;
; 0.866  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.062      ;
; 0.870  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.068      ;
; 0.871  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.069      ;
; 0.903  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.101      ;
; 0.905  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[17] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.103      ;
; 0.926  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.124      ;
; 0.930  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.128      ;
; 0.937  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.135      ;
; 0.940  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.138      ;
; 0.942  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.140      ;
; 0.942  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.140      ;
; 0.944  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.142      ;
; 0.945  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.141      ;
; 0.949  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.147      ;
; 0.950  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.148      ;
; 0.951  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.952  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.148      ;
; 0.952  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.150      ;
; 0.953  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.149      ;
; 0.956  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.154      ;
; 0.958  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.958  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.156      ;
; 0.959  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.157      ;
; 0.959  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.157      ;
; 0.960  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.158      ;
; 0.961  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.159      ;
; 0.963  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.161      ;
; 0.965  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.163      ;
; 0.967  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.165      ;
; 0.978  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.176      ;
; 0.999  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.197      ;
; 1.006  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.204      ;
; 1.026  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.224      ;
; 1.026  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.054      ; 1.224      ;
; 1.032  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.230      ;
; 1.035  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.052      ; 1.231      ;
; 1.037  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.054      ; 1.235      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                              ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.312 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.425 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.624      ;
; 0.551 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.750      ;
; 0.551 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.750      ;
; 0.559 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.758      ;
; 0.629 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.827      ;
; 0.648 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.847      ;
; 0.674 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.873      ;
; 0.678 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 0.878      ;
; 0.711 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.910      ;
; 0.712 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.911      ;
; 0.737 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.935      ;
; 0.778 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.977      ;
; 0.792 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.991      ;
; 0.798 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.997      ;
; 0.820 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.019      ;
; 0.822 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.021      ;
; 0.825 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.023      ;
; 0.828 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.026      ;
; 0.830 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.029      ;
; 0.840 ; LCD_Driver:U1|dataOut[3] ; LEDs[5]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.555      ;
; 0.842 ; LCD_Driver:U1|dataOut[1] ; LEDs[3]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.557      ;
; 0.846 ; LCD_Driver:U1|dataOut[0] ; LEDs[2]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.561      ;
; 0.856 ; LCD_Driver:U1|enableOut  ; LEDs[1]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.571      ;
; 0.862 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.062      ;
; 0.866 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.065      ;
; 0.883 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.081      ;
; 0.890 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.088      ;
; 0.894 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.093      ;
; 0.913 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.112      ;
; 0.936 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.134      ;
; 0.938 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.136      ;
; 0.941 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.140      ;
; 0.945 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.143      ;
; 0.956 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.155      ;
; 0.963 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.162      ;
; 0.967 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.166      ;
; 0.972 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.170      ;
; 0.974 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.173      ;
; 0.988 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.188      ;
; 0.998 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.197      ;
; 0.999 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.198      ;
; 1.003 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.202      ;
; 1.003 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.202      ;
; 1.004 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.203      ;
; 1.006 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.206      ;
; 1.008 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.207      ;
; 1.012 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.211      ;
; 1.018 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.217      ;
; 1.024 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.223      ;
; 1.024 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.223      ;
; 1.030 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.228      ;
; 1.039 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.237      ;
; 1.039 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.237      ;
; 1.040 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.238      ;
; 1.043 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.241      ;
; 1.050 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.248      ;
; 1.054 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.252      ;
; 1.068 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.266      ;
; 1.070 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.268      ;
; 1.071 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.270      ;
; 1.089 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.288      ;
; 1.100 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.300      ;
; 1.111 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.311      ;
; 1.112 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.312      ;
; 1.115 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.314      ;
; 1.119 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.317      ;
; 1.124 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.322      ;
; 1.124 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.324      ;
; 1.129 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.329      ;
; 1.140 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.338      ;
; 1.141 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.339      ;
; 1.146 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.345      ;
; 1.158 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.356      ;
; 1.159 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.357      ;
; 1.161 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.360      ;
; 1.165 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.365      ;
; 1.167 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.366      ;
; 1.168 ; LCD_Driver:U1|RS         ; LEDs[0]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.883      ;
; 1.169 ; LCD_Driver:U1|RS         ; LEDs[6]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.884      ;
; 1.170 ; LCD_Driver:U1|RS         ; LEDs[7]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.885      ;
; 1.174 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.372      ;
; 1.178 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.376      ;
; 1.183 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.382      ;
; 1.187 ; LCD_Driver:U1|dataOut[2] ; LEDs[4]~reg0             ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; -0.500       ; 0.051      ; 0.902      ;
; 1.187 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.387      ;
; 1.188 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.386      ;
; 1.188 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.388      ;
; 1.189 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.387      ;
; 1.190 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 1.388      ;
; 1.192 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 1.392      ;
; 1.198 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.397      ;
; 1.200 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 1.399      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit        ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]   ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS         ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]   ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]   ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]   ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3] ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst       ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0             ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|RS|clk                ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[0]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[1]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[2]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[3]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[4]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[5]|clk         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[6]|clk         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 2.018 ; 2.330 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 2.918 ; 3.244 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 2.065 ; 2.360 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 2.393 ; 2.753 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.235 ; 2.556 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 2.418 ; 2.752 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 2.385 ; 2.771 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 2.647 ; 3.010 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 2.449 ; 2.833 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 2.918 ; 3.244 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 2.193 ; 2.548 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 2.188 ; 2.525 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -1.058 ; -1.350 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -1.641 ; -1.919 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -1.641 ; -1.919 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -1.935 ; -2.279 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -1.801 ; -2.102 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -1.958 ; -2.274 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -1.957 ; -2.328 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -2.186 ; -2.548 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -2.018 ; -2.388 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -2.446 ; -2.768 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -1.735 ; -2.065 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -1.716 ; -2.026 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 6.913 ; 7.035 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 5.732 ; 5.733 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 5.897 ; 5.888 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 6.913 ; 7.035 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 5.738 ; 5.748 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.509 ; 5.506 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 5.506 ; 5.508 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 5.781 ; 5.781 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 5.753 ; 5.752 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 7.137 ; 7.058 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 7.137 ; 7.058 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.272 ; 6.264 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 7.083 ; 7.050 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 6.776 ; 6.774 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.362 ; 6.392 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.362 ; 6.392 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.370 ; 6.392 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 7.232 ; 7.159 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 5.369 ; 5.368 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 5.585 ; 5.585 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 5.744 ; 5.734 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 6.767 ; 6.888 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 5.591 ; 5.600 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.371 ; 5.368 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 5.369 ; 5.370 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 5.633 ; 5.632 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 5.606 ; 5.605 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 6.104 ; 6.096 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 6.934 ; 6.858 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.104 ; 6.096 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 6.882 ; 6.850 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 6.588 ; 6.585 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.190 ; 6.218 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.190 ; 6.218 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.197 ; 6.218 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 7.025 ; 6.954 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.882 ; -12.077       ;
; clkDiv:U0|clkOut ; -0.734 ; -12.997       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -0.161 ; -0.161        ;
; clkDiv:U0|clkOut ; 0.185  ; 0.000         ;
+------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; clk              ; -3.000 ; -31.512              ;
; clkDiv:U0|clkOut ; -1.000 ; -28.000              ;
+------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.882 ; clkDiv:U0|count1[11] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.834      ;
; -0.882 ; clkDiv:U0|count1[5]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.834      ;
; -0.831 ; clkDiv:U0|count1[8]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.783      ;
; -0.822 ; clkDiv:U0|count1[4]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.774      ;
; -0.801 ; clkDiv:U0|count1[2]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.753      ;
; -0.800 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; clkDiv:U0|count1[0]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.752      ;
; -0.800 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.799 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.799 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.750      ;
; -0.783 ; clkDiv:U0|count1[14] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.736      ;
; -0.774 ; clkDiv:U0|count1[7]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.764 ; clkDiv:U0|count1[22] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.717      ;
; -0.757 ; clkDiv:U0|count1[10] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.709      ;
; -0.749 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.700      ;
; -0.749 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.700      ;
; -0.748 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.699      ;
; -0.740 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.691      ;
; -0.740 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.691      ;
; -0.739 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.690      ;
; -0.739 ; clkDiv:U0|count1[12] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.691      ;
; -0.733 ; clkDiv:U0|count1[21] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.686      ;
; -0.732 ; clkDiv:U0|count1[15] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.730 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.682      ;
; -0.730 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.682      ;
; -0.728 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.680      ;
; -0.728 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.680      ;
; -0.727 ; clkDiv:U0|count1[18] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.680      ;
; -0.726 ; clkDiv:U0|count1[9]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.678      ;
; -0.725 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.677      ;
; -0.725 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.677      ;
; -0.719 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.718 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.669      ;
; -0.718 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.669      ;
; -0.717 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.668      ;
; -0.714 ; clkDiv:U0|count1[1]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.666      ;
; -0.710 ; clkDiv:U0|count1[23] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.663      ;
; -0.707 ; clkDiv:U0|count1[13] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.659      ;
; -0.701 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.653      ;
; -0.701 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.653      ;
; -0.700 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.652      ;
; -0.692 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.643      ;
; -0.692 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.643      ;
; -0.691 ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.642      ;
; -0.682 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.634      ;
; -0.682 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.634      ;
; -0.681 ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.633      ;
; -0.681 ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.633      ;
; -0.679 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.631      ;
; -0.677 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.629      ;
; -0.675 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.626      ;
; -0.675 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.626      ;
; -0.674 ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.625      ;
; -0.674 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.626      ;
; -0.670 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.622      ;
; -0.669 ; clkDiv:U0|count1[6]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.621      ;
; -0.668 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.620      ;
; -0.666 ; clkDiv:U0|count1[20] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.619      ;
; -0.666 ; clkDiv:U0|count1[17] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.619      ;
; -0.665 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.665 ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.617      ;
; -0.657 ; clkDiv:U0|count1[3]  ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.609      ;
; -0.657 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.656 ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.651 ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.603      ;
; -0.651 ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.603      ;
; -0.650 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.649 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.601      ;
; -0.649 ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.601      ;
; -0.648 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.600      ;
; -0.647 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.599      ;
; -0.646 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.598      ;
; -0.645 ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.597      ;
; -0.645 ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.597      ;
; -0.644 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.596      ;
; -0.644 ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.596      ;
; -0.643 ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.594      ;
; -0.643 ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.595      ;
; -0.632 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.584      ;
; -0.631 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.630 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.630 ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.582      ;
; -0.629 ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[10] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.582      ;
; -0.629 ; clkDiv:U0|count1[19] ; clkDiv:U0|clkOut     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.582      ;
; -0.628 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.580      ;
; -0.628 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.580      ;
; -0.627 ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.579      ;
; -0.626 ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.577      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                             ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.734 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.683      ;
; -0.734 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.683      ;
; -0.656 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.605      ;
; -0.656 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.605      ;
; -0.648 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.598      ;
; -0.643 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.592      ;
; -0.643 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.592      ;
; -0.643 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.592      ;
; -0.643 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.592      ;
; -0.643 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.592      ;
; -0.637 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.587      ;
; -0.631 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.581      ;
; -0.627 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.576      ;
; -0.624 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.574      ;
; -0.618 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.569      ;
; -0.618 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.569      ;
; -0.618 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.569      ;
; -0.616 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.565      ;
; -0.609 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.559      ;
; -0.606 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.556      ;
; -0.606 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.556      ;
; -0.606 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.556      ;
; -0.601 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.550      ;
; -0.599 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.549      ;
; -0.594 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.544      ;
; -0.589 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.538      ;
; -0.586 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.535      ;
; -0.586 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.535      ;
; -0.583 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.533      ;
; -0.575 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.524      ;
; -0.575 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.524      ;
; -0.571 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.520      ;
; -0.565 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.514      ;
; -0.565 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.514      ;
; -0.565 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.514      ;
; -0.565 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.514      ;
; -0.565 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.514      ;
; -0.563 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.512      ;
; -0.563 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.512      ;
; -0.562 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.512      ;
; -0.556 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.505      ;
; -0.549 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.499      ;
; -0.542 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.492      ;
; -0.541 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.490      ;
; -0.537 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.486      ;
; -0.536 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.486      ;
; -0.536 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.486      ;
; -0.530 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.479      ;
; -0.530 ; LCD_Driver:U1|bitNum[1] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.479      ;
; -0.529 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.478      ;
; -0.529 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.478      ;
; -0.523 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.473      ;
; -0.522 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.472      ;
; -0.520 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.469      ;
; -0.520 ; LCD_Driver:U1|bitNum[6] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.469      ;
; -0.517 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.467      ;
; -0.517 ; LCD_Driver:U1|count[2]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.467      ;
; -0.515 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.465      ;
; -0.515 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.465      ;
; -0.513 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.463      ;
; -0.513 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.463      ;
; -0.513 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.463      ;
; -0.511 ; LCD_Driver:U1|bitNum[0] ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; LCD_Driver:U1|bitNum[4] ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.460      ;
; -0.507 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.457      ;
; -0.495 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.444      ;
; -0.495 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.444      ;
; -0.495 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.444      ;
; -0.495 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.444      ;
; -0.495 ; LCD_Driver:U1|count[1]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.444      ;
; -0.492 ; LCD_Driver:U1|count[3]  ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.442      ;
; -0.485 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.434      ;
; -0.484 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; LCD_Driver:U1|bitNum[3] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.433      ;
; -0.478 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 1.429      ;
; -0.472 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.421      ;
; -0.472 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.421      ;
; -0.472 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.421      ;
; -0.472 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.421      ;
; -0.472 ; LCD_Driver:U1|bitNum[7] ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.421      ;
; -0.471 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.421      ;
; -0.470 ; LCD_Driver:U1|bitNum[2] ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.419      ;
; -0.467 ; LCD_Driver:U1|bitNum[5] ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 1.416      ;
; -0.462 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.412      ;
; -0.462 ; LCD_Driver:U1|count[0]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 1.412      ;
+--------+-------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                               ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+
; -0.161 ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; 0.000        ; 1.398      ; 1.456      ;
; 0.206  ; clkDiv:U0|count1[25] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.300  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.306  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.447  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.449  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.455  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[1]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.461  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[2]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.465  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv:U0|count1[24] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.586      ;
; 0.468  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.511  ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut     ; clkDiv:U0|clkOut ; clk         ; -0.500       ; 1.398      ; 1.628      ;
; 0.512  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.515  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.519  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clkDiv:U0|count1[23] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.640      ;
; 0.522  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.525  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[3]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.527  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[17] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527  ; clkDiv:U0|count1[2]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[4]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.531  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.649      ;
; 0.531  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clkDiv:U0|count1[22] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; clkDiv:U0|count1[12] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.652      ;
; 0.534  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.535  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.535  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.537  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.541  ; clkDiv:U0|count1[5]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.660      ;
; 0.548  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.667      ;
; 0.551  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.670      ;
; 0.573  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[0]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.692      ;
; 0.581  ; clkDiv:U0|count1[1]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.700      ;
; 0.584  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.703      ;
; 0.585  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[15] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.703      ;
; 0.585  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clkDiv:U0|count1[7]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.585  ; clkDiv:U0|count1[21] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.704      ;
; 0.587  ; clkDiv:U0|count1[19] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.706      ;
; 0.588  ; clkDiv:U0|count1[11] ; clkDiv:U0|count1[16] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.706      ;
; 0.588  ; clkDiv:U0|count1[15] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.707      ;
; 0.589  ; clkDiv:U0|count1[9]  ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.707      ;
; 0.589  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.594  ; clkDiv:U0|count1[0]  ; clkDiv:U0|count1[6]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.597  ; clkDiv:U0|count1[4]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.716      ;
; 0.597  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[19] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.598  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[25] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.600  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[23] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.600  ; clkDiv:U0|count1[14] ; clkDiv:U0|count1[20] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.600  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[22] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clkDiv:U0|count1[6]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.720      ;
; 0.601  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[11] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.720      ;
; 0.603  ; clkDiv:U0|count1[18] ; clkDiv:U0|count1[24] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.722      ;
; 0.604  ; clkDiv:U0|count1[8]  ; clkDiv:U0|count1[12] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.723      ;
; 0.610  ; clkDiv:U0|count1[17] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.729      ;
; 0.618  ; clkDiv:U0|count1[20] ; clkDiv:U0|count1[21] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.737      ;
; 0.618  ; clkDiv:U0|count1[10] ; clkDiv:U0|count1[14] ; clk              ; clk         ; 0.000        ; 0.034      ; 0.736      ;
; 0.621  ; clkDiv:U0|count1[16] ; clkDiv:U0|count1[18] ; clk              ; clk         ; 0.000        ; 0.035      ; 0.740      ;
; 0.642  ; clkDiv:U0|count1[3]  ; clkDiv:U0|count1[9]  ; clk              ; clk         ; 0.000        ; 0.035      ; 0.761      ;
+--------+----------------------+----------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                              ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; 0.185 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|dataOut[0] ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.251 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.372      ;
; 0.313 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.435      ;
; 0.336 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.457      ;
; 0.360 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.482      ;
; 0.375 ; LCD_Driver:U1|enableOut  ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.496      ;
; 0.383 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.505      ;
; 0.393 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.514      ;
; 0.404 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.526      ;
; 0.425 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.546      ;
; 0.428 ; LCD_Driver:U1|bitNum[1]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.550      ;
; 0.455 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.577      ;
; 0.460 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.581      ;
; 0.466 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.587      ;
; 0.469 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.473 ; LCD_Driver:U1|bit        ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.595      ;
; 0.483 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.604      ;
; 0.487 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.608      ;
; 0.490 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.611      ;
; 0.494 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.616      ;
; 0.494 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.616      ;
; 0.497 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.619      ;
; 0.508 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.628      ;
; 0.527 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.649      ;
; 0.532 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.654      ;
; 0.545 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.666      ;
; 0.550 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.671      ;
; 0.552 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.673      ;
; 0.560 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.681      ;
; 0.567 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.688      ;
; 0.570 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.691      ;
; 0.574 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.696      ;
; 0.577 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.698      ;
; 0.581 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.703      ;
; 0.583 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.705      ;
; 0.587 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.709      ;
; 0.595 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.717      ;
; 0.597 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.719      ;
; 0.599 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.721      ;
; 0.599 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.721      ;
; 0.602 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.724      ;
; 0.603 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|count[2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.724      ;
; 0.604 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.726      ;
; 0.605 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.726      ;
; 0.614 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|count[3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.735      ;
; 0.618 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|dataOut[2] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.739      ;
; 0.618 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.740      ;
; 0.619 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.739      ;
; 0.625 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.747      ;
; 0.626 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.748      ;
; 0.627 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.749      ;
; 0.628 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.750      ;
; 0.630 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.752      ;
; 0.632 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.754      ;
; 0.636 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.758      ;
; 0.637 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.759      ;
; 0.637 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.759      ;
; 0.639 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|count[0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.759      ;
; 0.641 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.763      ;
; 0.652 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|enableOut  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.773      ;
; 0.661 ; LCD_Driver:U1|bitNum[7]  ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.782      ;
; 0.665 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.787      ;
; 0.670 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.792      ;
; 0.671 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.793      ;
; 0.677 ; LCD_Driver:U1|count[0]   ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.799      ;
; 0.679 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.801      ;
; 0.680 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.802      ;
; 0.680 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|dataOut[0] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.802      ;
; 0.681 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.803      ;
; 0.688 ; LCD_Driver:U1|irst       ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.809      ;
; 0.690 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.812      ;
; 0.698 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.820      ;
; 0.699 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bit        ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.821      ;
; 0.700 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.822      ;
; 0.700 ; LCD_Driver:U1|bitNum[6]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.822      ;
; 0.702 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.824      ;
; 0.705 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.827      ;
; 0.706 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.828      ;
; 0.707 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.829      ;
; 0.708 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.830      ;
; 0.708 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.830      ;
; 0.710 ; LCD_Driver:U1|count[2]   ; LCD_Driver:U1|bitNum[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.832      ;
; 0.711 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.833      ;
; 0.712 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.834      ;
; 0.716 ; LCD_Driver:U1|bitNum[4]  ; LCD_Driver:U1|bitNum[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.838      ;
; 0.716 ; LCD_Driver:U1|count[1]   ; LCD_Driver:U1|irst       ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.838      ;
; 0.720 ; LCD_Driver:U1|bitNum[2]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.842      ;
; 0.727 ; LCD_Driver:U1|bitNum[5]  ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.849      ;
; 0.729 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|RS         ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.851      ;
; 0.730 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[1] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.852      ;
; 0.730 ; LCD_Driver:U1|count[3]   ; LCD_Driver:U1|dataOut[3] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.852      ;
; 0.730 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.852      ;
; 0.731 ; LCD_Driver:U1|bitNum[3]  ; LCD_Driver:U1|bitNum[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.853      ;
+-------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|clkOut|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[10]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[11]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[12]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[13]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[14]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[15]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[16]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[17]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[18]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[19]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[20]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[21]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[22]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[23]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[24]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[25]|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[2]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[3]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[4]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[5]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[6]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[7]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[8]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0|count1[9]|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                           ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0               ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS           ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit          ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[1]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[2]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[3]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[4]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[7]    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[0]     ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[1]     ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[2]     ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|count[3]     ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[0]   ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[1]   ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2]   ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[3]   ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|enableOut    ;
; 0.179  ; 0.395        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|irst         ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0               ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0               ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[0]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[1]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[2]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[3]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[4]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[5]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[6]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; LEDs[7]~reg0|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|RS|clk                  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[0]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[1]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[2]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[3]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[4]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[5]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[6]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bitNum[7]|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|bit|clk                 ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[0]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[1]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[2]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|count[3]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[0]|clk          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[1]|clk          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[2]|clk          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|dataOut[3]|clk          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|enableOut|clk           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U1|irst|clk                ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U0|clkOut~clkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Rise       ; U0|clkOut~clkctrl|outclk   ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[5]    ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[6]    ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|dataOut[2]   ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|RS           ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bit          ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; clkDiv:U0|clkOut ; Fall       ; LCD_Driver:U1|bitNum[0]    ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 1.156 ; 1.772 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 1.720 ; 2.329 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 1.138 ; 1.757 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 1.390 ; 1.989 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 1.252 ; 1.910 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 1.407 ; 2.001 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 1.351 ; 2.017 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 1.553 ; 2.155 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 1.379 ; 2.069 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 1.720 ; 2.329 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 1.254 ; 1.905 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 1.253 ; 1.891 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -0.563 ; -1.140 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -0.869 ; -1.463 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -0.869 ; -1.463 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -1.067 ; -1.667 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -0.977 ; -1.610 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -1.084 ; -1.676 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -1.078 ; -1.729 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -1.198 ; -1.801 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -1.103 ; -1.779 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -1.358 ; -1.965 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -0.960 ; -1.585 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -0.951 ; -1.566 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 4.455 ; 4.647 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 3.652 ; 3.697 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 3.741 ; 3.802 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.455 ; 4.647 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 3.656 ; 3.712 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.506 ; 3.538 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.507 ; 3.540 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.679 ; 3.738 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.672 ; 3.720 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 4.612 ; 4.741 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 4.612 ; 4.741 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 4.100 ; 4.185 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 4.598 ; 4.741 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 4.413 ; 4.565 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 4.173 ; 4.282 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 4.173 ; 4.282 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 4.168 ; 4.275 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 4.685 ; 4.830 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 3.420 ; 3.450 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 3.560 ; 3.602 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 3.645 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.363 ; 4.553 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 3.563 ; 3.617 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.420 ; 3.450 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.421 ; 3.452 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.586 ; 3.642 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.580 ; 3.625 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 4.481 ; 4.604 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 4.466 ; 4.602 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 4.291 ; 4.436 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 4.059 ; 4.164 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 4.059 ; 4.164 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 4.054 ; 4.156 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 4.550 ; 4.689 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+-------------------+---------+--------+----------+---------+---------------------+
; Clock             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -2.415  ; -0.161 ; N/A      ; N/A     ; -3.000              ;
;  clk              ; -2.415  ; -0.161 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv:U0|clkOut ; -2.131  ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS   ; -82.71  ; -0.161 ; 0.0      ; 0.0     ; -59.512             ;
;  clk              ; -41.653 ; -0.161 ; N/A      ; N/A     ; -31.512             ;
;  clkDiv:U0|clkOut ; -41.057 ; 0.000  ; N/A      ; N/A     ; -28.000             ;
+-------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; 2.217 ; 2.629 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; 3.223 ; 3.648 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; 2.254 ; 2.670 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; 2.628 ; 3.067 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; 2.450 ; 2.890 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; 2.652 ; 3.070 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; 2.618 ; 3.114 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; 2.937 ; 3.364 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; 2.680 ; 3.195 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; 3.223 ; 3.648 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; 2.406 ; 2.859 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; 2.394 ; 2.843 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; rstBt        ; clkDiv:U0|clkOut ; -0.563 ; -1.140 ; Fall       ; clkDiv:U0|clkOut ;
; switches[*]  ; clkDiv:U0|clkOut ; -0.869 ; -1.463 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[0] ; clkDiv:U0|clkOut ; -0.869 ; -1.463 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[1] ; clkDiv:U0|clkOut ; -1.067 ; -1.667 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[2] ; clkDiv:U0|clkOut ; -0.977 ; -1.610 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[3] ; clkDiv:U0|clkOut ; -1.084 ; -1.676 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[4] ; clkDiv:U0|clkOut ; -1.078 ; -1.729 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[5] ; clkDiv:U0|clkOut ; -1.198 ; -1.801 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[6] ; clkDiv:U0|clkOut ; -1.103 ; -1.779 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[7] ; clkDiv:U0|clkOut ; -1.358 ; -1.965 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[8] ; clkDiv:U0|clkOut ; -0.960 ; -1.585 ; Fall       ; clkDiv:U0|clkOut ;
;  switches[9] ; clkDiv:U0|clkOut ; -0.951 ; -1.566 ; Fall       ; clkDiv:U0|clkOut ;
+--------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 7.265 ; 7.422 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 6.091 ; 6.131 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 6.266 ; 6.317 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 7.265 ; 7.422 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 6.094 ; 6.126 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 5.846 ; 5.872 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 5.842 ; 5.870 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 6.143 ; 6.168 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 6.110 ; 6.129 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 7.653 ; 7.640 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 7.653 ; 7.640 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 6.726 ; 6.777 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 7.601 ; 7.629 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 7.274 ; 7.325 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 6.828 ; 6.907 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 6.828 ; 6.907 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 6.837 ; 6.908 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 7.764 ; 7.759 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; LEDs[*]   ; clkDiv:U0|clkOut ; 3.420 ; 3.450 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[0]  ; clkDiv:U0|clkOut ; 3.560 ; 3.602 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[1]  ; clkDiv:U0|clkOut ; 3.645 ; 3.702 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[2]  ; clkDiv:U0|clkOut ; 4.363 ; 4.553 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[3]  ; clkDiv:U0|clkOut ; 3.563 ; 3.617 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[4]  ; clkDiv:U0|clkOut ; 3.420 ; 3.450 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[5]  ; clkDiv:U0|clkOut ; 3.421 ; 3.452 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[6]  ; clkDiv:U0|clkOut ; 3.586 ; 3.642 ; Rise       ; clkDiv:U0|clkOut ;
;  LEDs[7]  ; clkDiv:U0|clkOut ; 3.580 ; 3.625 ; Rise       ; clkDiv:U0|clkOut ;
; LCD[*]    ; clkDiv:U0|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[0]   ; clkDiv:U0|clkOut ; 4.481 ; 4.604 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[1]   ; clkDiv:U0|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[2]   ; clkDiv:U0|clkOut ; 4.466 ; 4.602 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[3]   ; clkDiv:U0|clkOut ; 4.291 ; 4.436 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[4]   ; clkDiv:U0|clkOut ; 4.059 ; 4.164 ; Fall       ; clkDiv:U0|clkOut ;
;  LCD[5]   ; clkDiv:U0|clkOut ; 4.059 ; 4.164 ; Fall       ; clkDiv:U0|clkOut ;
; RS        ; clkDiv:U0|clkOut ; 4.054 ; 4.156 ; Fall       ; clkDiv:U0|clkOut ;
; en        ; clkDiv:U0|clkOut ; 4.550 ; 4.689 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstBt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 611      ; 0        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clk              ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0        ; 8        ; 0        ; 538      ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 611      ; 0        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clk              ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0        ; 8        ; 0        ; 538      ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar 03 20:21:25 2012
Info: Command: quartus_sta LCD_top -c LCD_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.415       -41.653 clk 
    Info (332119):    -2.131       -41.057 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.107        -0.107 clk 
    Info (332119):     0.357         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000       -28.000 clkDiv:U0|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.072
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.072       -34.123 clk 
    Info (332119):    -1.826       -34.002 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.094        -0.094 clk 
    Info (332119):     0.312         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.000 clk 
    Info (332119):    -1.000       -28.000 clkDiv:U0|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.882       -12.077 clk 
    Info (332119):    -0.734       -12.997 clkDiv:U0|clkOut 
Info (332146): Worst-case hold slack is -0.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.161        -0.161 clk 
    Info (332119):     0.185         0.000 clkDiv:U0|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.512 clk 
    Info (332119):    -1.000       -28.000 clkDiv:U0|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Sat Mar 03 20:21:28 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


