clk 1 std_logic bool
rst 1 std_logic sc_logic
arst_n 1 std_logic sc_logic
input_rsc_radr 15 std_logic_vector sc_lv
input_rsc_re 1 std_logic sc_logic
input_rsc_q 12 std_logic_vector sc_lv
input_triosy_lz 1 std_logic sc_logic
output_rsc_wadr 15 std_logic_vector sc_lv
output_rsc_d 12 std_logic_vector sc_lv
output_rsc_we 1 std_logic sc_logic
output_rsc_radr 15 std_logic_vector sc_lv
output_rsc_re 1 std_logic sc_logic
output_rsc_q 12 std_logic_vector sc_lv
output_triosy_lz 1 std_logic sc_logic
height_rsc_dat 7 std_logic_vector sc_lv
height_triosy_lz 1 std_logic sc_logic
width_rsc_dat 7 std_logic_vector sc_lv
width_triosy_lz 1 std_logic sc_logic
kernel_size_rsc_dat 2 std_logic_vector sc_lv
kernel_size_triosy_lz 1 std_logic sc_logic
filter_offset_rsc_dat 20 std_logic_vector sc_lv
filter_offset_triosy_lz 1 std_logic sc_logic
in_channels_rsc_dat 7 std_logic_vector sc_lv
in_channels_triosy_lz 1 std_logic sc_logic
out_channels_rsc_dat 7 std_logic_vector sc_lv
out_channels_triosy_lz 1 std_logic sc_logic
stride_rsc_dat 3 std_logic_vector sc_lv
stride_triosy_lz 1 std_logic sc_logic
