TimeQuest Timing Analyzer report for wordle
Tue Nov 26 19:19:33 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s2'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s3'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s4'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s1'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s2'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s4'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s3'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s1'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s1'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s2'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s3'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s4'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wordle                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; state.s1   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s1 } ;
; state.s2   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s2 } ;
; state.s3   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s3 } ;
; state.s4   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s4 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 366.17 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.731 ; -60.081            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.287 ; -0.874            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -73.000                       ;
; state.s2 ; 0.434  ; 0.000                         ;
; state.s3 ; 0.443  ; 0.000                         ;
; state.s4 ; 0.446  ; 0.000                         ;
; state.s1 ; 0.453  ; 0.000                         ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                       ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -1.731 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.665      ;
; -1.726 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.660      ;
; -1.726 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.660      ;
; -1.721 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.655      ;
; -1.668 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.602      ;
; -1.663 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.597      ;
; -1.644 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.578      ;
; -1.636 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.570      ;
; -1.610 ; UG3[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.543      ;
; -1.605 ; UG3[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.538      ;
; -1.600 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.533      ;
; -1.595 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.528      ;
; -1.582 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.516      ;
; -1.577 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.511      ;
; -1.497 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.432      ;
; -1.492 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.427      ;
; -1.491 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.425      ;
; -1.489 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.424      ;
; -1.486 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.420      ;
; -1.484 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.419      ;
; -1.450 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.384      ;
; -1.445 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.379      ;
; -1.444 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.378      ;
; -1.441 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.375      ;
; -1.440 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.374      ;
; -1.436 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.370      ;
; -1.436 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.370      ;
; -1.432 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.366      ;
; -1.396 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.329      ;
; -1.391 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.324      ;
; -1.363 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.296      ;
; -1.360 ; UG4[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.294      ;
; -1.356 ; UG4[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.290      ;
; -1.355 ; UG4[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.289      ;
; -1.355 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.288      ;
; -1.348 ; UG4[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.282      ;
; -1.279 ; UG3[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.212      ;
; -1.276 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.210      ;
; -1.274 ; UG3[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.207      ;
; -1.271 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.205      ;
; -1.269 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.264 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.197      ;
; -1.251 ; UG1[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.186      ;
; -1.249 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.183      ;
; -1.244 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.178      ;
; -1.243 ; UG1[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.178      ;
; -1.242 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.177      ;
; -1.234 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.169      ;
; -1.230 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.165      ;
; -1.222 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.157      ;
; -1.213 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.148      ;
; -1.208 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.143      ;
; -1.191 ; B         ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.191 ; B         ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.124      ;
; -1.160 ; UG2[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.094      ;
; -1.154 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.088      ;
; -1.152 ; UG2[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.086      ;
; -1.146 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.080      ;
; -1.146 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.080      ;
; -1.141 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.075      ;
; -1.132 ; UG3[1]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.066      ;
; -1.122 ; UG3[2]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.056      ;
; -1.095 ; UG4[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.029      ;
; -1.091 ; UG2[0]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.024      ;
; -1.087 ; UG4[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.021      ;
; -1.086 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.019      ;
; -1.086 ; UG2[1]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.019      ;
; -1.083 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.016      ;
; -1.081 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.014      ;
; -1.074 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[3]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.074 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.007      ;
; -1.068 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.001      ;
; -1.066 ; count[0]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.999      ;
; -1.065 ; count[0]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.060 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.993      ;
; -1.058 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.991      ;
; -1.054 ; count[3]  ; next_state.s5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.987      ;
; -1.026 ; UG1[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.961      ;
; -1.021 ; UG1[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 1.956      ;
; -1.020 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.060     ; 1.955      ;
; -1.020 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.060     ; 1.955      ;
; -1.020 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.060     ; 1.955      ;
; -1.020 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.060     ; 1.955      ;
; -1.020 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.060     ; 1.955      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.287 ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; 0.000        ; 2.415      ; 2.514      ;
; -0.239 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.561      ;
; -0.232 ; state.s3      ; next_state.s4 ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.569      ;
; -0.106 ; state.s4      ; next_state.s5 ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.694      ;
; -0.001 ; state.s2      ; UG2[6]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[4]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[5]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[7]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[9]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[3]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[2]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[1]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[0]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; -0.001 ; state.s2      ; UG2[8]        ; state.s2     ; clk         ; 0.000        ; 2.414      ; 2.799      ;
; 0.009  ; state.s3      ; UG3[7]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[4]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[5]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[6]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[9]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[0]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[3]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[2]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[1]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.009  ; state.s3      ; UG3[8]        ; state.s3     ; clk         ; 0.000        ; 2.415      ; 2.810      ;
; 0.033  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.033  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 2.413      ; 2.832      ;
; 0.159  ; state.s4      ; UG4[7]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[4]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[5]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[6]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[9]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[3]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[0]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[2]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[1]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.159  ; state.s4      ; UG4[8]        ; state.s4     ; clk         ; 0.000        ; 2.414      ; 2.959      ;
; 0.227  ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; -0.500       ; 2.415      ; 2.528      ;
; 0.301  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.601      ;
; 0.343  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.363  ; state.s3      ; next_state.s4 ; state.s3     ; clk         ; -0.500       ; 2.415      ; 2.664      ;
; 0.374  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.435  ; state.s4      ; next_state.s5 ; state.s4     ; clk         ; -0.500       ; 2.414      ; 2.735      ;
; 0.468  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.450      ; 1.075      ;
; 0.481  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.507  ; state.s2      ; UG2[6]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[4]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[5]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[7]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[9]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[3]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[2]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[1]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[0]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.507  ; state.s2      ; UG2[8]        ; state.s2     ; clk         ; -0.500       ; 2.414      ; 2.807      ;
; 0.512  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.733      ;
; 0.517  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.555  ; state.s8      ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.773      ;
; 0.559  ; state.s6      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.560  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; -0.500       ; 2.413      ; 2.859      ;
; 0.568  ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.576  ; count[0]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.577  ; count[2]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578  ; state.00000   ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.599  ; state.s3      ; UG3[7]        ; state.s3     ; clk         ; -0.500       ; 2.415      ; 2.900      ;
; 0.599  ; state.s3      ; UG3[4]        ; state.s3     ; clk         ; -0.500       ; 2.415      ; 2.900      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; B             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED2~reg0     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED3~reg0     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED4~reg0     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[0]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[1]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[2]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[3]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[4]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[5]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[6]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[7]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[8]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[9]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[0]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[1]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[2]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[3]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[4]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[5]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[6]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[7]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[8]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[9]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[0]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[1]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[2]        ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[3]        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s2'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[2]$latch              ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2|q                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[2]$latch              ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s3'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3|q                ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s4'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[3]$latch              ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4|q                ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[3]$latch              ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s1'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q                ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[4]$latch              ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 2.043 ; 2.489 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.704 ; 3.175 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.484 ; 2.919 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 2.067 ; 2.550 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 2.099 ; 2.516 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 2.129 ; 2.595 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 2.041 ; 2.487 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.704 ; 3.175 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.352 ; 2.817 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 2.319 ; 2.764 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 1.797 ; 2.206 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 2.132 ; 2.571 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 8.226 ; 8.775 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 7.149 ; 7.529 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.962 ; 8.374 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.709 ; 8.238 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.958 ; 8.300 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.908 ; 8.294 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 8.136 ; 8.700 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 8.226 ; 8.775 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.885 ; 8.267 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 7.392 ; 7.920 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 7.869 ; 8.406 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; 8.413 ; 8.905 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; 7.354 ; 7.734 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; 8.167 ; 8.579 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; 7.896 ; 8.364 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; 8.163 ; 8.505 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; 8.113 ; 8.499 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; 8.341 ; 8.905 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; 8.413 ; 8.901 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; 8.090 ; 8.472 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; 7.579 ; 8.046 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; 8.056 ; 8.532 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; 8.212 ; 8.768 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; 6.899 ; 7.265 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; 7.712 ; 8.110 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; 7.695 ; 8.231 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; 7.708 ; 8.036 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; 7.658 ; 8.030 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; 7.886 ; 8.436 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; 8.212 ; 8.768 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; 7.635 ; 8.003 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; 7.378 ; 7.913 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; 7.855 ; 8.399 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; 8.448 ; 8.949 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; 7.402 ; 7.769 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; 8.215 ; 8.614 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; 7.931 ; 8.412 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; 8.211 ; 8.540 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; 8.161 ; 8.534 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; 8.389 ; 8.940 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; 8.448 ; 8.949 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; 8.138 ; 8.507 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; 7.614 ; 8.094 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; 8.091 ; 8.580 ; Fall       ; state.s4        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.359 ; -1.794 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.240 ; -1.629 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.507 ; -1.943 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.541 ; -1.981 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.475 ; -1.889 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.366 ; -1.762 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.434 ; -1.861 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.710 ; -2.159 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.298 ; -1.706 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.459 ; -1.881 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.240 ; -1.629 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.695 ; -2.121 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -2.809 ; -3.219 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -3.225 ; -3.726 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -3.422 ; -3.863 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -3.259 ; -3.604 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -4.047 ; -4.419 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -3.433 ; -3.889 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -3.326 ; -3.746 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -4.220 ; -4.678 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -2.809 ; -3.219 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -3.620 ; -4.078 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -4.077 ; -4.454 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; -2.883 ; -3.294 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; -3.307 ; -3.805 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; -3.502 ; -3.942 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; -3.453 ; -3.808 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; -4.204 ; -4.558 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; -3.590 ; -4.046 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; -3.405 ; -3.826 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; -4.300 ; -4.757 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; -2.883 ; -3.294 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; -3.695 ; -4.152 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; -4.151 ; -4.529 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; -2.994 ; -3.403 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; -3.151 ; -3.627 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; -3.346 ; -3.764 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; -3.295 ; -3.701 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; -4.015 ; -4.402 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; -3.423 ; -3.857 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; -3.227 ; -3.670 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; -4.144 ; -4.579 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; -2.994 ; -3.403 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; -3.804 ; -4.262 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; -4.262 ; -4.638 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; -2.796 ; -3.202 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; -3.196 ; -3.721 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; -3.716 ; -4.128 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; -3.226 ; -3.624 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; -3.960 ; -4.340 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; -3.354 ; -3.802 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; -3.173 ; -3.661 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; -3.935 ; -4.360 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; -2.796 ; -3.202 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; -3.603 ; -4.065 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; -4.064 ; -4.437 ; Fall       ; state.s4        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.880 ; 6.961 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.322 ; 6.376 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.515 ; 7.696 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.313 ; 6.394 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 5.655 ; 5.593 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 5.655 ; 5.593 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.571 ; 5.483 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 5.650 ; 5.551 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 5.406 ; 5.328 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 5.401 ; 5.320 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 5.426 ; 5.357 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.473 ; 5.407 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 5.498 ; 5.400 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 5.498 ; 5.400 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 5.029 ; 4.977 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 5.379 ; 5.300 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 4.965 ; 4.891 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 4.944 ; 4.881 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 5.236 ; 5.164 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 5.343 ; 5.274 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 4.887 ; 4.821 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 4.801 ; 4.736 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 4.782 ; 4.719 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 4.887 ; 4.821 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 4.835 ; 4.771 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 4.821 ; 4.755 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 4.838 ; 4.776 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 4.837 ; 4.774 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 5.181 ; 5.105 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 5.017 ; 4.962 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 5.181 ; 5.105 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 4.736 ; 4.673 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 4.876 ; 4.810 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 4.758 ; 4.691 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 4.741 ; 4.672 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 4.767 ; 4.700 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.715 ; 6.792 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.179 ; 6.230 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.373 ; 7.551 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.171 ; 6.249 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 5.268 ; 5.188 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 5.510 ; 5.448 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.431 ; 5.344 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 5.506 ; 5.410 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 5.273 ; 5.197 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 5.268 ; 5.188 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 5.290 ; 5.222 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.336 ; 5.271 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 4.829 ; 4.766 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 5.360 ; 5.264 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 4.912 ; 4.860 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 5.248 ; 5.170 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 4.849 ; 4.776 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 4.829 ; 4.766 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 5.110 ; 5.039 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 5.211 ; 5.143 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 4.672 ; 4.610 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 4.691 ; 4.627 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 4.672 ; 4.610 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 4.774 ; 4.710 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 4.724 ; 4.660 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 4.709 ; 4.644 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 4.728 ; 4.666 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 4.726 ; 4.664 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 4.629 ; 4.565 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 4.898 ; 4.843 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 5.056 ; 4.981 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 4.629 ; 4.566 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 4.763 ; 4.697 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 4.650 ; 4.584 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 4.633 ; 4.565 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 4.659 ; 4.592 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 411.18 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.432 ; -47.476           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.249 ; -0.795           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -73.000                      ;
; state.s2 ; 0.458  ; 0.000                        ;
; state.s4 ; 0.469  ; 0.000                        ;
; state.s3 ; 0.473  ; 0.000                        ;
; state.s1 ; 0.484  ; 0.000                        ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -1.432 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.373      ;
; -1.429 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.370      ;
; -1.420 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.361      ;
; -1.417 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.358      ;
; -1.392 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.333      ;
; -1.391 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.332      ;
; -1.380 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.321      ;
; -1.368 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.309      ;
; -1.321 ; UG3[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.261      ;
; -1.319 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.260      ;
; -1.318 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.259      ;
; -1.311 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.251      ;
; -1.309 ; UG3[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.249      ;
; -1.299 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.239      ;
; -1.260 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.202      ;
; -1.259 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.201      ;
; -1.256 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.198      ;
; -1.255 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.197      ;
; -1.221 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.162      ;
; -1.214 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.155      ;
; -1.213 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.154      ;
; -1.212 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.153      ;
; -1.211 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.152      ;
; -1.209 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.150      ;
; -1.187 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.128      ;
; -1.175 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.116      ;
; -1.173 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.114      ;
; -1.161 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.102      ;
; -1.138 ; UG4[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.079      ;
; -1.137 ; UG4[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.078      ;
; -1.136 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.076      ;
; -1.135 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.075      ;
; -1.130 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.070      ;
; -1.118 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.058      ;
; -1.105 ; UG4[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.046      ;
; -1.093 ; UG4[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.034      ;
; -1.055 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.995      ;
; -1.054 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.994      ;
; -1.042 ; UG1[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.984      ;
; -1.041 ; UG1[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.983      ;
; -1.035 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.977      ;
; -1.034 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.976      ;
; -1.030 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.971      ;
; -1.027 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.969      ;
; -1.026 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.968      ;
; -1.024 ; UG3[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.964      ;
; -1.018 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.959      ;
; -1.012 ; UG3[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.952      ;
; -1.004 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.945      ;
; -0.992 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.933      ;
; -0.976 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.918      ;
; -0.967 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.053     ; 1.909      ;
; -0.959 ; B         ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; B         ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.899      ;
; -0.959 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.900      ;
; -0.958 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.899      ;
; -0.955 ; UG2[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.896      ;
; -0.954 ; UG2[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.895      ;
; -0.915 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.856      ;
; -0.903 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.844      ;
; -0.894 ; UG3[1]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.834      ;
; -0.894 ; UG4[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.835      ;
; -0.893 ; UG4[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.834      ;
; -0.884 ; UG3[2]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.824      ;
; -0.878 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.818      ;
; -0.877 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.817      ;
; -0.875 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[3]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.815      ;
; -0.862 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.802      ;
; -0.855 ; UG2[0]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.795      ;
; -0.854 ; count[0]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.794      ;
; -0.854 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.794      ;
; -0.853 ; count[0]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.793      ;
; -0.852 ; UG2[1]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.792      ;
; -0.844 ; count[3]  ; next_state.s5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.783      ;
; -0.842 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.782      ;
; -0.838 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.778      ;
; -0.827 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
; -0.827 ; B         ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.054     ; 1.768      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.249 ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; 0.000        ; 2.226      ; 2.331      ;
; -0.222 ; state.s3      ; next_state.s4 ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.358      ;
; -0.218 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 2.225      ; 2.361      ;
; -0.086 ; state.s4      ; next_state.s5 ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.493      ;
; -0.002 ; state.s3      ; UG3[7]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[4]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[5]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[6]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[9]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[0]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[3]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[2]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[1]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; -0.002 ; state.s3      ; UG3[8]        ; state.s3     ; clk         ; 0.000        ; 2.226      ; 2.578      ;
; 0.004  ; state.s2      ; UG2[6]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[4]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[5]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[7]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[9]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[3]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[2]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[1]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[0]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.004  ; state.s2      ; UG2[8]        ; state.s2     ; clk         ; 0.000        ; 2.225      ; 2.583      ;
; 0.035  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.035  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.613      ;
; 0.143  ; state.s4      ; UG4[7]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[4]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[5]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[6]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[9]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[3]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[0]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[2]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[1]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.143  ; state.s4      ; UG4[8]        ; state.s4     ; clk         ; 0.000        ; 2.225      ; 2.722      ;
; 0.170  ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; -0.500       ; 2.226      ; 2.250      ;
; 0.236  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 2.225      ; 2.315      ;
; 0.267  ; state.s3      ; next_state.s4 ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.347      ;
; 0.298  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.312  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.339  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.371  ; state.s4      ; next_state.s5 ; state.s4     ; clk         ; -0.500       ; 2.225      ; 2.450      ;
; 0.411  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.410      ; 0.965      ;
; 0.433  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.451  ; state.s2      ; UG2[6]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[4]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[5]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[7]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[9]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[3]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[2]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[1]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[0]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.451  ; state.s2      ; UG2[8]        ; state.s2     ; clk         ; -0.500       ; 2.225      ; 2.530      ;
; 0.466  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.058      ; 0.668      ;
; 0.491  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.569      ;
; 0.491  ; state.s3      ; UG3[7]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[4]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[5]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[6]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[9]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[0]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[3]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
; 0.491  ; state.s3      ; UG3[2]        ; state.s3     ; clk         ; -0.500       ; 2.226      ; 2.571      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; B             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED2~reg0     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED3~reg0     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[1]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[2]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[3]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[4]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[5]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[6]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[7]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[8]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[9]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[1]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[2]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[3]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[4]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[5]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[6]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[7]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[8]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[9]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[0]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[1]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[2]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[3]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enter_old     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s2'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[2]$latch              ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2|q                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[2]$latch              ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s4'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[3]$latch              ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4|q                ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[3]$latch              ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s3'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3|q                ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s1'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[4]$latch              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q                ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.755 ; 2.111 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.380 ; 2.753 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.165 ; 2.535 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 1.783 ; 2.174 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 1.820 ; 2.133 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 1.841 ; 2.215 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 1.759 ; 2.117 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.380 ; 2.753 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.043 ; 2.420 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 2.016 ; 2.360 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 1.541 ; 1.869 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 1.846 ; 2.204 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 7.434 ; 7.877 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 6.427 ; 6.832 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.160 ; 7.573 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 6.963 ; 7.403 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.151 ; 7.521 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.103 ; 7.501 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 7.363 ; 7.830 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 7.434 ; 7.877 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.098 ; 7.480 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 6.670 ; 7.122 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 7.100 ; 7.544 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; 7.591 ; 8.038 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; 6.612 ; 7.018 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; 7.345 ; 7.759 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; 7.120 ; 7.564 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; 7.336 ; 7.707 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; 7.288 ; 7.687 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; 7.548 ; 8.016 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; 7.591 ; 8.038 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; 7.283 ; 7.666 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; 6.827 ; 7.283 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; 7.257 ; 7.705 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; 7.425 ; 7.866 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; 6.191 ; 6.590 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; 6.924 ; 7.331 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; 6.954 ; 7.392 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; 6.915 ; 7.279 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; 6.867 ; 7.259 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; 7.127 ; 7.588 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; 7.425 ; 7.866 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; 6.862 ; 7.238 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; 6.661 ; 7.111 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; 7.091 ; 7.533 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; 7.611 ; 8.067 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; 6.641 ; 7.038 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; 7.374 ; 7.779 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; 7.140 ; 7.593 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; 7.365 ; 7.727 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; 7.317 ; 7.707 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; 7.577 ; 8.036 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; 7.611 ; 8.067 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; 7.312 ; 7.686 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; 6.847 ; 7.312 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; 7.277 ; 7.734 ; Fall       ; state.s4        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.152 ; -1.494 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.037 ; -1.361 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.282 ; -1.658 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.314 ; -1.661 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.249 ; -1.602 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.146 ; -1.491 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.213 ; -1.568 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.477 ; -1.844 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.090 ; -1.434 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.239 ; -1.588 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.037 ; -1.361 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.461 ; -1.810 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -2.536 ; -2.918 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -2.943 ; -3.297 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -3.113 ; -3.440 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -2.924 ; -3.287 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -3.639 ; -4.025 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -3.153 ; -3.468 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -2.977 ; -3.387 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -3.877 ; -4.170 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -2.536 ; -2.918 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -3.321 ; -3.622 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -3.644 ; -4.034 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; -2.602 ; -2.987 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; -3.027 ; -3.370 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; -3.186 ; -3.513 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; -3.097 ; -3.481 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; -3.771 ; -4.135 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; -3.290 ; -3.600 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; -3.050 ; -3.460 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; -3.950 ; -4.243 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; -2.602 ; -2.987 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; -3.390 ; -3.688 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; -3.710 ; -4.103 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; -2.699 ; -3.082 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; -2.876 ; -3.221 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; -3.035 ; -3.364 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; -2.979 ; -3.361 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; -3.614 ; -3.984 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; -3.131 ; -3.443 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; -2.901 ; -3.309 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; -3.799 ; -4.094 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; -2.699 ; -3.082 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; -3.446 ; -3.785 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; -3.807 ; -4.185 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; -2.530 ; -2.889 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; -2.904 ; -3.299 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; -3.371 ; -3.689 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; -2.897 ; -3.261 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; -3.562 ; -3.926 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; -3.054 ; -3.391 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; -2.890 ; -3.266 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; -3.591 ; -3.891 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; -2.530 ; -2.889 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; -3.292 ; -3.616 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; -3.638 ; -4.005 ; Fall       ; state.s4        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.519 ; 6.520 ; Rise       ; clk             ;
; LED2      ; clk        ; 5.998 ; 6.011 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.196 ; 7.324 ; Rise       ; clk             ;
; LED4      ; clk        ; 5.993 ; 6.008 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 5.292 ; 5.182 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 5.292 ; 5.182 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.209 ; 5.087 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 5.284 ; 5.152 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 5.062 ; 4.946 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 5.055 ; 4.949 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 5.074 ; 4.975 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.124 ; 5.033 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 5.144 ; 5.020 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 5.144 ; 5.020 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 4.706 ; 4.643 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 5.034 ; 4.927 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 4.646 ; 4.550 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 4.630 ; 4.546 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 4.899 ; 4.806 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 5.004 ; 4.910 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 4.578 ; 4.494 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 4.501 ; 4.421 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 4.479 ; 4.402 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 4.578 ; 4.494 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 4.531 ; 4.451 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 4.518 ; 4.436 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 4.532 ; 4.455 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 4.530 ; 4.453 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 4.858 ; 4.748 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 4.704 ; 4.615 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 4.858 ; 4.748 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 4.445 ; 4.369 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 4.579 ; 4.494 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 4.471 ; 4.383 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 4.450 ; 4.362 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 4.477 ; 4.393 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.370 ; 6.370 ; Rise       ; clk             ;
; LED2      ; clk        ; 5.869 ; 5.881 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.068 ; 7.195 ; Rise       ; clk             ;
; LED4      ; clk        ; 5.866 ; 5.880 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 4.937 ; 4.830 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 5.163 ; 5.056 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.084 ; 4.964 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 5.156 ; 5.027 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 4.944 ; 4.830 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 4.937 ; 4.833 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 4.954 ; 4.857 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.003 ; 4.914 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 4.527 ; 4.445 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 5.021 ; 4.900 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 4.602 ; 4.539 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 4.916 ; 4.811 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 4.544 ; 4.450 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 4.527 ; 4.445 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 4.786 ; 4.695 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 4.887 ; 4.794 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 4.384 ; 4.307 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 4.405 ; 4.327 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 4.384 ; 4.307 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 4.480 ; 4.396 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 4.434 ; 4.356 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 4.422 ; 4.341 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 4.435 ; 4.359 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 4.433 ; 4.357 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 4.351 ; 4.269 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 4.599 ; 4.511 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 4.748 ; 4.639 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 4.351 ; 4.276 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 4.479 ; 4.396 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 4.376 ; 4.290 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 4.355 ; 4.269 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 4.381 ; 4.299 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.541 ; -9.045            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.255 ; -4.149           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -76.922                      ;
; state.s1 ; 0.418  ; 0.000                        ;
; state.s2 ; 0.420  ; 0.000                        ;
; state.s3 ; 0.428  ; 0.000                        ;
; state.s4 ; 0.428  ; 0.000                        ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.541 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.494      ;
; -0.540 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.493      ;
; -0.539 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.492      ;
; -0.538 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.491      ;
; -0.490 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.442      ;
; -0.489 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.441      ;
; -0.459 ; UG3[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.410      ;
; -0.458 ; UG3[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.409      ;
; -0.454 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.406      ;
; -0.454 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.453 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.405      ;
; -0.453 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.437 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.390      ;
; -0.436 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.389      ;
; -0.405 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.358      ;
; -0.404 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.357      ;
; -0.381 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.334      ;
; -0.380 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.333      ;
; -0.372 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.325      ;
; -0.371 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.324      ;
; -0.370 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.323      ;
; -0.369 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.322      ;
; -0.367 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.319      ;
; -0.366 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.318      ;
; -0.362 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.315      ;
; -0.361 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.314      ;
; -0.339 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.290      ;
; -0.338 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.337 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.289      ;
; -0.336 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.288      ;
; -0.320 ; UG4[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.319 ; UG4[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.307 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.258      ;
; -0.306 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.257      ;
; -0.300 ; UG4[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.252      ;
; -0.299 ; UG4[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.251      ;
; -0.283 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.236      ;
; -0.282 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.235      ;
; -0.278 ; UG3[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.229      ;
; -0.277 ; UG3[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.271 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.224      ;
; -0.270 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.266 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.217      ;
; -0.265 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.216      ;
; -0.247 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.200      ;
; -0.246 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.199      ;
; -0.231 ; B         ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.231 ; B         ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.227 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.180      ;
; -0.226 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.179      ;
; -0.226 ; UG1[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.179      ;
; -0.222 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.175      ;
; -0.221 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.174      ;
; -0.219 ; UG1[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.172      ;
; -0.203 ; UG2[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.156      ;
; -0.202 ; UG2[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.155      ;
; -0.201 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.200 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.152      ;
; -0.191 ; UG3[1]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.142      ;
; -0.186 ; UG3[2]    ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.137      ;
; -0.183 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[3]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.183 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.135      ;
; -0.180 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.132      ;
; -0.179 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.131      ;
; -0.172 ; UG2[1]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.124      ;
; -0.171 ; count[3]  ; next_state.s5 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.122      ;
; -0.170 ; UG2[0]    ; LED2~reg0     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.122      ;
; -0.169 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.120      ;
; -0.168 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.160 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.112      ;
; -0.151 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; B         ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.103      ;
; -0.149 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.148 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.099      ;
; -0.146 ; UG4[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.098      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.255 ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; 0.000        ; 1.407      ; 1.371      ;
; -0.239 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.386      ;
; -0.213 ; state.s3      ; next_state.s4 ; state.s3     ; clk         ; 0.000        ; 1.407      ; 1.413      ;
; -0.162 ; state.s4      ; next_state.s5 ; state.s4     ; clk         ; 0.000        ; 1.406      ; 1.463      ;
; -0.111 ; state.s2      ; UG2[6]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[4]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[5]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[7]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[9]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[3]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[2]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[1]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[0]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.111 ; state.s2      ; UG2[8]        ; state.s2     ; clk         ; 0.000        ; 1.406      ; 1.514      ;
; -0.102 ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.102 ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 1.406      ; 1.523      ;
; -0.090 ; state.s3      ; UG3[7]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[4]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[5]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[6]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[9]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[0]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[3]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[2]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[1]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.090 ; state.s3      ; UG3[8]        ; state.s3     ; clk         ; 0.000        ; 1.408      ; 1.537      ;
; -0.025 ; state.s4      ; UG4[7]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[4]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[5]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[6]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[9]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[3]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[0]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[2]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[1]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; -0.025 ; state.s4      ; UG4[8]        ; state.s4     ; clk         ; 0.000        ; 1.407      ; 1.601      ;
; 0.180  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.255  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.374      ;
; 0.256  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.242      ; 0.582      ;
; 0.263  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.269  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.292  ; state.s6      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.296  ; state.s8      ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.303  ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.422      ;
; 0.307  ; state.00000   ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; count[0]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; count[2]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.324  ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.242      ; 0.650      ;
; 0.335  ; next_state.s7 ; state.s7      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.339  ; next_state.s3 ; state.s3      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.339  ; state.s6      ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.340  ; state.s6      ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.241      ; 0.665      ;
; 0.345  ; state.s6      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.360  ; UG4[9]        ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.378  ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.496      ;
; 0.378  ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.392  ; state.s6      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.393  ; state.s6      ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.395  ; B             ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.400  ; UG1[5]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.242      ; 0.726      ;
; 0.400  ; state.s2      ; next_state.s3 ; state.s2     ; clk         ; -0.500       ; 1.407      ; 1.526      ;
; 0.404  ; B             ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.525      ;
; 0.405  ; B             ; count[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.409  ; UG1[6]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.242      ; 0.735      ;
; 0.416  ; state.s6      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.416  ; state.s6      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.422  ; UG1[8]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.242      ; 0.748      ;
; 0.424  ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.543      ;
; 0.424  ; state.s7      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.543      ;
; 0.428  ; state.s5      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.547      ;
; 0.430  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 1.406      ; 1.555      ;
; 0.437  ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.442  ; next_state.s0 ; state.00000   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.560      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; B             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED2~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[1]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[2]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[3]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[4]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[5]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[6]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[7]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[8]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[9]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[1]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[2]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[3]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[4]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[5]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[6]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[7]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[8]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[9]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[2]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count[3]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enter_old     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s1 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s2 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s1'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch              ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q                ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|inclk[0] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1~clkctrl|outclk   ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[1]$latch              ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[3]$latch              ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[4]$latch              ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[6]$latch              ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[2]$latch              ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[0]$latch              ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[5]$latch              ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[1]$latch|datad        ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[3]$latch|datad        ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[4]$latch|datad        ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]$latch|datad        ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[2]$latch|datad        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[0]$latch|datad        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[5]$latch|datad        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s2'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[2]$latch              ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s2 ; Rise       ; state.s2|q                ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|inclk[0] ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; state.s2~clkctrl|outclk   ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[3]$latch              ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[3]$latch|datad        ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[6]$latch|datac        ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[1]$latch|datac        ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[4]$latch|datac        ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[0]$latch|datac        ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[5]$latch|datac        ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[6]$latch              ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; state.s2 ; Rise       ; SS2[2]$latch|datac        ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[1]$latch              ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[4]$latch              ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[0]$latch              ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[5]$latch              ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; state.s2 ; Fall       ; SS2[2]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s3'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s3 ; Rise       ; state.s3|q                ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|inclk[0] ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; state.s3~clkctrl|outclk   ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[0]$latch              ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[1]$latch              ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[4]$latch              ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[0]$latch|datad        ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[1]$latch|datad        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[2]$latch              ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[3]$latch              ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[4]$latch|datad        ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[5]$latch              ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; state.s3 ; Fall       ; SS3[6]$latch              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[2]$latch|datad        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[3]$latch|datad        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[5]$latch|datad        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; state.s3 ; Rise       ; SS3[6]$latch|datad        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s4'                                                         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[3]$latch              ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s4 ; Rise       ; state.s4|q                ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|inclk[0] ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; state.s4~clkctrl|outclk   ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[0]$latch              ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[5]$latch              ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[2]$latch              ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[6]$latch              ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[1]$latch              ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[4]$latch              ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[0]$latch|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[5]$latch|datad        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[2]$latch|datad        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[6]$latch|datad        ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[1]$latch|datad        ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[4]$latch|datad        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; state.s4 ; Rise       ; SS4[3]$latch|datac        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; state.s4 ; Fall       ; SS4[3]$latch              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.153 ; 1.759 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 1.504 ; 2.185 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 1.365 ; 2.023 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 1.124 ; 1.758 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 1.156 ; 1.779 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 1.188 ; 1.815 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 1.113 ; 1.738 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 1.504 ; 2.185 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 1.316 ; 1.981 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 1.274 ; 1.919 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 0.986 ; 1.595 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 1.192 ; 1.814 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 4.665 ; 5.266 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 3.980 ; 4.547 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 4.457 ; 4.927 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 4.369 ; 4.902 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 4.451 ; 4.901 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 4.426 ; 4.889 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 4.524 ; 5.240 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 4.665 ; 5.266 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 4.427 ; 4.901 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 4.181 ; 4.724 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 4.456 ; 5.023 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; 4.788 ; 5.363 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; 4.103 ; 4.670 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; 4.580 ; 5.050 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; 4.492 ; 4.924 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; 4.574 ; 5.024 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; 4.549 ; 5.012 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; 4.647 ; 5.363 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; 4.788 ; 5.288 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; 4.550 ; 5.024 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; 4.304 ; 4.746 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; 4.579 ; 5.098 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; 4.603 ; 5.271 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; 3.847 ; 4.374 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; 4.324 ; 4.754 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; 4.307 ; 4.907 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; 4.318 ; 4.728 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; 4.293 ; 4.716 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; 4.391 ; 5.067 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; 4.603 ; 5.271 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; 4.294 ; 4.728 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; 4.119 ; 4.729 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; 4.394 ; 5.028 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; 4.818 ; 5.393 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; 4.138 ; 4.700 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; 4.615 ; 5.080 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; 4.522 ; 4.959 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; 4.609 ; 5.054 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; 4.584 ; 5.042 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; 4.682 ; 5.393 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; 4.818 ; 5.323 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; 4.585 ; 5.054 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; 4.334 ; 4.781 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; 4.609 ; 5.128 ; Fall       ; state.s4        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.767 ; -1.362 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.671 ; -1.259 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.831 ; -1.430 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.824 ; -1.453 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.800 ; -1.391 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.738 ; -1.335 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.771 ; -1.371 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.948 ; -1.600 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.718 ; -1.307 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.794 ; -1.391 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.671 ; -1.259 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -0.950 ; -1.556 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -1.543 ; -2.130 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.727 ; -2.426 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.839 ; -2.490 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.810 ; -2.330 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -2.222 ; -2.788 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.825 ; -2.500 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.856 ; -2.370 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -2.253 ; -2.997 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.543 ; -2.130 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.928 ; -2.655 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -2.297 ; -2.792 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; -1.594 ; -2.182 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; -1.785 ; -2.484 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; -1.897 ; -2.547 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; -1.924 ; -2.453 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; -2.326 ; -2.888 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; -1.925 ; -2.578 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; -1.913 ; -2.428 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; -2.311 ; -3.063 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; -1.594 ; -2.182 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; -1.980 ; -2.706 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; -2.348 ; -2.844 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; -1.653 ; -2.240 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; -1.684 ; -2.383 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; -1.796 ; -2.427 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; -1.803 ; -2.381 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; -2.201 ; -2.779 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; -1.816 ; -2.477 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; -1.793 ; -2.327 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; -2.210 ; -2.943 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; -1.653 ; -2.240 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; -2.038 ; -2.655 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; -2.310 ; -2.902 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; -1.532 ; -2.126 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; -1.729 ; -2.421 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; -2.008 ; -2.621 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; -1.771 ; -2.331 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; -2.169 ; -2.755 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; -1.792 ; -2.447 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; -1.721 ; -2.372 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; -2.113 ; -2.816 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; -1.532 ; -2.126 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; -1.924 ; -2.581 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; -2.286 ; -2.788 ; Fall       ; state.s4        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 4.113 ; 4.223 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.790 ; 3.898 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.624 ; 4.888 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.813 ; 3.915 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 3.355 ; 3.413 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 3.354 ; 3.413 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.317 ; 3.354 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 3.355 ; 3.407 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 3.235 ; 3.270 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 3.240 ; 3.266 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 3.229 ; 3.264 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.288 ; 3.327 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 3.263 ; 3.309 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 3.263 ; 3.309 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 3.033 ; 3.053 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 3.207 ; 3.240 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 2.962 ; 2.993 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 2.962 ; 2.977 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 3.128 ; 3.156 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 3.185 ; 3.222 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 2.936 ; 2.950 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 2.889 ; 2.900 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 2.868 ; 2.880 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 2.936 ; 2.950 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 2.909 ; 2.921 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 2.892 ; 2.905 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 2.911 ; 2.923 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 2.910 ; 2.922 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 3.091 ; 3.122 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 3.001 ; 3.031 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 3.091 ; 3.122 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 2.845 ; 2.858 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 2.918 ; 2.933 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 2.856 ; 2.868 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 2.842 ; 2.854 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 2.858 ; 2.871 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 4.019 ; 4.124 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.708 ; 3.812 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.541 ; 4.799 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.730 ; 3.828 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 3.153 ; 3.186 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 3.273 ; 3.330 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.239 ; 3.274 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 3.275 ; 3.324 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 3.160 ; 3.193 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 3.165 ; 3.189 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 3.153 ; 3.186 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.210 ; 3.247 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 2.895 ; 2.911 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 3.186 ; 3.229 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 2.965 ; 2.985 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 3.133 ; 3.164 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 2.895 ; 2.925 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 2.897 ; 2.911 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 3.056 ; 3.082 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 3.110 ; 3.145 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 2.805 ; 2.817 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 2.826 ; 2.837 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 2.805 ; 2.817 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 2.872 ; 2.886 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 2.846 ; 2.857 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 2.830 ; 2.842 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 2.848 ; 2.860 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 2.847 ; 2.859 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 2.780 ; 2.791 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 2.932 ; 2.961 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 3.020 ; 3.050 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 2.783 ; 2.795 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 2.853 ; 2.867 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 2.794 ; 2.805 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 2.780 ; 2.791 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 2.795 ; 2.808 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.731  ; -0.287 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.731  ; -0.287 ; N/A      ; N/A     ; -3.000              ;
;  state.s1        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.418               ;
;  state.s2        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.420               ;
;  state.s3        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.428               ;
;  state.s4        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.428               ;
; Design-wide TNS  ; -60.081 ; -4.149 ; 0.0      ; 0.0     ; -76.922             ;
;  clk             ; -60.081 ; -4.149 ; N/A      ; N/A     ; -76.922             ;
;  state.s1        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  state.s2        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  state.s3        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  state.s4        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 2.043 ; 2.489 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.704 ; 3.175 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.484 ; 2.919 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 2.067 ; 2.550 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 2.099 ; 2.516 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 2.129 ; 2.595 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 2.041 ; 2.487 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.704 ; 3.175 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.352 ; 2.817 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 2.319 ; 2.764 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 1.797 ; 2.206 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 2.132 ; 2.571 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 8.226 ; 8.775 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 7.149 ; 7.529 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.962 ; 8.374 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.709 ; 8.238 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.958 ; 8.300 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.908 ; 8.294 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 8.136 ; 8.700 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 8.226 ; 8.775 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.885 ; 8.267 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 7.392 ; 7.920 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 7.869 ; 8.406 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; 8.413 ; 8.905 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; 7.354 ; 7.734 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; 8.167 ; 8.579 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; 7.896 ; 8.364 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; 8.163 ; 8.505 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; 8.113 ; 8.499 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; 8.341 ; 8.905 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; 8.413 ; 8.901 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; 8.090 ; 8.472 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; 7.579 ; 8.046 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; 8.056 ; 8.532 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; 8.212 ; 8.768 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; 6.899 ; 7.265 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; 7.712 ; 8.110 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; 7.695 ; 8.231 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; 7.708 ; 8.036 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; 7.658 ; 8.030 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; 7.886 ; 8.436 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; 8.212 ; 8.768 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; 7.635 ; 8.003 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; 7.378 ; 7.913 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; 7.855 ; 8.399 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; 8.448 ; 8.949 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; 7.402 ; 7.769 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; 8.215 ; 8.614 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; 7.931 ; 8.412 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; 8.211 ; 8.540 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; 8.161 ; 8.534 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; 8.389 ; 8.940 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; 8.448 ; 8.949 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; 8.138 ; 8.507 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; 7.614 ; 8.094 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; 8.091 ; 8.580 ; Fall       ; state.s4        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.767 ; -1.362 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.671 ; -1.259 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.831 ; -1.430 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.824 ; -1.453 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.800 ; -1.391 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.738 ; -1.335 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.771 ; -1.371 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.948 ; -1.600 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.718 ; -1.307 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.794 ; -1.391 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.671 ; -1.259 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -0.950 ; -1.556 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -1.543 ; -2.130 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.727 ; -2.426 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.839 ; -2.490 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.810 ; -2.330 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -2.222 ; -2.788 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.825 ; -2.500 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.856 ; -2.370 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -2.253 ; -2.997 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.543 ; -2.130 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.928 ; -2.655 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -2.297 ; -2.792 ; Fall       ; state.s1        ;
; switch_input[*]  ; state.s2   ; -1.594 ; -2.182 ; Fall       ; state.s2        ;
;  switch_input[0] ; state.s2   ; -1.785 ; -2.484 ; Fall       ; state.s2        ;
;  switch_input[1] ; state.s2   ; -1.897 ; -2.547 ; Fall       ; state.s2        ;
;  switch_input[2] ; state.s2   ; -1.924 ; -2.453 ; Fall       ; state.s2        ;
;  switch_input[3] ; state.s2   ; -2.326 ; -2.888 ; Fall       ; state.s2        ;
;  switch_input[4] ; state.s2   ; -1.925 ; -2.578 ; Fall       ; state.s2        ;
;  switch_input[5] ; state.s2   ; -1.913 ; -2.428 ; Fall       ; state.s2        ;
;  switch_input[6] ; state.s2   ; -2.311 ; -3.063 ; Fall       ; state.s2        ;
;  switch_input[7] ; state.s2   ; -1.594 ; -2.182 ; Fall       ; state.s2        ;
;  switch_input[8] ; state.s2   ; -1.980 ; -2.706 ; Fall       ; state.s2        ;
;  switch_input[9] ; state.s2   ; -2.348 ; -2.844 ; Fall       ; state.s2        ;
; switch_input[*]  ; state.s3   ; -1.653 ; -2.240 ; Fall       ; state.s3        ;
;  switch_input[0] ; state.s3   ; -1.684 ; -2.383 ; Fall       ; state.s3        ;
;  switch_input[1] ; state.s3   ; -1.796 ; -2.427 ; Fall       ; state.s3        ;
;  switch_input[2] ; state.s3   ; -1.803 ; -2.381 ; Fall       ; state.s3        ;
;  switch_input[3] ; state.s3   ; -2.201 ; -2.779 ; Fall       ; state.s3        ;
;  switch_input[4] ; state.s3   ; -1.816 ; -2.477 ; Fall       ; state.s3        ;
;  switch_input[5] ; state.s3   ; -1.793 ; -2.327 ; Fall       ; state.s3        ;
;  switch_input[6] ; state.s3   ; -2.210 ; -2.943 ; Fall       ; state.s3        ;
;  switch_input[7] ; state.s3   ; -1.653 ; -2.240 ; Fall       ; state.s3        ;
;  switch_input[8] ; state.s3   ; -2.038 ; -2.655 ; Fall       ; state.s3        ;
;  switch_input[9] ; state.s3   ; -2.310 ; -2.902 ; Fall       ; state.s3        ;
; switch_input[*]  ; state.s4   ; -1.532 ; -2.126 ; Fall       ; state.s4        ;
;  switch_input[0] ; state.s4   ; -1.729 ; -2.421 ; Fall       ; state.s4        ;
;  switch_input[1] ; state.s4   ; -2.008 ; -2.621 ; Fall       ; state.s4        ;
;  switch_input[2] ; state.s4   ; -1.771 ; -2.331 ; Fall       ; state.s4        ;
;  switch_input[3] ; state.s4   ; -2.169 ; -2.755 ; Fall       ; state.s4        ;
;  switch_input[4] ; state.s4   ; -1.792 ; -2.447 ; Fall       ; state.s4        ;
;  switch_input[5] ; state.s4   ; -1.721 ; -2.372 ; Fall       ; state.s4        ;
;  switch_input[6] ; state.s4   ; -2.113 ; -2.816 ; Fall       ; state.s4        ;
;  switch_input[7] ; state.s4   ; -1.532 ; -2.126 ; Fall       ; state.s4        ;
;  switch_input[8] ; state.s4   ; -1.924 ; -2.581 ; Fall       ; state.s4        ;
;  switch_input[9] ; state.s4   ; -2.286 ; -2.788 ; Fall       ; state.s4        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.880 ; 6.961 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.322 ; 6.376 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.515 ; 7.696 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.313 ; 6.394 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 5.655 ; 5.593 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 5.655 ; 5.593 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.571 ; 5.483 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 5.650 ; 5.551 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 5.406 ; 5.328 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 5.401 ; 5.320 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 5.426 ; 5.357 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.473 ; 5.407 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 5.498 ; 5.400 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 5.498 ; 5.400 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 5.029 ; 4.977 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 5.379 ; 5.300 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 4.965 ; 4.891 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 4.944 ; 4.881 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 5.236 ; 5.164 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 5.343 ; 5.274 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 4.887 ; 4.821 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 4.801 ; 4.736 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 4.782 ; 4.719 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 4.887 ; 4.821 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 4.835 ; 4.771 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 4.821 ; 4.755 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 4.838 ; 4.776 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 4.837 ; 4.774 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 5.181 ; 5.105 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 5.017 ; 4.962 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 5.181 ; 5.105 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 4.736 ; 4.673 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 4.876 ; 4.810 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 4.758 ; 4.691 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 4.741 ; 4.672 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 4.767 ; 4.700 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 4.019 ; 4.124 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.708 ; 3.812 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.541 ; 4.799 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.730 ; 3.828 ; Rise       ; clk             ;
; SS1[*]    ; state.s1   ; 3.153 ; 3.186 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 3.273 ; 3.330 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.239 ; 3.274 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 3.275 ; 3.324 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 3.160 ; 3.193 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 3.165 ; 3.189 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 3.153 ; 3.186 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.210 ; 3.247 ; Fall       ; state.s1        ;
; SS2[*]    ; state.s2   ; 2.895 ; 2.911 ; Fall       ; state.s2        ;
;  SS2[0]   ; state.s2   ; 3.186 ; 3.229 ; Fall       ; state.s2        ;
;  SS2[1]   ; state.s2   ; 2.965 ; 2.985 ; Fall       ; state.s2        ;
;  SS2[2]   ; state.s2   ; 3.133 ; 3.164 ; Fall       ; state.s2        ;
;  SS2[3]   ; state.s2   ; 2.895 ; 2.925 ; Fall       ; state.s2        ;
;  SS2[4]   ; state.s2   ; 2.897 ; 2.911 ; Fall       ; state.s2        ;
;  SS2[5]   ; state.s2   ; 3.056 ; 3.082 ; Fall       ; state.s2        ;
;  SS2[6]   ; state.s2   ; 3.110 ; 3.145 ; Fall       ; state.s2        ;
; SS3[*]    ; state.s3   ; 2.805 ; 2.817 ; Fall       ; state.s3        ;
;  SS3[0]   ; state.s3   ; 2.826 ; 2.837 ; Fall       ; state.s3        ;
;  SS3[1]   ; state.s3   ; 2.805 ; 2.817 ; Fall       ; state.s3        ;
;  SS3[2]   ; state.s3   ; 2.872 ; 2.886 ; Fall       ; state.s3        ;
;  SS3[3]   ; state.s3   ; 2.846 ; 2.857 ; Fall       ; state.s3        ;
;  SS3[4]   ; state.s3   ; 2.830 ; 2.842 ; Fall       ; state.s3        ;
;  SS3[5]   ; state.s3   ; 2.848 ; 2.860 ; Fall       ; state.s3        ;
;  SS3[6]   ; state.s3   ; 2.847 ; 2.859 ; Fall       ; state.s3        ;
; SS4[*]    ; state.s4   ; 2.780 ; 2.791 ; Fall       ; state.s4        ;
;  SS4[0]   ; state.s4   ; 2.932 ; 2.961 ; Fall       ; state.s4        ;
;  SS4[1]   ; state.s4   ; 3.020 ; 3.050 ; Fall       ; state.s4        ;
;  SS4[2]   ; state.s4   ; 2.783 ; 2.795 ; Fall       ; state.s4        ;
;  SS4[3]   ; state.s4   ; 2.853 ; 2.867 ; Fall       ; state.s4        ;
;  SS4[4]   ; state.s4   ; 2.794 ; 2.805 ; Fall       ; state.s4        ;
;  SS4[5]   ; state.s4   ; 2.780 ; 2.791 ; Fall       ; state.s4        ;
;  SS4[6]   ; state.s4   ; 2.795 ; 2.808 ; Fall       ; state.s4        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch_input[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED8          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED8          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 304      ; 0        ; 0        ; 0        ;
; state.s1   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s2   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s3   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s4   ; clk      ; 11       ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 304      ; 0        ; 0        ; 0        ;
; state.s1   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s2   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s3   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; state.s4   ; clk      ; 11       ; 11       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 26 19:19:29 2024
Info: Command: quartus_sta wordle -c wordle
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 28 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wordle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.s1 state.s1
    Info (332105): create_clock -period 1.000 -name state.s2 state.s2
    Info (332105): create_clock -period 1.000 -name state.s3 state.s3
    Info (332105): create_clock -period 1.000 -name state.s4 state.s4
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.731             -60.081 clk 
Info (332146): Worst-case hold slack is -0.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.287              -0.874 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 clk 
    Info (332119):     0.434               0.000 state.s2 
    Info (332119):     0.443               0.000 state.s3 
    Info (332119):     0.446               0.000 state.s4 
    Info (332119):     0.453               0.000 state.s1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.432             -47.476 clk 
Info (332146): Worst-case hold slack is -0.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.249              -0.795 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 clk 
    Info (332119):     0.458               0.000 state.s2 
    Info (332119):     0.469               0.000 state.s4 
    Info (332119):     0.473               0.000 state.s3 
    Info (332119):     0.484               0.000 state.s1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.541
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.541              -9.045 clk 
Info (332146): Worst-case hold slack is -0.255
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.255              -4.149 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.922 clk 
    Info (332119):     0.418               0.000 state.s1 
    Info (332119):     0.420               0.000 state.s2 
    Info (332119):     0.428               0.000 state.s3 
    Info (332119):     0.428               0.000 state.s4 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4811 megabytes
    Info: Processing ended: Tue Nov 26 19:19:33 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


