# Assignment 4 â€“ UART em VHDL (8-N-1, Paridade Par)

**Aluno**: Marcelo Santos  
**Email**: a79433@ualg.pt  
**UC**: ComputaÃ§Ã£o ReconfigurÃ¡vel  
**InstituiÃ§Ã£o**: Universidade do Algarve  

---

## ğŸ“• Objetivo

Implementar em VHDL um **UART** assÃ­ncrono com as seguintes caracterÃ­sticas:

- **1 start bit**, **8 data bits (LSB first)**, **1 parity bit (even)**, **1 stop bit**.  
- Dois processos separados: **Tx_Process** e **Rx_Process**.  
- **Oversampling 8Ã—** no receptor para amostragem no meio de cada bit.  
- ValidaÃ§Ã£o via **loopback** (TXâ†’RX) em testbench e simulaÃ§Ã£o no ModelSim.

---

## ğŸ“ Estrutura do RepositÃ³rio

```
/
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ UART.vhd        â† CÃ³digo do mÃ³dulo UART
â”‚   â”œâ”€â”€ UART\_tb.vhd     â† Testbench em loopback
â”‚   â””â”€â”€ image.png       â† Captura de tela da simulaÃ§Ã£o no ModelSim
â””â”€â”€ README.md           â† Este documento
````

---

## âš™ï¸ ImplementaÃ§Ã£o

### UART.vhd

- **Transmissor (Tx_Process)**  
  - FSM com estados **IDLE â†’ START â†’ DATA â†’ PARITY â†’ STOP**.  
  - Usa `BIT_TICKS = 16` ciclos de `clk` por bit para temporizaÃ§Ã£o.  
  - Calcula paridade par via XOR dos 8 bits antes de enviar.

- **Receptor (Rx_Process)**  
  - Detecta `rx_in = '0'` (start), depois **espera meio perÃ­odo** (8 ticks) para alinhamento 8Ã—.  
  - Em seguida amostra cada bit no meio de seu perÃ­odo (16 ticks por bit).  
  - ReconstrÃ³i o byte paralelo (`data_out`) e sinaliza `data_valid` por um ciclo.  

### UART_tb.vhd

- Instancia o UART e faz **loopback**: `rx_in <= tx_out`.  
- Gera clock de **50 MHz** (`20 ns` perÃ­odo) e aplica reset inicial.  
- Envia o byte **0xAA** (`10101010â‚‚`), aguarda `busy='0'` e depois `data_valid='1'`.  
- Emite **report** de sucesso (`data_out = 0xAA`) ou erro.

---

## ğŸ§ª Resultados da SimulaÃ§Ã£o

ApÃ³s compilar e rodar:

```tcl
vcom -2002 src/UART.vhd
vcom -2002 src/UART_tb.vhd
vsim work.UART_tb
run -all
````

Obtivemos no Transcript a confirmaÃ§Ã£o:

```
# ** Note: RecepÃ§Ã£o bem-sucedida: data_out = 170 (0xAA)
```

E, na visÃ£o **Wave** do ModelSim, observamos:

* **`tx_out`** transmitindo os 11 bits do frame (startâ†’dadosâ†’parityâ†’stop).
* **`busy`** alto durante toda a transmissÃ£o.
* **`data_valid`** pulso alto no ciclo de recepÃ§Ã£o final.
* **`data_out`** corretamente igual a `10101010â‚‚`.

![SimulaÃ§Ã£o UART no ModelSim](image.png)

---

**[RepositÃ³rio GitHub](https://github.com/marcelo-m7/UART-em-VHDL---8-N-1--Paridade-Par)**
