TimeQuest Timing Analyzer report for SineWaveGenerator
Thu Feb 16 17:57:04 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 32. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 33. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 34. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clk'
 48. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 49. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 50. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 51. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Slow Corner Signal Integrity Metrics
 65. Fast Corner Signal Integrity Metrics
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_moduladora|o_clk } ;
; divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_portadora|o_clk }  ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 390.47 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 579.71 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 586.85 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.561 ; -35.752       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.725 ; -3.485        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.704 ; -3.363        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.360 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
; clk                                       ; 0.391 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -30.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.496      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.550 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.484      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.423     ; 2.038      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.394      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.423     ; 2.031      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.448 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.423     ; 2.020      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.430 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.363      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.427 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.361      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.390 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.324      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.366 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.300      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.423     ; 1.882      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.198      ;
; -1.259 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.193      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.725 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.657      ;
; -0.631 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 1.549      ;
; -0.624 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.556      ;
; -0.623 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.555      ;
; -0.609 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.541      ;
; -0.603 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.535      ;
; -0.589 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.521      ;
; -0.587 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.519      ;
; -0.583 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.550 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.482      ;
; -0.508 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.440      ;
; -0.507 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.439      ;
; -0.503 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.435      ;
; -0.490 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.773      ;
; -0.471 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.403      ;
; -0.467 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.399      ;
; -0.389 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.672      ;
; -0.388 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.671      ;
; -0.368 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.651      ;
; -0.354 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.637      ;
; -0.352 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.635      ;
; -0.348 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.631      ;
; -0.315 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.598      ;
; -0.268 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.551      ;
; -0.232 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.515      ;
; -0.227 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.510      ;
; -0.176 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.459      ;
; -0.146 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.078      ;
; -0.118 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.050      ;
; -0.096 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 1.014      ;
; -0.078 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.010      ;
; -0.075 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.007      ;
; -0.073 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 1.005      ;
; -0.053 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.985      ;
; 0.179  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.077     ; 0.739      ;
; 0.273  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.063     ; 0.659      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.704 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.637      ;
; -0.623 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.621 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.554      ;
; -0.588 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.587 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 1.505      ;
; -0.585 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.583 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.582 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.582 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.507 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.505 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.438      ;
; -0.496 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.429      ;
; -0.472 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.753      ;
; -0.469 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.466 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.457 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.390      ;
; -0.391 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.672      ;
; -0.389 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.670      ;
; -0.353 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.634      ;
; -0.351 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.632      ;
; -0.350 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.631      ;
; -0.350 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.631      ;
; -0.264 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.545      ;
; -0.229 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.510      ;
; -0.225 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.506      ;
; -0.145 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.426      ;
; -0.107 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.286      ; 1.388      ;
; -0.077 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.010      ;
; -0.073 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.006      ;
; -0.064 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.997      ;
; -0.061 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.994      ;
; -0.052 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.052 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.970      ;
; -0.048 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.981      ;
; 0.148  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.770      ;
; 0.274  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.360 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.400 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 0.634      ;
; 0.551 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.136      ;
; 0.553 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.138      ;
; 0.571 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.791      ;
; 0.578 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 0.812      ;
; 0.583 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.803      ;
; 0.584 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.804      ;
; 0.590 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.175      ;
; 0.591 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.811      ;
; 0.592 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.177      ;
; 0.605 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.825      ;
; 0.629 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 0.849      ;
; 0.639 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.224      ;
; 0.641 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.226      ;
; 0.717 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.302      ;
; 0.719 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.304      ;
; 0.720 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.305      ;
; 0.722 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.307      ;
; 0.722 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.307      ;
; 0.724 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.309      ;
; 0.845 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.065      ;
; 0.853 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.077      ; 1.087      ;
; 0.858 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.083      ;
; 0.865 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.085      ;
; 0.892 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.112      ;
; 0.894 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.114      ;
; 0.970 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.193      ;
; 0.975 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.195      ;
; 0.975 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.195      ;
; 0.977 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.063      ; 1.197      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.361 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.412 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.646      ;
; 0.485 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.067      ;
; 0.487 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.069      ;
; 0.542 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.776      ;
; 0.561 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.791      ;
; 0.583 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.585 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.804      ;
; 0.592 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.174      ;
; 0.594 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.176      ;
; 0.599 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.181      ;
; 0.601 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.183      ;
; 0.705 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.287      ;
; 0.707 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.289      ;
; 0.720 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.302      ;
; 0.722 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.722 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.724 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.306      ;
; 0.817 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 1.051      ;
; 0.845 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.065      ;
; 0.850 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.071      ;
; 0.859 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.956 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.177      ;
; 0.971 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.491 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.071      ;
; 0.491 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.073      ;
; 0.492 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.072      ;
; 0.509 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.091      ;
; 0.510 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.090      ;
; 0.515 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.733      ;
; 0.562 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.794      ;
; 0.565 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.798      ;
; 0.566 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.798      ;
; 0.568 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.800      ;
; 0.568 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.800      ;
; 0.568 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.800      ;
; 0.569 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.801      ;
; 0.571 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.578 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.579 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.579 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.581 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.583 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.584 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.584 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.600 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.180      ;
; 0.601 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.181      ;
; 0.603 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.185      ;
; 0.603 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.183      ;
; 0.603 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.183      ;
; 0.620 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.200      ;
; 0.621 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.203      ;
; 0.622 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.202      ;
; 0.710 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.290      ;
; 0.712 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.292      ;
; 0.713 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.293      ;
; 0.713 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.293      ;
; 0.714 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.296      ;
; 0.715 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.295      ;
; 0.715 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.295      ;
; 0.730 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.312      ;
; 0.732 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.312      ;
; 0.734 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.314      ;
; 0.822 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.402      ;
; 0.824 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.404      ;
; 0.825 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.405      ;
; 0.827 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.407      ;
; 0.827 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.409      ;
; 0.827 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.407      ;
; 0.833 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.415      ;
; 0.842 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.074      ;
; 0.842 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.074      ;
; 0.846 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.426      ;
; 0.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.083      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.854 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.072      ;
; 0.854 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.086      ;
; 0.855 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.855 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.856 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.088      ;
; 0.856 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.088      ;
; 0.858 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.090      ;
; 0.859 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.861 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.868 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.870 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.089      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.089      ;
; 0.873 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.091      ;
; 0.908 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.490      ;
; 0.908 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.127      ;
; 0.936 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.516      ;
; 0.937 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.519      ;
; 0.939 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.519      ;
; 0.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.184      ;
; 0.954 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.186      ;
; 0.954 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.186      ;
; 0.959 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.963 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.963 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.964 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.964 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.966 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.198      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 14.242 ; 14.286 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 12.966 ; 12.967 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.887  ; 8.904  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.022  ; 9.023  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 9.030 ; 9.080 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.915 ; 8.890 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.765 ; 7.742 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.851 ; 7.896 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 435.54 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 654.02 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 662.25 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.296 ; -29.273       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.529 ; -2.316        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.510 ; -2.238        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.320 ; 0.000         ;
; clk                                       ; 0.347 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -30.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.296 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.237      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.282 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.222      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.237 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.177      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.221 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.831      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.219 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.829      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.214 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.824      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.211 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.821      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.177 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.117      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.173 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.112      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.143 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.083      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.138 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.078      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.056      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.093 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.385     ; 1.703      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.030 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.970      ;
; -1.027 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.967      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.529 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.469      ;
; -0.444 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 1.371      ;
; -0.444 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.384      ;
; -0.441 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.381      ;
; -0.429 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.369      ;
; -0.411 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.411 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.410 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.406 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.346      ;
; -0.379 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.319      ;
; -0.344 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.284      ;
; -0.341 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.281      ;
; -0.333 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.273      ;
; -0.311 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.251      ;
; -0.310 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.569      ;
; -0.306 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.225 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.484      ;
; -0.222 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.481      ;
; -0.192 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.451      ;
; -0.192 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.451      ;
; -0.191 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.450      ;
; -0.187 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.446      ;
; -0.160 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.419      ;
; -0.114 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.373      ;
; -0.086 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.345      ;
; -0.073 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.332      ;
; -0.041 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.300      ;
; -0.017 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.957      ;
; 0.009  ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.931      ;
; 0.022  ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.905      ;
; 0.039  ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.901      ;
; 0.044  ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.896      ;
; 0.047  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.893      ;
; 0.058  ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.264  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.663      ;
; 0.357  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.510 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.450      ;
; -0.444 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.384      ;
; -0.440 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.380      ;
; -0.410 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.410 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.406 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.334      ;
; -0.406 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.346      ;
; -0.405 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.345      ;
; -0.392 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.332      ;
; -0.344 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.284      ;
; -0.340 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.280      ;
; -0.332 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.272      ;
; -0.310 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.250      ;
; -0.306 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.297 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.237      ;
; -0.292 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.550      ;
; -0.226 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.484      ;
; -0.222 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.480      ;
; -0.192 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.450      ;
; -0.188 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.446      ;
; -0.187 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.445      ;
; -0.174 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.432      ;
; -0.114 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.372      ;
; -0.079 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.337      ;
; -0.069 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.327      ;
; -0.012 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.270      ;
; 0.022  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.236      ;
; 0.044  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.896      ;
; 0.048  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.892      ;
; 0.056  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.884      ;
; 0.058  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.058  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.060  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.868      ;
; 0.061  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.879      ;
; 0.240  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.688      ;
; 0.357  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.357 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.569      ;
; 0.482 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.013      ;
; 0.489 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.020      ;
; 0.515 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.048      ;
; 0.517 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.729      ;
; 0.524 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.055      ;
; 0.527 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.532 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.731      ;
; 0.540 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.739      ;
; 0.553 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.084      ;
; 0.560 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.091      ;
; 0.565 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.764      ;
; 0.622 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.153      ;
; 0.627 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.158      ;
; 0.629 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.160      ;
; 0.630 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.161      ;
; 0.634 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.165      ;
; 0.637 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.168      ;
; 0.760 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.973      ;
; 0.762 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.767 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.774 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.973      ;
; 0.777 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.976      ;
; 0.789 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.988      ;
; 0.796 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.995      ;
; 0.858 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.863 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.062      ;
; 0.865 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.065      ;
; 0.870 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.069      ;
; 0.873 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.072      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.320 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.371 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.582      ;
; 0.423 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.952      ;
; 0.430 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.959      ;
; 0.487 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.698      ;
; 0.504 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.044      ;
; 0.520 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.049      ;
; 0.522 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.051      ;
; 0.527 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.056      ;
; 0.527 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.615 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.144      ;
; 0.622 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.151      ;
; 0.624 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.153      ;
; 0.628 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.157      ;
; 0.631 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.160      ;
; 0.635 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.164      ;
; 0.731 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.942      ;
; 0.754 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.773 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.849 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.048      ;
; 0.856 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.862 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.064      ;
; 0.869 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.432 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 0.961      ;
; 0.433 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.962      ;
; 0.436 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 0.966      ;
; 0.448 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 0.978      ;
; 0.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.978      ;
; 0.457 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.656      ;
; 0.504 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.506 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.718      ;
; 0.507 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.719      ;
; 0.508 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.720      ;
; 0.508 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.720      ;
; 0.510 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.722      ;
; 0.511 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.723      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.051      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.525 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.054      ;
; 0.528 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.057      ;
; 0.529 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.058      ;
; 0.532 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.062      ;
; 0.538 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.067      ;
; 0.544 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.074      ;
; 0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.074      ;
; 0.614 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.143      ;
; 0.617 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.146      ;
; 0.618 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.147      ;
; 0.621 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.150      ;
; 0.624 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.154      ;
; 0.624 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.153      ;
; 0.625 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.154      ;
; 0.634 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.163      ;
; 0.637 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.167      ;
; 0.641 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.170      ;
; 0.710 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.239      ;
; 0.713 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.242      ;
; 0.717 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.246      ;
; 0.720 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.249      ;
; 0.721 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.250      ;
; 0.722 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.252      ;
; 0.725 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.255      ;
; 0.737 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.266      ;
; 0.752 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.965      ;
; 0.753 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.965      ;
; 0.756 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.968      ;
; 0.759 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.972      ;
; 0.760 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.972      ;
; 0.761 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.975      ;
; 0.764 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.979      ;
; 0.768 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.772 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.776 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.779 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.812 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.342      ;
; 0.813 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.342      ;
; 0.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.345      ;
; 0.817 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.347      ;
; 0.835 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.035      ;
; 0.842 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.054      ;
; 0.848 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.849 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.064      ;
; 0.852 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.052      ;
; 0.854 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.958 ; 13.052 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 11.883 ; 11.870 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.146  ; 8.252  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.353  ; 8.254  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.344 ; 8.449 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.297 ; 8.189 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.173 ; 7.248 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.340 ; 7.278 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.409 ; -8.008        ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.035  ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.045  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_portadora|o_clk  ; 0.193 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; clk                                       ; 0.206 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -31.685       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.409 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.362      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.316      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.356 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.112      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.349 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.105      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.339 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.095      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.286      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.086      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.319 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.271      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.314 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.266      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.258      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.253 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.009      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.244 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.196      ;
; -0.241 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.193      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.035 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.916      ;
; 0.092 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.851      ;
; 0.092 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.859      ;
; 0.095 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.099 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.852      ;
; 0.103 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.848      ;
; 0.114 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.124 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.125 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.137 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.814      ;
; 0.156 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.984      ;
; 0.160 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.791      ;
; 0.163 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.174 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.777      ;
; 0.192 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.759      ;
; 0.193 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.213 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.927      ;
; 0.216 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.220 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.920      ;
; 0.235 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.245 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.895      ;
; 0.246 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.258 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.882      ;
; 0.295 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.845      ;
; 0.299 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.841      ;
; 0.310 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.830      ;
; 0.348 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.792      ;
; 0.357 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.594      ;
; 0.373 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.578      ;
; 0.384 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.559      ;
; 0.396 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.396 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.398 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.407 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.543 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.400      ;
; 0.592 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.045 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.905      ;
; 0.094 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.095 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.109 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.841      ;
; 0.113 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.116 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.827      ;
; 0.118 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.832      ;
; 0.124 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.162 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.163 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.166 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.973      ;
; 0.167 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.783      ;
; 0.192 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.199 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.215 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.924      ;
; 0.216 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.230 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.909      ;
; 0.239 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.900      ;
; 0.245 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.245 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.288 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.851      ;
; 0.303 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.836      ;
; 0.320 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.819      ;
; 0.357 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.782      ;
; 0.389 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.750      ;
; 0.398 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.398 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.552      ;
; 0.403 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.547      ;
; 0.404 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.406 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.544      ;
; 0.408 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.535      ;
; 0.410 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.540      ;
; 0.525 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.418      ;
; 0.591 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.193 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.217 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.345      ;
; 0.261 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.289 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.417      ;
; 0.299 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.311 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.321 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.328 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.645      ;
; 0.331 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.648      ;
; 0.387 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.704      ;
; 0.390 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.707      ;
; 0.399 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.400 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.717      ;
; 0.402 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.403 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.720      ;
; 0.438 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.566      ;
; 0.454 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.458 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.579      ;
; 0.461 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.517 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.641      ;
; 0.529 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.654      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.340      ;
; 0.301 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.618      ;
; 0.304 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.621      ;
; 0.307 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.439      ;
; 0.312 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.318 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.639      ;
; 0.325 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.642      ;
; 0.340 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.460      ;
; 0.352 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.669      ;
; 0.355 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.672      ;
; 0.399 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.399 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.402 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.402 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.402 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.405 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.722      ;
; 0.456 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.460 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.588      ;
; 0.464 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.483 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.603      ;
; 0.486 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.606      ;
; 0.530 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.656      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.263 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.578      ;
; 0.264 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.580      ;
; 0.265 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.580      ;
; 0.277 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.593      ;
; 0.278 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.279 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.594      ;
; 0.301 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.304 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.432      ;
; 0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.432      ;
; 0.307 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.310 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.433      ;
; 0.326 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.641      ;
; 0.329 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.644      ;
; 0.330 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.646      ;
; 0.330 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.645      ;
; 0.331 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.646      ;
; 0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.657      ;
; 0.343 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.659      ;
; 0.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.660      ;
; 0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.707      ;
; 0.393 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.708      ;
; 0.394 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.709      ;
; 0.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.710      ;
; 0.395 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.711      ;
; 0.396 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.711      ;
; 0.397 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.712      ;
; 0.408 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.723      ;
; 0.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.724      ;
; 0.411 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.726      ;
; 0.453 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.453 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.580      ;
; 0.457 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.774      ;
; 0.460 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.775      ;
; 0.460 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.776      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.462 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.778      ;
; 0.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.777      ;
; 0.462 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.463 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.778      ;
; 0.465 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.592      ;
; 0.465 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.592      ;
; 0.468 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.785      ;
; 0.470 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.472 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.788      ;
; 0.472 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.591      ;
; 0.473 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.477 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.792      ;
; 0.483 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.516 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.643      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.843      ;
; 0.527 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.655      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.326 ; 8.320 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.589 ; 7.614 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.299 ; 5.164 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 5.227 ; 5.368 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.390 ; 5.298 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 5.179 ; 5.305 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.653 ; 4.509 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.566 ; 4.719 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -1.561  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk                                       ; -1.561  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.725  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.704  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -42.6   ; 0.0   ; 0.0      ; 0.0     ; -47.685             ;
;  clk                                       ; -35.752 ; 0.000 ; N/A      ; N/A     ; -31.685             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -3.485  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -3.363  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 14.242 ; 14.286 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 12.966 ; 12.967 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.887  ; 8.904  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 9.022  ; 9.023  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 5.390 ; 5.298 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 5.179 ; 5.305 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.653 ; 4.509 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.566 ; 4.719 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 552      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 552      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 16 17:57:01 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_moduladora|o_clk divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_portadora|o_clk divisor_de_clock:divisor_portadora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.561             -35.752 clk 
    Info (332119):    -0.725              -3.485 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.704              -3.363 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.361               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.391               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.296             -29.273 clk 
    Info (332119):    -0.529              -2.316 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.510              -2.238 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.347               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.409              -8.008 clk 
    Info (332119):     0.035               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.045               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.206               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.685 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4618 megabytes
    Info: Processing ended: Thu Feb 16 17:57:04 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


