# 欢迎来到VerilogOJ平台

清华电子系Verilog Online Judge（VerilogOJ）平台致力于提供一个在线的Verilog编辑提交判题平台，方便同学在学习数字逻辑电路课程的过程中更快入门Verilog这门硬件描述语言。

目前VerilogOJ平台仍在开发和测试中，开发团队正在进行进行迭代优化升级，感谢支持。

## 开源说明

此项目基于中科大开源项目VerilogOJ[YAVGroup/Verilog-OJ](https://github.com/YAVGroup/Verilog-OJ)构建，原仓库协议为[AGPL-3.0 license](https://github.com/YAVGroup/Verilog-OJ/blob/master/LICENSE)。
