**Problem 97 (DualEdge)**

目的:設計一個可以dual edge trigger的DFF (因為沒有always @(posedge clk or negedge clk,電路上無法合成,所以要拆開兩個來寫)

Source:https://hdlbits.01xz.net/wiki/Dualedge

Exercise:
module top_module (
    input clk,
    input d,
    output q
);
    reg q1, q2;
    
    always @(posedge clk)begin
        q1<=d;
    end
    
    always @(negedge clk)begin
        q2<=d;
    end
    
    assign q=clk? q1:q2;  //因為做雙邊edge trigger,所以需要額外使用q1, q2來承接不同trigger時的結果. (分開存取,在使用clk level做trigger來存入不同data)
    
endmodule

電路圖:


![Image](https://user-images.githubusercontent.com/18546795/186122425-22c23185-4c99-449f-bc77-e6df96920e2a.png)


