//
// Verilog module for: foo<>
//
module foo();

// -- signals ---

// --- instances
endmodule

