D:\BFH\Projektarbeiten_Semester4\VHDL_Brun\Projekt\Top_schematic.ngc 1371105960
OK
