$comment
	File created using the following command:
		vcd file FPGACode.msim.vcd -direction
$end
$date
	Fri Aug 22 00:29:19 2025
$end
$version
	Questa Intel Starter FPGA Edition Version 2024.3
$end
$timescale
	1ps
$end

$scope module fpgacode_vhd_vec_tst $end
$var wire 1 ! ETH0_RX_N $end
$var wire 1 " ETH0_RX_P $end
$var wire 1 # ETH0_TX_N $end
$var wire 1 $ ETH0_TX_P $end
$var wire 1 % KEY1 $end
$var wire 1 & LED1 $end
$var wire 1 ' MAIN_CLK $end
$var wire 1 ( RESET $end
$var wire 1 ) TEST_CLK_10M $end
$var wire 1 * TEST_CLK_20M $end
$var wire 1 + TEST_PLL_LOCK $end

$scope module i1 $end
$var wire 1 , gnd $end
$var wire 1 - vcc $end
$var wire 1 . unknown $end
$var wire 1 / devoe $end
$var wire 1 0 devclrn $end
$var wire 1 1 devpor $end
$var wire 1 2 ww_devoe $end
$var wire 1 3 ww_devclrn $end
$var wire 1 4 ww_devpor $end
$var wire 1 5 ww_ETH0_TX_N $end
$var wire 1 6 ww_KEY1 $end
$var wire 1 7 ww_MAIN_CLK $end
$var wire 1 8 ww_ETH0_TX_P $end
$var wire 1 9 ww_LED1 $end
$var wire 1 : ww_ETH0_RX_P $end
$var wire 1 ; ww_ETH0_RX_N $end
$var wire 1 < ww_TEST_CLK_20M $end
$var wire 1 = ww_TEST_PLL_LOCK $end
$var wire 1 > ww_TEST_CLK_10M $end
$var wire 1 ? ww_RESET $end
$var wire 1 @ \inst|altpll_component|auto_generated|pll1_INCLK_bus\ [1] $end
$var wire 1 A \inst|altpll_component|auto_generated|pll1_INCLK_bus\ [0] $end
$var wire 1 B \inst|altpll_component|auto_generated|pll1_CLK_bus\ [4] $end
$var wire 1 C \inst|altpll_component|auto_generated|pll1_CLK_bus\ [3] $end
$var wire 1 D \inst|altpll_component|auto_generated|pll1_CLK_bus\ [2] $end
$var wire 1 E \inst|altpll_component|auto_generated|pll1_CLK_bus\ [1] $end
$var wire 1 F \inst|altpll_component|auto_generated|pll1_CLK_bus\ [0] $end
$var wire 1 G \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_INCLK_bus\ [3] $end
$var wire 1 H \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_INCLK_bus\ [2] $end
$var wire 1 I \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_INCLK_bus\ [1] $end
$var wire 1 J \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_INCLK_bus\ [0] $end
$var wire 1 K \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_e_TEST_CLK_20M_INCLK_bus\ [3] $end
$var wire 1 L \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_e_TEST_CLK_20M_INCLK_bus\ [2] $end
$var wire 1 M \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_e_TEST_CLK_20M_INCLK_bus\ [1] $end
$var wire 1 N \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_e_TEST_CLK_20M_INCLK_bus\ [0] $end
$var wire 1 O \inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_INCLK_bus\ [3] $end
$var wire 1 P \inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_INCLK_bus\ [2] $end
$var wire 1 Q \inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_INCLK_bus\ [1] $end
$var wire 1 R \inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_INCLK_bus\ [0] $end
$var wire 1 S \RESET~input_o\ $end
$var wire 1 T \~ALTERA_ASDO_DATA1~~ibuf_o\ $end
$var wire 1 U \~ALTERA_ASDO_DATA1~~padout\ $end
$var wire 1 V \~ALTERA_FLASH_nCE_nCSO~~ibuf_o\ $end
$var wire 1 W \~ALTERA_FLASH_nCE_nCSO~~padout\ $end
$var wire 1 X \~ALTERA_DCLK~~padout\ $end
$var wire 1 Y \~ALTERA_DATA0~~ibuf_o\ $end
$var wire 1 Z \~ALTERA_DATA0~~padout\ $end
$var wire 1 [ \~ALTERA_nCEO~~padout\ $end
$var wire 1 \ \~ALTERA_DCLK~~obuf_o\ $end
$var wire 1 ] \~ALTERA_nCEO~~obuf_o\ $end
$var wire 1 ^ \MAIN_CLK~input_o\ $end
$var wire 1 _ \inst|altpll_component|auto_generated|wire_pll1_fbout\ $end
$var wire 1 ` \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_outclk\ $end
$var wire 1 a \inst8|r_phase~0_combout\ $end
$var wire 1 b \inst8|r_phase~q\ $end
$var wire 1 c \KEY1~input_o\ $end
$var wire 1 d \inst8|o_MNC_OUT~0_combout\ $end
$var wire 1 e \ETH0_RX_P~input_o\ $end
$var wire 1 f \ETH0_RX_N~input_o\ $end
$var wire 1 g \inst4|O~combout\ $end
$var wire 1 h \inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl_e_TEST_CLK_20M_outclk\ $end
$var wire 1 i \inst|altpll_component|auto_generated|wire_pll1_locked\ $end
$var wire 1 j \inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl_outclk\ $end
$var wire 1 k \inst|altpll_component|auto_generated|wire_pll1_clk\ [4] $end
$var wire 1 l \inst|altpll_component|auto_generated|wire_pll1_clk\ [3] $end
$var wire 1 m \inst|altpll_component|auto_generated|wire_pll1_clk\ [2] $end
$var wire 1 n \inst|altpll_component|auto_generated|wire_pll1_clk\ [1] $end
$var wire 1 o \inst|altpll_component|auto_generated|wire_pll1_clk\ [0] $end
$var wire 1 p \inst8|ALT_INV_o_MNC_OUT~0_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
0#
1$
0%
0&
0'
0(
x)
x*
0+
0,
1-
x.
1/
10
11
12
13
14
05
06
07
18
09
0:
0;
x<
0=
x>
0?
0S
xT
xU
xV
xW
xX
xY
xZ
x[
x\
x]
0^
x_
x`
1a
0b
0c
0d
0e
0f
0g
xh
0i
xj
1p
xB
xC
xD
xE
xF
0@
0A
1G
1H
1I
xJ
1K
1L
1M
xN
1O
1P
1Q
xR
xk
xl
xm
xn
xo
$end
#834
1_
#10000
1%
1'
16
17
1^
1c
1A
1d
0p
15
08
1#
0$
#10834
0_
#20000
0'
07
0^
0A
#20834
1_
#30000
1'
17
1^
1A
#30834
0_
#40000
0'
1"
07
1:
1e
0^
0A
1g
19
1&
#40834
1_
#50000
1'
17
1^
1A
#50834
0_
#60000
0'
07
0^
0A
#60834
1_
#70000
1'
17
1^
1A
#75417
0_
#80000
0'
07
0^
0A
#90000
1'
0"
17
0:
1_
1i
0B
0C
0D
0E
0F
0e
1^
0k
0l
0m
0n
0o
1A
0R
0N
0J
0g
1=
0`
0h
0j
1+
09
0&
0>
0<
0)
0*
#100000
0'
07
0_
0^
0A
#110000
1'
0%
17
06
1_
1B
1C
1D
1E
1F
0c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
0d
1p
1`
1h
1j
05
1b
18
0#
0a
1d
1$
1>
1<
0p
1)
1*
15
08
1#
0$
#120000
0'
07
0_
0^
0A
#130000
1'
17
1_
1^
1A
#135000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#140000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#150000
1'
17
1_
1^
1A
#160000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
0d
0>
1<
1p
0)
1*
05
18
0#
1$
#170000
1'
17
1_
1^
1A
#180000
0'
07
0_
0^
0A
#185000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#190000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#200000
0'
07
0_
0^
0A
#210000
1'
1%
17
16
1_
1B
1C
1D
1E
1F
1c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
1d
0p
1`
1h
1j
15
1b
08
1#
0a
0d
0$
1>
1<
1p
1)
1*
05
18
0#
1$
#220000
0'
07
0_
0^
0A
#230000
1'
17
1_
1^
1A
#235000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#240000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#250000
1'
17
1_
1^
1A
#260000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
1d
0>
1<
0p
0)
1*
15
08
1#
0$
#270000
1'
17
1_
1^
1A
#280000
0'
07
0_
0^
0A
#285000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#290000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#300000
0'
07
0_
0^
0A
#310000
1'
0%
17
06
1_
1B
1C
1D
1E
1F
0c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
0d
1p
1`
1h
1j
05
1b
18
0#
0a
1d
1$
1>
1<
0p
1)
1*
15
08
1#
0$
#320000
0'
07
0_
0^
0A
#330000
1'
17
1_
1^
1A
#335000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#340000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#350000
1'
17
1_
1^
1A
#360000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
0d
0>
1<
1p
0)
1*
05
18
0#
1$
#370000
1'
17
1_
1^
1A
#380000
0'
07
0_
0^
0A
#385000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#390000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#400000
0'
07
0_
0^
0A
#410000
1'
1%
17
16
1_
1B
1C
1D
1E
1F
1c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
1d
0p
1`
1h
1j
15
1b
08
1#
0a
0d
0$
1>
1<
1p
1)
1*
05
18
0#
1$
#420000
0'
07
0_
0^
0A
#430000
1'
17
1_
1^
1A
#435000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#440000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#450000
1'
17
1_
1^
1A
#460000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
1d
0>
1<
0p
0)
1*
15
08
1#
0$
#470000
1'
17
1_
1^
1A
#480000
0'
07
0_
0^
0A
#485000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#490000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#500000
0'
07
0_
0^
0A
#510000
1'
0%
17
06
1_
1B
1C
1D
1E
1F
0c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
0d
1p
1`
1h
1j
05
1b
18
0#
0a
1d
1$
1>
1<
0p
1)
1*
15
08
1#
0$
#520000
0'
07
0_
0^
0A
#530000
1'
17
1_
1^
1A
#535000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#540000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#550000
1'
17
1_
1^
1A
#560000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
0d
0>
1<
1p
0)
1*
05
18
0#
1$
#570000
1'
17
1_
1^
1A
#580000
0'
07
0_
0^
0A
#585000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#590000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#600000
0'
07
0_
0^
0A
#610000
1'
1%
17
16
1_
1B
1C
1D
1E
1F
1c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
1d
0p
1`
1h
1j
15
1b
08
1#
0a
0d
0$
1>
1<
1p
1)
1*
05
18
0#
1$
#620000
0'
07
0_
0^
0A
#630000
1'
17
1_
1^
1A
#635000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#640000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#650000
1'
17
1_
1^
1A
#660000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
1d
0>
1<
0p
0)
1*
15
08
1#
0$
#670000
1'
17
1_
1^
1A
#680000
0'
07
0_
0^
0A
#685000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#690000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#700000
0'
07
0_
0^
0A
#710000
1'
0%
17
06
1_
1B
1C
1D
1E
1F
0c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
0d
1p
1`
1h
1j
05
1b
18
0#
0a
1d
1$
1>
1<
0p
1)
1*
15
08
1#
0$
#720000
0'
07
0_
0^
0A
#730000
1'
17
1_
1^
1A
#735000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#740000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#750000
1'
17
1_
1^
1A
#760000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
0d
0>
1<
1p
0)
1*
05
18
0#
1$
#770000
1'
17
1_
1^
1A
#780000
0'
07
0_
0^
0A
#785000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#790000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#800000
0'
07
0_
0^
0A
#810000
1'
1%
17
16
1_
1B
1C
1D
1E
1F
1c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
1d
0p
1`
1h
1j
15
1b
08
1#
0a
0d
0$
1>
1<
1p
1)
1*
05
18
0#
1$
#820000
0'
07
0_
0^
0A
#830000
1'
17
1_
1^
1A
#835000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#840000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#850000
1'
17
1_
1^
1A
#860000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
1d
0>
1<
0p
0)
1*
15
08
1#
0$
#870000
1'
17
1_
1^
1A
#880000
0'
07
0_
0^
0A
#885000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#890000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#900000
0'
07
0_
0^
0A
#910000
1'
0%
17
06
1_
1B
1C
1D
1E
1F
0c
1^
1k
1l
1m
1n
1o
1A
1R
1N
1J
0d
1p
1`
1h
1j
05
1b
18
0#
0a
1d
1$
1>
1<
0p
1)
1*
15
08
1#
0$
#920000
0'
07
0_
0^
0A
#930000
1'
17
1_
1^
1A
#935000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#940000
0'
1"
07
1:
0_
1e
0^
0A
1g
19
1&
#950000
1'
17
1_
1^
1A
#960000
0'
07
0_
1B
1C
1D
0E
1F
0^
1k
1l
1m
0n
1o
0A
0R
1N
1J
1`
1h
0j
0b
1a
0d
0>
1<
1p
0)
1*
05
18
0#
1$
#970000
1'
17
1_
1^
1A
#980000
0'
07
0_
0^
0A
#985000
0B
0C
0D
0F
0k
0l
0m
0o
0N
0J
0`
0h
0<
0*
#990000
1'
0"
17
0:
1_
0e
1^
1A
0g
09
0&
#1000000
0_
#1010000
1_
1B
1C
1D
1E
1F
1k
1l
1m
1n
1o
1R
1N
1J
1`
1h
1j
1b
0a
1d
1>
1<
0p
1)
1*
15
08
1#
0$
#1020000
0_
#1030000
1_
0i
xB
xC
xD
xE
xF
xk
xl
xm
xn
xo
0_
xR
xN
xJ
0=
x`
xh
xj
0+
x>
x<
x)
x*
#1000000
