# verilog_logic_design
数字逻辑设计课程的实验内容
