

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Sun Jul 14 20:54:33 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       OPT9
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  3422|  3422|  3422|  3422|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |                     |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop  |  3420|  3420|        46|          5|          1|   676|    yes   |
        +---------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    776|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     57|    4264|   8834|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|   1604|    -|
|Register         |        0|      -|    6680|   1440|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     58|   10944|  12654|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     26|      10|     23|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32nbkb_U1   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U2   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U3   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U4   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U5   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U6   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U7   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U8   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U9   |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U10  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U11  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32nbkb_U12  |cnn_fadd_32ns_32nbkb  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32ndEe_U24  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fcmp_32ns_32ndEe_U25  |cnn_fcmp_32ns_32ndEe  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ncud_U13  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U14  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U15  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U16  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U17  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U18  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U19  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U20  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U21  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U22  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ncud_U23  |cnn_fmul_32ns_32ncud  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     57| 4264| 8834|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_6neOg_U26  |cnn_mac_muladd_6neOg  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln23_10_fu_848_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_11_fu_857_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_1_fu_782_p2      |     +    |      0|  0|  15|           2|           5|
    |add_ln23_2_fu_685_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_3_fu_772_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_4_fu_829_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_6_fu_706_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_7_fu_834_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_8_fu_843_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_9_fu_791_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_fu_717_p2        |     +    |      0|  0|  15|           2|           5|
    |add_ln30_2_fu_1022_p2     |     +    |      0|  0|  17|           2|          13|
    |add_ln30_3_fu_1032_p2     |     +    |      0|  0|  17|           2|          13|
    |add_ln30_4_fu_1140_p2     |     +    |      0|  0|  17|           3|          13|
    |add_ln30_5_fu_1150_p2     |     +    |      0|  0|  17|           3|          13|
    |add_ln30_fu_766_p2        |     +    |      0|  0|  15|           5|           5|
    |add_ln8_fu_623_p2         |     +    |      0|  0|  14|          10|           1|
    |c_fu_696_p2               |     +    |      0|  0|  15|           1|           5|
    |r_fu_611_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_1_fu_753_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_2_fu_823_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_fu_675_p2        |     -    |      0|  0|  13|          11|          11|
    |sub_ln30_fu_898_p2        |     -    |      0|  0|  17|          13|          13|
    |and_ln29_10_fu_1195_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_11_fu_1244_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_7_fu_1007_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_8_fu_1077_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_9_fu_1126_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_956_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_629_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln29_15_fu_944_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_16_fu_989_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_17_fu_995_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_18_fu_1059_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_19_fu_1065_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_20_fu_1108_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_21_fu_1114_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_22_fu_1177_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_23_fu_1183_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_24_fu_1226_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_25_fu_1232_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_938_p2       |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_617_p2        |   icmp   |      0|  0|  13|          10|          10|
    |or_ln29_10_fu_1189_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_11_fu_1238_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_7_fu_1001_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_8_fu_1071_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_9_fu_1120_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_950_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln30_fu_909_p2         |    or    |      0|  0|  13|          13|           1|
    |select_ln29_1_fu_1013_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1083_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_3_fu_1132_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_4_fu_1201_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_5_fu_1250_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_fu_962_p3     |  select  |      0|  0|  32|           1|          32|
    |select_ln30_1_fu_643_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_2_fu_723_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_3_fu_759_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln30_fu_635_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 776|         417|         471|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter9                  |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_369_p4             |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten_phi_fu_346_p4  |   9|          2|   10|         20|
    |ap_phi_mux_r_0_phi_fu_357_p4             |   9|          2|    5|         10|
    |c_0_reg_365                              |   9|          2|    5|         10|
    |conv_1_out_address0                      |  21|          4|   12|         48|
    |conv_1_out_address1                      |  21|          4|   12|         48|
    |conv_1_out_d0                            |  21|          4|   32|        128|
    |conv_1_out_d1                            |  21|          4|   32|        128|
    |grp_fu_376_p0                            |  33|          6|   32|        192|
    |grp_fu_376_p1                            |  33|          6|   32|        192|
    |grp_fu_381_p0                            |  33|          6|   32|        192|
    |grp_fu_381_p1                            |  33|          6|   32|        192|
    |grp_fu_386_p0                            |  33|          6|   32|        192|
    |grp_fu_386_p1                            |  33|          6|   32|        192|
    |grp_fu_391_p0                            |  33|          6|   32|        192|
    |grp_fu_391_p1                            |  33|          6|   32|        192|
    |grp_fu_396_p0                            |  33|          6|   32|        192|
    |grp_fu_396_p1                            |  33|          6|   32|        192|
    |grp_fu_401_p0                            |  33|          6|   32|        192|
    |grp_fu_401_p1                            |  33|          6|   32|        192|
    |grp_fu_406_p0                            |  33|          6|   32|        192|
    |grp_fu_406_p1                            |  33|          6|   32|        192|
    |grp_fu_410_p0                            |  33|          6|   32|        192|
    |grp_fu_410_p1                            |  33|          6|   32|        192|
    |grp_fu_414_p0                            |  33|          6|   32|        192|
    |grp_fu_414_p1                            |  33|          6|   32|        192|
    |grp_fu_418_p0                            |  33|          6|   32|        192|
    |grp_fu_418_p1                            |  33|          6|   32|        192|
    |grp_fu_422_p0                            |  33|          6|   32|        192|
    |grp_fu_422_p1                            |  33|          6|   32|        192|
    |grp_fu_426_p0                            |  33|          6|   32|        192|
    |grp_fu_426_p1                            |  33|          6|   32|        192|
    |grp_fu_436_p1                            |  33|          6|   32|        192|
    |grp_fu_442_p0                            |  15|          3|   32|         96|
    |grp_fu_442_p1                            |  33|          6|   32|        192|
    |grp_fu_448_p0                            |  15|          3|   32|         96|
    |grp_fu_448_p1                            |  33|          6|   32|        192|
    |grp_fu_454_p0                            |  15|          3|   32|         96|
    |grp_fu_454_p1                            |  33|          6|   32|        192|
    |grp_fu_460_p0                            |  15|          3|   32|         96|
    |grp_fu_460_p1                            |  33|          6|   32|        192|
    |grp_fu_466_p0                            |  21|          4|   32|        128|
    |grp_fu_466_p1                            |  33|          6|   32|        192|
    |grp_fu_472_p0                            |  15|          3|   32|         96|
    |grp_fu_472_p1                            |  33|          6|   32|        192|
    |grp_fu_478_p0                            |  27|          5|   32|        160|
    |grp_fu_478_p1                            |  33|          6|   32|        192|
    |grp_fu_484_p0                            |  15|          3|   32|         96|
    |grp_fu_484_p1                            |  33|          6|   32|        192|
    |grp_fu_490_p0                            |  27|          5|   32|        160|
    |grp_fu_490_p1                            |  33|          6|   32|        192|
    |grp_fu_496_p1                            |  27|          5|   32|        160|
    |grp_fu_550_p0                            |  21|          4|   32|        128|
    |grp_fu_556_p0                            |  21|          4|   32|        128|
    |indvar_flatten_reg_342                   |   9|          2|   10|         20|
    |input_r_address0                         |  33|          6|   10|         60|
    |input_r_address1                         |  27|          5|   10|         50|
    |r_0_reg_353                              |   9|          2|    5|         10|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    |1604|        298| 1622|       8520|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |add_ln23_11_reg_1390     |  11|   0|   11|          0|
    |add_ln23_4_reg_1360      |  11|   0|   11|          0|
    |add_ln23_8_reg_1375      |  11|   0|   11|          0|
    |add_ln30_reg_1338        |   5|   0|    5|          0|
    |add_ln8_reg_1277         |  10|   0|   10|          0|
    |ap_CS_fsm                |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9  |   1|   0|    1|          0|
    |c_0_reg_365              |   5|   0|    5|          0|
    |c_reg_1316               |   5|   0|    5|          0|
    |icmp_ln11_reg_1282       |   1|   0|    1|          0|
    |icmp_ln8_reg_1273        |   1|   0|    1|          0|
    |indvar_flatten_reg_342   |  10|   0|   10|          0|
    |r_0_reg_353              |   5|   0|    5|          0|
    |r_reg_1268               |   5|   0|    5|          0|
    |reg_577                  |  32|   0|   32|          0|
    |reg_586                  |  32|   0|   32|          0|
    |reg_599                  |  32|   0|   32|          0|
    |reg_605                  |  32|   0|   32|          0|
    |select_ln30_1_reg_1294   |   5|   0|    5|          0|
    |select_ln30_reg_1288     |   5|   0|    5|          0|
    |sub_ln23_1_reg_1332      |   9|   0|   11|          2|
    |sub_ln23_reg_1300        |   9|   0|   11|          2|
    |sub_ln30_reg_1958        |  12|   0|   13|          1|
    |tmp_0_0_1_reg_1380       |  32|   0|   32|          0|
    |tmp_0_0_2_reg_1450       |  32|   0|   32|          0|
    |tmp_0_1_1_reg_1510       |  32|   0|   32|          0|
    |tmp_0_1_2_reg_1515       |  32|   0|   32|          0|
    |tmp_0_1_reg_1455         |  32|   0|   32|          0|
    |tmp_0_2_1_reg_1570       |  32|   0|   32|          0|
    |tmp_0_2_2_reg_1625       |  32|   0|   32|          0|
    |tmp_0_2_reg_1565         |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1400       |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1460       |  32|   0|   32|          0|
    |tmp_1_16_reg_1395        |  32|   0|   32|          0|
    |tmp_1_1_1_reg_1520       |  32|   0|   32|          0|
    |tmp_1_1_2_reg_1525       |  32|   0|   32|          0|
    |tmp_1_1_reg_1465         |  32|   0|   32|          0|
    |tmp_1_2_1_reg_1580       |  32|   0|   32|          0|
    |tmp_1_2_2_reg_1635       |  32|   0|   32|          0|
    |tmp_1_2_reg_1575         |  32|   0|   32|          0|
    |tmp_1_reg_1365           |  32|   0|   32|          0|
    |tmp_2_0_1_reg_1410       |  32|   0|   32|          0|
    |tmp_2_0_2_reg_1470       |  32|   0|   32|          0|
    |tmp_2_1_1_reg_1530       |  32|   0|   32|          0|
    |tmp_2_1_2_reg_1535       |  32|   0|   32|          0|
    |tmp_2_1_reg_1475         |  32|   0|   32|          0|
    |tmp_2_2_1_reg_1645       |  32|   0|   32|          0|
    |tmp_2_2_2_reg_1650       |  32|   0|   32|          0|
    |tmp_2_2_reg_1585         |  32|   0|   32|          0|
    |tmp_2_reg_1405           |  32|   0|   32|          0|
    |tmp_3_0_1_reg_1420       |  32|   0|   32|          0|
    |tmp_3_0_2_reg_1480       |  32|   0|   32|          0|
    |tmp_3_1_1_reg_1540       |  32|   0|   32|          0|
    |tmp_3_1_2_reg_1590       |  32|   0|   32|          0|
    |tmp_3_1_reg_1485         |  32|   0|   32|          0|
    |tmp_3_2_1_reg_1660       |  32|   0|   32|          0|
    |tmp_3_2_2_reg_1665       |  32|   0|   32|          0|
    |tmp_3_2_reg_1595         |  32|   0|   32|          0|
    |tmp_3_reg_1415           |  32|   0|   32|          0|
    |tmp_4_0_1_reg_1430       |  32|   0|   32|          0|
    |tmp_4_0_2_reg_1490       |  32|   0|   32|          0|
    |tmp_4_1_1_reg_1550       |  32|   0|   32|          0|
    |tmp_4_1_2_reg_1600       |  32|   0|   32|          0|
    |tmp_4_1_reg_1545         |  32|   0|   32|          0|
    |tmp_4_2_1_reg_1675       |  32|   0|   32|          0|
    |tmp_4_2_2_reg_1680       |  32|   0|   32|          0|
    |tmp_4_2_reg_1605         |  32|   0|   32|          0|
    |tmp_4_reg_1425           |  32|   0|   32|          0|
    |tmp_5_0_1_reg_1495       |  32|   0|   32|          0|
    |tmp_5_0_2_reg_1500       |  32|   0|   32|          0|
    |tmp_5_1_1_reg_1560       |  32|   0|   32|          0|
    |tmp_5_1_2_reg_1610       |  32|   0|   32|          0|
    |tmp_5_1_reg_1555         |  32|   0|   32|          0|
    |tmp_5_2_1_reg_1690       |  32|   0|   32|          0|
    |tmp_5_2_2_reg_1695       |  32|   0|   32|          0|
    |tmp_5_2_reg_1615         |  32|   0|   32|          0|
    |tmp_5_reg_1435           |  32|   0|   32|          0|
    |w_sum_1_reg_1620         |  32|   0|   32|          0|
    |w_sum_2_reg_1930         |  32|   0|   32|          0|
    |w_sum_3_reg_1937         |  32|   0|   32|          0|
    |w_sum_4_0_0_1_reg_1700   |  32|   0|   32|          0|
    |w_sum_4_0_0_2_reg_1730   |  32|   0|   32|          0|
    |w_sum_4_0_1_1_reg_1790   |  32|   0|   32|          0|
    |w_sum_4_0_1_2_reg_1820   |  32|   0|   32|          0|
    |w_sum_4_0_1_reg_1760     |  32|   0|   32|          0|
    |w_sum_4_0_2_1_reg_1880   |  32|   0|   32|          0|
    |w_sum_4_0_2_reg_1850     |  32|   0|   32|          0|
    |w_sum_4_1_0_1_reg_1705   |  32|   0|   32|          0|
    |w_sum_4_1_0_2_reg_1735   |  32|   0|   32|          0|
    |w_sum_4_1_1_1_reg_1795   |  32|   0|   32|          0|
    |w_sum_4_1_1_2_reg_1825   |  32|   0|   32|          0|
    |w_sum_4_1_1_reg_1765     |  32|   0|   32|          0|
    |w_sum_4_1_2_1_reg_1885   |  32|   0|   32|          0|
    |w_sum_4_1_2_reg_1855     |  32|   0|   32|          0|
    |w_sum_4_1_reg_1630       |  32|   0|   32|          0|
    |w_sum_4_2_0_1_reg_1710   |  32|   0|   32|          0|
    |w_sum_4_2_0_2_reg_1740   |  32|   0|   32|          0|
    |w_sum_4_2_1_1_reg_1800   |  32|   0|   32|          0|
    |w_sum_4_2_1_2_reg_1830   |  32|   0|   32|          0|
    |w_sum_4_2_1_reg_1770     |  32|   0|   32|          0|
    |w_sum_4_2_2_1_reg_1890   |  32|   0|   32|          0|
    |w_sum_4_2_2_2_reg_1910   |  32|   0|   32|          0|
    |w_sum_4_2_2_reg_1860     |  32|   0|   32|          0|
    |w_sum_4_2_reg_1640       |  32|   0|   32|          0|
    |w_sum_4_3_0_1_reg_1715   |  32|   0|   32|          0|
    |w_sum_4_3_0_2_reg_1745   |  32|   0|   32|          0|
    |w_sum_4_3_1_1_reg_1805   |  32|   0|   32|          0|
    |w_sum_4_3_1_2_reg_1835   |  32|   0|   32|          0|
    |w_sum_4_3_1_reg_1775     |  32|   0|   32|          0|
    |w_sum_4_3_2_1_reg_1895   |  32|   0|   32|          0|
    |w_sum_4_3_2_2_reg_1915   |  32|   0|   32|          0|
    |w_sum_4_3_2_reg_1865     |  32|   0|   32|          0|
    |w_sum_4_3_reg_1655       |  32|   0|   32|          0|
    |w_sum_4_4_0_1_reg_1720   |  32|   0|   32|          0|
    |w_sum_4_4_0_2_reg_1750   |  32|   0|   32|          0|
    |w_sum_4_4_1_1_reg_1810   |  32|   0|   32|          0|
    |w_sum_4_4_1_2_reg_1840   |  32|   0|   32|          0|
    |w_sum_4_4_1_reg_1780     |  32|   0|   32|          0|
    |w_sum_4_4_2_1_reg_1900   |  32|   0|   32|          0|
    |w_sum_4_4_2_2_reg_1920   |  32|   0|   32|          0|
    |w_sum_4_4_2_reg_1870     |  32|   0|   32|          0|
    |w_sum_4_4_reg_1670       |  32|   0|   32|          0|
    |w_sum_4_5_0_1_reg_1725   |  32|   0|   32|          0|
    |w_sum_4_5_0_2_reg_1755   |  32|   0|   32|          0|
    |w_sum_4_5_1_1_reg_1815   |  32|   0|   32|          0|
    |w_sum_4_5_1_2_reg_1845   |  32|   0|   32|          0|
    |w_sum_4_5_1_reg_1785     |  32|   0|   32|          0|
    |w_sum_4_5_2_1_reg_1905   |  32|   0|   32|          0|
    |w_sum_4_5_2_2_reg_1925   |  32|   0|   32|          0|
    |w_sum_4_5_2_reg_1875     |  32|   0|   32|          0|
    |w_sum_4_5_reg_1685       |  32|   0|   32|          0|
    |w_sum_5_reg_1951         |  32|   0|   32|          0|
    |w_sum_6_reg_1944         |  32|   0|   32|          0|
    |zext_ln23_11_reg_1349    |   5|   0|   11|          6|
    |zext_ln23_8_reg_1321     |   5|   0|   11|          6|
    |zext_ln30_1_reg_1305     |   5|   0|   11|          6|
    |icmp_ln8_reg_1273        |  64|  32|    1|          0|
    |select_ln30_1_reg_1294   |  64|  32|    5|          0|
    |select_ln30_reg_1288     |  64|  32|    5|          0|
    |tmp_0_0_2_reg_1450       |  64|  32|   32|          0|
    |tmp_0_1_1_reg_1510       |  64|  32|   32|          0|
    |tmp_0_1_2_reg_1515       |  64|  32|   32|          0|
    |tmp_0_1_reg_1455         |  64|  32|   32|          0|
    |tmp_0_2_1_reg_1570       |  64|  32|   32|          0|
    |tmp_0_2_2_reg_1625       |  64|  32|   32|          0|
    |tmp_0_2_reg_1565         |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1460       |  64|  32|   32|          0|
    |tmp_1_1_1_reg_1520       |  64|  32|   32|          0|
    |tmp_1_1_2_reg_1525       |  64|  32|   32|          0|
    |tmp_1_1_reg_1465         |  64|  32|   32|          0|
    |tmp_1_2_1_reg_1580       |  64|  32|   32|          0|
    |tmp_1_2_2_reg_1635       |  64|  32|   32|          0|
    |tmp_1_2_reg_1575         |  64|  32|   32|          0|
    |tmp_2_0_2_reg_1470       |  64|  32|   32|          0|
    |tmp_2_1_1_reg_1530       |  64|  32|   32|          0|
    |tmp_2_1_2_reg_1535       |  64|  32|   32|          0|
    |tmp_2_1_reg_1475         |  64|  32|   32|          0|
    |tmp_2_2_1_reg_1645       |  64|  32|   32|          0|
    |tmp_2_2_2_reg_1650       |  64|  32|   32|          0|
    |tmp_2_2_reg_1585         |  64|  32|   32|          0|
    |tmp_3_0_2_reg_1480       |  64|  32|   32|          0|
    |tmp_3_1_1_reg_1540       |  64|  32|   32|          0|
    |tmp_3_1_2_reg_1590       |  64|  32|   32|          0|
    |tmp_3_1_reg_1485         |  64|  32|   32|          0|
    |tmp_3_2_1_reg_1660       |  64|  32|   32|          0|
    |tmp_3_2_2_reg_1665       |  64|  32|   32|          0|
    |tmp_3_2_reg_1595         |  64|  32|   32|          0|
    |tmp_4_0_2_reg_1490       |  64|  32|   32|          0|
    |tmp_4_1_1_reg_1550       |  64|  32|   32|          0|
    |tmp_4_1_2_reg_1600       |  64|  32|   32|          0|
    |tmp_4_1_reg_1545         |  64|  32|   32|          0|
    |tmp_4_2_1_reg_1675       |  64|  32|   32|          0|
    |tmp_4_2_2_reg_1680       |  64|  32|   32|          0|
    |tmp_4_2_reg_1605         |  64|  32|   32|          0|
    |tmp_5_0_2_reg_1500       |  64|  32|   32|          0|
    |tmp_5_1_1_reg_1560       |  64|  32|   32|          0|
    |tmp_5_1_2_reg_1610       |  64|  32|   32|          0|
    |tmp_5_1_reg_1555         |  64|  32|   32|          0|
    |tmp_5_2_1_reg_1690       |  64|  32|   32|          0|
    |tmp_5_2_2_reg_1695       |  64|  32|   32|          0|
    |tmp_5_2_reg_1615         |  64|  32|   32|          0|
    +-------------------------+----+----+-----+-----------+
    |Total                    |6680|1440| 5178|         23|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready             | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_r_address0     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0           |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1           |  in |   32|  ap_memory |    input_r   |     array    |
|conv_1_out_address0  | out |   12|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_ce0       | out |    1|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_we0       | out |    1|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_d0        | out |   32|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_address1  | out |   12|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_ce1       | out |    1|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_we1       | out |    1|  ap_memory |  conv_1_out  |     array    |
|conv_1_out_d1        | out |   32|  ap_memory |  conv_1_out  |     array    |
+---------------------+-----+-----+------------+--------------+--------------+

