Fitter report for 1module
Thu Mar 07 11:34:16 2019
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 07 11:34:16 2019           ;
; Quartus Prime Version              ; 16.1.2 Build 203 01/18/2017 SJ Standard Edition ;
; Revision Name                      ; 1module                                         ;
; Top-level Entity Name              ; schem_toplevel                                  ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE115F29C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 19,221 / 114,480 ( 17 % )                       ;
;     Total combinational functions  ; 14,959 / 114,480 ( 13 % )                       ;
;     Dedicated logic registers      ; 15,433 / 114,480 ( 13 % )                       ;
; Total registers                    ; 15433                                           ;
; Total pins                         ; 12 / 529 ( 2 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,091,513 / 3,981,312 ( 53 % )                  ;
; Embedded Multiplier 9-bit elements ; 60 / 532 ( 11 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processor 3            ;   2.9%      ;
;     Processor 4            ;   2.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                        ;
+--------------------------+----------------+--------------+----------------------------------------+---------------+------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                             ; Ignored Value ; Ignored Source         ;
+--------------------------+----------------+--------------+----------------------------------------+---------------+------------------------+
; PLL Bandwidth Preset     ; schem_toplevel ;              ; *pll1_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; PLL/pll1/pll1_0002.qip ;
; PLL Compensation Mode    ; schem_toplevel ;              ; *pll1_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; PLL/pll1/pll1_0002.qip ;
; PLL Automatic Self-Reset ; schem_toplevel ;              ; *pll1_0002*|altera_pll:altera_pll_i*|* ; OFF           ; PLL/pll1/pll1_0002.qip ;
; I/O Standard             ; schem_toplevel ;              ; clk_MAIN(n)                            ; LVDS          ; QSF Assignment         ;
+--------------------------+----------------+--------------+----------------------------------------+---------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 31507 ) ; 0.00 % ( 0 / 31507 )       ; 0.00 % ( 0 / 31507 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 31507 ) ; 0.00 % ( 0 / 31507 )       ; 0.00 % ( 0 / 31507 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 25860 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 706 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 4928 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 19,221 / 114,480 ( 17 % )      ;
;     -- Combinational with no register       ; 3788                           ;
;     -- Register only                        ; 4262                           ;
;     -- Combinational with a register        ; 11171                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 4217                           ;
;     -- 3 input functions                    ; 7235                           ;
;     -- <=2 input functions                  ; 3507                           ;
;     -- Register only                        ; 4262                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 9032                           ;
;     -- arithmetic mode                      ; 5927                           ;
;                                             ;                                ;
; Total registers*                            ; 15,433 / 117,053 ( 13 % )      ;
;     -- Dedicated logic registers            ; 15,433 / 114,480 ( 13 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,689 / 7,155 ( 24 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 12 / 529 ( 2 % )               ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; M9Ks                                        ; 298 / 432 ( 69 % )             ;
; Total block memory bits                     ; 2,091,513 / 3,981,312 ( 53 % ) ;
; Total block memory implementation bits      ; 2,746,368 / 3,981,312 ( 69 % ) ;
; Embedded Multiplier 9-bit elements          ; 60 / 532 ( 11 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 7                              ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 8.2% / 8.0% / 8.4%             ;
; Peak interconnect usage (total/H/V)         ; 35.3% / 35.1% / 35.5%          ;
; Maximum fan-out                             ; 11502                          ;
; Highest non-global fan-out                  ; 2723                           ;
; Total fan-out                               ; 97211                          ;
; Average fan-out                             ; 2.86                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                      ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ; Low                            ;
;                                             ;                         ;                        ;                                ;                                ;
; Total logic elements                        ; 15109 / 114480 ( 13 % ) ; 466 / 114480 ( < 1 % ) ; 3646 / 114480 ( 3 % )          ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 3380                    ; 204                    ; 204                            ; 0                              ;
;     -- Register only                        ; 1826                    ; 23                     ; 2413                           ; 0                              ;
;     -- Combinational with a register        ; 9903                    ; 239                    ; 1029                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 3311                    ; 189                    ; 717                            ; 0                              ;
;     -- 3 input functions                    ; 6658                    ; 204                    ; 373                            ; 0                              ;
;     -- <=2 input functions                  ; 3314                    ; 50                     ; 143                            ; 0                              ;
;     -- Register only                        ; 1826                    ; 23                     ; 2413                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;                                ;
;     -- normal mode                          ; 7460                    ; 433                    ; 1139                           ; 0                              ;
;     -- arithmetic mode                      ; 5823                    ; 10                     ; 94                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total registers                             ; 11729                   ; 262                    ; 3442                           ; 0                              ;
;     -- Dedicated logic registers            ; 11729 / 114480 ( 10 % ) ; 262 / 114480 ( < 1 % ) ; 3442 / 114480 ( 3 % )          ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 1207 / 7155 ( 17 % )    ; 34 / 7155 ( < 1 % )    ; 518 / 7155 ( 7 % )             ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 12                      ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 60 / 532 ( 11 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 10745                   ; 0                      ; 2080768                        ; 0                              ;
; Total RAM block bits                        ; 405504                  ; 0                      ; 2340864                        ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 44 / 432 ( 10 % )       ; 0 / 432 ( 0 % )        ; 254 / 432 ( 58 % )             ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )         ; 1 / 24 ( 4 % )         ; 1 / 24 ( 4 % )                 ; 2 / 24 ( 8 % )                 ;
;                                             ;                         ;                        ;                                ;                                ;
; Connections                                 ;                         ;                        ;                                ;                                ;
;     -- Input Connections                    ; 15043                   ; 413                    ; 4893                           ; 1                              ;
;     -- Registered Input Connections         ; 14536                   ; 273                    ; 3673                           ; 0                              ;
;     -- Output Connections                   ; 5226                    ; 863                    ; 35                             ; 14226                          ;
;     -- Registered Output Connections        ; 495                     ; 845                    ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;                                ;
;     -- Total Connections                    ; 78081                   ; 3347                   ; 23447                          ; 14235                          ;
;     -- Registered Connections               ; 43837                   ; 2139                   ; 16076                          ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; External Connections                        ;                         ;                        ;                                ;                                ;
;     -- Top                                  ; 720                     ; 857                    ; 4465                           ; 14227                          ;
;     -- sld_hub:auto_hub                     ; 857                     ; 20                     ; 399                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 4465                    ; 399                    ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 14227                   ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;                                ;
;     -- Input Ports                          ; 169                     ; 342                    ; 831                            ; 1                              ;
;     -- Output Ports                         ; 344                     ; 359                    ; 523                            ; 3                              ;
;     -- Bidir Ports                          ; 0                       ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                       ; 3                      ; 202                            ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 263                    ; 509                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 63                     ; 46                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 46                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 232                    ; 257                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 237                    ; 271                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 209                    ; 511                            ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Current_Data ; H3    ; 1        ; 0            ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SAFETY_DATA  ; AC15  ; 4        ; 60           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; Vc_Data      ; D13   ; 8        ; 54           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clk_MAIN     ; Y27   ; 5        ; 115          ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; clk_MAIN(n)  ; Y28   ; 5        ; 115          ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK_BUCK ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIR      ; M4    ; 1        ; 0            ; 52           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIR_CLK2 ; D9    ; 8        ; 23           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OE       ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OE_CLK2  ; D8    ; 8        ; 16           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; swLOW    ; J7    ; 1        ; 0            ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; swUP     ; J6    ; 1        ; 0            ; 50           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7          ; Use as regular IO        ; CLK_BUCK                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8          ; Use as regular IO        ; DIR_CLK2                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 9 / 56 ( 16 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 1 / 71 ( 1 % )  ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 71 ( 6 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; SAFETY_DATA                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; CLK_BUCK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; OE_CLK2                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; DIR_CLK2                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; Vc_Data                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; Current_Data                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; swUP                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; swLOW                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; OE                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DIR                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; clk_MAIN                                                  ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; clk_MAIN(n)                                               ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                 ;
+-------------------------------+-----------------------------------------------------------------------------+
; Name                          ; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------+
; SDC pin name                  ; inst12|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                      ;
; Compensate clock              ; clock0                                                                      ;
; Compensated input/output pins ; --                                                                          ;
; Switchover type               ; --                                                                          ;
; Input frequency 0             ; 100.0 MHz                                                                   ;
; Input frequency 1             ; --                                                                          ;
; Nominal PFD frequency         ; 100.0 MHz                                                                   ;
; Nominal VCO frequency         ; 600.0 MHz                                                                   ;
; VCO post scale K counter      ; 2                                                                           ;
; VCO frequency control         ; Auto                                                                        ;
; VCO phase shift step          ; 208 ps                                                                      ;
; VCO multiply                  ; --                                                                          ;
; VCO divide                    ; --                                                                          ;
; Freq min lock                 ; 50.01 MHz                                                                   ;
; Freq max lock                 ; 108.37 MHz                                                                  ;
; M VCO Tap                     ; 0                                                                           ;
; M Initial                     ; 1                                                                           ;
; M value                       ; 6                                                                           ;
; N value                       ; 1                                                                           ;
; Charge pump current           ; setting 1                                                                   ;
; Loop filter resistance        ; setting 27                                                                  ;
; Loop filter capacitance       ; setting 0                                                                   ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                        ;
; Bandwidth type                ; Medium                                                                      ;
; Real time reconfigurable      ; Off                                                                         ;
; Scan chain MIF file           ; --                                                                          ;
; Preserve PLL counter order    ; Off                                                                         ;
; PLL location                  ; PLL_2                                                                       ;
; Inclk0 signal                 ; clk_MAIN                                                                    ;
; Inclk1 signal                 ; --                                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                                               ;
; Inclk1 signal type            ; --                                                                          ;
+-------------------------------+-----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst12|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst12|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; DIR      ; Missing drive strength and slew rate ;
; OE       ; Missing drive strength and slew rate ;
; DIR_CLK2 ; Missing drive strength and slew rate ;
; OE_CLK2  ; Missing drive strength and slew rate ;
; swUP     ; Missing drive strength and slew rate ;
; swLOW    ; Missing drive strength and slew rate ;
; CLK_BUCK ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |schem_toplevel                                                                                                                         ; 19221 (3)   ; 15433 (0)                 ; 0 (0)         ; 2091513     ; 298  ; 60           ; 2       ; 29        ; 12   ; 0            ; 3788 (3)     ; 4262 (0)          ; 11171 (0)        ; |schem_toplevel                                                                                                                                                                                                                                                                                                                                                        ; schem_toplevel                    ; work         ;
;    |Hyst_Ena:inst4|                                                                                                                     ; 30 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 13 (0)           ; |schem_toplevel|Hyst_Ena:inst4                                                                                                                                                                                                                                                                                                                                         ; Hyst_Ena                          ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 30 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 13 (0)           ; |schem_toplevel|Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                     ; lpm_constant                      ; work         ;
;          |lpm_constant_lf8:ag|                                                                                                          ; 30 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 13 (0)           ; |schem_toplevel|Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag                                                                                                                                                                                                                                                                                 ; lpm_constant_lf8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 30 (12)     ; 13 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 0 (0)             ; 13 (5)           ; |schem_toplevel|Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                       ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |Ki_Gain:KiInst|                                                                                                                     ; 60 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Ki_Gain:KiInst                                                                                                                                                                                                                                                                                                                                         ; Ki_Gain                           ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 60 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                     ; lpm_constant                      ; work         ;
;          |lpm_constant_7e8:ag|                                                                                                          ; 60 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag                                                                                                                                                                                                                                                                                 ; lpm_constant_7e8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 60 (41)     ; 43 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 16 (16)           ; 27 (20)          ; |schem_toplevel|Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                       ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |Kp_Gain:KpInst|                                                                                                                     ; 61 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Kp_Gain:KpInst                                                                                                                                                                                                                                                                                                                                         ; Kp_Gain                           ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 61 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                     ; lpm_constant                      ; work         ;
;          |lpm_constant_ee8:ag|                                                                                                          ; 61 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag                                                                                                                                                                                                                                                                                 ; lpm_constant_ee8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 61 (41)     ; 43 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (6)       ; 16 (16)           ; 27 (20)          ; |schem_toplevel|Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                       ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |PLL_Tsol:inst12|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|PLL_Tsol:inst12                                                                                                                                                                                                                                                                                                                                        ; PLL_Tsol                          ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|PLL_Tsol:inst12|altpll:altpll_component                                                                                                                                                                                                                                                                                                                ; altpll                            ; work         ;
;          |PLL_Tsol_altpll:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated                                                                                                                                                                                                                                                                                 ; PLL_Tsol_altpll                   ; work         ;
;    |PulseLength:inst18|                                                                                                                 ; 92 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 27 (0)            ; 48 (0)           ; |schem_toplevel|PulseLength:inst18                                                                                                                                                                                                                                                                                                                                     ; PulseLength                       ; work         ;
;       |PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|                                                             ; 92 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 27 (0)            ; 48 (0)           ; |schem_toplevel|PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component                                                                                                                                                                                                                                                                 ; PulseLength_lpm_constant_gva      ; work         ;
;          |sld_mod_ram_rom:mgl_prim1|                                                                                                    ; 92 (73)     ; 75 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 27 (27)           ; 48 (41)          ; |schem_toplevel|PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                       ; sld_mod_ram_rom                   ; work         ;
;             |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                       ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |Rset:inst10|                                                                                                                        ; 59 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Rset:inst10                                                                                                                                                                                                                                                                                                                                            ; Rset                              ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 59 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Rset:inst10|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                        ; lpm_constant                      ; work         ;
;          |lpm_constant_hl8:ag|                                                                                                          ; 59 (0)      ; 43 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 16 (0)            ; 27 (0)           ; |schem_toplevel|Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag                                                                                                                                                                                                                                                                                    ; lpm_constant_hl8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 59 (41)     ; 43 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 16 (16)           ; 27 (20)          ; |schem_toplevel|Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                          ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                      ; sld_rom_sr                        ; work         ;
;    |V1:V1inst|                                                                                                                          ; 54 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V1:V1inst                                                                                                                                                                                                                                                                                                                                              ; V1                                ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 54 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V1:V1inst|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                          ; lpm_constant                      ; work         ;
;          |lpm_constant_6b8:ag|                                                                                                          ; 54 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag                                                                                                                                                                                                                                                                                      ; lpm_constant_6b8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 54 (34)     ; 35 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 12 (12)           ; 23 (15)          ; |schem_toplevel|V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |V2:V2inst|                                                                                                                          ; 52 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V2:V2inst                                                                                                                                                                                                                                                                                                                                              ; V2                                ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 52 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V2:V2inst|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                          ; lpm_constant                      ; work         ;
;          |lpm_constant_je8:ag|                                                                                                          ; 52 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 12 (0)            ; 23 (0)           ; |schem_toplevel|V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag                                                                                                                                                                                                                                                                                      ; lpm_constant_je8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 52 (34)     ; 35 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 12 (12)           ; 23 (15)          ; |schem_toplevel|V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |clk_div:clk_div_data14|                                                                                                             ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |schem_toplevel|clk_div:clk_div_data14                                                                                                                                                                                                                                                                                                                                 ; clk_div                           ; work         ;
;    |clk_div:clk_div_data15|                                                                                                             ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 32 (32)          ; |schem_toplevel|clk_div:clk_div_data15                                                                                                                                                                                                                                                                                                                                 ; clk_div                           ; work         ;
;    |clk_div:clk_div_data16|                                                                                                             ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; |schem_toplevel|clk_div:clk_div_data16                                                                                                                                                                                                                                                                                                                                 ; clk_div                           ; work         ;
;    |clk_div:clk_div_data|                                                                                                               ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 32 (32)          ; |schem_toplevel|clk_div:clk_div_data                                                                                                                                                                                                                                                                                                                                   ; clk_div                           ; work         ;
;    |deserialize_plus2:inst5|                                                                                                            ; 48 (48)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 28 (28)           ; 13 (13)          ; |schem_toplevel|deserialize_plus2:inst5                                                                                                                                                                                                                                                                                                                                ; deserialize_plus2                 ; work         ;
;    |deserialize_plus2:inst9|                                                                                                            ; 48 (48)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 28 (28)           ; 14 (14)          ; |schem_toplevel|deserialize_plus2:inst9                                                                                                                                                                                                                                                                                                                                ; deserialize_plus2                 ; work         ;
;    |enable_const:inst8|                                                                                                                 ; 33 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 12 (0)           ; |schem_toplevel|enable_const:inst8                                                                                                                                                                                                                                                                                                                                     ; enable_const                      ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 33 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 12 (0)           ; |schem_toplevel|enable_const:inst8|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                 ; lpm_constant                      ; work         ;
;          |lpm_constant_088:ag|                                                                                                          ; 33 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 1 (0)             ; 12 (0)           ; |schem_toplevel|enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag                                                                                                                                                                                                                                                                             ; lpm_constant_088                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 33 (13)     ; 13 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (8)       ; 1 (1)             ; 12 (4)           ; |schem_toplevel|enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                   ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                               ; sld_rom_sr                        ; work         ;
;    |fp_conversion:inst2|                                                                                                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |schem_toplevel|fp_conversion:inst2                                                                                                                                                                                                                                                                                                                                    ; fp_conversion                     ; work         ;
;    |iset_const:inst3|                                                                                                                   ; 51 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 11 (0)            ; 22 (0)           ; |schem_toplevel|iset_const:inst3                                                                                                                                                                                                                                                                                                                                       ; iset_const                        ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 51 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 11 (0)            ; 22 (0)           ; |schem_toplevel|iset_const:inst3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                                   ; lpm_constant                      ; work         ;
;          |lpm_constant_jj8:ag|                                                                                                          ; 51 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 11 (0)            ; 22 (0)           ; |schem_toplevel|iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag                                                                                                                                                                                                                                                                               ; lpm_constant_jj8                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 51 (31)     ; 33 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (6)       ; 11 (11)           ; 22 (15)          ; |schem_toplevel|iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                                     ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |median_conversion:inst_current_transform|                                                                                           ; 288 (31)    ; 147 (15)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 141 (16)     ; 73 (0)            ; 74 (34)          ; |schem_toplevel|median_conversion:inst_current_transform                                                                                                                                                                                                                                                                                                               ; median_conversion                 ; work         ;
;       |median_filt:median_inst|                                                                                                         ; 222 (222)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 73 (73)           ; 30 (30)          ; |schem_toplevel|median_conversion:inst_current_transform|median_filt:median_inst                                                                                                                                                                                                                                                                                       ; median_filt                       ; work         ;
;       |my_16_mult:mult_inst|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_current_transform|my_16_mult:mult_inst                                                                                                                                                                                                                                                                                          ; my_16_mult                        ; work         ;
;          |lpm_mult:lpm_mult_component|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_current_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                              ; lpm_mult                          ; work         ;
;             |mult_38p:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_current_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated                                                                                                                                                                                                                                      ; mult_38p                          ; work         ;
;       |signed_limiter:limit_inst|                                                                                                       ; 35 (35)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 29 (29)          ; |schem_toplevel|median_conversion:inst_current_transform|signed_limiter:limit_inst                                                                                                                                                                                                                                                                                     ; signed_limiter                    ; work         ;
;    |median_conversion:inst_voltage_transform|                                                                                           ; 287 (30)    ; 147 (15)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 139 (14)     ; 72 (1)            ; 76 (36)          ; |schem_toplevel|median_conversion:inst_voltage_transform                                                                                                                                                                                                                                                                                                               ; median_conversion                 ; work         ;
;       |median_filt:median_inst|                                                                                                         ; 222 (222)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 71 (71)           ; 32 (32)          ; |schem_toplevel|median_conversion:inst_voltage_transform|median_filt:median_inst                                                                                                                                                                                                                                                                                       ; median_filt                       ; work         ;
;       |my_16_mult:mult_inst|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_voltage_transform|my_16_mult:mult_inst                                                                                                                                                                                                                                                                                          ; my_16_mult                        ; work         ;
;          |lpm_mult:lpm_mult_component|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_voltage_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                              ; lpm_mult                          ; work         ;
;             |mult_38p:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|median_conversion:inst_voltage_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated                                                                                                                                                                                                                                      ; mult_38p                          ; work         ;
;       |signed_limiter:limit_inst|                                                                                                       ; 35 (35)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 29 (29)          ; |schem_toplevel|median_conversion:inst_voltage_transform|signed_limiter:limit_inst                                                                                                                                                                                                                                                                                     ; signed_limiter                    ; work         ;
;    |module_start:ModuleStart|                                                                                                           ; 140 (140)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 2 (2)             ; 49 (49)          ; |schem_toplevel|module_start:ModuleStart                                                                                                                                                                                                                                                                                                                               ; module_start                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 466 (1)     ; 262 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (1)      ; 23 (0)            ; 239 (0)          ; |schem_toplevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                       ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 465 (0)     ; 262 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 23 (0)            ; 239 (0)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                       ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 465 (0)     ; 262 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 23 (0)            ; 239 (0)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                    ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 465 (15)    ; 262 (14)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (1)      ; 23 (2)            ; 239 (0)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 462 (0)     ; 248 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 21 (0)            ; 239 (0)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                    ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 462 (409)   ; 248 (218)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (179)    ; 21 (20)           ; 239 (212)        ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                       ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 32 (32)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 11 (11)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg               ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |schem_toplevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm             ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 3646 (511)  ; 3442 (509)                ; 0 (0)         ; 2080768     ; 254  ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (2)      ; 2413 (509)        ; 1029 (0)         ; |schem_toplevel|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                         ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 3135 (0)    ; 2933 (0)                  ; 0 (0)         ; 2080768     ; 254  ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 1904 (0)          ; 1029 (0)         ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                   ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 3135 (1135) ; 2933 (1102)               ; 0 (0)         ; 2080768     ; 254  ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (33)     ; 1904 (1047)       ; 1029 (56)        ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                            ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 55 (55)           ; 29 (0)           ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                             ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                         ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                               ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                 ; lpm_mux                           ; work         ;
;                   |mux_vsc:auto_generated|                                                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_vsc:auto_generated                                                                                                                                          ; mux_vsc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2080768     ; 254  ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                            ; altsyncram                        ; work         ;
;                |altsyncram_pe24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2080768     ; 254  ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pe24:auto_generated                                                                                                                                                             ; altsyncram_pe24                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                             ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                               ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                    ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 116 (116)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 13 (13)           ; 62 (62)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                 ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 1376 (3)    ; 1289 (2)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (1)       ; 777 (0)           ; 512 (2)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                        ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 1271 (0)    ; 1270 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 763 (0)           ; 507 (0)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                         ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 762 (762)   ; 762 (762)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 753 (753)         ; 9 (9)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                              ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 518 (0)     ; 508 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 507 (0)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                          ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1                  ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                    ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                   ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                    ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 96 (86)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 10 (0)            ; 1 (1)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                  ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                          ; lpm_shiftreg                      ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                                      ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                              ; sld_mbpmg                         ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                        ; sld_sbpmg                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 353 (10)    ; 335 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (10)      ; 0 (0)             ; 335 (0)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                           ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                 ; lpm_counter                       ; work         ;
;                   |cntr_8ii:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ii:auto_generated                                                                         ; cntr_8ii                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                          ; lpm_counter                       ; work         ;
;                   |cntr_o9j:auto_generated|                                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_o9j:auto_generated                                                                                                  ; cntr_o9j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                ; lpm_counter                       ; work         ;
;                   |cntr_igi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated                                                                                        ; cntr_igi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                   ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                           ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 27 (27)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                          ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 254 (254)   ; 254 (254)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 254 (254)        ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                           ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 27 (27)          ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                        ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |schem_toplevel|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                      ; sld_rom_sr                        ; work         ;
;    |sync:inst1|                                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |schem_toplevel|sync:inst1                                                                                                                                                                                                                                                                                                                                             ; sync                              ; work         ;
;    |sync:inst6|                                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |schem_toplevel|sync:inst6                                                                                                                                                                                                                                                                                                                                             ; sync                              ; work         ;
;    |top1:inst|                                                                                                                          ; 13628 (0)   ; 10831 (0)                 ; 0 (0)         ; 10745       ; 44   ; 56           ; 2       ; 27        ; 0    ; 0            ; 2788 (0)     ; 1507 (0)          ; 9333 (0)         ; |schem_toplevel|top1:inst                                                                                                                                                                                                                                                                                                                                              ; top1                              ; work         ;
;       |hybrid_top:inst_controller|                                                                                                      ; 13628 (0)   ; 10831 (0)                 ; 0 (0)         ; 10745       ; 44   ; 56           ; 2       ; 27        ; 0    ; 0            ; 2788 (0)     ; 1507 (0)          ; 9333 (0)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller                                                                                                                                                                                                                                                                                                                   ; hybrid_top                        ; work         ;
;          |hybrid_control:inst_master|                                                                                                   ; 3631 (2)    ; 2305 (0)                  ; 0 (0)         ; 1080        ; 5    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1298 (1)     ; 114 (0)           ; 2219 (1)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master                                                                                                                                                                                                                                                                                        ; hybrid_control                    ; work         ;
;             |dutycycle_calc:inst_dutycycle_calc|                                                                                        ; 1437 (219)  ; 1110 (191)                ; 0 (0)         ; 1080        ; 5    ; 2            ; 0       ; 1         ; 0    ; 0            ; 323 (27)     ; 104 (26)          ; 1010 (135)       ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc                                                                                                                                                                                                                                                     ; dutycycle_calc                    ; work         ;
;                |my_17_16_mult:comp_mult_inst|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_17_16_mult:comp_mult_inst                                                                                                                                                                                                                        ; my_17_16_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_17_16_mult:comp_mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                            ; lpm_mult                          ; work         ;
;                      |mult_68p:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_17_16_mult:comp_mult_inst|lpm_mult:lpm_mult_component|mult_68p:auto_generated                                                                                                                                                                    ; mult_68p                          ; work         ;
;                |my_31b_divider:inst_division|                                                                                           ; 1249 (0)    ; 919 (0)                   ; 0 (0)         ; 1080        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 78 (0)            ; 875 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division                                                                                                                                                                                                                        ; my_31b_divider                    ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1249 (0)    ; 919 (0)                   ; 0 (0)         ; 1080        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 78 (0)            ; 875 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                        ; lpm_divide                        ; work         ;
;                      |lpm_divide_a7t:auto_generated|                                                                                    ; 1249 (0)    ; 919 (0)                   ; 0 (0)         ; 1080        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 78 (0)            ; 875 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated                                                                                                                                                          ; lpm_divide_a7t                    ; work         ;
;                         |sign_div_unsign_2sh:divider|                                                                                   ; 1249 (58)   ; 919 (0)                   ; 0 (0)         ; 1080        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (27)     ; 78 (0)            ; 875 (34)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider                                                                                                                              ; sign_div_unsign_2sh               ; work         ;
;                            |alt_u_div_hlg:divider|                                                                                      ; 1179 (1131) ; 914 (894)                 ; 0 (0)         ; 848         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (234)    ; 78 (78)           ; 839 (819)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider                                                                                                        ; alt_u_div_hlg                     ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_0|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0                                                                        ; altshift_taps                     ; work         ;
;                                  |shift_taps_7po:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_7po:auto_generated                                          ; shift_taps_7po                    ; work         ;
;                                     |altsyncram_uf81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_7po:auto_generated|altsyncram_uf81:altsyncram2              ; altsyncram_uf81                   ; work         ;
;                                     |cntr_4sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_7po:auto_generated|cntr_4sf:cntr1                           ; cntr_4sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_7po:auto_generated|cntr_4sf:cntr1|cmpr_rgc:cmpr4            ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_1|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1                                                                        ; altshift_taps                     ; work         ;
;                                  |shift_taps_8po:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_8po:auto_generated                                          ; shift_taps_8po                    ; work         ;
;                                     |altsyncram_vf81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_8po:auto_generated|altsyncram_vf81:altsyncram2              ; altsyncram_vf81                   ; work         ;
;                                     |cntr_5sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_8po:auto_generated|cntr_5sf:cntr1                           ; cntr_5sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_8po:auto_generated|cntr_5sf:cntr1|cmpr_rgc:cmpr4            ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_2|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 208         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2                                                                        ; altshift_taps                     ; work         ;
;                                  |shift_taps_9po:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 208         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_9po:auto_generated                                          ; shift_taps_9po                    ; work         ;
;                                     |altsyncram_0g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 208         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_9po:auto_generated|altsyncram_0g81:altsyncram2              ; altsyncram_0g81                   ; work         ;
;                                     |cntr_6sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_9po:auto_generated|cntr_6sf:cntr1                           ; cntr_6sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_9po:auto_generated|cntr_6sf:cntr1|cmpr_rgc:cmpr4            ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_3|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 200         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3                                                                        ; altshift_taps                     ; work         ;
;                                  |shift_taps_apo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 200         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_apo:auto_generated                                          ; shift_taps_apo                    ; work         ;
;                                     |altsyncram_1g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_apo:auto_generated|altsyncram_1g81:altsyncram2              ; altsyncram_1g81                   ; work         ;
;                                     |cntr_7sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_apo:auto_generated|cntr_7sf:cntr1                           ; cntr_7sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_apo:auto_generated|cntr_7sf:cntr1|cmpr_rgc:cmpr4            ; cmpr_rgc                          ; work         ;
;                            |altshift_taps:DFF_Num_Sign_rtl_0|                                                                           ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 232         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0                                                                                             ; altshift_taps                     ; work         ;
;                               |shift_taps_6po:auto_generated|                                                                           ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 232         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_6po:auto_generated                                                               ; shift_taps_6po                    ; work         ;
;                                  |altsyncram_tf81:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 232         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_6po:auto_generated|altsyncram_tf81:altsyncram2                                   ; altsyncram_tf81                   ; work         ;
;                                  |cntr_3sf:cntr1|                                                                                       ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_6po:auto_generated|cntr_3sf:cntr1                                                ; cntr_3sf                          ; work         ;
;                                     |cmpr_rgc:cmpr4|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_6po:auto_generated|cntr_3sf:cntr1|cmpr_rgc:cmpr4                                 ; cmpr_rgc                          ; work         ;
;             |hysteresis_control:inst_hysteresis|                                                                                        ; 799 (764)   ; 225 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 550 (529)    ; 8 (8)             ; 241 (227)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis                                                                                                                                                                                                                                                     ; hysteresis_control                ; work         ;
;                |and_reduce_edge:phase_shift_en_inst|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|and_reduce_edge:phase_shift_en_inst                                                                                                                                                                                                                 ; and_reduce_edge                   ; work         ;
;                |interlocking:interlock_inst|                                                                                            ; 33 (33)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 12 (12)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|interlocking:interlock_inst                                                                                                                                                                                                                         ; interlocking                      ; work         ;
;             |moving_avg:inst_moving_average|                                                                                            ; 812 (812)   ; 658 (658)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 1 (1)             ; 657 (657)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|moving_avg:inst_moving_average                                                                                                                                                                                                                                                         ; moving_avg                        ; work         ;
;             |pi_control_bw_euler:inst_pi_control_bw_euler|                                                                              ; 384 (384)   ; 249 (249)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 249 (249)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler                                                                                                                                                                                                                                           ; pi_control_bw_euler               ; work         ;
;                |my_16_18_mult:mult_I|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_I                                                                                                                                                                                                                      ; my_16_18_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_I|lpm_mult:lpm_mult_component                                                                                                                                                                                          ; lpm_mult                          ; work         ;
;                      |mult_98p:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_I|lpm_mult:lpm_mult_component|mult_98p:auto_generated                                                                                                                                                                  ; mult_98p                          ; work         ;
;                |my_16_18_mult:mult_P|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_P                                                                                                                                                                                                                      ; my_16_18_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_P|lpm_mult:lpm_mult_component                                                                                                                                                                                          ; lpm_mult                          ; work         ;
;                      |mult_98p:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_P|lpm_mult:lpm_mult_component|mult_98p:auto_generated                                                                                                                                                                  ; mult_98p                          ; work         ;
;             |pwm_st:inst_pwm_st|                                                                                                        ; 146 (103)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (76)     ; 1 (1)             ; 26 (26)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st                                                                                                                                                                                                                                                                     ; pwm_st                            ; work         ;
;                |lpm_mult:Mult0|                                                                                                         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0                                                                                                                                                                                                                                                      ; lpm_mult                          ; work         ;
;                   |multcore:mult_core|                                                                                                  ; 43 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (18)      ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                   ; multcore                          ; work         ;
;                      |mpar_add:padder|                                                                                                  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                   ; mpar_add                          ; work         ;
;                         |lpm_add_sub:adder[0]|                                                                                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                              ; lpm_add_sub                       ; work         ;
;                            |add_sub_ogh:auto_generated|                                                                                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ogh:auto_generated                                                                                                                                                                   ; add_sub_ogh                       ; work         ;
;                         |mpar_add:sub_par_add|                                                                                          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                              ; mpar_add                          ; work         ;
;                            |lpm_add_sub:adder[0]|                                                                                       ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                         ; lpm_add_sub                       ; work         ;
;                               |add_sub_sgh:auto_generated|                                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pwm_st:inst_pwm_st|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_sgh:auto_generated                                                                                                                                              ; add_sub_sgh                       ; work         ;
;             |startup:inst_startup|                                                                                                      ; 53 (53)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 37 (37)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|startup:inst_startup                                                                                                                                                                                                                                                                   ; startup                           ; work         ;
;          |hysteresis_calc:inst_hyst_calc|                                                                                               ; 10035 (24)  ; 8526 (24)                 ; 0 (0)         ; 9665        ; 39   ; 50           ; 2       ; 24        ; 0    ; 0            ; 1490 (0)     ; 1393 (1)          ; 7152 (23)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc                                                                                                                                                                                                                                                                                    ; hysteresis_calc                   ; work         ;
;             |and_reduce_edge:phase_shift_en_s_inst|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|and_reduce_edge:phase_shift_en_s_inst                                                                                                                                                                                                                                              ; and_reduce_edge                   ; work         ;
;             |cal_var_L:calc_var_inst|                                                                                                   ; 1451 (53)   ; 1186 (34)                 ; 0 (0)         ; 8049        ; 35   ; 2            ; 0       ; 1         ; 0    ; 0            ; 257 (11)     ; 216 (2)           ; 978 (40)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst                                                                                                                                                                                                                                                            ; cal_var_L                         ; work         ;
;                |my_16_11_mult:mult_a_curr_inst|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_16_11_mult:mult_a_curr_inst                                                                                                                                                                                                                             ; my_16_11_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_16_11_mult:mult_a_curr_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                 ; lpm_mult                          ; work         ;
;                      |mult_28p:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_16_11_mult:mult_a_curr_inst|lpm_mult:lpm_mult_component|mult_28p:auto_generated                                                                                                                                                                         ; mult_28p                          ; work         ;
;                |my_26_divider:div_inst|                                                                                                 ; 1316 (0)    ; 1068 (0)                  ; 0 (0)         ; 8049        ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (0)      ; 196 (0)           ; 886 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst                                                                                                                                                                                                                                     ; my_26_divider                     ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1316 (0)    ; 1068 (0)                  ; 0 (0)         ; 8049        ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (0)      ; 196 (0)           ; 886 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;                      |lpm_divide_m7t:auto_generated|                                                                                    ; 1316 (0)    ; 1068 (0)                  ; 0 (0)         ; 8049        ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (0)      ; 196 (0)           ; 886 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated                                                                                                                                                                       ; lpm_divide_m7t                    ; work         ;
;                         |sign_div_unsign_esh:divider|                                                                                   ; 1316 (75)   ; 1068 (0)                  ; 0 (0)         ; 8049        ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (59)     ; 196 (0)           ; 886 (41)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider                                                                                                                                           ; sign_div_unsign_esh               ; work         ;
;                            |alt_u_div_5mg:divider|                                                                                      ; 1243 (1037) ; 1068 (979)                ; 0 (0)         ; 8049        ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (58)     ; 196 (196)         ; 872 (783)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider                                                                                                                     ; alt_u_div_5mg                     ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_0|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_vpo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vpo:auto_generated                                                       ; shift_taps_vpo                    ; work         ;
;                                     |altsyncram_4h81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vpo:auto_generated|altsyncram_4h81:altsyncram2                           ; altsyncram_4h81                   ; work         ;
;                                     |cntr_sqf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vpo:auto_generated|cntr_sqf:cntr1                                        ; cntr_sqf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vpo:auto_generated|cntr_sqf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_10|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1568        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_jro:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1568        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_jro:auto_generated                                                      ; shift_taps_jro                    ; work         ;
;                                     |altsyncram_6k81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1568        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_jro:auto_generated|altsyncram_6k81:altsyncram2                          ; altsyncram_6k81                   ; work         ;
;                                     |cntr_gsf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_jro:auto_generated|cntr_gsf:cntr1                                       ; cntr_gsf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_jro:auto_generated|cntr_gsf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_11|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1976        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_fro:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1976        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_fro:auto_generated                                                      ; shift_taps_fro                    ; work         ;
;                                     |altsyncram_2k81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1976        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_fro:auto_generated|altsyncram_2k81:altsyncram2                          ; altsyncram_2k81                   ; work         ;
;                                     |cntr_hsf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_fro:auto_generated|cntr_hsf:cntr1                                       ; cntr_hsf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_fro:auto_generated|cntr_hsf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_12|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1008        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_dro:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 1008        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12|shift_taps_dro:auto_generated                                                      ; shift_taps_dro                    ; work         ;
;                                     |altsyncram_uj81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1008        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12|shift_taps_dro:auto_generated|altsyncram_uj81:altsyncram2                          ; altsyncram_uj81                   ; work         ;
;                                     |cntr_isf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12|shift_taps_dro:auto_generated|cntr_isf:cntr1                                       ; cntr_isf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12|shift_taps_dro:auto_generated|cntr_isf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_13|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_cpo:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13|shift_taps_cpo:auto_generated                                                      ; shift_taps_cpo                    ; work         ;
;                                     |altsyncram_3g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 99          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13|shift_taps_cpo:auto_generated|altsyncram_3g81:altsyncram2                          ; altsyncram_3g81                   ; work         ;
;                                     |cntr_nqf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13|shift_taps_cpo:auto_generated|cntr_nqf:cntr1                                       ; cntr_nqf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13|shift_taps_cpo:auto_generated|cntr_nqf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_14|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_ppo:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14|shift_taps_ppo:auto_generated                                                      ; shift_taps_ppo                    ; work         ;
;                                     |altsyncram_mg81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14|shift_taps_ppo:auto_generated|altsyncram_mg81:altsyncram2                          ; altsyncram_mg81                   ; work         ;
;                                     |cntr_mqf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14|shift_taps_ppo:auto_generated|cntr_mqf:cntr1                                       ; cntr_mqf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14|shift_taps_ppo:auto_generated|cntr_mqf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_15|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 81          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_1qo:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 81          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15|shift_taps_1qo:auto_generated                                                      ; shift_taps_1qo                    ; work         ;
;                                     |altsyncram_7e81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15|shift_taps_1qo:auto_generated|altsyncram_7e81:altsyncram2                          ; altsyncram_7e81                   ; work         ;
;                                     |cntr_epf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15|shift_taps_1qo:auto_generated|cntr_epf:cntr1                                       ; cntr_epf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15|shift_taps_1qo:auto_generated|cntr_epf:cntr1|cmpr_qgc:cmpr4                        ; cmpr_qgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_16|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_16                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_npo:auto_generated|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_16|shift_taps_npo:auto_generated                                                      ; shift_taps_npo                    ; work         ;
;                                     |altsyncram_4g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_16|shift_taps_npo:auto_generated|altsyncram_4g81:altsyncram2                          ; altsyncram_4g81                   ; work         ;
;                                     |cntr_cpf:cntr1|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_16|shift_taps_npo:auto_generated|cntr_cpf:cntr1                                       ; cntr_cpf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_17|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 63          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_17                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_dpo:auto_generated|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 63          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_17|shift_taps_dpo:auto_generated                                                      ; shift_taps_dpo                    ; work         ;
;                                     |altsyncram_5g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 63          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_17|shift_taps_dpo:auto_generated|altsyncram_5g81:altsyncram2                          ; altsyncram_5g81                   ; work         ;
;                                     |cntr_bpf:cntr1|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_17|shift_taps_dpo:auto_generated|cntr_bpf:cntr1                                       ; cntr_bpf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_18|                                                                        ; 9 (0)       ; 3 (0)                     ; 0 (0)         ; 630         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_18                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_6qo:auto_generated|                                                                        ; 9 (0)       ; 3 (0)                     ; 0 (0)         ; 630         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_18|shift_taps_6qo:auto_generated                                                      ; shift_taps_6qo                    ; work         ;
;                                     |altsyncram_ah81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 630         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_18|shift_taps_6qo:auto_generated|altsyncram_ah81:altsyncram2                          ; altsyncram_ah81                   ; work         ;
;                                     |cntr_apf:cntr1|                                                                                    ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_18|shift_taps_6qo:auto_generated|cntr_apf:cntr1                                       ; cntr_apf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_19|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 45          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_19                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_fpo:auto_generated|                                                                        ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 45          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_19|shift_taps_fpo:auto_generated                                                      ; shift_taps_fpo                    ; work         ;
;                                     |altsyncram_sd81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_19|shift_taps_fpo:auto_generated|altsyncram_sd81:altsyncram2                          ; altsyncram_sd81                   ; work         ;
;                                     |cntr_9pf:cntr1|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_19|shift_taps_fpo:auto_generated|cntr_9pf:cntr1                                       ; cntr_9pf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_1|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 207         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_tpo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 207         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_tpo:auto_generated                                                       ; shift_taps_tpo                    ; work         ;
;                                     |altsyncram_0h81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 207         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_tpo:auto_generated|altsyncram_0h81:altsyncram2                           ; altsyncram_0h81                   ; work         ;
;                                     |cntr_8sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_tpo:auto_generated|cntr_8sf:cntr1                                        ; cntr_8sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_tpo:auto_generated|cntr_8sf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_20|                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_20                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_gpo:auto_generated|                                                                        ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_20|shift_taps_gpo:auto_generated                                                      ; shift_taps_gpo                    ; work         ;
;                                     |altsyncram_od81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_20|shift_taps_gpo:auto_generated|altsyncram_od81:altsyncram2                          ; altsyncram_od81                   ; work         ;
;                                     |cntr_7pf:cntr1|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_20|shift_taps_gpo:auto_generated|cntr_7pf:cntr1                                       ; cntr_7pf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_21|                                                                        ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_21                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_boo:auto_generated|                                                                        ; 5 (0)       ; 2 (0)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_21|shift_taps_boo:auto_generated                                                      ; shift_taps_boo                    ; work         ;
;                                     |altsyncram_md81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 27          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_21|shift_taps_boo:auto_generated|altsyncram_md81:altsyncram2                          ; altsyncram_md81                   ; work         ;
;                                     |cntr_6pf:cntr1|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_21|shift_taps_boo:auto_generated|cntr_6pf:cntr1                                       ; cntr_6pf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_22|                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_22                                                                                    ; altshift_taps                     ; work         ;
;                                  |shift_taps_hpo:auto_generated|                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_22|shift_taps_hpo:auto_generated                                                      ; shift_taps_hpo                    ; work         ;
;                                     |altsyncram_id81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_22|shift_taps_hpo:auto_generated|altsyncram_id81:altsyncram2                          ; altsyncram_id81                   ; work         ;
;                                     |cntr_4pf:cntr1|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_22|shift_taps_hpo:auto_generated|cntr_4pf:cntr1                                       ; cntr_4pf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_2|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_spo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_spo:auto_generated                                                       ; shift_taps_spo                    ; work         ;
;                                     |altsyncram_vg81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_spo:auto_generated|altsyncram_vg81:altsyncram2                           ; altsyncram_vg81                   ; work         ;
;                                     |cntr_9sf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_spo:auto_generated|cntr_9sf:cntr1                                        ; cntr_9sf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_spo:auto_generated|cntr_9sf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_3|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 189         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_rpo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 189         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_rpo:auto_generated                                                       ; shift_taps_rpo                    ; work         ;
;                                     |altsyncram_sg81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 189         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_rpo:auto_generated|altsyncram_sg81:altsyncram2                           ; altsyncram_sg81                   ; work         ;
;                                     |cntr_asf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_rpo:auto_generated|cntr_asf:cntr1                                        ; cntr_asf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_rpo:auto_generated|cntr_asf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_4|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 180         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_qpo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 180         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_qpo:auto_generated                                                       ; shift_taps_qpo                    ; work         ;
;                                     |altsyncram_qg81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 180         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_qpo:auto_generated|altsyncram_qg81:altsyncram2                           ; altsyncram_qg81                   ; work         ;
;                                     |cntr_oqf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_qpo:auto_generated|cntr_oqf:cntr1                                        ; cntr_oqf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_qpo:auto_generated|cntr_oqf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_5|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 152         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_bpo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 152         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_bpo:auto_generated                                                       ; shift_taps_bpo                    ; work         ;
;                                     |altsyncram_2g81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 152         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_bpo:auto_generated|altsyncram_2g81:altsyncram2                           ; altsyncram_2g81                   ; work         ;
;                                     |cntr_bsf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_bpo:auto_generated|cntr_bsf:cntr1                                        ; cntr_bsf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_bpo:auto_generated|cntr_bsf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_6|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_opo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_opo:auto_generated                                                       ; shift_taps_opo                    ; work         ;
;                                     |altsyncram_9h81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 162         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_opo:auto_generated|altsyncram_9h81:altsyncram2                           ; altsyncram_9h81                   ; work         ;
;                                     |cntr_csf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_opo:auto_generated|cntr_csf:cntr1                                        ; cntr_csf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_opo:auto_generated|cntr_csf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_7|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_0qo:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0qo:auto_generated                                                       ; shift_taps_0qo                    ; work         ;
;                                     |altsyncram_6h81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0qo:auto_generated|altsyncram_6h81:altsyncram2                           ; altsyncram_6h81                   ; work         ;
;                                     |cntr_dsf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0qo:auto_generated|cntr_dsf:cntr1                                        ; cntr_dsf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0qo:auto_generated|cntr_dsf:cntr1|cmpr_rgc:cmpr4                         ; cmpr_rgc                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_8|                                                                         ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 720         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_8                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_9qo:auto_generated|                                                                        ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 720         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_9qo:auto_generated                                                       ; shift_taps_9qo                    ; work         ;
;                                     |altsyncram_lh81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 720         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_9qo:auto_generated|altsyncram_lh81:altsyncram2                           ; altsyncram_lh81                   ; work         ;
;                                     |cntr_esf:cntr1|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_9qo:auto_generated|cntr_esf:cntr1                                        ; cntr_esf                          ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_9|                                                                         ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 135         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9                                                                                     ; altshift_taps                     ; work         ;
;                                  |shift_taps_upo:auto_generated|                                                                        ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 135         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_upo:auto_generated                                                       ; shift_taps_upo                    ; work         ;
;                                     |altsyncram_1h81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 135         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_upo:auto_generated|altsyncram_1h81:altsyncram2                           ; altsyncram_1h81                   ; work         ;
;                                     |cntr_fsf:cntr1|                                                                                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_upo:auto_generated|cntr_fsf:cntr1                                        ; cntr_fsf                          ; work         ;
;                                        |cmpr_qgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_upo:auto_generated|cntr_fsf:cntr1|cmpr_qgc:cmpr4                         ; cmpr_qgc                          ; work         ;
;                |signed_limiter:lim_inst1|                                                                                               ; 55 (55)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 38 (38)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|signed_limiter:lim_inst1                                                                                                                                                                                                                                   ; signed_limiter                    ; work         ;
;                |signed_limiter:lim_inst2|                                                                                               ; 41 (41)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 28 (28)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|signed_limiter:lim_inst2                                                                                                                                                                                                                                   ; signed_limiter                    ; work         ;
;             |calc_deltaH_bound2:calc_deltaH_bound2_inst|                                                                                ; 2 (1)       ; 2 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (1)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_deltaH_bound2:calc_deltaH_bound2_inst                                                                                                                                                                                                                                         ; calc_deltaH_bound2                ; work         ;
;                |my_46_33_div:my_46_33_div_inst|                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_deltaH_bound2:calc_deltaH_bound2_inst|my_46_33_div:my_46_33_div_inst                                                                                                                                                                                                          ; my_46_33_div                      ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_deltaH_bound2:calc_deltaH_bound2_inst|my_46_33_div:my_46_33_div_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                          ; lpm_divide                        ; work         ;
;                      |lpm_divide_v8t:auto_generated|                                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_deltaH_bound2:calc_deltaH_bound2_inst|my_46_33_div:my_46_33_div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_v8t:auto_generated                                                                                                                                            ; lpm_divide_v8t                    ; work         ;
;                         |sign_div_unsign_nth:divider|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_deltaH_bound2:calc_deltaH_bound2_inst|my_46_33_div:my_46_33_div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_v8t:auto_generated|sign_div_unsign_nth:divider                                                                                                                ; sign_div_unsign_nth               ; work         ;
;             |calc_hyst_bounds:calc_hyst_bounds_inst|                                                                                    ; 8561 (1498) ; 7312 (1235)               ; 0 (0)         ; 1616        ; 4    ; 48           ; 2       ; 23        ; 0    ; 0            ; 1233 (262)   ; 1176 (223)        ; 6152 (944)       ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst                                                                                                                                                                                                                                             ; calc_hyst_bounds                  ; work         ;
;                |MY_16_MULTIPLIER:CompFall_Mult_inst|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompFall_Mult_inst                                                                                                                                                                                                         ; MY_16_MULTIPLIER                  ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompFall_Mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                             ; lpm_mult                          ; work         ;
;                      |mult_0fp:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompFall_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated                                                                                                                                                     ; mult_0fp                          ; work         ;
;                |MY_16_MULTIPLIER:CompRise_Mult_inst|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompRise_Mult_inst                                                                                                                                                                                                         ; MY_16_MULTIPLIER                  ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompRise_Mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                             ; lpm_mult                          ; work         ;
;                      |mult_0fp:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompRise_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated                                                                                                                                                     ; mult_0fp                          ; work         ;
;                |MY_16_MULTIPLIER:SetVolt_Mult_inst|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:SetVolt_Mult_inst                                                                                                                                                                                                          ; MY_16_MULTIPLIER                  ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:SetVolt_Mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                              ; lpm_mult                          ; work         ;
;                      |mult_0fp:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:SetVolt_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated                                                                                                                                                      ; mult_0fp                          ; work         ;
;                |my_18_mult:square_inst|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_18_mult:square_inst                                                                                                                                                                                                                      ; my_18_mult                        ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_18_mult:square_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                          ; lpm_mult                          ; work         ;
;                      |mult_d8p:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_18_mult:square_inst|lpm_mult:lpm_mult_component|mult_d8p:auto_generated                                                                                                                                                                  ; mult_d8p                          ; work         ;
;                |my_36_17_div:div_inst|                                                                                                  ; 1301 (0)    ; 1076 (0)                  ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 175 (0)           ; 982 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst                                                                                                                                                                                                                       ; my_36_17_div                      ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1301 (0)    ; 1076 (0)                  ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 175 (0)           ; 982 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;                      |lpm_divide_o7t:auto_generated|                                                                                    ; 1301 (0)    ; 1076 (0)                  ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 175 (0)           ; 982 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated                                                                                                                                                         ; lpm_divide_o7t                    ; work         ;
;                         |sign_div_unsign_gsh:divider|                                                                                   ; 1301 (104)  ; 1076 (36)                 ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 175 (36)          ; 982 (71)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider                                                                                                                             ; sign_div_unsign_gsh               ; work         ;
;                            |alt_u_div_8mg:divider|                                                                                      ; 1197 (1192) ; 1040 (1035)               ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 139 (139)         ; 914 (909)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider                                                                                                       ; alt_u_div_8mg                     ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_0|                                                                         ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider|altshift_taps:DFFQuotient_rtl_0                                                                       ; altshift_taps                     ; work         ;
;                                  |shift_taps_foo:auto_generated|                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_foo:auto_generated                                         ; shift_taps_foo                    ; work         ;
;                                     |altsyncram_4e81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_foo:auto_generated|altsyncram_4e81:altsyncram2             ; altsyncram_4e81                   ; work         ;
;                                     |cntr_rqf:cntr1|                                                                                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_foo:auto_generated|cntr_rqf:cntr1                          ; cntr_rqf                          ; work         ;
;                |my_37_37_mult:FallMult2_inst|                                                                                           ; 355 (0)     ; 355 (0)                   ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (0)           ; 194 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst                                                                                                                                                                                                                ; my_37_37_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 355 (0)     ; 355 (0)                   ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (0)           ; 194 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                    ; lpm_mult                          ; work         ;
;                      |mult_a8p:auto_generated|                                                                                          ; 355 (355)   ; 355 (355)                 ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (161)         ; 194 (194)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated                                                                                                                                                            ; mult_a8p                          ; work         ;
;                |my_37_37_mult:RiseMult2_inst|                                                                                           ; 354 (0)     ; 354 (0)                   ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (0)           ; 193 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst                                                                                                                                                                                                                ; my_37_37_mult                     ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 354 (0)     ; 354 (0)                   ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (0)           ; 193 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                    ; lpm_mult                          ; work         ;
;                      |mult_a8p:auto_generated|                                                                                          ; 354 (354)   ; 354 (354)                 ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 0 (0)        ; 161 (161)         ; 193 (193)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated                                                                                                                                                            ; mult_a8p                          ; work         ;
;                |my_37_mult:scale_inst|                                                                                                  ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 1252        ; 2    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (0)       ; 38 (0)            ; 64 (0)           ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst                                                                                                                                                                                                                       ; my_37_mult                        ; work         ;
;                   |lpm_mult:lpm_mult_component|                                                                                         ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 1252        ; 2    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (0)       ; 38 (0)            ; 64 (0)           ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                           ; lpm_mult                          ; work         ;
;                      |mult_78p:auto_generated|                                                                                          ; 120 (93)    ; 102 (91)                  ; 0 (0)         ; 1252        ; 2    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (2)       ; 38 (38)           ; 64 (53)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated                                                                                                                                                                   ; mult_78p                          ; work         ;
;                         |altshift_taps:dffe1754_rtl_0|                                                                                  ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 1054        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0                                                                                                                                      ; altshift_taps                     ; work         ;
;                            |shift_taps_2qo:auto_generated|                                                                              ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 1054        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0|shift_taps_2qo:auto_generated                                                                                                        ; shift_taps_2qo                    ; work         ;
;                               |altsyncram_ch81:altsyncram2|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1054        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0|shift_taps_2qo:auto_generated|altsyncram_ch81:altsyncram2                                                                            ; altsyncram_ch81                   ; work         ;
;                               |cntr_qqf:cntr1|                                                                                          ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0|shift_taps_2qo:auto_generated|cntr_qqf:cntr1                                                                                         ; cntr_qqf                          ; work         ;
;                                  |cmpr_rgc:cmpr4|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0|shift_taps_2qo:auto_generated|cntr_qqf:cntr1|cmpr_rgc:cmpr4                                                                          ; cmpr_rgc                          ; work         ;
;                         |altshift_taps:dffe496_rtl_0|                                                                                   ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0                                                                                                                                       ; altshift_taps                     ; work         ;
;                            |shift_taps_joo:auto_generated|                                                                              ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0|shift_taps_joo:auto_generated                                                                                                         ; shift_taps_joo                    ; work         ;
;                               |altsyncram_df81:altsyncram2|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0|shift_taps_joo:auto_generated|altsyncram_df81:altsyncram2                                                                             ; altsyncram_df81                   ; work         ;
;                               |cntr_tqf:cntr1|                                                                                          ; 15 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 6 (6)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0|shift_taps_joo:auto_generated|cntr_tqf:cntr1                                                                                          ; cntr_tqf                          ; work         ;
;                                  |cmpr_sgc:cmpr4|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0|shift_taps_joo:auto_generated|cntr_tqf:cntr1|cmpr_sgc:cmpr4                                                                           ; cmpr_sgc                          ; work         ;
;                |my_integer_divider:FallDiv2_inst|                                                                                       ; 1262 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 106 (0)           ; 950 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv2_inst                                                                                                                                                                                                            ; my_integer_divider                ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1262 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 106 (0)           ; 950 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv2_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                            ; lpm_divide                        ; work         ;
;                      |lpm_divide_6kr:auto_generated|                                                                                    ; 1262 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 106 (0)           ; 950 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated                                                                                                                                              ; lpm_divide_6kr                    ; work         ;
;                         |sign_div_unsign_4sh:divider|                                                                                   ; 1262 (31)   ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (15)     ; 106 (0)           ; 950 (19)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider                                                                                                                  ; sign_div_unsign_4sh               ; work         ;
;                            |alt_u_div_llg:divider|                                                                                      ; 1245 (1245) ; 1054 (1054)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (191)    ; 106 (106)         ; 948 (948)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider                                                                                            ; alt_u_div_llg                     ; work         ;
;                |my_integer_divider:FallDiv_inst|                                                                                        ; 1265 (0)    ; 1059 (0)                  ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 111 (0)           ; 948 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst                                                                                                                                                                                                             ; my_integer_divider                ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1265 (0)    ; 1059 (0)                  ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 111 (0)           ; 948 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide                        ; work         ;
;                      |lpm_divide_6kr:auto_generated|                                                                                    ; 1265 (0)    ; 1059 (0)                  ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 111 (0)           ; 948 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated                                                                                                                                               ; lpm_divide_6kr                    ; work         ;
;                         |sign_div_unsign_4sh:divider|                                                                                   ; 1265 (31)   ; 1059 (0)                  ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (17)     ; 111 (0)           ; 948 (17)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider                                                                                                                   ; sign_div_unsign_4sh               ; work         ;
;                            |alt_u_div_llg:divider|                                                                                      ; 1248 (1236) ; 1059 (1054)               ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (182)    ; 111 (111)         ; 948 (943)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider                                                                                             ; alt_u_div_llg                     ; work         ;
;                               |altshift_taps:DFFQuotient_rtl_0|                                                                         ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0                                                             ; altshift_taps                     ; work         ;
;                                  |shift_taps_4up:auto_generated|                                                                        ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated                               ; shift_taps_4up                    ; work         ;
;                                     |altsyncram_ug81:altsyncram2|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 300         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2   ; altsyncram_ug81                   ; work         ;
;                                     |cntr_pqf:cntr1|                                                                                    ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|cntr_pqf:cntr1                ; cntr_pqf                          ; work         ;
;                                        |cmpr_rgc:cmpr4|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|cntr_pqf:cntr1|cmpr_rgc:cmpr4 ; cmpr_rgc                          ; work         ;
;                |my_integer_divider:RiseDiv2_inst|                                                                                       ; 1239 (0)    ; 1023 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 95 (0)            ; 942 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv2_inst                                                                                                                                                                                                            ; my_integer_divider                ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1239 (0)    ; 1023 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 95 (0)            ; 942 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv2_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                            ; lpm_divide                        ; work         ;
;                      |lpm_divide_6kr:auto_generated|                                                                                    ; 1239 (0)    ; 1023 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 95 (0)            ; 942 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated                                                                                                                                              ; lpm_divide_6kr                    ; work         ;
;                         |sign_div_unsign_4sh:divider|                                                                                   ; 1239 (31)   ; 1023 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (17)     ; 95 (0)            ; 942 (17)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider                                                                                                                  ; sign_div_unsign_4sh               ; work         ;
;                            |alt_u_div_llg:divider|                                                                                      ; 1222 (1222) ; 1023 (1023)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 95 (95)           ; 942 (942)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider                                                                                            ; alt_u_div_llg                     ; work         ;
;                |my_integer_divider:RiseDiv_inst|                                                                                        ; 1250 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 106 (0)           ; 949 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv_inst                                                                                                                                                                                                             ; my_integer_divider                ; work         ;
;                   |lpm_divide:LPM_DIVIDE_component|                                                                                     ; 1250 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 106 (0)           ; 949 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide                        ; work         ;
;                      |lpm_divide_6kr:auto_generated|                                                                                    ; 1250 (0)    ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 106 (0)           ; 949 (0)          ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated                                                                                                                                               ; lpm_divide_6kr                    ; work         ;
;                         |sign_div_unsign_4sh:divider|                                                                                   ; 1250 (17)   ; 1054 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (14)     ; 106 (0)           ; 949 (20)         ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider                                                                                                                   ; sign_div_unsign_4sh               ; work         ;
;                            |alt_u_div_llg:divider|                                                                                      ; 1236 (1236) ; 1054 (1054)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (181)    ; 106 (106)         ; 949 (949)        ; |schem_toplevel|top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:RiseDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider                                                                                             ; alt_u_div_llg                     ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; DIR          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OE           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIR_CLK2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OE_CLK2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; swUP         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; swLOW        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_BUCK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_MAIN     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SAFETY_DATA  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Current_Data ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Vc_Data      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_MAIN(n)  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk_MAIN                                   ;                   ;         ;
; SAFETY_DATA                                ;                   ;         ;
;      - inst16~0                            ; 0                 ; 6       ;
;      - module_start:ModuleStart|cnt_s[4]~0 ; 0                 ; 6       ;
; Current_Data                               ;                   ;         ;
;      - sync:inst1|data_s[0]~feeder         ; 1                 ; 6       ;
; Vc_Data                                    ;                   ;         ;
;      - sync:inst6|data_s[0]~feeder         ; 0                 ; 6       ;
; clk_MAIN(n)                                ;                   ;         ;
+--------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                                                      ; LCCOMB_X90_Y29_N12 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                                 ; LCCOMB_X92_Y29_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Hyst_Ena:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_lf8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~6                                                                                                                                                                                            ; LCCOMB_X92_Y29_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[8]~1                                                                                                                                                                                                                                          ; LCCOMB_X82_Y32_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                      ; LCCOMB_X82_Y32_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                      ; LCCOMB_X90_Y30_N22 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~3                                                                                                                                                                                                 ; LCCOMB_X82_Y32_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Ki_Gain:KiInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_7e8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~6                                                                                                                                                                                            ; LCCOMB_X82_Y32_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]~1                                                                                                                                                                                                                                          ; LCCOMB_X86_Y32_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                      ; LCCOMB_X86_Y32_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                      ; LCCOMB_X87_Y31_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                                 ; LCCOMB_X86_Y32_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Kp_Gain:KpInst|lpm_constant:LPM_CONSTANT_component|lpm_constant_ee8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~6                                                                                                                                                                                            ; LCCOMB_X86_Y32_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                           ; PLL_2              ; 11502   ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                           ; PLL_2              ; 2723    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~1                                                                                                                                                                                                                          ; LCCOMB_X82_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                      ; LCCOMB_X82_Y24_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                      ; LCCOMB_X82_Y26_N12 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4                                                                                                                                                                                 ; LCCOMB_X81_Y24_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PulseLength:inst18|PulseLength_lpm_constant_gva:PulseLength_lpm_constant_gva_component|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~5                                                                                                                                                                            ; LCCOMB_X82_Y24_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[9]~1                                                                                                                                                                                                                                             ; LCCOMB_X76_Y39_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y34_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y34_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                                    ; LCCOMB_X86_Y34_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rset:inst10|lpm_constant:LPM_CONSTANT_component|lpm_constant_hl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~5                                                                                                                                                                                               ; LCCOMB_X86_Y34_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~1                                                                                                                                                                                                                                               ; LCCOMB_X84_Y34_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                           ; LCCOMB_X84_Y34_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                           ; LCCOMB_X84_Y34_N14 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~4                                                                                                                                                                                                      ; LCCOMB_X84_Y34_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V1:V1inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_6b8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~6                                                                                                                                                                                                 ; LCCOMB_X84_Y34_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]~1                                                                                                                                                                                                                                               ; LCCOMB_X84_Y31_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                           ; LCCOMB_X84_Y31_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                           ; LCCOMB_X89_Y31_N2  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                                                                      ; LCCOMB_X84_Y31_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; V2:V2inst|lpm_constant:LPM_CONSTANT_component|lpm_constant_je8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~5                                                                                                                                                                                                 ; LCCOMB_X84_Y31_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y37_N0     ; 2089    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                      ; JTAG_X1_Y37_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_MAIN                                                                                                                                                                                                                                                                                                                                                          ; PIN_Y27            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clk_div_data|clk_div_s                                                                                                                                                                                                                                                                                                                                    ; FF_X102_Y64_N1     ; 2456    ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; deserialize_plus2:inst5|buffer_meas_s[0]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y18_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst5|buffer_start_s[6]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X76_Y18_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst5|cnt_next_s~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X77_Y18_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst5|measured_data_s[7]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X77_Y18_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst5|state_s                                                                                                                                                                                                                                                                                                                                   ; FF_X77_Y18_N1      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst9|buffer_meas_s[0]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y57_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst9|buffer_start_s[6]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y60_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst9|cnt_next_s~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y57_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst9|measured_data_s[11]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y57_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; deserialize_plus2:inst9|state_s                                                                                                                                                                                                                                                                                                                                   ; FF_X63_Y57_N25     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                                                  ; LCCOMB_X89_Y26_N26 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~6                                                                                                                                                                                             ; LCCOMB_X89_Y25_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; enable_const:inst8|lpm_constant:LPM_CONSTANT_component|lpm_constant_088:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~5                                                                                                                                                                                        ; LCCOMB_X89_Y25_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]~1                                                                                                                                                                                                                                        ; LCCOMB_X87_Y33_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                                                    ; LCCOMB_X87_Y33_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|process_1~1                                                                                                                                                                                                                                                    ; LCCOMB_X88_Y29_N12 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                               ; LCCOMB_X87_Y33_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iset_const:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jj8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~6                                                                                                                                                                                          ; LCCOMB_X87_Y33_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|arithmetic_proc~4                                                                                                                                                                                                                                                                                                        ; LCCOMB_X91_Y35_N4  ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|Selector0~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X92_Y31_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|Selector1~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X92_Y31_N8  ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|sort_buffer_s[0][2]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X91_Y31_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|sort_buffer_s[1][12]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X91_Y31_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|sort_buffer_s[2][2]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X91_Y31_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|state_s.IDLE                                                                                                                                                                                                                                                                                     ; FF_X92_Y31_N1      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_current_transform|median_filt:median_inst|state_s.SORT                                                                                                                                                                                                                                                                                     ; FF_X92_Y31_N29     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|arithmetic_proc~5                                                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y55_N28 ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|Selector0~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y57_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|Selector1~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y57_N14 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|sort_buffer_s[0][5]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y57_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|sort_buffer_s[1][6]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y57_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|sort_buffer_s[2][7]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y57_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|state_s.IDLE                                                                                                                                                                                                                                                                                     ; FF_X60_Y57_N1      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; median_conversion:inst_voltage_transform|median_filt:median_inst|state_s.SORT                                                                                                                                                                                                                                                                                     ; FF_X60_Y57_N11     ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; module_start:ModuleStart|cnt_s[4]~3                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X82_Y21_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; module_start:ModuleStart|nsoftreset_s                                                                                                                                                                                                                                                                                                                             ; FF_X80_Y21_N25     ; 918     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                          ; FF_X91_Y27_N15     ; 212     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                               ; LCCOMB_X85_Y30_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                 ; LCCOMB_X85_Y30_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                                    ; LCCOMB_X85_Y30_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                  ; LCCOMB_X88_Y30_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][0]~92                                ; LCCOMB_X89_Y28_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][4]                                   ; FF_X86_Y28_N9      ; 261     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[10][7]                                   ; FF_X86_Y28_N23     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~6                                  ; LCCOMB_X89_Y28_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~16                                 ; LCCOMB_X89_Y28_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~26                                 ; LCCOMB_X89_Y28_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~37                                 ; LCCOMB_X89_Y28_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~46                                 ; LCCOMB_X89_Y28_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~55                                 ; LCCOMB_X89_Y28_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~64                                 ; LCCOMB_X89_Y28_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]~74                                 ; LCCOMB_X89_Y28_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]~83                                 ; LCCOMB_X89_Y28_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]~36                                  ; LCCOMB_X90_Y27_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~29                                   ; LCCOMB_X88_Y28_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~14                    ; LCCOMB_X85_Y30_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~19                    ; LCCOMB_X84_Y30_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                       ; LCCOMB_X91_Y27_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                             ; LCCOMB_X92_Y29_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[10][0]~90                         ; LCCOMB_X90_Y28_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~6                           ; LCCOMB_X90_Y28_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~15                          ; LCCOMB_X90_Y28_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~25                          ; LCCOMB_X90_Y28_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~35                          ; LCCOMB_X90_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~44                          ; LCCOMB_X90_Y28_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~53                          ; LCCOMB_X90_Y28_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~62                          ; LCCOMB_X90_Y28_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[8][0]~72                          ; LCCOMB_X90_Y28_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[9][0]~81                          ; LCCOMB_X90_Y28_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~24            ; LCCOMB_X86_Y27_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~18       ; LCCOMB_X85_Y27_N4  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~27       ; LCCOMB_X86_Y27_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]               ; FF_X91_Y27_N25     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]              ; FF_X91_Y27_N3      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]               ; FF_X91_Y27_N5      ; 148     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]               ; FF_X92_Y29_N29     ; 217     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                        ; LCCOMB_X91_Y27_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                              ; FF_X92_Y27_N1      ; 92      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                            ; LCCOMB_X88_Y30_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                             ; LCCOMB_X84_Y24_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                             ; LCCOMB_X84_Y24_N2  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                           ; FF_X84_Y24_N9      ; 257     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                          ; LCCOMB_X83_Y24_N10 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                           ; LCCOMB_X91_Y25_N22 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                           ; LCCOMB_X91_Y25_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                             ; FF_X88_Y27_N9      ; 1162    ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                                     ; LCCOMB_X81_Y29_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                        ; LCCOMB_X83_Y24_N26 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                         ; LCCOMB_X83_Y24_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                             ; LCCOMB_X79_Y24_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                   ; LCCOMB_X83_Y22_N28 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_8ii:auto_generated|counter_reg_bit[7]~0                                                               ; LCCOMB_X83_Y22_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_igi:auto_generated|counter_reg_bit[4]~0                                                                              ; LCCOMB_X79_Y24_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                 ; LCCOMB_X83_Y23_N8  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                         ; LCCOMB_X83_Y22_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                                    ; LCCOMB_X81_Y30_N26 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                                    ; LCCOMB_X81_Y30_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                               ; LCCOMB_X81_Y30_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                 ; LCCOMB_X87_Y25_N2  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]~34                                                                                                                                                                                                                                ; LCCOMB_X85_Y29_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                            ; LCCOMB_X84_Y29_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                     ; LCCOMB_X91_Y25_N12 ; 789     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|Equal0~0                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y45_N22 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|LessThan0~2                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y38_N22 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|cnt_s[9]~46                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y45_N24 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|cnt_s[9]~47                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y49_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|div_ready_s                                                                                                                                                                                                                                                    ; FF_X66_Y49_N17     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|delay_Delta_fall_s[1]~3                                                                                                                                                                                                                                        ; LCCOMB_X79_Y37_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|delay_Delta_rise_s[1]~5                                                                                                                                                                                                                                        ; LCCOMB_X79_Y37_N14 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|delay_fall_2nd_s[1]~2                                                                                                                                                                                                                                          ; LCCOMB_X82_Y37_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|delay_rise_3rd_s[11]~1                                                                                                                                                                                                                                         ; LCCOMB_X79_Y37_N8  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|dly_cnt_s[21]~101                                                                                                                                                                                                                                              ; LCCOMB_X81_Y38_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|dly_cnt_s[21]~99                                                                                                                                                                                                                                               ; LCCOMB_X81_Y38_N18 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|hyst_state_s.THIRD_DOWN                                                                                                                                                                                                                                        ; FF_X82_Y38_N3      ; 9       ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|hyst_state_s~46                                                                                                                                                                                                                                                ; LCCOMB_X81_Y38_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|i_lower_s[4]~1                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y37_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|i_upper_s[5]~1                                                                                                                                                                                                                                                 ; LCCOMB_X82_Y37_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|interlocking:interlock_inst|cnt_s[2]~12                                                                                                                                                                                                                        ; LCCOMB_X80_Y46_N26 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|interlocking:interlock_inst|cnt_s[2]~14                                                                                                                                                                                                                        ; LCCOMB_X80_Y46_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|moving_avg:inst_moving_average|sbuffer_s[16][5]~0                                                                                                                                                                                                                                                 ; LCCOMB_X97_Y45_N30 ; 576     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|nreset_PI_Duty_s~0                                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y49_N24 ; 80      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|out_data_s[19]~10                                                                                                                                                                                                                                    ; LCCOMB_X69_Y52_N30 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|output_cntr[3]~0                                                                                                                                                                                                                                     ; LCCOMB_X69_Y52_N4  ; 73      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|startup:inst_startup|cnt_s[8]~34                                                                                                                                                                                                                                                                  ; LCCOMB_X82_Y58_N18 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|startup:inst_startup|cnt_s[8]~35                                                                                                                                                                                                                                                                  ; LCCOMB_X82_Y58_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|cnt_s[0]~15                                                                                                                                                                                                                                                           ; LCCOMB_X80_Y36_N12 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|x2_d_s[27]~27                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y36_N10 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Hcomp_fall_result_s[0]~63                                                                                                                                                                                                                              ; LCCOMB_X72_Y45_N18 ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector150~1                                                                                                                                                                                                                                          ; LCCOMB_X45_Y37_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector189~0                                                                                                                                                                                                                                          ; LCCOMB_X72_Y45_N22 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector189~1                                                                                                                                                                                                                                          ; LCCOMB_X72_Y45_N2  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector2~0                                                                                                                                                                                                                                            ; LCCOMB_X48_Y40_N4  ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector2~1                                                                                                                                                                                                                                            ; LCCOMB_X48_Y39_N8  ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector2~2                                                                                                                                                                                                                                            ; LCCOMB_X48_Y39_N26 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector2~3                                                                                                                                                                                                                                            ; LCCOMB_X48_Y40_N10 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector37~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y40_N28 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector38~0                                                                                                                                                                                                                                           ; LCCOMB_X48_Y40_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Selector75~0                                                                                                                                                                                                                                           ; LCCOMB_X61_Y41_N30 ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tcomp_cnt_s[16]~38                                                                                                                                                                                                                                     ; LCCOMB_X72_Y45_N24 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tcomp_cnt_s[16]~39                                                                                                                                                                                                                                     ; LCCOMB_X72_Y45_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tresult2_fall_s[0]~41                                                                                                                                                                                                                                  ; LCCOMB_X46_Y37_N20 ; 77      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tresult_s[0]~0                                                                                                                                                                                                                                         ; LCCOMB_X53_Y32_N0  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tss2_cnt_fall_s[6]~108                                                                                                                                                                                                                                 ; LCCOMB_X46_Y37_N6  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tss_cnt_fall_s[3]~48                                                                                                                                                                                                                                   ; LCCOMB_X61_Y41_N26 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tss_cnt_s[16]~48                                                                                                                                                                                                                                       ; LCCOMB_X53_Y32_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|hss_cnt_s[26]~43                                                                                                                                                                                                                                       ; LCCOMB_X48_Y40_N26 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2|ram_block3a1 ; M9K_X64_Y43_N0     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2|ram_block3a3 ; M9K_X64_Y43_N0     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2|ram_block3a5 ; M9K_X64_Y43_N0     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2|ram_block3a7 ; M9K_X64_Y43_N0     ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|result_s[0]~0                                                                                                                                                                                                                                          ; LCCOMB_X48_Y39_N2  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|t0_comp_fall_s[73]~2                                                                                                                                                                                                                                   ; LCCOMB_X45_Y37_N12 ; 148     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|t0_max2_fall_s[0]~33                                                                                                                                                                                                                                   ; LCCOMB_X45_Y37_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|t0_max_fall_s[0]~95                                                                                                                                                                                                                                    ; LCCOMB_X60_Y41_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|t0_max_s[0]~81                                                                                                                                                                                                                                         ; LCCOMB_X61_Y36_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|xRise2_fall_s[0]~14                                                                                                                                                                                                                                    ; LCCOMB_X46_Y37_N16 ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|xRise_fall_s[0]~0                                                                                                                                                                                                                                      ; LCCOMB_X61_Y41_N18 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|xRise_s[0]~16                                                                                                                                                                                                                                          ; LCCOMB_X53_Y32_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|yRise_fall_s[15]~0                                                                                                                                                                                                                                     ; LCCOMB_X61_Y41_N22 ; 17      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                  ; PLL_2              ; 11502   ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                  ; PLL_2              ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y37_N0     ; 2089    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_div:clk_div_data|clk_div_s                                                                                                                                                                                                                                                                                           ; FF_X102_Y64_N1     ; 2456    ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg ; FF_X91_Y27_N15     ; 212     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                    ; FF_X88_Y27_N9      ; 1162    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|yRise_fall_s[15]~0                                                                                                                                                                                            ; LCCOMB_X61_Y41_N22 ; 17      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_locked                                                 ; 2723    ;
; module_start:ModuleStart|nsoftreset_s                                                                                                   ; 918     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena           ; 789     ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|moving_avg:inst_moving_average|sbuffer_s[16][5]~0                       ; 576     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed ; 511     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_pe24:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 254          ; 8192         ; 254          ; yes                    ; no                      ; yes                    ; no                      ; 2080768 ; 8192                        ; 254                         ; 8192                        ; 254                         ; 2080768             ; 254  ; None ; M9K_X51_Y9_N0, M9K_X64_Y6_N0, M9K_X78_Y4_N0, M9K_X37_Y12_N0, M9K_X64_Y12_N0, M9K_X64_Y8_N0, M9K_X78_Y8_N0, M9K_X78_Y11_N0, M9K_X78_Y9_N0, M9K_X78_Y6_N0, M9K_X15_Y11_N0, M9K_X104_Y12_N0, M9K_X104_Y11_N0, M9K_X64_Y30_N0, M9K_X78_Y3_N0, M9K_X64_Y18_N0, M9K_X51_Y59_N0, M9K_X51_Y62_N0, M9K_X51_Y58_N0, M9K_X37_Y58_N0, M9K_X37_Y60_N0, M9K_X37_Y61_N0, M9K_X37_Y59_N0, M9K_X37_Y57_N0, M9K_X64_Y58_N0, M9K_X51_Y55_N0, M9K_X37_Y55_N0, M9K_X37_Y47_N0, M9K_X51_Y69_N0, M9K_X37_Y54_N0, M9K_X37_Y33_N0, M9K_X37_Y41_N0, M9K_X37_Y62_N0, M9K_X51_Y52_N0, M9K_X78_Y46_N0, M9K_X51_Y54_N0, M9K_X104_Y54_N0, M9K_X51_Y50_N0, M9K_X37_Y9_N0, M9K_X51_Y64_N0, M9K_X37_Y53_N0, M9K_X64_Y54_N0, M9K_X64_Y55_N0, M9K_X104_Y61_N0, M9K_X51_Y48_N0, M9K_X37_Y69_N0, M9K_X51_Y53_N0, M9K_X37_Y63_N0, M9K_X51_Y47_N0, M9K_X37_Y49_N0, M9K_X37_Y56_N0, M9K_X51_Y49_N0, M9K_X64_Y32_N0, M9K_X37_Y22_N0, M9K_X15_Y51_N0, M9K_X51_Y70_N0, M9K_X37_Y45_N0, M9K_X37_Y40_N0, M9K_X37_Y51_N0, M9K_X51_Y63_N0, M9K_X15_Y58_N0, M9K_X51_Y57_N0, M9K_X51_Y68_N0, M9K_X64_Y46_N0, M9K_X15_Y57_N0, M9K_X15_Y55_N0, M9K_X51_Y5_N0, M9K_X15_Y54_N0, M9K_X37_Y68_N0, M9K_X37_Y65_N0, M9K_X64_Y60_N0, M9K_X78_Y65_N0, M9K_X37_Y52_N0, M9K_X15_Y35_N0, M9K_X51_Y60_N0, M9K_X37_Y38_N0, M9K_X51_Y30_N0, M9K_X37_Y50_N0, M9K_X15_Y53_N0, M9K_X37_Y34_N0, M9K_X37_Y26_N0, M9K_X37_Y14_N0, M9K_X37_Y21_N0, M9K_X15_Y20_N0, M9K_X37_Y18_N0, M9K_X51_Y24_N0, M9K_X64_Y22_N0, M9K_X51_Y21_N0, M9K_X37_Y28_N0, M9K_X64_Y21_N0, M9K_X15_Y22_N0, M9K_X37_Y6_N0, M9K_X51_Y22_N0, M9K_X78_Y18_N0, M9K_X51_Y7_N0, M9K_X51_Y18_N0, M9K_X37_Y7_N0, M9K_X51_Y20_N0, M9K_X64_Y14_N0, M9K_X15_Y23_N0, M9K_X78_Y21_N0, M9K_X64_Y16_N0, M9K_X15_Y16_N0, M9K_X51_Y15_N0, M9K_X37_Y11_N0, M9K_X64_Y28_N0, M9K_X15_Y19_N0, M9K_X15_Y9_N0, M9K_X64_Y17_N0, M9K_X37_Y8_N0, M9K_X78_Y15_N0, M9K_X15_Y17_N0, M9K_X51_Y13_N0, M9K_X64_Y27_N0, M9K_X64_Y9_N0, M9K_X64_Y20_N0, M9K_X64_Y13_N0, M9K_X37_Y13_N0, M9K_X78_Y19_N0, M9K_X64_Y19_N0, M9K_X78_Y24_N0, M9K_X78_Y29_N0, M9K_X51_Y17_N0, M9K_X78_Y13_N0, M9K_X78_Y17_N0, M9K_X78_Y16_N0, M9K_X64_Y10_N0, M9K_X51_Y6_N0, M9K_X64_Y4_N0, M9K_X51_Y12_N0, M9K_X78_Y14_N0, M9K_X64_Y7_N0, M9K_X78_Y27_N0, M9K_X64_Y3_N0, M9K_X51_Y8_N0, M9K_X78_Y10_N0, M9K_X64_Y11_N0, M9K_X15_Y12_N0, M9K_X51_Y11_N0, M9K_X37_Y5_N0, M9K_X64_Y15_N0, M9K_X51_Y14_N0, M9K_X78_Y12_N0, M9K_X104_Y13_N0, M9K_X64_Y25_N0, M9K_X64_Y51_N0, M9K_X15_Y34_N0, M9K_X64_Y29_N0, M9K_X51_Y27_N0, M9K_X64_Y66_N0, M9K_X78_Y37_N0, M9K_X64_Y44_N0, M9K_X78_Y34_N0, M9K_X78_Y31_N0, M9K_X51_Y26_N0, M9K_X104_Y37_N0, M9K_X104_Y34_N0, M9K_X78_Y30_N0, M9K_X78_Y33_N0, M9K_X78_Y32_N0, M9K_X104_Y44_N0, M9K_X78_Y54_N0, M9K_X78_Y40_N0, M9K_X104_Y47_N0, M9K_X104_Y52_N0, M9K_X78_Y52_N0, M9K_X78_Y35_N0, M9K_X78_Y57_N0, M9K_X78_Y51_N0, M9K_X64_Y50_N0, M9K_X78_Y41_N0, M9K_X64_Y59_N0, M9K_X104_Y50_N0, M9K_X78_Y55_N0, M9K_X104_Y55_N0, M9K_X78_Y48_N0, M9K_X78_Y61_N0, M9K_X64_Y64_N0, M9K_X78_Y49_N0, M9K_X78_Y70_N0, M9K_X64_Y69_N0, M9K_X104_Y60_N0, M9K_X78_Y69_N0, M9K_X64_Y62_N0, M9K_X78_Y58_N0, M9K_X104_Y65_N0, M9K_X78_Y66_N0, M9K_X78_Y64_N0, M9K_X64_Y61_N0, M9K_X78_Y67_N0, M9K_X78_Y47_N0, M9K_X104_Y67_N0, M9K_X78_Y25_N0, M9K_X37_Y20_N0, M9K_X78_Y20_N0, M9K_X51_Y25_N0, M9K_X51_Y23_N0, M9K_X15_Y21_N0, M9K_X78_Y23_N0, M9K_X15_Y13_N0, M9K_X37_Y15_N0, M9K_X15_Y18_N0, M9K_X37_Y30_N0, M9K_X37_Y17_N0, M9K_X51_Y16_N0, M9K_X37_Y37_N0, M9K_X37_Y16_N0, M9K_X37_Y23_N0, M9K_X104_Y10_N0, M9K_X104_Y23_N0, M9K_X104_Y24_N0, M9K_X104_Y30_N0, M9K_X78_Y26_N0, M9K_X78_Y28_N0, M9K_X104_Y17_N0, M9K_X78_Y22_N0, M9K_X104_Y27_N0, M9K_X104_Y15_N0, M9K_X104_Y29_N0, M9K_X104_Y26_N0, M9K_X104_Y18_N0, M9K_X104_Y25_N0, M9K_X104_Y22_N0, M9K_X104_Y33_N0, M9K_X104_Y64_N0, M9K_X104_Y51_N0, M9K_X104_Y57_N0, M9K_X78_Y59_N0, M9K_X104_Y58_N0, M9K_X78_Y53_N0, M9K_X51_Y65_N0, M9K_X104_Y48_N0, M9K_X78_Y60_N0, M9K_X104_Y63_N0, M9K_X104_Y42_N0, M9K_X104_Y38_N0, M9K_X78_Y62_N0, M9K_X104_Y39_N0, M9K_X104_Y14_N0, M9K_X64_Y67_N0, M9K_X78_Y38_N0, M9K_X51_Y56_N0, M9K_X51_Y61_N0, M9K_X64_Y56_N0, M9K_X64_Y52_N0, M9K_X51_Y66_N0, M9K_X51_Y51_N0, M9K_X64_Y48_N0, M9K_X15_Y52_N0, M9K_X64_Y45_N0, M9K_X64_Y53_N0, M9K_X37_Y43_N0, M9K_X64_Y57_N0, M9K_X78_Y56_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_7po:auto_generated|altsyncram_uf81:altsyncram2|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 28           ; 9            ; 28           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 252     ; 28                          ; 8                           ; 28                          ; 8                           ; 224                 ; 1    ; None ; M9K_X64_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_8po:auto_generated|altsyncram_vf81:altsyncram2|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 27           ; 9            ; 27           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 243     ; 27                          ; 8                           ; 27                          ; 8                           ; 216                 ; 1    ; None ; M9K_X64_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_9po:auto_generated|altsyncram_0g81:altsyncram2|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 26           ; 9            ; 26           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 234     ; 26                          ; 8                           ; 26                          ; 8                           ; 208                 ; 1    ; None ; M9K_X51_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|alt_u_div_hlg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_apo:auto_generated|altsyncram_1g81:altsyncram2|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 25           ; 9            ; 25           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 225     ; 25                          ; 8                           ; 25                          ; 8                           ; 200                 ; 1    ; None ; M9K_X51_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_31b_divider:inst_division|lpm_divide:LPM_DIVIDE_component|lpm_divide_a7t:auto_generated|sign_div_unsign_2sh:divider|altshift_taps:DFF_Num_Sign_rtl_0|shift_taps_6po:auto_generated|altsyncram_tf81:altsyncram2|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Single Clock ; 29           ; 9            ; 29           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 261     ; 29                          ; 8                           ; 29                          ; 8                           ; 232                 ; 1    ; None ; M9K_X51_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_vpo:auto_generated|altsyncram_4h81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 24           ; 11           ; 24           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 264     ; 24                          ; 10                          ; 24                          ; 10                          ; 240                 ; 1    ; None ; M9K_X64_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_10|shift_taps_jro:auto_generated|altsyncram_6k81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 113          ; 14           ; 113          ; yes                    ; no                      ; yes                    ; yes                     ; 1582    ; 14                          ; 112                         ; 14                          ; 112                         ; 1568                ; 4    ; None ; M9K_X64_Y49_N0, M9K_X64_Y47_N0, M9K_X51_Y43_N0, M9K_X51_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_11|shift_taps_fro:auto_generated|altsyncram_2k81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 220          ; 13           ; 220          ; yes                    ; no                      ; yes                    ; yes                     ; 2860    ; 13                          ; 152                         ; 13                          ; 152                         ; 1976                ; 5    ; None ; M9K_X37_Y24_N0, M9K_X37_Y25_N0, M9K_X37_Y27_N0, M9K_X64_Y38_N0, M9K_X64_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_12|shift_taps_dro:auto_generated|altsyncram_uj81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 111          ; 12           ; 111          ; yes                    ; no                      ; yes                    ; yes                     ; 1332    ; 12                          ; 84                          ; 12                          ; 84                          ; 1008                ; 3    ; None ; M9K_X78_Y36_N0, M9K_X78_Y42_N0, M9K_X78_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_13|shift_taps_cpo:auto_generated|altsyncram_3g81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 9            ; 11           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 99      ; 11                          ; 9                           ; 11                          ; 9                           ; 99                  ; 1    ; None ; M9K_X51_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_14|shift_taps_ppo:auto_generated|altsyncram_mg81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 10           ; 10           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 100     ; 10                          ; 9                           ; 10                          ; 9                           ; 90                  ; 1    ; None ; M9K_X64_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_15|shift_taps_1qo:auto_generated|altsyncram_7e81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 10           ; 9            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 90      ; 9                           ; 9                           ; 9                           ; 9                           ; 81                  ; 1    ; None ; M9K_X51_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_16|shift_taps_npo:auto_generated|altsyncram_4g81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 10           ; 8            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 80      ; 8                           ; 9                           ; 8                           ; 9                           ; 72                  ; 1    ; None ; M9K_X51_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_17|shift_taps_dpo:auto_generated|altsyncram_5g81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 7            ; 10           ; 7            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 70      ; 7                           ; 9                           ; 7                           ; 9                           ; 63                  ; 1    ; None ; M9K_X51_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_18|shift_taps_6qo:auto_generated|altsyncram_ah81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 106          ; 6            ; 106          ; yes                    ; no                      ; yes                    ; yes                     ; 636     ; 6                           ; 105                         ; 6                           ; 105                         ; 630                 ; 3    ; None ; M9K_X78_Y50_N0, M9K_X78_Y44_N0, M9K_X78_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_19|shift_taps_fpo:auto_generated|altsyncram_sd81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 5            ; 10           ; 5            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 50      ; 5                           ; 9                           ; 5                           ; 9                           ; 45                  ; 1    ; None ; M9K_X64_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_tpo:auto_generated|altsyncram_0h81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 23           ; 10           ; 23           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 230     ; 23                          ; 9                           ; 23                          ; 9                           ; 207                 ; 1    ; None ; M9K_X51_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_20|shift_taps_gpo:auto_generated|altsyncram_od81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 10           ; 4            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 40      ; 4                           ; 9                           ; 4                           ; 9                           ; 36                  ; 1    ; None ; M9K_X51_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_21|shift_taps_boo:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 10           ; 3            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 30      ; 3                           ; 9                           ; 3                           ; 9                           ; 27                  ; 1    ; None ; M9K_X51_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_22|shift_taps_hpo:auto_generated|altsyncram_id81:altsyncram2|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 10           ; 2            ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 20      ; 2                           ; 9                           ; 2                           ; 9                           ; 18                  ; 1    ; None ; M9K_X64_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_spo:auto_generated|altsyncram_vg81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 10           ; 22           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 220     ; 22                          ; 9                           ; 22                          ; 9                           ; 198                 ; 1    ; None ; M9K_X51_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_3|shift_taps_rpo:auto_generated|altsyncram_sg81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 21           ; 10           ; 21           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 210     ; 21                          ; 9                           ; 21                          ; 9                           ; 189                 ; 1    ; None ; M9K_X64_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_qpo:auto_generated|altsyncram_qg81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 20           ; 10           ; 20           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 200     ; 20                          ; 9                           ; 20                          ; 9                           ; 180                 ; 1    ; None ; M9K_X51_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_5|shift_taps_bpo:auto_generated|altsyncram_2g81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 9            ; 19           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 171     ; 19                          ; 8                           ; 19                          ; 8                           ; 152                 ; 1    ; None ; M9K_X37_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_6|shift_taps_opo:auto_generated|altsyncram_9h81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 10           ; 18           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 180     ; 18                          ; 9                           ; 18                          ; 9                           ; 162                 ; 1    ; None ; M9K_X51_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_7|shift_taps_0qo:auto_generated|altsyncram_6h81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 10           ; 17           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 170     ; 17                          ; 9                           ; 17                          ; 9                           ; 153                 ; 1    ; None ; M9K_X51_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_8|shift_taps_9qo:auto_generated|altsyncram_lh81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 46           ; 16           ; 46           ; yes                    ; no                      ; yes                    ; yes                     ; 736     ; 16                          ; 45                          ; 16                          ; 45                          ; 720                 ; 2    ; None ; M9K_X37_Y29_N0, M9K_X51_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_26_divider:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_m7t:auto_generated|sign_div_unsign_esh:divider|alt_u_div_5mg:divider|altshift_taps:DFFQuotient_rtl_9|shift_taps_upo:auto_generated|altsyncram_1h81:altsyncram2|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 15           ; 10           ; 15           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 150     ; 15                          ; 9                           ; 15                          ; 9                           ; 135                 ; 1    ; None ; M9K_X51_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_36_17_div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_o7t:auto_generated|sign_div_unsign_gsh:divider|alt_u_div_8mg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_foo:auto_generated|altsyncram_4e81:altsyncram2|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 96      ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 1    ; None ; M9K_X64_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe1754_rtl_0|shift_taps_2qo:auto_generated|altsyncram_ch81:altsyncram2|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 31           ; 35           ; 31           ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 1085    ; 31                          ; 34                          ; 31                          ; 34                          ; 1054                ; 1    ; None ; M9K_X37_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|altshift_taps:dffe496_rtl_0|shift_taps_joo:auto_generated|altsyncram_df81:altsyncram2|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 33           ; 7            ; 33           ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 231     ; 33                          ; 6                           ; 33                          ; 6                           ; 198                 ; 1    ; None ; M9K_X37_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_integer_divider:FallDiv_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_6kr:auto_generated|sign_div_unsign_4sh:divider|alt_u_div_llg:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4up:auto_generated|altsyncram_ug81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 30           ; 11           ; 30           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 330     ; 30                          ; 10                          ; 30                          ; 10                          ; 300                 ; 1    ; None ; M9K_X64_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 29          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 30          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 60          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 10          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 10          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; median_conversion:inst_current_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated|mac_out2                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    median_conversion:inst_current_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated|mac_mult1                                                                                  ;                            ; DSPMULT_X93_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; median_conversion:inst_voltage_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated|mac_out2                                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    median_conversion:inst_voltage_transform|my_16_mult:mult_inst|lpm_mult:lpm_mult_component|mult_38p:auto_generated|mac_mult1                                                                                  ;                            ; DSPMULT_X71_Y42_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompFall_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompFall_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y50_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompRise_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:CompRise_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y44_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_out2                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y42_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out2            ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult1        ;                            ; DSPMULT_X44_Y29_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out2            ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult1        ;                            ; DSPMULT_X22_Y29_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_17_16_mult:comp_mult_inst|lpm_mult:lpm_mult_component|mult_68p:auto_generated|mac_out2                    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|dutycycle_calc:inst_dutycycle_calc|my_17_16_mult:comp_mult_inst|lpm_mult:lpm_mult_component|mult_68p:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_out4                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_mult3               ;                            ; DSPMULT_X44_Y45_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_out6                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_mult:scale_inst|lpm_mult:lpm_mult_component|mult_78p:auto_generated|mac_mult5               ;                            ; DSPMULT_X44_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:SetVolt_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|MY_16_MULTIPLIER:SetVolt_Mult_inst|lpm_mult:lpm_mult_component|mult_0fp:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y45_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out18           ; Simple Multiplier (9-bit)  ; DSPOUT_X22_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult17       ;                            ; DSPMULT_X22_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out16           ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult15       ;                            ; DSPMULT_X44_Y27_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out10           ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult9        ;                            ; DSPMULT_X44_Y24_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out6            ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult5        ;                            ; DSPMULT_X44_Y28_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out14           ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult13       ;                            ; DSPMULT_X44_Y30_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out12           ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult11       ;                            ; DSPMULT_X44_Y22_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult3        ;                            ; DSPMULT_X44_Y25_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out8            ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:FallMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult7        ;                            ; DSPMULT_X44_Y26_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out18           ; Simple Multiplier (9-bit)  ; DSPOUT_X22_Y22_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult17       ;                            ; DSPMULT_X22_Y22_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out16           ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult15       ;                            ; DSPMULT_X22_Y25_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out10           ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult9        ;                            ; DSPMULT_X22_Y26_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out6            ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult5        ;                            ; DSPMULT_X22_Y31_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out14           ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult13       ;                            ; DSPMULT_X22_Y27_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out12           ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult11       ;                            ; DSPMULT_X22_Y24_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult3        ;                            ; DSPMULT_X22_Y30_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_out8            ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_37_37_mult:RiseMult2_inst|lpm_mult:lpm_mult_component|mult_a8p:auto_generated|mac_mult7        ;                            ; DSPMULT_X22_Y28_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_I|lpm_mult:lpm_mult_component|mult_98p:auto_generated|mac_out2                  ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_I|lpm_mult:lpm_mult_component|mult_98p:auto_generated|mac_mult1              ;                            ; DSPMULT_X71_Y47_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_P|lpm_mult:lpm_mult_component|mult_98p:auto_generated|mac_out2                  ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|pi_control_bw_euler:inst_pi_control_bw_euler|my_16_18_mult:mult_P|lpm_mult:lpm_mult_component|mult_98p:auto_generated|mac_mult1              ;                            ; DSPMULT_X71_Y46_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_18_mult:square_inst|lpm_mult:lpm_mult_component|mult_d8p:auto_generated|mac_out2                  ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|my_18_mult:square_inst|lpm_mult:lpm_mult_component|mult_d8p:auto_generated|mac_mult1              ;                            ; DSPMULT_X44_Y43_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_16_11_mult:mult_a_curr_inst|lpm_mult:lpm_mult_component|mult_28p:auto_generated|mac_out2                         ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|cal_var_L:calc_var_inst|my_16_11_mult:mult_a_curr_inst|lpm_mult:lpm_mult_component|mult_28p:auto_generated|mac_mult1                     ;                            ; DSPMULT_X71_Y43_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 32,122 / 342,891 ( 9 % ) ;
; C16 interconnects     ; 620 / 10,120 ( 6 % )     ;
; C4 interconnects      ; 17,388 / 209,544 ( 8 % ) ;
; Direct links          ; 5,121 / 342,891 ( 1 % )  ;
; Global clocks         ; 7 / 20 ( 35 % )          ;
; Local interconnects   ; 10,132 / 119,088 ( 9 % ) ;
; R24 interconnects     ; 927 / 9,963 ( 9 % )      ;
; R4 interconnects      ; 21,152 / 289,782 ( 7 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 11.38) ; Number of LABs  (Total = 1689) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 209                            ;
; 2                                           ; 78                             ;
; 3                                           ; 55                             ;
; 4                                           ; 43                             ;
; 5                                           ; 30                             ;
; 6                                           ; 24                             ;
; 7                                           ; 22                             ;
; 8                                           ; 33                             ;
; 9                                           ; 33                             ;
; 10                                          ; 33                             ;
; 11                                          ; 37                             ;
; 12                                          ; 55                             ;
; 13                                          ; 60                             ;
; 14                                          ; 87                             ;
; 15                                          ; 125                            ;
; 16                                          ; 765                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 1689) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 467                            ;
; 1 Clock                            ; 1442                           ;
; 1 Clock enable                     ; 320                            ;
; 1 Sync. clear                      ; 48                             ;
; 1 Sync. load                       ; 37                             ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 79                             ;
; 2 Clocks                           ; 179                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.51) ; Number of LABs  (Total = 1689) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 60                             ;
; 2                                            ; 158                            ;
; 3                                            ; 19                             ;
; 4                                            ; 67                             ;
; 5                                            ; 20                             ;
; 6                                            ; 43                             ;
; 7                                            ; 19                             ;
; 8                                            ; 26                             ;
; 9                                            ; 14                             ;
; 10                                           ; 29                             ;
; 11                                           ; 16                             ;
; 12                                           ; 18                             ;
; 13                                           ; 20                             ;
; 14                                           ; 30                             ;
; 15                                           ; 22                             ;
; 16                                           ; 40                             ;
; 17                                           ; 42                             ;
; 18                                           ; 26                             ;
; 19                                           ; 37                             ;
; 20                                           ; 37                             ;
; 21                                           ; 36                             ;
; 22                                           ; 58                             ;
; 23                                           ; 40                             ;
; 24                                           ; 61                             ;
; 25                                           ; 42                             ;
; 26                                           ; 63                             ;
; 27                                           ; 38                             ;
; 28                                           ; 94                             ;
; 29                                           ; 99                             ;
; 30                                           ; 135                            ;
; 31                                           ; 102                            ;
; 32                                           ; 176                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.63) ; Number of LABs  (Total = 1689) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 8                              ;
; 1                                               ; 362                            ;
; 2                                               ; 187                            ;
; 3                                               ; 115                            ;
; 4                                               ; 87                             ;
; 5                                               ; 43                             ;
; 6                                               ; 29                             ;
; 7                                               ; 38                             ;
; 8                                               ; 60                             ;
; 9                                               ; 49                             ;
; 10                                              ; 40                             ;
; 11                                              ; 44                             ;
; 12                                              ; 54                             ;
; 13                                              ; 46                             ;
; 14                                              ; 49                             ;
; 15                                              ; 57                             ;
; 16                                              ; 178                            ;
; 17                                              ; 69                             ;
; 18                                              ; 40                             ;
; 19                                              ; 21                             ;
; 20                                              ; 11                             ;
; 21                                              ; 14                             ;
; 22                                              ; 12                             ;
; 23                                              ; 11                             ;
; 24                                              ; 11                             ;
; 25                                              ; 14                             ;
; 26                                              ; 5                              ;
; 27                                              ; 12                             ;
; 28                                              ; 11                             ;
; 29                                              ; 10                             ;
; 30                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.08) ; Number of LABs  (Total = 1689) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 24                             ;
; 2                                            ; 260                            ;
; 3                                            ; 81                             ;
; 4                                            ; 83                             ;
; 5                                            ; 79                             ;
; 6                                            ; 61                             ;
; 7                                            ; 48                             ;
; 8                                            ; 46                             ;
; 9                                            ; 65                             ;
; 10                                           ; 47                             ;
; 11                                           ; 44                             ;
; 12                                           ; 40                             ;
; 13                                           ; 37                             ;
; 14                                           ; 47                             ;
; 15                                           ; 21                             ;
; 16                                           ; 29                             ;
; 17                                           ; 57                             ;
; 18                                           ; 92                             ;
; 19                                           ; 79                             ;
; 20                                           ; 81                             ;
; 21                                           ; 28                             ;
; 22                                           ; 34                             ;
; 23                                           ; 25                             ;
; 24                                           ; 28                             ;
; 25                                           ; 26                             ;
; 26                                           ; 32                             ;
; 27                                           ; 26                             ;
; 28                                           ; 41                             ;
; 29                                           ; 32                             ;
; 30                                           ; 41                             ;
; 31                                           ; 13                             ;
; 32                                           ; 16                             ;
; 33                                           ; 11                             ;
; 34                                           ; 11                             ;
; 35                                           ; 2                              ;
; 36                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 11           ; 0            ; 11           ; 0            ; 0            ; 16        ; 11           ; 0            ; 16        ; 16        ; 0            ; 7            ; 0            ; 0            ; 3            ; 0            ; 7            ; 3            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16        ; 10           ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 16           ; 5            ; 16           ; 16           ; 0         ; 5            ; 16           ; 0         ; 0         ; 16           ; 9            ; 16           ; 16           ; 13           ; 16           ; 9            ; 13           ; 16           ; 16           ; 16           ; 9            ; 16           ; 16           ; 16           ; 16           ; 16           ; 0         ; 6            ; 16           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DIR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OE                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIR_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OE_CLK2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; swUP                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; swLOW               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK_BUCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; clk_MAIN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SAFETY_DATA         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Current_Data        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vc_Data             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; clk_MAIN(n)         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "1module"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 1 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "clk_MAIN" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "clk_MAIN(n)"
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '1module.sdc'
Warning (332174): Ignored filter at 1module.sdc(42): clk100MHz_i could not be matched with a port File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 42
Warning (332049): Ignored create_clock at 1module.sdc(42): Argument <targets> is an empty collection File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 42
    Info (332050): create_clock -name {clk_inport} -period 10.000 -waveform { 0.000 5.000 } [get_ports {clk100MHz_i}] File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 42
Warning (332174): Ignored filter at 1module.sdc(48): pllinst|pll1_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 48
Warning (332174): Ignored filter at 1module.sdc(48): pllinst|pll1_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 48
Critical Warning (332049): Ignored create_generated_clock at 1module.sdc(48): Argument <targets> is not an object ID File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 48
    Info (332050): create_generated_clock -source pllinst|pll1_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] -name 100MHz_clk { pllinst|pll1_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 48
Warning (332049): Ignored create_generated_clock at 1module.sdc(48): Argument -source is not an object ID File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.sdc Line: 48
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clk_MAIN was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|hysteresis_control:inst_hysteresis|hyst_state_s.DELAY_2 is being clocked by clk_MAIN
Warning (332060): Node: clk_div:clk_div_data|clk_div_s was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed is being clocked by clk_div:clk_div_data|clk_div_s
Warning (332060): Node: top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tss_cnt_fall_s[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|yRise_fall_s[4] is being clocked by top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|Tss_cnt_fall_s[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst12|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: inst12|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2) File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clk_div:clk_div_data|clk_div_s  File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/VHDL/clk_div.vhd Line: 53
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_div:clk_div_data|clk_div_s~0 File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/VHDL/clk_div.vhd Line: 53
        Info (176357): Destination node median_conversion:inst_current_transform|median_filt:median_inst|din_valid_s[0] File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/VHDL/median_filt.vhd Line: 65
        Info (176357): Destination node top1:inst|hybrid_top:inst_controller|hybrid_control:inst_master|moving_avg:inst_moving_average|din_valid_s[0] File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/VHDL/moving_avg.vhd Line: 79
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top1:inst|hybrid_top:inst_controller|hysteresis_calc:inst_hyst_calc|calc_hyst_bounds:calc_hyst_bounds_inst|yRise_fall_s[15]~0  File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/VHDL/calc_hyst_bounds.vhd Line: 551
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg  File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg~_wirecell File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0 File: c:/intelfpga/16.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "PLL_Tsol:inst12|altpll:altpll_component|PLL_Tsol_altpll:auto_generated|pll1" output port clk[1] feeds output pin "CLK_BUCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/db/pll_tsol_altpll.v Line: 51
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 3.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 1 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SAFETY_DATA uses I/O standard 3.3-V LVCMOS at AC15
Info (144001): Generated suppressed messages file C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 1993 megabytes
    Info: Processing ended: Thu Mar 07 11:34:22 2019
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:02:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/tsolarig/Desktop/SingleModuleClosedLoop/quartus_1module/1module.fit.smsg.


