<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:45.2545</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0018666</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층형 커패시터 및 이의 제조 방법</inventionTitle><inventionTitleEng>MULTILAYERED CAPACITOR AND METHOD FOR MANUFACTURING  THE SAME</inventionTitleEng><openDate>2024.08.20</openDate><openNumber>10-2024-0126186</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.11.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 13/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 유전체층 및 내부 전극을 포함하는 커패시터 바디, 그리고 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며, 외부 전극은 커패시터 바디의 외측에 배치되며, 제1 도전성 금속, 제2 도전성 금속, 및 이들의 합금을 포함하는 제1층을 포함하고, 제1층은, 유전체층과 만나는 부분에 위치하며, 합금을 포함하는 합금부, 및 내부 전극과 만나는 부분에 위치하며, 제1 도전성 금속, 내부 전극이 포함하는 제3 도전성 금속, 이들의 합금, 또는 이들의 조합을 포함하는 확산부를 포함하는, 내층을 포함하는, 적층형 커패시터를 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유전체층 및 내부 전극을 포함하는 커패시터 바디, 그리고상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 외부 전극은 상기 커패시터 바디의 외측에 배치되며, 제1 도전성 금속, 제2 도전성 금속, 및 이들의 합금을 포함하는 제1층을 포함하고, 상기 제1층은, 상기 유전체층과 만나는 부분에 위치하며, 상기 합금을 포함하는 합금부, 및상기 내부 전극과 만나는 부분에 위치하며, 상기 제1 도전성 금속, 상기 내부 전극이 포함하는 제3 도전성 금속, 이들의 합금, 또는 이들의 조합을 포함하는 확산부를 포함하는, 내층을 포함하는,적층형 커패시터.</claim></claimInfo><claimInfo><claim>2. 제1항에서, 상기 제1 도전성 금속과 상기 제2 도전성 금속의 합금은 공정 합금(eutectic alloy)인, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>3. 제2항에서, 상기 제1층은 제1 도전성 금속, 제2 도전성 금속, 및 이들의 공정 합금으로 이루어진, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>4. 제3항에서,상기 제1층은 글래스(glass) 성분을 포함하지 않는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>5. 제1항에서,상기 제1 도전성 금속은 구리(Cu)이고, 상기 제2 도전성 금속은 은(Ag)이고,상기 제3 도전성 금속은 니켈(Ni)인, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>6. 제2항에서,상기 공정 합금은 상기 제1 도전성 금속과 상기 제2 도전성 금속이 라멜라(lamellar) 구조, 막대형(rod-like) 구조, 구형(globular) 구조, 또는 침상형(acicular) 구조로 혼합된, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>7. 제1항에서,상기 합금부는 상기 제2 도전성 금속의 산화물을 더 포함하는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>8. 제7항에서,상기 제2 도전성 금속의 산화물은 산화은(silver oxide, AgOx)인, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>9. 제7항에서,상기 합금부 내에서 상기 제2 도전성 금속의 산화물은 주로 상기 유전체층과 접촉되는 부분에 위치하는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>10. 제1항에서,상기 합금부와 상기 확산부는 상기 유전체층과 상기 내부 전극의 적층 방향을 따라 교대 배치되는 적층형 커패시터.</claim></claimInfo><claimInfo><claim>11. 제10항에서,상기 합금부는 상기 유전체층의 폭 방향을 따라 연장되고,상기 확산부는 상기 내부 전극의 폭 방향을 따라 연장되는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>12. 제10항에서,상기 합금부는, 상기 유전체층과 접촉되며 상기 유전체층의 폭 방향을 따라 연장되는 제1 부분을 복수개 가지고, 상기 복수개의 제1 부분들 외측에 배치되고, 상기 유전체층의 적층 방향을 따라 연장되어 상기 복수개의 제1 부분들을 연결하는 제2 부분을 가지는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>13. 제12항에서,상기 확산부는 상기 합금부의 복수개의 제1 부분들 사이에 배치되는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>14. 제1항에서,상기 제1층은, 상기 내층의 외측에 배치되며, 상기 제1 도전성 금속 및 상기 제2 도전성 금속을 포함하는 외층을 포함하는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>15. 제14항에서,상기 외층은 상기 제1 도전성 금속을 주성분으로 포함하며,상기 제2 도전성 금속이 상기 제1 도전성 금속에 분산된, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>16. 제14항에서,상기 외부 전극은 상기 제1층의 외측에 배치되며 도금 금속을 포함하는 제3층을 더 포함하고,상기 외층은 상기 제3층과 접촉되는, 적층형 커패시터.</claim></claimInfo><claimInfo><claim>17. 유전체층 및 내부 전극을 포함하는 커패시터 바디를 제조하는 단계, 그리고상기 커패시터 바디의 외측에 외부 전극을 형성하는 단계를 포함하며,상기 외부 전극을 형성하는 단계는,제1 도전성 금속 및 제2 도전성 금속을 포함하는 제1층 형성용 페이스트를 상기 제1 도전성 금속과 상기 제2 도전성 금속의 공융 온도(eutectic temperature) 이상의 온도로 소결시켜 제1층을 형성하는 단계를 포함하는, 적층형 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에서,상기 제1 도전성 금속은 구리(Cu)이고, 상기 제2 도전성 금속은 은(Ag)이고,상기 공융 온도는 760 ℃ 내지 800 ℃인, 적층형 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에서,상기 제1층 형성용 페이스트는 상기 제1 도전성 금속 100 중량부에 대하여 상기 제2 도전성 금속을 10 중량부 내지 100 중량부로 포함하는, 적층형 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에서,상기 제1층을 형성하는 단계에서,상기 제1층 형성용 페이스트를 상기 공융 온도 이상의 온도로 소결시키는 과정에서,상기 제1 도전성 금속, 상기 제2 도전성 금속, 이들의 공정 합금(eutectic alloy), 또는 이들의 조합은 액상화되어, 상기 커패시터 바디의 표면을 적신 후, 계면 산화 반응과 함께 냉각되면서 상기 제1층이 형성되는, 적층형 커패시터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YI, JAESEOK</engName><name>이재석</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PARK, SEONHO</engName><name>박선호</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, DO YEON</engName><name>김도연</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KANG, SUNGHYUNG</engName><name>강성형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.13</receiptDate><receiptNumber>1-1-2023-0164563-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.11</receiptDate><receiptNumber>1-1-2025-1255094-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230018666.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9301417528a71f4a1f688740230bcfae0099bbe0c6df5a5c0856a1cfc077178553b3a95db6186cd202852ef5453be7f86d6a5579ef807a3204</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9dd20d324bf6af6e8a1cde27864f8eab7f2e9f9ca8fee8d2167ca0456971c2d4b56bdaf391c7612f0ab1b80059fc3c1c48c841978d700af1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>