// DSCH Ver 3.0
// 23-08-2022 19:31:50
// D:\Microwind\VLSI\NAND.sch

module NAND( in6,in5,out1);
 input in6,in5;
 output out1;
 wire w5;
 pmos #(24) pmos_1(out1,vdd,in6); // 2.0u 0.12u
 pmos #(24) pmos_2(out1,vdd,in5); // 2.0u 0.12u
 nmos #(24) nmos_3(out1,w5,in6); // 1.0u 0.12u
 nmos #(10) nmos_4(w5,vss,in5); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 in6=~in6;
#2000 in5=~in5;

// Simulation parameters
// in6 CLK 10 10
// in5 CLK 20 20
