时钟 监控 电路 及其 方法 本发明 公开 一种 时钟 监控 电路 及 相应 的 时钟 监控 方法 ， 通过 设置 两个 低频 时钟 源 模块 ( 一个 是 芯片 内部 的 低频 时钟 模块 ， 另外 一个 是 外挂 的 低频 时钟 源 模块 ) ， 利用 双 时钟 源 模块 提供 系统 的 时钟 可靠性 ， 同时 系统 本身 具备 由 低频 时钟 源升频 的 高频 时钟 模块 ， 高频 时钟 模块 的 输入 时钟 源 可以 是 外部 低频 时钟 或者 内部 低频 时钟 ， 此 高频 模块 在 输入 的 低频 时钟 源 停止 工作 以后 还 可以 通过 模块 本身 的 自激振荡 维持 比 低频 高 两倍 以上 的 时钟 频率 。 当时 钟 监控 模块 监测 到 外部 时钟 模块 出现异常 或者 是 内部 时钟 低频 模块 出现异常 时 ， 时钟 监控 模块 就 会 输出 相应 的 标志 位 跟 中断 给 时钟 异常 处理 模块 ， 时钟 异常 处理 模块 就 会 相应 把 高频 输入 模块 的 时钟 源 切换 成 另外 一个 低频 时钟 模块 。 
