Fitter report for fpganes
Wed Sep 04 13:15:41 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Sep 04 13:15:41 2024       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; fpganes                                     ;
; Top-level Entity Name           ; fpganes                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,758 / 41,910 ( 7 % )                      ;
; Total registers                 ; 3716                                        ;
; Total pins                      ; 138 / 314 ( 44 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,891,776 / 5,662,720 ( 51 % )              ;
; Total RAM Blocks                ; 353 / 553 ( 64 % )                          ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   4.5%      ;
;     Processor 4            ;   4.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[2]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[9]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[13]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|ad[15]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ad[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|adv[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|adv[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|adv[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|adv[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|c                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|c~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; CPU:cpu|Registers:registers|ir[4]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ir[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|ir[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|ir[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|pc[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|pc[9]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|pc[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CPU:cpu|Registers:registers|sp[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|sp[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CPU:cpu|Registers:registers|x[4]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|x[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CPU:cpu|Registers:registers|y[1]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|y[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CPU:cpu|Registers:registers|y[5]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|Registers:registers|y[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CPU:cpu|processor_control:control|processing_ri                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPU:cpu|processor_control:control|processing_ri~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|cpuram_rd_addr[10]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|cpuram_rd_addr[10]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|state.WRITE                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|state.WRITE~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|state.WRITING                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|state.WRITING~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx|en_count[0]                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx|en_count[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|cpuram_rd_addr[3]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|cpuram_rd_addr[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|state.WRITING                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|state.WRITING~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|bit_cnt[1]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|bit_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|bit_cnt[2]                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|bit_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|state.IDLE                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|state.IDLE~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; GameSelect:sel|game[1]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; GameSelect:sel|game[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; OAM_dma:dma|dma_byte[4]                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OAM_dma:dma|dma_byte[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; OAM_dma:dma|dma_state.IDLE                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OAM_dma:dma|dma_state.IDLE~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; PPU:ppu|PPU_background:bg|bg_state.IDLE                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|bg_state.IDLE~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[0]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[1]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[1]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[4]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[4]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[2]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[2]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[3]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[3]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|PPU_background:bg|fine_y_scroll_v[2]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|fine_y_scroll_v[2]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; PPU:ppu|PPU_background:bg|nametable_sel_v[0]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|nametable_sel_v[0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; PPU:ppu|PPU_background:bg|nametable_sel_v[1]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_background:bg|nametable_sel_v[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr_y[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr_y[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr_y[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr_y[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|curr_spr_y[7]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|curr_spr_y[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|spr_0_x_count[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|spr_0_x_count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|spr_0_x_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|spr_state.SPR_GET_ATTR                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|spr_state.SPR_GET_ATTR~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; PPU:ppu|PPU_sprite:spr|spr_state.SPR_PT_HIGH_1                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|PPU_sprite:spr|spr_state.SPR_PT_HIGH_1~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; PPU:ppu|data_out[5]                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|data_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; PPU:ppu|data_out[7]                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|data_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; PPU:ppu|loopy_t[14]                                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|loopy_t[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; PPU:ppu|update_loopy_v                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPU:ppu|update_loopy_v~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; VGA:vga|DisplayPlane:dp|addr[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|DisplayPlane:dp|addr[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; VGA:vga|DisplayPlane:dp|addr[2]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|DisplayPlane:dp|addr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; VGA:vga|DisplayPlane:dp|addr[15]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|DisplayPlane:dp|addr[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA:vga|RamReader:rdr|border_count[0]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|border_count[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; VGA:vga|RamReader:rdr|border_count[1]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|border_count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; VGA:vga|RamReader:rdr|frame_count[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|frame_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; VGA:vga|RamReader:rdr|frame_count[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|frame_count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; VGA:vga|RamReader:rdr|horiz_count[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|horiz_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; VGA:vga|RamReader:rdr|horiz_count[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|horiz_count[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; VGA:vga|RamReader:rdr|vert_count[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|vert_count[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; VGA:vga|RamReader:rdr|vert_count[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|vert_count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; VGA:vga|RamReader:rdr|vert_count[8]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|RamReader:rdr|vert_count[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; VGA:vga|boot_count[12]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|boot_count[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; VGA:vga|boot_count[15]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|boot_count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; VGA:vga|boot_count[24]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|boot_count[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; VGA:vga|vga_time_gen:tg|pixel_x[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|vga_time_gen:tg|pixel_x[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; VGA:vga|vga_time_gen:tg|pixel_x[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|vga_time_gen:tg|pixel_x[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; VGA:vga|vga_time_gen:tg|pixel_x[9]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA:vga|vga_time_gen:tg|pixel_x[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; hdmi_config:hdmi|i2c:i2c_av|SD_COUNTER[2]                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi|i2c:i2c_av|SD_COUNTER[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; hdmi_config:hdmi|i2c:i2c_av|SD_COUNTER[4]                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_config:hdmi|i2c:i2c_av|SD_COUNTER[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg~DUPLICATE                     ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8122 ) ; 0.00 % ( 0 / 8122 )        ; 0.00 % ( 0 / 8122 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8122 ) ; 0.00 % ( 0 / 8122 )        ; 0.00 % ( 0 / 8122 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7871 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 222 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 29 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,758 / 41,910        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,758                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,633 / 41,910        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 682                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,840                 ;       ;
;         [c] ALMs used for registers                         ; 1,111                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 930 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 55 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 41                    ;       ;
;         [c] Due to LAB input limits                         ; 14                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 507 / 4,191           ; 12 %  ;
;     -- Logic LABs                                           ; 507                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,799                 ;       ;
;     -- 7 input functions                                    ; 101                   ;       ;
;     -- 6 input functions                                    ; 1,536                 ;       ;
;     -- 5 input functions                                    ; 611                   ;       ;
;     -- 4 input functions                                    ; 678                   ;       ;
;     -- <=3 input functions                                  ; 873                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,068                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,716                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,585 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 131 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,622                 ;       ;
;         -- Routing optimization registers                   ; 94                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 138 / 314             ; 44 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 353 / 553             ; 64 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,891,776 / 5,662,720 ; 51 %  ;
; Total block memory implementation bits                      ; 3,614,720 / 5,662,720 ; 64 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.9% / 6.1% / 5.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.3% / 32.9% / 26.2% ;       ;
; Maximum fan-out                                             ; 3100                  ;       ;
; Highest non-global fan-out                                  ; 3028                  ;       ;
; Total fan-out                                               ; 41080                 ;       ;
; Average fan-out                                             ; 4.43                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2672 / 41910 ( 6 % )  ; 86 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2672                  ; 86                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3534 / 41910 ( 8 % )  ; 99 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 659                   ; 23                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1797                  ; 43                    ; 0                              ;
;         [c] ALMs used for registers                         ; 1078                  ; 33                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 917 / 41910 ( 2 % )   ; 14 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 55 / 41910 ( < 1 % )  ; 1 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 41                    ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 494 / 4191 ( 12 % )   ; 18 / 4191 ( < 1 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 494                   ; 18                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3689                  ; 110                   ; 0                              ;
;     -- 7 input functions                                    ; 99                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 1514                  ; 22                    ; 0                              ;
;     -- 5 input functions                                    ; 581                   ; 30                    ; 0                              ;
;     -- 4 input functions                                    ; 666                   ; 12                    ; 0                              ;
;     -- <=3 input functions                                  ; 829                   ; 44                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1024                  ; 44                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 3473 / 83820 ( 4 % )  ; 112 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 120 / 83820 ( < 1 % ) ; 11 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 3510                  ; 112                   ; 0                              ;
;         -- Routing optimization registers                   ; 83                    ; 11                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 135                   ; 0                     ; 3                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2891776               ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 3614720               ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 353 / 553 ( 63 % )    ; 0 / 553 ( 0 % )       ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 5 / 116 ( 4 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 4328                  ; 180                   ; 1                              ;
;     -- Registered Input Connections                         ; 3652                  ; 132                   ; 0                              ;
;     -- Output Connections                                   ; 57                    ; 175                   ; 4277                           ;
;     -- Registered Output Connections                        ; 16                    ; 175                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 42170                 ; 1151                  ; 4370                           ;
;     -- Registered Connections                               ; 14248                 ; 839                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 74                    ; 194                   ; 4117                           ;
;     -- sld_hub:auto_hub                                     ; 194                   ; 0                     ; 161                            ;
;     -- hard_block:auto_generated_inst                       ; 4117                  ; 161                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 58                    ; 74                    ; 6                              ;
;     -- Output Ports                                         ; 101                   ; 91                    ; 17                             ;
;     -- Bidir Ports                                          ; 37                    ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 53                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 46                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 51                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 60                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50         ; AF10  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK3_50         ; AA24  ; 5A       ; 89           ; 9            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK4_50         ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK_50          ; V11   ; 3B       ; 32           ; 0            ; 0            ; 6                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]            ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 30                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]            ; W24   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]            ; Y15   ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; KEY[3]            ; AE7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]             ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[1]             ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[2]             ; AH5   ; 3B       ; 40           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[3]             ; AH4   ; 3B       ; 38           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[4]             ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[5]             ; AC22  ; 4A       ; 84           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[6]             ; AB25  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[7]             ; T8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[8]             ; V16   ; 5A       ; 89           ; 9            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SW[9]             ; AD12  ; 3B       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; gamecounter_input ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_en       ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[0]       ; AE24  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[1]       ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[2]       ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[3]       ; AF11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[4]       ; AH11  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[5]       ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX0[6]       ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0]       ; AH24  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[1]       ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[2]       ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[3]       ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[4]       ; AF25  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[5]       ; E8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[6]       ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[0]       ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[1]       ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[2]       ; AG25  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[3]       ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[4]       ; AH3   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[5]       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX2[6]       ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[0]       ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[1]       ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[2]       ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[3]       ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[4]       ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[5]       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX3[6]       ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[0]       ; D11   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[1]       ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[2]       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[3]       ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[4]       ; AG11  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[5]       ; AD4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX4[6]       ; AF28  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[0]       ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[1]       ; AF17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[2]       ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[3]       ; D8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[4]       ; AF7   ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[5]       ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX5[6]       ; Y13   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; I2C_out_scl   ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]       ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[1]       ; AE6   ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[2]       ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[3]       ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[4]       ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[5]       ; AA4   ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[6]       ; AF4   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[7]       ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_BLANK_N   ; AH16  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_B[7]      ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_CLK       ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; AH14  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_G[7]      ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_HS        ; AH22  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_R[7]      ; AD23  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_SYNC_N    ; AG16  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hdmi_finished ; AH8   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+
; GPIO[0]     ; AA13  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[10]    ; V13   ; 4A       ; 60           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[11]    ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[12]    ; AE8   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[13]    ; AB26  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[14]    ; W15   ; 5A       ; 89           ; 8            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[15]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[16]    ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[17]    ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[18]    ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[19]    ; W20   ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[1]     ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[20]    ; AH6   ; 3B       ; 40           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[21]    ; V15   ; 5A       ; 89           ; 9            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[22]    ; Y18   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[23]    ; AG5   ; 3B       ; 38           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[24]    ; AA15  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[25]    ; W14   ; 4A       ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[26]    ; AG28  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[27]    ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[28]    ; AE25  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[29]    ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[2]     ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[30]    ; Y17   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[31]    ; AG6   ; 3B       ; 34           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[32]    ; Y4    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[33]    ; T13   ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[34]    ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[35]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[3]     ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[4]     ; U10   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[5]     ; AD17  ; 4A       ; 62           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                  ;
; GPIO[6]     ; AF26  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[7]     ; T12   ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[8]     ; AF13  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; GPIO[9]     ; E11   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                  ;
; I2C_out_sda ; AA26  ; 5B       ; 89           ; 23           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; hdmi_config:hdmi|i2c:i2c_av|SDO[3] ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 31 / 32 ( 97 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 65 / 68 ( 96 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; GPIO[35]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; GPIO[0]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; GPIO[24]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; I2C_out_sda                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; GPIO[15]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; GPIO[13]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; GPIO[29]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; GPIO[5]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; GPIO[1]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; GPIO[12]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; GPIO[2]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; GPIO[28]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; GPIO[8]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 212        ; 5A             ; GPIO[6]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; GPIO[34]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; GPIO[23]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; GPIO[31]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; I2C_out_scl                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; HDMI_en                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; GPIO[26]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; GPIO[20]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; GPIO[3]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 137        ; 4A             ; hdmi_finished                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 140        ; 4A             ; GPIO[27]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH12     ; 150        ; 4A             ; GPIO[18]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 153        ; 4A             ; gamecounter_input               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; GPIO[16]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; GPIO[9]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; GPIO[7]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; GPIO[33]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; GPIO[4]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ; 138        ; 4A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; GPIO[17]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; GPIO[10]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; GPIO[21]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; GPIO[11]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; GPIO[25]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; GPIO[14]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; GPIO[19]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; GPIO[32]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; GPIO[30]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; GPIO[22]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; HDMI_en       ; Missing drive strength and slew rate ;
; hdmi_finished ; Missing drive strength and slew rate ;
; I2C_out_scl   ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; GPIO[0]       ; Missing drive strength and slew rate ;
; GPIO[1]       ; Missing drive strength and slew rate ;
; GPIO[2]       ; Missing drive strength and slew rate ;
; GPIO[4]       ; Missing drive strength and slew rate ;
; GPIO[6]       ; Missing drive strength and slew rate ;
; GPIO[7]       ; Missing drive strength and slew rate ;
; GPIO[8]       ; Missing drive strength and slew rate ;
; GPIO[9]       ; Missing drive strength and slew rate ;
; GPIO[10]      ; Missing drive strength and slew rate ;
; GPIO[11]      ; Missing drive strength and slew rate ;
; GPIO[12]      ; Missing drive strength and slew rate ;
; GPIO[13]      ; Missing drive strength and slew rate ;
; GPIO[14]      ; Missing drive strength and slew rate ;
; GPIO[15]      ; Missing drive strength and slew rate ;
; GPIO[16]      ; Missing drive strength and slew rate ;
; GPIO[17]      ; Missing drive strength and slew rate ;
; GPIO[18]      ; Missing drive strength and slew rate ;
; GPIO[19]      ; Missing drive strength and slew rate ;
; GPIO[20]      ; Missing drive strength and slew rate ;
; GPIO[21]      ; Missing drive strength and slew rate ;
; GPIO[22]      ; Missing drive strength and slew rate ;
; GPIO[23]      ; Missing drive strength and slew rate ;
; GPIO[24]      ; Missing drive strength and slew rate ;
; GPIO[25]      ; Missing drive strength and slew rate ;
; GPIO[26]      ; Missing drive strength and slew rate ;
; GPIO[27]      ; Missing drive strength and slew rate ;
; GPIO[28]      ; Missing drive strength and slew rate ;
; GPIO[29]      ; Missing drive strength and slew rate ;
; GPIO[30]      ; Missing drive strength and slew rate ;
; GPIO[32]      ; Missing drive strength and slew rate ;
; GPIO[34]      ; Missing drive strength and slew rate ;
; GPIO[35]      ; Missing drive strength and slew rate ;
; I2C_out_sda   ; Missing drive strength and slew rate ;
; GPIO[3]       ; Missing drive strength and slew rate ;
; GPIO[5]       ; Missing drive strength and slew rate ;
; GPIO[31]      ; Missing drive strength and slew rate ;
; GPIO[33]      ; Missing drive strength and slew rate ;
; CLOCK2_50     ; Missing location assignment          ;
; CLOCK3_50     ; Missing location assignment          ;
; CLOCK4_50     ; Missing location assignment          ;
; HEX0[0]       ; Missing location assignment          ;
; HEX0[1]       ; Missing location assignment          ;
; HEX0[2]       ; Missing location assignment          ;
; HEX0[3]       ; Missing location assignment          ;
; HEX0[4]       ; Missing location assignment          ;
; HEX0[5]       ; Missing location assignment          ;
; HEX0[6]       ; Missing location assignment          ;
; HEX1[0]       ; Missing location assignment          ;
; HEX1[1]       ; Missing location assignment          ;
; HEX1[2]       ; Missing location assignment          ;
; HEX1[3]       ; Missing location assignment          ;
; HEX1[4]       ; Missing location assignment          ;
; HEX1[5]       ; Missing location assignment          ;
; HEX1[6]       ; Missing location assignment          ;
; HEX2[0]       ; Missing location assignment          ;
; HEX2[1]       ; Missing location assignment          ;
; HEX2[2]       ; Missing location assignment          ;
; HEX2[3]       ; Missing location assignment          ;
; HEX2[4]       ; Missing location assignment          ;
; HEX2[5]       ; Missing location assignment          ;
; HEX2[6]       ; Missing location assignment          ;
; HEX3[0]       ; Missing location assignment          ;
; HEX3[1]       ; Missing location assignment          ;
; HEX3[2]       ; Missing location assignment          ;
; HEX3[3]       ; Missing location assignment          ;
; HEX3[4]       ; Missing location assignment          ;
; HEX3[5]       ; Missing location assignment          ;
; HEX3[6]       ; Missing location assignment          ;
; HEX4[0]       ; Missing location assignment          ;
; HEX4[1]       ; Missing location assignment          ;
; HEX4[2]       ; Missing location assignment          ;
; HEX4[3]       ; Missing location assignment          ;
; HEX4[4]       ; Missing location assignment          ;
; HEX4[5]       ; Missing location assignment          ;
; HEX4[6]       ; Missing location assignment          ;
; HEX5[0]       ; Missing location assignment          ;
; HEX5[1]       ; Missing location assignment          ;
; HEX5[2]       ; Missing location assignment          ;
; HEX5[3]       ; Missing location assignment          ;
; HEX5[4]       ; Missing location assignment          ;
; HEX5[5]       ; Missing location assignment          ;
; HEX5[6]       ; Missing location assignment          ;
; KEY[2]        ; Missing location assignment          ;
; KEY[3]        ; Missing location assignment          ;
; LEDR[0]       ; Missing location assignment          ;
; LEDR[1]       ; Missing location assignment          ;
; LEDR[2]       ; Missing location assignment          ;
; LEDR[3]       ; Missing location assignment          ;
; LEDR[4]       ; Missing location assignment          ;
; LEDR[5]       ; Missing location assignment          ;
; LEDR[6]       ; Missing location assignment          ;
; LEDR[7]       ; Missing location assignment          ;
; SW[0]         ; Missing location assignment          ;
; SW[1]         ; Missing location assignment          ;
; SW[2]         ; Missing location assignment          ;
; SW[3]         ; Missing location assignment          ;
; SW[4]         ; Missing location assignment          ;
; SW[5]         ; Missing location assignment          ;
; SW[6]         ; Missing location assignment          ;
; SW[7]         ; Missing location assignment          ;
; SW[8]         ; Missing location assignment          ;
; SW[9]         ; Missing location assignment          ;
; VGA_BLANK_N   ; Missing location assignment          ;
; HDMI_en       ; Missing location assignment          ;
; hdmi_finished ; Missing location assignment          ;
; I2C_out_scl   ; Missing location assignment          ;
; VGA_B[6]      ; Missing location assignment          ;
; VGA_B[7]      ; Missing location assignment          ;
; VGA_CLK       ; Missing location assignment          ;
; VGA_G[6]      ; Missing location assignment          ;
; VGA_G[7]      ; Missing location assignment          ;
; VGA_R[6]      ; Missing location assignment          ;
; VGA_R[7]      ; Missing location assignment          ;
; VGA_SYNC_N    ; Missing location assignment          ;
; GPIO[0]       ; Missing location assignment          ;
; GPIO[1]       ; Missing location assignment          ;
; GPIO[2]       ; Missing location assignment          ;
; GPIO[4]       ; Missing location assignment          ;
; GPIO[6]       ; Missing location assignment          ;
; GPIO[7]       ; Missing location assignment          ;
; GPIO[8]       ; Missing location assignment          ;
; GPIO[9]       ; Missing location assignment          ;
; GPIO[10]      ; Missing location assignment          ;
; GPIO[11]      ; Missing location assignment          ;
; GPIO[12]      ; Missing location assignment          ;
; GPIO[13]      ; Missing location assignment          ;
; GPIO[14]      ; Missing location assignment          ;
; GPIO[15]      ; Missing location assignment          ;
; GPIO[16]      ; Missing location assignment          ;
; GPIO[17]      ; Missing location assignment          ;
; GPIO[18]      ; Missing location assignment          ;
; GPIO[19]      ; Missing location assignment          ;
; GPIO[20]      ; Missing location assignment          ;
; GPIO[21]      ; Missing location assignment          ;
; GPIO[22]      ; Missing location assignment          ;
; GPIO[23]      ; Missing location assignment          ;
; GPIO[24]      ; Missing location assignment          ;
; GPIO[25]      ; Missing location assignment          ;
; GPIO[26]      ; Missing location assignment          ;
; GPIO[27]      ; Missing location assignment          ;
; GPIO[28]      ; Missing location assignment          ;
; GPIO[29]      ; Missing location assignment          ;
; GPIO[30]      ; Missing location assignment          ;
; GPIO[32]      ; Missing location assignment          ;
; GPIO[34]      ; Missing location assignment          ;
; GPIO[35]      ; Missing location assignment          ;
; I2C_out_sda   ; Missing location assignment          ;
; GPIO[3]       ; Missing location assignment          ;
; GPIO[31]      ; Missing location assignment          ;
; GPIO[33]      ; Missing location assignment          ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
; VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                       ;                            ;
;     -- PLL Type                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                      ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                           ; 300000 to 100000 Hz        ;
;     -- Reference Clock Frequency                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                 ; 1535.714285 MHz            ;
;     -- PLL Operation Mode                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                 ; 35.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                 ; 52.093023 MHz              ;
;     -- PLL Enable                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                         ; 215                        ;
;     -- N Counter                                                                                                         ; 7                          ;
;     -- PLL Refclk Select                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                ;                            ;
;         -- VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER        ;                            ;
;             -- Output Clock Frequency                                                                                    ; 25.175644 MHz              ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y7_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 61                         ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;                                                                                                                          ;                            ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                           ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                 ; 757.142857 MHz             ;
;     -- PLL Operation Mode                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                 ; 39.622642 MHz              ;
;     -- PLL Freq Max Lock                                                                                                 ; 105.660377 MHz             ;
;     -- PLL Enable                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                         ; 106                        ;
;     -- N Counter                                                                                                         ; 7                          ;
;     -- PLL Refclk Select                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                           ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                ;                            ;
;         -- NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                    ; 5.369807 MHz               ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 141                        ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;         -- NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                    ; 1.789935 MHz               ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 423                        ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |fpganes                                                                                                                                ; 2757.5 (124.5)       ; 3632.0 (127.2)                   ; 929.5 (6.1)                                       ; 55.0 (3.4)                       ; 0.0 (0.0)            ; 3799 (183)          ; 3716 (0)                  ; 0 (0)         ; 2891776           ; 353   ; 0          ; 138  ; 0            ; |fpganes                                                                                                                                                                                                                                                                                                                                            ; fpganes                           ; work         ;
;    |APU:apu|                                                                                                                            ; 39.0 (39.0)          ; 79.3 (79.3)                      ; 40.3 (40.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|APU:apu                                                                                                                                                                                                                                                                                                                                    ; APU                               ; work         ;
;    |CPU:cpu|                                                                                                                            ; 650.3 (0.0)          ; 671.8 (0.0)                      ; 28.2 (0.0)                                        ; 6.6 (0.0)                        ; 0.0 (0.0)            ; 970 (0)             ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu                                                                                                                                                                                                                                                                                                                                    ; CPU                               ; work         ;
;       |ALU:alu|                                                                                                                         ; 57.1 (57.1)          ; 59.9 (59.9)                      ; 3.1 (3.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 106 (106)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|ALU:alu                                                                                                                                                                                                                                                                                                                            ; ALU                               ; work         ;
;       |ALU_Input:aluInputSelector|                                                                                                      ; 60.7 (60.7)          ; 62.6 (62.6)                      ; 3.8 (3.8)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 87 (87)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|ALU_Input:aluInputSelector                                                                                                                                                                                                                                                                                                         ; ALU_Input                         ; work         ;
;       |Mem:mem|                                                                                                                         ; 27.3 (27.3)          ; 27.8 (27.8)                      ; 0.8 (0.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|Mem:mem                                                                                                                                                                                                                                                                                                                            ; Mem                               ; work         ;
;       |Registers:registers|                                                                                                             ; 127.8 (127.8)        ; 129.9 (129.9)                    ; 5.3 (5.3)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 133 (133)           ; 145 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|Registers:registers                                                                                                                                                                                                                                                                                                                ; Registers                         ; work         ;
;       |decoder:decoder|                                                                                                                 ; 36.8 (36.8)          ; 37.6 (37.6)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|decoder:decoder                                                                                                                                                                                                                                                                                                                    ; decoder                           ; work         ;
;       |processor_control:control|                                                                                                       ; 340.6 (340.6)        ; 354.0 (354.0)                    ; 14.5 (14.5)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 538 (538)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|CPU:cpu|processor_control:control                                                                                                                                                                                                                                                                                                          ; processor_control                 ; work         ;
;    |ControllersWrapper:ctrls|                                                                                                           ; 121.7 (0.0)          ; 125.0 (0.0)                      ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 193 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls                                                                                                                                                                                                                                                                                                                   ; ControllersWrapper                ; work         ;
;       |Controller:ctrl1|                                                                                                                ; 67.2 (0.0)           ; 69.0 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1                                                                                                                                                                                                                                                                                                  ; Controller                        ; work         ;
;          |driver:driver0|                                                                                                               ; 24.2 (24.2)          ; 25.3 (25.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0                                                                                                                                                                                                                                                                                   ; driver                            ; work         ;
;          |spart:spart0|                                                                                                                 ; 43.0 (0.0)           ; 43.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0                                                                                                                                                                                                                                                                                     ; spart                             ; work         ;
;             |SPART_rx:rx|                                                                                                               ; 14.5 (14.5)          ; 15.2 (15.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx                                                                                                                                                                                                                                                                         ; SPART_rx                          ; work         ;
;             |SPART_tx:tx|                                                                                                               ; 16.0 (16.0)          ; 16.1 (16.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx                                                                                                                                                                                                                                                                         ; SPART_tx                          ; work         ;
;             |baud_rate_gen:baud|                                                                                                        ; 12.4 (12.4)          ; 12.4 (12.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|baud_rate_gen:baud                                                                                                                                                                                                                                                                  ; baud_rate_gen                     ; work         ;
;       |Controller:ctrl2|                                                                                                                ; 54.5 (0.0)           ; 56.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl2                                                                                                                                                                                                                                                                                                  ; Controller                        ; work         ;
;          |driver:driver0|                                                                                                               ; 24.0 (24.0)          ; 24.8 (24.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0                                                                                                                                                                                                                                                                                   ; driver                            ; work         ;
;          |spart:spart0|                                                                                                                 ; 30.5 (0.0)           ; 31.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0                                                                                                                                                                                                                                                                                     ; spart                             ; work         ;
;             |SPART_rx:rx|                                                                                                               ; 14.5 (14.5)          ; 15.0 (15.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx                                                                                                                                                                                                                                                                         ; SPART_rx                          ; work         ;
;             |SPART_tx:tx|                                                                                                               ; 16.0 (16.0)          ; 16.2 (16.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx                                                                                                                                                                                                                                                                         ; SPART_tx                          ; work         ;
;    |GameSelect:sel|                                                                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|GameSelect:sel                                                                                                                                                                                                                                                                                                                             ; GameSelect                        ; work         ;
;    |HardwareDecoder:decoder|                                                                                                            ; 13.3 (13.3)          ; 13.5 (13.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|HardwareDecoder:decoder                                                                                                                                                                                                                                                                                                                    ; HardwareDecoder                   ; work         ;
;    |MemoryWrapper:mem|                                                                                                                  ; 63.5 (13.6)          ; 68.5 (13.5)                      ; 5.3 (0.0)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 96 (23)             ; 50 (0)                    ; 0 (0)         ; 1720320           ; 210   ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem                                                                                                                                                                                                                                                                                                                          ; MemoryWrapper                     ; work         ;
;       |Defender2ProgramRom:d2_rom|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|Defender2ProgramRom:d2_rom                                                                                                                                                                                                                                                                                               ; Defender2ProgramRom               ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|Defender2ProgramRom:d2_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;             |altsyncram_cbj1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|Defender2ProgramRom:d2_rom|altsyncram:altsyncram_component|altsyncram_cbj1:auto_generated                                                                                                                                                                                                                                ; altsyncram_cbj1                   ; work         ;
;       |DonkeyKongProgramRom:dk_rom|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|DonkeyKongProgramRom:dk_rom                                                                                                                                                                                                                                                                                              ; DonkeyKongProgramRom              ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|DonkeyKongProgramRom:dk_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;             |altsyncram_mhj1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|DonkeyKongProgramRom:dk_rom|altsyncram:altsyncram_component|altsyncram_mhj1:auto_generated                                                                                                                                                                                                                               ; altsyncram_mhj1                   ; work         ;
;       |GalagaProgramRom:galaga_rom|                                                                                                     ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GalagaProgramRom:galaga_rom                                                                                                                                                                                                                                                                                              ; GalagaProgramRom                  ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;             |altsyncram_v2j1:auto_generated|                                                                                            ; 4.5 (0.4)            ; 4.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (1)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated                                                                                                                                                                                                                               ; altsyncram_v2j1                   ; work         ;
;                |decode_8la:rden_decode|                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|decode_8la:rden_decode                                                                                                                                                                                                        ; decode_8la                        ; work         ;
;                |mux_ofb:mux2|                                                                                                           ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|mux_ofb:mux2                                                                                                                                                                                                                  ; mux_ofb                           ; work         ;
;       |GolfProgramRom:golf_rom|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GolfProgramRom:golf_rom                                                                                                                                                                                                                                                                                                  ; GolfProgramRom                    ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GolfProgramRom:golf_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;             |altsyncram_5ti1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|GolfProgramRom:golf_rom|altsyncram:altsyncram_component|altsyncram_5ti1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_5ti1                   ; work         ;
;       |MarioProgramRom:mario_rom|                                                                                                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MarioProgramRom:mario_rom                                                                                                                                                                                                                                                                                                ; MarioProgramRom                   ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MarioProgramRom:mario_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_vvj1:auto_generated|                                                                                            ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MarioProgramRom:mario_rom|altsyncram:altsyncram_component|altsyncram_vvj1:auto_generated                                                                                                                                                                                                                                 ; altsyncram_vvj1                   ; work         ;
;                |mux_ofb:mux2|                                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MarioProgramRom:mario_rom|altsyncram:altsyncram_component|altsyncram_vvj1:auto_generated|mux_ofb:mux2                                                                                                                                                                                                                    ; mux_ofb                           ; work         ;
;       |MsPacManProgramRom:pm_rom|                                                                                                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MsPacManProgramRom:pm_rom                                                                                                                                                                                                                                                                                                ; MsPacManProgramRom                ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MsPacManProgramRom:pm_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_iaj1:auto_generated|                                                                                            ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MsPacManProgramRom:pm_rom|altsyncram:altsyncram_component|altsyncram_iaj1:auto_generated                                                                                                                                                                                                                                 ; altsyncram_iaj1                   ; work         ;
;                |mux_ofb:mux2|                                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|MsPacManProgramRom:pm_rom|altsyncram:altsyncram_component|altsyncram_iaj1:auto_generated|mux_ofb:mux2                                                                                                                                                                                                                    ; mux_ofb                           ; work         ;
;       |PinballProgramRom:pb_rom|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|PinballProgramRom:pb_rom                                                                                                                                                                                                                                                                                                 ; PinballProgramRom                 ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|PinballProgramRom:pb_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;             |altsyncram_v6j1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|PinballProgramRom:pb_rom|altsyncram:altsyncram_component|altsyncram_v6j1:auto_generated                                                                                                                                                                                                                                  ; altsyncram_v6j1                   ; work         ;
;       |ProgramRam:ProgramRam_inst|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|ProgramRam:ProgramRam_inst                                                                                                                                                                                                                                                                                               ; ProgramRam                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|ProgramRam:ProgramRam_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                               ; altsyncram                        ; work         ;
;             |altsyncram_svl1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|ProgramRam:ProgramRam_inst|altsyncram:altsyncram_component|altsyncram_svl1:auto_generated                                                                                                                                                                                                                                ; altsyncram_svl1                   ; work         ;
;       |TennisProgramRom:tennis_rom|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|TennisProgramRom:tennis_rom                                                                                                                                                                                                                                                                                              ; TennisProgramRom                  ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|TennisProgramRom:tennis_rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;             |altsyncram_e4j1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|TennisProgramRom:tennis_rom|altsyncram:altsyncram_component|altsyncram_e4j1:auto_generated                                                                                                                                                                                                                               ; altsyncram_e4j1                   ; work         ;
;       |emsProgramRom:emsrom|                                                                                                            ; 41.3 (0.0)           ; 46.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom                                                                                                                                                                                                                                                                                                     ; emsProgramRom                     ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 41.3 (0.0)           ; 46.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;             |altsyncram_9sk1:auto_generated|                                                                                            ; 41.3 (0.0)           ; 46.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_9sk1                   ; work         ;
;                |altsyncram_rdm2:altsyncram1|                                                                                            ; 6.3 (0.3)            ; 7.2 (1.5)                        ; 0.8 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1                                                                                                                                                                                                          ; altsyncram_rdm2                   ; work         ;
;                   |decode_8la:decode5|                                                                                                  ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5                                                                                                                                                                                       ; decode_8la                        ; work         ;
;                   |decode_8la:rden_decode_a|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:rden_decode_a                                                                                                                                                                                 ; decode_8la                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 35.0 (24.5)          ; 39.3 (28.3)                      ; 4.3 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (37)             ; 46 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 10.5 (10.5)          ; 11.0 (11.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;    |NESClock:system_clocks|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|NESClock:system_clocks                                                                                                                                                                                                                                                                                                                     ; NESClock                          ; NESClock     ;
;       |NESClock_0002:nesclock_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|NESClock:system_clocks|NESClock_0002:nesclock_inst                                                                                                                                                                                                                                                                                         ; NESClock_0002                     ; NESClock     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                 ; altera_pll                        ; work         ;
;    |OAM_dma:dma|                                                                                                                        ; 33.8 (33.8)          ; 33.9 (33.9)                      ; 0.4 (0.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 48 (48)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|OAM_dma:dma                                                                                                                                                                                                                                                                                                                                ; OAM_dma                           ; work         ;
;    |PPU:ppu|                                                                                                                            ; 1315.5 (115.3)       ; 2087.0 (127.1)                   ; 815.3 (12.7)                                      ; 43.8 (0.9)                       ; 0.0 (0.0)            ; 1642 (196)          ; 2770 (95)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPU:ppu                                                                                                                                                                                                                                                                                                                                    ; PPU                               ; work         ;
;       |PPU_background:bg|                                                                                                               ; 67.2 (67.2)          ; 71.0 (71.0)                      ; 4.5 (4.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 116 (116)           ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPU:ppu|PPU_background:bg                                                                                                                                                                                                                                                                                                                  ; PPU_background                    ; work         ;
;       |PPU_palette_mem:pal_mem|                                                                                                         ; 102.5 (102.5)        ; 179.3 (179.3)                    ; 77.3 (77.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPU:ppu|PPU_palette_mem:pal_mem                                                                                                                                                                                                                                                                                                            ; PPU_palette_mem                   ; work         ;
;       |PPU_sprite:spr|                                                                                                                  ; 1030.5 (163.0)       ; 1709.6 (227.9)                   ; 720.8 (66.1)                                      ; 41.7 (1.2)                       ; 0.0 (0.0)            ; 1210 (241)          ; 2368 (312)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPU:ppu|PPU_sprite:spr                                                                                                                                                                                                                                                                                                                     ; PPU_sprite                        ; work         ;
;          |PPU_oam:OAM|                                                                                                                  ; 867.5 (867.5)        ; 1481.7 (1481.7)                  ; 654.7 (654.7)                                     ; 40.5 (40.5)                      ; 0.0 (0.0)            ; 969 (969)           ; 2056 (2056)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPU:ppu|PPU_sprite:spr|PPU_oam:OAM                                                                                                                                                                                                                                                                                                         ; PPU_oam                           ; work         ;
;    |PPUMemoryWrapper:ppumem|                                                                                                            ; 29.5 (0.0)           ; 34.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem                                                                                                                                                                                                                                                                                                                    ; PPUMemoryWrapper                  ; work         ;
;       |emsCharacterRom:emschar|                                                                                                         ; 29.5 (0.0)           ; 34.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar                                                                                                                                                                                                                                                                                            ; emsCharacterRom                   ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 29.5 (0.0)           ; 34.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;             |altsyncram_apk1:auto_generated|                                                                                            ; 29.5 (0.0)           ; 34.5 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 45 (0)                    ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated                                                                                                                                                                                                                             ; altsyncram_apk1                   ; work         ;
;                |altsyncram_h9m2:altsyncram1|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|altsyncram_h9m2:altsyncram1                                                                                                                                                                                                 ; altsyncram_h9m2                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 29.5 (20.0)          ; 34.5 (24.5)                      ; 5.0 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (28)             ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                   ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 9.5 (9.5)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                ; sld_rom_sr                        ; work         ;
;    |VGA:vga|                                                                                                                            ; 174.2 (66.6)         ; 183.3 (68.7)                     ; 9.0 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 271 (91)            ; 124 (32)                  ; 0 (0)         ; 1105920           ; 135   ; 0          ; 0    ; 0            ; |fpganes|VGA:vga                                                                                                                                                                                                                                                                                                                                    ; VGA                               ; work         ;
;       |DisplayPlane:dp|                                                                                                                 ; 12.3 (12.3)          ; 12.5 (12.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|DisplayPlane:dp                                                                                                                                                                                                                                                                                                                    ; DisplayPlane                      ; work         ;
;       |LoadScreenRom:LoadScreenRom_inst|                                                                                                ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|LoadScreenRom:LoadScreenRom_inst                                                                                                                                                                                                                                                                                                   ; LoadScreenRom                     ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ; altsyncram                        ; work         ;
;             |altsyncram_64j1:auto_generated|                                                                                            ; 3.8 (1.0)            ; 3.8 (1.2)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (4)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated                                                                                                                                                                                                                                    ; altsyncram_64j1                   ; work         ;
;                |decode_dla:rden_decode|                                                                                                 ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode                                                                                                                                                                                                             ; decode_dla                        ; work         ;
;       |RAM_wrapper:ram|                                                                                                                 ; 26.7 (6.4)           ; 27.6 (6.4)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (11)             ; 8 (2)                     ; 0 (0)         ; 737280            ; 90    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram                                                                                                                                                                                                                                                                                                                    ; RAM_wrapper                       ; work         ;
;          |VGARam:ram_0|                                                                                                                 ; 9.0 (0.0)            ; 10.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_0                                                                                                                                                                                                                                                                                                       ; VGARam                            ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.0 (0.0)            ; 10.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;                |altsyncram_kq12:auto_generated|                                                                                         ; 9.0 (1.0)            ; 10.8 (1.3)                       ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (3)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated                                                                                                                                                                                                                                        ; altsyncram_kq12                   ; work         ;
;                   |decode_dla:decode2|                                                                                                  ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2                                                                                                                                                                                                                     ; decode_dla                        ; work         ;
;                   |decode_dla:rden_decode_b|                                                                                            ; 3.8 (3.8)            ; 5.0 (5.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b                                                                                                                                                                                                               ; decode_dla                        ; work         ;
;          |VGARam:ram_1|                                                                                                                 ; 9.7 (0.0)            ; 10.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_1                                                                                                                                                                                                                                                                                                       ; VGARam                            ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.7 (0.0)            ; 10.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;                |altsyncram_kq12:auto_generated|                                                                                         ; 9.7 (1.0)            ; 10.3 (1.2)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (3)                     ; 0 (0)         ; 368640            ; 45    ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated                                                                                                                                                                                                                                        ; altsyncram_kq12                   ; work         ;
;                   |decode_dla:decode2|                                                                                                  ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2                                                                                                                                                                                                                     ; decode_dla                        ; work         ;
;                   |decode_dla:rden_decode_b|                                                                                            ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b                                                                                                                                                                                                               ; decode_dla                        ; work         ;
;       |RamReader:rdr|                                                                                                                   ; 47.7 (47.7)          ; 52.3 (52.3)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|RamReader:rdr                                                                                                                                                                                                                                                                                                                      ; RamReader                         ; work         ;
;       |vga_time_gen:tg|                                                                                                                 ; 16.5 (16.5)          ; 18.4 (18.4)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGA:vga|vga_time_gen:tg                                                                                                                                                                                                                                                                                                                    ; vga_time_gen                      ; work         ;
;    |VGAClock:clock0|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGAClock:clock0                                                                                                                                                                                                                                                                                                                            ; VGAClock                          ; VGAClock     ;
;       |VGAClock_0002:vgaclock_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGAClock:clock0|VGAClock_0002:vgaclock_inst                                                                                                                                                                                                                                                                                                ; VGAClock_0002                     ; VGAClock     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                        ; altera_pll                        ; work         ;
;    |gamecountercontroller:comb_54|                                                                                                      ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|gamecountercontroller:comb_54                                                                                                                                                                                                                                                                                                              ; gamecountercontroller             ; work         ;
;       |fourbitcounter:counter|                                                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|gamecountercontroller:comb_54|fourbitcounter:counter                                                                                                                                                                                                                                                                                       ; fourbitcounter                    ; work         ;
;    |hdmi_config:hdmi|                                                                                                                   ; 102.0 (45.5)         ; 104.5 (47.0)                     ; 2.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (67)            ; 73 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|hdmi_config:hdmi                                                                                                                                                                                                                                                                                                                           ; hdmi_config                       ; work         ;
;       |i2c:i2c_av|                                                                                                                      ; 56.5 (56.5)          ; 57.5 (57.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (91)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|hdmi_config:hdmi|i2c:i2c_av                                                                                                                                                                                                                                                                                                                ; i2c                               ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 85.5 (0.5)           ; 99.0 (0.5)                       ; 14.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 110 (1)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 85.0 (0.0)           ; 98.5 (0.0)                       ; 14.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 85.0 (0.0)           ; 98.5 (0.0)                       ; 14.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 85.0 (1.2)           ; 98.5 (3.2)                       ; 14.0 (2.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 109 (1)             ; 123 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 83.8 (0.0)           ; 95.3 (0.0)                       ; 12.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 117 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 83.8 (64.4)          ; 95.3 (73.1)                      ; 12.0 (9.2)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 108 (75)            ; 117 (87)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.9 (10.9)          ; 13.2 (13.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpganes|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK2_50         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]             ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_BLANK_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_en           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hdmi_finished     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_out_scl       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[4]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[6]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[7]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[8]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[9]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[10]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[11]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[12]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[13]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[14]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[15]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[16]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[17]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[18]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[19]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[20]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[21]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[22]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[23]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[24]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[25]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[26]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[27]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[28]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[29]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[30]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[32]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[34]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[35]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_out_sda       ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[5]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[31]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[33]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]            ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gamecounter_input ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                        ;                   ;         ;
; CLOCK3_50                                                                                                        ;                   ;         ;
; CLOCK4_50                                                                                                        ;                   ;         ;
; KEY[1]                                                                                                           ;                   ;         ;
; KEY[2]                                                                                                           ;                   ;         ;
; KEY[3]                                                                                                           ;                   ;         ;
; SW[0]                                                                                                            ;                   ;         ;
; SW[1]                                                                                                            ;                   ;         ;
; SW[2]                                                                                                            ;                   ;         ;
; SW[3]                                                                                                            ;                   ;         ;
; SW[4]                                                                                                            ;                   ;         ;
; SW[5]                                                                                                            ;                   ;         ;
; SW[6]                                                                                                            ;                   ;         ;
; SW[7]                                                                                                            ;                   ;         ;
; SW[8]                                                                                                            ;                   ;         ;
; SW[9]                                                                                                            ;                   ;         ;
; GPIO[0]                                                                                                          ;                   ;         ;
; GPIO[1]                                                                                                          ;                   ;         ;
; GPIO[2]                                                                                                          ;                   ;         ;
; GPIO[4]                                                                                                          ;                   ;         ;
; GPIO[6]                                                                                                          ;                   ;         ;
; GPIO[7]                                                                                                          ;                   ;         ;
; GPIO[8]                                                                                                          ;                   ;         ;
; GPIO[9]                                                                                                          ;                   ;         ;
; GPIO[10]                                                                                                         ;                   ;         ;
; GPIO[11]                                                                                                         ;                   ;         ;
; GPIO[12]                                                                                                         ;                   ;         ;
; GPIO[13]                                                                                                         ;                   ;         ;
; GPIO[14]                                                                                                         ;                   ;         ;
; GPIO[15]                                                                                                         ;                   ;         ;
; GPIO[16]                                                                                                         ;                   ;         ;
; GPIO[17]                                                                                                         ;                   ;         ;
; GPIO[18]                                                                                                         ;                   ;         ;
; GPIO[19]                                                                                                         ;                   ;         ;
; GPIO[20]                                                                                                         ;                   ;         ;
; GPIO[21]                                                                                                         ;                   ;         ;
; GPIO[22]                                                                                                         ;                   ;         ;
; GPIO[23]                                                                                                         ;                   ;         ;
; GPIO[24]                                                                                                         ;                   ;         ;
; GPIO[25]                                                                                                         ;                   ;         ;
; GPIO[26]                                                                                                         ;                   ;         ;
; GPIO[27]                                                                                                         ;                   ;         ;
; GPIO[28]                                                                                                         ;                   ;         ;
; GPIO[29]                                                                                                         ;                   ;         ;
; GPIO[30]                                                                                                         ;                   ;         ;
; GPIO[32]                                                                                                         ;                   ;         ;
; GPIO[34]                                                                                                         ;                   ;         ;
; GPIO[35]                                                                                                         ;                   ;         ;
; I2C_out_sda                                                                                                      ;                   ;         ;
;      - hdmi_config:hdmi|i2c:i2c_av|ACK~1                                                                         ; 1                 ; 0       ;
; GPIO[3]                                                                                                          ;                   ;         ;
; GPIO[5]                                                                                                          ;                   ;         ;
;      - ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|en_count[3]~0                          ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|Selector0~0                            ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|Selector1~0                            ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|rx_shift_reg[8]                        ; 0                 ; 0       ;
; GPIO[31]                                                                                                         ;                   ;         ;
;      - ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|en_count[1]~0                          ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|Selector0~0                            ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|Selector1~0                            ; 0                 ; 0       ;
;      - ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|rx_shift_reg[8]                        ; 0                 ; 0       ;
; GPIO[33]                                                                                                         ;                   ;         ;
; KEY[0]                                                                                                           ;                   ;         ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out[3]                                               ; 1                 ; 0       ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out[1]                                               ; 1                 ; 0       ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out[2]                                               ; 1                 ; 0       ;
;      - comb~0                                                                                                    ; 1                 ; 0       ;
;      - comb~2                                                                                                    ; 1                 ; 0       ;
;      - VGA:vga|RAM_wrapper:ram|vga_ram~0                                                                         ; 1                 ; 0       ;
;      - VGA:vga|loading~1                                                                                         ; 1                 ; 0       ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out[3]~0                                             ; 1                 ; 0       ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out~1                                                ; 1                 ; 0       ;
;      - PPU:ppu|PPU_palette_mem:pal_mem|comb~2                                                                    ; 1                 ; 0       ;
;      - VGA:vga|RAM_wrapper:ram|switch~1                                                                          ; 1                 ; 0       ;
;      - VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL        ; 1                 ; 0       ;
;      - NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; CLOCK_50                                                                                                         ;                   ;         ;
; gamecounter_input                                                                                                ;                   ;         ;
;      - gamecountercontroller:comb_54|fourbitcounter:counter|out[3]~0                                             ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; APU:apu|Decoder0~10                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~11                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~12                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~13                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~15                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~16                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y16_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~17                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~18                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~20                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~21                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~22                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~23                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~24                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~25                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y17_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~6                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y18_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~7                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y18_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~8                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y16_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; APU:apu|Decoder0~9                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y16_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_V11                    ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CPU:cpu|Registers:registers|Equal28~2                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y23_N15       ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|Equal29~3                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y19_N48        ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|Equal29~4                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y22_N6        ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|Equal29~5                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y22_N45       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|Equal29~6                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y22_N9        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|Equal29~7                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y19_N0         ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|a[7]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y19_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ad[14]~0                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X25_Y22_N12       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ad[7]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y23_N42        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|adv[7]~1                                                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y23_N24        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ba[11]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y19_N42        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ba[14]~1                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X25_Y18_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ba[7]~2                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y22_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|bav[7]~2                                                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y23_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|imm[7]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y19_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|ir[0]~0                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y22_N48       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|offset[7]~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y22_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|pc[14]~4                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X25_Y22_N39       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|pc[7]~11                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X25_Y22_N21       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|sp[7]~1                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y21_N54       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|status[6]~7                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y19_N0        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|x[7]~1                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y23_N12       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|Registers:registers|y[7]~0                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y21_N30       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|processor_control:control|clr_adh~9                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y25_N0         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CPU:cpu|processor_control:control|sp_sel[1]~0                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y21_N39       ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|button_states[5]~1                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y3_N21         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|last_byte~0                                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y2_N27         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|state.READ                                                                                                                                                                                                                                                                                        ; FF_X43_Y1_N5               ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|ready~0                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y1_N45         ; 15      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|shift~1                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y1_N27         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx|bit_cnt[0]~1                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y1_N36        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx|load~0                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y1_N57         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_tx:tx|tx_buffer[4]~1                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y1_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|baud_rate_gen:baud|en                                                                                                                                                                                                                                                                               ; FF_X39_Y1_N44              ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|button_states[6]~1                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y3_N0          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|last_byte~0                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y1_N9          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|driver:driver0|state.READ                                                                                                                                                                                                                                                                                        ; FF_X34_Y1_N5               ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|ready~0                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y1_N18         ; 15      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|shift~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y1_N27        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|bit_cnt[1]~1                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y1_N45         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|load~0                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y1_N21         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_tx:tx|tx_buffer[8]~1                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y1_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y24                    ; 17      ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y24                    ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|decode_8la:rden_decode|w_anode142w[2]                                                                                                                                                                                                         ; LABCELL_X27_Y24_N48        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|decode_8la:rden_decode|w_anode155w[2]                                                                                                                                                                                                         ; LABCELL_X27_Y24_N3         ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|decode_8la:rden_decode|w_anode163w[2]                                                                                                                                                                                                         ; LABCELL_X27_Y24_N33        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|decode_8la:rden_decode|w_anode171w[2]                                                                                                                                                                                                         ; LABCELL_X27_Y24_N18        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode142w[2]                                                                                                                                                                                        ; LABCELL_X4_Y4_N30          ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode142w[2]~0                                                                                                                                                                                      ; MLABCELL_X6_Y4_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode155w[2]                                                                                                                                                                                        ; LABCELL_X4_Y4_N24          ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode155w[2]~0                                                                                                                                                                                      ; MLABCELL_X6_Y4_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode163w[2]                                                                                                                                                                                        ; LABCELL_X4_Y4_N27          ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode163w[2]~0                                                                                                                                                                                      ; MLABCELL_X6_Y4_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode171w[2]                                                                                                                                                                                        ; LABCELL_X4_Y4_N6           ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:decode5|w_anode171w[2]~0                                                                                                                                                                                      ; MLABCELL_X6_Y4_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:rden_decode_a|w_anode142w[1]~0                                                                                                                                                                                ; MLABCELL_X25_Y28_N9        ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|decode_8la:rden_decode_a|w_anode155w[1]~0                                                                                                                                                                                ; MLABCELL_X25_Y28_N6        ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                ; LABCELL_X1_Y4_N24          ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                ; LABCELL_X4_Y4_N15          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                ; LABCELL_X4_Y4_N0           ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                ; LABCELL_X4_Y4_N45          ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~0                                                                                                                                                                                                      ; LABCELL_X4_Y4_N48          ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~2                                                                                                                                                                                                      ; LABCELL_X4_Y4_N18          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                            ; LABCELL_X1_Y6_N48          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                       ; LABCELL_X2_Y6_N57          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|ram_rd~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y24_N24        ; 2       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|ram_wr~1                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y18_N45       ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; MemoryWrapper:mem|rom_rd~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y24_N6         ; 40      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3100    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 522     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; OAM_dma:dma|Selector24~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X22_Y20_N0         ; 282     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; OAM_dma:dma|cpu_stall~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y20_N3         ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OAM_dma:dma|dma_byte[0]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y20_N21        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OAM_dma:dma|dma_state.READ                                                                                                                                                                                                                                                                                                                                 ; FF_X22_Y20_N59             ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OAM_dma:dma|dma_state.WRITE                                                                                                                                                                                                                                                                                                                                ; FF_X23_Y18_N41             ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; OAM_dma:dma|nxt_dma_state.WAIT~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y20_N12        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|LessThan3~1                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X33_Y9_N3          ; 18      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|OAMADDR[5]~0                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y11_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|OAMADDR[5]~1                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y11_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPUCTRL[7]~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y13_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPUDATA[3]~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y13_N48        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPUMASK[4]~1                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y13_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_background:bg|Selector12~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X17_Y11_N54        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[0]~2                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y12_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[0]~4                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y12_N48        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_background:bg|fine_y_scroll_v[2]~6                                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y12_N24       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_background:bg|fine_y_scroll_v[2]~8                                                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y12_N51        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~520                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~521                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~522                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~523                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~524                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~525                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~526                                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y15_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~527                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~528                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~529                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~530                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~531                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~532                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~533                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~534                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~535                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~536                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~537                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~538                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~539                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~540                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~541                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~542                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~543                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~544                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~545                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~546                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~547                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~548                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~549                                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y15_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~550                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y14_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~551                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y15_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~1                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y7_N36         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~2                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y7_N39         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~3                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y7_N48         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~4                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y7_N45         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~6                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y8_N45         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~7                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y8_N0          ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~8                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y8_N42         ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Decoder0~9                                                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y8_N3          ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~10                                                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y8_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~100                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y7_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~101                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~102                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y7_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~103                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y6_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~104                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y7_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~105                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~106                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y6_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~107                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y4_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~108                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y4_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~109                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~110                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y12_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~111                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~112                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y4_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~113                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~114                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N30         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~115                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y8_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~116                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y5_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~117                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~118                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~119                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y8_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~12                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y9_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~120                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y15_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~121                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y5_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~122                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y9_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~123                                                                                                                                                                                                                                                                                                            ; LABCELL_X46_Y8_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~124                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y5_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~125                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~126                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y5_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~127                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~128                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y8_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~129                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y11_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~130                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y11_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~131                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~132                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y13_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~133                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y11_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~134                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~135                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~136                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y12_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~137                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N24         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~138                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y10_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~139                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y16_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~14                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y9_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~140                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y11_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~141                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y11_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~142                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y11_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~143                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~144                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y8_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~145                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~146                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y11_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~147                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N45         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~148                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y10_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~149                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N24         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~150                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y12_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~151                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y10_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~152                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y15_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~153                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y6_N42         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~154                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y10_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~155                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~156                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~157                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y10_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~158                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~159                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y8_N42         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~16                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y9_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~160                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y8_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~161                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y15_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~162                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y11_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~163                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y15_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~164                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y16_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~165                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y15_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~166                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y15_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~167                                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y15_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~168                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y15_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~169                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y11_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~170                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y16_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~171                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y15_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~172                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y16_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~173                                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y15_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~174                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y14_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~175                                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y15_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~176                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y14_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~177                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y15_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~178                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y14_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~179                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y11_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~18                                                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y8_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~180                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y14_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~181                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y14_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~182                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y15_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~183                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y15_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~184                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y14_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~185                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y11_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~186                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y7_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~187                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y15_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~188                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y12_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~189                                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y15_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~190                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y14_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~191                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y13_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~192                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y10_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~193                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y5_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~194                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y5_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~195                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y5_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~196                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y5_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~197                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y4_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~198                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~199                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y6_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~2                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y7_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~20                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y8_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~200                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y5_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~201                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y8_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~202                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y8_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~203                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~204                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~205                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y4_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~206                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y9_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~207                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N45         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~208                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~209                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y4_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~210                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y4_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~211                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y4_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~212                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y4_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~213                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y9_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~214                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y7_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~215                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y14_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~216                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y6_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~217                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y11_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~218                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y6_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~219                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y4_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~22                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y6_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~220                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y6_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~221                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y7_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~222                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y7_N42         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~223                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y7_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~224                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y10_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~225                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y12_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~226                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~227                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~228                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y12_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~229                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y12_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~230                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y12_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~231                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~232                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y12_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~233                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y13_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~234                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y12_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~235                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y12_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~236                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y12_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~237                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y13_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~238                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y14_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~239                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y13_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~24                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y8_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~240                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y14_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~241                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~242                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y11_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~243                                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y13_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~244                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y13_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~245                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y6_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~246                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y13_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~247                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y12_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~248                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y13_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~249                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y13_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~250                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y13_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~251                                                                                                                                                                                                                                                                                                            ; LABCELL_X43_Y11_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~252                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y13_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~253                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y8_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~254                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y13_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~255                                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y13_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~256                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y10_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~257                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y10_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~258                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y10_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~259                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y13_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~26                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y6_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~260                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y10_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~261                                                                                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~262                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y12_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~263                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~264                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y10_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~265                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y14_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~266                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y11_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~267                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y13_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~268                                                                                                                                                                                                                                                                                                            ; LABCELL_X35_Y11_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~269                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N42         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~270                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y11_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~271                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y13_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~272                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y11_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~273                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N12         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~274                                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y11_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~275                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y12_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~276                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y12_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~277                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~278                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y11_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~279                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y12_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~28                                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y7_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~280                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y10_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~281                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~282                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y12_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~283                                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y10_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~284                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y12_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~285                                                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y14_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~286                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y11_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~287                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y9_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~288                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y10_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~30                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y6_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~32                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y8_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~34                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y6_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~36                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y7_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~38                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y9_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~4                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y9_N57         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~40                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y9_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~42                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y7_N24         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~44                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y7_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~46                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y9_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~48                                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y7_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~50                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y7_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~52                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y7_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~54                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y15_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~56                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y8_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~58                                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y8_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~6                                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y7_N18         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~60                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y7_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~62                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y8_N51         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~64                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y8_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~65                                                                                                                                                                                                                                                                                                             ; MLABCELL_X21_Y5_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~66                                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y9_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~67                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y5_N0          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~68                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y5_N30         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~69                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y8_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~70                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y14_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~71                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y6_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~72                                                                                                                                                                                                                                                                                                             ; MLABCELL_X21_Y6_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~73                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y11_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~74                                                                                                                                                                                                                                                                                                             ; LABCELL_X22_Y5_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~75                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y4_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~76                                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y9_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~77                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y11_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~78                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y6_N36         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~79                                                                                                                                                                                                                                                                                                             ; LABCELL_X22_Y5_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~8                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y15_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~80                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y8_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~81                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y10_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~82                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y5_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~83                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y5_N48         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~84                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y5_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~85                                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y4_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~86                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y6_N33         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~87                                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y7_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~88                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y6_N30         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~89                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y13_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~90                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y9_N9          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~91                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y9_N15         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~92                                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y9_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~93                                                                                                                                                                                                                                                                                                             ; LABCELL_X23_Y7_N54         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~94                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y6_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~95                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y6_N39         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~96                                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y8_N24         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~97                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y11_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~98                                                                                                                                                                                                                                                                                                             ; LABCELL_X36_Y7_N21         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|PPU_oam:OAM|Decoder0~99                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y14_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|Selector58~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y9_N42         ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|WideOr31~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y8_N3          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|WideOr32~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y8_N33         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|WideOr33~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y8_N6          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|curr_spr[2]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X18_Y9_N24         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|curr_spr_y[3]~1                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X21_Y8_N51        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|oam_spr_select[0]~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y11_N3         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|secondary_oam_addr[4]~0                                                                                                                                                                                                                                                                                                             ; LABCELL_X18_Y9_N42         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|spr_0_attr[5]~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y9_N3          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|spr_0_low_shift_reg~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y9_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count~2                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y9_N9          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|spr_state.IDLE                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y9_N47              ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|PPU_sprite:spr|spr_state.SEC_OAM_CLEAR                                                                                                                                                                                                                                                                                                             ; FF_X19_Y8_N41              ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|fine_x_scroll[2]~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y12_N54        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|loopy_t[11]~2                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y15_N51        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|loopy_t[13]~4                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y15_N21        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|loopy_t[4]~6                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y15_N18        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|loopy_t[7]~8                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y13_N24        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPU:ppu|vram_rw_sel~0                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X21_Y13_N3        ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                    ; MLABCELL_X6_Y3_N33         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                       ; MLABCELL_X6_Y3_N6          ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                       ; MLABCELL_X6_Y3_N3          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                       ; MLABCELL_X6_Y2_N12         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                       ; MLABCELL_X6_Y3_N48         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~0                                                                                                                                                                                             ; MLABCELL_X6_Y2_N6          ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~1                                                                                                                                                                                             ; MLABCELL_X6_Y2_N27         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                   ; MLABCELL_X3_Y4_N30         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                              ; MLABCELL_X3_Y4_N21         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|DisplayPlane:dp|addr[12]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y10_N54        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA:vga|DisplayPlane:dp|addr[12]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y9_N33         ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode450w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N54        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode467w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N27        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode477w[3]                                                                                                                                                                                                              ; MLABCELL_X65_Y10_N42       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode487w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N18        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode497w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N51        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode507w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N48        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode517w[3]                                                                                                                                                                                                              ; LABCELL_X63_Y12_N21        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|decode_dla:rden_decode|w_anode527w[3]                                                                                                                                                                                                              ; MLABCELL_X65_Y10_N54       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode450w[3]                                                                                                                                                                                                                      ; MLABCELL_X59_Y13_N48       ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode467w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N48         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode477w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N51         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode487w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N42         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode497w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N24         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode507w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N45         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode517w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N18         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode527w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N36         ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode450w[3]                                                                                                                                                                                                                ; LABCELL_X66_Y12_N24        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode467w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N36        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode477w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N39        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode487w[3]                                                                                                                                                                                                                ; LABCELL_X66_Y12_N30        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode497w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode507w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N9         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode517w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N3         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode527w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N30        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode450w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N27         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode467w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N6          ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode477w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N21         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode487w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N39         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode497w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N9          ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode507w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N0          ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode517w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N3          ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:decode2|w_anode527w[3]                                                                                                                                                                                                                      ; LABCELL_X50_Y9_N15         ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode450w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N24        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode467w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N42        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode477w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N33        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode487w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N45        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode497w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N12        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode507w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N0         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode517w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N15        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|decode_dla:rden_decode_b|w_anode527w[3]                                                                                                                                                                                                                ; LABCELL_X63_Y12_N57        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|rd0~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y8_N57         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|rd1~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y8_N54         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RAM_wrapper:ram|switch~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X68_Y10_N54        ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RamReader:rdr|Equal3~1                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y10_N24        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RamReader:rdr|in_frame~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X67_Y8_N30         ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RamReader:rdr|vert_count[6]~2                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y10_N36       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|RamReader:rdr|vert_count[6]~3                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y10_N57       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|ppu_frame_end_boot                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y9_N12        ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; VGA:vga|vga_time_gen:tg|Equal0~2                                                                                                                                                                                                                                                                                                                           ; LABCELL_X64_Y10_N24        ; 23      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA:vga|vga_time_gen:tg|Equal1~2                                                                                                                                                                                                                                                                                                                           ; LABCELL_X68_Y10_N36        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA:vga|vga_time_gen:tg|blank~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X66_Y9_N27         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y7_N1  ; 311     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 256     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y4_N30         ; 3028    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X67_Y8_N3          ; 112     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gamecountercontroller:comb_54|fourbitcounter:counter|out[3]~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X21_Y14_N54       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi|LUT_INDEX[6]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y19_N42        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi|i2c:i2c_av|LessThan0~6                                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y20_N0         ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; hdmi_config:hdmi|i2c:i2c_av|always1~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y19_N33        ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y2_N59               ; 53      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X1_Y4_N3           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X2_Y4_N30          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X2_Y2_N59               ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y3_N54          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y1_N38               ; 19      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; LABCELL_X1_Y2_N48          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y1_N23               ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X2_Y3_N38               ; 19      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; LABCELL_X1_Y4_N6           ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X2_Y3_N35               ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                             ; LABCELL_X1_Y3_N9           ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X1_Y4_N21          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X1_Y4_N54          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                    ; LABCELL_X1_Y2_N39          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; LABCELL_X1_Y2_N36          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~2      ; LABCELL_X1_Y4_N9           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~1 ; LABCELL_X1_Y4_N18          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N26               ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y2_N17               ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y4_N35               ; 51      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X4_Y3_N6           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X4_Y3_N2                ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y4_N0           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                  ; PIN_V11                    ; 4       ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                    ; PIN_Y24                    ; 17      ; Global Clock         ; GCLK8            ; --                        ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3100    ; Global Clock         ; GCLK3            ; --                        ;
; NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 522     ; Global Clock         ; GCLK4            ; --                        ;
; VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|outclk_wire[0]        ; PLLOUTPUTCOUNTER_X0_Y7_N1  ; 311     ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------+------------------------+
; Name   ; Fan-Out                ;
+--------+------------------------+
; comb~0 ; 3028                   ;
+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; MemoryWrapper:mem|Defender2ProgramRom:d2_rom|altsyncram:altsyncram_component|altsyncram_cbj1:auto_generated|ALTSYNCRAM                                ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../sw/mem_init/Defender2/prog_rom.mif      ; M10K_X26_Y22_N0, M10K_X41_Y43_N0, M10K_X41_Y29_N0, M10K_X26_Y29_N0, M10K_X41_Y47_N0, M10K_X49_Y24_N0, M10K_X38_Y32_N0, M10K_X49_Y31_N0, M10K_X49_Y35_N0, M10K_X14_Y31_N0, M10K_X38_Y35_N0, M10K_X14_Y21_N0, M10K_X49_Y41_N0, M10K_X14_Y20_N0, M10K_X5_Y40_N0, M10K_X14_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|DonkeyKongProgramRom:dk_rom|altsyncram:altsyncram_component|altsyncram_mhj1:auto_generated|ALTSYNCRAM                               ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../sw/mem_init/DonkeyKong/prog_rom.mif     ; M10K_X49_Y42_N0, M10K_X38_Y41_N0, M10K_X26_Y27_N0, M10K_X26_Y21_N0, M10K_X38_Y50_N0, M10K_X41_Y26_N0, M10K_X41_Y31_N0, M10K_X49_Y26_N0, M10K_X38_Y18_N0, M10K_X26_Y24_N0, M10K_X14_Y49_N0, M10K_X14_Y44_N0, M10K_X26_Y50_N0, M10K_X41_Y20_N0, M10K_X38_Y14_N0, M10K_X38_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|GalagaProgramRom:galaga_rom|altsyncram:altsyncram_component|altsyncram_v2j1:auto_generated|ALTSYNCRAM                               ; AUTO ; ROM              ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; ../sw/mem_init/Galaga/prog_rom.mif         ; M10K_X14_Y46_N0, M10K_X38_Y42_N0, M10K_X38_Y45_N0, M10K_X38_Y48_N0, M10K_X49_Y34_N0, M10K_X26_Y38_N0, M10K_X14_Y34_N0, M10K_X5_Y36_N0, M10K_X38_Y51_N0, M10K_X5_Y46_N0, M10K_X41_Y46_N0, M10K_X49_Y38_N0, M10K_X38_Y36_N0, M10K_X38_Y46_N0, M10K_X14_Y38_N0, M10K_X49_Y36_N0, M10K_X49_Y44_N0, M10K_X38_Y53_N0, M10K_X26_Y49_N0, M10K_X26_Y46_N0, M10K_X26_Y32_N0, M10K_X41_Y51_N0, M10K_X41_Y23_N0, M10K_X41_Y22_N0, M10K_X49_Y51_N0, M10K_X41_Y53_N0, M10K_X38_Y34_N0, M10K_X41_Y33_N0, M10K_X49_Y53_N0, M10K_X14_Y51_N0, M10K_X41_Y42_N0, M10K_X49_Y40_N0                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|GolfProgramRom:golf_rom|altsyncram:altsyncram_component|altsyncram_5ti1:auto_generated|ALTSYNCRAM                                   ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../sw/mem_init/Golf/prog_rom.mif           ; M10K_X14_Y32_N0, M10K_X26_Y42_N0, M10K_X49_Y25_N0, M10K_X38_Y28_N0, M10K_X26_Y37_N0, M10K_X41_Y39_N0, M10K_X14_Y43_N0, M10K_X14_Y47_N0, M10K_X38_Y21_N0, M10K_X41_Y28_N0, M10K_X26_Y25_N0, M10K_X38_Y39_N0, M10K_X14_Y16_N0, M10K_X14_Y19_N0, M10K_X14_Y22_N0, M10K_X14_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|MarioProgramRom:mario_rom|altsyncram:altsyncram_component|altsyncram_vvj1:auto_generated|ALTSYNCRAM                                 ; AUTO ; ROM              ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; ../sw/mem_init/SuperMarioBros/prog_rom.mif ; M10K_X26_Y30_N0, M10K_X14_Y53_N0, M10K_X14_Y25_N0, M10K_X14_Y29_N0, M10K_X26_Y34_N0, M10K_X26_Y33_N0, M10K_X14_Y33_N0, M10K_X26_Y45_N0, M10K_X26_Y44_N0, M10K_X41_Y32_N0, M10K_X49_Y47_N0, M10K_X14_Y48_N0, M10K_X49_Y46_N0, M10K_X38_Y37_N0, M10K_X14_Y50_N0, M10K_X41_Y34_N0, M10K_X38_Y30_N0, M10K_X26_Y36_N0, M10K_X14_Y36_N0, M10K_X49_Y33_N0, M10K_X5_Y42_N0, M10K_X5_Y44_N0, M10K_X41_Y44_N0, M10K_X38_Y44_N0, M10K_X41_Y48_N0, M10K_X26_Y43_N0, M10K_X26_Y48_N0, M10K_X38_Y38_N0, M10K_X38_Y25_N0, M10K_X41_Y36_N0, M10K_X14_Y27_N0, M10K_X38_Y33_N0                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|MsPacManProgramRom:pm_rom|altsyncram:altsyncram_component|altsyncram_iaj1:auto_generated|ALTSYNCRAM                                 ; AUTO ; ROM              ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; ../sw/mem_init/MsPacMan/prog_rom.mif       ; M10K_X5_Y35_N0, M10K_X26_Y51_N0, M10K_X26_Y35_N0, M10K_X5_Y34_N0, M10K_X38_Y29_N0, M10K_X26_Y31_N0, M10K_X38_Y47_N0, M10K_X41_Y41_N0, M10K_X38_Y27_N0, M10K_X41_Y30_N0, M10K_X41_Y50_N0, M10K_X26_Y26_N0, M10K_X49_Y50_N0, M10K_X38_Y26_N0, M10K_X41_Y25_N0, M10K_X38_Y22_N0, M10K_X41_Y52_N0, M10K_X41_Y38_N0, M10K_X49_Y23_N0, M10K_X49_Y22_N0, M10K_X5_Y39_N0, M10K_X5_Y38_N0, M10K_X14_Y35_N0, M10K_X14_Y37_N0, M10K_X14_Y42_N0, M10K_X38_Y24_N0, M10K_X41_Y24_N0, M10K_X49_Y29_N0, M10K_X5_Y43_N0, M10K_X41_Y37_N0, M10K_X41_Y35_N0, M10K_X26_Y47_N0                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|PinballProgramRom:pb_rom|altsyncram:altsyncram_component|altsyncram_v6j1:auto_generated|ALTSYNCRAM                                  ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../sw/mem_init/Pinball/prog_rom.mif        ; M10K_X41_Y18_N0, M10K_X26_Y14_N0, M10K_X14_Y30_N0, M10K_X49_Y28_N0, M10K_X26_Y19_N0, M10K_X41_Y19_N0, M10K_X49_Y27_N0, M10K_X26_Y28_N0, M10K_X26_Y12_N0, M10K_X26_Y20_N0, M10K_X38_Y31_N0, M10K_X26_Y41_N0, M10K_X38_Y40_N0, M10K_X14_Y26_N0, M10K_X14_Y18_N0, M10K_X14_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|ProgramRam:ProgramRam_inst|altsyncram:altsyncram_component|altsyncram_svl1:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0     ; None                                       ; M10K_X26_Y17_N0, M10K_X26_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|TennisProgramRom:tennis_rom|altsyncram:altsyncram_component|altsyncram_e4j1:auto_generated|ALTSYNCRAM                               ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../sw/mem_init/Tennis/prog_rom.mif         ; M10K_X14_Y41_N0, M10K_X38_Y23_N0, M10K_X14_Y40_N0, M10K_X41_Y49_N0, M10K_X49_Y30_N0, M10K_X26_Y40_N0, M10K_X41_Y27_N0, M10K_X41_Y40_N0, M10K_X38_Y43_N0, M10K_X5_Y33_N0, M10K_X49_Y39_N0, M10K_X5_Y37_N0, M10K_X26_Y23_N0, M10K_X26_Y16_N0, M10K_X41_Y21_N0, M10K_X5_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; MemoryWrapper:mem|emsProgramRom:emsrom|altsyncram:altsyncram_component|altsyncram_9sk1:auto_generated|altsyncram_rdm2:altsyncram1|ALTSYNCRAM          ; AUTO ; True Dual Port   ; Dual Clocks  ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0     ; None                                       ; M10K_X14_Y14_N0, M10K_X14_Y11_N0, M10K_X5_Y12_N0, M10K_X14_Y12_N0, M10K_X5_Y13_N0, M10K_X14_Y13_N0, M10K_X14_Y9_N0, M10K_X26_Y11_N0, M10K_X26_Y8_N0, M10K_X26_Y10_N0, M10K_X26_Y9_N0, M10K_X14_Y10_N0, M10K_X5_Y14_N0, M10K_X26_Y13_N0, M10K_X5_Y11_N0, M10K_X5_Y10_N0, M10K_X14_Y5_N0, M10K_X14_Y8_N0, M10K_X26_Y7_N0, M10K_X26_Y6_N0, M10K_X14_Y7_N0, M10K_X5_Y9_N0, M10K_X14_Y6_N0, M10K_X5_Y8_N0, M10K_X26_Y5_N0, M10K_X26_Y2_N0, M10K_X14_Y4_N0, M10K_X26_Y1_N0, M10K_X26_Y4_N0, M10K_X26_Y3_N0, M10K_X5_Y6_N0, M10K_X5_Y7_N0                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; PPUMemoryWrapper:ppumem|emsCharacterRom:emschar|altsyncram:altsyncram_component|altsyncram_apk1:auto_generated|altsyncram_h9m2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; None                                       ; M10K_X5_Y3_N0, M10K_X5_Y4_N0, M10K_X14_Y1_N0, M10K_X5_Y1_N0, M10K_X14_Y3_N0, M10K_X5_Y2_N0, M10K_X5_Y5_N0, M10K_X14_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; VGA:vga|LoadScreenRom:LoadScreenRom_inst|altsyncram:altsyncram_component|altsyncram_64j1:auto_generated|ALTSYNCRAM                                    ; AUTO ; ROM              ; Single Clock ; 61440        ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 368640 ; 61440                       ; 6                           ; --                          ; --                          ; 368640              ; 45          ; 0     ; ../sw/mem_init/nes_load_screen.mif         ; M10K_X38_Y1_N0, M10K_X38_Y4_N0, M10K_X69_Y4_N0, M10K_X69_Y2_N0, M10K_X69_Y3_N0, M10K_X76_Y2_N0, M10K_X69_Y1_N0, M10K_X58_Y5_N0, M10K_X58_Y28_N0, M10K_X41_Y9_N0, M10K_X69_Y5_N0, M10K_X58_Y6_N0, M10K_X76_Y6_N0, M10K_X58_Y1_N0, M10K_X76_Y4_N0, M10K_X69_Y30_N0, M10K_X76_Y3_N0, M10K_X76_Y5_N0, M10K_X58_Y21_N0, M10K_X58_Y22_N0, M10K_X58_Y17_N0, M10K_X49_Y17_N0, M10K_X76_Y24_N0, M10K_X76_Y23_N0, M10K_X38_Y10_N0, M10K_X69_Y6_N0, M10K_X41_Y17_N0, M10K_X58_Y19_N0, M10K_X58_Y18_N0, M10K_X58_Y20_N0, M10K_X76_Y17_N0, M10K_X76_Y19_N0, M10K_X76_Y21_N0, M10K_X76_Y18_N0, M10K_X58_Y2_N0, M10K_X69_Y31_N0, M10K_X76_Y1_N0, M10K_X58_Y4_N0, M10K_X76_Y26_N0, M10K_X76_Y20_N0, M10K_X76_Y22_N0, M10K_X58_Y7_N0, M10K_X38_Y3_N0, M10K_X58_Y3_N0, M10K_X76_Y7_N0             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_0|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 61440        ; 6            ; 61440        ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 368640 ; 61440                       ; 6                           ; 61440                       ; 6                           ; 368640              ; 45          ; 0     ; ../sw/mem_init/nes_load_screen.mif         ; M10K_X69_Y20_N0, M10K_X76_Y16_N0, M10K_X69_Y21_N0, M10K_X69_Y19_N0, M10K_X76_Y13_N0, M10K_X49_Y21_N0, M10K_X58_Y11_N0, M10K_X69_Y26_N0, M10K_X69_Y25_N0, M10K_X69_Y23_N0, M10K_X69_Y29_N0, M10K_X69_Y22_N0, M10K_X69_Y15_N0, M10K_X69_Y7_N0, M10K_X69_Y11_N0, M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y19_N0, M10K_X49_Y16_N0, M10K_X38_Y2_N0, M10K_X41_Y7_N0, M10K_X41_Y6_N0, M10K_X49_Y9_N0, M10K_X49_Y10_N0, M10K_X49_Y8_N0, M10K_X41_Y10_N0, M10K_X41_Y2_N0, M10K_X38_Y8_N0, M10K_X41_Y4_N0, M10K_X49_Y4_N0, M10K_X69_Y9_N0, M10K_X58_Y16_N0, M10K_X58_Y12_N0, M10K_X58_Y13_N0, M10K_X38_Y13_N0, M10K_X38_Y11_N0, M10K_X58_Y8_N0, M10K_X69_Y10_N0, M10K_X69_Y27_N0, M10K_X76_Y25_N0, M10K_X69_Y24_N0, M10K_X69_Y28_N0, M10K_X58_Y24_N0, M10K_X58_Y25_N0, M10K_X58_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; VGA:vga|RAM_wrapper:ram|VGARam:ram_1|altsyncram:altsyncram_component|altsyncram_kq12:auto_generated|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 61440        ; 6            ; 61440        ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 368640 ; 61440                       ; 6                           ; 61440                       ; 6                           ; 368640              ; 45          ; 0     ; ../sw/mem_init/nes_load_screen.mif         ; M10K_X49_Y13_N0, M10K_X49_Y14_N0, M10K_X49_Y12_N0, M10K_X49_Y20_N0, M10K_X76_Y8_N0, M10K_X76_Y9_N0, M10K_X69_Y17_N0, M10K_X76_Y14_N0, M10K_X76_Y27_N0, M10K_X76_Y10_N0, M10K_X76_Y15_N0, M10K_X76_Y11_N0, M10K_X76_Y12_N0, M10K_X58_Y15_N0, M10K_X69_Y12_N0, M10K_X49_Y18_N0, M10K_X38_Y5_N0, M10K_X49_Y2_N0, M10K_X49_Y3_N0, M10K_X41_Y8_N0, M10K_X38_Y7_N0, M10K_X49_Y7_N0, M10K_X41_Y15_N0, M10K_X38_Y6_N0, M10K_X41_Y1_N0, M10K_X41_Y3_N0, M10K_X41_Y5_N0, M10K_X49_Y1_N0, M10K_X49_Y6_N0, M10K_X49_Y5_N0, M10K_X69_Y16_N0, M10K_X69_Y14_N0, M10K_X69_Y8_N0, M10K_X69_Y18_N0, M10K_X58_Y9_N0, M10K_X41_Y13_N0, M10K_X58_Y14_N0, M10K_X69_Y13_N0, M10K_X58_Y23_N0, M10K_X58_Y27_N0, M10K_X41_Y12_N0, M10K_X58_Y26_N0, M10K_X41_Y11_N0, M10K_X38_Y12_N0, M10K_X41_Y14_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 18,302 / 289,320 ( 6 % ) ;
; C12 interconnects                           ; 315 / 13,420 ( 2 % )     ;
; C2 interconnects                            ; 5,857 / 119,108 ( 5 % )  ;
; C4 interconnects                            ; 3,768 / 56,300 ( 7 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 745 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 5 / 16 ( 31 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 1,661 / 84,580 ( 2 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 556 / 12,676 ( 4 % )     ;
; R14/C12 interconnect drivers                ; 733 / 20,720 ( 4 % )     ;
; R3 interconnects                            ; 7,864 / 130,992 ( 6 % )  ;
; R6 interconnects                            ; 14,117 / 266,960 ( 5 % ) ;
; Spine clocks                                ; 23 / 360 ( 6 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 25           ; 0            ; 25           ; 0            ; 0            ; 142       ; 25           ; 0            ; 142       ; 142       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 117          ; 142          ; 117          ; 142          ; 142          ; 0         ; 117          ; 142          ; 0         ; 0         ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 106          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ; 142          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK2_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hdmi_finished       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_out_scl         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I2C_out_sda         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gamecounter_input   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                       ; Destination Clock(s)                                                                                                                                                  ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O                                                                                                                                                                       ; system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                    ; 5588.3            ;
; clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                    ; 1711.4            ;
; altera_reserved_tck                                                                                                                                                                                                                                   ; altera_reserved_tck                                                                                                                                                   ; 1032.8            ;
; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                 ; system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                    ; 916.6             ;
; clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O                                                                                                                                                                       ; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                    ; 392.3             ;
; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                 ; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 139.7             ;
; system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                    ; system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                    ; 110.0             ;
; clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                           ; system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk ; 98.4              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                     ;
+--------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                                                       ; Delay Added in ns ;
+--------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; VGA:vga|loading                                  ; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|cpuram_rd_addr[0] ; 197.460           ;
; KEY[0]                                           ; ControllersWrapper:ctrls|Controller:ctrl1|driver:driver0|cpuram_rd_addr[0] ; 99.062            ;
; OAM_dma:dma|dma_state.IDLE                       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 41.036            ;
; OAM_dma:dma|dma_state.READ                       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.965            ;
; OAM_dma:dma|dma_byte[2]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.840            ;
; CPU:cpu|Registers:registers|ad[0]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.836            ;
; CPU:cpu|Registers:registers|pc[13]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|fine_y_scroll_v[1]     ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|nametable_sel_v[1]     ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|nametable_sel_v[0]     ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[4]   ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_page[6]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|fine_y_scroll_v[0]     ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_page[7]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ad[14]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|pc[14]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[14]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ad[2]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[2]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ad[15]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|pc[15]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|pc[1]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ad[1]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[1]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|sp[1]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[0]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|sp[0]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|pc[0]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|coarse_y_scroll_v[3]   ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[13]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_page[5]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|processor_control:control|processing_nmi ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|processor_control:control|processing_ri  ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|processor_control:control|state[0]       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|processor_control:control|state[2]       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[3]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[7]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[0]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[2]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ba[15]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|prev_cs_in                               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[1]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_byte[1]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_state.WRITE                      ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_byte[0]                          ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[5]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|pc[2]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[4]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ir[6]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|sp[2]                ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; OAM_dma:dma|dma_state.WAIT                       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|processor_control:control|state[1]       ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; CPU:cpu|Registers:registers|ad[13]               ; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~171                            ; 40.762            ;
; PPU:ppu|PPU_background:bg|bg_rendering           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.823            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~173  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~189  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~181  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~141  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~157  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~149  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~133  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_palette_mem:pal_mem|palette_mem~165  ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[8]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[6]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[5]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[4]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[3]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[2]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[1]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_attr[0]             ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[0]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_x_count[7]          ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_sprite:spr|spr_0_low_shift_reg[7]    ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPUMASK[2]                               ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[2]   ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[1]   ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_background:bg|coarse_x_scroll_v[0]   ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPUMASK[3]                               ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPU_background:bg|bg_state.VBLANK        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPUMASK[4]                               ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[7]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[6]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[5]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[3]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[2]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[1]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[0]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[8]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[8]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[6]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[7]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[4]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[3]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[5]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[1]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[0]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|pixel_count[2]                           ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|scanline_count[4]                        ; CPU:cpu|Registers:registers|status[1]                                      ; 23.531            ;
; PPU:ppu|PPUMASK[5]                               ; CPU:cpu|Registers:registers|status[1]                                      ; 23.451            ;
; PPU:ppu|PPUCTRL[5]                               ; CPU:cpu|Registers:registers|status[1]                                      ; 23.451            ;
+--------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "fpganes"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 113 pins of 138 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): VGAClock:clock0|VGAClock_0002:vgaclock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 302 fanout uses global clock CLKCTRL_G7
    Info (11162): NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3084 fanout uses global clock CLKCTRL_G3
    Info (11162): NESClock:system_clocks|NESClock_0002:nesclock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 491 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): KEY[0]~inputCLKENA0 with 16 fanout uses global clock CLKCTRL_G8
    Info (11162): CLOCK_50~inputCLKENA0 with 4 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'fpganes.SDC'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 7 -multiply_by 215 -duty_cycle 50.00 -name {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 61 -duty_cycle 50.00 -name {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 7 -multiply_by 106 -duty_cycle 50.00 -name {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 141 -duty_cycle 50.00 -name {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 423 -duty_cycle 50.00 -name {system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332054): Assignment set_output_delay is accepted but has some problems at fpganes.sdc(66): Set_input_delay/set_output_delay has replaced one or more delays on port "VGA_BLANK_N". Please use -add_delay option if you meant to add additional constraints. File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.sdc Line: 66
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK_N] File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.sdc Line: 66
Warning (332054): Assignment set_output_delay is accepted but has some problems at fpganes.sdc(67): Set_input_delay/set_output_delay has replaced one or more delays on port "VGA_BLANK_N". Please use -add_delay option if you meant to add additional constraints. File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.sdc Line: 67
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK_N] File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.sdc Line: 67
Warning (332125): Found combinational loop of 2 nodes File: E:/GHRepos/hardware/working/fpganes_release/src/hw/VGA/RAM_wrapper.sv Line: 15
    Warning (332126): Node "vga|ram|vga_ram~0|combout"
    Warning (332126): Node "vga|ram|vga_ram~0|dataa"
Warning (332060): Node: KEY[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register GameSelect:sel|game[3] is being clocked by KEY[0]
Warning (332060): Node: ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|bit_count[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|rx_buffer[2] is being clocked by ControllersWrapper:ctrls|Controller:ctrl1|spart:spart0|SPART_rx:rx|bit_count[0]
Warning (332060): Node: ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|bit_count[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|rx_buffer[2] is being clocked by ControllersWrapper:ctrls|Controller:ctrl2|spart:spart0|SPART_rx:rx|bit_count[0]
Warning (332060): Node: PPU:ppu|pixel_count[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA:vga|RAM_wrapper:ram|ppu_ram is being clocked by PPU:ppu|pixel_count[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: clock0|vgaclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   39.714      clk_vga
    Info (332111):    0.651 clock0|vgaclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   39.720 clock0|vgaclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    1.320 system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):  186.226 system_clocks|nesclock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  558.679 system_clocks|nesclock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:34
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:25
Info (170193): Fitter routing operations beginning
Info (170089): 9e+03 ns of routing delay (approximately 4.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:07:21
Info (11888): Total time spent on timing analysis during the Fitter is 31.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:44
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[3] has a permanently enabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
    Info (169065): Pin GPIO[33] has a permanently enabled output enable File: E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.v Line: 42
Info (144001): Generated suppressed messages file E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 6781 megabytes
    Info: Processing ended: Wed Sep 04 13:15:44 2024
    Info: Elapsed time: 00:10:51
    Info: Total CPU time (on all processors): 00:16:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/GHRepos/hardware/working/fpganes_release/src/project/fpganes.fit.smsg.


