TimeQuest Timing Analyzer report for memoria
Thu Sep 13 19:28:25 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_clk'
 27. Slow 1200mV 0C Model Hold: 'i_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_clk'
 40. Fast 1200mV 0C Model Hold: 'i_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memoria                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 514.4 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -0.944 ; -12.116            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.651 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -115.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                               ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.944 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.878      ;
; -0.915 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.848      ;
; -0.818 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.752      ;
; -0.811 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.744      ;
; -0.794 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.728      ;
; -0.791 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.721      ;
; -0.783 ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.716      ;
; -0.777 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.709      ;
; -0.774 ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.707      ;
; -0.767 ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.701      ;
; -0.766 ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.700      ;
; -0.764 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 1.693      ;
; -0.763 ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.696      ;
; -0.746 ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.680      ;
; -0.741 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.671      ;
; -0.736 ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.669      ;
; -0.733 ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.666      ;
; -0.729 ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.661      ;
; -0.725 ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.658      ;
; -0.716 ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 1.645      ;
; -0.695 ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.630      ;
; -0.678 ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.611      ;
; -0.668 ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.603      ;
; -0.657 ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.592      ;
; -0.652 ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.584      ;
; -0.652 ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.584      ;
; -0.650 ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.582      ;
; -0.642 ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 1.573      ;
; -0.636 ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.568      ;
; -0.632 ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.567      ;
; -0.629 ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.562      ;
; -0.623 ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.555      ;
; -0.612 ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.542      ;
; -0.610 ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.540      ;
; -0.605 ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.537      ;
; -0.602 ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.534      ;
; -0.602 ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.534      ;
; -0.600 ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.535      ;
; -0.587 ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 1.522      ;
; -0.584 ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.514      ;
; -0.580 ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 1.516      ;
; -0.578 ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.508      ;
; -0.570 ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.503      ;
; -0.562 ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.492      ;
; -0.561 ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.491      ;
; -0.548 ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.480      ;
; -0.538 ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.468      ;
; -0.532 ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.462      ;
; -0.530 ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 1.466      ;
; -0.527 ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.457      ;
; -0.518 ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.451      ;
; -0.516 ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.449      ;
; -0.513 ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.446      ;
; -0.503 ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.436      ;
; -0.489 ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.423      ;
; -0.485 ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.415      ;
; -0.481 ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.414      ;
; -0.480 ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 1.410      ;
; -0.476 ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.409      ;
; -0.469 ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.403      ;
; -0.469 ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.402      ;
; -0.467 ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.400      ;
; -0.463 ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.396      ;
; -0.462 ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 1.393      ;
; -0.461 ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.395      ;
; -0.455 ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.388      ;
; -0.453 ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.386      ;
; -0.451 ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.384      ;
; -0.449 ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.382      ;
; -0.402 ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.334      ;
; -0.398 ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.330      ;
; -0.389 ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.322      ;
; -0.377 ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 1.309      ;
; -0.367 ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.301      ;
; -0.364 ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.297      ;
; -0.364 ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.297      ;
; -0.362 ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.295      ;
; -0.325 ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.258      ;
; -0.316 ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.250      ;
; -0.276 ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.209      ;
; -0.180 ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.114      ;
; -0.164 ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.097      ;
; -0.160 ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.093      ;
; -0.158 ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.091      ;
; -0.155 ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.089      ;
; -0.148 ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 1.082      ;
; -0.135 ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 1.068      ;
; -0.014 ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.948      ;
; -0.014 ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.948      ;
; -0.014 ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.948      ;
; -0.014 ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.948      ;
; -0.013 ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.947      ;
; -0.013 ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.947      ;
; -0.013 ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.947      ;
; -0.012 ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.946      ;
; -0.012 ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 0.946      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                               ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.651 ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.869      ;
; 0.651 ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.869      ;
; 0.651 ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.869      ;
; 0.652 ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.652 ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 0.870      ;
; 0.774 ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 0.991      ;
; 0.786 ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.004      ;
; 0.793 ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.011      ;
; 0.796 ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.013      ;
; 0.799 ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.016      ;
; 0.802 ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.019      ;
; 0.816 ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.034      ;
; 0.891 ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.108      ;
; 0.906 ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.123      ;
; 0.921 ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.139      ;
; 0.937 ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.155      ;
; 0.976 ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.193      ;
; 0.976 ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.193      ;
; 0.978 ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.195      ;
; 0.984 ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.201      ;
; 0.985 ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.202      ;
; 0.995 ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.212      ;
; 0.996 ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.213      ;
; 0.997 ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.214      ;
; 1.009 ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.226      ;
; 1.010 ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.227      ;
; 1.011 ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.228      ;
; 1.013 ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.230      ;
; 1.013 ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.230      ;
; 1.062 ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.279      ;
; 1.068 ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.285      ;
; 1.076 ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.293      ;
; 1.076 ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.294      ;
; 1.081 ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.295      ;
; 1.081 ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.296      ;
; 1.083 ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.301      ;
; 1.083 ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.300      ;
; 1.087 ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.304      ;
; 1.092 ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.309      ;
; 1.093 ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.310      ;
; 1.104 ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.322      ;
; 1.108 ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.322      ;
; 1.109 ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.326      ;
; 1.126 ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.343      ;
; 1.126 ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.340      ;
; 1.127 ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.346      ;
; 1.140 ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.354      ;
; 1.141 ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.361      ;
; 1.146 ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.360      ;
; 1.151 ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.370      ;
; 1.156 ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.370      ;
; 1.156 ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.376      ;
; 1.160 ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.377      ;
; 1.162 ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.379      ;
; 1.162 ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.376      ;
; 1.163 ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.377      ;
; 1.167 ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.381      ;
; 1.178 ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.392      ;
; 1.182 ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.396      ;
; 1.183 ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.402      ;
; 1.191 ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.408      ;
; 1.204 ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.421      ;
; 1.213 ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.430      ;
; 1.215 ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 1.431      ;
; 1.230 ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.058      ; 1.445      ;
; 1.235 ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 1.451      ;
; 1.236 ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.453      ;
; 1.237 ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.456      ;
; 1.238 ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.455      ;
; 1.239 ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.456      ;
; 1.249 ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.468      ;
; 1.252 ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.469      ;
; 1.257 ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.474      ;
; 1.257 ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.474      ;
; 1.260 ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.478      ;
; 1.267 ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.484      ;
; 1.268 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.482      ;
; 1.272 ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.489      ;
; 1.275 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.493      ;
; 1.278 ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.497      ;
; 1.283 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.497      ;
; 1.291 ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.508      ;
; 1.295 ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.513      ;
; 1.295 ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.513      ;
; 1.305 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.522      ;
; 1.312 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.530      ;
; 1.321 ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.534      ;
; 1.334 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.547      ;
; 1.344 ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 1.560      ;
; 1.360 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.059      ; 1.576      ;
; 1.405 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.060      ; 1.622      ;
; 1.446 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.061      ; 1.664      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_clk ; Rise       ; i_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[14]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[15]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~102 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~103 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~104 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~105 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~106 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~107 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~108 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~109 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~112 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~20  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~21  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~22  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~23  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~24  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~25  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~26  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~27  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~28  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~29  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~30  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~31  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~32  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~33  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~34  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~35  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~36  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~37  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~38  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~39  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~40  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~41  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~42  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~43  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~44  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~45  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~46  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~47  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~48  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~49  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~50  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~51  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~52  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~53  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~54  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~55  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~56  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~57  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~58  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~59  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~60  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~61  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~62  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~63  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~64  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~65  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~66  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~67  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~68  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~69  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~70  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~71  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~72  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~73  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~74  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~75  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~76  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~77  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~78  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~79  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~80  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~81  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~82  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~83  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~84  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~85  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~86  ;
+--------+--------------+----------------+------------+-------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_addr[*]   ; i_clk      ; 4.212 ; 4.647 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; 4.212 ; 4.647 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; 3.805 ; 4.314 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; 3.550 ; 4.043 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; 2.299 ; 2.731 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; 1.917 ; 2.387 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; 1.752 ; 2.171 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; 1.939 ; 2.399 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; 1.649 ; 2.111 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; 1.718 ; 2.145 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; 1.739 ; 2.214 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; 1.712 ; 2.107 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; 1.701 ; 2.092 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; 1.778 ; 2.221 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; 2.157 ; 2.588 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; 1.779 ; 2.224 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; 2.299 ; 2.715 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; 2.292 ; 2.731 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; 2.099 ; 2.562 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; 1.836 ; 2.270 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; 1.912 ; 2.365 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; 3.649 ; 4.045 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_addr[*]   ; i_clk      ; -1.469 ; -1.940 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; -1.932 ; -2.402 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; -1.542 ; -2.022 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; -1.469 ; -1.940 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; -1.142 ; -1.528 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; -1.252 ; -1.696 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; -1.243 ; -1.638 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; -1.449 ; -1.874 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; -1.268 ; -1.727 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; -1.142 ; -1.528 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; -1.338 ; -1.791 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; -1.180 ; -1.547 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; -1.183 ; -1.557 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; -1.207 ; -1.635 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; -1.305 ; -1.698 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; -1.291 ; -1.707 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; -1.485 ; -1.902 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; -1.263 ; -1.650 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; -1.407 ; -1.855 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; -1.325 ; -1.719 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; -1.284 ; -1.741 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; -2.231 ; -2.626 ; Rise       ; i_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 7.174 ; 7.252 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 5.538 ; 5.527 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 5.580 ; 5.607 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 5.938 ; 5.983 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 5.605 ; 5.637 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 5.735 ; 5.758 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 5.497 ; 5.488 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 5.612 ; 5.643 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 5.754 ; 5.752 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 5.588 ; 5.615 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 5.787 ; 5.759 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 5.617 ; 5.634 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 5.949 ; 5.931 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 5.708 ; 5.735 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 7.174 ; 7.252 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 5.825 ; 5.837 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 5.510 ; 5.511 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 5.381 ; 5.371 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 5.421 ; 5.408 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 5.462 ; 5.486 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 5.812 ; 5.854 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 5.486 ; 5.514 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 5.609 ; 5.630 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 5.381 ; 5.371 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 5.493 ; 5.520 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 5.628 ; 5.624 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 5.470 ; 5.494 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 5.661 ; 5.632 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 5.503 ; 5.519 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 5.814 ; 5.795 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 5.590 ; 5.616 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 7.042 ; 7.120 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 5.697 ; 5.706 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 5.393 ; 5.393 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 578.37 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -0.729 ; -9.167            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.578 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -115.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.729 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.670      ;
; -0.702 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.642      ;
; -0.618 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.559      ;
; -0.614 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.554      ;
; -0.597 ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.537      ;
; -0.595 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.533      ;
; -0.592 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.533      ;
; -0.591 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.529      ;
; -0.591 ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.532      ;
; -0.591 ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.532      ;
; -0.589 ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.529      ;
; -0.586 ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.526      ;
; -0.569 ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.507      ;
; -0.565 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.502      ;
; -0.557 ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.497      ;
; -0.554 ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.495      ;
; -0.551 ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.491      ;
; -0.547 ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.487      ;
; -0.543 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.481      ;
; -0.543 ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.480      ;
; -0.527 ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.469      ;
; -0.504 ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.446      ;
; -0.494 ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.436      ;
; -0.494 ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.434      ;
; -0.492 ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.430      ;
; -0.492 ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.432      ;
; -0.489 ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.429      ;
; -0.480 ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.420      ;
; -0.469 ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.409      ;
; -0.469 ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.406      ;
; -0.460 ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.398      ;
; -0.447 ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.387      ;
; -0.436 ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.374      ;
; -0.435 ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.373      ;
; -0.435 ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.377      ;
; -0.424 ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.364      ;
; -0.421 ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.361      ;
; -0.412 ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.350      ;
; -0.410 ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.352      ;
; -0.407 ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.345      ;
; -0.406 ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.348      ;
; -0.397 ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.337      ;
; -0.397 ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.339      ;
; -0.394 ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.332      ;
; -0.390 ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.328      ;
; -0.374 ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.312      ;
; -0.373 ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.313      ;
; -0.371 ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.313      ;
; -0.369 ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.307      ;
; -0.365 ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.303      ;
; -0.351 ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.291      ;
; -0.349 ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.289      ;
; -0.348 ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.288      ;
; -0.347 ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.288      ;
; -0.346 ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.286      ;
; -0.338 ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.278      ;
; -0.333 ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.273      ;
; -0.332 ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.270      ;
; -0.330 ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.271      ;
; -0.323 ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.264      ;
; -0.317 ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 1.254      ;
; -0.314 ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 1.252      ;
; -0.314 ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.254      ;
; -0.306 ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.246      ;
; -0.305 ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.245      ;
; -0.303 ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.243      ;
; -0.301 ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.241      ;
; -0.291 ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 1.230      ;
; -0.287 ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 1.226      ;
; -0.243 ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.183      ;
; -0.242 ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.182      ;
; -0.239 ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.179      ;
; -0.219 ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.159      ;
; -0.218 ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.158      ;
; -0.213 ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.155      ;
; -0.212 ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.152      ;
; -0.210 ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.150      ;
; -0.181 ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.121      ;
; -0.165 ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 1.107      ;
; -0.135 ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 1.075      ;
; -0.059 ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.000      ;
; -0.046 ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 0.986      ;
; -0.043 ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 0.982      ;
; -0.043 ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 0.983      ;
; -0.038 ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.979      ;
; -0.032 ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.973      ;
; -0.024 ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 0.964      ;
; 0.101  ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 0.839      ;
; 0.102  ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.839      ;
; 0.102  ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.839      ;
; 0.102  ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.839      ;
; 0.103  ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.838      ;
; 0.103  ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.838      ;
; 0.103  ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.838      ;
; 0.104  ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.837      ;
; 0.104  ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 0.837      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.578 ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.776      ;
; 0.578 ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.776      ;
; 0.579 ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.778      ;
; 0.579 ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.777      ;
; 0.579 ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.777      ;
; 0.580 ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.778      ;
; 0.580 ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.778      ;
; 0.683 ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.881      ;
; 0.688 ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.887      ;
; 0.694 ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.893      ;
; 0.704 ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 0.901      ;
; 0.705 ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.903      ;
; 0.709 ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 0.907      ;
; 0.715 ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.914      ;
; 0.804 ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.002      ;
; 0.832 ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.030      ;
; 0.834 ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.033      ;
; 0.859 ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.058      ;
; 0.867 ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.065      ;
; 0.898 ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.095      ;
; 0.899 ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.096      ;
; 0.900 ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.097      ;
; 0.903 ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.101      ;
; 0.905 ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.102      ;
; 0.905 ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.103      ;
; 0.907 ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.104      ;
; 0.923 ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.121      ;
; 0.923 ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.121      ;
; 0.924 ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.121      ;
; 0.928 ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.125      ;
; 0.929 ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.126      ;
; 0.948 ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.146      ;
; 0.954 ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.153      ;
; 0.955 ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.153      ;
; 0.961 ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.160      ;
; 0.962 ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.160      ;
; 0.968 ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.052      ; 1.164      ;
; 0.970 ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.168      ;
; 0.976 ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.174      ;
; 0.978 ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.173      ;
; 0.979 ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.178      ;
; 0.992 ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.190      ;
; 0.995 ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.052      ; 1.191      ;
; 0.998 ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.196      ;
; 1.020 ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.215      ;
; 1.020 ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.217      ;
; 1.023 ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.223      ;
; 1.024 ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.219      ;
; 1.026 ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.221      ;
; 1.036 ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.235      ;
; 1.038 ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.236      ;
; 1.048 ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.243      ;
; 1.050 ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.245      ;
; 1.060 ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.259      ;
; 1.061 ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.256      ;
; 1.061 ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.261      ;
; 1.064 ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.261      ;
; 1.065 ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.262      ;
; 1.066 ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.261      ;
; 1.070 ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.268      ;
; 1.076 ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.271      ;
; 1.077 ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.274      ;
; 1.084 ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.279      ;
; 1.088 ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.287      ;
; 1.091 ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.288      ;
; 1.098 ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.295      ;
; 1.116 ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.315      ;
; 1.121 ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.318      ;
; 1.121 ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.318      ;
; 1.124 ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.321      ;
; 1.125 ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.324      ;
; 1.129 ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.327      ;
; 1.133 ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.331      ;
; 1.133 ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.331      ;
; 1.136 ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.334      ;
; 1.139 ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.338      ;
; 1.142 ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.052      ; 1.338      ;
; 1.147 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.342      ;
; 1.151 ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.350      ;
; 1.154 ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.353      ;
; 1.155 ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.354      ;
; 1.156 ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.354      ;
; 1.158 ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.356      ;
; 1.161 ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.359      ;
; 1.162 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.361      ;
; 1.170 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.365      ;
; 1.174 ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.369      ;
; 1.191 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.389      ;
; 1.194 ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.391      ;
; 1.198 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.397      ;
; 1.224 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.051      ; 1.419      ;
; 1.241 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.053      ; 1.438      ;
; 1.298 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.054      ; 1.496      ;
; 1.324 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.523      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_clk ; Rise       ; i_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[14]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[15]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~102 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~103 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~104 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~105 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~106 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~107 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~108 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~109 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~112 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~20  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~21  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~22  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~23  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~24  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~25  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~26  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~27  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~28  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~29  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~30  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~31  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~32  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~33  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~34  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~35  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~36  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~37  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~38  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~39  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~40  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~41  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~42  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~43  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~44  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~45  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~46  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~47  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~48  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~49  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~50  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~51  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~52  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~53  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~54  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~55  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~56  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~57  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~58  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~59  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~60  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~61  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~62  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~63  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~64  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~65  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~66  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~67  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~68  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~69  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~70  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~71  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~72  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~73  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~74  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~75  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~76  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~77  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~78  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~79  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~80  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~81  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~82  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~83  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~84  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~85  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~86  ;
+--------+--------------+----------------+------------+-------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_addr[*]   ; i_clk      ; 3.738 ; 4.085 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; 3.738 ; 4.085 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; 3.347 ; 3.776 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; 3.111 ; 3.537 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; 1.995 ; 2.334 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; 1.644 ; 2.019 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; 1.492 ; 1.839 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; 1.667 ; 2.048 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; 1.395 ; 1.780 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; 1.466 ; 1.810 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; 1.472 ; 1.874 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; 1.453 ; 1.776 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; 1.442 ; 1.774 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; 1.508 ; 1.877 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; 1.867 ; 2.217 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; 1.515 ; 1.885 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; 1.995 ; 2.314 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; 1.991 ; 2.334 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; 1.812 ; 2.170 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; 1.571 ; 1.932 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; 1.638 ; 2.014 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; 3.227 ; 3.526 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_addr[*]   ; i_clk      ; -1.233 ; -1.633 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; -1.640 ; -2.061 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; -1.302 ; -1.708 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; -1.233 ; -1.633 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; -0.947 ; -1.259 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; -1.043 ; -1.415 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; -1.038 ; -1.360 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; -1.235 ; -1.573 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; -1.063 ; -1.441 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; -0.947 ; -1.259 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; -1.119 ; -1.502 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; -0.978 ; -1.276 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; -0.983 ; -1.296 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; -1.004 ; -1.352 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; -1.098 ; -1.429 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; -1.089 ; -1.423 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; -1.256 ; -1.602 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; -1.058 ; -1.372 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; -1.189 ; -1.546 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; -1.115 ; -1.443 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; -1.076 ; -1.455 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; -1.928 ; -2.270 ; Rise       ; i_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 6.882 ; 6.936 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 5.263 ; 5.254 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 5.299 ; 5.279 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 5.653 ; 5.647 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 5.322 ; 5.311 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 5.453 ; 5.419 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 5.231 ; 5.178 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 5.329 ; 5.313 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 5.471 ; 5.437 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 5.306 ; 5.287 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 5.503 ; 5.468 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 5.353 ; 5.332 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 5.642 ; 5.605 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 5.451 ; 5.414 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 6.882 ; 6.936 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 5.535 ; 5.499 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 5.235 ; 5.215 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 5.127 ; 5.075 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 5.159 ; 5.148 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 5.193 ; 5.172 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 5.540 ; 5.533 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 5.216 ; 5.203 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 5.340 ; 5.306 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 5.127 ; 5.075 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 5.222 ; 5.204 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 5.358 ; 5.324 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 5.200 ; 5.179 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 5.390 ; 5.354 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 5.251 ; 5.231 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 5.521 ; 5.483 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 5.345 ; 5.309 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 6.763 ; 6.819 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 5.419 ; 5.383 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 5.131 ; 5.109 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -0.091 ; -0.247            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -121.258                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.091 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 1.044      ;
; -0.073 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.024      ;
; -0.032 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.981      ;
; -0.020 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 0.968      ;
; -0.015 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.968      ;
; -0.013 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.964      ;
; -0.009 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.958      ;
; -0.002 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.953      ;
; -0.001 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.954      ;
; 0.001  ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 0.947      ;
; 0.004  ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.947      ;
; 0.008  ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.943      ;
; 0.009  ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.942      ;
; 0.010  ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.943      ;
; 0.010  ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.943      ;
; 0.019  ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.932      ;
; 0.021  ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.932      ;
; 0.026  ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.925      ;
; 0.028  ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.923      ;
; 0.032  ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.919      ;
; 0.047  ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.906      ;
; 0.056  ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.895      ;
; 0.060  ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.889      ;
; 0.067  ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.886      ;
; 0.068  ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.885      ;
; 0.069  ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.881      ;
; 0.072  ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.878      ;
; 0.072  ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.877      ;
; 0.073  ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.877      ;
; 0.075  ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.876      ;
; 0.075  ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.874      ;
; 0.076  ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.877      ;
; 0.077  ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.874      ;
; 0.090  ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.859      ;
; 0.091  ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.859      ;
; 0.091  ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.859      ;
; 0.094  ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.859      ;
; 0.095  ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.854      ;
; 0.095  ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.854      ;
; 0.097  ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.854      ;
; 0.097  ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.852      ;
; 0.098  ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.855      ;
; 0.102  ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.851      ;
; 0.113  ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.838      ;
; 0.115  ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.834      ;
; 0.117  ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.836      ;
; 0.119  ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.830      ;
; 0.122  ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.828      ;
; 0.137  ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.812      ;
; 0.142  ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.808      ;
; 0.148  ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.803      ;
; 0.150  ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.801      ;
; 0.151  ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.800      ;
; 0.156  ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.795      ;
; 0.162  ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.787      ;
; 0.163  ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.790      ;
; 0.163  ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 0.786      ;
; 0.167  ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.784      ;
; 0.169  ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.782      ;
; 0.170  ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.781      ;
; 0.173  ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.780      ;
; 0.173  ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.778      ;
; 0.174  ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.777      ;
; 0.180  ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.771      ;
; 0.181  ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.770      ;
; 0.183  ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.770      ;
; 0.183  ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.768      ;
; 0.186  ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.765      ;
; 0.207  ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.743      ;
; 0.213  ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.737      ;
; 0.215  ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.736      ;
; 0.221  ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 0.729      ;
; 0.229  ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.722      ;
; 0.230  ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.721      ;
; 0.230  ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.721      ;
; 0.239  ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.713      ;
; 0.261  ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.691      ;
; 0.262  ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.689      ;
; 0.283  ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.668      ;
; 0.333  ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.620      ;
; 0.340  ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.611      ;
; 0.341  ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.610      ;
; 0.344  ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.607      ;
; 0.346  ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.607      ;
; 0.353  ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.034     ; 0.600      ;
; 0.357  ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 0.594      ;
; 0.429  ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.523      ;
; 0.429  ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.523      ;
; 0.430  ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.522      ;
; 0.431  ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.521      ;
; 0.431  ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.521      ;
; 0.431  ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.521      ;
; 0.431  ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.521      ;
; 0.432  ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.520      ;
; 0.432  ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 0.520      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; w_memoria_ram~51  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.459      ;
; 0.340 ; w_memoria_ram~47  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.459      ;
; 0.340 ; w_memoria_ram~45  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.459      ;
; 0.340 ; w_memoria_ram~60  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.459      ;
; 0.340 ; w_memoria_ram~54  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.459      ;
; 0.341 ; w_memoria_ram~43  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.460      ;
; 0.341 ; w_memoria_ram~56  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.460      ;
; 0.342 ; w_memoria_ram~49  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.461      ;
; 0.342 ; w_memoria_ram~52  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.461      ;
; 0.405 ; w_memoria_ram~62  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.523      ;
; 0.406 ; w_memoria_ram~41  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.526      ;
; 0.411 ; w_memoria_ram~37  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.531      ;
; 0.415 ; w_memoria_ram~58  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.533      ;
; 0.416 ; w_memoria_ram~64  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.534      ;
; 0.417 ; w_memoria_ram~66  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.535      ;
; 0.420 ; w_memoria_ram~39  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.540      ;
; 0.466 ; w_memoria_ram~84  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.585      ;
; 0.473 ; w_memoria_ram~100 ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.592      ;
; 0.479 ; w_memoria_ram~95  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.598      ;
; 0.485 ; w_memoria_ram~111 ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.604      ;
; 0.508 ; w_memoria_ram~68  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.626      ;
; 0.509 ; w_memoria_ram~70  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.627      ;
; 0.512 ; w_memoria_ram~72  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.630      ;
; 0.514 ; w_memoria_ram~83  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.632      ;
; 0.514 ; w_memoria_ram~85  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.633      ;
; 0.520 ; w_memoria_ram~79  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.638      ;
; 0.522 ; w_memoria_ram~86  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; w_memoria_ram~88  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; w_memoria_ram~74  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.642      ;
; 0.525 ; w_memoria_ram~77  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.643      ;
; 0.529 ; w_memoria_ram~76  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.647      ;
; 0.529 ; w_memoria_ram~102 ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.648      ;
; 0.529 ; w_memoria_ram~104 ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.648      ;
; 0.557 ; w_memoria_ram~30  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.675      ;
; 0.558 ; w_memoria_ram~25  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.678      ;
; 0.560 ; w_memoria_ram~27  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.678      ;
; 0.562 ; w_memoria_ram~89  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.681      ;
; 0.564 ; w_memoria_ram~21  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.684      ;
; 0.568 ; w_memoria_ram~32  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.686      ;
; 0.569 ; w_memoria_ram~59  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.687      ;
; 0.570 ; w_memoria_ram~90  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.033      ; 0.687      ;
; 0.570 ; w_memoria_ram~34  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.688      ;
; 0.570 ; w_memoria_ram~105 ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.689      ;
; 0.572 ; w_memoria_ram~23  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.692      ;
; 0.573 ; w_memoria_ram~81  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.033      ; 0.690      ;
; 0.578 ; w_memoria_ram~94  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.694      ;
; 0.579 ; w_memoria_ram~78  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.697      ;
; 0.588 ; w_memoria_ram~101 ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; w_memoria_ram~110 ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.704      ;
; 0.589 ; w_memoria_ram~69  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.709      ;
; 0.596 ; w_memoria_ram~73  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.716      ;
; 0.603 ; w_memoria_ram~82  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.721      ;
; 0.604 ; w_memoria_ram~80  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.722      ;
; 0.610 ; w_memoria_ram~108 ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.730      ;
; 0.611 ; w_memoria_ram~99  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.727      ;
; 0.612 ; w_memoria_ram~71  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.732      ;
; 0.614 ; w_memoria_ram~97  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.730      ;
; 0.617 ; w_memoria_ram~92  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.737      ;
; 0.619 ; w_memoria_ram~96  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.735      ;
; 0.619 ; w_memoria_ram~115 ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.735      ;
; 0.622 ; w_memoria_ram~93  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.738      ;
; 0.622 ; w_memoria_ram~113 ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.738      ;
; 0.625 ; w_memoria_ram~75  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.743      ;
; 0.626 ; w_memoria_ram~112 ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.742      ;
; 0.627 ; w_memoria_ram~46  ; o_data[10]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.745      ;
; 0.630 ; w_memoria_ram~109 ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.746      ;
; 0.634 ; w_memoria_ram~26  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.752      ;
; 0.639 ; w_memoria_ram~87  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.758      ;
; 0.641 ; w_memoria_ram~53  ; o_data[1]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; w_memoria_ram~48  ; o_data[12]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.759      ;
; 0.641 ; w_memoria_ram~50  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.759      ;
; 0.641 ; w_memoria_ram~42  ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.759      ;
; 0.642 ; w_memoria_ram~57  ; o_data[5]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.762      ;
; 0.644 ; w_memoria_ram~106 ; o_data[6]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.033      ; 0.761      ;
; 0.646 ; w_memoria_ram~103 ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.765      ;
; 0.656 ; w_memoria_ram~55  ; o_data[3]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.776      ;
; 0.658 ; w_memoria_ram~35  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.776      ;
; 0.660 ; w_memoria_ram~31  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.778      ;
; 0.660 ; w_memoria_ram~22  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.780      ;
; 0.663 ; w_memoria_ram~33  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.781      ;
; 0.665 ; w_memoria_ram~67  ; o_data[15]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.783      ;
; 0.667 ; w_memoria_ram~38  ; o_data[2]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.787      ;
; 0.670 ; w_memoria_ram~65  ; o_data[13]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.788      ;
; 0.673 ; w_memoria_ram~98  ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.789      ;
; 0.677 ; w_memoria_ram~29  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.795      ;
; 0.678 ; w_memoria_ram~24  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.798      ;
; 0.678 ; w_memoria_ram~20  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.798      ;
; 0.680 ; w_memoria_ram~114 ; o_data[14]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.796      ;
; 0.683 ; w_memoria_ram~61  ; o_data[9]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.801      ;
; 0.687 ; w_memoria_ram~36  ; o_data[0]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.807      ;
; 0.699 ; w_memoria_ram~28  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.817      ;
; 0.705 ; w_memoria_ram~44  ; o_data[8]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.823      ;
; 0.706 ; w_memoria_ram~91  ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.822      ;
; 0.712 ; w_memoria_ram~107 ; o_data[7]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.828      ;
; 0.733 ; w_memoria_ram~63  ; o_data[11]~reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.034      ; 0.851      ;
; 0.752 ; w_memoria_ram~40  ; o_data[4]~reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.872      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_clk ; Rise       ; i_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[10]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[11]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[12]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[13]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[14]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[15]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[8]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; o_data[9]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~100 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~101 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~102 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~103 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~104 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~105 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~106 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~107 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~108 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~109 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~110 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~111 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~112 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~20  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~21  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~22  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~23  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~24  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~25  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~26  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~27  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~28  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~29  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~30  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~31  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~32  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~33  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~34  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~35  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~36  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~37  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~38  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~39  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~40  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~41  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~42  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~43  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~44  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~45  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~46  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~47  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~48  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~49  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~50  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~51  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~52  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~53  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~54  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~55  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~56  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~57  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~58  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~59  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~60  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~61  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~62  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~63  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~64  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~65  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~66  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~67  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~68  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~69  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~70  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~71  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~72  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~73  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~74  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~75  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~76  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~77  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~78  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~79  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~80  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~81  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~82  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~83  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~84  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~85  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_clk ; Rise       ; w_memoria_ram~86  ;
+--------+--------------+----------------+------------+-------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_addr[*]   ; i_clk      ; 2.366 ; 3.027 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; 2.366 ; 3.027 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; 2.171 ; 2.805 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; 2.014 ; 2.644 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; 1.242 ; 1.888 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; 1.056 ; 1.674 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; 0.942 ; 1.532 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; 1.089 ; 1.719 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; 0.905 ; 1.516 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; 0.923 ; 1.504 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; 0.958 ; 1.577 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; 0.914 ; 1.487 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; 0.917 ; 1.491 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; 1.004 ; 1.593 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; 1.191 ; 1.816 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; 0.970 ; 1.569 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; 1.240 ; 1.852 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; 1.242 ; 1.888 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; 1.162 ; 1.779 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; 1.008 ; 1.615 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; 1.077 ; 1.683 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; 1.988 ; 2.670 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_addr[*]   ; i_clk      ; -0.824 ; -1.444 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; -1.088 ; -1.687 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; -0.868 ; -1.508 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; -0.824 ; -1.444 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; -0.599 ; -1.164 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; -0.680 ; -1.269 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; -0.659 ; -1.243 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; -0.797 ; -1.383 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; -0.689 ; -1.290 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; -0.599 ; -1.164 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; -0.735 ; -1.340 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; -0.618 ; -1.184 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; -0.633 ; -1.208 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; -0.673 ; -1.269 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; -0.719 ; -1.306 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; -0.697 ; -1.286 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; -0.797 ; -1.390 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; -0.678 ; -1.264 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; -0.769 ; -1.365 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; -0.719 ; -1.308 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; -0.716 ; -1.308 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; -1.214 ; -1.798 ; Rise       ; i_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 4.413 ; 4.598 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 3.302 ; 3.376 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 3.336 ; 3.398 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 3.583 ; 3.647 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 3.356 ; 3.421 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 3.420 ; 3.488 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 3.253 ; 3.307 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 3.360 ; 3.424 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 3.429 ; 3.507 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 3.344 ; 3.412 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 3.438 ; 3.516 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 3.387 ; 3.428 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 3.519 ; 3.609 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 3.440 ; 3.481 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 4.413 ; 4.598 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 3.473 ; 3.553 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 3.277 ; 3.345 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 3.187 ; 3.238 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 3.234 ; 3.304 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 3.267 ; 3.326 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 3.511 ; 3.571 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 3.286 ; 3.349 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 3.347 ; 3.411 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 3.187 ; 3.238 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 3.291 ; 3.352 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 3.356 ; 3.430 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 3.274 ; 3.339 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 3.366 ; 3.440 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 3.321 ; 3.361 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 3.440 ; 3.527 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 3.372 ; 3.411 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 4.337 ; 4.519 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 3.398 ; 3.474 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 3.209 ; 3.274 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.944  ; 0.340 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -0.944  ; 0.340 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12.116 ; 0.0   ; 0.0      ; 0.0     ; -121.258            ;
;  i_clk           ; -12.116 ; 0.000 ; N/A      ; N/A     ; -121.258            ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_addr[*]   ; i_clk      ; 4.212 ; 4.647 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; 4.212 ; 4.647 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; 3.805 ; 4.314 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; 3.550 ; 4.043 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; 2.299 ; 2.731 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; 1.917 ; 2.387 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; 1.752 ; 2.171 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; 1.939 ; 2.399 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; 1.649 ; 2.111 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; 1.718 ; 2.145 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; 1.739 ; 2.214 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; 1.712 ; 2.107 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; 1.701 ; 2.092 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; 1.778 ; 2.221 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; 2.157 ; 2.588 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; 1.779 ; 2.224 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; 2.299 ; 2.715 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; 2.292 ; 2.731 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; 2.099 ; 2.562 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; 1.836 ; 2.270 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; 1.912 ; 2.365 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; 3.649 ; 4.045 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_addr[*]   ; i_clk      ; -0.824 ; -1.444 ; Rise       ; i_clk           ;
;  i_addr[0]  ; i_clk      ; -1.088 ; -1.687 ; Rise       ; i_clk           ;
;  i_addr[1]  ; i_clk      ; -0.868 ; -1.508 ; Rise       ; i_clk           ;
;  i_addr[2]  ; i_clk      ; -0.824 ; -1.444 ; Rise       ; i_clk           ;
; i_data[*]   ; i_clk      ; -0.599 ; -1.164 ; Rise       ; i_clk           ;
;  i_data[0]  ; i_clk      ; -0.680 ; -1.269 ; Rise       ; i_clk           ;
;  i_data[1]  ; i_clk      ; -0.659 ; -1.243 ; Rise       ; i_clk           ;
;  i_data[2]  ; i_clk      ; -0.797 ; -1.383 ; Rise       ; i_clk           ;
;  i_data[3]  ; i_clk      ; -0.689 ; -1.290 ; Rise       ; i_clk           ;
;  i_data[4]  ; i_clk      ; -0.599 ; -1.164 ; Rise       ; i_clk           ;
;  i_data[5]  ; i_clk      ; -0.735 ; -1.340 ; Rise       ; i_clk           ;
;  i_data[6]  ; i_clk      ; -0.618 ; -1.184 ; Rise       ; i_clk           ;
;  i_data[7]  ; i_clk      ; -0.633 ; -1.208 ; Rise       ; i_clk           ;
;  i_data[8]  ; i_clk      ; -0.673 ; -1.269 ; Rise       ; i_clk           ;
;  i_data[9]  ; i_clk      ; -0.719 ; -1.306 ; Rise       ; i_clk           ;
;  i_data[10] ; i_clk      ; -0.697 ; -1.286 ; Rise       ; i_clk           ;
;  i_data[11] ; i_clk      ; -0.797 ; -1.390 ; Rise       ; i_clk           ;
;  i_data[12] ; i_clk      ; -0.678 ; -1.264 ; Rise       ; i_clk           ;
;  i_data[13] ; i_clk      ; -0.769 ; -1.365 ; Rise       ; i_clk           ;
;  i_data[14] ; i_clk      ; -0.719 ; -1.308 ; Rise       ; i_clk           ;
;  i_data[15] ; i_clk      ; -0.716 ; -1.308 ; Rise       ; i_clk           ;
; i_we        ; i_clk      ; -1.214 ; -1.798 ; Rise       ; i_clk           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 7.174 ; 7.252 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 5.538 ; 5.527 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 5.580 ; 5.607 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 5.938 ; 5.983 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 5.605 ; 5.637 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 5.735 ; 5.758 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 5.497 ; 5.488 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 5.612 ; 5.643 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 5.754 ; 5.752 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 5.588 ; 5.615 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 5.787 ; 5.759 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 5.617 ; 5.634 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 5.949 ; 5.931 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 5.708 ; 5.735 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 7.174 ; 7.252 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 5.825 ; 5.837 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 5.510 ; 5.511 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_data[*]   ; i_clk      ; 3.187 ; 3.238 ; Rise       ; i_clk           ;
;  o_data[0]  ; i_clk      ; 3.234 ; 3.304 ; Rise       ; i_clk           ;
;  o_data[1]  ; i_clk      ; 3.267 ; 3.326 ; Rise       ; i_clk           ;
;  o_data[2]  ; i_clk      ; 3.511 ; 3.571 ; Rise       ; i_clk           ;
;  o_data[3]  ; i_clk      ; 3.286 ; 3.349 ; Rise       ; i_clk           ;
;  o_data[4]  ; i_clk      ; 3.347 ; 3.411 ; Rise       ; i_clk           ;
;  o_data[5]  ; i_clk      ; 3.187 ; 3.238 ; Rise       ; i_clk           ;
;  o_data[6]  ; i_clk      ; 3.291 ; 3.352 ; Rise       ; i_clk           ;
;  o_data[7]  ; i_clk      ; 3.356 ; 3.430 ; Rise       ; i_clk           ;
;  o_data[8]  ; i_clk      ; 3.274 ; 3.339 ; Rise       ; i_clk           ;
;  o_data[9]  ; i_clk      ; 3.366 ; 3.440 ; Rise       ; i_clk           ;
;  o_data[10] ; i_clk      ; 3.321 ; 3.361 ; Rise       ; i_clk           ;
;  o_data[11] ; i_clk      ; 3.440 ; 3.527 ; Rise       ; i_clk           ;
;  o_data[12] ; i_clk      ; 3.372 ; 3.411 ; Rise       ; i_clk           ;
;  o_data[13] ; i_clk      ; 4.337 ; 4.519 ; Rise       ; i_clk           ;
;  o_data[14] ; i_clk      ; 3.398 ; 3.474 ; Rise       ; i_clk           ;
;  o_data[15] ; i_clk      ; 3.209 ; 3.274 ; Rise       ; i_clk           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_addr[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addr[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addr[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addw[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addr[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addr[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_addr[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_we                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_data[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 528   ; 528  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 13 19:28:22 2018
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.944             -12.116 i_clk 
Info (332146): Worst-case hold slack is 0.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.651               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -115.000 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.729
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.729              -9.167 i_clk 
Info (332146): Worst-case hold slack is 0.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.578               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -115.000 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.091              -0.247 i_clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -121.258 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4711 megabytes
    Info: Processing ended: Thu Sep 13 19:28:25 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


