sch2hdl,-intstyle,ise,-family,spartan3e,-verilog,C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/UART_1_1/Main_Module.vf,-w,C:/Users/Chaitanya Paikara/Documents/GitHub/BLDC_Motor_FPGA/BLDC_Controller/Main_Module.sch
