
前言结尾增加勘误信息，包括公众号、github


第10页，“其本质上也是有多个逻辑门电路”，“有”改成“由”

第一章，第五页，错别字，口子框 ，   “子”改成“字”

图1-2，连接处的圆点弄大一些

1.4.9上方，“统一场轮”改为“统一场论”

图1-29下方，“反馈”两字加粗

tlb和mmu一节，加提示框，关于asid


1.3.1 描述有误，与下面那段的只能锁住1锁不住0矛盾。
，也就是当R和S同时为0时，触发了电路的记忆性。此时，如果S的值从0变为1，并不会导致Q值从0变为1，Q值依然保持之前的值（0）。或者说，当R值为1时，输出端Q值会与输入端S值保持相等且跟随S的值同步变化，但是一旦R值从1变为0后，则此后不管S的值怎么变化，Q值恒定为R值从1变到0之前时的那个值。

 卷2第603页： “控制器内部相应逻辑电路会被处罚从而”， 处罚改为触发

第10章，tlb那里加一个提示框，asid

26页右侧，名曰“清零”，清零加粗

25页右侧，“时钟信号（Clock，CLK）”，加粗

24页右侧，“假设我们一开始给这个电路的D端输入0，锁存端输入1，电路达到稳态后，A=0且被锁定，B=1且被锁定”。 这个场景下，当锁存信号为1时，A和B的值是不确定的，但肯定是相互取反的，至于谁是1，随机。这里我描述不太好，我当时用了“假设”这连个字妄图直接假设A=0，B=1，后续版本会加个括号说明A和B是随机的，直到锁存信号变成0后，A=D

34页W1=0应该是W1=1吧，其他W都为0，D0~D6的输出才为0001010

图1-66 右侧，采样精度32位应该为5位，5位，32级别

第99页，“也就是数值A”应为B

脑图4，按照原有顺序比呈现，去掉“比”。
还是第4章图的左侧 “...追踪跳和描述转历史...” 中 应该是 跳转 吧？也就是 转 字位置错了？
同页右侧 倒数第三框中 “吞吐量不会受音影响” 音字 多了？

P187左侧靠下 pMOS本身的电阻变得较小 应为nMOS ?

半加器定义错误，不是不带进位输出的叫半加器，而是不带进位输入的叫半加器

16页右下角，“废了老劲也没想出来”，改一下，译码器那一节已经解释了。

第35页的右侧出现的 1234D=1×1+2×10+3×100+4×1000 是什么情况？？

1.2.10 点的双引号其中一个是红色

1.3.3一开始，“也就”后面没了

图3-268，3-264有点虚

197页右上，“n材料去”，区

171页的提示框中“模拟计算机”颜色少了一个字

脑图3：“连通楚泽的住宅”，是 连同 ？， 193 年缺了8

P235右上 路基1 逻辑1？

P257右下 “虽然之前示例的程序代码写那叫一个烂” 我总想在 写 字后加一个 得

同页左侧下 提示 最后，“意义当然无存” 荡？

4.1一节上方：“没发出”改成“每发出”

第5章，浮点数，应该是126？

6.3 节题 改成“互连，为了一致”

第8章：863页左上角
但这样风险比较高，一旦程序bug乱写寄存器
但改成因为

879页右侧中部
如果设计之处就用整数坐标
处改为初

739页左中，颜色不对，μs

第11章1351页的FGPA应为FPGA

第12章
灰色叠加出彩色，提前介绍。
12-15中的公式怎么来的，过度突兀。
用S掰弯曲线，直接用小曲线叠加，殊途同归，没衔接好。
不用S激励，不也能识别么，为何得用s激励，没说清楚。

1352页“其他一些ROTS比如μC/OS-Ⅱ”，应该是RTOS吧

P1505 右中 繁衍 后面 少个 句号？

P1506 右 “证犹如人类不断地。。。” 是 正 犹如？

第七章675页右下角，应该是从5号包开始发送

第12章脑图 靠上 含 y^2项的曲线 后 “分线性/线性变换”这个有问题没？ 非

682页左侧的那些英文字体弄小，尽量在一行上。

第10章脑图 中间 “靠中断向量表调用门中断门中给出的权限”其中 中断向量表、调用门、中断门 是三者并列的关系吗？

第7章脑图 左侧靠下 “对链路层帧进行并转换”是否少的有字 ？ 并串转换？

同理，第7章脑图 右侧 靠上“从寄存器在存储到I/O”的 在 也应为 “再”？

第6章脑图 右侧 “把缓存在分割” 应为“再”分割 ?
