
##### - **UART、SPI、I2C 的設計與實作**

在現代嵌入式系統中，外設和 I/O 系統是與處理器進行資料交換的關鍵組件。常見的外設介面包括 UART（通用非同步收發傳輸器）、SPI（串行周邊介面）和 I2C（串行通信總線）。這些介面可以實現處理器與外部設備（如感測器、顯示器、儲存裝置等）之間的數據通信。本文將介紹這三種常見的通信協議的設計原理及其 Verilog 實作。

### 1. **UART（通用非同步收發傳輸器）**
UART 是一種常見的串行通信協議，用於處理器與其他設備（如計算機、藍牙模塊等）之間的數據傳輸。它是一種非同步的通信方式，即無需共享時鐘信號，數據傳輸依靠預設的波特率進行。

#### 1.1 **UART 的工作原理**
- **數據格式**：每次傳輸一個字節，通常由起始位、數據位、可選的奇偶校驗位以及停止位組成。起始位表示數據傳輸的開始，停止位標誌著傳輸的結束。
- **波特率**：UART 通信的速率由波特率決定，通常由發送端和接收端共同設定。
  
#### 1.2 **Verilog 實作 UART 收發模組**
下面是簡單的 UART 寄送和接收模組的 Verilog 實現：

```verilog
module uart_tx (
    input clk, 
    input reset, 
    input [7:0] data_in, 
    input start, 
    output reg tx, 
    output reg ready
);
    reg [3:0] state;
    reg [7:0] shift_reg;
    reg [3:0] bit_count;
    
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            state <= 0;
            tx <= 1; // idle state
            ready <= 1;
        end else begin
            case (state)
                0: begin // idle state
                    if (start) begin
                        shift_reg <= data_in;
                        bit_count <= 0;
                        tx <= 0; // start bit
                        state <= 1;
                        ready <= 0;
                    end
                end
                1: begin // data transmission
                    tx <= shift_reg[bit_count];
                    bit_count <= bit_count + 1;
                    if (bit_count == 7) state <= 2;
                end
                2: begin // stop bit
                    tx <= 1; // stop bit
                    state <= 0;
                    ready <= 1;
                end
            endcase
        end
    end
endmodule

module uart_rx (
    input clk, 
    input reset, 
    input rx, 
    output reg [7:0] data_out, 
    output reg received
);
    reg [3:0] state;
    reg [7:0] shift_reg;
    reg [3:0] bit_count;
    
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            state <= 0;
            received <= 0;
        end else begin
            case (state)
                0: begin // waiting for start bit
                    if (rx == 0) state <= 1;
                end
                1: begin // receive data
                    shift_reg <= {rx, shift_reg[7:1]};
                    bit_count <= bit_count + 1;
                    if (bit_count == 7) state <= 2;
                end
                2: begin // waiting for stop bit
                    if (rx == 1) begin
                        data_out <= shift_reg;
                        received <= 1;
                        state <= 0;
                    end
                end
            endcase
        end
    end
endmodule
```

### 2. **SPI（串行周邊介面）**
SPI 是一種同步的串行通信協議，通常用於微控制器與外部設備（如顯示器、傳感器、存儲器等）之間的高速數據傳輸。SPI 協議使用四條信號線：  
- **MOSI**（Master Out Slave In）：從主設備到從設備傳輸數據
- **MISO**（Master In Slave Out）：從從設備到主設備傳輸數據
- **SCK**（Serial Clock）：時鐘信號，由主設備生成
- **SS**（Slave Select）：選擇特定的從設備

#### 2.1 **SPI 的工作原理**
- **同步傳輸**：數據在每個時鐘週期的上升或下降沿上傳送。
- **全雙工通信**：同時在 MOSI 和 MISO 上傳輸數據。
  
#### 2.2 **Verilog 實作 SPI 模組**
下面是 SPI 主設備的簡單實現：

```verilog
module spi_master (
    input clk, 
    input reset, 
    input start, 
    input [7:0] data_in, 
    output reg [7:0] data_out, 
    output reg mosi, 
    output reg sck, 
    output reg ss, 
    output reg ready
);
    reg [3:0] bit_count;
    reg [7:0] shift_reg;
    
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            ss <= 1; // disable slave
            sck <= 0; // idle clock
            mosi <= 0;
            ready <= 1;
            bit_count <= 0;
        end else begin
            if (start) begin
                ss <= 0; // select slave
                shift_reg <= data_in;
                bit_count <= 0;
                ready <= 0;
            end else if (bit_count < 8) begin
                mosi <= shift_reg[7]; // send MSB first
                shift_reg <= {shift_reg[6:0], 1'b0};
                sck <= ~sck; // toggle clock
                bit_count <= bit_count + 1;
            end else begin
                ss <= 1; // deselect slave
                ready <= 1; // transaction complete
            end
        end
    end
endmodule
```

### 3. **I2C（串行總線）**
I2C 是另一種常見的串行通信協議，它同樣使用兩條信號線：  
- **SDA**（Serial Data）：數據傳輸線
- **SCL**（Serial Clock）：時鐘信號線

I2C 支持多主機和多從機架構，並且支持資料的雙向傳輸。

#### 3.1 **I2C 的工作原理**
- **地址傳送**：主設備首先向總線上發送從設備的地址。
- **雙向通信**：數據傳輸是雙向的，數據可以從主設備到從設備，也可以從從設備到主設備。
- **位元組控制**：每次傳輸一個位元組的數據，並對每個位元組進行應答。

#### 3.2 **Verilog 實作 I2C 模組**
下面是 I2C 主設備的簡單實現：

```verilog
module i2c_master (
    input clk,
    input reset,
    input [7:0] data_in,
    output reg sda, 
    output reg scl, 
    output reg ready
);
    reg [3:0] state;
    reg [7:0] shift_reg;
    reg [3:0] bit_count;
    
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            scl <= 1; // idle state
            sda <= 1; 
            ready <= 1;
            bit_count <= 0;
        end else begin
            case (state)
                0: begin // start condition
                    sda <= 0;
                    scl <= 1;
                    state <= 1;
                end
                1: begin // send address
                    sda <= shift_reg[7];
                    shift_reg <= {shift_reg[6:0], 1'b0};
                    scl <= ~scl;
                    bit_count <= bit_count + 1;
                    if (bit_count == 7) state <= 2;
                end
                2: begin // stop condition
                    sda <= 1;
                    ready <= 1;
                    state <= 0;
                end
            endcase
        end
    end
endmodule
```

### 4. **結語**

在現代嵌入式系統中，UART、SPI 和 I2C 是最常見的三種串行通信協議。它們各自擁有不同的應用場景和特點，根據需求選擇合適的通信協議對於系統的設計至關重要。透過使用 Verilog 語言，我們可以有效地實現這些通信協議，並將其集成到我們的硬體設計中，以實現與外部設備的高效互動。