# Circuitos sequenciais

- Multivibradores (2 estados)
	- Astável => osciladores/geradores de clock
	- Monoestável => temporizadores
	- Biestável
		- Células SR => máquinas de estado assíncronas
		- Latches => circuitos de memória de propósito geral (*e.g.* registradores de propósito geral, memória SRAM)
		- Flip-flops => máquinas de estado síncronas
			- flip-flops devem mudar ao mesmo tempo
			- flip-flop devem mudar apenas uma vez por ciclo de clock
			- *e.g.* contadores, registradores de deslocamento

- Parêntesis 3: Estado inicial de biestáveis e entradas assíncronas de *preset* e *clear*
	- Se um biestável é ligado em condição de hold, seu estao inicial é indeterminado, embora, na prática, sabe-se que será um estado estável em 0 ou 1.
	- Em muitas aplicações, é necessário forçar de alguma gorma o estado inicial do biestável, para que o circuito se comporte sempre do mesmo jeito, toda vez que ele for religado
	- Exercício: projetar um FF D com entradas assíncronas de preset e clear, usando um latch D com detecção de borda.

- Preocupações específicas ao se projetar um circuito sequencial usando latch
	- O valor de dado a ser salvo precisa estar presente e estável na borda de travamento do sinal de Enable.
	- É permitido que a saída do latch mude mais de uma vez por ciclo de ativação? Se não, já que se pensar em garantias para que D ou E se comportem adequadamente.