课题名称：基于静态分析的芯片设计代码安全漏洞检测工具
本课题旨在设计并实现基于静态分析的芯片设计代码安全漏洞检测工具，基于Python和Pyverilog技术，针对Verilog硬件描述语言代码中的安全漏洞进行自动化检测，生成清晰的漏洞报告，为芯片设计提供安全保障。该工具通过解析代码结构、提取特征并应用规则匹配，识别未初始化寄存器、竞争冒险等常见漏洞，构建高效、轻量级的检测方案，满足芯片设计过程中对安全性和可靠性的需求，为国产化芯片的安全开发提供技术支持。
本课题重点解决以下问题：一是研究Verilog代码中的常见安全漏洞，设计科学的静态分析规则，确保检测的全面性和准确性；二是利用Pyverilog实现代码的高效解析，提取关键特征，为漏洞检测提供可靠数据基础；三是开发轻量级检测算法，通过规则匹配或简单分类模型，降低误报率和漏报率；四是在公开数据集上验证工具性能，量化检测率和运行效率；五是通过性能优化和用户友好的报告输出，提升工具的实用性，满足芯片设计安全检测的实际需求。