{
 "cells": [
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 余談\n",
    "\n",
    "ただのポエムです。  \n",
    "\n",
    "ディープラーニングとハードウェアは切っても切れない関係だと思っている。  \n",
    "学生の頃から誤差逆伝播法などは既にあったが、NNは計算負荷が高くこんなもの実用的ではない、  \n",
    "という感じだった。  \n",
    "当時から問題として上がっていたのは、学習はGPU,FPGAなどでなんとかなるが、  \n",
    "エッジ側の処理は貧弱なCPUでは厳しいし、電力問題がとても大きいという事だった。  \n",
    "更にいうとオフライン状況でも使用できる事が望ましいと考えていた。  \n",
    "\n",
    "当時の研究のターゲットとしては、数mWオーダーで駆動するエッジ側の推論（k-NNを実装していた）専用ASICの開発だった。  \n",
    "k-NNはとても単純なアルゴリズムで、入力されるデータ（例えば画像データなど）が、  \n",
    "学習済みでたくさん用意されているデータ（参照データ）のどれに最も近いのかという事をユークリッド距離などの指標を用いて計算し、  \n",
    "入力と最も近いk個のデータを選ぶというものだ。\n",
    "\n",
    "これは与えられた入力データと沢山の参照データをSIMD演算で一気に並列で比較する事で高速化できる。  \n",
    "電力に関してはかなり専門的になるので割愛する。  \n",
    "\n",
    "専用ASICを作る際には、電力と速度が汎用品(CPUやGPU)を大きく上回る必要がある。  \n",
    "なぜなら、商用レベルの専用ASICを作ろうと思うと数年の開発期間と数億円〜数十億円の費用がかかってしまい、性能が低いと存在価値がないから。  \n",
    "\n",
    "ハードウェアで高速化を図る際にはFPGAも有力な選択肢になる。  "
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## ASICって何？\n",
    "\n",
    "[ASIC](https://ja.wikipedia.org/wiki/ASIC)は、特定用途のためだけにわざわざLSIとして作るもので、  \n",
    "CPUのように汎用的に計算に使える類のものではなく、  \n",
    "例えば、Affine変換をするために内積を計算する必要があるが、  \n",
    "この内積をAffine変換用に最適化して計算するためだけの[論理回路](https://ja.wikipedia.org/wiki/%E8%AB%96%E7%90%86%E5%9B%9E%E8%B7%AF)を組む。  \n",
    "Affine変換やCNNなど特定の演算を行う命令セットとして組み込んだCPUを作る場合もある。  \n",
    "(コンパイラが要るけど)\n",
    "\n",
    "ASICは上記のように専用の計算をハードウェアで作り込んでしまうために、  \n",
    "より良い計算アルゴリズムが登場するなどの変化に弱く、  \n",
    "せっかくハードウェアで作り込んだのに無価値になってしまう可能性がある。  \n",
    "(Googleほどお金があり、クラウド上での計算効率向上を求めている所であればASICで作り込んだ方が元が取れそう)"
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## FPGAって何？\n",
    "\n",
    "[FPGA](https://ja.wikipedia.org/wiki/FPGA)は、ハードウェアをプログラマブルに書き換え可能なデバイスで、  \n",
    "verilogやVHDLという言語で記述した動作論理をコンパイルして論理回路にする。   \n",
    "生成されたゲートや接続情報をFPGA内に書き込む事で高速化したい機能をハードウェア化する。  \n",
    "プログラムを書いて書き込むだけなので開発期間はまあまあ短いし、コストもASICより低い。  \n",
    "\n",
    "じゃあ、FPGAでいいやん、となりそうだが、  \n",
    "専用で作り込んだASICと比べると論理回路の電力や速度性能は確実に劣ったものになるしモバイル端末では使えない。  \n",
    "FPGA自体の単価は高いので、ASICを作った方が開発コストは高いが量産コストは安くつくため、  \n",
    "沢山売れるのであればASICを作った方が良いかもしれない。  \n",
    "\n",
    "ASICにせよFPGAにせよ、学習で使う場合にはいくら並列化しても、  \n",
    "データロードなどの通信やメモリがボトルネックになりそうな気がする。   "
   ]
  },
  {
   "cell_type": "markdown",
   "metadata": {},
   "source": [
    "## 今後どうなるんだろ\n",
    "\n",
    "専用のASICを作っている企業は多数あるが、  \n",
    "ある程度汎用的に使えるASICとなるとアプリケーションとの親和性も重要になってきそう。  \n",
    "\n",
    "DPU面白い、低電力化のために駆動率を下げるという意味でもデータフローは良い気がする。  \n",
    "GALSかぁ、ちゃんと読んでないけど同期回路に比べてFIFOお化けになりそう・・だが、  \n",
    "動的に電源電圧を制御しているのか分からないが電力面では有利だろうし、  \n",
    "クロックノイズの影響も低減できるし、製造ばらつきの影響を平均化してくれるので、  \n",
    "DPUはかなり電力を考慮した作りになっている気がする。  \n",
    "時間ある時に真面目に読んでみたい。  \n",
    "https://news.mynavi.jp/article/20170502-dpu/  \n",
    "https://news.mynavi.jp/article/20171018-hotchips29_dpu/\n",
    "\n",
    "Mythicはアナログ回路を使って積和演算を行なっているっぽい。  \n",
    "アナログ回路的にニューロンを実現する研究は昔されていた気がする、ニューロンMOSFETとかISSCCで発表されていたな。  \n",
    "https://tohoku.repo.nii.ac.jp/?action=repository_action_common_download&item_id=53578&item_no=1&attribute_id=18&file_no=1\n",
    "https://news.mynavi.jp/article/20180912-691798/\n",
    "\n",
    "アプリケーションとの親和性が高く、電力を意識した設計ノウハウを持つところが勝ちそうな気がする。スヤァ  "
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "Python 3",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.5.1"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 2
}
