TimeQuest Timing Analyzer report for final_project
Wed Nov 23 13:16:16 2016
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; final_project                                                    ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.81 MHz ; 58.81 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.372 ; 0.000         ;
; CLOCK_50_I                                               ; 2.995 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.398 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 8.077 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.372 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.288      ; 2.952      ;
; 2.372 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.288      ; 2.952      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                         ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.995 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 17.020     ;
; 3.002 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 17.013     ;
; 3.178 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.837     ;
; 3.219 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.796     ;
; 3.224 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.791     ;
; 3.224 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.791     ;
; 3.226 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.789     ;
; 3.310 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.712     ;
; 3.317 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.705     ;
; 3.360 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.655     ;
; 3.382 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.618     ;
; 3.385 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.637     ;
; 3.389 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.611     ;
; 3.392 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.630     ;
; 3.402 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.613     ;
; 3.404 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.596     ;
; 3.411 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.589     ;
; 3.417 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.583     ;
; 3.424 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.591     ;
; 3.424 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.576     ;
; 3.448 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.567     ;
; 3.448 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.567     ;
; 3.493 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.529     ;
; 3.536 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.479     ;
; 3.539 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.483     ;
; 3.539 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.483     ;
; 3.543 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.472     ;
; 3.565 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.435     ;
; 3.568 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.454     ;
; 3.584 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.431     ;
; 3.587 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.413     ;
; 3.600 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.400     ;
; 3.611 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.389     ;
; 3.611 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.389     ;
; 3.614 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.408     ;
; 3.614 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.408     ;
; 3.627 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.379     ;
; 3.628 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.372     ;
; 3.633 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.367     ;
; 3.633 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.367     ;
; 3.634 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.372     ;
; 3.635 ; Milestone_1:M1_unit|c_IN2[9]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.365     ;
; 3.635 ; Milestone_1:M1_unit|c_IN2[14]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.362     ;
; 3.635 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.365     ;
; 3.639 ; Milestone_1:M1_unit|c_IN2[13]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.358     ;
; 3.642 ; Milestone_1:M1_unit|c_IN2[11]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.355     ;
; 3.642 ; Milestone_1:M1_unit|c_IN2[9]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.358     ;
; 3.642 ; Milestone_1:M1_unit|c_IN2[14]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.355     ;
; 3.644 ; Milestone_1:M1_unit|c_IN2[15]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.353     ;
; 3.646 ; Milestone_1:M1_unit|c_IN2[13]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.351     ;
; 3.646 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.354     ;
; 3.646 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.354     ;
; 3.648 ; Milestone_1:M1_unit|c_IN2[12]               ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.349     ;
; 3.648 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.367     ;
; 3.649 ; Milestone_1:M1_unit|c_IN2[11]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.348     ;
; 3.651 ; Milestone_1:M1_unit|c_IN2[15]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.346     ;
; 3.655 ; Milestone_1:M1_unit|c_IN2[12]               ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.342     ;
; 3.656 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 16.339     ;
; 3.663 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 16.332     ;
; 3.664 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.353     ;
; 3.667 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.350     ;
; 3.668 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.349     ;
; 3.669 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.348     ;
; 3.671 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.346     ;
; 3.674 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.343     ;
; 3.675 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.347     ;
; 3.675 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.342     ;
; 3.676 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.341     ;
; 3.677 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.340     ;
; 3.678 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.339     ;
; 3.681 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.336     ;
; 3.684 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.333     ;
; 3.685 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.332     ;
; 3.688 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.329     ;
; 3.709 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.306     ;
; 3.719 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.296     ;
; 3.739 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.283     ;
; 3.747 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.253     ;
; 3.750 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.272     ;
; 3.765 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.250     ;
; 3.765 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.250     ;
; 3.769 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.231     ;
; 3.782 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.218     ;
; 3.808 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.062      ; 16.207     ;
; 3.810 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.196     ;
; 3.811 ; Milestone_1:M1_unit|c_IN2[8]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.189     ;
; 3.811 ; Milestone_1:M1_unit|c_IN2[16]               ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.189     ;
; 3.814 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 16.208     ;
; 3.818 ; Milestone_1:M1_unit|c_IN2[9]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.182     ;
; 3.818 ; Milestone_1:M1_unit|c_IN2[14]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.179     ;
; 3.822 ; Milestone_1:M1_unit|c_IN2[13]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.175     ;
; 3.825 ; Milestone_1:M1_unit|c_IN2[11]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.172     ;
; 3.827 ; Milestone_1:M1_unit|c_IN2[15]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.170     ;
; 3.831 ; Milestone_1:M1_unit|c_IN2[12]               ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.166     ;
; 3.833 ; Milestone_1:M1_unit|c_IN2[10]               ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.167     ;
; 3.839 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 16.156     ;
; 3.843 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 16.169     ;
; 3.846 ; Milestone_1:M1_unit|c_IN2[17]               ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 16.154     ;
; 3.847 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.170     ;
; 3.850 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 16.167     ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|sim_done                                                 ; Milestone_1:M1_unit|sim_done                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; Milestone_1:M1_unit|SRAM_write_data[10]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; Milestone_1:M1_unit|UR[1][5]                                                 ; Milestone_1:M1_unit|UR[2][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Milestone_1:M1_unit|VR[2][5]                                                 ; Milestone_1:M1_unit|VR[3][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Milestone_1:M1_unit|UR[0][5]                                                 ; Milestone_1:M1_unit|UR[3][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; Milestone_1:M1_unit|oo_low[7]                                                ; Milestone_1:M1_unit|SRAM_write_data[7]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Milestone_1:M1_unit|oo_low[5]                                                ; Milestone_1:M1_unit|SRAM_write_data[5]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Milestone_1:M1_unit|VR[2][3]                                                 ; Milestone_1:M1_unit|VR[3][3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Milestone_1:M1_unit|oo_low[1]                                                ; Milestone_1:M1_unit|SRAM_write_data[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Milestone_1:M1_unit|oo_low[4]                                                ; Milestone_1:M1_unit|SRAM_write_data[4]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Milestone_1:M1_unit|write_address[4]                                         ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; Milestone_1:M1_unit|write_address[8]                                         ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.535 ; Milestone_1:M1_unit|V_sram_address[2]                                        ; Milestone_1:M1_unit|SRAM_address[2]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; Milestone_1:M1_unit|UR[1][7]                                                 ; Milestone_1:M1_unit|UR[2][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|a_IN2[5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                  ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.538 ; Milestone_1:M1_unit|write_address[14]                                        ; Milestone_1:M1_unit|SRAM_address[14]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.542 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.808      ;
; 0.547 ; Milestone_1:M1_unit|V_data_buff[4]                                           ; Milestone_1:M1_unit|VR[0][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.573 ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                  ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.839      ;
; 0.581 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.847      ;
; 0.595 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.861      ;
; 0.649 ; Milestone_1:M1_unit|SRAM_write_data[9]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.651 ; Milestone_1:M1_unit|SRAM_write_data[11]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.653 ; Milestone_1:M1_unit|V_sram_address[17]                                       ; Milestone_1:M1_unit|SRAM_address[17]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; Milestone_1:M1_unit|VR[2][6]                                                 ; Milestone_1:M1_unit|VR[3][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
; 0.660 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[6]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[6]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.926      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.398 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.288      ; 2.952      ;
; 7.398 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.288      ; 2.952      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.544 ; 4.544 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.544 ; 4.544 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.273 ; 4.273 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.258 ; 4.258 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.764 ; 3.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.025 ; 4.025 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.968 ; 3.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.990 ; 3.990 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.787 ; 4.787 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.725 ; 4.725 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.060 ; 4.060 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 6.802 ; 6.802 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.696 ; 2.696 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 6.802 ; 6.802 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.794 ; 6.794 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.628 ; 2.628 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.314 ; -4.314 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.314 ; -4.314 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.534 ; -3.534 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.043 ; -4.043 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -4.028 ; -4.028 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.338 ; -4.338 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.041 ; -4.041 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.534 ; -3.534 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.795 ; -3.795 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.738 ; -3.738 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.760 ; -3.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.475 ; -4.475 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -4.557 ; -4.557 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -4.463 ; -4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.495 ; -4.495 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.030 ; -4.030 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.648 ; -4.648 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.830 ; -3.830 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.244 ; -4.244 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.459 ; -1.459 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.459 ; -1.459 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -6.007 ; -6.007 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.893 ; -4.893 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.398 ; -2.398 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.483 ; 10.483 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.226  ; 9.226  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.088  ; 9.088  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.244  ; 8.244  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 10.483 ; 10.483 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.791  ; 9.791  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.044 ; 11.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.799 ; 10.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.760 ; 10.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.736 ; 10.736 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.038 ; 11.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 11.003 ; 11.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 11.044 ; 11.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.034 ; 11.034 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.957 ; 12.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 12.815 ; 12.815 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 12.957 ; 12.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.513 ; 12.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.469 ; 12.469 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.534 ; 12.534 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.759 ; 12.759 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 12.779 ; 12.779 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 13.233 ; 13.233 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.975 ; 11.975 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.664 ; 12.664 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 13.092 ; 13.092 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 12.708 ; 12.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.233 ; 13.233 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.816 ; 12.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 12.345 ; 12.345 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 12.582 ; 12.582 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.264 ; 12.264 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 12.582 ; 12.582 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 11.807 ; 11.807 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 11.752 ; 11.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 11.973 ; 11.973 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 11.317 ; 11.317 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.241 ; 10.241 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.046  ; 9.046  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.111  ; 9.111  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.241 ; 10.241 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.070 ; 10.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.113 ; 10.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.111 ; 10.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.789  ; 8.789  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.987  ; 8.987  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.718  ; 8.718  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.699  ; 8.699  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.699  ; 8.699  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.663  ; 8.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.683  ; 8.683  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.987  ; 8.987  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.715 ; 10.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.474 ; 10.474 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.715 ; 10.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.515 ; 10.515 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.490 ; 10.490 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.465 ; 10.465 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.453 ; 10.453 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.472 ; 10.472 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.658 ; 11.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 11.350 ; 11.350 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.414 ; 10.414 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.967 ; 10.967 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 11.180 ; 11.180 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.489 ; 10.489 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 11.658 ; 11.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.200 ; 11.200 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.698  ; 8.698  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.698  ; 8.698  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.400  ; 8.400  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.161  ; 8.161  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.189  ; 8.189  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.462  ; 8.462  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.151  ; 8.151  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.239  ; 8.239  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.178  ; 8.178  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.985  ; 7.985  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.002  ; 8.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.943  ; 7.943  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.759  ; 7.759  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.519  ; 7.519  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.563  ; 8.563  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.446  ; 7.446  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.800  ; 7.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.696  ; 7.696  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.789  ; 7.789  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.775  ; 7.775  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.764  ; 7.764  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.964  ; 7.964  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.008  ; 7.008  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.453  ; 7.453  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.482  ; 7.482  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.263  ; 7.263  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.214  ; 7.214  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.213  ; 7.213  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.203  ; 7.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.480  ; 7.480  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.182  ; 5.182  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.178  ; 5.178  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.226  ; 9.226  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.088  ; 9.088  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.244  ; 8.244  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.662  ; 9.662  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.791  ; 9.791  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.843  ; 8.843  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.878  ; 8.878  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.843  ; 8.843  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.845  ; 8.845  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.116  ; 9.116  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.081  ; 9.081  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.130  ; 9.130  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.112  ; 9.112  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 10.331 ; 10.331 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.664 ; 10.664 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.816 ; 10.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.346 ; 10.346 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.331 ; 10.331 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.396 ; 10.396 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.620 ; 10.620 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.634 ; 10.634 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.864  ; 9.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.306 ; 10.306 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.895  ; 9.895  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.436 ; 10.436 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.017 ; 10.017 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.551  ; 9.551  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 8.923  ; 8.923  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.870  ; 9.870  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.188 ; 10.188 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.413  ; 9.413  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 10.023 ; 10.023 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.579  ; 9.579  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 8.923  ; 8.923  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.303  ; 8.303  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.584  ; 8.584  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.630  ; 8.630  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.553  ; 8.553  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.701  ; 8.701  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.744  ; 8.744  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.743  ; 8.743  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.303  ; 8.303  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.797  ; 7.797  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.797  ; 7.797  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.066  ; 8.066  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.090  ; 8.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.828  ; 7.828  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.954  ; 7.954  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.974  ; 7.974  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.281  ; 8.281  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.182 ; 10.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.211 ; 10.211 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.418 ; 10.418 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.220 ; 10.220 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.212 ; 10.212 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.201 ; 10.201 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.193 ; 10.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.182 ; 10.182 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.877  ; 8.877  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.808  ; 9.808  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 8.877  ; 8.877  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.427  ; 9.427  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.651  ; 9.651  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 8.960  ; 8.960  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.123 ; 10.123 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.676  ; 9.676  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.698  ; 8.698  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.400  ; 8.400  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.161  ; 8.161  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.189  ; 8.189  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.462  ; 8.462  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.151  ; 8.151  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.239  ; 8.239  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.519  ; 7.519  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.178  ; 8.178  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.985  ; 7.985  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.002  ; 8.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.943  ; 7.943  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.759  ; 7.759  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.519  ; 7.519  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.411  ; 8.411  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.446  ; 7.446  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.800  ; 7.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.696  ; 7.696  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.789  ; 7.789  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.775  ; 7.775  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.764  ; 7.764  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.964  ; 7.964  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.008  ; 7.008  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.453  ; 7.453  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.203  ; 7.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.482  ; 7.482  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.263  ; 7.263  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.214  ; 7.214  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.213  ; 7.213  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.203  ; 7.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.480  ; 7.480  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.182  ; 5.182  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.178  ; 5.178  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.646 ; 13.646 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.646 ; 13.646 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.172 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.186 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.186 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.166 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.979 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.740 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.785 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.785 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.775 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.775 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.172 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.186 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.186 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.166 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.979 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.035 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.740 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.785 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.785 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.775 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.775 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.477 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.172     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.186     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.186     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.166     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.979     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.740     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.785     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.785     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.775     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.775     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.172     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.186     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.186     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.166     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.979     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.035     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.740     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.785     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.785     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.775     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.775     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.477     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.539  ; 0.000         ;
; CLOCK_50_I                                               ; 13.288 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.341 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.981 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.539 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.043      ; 1.536      ;
; 3.539 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.043      ; 1.536      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                        ;
+--------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.288 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.751      ;
; 13.311 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.728      ;
; 13.387 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.652      ;
; 13.389 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.650      ;
; 13.392 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.647      ;
; 13.392 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.647      ;
; 13.405 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.640      ;
; 13.412 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.627      ;
; 13.421 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.599      ;
; 13.428 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.617      ;
; 13.435 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.589      ;
; 13.444 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.576      ;
; 13.448 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.576      ;
; 13.455 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.569      ;
; 13.458 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.566      ;
; 13.471 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.553      ;
; 13.476 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.563      ;
; 13.478 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.546      ;
; 13.488 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.551      ;
; 13.493 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.546      ;
; 13.493 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.546      ;
; 13.500 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.539      ;
; 13.504 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.541      ;
; 13.509 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.536      ;
; 13.509 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.536      ;
; 13.520 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.500      ;
; 13.525 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.495      ;
; 13.525 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.495      ;
; 13.527 ; Milestone_1:M1_unit|c_IN2[2]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.493      ;
; 13.529 ; Milestone_1:M1_unit|c_IN2[3]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.491      ;
; 13.532 ; Milestone_1:M1_unit|c_IN2[0]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.488      ;
; 13.534 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.490      ;
; 13.536 ; Milestone_1:M1_unit|c_IN2[1]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.484      ;
; 13.537 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.502      ;
; 13.539 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.485      ;
; 13.539 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.485      ;
; 13.547 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.477      ;
; 13.550 ; Milestone_1:M1_unit|c_IN2[2]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.470      ;
; 13.551 ; Milestone_1:M1_unit|c_IN2[8]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.473      ;
; 13.552 ; Milestone_1:M1_unit|c_IN2[3]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.468      ;
; 13.552 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.472      ;
; 13.552 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.472      ;
; 13.554 ; Milestone_1:M1_unit|c_IN2[9]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.470      ;
; 13.554 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.470      ;
; 13.555 ; Milestone_1:M1_unit|c_IN2[0]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.465      ;
; 13.559 ; Milestone_1:M1_unit|c_IN2[14]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.463      ;
; 13.559 ; Milestone_1:M1_unit|c_IN2[1]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.461      ;
; 13.559 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.465      ;
; 13.559 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.465      ;
; 13.560 ; Milestone_1:M1_unit|c_IN2[13]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.462      ;
; 13.560 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.479      ;
; 13.562 ; Milestone_1:M1_unit|c_IN2[11]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.460      ;
; 13.564 ; Milestone_1:M1_unit|c_IN2[15]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.458      ;
; 13.566 ; Milestone_1:M1_unit|c_IN2[12]             ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.456      ;
; 13.572 ; Milestone_1:M1_unit|a_IN2[0]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 6.462      ;
; 13.574 ; Milestone_1:M1_unit|c_IN2[8]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.450      ;
; 13.577 ; Milestone_1:M1_unit|c_IN2[9]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.447      ;
; 13.577 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.462      ;
; 13.582 ; Milestone_1:M1_unit|c_IN2[14]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.440      ;
; 13.583 ; Milestone_1:M1_unit|c_IN2[13]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.439      ;
; 13.585 ; Milestone_1:M1_unit|b_IN2[7]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.068      ; 6.458      ;
; 13.585 ; Milestone_1:M1_unit|c_IN2[11]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.437      ;
; 13.587 ; Milestone_1:M1_unit|c_IN2[15]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.435      ;
; 13.589 ; Milestone_1:M1_unit|c_IN2[12]             ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.047      ; 6.433      ;
; 13.593 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.452      ;
; 13.595 ; Milestone_1:M1_unit|a_IN2[0]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 6.439      ;
; 13.600 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.420      ;
; 13.601 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.438      ;
; 13.608 ; Milestone_1:M1_unit|b_IN2[7]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.068      ; 6.435      ;
; 13.609 ; Milestone_1:M1_unit|c_IN2[4]              ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.411      ;
; 13.617 ; Milestone_1:M1_unit|c_IN2[7]              ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 6.428      ;
; 13.623 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.401      ;
; 13.626 ; Milestone_1:M1_unit|c_IN2[2]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.394      ;
; 13.628 ; Milestone_1:M1_unit|c_IN2[3]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.392      ;
; 13.631 ; Milestone_1:M1_unit|c_IN2[0]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.389      ;
; 13.631 ; Milestone_1:M1_unit|c_IN2[2]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.389      ;
; 13.631 ; Milestone_1:M1_unit|c_IN2[2]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.389      ;
; 13.632 ; Milestone_1:M1_unit|b_IN2[1]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.407      ;
; 13.632 ; Milestone_1:M1_unit|a_IN2[2]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 6.402      ;
; 13.633 ; Milestone_1:M1_unit|c_IN2[3]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.387      ;
; 13.633 ; Milestone_1:M1_unit|c_IN2[3]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.387      ;
; 13.633 ; Milestone_1:M1_unit|b_IN2[0]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.406      ;
; 13.635 ; Milestone_1:M1_unit|c_IN2[1]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.385      ;
; 13.636 ; Milestone_1:M1_unit|c_IN2[0]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.384      ;
; 13.636 ; Milestone_1:M1_unit|c_IN2[0]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.384      ;
; 13.636 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.403      ;
; 13.636 ; Milestone_1:M1_unit|c_IN2[10]             ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.388      ;
; 13.640 ; Milestone_1:M1_unit|c_IN2[1]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.380      ;
; 13.640 ; Milestone_1:M1_unit|c_IN2[1]              ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 6.380      ;
; 13.641 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2 ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.398      ;
; 13.641 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.398      ;
; 13.641 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.398      ;
; 13.643 ; Milestone_1:M1_unit|c_IN2[17]             ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.381      ;
; 13.643 ; Milestone_1:M1_unit|b_IN2[2]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.396      ;
; 13.647 ; Milestone_1:M1_unit|c_IN2[16]             ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.377      ;
; 13.650 ; Milestone_1:M1_unit|c_IN2[8]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.374      ;
; 13.652 ; Milestone_1:M1_unit|a_IN2[1]              ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.059      ; 6.382      ;
; 13.653 ; Milestone_1:M1_unit|c_IN2[9]              ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 6.371      ;
; 13.654 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.050      ; 6.371      ;
; 13.655 ; Milestone_1:M1_unit|b_IN2[1]              ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.064      ; 6.384      ;
+--------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|sim_done                                                 ; Milestone_1:M1_unit|sim_done                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Milestone_1:M1_unit|UR[0][5]                                                 ; Milestone_1:M1_unit|UR[3][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Milestone_1:M1_unit|VR[2][3]                                                 ; Milestone_1:M1_unit|VR[3][3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Milestone_1:M1_unit|SRAM_write_data[10]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Milestone_1:M1_unit|UR[1][5]                                                 ; Milestone_1:M1_unit|UR[2][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Milestone_1:M1_unit|VR[2][5]                                                 ; Milestone_1:M1_unit|VR[3][5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Milestone_1:M1_unit|oo_low[7]                                                ; Milestone_1:M1_unit|SRAM_write_data[7]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|oo_low[5]                                                ; Milestone_1:M1_unit|SRAM_write_data[5]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Milestone_1:M1_unit|oo_low[1]                                                ; Milestone_1:M1_unit|SRAM_write_data[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Milestone_1:M1_unit|UR[1][7]                                                 ; Milestone_1:M1_unit|UR[2][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Milestone_1:M1_unit|oo_low[4]                                                ; Milestone_1:M1_unit|SRAM_write_data[4]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Milestone_1:M1_unit|write_address[4]                                         ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                  ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Milestone_1:M1_unit|write_address[8]                                         ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|a_IN2[5]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Milestone_1:M1_unit|V_sram_address[2]                                        ; Milestone_1:M1_unit|SRAM_address[2]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Milestone_1:M1_unit|write_address[14]                                        ; Milestone_1:M1_unit|SRAM_address[14]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; Milestone_1:M1_unit|V_data_buff[4]                                           ; Milestone_1:M1_unit|VR[0][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.268 ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                  ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.420      ;
; 0.272 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.424      ;
; 0.283 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.435      ;
; 0.287 ; Milestone_1:M1_unit|SRAM_write_data[9]                                       ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.439      ;
; 0.288 ; Milestone_1:M1_unit|SRAM_write_data[11]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; Milestone_1:M1_unit|VR[2][6]                                                 ; Milestone_1:M1_unit|VR[3][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; Milestone_1:M1_unit|V_sram_address[17]                                       ; Milestone_1:M1_unit|SRAM_address[17]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.443      ;
; 0.297 ; Milestone_1:M1_unit|V_sram_address[13]                                       ; Milestone_1:M1_unit|SRAM_address[13]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.449      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.341 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.043      ; 1.536      ;
; 6.341 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.043      ; 1.536      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.531 ; 2.531 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.531 ; 2.531 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.609 ; 2.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.336 ; 2.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.306 ; 2.306 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.474 ; 2.474 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.331 ; 2.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.046 ; 2.046 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.172 ; 2.172 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.132 ; 2.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.162 ; 2.162 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.579 ; 2.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.568 ; 2.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.541 ; 2.541 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.561 ; 2.561 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.319 ; 2.319 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.609 ; 2.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.199 ; 2.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.415 ; 2.415 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.030 ; 1.030 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.511 ; 3.511 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.461 ; 1.461 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.411 ; -2.411 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.411 ; -2.411 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.926 ; -1.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.216 ; -2.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.186 ; -2.186 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.354 ; -2.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.211 ; -2.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.926 ; -1.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.012 ; -2.012 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.042 ; -2.042 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.459 ; -2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.448 ; -2.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.421 ; -2.421 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.441 ; -2.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.199 ; -2.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.489 ; -2.489 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.079 ; -2.079 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.295 ; -2.295 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.380 ; -0.380 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.380 ; -0.380 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.158 ; -3.158 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.724 ; -2.724 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.341 ; -1.341 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.886 ; 5.886 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.355 ; 5.355 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.194 ; 5.194 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.886 ; 5.886 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.545 ; 5.545 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.073 ; 6.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.952 ; 5.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.919 ; 5.919 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.929 ; 5.929 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.063 ; 6.063 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.046 ; 6.046 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.073 ; 6.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.060 ; 6.060 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.859 ; 6.859 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.934 ; 6.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.680 ; 6.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.656 ; 6.656 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.701 ; 6.701 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.791 ; 6.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.809 ; 6.809 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 6.993 ; 6.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.509 ; 6.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.777 ; 6.777 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.947 ; 6.947 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.823 ; 6.823 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.993 ; 6.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.838 ; 6.838 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.631 ; 6.631 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.712 ; 6.712 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.617 ; 6.617 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.712 ; 6.712 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.429 ; 6.429 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.343 ; 6.343 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.474 ; 6.474 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.222 ; 6.222 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.667 ; 5.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.145 ; 5.145 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.667 ; 5.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.555 ; 5.555 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.590 ; 5.590 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.585 ; 5.585 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.832 ; 4.832 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.957 ; 4.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.928 ; 4.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.938 ; 4.938 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.930 ; 5.930 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.835 ; 5.835 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.930 ; 5.930 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.847 ; 5.847 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.825 ; 5.825 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.830 ; 5.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.812 ; 5.812 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.808 ; 5.808 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.395 ; 6.395 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.283 ; 6.283 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.785 ; 5.785 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.013 ; 6.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.169 ; 6.169 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.830 ; 5.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.395 ; 6.395 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.110 ; 6.110 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.893 ; 4.893 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.850 ; 4.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.798 ; 4.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.892 ; 4.892 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.983 ; 4.983 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.790 ; 4.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.788 ; 4.788 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.811 ; 4.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.707 ; 4.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.714 ; 4.714 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.589 ; 4.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.525 ; 4.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.941 ; 4.941 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.687 ; 4.687 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.438 ; 4.438 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.687 ; 4.687 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.253 ; 4.253 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.453 ; 4.453 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.924 ; 2.924 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.920 ; 2.920 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.355 ; 5.355 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.194 ; 5.194 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.502 ; 5.502 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.545 ; 5.545 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.064 ; 5.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.064 ; 5.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.071 ; 5.071 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.204 ; 5.204 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.201 ; 5.201 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.719 ; 5.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.920 ; 5.920 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.999 ; 5.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.719 ; 5.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.860 ; 5.860 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.869 ; 5.869 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.506 ; 5.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.690 ; 5.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.543 ; 5.543 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.726 ; 5.726 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.571 ; 5.571 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.369 ; 5.369 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.588 ; 5.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.305 ; 5.305 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.548 ; 5.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.350 ; 5.350 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.827 ; 4.827 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.939 ; 4.939 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.969 ; 4.969 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.945 ; 4.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.980 ; 4.980 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.978 ; 4.978 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.827 ; 4.827 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.697 ; 4.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.600 ; 4.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.764 ; 4.764 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.646 ; 5.646 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.759 ; 5.759 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.678 ; 5.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.661 ; 5.661 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.646 ; 5.646 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.088 ; 5.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.588 ; 5.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.088 ; 5.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.478 ; 5.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.143 ; 5.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.696 ; 5.696 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.422 ; 5.422 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.893 ; 4.893 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.850 ; 4.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.798 ; 4.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.892 ; 4.892 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.983 ; 4.983 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.790 ; 4.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.788 ; 4.788 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.811 ; 4.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.707 ; 4.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.714 ; 4.714 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.589 ; 4.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.525 ; 4.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.886 ; 4.886 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.438 ; 4.438 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.438 ; 4.438 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.687 ; 4.687 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.253 ; 4.253 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.253 ; 4.253 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.453 ; 4.453 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.924 ; 2.924 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.920 ; 2.920 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.604 ; 7.604 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.604 ; 7.604 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.804 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.796 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.684 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.716 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.716 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.572 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.622 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.622 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.618 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.618 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.608 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.608 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.804 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.796 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.684 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.716 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.716 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.572 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.622 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.622 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.618 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.618 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.608 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.608 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.804     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.796     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.684     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.716     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.716     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.572     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.622     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.622     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.618     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.618     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.608     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.608     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.804     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.796     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.684     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.716     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.716     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.572     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.622     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.622     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.618     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.618     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.608     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.608     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.459     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.372 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 2.995 ; 0.215 ; N/A      ; N/A     ; 7.981               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.372 ; 6.341 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.544 ; 4.544 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.544 ; 4.544 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.273 ; 4.273 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.258 ; 4.258 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.271 ; 4.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.764 ; 3.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.025 ; 4.025 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.968 ; 3.968 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.990 ; 3.990 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.705 ; 4.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.787 ; 4.787 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.725 ; 4.725 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.878 ; 4.878 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.060 ; 4.060 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.474 ; 4.474 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 6.802 ; 6.802 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.696 ; 2.696 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 6.802 ; 6.802 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.794 ; 6.794 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.628 ; 2.628 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.411 ; -2.411 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.411 ; -2.411 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.926 ; -1.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.216 ; -2.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.186 ; -2.186 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.354 ; -2.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.211 ; -2.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.926 ; -1.926 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.012 ; -2.012 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.042 ; -2.042 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.459 ; -2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.448 ; -2.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.421 ; -2.421 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.441 ; -2.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.199 ; -2.199 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.489 ; -2.489 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.079 ; -2.079 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.295 ; -2.295 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.380 ; -0.380 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.380 ; -0.380 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -3.158 ; -3.158 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.724 ; -2.724 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.341 ; -1.341 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 10.483 ; 10.483 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.226  ; 9.226  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.088  ; 9.088  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 8.244  ; 8.244  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 10.483 ; 10.483 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.791  ; 9.791  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.044 ; 11.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.799 ; 10.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 10.760 ; 10.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.736 ; 10.736 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.038 ; 11.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 11.003 ; 11.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 11.044 ; 11.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.034 ; 11.034 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.957 ; 12.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 12.815 ; 12.815 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 12.957 ; 12.957 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.513 ; 12.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.469 ; 12.469 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.534 ; 12.534 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.759 ; 12.759 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 12.779 ; 12.779 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 13.233 ; 13.233 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.975 ; 11.975 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.664 ; 12.664 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 13.092 ; 13.092 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 12.708 ; 12.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 13.233 ; 13.233 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.816 ; 12.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 12.345 ; 12.345 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 12.582 ; 12.582 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.264 ; 12.264 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 12.582 ; 12.582 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 11.807 ; 11.807 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 11.752 ; 11.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 11.973 ; 11.973 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 11.317 ; 11.317 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.241 ; 10.241 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.046  ; 9.046  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.111  ; 9.111  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.241 ; 10.241 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.070 ; 10.070 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.113 ; 10.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.111 ; 10.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.789  ; 8.789  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.987  ; 8.987  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.718  ; 8.718  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.699  ; 8.699  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.699  ; 8.699  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.663  ; 8.663  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.683  ; 8.683  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.987  ; 8.987  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.715 ; 10.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.474 ; 10.474 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.715 ; 10.715 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.515 ; 10.515 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.490 ; 10.490 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.465 ; 10.465 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.453 ; 10.453 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.472 ; 10.472 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.658 ; 11.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 11.350 ; 11.350 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.414 ; 10.414 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.967 ; 10.967 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 11.180 ; 11.180 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.489 ; 10.489 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 11.658 ; 11.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.200 ; 11.200 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.698  ; 8.698  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.698  ; 8.698  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 7.862  ; 7.862  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.400  ; 8.400  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.161  ; 8.161  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.247  ; 8.247  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.189  ; 8.189  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.462  ; 8.462  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.530  ; 8.530  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.151  ; 8.151  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.197  ; 8.197  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.239  ; 8.239  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.178  ; 8.178  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.032  ; 8.032  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.985  ; 7.985  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.913  ; 7.913  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.002  ; 8.002  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.943  ; 7.943  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.754  ; 7.754  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.759  ; 7.759  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.747  ; 7.747  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.559  ; 7.559  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.540  ; 7.540  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.519  ; 7.519  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.545  ; 7.545  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.534  ; 7.534  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.268  ; 7.268  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.563  ; 8.563  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.446  ; 7.446  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.800  ; 7.800  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.696  ; 7.696  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.789  ; 7.789  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.775  ; 7.775  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.764  ; 7.764  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.964  ; 7.964  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.008  ; 7.008  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.258  ; 7.258  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.249  ; 7.249  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.453  ; 7.453  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.778  ; 7.778  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.482  ; 7.482  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.254  ; 7.254  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.263  ; 7.263  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.214  ; 7.214  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.213  ; 7.213  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.203  ; 7.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.448  ; 7.448  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.480  ; 7.480  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.182  ; 5.182  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.178  ; 5.178  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.355 ; 5.355 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.194 ; 5.194 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.891 ; 4.891 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.502 ; 5.502 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.545 ; 5.545 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.064 ; 5.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.064 ; 5.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.071 ; 5.071 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.204 ; 5.204 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.187 ; 5.187 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.201 ; 5.201 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.719 ; 5.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.920 ; 5.920 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.999 ; 5.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.719 ; 5.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.860 ; 5.860 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.869 ; 5.869 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.506 ; 5.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.690 ; 5.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.543 ; 5.543 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.726 ; 5.726 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.571 ; 5.571 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.369 ; 5.369 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.588 ; 5.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.305 ; 5.305 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.548 ; 5.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.350 ; 5.350 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.827 ; 4.827 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.939 ; 4.939 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.969 ; 4.969 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.945 ; 4.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.980 ; 4.980 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.978 ; 4.978 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.827 ; 4.827 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.697 ; 4.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.600 ; 4.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.764 ; 4.764 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.646 ; 5.646 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.759 ; 5.759 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.678 ; 5.678 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.670 ; 5.670 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.661 ; 5.661 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.646 ; 5.646 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.088 ; 5.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.588 ; 5.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.088 ; 5.088 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.478 ; 5.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.143 ; 5.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.696 ; 5.696 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.422 ; 5.422 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.738 ; 4.738 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.893 ; 4.893 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.850 ; 4.850 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.798 ; 4.798 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 4.892 ; 4.892 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.983 ; 4.983 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.790 ; 4.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.788 ; 4.788 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.811 ; 4.811 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.707 ; 4.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.655 ; 4.655 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.714 ; 4.714 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.669 ; 4.669 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.589 ; 4.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.608 ; 4.608 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.598 ; 4.598 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.525 ; 4.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.509 ; 4.509 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.886 ; 4.886 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.438 ; 4.438 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.438 ; 4.438 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.603 ; 4.603 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.687 ; 4.687 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.253 ; 4.253 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.253 ; 4.253 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.359 ; 4.359 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.365 ; 4.365 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.455 ; 4.455 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.457 ; 4.457 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.475 ; 4.475 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.376 ; 4.376 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.344 ; 4.344 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.471 ; 4.471 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.453 ; 4.453 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.482 ; 4.482 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.538 ; 3.538 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.924 ; 2.924 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.920 ; 2.920 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 13.646 ; 13.646 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.604 ; 7.604 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63184056 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63184056 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 1099  ; 1099 ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 549   ; 549  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Nov 23 13:16:14 2016
Info: Command: quartus_sta final_project -c final_project
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.372         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.995         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.398         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     8.077         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.539         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.288         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.341         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.981         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 356 megabytes
    Info: Processing ended: Wed Nov 23 13:16:16 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


