Fitter report for demo
Thu May 04 00:59:56 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu May 04 00:59:56 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; demo                                        ;
; Top-level Entity Name              ; demo                                        ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C8Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 254 / 8,256 ( 3 % )                         ;
;     Total combinational functions  ; 243 / 8,256 ( 3 % )                         ;
;     Dedicated logic registers      ; 165 / 8,256 ( 2 % )                         ;
; Total registers                    ; 165                                         ;
; Total pins                         ; 12 / 138 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 425 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 425 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 422     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/project/FPGA/cola_fsm/output_files/demo.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 254 / 8,256 ( 3 % ) ;
;     -- Combinational with no register       ; 89                  ;
;     -- Register only                        ; 11                  ;
;     -- Combinational with a register        ; 154                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 80                  ;
;     -- 3 input functions                    ; 17                  ;
;     -- <=2 input functions                  ; 146                 ;
;     -- Register only                        ; 11                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 112                 ;
;     -- arithmetic mode                      ; 131                 ;
;                                             ;                     ;
; Total registers*                            ; 165 / 8,646 ( 2 % ) ;
;     -- Dedicated logic registers            ; 165 / 8,256 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 22 / 516 ( 4 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 12 / 138 ( 9 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )      ;
;                                             ;                     ;
; Global signals                              ; 1                   ;
; M4Ks                                        ; 0 / 36 ( 0 % )      ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 1 / 8 ( 13 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%        ;
; Maximum fan-out                             ; 165                 ;
; Highest non-global fan-out                  ; 123                 ;
; Total fan-out                               ; 1361                ;
; Average fan-out                             ; 3.15                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 254 / 8256 ( 3 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 89                 ; 0                              ;
;     -- Register only                        ; 11                 ; 0                              ;
;     -- Combinational with a register        ; 154                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 80                 ; 0                              ;
;     -- 3 input functions                    ; 17                 ; 0                              ;
;     -- <=2 input functions                  ; 146                ; 0                              ;
;     -- Register only                        ; 11                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 112                ; 0                              ;
;     -- arithmetic mode                      ; 131                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 165                ; 0                              ;
;     -- Dedicated logic registers            ; 165 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 22 / 516 ( 4 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 12                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1361               ; 0                              ;
;     -- Registered Connections               ; 437                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 4                  ; 0                              ;
;     -- Output Ports                         ; 8                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 23    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[0] ; 28    ; 1        ; 0            ; 9            ; 3           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[1] ; 24    ; 1        ; 0            ; 9            ; 1           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n  ; 86    ; 4        ; 25           ; 0            ; 2           ; 123                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led[0] ; 15    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1] ; 14    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2] ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3] ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4] ; 57    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5] ; 58    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6] ; 59    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7] ; 60    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 9 / 32 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 35 ( 3 % )  ; 3.3V          ; --           ;
; 4        ; 5 / 36 ( 14 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 18         ; 1        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; key[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; key[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 143        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |demo                      ; 254 (198)   ; 165 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 12   ; 0            ; 89 (75)      ; 11 (11)           ; 154 (112)        ; |demo               ;              ;
;    |key:key1|              ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |demo|key:key1      ;              ;
;    |key:key2|              ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |demo|key:key2      ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; led[0] ; Output   ; --            ; --            ; --                    ; --  ;
; led[1] ; Output   ; --            ; --            ; --                    ; --  ;
; led[2] ; Output   ; --            ; --            ; --                    ; --  ;
; led[3] ; Output   ; --            ; --            ; --                    ; --  ;
; led[4] ; Output   ; --            ; --            ; --                    ; --  ;
; led[5] ; Output   ; --            ; --            ; --                    ; --  ;
; led[6] ; Output   ; --            ; --            ; --                    ; --  ;
; led[7] ; Output   ; --            ; --            ; --                    ; --  ;
; clk    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst_n  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; clk                  ;                   ;         ;
; rst_n                ;                   ;         ;
;      - led_temp2[3]  ; 1                 ; 6       ;
;      - led[0]~reg0   ; 1                 ; 6       ;
;      - led[1]~reg0   ; 1                 ; 6       ;
;      - led[2]~reg0   ; 1                 ; 6       ;
;      - led[3]~reg0   ; 1                 ; 6       ;
;      - led[4]~reg0   ; 1                 ; 6       ;
;      - led[5]~reg0   ; 1                 ; 6       ;
;      - led[6]~reg0   ; 1                 ; 6       ;
;      - led[7]~reg0   ; 1                 ; 6       ;
;      - state.S0_5    ; 1                 ; 6       ;
;      - state.S1      ; 1                 ; 6       ;
;      - state.S1_5    ; 1                 ; 6       ;
;      - state.S2      ; 1                 ; 6       ;
;      - state.S3      ; 1                 ; 6       ;
;      - cnt_5s[0]     ; 1                 ; 6       ;
;      - cnt_5s[1]     ; 1                 ; 6       ;
;      - cnt_5s[2]     ; 1                 ; 6       ;
;      - cnt_5s[3]     ; 1                 ; 6       ;
;      - cnt_5s[4]     ; 1                 ; 6       ;
;      - cnt_5s[5]     ; 1                 ; 6       ;
;      - cnt_5s[6]     ; 1                 ; 6       ;
;      - cnt_5s[7]     ; 1                 ; 6       ;
;      - cnt_5s[8]     ; 1                 ; 6       ;
;      - cnt_5s[9]     ; 1                 ; 6       ;
;      - cnt_5s[10]    ; 1                 ; 6       ;
;      - cnt_5s[11]    ; 1                 ; 6       ;
;      - cnt_5s[12]    ; 1                 ; 6       ;
;      - cnt_5s[13]    ; 1                 ; 6       ;
;      - cnt_5s[14]    ; 1                 ; 6       ;
;      - cnt_5s[15]    ; 1                 ; 6       ;
;      - cnt_5s[16]    ; 1                 ; 6       ;
;      - cnt_5s[17]    ; 1                 ; 6       ;
;      - cnt_5s[18]    ; 1                 ; 6       ;
;      - cnt_5s[19]    ; 1                 ; 6       ;
;      - cnt_5s[20]    ; 1                 ; 6       ;
;      - cnt_5s[21]    ; 1                 ; 6       ;
;      - cnt_5s[22]    ; 1                 ; 6       ;
;      - cnt_5s[23]    ; 1                 ; 6       ;
;      - cnt_5s[24]    ; 1                 ; 6       ;
;      - cnt_5s[25]    ; 1                 ; 6       ;
;      - cnt_5s[26]    ; 1                 ; 6       ;
;      - cnt_5s[27]    ; 1                 ; 6       ;
;      - cnt_5s[28]    ; 1                 ; 6       ;
;      - cnt_5s[29]    ; 1                 ; 6       ;
;      - cnt_5s[30]    ; 1                 ; 6       ;
;      - cnt_5s[31]    ; 1                 ; 6       ;
;      - cnt_10s[0]    ; 1                 ; 6       ;
;      - cnt_10s[1]    ; 1                 ; 6       ;
;      - cnt_10s[2]    ; 1                 ; 6       ;
;      - cnt_10s[3]    ; 1                 ; 6       ;
;      - cnt_10s[4]    ; 1                 ; 6       ;
;      - cnt_10s[5]    ; 1                 ; 6       ;
;      - cnt_10s[6]    ; 1                 ; 6       ;
;      - cnt_10s[7]    ; 1                 ; 6       ;
;      - cnt_10s[8]    ; 1                 ; 6       ;
;      - cnt_10s[9]    ; 1                 ; 6       ;
;      - cnt_10s[10]   ; 1                 ; 6       ;
;      - cnt_10s[11]   ; 1                 ; 6       ;
;      - cnt_10s[12]   ; 1                 ; 6       ;
;      - cnt_10s[13]   ; 1                 ; 6       ;
;      - cnt_10s[14]   ; 1                 ; 6       ;
;      - cnt_10s[15]   ; 1                 ; 6       ;
;      - cnt_10s[16]   ; 1                 ; 6       ;
;      - cnt_10s[17]   ; 1                 ; 6       ;
;      - cnt_10s[18]   ; 1                 ; 6       ;
;      - cnt_10s[19]   ; 1                 ; 6       ;
;      - cnt_10s[20]   ; 1                 ; 6       ;
;      - cnt_10s[21]   ; 1                 ; 6       ;
;      - cnt_10s[22]   ; 1                 ; 6       ;
;      - cnt_10s[23]   ; 1                 ; 6       ;
;      - cnt_10s[24]   ; 1                 ; 6       ;
;      - cnt_10s[25]   ; 1                 ; 6       ;
;      - cnt_10s[26]   ; 1                 ; 6       ;
;      - cnt_10s[27]   ; 1                 ; 6       ;
;      - cnt_10s[28]   ; 1                 ; 6       ;
;      - cnt_10s[29]   ; 1                 ; 6       ;
;      - cnt_10s[30]   ; 1                 ; 6       ;
;      - cnt_10s[31]   ; 1                 ; 6       ;
;      - led_temp1[0]  ; 1                 ; 6       ;
;      - state.S2_5    ; 1                 ; 6       ;
;      - led_temp2[2]  ; 1                 ; 6       ;
;      - led_temp1[1]  ; 1                 ; 6       ;
;      - led_temp2[1]  ; 1                 ; 6       ;
;      - led_temp1[2]  ; 1                 ; 6       ;
;      - led_temp2[0]  ; 1                 ; 6       ;
;      - led_temp1[3]  ; 1                 ; 6       ;
;      - led_temp1[4]  ; 1                 ; 6       ;
;      - led_temp1[5]  ; 1                 ; 6       ;
;      - led_temp1[6]  ; 1                 ; 6       ;
;      - led_temp1[7]  ; 1                 ; 6       ;
;      - led_500ms[5]  ; 1                 ; 6       ;
;      - led_500ms[4]  ; 1                 ; 6       ;
;      - led_500ms[3]  ; 1                 ; 6       ;
;      - led_500ms[6]  ; 1                 ; 6       ;
;      - led_500ms[2]  ; 1                 ; 6       ;
;      - led_500ms[1]  ; 1                 ; 6       ;
;      - led_500ms[0]  ; 1                 ; 6       ;
;      - led_500ms[31] ; 1                 ; 6       ;
;      - led_500ms[30] ; 1                 ; 6       ;
;      - led_500ms[29] ; 1                 ; 6       ;
;      - led_500ms[28] ; 1                 ; 6       ;
;      - led_500ms[24] ; 1                 ; 6       ;
;      - led_500ms[27] ; 1                 ; 6       ;
;      - led_500ms[26] ; 1                 ; 6       ;
;      - led_500ms[25] ; 1                 ; 6       ;
;      - led_500ms[22] ; 1                 ; 6       ;
;      - led_500ms[21] ; 1                 ; 6       ;
;      - led_500ms[20] ; 1                 ; 6       ;
;      - led_500ms[23] ; 1                 ; 6       ;
;      - led_500ms[19] ; 1                 ; 6       ;
;      - led_500ms[18] ; 1                 ; 6       ;
;      - led_500ms[16] ; 1                 ; 6       ;
;      - led_500ms[17] ; 1                 ; 6       ;
;      - led_500ms[14] ; 1                 ; 6       ;
;      - led_500ms[13] ; 1                 ; 6       ;
;      - led_500ms[12] ; 1                 ; 6       ;
;      - led_500ms[15] ; 1                 ; 6       ;
;      - led_500ms[11] ; 1                 ; 6       ;
;      - led_500ms[10] ; 1                 ; 6       ;
;      - led_500ms[9]  ; 1                 ; 6       ;
;      - led_500ms[8]  ; 1                 ; 6       ;
;      - led_500ms[7]  ; 1                 ; 6       ;
;      - state.IDLE    ; 1                 ; 6       ;
; key[1]               ;                   ;         ;
; key[0]               ;                   ;         ;
+----------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                ;
+--------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name               ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                ; PIN_23            ; 165     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cnt_5s[1]~112      ; LCCOMB_X16_Y9_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cnt_5s[1]~113      ; LCCOMB_X18_Y9_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cnt_5s[1]~45       ; LCCOMB_X17_Y9_N28 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key:key1|always0~0 ; LCCOMB_X15_Y9_N4  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key:key2|always0~0 ; LCCOMB_X12_Y9_N24 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key[0]             ; PIN_28            ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key[1]             ; PIN_24            ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; led_temp1[1]~3     ; LCCOMB_X13_Y4_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; led_temp2[3]~1     ; LCCOMB_X16_Y4_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n              ; PIN_86            ; 123     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; state.IDLE         ; LCFF_X18_Y9_N25   ; 37      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; state.S2_5         ; LCFF_X17_Y9_N27   ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; state~19           ; LCCOMB_X18_Y9_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_23   ; 165     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------+
; Non-Global High Fan-Out Signals    ;
+--------------------------+---------+
; Name                     ; Fan-Out ;
+--------------------------+---------+
; rst_n                    ; 123     ;
; state.IDLE               ; 37      ;
; cnt_5s[1]~113            ; 32      ;
; cnt_5s[1]~112            ; 32      ;
; cnt_5s[1]~45             ; 32      ;
; key[0]                   ; 21      ;
; key[1]                   ; 21      ;
; key:key1|always0~0       ; 20      ;
; key:key2|always0~0       ; 20      ;
; Equal1~9                 ; 13      ;
; Equal1~8                 ; 13      ;
; Equal1~7                 ; 13      ;
; state.S2_5               ; 13      ;
; state.S3                 ; 13      ;
; key:key2|key_flag        ; 9       ;
; led_temp1[1]~3           ; 8       ;
; key:key1|key_flag        ; 8       ;
; state~15                 ; 6       ;
; state.S2                 ; 6       ;
; state~18                 ; 5       ;
; led_temp2[0]             ; 5       ;
; state.S1_5               ; 5       ;
; Equal2~9                 ; 4       ;
; Equal2~4                 ; 4       ;
; Equal3~2                 ; 4       ;
; led_temp2[3]~1           ; 4       ;
; led_500ms[7]             ; 4       ;
; led_temp2[1]             ; 4       ;
; led_temp2[2]             ; 4       ;
; led_temp1[0]             ; 4       ;
; state.S1                 ; 4       ;
; Equal1~6                 ; 3       ;
; Equal1~5                 ; 3       ;
; Equal1~4                 ; 3       ;
; led_500ms[0]             ; 3       ;
; led_500ms[1]             ; 3       ;
; led_500ms[2]             ; 3       ;
; led_500ms[6]             ; 3       ;
; led_500ms[3]             ; 3       ;
; led_500ms[4]             ; 3       ;
; led_500ms[5]             ; 3       ;
; led_temp1[6]             ; 3       ;
; led_temp1[5]             ; 3       ;
; led_temp1[4]             ; 3       ;
; led_temp1[3]             ; 3       ;
; led_temp1[2]             ; 3       ;
; led_temp1[1]             ; 3       ;
; state.S0_5               ; 3       ;
; led_temp2[3]             ; 3       ;
; key:key1|cnt_20ms[0]     ; 3       ;
; key:key2|cnt_20ms[0]     ; 3       ;
; cnt_5s[6]                ; 3       ;
; cnt_5s[5]                ; 3       ;
; cnt_5s[4]                ; 3       ;
; cnt_5s[7]                ; 3       ;
; cnt_5s[3]                ; 3       ;
; cnt_5s[2]                ; 3       ;
; cnt_5s[1]                ; 3       ;
; cnt_5s[0]                ; 3       ;
; key:key1|Equal1~5        ; 2       ;
; key:key1|Equal1~0        ; 2       ;
; key:key2|Equal1~5        ; 2       ;
; key:key2|Equal1~0        ; 2       ;
; state~19                 ; 2       ;
; cnt_5s[1]~41             ; 2       ;
; cnt_5s[1]~40             ; 2       ;
; cnt_5s[1]~39             ; 2       ;
; led_500ms[8]             ; 2       ;
; led_500ms[9]             ; 2       ;
; led_500ms[10]            ; 2       ;
; led_500ms[11]            ; 2       ;
; led_500ms[15]            ; 2       ;
; led_500ms[12]            ; 2       ;
; led_500ms[13]            ; 2       ;
; led_500ms[14]            ; 2       ;
; led_500ms[17]            ; 2       ;
; led_500ms[16]            ; 2       ;
; led_500ms[18]            ; 2       ;
; led_500ms[19]            ; 2       ;
; led_500ms[23]            ; 2       ;
; led_500ms[20]            ; 2       ;
; led_500ms[21]            ; 2       ;
; led_500ms[22]            ; 2       ;
; led_500ms[25]            ; 2       ;
; led_500ms[26]            ; 2       ;
; led_500ms[27]            ; 2       ;
; led_500ms[24]            ; 2       ;
; led_500ms[28]            ; 2       ;
; led_500ms[29]            ; 2       ;
; led_500ms[30]            ; 2       ;
; led_500ms[31]            ; 2       ;
; Equal6~1                 ; 2       ;
; led_temp1[7]             ; 2       ;
; led~0                    ; 2       ;
; key:key1|cnt_20ms[15]    ; 2       ;
; key:key1|cnt_20ms[13]    ; 2       ;
; key:key1|cnt_20ms[16]    ; 2       ;
; key:key1|cnt_20ms[14]    ; 2       ;
; key:key1|cnt_20ms[12]    ; 2       ;
; key:key1|cnt_20ms[11]    ; 2       ;
; key:key1|cnt_20ms[10]    ; 2       ;
; key:key1|cnt_20ms[9]     ; 2       ;
; key:key1|cnt_20ms[8]     ; 2       ;
; key:key1|cnt_20ms[7]     ; 2       ;
; key:key1|cnt_20ms[6]     ; 2       ;
; key:key1|cnt_20ms[5]     ; 2       ;
; key:key1|cnt_20ms[4]     ; 2       ;
; key:key1|cnt_20ms[3]     ; 2       ;
; key:key1|cnt_20ms[2]     ; 2       ;
; key:key1|cnt_20ms[1]     ; 2       ;
; key:key1|cnt_20ms[19]    ; 2       ;
; key:key1|cnt_20ms[18]    ; 2       ;
; key:key1|cnt_20ms[17]    ; 2       ;
; key:key2|cnt_20ms[15]    ; 2       ;
; key:key2|cnt_20ms[13]    ; 2       ;
; key:key2|cnt_20ms[16]    ; 2       ;
; key:key2|cnt_20ms[14]    ; 2       ;
; key:key2|cnt_20ms[12]    ; 2       ;
; key:key2|cnt_20ms[11]    ; 2       ;
; key:key2|cnt_20ms[10]    ; 2       ;
; key:key2|cnt_20ms[9]     ; 2       ;
; key:key2|cnt_20ms[8]     ; 2       ;
; key:key2|cnt_20ms[7]     ; 2       ;
; key:key2|cnt_20ms[6]     ; 2       ;
; key:key2|cnt_20ms[5]     ; 2       ;
; key:key2|cnt_20ms[4]     ; 2       ;
; key:key2|cnt_20ms[3]     ; 2       ;
; key:key2|cnt_20ms[2]     ; 2       ;
; key:key2|cnt_20ms[1]     ; 2       ;
; key:key2|cnt_20ms[19]    ; 2       ;
; key:key2|cnt_20ms[18]    ; 2       ;
; key:key2|cnt_20ms[17]    ; 2       ;
; cnt_10s[28]              ; 2       ;
; cnt_10s[31]              ; 2       ;
; cnt_10s[30]              ; 2       ;
; cnt_10s[29]              ; 2       ;
; cnt_10s[27]              ; 2       ;
; cnt_10s[26]              ; 2       ;
; cnt_10s[24]              ; 2       ;
; cnt_10s[25]              ; 2       ;
; cnt_10s[23]              ; 2       ;
; cnt_10s[22]              ; 2       ;
; cnt_10s[21]              ; 2       ;
; cnt_10s[20]              ; 2       ;
; cnt_10s[19]              ; 2       ;
; cnt_10s[18]              ; 2       ;
; cnt_10s[16]              ; 2       ;
; cnt_10s[17]              ; 2       ;
; cnt_10s[14]              ; 2       ;
; cnt_10s[13]              ; 2       ;
; cnt_10s[15]              ; 2       ;
; cnt_10s[12]              ; 2       ;
; cnt_10s[10]              ; 2       ;
; cnt_10s[11]              ; 2       ;
; cnt_10s[9]               ; 2       ;
; cnt_10s[8]               ; 2       ;
; cnt_10s[7]               ; 2       ;
; cnt_10s[6]               ; 2       ;
; cnt_10s[5]               ; 2       ;
; cnt_10s[4]               ; 2       ;
; cnt_10s[3]               ; 2       ;
; cnt_10s[2]               ; 2       ;
; cnt_10s[1]               ; 2       ;
; cnt_10s[0]               ; 2       ;
; cnt_5s[31]               ; 2       ;
; cnt_5s[30]               ; 2       ;
; cnt_5s[29]               ; 2       ;
; cnt_5s[28]               ; 2       ;
; cnt_5s[24]               ; 2       ;
; cnt_5s[27]               ; 2       ;
; cnt_5s[26]               ; 2       ;
; cnt_5s[25]               ; 2       ;
; cnt_5s[20]               ; 2       ;
; cnt_5s[23]               ; 2       ;
; cnt_5s[22]               ; 2       ;
; cnt_5s[21]               ; 2       ;
; cnt_5s[19]               ; 2       ;
; cnt_5s[16]               ; 2       ;
; cnt_5s[18]               ; 2       ;
; cnt_5s[17]               ; 2       ;
; cnt_5s[14]               ; 2       ;
; cnt_5s[15]               ; 2       ;
; cnt_5s[13]               ; 2       ;
; cnt_5s[12]               ; 2       ;
; cnt_5s[11]               ; 2       ;
; cnt_5s[10]               ; 2       ;
; cnt_5s[8]                ; 2       ;
; cnt_5s[9]                ; 2       ;
; led_temp1[0]~_wirecell   ; 1       ;
; led_temp2[1]~4           ; 1       ;
; led_temp1[1]~6           ; 1       ;
; key:key1|Equal1~6        ; 1       ;
; key:key1|Equal1~4        ; 1       ;
; key:key1|Equal1~3        ; 1       ;
; key:key1|Equal1~2        ; 1       ;
; key:key1|Equal1~1        ; 1       ;
; state~31                 ; 1       ;
; cnt_5s[1]~49             ; 1       ;
; cnt_5s[1]~48             ; 1       ;
; cnt_5s[1]~47             ; 1       ;
; cnt_5s[1]~46             ; 1       ;
; key:key2|Equal1~6        ; 1       ;
; key:key2|Equal1~4        ; 1       ;
; key:key2|Equal1~3        ; 1       ;
; key:key2|Equal1~2        ; 1       ;
; key:key2|Equal1~1        ; 1       ;
; led_500ms~12             ; 1       ;
; led_500ms~11             ; 1       ;
; led_500ms~10             ; 1       ;
; led_500ms~9              ; 1       ;
; led_500ms~8              ; 1       ;
; led_500ms~7              ; 1       ;
; led_500ms~6              ; 1       ;
; led_500ms~5              ; 1       ;
; led_500ms~4              ; 1       ;
; led_500ms~3              ; 1       ;
; led_500ms~2              ; 1       ;
; led_500ms~1              ; 1       ;
; led_500ms~0              ; 1       ;
; led_temp2[0]~3           ; 1       ;
; led_temp2[0]~2           ; 1       ;
; state~30                 ; 1       ;
; state~29                 ; 1       ;
; led_temp1[0]~4           ; 1       ;
; led_temp1[1]~2           ; 1       ;
; led_temp1[0]~1           ; 1       ;
; led_temp1[0]~0           ; 1       ;
; state~28                 ; 1       ;
; state~27                 ; 1       ;
; state~26                 ; 1       ;
; state~25                 ; 1       ;
; state~24                 ; 1       ;
; state~23                 ; 1       ;
; state~22                 ; 1       ;
; state~21                 ; 1       ;
; state~20                 ; 1       ;
; state~17                 ; 1       ;
; state~16                 ; 1       ;
; Equal2~8                 ; 1       ;
; Equal2~7                 ; 1       ;
; Equal2~6                 ; 1       ;
; Equal2~5                 ; 1       ;
; Equal2~3                 ; 1       ;
; Equal2~2                 ; 1       ;
; Equal2~1                 ; 1       ;
; Equal2~0                 ; 1       ;
; cnt_5s[1]~42             ; 1       ;
; cnt_5s[1]~38             ; 1       ;
; cnt_5s[1]~37             ; 1       ;
; cnt_5s[1]~36             ; 1       ;
; cnt_5s[1]~35             ; 1       ;
; Equal3~1                 ; 1       ;
; Equal3~0                 ; 1       ;
; led_temp2[3]~0           ; 1       ;
; Equal1~3                 ; 1       ;
; Equal1~2                 ; 1       ;
; Equal1~1                 ; 1       ;
; Equal1~0                 ; 1       ;
; Equal6~0                 ; 1       ;
; led~8                    ; 1       ;
; led~7                    ; 1       ;
; led~6                    ; 1       ;
; led~5                    ; 1       ;
; led~4                    ; 1       ;
; led~3                    ; 1       ;
; led~2                    ; 1       ;
; led~1                    ; 1       ;
; key:key1|cnt_20ms[19]~58 ; 1       ;
; key:key1|cnt_20ms[18]~57 ; 1       ;
; key:key1|cnt_20ms[18]~56 ; 1       ;
; key:key1|cnt_20ms[17]~55 ; 1       ;
; key:key1|cnt_20ms[17]~54 ; 1       ;
; key:key1|cnt_20ms[16]~53 ; 1       ;
; key:key1|cnt_20ms[16]~52 ; 1       ;
; key:key1|cnt_20ms[15]~51 ; 1       ;
; key:key1|cnt_20ms[15]~50 ; 1       ;
; key:key1|cnt_20ms[14]~49 ; 1       ;
; key:key1|cnt_20ms[14]~48 ; 1       ;
; key:key1|cnt_20ms[13]~47 ; 1       ;
; key:key1|cnt_20ms[13]~46 ; 1       ;
; key:key1|cnt_20ms[12]~45 ; 1       ;
; key:key1|cnt_20ms[12]~44 ; 1       ;
; key:key1|cnt_20ms[11]~43 ; 1       ;
; key:key1|cnt_20ms[11]~42 ; 1       ;
; key:key1|cnt_20ms[10]~41 ; 1       ;
; key:key1|cnt_20ms[10]~40 ; 1       ;
; key:key1|cnt_20ms[9]~39  ; 1       ;
; key:key1|cnt_20ms[9]~38  ; 1       ;
; key:key1|cnt_20ms[8]~37  ; 1       ;
; key:key1|cnt_20ms[8]~36  ; 1       ;
; key:key1|cnt_20ms[7]~35  ; 1       ;
; key:key1|cnt_20ms[7]~34  ; 1       ;
; key:key1|cnt_20ms[6]~33  ; 1       ;
; key:key1|cnt_20ms[6]~32  ; 1       ;
; key:key1|cnt_20ms[5]~31  ; 1       ;
; key:key1|cnt_20ms[5]~30  ; 1       ;
; key:key1|cnt_20ms[4]~29  ; 1       ;
; key:key1|cnt_20ms[4]~28  ; 1       ;
; key:key1|cnt_20ms[3]~27  ; 1       ;
; key:key1|cnt_20ms[3]~26  ; 1       ;
; key:key1|cnt_20ms[2]~25  ; 1       ;
; key:key1|cnt_20ms[2]~24  ; 1       ;
; key:key1|cnt_20ms[1]~23  ; 1       ;
; key:key1|cnt_20ms[1]~22  ; 1       ;
; key:key1|cnt_20ms[0]~21  ; 1       ;
; key:key1|cnt_20ms[0]~20  ; 1       ;
; key:key2|cnt_20ms[19]~58 ; 1       ;
; key:key2|cnt_20ms[18]~57 ; 1       ;
; key:key2|cnt_20ms[18]~56 ; 1       ;
; key:key2|cnt_20ms[17]~55 ; 1       ;
; key:key2|cnt_20ms[17]~54 ; 1       ;
; key:key2|cnt_20ms[16]~53 ; 1       ;
; key:key2|cnt_20ms[16]~52 ; 1       ;
; key:key2|cnt_20ms[15]~51 ; 1       ;
; key:key2|cnt_20ms[15]~50 ; 1       ;
; key:key2|cnt_20ms[14]~49 ; 1       ;
; key:key2|cnt_20ms[14]~48 ; 1       ;
; key:key2|cnt_20ms[13]~47 ; 1       ;
; key:key2|cnt_20ms[13]~46 ; 1       ;
; key:key2|cnt_20ms[12]~45 ; 1       ;
; key:key2|cnt_20ms[12]~44 ; 1       ;
; key:key2|cnt_20ms[11]~43 ; 1       ;
; key:key2|cnt_20ms[11]~42 ; 1       ;
; key:key2|cnt_20ms[10]~41 ; 1       ;
; key:key2|cnt_20ms[10]~40 ; 1       ;
; key:key2|cnt_20ms[9]~39  ; 1       ;
; key:key2|cnt_20ms[9]~38  ; 1       ;
; key:key2|cnt_20ms[8]~37  ; 1       ;
; key:key2|cnt_20ms[8]~36  ; 1       ;
; key:key2|cnt_20ms[7]~35  ; 1       ;
; key:key2|cnt_20ms[7]~34  ; 1       ;
; key:key2|cnt_20ms[6]~33  ; 1       ;
; key:key2|cnt_20ms[6]~32  ; 1       ;
; key:key2|cnt_20ms[5]~31  ; 1       ;
; key:key2|cnt_20ms[5]~30  ; 1       ;
; key:key2|cnt_20ms[4]~29  ; 1       ;
; key:key2|cnt_20ms[4]~28  ; 1       ;
; key:key2|cnt_20ms[3]~27  ; 1       ;
; key:key2|cnt_20ms[3]~26  ; 1       ;
; key:key2|cnt_20ms[2]~25  ; 1       ;
; key:key2|cnt_20ms[2]~24  ; 1       ;
; key:key2|cnt_20ms[1]~23  ; 1       ;
; key:key2|cnt_20ms[1]~22  ; 1       ;
; key:key2|cnt_20ms[0]~21  ; 1       ;
; key:key2|cnt_20ms[0]~20  ; 1       ;
; cnt_10s[31]~94           ; 1       ;
; cnt_10s[30]~93           ; 1       ;
; cnt_10s[30]~92           ; 1       ;
; cnt_10s[29]~91           ; 1       ;
; cnt_10s[29]~90           ; 1       ;
; cnt_10s[28]~89           ; 1       ;
; cnt_10s[28]~88           ; 1       ;
; cnt_10s[27]~87           ; 1       ;
; cnt_10s[27]~86           ; 1       ;
; cnt_10s[26]~85           ; 1       ;
; cnt_10s[26]~84           ; 1       ;
; cnt_10s[25]~83           ; 1       ;
; cnt_10s[25]~82           ; 1       ;
; cnt_10s[24]~81           ; 1       ;
; cnt_10s[24]~80           ; 1       ;
; cnt_10s[23]~79           ; 1       ;
; cnt_10s[23]~78           ; 1       ;
; cnt_10s[22]~77           ; 1       ;
; cnt_10s[22]~76           ; 1       ;
; cnt_10s[21]~75           ; 1       ;
; cnt_10s[21]~74           ; 1       ;
; cnt_10s[20]~73           ; 1       ;
; cnt_10s[20]~72           ; 1       ;
; cnt_10s[19]~71           ; 1       ;
; cnt_10s[19]~70           ; 1       ;
; cnt_10s[18]~69           ; 1       ;
; cnt_10s[18]~68           ; 1       ;
; cnt_10s[17]~67           ; 1       ;
; cnt_10s[17]~66           ; 1       ;
; cnt_10s[16]~65           ; 1       ;
; cnt_10s[16]~64           ; 1       ;
; cnt_10s[15]~63           ; 1       ;
; cnt_10s[15]~62           ; 1       ;
; cnt_10s[14]~61           ; 1       ;
; cnt_10s[14]~60           ; 1       ;
; cnt_10s[13]~59           ; 1       ;
; cnt_10s[13]~58           ; 1       ;
; cnt_10s[12]~57           ; 1       ;
; cnt_10s[12]~56           ; 1       ;
; cnt_10s[11]~55           ; 1       ;
; cnt_10s[11]~54           ; 1       ;
; cnt_10s[10]~53           ; 1       ;
; cnt_10s[10]~52           ; 1       ;
; cnt_10s[9]~51            ; 1       ;
; cnt_10s[9]~50            ; 1       ;
; cnt_10s[8]~49            ; 1       ;
; cnt_10s[8]~48            ; 1       ;
; cnt_10s[7]~47            ; 1       ;
; cnt_10s[7]~46            ; 1       ;
; cnt_10s[6]~45            ; 1       ;
; cnt_10s[6]~44            ; 1       ;
; cnt_10s[5]~43            ; 1       ;
; cnt_10s[5]~42            ; 1       ;
; cnt_10s[4]~41            ; 1       ;
; cnt_10s[4]~40            ; 1       ;
; cnt_10s[3]~39            ; 1       ;
; cnt_10s[3]~38            ; 1       ;
; cnt_10s[2]~37            ; 1       ;
; cnt_10s[2]~36            ; 1       ;
; cnt_10s[1]~35            ; 1       ;
; cnt_10s[1]~34            ; 1       ;
; cnt_10s[0]~33            ; 1       ;
; cnt_10s[0]~32            ; 1       ;
; cnt_5s[31]~110           ; 1       ;
; cnt_5s[30]~109           ; 1       ;
; cnt_5s[30]~108           ; 1       ;
; cnt_5s[29]~107           ; 1       ;
; cnt_5s[29]~106           ; 1       ;
; cnt_5s[28]~105           ; 1       ;
; cnt_5s[28]~104           ; 1       ;
; cnt_5s[27]~103           ; 1       ;
; cnt_5s[27]~102           ; 1       ;
; cnt_5s[26]~101           ; 1       ;
; cnt_5s[26]~100           ; 1       ;
; cnt_5s[25]~99            ; 1       ;
; cnt_5s[25]~98            ; 1       ;
; cnt_5s[24]~97            ; 1       ;
; cnt_5s[24]~96            ; 1       ;
; cnt_5s[23]~95            ; 1       ;
; cnt_5s[23]~94            ; 1       ;
; cnt_5s[22]~93            ; 1       ;
; cnt_5s[22]~92            ; 1       ;
; cnt_5s[21]~91            ; 1       ;
; cnt_5s[21]~90            ; 1       ;
; cnt_5s[20]~89            ; 1       ;
; cnt_5s[20]~88            ; 1       ;
; cnt_5s[19]~87            ; 1       ;
; cnt_5s[19]~86            ; 1       ;
; cnt_5s[18]~85            ; 1       ;
; cnt_5s[18]~84            ; 1       ;
; cnt_5s[17]~83            ; 1       ;
; cnt_5s[17]~82            ; 1       ;
; cnt_5s[16]~81            ; 1       ;
; cnt_5s[16]~80            ; 1       ;
; cnt_5s[15]~79            ; 1       ;
; cnt_5s[15]~78            ; 1       ;
; cnt_5s[14]~77            ; 1       ;
; cnt_5s[14]~76            ; 1       ;
; cnt_5s[13]~75            ; 1       ;
; cnt_5s[13]~74            ; 1       ;
; cnt_5s[12]~73            ; 1       ;
; cnt_5s[12]~72            ; 1       ;
; cnt_5s[11]~71            ; 1       ;
; cnt_5s[11]~70            ; 1       ;
; cnt_5s[10]~69            ; 1       ;
; cnt_5s[10]~68            ; 1       ;
; cnt_5s[9]~67             ; 1       ;
; cnt_5s[9]~66             ; 1       ;
; cnt_5s[8]~65             ; 1       ;
; cnt_5s[8]~64             ; 1       ;
; cnt_5s[7]~63             ; 1       ;
; cnt_5s[7]~62             ; 1       ;
; cnt_5s[6]~61             ; 1       ;
; cnt_5s[6]~60             ; 1       ;
; cnt_5s[5]~59             ; 1       ;
; cnt_5s[5]~58             ; 1       ;
; cnt_5s[4]~57             ; 1       ;
; cnt_5s[4]~56             ; 1       ;
; cnt_5s[3]~55             ; 1       ;
; cnt_5s[3]~54             ; 1       ;
; cnt_5s[2]~53             ; 1       ;
; cnt_5s[2]~52             ; 1       ;
; cnt_5s[1]~51             ; 1       ;
; cnt_5s[1]~50             ; 1       ;
; cnt_5s[0]~44             ; 1       ;
; cnt_5s[0]~43             ; 1       ;
; Add2~62                  ; 1       ;
; Add2~61                  ; 1       ;
; Add2~60                  ; 1       ;
; Add2~59                  ; 1       ;
; Add2~58                  ; 1       ;
; Add2~57                  ; 1       ;
; Add2~56                  ; 1       ;
; Add2~55                  ; 1       ;
; Add2~54                  ; 1       ;
; Add2~53                  ; 1       ;
; Add2~52                  ; 1       ;
; Add2~51                  ; 1       ;
; Add2~50                  ; 1       ;
; Add2~49                  ; 1       ;
; Add2~48                  ; 1       ;
; Add2~47                  ; 1       ;
; Add2~46                  ; 1       ;
; Add2~45                  ; 1       ;
; Add2~44                  ; 1       ;
; Add2~43                  ; 1       ;
; Add2~42                  ; 1       ;
; Add2~41                  ; 1       ;
; Add2~40                  ; 1       ;
; Add2~39                  ; 1       ;
; Add2~38                  ; 1       ;
; Add2~37                  ; 1       ;
; Add2~36                  ; 1       ;
; Add2~35                  ; 1       ;
; Add2~34                  ; 1       ;
; Add2~33                  ; 1       ;
; Add2~32                  ; 1       ;
; Add2~31                  ; 1       ;
; Add2~30                  ; 1       ;
; Add2~29                  ; 1       ;
; Add2~28                  ; 1       ;
; Add2~27                  ; 1       ;
; Add2~26                  ; 1       ;
; Add2~25                  ; 1       ;
; Add2~24                  ; 1       ;
; Add2~23                  ; 1       ;
; Add2~22                  ; 1       ;
; Add2~21                  ; 1       ;
; Add2~20                  ; 1       ;
; Add2~19                  ; 1       ;
; Add2~18                  ; 1       ;
; Add2~17                  ; 1       ;
; Add2~16                  ; 1       ;
; Add2~15                  ; 1       ;
; Add2~14                  ; 1       ;
; Add2~13                  ; 1       ;
; Add2~12                  ; 1       ;
; Add2~11                  ; 1       ;
; Add2~10                  ; 1       ;
; Add2~9                   ; 1       ;
; Add2~8                   ; 1       ;
; Add2~7                   ; 1       ;
; Add2~6                   ; 1       ;
; Add2~5                   ; 1       ;
; Add2~4                   ; 1       ;
; Add2~3                   ; 1       ;
; Add2~2                   ; 1       ;
; Add2~1                   ; 1       ;
; Add2~0                   ; 1       ;
; led[7]~reg0              ; 1       ;
; led[6]~reg0              ; 1       ;
; led[5]~reg0              ; 1       ;
; led[4]~reg0              ; 1       ;
; led[3]~reg0              ; 1       ;
; led[2]~reg0              ; 1       ;
; led[1]~reg0              ; 1       ;
; led[0]~reg0              ; 1       ;
+--------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 253 / 26,052 ( < 1 % ) ;
; C16 interconnects           ; 1 / 1,156 ( < 1 % )    ;
; C4 interconnects            ; 90 / 17,952 ( < 1 % )  ;
; Direct links                ; 95 / 26,052 ( < 1 % )  ;
; Global clocks               ; 1 / 8 ( 13 % )         ;
; Local interconnects         ; 200 / 8,256 ( 2 % )    ;
; R24 interconnects           ; 5 / 1,020 ( < 1 % )    ;
; R4 interconnects            ; 105 / 22,440 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.55) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 3                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 8                            ;
; 1 Sync. load                       ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.91) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.05) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 6                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.32) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C8Q208C8 for design "demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 108
Critical Warning (332012): Synopsys Design Constraints File file not found: 'demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 8 output pins without output pin load capacitance assignment
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file E:/project/FPGA/cola_fsm/output_files/demo.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5255 megabytes
    Info: Processing ended: Thu May 04 00:59:56 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/project/FPGA/cola_fsm/output_files/demo.fit.smsg.


