#ifndef BCM2711_GPIO_REGISTER_MAPPING_H
#define BCM2711_GPIO_REGISTER_MAPPING_H

/*
 * BCM2711 GPIO Control registers are 32bit registers.
 * These registers have 3 addressing modes:
 * 32bit addressing (GPIO_ADDR_32BIT), 35bit addressing (GPIO_ADDR_35BIT) and Low Peripheral 32bit addressing (GPIO_ADDR_LPMODE).
 *
 * Addressing mode must be defined before including this header.
 */

#ifdef GPIO_ADDR_32BIT
#define GPIO_BASE_ADDR 0x7E200000
#define GPIO_FSEL0_REG_ADDR 0x7E200000
#define GPIO_FSEL1_REG_ADDR 0x7E200004
#define GPIO_FSEL2_REG_ADDR 0x7E200008
#define GPIO_FSEL3_REG_ADDR 0x7E20000C
#define GPIO_FSEL4_REG_ADDR 0x7E200010
#define GPIO_FSEL5_REG_ADDR 0x7E200014
#define GPIO_OUTPUT0_SET_REG_ADDR 0x7E20001C
#define GPIO_OUTPUT1_SET_REG_ADDR 0x7E200020
#define GPIO_OUTPUT0_CLR_REG_ADDR 0x7E200028
#define GPIO_OUTPUT1_CLR_REG_ADDR 0x7E20002C
#define GPIO_INPUT0_REG_ADDR 0x7E200034
#define GPIO_INPUT1_REG_ADDR 0x7E200038
#define GPIO_EVENTDETECT0_STATUS_REG_ADDR 0x7E200040
#define GPIO_EVENTDETECT1_STATUS_REG_ADDR 0x7E200044
#define GPIO_REDGEDETECT0_ENABLE_REG_ADDR 0x7E20004C
#define GPIO_REDGEDETECT1_ENABLE_REG_ADDR 0x7E200050
#define GPIO_FEDGEDETECT0_ENABLE_REG_ADDR 0x7E200058
#define GPIO_FEDGEDETECT1_ENABLE_REG_ADDR 0x7E20005C
#define GPIO_HIGHDETECT0_ENABLE_REG_ADDR 0x7E200064
#define GPIO_HIGHDETECT1_ENABLE_REG_ADDR 0x7E200068
#define GPIO_LOWDETECT0_ENABLE_REG_ADDR 0x7E200070
#define GPIO_LOWDETECT1_ENABLE_REG_ADDR 0x7E200074
#define GPIO_ASYNC_REDGEDETECT0_ENABLE_REG_ADDR 0x7E20007C
#define GPIO_ASYNC_REDGEDETECT1_ENABLE_REG_ADDR 0x7E200080
#define GPIO_ASYNC_FEDGEDETECT0_ENABLE_REG_ADDR 0x7E200088
#define GPIO_ASYNC_FEDGEDETECT1_ENABLE_REG_ADDR 0x7E20008C
#define GPIO_PUDCTRL0_REG_ADDR 0x7E2000E4
#define GPIO_PUDCTRL1_REG_ADDR 0x7E2000E8
#define GPIO_PUDCTRL2_REG_ADDR 0x7E2000EC
#define GPIO_PUDCTRL3_REG_ADDR 0x7E2000F0
#endif //GPIO_ADDR_32BIT

#ifdef GPIO_ADDR_35BIT
#define GPIO_BASE_ADDR 0x47E200000
#define GPIO_FSEL0_REG_ADDR 0x47E200000
#define GPIO_FSEL1_REG_ADDR 0x47E200004
#define GPIO_FSEL2_REG_ADDR 0x47E200008
#define GPIO_FSEL3_REG_ADDR 0x47E20000C
#define GPIO_FSEL4_REG_ADDR 0x47E200010
#define GPIO_FSEL5_REG_ADDR 0x47E200014
#define GPIO_OUTPUT0_SET_REG_ADDR 0x47E20001C
#define GPIO_OUTPUT1_SET_REG_ADDR 0x47E200020
#define GPIO_OUTPUT0_CLR_REG_ADDR 0x47E200028
#define GPIO_OUTPUT1_CLR_REG_ADDR 0x47E20002C
#define GPIO_INPUT0_REG_ADDR 0x47E200034
#define GPIO_INPUT1_REG_ADDR 0x47E200038
#define GPIO_EVENTDETECT0_STATUS_REG_ADDR 0x47E200040
#define GPIO_EVENTDETECT1_STATUS_REG_ADDR 0x47E200044
#define GPIO_REDGEDETECT0_ENABLE_REG_ADDR 0x47E20004C
#define GPIO_REDGEDETECT1_ENABLE_REG_ADDR 0x47E200050
#define GPIO_FEDGEDETECT0_ENABLE_REG_ADDR 0x47E200058
#define GPIO_FEDGEDETECT1_ENABLE_REG_ADDR 0x47E20005C
#define GPIO_HIGHDETECT0_ENABLE_REG_ADDR 0x47E200064
#define GPIO_HIGHDETECT1_ENABLE_REG_ADDR 0x47E200068
#define GPIO_LOWDETECT0_ENABLE_REG_ADDR 0x47E200070
#define GPIO_LOWDETECT1_ENABLE_REG_ADDR 0x47E200074
#define GPIO_ASYNC_REDGEDETECT0_ENABLE_REG_ADDR 0x47E20007C
#define GPIO_ASYNC_REDGEDETECT1_ENABLE_REG_ADDR 0x47E200080
#define GPIO_ASYNC_FEDGEDETECT0_ENABLE_REG_ADDR 0x47E200088
#define GPIO_ASYNC_FEDGEDETECT1_ENABLE_REG_ADDR 0x47E20008C
#define GPIO_PUDCTRL0_REG_ADDR 0x47E2000E4
#define GPIO_PUDCTRL1_REG_ADDR 0x47E2000E8
#define GPIO_PUDCTRL2_REG_ADDR 0x47E2000EC
#define GPIO_PUDCTRL3_REG_ADDR 0x47E2000F0
#endif //GPIO_ADDR_35BIT

#ifdef GPIO_ADDR_LPMODE
#define GPIO_BASE_ADDR 0xFE200000
#define GPIO_FSEL0_REG_ADDR 0xFE200000
#define GPIO_FSEL1_REG_ADDR 0xFE200004
#define GPIO_FSEL2_REG_ADDR 0xFE200008
#define GPIO_FSEL3_REG_ADDR 0xFE20000C
#define GPIO_FSEL4_REG_ADDR 0xFE200010
#define GPIO_FSEL5_REG_ADDR 0xFE200014
#define GPIO_OUTPUT0_SET_REG_ADDR 0xFE20001C
#define GPIO_OUTPUT1_SET_REG_ADDR 0xFE200020
#define GPIO_OUTPUT0_CLR_REG_ADDR 0xFE200028
#define GPIO_OUTPUT1_CLR_REG_ADDR 0xFE20002C
#define GPIO_INPUT0_REG_ADDR 0xFE200034
#define GPIO_INPUT1_REG_ADDR 0xFE200038
#define GPIO_EVENTDETECT0_STATUS_REG_ADDR 0xFE200040
#define GPIO_EVENTDETECT1_STATUS_REG_ADDR 0xFE200044
#define GPIO_REDGEDETECT0_ENABLE_REG_ADDR 0xFE20004C
#define GPIO_REDGEDETECT1_ENABLE_REG_ADDR 0xFE200050
#define GPIO_FEDGEDETECT0_ENABLE_REG_ADDR 0xFE200058
#define GPIO_FEDGEDETECT1_ENABLE_REG_ADDR 0xFE20005C
#define GPIO_HIGHDETECT0_ENABLE_REG_ADDR 0xFE200064
#define GPIO_HIGHDETECT1_ENABLE_REG_ADDR 0xFE200068
#define GPIO_LOWDETECT0_ENABLE_REG_ADDR 0xFE200070
#define GPIO_LOWDETECT1_ENABLE_REG_ADDR 0xFE200074
#define GPIO_ASYNC_REDGEDETECT0_ENABLE_REG_ADDR 0xFE20007C
#define GPIO_ASYNC_REDGEDETECT1_ENABLE_REG_ADDR 0xFE200080
#define GPIO_ASYNC_FEDGEDETECT0_ENABLE_REG_ADDR 0xFE200088
#define GPIO_ASYNC_FEDGEDETECT1_ENABLE_REG_ADDR 0xFE20008C
#define GPIO_PUDCTRL0_REG_ADDR 0xFE2000E4
#define GPIO_PUDCTRL1_REG_ADDR 0xFE2000E8
#define GPIO_PUDCTRL2_REG_ADDR 0xFE2000EC
#define GPIO_PUDCTRL3_REG_ADDR 0xFE2000F0
#endif //GPIO_ADDR_LPMODE

#define GPIO_MAPPING_SIZE_BYTES 244

#define GPIO_MAPPING_BYTEP_SIZE 244

#define GPIO_FSEL0_BYTEP_POS 0
#define GPIO_FSEL1_BYTEP_POS 4
#define GPIO_FSEL2_BYTEP_POS 8
#define GPIO_FSEL3_BYTEP_POS 12
#define GPIO_FSEL4_BYTEP_POS 16
#define GPIO_FSEL5_BYTEP_POS 20
#define GPIO_OUTPUT0_SET_BYTEP_POS 28
#define GPIO_OUTPUT1_SET_BYTEP_POS 32
#define GPIO_OUTPUT0_CLR_BYTEP_POS 40
#define GPIO_OUTPUT1_CLR_BYTEP_POS 44
#define GPIO_INPUT0_BYTEP_POS 52
#define GPIO_INPUT1_BYTEP_POS 56
#define GPIO_EVENTDETECT0_STATUS_BYTEP_POS 64
#define GPIO_EVENTDETECT1_STATUS_BYTEP_POS 68
#define GPIO_REDGEDETECT0_ENABLE_BYTEP_POS 76
#define GPIO_REDGEDETECT1_ENABLE_BYTEP_POS 80
#define GPIO_FEDGEDETECT0_ENABLE_BYTEP_POS 88
#define GPIO_FEDGEDETECT1_ENABLE_BYTEP_POS 92
#define GPIO_HIGHDETECT0_ENABLE_BYTEP_POS 100
#define GPIO_HIGHDETECT1_ENABLE_BYTEP_POS 104
#define GPIO_LOWDETECT0_ENABLE_BYTEP_POS 112
#define GPIO_LOWDETECT1_ENABLE_BYTEP_POS 116
#define GPIO_ASYNC_REDGEDETECT0_ENABLE_BYTEP_POS 124
#define GPIO_ASYNC_REDGEDETECT1_ENABLE_BYTEP_POS 128
#define GPIO_ASYNC_FEDGEDETECT0_ENABLE_BYTEP_POS 136
#define GPIO_ASYNC_FEDGEDETECT1_ENABLE_BYTEP_POS 140
#define GPIO_PUDCTRL0_BYTEP_POS 228
#define GPIO_PUDCTRL1_BYTEP_POS 232
#define GPIO_PUDCTRL2_BYTEP_POS 236
#define GPIO_PUDCTRL3_BYTEP_POS 240

#define GPIO_MAPPING_UINTP_SIZE 61

#define GPIO_FSEL0_UINTP_POS 0
#define GPIO_FSEL1_UINTP_POS 1
#define GPIO_FSEL2_UINTP_POS 2
#define GPIO_FSEL3_UINTP_POS 3
#define GPIO_FSEL4_UINTP_POS 4
#define GPIO_FSEL5_UINTP_POS 5
#define GPIO_OUTPUT0_SET_UINTP_POS 7
#define GPIO_OUTPUT1_SET_UINTP_POS 8
#define GPIO_OUTPUT0_CLR_UINTP_POS 10
#define GPIO_OUTPUT1_CLR_UINTP_POS 11
#define GPIO_INPUT0_UINTP_POS 13
#define GPIO_INPUT1_UINTP_POS 14
#define GPIO_EVENTDETECT0_STATUS_UINTP_POS 16
#define GPIO_EVENTDETECT1_STATUS_UINTP_POS 17
#define GPIO_REDGEDETECT0_ENABLE_UINTP_POS 19
#define GPIO_REDGEDETECT1_ENABLE_UINTP_POS 20
#define GPIO_FEDGEDETECT0_ENABLE_UINTP_POS 22
#define GPIO_FEDGEDETECT1_ENABLE_UINTP_POS 23
#define GPIO_HIGHDETECT0_ENABLE_UINTP_POS 25
#define GPIO_HIGHDETECT1_ENABLE_UINTP_POS 26
#define GPIO_LOWDETECT0_ENABLE_UINTP_POS 28
#define GPIO_LOWDETECT1_ENABLE_UINTP_POS 29
#define GPIO_ASYNC_REDGEDETECT0_ENABLE_UINTP_POS 31
#define GPIO_ASYNC_REDGEDETECT1_ENABLE_UINTP_POS 32
#define GPIO_ASYNC_FEDGEDETECT0_ENABLE_UINTP_POS 34
#define GPIO_ASYNC_FEDGEDETECT1_ENABLE_UINTP_POS 35
#define GPIO_PUDCTRL0_UINTP_POS 57
#define GPIO_PUDCTRL1_UINTP_POS 58
#define GPIO_PUDCTRL2_UINTP_POS 59
#define GPIO_PUDCTRL3_UINTP_POS 60

#endif
