TimeQuest Timing Analyzer report for processador
Sun Dec 10 01:00:16 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; processador                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.58 MHz ; 217.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.596 ; -83.861       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -51.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.596 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.321      ; 4.953      ;
; -3.548 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.316      ; 4.900      ;
; -3.548 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.316      ; 4.900      ;
; -3.447 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.315      ; 4.798      ;
; -3.288 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.099      ; 4.423      ;
; -3.287 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.298      ; 4.621      ;
; -3.286 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.097      ; 4.419      ;
; -3.250 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.298      ; 4.584      ;
; -3.239 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 4.568      ;
; -3.239 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 4.568      ;
; -3.237 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.367      ;
; -3.237 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.367      ;
; -3.203 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 4.532      ;
; -3.203 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 4.532      ;
; -3.170 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.099      ; 4.305      ;
; -3.138 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.292      ; 4.466      ;
; -3.136 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.093      ; 4.265      ;
; -3.102 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.292      ; 4.430      ;
; -3.015 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.441      ; 4.492      ;
; -3.003 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.133      ;
; -3.003 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.133      ;
; -3.001 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 4.129      ;
; -3.001 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 4.129      ;
; -2.992 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 4.120      ;
; -2.992 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 4.120      ;
; -2.925 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.097      ; 4.058      ;
; -2.920 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.020      ; 3.976      ;
; -2.920 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.020      ; 3.976      ;
; -2.902 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.093      ; 4.031      ;
; -2.900 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.091      ; 4.027      ;
; -2.891 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.091      ; 4.018      ;
; -2.882 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.012      ;
; -2.882 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.094      ; 4.012      ;
; -2.819 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.019      ; 3.874      ;
; -2.811 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.120     ; 3.727      ;
; -2.781 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.910      ;
; -2.707 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.219      ; 3.962      ;
; -2.706 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.418      ; 4.160      ;
; -2.705 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.217      ; 3.958      ;
; -2.680 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.025      ; 3.741      ;
; -2.669 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.418      ; 4.123      ;
; -2.586 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.219      ; 3.841      ;
; -2.581 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 3.709      ;
; -2.581 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 3.709      ;
; -2.557 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.299      ; 3.892      ;
; -2.512 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.842      ;
; -2.512 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.842      ;
; -2.510 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.120     ; 3.426      ;
; -2.480 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.091      ; 3.607      ;
; -2.471 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.080      ; 3.587      ;
; -2.471 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.080      ; 3.587      ;
; -2.445 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.299      ; 3.780      ;
; -2.411 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 3.740      ;
; -2.398 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.441      ; 3.875      ;
; -2.395 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.081      ; 3.512      ;
; -2.395 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.081      ; 3.512      ;
; -2.370 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.079      ; 3.485      ;
; -2.341 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.217      ; 3.594      ;
; -2.309 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 3.342      ;
; -2.296 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.022      ; 3.354      ;
; -2.296 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.022      ; 3.354      ;
; -2.294 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.080      ; 3.410      ;
; -2.275 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.145      ; 3.456      ;
; -2.272 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.602      ;
; -2.272 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.602      ;
; -2.231 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.085      ; 3.352      ;
; -2.231 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.267      ;
; -2.229 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.257      ;
; -2.229 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.257      ;
; -2.195 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.021      ; 3.252      ;
; -2.171 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 3.500      ;
; -2.162 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.003     ; 3.195      ;
; -2.155 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.086      ; 3.277      ;
; -2.132 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.462      ;
; -2.132 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.294      ; 3.462      ;
; -2.128 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; -0.009     ; 3.155      ;
; -2.090 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.219      ; 3.345      ;
; -2.089 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.418      ; 3.543      ;
; -2.088 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.217      ; 3.341      ;
; -2.080 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.014      ; 3.130      ;
; -2.056 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.027      ; 3.119      ;
; -2.052 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.052 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.052 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.052 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.418      ; 3.506      ;
; -2.031 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.293      ; 3.360      ;
; -2.024 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.052      ;
; -2.024 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.052      ;
; -2.013 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 1.000        ; 0.441      ; 3.490      ;
; -2.005 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.099      ; 3.140      ;
; -1.997 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.248      ; 3.281      ;
; -1.997 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.248      ; 3.281      ;
; -1.997 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.248      ; 3.281      ;
; -1.976 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.419      ; 3.431      ;
; -1.950 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.219      ; 3.205      ;
; -1.927 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.963      ;
; -1.923 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; -0.009     ; 2.950      ;
; -1.914 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.134      ; 3.084      ;
; -1.877 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 3.061      ;
; -1.877 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 3.061      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.done                            ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[2]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_wr                                 ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|acc_ld                                ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|SW_In_ACC[1]                          ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.init                            ; ctrl:controller|state.init                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_rd                                 ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_W_addr[1]                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.791      ;
; 0.527 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.792      ;
; 0.538 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|Alu_SW[2]                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.802      ;
; 0.539 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.803      ;
; 0.612 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.420      ; 1.298      ;
; 0.660 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.924      ;
; 0.717 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.006     ; 0.977      ;
; 0.820 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.836 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 0.000        ; -0.060     ; 1.042      ;
; 0.879 ; ctrl:controller|ADDRESS[0]                            ; ctrl:controller|imm[0]                                ; clk          ; clk         ; 0.000        ; 0.172      ; 1.317      ;
; 0.905 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.612      ;
; 0.905 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.612      ;
; 0.905 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.441      ; 1.612      ;
; 0.956 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; -0.060     ; 1.162      ;
; 0.956 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.215      ;
; 0.967 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.117     ; 1.116      ;
; 0.973 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.295      ; 1.534      ;
; 0.973 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.295      ; 1.534      ;
; 0.985 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.244      ;
; 0.986 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[3]                                ; clk          ; clk         ; 0.000        ; 0.172      ; 1.424      ;
; 1.013 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.321      ; 1.600      ;
; 1.023 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.117     ; 1.172      ;
; 1.058 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; 0.172      ; 1.496      ;
; 1.068 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.334      ;
; 1.073 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.073 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.084 ; ctrl:controller|imm[0]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.192      ; 1.542      ;
; 1.103 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; -0.060     ; 1.309      ;
; 1.105 ; ctrl:controller|state.fetch                           ; ctrl:controller|state.Decod                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.110 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.295      ; 1.671      ;
; 1.158 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.192      ; 1.616      ;
; 1.159 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.192      ; 1.617      ;
; 1.202 ; ctrl:controller|state.init                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.205 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.299     ; 1.172      ;
; 1.218 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.229 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.238 ; ctrl:controller|state.Decod                           ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; -0.021     ; 1.483      ;
; 1.238 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; -0.021     ; 1.483      ;
; 1.244 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.217     ; 1.293      ;
; 1.245 ; ctrl:controller|state.fetch                           ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.219     ; 1.293      ;
; 1.247 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.294      ; 1.807      ;
; 1.249 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.205     ; 1.310      ;
; 1.252 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.206     ; 1.312      ;
; 1.255 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.295      ; 1.816      ;
; 1.276 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; -0.007     ; 1.535      ;
; 1.278 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; -0.077     ; 1.467      ;
; 1.279 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; -0.077     ; 1.468      ;
; 1.312 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.219     ; 1.359      ;
; 1.315 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.217     ; 1.364      ;
; 1.323 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.420      ; 2.009      ;
; 1.324 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.420      ; 2.010      ;
; 1.327 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.097     ; 1.496      ;
; 1.329 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.099     ; 1.496      ;
; 1.336 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; -0.056     ; 1.546      ;
; 1.338 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; -0.056     ; 1.548      ;
; 1.345 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.667      ;
; 1.345 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.667      ;
; 1.345 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.667      ;
; 1.345 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.667      ;
; 1.360 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.627      ;
; 1.368 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.288      ; 1.922      ;
; 1.368 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; 0.288      ; 1.922      ;
; 1.384 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.412 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.795      ;
; 1.424 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.134      ; 1.824      ;
; 1.457 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; -0.006     ; 1.717      ;
; 1.462 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; -0.054     ; 1.674      ;
; 1.464 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 0.000        ; 0.172      ; 1.902      ;
; 1.466 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_R_addr[1]                          ; clk          ; clk         ; 0.000        ; -0.054     ; 1.678      ;
; 1.469 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; -0.239     ; 1.496      ;
; 1.469 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; -0.239     ; 1.496      ;
; 1.470 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; -0.239     ; 1.497      ;
; 1.471 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; -0.239     ; 1.498      ;
; 1.473 ; ctrl:controller|imm[3]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.811      ;
; 1.480 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.746      ;
; 1.487 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.496 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.879      ;
; 1.508 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.294      ; 2.068      ;
; 1.532 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.147     ; 1.651      ;
; 1.532 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.145     ; 1.653      ;
; 1.543 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.014      ; 1.823      ;
; 1.572 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; -0.239     ; 1.599      ;
; 1.575 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; -0.239     ; 1.602      ;
; 1.577 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.419     ; 1.424      ;
; 1.588 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.003      ; 1.857      ;
; 1.603 ; ctrl:controller|PC[0]                                 ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; -0.238     ; 1.631      ;
; 1.604 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.134      ; 2.004      ;
; 1.605 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.134      ; 2.005      ;
; 1.607 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.873      ;
; 1.629 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.419     ; 1.476      ;
; 1.631 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; -0.288     ; 1.609      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.766 ; 0.766 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.133 ; 0.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.607  ; 7.607  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.607  ; 7.607  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.578  ; 7.578  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.578  ; 7.578  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 12.003 ; 12.003 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 12.003 ; 12.003 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 11.041 ; 11.041 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 11.830 ; 11.830 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 10.348 ; 10.348 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 11.825 ; 11.825 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 11.329 ; 11.329 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 11.324 ; 11.324 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 11.324 ; 11.324 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.684  ; 6.684  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.449  ; 6.449  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.167  ; 6.167  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.684  ; 6.684  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.229  ; 6.229  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.607  ; 7.607  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.578  ; 7.578  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 9.503  ; 9.503  ; Rise       ; clk             ;
;  display0[0] ; clk        ; 11.672 ; 11.672 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 10.527 ; 10.527 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 10.732 ; 10.732 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 10.985 ; 10.985 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 9.503  ; 9.503  ; Rise       ; clk             ;
;  display0[5] ; clk        ; 10.978 ; 10.978 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
; display1[*]  ; clk        ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 11.082 ; 11.082 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 11.097 ; 11.097 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 11.077 ; 11.077 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.167  ; 6.167  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.449  ; 6.449  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.167  ; 6.167  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.684  ; 6.684  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.229  ; 6.229  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.061 ; -15.172       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -51.222               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.061 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.146      ; 2.239      ;
; -1.061 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.146      ; 2.239      ;
; -0.970 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.147      ; 2.149      ;
; -0.959 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 2.124      ;
; -0.959 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 2.124      ;
; -0.953 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 2.019      ;
; -0.953 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 2.019      ;
; -0.947 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 2.112      ;
; -0.947 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 2.112      ;
; -0.925 ; ctrl:controller|RF_rd                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.146      ; 2.103      ;
; -0.868 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.134      ; 2.034      ;
; -0.866 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.931      ;
; -0.866 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.931      ;
; -0.864 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.930      ;
; -0.864 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.930      ;
; -0.860 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.034      ; 1.926      ;
; -0.858 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.035      ; 1.925      ;
; -0.855 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.134      ; 2.021      ;
; -0.854 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.919      ;
; -0.854 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.919      ;
; -0.836 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.902      ;
; -0.836 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.902      ;
; -0.823 ; ctrl:controller|RF_R_addr[0]                          ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.988      ;
; -0.817 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.883      ;
; -0.811 ; ctrl:controller|RF_R_addr[1]                          ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.976      ;
; -0.806 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.035      ; 1.873      ;
; -0.805 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.850      ;
; -0.805 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.850      ;
; -0.746 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.190      ; 1.968      ;
; -0.730 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.795      ;
; -0.728 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.794      ;
; -0.718 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.783      ;
; -0.707 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.034      ; 1.773      ;
; -0.700 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.034      ; 1.766      ;
; -0.688 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.753      ;
; -0.688 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.753      ;
; -0.669 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.658      ;
; -0.669 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.714      ;
; -0.656 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.821      ;
; -0.656 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.821      ;
; -0.644 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.177      ; 1.853      ;
; -0.636 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.077      ; 1.745      ;
; -0.634 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.078      ; 1.744      ;
; -0.631 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.177      ; 1.840      ;
; -0.609 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.691      ;
; -0.609 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.691      ;
; -0.597 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.014      ; 1.643      ;
; -0.584 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.666      ;
; -0.584 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.666      ;
; -0.579 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.078      ; 1.689      ;
; -0.569 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.614      ;
; -0.569 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.614      ;
; -0.567 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.732      ;
; -0.567 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.732      ;
; -0.561 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.134      ; 1.727      ;
; -0.552 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.033      ; 1.617      ;
; -0.542 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.572      ;
; -0.542 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.572      ;
; -0.523 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.512      ;
; -0.520 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.685      ;
; -0.510 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.675      ;
; -0.510 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.675      ;
; -0.509 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.134      ; 1.675      ;
; -0.487 ; ctrl:controller|RF_rd                                 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.190      ; 1.709      ;
; -0.480 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.077      ; 1.589      ;
; -0.475 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; -0.024     ; 1.483      ;
; -0.475 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; -0.024     ; 1.483      ;
; -0.475 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.024     ; 1.483      ;
; -0.473 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.555      ;
; -0.461 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.111      ; 1.604      ;
; -0.461 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.111      ; 1.604      ;
; -0.461 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.111      ; 1.604      ;
; -0.461 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.491      ;
; -0.461 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.491      ;
; -0.455 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.486      ;
; -0.452 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.484      ;
; -0.448 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.050      ; 1.530      ;
; -0.444 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 1.000        ; 0.057      ; 1.533      ;
; -0.433 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.478      ;
; -0.431 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.596      ;
; -0.406 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.436      ;
; -0.401 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 1.329      ;
; -0.401 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|RF_W_addr[1]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 1.329      ;
; -0.401 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.051      ; 1.484      ;
; -0.395 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.426      ;
; -0.393 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.423      ;
; -0.393 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.423      ;
; -0.389 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 1.000        ; 0.027      ; 1.448      ;
; -0.389 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_W_addr[1]                          ; clk          ; clk         ; 1.000        ; 0.027      ; 1.448      ;
; -0.385 ; ctrl:controller|RF_R_addr[0]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.177      ; 1.594      ;
; -0.378 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.076      ; 1.486      ;
; -0.378 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.076      ; 1.486      ;
; -0.378 ; ctrl:controller|RF_W_addr[1]                          ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.076      ; 1.486      ;
; -0.377 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.077      ; 1.486      ;
; -0.376 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 1.000        ; 0.051      ; 1.459      ;
; -0.376 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.410      ;
; -0.376 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|RF_W_addr[1]                          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.410      ;
; -0.375 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.078      ; 1.485      ;
; -0.374 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 1.000        ; 0.133      ; 1.539      ;
; -0.372 ; ctrl:controller|RF_R_addr[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 1.000        ; 0.177      ; 1.581      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ctrl:controller|state.done                            ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[2]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_wr                                 ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|acc_ld                                ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|SW_In_ACC[1]                          ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.init                            ; ctrl:controller|state.init                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_rd                                 ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|RF_W_addr[0]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.393      ;
; 0.239 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_W_addr[1]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.393      ;
; 0.245 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|Alu_SW[2]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.292 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|Alu_SW[0]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.296 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.180      ; 0.628      ;
; 0.329 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.476      ;
; 0.378 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.392 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|now_inst[3]                           ; clk          ; clk         ; 0.000        ; -0.032     ; 0.512      ;
; 0.417 ; ctrl:controller|ADDRESS[0]                            ; ctrl:controller|imm[0]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.643      ;
; 0.443 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.731      ;
; 0.444 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.732      ;
; 0.446 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.593      ;
; 0.450 ; ctrl:controller|PC[2]                                 ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.597      ;
; 0.462 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.042     ; 0.572      ;
; 0.470 ; ctrl:controller|OPCODE[0]                             ; ctrl:controller|now_inst[0]                           ; clk          ; clk         ; 0.000        ; -0.032     ; 0.590      ;
; 0.479 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.482 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.042     ; 0.592      ;
; 0.483 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|imm[3]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.709      ;
; 0.484 ; ctrl:controller|state.Decod                           ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.485 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.498 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.786      ;
; 0.501 ; ctrl:controller|imm[0]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.734      ;
; 0.502 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.728      ;
; 0.505 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.190      ; 0.847      ;
; 0.505 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.190      ; 0.847      ;
; 0.505 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.190      ; 0.847      ;
; 0.520 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|now_inst[2]                           ; clk          ; clk         ; 0.000        ; -0.032     ; 0.640      ;
; 0.528 ; ctrl:controller|state.fetch                           ; ctrl:controller|state.Decod                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; ctrl:controller|state.init                            ; ctrl:controller|state.fetch                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; ctrl:controller|acc_ld                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.147      ; 0.840      ;
; 0.544 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.559 ; ctrl:controller|state.Decod                           ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.847      ;
; 0.561 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.708      ;
; 0.565 ; ctrl:controller|state.fetch                           ; ctrl:controller|RF_wr                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.570 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.077     ; 0.645      ;
; 0.570 ; ctrl:controller|imm[1]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.570 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.858      ;
; 0.571 ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; -0.078     ; 0.645      ;
; 0.572 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.134     ; 0.590      ;
; 0.573 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.094     ; 0.631      ;
; 0.575 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.094     ; 0.633      ;
; 0.588 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; -0.035     ; 0.705      ;
; 0.588 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; -0.035     ; 0.705      ;
; 0.589 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.034     ; 0.707      ;
; 0.590 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; -0.035     ; 0.707      ;
; 0.593 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.180      ; 0.925      ;
; 0.594 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.180      ; 0.926      ;
; 0.597 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.078     ; 0.671      ;
; 0.598 ; ctrl:controller|PC[0]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.077     ; 0.675      ;
; 0.600 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|state.done                            ; clk          ; clk         ; 0.000        ; -0.025     ; 0.727      ;
; 0.602 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; ctrl:controller|OPCODE[2]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; -0.025     ; 0.731      ;
; 0.628 ; ctrl:controller|state.Decod                           ; ctrl:controller|acc_ld                                ; clk          ; clk         ; 0.000        ; -0.010     ; 0.770      ;
; 0.628 ; ctrl:controller|state.Decod                           ; ctrl:controller|RF_rd                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.770      ;
; 0.646 ; ctrl:controller|PC[0]                                 ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; -0.005     ; 0.793      ;
; 0.647 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.841      ;
; 0.647 ; ctrl:controller|Alu_SW[0]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.848      ;
; 0.656 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; ctrl:controller|PC[1]                                 ; ctrl:controller|PC[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.677 ; ctrl:controller|imm[3]                                ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.867      ;
; 0.682 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.840      ;
; 0.684 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; -0.111     ; 0.725      ;
; 0.684 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|RF_R_addr[0]                          ; clk          ; clk         ; 0.000        ; -0.022     ; 0.814      ;
; 0.685 ; ctrl:controller|PC[1]                                 ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; -0.111     ; 0.726      ;
; 0.685 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; -0.111     ; 0.726      ;
; 0.686 ; ctrl:controller|PC[1]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; -0.111     ; 0.727      ;
; 0.688 ; ctrl:controller|ADDRESS[3]                            ; ctrl:controller|RF_R_addr[1]                          ; clk          ; clk         ; 0.000        ; -0.022     ; 0.818      ;
; 0.691 ; ctrl:controller|state.jmp_if_zero_jmp                 ; ctrl:controller|PC[0]                                 ; clk          ; clk         ; 0.000        ; 0.136      ; 0.979      ;
; 0.693 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; 0.025      ; 0.870      ;
; 0.693 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; 0.025      ; 0.870      ;
; 0.693 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[2]                             ; clk          ; clk         ; 0.000        ; 0.025      ; 0.870      ;
; 0.693 ; ctrl:controller|state.fetch                           ; ctrl:controller|ADDRESS[3]                            ; clk          ; clk         ; 0.000        ; 0.025      ; 0.870      ;
; 0.694 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.888      ;
; 0.698 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.702 ; ctrl:controller|ADDRESS[1]                            ; ctrl:controller|imm[1]                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.928      ;
; 0.706 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[0]                             ; clk          ; clk         ; 0.000        ; 0.131      ; 0.989      ;
; 0.706 ; ctrl:controller|state.fetch                           ; ctrl:controller|OPCODE[3]                             ; clk          ; clk         ; 0.000        ; 0.131      ; 0.989      ;
; 0.711 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.057     ; 0.806      ;
; 0.713 ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; -0.057     ; 0.808      ;
; 0.722 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[1]                            ; clk          ; clk         ; 0.000        ; -0.111     ; 0.763      ;
; 0.723 ; ctrl:controller|PC[2]                                 ; ctrl:controller|ADDRESS[0]                            ; clk          ; clk         ; 0.000        ; -0.111     ; 0.764      ;
; 0.726 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.927      ;
; 0.727 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.928      ;
; 0.727 ; ctrl:controller|SW_In_ACC[1]                          ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; clk          ; clk         ; 0.000        ; 0.137      ; 1.016      ;
; 0.730 ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; -0.177     ; 0.705      ;
; 0.735 ; ctrl:controller|OPCODE[3]                             ; ctrl:controller|SW_In_ACC[1]                          ; clk          ; clk         ; 0.000        ; -0.131     ; 0.756      ;
; 0.739 ; ctrl:controller|Alu_SW[2]                             ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.940      ;
; 0.740 ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.001      ; 0.893      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF0|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF1|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF2|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|reg4bits:accumulador|FFJK:FF3|aux         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.219 ; 0.219 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.188 ; 0.188 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.600 ; 5.600 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.730 ; 5.730 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.884 ; 5.884 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 6.006 ; 6.006 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.283 ; 3.283 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.313 ; 3.313 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.460 ; 5.460 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.505 ; 5.505 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.689 ; 5.689 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.283 ; 3.283 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.283 ; 3.283 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.313 ; 3.313 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.596  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -3.596  ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -83.861 ; 0.0   ; 0.0      ; 0.0     ; -51.222             ;
;  clk             ; -83.861 ; 0.000 ; N/A      ; N/A     ; -51.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.766 ; 0.766 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.188 ; 0.188 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 9.325  ; 9.325  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.607  ; 7.607  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.607  ; 7.607  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.578  ; 7.578  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.578  ; 7.578  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 12.003 ; 12.003 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 12.003 ; 12.003 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 11.041 ; 11.041 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 11.830 ; 11.830 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 10.348 ; 10.348 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 11.825 ; 11.825 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 11.329 ; 11.329 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 11.344 ; 11.344 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 11.324 ; 11.324 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 11.324 ; 11.324 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.684  ; 6.684  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.449  ; 6.449  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.167  ; 6.167  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.684  ; 6.684  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.229  ; 6.229  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 5.209 ; 5.209 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 5.200 ; 5.200 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 5.080 ; 5.080 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 4.936 ; 4.936 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.460 ; 5.460 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.505 ; 5.505 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.677 ; 5.677 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.689 ; 5.689 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.669 ; 5.669 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.283 ; 3.283 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.403 ; 3.403 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.283 ; 3.283 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.313 ; 3.313 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 606      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 606      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Dec 10 01:00:16 2017
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.596       -83.861 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -51.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.061
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.061       -15.172 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -51.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Sun Dec 10 01:00:16 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


