<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a50ticsg324-1L" LaunchTime="1651148893">
  <File Type="PA-TCL" Name="newtop.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="newtop_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="newtop_reports.tcl"/>
  <File Type="RDS-RDS" Name="newtop.vds"/>
  <File Type="RDS-UTIL" Name="newtop_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="newtop_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="newtop.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="newtop_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="newtop_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/bus_multiplexer_pkg.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/newtop.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clock_enable.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/clock_enable.vhd"/>
        <Attr Name="ImportTime" Val="1648024053"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/cnt_up_down.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/cnt_up_down.vhd"/>
        <Attr Name="ImportTime" Val="1649943261"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/alphabet_7seg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/alphabet_7seg.vhd"/>
        <Attr Name="ImportTime" Val="1649938432"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/driver_7seg_8characters.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/driver_7seg_8characters.vhd"/>
        <Attr Name="ImportTime" Val="1650443993"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/move_text.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/move_text.vhd"/>
        <Attr Name="ImportTime" Val="1651053395"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/switch_to_message.vhd">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/switch_to_message.vhd"/>
        <Attr Name="ImportTime" Val="1651055404"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/alphabet_to_code.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/alphabet_to_code.vhd"/>
        <Attr Name="ImportTime" Val="1651054673"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/char_to_code.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/char_to_code.vhd"/>
        <Attr Name="ImportTime" Val="1651050995"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/top.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/sources_1/new/top.vhd"/>
        <Attr Name="ImportTime" Val="1651054800"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedIn" Val="write_bitstream"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="newtop"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/nexys-a7-50t.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Test_03/Test_02.srcs/constrs_1/new/nexys-a7-50t.xdc"/>
        <Attr Name="ImportTime" Val="1651051561"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
