aig 351 82 28 0 241 0 0 1
255 166
275 168
299 170
323 172
347 174
371 176
395 178
419 180
443 182
467 184
491 186
515 188
539 190
559 192
255 194
573 196
589 198
613 200
635 202
657 204
659 206
106
114
160
162
164
696
1
2
700
702
, GH9-+!EF+-71BíC):-C0DCE5IZê['REAHB[]3arés%j]?`@su1yäåã#Çu=x>ãç/ë¢ä£!öç;ê<£•-©∫àª≤•9®:ªΩ+¡“Ü” Ω7¿8”’)ŸÍÑÎ‚’5ÿ6ÎÌ'ÒÇÇÉ˙Ì34ÉÖ%âöÄõíÖ1à2õù#°≤~≥™ù/†0≥µ!π |À¬∂-«…Õ
—√„Â€
÷ﬂ”‰ﬁÎ
˝	˚ÒáÓÍ¸ˇÉÄáˇÇÄíéôòùì	ññ®¶Ø_ÒÔπ¬3æ	æXh
”—÷ÿŸ‰·‰i0 convert.input63
i1 convert.input62
i2 convert.input61
i3 convert.input60
i4 convert.input59
i5 convert.input58
i6 convert.input57
i7 convert.input56
i8 convert.input55
i9 convert.input54
i10 convert.input53
i11 convert.input52
i12 convert.input51
i13 convert.input50
i14 convert.input49
i15 convert.input48
i16 convert.input47
i17 convert.input46
i18 convert.input45
i19 convert.input44
i20 convert.input12
i21 convert.input11
i22 convert.input9
i23 convert.input7
i24 convert.input5
i25 convert.input3
i26 convert.input2
i27 convert.input1
i28 convert.input0
i29 convert.input13
i30 convert.input43
i31 Verilog.UART_T.tx_data[0]
i32 Verilog.UART_T.tx_data[1]
i33 Verilog.UART_T.tx_data[2]
i34 Verilog.UART_T.tx_data[3]
i35 Verilog.UART_T.tx_data[4]
i36 Verilog.UART_T.tx_data[5]
i37 Verilog.UART_T.tx_data[6]
i38 Verilog.UART_T.tx_data[7]
i39 Verilog.UART_T.tx_data[8]
i40 Verilog.UART_T.tx_data[9]
i41 Verilog.UART_T.tx_data[10]
i42 Verilog.UART_T.tx_data[11]
i43 convert.input29
i44 convert.input19
i45 convert.input21
i46 convert.input4
i47 convert.input34
i48 Verilog.UART_T.clk
i49 convert.input23
i50 convert.input6
i51 convert.input36
i52 AIGER_NEXT_Verilog.UART_T.rst
i53 convert.input25
i54 convert.input8
i55 convert.input38
i56 AIGER_NEXT_Verilog.UART_T.tx_ena
i57 convert.input27
i58 convert.input10
i59 convert.input40
i60 convert.input14
i61 convert.input15
i62 convert.input16
i63 convert.input17
i64 convert.input18
i65 convert.input20
i66 convert.input22
i67 convert.input24
i68 convert.input26
i69 convert.input28
i70 convert.input30
i71 convert.input31
i72 convert.input32
i73 convert.input33
i74 convert.input35
i75 convert.input37
i76 convert.input39
i77 convert.input41
i78 convert.input42
i79 AIGER_NEXT_LTL_1_SPECF_2
i80 AIGER_NEXT_LTL_1_SPECF_1
i81 AIGER_NEXT_IGNORE_LTL_1
l0 Verilog.UART_T.tx_buffer[0]
l1 Verilog.UART_T.tx_buffer[1]
l2 Verilog.UART_T.tx_buffer[2]
l3 Verilog.UART_T.tx_buffer[3]
l4 Verilog.UART_T.tx_buffer[4]
l5 Verilog.UART_T.tx_buffer[5]
l6 Verilog.UART_T.tx_buffer[6]
l7 Verilog.UART_T.tx_buffer[7]
l8 Verilog.UART_T.tx_buffer[8]
l9 Verilog.UART_T.tx_buffer[9]
l10 Verilog.UART_T.tx_buffer[10]
l11 Verilog.UART_T.tx_buffer[11]
l12 Verilog.UART_T.tx_buffer[12]
l13 Verilog.UART_T.tx_buffer[13]
l14 Verilog.UART_T.tx
l15 Verilog.UART_T.tx_busy
l16 Verilog.UART_T.tx_cnt[0]
l17 Verilog.UART_T.tx_cnt[1]
l18 Verilog.UART_T.tx_cnt[2]
l19 Verilog.UART_T.tx_cnt[3]
l20 Verilog.UART_T.tx_state
l21 Verilog.UART_T.rst
l22 Verilog.UART_T.tx_ena
l23 LTL_1_SPECF_2
l24 LTL_1_SPECF_1
l25 IGNORE_LTL_1
l26 AIGER_VALID
l27 AIGER_INITIALIZED
j0 AIGER_JUST_0
c
smvtoaig
1.9
../../Tools/abc_mc/SMV/uart_transmit_7.smv
