
#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1728.3 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B4   | SLICEL  |  650.1 |  12850.4 |          net          | R33C68L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  12925.5 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1345.8 |  14271.3 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7948.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6252.2 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7948.7     - 284        
         = 1728.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1792 ps
起点     : inst/TARGEXP0HTRANS1       [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_ADDR[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/i_dataout[8]/D4       | SLICEL  | 1397.6 |    12125 |          net          | R30C51M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/i_dataout[8]/D        | SLICEL  |   75.1 |  12200.1 |         Tilo          |          | ahb_sram1/nxt_addr_low[1]          | 1    |
| SRAM_ADDR[0]_MGIOL/TXDATA0      | IOLOGIC | 2007.5 |  14207.6 |          net          | IOL_B85C | ahb_sram1/nxt_addr_low[1]          |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7885       (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6413.8 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_ADDR[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B85C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7885       - 284        
         = 1792 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1902.7 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D2   | SLICEL  |    544 |  12744.4 |          net          | R33C68L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  12819.5 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC | 1277.5 |  14096.9 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7774.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6077.8 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7774.3     - 284        
         = 1902.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2055.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
===========================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M | AHB_USR_CLK                                            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |         | net_extracted_nHQX1                                    | 13   |
| ahb_lcd8080_inst1/n_446/C4      | SLICEL  |  772.5 |   8462.1 |      net      | R23C40M | net_extracted_nHQX1                                    |      |
| ahb_lcd8080_inst1/n_446/C       | SLICEL  |   75.1 |   8537.2 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                    | SLICEL  |    707 |   9244.2 |      net      | R24C42L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                     | SLICEL  |   75.1 |   9319.3 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_542/A3      | SLICEL  |  469.9 |   9789.3 |      net      | R23C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_542/AMUX    | SLICEL  |  100.6 |   9889.9 |     Topaa     |         | ahb_lcd8080_inst1/n_542                                | 10   |
| ahb_lcd8080_inst1/n_426/C2      | SLICEL  |  338.5 |  10228.3 |      net      | R23C42L | ahb_lcd8080_inst1/n_542                                |      |
| ahb_lcd8080_inst1/n_426/C       | SLICEL  |   75.1 |  10303.4 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                    | SLICEL  |    847 |  11150.5 |      net      | R22C40L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                     | SLICEL  |   75.1 |  11225.6 |     Tilo      |         | HREADY_P3                                              | 14   |
| inst/TARGEXP1HREADYOUT          |   CM3   | 2047.5 |  13273.1 |      net      | CM3     | HREADY_P3                                              |      |
===========================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 6950.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 6384.7 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |       | AHB_USR_CLK | 441  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16121.6 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16121.6    + 162        - 0          - 6322.7     - 6950.4     - 955        
         = 2055.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2373.9 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_2004/C6             | SLICEL  |  513.7 |  11864.3 |          net          | R31C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_2004/C              | SLICEL  |   75.1 |  11939.4 |         Tilo          |          | _n_10873                           | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1686.3 |  13625.7 |          net          | IOL_B89C | _n_10873                           |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7303.1     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5756.8 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7303.1     - 284        
         = 2373.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2448.2 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1351.1 |  13551.5 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7228.8     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5607.4 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7228.8     - 284        
         = 2448.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2602.2 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[0]_MGIOL/CE           | IOLOGIC | 2788.3 |  13618.5 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7295.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6755.6 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7295.8     - 63         
         = 2602.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2750.7 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[15]_MGIOL/CE          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[15]_MGIOL/CE          | IOLOGIC | 2639.8 |  13469.9 |      net      | IOL_T13A | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7147.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6607.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[15]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_T13A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7147.3     - 63         
         = 2750.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2752 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[2]_MGIOL/CE           | IOLOGIC | 2638.5 |  13468.7 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7146       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6605.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7146       - 63         
         = 2752 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2782.7 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/byte_strobe[2]/CE [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                  节点                  |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'clkbase                          |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                   |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                          |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI               | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                     |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP        |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP              | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M | AHB_USR_CLK                                            |      |
| --                                     |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX1/A4                 | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX1/BMUX               | SLICEL  |    117 |   7689.6 |     Topab     |         | net_extracted_nHQX1                                    | 13   |
| ahb_lcd8080_inst1/n_446/C4             | SLICEL  |  772.5 |   8462.1 |      net      | R23C40M | net_extracted_nHQX1                                    |      |
| ahb_lcd8080_inst1/n_446/C              | SLICEL  |   75.1 |   8537.2 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                           | SLICEL  |    707 |   9244.2 |      net      | R24C42L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                            | SLICEL  |   75.1 |   9319.3 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_542/A3             | SLICEL  |  469.9 |   9789.3 |      net      | R23C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_542/AMUX           | SLICEL  |  100.6 |   9889.9 |     Topaa     |         | ahb_lcd8080_inst1/n_542                                | 10   |
| ahb_lcd8080_inst1/n_426/C2             | SLICEL  |  338.5 |  10228.3 |      net      | R23C42L | ahb_lcd8080_inst1/n_542                                |      |
| ahb_lcd8080_inst1/n_426/C              | SLICEL  |   75.1 |  10303.4 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                           | SLICEL  |    847 |  11150.5 |      net      | R22C40L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                            | SLICEL  |   75.1 |  11225.6 |     Tilo      |         | HREADY_P3                                              | 14   |
| Interconncet/SlaveMUX/hsel_reg[3]/C1   | SLICEL  |  589.1 |  11814.6 |      net      | R22C39L | HREADY_P3                                              |      |
| Interconncet/SlaveMUX/hsel_reg[3]/CMUX | SLICEL  |   85.2 |  11899.8 |     Topcc     |         | ahb_lcd8080_inst1/trans_req                            | 10   |
| ahb_lcd8080_inst1/write_en/C2          | SLICEL  |  767.1 |  12666.9 |      net      | R23C40L | ahb_lcd8080_inst1/trans_req                            |      |
| ahb_lcd8080_inst1/write_en/C           | SLICEL  |   75.1 |    12742 |     Tilo      |         | ahb_lcd8080_inst1/n_316                                | 1    |
| ahb_lcd8080_inst1/byte_strobe[2]/CE    | SLICEL  |  711.4 |  13453.4 |      net      | R25C39L | ahb_lcd8080_inst1/n_316                                |      |
==================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7130.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 678.3 
        总的连线延迟 = 6404.8 
        逻辑级数     = 8 

[数据捕获路径]
=========================================================================================================================
|                 节点                 |  单元   |  延迟  |   到达时间   |     类型      |  位置   |    连线     | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |           -- |               |         | N/A         |      |
| clk_25M                              |   top   |      0 |           -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                   |   --    |     -- |           -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5064.2 |      15064.2 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_lcd8080_inst1/byte_strobe[2]/CLK | SLICEL  | 1057.4 | Tcat:16121.6 |      net      | R25C39L | AHB_USR_CLK |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 16121.6    + 162        - 0          - 6322.7     - 7130.8     - 47.5       
         = 2782.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 274.6 ps
起点     : ahb_uart1/TX_shift_reg[8]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R19C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/CQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[5] | 1    |
| ahb_uart1/TX_shift_reg[4]/A6    | SLICEL  |  165.4 |   6317.5 |      net      | R19C54M | ahb_uart1/TX_shift_reg[5] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 195.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 165.4 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C54M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 195.9      - 6322.7     - -117.8     
         = 274.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 320.3 ps
起点     : ahb_uart1/_i_403_rkd_5/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/CLK_RX_pulse/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK             | 441  |
| ahb_uart1/_i_403_rkd_5/CLK      | SLICEL  | 1057.4 |   6121.6 |      net      | R20C57M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_uart1/_i_403_rkd_5/BQ       | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_samp_low_d | 7    |
| ahb_uart1/CLK_RX_pulse/D6       | SLICEL  |    211 |   6363.1 |      net      | R20C57L | ahb_uart1/RX_samp_low_d |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/CLK_RX_pulse/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R20C57L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 241.5      - 6322.7     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 325.9 ps
起点     : ahb_sram1/i_dataout[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/i_dataout[8]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A            |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A            |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK    | 441  |
| ahb_sram1/i_dataout[8]/CLK      | SLICEL  | 1057.4 |   6121.6 |      net      | R30C51M | AHB_USR_CLK    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| ahb_sram1/i_dataout[8]/DQ       | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | SRAM_ADDR[0]_c | 1    |
| ahb_sram1/i_dataout[8]/D3       | SLICEL  |  216.6 |   6368.7 |      net      | R30C51M | SRAM_ADDR[0]_c |      |
===================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_sram1/i_dataout[8]/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R30C51M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R19C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3    | SLICEL  |  216.6 |   6368.7 |      net      | R19C54L | ahb_uart1/TX_shift_reg[8] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C54L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 333.5 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_927/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                  | 441  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK | SLICEL  | 1057.4 |   6121.6 |      net      | R19C55L | AHB_USR_CLK                  |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_927/D5               | SLICEL  |  224.2 |   6376.3 |      net      | R19C55M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
==================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/n_927/CLK             | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C55M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 254.7      - 6322.7     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 333.5 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_927/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                  | 441  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK | SLICEL  | 1057.4 |   6121.6 |      net      | R19C55L | AHB_USR_CLK                  |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_927/C5               | SLICEL  |  224.2 |   6376.3 |      net      | R19C55M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
==================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/n_927/CLK             | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C55M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 254.7      - 6322.7     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 334.2 ps
起点     : ahb_epwm1/n_1778/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_epwm1/n_1778/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |    连线     | 扇出 |
================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |       -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_epwm1/n_1778/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R14C51L | AHB_USR_CLK |      |
| --                              |   --    |     -- |       -- |      --       | --      | --          | --   |
| ahb_epwm1/n_1778/CQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_core_c  | 1    |
| ahb_epwm1/n_1778/C2             | SLICEL  |  224.9 |     6377 |      net      | R14C51L | led_core_c  |      |
================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_epwm1/n_1778/CLK            | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R14C51L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 255.4      - 6322.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/n_1953/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1953/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK          | 441  |
| ahb_sram1/n_1953/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C67M | AHB_USR_CLK          |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| ahb_sram1/n_1953/CQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_rd_req | 1    |
| ahb_sram1/n_1953/C2             | SLICEL  |  224.9 |     6377 |      net      | R32C67M | ahb_sram1/reg_rd_req |      |
=========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_sram1/n_1953/CLK            | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C67M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 255.4      - 6322.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 336.2 ps
起点     : ahb_epwm1/TBPRD_shadow[2]/AQ          [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : Interconncet/SlaveMUX/_i_40_rkd_13/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                         |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                               |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in                  |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                         |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI              | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                                    |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP       |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP             | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_epwm1/TBPRD_shadow[2]/CLK         | SLICEL  | 1057.4 |   6121.6 |      net      | R19C42L | AHB_USR_CLK               |      |
| --                                    |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_epwm1/TBPRD_shadow[2]/AQ          | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_epwm1/TBPRD_shadow[2] | 2    |
| Interconncet/SlaveMUX/_i_40_rkd_13/AX | SLICEL  |    302 |   6454.1 |      net      | R19C41M | ahb_epwm1/TBPRD_shadow[2] |      |
====================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 332.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 302 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|                  节点                  |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                          |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                                |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                   |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                          |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI               | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                     |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP        |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP              | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| Interconncet/SlaveMUX/_i_40_rkd_13/CLK | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C41M | AHB_USR_CLK |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 332.5      - 6322.7     - -42.7      
         = 336.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R25C57L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   6381.7 |      net      | R25C57L | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R25C57L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 260.1      - 6322.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1728.3 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B4   | SLICEL  |  650.1 |  12850.4 |          net          | R33C68L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  12925.5 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1345.8 |  14271.3 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7948.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6252.2 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7948.7     - 284        
         = 1728.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1792 ps
起点     : inst/TARGEXP0HTRANS1       [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_ADDR[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/i_dataout[8]/D4       | SLICEL  | 1397.6 |    12125 |          net          | R30C51M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/i_dataout[8]/D        | SLICEL  |   75.1 |  12200.1 |         Tilo          |          | ahb_sram1/nxt_addr_low[1]          | 1    |
| SRAM_ADDR[0]_MGIOL/TXDATA0      | IOLOGIC | 2007.5 |  14207.6 |          net          | IOL_B85C | ahb_sram1/nxt_addr_low[1]          |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7885       (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 150.2 
        总的连线延迟 = 6413.8 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_ADDR[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B85C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7885       - 284        
         = 1792 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1902.7 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D2   | SLICEL  |    544 |  12744.4 |          net          | R33C68L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |  12819.5 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC | 1277.5 |  14096.9 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7774.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6077.8 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7774.3     - 284        
         = 1902.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2055.6 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
===========================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M | AHB_USR_CLK                                            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |         | net_extracted_nHQX1                                    | 13   |
| ahb_lcd8080_inst1/n_446/C4      | SLICEL  |  772.5 |   8462.1 |      net      | R23C40M | net_extracted_nHQX1                                    |      |
| ahb_lcd8080_inst1/n_446/C       | SLICEL  |   75.1 |   8537.2 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                    | SLICEL  |    707 |   9244.2 |      net      | R24C42L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                     | SLICEL  |   75.1 |   9319.3 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_542/A3      | SLICEL  |  469.9 |   9789.3 |      net      | R23C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_542/AMUX    | SLICEL  |  100.6 |   9889.9 |     Topaa     |         | ahb_lcd8080_inst1/n_542                                | 10   |
| ahb_lcd8080_inst1/n_426/C2      | SLICEL  |  338.5 |  10228.3 |      net      | R23C42L | ahb_lcd8080_inst1/n_542                                |      |
| ahb_lcd8080_inst1/n_426/C       | SLICEL  |   75.1 |  10303.4 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                    | SLICEL  |    847 |  11150.5 |      net      | R22C40L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                     | SLICEL  |   75.1 |  11225.6 |     Tilo      |         | HREADY_P3                                              | 14   |
| inst/TARGEXP1HREADYOUT          |   CM3   | 2047.5 |  13273.1 |      net      | CM3     | HREADY_P3                                              |      |
===========================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 6950.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 518 
        总的连线延迟 = 6384.7 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |       | AHB_USR_CLK | 441  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16121.6 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16121.6    + 162        - 0          - 6322.7     - 6950.4     - 955        
         = 2055.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2373.9 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_2004/C6             | SLICEL  |  513.7 |  11864.3 |          net          | R31C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_2004/C              | SLICEL  |   75.1 |  11939.4 |         Tilo          |          | _n_10873                           | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1686.3 |  13625.7 |          net          | IOL_B89C | _n_10873                           |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7303.1     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5756.8 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7303.1     - 284        
         = 2373.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2448.2 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6322.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   7643.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |  10652.3 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10727.4 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |  11275.5 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |  11350.6 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |  11840.2 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |  11915.3 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |  12125.3 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |  12200.4 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1351.1 |  13551.5 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7228.8     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5607.4 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7228.8     - 284        
         = 2448.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2602.2 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[0]_MGIOL/CE           | IOLOGIC | 2788.3 |  13618.5 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7295.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6755.6 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7295.8     - 63         
         = 2602.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2750.7 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[15]_MGIOL/CE          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[15]_MGIOL/CE          | IOLOGIC | 2639.8 |  13469.9 |      net      | IOL_T13A | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7147.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6607.1 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[15]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_T13A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7147.3     - 63         
         = 2750.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2752 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=========================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                连线                 | 扇出 |
=========================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M                             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                           |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                 |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | AHB_USR_CLK                         | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M  | AHB_USR_CLK                         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                                  | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[11]          | 1    |
| net_extracted_nHQX1/A4          | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M  | ahb_lcd8080_inst1/addr[11]          |      |
| net_extracted_nHQX1/BMUX        | SLICEL  |    117 |   7689.6 |     Topab     |          | net_extracted_nHQX1                 | 13   |
| ahb_lcd8080_inst1/n_446/B2      | SLICEL  |  796.9 |   8486.5 |      net      | R23C40M  | net_extracted_nHQX1                 |      |
| ahb_lcd8080_inst1/n_446/B       | SLICEL  |   75.1 |   8561.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_246_decomp     | 3    |
| _n_10885/A5                     | SLICEL  |  738.7 |   9300.3 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_246_decomp     |      |
| _n_10885/A                      | SLICEL  |   75.1 |   9375.4 |     Tilo      |          | _n_10885                            | 1    |
| _n_10885/D1                     | SLICEL  |  244.1 |   9619.5 |      net      | R24C42M  | _n_10885                            |      |
| _n_10885/D                      | SLICEL  |   75.1 |   9694.6 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 | 1    |
| _n_10885/B1                     | SLICEL  |  244.1 |   9938.7 |      net      | R24C42M  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_1 |      |
| _n_10885/B                      | SLICEL  |   75.1 |  10013.8 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]    | 27   |
| ahb_lcd8080_inst1/n_426/A1      | SLICEL  |  741.3 |    10755 |      net      | R23C42L  | ahb_lcd8080_inst1/sta8080_now[1]    |      |
| ahb_lcd8080_inst1/n_426/A       | SLICEL  |   75.1 |  10830.1 |     Tilo      |          | ahb_lcd8080_inst1/n_426             | 16   |
| DATA_8080[2]_MGIOL/CE           | IOLOGIC | 2638.5 |  13468.7 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_426             |      |
=========================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7146       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 492.5 
        总的连线延迟 = 6605.8 
        逻辑级数     = 6 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |      15064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16121.6 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16121.6    + 162        - 0          - 6322.7     - 7146       - 63         
         = 2752 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2782.7 ps
起点     : ahb_lcd8080_inst1/addr[12]/BMUX     [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_lcd8080_inst1/byte_strobe[2]/CE [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================================================
|                  节点                  |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
==================================================================================================================================================================
| CLOCK'clkbase                          |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                   |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                          |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI               | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                     |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP        |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP              | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | AHB_USR_CLK                                            | 441  |
| ahb_lcd8080_inst1/addr[12]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R22C40M | AHB_USR_CLK                                            |      |
| --                                     |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[12]/BMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[11]                             | 1    |
| net_extracted_nHQX1/A4                 | SLICEL  | 1202.3 |   7572.6 |      net      | R21C40M | ahb_lcd8080_inst1/addr[11]                             |      |
| net_extracted_nHQX1/BMUX               | SLICEL  |    117 |   7689.6 |     Topab     |         | net_extracted_nHQX1                                    | 13   |
| ahb_lcd8080_inst1/n_446/C4             | SLICEL  |  772.5 |   8462.1 |      net      | R23C40M | net_extracted_nHQX1                                    |      |
| ahb_lcd8080_inst1/n_446/C              | SLICEL  |   75.1 |   8537.2 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  | 2    |
| RS_8080_c/B5                           | SLICEL  |    707 |   9244.2 |      net      | R24C42L | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp  |      |
| RS_8080_c/B                            | SLICEL  |   75.1 |   9319.3 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 | 1    |
| ahb_lcd8080_inst1/n_542/A3             | SLICEL  |  469.9 |   9789.3 |      net      | R23C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1 |      |
| ahb_lcd8080_inst1/n_542/AMUX           | SLICEL  |  100.6 |   9889.9 |     Topaa     |         | ahb_lcd8080_inst1/n_542                                | 10   |
| ahb_lcd8080_inst1/n_426/C2             | SLICEL  |  338.5 |  10228.3 |      net      | R23C42L | ahb_lcd8080_inst1/n_542                                |      |
| ahb_lcd8080_inst1/n_426/C              | SLICEL  |   75.1 |  10303.4 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 18   |
| HREADY_P3/A6                           | SLICEL  |    847 |  11150.5 |      net      | R22C40L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| HREADY_P3/A                            | SLICEL  |   75.1 |  11225.6 |     Tilo      |         | HREADY_P3                                              | 14   |
| Interconncet/SlaveMUX/hsel_reg[3]/C1   | SLICEL  |  589.1 |  11814.6 |      net      | R22C39L | HREADY_P3                                              |      |
| Interconncet/SlaveMUX/hsel_reg[3]/CMUX | SLICEL  |   85.2 |  11899.8 |     Topcc     |         | ahb_lcd8080_inst1/trans_req                            | 10   |
| ahb_lcd8080_inst1/write_en/C2          | SLICEL  |  767.1 |  12666.9 |      net      | R23C40L | ahb_lcd8080_inst1/trans_req                            |      |
| ahb_lcd8080_inst1/write_en/C           | SLICEL  |   75.1 |    12742 |     Tilo      |         | ahb_lcd8080_inst1/n_316                                | 1    |
| ahb_lcd8080_inst1/byte_strobe[2]/CE    | SLICEL  |  711.4 |  13453.4 |      net      | R25C39L | ahb_lcd8080_inst1/n_316                                |      |
==================================================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 7130.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 678.3 
        总的连线延迟 = 6404.8 
        逻辑级数     = 8 

[数据捕获路径]
=========================================================================================================================
|                 节点                 |  单元   |  延迟  |   到达时间   |     类型      |  位置   |    连线     | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                        |   N/A   |      0 |           -- |               |         | N/A         |      |
| clk_25M                              |   top   |      0 |           -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                 |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                        |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI             | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                   |   --    |     -- |           -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP      |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP            | PLL_25K | 5064.2 |      15064.2 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_lcd8080_inst1/byte_strobe[2]/CLK | SLICEL  | 1057.4 | Tcat:16121.6 |      net      | R25C39L | AHB_USR_CLK |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 16121.6    + 162        - 0          - 6322.7     - 7130.8     - 47.5       
         = 2782.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 274.6 ps
起点     : ahb_uart1/TX_shift_reg[8]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R19C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/CQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[5] | 1    |
| ahb_uart1/TX_shift_reg[4]/A6    | SLICEL  |  165.4 |   6317.5 |      net      | R19C54M | ahb_uart1/TX_shift_reg[5] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 195.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 165.4 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/TX_shift_reg[4]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C54M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 195.9      - 6322.7     - -117.8     
         = 274.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 320.3 ps
起点     : ahb_uart1/_i_403_rkd_5/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/CLK_RX_pulse/D6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK             | 441  |
| ahb_uart1/_i_403_rkd_5/CLK      | SLICEL  | 1057.4 |   6121.6 |      net      | R20C57M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_uart1/_i_403_rkd_5/BQ       | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_samp_low_d | 7    |
| ahb_uart1/CLK_RX_pulse/D6       | SLICEL  |    211 |   6363.1 |      net      | R20C57L | ahb_uart1/RX_samp_low_d |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/CLK_RX_pulse/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R20C57L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 241.5      - 6322.7     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 325.9 ps
起点     : ahb_sram1/i_dataout[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/i_dataout[8]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A            |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A            |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK    | 441  |
| ahb_sram1/i_dataout[8]/CLK      | SLICEL  | 1057.4 |   6121.6 |      net      | R30C51M | AHB_USR_CLK    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --             | --   |
| ahb_sram1/i_dataout[8]/DQ       | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | SRAM_ADDR[0]_c | 1    |
| ahb_sram1/i_dataout[8]/D3       | SLICEL  |  216.6 |   6368.7 |      net      | R30C51M | SRAM_ADDR[0]_c |      |
===================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_sram1/i_dataout[8]/CLK      | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R30C51M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R19C54L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3    | SLICEL  |  216.6 |   6368.7 |      net      | R19C54L | ahb_uart1/TX_shift_reg[8] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C54L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 247.1      - 6322.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 333.5 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_927/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                  | 441  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK | SLICEL  | 1057.4 |   6121.6 |      net      | R19C55L | AHB_USR_CLK                  |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_927/D5               | SLICEL  |  224.2 |   6376.3 |      net      | R19C55M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
==================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/n_927/CLK             | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C55M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 254.7      - 6322.7     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 333.5 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_927/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP  |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP        | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK                  | 441  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK | SLICEL  | 1057.4 |   6121.6 |      net      | R19C55L | AHB_USR_CLK                  |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_927/C5               | SLICEL  |  224.2 |   6376.3 |      net      | R19C55M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
==================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/n_927/CLK             | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C55M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 254.7      - 6322.7     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 334.2 ps
起点     : ahb_epwm1/n_1778/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_epwm1/n_1778/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |    连线     | 扇出 |
================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |       -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_epwm1/n_1778/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R14C51L | AHB_USR_CLK |      |
| --                              |   --    |     -- |       -- |      --       | --      | --          | --   |
| ahb_epwm1/n_1778/CQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_core_c  | 1    |
| ahb_epwm1/n_1778/C2             | SLICEL  |  224.9 |     6377 |      net      | R14C51L | led_core_c  |      |
================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_epwm1/n_1778/CLK            | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R14C51L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 255.4      - 6322.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/n_1953/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1953/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK          | 441  |
| ahb_sram1/n_1953/CLK            | SLICEL  | 1057.4 |   6121.6 |      net      | R32C67M | AHB_USR_CLK          |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| ahb_sram1/n_1953/CQ             | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_sram1/reg_rd_req | 1    |
| ahb_sram1/n_1953/C2             | SLICEL  |  224.9 |     6377 |      net      | R32C67M | ahb_sram1/reg_rd_req |      |
=========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_sram1/n_1953/CLK            | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R32C67M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 255.4      - 6322.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 336.2 ps
起点     : ahb_epwm1/TBPRD_shadow[2]/AQ          [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : Interconncet/SlaveMUX/_i_40_rkd_13/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                         |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                               |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in                  |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                         |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI              | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                                    |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP       |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP             | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_epwm1/TBPRD_shadow[2]/CLK         | SLICEL  | 1057.4 |   6121.6 |      net      | R19C42L | AHB_USR_CLK               |      |
| --                                    |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_epwm1/TBPRD_shadow[2]/AQ          | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_epwm1/TBPRD_shadow[2] | 2    |
| Interconncet/SlaveMUX/_i_40_rkd_13/AX | SLICEL  |    302 |   6454.1 |      net      | R19C41M | ahb_epwm1/TBPRD_shadow[2] |      |
====================================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 332.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 302 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|                  节点                  |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                          |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                                |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in                   |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                          |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI               | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                                     |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP        |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP              | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| Interconncet/SlaveMUX/_i_40_rkd_13/CLK | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R19C41M | AHB_USR_CLK |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 332.5      - 6322.7     - -42.7      
         = 336.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | AHB_USR_CLK               | 441  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1057.4 |   6121.6 |      net      | R25C57L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ    | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3    | SLICEL  |  229.6 |   6381.7 |      net      | R25C57L | ahb_uart1/RX_shift_reg[7] |      |
==============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | AHB_USR_CLK | 441  |
| ahb_uart1/RX_shift_reg[7]/CLK   | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R25C57L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 260.1      - 6322.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 14752.9 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/CE       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L  | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L  | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |          | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L  | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |          | _n_10844                      | 20   |
| led_pin[2]_MGIOL/CE              | IOLOGIC | 3062.5 |  11509.8 |      net      | IOL_T92A | _n_10844                      |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5187.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4839 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5187.1     - 21         
         = 14752.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 14766.9 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_c/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |         | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |         | _n_10844                      | 20   |
| led_pin[2]_c/CE                  | SLICEL  | 3021.9 |  11469.3 |      net      | R2C92M  | _n_10844                      |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5146.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4798.5 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置  |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_c/CLK                | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R2C92M | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 26121.6    + 162        - 0          - 6322.7     - 5146.6     - 47.5       
         = 14766.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 14776.4 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/CE       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L  | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L  | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |          | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L  | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |          | _n_10844                      | 20   |
| led_pin[1]_MGIOL/CE              | IOLOGIC |   3039 |  11486.3 |      net      | IOL_T92B | _n_10844                      |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5163.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4815.5 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5163.6     - 21         
         = 14776.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 14784.3 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_MGIOL/CE       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L  | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L  | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |          | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L  | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |          | _n_10844                      | 20   |
| led_pin[3]_MGIOL/CE              | IOLOGIC | 3031.1 |  11478.4 |      net      | IOL_T92D | _n_10844                      |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 5155.7     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4807.6 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 5155.7     - 21         
         = 14784.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 15019.6 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[0]_MGIOL/CE       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L  | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L  | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |          | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L  | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |          | _n_10844                      | 20   |
| led_pin[0]_MGIOL/CE              | IOLOGIC | 2795.8 |  11243.1 |      net      | IOL_T95D | _n_10844                      |      |
====================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 4920.4     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4572.3 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[0]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T95D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 4920.4     - 21         
         = 15019.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 16836 ps
起点     : led_pin[2]_c/BMUX                [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_13/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_c/CLK                 | SLICEL  | 1096.4 |   6322.7 |      net      | R2C92M  | CLK_FPGA_SYS1 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_pin[2]_c/BMUX                | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | led_pin[1]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_13/BX | SLICEL  | 3029.6 |   9399.9 |      net      | R12C48L | led_pin[1]_c  |      |
===================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 3077.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 3029.6 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================================
|               节点                |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
========================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_13/CLK | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R12C48L | CLK_FPGA_SYS1 |      |
========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tdick)
         = 26121.6    + 162        - 0          - 6322.7     - 3077.3     - 47.7       
         = 16836 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 16897.9 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_13/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_MGIOL/TXDATA0           [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                      |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                            |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in               |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                      |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI           | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                                 |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS          | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_13/CLK  | SLICEL  | 1096.4 |   6322.7 |      net      | R12C48L  | CLK_FPGA_SYS1 |      |
| --                                 |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_13/BMUX | SLICEL  |   47.7 |   6370.4 |    Tshcko     |          | led_pin[0]_c  | 2    |
| led_pin[3]_MGIOL/TXDATA0           | IOLOGIC | 2731.4 |   9101.8 |      net      | IOL_T92D | led_pin[0]_c  |      |
======================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2779.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 2731.4 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 2779.1     - 284        
         = 16897.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 16967.4 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/A1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |         | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |         | _n_10844                      | 20   |
| led_wf_inst1/cnt[24]/A1          | SLICEL  |  724.9 |   9172.3 |      net      | R12C50L | _n_10844                      |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2849.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2501.5 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R12C50L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2849.6     - 144        
         = 16967.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 16981.5 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[6]/A3    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 |   5226.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |   6322.7 |      net      | R12C49L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |   6370.4 |    Tshcko     |         | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |   6886.1 |      net      | R11C49L | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |   6961.2 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |   7384.3 |      net      | R11C49L | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |   7459.4 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |   8120.8 |      net      | R12C48L | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |   8195.9 |     Tilo      |         | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |   8372.3 |      net      | R12C48L | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |   8447.4 |     Tilo      |         | _n_10844                      | 20   |
| led_wf_inst1/cnt[6]/A3           | SLICEL  |  710.9 |   9158.2 |      net      | R12C47L | _n_10844                      |      |
===================================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2835.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2487.4 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1057.4 | Tcat:26121.6 |      net      | R12C47L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26121.6    + 162        - 0          - 6322.7     - 2835.5     - 144        
         = 16981.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 16982.9 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_13/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/TXDATA0         [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================
|               节点                |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                           |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4135.3 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                                |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5226.3 |   5226.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_13/CLK | SLICEL  | 1096.4 |   6322.7 |      net      | R12C48L  | CLK_FPGA_SYS1 |      |
| --                                |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_13/AQ  | SLICEL  |   30.5 |   6353.2 |     Tcko      |          | led_pin[3]_c  | 2    |
| led_pin[2]_MGIOL/TXDATA0          | IOLOGIC | 2663.6 |   9016.8 |      net      | IOL_T92A | led_pin[3]_c  |      |
=====================================================================================================================
时钟路径延迟         = 6322.7     (Tclkp)
数据路径延迟         = 2694.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 2663.6 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |      25064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26121.6 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 26121.6    + 162        - 0          - 6322.7     - 2694.1     - 284        
         = 16982.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Fri Aug 23 23:56:25 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 399.2 ps
起点     : led_wf_inst1/cnt[6]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[6]/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1       | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1057.4 |   6121.6 |      net      | R12C47L | CLK_FPGA_SYS1       |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[6]/BMUX        | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[6]/B1          | SLICEL  |  255.5 |   6424.9 |      net      | R12C47L | led_wf_inst1/cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[6]/CLK         | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C47L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 303.2      - 6322.7     - -135       
         = 399.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 511 ps
起点     : led_pin[2]_c/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_c/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置  |     连线      | 扇出 |
=================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_c/CLK                | SLICEL  | 1057.4 |   6121.6 |      net      | R2C92M | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --     | --            | --   |
| led_pin[2]_c/AQ                 | SLICEL  |   30.5 |   6152.1 |     Tcko      |        | led_pin[2]_c  | 2    |
| led_pin[2]_c/BX                 | SLICEL  |  476.8 |   6628.9 |      net      | R2C92M | led_pin[2]_c  |      |
=================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 507.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 476.8 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置  |     连线      | 扇出 |
====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |        | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |        | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A  | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |        | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1  | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --     | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |        | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |        | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_c/CLK                | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R2C92M | CLK_FPGA_SYS1 |      |
====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 507.3      - 6322.7     - -42.7      
         = 511 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 559 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_13/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_13/AX   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                      |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                            |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in               |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                      |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI           | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS          | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_13/CLK  | SLICEL  | 1057.4 |   6121.6 |      net      | R12C48L | CLK_FPGA_SYS1 |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_13/BMUX | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_pin[0]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_13/AX   | SLICEL  |  507.6 |   6676.9 |      net      | R12C48L | led_pin[0]_c  |      |
=====================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 555.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 507.6 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_13/CLK | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C48L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 162        + 6121.6     + 555.3      - 6322.7     - -42.7      
         = 559 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 696.6 ps
起点     : led_wf_inst1/cnt[16]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[16]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C49L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[16]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_36[13]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R12C49M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_36[13]/DMUX      | SLICEL  |  148.7 |   6514.5 |     Topbd     |         | led_wf_inst1/n_36[16] | 1    |
| led_wf_inst1/cnt[16]/A2         | SLICEL  |  224.9 |   6739.4 |      net      | R12C49L | led_wf_inst1/n_36[16] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 617.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 148.7 
        总的连线延迟 = 438.6 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C49L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 617.8      - 6322.7     - -117.8     
         = 696.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 721.2 ps
起点     : led_wf_inst1/cnt[24]/AMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/A3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C50L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[24]/AMUX       | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[19]  | 2    |
| led_wf_inst1/n_36[17]/C2        | SLICEL  |  239.6 |   6408.9 |      net      | R12C50M | led_wf_inst1/cnt[19]  |      |
| led_wf_inst1/n_36[17]/CMUX      | SLICEL  |  121.3 |   6530.2 |     Topcc     |         | led_wf_inst1/n_36[19] | 1    |
| led_wf_inst1/cnt[24]/A3         | SLICEL  |  216.6 |   6746.8 |      net      | R12C50L | led_wf_inst1/n_36[19] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 625.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 456.2 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C50L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 625.2      - 6322.7     - -135       
         = 721.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 723.4 ps
起点     : led_wf_inst1/cnt[16]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/C2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1           | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C49L | CLK_FPGA_SYS1           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| led_wf_inst1/cnt[16]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[14]    | 2    |
| led_wf_inst1/n_36[13]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R12C49M | led_wf_inst1/cnt[14]    |      |
| led_wf_inst1/n_36[13]/COUT      | SLICEL  |  112.4 |   6478.2 |    Topcyb     |         | led_wf_inst1/_i_6/_n_31 | 1    |
| led_wf_inst1/n_36[17]/CIN       | SLICEL  |      0 |   6478.2 |      net      | R12C50M | led_wf_inst1/_i_6/_n_31 |      |
| led_wf_inst1/n_36[17]/AMUX      | SLICEL  |   63.1 |   6541.3 |     Tcina     |         | led_wf_inst1/n_36[17]   | 1    |
| led_wf_inst1/cnt[24]/C2         | SLICEL  |  224.9 |   6766.2 |      net      | R12C50L | led_wf_inst1/n_36[17]   |      |
============================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 644.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 175.5 
        总的连线延迟 = 438.6 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C50L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 644.6      - 6322.7     - -117.8     
         = 723.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 729.5 ps
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[16]/D2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C49L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[16]/DMUX       | SLICEL  |   47.7 |   6169.3 |    Tshcko     |         | led_wf_inst1/cnt[13]  | 2    |
| led_wf_inst1/n_36[13]/A2        | SLICEL  |  239.6 |   6408.9 |      net      | R12C49M | led_wf_inst1/cnt[13]  |      |
| led_wf_inst1/n_36[13]/AMUX      | SLICEL  |  121.3 |   6530.2 |     Topaa     |         | led_wf_inst1/n_36[13] | 1    |
| led_wf_inst1/cnt[16]/D2         | SLICEL  |  224.9 |   6755.1 |      net      | R12C49L | led_wf_inst1/n_36[13] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 633.5      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 464.5 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C49L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 633.5      - 6322.7     - -135       
         = 729.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 795.9 ps
起点     : led_pin[2]_c/AQ          [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_c/CLK                | SLICEL  | 1057.4 |   6121.6 |      net      | R2C92M   | CLK_FPGA_SYS1 |      |
| --                              |   --    |     -- |       -- |      --       | --       | --            | --   |
| led_pin[2]_c/AQ                 | SLICEL  |   30.5 |   6152.1 |     Tcko      |          | led_pin[2]_c  | 2    |
| led_pin[1]_MGIOL/TXDATA0        | IOLOGIC |  513.4 |   6665.6 |      net      | IOL_T92B | led_pin[2]_c  |      |
===================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 543.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 513.4 
        逻辑级数     = 0 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1096.4 | Tcat:6322.7 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(DO_HLD)
         = 0          + 162        + 6121.6     + 543.9      - 6322.7     - -291       
         = 795.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 807.7 ps
起点     : led_wf_inst1/cnt[16]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[10]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[16]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C49L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[16]/BQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_36[13]/B4        | SLICEL  |  213.7 |   6365.8 |      net      | R12C49M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_36[13]/CMUX      | SLICEL  |  138.5 |   6504.3 |     Topbc     |         | led_wf_inst1/n_36[15] | 1    |
| led_wf_inst1/cnt[10]/B3         | SLICEL  |  346.2 |   6850.5 |      net      | R11C49L | led_wf_inst1/n_36[15] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 728.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 138.5 
        总的连线延迟 = 559.9 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[10]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R11C49L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 728.9      - 6322.7     - -117.8     
         = 807.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 814.5 ps
起点     : led_wf_inst1/cnt[24]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[24]/D4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 |   5064.2 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1057.4 |   6121.6 |      net      | R12C50L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[24]/DQ         | SLICEL  |   30.5 |   6152.1 |     Tcko      |         | led_wf_inst1/cnt[20]  | 2    |
| led_wf_inst1/n_36[17]/D5        | SLICEL  |  208.8 |   6360.9 |      net      | R12C50M | led_wf_inst1/cnt[20]  |      |
| led_wf_inst1/n_36[17]/DMUX      | SLICEL  |  121.3 |   6482.2 |     Topdd     |         | led_wf_inst1/n_36[20] | 1    |
| led_wf_inst1/cnt[24]/D4         | SLICEL  |  375.1 |   6857.4 |      net      | R12C50L | led_wf_inst1/n_36[20] |      |
==========================================================================================================================
时钟路径延迟         = 6121.6     (Tclkp)
数据路径延迟         = 735.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 583.9 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5226.3 |      5226.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[24]/CLK        | SLICEL  | 1096.4 | Tcat:6322.7 |      net      | R12C50L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 162        + 6121.6     + 735.7      - 6322.7     - -117.8     
         = 814.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

