 
 
行政院國家科學委員會補助專題研究計畫成果報告 
 
 兆級晶片系統前瞻技術研究--總計畫(3/3) 
    
 
   
計畫類別： 整合型計畫  
計畫編號： 96-2221-E-002-248  
執行期間： 96 年 08 月 01 日 至 97 年 07 月 31 日 
執行單位： 國立臺灣大學 電子工程學研究所 
     
計畫主持人：陳良基 
共同主持人：簡韶逸，楊佳玲，黃鐘揚，張耀文，吳安宇  
計畫參與人：連崇志，陳翊豪，莊子德，陳宥任，李宗德，曹有銘，
孫志豪，林書彥，許展誠，江哲維，方家偉，林依潔， 
莊易霖，何冠賢，高新綸，葉護熹 
     
  
  
   
 
 
  中 華 民 國 97 年 10 月 26 日  
 
 
 1
個群組中，而該執行緒的分頁則配置在
該群組的記憶體模組中。同一個群組的
執行緒會同時被執行，但分屬不同群組
的執行緒則會輪流被執行。 
因此，同一時間，只有某一個群組
的記憶體模組會被存取。只存取一部份
的記憶體模組，給予我們將其它記憶體
模組放入低功率模式的機會。如圖三所
示，不同群組中的執行緒會被輪流執
行，可以改變被存取的記憶體模組，進
而達到圖四所示的平衡溫度的效果。避
免記憶體模組過熱。 
由於群組的數量與單一群組擁有的
記憶體模組數量會影響效能與功率之間
的關係。群組數量越少、群組擁有的記
憶體模組越多，效能會越好，但記憶體
的功耗也會越高。反之，則可降低功率，
但會犧牲效能。為避免效能的過度劣
化，我們設計一調節機制，動態地選定
群組的數量與其記憶體模組的數量。以
達到協調效能與功率的目的。 
 
圖二 Partitioning threads and memory modules 
into groups 
 
 
圖三 Group activation in round-robin manner 
 
圖四 Group1 temperature behavior 
在效能較佳的狀況
下，達到相近的節能效果。且透過低功
片系統中超
率平行架構設計 
 
表一 Average response time, normalized power and peak temperature 
 
 
1.3 研究成果 
如表一所示，我們的機制和過去的
低功率機制相比，可
率與溫度平衡的機制，可將記憶體系統
的溫度降到最低。 
 
2. 子計畫三：兆級晶
高畫質動態影像處理核心低功
2.1 研究摘要 
本計畫進行兆級晶片系統中，動態
影像編解碼器之前瞻架構設計研究。研
究的兩大主軸：第一，針對大畫面動態
影像，高度平行化架構與系統設計的趨
勢，提出支援超高畫質與高運算量的最
佳化平行架構及設計法則。第二，實現
低系統頻寬需求導向的影像壓縮編碼器
設計，藉由降低系統對外讀寫記憶體頻
 3
 
表 二、.  
 1P9M 
Chip 完整規格內容
Technology UMC 90nm CMOS
Package 256pin,  COB256S0 
Chip Size 4.0 mm x 6.0 mm 
Core Size 3.2 mm x 5.2 mm 
Gate Count 1663.2 k  (SRAM Excluded) 
On-Chip Memory Total: 81,720 Bytes 
Work Clock Rate 166/ 120 MHz 
Processing 
Capability 
SVC：1080p HD , 30fps, 3 Spatial 
layer @166MHz 
H.264/AVC High Profile:1080p HD , 
30fps @120MHz 
Power 
on 
SVC 
64/AVC High Profile: 
306mW @ 120 MHz，1.0V
Consumpti
:411mW @ 166 MHz，1.0V
H.2
Input Pad 15 
Output Pad 69 
In-Out Pad 96 
Power Pad 75 
 
Ref Pel. SRAMs
IME
FME
INTRA
0INTRA 1
REC 0
/EC 0REC 1/EC 1
DB
FGS
US
System 
Ctrl/Buf
 
圖 六、SVC 影像編碼器晶片照片 
 
3. 子計畫四：適用於兆級晶片系
心，可以動態轉換為
點運算器或是像素運算器，以達到繪
管線的平衡。 
)
憶
每
統之低功率繪圖處理單元 
3.1 計畫摘要 
本計畫以開發適用於兆級晶片系統
之低功率繪圖處理單元技術為研究的重
點，本研究將以低功率、高彈性、以及
高畫質為主要研究方向，在演算法層次
以及電路架構層次同步進行。在第一年
的計畫之中，我們進行了浮點運算單元
及頂點運算器架構設計之研究。在第二
年中，基於第一年的成果，我們實作在
GPU 中的重要元件—頂點運算器，並將
一些適合視訊編碼的加速指令加入；在
第三年中，我們首先發展了一個深度過
濾器，可以減少繪圖晶片對深度記憶體
的存取，並且根據前兩年的成果，我們
設計了一個雙核心通用型的著色運算
器，其中的兩個核
頂
圖
 
 
3.2 研究方法與成果 
根據這三年的研究結果，我們提出了一
個多核心的通用型著色器(unified shader
之繪圖晶片架構，如圖七所示。其中的
32-bit RISC核心會負責處理系統和應用
程式，而串流存取單元(Stream Fetching 
Unit, SFU)則負責把繪圖的資料由記
體抓進本系統的記憶區—可重組化記憶
器陣列(Configurable Memory Array, 
CMA)中，然後由串流處理單元(Stream 
Processing Unit, SPU)進行處理，目前我
們所設計的串流處理單元是雙核心的，
也就是其中包含了兩個通用型的著色器
(USK)，而一些較為固定的繪圖運算，
則由Graphics Specific Engine來處理。此
外，系統中也包含了一個調節頻率的單
元，此單元會根據目前的電源供應情形
及執行情況，動態地調節各單元的工作
頻率。此外我們所提出的雙核心通用型
著色器的細部架構圖，它可以執行在
200MHz，為超長指令架構(VLIW)，
個核心都擁有兩個執行單元，可以同時
 5
表三、多核心通用型著色器之實作規格 
Process Technology
Supply Voltage
Clock Frequency
Power Consumption
UMC 90nm CMOS 1P9M LowK
1.0V core, 2.5V I/O
50-200MHz, 5 CLK Domains
16mW (Stream Processing Unit 10.75 mW)
Performance
SRAM
I$: 8KB
D$: 8KB
200M vertics/s, 400M pixels/s
16 GOPS
6.4 GFLOPS
RISC CPU
IM: 2KB
10KB
SPU
CMA
Arithmetic
Graphics
Throughput  
 
CMA USK0
USK1
P
A
F
S
GSE
D
$
RISC
I
$
M
C
I
M
I
M
 
圖八、多核心通用型著色器之晶片照。 
 
1.39 1.6
12.5
SVLSI'07 ISSCC'07 This Work
x7.8X8.9
Mvertice/s
mW
(b)
 
圖九、和其他相關晶片的功率效率比較。 
晶
 
4.1
律性網狀
網路中之交通壅塞的狀況。 
 
4. 子計畫五：兆級晶片系統中
片內通訊電路及系統設計
. 計畫摘要 
本計畫負責兆級電晶體電路及系統
的晶片內通訊設計。隨著製程科技的演
進，晶片內所能容納的電晶體數目急遽
增加，而其尺寸也相對減小。當晶片內
IP 之間需要互相傳遞訊號時，其間的傳
輸通道會因此而日益惡化。如何提供晶
片內 IP 間可靠的晶片內 IP 間訊號傳遞
技術以及如何降低訊號傳輸間的連線複
雜度將是未來兆級電晶體晶片系統
(TS-SoC)設計中最急需克服的重要設計
議題之一。在本計畫中，將研究如何利
用晶片內通訊之技術解決上述問題。而
本年度本子計畫的重點突破是在繞進演
算 法 (Routing) 部 分 提 出 OAPR(OIP 
Avoidance Pre-Routing)演算法，以改善
一般使用容錯演算法造成非規
 
圖十. 非規律網路大尺寸矽智財(OIP)周圍
交通流量示意 (a)陳/周氏演算法 (b)延伸型之
X- 繞進演算法(Extended X-Y) (c) OAPR Y
 
4.2 研究成果 
4.1. 研究方法 
OAPR 是一種適用於非規律性網狀晶片
內 網 路 之 交 通 均 衡 路 由 演 算 法 
(Traffic-Balanced Routing Algorithm for 
Irregular Mesh-Based On-Chip 
Networks)。傳統演算法在處理非規律性
網狀網路中大尺寸矽智財(Over Sized IP, 
OIP)周圍的網路交通時，大部分的交通
量會被分配到大尺寸矽智材的邊緣，而
造成網路的壅塞，OAPR 演算法提出了
將交通量平均分散到網路其他部分的方
法，以減少網路壅塞程度並提昇整體效
 7
表五: 我們所提出的演算法與 ROOSTER 和 mPL-R+WSA 的比較。 
連線重疊移除 quteRTL 支援了完整的可合成的
(synthesizable) Verilog 硬體設計描述語
言，我們提供了使用者三種不同的使用
方式: (1) 前端設計資料庫(Library)：使
用者可以利用我們提供的資料庫 (i.e. 
“ .a ＂  file) 以及標頭擋 (i.e. “ .h ＂ 
file)，透過物件導向的程式介面來取得
RTL 設計的資訊，然後再配合自己的程
式碼，進行 RTL 各種演算法的開發；(2) 
前端設計工具：使用者也可以直接將
quteRTL 當成一個完整的工具，透過圖
形化的使用者介面，以及豐富的指令
集，我們可以協助使用者讀取複雜的
RTL 電路，探索各式各樣的設計資訊，
然後輸出成使用者可以接下去操作的電
路格式  ( 如  “ structural Verilog ＂ , 
“BLIF＂ 等等)；(3) 完整的合成與驗
證平台：透過與 Berkeley ABC 合成與驗
證工具的結合，quteRTL 可以直接將實
際的 RTL Verilog 電路讀入再輸出給
ABC，以彌補其在處理真實電路上之不
足，並且可取代業界的工具，完成一
Open-Source 的完整合成驗證流程。總而
言之，quteRTL 除了將提供學界一完整
的 RTL 前端設計研究平台之外，對於未
來 System-level 的 許 多 研 究 ， 如 
SystemC-to-RTL equivalence checking，
automatic IC-to-IP generation，RTL IP 
analysis，RTL IP validation 等等，此處
理RTL電路的能力，皆會是必備的條件。 
 在此一計畫中，我們提出了連線重
疊移除的概念來最佳化可繞性。當我們
需要移動連線的邊界框的時候，我們必
修把此一連線所連接的所有區塊同時移
動。圖十三解釋了我們如何將邊界框的
移動轉換到區塊的移動。 
 
 
圖十三: 邊界框移動到區塊移動的轉換。 
 
 
5.3 實驗結果 
我們將所提出來的演算法以與
ROOSTER 和 mPL-R+WSA 作比較。在
差一的測試電路中，我們的演算法可以
在每一個電路中都得到沒有繞線溢出的
結果。和 ROOSTER 比較起來，因為
ROOSTER 傾向於將區塊散布到整個晶
片上以最佳化可繞性，所以雖然他們的
擺置結果沒有任何繞線溢出，但是我們
的結果可以得到比 ROOSTER 少 43%的
繞線長度。而和 mPL-R+WSA 比起來，
mPL-R+WSA 則無法有效的得到沒有繞
線溢出的結果。 
 
6. 子計畫七：兆級晶片系統模擬
與正規驗證之整合技術 
 6.1 計畫摘要 
6.2 研究方法 我們提出了「quteRTL」，為一開放
原 始 的 暫 存 器 轉 移 層
(Register-Transfer-Level, RTL) 前端設計
(Front-End design)工具，我們的主要動
機是要為學術界提供一在RTL上面直接
做研究的設計自動化演算法平台。 
quteRTL 主要流程如圖十四所示，
quteRTL提供了一完善的Command Line
可供使用(另有提供 GUI 使用者介面)。
quteRTL 除了可以讀進 RTL Design，還
可以利用一些 Create Command，可供使
 9
