TimeQuest Timing Analyzer report for DataArray
Sat Aug 17 14:14:00 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_core_clk'
 13. Slow 1200mV 85C Model Hold: 'i_core_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_core_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_core_clk'
 27. Slow 1200mV 0C Model Hold: 'i_core_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_core_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_core_clk'
 40. Fast 1200mV 0C Model Hold: 'i_core_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_core_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name      ; DataArray                                           ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C8                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_core_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_core_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.35 MHz ; 195.35 MHz      ; i_core_clk ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_core_clk ; -4.119 ; -69.573       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; i_core_clk ; 1.077 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; i_core_clk ; -3.000 ; -1525.740                   ;
+------------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_core_clk'                                                                   ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.119 ; RAM[11][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.076     ; 5.044      ;
; -4.098 ; RAM[9][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 5.028      ;
; -4.074 ; RAM[4][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 5.004      ;
; -4.066 ; RAM[6][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.990      ;
; -4.066 ; RAM[0][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.996      ;
; -4.003 ; RAM[10][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.926      ;
; -3.956 ; RAM[9][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 5.347      ;
; -3.948 ; RAM[22][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.088     ; 4.861      ;
; -3.916 ; RAM[12][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 5.307      ;
; -3.913 ; RAM[3][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.399      ; 5.313      ;
; -3.882 ; RAM[1][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.796      ;
; -3.851 ; RAM[2][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.774      ;
; -3.765 ; RAM[8][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 5.156      ;
; -3.760 ; RAM[8][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.690      ;
; -3.673 ; RAM[10][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.584      ;
; -3.668 ; RAM[5][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.599      ;
; -3.649 ; RAM[7][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.082     ; 4.568      ;
; -3.627 ; RAM[20][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.554      ;
; -3.621 ; RAM[16][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.548      ;
; -3.587 ; RAM[25][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.518      ;
; -3.586 ; RAM[25][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.517      ;
; -3.579 ; RAM[20][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.506      ;
; -3.576 ; RAM[6][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.500      ;
; -3.572 ; RAM[16][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.499      ;
; -3.542 ; RAM[1][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.472      ;
; -3.533 ; RAM[24][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.461      ;
; -3.523 ; RAM[9][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.440      ;
; -3.520 ; RAM[14][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.431      ;
; -3.515 ; RAM[12][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 4.906      ;
; -3.501 ; RAM[22][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.393      ; 4.895      ;
; -3.500 ; RAM[3][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.082     ; 4.419      ;
; -3.496 ; RAM[20][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.393      ; 4.890      ;
; -3.475 ; RAM[24][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.389      ;
; -3.473 ; RAM[11][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.094     ; 4.380      ;
; -3.458 ; RAM[22][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.088     ; 4.371      ;
; -3.442 ; RAM[6][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.359      ;
; -3.440 ; RAM[25][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.080     ; 4.361      ;
; -3.439 ; RAM[14][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.362      ;
; -3.433 ; RAM[17][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.080     ; 4.354      ;
; -3.432 ; RAM[25][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 4.352      ;
; -3.430 ; RAM[6][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.341      ;
; -3.428 ; RAM[12][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.358      ;
; -3.425 ; RAM[11][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.336      ;
; -3.421 ; RAM[6][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.397      ; 4.819      ;
; -3.419 ; RAM[9][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.349      ;
; -3.410 ; RAM[11][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.321      ;
; -3.362 ; RAM[2][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.285      ;
; -3.360 ; RAM[25][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.400      ; 4.761      ;
; -3.360 ; RAM[9][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.277      ;
; -3.357 ; RAM[28][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.085     ; 4.273      ;
; -3.353 ; RAM[13][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 4.744      ;
; -3.339 ; RAM[19][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.568     ; 3.772      ;
; -3.338 ; RAM[6][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.262      ;
; -3.334 ; RAM[22][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.261      ;
; -3.331 ; RAM[12][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.248      ;
; -3.325 ; RAM[8][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.242      ;
; -3.324 ; RAM[22][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.088     ; 4.237      ;
; -3.320 ; RAM[20][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.234      ;
; -3.319 ; RAM[27][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.251      ;
; -3.312 ; RAM[19][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.244      ;
; -3.308 ; RAM[1][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.396      ; 4.705      ;
; -3.303 ; RAM[10][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.214      ;
; -3.302 ; RAM[2][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.397      ; 4.700      ;
; -3.301 ; RAM[14][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.391      ; 4.693      ;
; -3.301 ; RAM[0][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.396      ; 4.698      ;
; -3.298 ; RAM[25][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.230      ;
; -3.287 ; RAM[8][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.390      ; 4.678      ;
; -3.278 ; RAM[16][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.192      ;
; -3.278 ; RAM[10][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.201      ;
; -3.276 ; RAM[3][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.093     ; 4.184      ;
; -3.270 ; RAM[6][13]  ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.082     ; 4.189      ;
; -3.268 ; RAM[8][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.198      ;
; -3.264 ; RAM[22][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.393      ; 4.658      ;
; -3.259 ; RAM[3][18]  ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 4.179      ;
; -3.258 ; RAM[11][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.391      ; 4.650      ;
; -3.252 ; RAM[24][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.393      ; 4.646      ;
; -3.252 ; RAM[11][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.076     ; 4.177      ;
; -3.248 ; RAM[21][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.180      ;
; -3.246 ; RAM[16][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.393      ; 4.640      ;
; -3.246 ; RAM[4][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.397      ; 4.644      ;
; -3.245 ; RAM[34][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.086     ; 4.160      ;
; -3.244 ; RAM[21][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.176      ;
; -3.241 ; RAM[18][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.155      ;
; -3.240 ; RAM[1][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.396      ; 4.637      ;
; -3.239 ; RAM[22][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 4.165      ;
; -3.238 ; RAM[32][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.086     ; 4.153      ;
; -3.236 ; RAM[23][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 4.156      ;
; -3.233 ; RAM[0][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.396      ; 4.630      ;
; -3.228 ; RAM[3][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.095     ; 4.134      ;
; -3.226 ; RAM[19][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.091     ; 4.136      ;
; -3.225 ; RAM[25][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.157      ;
; -3.213 ; RAM[4][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.130      ;
; -3.210 ; RAM[18][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.124      ;
; -3.209 ; RAM[34][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.137      ;
; -3.209 ; RAM[6][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.082     ; 4.128      ;
; -3.207 ; RAM[10][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.090     ; 4.118      ;
; -3.207 ; RAM[0][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.124      ;
; -3.205 ; RAM[16][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.087     ; 4.119      ;
; -3.201 ; RAM[9][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.131      ;
; -3.198 ; RAM[1][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.084     ; 4.115      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_core_clk'                                                                   ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.077 ; RAM[39][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 1.889      ;
; 1.125 ; RAM[39][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 1.936      ;
; 1.134 ; RAM[39][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 1.945      ;
; 1.215 ; RAM[38][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 2.026      ;
; 1.322 ; RAM[31][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 2.116      ;
; 1.323 ; RAM[39][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.601      ; 2.136      ;
; 1.340 ; RAM[39][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.601      ; 2.153      ;
; 1.348 ; RAM[39][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.581      ; 2.141      ;
; 1.426 ; RAM[38][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.581      ; 2.219      ;
; 1.456 ; RAM[38][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.268      ;
; 1.521 ; RAM[38][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 2.332      ;
; 1.561 ; RAM[35][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 1.866      ;
; 1.583 ; RAM[36][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.395      ;
; 1.588 ; RAM[39][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.113      ; 1.913      ;
; 1.609 ; RAM[39][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 1.921      ;
; 1.633 ; RAM[39][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 1.945      ;
; 1.657 ; RAM[36][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 2.467      ;
; 1.661 ; RAM[37][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.473      ;
; 1.666 ; RAM[38][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.113      ; 1.991      ;
; 1.712 ; RAM[38][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 2.024      ;
; 1.719 ; RAM[23][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 2.513      ;
; 1.734 ; RAM[38][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.601      ; 2.547      ;
; 1.735 ; RAM[37][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 2.545      ;
; 1.748 ; RAM[38][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.601      ; 2.561      ;
; 1.796 ; RAM[39][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.090      ;
; 1.804 ; RAM[39][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.095      ; 2.111      ;
; 1.806 ; RAM[39][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.102      ; 2.120      ;
; 1.815 ; RAM[35][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.121      ;
; 1.820 ; RAM[39][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.095      ; 2.127      ;
; 1.835 ; RAM[36][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.647      ;
; 1.839 ; RAM[25][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.584      ; 2.635      ;
; 1.844 ; RAM[36][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.656      ;
; 1.852 ; RAM[13][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.664      ;
; 1.864 ; RAM[35][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.170      ;
; 1.877 ; RAM[35][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.183      ;
; 1.880 ; RAM[38][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.095      ; 2.187      ;
; 1.893 ; RAM[33][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.199      ;
; 1.901 ; RAM[36][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 2.711      ;
; 1.912 ; RAM[37][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.724      ;
; 1.923 ; RAM[37][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.600      ; 2.735      ;
; 1.942 ; RAM[39][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.101      ; 2.255      ;
; 1.944 ; RAM[33][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.250      ;
; 1.946 ; RAM[7][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.570      ; 2.728      ;
; 1.948 ; RAM[38][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 2.260      ;
; 1.968 ; RAM[25][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.265      ;
; 1.977 ; RAM[37][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 2.787      ;
; 1.977 ; RAM[25][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.274      ;
; 1.979 ; RAM[39][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.096      ; 2.287      ;
; 1.983 ; RAM[35][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.163      ; 2.358      ;
; 1.988 ; RAM[33][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 2.293      ;
; 2.013 ; RAM[35][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 2.318      ;
; 2.027 ; RAM[31][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.142      ; 2.381      ;
; 2.029 ; RAM[30][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.149      ; 2.390      ;
; 2.036 ; RAM[35][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.140      ; 2.388      ;
; 2.058 ; RAM[35][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.140      ; 2.410      ;
; 2.061 ; RAM[25][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 2.356      ;
; 2.071 ; RAM[5][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.140      ; 2.423      ;
; 2.073 ; RAM[32][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 2.378      ;
; 2.075 ; RAM[39][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.096      ; 2.383      ;
; 2.077 ; RAM[21][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.583      ; 2.872      ;
; 2.096 ; RAM[17][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.583      ; 2.891      ;
; 2.096 ; RAM[39][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.095      ; 2.403      ;
; 2.099 ; RAM[27][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.584      ; 2.895      ;
; 2.101 ; RAM[39][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.102      ; 2.415      ;
; 2.101 ; RAM[39][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.096      ; 2.409      ;
; 2.101 ; RAM[4][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.581      ; 2.894      ;
; 2.104 ; RAM[35][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.140      ; 2.456      ;
; 2.112 ; RAM[26][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.115      ; 2.439      ;
; 2.112 ; RAM[7][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.583      ; 2.907      ;
; 2.125 ; RAM[15][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 2.936      ;
; 2.125 ; RAM[7][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.581      ; 2.918      ;
; 2.126 ; RAM[7][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.583      ; 2.921      ;
; 2.127 ; RAM[12][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 2.422      ;
; 2.128 ; RAM[5][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 2.423      ;
; 2.130 ; RAM[25][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.097      ; 2.439      ;
; 2.142 ; RAM[15][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 2.953      ;
; 2.142 ; RAM[29][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.105      ; 2.459      ;
; 2.150 ; RAM[34][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 2.455      ;
; 2.151 ; RAM[25][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.152      ; 2.515      ;
; 2.154 ; RAM[25][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.583      ; 2.949      ;
; 2.158 ; RAM[38][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.095      ; 2.465      ;
; 2.159 ; RAM[35][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.142      ; 2.513      ;
; 2.163 ; RAM[26][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.385     ; 1.990      ;
; 2.165 ; RAM[13][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 2.975      ;
; 2.170 ; RAM[32][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 2.964      ;
; 2.172 ; RAM[36][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 2.966      ;
; 2.204 ; RAM[38][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.498      ;
; 2.215 ; RAM[38][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.102      ; 2.529      ;
; 2.216 ; RAM[32][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 3.010      ;
; 2.220 ; RAM[15][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.517      ;
; 2.225 ; RAM[35][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.324     ; 2.113      ;
; 2.228 ; RAM[15][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.599      ; 3.039      ;
; 2.243 ; RAM[35][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.093      ; 2.548      ;
; 2.245 ; RAM[5][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.140      ; 2.597      ;
; 2.247 ; RAM[34][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 3.041      ;
; 2.249 ; RAM[37][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.582      ; 3.043      ;
; 2.254 ; RAM[35][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.080      ; 2.546      ;
; 2.258 ; RAM[32][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.584      ; 3.054      ;
; 2.262 ; RAM[26][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.601      ; 3.075      ;
; 2.266 ; RAM[13][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.598      ; 3.076      ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_core_clk'                                        ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_core_clk ; Rise       ; i_core_clk     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[0]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[10]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[11]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[12]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[13]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[14]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[15]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[16]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[17]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[18]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[19]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[1]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[2]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[3]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[4]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[5]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[6]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[7]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[8]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[9]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][0]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][10]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][11]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][12]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][13]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][14]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][15]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][16]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][17]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][18]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][19]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][1]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][2]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][3]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][4]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][5]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][6]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][7]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][8]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][9]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][8]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][9]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][8]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][9]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][8]     ;
+--------+--------------+----------------+------------+------------+------------+----------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 4.729 ; 4.904 ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; 3.910 ; 4.030 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; 4.533 ; 4.704 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; 4.173 ; 4.274 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; 4.057 ; 4.257 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; 3.601 ; 3.875 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; 4.115 ; 4.459 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; 3.381 ; 3.576 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; 4.033 ; 4.271 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; 3.569 ; 3.858 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; 4.371 ; 4.509 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; 4.729 ; 4.904 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; 4.146 ; 4.352 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; 4.191 ; 4.360 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; 4.195 ; 4.289 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; 3.916 ; 4.096 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; 4.297 ; 4.378 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; 3.551 ; 3.755 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.806 ; 0.982 ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 1.185 ; 1.342 ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; 3.663 ; 3.892 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; 7.351 ; 7.238 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; 7.714 ; 8.331 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; 7.703 ; 8.331 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; 7.016 ; 7.327 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; 5.136 ; 5.266 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; 4.662 ; 5.013 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; 7.714 ; 7.983 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; 7.299 ; 7.892 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; 4.414 ; 4.547 ; Rise       ; i_core_clk      ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 1.072  ; 0.958  ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; -1.524 ; -1.790 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; -2.169 ; -2.441 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; -1.660 ; -1.860 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; -1.719 ; -1.990 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; -1.722 ; -1.989 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; -2.125 ; -2.445 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; -1.763 ; -1.973 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; -1.622 ; -1.892 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; -1.767 ; -2.028 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; -1.338 ; -1.591 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; -1.665 ; -1.979 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; -1.710 ; -1.988 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; -1.696 ; -1.969 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; -1.315 ; -1.530 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; -1.773 ; -1.998 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; -1.193 ; -1.418 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; -1.853 ; -2.098 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.772  ; 0.715  ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 1.072  ; 0.958  ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; -1.923 ; -2.192 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; -3.837 ; -3.998 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; -0.191 ; -0.378 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; -2.447 ; -2.744 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; -2.585 ; -2.891 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; -0.514 ; -0.655 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; -0.191 ; -0.378 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; -3.120 ; -3.426 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; -1.637 ; -1.900 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; -2.566 ; -2.825 ; Rise       ; i_core_clk      ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 9.898 ; 9.641 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 9.564 ; 9.364 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 8.278 ; 8.061 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 8.931 ; 8.697 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 8.240 ; 8.007 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 7.471 ; 7.275 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 8.777 ; 8.500 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 8.250 ; 7.993 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 8.381 ; 8.166 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 9.898 ; 9.641 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 9.216 ; 8.952 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 8.951 ; 8.832 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 8.674 ; 8.449 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 8.903 ; 8.603 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 8.336 ; 8.123 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 8.482 ; 8.209 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 8.377 ; 8.147 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 9.069 ; 8.804 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 8.525 ; 8.253 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 7.981 ; 7.800 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 8.074 ; 7.939 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 7.218 ; 7.024 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 9.271 ; 9.075 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 8.000 ; 7.787 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 8.623 ; 8.393 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 7.964 ; 7.736 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 7.218 ; 7.024 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 8.481 ; 8.210 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 7.974 ; 7.722 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 8.099 ; 7.887 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 9.586 ; 9.335 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 8.900 ; 8.641 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 8.681 ; 8.564 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 8.382 ; 8.161 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 8.597 ; 8.303 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 8.055 ; 7.846 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 8.193 ; 7.925 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 8.092 ; 7.866 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 8.761 ; 8.501 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 8.238 ; 7.972 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 7.717 ; 7.538 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 7.805 ; 7.671 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.33 MHz ; 204.33 MHz      ; i_core_clk ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_core_clk ; -3.894 ; -65.551       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; i_core_clk ; 0.939 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; i_core_clk ; -3.000 ; -1525.740                  ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_core_clk'                                                                    ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.894 ; RAM[11][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.827      ;
; -3.884 ; RAM[9][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.064     ; 4.822      ;
; -3.845 ; RAM[4][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 4.781      ;
; -3.834 ; RAM[6][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.766      ;
; -3.821 ; RAM[0][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 4.757      ;
; -3.773 ; RAM[10][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.704      ;
; -3.738 ; RAM[9][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.365      ; 5.105      ;
; -3.735 ; RAM[22][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.660      ;
; -3.696 ; RAM[12][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.365      ; 5.063      ;
; -3.674 ; RAM[1][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.076     ; 4.600      ;
; -3.639 ; RAM[3][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.372      ; 5.013      ;
; -3.596 ; RAM[2][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.528      ;
; -3.519 ; RAM[8][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.366      ; 4.887      ;
; -3.515 ; RAM[8][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 4.451      ;
; -3.461 ; RAM[5][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.065     ; 4.398      ;
; -3.434 ; RAM[7][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.363      ;
; -3.429 ; RAM[10][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.079     ; 4.352      ;
; -3.408 ; RAM[20][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.068     ; 4.342      ;
; -3.397 ; RAM[25][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.064     ; 4.335      ;
; -3.387 ; RAM[16][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.068     ; 4.321      ;
; -3.378 ; RAM[20][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.068     ; 4.312      ;
; -3.355 ; RAM[16][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.068     ; 4.289      ;
; -3.351 ; RAM[25][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.064     ; 4.289      ;
; -3.339 ; RAM[6][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.271      ;
; -3.318 ; RAM[1][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.065     ; 4.255      ;
; -3.316 ; RAM[24][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.067     ; 4.251      ;
; -3.300 ; RAM[24][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.225      ;
; -3.299 ; RAM[12][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.365      ; 4.666      ;
; -3.292 ; RAM[14][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.216      ;
; -3.286 ; RAM[9][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.215      ;
; -3.269 ; RAM[11][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 4.190      ;
; -3.268 ; RAM[22][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.367      ; 4.637      ;
; -3.259 ; RAM[3][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.188      ;
; -3.247 ; RAM[20][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.367      ; 4.616      ;
; -3.246 ; RAM[25][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.179      ;
; -3.239 ; RAM[25][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.172      ;
; -3.223 ; RAM[17][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.156      ;
; -3.222 ; RAM[22][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.146      ;
; -3.215 ; RAM[9][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.064     ; 4.153      ;
; -3.214 ; RAM[25][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.376      ; 4.592      ;
; -3.212 ; RAM[6][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.141      ;
; -3.208 ; RAM[14][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.140      ;
; -3.208 ; RAM[6][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.079     ; 4.131      ;
; -3.196 ; RAM[12][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 4.132      ;
; -3.193 ; RAM[11][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.078     ; 4.117      ;
; -3.189 ; RAM[11][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.079     ; 4.112      ;
; -3.186 ; RAM[28][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 4.114      ;
; -3.171 ; RAM[9][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.100      ;
; -3.157 ; RAM[19][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.522     ; 3.637      ;
; -3.156 ; RAM[6][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.372      ; 4.530      ;
; -3.149 ; RAM[22][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.074      ;
; -3.145 ; RAM[22][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.067     ; 4.080      ;
; -3.138 ; RAM[6][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.071      ;
; -3.131 ; RAM[13][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.366      ; 4.499      ;
; -3.127 ; RAM[14][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.367      ; 4.496      ;
; -3.117 ; RAM[27][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.061     ; 4.058      ;
; -3.109 ; RAM[22][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.368      ; 4.479      ;
; -3.103 ; RAM[2][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.035      ;
; -3.103 ; RAM[12][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 4.030      ;
; -3.095 ; RAM[20][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.020      ;
; -3.094 ; RAM[19][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.061     ; 4.035      ;
; -3.092 ; RAM[3][18]  ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 4.021      ;
; -3.089 ; RAM[25][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.063     ; 4.028      ;
; -3.082 ; RAM[11][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.367      ; 4.451      ;
; -3.081 ; RAM[8][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 4.008      ;
; -3.080 ; RAM[10][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.070     ; 4.012      ;
; -3.079 ; RAM[24][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.368      ; 4.449      ;
; -3.079 ; RAM[11][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.069     ; 4.012      ;
; -3.077 ; RAM[16][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 4.002      ;
; -3.077 ; RAM[23][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 4.008      ;
; -3.069 ; RAM[3][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 3.990      ;
; -3.064 ; RAM[34][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 3.991      ;
; -3.058 ; RAM[1][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.369      ; 4.429      ;
; -3.057 ; RAM[16][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.368      ; 4.427      ;
; -3.057 ; RAM[19][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.081     ; 3.978      ;
; -3.055 ; RAM[10][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.079     ; 3.978      ;
; -3.054 ; RAM[18][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 3.979      ;
; -3.054 ; RAM[21][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.062     ; 3.994      ;
; -3.053 ; RAM[6][13]  ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 3.984      ;
; -3.043 ; RAM[8][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.366      ; 4.411      ;
; -3.042 ; RAM[22][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.068     ; 3.976      ;
; -3.042 ; RAM[8][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 3.978      ;
; -3.041 ; RAM[32][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 3.968      ;
; -3.035 ; RAM[25][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.063     ; 3.974      ;
; -3.035 ; RAM[0][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.369      ; 4.406      ;
; -3.032 ; RAM[9][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.063     ; 3.971      ;
; -3.030 ; RAM[1][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.369      ; 4.401      ;
; -3.013 ; RAM[2][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.372      ; 4.387      ;
; -3.007 ; RAM[21][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.062     ; 3.947      ;
; -3.007 ; RAM[0][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.369      ; 4.378      ;
; -3.005 ; RAM[18][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 3.930      ;
; -3.005 ; RAM[6][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.071     ; 3.936      ;
; -3.001 ; RAM[3][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.082     ; 3.921      ;
; -2.996 ; RAM[6][18]  ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 3.925      ;
; -2.995 ; RAM[4][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.065     ; 3.932      ;
; -2.993 ; RAM[4][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.075     ; 3.920      ;
; -2.991 ; RAM[34][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.066     ; 3.927      ;
; -2.990 ; RAM[1][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.074     ; 3.918      ;
; -2.985 ; RAM[3][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.073     ; 3.914      ;
; -2.984 ; RAM[16][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.077     ; 3.909      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_core_clk'                                                                    ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.939 ; RAM[39][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 1.687      ;
; 0.981 ; RAM[39][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 1.728      ;
; 0.985 ; RAM[39][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 1.732      ;
; 1.059 ; RAM[38][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 1.806      ;
; 1.160 ; RAM[39][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.554      ; 1.909      ;
; 1.164 ; RAM[31][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.535      ; 1.894      ;
; 1.173 ; RAM[39][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.554      ; 1.922      ;
; 1.179 ; RAM[39][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 1.910      ;
; 1.250 ; RAM[38][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 1.981      ;
; 1.310 ; RAM[38][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.058      ;
; 1.353 ; RAM[38][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 2.100      ;
; 1.388 ; RAM[36][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.136      ;
; 1.388 ; RAM[35][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 1.665      ;
; 1.412 ; RAM[39][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 1.707      ;
; 1.433 ; RAM[39][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.091      ; 1.719      ;
; 1.452 ; RAM[36][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.198      ;
; 1.453 ; RAM[39][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.091      ; 1.739      ;
; 1.459 ; RAM[37][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.207      ;
; 1.483 ; RAM[38][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.100      ; 1.778      ;
; 1.524 ; RAM[37][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.270      ;
; 1.526 ; RAM[38][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.091      ; 1.812      ;
; 1.534 ; RAM[38][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.554      ; 2.283      ;
; 1.534 ; RAM[23][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.535      ; 2.264      ;
; 1.545 ; RAM[38][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.554      ; 2.294      ;
; 1.593 ; RAM[39][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.075      ; 1.863      ;
; 1.600 ; RAM[39][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.092      ; 1.887      ;
; 1.602 ; RAM[39][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.084      ; 1.881      ;
; 1.614 ; RAM[36][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.362      ;
; 1.618 ; RAM[39][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.084      ; 1.897      ;
; 1.620 ; RAM[36][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.368      ;
; 1.620 ; RAM[35][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 1.898      ;
; 1.626 ; RAM[25][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.539      ; 2.360      ;
; 1.641 ; RAM[13][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.389      ;
; 1.665 ; RAM[35][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 1.943      ;
; 1.670 ; RAM[36][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.416      ;
; 1.672 ; RAM[38][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.084      ; 1.951      ;
; 1.674 ; RAM[35][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 1.952      ;
; 1.684 ; RAM[37][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.432      ;
; 1.692 ; RAM[37][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.553      ; 2.440      ;
; 1.692 ; RAM[33][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 1.970      ;
; 1.720 ; RAM[7][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.527      ; 2.442      ;
; 1.728 ; RAM[39][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.091      ; 2.014      ;
; 1.738 ; RAM[33][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.083      ; 2.016      ;
; 1.739 ; RAM[38][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.091      ; 2.025      ;
; 1.739 ; RAM[37][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.485      ;
; 1.757 ; RAM[25][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.076      ; 2.028      ;
; 1.759 ; RAM[39][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.039      ;
; 1.763 ; RAM[25][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.076      ; 2.034      ;
; 1.770 ; RAM[35][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.152      ; 2.117      ;
; 1.773 ; RAM[33][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.050      ;
; 1.798 ; RAM[35][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.075      ;
; 1.806 ; RAM[30][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.137      ; 2.138      ;
; 1.808 ; RAM[35][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.130      ; 2.133      ;
; 1.811 ; RAM[31][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.132      ; 2.138      ;
; 1.829 ; RAM[21][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.537      ; 2.561      ;
; 1.830 ; RAM[35][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.130      ; 2.155      ;
; 1.839 ; RAM[25][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.075      ; 2.109      ;
; 1.842 ; RAM[32][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.119      ;
; 1.844 ; RAM[39][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.124      ;
; 1.847 ; RAM[5][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.130      ; 2.172      ;
; 1.859 ; RAM[17][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.538      ; 2.592      ;
; 1.861 ; RAM[39][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.092      ; 2.148      ;
; 1.861 ; RAM[27][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.539      ; 2.595      ;
; 1.862 ; RAM[4][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.534      ; 2.591      ;
; 1.867 ; RAM[39][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.147      ;
; 1.870 ; RAM[35][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.130      ; 2.195      ;
; 1.875 ; RAM[7][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.538      ; 2.608      ;
; 1.875 ; RAM[39][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.084      ; 2.154      ;
; 1.878 ; RAM[15][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 2.625      ;
; 1.879 ; RAM[26][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.102      ; 2.176      ;
; 1.880 ; RAM[7][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.538      ; 2.613      ;
; 1.882 ; RAM[7][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 2.613      ;
; 1.893 ; RAM[15][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 2.640      ;
; 1.901 ; RAM[12][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.074      ; 2.170      ;
; 1.903 ; RAM[5][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.074      ; 2.172      ;
; 1.904 ; RAM[25][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.085      ; 2.184      ;
; 1.906 ; RAM[13][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.652      ;
; 1.910 ; RAM[25][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 2.641      ;
; 1.911 ; RAM[36][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 2.642      ;
; 1.912 ; RAM[34][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.189      ;
; 1.917 ; RAM[32][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.535      ; 2.647      ;
; 1.920 ; RAM[29][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.094      ; 2.209      ;
; 1.920 ; RAM[25][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.142      ; 2.257      ;
; 1.920 ; RAM[35][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.132      ; 2.247      ;
; 1.923 ; RAM[38][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.084      ; 2.202      ;
; 1.951 ; RAM[26][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.361     ; 1.785      ;
; 1.956 ; RAM[32][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.535      ; 2.686      ;
; 1.964 ; RAM[38][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.075      ; 2.234      ;
; 1.972 ; RAM[38][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.092      ; 2.259      ;
; 1.980 ; RAM[15][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.075      ; 2.250      ;
; 1.981 ; RAM[37][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.536      ; 2.712      ;
; 1.982 ; RAM[15][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.552      ; 2.729      ;
; 1.988 ; RAM[34][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.535      ; 2.718      ;
; 1.996 ; RAM[32][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.537      ; 2.728      ;
; 1.997 ; RAM[35][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.301     ; 1.891      ;
; 1.999 ; RAM[13][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.551      ; 2.745      ;
; 2.004 ; RAM[26][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.554      ; 2.753      ;
; 2.007 ; RAM[5][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.130      ; 2.332      ;
; 2.010 ; RAM[35][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.082      ; 2.287      ;
; 2.021 ; RAM[35][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.073      ; 2.289      ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_core_clk'                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_core_clk ; Rise       ; i_core_clk     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[0]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[10]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[11]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[12]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[13]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[14]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[15]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[16]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[17]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[18]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[19]~reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[1]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[2]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[3]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[4]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[5]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[6]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[7]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[8]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAMSA[9]~reg0  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][0]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][10]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][11]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][12]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][13]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][14]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][15]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][16]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][17]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][18]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][19]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][1]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][2]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][3]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][4]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][5]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][6]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][7]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][8]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[0][9]      ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][8]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[10][9]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][8]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[11][9]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][0]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][10]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][11]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][12]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][13]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][14]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][15]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][16]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][17]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][18]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][19]    ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][1]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][2]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][3]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][4]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][5]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][6]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][7]     ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; i_core_clk ; Rise       ; RAM[12][8]     ;
+--------+--------------+----------------+------------+------------+------------+----------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 4.380 ; 4.256 ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; 3.593 ; 3.498 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; 4.184 ; 4.086 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; 3.848 ; 3.705 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; 3.729 ; 3.688 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; 3.276 ; 3.343 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; 3.774 ; 3.876 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; 3.078 ; 3.083 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; 3.715 ; 3.696 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; 3.249 ; 3.327 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; 4.027 ; 3.908 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; 4.380 ; 4.256 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; 3.812 ; 3.757 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; 3.864 ; 3.788 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; 3.867 ; 3.718 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; 3.587 ; 3.547 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; 3.973 ; 3.800 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; 3.242 ; 3.234 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.716 ; 1.064 ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 1.063 ; 1.411 ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; 3.357 ; 3.357 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; 6.911 ; 6.349 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; 7.269 ; 7.632 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; 7.254 ; 7.632 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; 6.530 ; 6.631 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; 4.841 ; 5.125 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; 4.408 ; 4.905 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; 7.269 ; 7.317 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; 6.579 ; 7.253 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; 4.066 ; 3.954 ; Rise       ; i_core_clk      ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 0.970  ; 0.796  ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; -1.333 ; -1.468 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; -1.952 ; -2.053 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; -1.483 ; -1.516 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; -1.518 ; -1.645 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; -1.530 ; -1.637 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; -1.901 ; -2.054 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; -1.564 ; -1.617 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; -1.420 ; -1.553 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; -1.560 ; -1.681 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; -1.164 ; -1.274 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; -1.472 ; -1.618 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; -1.504 ; -1.637 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; -1.505 ; -1.617 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; -1.150 ; -1.218 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; -1.580 ; -1.649 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; -1.037 ; -1.119 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; -1.657 ; -1.740 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.680  ; 0.568  ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 0.970  ; 0.796  ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; -1.716 ; -1.832 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; -3.549 ; -3.447 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; -0.156 ; -0.440 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; -2.182 ; -2.293 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; -2.304 ; -2.430 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; -0.506 ; -0.682 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; -0.156 ; -0.440 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; -2.834 ; -2.925 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; -1.436 ; -1.547 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; -2.321 ; -2.404 ; Rise       ; i_core_clk      ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 9.047 ; 8.607 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 8.719 ; 8.354 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 7.578 ; 7.217 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 8.183 ; 7.802 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 7.533 ; 7.164 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 6.785 ; 6.528 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 8.040 ; 7.620 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 7.545 ; 7.154 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 7.670 ; 7.314 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 9.047 ; 8.607 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 8.426 ; 8.042 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 8.116 ; 7.885 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 7.954 ; 7.583 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 8.155 ; 7.735 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 7.600 ; 7.282 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 7.753 ; 7.368 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 7.625 ; 7.330 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 8.327 ; 7.900 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 7.828 ; 7.391 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 7.290 ; 6.984 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 7.372 ; 7.110 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 6.541 ; 6.290 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 8.437 ; 8.083 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 7.312 ; 6.959 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 7.889 ; 7.519 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 7.269 ; 6.910 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 6.541 ; 6.290 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 7.757 ; 7.348 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 7.280 ; 6.899 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 7.400 ; 7.052 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 8.747 ; 8.320 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 8.123 ; 7.751 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 7.859 ; 7.633 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 7.674 ; 7.313 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 7.862 ; 7.455 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 7.330 ; 7.021 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 7.477 ; 7.103 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 7.353 ; 7.065 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 8.032 ; 7.617 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 7.553 ; 7.128 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 7.037 ; 6.738 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 7.115 ; 6.859 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_core_clk ; -1.216 ; -18.909       ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; i_core_clk ; 0.446 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; i_core_clk ; -3.000 ; -848.851                   ;
+------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_core_clk'                                                                    ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.216 ; RAM[22][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.042     ; 2.161      ;
; -1.194 ; RAM[11][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 2.148      ;
; -1.183 ; RAM[12][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.323      ;
; -1.170 ; RAM[9][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 2.126      ;
; -1.169 ; RAM[9][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.309      ;
; -1.161 ; RAM[10][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 2.114      ;
; -1.160 ; RAM[6][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 2.113      ;
; -1.141 ; RAM[3][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.158      ; 2.286      ;
; -1.132 ; RAM[4][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 2.088      ;
; -1.107 ; RAM[0][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 2.063      ;
; -1.087 ; RAM[8][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.227      ;
; -1.082 ; RAM[1][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 2.028      ;
; -1.073 ; RAM[10][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 2.019      ;
; -1.060 ; RAM[2][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 2.013      ;
; -1.050 ; RAM[22][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.152      ; 2.189      ;
; -1.045 ; RAM[8][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 2.001      ;
; -1.029 ; RAM[20][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.152      ; 2.168      ;
; -1.012 ; RAM[22][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.042     ; 1.957      ;
; -1.002 ; RAM[7][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.037     ; 1.952      ;
; -1.000 ; RAM[5][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.030     ; 1.957      ;
; -0.998 ; RAM[20][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.951      ;
; -0.998 ; RAM[9][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.038     ; 1.947      ;
; -0.983 ; RAM[24][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.937      ;
; -0.977 ; RAM[16][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.930      ;
; -0.973 ; RAM[14][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.920      ;
; -0.969 ; RAM[6][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.922      ;
; -0.968 ; RAM[11][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.915      ;
; -0.967 ; RAM[25][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.030     ; 1.924      ;
; -0.966 ; RAM[12][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.106      ;
; -0.966 ; RAM[20][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.919      ;
; -0.942 ; RAM[11][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.888      ;
; -0.942 ; RAM[16][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.895      ;
; -0.937 ; RAM[11][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.043     ; 1.881      ;
; -0.935 ; RAM[6][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.156      ; 2.078      ;
; -0.933 ; RAM[6][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.038     ; 1.882      ;
; -0.928 ; RAM[11][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.154      ; 2.069      ;
; -0.928 ; RAM[25][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.030     ; 1.885      ;
; -0.927 ; RAM[6][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.873      ;
; -0.924 ; RAM[12][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.038     ; 1.873      ;
; -0.921 ; RAM[20][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.867      ;
; -0.917 ; RAM[25][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.870      ;
; -0.916 ; RAM[13][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.056      ;
; -0.915 ; RAM[14][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.154      ; 2.056      ;
; -0.909 ; RAM[1][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.155      ; 2.051      ;
; -0.909 ; RAM[9][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.865      ;
; -0.906 ; RAM[28][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.039     ; 1.854      ;
; -0.906 ; RAM[27][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.029     ; 1.864      ;
; -0.904 ; RAM[25][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.159      ; 2.050      ;
; -0.904 ; RAM[1][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.860      ;
; -0.903 ; RAM[4][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.156      ; 2.046      ;
; -0.902 ; RAM[24][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.848      ;
; -0.902 ; RAM[3][5]   ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.036     ; 1.853      ;
; -0.902 ; RAM[8][8]   ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.038     ; 1.851      ;
; -0.900 ; RAM[22][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.853      ;
; -0.898 ; RAM[25][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.035     ; 1.850      ;
; -0.893 ; RAM[17][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.846      ;
; -0.890 ; RAM[14][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.843      ;
; -0.886 ; RAM[0][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.155      ; 2.028      ;
; -0.884 ; RAM[19][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.029     ; 1.842      ;
; -0.883 ; RAM[34][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.830      ;
; -0.876 ; RAM[22][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.035     ; 1.828      ;
; -0.876 ; RAM[8][4]   ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.832      ;
; -0.872 ; RAM[10][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.819      ;
; -0.871 ; RAM[2][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.824      ;
; -0.870 ; RAM[25][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.029     ; 1.828      ;
; -0.869 ; RAM[9][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.038     ; 1.818      ;
; -0.866 ; RAM[8][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.822      ;
; -0.865 ; RAM[8][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.153      ; 2.005      ;
; -0.864 ; RAM[22][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.152      ; 2.003      ;
; -0.863 ; RAM[20][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.816      ;
; -0.863 ; RAM[24][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.152      ; 2.002      ;
; -0.861 ; RAM[6][2]   ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.815      ;
; -0.861 ; RAM[32][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.808      ;
; -0.860 ; RAM[21][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.029     ; 1.818      ;
; -0.857 ; RAM[10][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.811      ;
; -0.854 ; RAM[10][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.040     ; 1.801      ;
; -0.854 ; RAM[23][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.227     ; 1.614      ;
; -0.852 ; RAM[12][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.808      ;
; -0.850 ; RAM[37][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.804      ;
; -0.849 ; RAM[22][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.042     ; 1.794      ;
; -0.848 ; RAM[2][16]  ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.156      ; 1.991      ;
; -0.847 ; RAM[18][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.793      ;
; -0.842 ; RAM[16][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.152      ; 1.981      ;
; -0.842 ; RAM[6][13]  ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.036     ; 1.793      ;
; -0.841 ; RAM[34][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.795      ;
; -0.840 ; RAM[11][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.794      ;
; -0.840 ; RAM[19][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.228     ; 1.599      ;
; -0.837 ; RAM[16][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.790      ;
; -0.837 ; RAM[1][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; 0.155      ; 1.979      ;
; -0.831 ; RAM[3][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; RAM[28][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.052     ; 1.766      ;
; -0.830 ; RAM[22][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.034     ; 1.783      ;
; -0.830 ; RAM[9][3]   ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.031     ; 1.786      ;
; -0.829 ; RAM[36][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.033     ; 1.783      ;
; -0.829 ; RAM[6][14]  ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.036     ; 1.780      ;
; -0.826 ; RAM[18][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.041     ; 1.772      ;
; -0.826 ; RAM[3][6]   ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.043     ; 1.770      ;
; -0.823 ; RAM[3][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.044     ; 1.766      ;
; -0.822 ; RAM[21][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.029     ; 1.780      ;
; -0.821 ; RAM[30][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 1.000        ; -0.219     ; 1.589      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_core_clk'                                                                    ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; RAM[39][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 0.779      ;
; 0.471 ; RAM[39][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 0.802      ;
; 0.476 ; RAM[39][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 0.807      ;
; 0.485 ; RAM[38][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 0.816      ;
; 0.534 ; RAM[31][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 0.855      ;
; 0.555 ; RAM[39][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 0.888      ;
; 0.562 ; RAM[39][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 0.895      ;
; 0.572 ; RAM[39][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 0.893      ;
; 0.579 ; RAM[38][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 0.912      ;
; 0.579 ; RAM[38][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 0.900      ;
; 0.605 ; RAM[38][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 0.936      ;
; 0.651 ; RAM[35][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 0.778      ;
; 0.657 ; RAM[39][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.055      ; 0.796      ;
; 0.660 ; RAM[36][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 0.993      ;
; 0.663 ; RAM[38][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.055      ; 0.802      ;
; 0.665 ; RAM[23][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 0.986      ;
; 0.667 ; RAM[39][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.047      ; 0.798      ;
; 0.668 ; RAM[37][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.001      ;
; 0.675 ; RAM[39][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.047      ; 0.806      ;
; 0.683 ; RAM[38][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.047      ; 0.814      ;
; 0.689 ; RAM[38][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.022      ;
; 0.691 ; RAM[36][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 1.022      ;
; 0.694 ; RAM[38][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.027      ;
; 0.699 ; RAM[37][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 1.030      ;
; 0.748 ; RAM[35][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.044      ; 0.876      ;
; 0.749 ; RAM[39][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.878      ;
; 0.751 ; RAM[39][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.880      ;
; 0.755 ; RAM[39][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.049      ; 0.888      ;
; 0.755 ; RAM[33][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.044      ; 0.883      ;
; 0.755 ; RAM[38][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.884      ;
; 0.756 ; RAM[39][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.037      ; 0.877      ;
; 0.761 ; RAM[35][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 0.888      ;
; 0.765 ; RAM[35][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.044      ; 0.893      ;
; 0.768 ; RAM[36][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.101      ;
; 0.770 ; RAM[33][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 0.897      ;
; 0.771 ; RAM[13][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.104      ;
; 0.771 ; RAM[36][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.104      ;
; 0.774 ; RAM[37][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.107      ;
; 0.779 ; RAM[37][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.249      ; 1.112      ;
; 0.779 ; RAM[25][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.239      ; 1.102      ;
; 0.784 ; RAM[38][8]  ; RAMSA[8]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.047      ; 0.915      ;
; 0.786 ; RAM[33][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 0.913      ;
; 0.802 ; RAM[36][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 1.133      ;
; 0.808 ; RAM[37][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 1.139      ;
; 0.811 ; RAM[35][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.070      ; 0.965      ;
; 0.822 ; RAM[39][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.049      ; 0.955      ;
; 0.822 ; RAM[7][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.231      ; 1.137      ;
; 0.824 ; RAM[31][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.061      ; 0.969      ;
; 0.825 ; RAM[25][17] ; RAMSA[17]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.039      ; 0.948      ;
; 0.827 ; RAM[25][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.039      ; 0.950      ;
; 0.832 ; RAM[39][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.961      ;
; 0.833 ; RAM[5][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.059      ; 0.976      ;
; 0.836 ; RAM[30][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.062      ; 0.982      ;
; 0.837 ; RAM[4][15]  ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.236      ; 1.157      ;
; 0.842 ; RAM[35][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 0.969      ;
; 0.845 ; RAM[35][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.059      ; 0.988      ;
; 0.845 ; RAM[29][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.047      ; 0.976      ;
; 0.850 ; RAM[35][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.059      ; 0.993      ;
; 0.850 ; RAM[27][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.239      ; 1.173      ;
; 0.853 ; RAM[21][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.238      ; 1.175      ;
; 0.853 ; RAM[12][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.038      ; 0.975      ;
; 0.855 ; RAM[5][7]   ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.037      ; 0.976      ;
; 0.857 ; RAM[25][11] ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.238      ; 1.179      ;
; 0.858 ; RAM[25][7]  ; RAMSA[7]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.037      ; 0.979      ;
; 0.860 ; RAM[7][11]  ; RAMSA[11]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.238      ; 1.182      ;
; 0.861 ; RAM[39][0]  ; RAMSA[0]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.046      ; 0.991      ;
; 0.864 ; RAM[32][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.042      ; 0.990      ;
; 0.864 ; RAM[26][2]  ; RAMSA[2]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.148     ; 0.800      ;
; 0.867 ; RAM[25][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.996      ;
; 0.867 ; RAM[7][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.236      ; 1.187      ;
; 0.868 ; RAM[38][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 0.997      ;
; 0.869 ; RAM[39][1]  ; RAMSA[1]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.046      ; 0.999      ;
; 0.870 ; RAM[34][5]  ; RAMSA[5]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.042      ; 0.996      ;
; 0.872 ; RAM[17][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.238      ; 1.194      ;
; 0.873 ; RAM[7][12]  ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.238      ; 1.195      ;
; 0.876 ; RAM[39][13] ; RAMSA[13]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.049      ; 1.009      ;
; 0.888 ; RAM[38][14] ; RAMSA[14]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.049      ; 1.021      ;
; 0.888 ; RAM[38][6]  ; RAMSA[6]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.037      ; 1.009      ;
; 0.892 ; RAM[39][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.045      ; 1.021      ;
; 0.892 ; RAM[35][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.059      ; 1.035      ;
; 0.892 ; RAM[25][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.066      ; 1.042      ;
; 0.894 ; RAM[5][9]   ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.059      ; 1.037      ;
; 0.897 ; RAM[15][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.248      ; 1.229      ;
; 0.898 ; RAM[15][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.248      ; 1.230      ;
; 0.898 ; RAM[26][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.055      ; 1.037      ;
; 0.900 ; RAM[32][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 1.221      ;
; 0.906 ; RAM[15][4]  ; RAMSA[4]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.039      ; 1.029      ;
; 0.906 ; RAM[34][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 1.227      ;
; 0.907 ; RAM[27][16] ; RAMSA[16]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.241      ; 1.232      ;
; 0.911 ; RAM[36][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 1.232      ;
; 0.916 ; RAM[13][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.247      ; 1.247      ;
; 0.917 ; RAM[35][19] ; RAMSA[19]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; -0.124     ; 0.877      ;
; 0.917 ; RAM[35][12] ; RAMSA[12]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.061      ; 1.062      ;
; 0.918 ; RAM[12][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.038      ; 1.040      ;
; 0.918 ; RAM[37][15] ; RAMSA[15]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.237      ; 1.239      ;
; 0.928 ; RAM[28][10] ; RAMSA[10]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.235      ; 1.247      ;
; 0.932 ; RAM[15][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.039      ; 1.055      ;
; 0.936 ; RAM[35][3]  ; RAMSA[3]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.043      ; 1.063      ;
; 0.939 ; RAM[15][9]  ; RAMSA[9]~reg0  ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.248      ; 1.271      ;
; 0.940 ; RAM[27][18] ; RAMSA[18]~reg0 ; i_core_clk   ; i_core_clk  ; 0.000        ; 0.048      ; 1.072      ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_core_clk'                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------+------------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_core_clk ; Rise       ; i_core_clk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[16]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[17]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[18]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[19]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAMSA[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[0][9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[10][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[11][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_core_clk ; Rise       ; RAM[12][8]     ;
+--------+--------------+----------------+------------+------------+------------+----------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 2.090 ; 2.851 ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; 1.737 ; 2.397 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; 2.028 ; 2.754 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; 1.844 ; 2.515 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; 1.801 ; 2.519 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; 1.611 ; 2.306 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; 1.891 ; 2.625 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; 1.505 ; 2.158 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; 1.826 ; 2.585 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; 1.604 ; 2.293 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; 1.939 ; 2.636 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; 2.090 ; 2.851 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; 1.845 ; 2.586 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; 1.866 ; 2.614 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; 1.835 ; 2.512 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; 1.725 ; 2.417 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; 1.894 ; 2.572 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; 1.571 ; 2.223 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.438 ; 0.670 ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 0.639 ; 0.826 ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; 1.629 ; 2.302 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; 3.133 ; 3.988 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; 3.653 ; 4.108 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; 3.653 ; 4.108 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; 3.187 ; 3.886 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; 2.331 ; 2.519 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; 2.196 ; 2.404 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; 3.433 ; 4.093 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; 3.502 ; 3.897 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; 1.939 ; 2.618 ; Rise       ; i_core_clk      ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 0.405  ; 0.119  ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; -0.724 ; -1.319 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; -1.019 ; -1.666 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; -0.780 ; -1.381 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; -0.815 ; -1.419 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; -0.803 ; -1.425 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; -1.020 ; -1.676 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; -0.818 ; -1.397 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; -0.774 ; -1.363 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; -0.840 ; -1.447 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; -0.667 ; -1.256 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; -0.835 ; -1.478 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; -0.802 ; -1.410 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; -0.787 ; -1.396 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; -0.622 ; -1.204 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; -0.807 ; -1.394 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; -0.599 ; -1.166 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; -0.857 ; -1.459 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.229  ; -0.010 ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 0.405  ; 0.119  ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; -0.903 ; -1.510 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; -1.658 ; -2.331 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; -0.154 ; -0.379 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; -1.124 ; -1.709 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; -1.195 ; -1.822 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; -0.297 ; -0.572 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; -0.154 ; -0.379 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; -1.413 ; -2.079 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; -0.784 ; -1.374 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; -1.180 ; -1.823 ; Rise       ; i_core_clk      ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 4.726 ; 4.855 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 4.598 ; 4.729 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 3.830 ; 3.936 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 4.094 ; 4.236 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 3.822 ; 3.918 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 3.460 ; 3.497 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 4.062 ; 4.180 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 3.810 ; 3.903 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 3.880 ; 3.995 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 4.726 ; 4.855 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 4.277 ; 4.344 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 4.318 ; 4.386 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 3.993 ; 4.084 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 4.047 ; 4.139 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 3.898 ; 3.954 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 3.909 ; 4.011 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 3.852 ; 3.920 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 4.160 ; 4.265 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 3.927 ; 4.037 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 3.730 ; 3.816 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 3.771 ; 3.875 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 3.341 ; 3.376 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 4.462 ; 4.587 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 3.701 ; 3.802 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 3.953 ; 4.088 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 3.694 ; 3.785 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 3.341 ; 3.376 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 3.925 ; 4.038 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 3.683 ; 3.772 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 3.750 ; 3.859 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 4.583 ; 4.706 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 4.133 ; 4.196 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 4.194 ; 4.259 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 3.860 ; 3.947 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 3.908 ; 3.996 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 3.769 ; 3.821 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 3.776 ; 3.873 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 3.721 ; 3.785 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 4.019 ; 4.120 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 3.796 ; 3.901 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 3.606 ; 3.689 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 3.646 ; 3.746 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.119  ; 0.446 ; N/A      ; N/A     ; -3.000              ;
;  i_core_clk      ; -4.119  ; 0.446 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -69.573 ; 0.0   ; 0.0      ; 0.0     ; -1525.74            ;
;  i_core_clk      ; -69.573 ; 0.000 ; N/A      ; N/A     ; -1525.740           ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 4.729 ; 4.904 ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; 3.910 ; 4.030 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; 4.533 ; 4.704 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; 4.173 ; 4.274 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; 4.057 ; 4.257 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; 3.601 ; 3.875 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; 4.115 ; 4.459 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; 3.381 ; 3.576 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; 4.033 ; 4.271 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; 3.569 ; 3.858 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; 4.371 ; 4.509 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; 4.729 ; 4.904 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; 4.146 ; 4.352 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; 4.191 ; 4.360 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; 4.195 ; 4.289 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; 3.916 ; 4.096 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; 4.297 ; 4.378 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; 3.551 ; 3.755 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.806 ; 1.064 ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 1.185 ; 1.411 ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; 3.663 ; 3.892 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; 7.351 ; 7.238 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; 7.714 ; 8.331 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; 7.703 ; 8.331 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; 7.016 ; 7.327 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; 5.136 ; 5.266 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; 4.662 ; 5.013 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; 7.714 ; 7.983 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; 7.299 ; 7.892 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; 4.414 ; 4.547 ; Rise       ; i_core_clk      ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; RAMS[*]              ; i_core_clk ; 1.072  ; 0.958  ; Rise       ; i_core_clk      ;
;  RAMS[0]             ; i_core_clk ; -0.724 ; -1.319 ; Rise       ; i_core_clk      ;
;  RAMS[1]             ; i_core_clk ; -1.019 ; -1.666 ; Rise       ; i_core_clk      ;
;  RAMS[2]             ; i_core_clk ; -0.780 ; -1.381 ; Rise       ; i_core_clk      ;
;  RAMS[3]             ; i_core_clk ; -0.815 ; -1.419 ; Rise       ; i_core_clk      ;
;  RAMS[4]             ; i_core_clk ; -0.803 ; -1.425 ; Rise       ; i_core_clk      ;
;  RAMS[5]             ; i_core_clk ; -1.020 ; -1.676 ; Rise       ; i_core_clk      ;
;  RAMS[6]             ; i_core_clk ; -0.818 ; -1.397 ; Rise       ; i_core_clk      ;
;  RAMS[7]             ; i_core_clk ; -0.774 ; -1.363 ; Rise       ; i_core_clk      ;
;  RAMS[8]             ; i_core_clk ; -0.840 ; -1.447 ; Rise       ; i_core_clk      ;
;  RAMS[9]             ; i_core_clk ; -0.667 ; -1.256 ; Rise       ; i_core_clk      ;
;  RAMS[10]            ; i_core_clk ; -0.835 ; -1.478 ; Rise       ; i_core_clk      ;
;  RAMS[11]            ; i_core_clk ; -0.802 ; -1.410 ; Rise       ; i_core_clk      ;
;  RAMS[12]            ; i_core_clk ; -0.787 ; -1.396 ; Rise       ; i_core_clk      ;
;  RAMS[13]            ; i_core_clk ; -0.622 ; -1.204 ; Rise       ; i_core_clk      ;
;  RAMS[14]            ; i_core_clk ; -0.807 ; -1.394 ; Rise       ; i_core_clk      ;
;  RAMS[15]            ; i_core_clk ; -0.599 ; -1.119 ; Rise       ; i_core_clk      ;
;  RAMS[16]            ; i_core_clk ; -0.857 ; -1.459 ; Rise       ; i_core_clk      ;
;  RAMS[17]            ; i_core_clk ; 0.772  ; 0.715  ; Rise       ; i_core_clk      ;
;  RAMS[18]            ; i_core_clk ; 1.072  ; 0.958  ; Rise       ; i_core_clk      ;
;  RAMS[19]            ; i_core_clk ; -0.903 ; -1.510 ; Rise       ; i_core_clk      ;
; i_demux_user_end     ; i_core_clk ; -1.658 ; -2.331 ; Rise       ; i_core_clk      ;
; i_demux_user_idx[*]  ; i_core_clk ; -0.154 ; -0.378 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[0] ; i_core_clk ; -1.124 ; -1.709 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[1] ; i_core_clk ; -1.195 ; -1.822 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[2] ; i_core_clk ; -0.297 ; -0.572 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[3] ; i_core_clk ; -0.154 ; -0.378 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[4] ; i_core_clk ; -1.413 ; -2.079 ; Rise       ; i_core_clk      ;
;  i_demux_user_idx[5] ; i_core_clk ; -0.784 ; -1.374 ; Rise       ; i_core_clk      ;
; i_demux_user_start   ; i_core_clk ; -1.180 ; -1.823 ; Rise       ; i_core_clk      ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 9.898 ; 9.641 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 9.564 ; 9.364 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 8.278 ; 8.061 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 8.931 ; 8.697 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 8.240 ; 8.007 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 7.471 ; 7.275 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 8.777 ; 8.500 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 8.250 ; 7.993 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 8.381 ; 8.166 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 9.898 ; 9.641 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 9.216 ; 8.952 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 8.951 ; 8.832 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 8.674 ; 8.449 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 8.903 ; 8.603 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 8.336 ; 8.123 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 8.482 ; 8.209 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 8.377 ; 8.147 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 9.069 ; 8.804 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 8.525 ; 8.253 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 7.981 ; 7.800 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 8.074 ; 7.939 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAMSA[*]   ; i_core_clk ; 3.341 ; 3.376 ; Rise       ; i_core_clk      ;
;  RAMSA[0]  ; i_core_clk ; 4.462 ; 4.587 ; Rise       ; i_core_clk      ;
;  RAMSA[1]  ; i_core_clk ; 3.701 ; 3.802 ; Rise       ; i_core_clk      ;
;  RAMSA[2]  ; i_core_clk ; 3.953 ; 4.088 ; Rise       ; i_core_clk      ;
;  RAMSA[3]  ; i_core_clk ; 3.694 ; 3.785 ; Rise       ; i_core_clk      ;
;  RAMSA[4]  ; i_core_clk ; 3.341 ; 3.376 ; Rise       ; i_core_clk      ;
;  RAMSA[5]  ; i_core_clk ; 3.925 ; 4.038 ; Rise       ; i_core_clk      ;
;  RAMSA[6]  ; i_core_clk ; 3.683 ; 3.772 ; Rise       ; i_core_clk      ;
;  RAMSA[7]  ; i_core_clk ; 3.750 ; 3.859 ; Rise       ; i_core_clk      ;
;  RAMSA[8]  ; i_core_clk ; 4.583 ; 4.706 ; Rise       ; i_core_clk      ;
;  RAMSA[9]  ; i_core_clk ; 4.133 ; 4.196 ; Rise       ; i_core_clk      ;
;  RAMSA[10] ; i_core_clk ; 4.194 ; 4.259 ; Rise       ; i_core_clk      ;
;  RAMSA[11] ; i_core_clk ; 3.860 ; 3.947 ; Rise       ; i_core_clk      ;
;  RAMSA[12] ; i_core_clk ; 3.908 ; 3.996 ; Rise       ; i_core_clk      ;
;  RAMSA[13] ; i_core_clk ; 3.769 ; 3.821 ; Rise       ; i_core_clk      ;
;  RAMSA[14] ; i_core_clk ; 3.776 ; 3.873 ; Rise       ; i_core_clk      ;
;  RAMSA[15] ; i_core_clk ; 3.721 ; 3.785 ; Rise       ; i_core_clk      ;
;  RAMSA[16] ; i_core_clk ; 4.019 ; 4.120 ; Rise       ; i_core_clk      ;
;  RAMSA[17] ; i_core_clk ; 3.796 ; 3.901 ; Rise       ; i_core_clk      ;
;  RAMSA[18] ; i_core_clk ; 3.606 ; 3.689 ; Rise       ; i_core_clk      ;
;  RAMSA[19] ; i_core_clk ; 3.646 ; 3.746 ; Rise       ; i_core_clk      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RAMSA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMSA[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; i_demux_user_idx[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_idx[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_idx[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_idx[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_idx[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_idx[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_core_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx_rstn           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_start  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_demux_user_end    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMS[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMSA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.34 V              ; -0.00374 V          ; 0.218 V                              ; 0.035 V                              ; 2.14e-09 s                  ; 2.01e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.34 V             ; -0.00374 V         ; 0.218 V                             ; 0.035 V                             ; 2.14e-09 s                 ; 2.01e-09 s                 ; Yes                       ; Yes                       ;
; RAMSA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.38 V              ; -0.02 V             ; 0.101 V                              ; 0.082 V                              ; 4.12e-10 s                  ; 3.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.38 V             ; -0.02 V            ; 0.101 V                             ; 0.082 V                             ; 4.12e-10 s                 ; 3.71e-10 s                 ; No                        ; Yes                       ;
; RAMSA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.48e-09 V                   ; 2.38 V              ; -0.0188 V           ; 0.115 V                              ; 0.106 V                              ; 4.29e-10 s                  ; 3.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.48e-09 V                  ; 2.38 V             ; -0.0188 V          ; 0.115 V                             ; 0.106 V                             ; 4.29e-10 s                 ; 3.89e-10 s                 ; No                        ; Yes                       ;
; RAMSA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.48e-09 V                   ; 2.34 V              ; -0.00364 V          ; 0.231 V                              ; 0.059 V                              ; 2.17e-09 s                  ; 2.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.48e-09 V                  ; 2.34 V             ; -0.00364 V         ; 0.231 V                             ; 0.059 V                             ; 2.17e-09 s                 ; 2.04e-09 s                 ; Yes                       ; Yes                       ;
; RAMSA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.48e-09 V                   ; 2.36 V              ; -0.00868 V          ; 0.216 V                              ; 0.031 V                              ; 7.15e-10 s                  ; 7.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.48e-09 V                  ; 2.36 V             ; -0.00868 V         ; 0.216 V                             ; 0.031 V                             ; 7.15e-10 s                 ; 7.35e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.34 V              ; -0.00374 V          ; 0.218 V                              ; 0.035 V                              ; 2.14e-09 s                  ; 2.01e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.34 V             ; -0.00374 V         ; 0.218 V                             ; 0.035 V                             ; 2.14e-09 s                 ; 2.01e-09 s                 ; Yes                       ; Yes                       ;
; RAMSA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.38 V              ; -0.02 V             ; 0.101 V                              ; 0.082 V                              ; 4.12e-10 s                  ; 3.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.38 V             ; -0.02 V            ; 0.101 V                             ; 0.082 V                             ; 4.12e-10 s                 ; 3.71e-10 s                 ; No                        ; Yes                       ;
; RAMSA[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.48e-09 V                   ; 2.36 V              ; -0.00868 V          ; 0.216 V                              ; 0.031 V                              ; 7.15e-10 s                  ; 7.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.48e-09 V                  ; 2.36 V             ; -0.00868 V         ; 0.216 V                             ; 0.031 V                             ; 7.15e-10 s                 ; 7.35e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.38 V              ; -0.02 V             ; 0.101 V                              ; 0.082 V                              ; 4.12e-10 s                  ; 3.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.38 V             ; -0.02 V            ; 0.101 V                             ; 0.082 V                             ; 4.12e-10 s                 ; 3.71e-10 s                 ; No                        ; Yes                       ;
; RAMSA[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.38 V              ; -0.02 V             ; 0.101 V                              ; 0.082 V                              ; 4.12e-10 s                  ; 3.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.38 V             ; -0.02 V            ; 0.101 V                             ; 0.082 V                             ; 4.12e-10 s                 ; 3.71e-10 s                 ; No                        ; Yes                       ;
; RAMSA[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.32e-09 V                   ; 2.37 V              ; -0.016 V            ; 0.215 V                              ; 0.075 V                              ; 5.04e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.32e-09 V                  ; 2.37 V             ; -0.016 V           ; 0.215 V                             ; 0.075 V                             ; 5.04e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.2e-09 V                    ; 2.37 V              ; -0.0446 V           ; 0.09 V                               ; 0.097 V                              ; 2.53e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.2e-09 V                   ; 2.37 V             ; -0.0446 V          ; 0.09 V                              ; 0.097 V                             ; 2.53e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.74e-09 V                   ; 2.38 V              ; -0.00799 V          ; 0.215 V                              ; 0.012 V                              ; 2.91e-10 s                  ; 3.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.74e-09 V                  ; 2.38 V             ; -0.00799 V         ; 0.215 V                             ; 0.012 V                             ; 2.91e-10 s                 ; 3.04e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMSA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.33 V              ; -0.00195 V          ; 0.155 V                              ; 0.036 V                              ; 2.59e-09 s                  ; 2.46e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.33 V             ; -0.00195 V         ; 0.155 V                             ; 0.036 V                             ; 2.59e-09 s                 ; 2.46e-09 s                 ; Yes                       ; Yes                       ;
; RAMSA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.35 V              ; -0.0115 V           ; 0.129 V                              ; 0.046 V                              ; 4.5e-10 s                   ; 4.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.35 V             ; -0.0115 V          ; 0.129 V                             ; 0.046 V                             ; 4.5e-10 s                  ; 4.55e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.35 V              ; -0.0124 V           ; 0.154 V                              ; 0.061 V                              ; 4.66e-10 s                  ; 5e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.35 V             ; -0.0124 V          ; 0.154 V                             ; 0.061 V                             ; 4.66e-10 s                 ; 5e-10 s                    ; Yes                       ; Yes                       ;
; RAMSA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.33 V              ; -0.00166 V          ; 0.163 V                              ; 0.029 V                              ; 2.61e-09 s                  ; 2.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.33 V             ; -0.00166 V         ; 0.163 V                             ; 0.029 V                             ; 2.61e-09 s                 ; 2.5e-09 s                  ; Yes                       ; Yes                       ;
; RAMSA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.34 V              ; -0.00488 V          ; 0.181 V                              ; 0.034 V                              ; 9.03e-10 s                  ; 8.8e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.34 V             ; -0.00488 V         ; 0.181 V                             ; 0.034 V                             ; 9.03e-10 s                 ; 8.8e-10 s                  ; Yes                       ; Yes                       ;
; RAMSA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.33 V              ; -0.00195 V          ; 0.155 V                              ; 0.036 V                              ; 2.59e-09 s                  ; 2.46e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.33 V             ; -0.00195 V         ; 0.155 V                             ; 0.036 V                             ; 2.59e-09 s                 ; 2.46e-09 s                 ; Yes                       ; Yes                       ;
; RAMSA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.35 V              ; -0.0115 V           ; 0.129 V                              ; 0.046 V                              ; 4.5e-10 s                   ; 4.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.35 V             ; -0.0115 V          ; 0.129 V                             ; 0.046 V                             ; 4.5e-10 s                  ; 4.55e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.19e-07 V                   ; 2.34 V              ; -0.00488 V          ; 0.181 V                              ; 0.034 V                              ; 9.03e-10 s                  ; 8.8e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.19e-07 V                  ; 2.34 V             ; -0.00488 V         ; 0.181 V                             ; 0.034 V                             ; 9.03e-10 s                 ; 8.8e-10 s                  ; Yes                       ; Yes                       ;
; RAMSA[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.35 V              ; -0.0115 V           ; 0.129 V                              ; 0.046 V                              ; 4.5e-10 s                   ; 4.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.35 V             ; -0.0115 V          ; 0.129 V                             ; 0.046 V                             ; 4.5e-10 s                  ; 4.55e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.35 V              ; -0.0115 V           ; 0.129 V                              ; 0.046 V                              ; 4.5e-10 s                   ; 4.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.35 V             ; -0.0115 V          ; 0.129 V                             ; 0.046 V                             ; 4.5e-10 s                  ; 4.55e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.24e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.147 V                              ; 0.023 V                              ; 6.67e-10 s                  ; 6.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.24e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.147 V                             ; 0.023 V                             ; 6.67e-10 s                 ; 6.48e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-07 V                   ; 2.36 V              ; -0.0212 V           ; 0.056 V                              ; 0.049 V                              ; 3e-10 s                     ; 4.52e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-07 V                  ; 2.36 V             ; -0.0212 V          ; 0.056 V                             ; 0.049 V                             ; 3e-10 s                    ; 4.52e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.63e-07 V                   ; 2.35 V              ; -0.00739 V          ; 0.105 V                              ; 0.019 V                              ; 4.33e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.63e-07 V                  ; 2.35 V             ; -0.00739 V         ; 0.105 V                             ; 0.019 V                             ; 4.33e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMSA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; RAMSA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; RAMSA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; RAMSA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; RAMSA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; RAMSA[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; RAMSA[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; RAMSA[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_core_clk ; i_core_clk ; 800      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_core_clk ; i_core_clk ; 800      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 7360  ; 7360 ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Sat Aug 17 14:13:56 2019
Info: Command: quartus_sta DataArray -c DataArray
Info: qsta_default_script.tcl version: #3
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DataArray.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_core_clk i_core_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.119             -69.573 i_core_clk 
Info (332146): Worst-case hold slack is 1.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.077               0.000 i_core_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1525.740 i_core_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.894
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.894             -65.551 i_core_clk 
Info (332146): Worst-case hold slack is 0.939
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.939               0.000 i_core_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1525.740 i_core_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.216             -18.909 i_core_clk 
Info (332146): Worst-case hold slack is 0.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.446               0.000 i_core_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -848.851 i_core_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 649 megabytes
    Info: Processing ended: Sat Aug 17 14:14:00 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


