Fitter report for wiegand_tx_top
Mon Feb 16 10:59:50 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 16 10:59:50 2015      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; wiegand_tx_top                             ;
; Top-level Entity Name              ; wiegand_tx_top                             ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 353 / 21,280 ( 2 % )                       ;
;     Total combinational functions  ; 242 / 21,280 ( 1 % )                       ;
;     Dedicated logic registers      ; 303 / 21,280 ( 1 % )                       ;
; Total registers                    ; 303                                        ;
; Total pins                         ; 87 / 167 ( 52 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; one_o        ; Incomplete set of assignments ;
; zero_o       ; Incomplete set of assignments ;
; wb_dat_o[0]  ; Incomplete set of assignments ;
; wb_dat_o[1]  ; Incomplete set of assignments ;
; wb_dat_o[2]  ; Incomplete set of assignments ;
; wb_dat_o[3]  ; Incomplete set of assignments ;
; wb_dat_o[4]  ; Incomplete set of assignments ;
; wb_dat_o[5]  ; Incomplete set of assignments ;
; wb_dat_o[6]  ; Incomplete set of assignments ;
; wb_dat_o[7]  ; Incomplete set of assignments ;
; wb_dat_o[8]  ; Incomplete set of assignments ;
; wb_dat_o[9]  ; Incomplete set of assignments ;
; wb_dat_o[10] ; Incomplete set of assignments ;
; wb_dat_o[11] ; Incomplete set of assignments ;
; wb_dat_o[12] ; Incomplete set of assignments ;
; wb_dat_o[13] ; Incomplete set of assignments ;
; wb_dat_o[14] ; Incomplete set of assignments ;
; wb_dat_o[15] ; Incomplete set of assignments ;
; wb_dat_o[16] ; Incomplete set of assignments ;
; wb_dat_o[17] ; Incomplete set of assignments ;
; wb_dat_o[18] ; Incomplete set of assignments ;
; wb_dat_o[19] ; Incomplete set of assignments ;
; wb_dat_o[20] ; Incomplete set of assignments ;
; wb_dat_o[21] ; Incomplete set of assignments ;
; wb_dat_o[22] ; Incomplete set of assignments ;
; wb_dat_o[23] ; Incomplete set of assignments ;
; wb_dat_o[24] ; Incomplete set of assignments ;
; wb_dat_o[25] ; Incomplete set of assignments ;
; wb_dat_o[26] ; Incomplete set of assignments ;
; wb_dat_o[27] ; Incomplete set of assignments ;
; wb_dat_o[28] ; Incomplete set of assignments ;
; wb_dat_o[29] ; Incomplete set of assignments ;
; wb_dat_o[30] ; Incomplete set of assignments ;
; wb_dat_o[31] ; Incomplete set of assignments ;
; wb_cti_i[0]  ; Incomplete set of assignments ;
; wb_cti_i[1]  ; Incomplete set of assignments ;
; wb_cti_i[2]  ; Incomplete set of assignments ;
; wb_sel_i[0]  ; Incomplete set of assignments ;
; wb_sel_i[1]  ; Incomplete set of assignments ;
; wb_sel_i[2]  ; Incomplete set of assignments ;
; wb_sel_i[3]  ; Incomplete set of assignments ;
; wb_ack_o     ; Incomplete set of assignments ;
; wb_err_o     ; Incomplete set of assignments ;
; wb_rty_o     ; Incomplete set of assignments ;
; wb_clk_i     ; Incomplete set of assignments ;
; wb_rst_i     ; Incomplete set of assignments ;
; wb_adr_i[1]  ; Incomplete set of assignments ;
; wb_adr_i[2]  ; Incomplete set of assignments ;
; wb_adr_i[3]  ; Incomplete set of assignments ;
; wb_adr_i[4]  ; Incomplete set of assignments ;
; wb_adr_i[5]  ; Incomplete set of assignments ;
; wb_adr_i[0]  ; Incomplete set of assignments ;
; wb_cyc_i     ; Incomplete set of assignments ;
; wb_stb_i     ; Incomplete set of assignments ;
; wb_we_i      ; Incomplete set of assignments ;
; wb_dat_i[0]  ; Incomplete set of assignments ;
; wb_dat_i[1]  ; Incomplete set of assignments ;
; wb_dat_i[2]  ; Incomplete set of assignments ;
; wb_dat_i[3]  ; Incomplete set of assignments ;
; wb_dat_i[4]  ; Incomplete set of assignments ;
; wb_dat_i[5]  ; Incomplete set of assignments ;
; wb_dat_i[6]  ; Incomplete set of assignments ;
; wb_dat_i[7]  ; Incomplete set of assignments ;
; wb_dat_i[8]  ; Incomplete set of assignments ;
; wb_dat_i[9]  ; Incomplete set of assignments ;
; wb_dat_i[10] ; Incomplete set of assignments ;
; wb_dat_i[11] ; Incomplete set of assignments ;
; wb_dat_i[12] ; Incomplete set of assignments ;
; wb_dat_i[13] ; Incomplete set of assignments ;
; wb_dat_i[14] ; Incomplete set of assignments ;
; wb_dat_i[15] ; Incomplete set of assignments ;
; wb_dat_i[16] ; Incomplete set of assignments ;
; wb_dat_i[17] ; Incomplete set of assignments ;
; wb_dat_i[18] ; Incomplete set of assignments ;
; wb_dat_i[19] ; Incomplete set of assignments ;
; wb_dat_i[20] ; Incomplete set of assignments ;
; wb_dat_i[21] ; Incomplete set of assignments ;
; wb_dat_i[22] ; Incomplete set of assignments ;
; wb_dat_i[23] ; Incomplete set of assignments ;
; wb_dat_i[24] ; Incomplete set of assignments ;
; wb_dat_i[25] ; Incomplete set of assignments ;
; wb_dat_i[26] ; Incomplete set of assignments ;
; wb_dat_i[27] ; Incomplete set of assignments ;
; wb_dat_i[28] ; Incomplete set of assignments ;
; wb_dat_i[29] ; Incomplete set of assignments ;
; wb_dat_i[30] ; Incomplete set of assignments ;
; wb_dat_i[31] ; Incomplete set of assignments ;
+--------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 733 ) ; 0.00 % ( 0 / 733 )         ; 0.00 % ( 0 / 733 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 733 ) ; 0.00 % ( 0 / 733 )         ; 0.00 % ( 0 / 733 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 723 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jeffA/Desktop/rtl/wiegand/trunk/syn/altera/wiegand_tx/output_files/wiegand_tx_top.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 353 / 21,280 ( 2 % ) ;
;     -- Combinational with no register       ; 50                   ;
;     -- Register only                        ; 111                  ;
;     -- Combinational with a register        ; 192                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 96                   ;
;     -- 3 input functions                    ; 77                   ;
;     -- <=2 input functions                  ; 69                   ;
;     -- Register only                        ; 111                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 195                  ;
;     -- arithmetic mode                      ; 47                   ;
;                                             ;                      ;
; Total registers*                            ; 303 / 22,031 ( 1 % ) ;
;     -- Dedicated logic registers            ; 303 / 21,280 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 28 / 1,330 ( 2 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 87 / 167 ( 52 % )    ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )       ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 84 ( 0 % )       ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )        ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0.7% / 0.6% / 0.7%   ;
; Peak interconnect usage (total/H/V)         ; 5.8% / 5.7% / 5.8%   ;
; Maximum fan-out                             ; 303                  ;
; Highest non-global fan-out                  ; 42                   ;
; Total fan-out                               ; 2219                 ;
; Average fan-out                             ; 2.77                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 353 / 21280 ( 2 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 50                  ; 0                              ;
;     -- Register only                        ; 111                 ; 0                              ;
;     -- Combinational with a register        ; 192                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 96                  ; 0                              ;
;     -- 3 input functions                    ; 77                  ; 0                              ;
;     -- <=2 input functions                  ; 69                  ; 0                              ;
;     -- Register only                        ; 111                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 195                 ; 0                              ;
;     -- arithmetic mode                      ; 47                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 303                 ; 0                              ;
;     -- Dedicated logic registers            ; 303 / 21280 ( 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 28 / 1330 ( 2 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 87                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )      ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2214                ; 5                              ;
;     -- Registered Connections               ; 690                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 50                  ; 0                              ;
;     -- Output Ports                         ; 37                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; wb_adr_i[0]  ; R12   ; 4        ; 36           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_adr_i[1]  ; T17   ; 4        ; 46           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_adr_i[2]  ; M17   ; 5        ; 52           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_adr_i[3]  ; M16   ; 5        ; 52           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_adr_i[4]  ; K16   ; 5        ; 52           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_adr_i[5]  ; N17   ; 5        ; 52           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_clk_i     ; M10   ; 3A       ; 27           ; 0            ; 14           ; 303                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_cti_i[0]  ; V11   ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_cti_i[1]  ; V12   ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_cti_i[2]  ; A17   ; 7        ; 46           ; 41           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_cyc_i     ; R15   ; 4        ; 50           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[0]  ; R10   ; 3        ; 25           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[10] ; R17   ; 5        ; 52           ; 11           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[11] ; N16   ; 5        ; 52           ; 9            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[12] ; R14   ; 4        ; 48           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[13] ; P18   ; 5        ; 52           ; 12           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[14] ; L15   ; 5        ; 52           ; 13           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[15] ; T16   ; 4        ; 46           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[16] ; V5    ; 3        ; 7            ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[17] ; N15   ; 5        ; 52           ; 9            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[18] ; P15   ; 4        ; 50           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[19] ; T18   ; 5        ; 52           ; 11           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[1]  ; V13   ; 4        ; 29           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[20] ; K15   ; 5        ; 52           ; 18           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[21] ; L16   ; 5        ; 52           ; 13           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[22] ; P10   ; 3        ; 25           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[23] ; V10   ; 3        ; 21           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[24] ; R7    ; 3        ; 7            ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[25] ; V6    ; 3        ; 7            ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[26] ; U16   ; 4        ; 41           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[27] ; T13   ; 4        ; 41           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[28] ; V15   ; 4        ; 34           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[29] ; T14   ; 4        ; 41           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[2]  ; R11   ; 4        ; 31           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[30] ; T7    ; 3        ; 7            ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[31] ; N18   ; 5        ; 52           ; 16           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[3]  ; T12   ; 4        ; 31           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[4]  ; M7    ; 3        ; 10           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[5]  ; U12   ; 4        ; 31           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[6]  ; E10   ; 7        ; 29           ; 41           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[7]  ; T11   ; 4        ; 31           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[8]  ; V17   ; 4        ; 43           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_dat_i[9]  ; U15   ; 4        ; 41           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_rst_i     ; M9    ; 3A       ; 27           ; 0            ; 21           ; 170                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_sel_i[0]  ; D9    ; 8        ; 18           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_sel_i[1]  ; E15   ; 6        ; 52           ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_sel_i[2]  ; C18   ; 7        ; 50           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_sel_i[3]  ; G18   ; 6        ; 52           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_stb_i     ; V16   ; 4        ; 43           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; wb_we_i      ; V14   ; 4        ; 34           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; one_o        ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_ack_o     ; P12   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[0]  ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[10] ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[11] ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[12] ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[13] ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[14] ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[15] ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[16] ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[17] ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[18] ; A11   ; 8        ; 23           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[19] ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[1]  ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[20] ; U7    ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[21] ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[22] ; R8    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[23] ; V8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[24] ; V7    ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[25] ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[26] ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[27] ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[28] ; P16   ; 5        ; 52           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[29] ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[2]  ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[30] ; R18   ; 5        ; 52           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[31] ; N7    ; 3        ; 10           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[3]  ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[4]  ; V18   ; 4        ; 46           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[5]  ; R13   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[6]  ; U18   ; 4        ; 46           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[7]  ; R16   ; 5        ; 52           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[8]  ; R9    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[9]  ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_err_o     ; T15   ; 4        ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_rty_o     ; P13   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero_o       ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; wb_dat_i[16]     ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE    ; Use as regular IO        ; wb_sel_i[3]      ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+----------+-------------------+---------------+--------------+------------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 21 / 26 ( 81 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 28 / 28 ( 100 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 18 / 20 ( 90 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 4 / 18 ( 22 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 8 / 28 ( 29 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )     ; --            ; --           ; 2.5V             ;
; 8        ; 7 / 23 ( 30 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )   ; 2.5V          ; --           ; --               ;
+----------+-------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 147        ; 8        ; wb_dat_o[25]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; wb_dat_o[18]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; wb_dat_o[15]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; wb_cti_i[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 150        ; 8        ; wb_dat_o[11]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; wb_dat_o[17]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; wb_dat_o[16]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; wb_dat_o[14]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; wb_dat_o[9]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; wb_sel_i[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; wb_sel_i[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; one_o                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; wb_dat_o[27]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; wb_dat_o[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; wb_dat_i[6]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; wb_sel_i[1]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G16      ; 104        ; 6        ; zero_o                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 101        ; 6        ; wb_sel_i[3]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; wb_dat_o[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; wb_dat_i[20]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; wb_adr_i[4]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; wb_dat_i[14]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; wb_dat_i[21]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; wb_dat_o[29]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; wb_dat_i[4]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; wb_rst_i                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; wb_clk_i                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; wb_adr_i[3]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; wb_adr_i[2]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; wb_dat_o[26]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; wb_dat_o[31]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; wb_dat_i[17]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 78         ; 5        ; wb_dat_i[11]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 90         ; 5        ; wb_adr_i[5]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; wb_dat_i[31]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; wb_dat_i[22]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; wb_ack_o                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; wb_rty_o                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; wb_dat_i[18]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P16      ; 79         ; 5        ; wb_dat_o[28]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; wb_dat_i[13]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; wb_dat_i[24]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; wb_dat_o[22]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; wb_dat_o[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; wb_dat_i[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; wb_dat_i[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; wb_adr_i[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; wb_dat_o[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; wb_dat_i[12]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 76         ; 4        ; wb_cyc_i                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 80         ; 5        ; wb_dat_o[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 82         ; 5        ; wb_dat_i[10]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 84         ; 5        ; wb_dat_o[30]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; wb_dat_i[30]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; wb_dat_o[21]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; wb_dat_o[13]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; wb_dat_o[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; wb_dat_i[7]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; wb_dat_i[3]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; wb_dat_i[27]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; wb_dat_i[29]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; wb_err_o                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 71         ; 4        ; wb_dat_i[15]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 72         ; 4        ; wb_adr_i[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; wb_dat_i[19]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; wb_dat_o[20]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; wb_dat_o[12]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; wb_dat_o[19]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; wb_dat_i[5]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; wb_dat_o[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; wb_dat_i[9]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; wb_dat_i[26]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; wb_dat_o[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; wb_dat_i[16]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; wb_dat_i[25]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; wb_dat_o[24]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; wb_dat_o[23]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; wb_dat_o[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; wb_dat_i[23]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; wb_cti_i[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; wb_cti_i[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; wb_dat_i[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; wb_we_i                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; wb_dat_i[28]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; wb_stb_i                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; wb_dat_i[8]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; wb_dat_o[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                             ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
; |wiegand_tx_top                        ; 353 (127)   ; 303 (93)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 87   ; 0            ; 50 (34)      ; 111 (1)           ; 192 (108)        ; |wiegand_tx_top                                                                                 ; work         ;
;    |fifo_wieg:datafifowrite|           ; 139 (0)     ; 134 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 96 (0)            ; 39 (0)           ; |wiegand_tx_top|fifo_wieg:datafifowrite                                                         ; work         ;
;       |custom_fifo_dp:custom_fifo_dp5| ; 43 (19)     ; 38 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 24 (0)            ; 15 (15)          ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5                          ; work         ;
;          |mem_byte:mem[0].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte ; work         ;
;          |mem_byte:mem[1].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte ; work         ;
;          |mem_byte:mem[2].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte ; work         ;
;       |custom_fifo_dp:custom_fifo_dp6| ; 32 (8)      ; 32 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 8 (8)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6                          ; work         ;
;          |mem_byte:mem[0].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte ; work         ;
;          |mem_byte:mem[1].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte ; work         ;
;          |mem_byte:mem[2].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte ; work         ;
;       |custom_fifo_dp:custom_fifo_dp7| ; 32 (8)      ; 32 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 8 (8)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7                          ; work         ;
;          |mem_byte:mem[0].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte ; work         ;
;          |mem_byte:mem[1].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte ; work         ;
;          |mem_byte:mem[2].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte ; work         ;
;       |custom_fifo_dp:custom_fifo_dp8| ; 32 (8)      ; 32 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 8 (8)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8                          ; work         ;
;          |mem_byte:mem[0].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte ; work         ;
;          |mem_byte:mem[1].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte ; work         ;
;          |mem_byte:mem[2].mem_byte|    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wiegand_tx_top|fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte ; work         ;
;    |wb_interface_wieg:wb_interface|    ; 88 (88)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 14 (14)           ; 62 (62)          ; |wiegand_tx_top|wb_interface_wieg:wb_interface                                                  ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; one_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zero_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_cti_i[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_cti_i[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_cti_i[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_ack_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_err_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_rty_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_clk_i     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; wb_rst_i     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; wb_adr_i[1]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_adr_i[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_adr_i[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_adr_i[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_adr_i[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_adr_i[0]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_cyc_i     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_stb_i     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_we_i      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[0]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[1]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[2]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[3]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[4]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[5]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[6]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[7]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[8]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[9]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[12] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[15] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[16] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[17] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[18] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[19] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[20] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[21] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[22] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[23] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[24] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[25] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[26] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[27] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; wb_dat_i[28] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[29] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[30] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[31] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; wb_cti_i[0]                                                                                               ;                   ;         ;
; wb_cti_i[1]                                                                                               ;                   ;         ;
; wb_cti_i[2]                                                                                               ;                   ;         ;
; wb_sel_i[0]                                                                                               ;                   ;         ;
; wb_sel_i[1]                                                                                               ;                   ;         ;
; wb_sel_i[2]                                                                                               ;                   ;         ;
; wb_sel_i[3]                                                                                               ;                   ;         ;
; wb_clk_i                                                                                                  ;                   ;         ;
; wb_rst_i                                                                                                  ;                   ;         ;
; wb_adr_i[1]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~1                                                            ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|Equal1~0                                                            ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|always3~0                                                           ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always1~0                                   ; 0                 ; 6       ;
; wb_adr_i[2]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~0                                                            ; 0                 ; 6       ;
; wb_adr_i[3]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~0                                                            ; 1                 ; 6       ;
; wb_adr_i[4]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~0                                                            ; 0                 ; 6       ;
; wb_adr_i[5]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~0                                                            ; 0                 ; 6       ;
; wb_adr_i[0]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|Equal2~1                                                            ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|Equal1~0                                                            ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|err_int                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|always3~0                                                           ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always1~1                                   ; 0                 ; 6       ;
; wb_cyc_i                                                                                                  ;                   ;         ;
;      - wb_interface_wieg:wb_interface|wb_dat_o~0                                                          ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|wb_dat_o~1                                                          ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|rty_int~1                                                           ; 0                 ; 6       ;
; wb_stb_i                                                                                                  ;                   ;         ;
;      - wb_interface_wieg:wb_interface|wb_dat_o~0                                                          ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|wb_dat_o~1                                                          ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|rty_int~1                                                           ; 0                 ; 6       ;
; wb_we_i                                                                                                   ;                   ;         ;
;      - wb_interface_wieg:wb_interface|wb_dat_o~0                                                          ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|err_int                                                             ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|rty_int~0                                                           ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|always4~0                                                           ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|rty_int~1                                                           ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|always5~0                                                           ; 1                 ; 6       ;
; wb_dat_i[0]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[0]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[0]                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[0]                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
; wb_dat_i[1]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|p2p[1]                                                              ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|pulsewidth[1]~0                                                     ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[1]~feeder                                                      ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
; wb_dat_i[2]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[2]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[2]                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[2]                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[2]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[2]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[2]~feeder ; 0                 ; 6       ;
; wb_dat_i[3]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|size[3]                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[3]                                                              ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|pulsewidth[3]~1                                                     ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[3]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[3]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[3]~feeder ; 0                 ; 6       ;
; wb_dat_i[4]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[4]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[4]                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[4]                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[4]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[4]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[4]~feeder ; 0                 ; 6       ;
; wb_dat_i[5]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[5]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[5]                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[5]~feeder                                                      ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
; wb_dat_i[6]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[6]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size[6]                                                             ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[6]                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[6]~feeder ; 0                 ; 6       ;
; wb_dat_i[7]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[7]                                                       ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[7]                                                              ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size~0                                                              ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[7]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[7]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[7]~feeder ; 1                 ; 6       ;
; wb_dat_i[8]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[8]                                                       ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[8]                                                              ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|size~1                                                              ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
; wb_dat_i[9]                                                                                               ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[9]                                                       ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[9]                                                              ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[1]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[1]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[1]~feeder ; 1                 ; 6       ;
; wb_dat_i[10]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[10]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[10]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[2]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[2]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[2]~feeder ; 0                 ; 6       ;
; wb_dat_i[11]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[11]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[11]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[3]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[3]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[3]~feeder ; 0                 ; 6       ;
; wb_dat_i[12]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[12]                                                      ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[12]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[4]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[4]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[4]~feeder ; 1                 ; 6       ;
; wb_dat_i[13]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[13]                                                      ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[5]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[5]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[5]~feeder ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[13]~feeder                                                      ; 1                 ; 6       ;
; wb_dat_i[14]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[14]                                                      ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[14]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[6]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[6]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[6]~feeder ; 1                 ; 6       ;
; wb_dat_i[15]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[15]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[15]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[7]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[7]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[7]~feeder ; 0                 ; 6       ;
; wb_dat_i[16]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[16]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[16]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[0]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[0]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
; wb_dat_i[17]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[17]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[17]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
; wb_dat_i[18]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|p2p[18]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[2]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[2]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[2]~feeder ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|pulsewidth[18]~feeder                                               ; 1                 ; 6       ;
; wb_dat_i[19]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[19]                                                      ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[19]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[3]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[3]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[3]~feeder ; 1                 ; 6       ;
; wb_dat_i[20]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|p2p[20]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[4]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[4]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[4]~feeder ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|pulsewidth[20]~feeder                                               ; 0                 ; 6       ;
; wb_dat_i[21]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[21]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[21]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
; wb_dat_i[22]                                                                                              ;                   ;         ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|pulsewidth[22]~feeder                                               ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[22]~feeder                                                      ; 0                 ; 6       ;
; wb_dat_i[23]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[23]                                                      ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[7]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[7]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[7]        ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[23]~feeder                                                      ; 0                 ; 6       ;
; wb_dat_i[24]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[24]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[24]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[0]~feeder ; 0                 ; 6       ;
; wb_dat_i[25]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[25]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[25]~feeder                                                      ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[1]~feeder ; 0                 ; 6       ;
; wb_dat_i[26]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[26]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[26]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[2]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[2]~feeder ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[2]~feeder ; 0                 ; 6       ;
; wb_dat_i[27]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[27]                                                      ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[27]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[3]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[3]        ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[3]~feeder ; 1                 ; 6       ;
; wb_dat_i[28]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[28]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[28]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[4]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[4]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[4]~feeder ; 0                 ; 6       ;
; wb_dat_i[29]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[29]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[29]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[5]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[5]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[5]~feeder ; 0                 ; 6       ;
; wb_dat_i[30]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[30]                                                      ; 0                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[30]                                                             ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[6]        ; 0                 ; 6       ;
; wb_dat_i[31]                                                                                              ;                   ;         ;
;      - wb_interface_wieg:wb_interface|pulsewidth[31]                                                      ; 1                 ; 6       ;
;      - wb_interface_wieg:wb_interface|p2p[31]                                                             ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[7]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[7]~feeder ; 1                 ; 6       ;
;      - fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[7]~feeder ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+-------------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; bitCountReg[3]~7                                                  ; LCCOMB_X30_Y2_N16 ; 38      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; bitCount[4]~11                                                    ; LCCOMB_X29_Y2_N6  ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; bit~0                                                             ; LCCOMB_X27_Y3_N2  ; 33      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; comb~0                                                            ; LCCOMB_X27_Y1_N30 ; 134     ; Async. clear  ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[0] ; FF_X31_Y3_N15     ; 35      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[0] ; FF_X32_Y3_N31     ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[1] ; FF_X32_Y3_N29     ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[2] ; FF_X32_Y3_N25     ; 36      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always1~1  ; LCCOMB_X31_Y3_N2  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always2~0  ; LCCOMB_X31_Y3_N12 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; state.001                                                         ; FF_X29_Y2_N1      ; 36      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; state.101                                                         ; FF_X28_Y3_N9      ; 8       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; state.110                                                         ; FF_X28_Y3_N5      ; 19      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; wb_clk_i                                                          ; PIN_M10           ; 303     ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; wb_interface_wieg:wb_interface|always3~0                          ; LCCOMB_X31_Y3_N8  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wb_interface_wieg:wb_interface|always4~0                          ; LCCOMB_X28_Y4_N30 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wb_interface_wieg:wb_interface|always5~0                          ; LCCOMB_X28_Y4_N0  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wb_interface_wieg:wb_interface|wb_dat_o~0                         ; LCCOMB_X31_Y3_N20 ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
; wb_rst_i                                                          ; PIN_M9            ; 169     ; Async. clear  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; comb~0   ; LCCOMB_X27_Y1_N30 ; 134     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; wb_clk_i ; PIN_M10           ; 303     ; 94                                   ; Global Clock         ; GCLK17           ; --                        ;
; wb_rst_i ; PIN_M9            ; 169     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                       ;
+---------------------------------------------------------------------------------------------+---------+
; Name                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------+---------+
; wb_interface_wieg:wb_interface|Equal1~0                                                     ; 42      ;
; bitCountReg[3]~7                                                                            ; 38      ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[2]                           ; 36      ;
; state.001                                                                                   ; 36      ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[1]                           ; 35      ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[0]                           ; 35      ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[0]                           ; 35      ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[1]                           ; 35      ;
; bit~0                                                                                       ; 33      ;
; wb_interface_wieg:wb_interface|Equal2~1                                                     ; 33      ;
; wb_interface_wieg:wb_interface|always3~0                                                    ; 32      ;
; wb_interface_wieg:wb_interface|always4~0                                                    ; 32      ;
; wb_interface_wieg:wb_interface|wb_dat_o~0                                                   ; 32      ;
; state.110                                                                                   ; 19      ;
; wb_interface_wieg:wb_interface|always5~0                                                    ; 9       ;
; state.101                                                                                   ; 8       ;
; bitCount[4]~11                                                                              ; 7       ;
; wb_dat_i[8]~input                                                                           ; 6       ;
; wb_dat_i[7]~input                                                                           ; 6       ;
; wb_dat_i[6]~input                                                                           ; 6       ;
; wb_dat_i[5]~input                                                                           ; 6       ;
; wb_dat_i[4]~input                                                                           ; 6       ;
; wb_dat_i[3]~input                                                                           ; 6       ;
; wb_dat_i[2]~input                                                                           ; 6       ;
; wb_dat_i[1]~input                                                                           ; 6       ;
; wb_dat_i[0]~input                                                                           ; 6       ;
; wb_we_i~input                                                                               ; 6       ;
; lock_cfg                                                                                    ; 6       ;
; wb_dat_i[31]~input                                                                          ; 5       ;
; wb_dat_i[30]~input                                                                          ; 5       ;
; wb_dat_i[29]~input                                                                          ; 5       ;
; wb_dat_i[28]~input                                                                          ; 5       ;
; wb_dat_i[27]~input                                                                          ; 5       ;
; wb_dat_i[26]~input                                                                          ; 5       ;
; wb_dat_i[25]~input                                                                          ; 5       ;
; wb_dat_i[24]~input                                                                          ; 5       ;
; wb_dat_i[23]~input                                                                          ; 5       ;
; wb_dat_i[22]~input                                                                          ; 5       ;
; wb_dat_i[21]~input                                                                          ; 5       ;
; wb_dat_i[20]~input                                                                          ; 5       ;
; wb_dat_i[19]~input                                                                          ; 5       ;
; wb_dat_i[18]~input                                                                          ; 5       ;
; wb_dat_i[17]~input                                                                          ; 5       ;
; wb_dat_i[16]~input                                                                          ; 5       ;
; wb_dat_i[15]~input                                                                          ; 5       ;
; wb_dat_i[14]~input                                                                          ; 5       ;
; wb_dat_i[13]~input                                                                          ; 5       ;
; wb_dat_i[12]~input                                                                          ; 5       ;
; wb_dat_i[11]~input                                                                          ; 5       ;
; wb_dat_i[10]~input                                                                          ; 5       ;
; wb_dat_i[9]~input                                                                           ; 5       ;
; wb_adr_i[0]~input                                                                           ; 5       ;
; wb_interface_wieg:wb_interface|wb_dat_o~1                                                   ; 5       ;
; wb_interface_wieg:wb_interface|Equal2~0                                                     ; 5       ;
; state.111                                                                                   ; 5       ;
; state.100                                                                                   ; 5       ;
; wb_adr_i[1]~input                                                                           ; 4       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[2]                           ; 4       ;
; wb_stb_i~input                                                                              ; 3       ;
; wb_cyc_i~input                                                                              ; 3       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always2~0                            ; 3       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always1~1                            ; 3       ;
; state.000                                                                                   ; 3       ;
; Equal3~20                                                                                   ; 3       ;
; wb_interface_wieg:wb_interface|size[7]                                                      ; 3       ;
; wb_interface_wieg:wb_interface|p2p[5]                                                       ; 3       ;
; bitCountReg[3]                                                                              ; 3       ;
; bitCountReg[0]                                                                              ; 3       ;
; bitCountReg[6]                                                                              ; 3       ;
; bitCountReg[4]                                                                              ; 3       ;
; bitCountReg[5]                                                                              ; 3       ;
; bitCountReg[1]                                                                              ; 3       ;
; bitCountReg[2]                                                                              ; 3       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|full~1                               ; 2       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|Equal0~0                             ; 2       ;
; wb_interface_wieg:wb_interface|rty_int~1                                                    ; 2       ;
; Equal3~19                                                                                   ; 2       ;
; Equal3~14                                                                                   ; 2       ;
; Equal3~9                                                                                    ; 2       ;
; Equal3~4                                                                                    ; 2       ;
; Equal2~4                                                                                    ; 2       ;
; Selector4~0                                                                                 ; 2       ;
; Equal1~10                                                                                   ; 2       ;
; Equal1~9                                                                                    ; 2       ;
; Equal1~4                                                                                    ; 2       ;
; Selector3~2                                                                                 ; 2       ;
; wb_interface_wieg:wb_interface|err_int                                                      ; 2       ;
; full_dly                                                                                    ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[31]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[31]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[30]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[30]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[29]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[29]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[28]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[28]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[27]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[27]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[26]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[26]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[25]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[25]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[24]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[24]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[23]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[23]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[22]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[22]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[21]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[21]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[20]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[20]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[19]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[19]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[18]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[18]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[17]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[17]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[16]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[16]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[15]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[15]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[14]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[14]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[13]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[13]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[12]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[12]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[11]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[11]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[10]                                               ; 2       ;
; wb_interface_wieg:wb_interface|p2p[10]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[9]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[9]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[8]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[8]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[8]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[7]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[7]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[6]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[6]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[6]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[5]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[5]                                                ; 2       ;
; wb_interface_wieg:wb_interface|size[4]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[4]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[4]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[3]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[3]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[3]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[2]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[2]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[2]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[1]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[1]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[1]                                                       ; 2       ;
; wb_interface_wieg:wb_interface|size[0]                                                      ; 2       ;
; wb_interface_wieg:wb_interface|pulsewidth[0]                                                ; 2       ;
; wb_interface_wieg:wb_interface|p2p[0]                                                       ; 2       ;
; word_out[31]                                                                                ; 2       ;
; zero_o~reg0                                                                                 ; 2       ;
; one_o~reg0                                                                                  ; 2       ;
; word_out[0]                                                                                 ; 2       ;
; pulseCnt[30]                                                                                ; 2       ;
; pulseCnt[31]                                                                                ; 2       ;
; pulseCnt[28]                                                                                ; 2       ;
; pulseCnt[29]                                                                                ; 2       ;
; pulseCnt[26]                                                                                ; 2       ;
; pulseCnt[27]                                                                                ; 2       ;
; pulseCnt[24]                                                                                ; 2       ;
; pulseCnt[25]                                                                                ; 2       ;
; pulseCnt[22]                                                                                ; 2       ;
; pulseCnt[23]                                                                                ; 2       ;
; pulseCnt[20]                                                                                ; 2       ;
; pulseCnt[21]                                                                                ; 2       ;
; pulseCnt[18]                                                                                ; 2       ;
; pulseCnt[19]                                                                                ; 2       ;
; pulseCnt[16]                                                                                ; 2       ;
; pulseCnt[17]                                                                                ; 2       ;
; pulseCnt[14]                                                                                ; 2       ;
; pulseCnt[15]                                                                                ; 2       ;
; pulseCnt[12]                                                                                ; 2       ;
; pulseCnt[13]                                                                                ; 2       ;
; pulseCnt[10]                                                                                ; 2       ;
; pulseCnt[11]                                                                                ; 2       ;
; pulseCnt[8]                                                                                 ; 2       ;
; pulseCnt[9]                                                                                 ; 2       ;
; pulseCnt[6]                                                                                 ; 2       ;
; pulseCnt[7]                                                                                 ; 2       ;
; pulseCnt[4]                                                                                 ; 2       ;
; pulseCnt[5]                                                                                 ; 2       ;
; pulseCnt[3]                                                                                 ; 2       ;
; pulseCnt[2]                                                                                 ; 2       ;
; pulseCnt[1]                                                                                 ; 2       ;
; pulseCnt[0]                                                                                 ; 2       ;
; bitCount[6]                                                                                 ; 2       ;
; bitCount[4]                                                                                 ; 2       ;
; bitCount[5]                                                                                 ; 2       ;
; bitCount[2]                                                                                 ; 2       ;
; bitCount[3]                                                                                 ; 2       ;
; bitCount[0]                                                                                 ; 2       ;
; bitCount[1]                                                                                 ; 2       ;
; p2pCnt[4]                                                                                   ; 2       ;
; p2pCnt[2]                                                                                   ; 2       ;
; p2pCnt[3]                                                                                   ; 2       ;
; p2pCnt[0]                                                                                   ; 2       ;
; p2pCnt[1]                                                                                   ; 2       ;
; wb_adr_i[5]~input                                                                           ; 1       ;
; wb_adr_i[4]~input                                                                           ; 1       ;
; wb_adr_i[3]~input                                                                           ; 1       ;
; wb_adr_i[2]~input                                                                           ; 1       ;
; wb_rst_i~input                                                                              ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[1]~1                         ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_wr[0]~0                         ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[0]~1                         ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|addr_rd[1]~0                         ; 1       ;
; wb_interface_wieg:wb_interface|pulsewidth[3]~1                                              ; 1       ;
; wb_interface_wieg:wb_interface|pulsewidth[1]~0                                              ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[0]~7                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[0] ; 1       ;
; word_out~31                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[1]~6                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[1] ; 1       ;
; word_out~30                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[2]~5                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[2] ; 1       ;
; word_out~29                                                                                 ; 1       ;
; word_out[1]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[3]~4                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[3] ; 1       ;
; word_out~28                                                                                 ; 1       ;
; word_out[2]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[4]~3                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[4] ; 1       ;
; word_out~27                                                                                 ; 1       ;
; word_out[3]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[5]~2                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[5] ; 1       ;
; word_out~26                                                                                 ; 1       ;
; word_out[4]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[6]~1                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[6] ; 1       ;
; word_out~25                                                                                 ; 1       ;
; word_out[5]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[0].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte_out[7]~0                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[2].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|mem_byte:mem[1].mem_byte|byte_reg[7] ; 1       ;
; word_out~24                                                                                 ; 1       ;
; word_out[6]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[0]~7                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[0] ; 1       ;
; word_out~23                                                                                 ; 1       ;
; word_out[7]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[1]~6                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[1] ; 1       ;
; word_out~22                                                                                 ; 1       ;
; word_out[8]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[2]~5                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[2] ; 1       ;
; word_out~21                                                                                 ; 1       ;
; word_out[9]                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[3]~4                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[3] ; 1       ;
; word_out~20                                                                                 ; 1       ;
; word_out[10]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[4]~3                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[4] ; 1       ;
; word_out~19                                                                                 ; 1       ;
; word_out[11]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[5]~2                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[5] ; 1       ;
; word_out~18                                                                                 ; 1       ;
; word_out[12]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[6]~1                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[6] ; 1       ;
; word_out~17                                                                                 ; 1       ;
; word_out[13]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[0].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte_out[7]~0                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[2].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|mem_byte:mem[1].mem_byte|byte_reg[7] ; 1       ;
; word_out~16                                                                                 ; 1       ;
; word_out[14]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[0]~7                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[0] ; 1       ;
; word_out~15                                                                                 ; 1       ;
; word_out[15]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[1]~6                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[1] ; 1       ;
; word_out~14                                                                                 ; 1       ;
; word_out[16]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[2]~5                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[2] ; 1       ;
; word_out~13                                                                                 ; 1       ;
; word_out[17]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[3]~4                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[3] ; 1       ;
; word_out~12                                                                                 ; 1       ;
; word_out[18]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[4]~3                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[4] ; 1       ;
; word_out~11                                                                                 ; 1       ;
; word_out[19]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[5]~2                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[5] ; 1       ;
; word_out~10                                                                                 ; 1       ;
; word_out[20]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[6]~1                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[6] ; 1       ;
; word_out~9                                                                                  ; 1       ;
; word_out[21]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[0].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte_out[7]~0                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[2].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|mem_byte:mem[1].mem_byte|byte_reg[7] ; 1       ;
; word_out~8                                                                                  ; 1       ;
; word_out[22]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[0]~7                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[0] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[0] ; 1       ;
; word_out~7                                                                                  ; 1       ;
; word_out[23]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[1]~6                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[1] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[1] ; 1       ;
; word_out~6                                                                                  ; 1       ;
; word_out[24]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[2]~5                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[2] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[2] ; 1       ;
; word_out~5                                                                                  ; 1       ;
; word_out[25]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[3]~4                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[3] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[3] ; 1       ;
; word_out~4                                                                                  ; 1       ;
; word_out[26]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[4]~3                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[4] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[4] ; 1       ;
; word_out~3                                                                                  ; 1       ;
; word_out[27]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[5]~2                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[5] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[5] ; 1       ;
; word_out~2                                                                                  ; 1       ;
; word_out[28]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[6]~1                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[6] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[6] ; 1       ;
; Selector0~0                                                                                 ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|always1~0                            ; 1       ;
; next_state.110~1                                                                            ; 1       ;
; next_state.110~0                                                                            ; 1       ;
; Selector1~1                                                                                 ; 1       ;
; Selector1~0                                                                                 ; 1       ;
; Equal0~0                                                                                    ; 1       ;
; word_out~1                                                                                  ; 1       ;
; word_out[29]                                                                                ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[0].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte_out[7]~0                    ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[2].mem_byte|byte_reg[7] ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|mem_byte:mem[1].mem_byte|byte_reg[7] ; 1       ;
; Selector3~3                                                                                 ; 1       ;
; Equal1~12                                                                                   ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|Equal0~1                             ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|full~0                               ; 1       ;
; lock_cfg~0                                                                                  ; 1       ;
; wb_interface_wieg:wb_interface|size~1                                                       ; 1       ;
; wb_interface_wieg:wb_interface|size~0                                                       ; 1       ;
; word_out~0                                                                                  ; 1       ;
; word_out[30]                                                                                ; 1       ;
; Selector4~1                                                                                 ; 1       ;
; Selector2~0                                                                                 ; 1       ;
; Equal3~18                                                                                   ; 1       ;
; Equal3~17                                                                                   ; 1       ;
; Equal3~16                                                                                   ; 1       ;
; Equal3~15                                                                                   ; 1       ;
; Equal3~13                                                                                   ; 1       ;
; Equal3~12                                                                                   ; 1       ;
; Equal3~11                                                                                   ; 1       ;
; Equal3~10                                                                                   ; 1       ;
; Equal3~8                                                                                    ; 1       ;
; Equal3~7                                                                                    ; 1       ;
; Equal3~6                                                                                    ; 1       ;
; Equal3~5                                                                                    ; 1       ;
; Equal3~3                                                                                    ; 1       ;
; Equal3~2                                                                                    ; 1       ;
; Equal3~1                                                                                    ; 1       ;
; Equal3~0                                                                                    ; 1       ;
; Equal2~3                                                                                    ; 1       ;
; Equal2~2                                                                                    ; 1       ;
; Equal2~1                                                                                    ; 1       ;
; Equal2~0                                                                                    ; 1       ;
; Equal1~11                                                                                   ; 1       ;
; Equal1~8                                                                                    ; 1       ;
; Equal1~7                                                                                    ; 1       ;
; Equal1~6                                                                                    ; 1       ;
; Equal1~5                                                                                    ; 1       ;
; Equal1~3                                                                                    ; 1       ;
; Equal1~2                                                                                    ; 1       ;
; Equal1~1                                                                                    ; 1       ;
; Equal1~0                                                                                    ; 1       ;
; Selector3~1                                                                                 ; 1       ;
; Selector3~0                                                                                 ; 1       ;
; wb_interface_wieg:wb_interface|rty_int~0                                                    ; 1       ;
; wb_interface_wieg:wb_interface|ack~0                                                        ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[31]~40                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[30]~39                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[29]~38                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[28]~37                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[27]~36                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[26]~35                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[25]~34                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[24]~33                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[23]~32                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[22]~31                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[21]~30                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[20]~29                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[19]~28                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[18]~27                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[17]~26                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[16]~25                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[15]~24                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[14]~23                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[13]~22                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[12]~21                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[11]~20                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[10]~19                                           ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[9]~18                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[8]~17                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[8]~16                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[7]~15                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[7]~14                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[6]~13                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[6]~12                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[5]~11                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[5]~10                                            ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[4]~9                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[4]~8                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[3]~7                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[3]~6                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[2]~5                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[2]~4                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[1]~3                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[1]~2                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[0]~1                                             ; 1       ;
; wb_interface_wieg:wb_interface|wb_dat_rdbk[0]~0                                             ; 1       ;
; zero_o~0                                                                                    ; 1       ;
; one_o~0                                                                                     ; 1       ;
; wb_interface_wieg:wb_interface|rty                                                          ; 1       ;
; wb_interface_wieg:wb_interface|err                                                          ; 1       ;
; wb_interface_wieg:wb_interface|ack                                                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[0]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[1]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[2]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[3]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[4]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[5]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[6]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp8|fifo_out[7]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[0]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[1]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[2]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[3]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[4]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[5]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[6]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp7|fifo_out[7]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[0]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[1]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[2]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[3]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[4]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[5]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[6]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp6|fifo_out[7]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[0]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[1]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[2]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[3]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[4]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[5]                          ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[6]                          ; 1       ;
; pulseCnt[31]~94                                                                             ; 1       ;
; pulseCnt[30]~93                                                                             ; 1       ;
; pulseCnt[30]~92                                                                             ; 1       ;
; pulseCnt[29]~91                                                                             ; 1       ;
; pulseCnt[29]~90                                                                             ; 1       ;
; pulseCnt[28]~89                                                                             ; 1       ;
; pulseCnt[28]~88                                                                             ; 1       ;
; pulseCnt[27]~87                                                                             ; 1       ;
; pulseCnt[27]~86                                                                             ; 1       ;
; pulseCnt[26]~85                                                                             ; 1       ;
; pulseCnt[26]~84                                                                             ; 1       ;
; pulseCnt[25]~83                                                                             ; 1       ;
; pulseCnt[25]~82                                                                             ; 1       ;
; pulseCnt[24]~81                                                                             ; 1       ;
; pulseCnt[24]~80                                                                             ; 1       ;
; pulseCnt[23]~79                                                                             ; 1       ;
; pulseCnt[23]~78                                                                             ; 1       ;
; pulseCnt[22]~77                                                                             ; 1       ;
; pulseCnt[22]~76                                                                             ; 1       ;
; pulseCnt[21]~75                                                                             ; 1       ;
; pulseCnt[21]~74                                                                             ; 1       ;
; pulseCnt[20]~73                                                                             ; 1       ;
; pulseCnt[20]~72                                                                             ; 1       ;
; pulseCnt[19]~71                                                                             ; 1       ;
; pulseCnt[19]~70                                                                             ; 1       ;
; pulseCnt[18]~69                                                                             ; 1       ;
; pulseCnt[18]~68                                                                             ; 1       ;
; pulseCnt[17]~67                                                                             ; 1       ;
; pulseCnt[17]~66                                                                             ; 1       ;
; pulseCnt[16]~65                                                                             ; 1       ;
; pulseCnt[16]~64                                                                             ; 1       ;
; pulseCnt[15]~63                                                                             ; 1       ;
; pulseCnt[15]~62                                                                             ; 1       ;
; pulseCnt[14]~61                                                                             ; 1       ;
; pulseCnt[14]~60                                                                             ; 1       ;
; pulseCnt[13]~59                                                                             ; 1       ;
; pulseCnt[13]~58                                                                             ; 1       ;
; pulseCnt[12]~57                                                                             ; 1       ;
; pulseCnt[12]~56                                                                             ; 1       ;
; pulseCnt[11]~55                                                                             ; 1       ;
; pulseCnt[11]~54                                                                             ; 1       ;
; pulseCnt[10]~53                                                                             ; 1       ;
; pulseCnt[10]~52                                                                             ; 1       ;
; pulseCnt[9]~51                                                                              ; 1       ;
; pulseCnt[9]~50                                                                              ; 1       ;
; pulseCnt[8]~49                                                                              ; 1       ;
; pulseCnt[8]~48                                                                              ; 1       ;
; pulseCnt[7]~47                                                                              ; 1       ;
; pulseCnt[7]~46                                                                              ; 1       ;
; pulseCnt[6]~45                                                                              ; 1       ;
; pulseCnt[6]~44                                                                              ; 1       ;
; pulseCnt[5]~43                                                                              ; 1       ;
; pulseCnt[5]~42                                                                              ; 1       ;
; pulseCnt[4]~41                                                                              ; 1       ;
; pulseCnt[4]~40                                                                              ; 1       ;
; pulseCnt[3]~39                                                                              ; 1       ;
; pulseCnt[3]~38                                                                              ; 1       ;
; pulseCnt[2]~37                                                                              ; 1       ;
; pulseCnt[2]~36                                                                              ; 1       ;
; pulseCnt[1]~35                                                                              ; 1       ;
; pulseCnt[1]~34                                                                              ; 1       ;
; pulseCnt[0]~33                                                                              ; 1       ;
; pulseCnt[0]~32                                                                              ; 1       ;
; bitCount[6]~20                                                                              ; 1       ;
; bitCount[5]~19                                                                              ; 1       ;
; bitCount[5]~18                                                                              ; 1       ;
; bitCount[4]~17                                                                              ; 1       ;
; bitCount[4]~16                                                                              ; 1       ;
; bitCount[3]~15                                                                              ; 1       ;
; bitCount[3]~14                                                                              ; 1       ;
; bitCount[2]~13                                                                              ; 1       ;
; bitCount[2]~12                                                                              ; 1       ;
; bitCount[1]~10                                                                              ; 1       ;
; bitCount[1]~9                                                                               ; 1       ;
; bitCount[0]~8                                                                               ; 1       ;
; bitCount[0]~7                                                                               ; 1       ;
; p2pCnt[4]~13                                                                                ; 1       ;
; p2pCnt[3]~12                                                                                ; 1       ;
; p2pCnt[3]~11                                                                                ; 1       ;
; p2pCnt[2]~10                                                                                ; 1       ;
; p2pCnt[2]~9                                                                                 ; 1       ;
; p2pCnt[1]~8                                                                                 ; 1       ;
; p2pCnt[1]~7                                                                                 ; 1       ;
; p2pCnt[0]~6                                                                                 ; 1       ;
; p2pCnt[0]~5                                                                                 ; 1       ;
; bitCountReg[6]~20                                                                           ; 1       ;
; bitCountReg[5]~19                                                                           ; 1       ;
; bitCountReg[5]~18                                                                           ; 1       ;
; bitCountReg[4]~17                                                                           ; 1       ;
; bitCountReg[4]~16                                                                           ; 1       ;
; bitCountReg[3]~15                                                                           ; 1       ;
; bitCountReg[3]~14                                                                           ; 1       ;
; bitCountReg[2]~13                                                                           ; 1       ;
; bitCountReg[2]~12                                                                           ; 1       ;
; bitCountReg[1]~11                                                                           ; 1       ;
; bitCountReg[1]~10                                                                           ; 1       ;
; bitCountReg[0]~9                                                                            ; 1       ;
; bitCountReg[0]~8                                                                            ; 1       ;
; fifo_wieg:datafifowrite|custom_fifo_dp:custom_fifo_dp5|fifo_out[7]                          ; 1       ;
+---------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 538 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 57 / 2,912 ( 2 % )     ;
; C4 interconnects                  ; 294 / 54,912 ( < 1 % ) ;
; Direct links                      ; 128 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 3 / 20 ( 15 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 196 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 49 / 3,040 ( 2 % )     ;
; R4 interconnects                  ; 280 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.61) ; Number of LABs  (Total = 28) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 3                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 3.07) ; Number of LABs  (Total = 28) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 6                            ;
; 2 Async. clears                    ; 6                            ;
; 2 Clock enables                    ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.89) ; Number of LABs  (Total = 28) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.86) ; Number of LABs  (Total = 28) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 4                            ;
; 6                                               ; 0                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
; 16                                              ; 6                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.57) ; Number of LABs  (Total = 28) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 2                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 87        ; 0            ; 0            ; 87        ; 87        ; 0            ; 37           ; 0            ; 0            ; 82           ; 0            ; 37           ; 82           ; 0            ; 0            ; 0            ; 37           ; 0            ; 0            ; 0            ; 0            ; 0            ; 87        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 87           ; 87           ; 87           ; 87           ; 87           ; 0         ; 87           ; 87           ; 0         ; 0         ; 87           ; 50           ; 87           ; 87           ; 5            ; 87           ; 50           ; 5            ; 87           ; 87           ; 87           ; 50           ; 87           ; 87           ; 87           ; 87           ; 87           ; 0         ; 87           ; 87           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; one_o              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zero_o             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_cti_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_cti_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_cti_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_ack_o           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_err_o           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_rty_o           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_clk_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_rst_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_cyc_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_stb_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_we_i            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design wiegand_tx_top
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 87 pins of 87 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wiegand_tx_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node wb_clk_i~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node wb_rst_i~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node comb~0
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 85 (unused VREF, 2.5V VCCIO, 48 input, 37 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X26_Y0 to location X38_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.40 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin wb_clk_i uses I/O standard 2.5 V at M10
    Info (169178): Pin wb_rst_i uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file C:/Users/jeffA/Desktop/rtl/wiegand/trunk/syn/altera/wiegand_tx/output_files/wiegand_tx_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 850 megabytes
    Info: Processing ended: Mon Feb 16 10:59:51 2015
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jeffA/Desktop/rtl/wiegand/trunk/syn/altera/wiegand_tx/output_files/wiegand_tx_top.fit.smsg.


