TimeQuest Timing Analyzer report for Project2
Sat Nov 21 15:27:25 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sat Nov 21 15:27:21 2015 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 31.41 MHz ; 31.41 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -22.610 ; -9949.080     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -2045.775             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                          ;
+---------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -22.610 ; Register:pc|dataOut[3] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 23.651     ;
; -22.607 ; Register:pc|dataOut[4] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.002      ; 23.647     ;
; -22.578 ; Register:pc|dataOut[7] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 23.614     ;
; -22.500 ; Register:pc|dataOut[3] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 23.538     ;
; -22.497 ; Register:pc|dataOut[4] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 23.534     ;
; -22.489 ; Register:pc|dataOut[3] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.514     ;
; -22.486 ; Register:pc|dataOut[4] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 23.510     ;
; -22.468 ; Register:pc|dataOut[8] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 23.507     ;
; -22.468 ; Register:pc|dataOut[7] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.005     ; 23.501     ;
; -22.457 ; Register:pc|dataOut[7] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.477     ;
; -22.441 ; Register:pc|dataOut[3] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.466     ;
; -22.438 ; Register:pc|dataOut[4] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.014     ; 23.462     ;
; -22.409 ; Register:pc|dataOut[7] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.429     ;
; -22.358 ; Register:pc|dataOut[8] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 23.394     ;
; -22.356 ; Register:pc|dataOut[3] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 23.396     ;
; -22.353 ; Register:pc|dataOut[4] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 23.392     ;
; -22.347 ; Register:pc|dataOut[8] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 23.370     ;
; -22.339 ; Register:pc|dataOut[5] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 23.378     ;
; -22.324 ; Register:pc|dataOut[7] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 23.359     ;
; -22.299 ; Register:pc|dataOut[8] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.015     ; 23.322     ;
; -22.271 ; Register:pc|dataOut[2] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 23.312     ;
; -22.229 ; Register:pc|dataOut[5] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.002     ; 23.265     ;
; -22.218 ; Register:pc|dataOut[5] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 23.241     ;
; -22.214 ; Register:pc|dataOut[8] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 23.252     ;
; -22.191 ; Register:pc|dataOut[6] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; -0.002     ; 23.227     ;
; -22.170 ; Register:pc|dataOut[5] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.015     ; 23.193     ;
; -22.162 ; Register:pc|dataOut[3] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.200     ;
; -22.161 ; Register:pc|dataOut[2] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 23.199     ;
; -22.160 ; Register:pc|dataOut[3] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.198     ;
; -22.159 ; Register:pc|dataOut[4] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 23.196     ;
; -22.157 ; Register:pc|dataOut[4] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 23.194     ;
; -22.150 ; Register:pc|dataOut[2] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.175     ;
; -22.146 ; Register:pc|dataOut[3] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 23.186     ;
; -22.143 ; Register:pc|dataOut[4] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 23.182     ;
; -22.138 ; Register:pc|dataOut[3] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 23.173     ;
; -22.135 ; Register:pc|dataOut[4] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 23.169     ;
; -22.132 ; Register:pc|dataOut[3] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 23.171     ;
; -22.130 ; Register:pc|dataOut[7] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.005     ; 23.163     ;
; -22.129 ; Register:pc|dataOut[4] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.167     ;
; -22.128 ; Register:pc|dataOut[3] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 23.168     ;
; -22.128 ; Register:pc|dataOut[7] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.005     ; 23.161     ;
; -22.127 ; Register:pc|dataOut[3] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.152     ;
; -22.126 ; Register:pc|dataOut[3] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 23.169     ;
; -22.125 ; Register:pc|dataOut[4] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 23.164     ;
; -22.124 ; Register:pc|dataOut[3] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.156     ;
; -22.124 ; Register:pc|dataOut[4] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.014     ; 23.148     ;
; -22.123 ; Register:pc|dataOut[4] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.004      ; 23.165     ;
; -22.122 ; Register:pc|dataOut[3] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 23.154     ;
; -22.121 ; Register:pc|dataOut[4] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.007     ; 23.152     ;
; -22.119 ; Register:pc|dataOut[4] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 23.150     ;
; -22.114 ; Register:pc|dataOut[7] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 23.149     ;
; -22.106 ; Register:pc|dataOut[7] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 23.136     ;
; -22.104 ; Register:pc|dataOut[3] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 23.147     ;
; -22.102 ; Register:pc|dataOut[2] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.127     ;
; -22.101 ; Register:pc|dataOut[4] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.004      ; 23.143     ;
; -22.100 ; Register:pc|dataOut[7] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 23.134     ;
; -22.096 ; Register:pc|dataOut[7] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 23.131     ;
; -22.095 ; Register:pc|dataOut[7] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.115     ;
; -22.094 ; Register:pc|dataOut[7] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.132     ;
; -22.092 ; Register:pc|dataOut[7] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 23.119     ;
; -22.090 ; Register:pc|dataOut[7] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 23.117     ;
; -22.085 ; Register:pc|dataOut[5] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 23.123     ;
; -22.081 ; Register:pc|dataOut[6] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.005     ; 23.114     ;
; -22.072 ; Register:pc|dataOut[7] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.110     ;
; -22.070 ; Register:pc|dataOut[6] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.090     ;
; -22.035 ; Register:pc|dataOut[3] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.013     ; 23.060     ;
; -22.032 ; Register:pc|dataOut[4] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.014     ; 23.056     ;
; -22.022 ; Register:pc|dataOut[6] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.042     ;
; -22.020 ; Register:pc|dataOut[8] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 23.056     ;
; -22.018 ; Register:pc|dataOut[8] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 23.054     ;
; -22.017 ; Register:pc|dataOut[2] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 23.057     ;
; -22.004 ; Register:pc|dataOut[8] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 23.042     ;
; -22.003 ; Register:pc|dataOut[7] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.018     ; 23.023     ;
; -21.996 ; Register:pc|dataOut[8] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 23.029     ;
; -21.990 ; Register:pc|dataOut[8] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 23.027     ;
; -21.986 ; Register:pc|dataOut[8] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 23.024     ;
; -21.985 ; Register:pc|dataOut[8] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.015     ; 23.008     ;
; -21.984 ; Register:pc|dataOut[8] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.003      ; 23.025     ;
; -21.982 ; Register:pc|dataOut[8] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.008     ; 23.012     ;
; -21.980 ; Register:pc|dataOut[3] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 23.024     ;
; -21.980 ; Register:pc|dataOut[8] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.008     ; 23.010     ;
; -21.977 ; Register:pc|dataOut[4] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 23.020     ;
; -21.968 ; Register:pc|dataOut[3] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 23.005     ;
; -21.965 ; Register:pc|dataOut[4] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.002     ; 23.001     ;
; -21.962 ; Register:pc|dataOut[8] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.003      ; 23.003     ;
; -21.948 ; Register:pc|dataOut[7] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 22.987     ;
; -21.944 ; Register:pc|dataOut[3] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.013     ; 22.969     ;
; -21.941 ; Register:pc|dataOut[4] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.014     ; 22.965     ;
; -21.937 ; Register:pc|dataOut[6] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 22.972     ;
; -21.936 ; Register:pc|dataOut[7] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.006     ; 22.968     ;
; -21.912 ; Register:pc|dataOut[7] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.018     ; 22.932     ;
; -21.893 ; Register:pc|dataOut[8] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.015     ; 22.916     ;
; -21.891 ; Register:pc|dataOut[5] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 22.927     ;
; -21.889 ; Register:pc|dataOut[5] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 22.925     ;
; -21.875 ; Register:pc|dataOut[5] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 22.913     ;
; -21.867 ; Register:pc|dataOut[5] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 22.900     ;
; -21.866 ; Register:pc|dataOut[3] ; Register:pc|dataOut[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 22.906     ;
; -21.863 ; Register:pc|dataOut[4] ; Register:pc|dataOut[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 22.902     ;
; -21.861 ; Register:pc|dataOut[5] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 22.898     ;
; -21.857 ; Register:pc|dataOut[5] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 22.895     ;
+---------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Timer:timer|count1000Hz[0] ; Timer:timer|count1000Hz[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|tctl[0]        ; Timer:timer|tctl[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|tctl[2]        ; Timer:timer|tctl[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Register:pc|dataOut[2]     ; Register:pc|dataOut[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; buff_KEY[1]                ; DataMemory:dataMemory|key_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.611 ; buff_KEY[0]                ; DataMemory:dataMemory|key_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.618 ; buff_KEY[3]                ; DataMemory:dataMemory|key_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; buff_KEY[2]                ; DataMemory:dataMemory|key_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.629 ; Timer:timer|tcnt[31]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.760 ; buff_SW[2]                 ; DataMemory:dataMemory|sw_reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.760 ; buff_SW[1]                 ; DataMemory:dataMemory|sw_reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.760 ; buff_SW[0]                 ; DataMemory:dataMemory|sw_reg[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.774 ; Register:pc|dataOut[0]     ; buff_incrementedPC[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.968 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[16]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[17]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[25]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; Timer:timer|tcnt[14]       ; Timer:timer|tcnt[14]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[23]       ; Timer:timer|tcnt[23]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[30]       ; Timer:timer|tcnt[30]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[7]        ; Timer:timer|tcnt[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|tcnt[15]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.986 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.015 ; Timer:timer|tcnt[24]       ; Timer:timer|tcnt[24]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; Timer:timer|tcnt[19]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[21]       ; Timer:timer|tcnt[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[22]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[10]       ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[26]       ; Timer:timer|tcnt[26]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[28]       ; Timer:timer|tcnt[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[5]        ; Timer:timer|tcnt[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[6]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Timer:timer|tcnt[12]       ; Timer:timer|tcnt[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.025 ; Timer:timer|tcnt[3]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.316 ; Register:pc|dataOut[2]     ; buff_incrementedPC[2]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.604      ;
; 1.345 ; buff_SW[4]                 ; DataMemory:dataMemory|sw_reg[4]  ; clk          ; clk         ; 0.000        ; 0.015      ; 1.646      ;
; 1.400 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[17]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[26]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; Timer:timer|tcnt[30]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[14]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[30]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; Timer:timer|tcnt[14]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.418 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.704      ;
; 1.418 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.704      ;
; 1.432 ; Timer:timer|tlim[13]       ; DataMemory:dataMemory|hex[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.718      ;
; 1.437 ; Timer:timer|tlim[13]       ; Timer:timer|tlim[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.444 ; Timer:timer|tlim[20]       ; Timer:timer|tlim[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; buff_incrementedPC[9]      ; RegisterFile:dprf|regs~489       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; Timer:timer|tcnt[24]       ; Timer:timer|tcnt[25]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; buff_aluOut[29]            ; RegisterFile:dprf|regs~349       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[19]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[22]       ; Timer:timer|tcnt[23]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[26]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[28]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[6]        ; Timer:timer|tcnt[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[12]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[10]       ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[21]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; Timer:timer|tcnt[5]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.458 ; Timer:timer|tcnt[3]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.744      ;
; 1.480 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.480 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.487 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; Timer:timer|tlim[4]        ; Timer:timer|tlim[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.784      ;
; 1.498 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.784      ;
; 1.501 ; Timer:timer|tlim[31]       ; Timer:timer|tlim[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.787      ;
; 1.502 ; Timer:timer|tlim[30]       ; Timer:timer|tlim[30]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.510 ; Timer:timer|tcnt[23]       ; Timer:timer|tcnt[24]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.510 ; Timer:timer|tcnt[7]        ; Timer:timer|tcnt[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.512 ; Timer:timer|tcnt[15]       ; Timer:timer|tcnt[16]             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.795      ;
; 1.528 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.814      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; 4.064  ; 4.064  ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; 4.033  ; 4.033  ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; 3.996  ; 3.996  ; Rise       ; clk             ;
; SW[*]     ; clk        ; 0.795  ; 0.795  ; Rise       ; clk             ;
;  SW[0]    ; clk        ; -0.347 ; -0.347 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -0.194 ; -0.194 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -0.371 ; -0.371 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 0.795  ; 0.795  ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 0.378  ; 0.378  ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -0.057 ; -0.057 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 0.294  ; 0.294  ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 0.189  ; 0.189  ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 0.129  ; 0.129  ; Rise       ; clk             ;
; reset     ; clk        ; 17.503 ; 17.503 ; Rise       ; clk             ;
; reset     ; clk        ; 8.977  ; 8.977  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; -3.748 ; -3.748 ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; -3.816 ; -3.816 ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; -3.849 ; -3.849 ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; -3.785 ; -3.785 ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; -3.748 ; -3.748 ; Rise       ; clk             ;
; SW[*]     ; clk        ; 0.619  ; 0.619  ; Rise       ; clk             ;
;  SW[0]    ; clk        ; 0.595  ; 0.595  ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 0.442  ; 0.442  ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 0.619  ; 0.619  ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -0.547 ; -0.547 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -0.130 ; -0.130 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 0.305  ; 0.305  ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -0.046 ; -0.046 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.140 ; -0.140 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 0.059  ; 0.059  ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 0.119  ; 0.119  ; Rise       ; clk             ;
; reset     ; clk        ; -3.706 ; -3.706 ; Rise       ; clk             ;
; reset     ; clk        ; -4.557 ; -4.557 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 11.914 ; 11.914 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 11.218 ; 11.218 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 10.715 ; 10.715 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 9.484  ; 9.484  ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 11.276 ; 11.276 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 11.914 ; 11.914 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 11.541 ; 11.541 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 10.372 ; 10.372 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 11.541 ; 11.541 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 10.429 ; 10.429 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 9.349  ; 9.349  ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 9.793  ; 9.793  ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 10.036 ; 10.036 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 12.519 ; 12.519 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 10.818 ; 10.818 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 12.519 ; 12.519 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 11.757 ; 11.757 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 9.319  ; 9.319  ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 10.424 ; 10.424 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 11.203 ; 11.203 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 7.451  ; 7.451  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 7.427  ; 7.427  ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 8.063  ; 8.063  ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 7.029  ; 7.029  ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 7.392  ; 7.392  ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 7.927  ; 7.927  ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 7.382  ; 7.382  ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 10.830 ; 10.830 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 10.322 ; 10.322 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 9.778  ; 9.778  ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 9.532  ; 9.532  ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 10.885 ; 10.885 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 11.520 ; 11.520 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 10.851 ; 10.851 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 11.151 ; 11.151 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 10.046 ; 10.046 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 9.741  ; 9.741  ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 9.564  ; 9.564  ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 9.769  ; 9.769  ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 9.872  ; 9.872  ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 9.891  ; 9.891  ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 8.938  ; 8.938  ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 10.193 ; 10.193 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 12.137 ; 12.137 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 11.372 ; 11.372 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 8.938  ; 8.938  ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 9.656  ; 9.656  ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 10.821 ; 10.821 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 7.451  ; 7.451  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 7.427  ; 7.427  ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 8.063  ; 8.063  ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 7.029  ; 7.029  ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 7.029  ; 7.029  ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 7.392  ; 7.392  ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 7.927  ; 7.927  ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 7.382  ; 7.382  ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -8.037 ; -3301.956     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -1833.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                         ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -8.037 ; Register:pc|dataOut[7] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 9.068      ;
; -8.025 ; Register:pc|dataOut[4] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 9.060      ;
; -8.018 ; Register:pc|dataOut[3] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 9.053      ;
; -8.000 ; Register:pc|dataOut[8] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 9.033      ;
; -7.997 ; Register:pc|dataOut[7] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 9.015      ;
; -7.992 ; Register:pc|dataOut[7] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.014     ; 9.010      ;
; -7.985 ; Register:pc|dataOut[4] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 9.007      ;
; -7.980 ; Register:pc|dataOut[4] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 9.002      ;
; -7.978 ; Register:pc|dataOut[3] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 9.000      ;
; -7.975 ; Register:pc|dataOut[7] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.003     ; 9.004      ;
; -7.973 ; Register:pc|dataOut[3] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.995      ;
; -7.963 ; Register:pc|dataOut[4] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.996      ;
; -7.960 ; Register:pc|dataOut[8] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.980      ;
; -7.956 ; Register:pc|dataOut[3] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.989      ;
; -7.955 ; Register:pc|dataOut[8] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.975      ;
; -7.938 ; Register:pc|dataOut[8] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.969      ;
; -7.926 ; Register:pc|dataOut[5] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.959      ;
; -7.908 ; Register:pc|dataOut[7] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 8.937      ;
; -7.896 ; Register:pc|dataOut[4] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.929      ;
; -7.895 ; Register:pc|dataOut[2] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; 0.003      ; 8.930      ;
; -7.890 ; Register:pc|dataOut[7] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 8.918      ;
; -7.889 ; Register:pc|dataOut[7] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.004     ; 8.917      ;
; -7.889 ; Register:pc|dataOut[3] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.922      ;
; -7.886 ; Register:pc|dataOut[5] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.906      ;
; -7.881 ; Register:pc|dataOut[5] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.012     ; 8.901      ;
; -7.878 ; Register:pc|dataOut[7] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.908      ;
; -7.878 ; Register:pc|dataOut[4] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.910      ;
; -7.877 ; Register:pc|dataOut[4] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.909      ;
; -7.876 ; Register:pc|dataOut[7] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 8.901      ;
; -7.875 ; Register:pc|dataOut[6] ; Register:pc|dataOut[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.906      ;
; -7.872 ; Register:pc|dataOut[7] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.004     ; 8.900      ;
; -7.871 ; Register:pc|dataOut[8] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.902      ;
; -7.871 ; Register:pc|dataOut[3] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.903      ;
; -7.870 ; Register:pc|dataOut[3] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.902      ;
; -7.869 ; Register:pc|dataOut[7] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.015     ; 8.886      ;
; -7.867 ; Register:pc|dataOut[7] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 8.888      ;
; -7.867 ; Register:pc|dataOut[7] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.897      ;
; -7.866 ; Register:pc|dataOut[4] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.900      ;
; -7.865 ; Register:pc|dataOut[7] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 8.886      ;
; -7.864 ; Register:pc|dataOut[5] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.895      ;
; -7.864 ; Register:pc|dataOut[4] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 8.893      ;
; -7.863 ; Register:pc|dataOut[7] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.895      ;
; -7.860 ; Register:pc|dataOut[4] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.892      ;
; -7.859 ; Register:pc|dataOut[3] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 8.893      ;
; -7.857 ; Register:pc|dataOut[3] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 8.886      ;
; -7.857 ; Register:pc|dataOut[4] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.011     ; 8.878      ;
; -7.855 ; Register:pc|dataOut[2] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.877      ;
; -7.855 ; Register:pc|dataOut[4] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.880      ;
; -7.855 ; Register:pc|dataOut[4] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 8.889      ;
; -7.853 ; Register:pc|dataOut[8] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.883      ;
; -7.853 ; Register:pc|dataOut[3] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.885      ;
; -7.853 ; Register:pc|dataOut[4] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.878      ;
; -7.852 ; Register:pc|dataOut[8] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.882      ;
; -7.851 ; Register:pc|dataOut[4] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.887      ;
; -7.850 ; Register:pc|dataOut[2] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.872      ;
; -7.850 ; Register:pc|dataOut[3] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.011     ; 8.871      ;
; -7.848 ; Register:pc|dataOut[3] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.873      ;
; -7.848 ; Register:pc|dataOut[3] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 8.882      ;
; -7.846 ; Register:pc|dataOut[3] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.871      ;
; -7.844 ; Register:pc|dataOut[3] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.880      ;
; -7.841 ; Register:pc|dataOut[8] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.873      ;
; -7.839 ; Register:pc|dataOut[8] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 8.866      ;
; -7.838 ; Register:pc|dataOut[7] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.870      ;
; -7.835 ; Register:pc|dataOut[8] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.865      ;
; -7.835 ; Register:pc|dataOut[6] ; Register:pc|dataOut[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 8.853      ;
; -7.833 ; Register:pc|dataOut[2] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.866      ;
; -7.832 ; Register:pc|dataOut[8] ; Register:pc|dataOut[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 8.851      ;
; -7.830 ; Register:pc|dataOut[8] ; Register:pc|dataOut[20] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.853      ;
; -7.830 ; Register:pc|dataOut[8] ; Register:pc|dataOut[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.862      ;
; -7.830 ; Register:pc|dataOut[6] ; Register:pc|dataOut[27] ; clk          ; clk         ; 1.000        ; -0.014     ; 8.848      ;
; -7.828 ; Register:pc|dataOut[8] ; Register:pc|dataOut[18] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.851      ;
; -7.826 ; Register:pc|dataOut[8] ; Register:pc|dataOut[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 8.860      ;
; -7.826 ; Register:pc|dataOut[4] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.862      ;
; -7.819 ; Register:pc|dataOut[3] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.004      ; 8.855      ;
; -7.813 ; Register:pc|dataOut[6] ; Register:pc|dataOut[29] ; clk          ; clk         ; 1.000        ; -0.003     ; 8.842      ;
; -7.801 ; Register:pc|dataOut[8] ; Register:pc|dataOut[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 8.835      ;
; -7.798 ; Register:pc|dataOut[7] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.831      ;
; -7.797 ; Register:pc|dataOut[5] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 8.828      ;
; -7.794 ; Register:pc|dataOut[7] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.006     ; 8.820      ;
; -7.786 ; Register:pc|dataOut[7] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.014     ; 8.804      ;
; -7.786 ; Register:pc|dataOut[4] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.823      ;
; -7.782 ; Register:pc|dataOut[4] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.812      ;
; -7.780 ; Register:pc|dataOut[7] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.014     ; 8.798      ;
; -7.779 ; Register:pc|dataOut[5] ; Register:pc|dataOut[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.809      ;
; -7.779 ; Register:pc|dataOut[3] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.816      ;
; -7.778 ; Register:pc|dataOut[5] ; Register:pc|dataOut[2]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.808      ;
; -7.777 ; Register:pc|dataOut[7] ; Register:pc|dataOut[5]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.807      ;
; -7.775 ; Register:pc|dataOut[3] ; Register:pc|dataOut[16] ; clk          ; clk         ; 1.000        ; -0.002     ; 8.805      ;
; -7.774 ; Register:pc|dataOut[4] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.796      ;
; -7.768 ; Register:pc|dataOut[4] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.790      ;
; -7.767 ; Register:pc|dataOut[5] ; Register:pc|dataOut[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.799      ;
; -7.767 ; Register:pc|dataOut[3] ; Register:pc|dataOut[25] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.789      ;
; -7.766 ; Register:pc|dataOut[2] ; Register:pc|dataOut[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 8.799      ;
; -7.765 ; Register:pc|dataOut[5] ; Register:pc|dataOut[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 8.792      ;
; -7.765 ; Register:pc|dataOut[4] ; Register:pc|dataOut[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 8.799      ;
; -7.763 ; Register:pc|dataOut[7] ; Register:pc|dataOut[15] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.786      ;
; -7.761 ; Register:pc|dataOut[5] ; Register:pc|dataOut[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 8.791      ;
; -7.761 ; Register:pc|dataOut[8] ; Register:pc|dataOut[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 8.796      ;
; -7.761 ; Register:pc|dataOut[3] ; Register:pc|dataOut[26] ; clk          ; clk         ; 1.000        ; -0.010     ; 8.783      ;
; -7.760 ; Register:pc|dataOut[7] ; Register:pc|dataOut[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.783      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Timer:timer|count1000Hz[0] ; Timer:timer|count1000Hz[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|tctl[0]        ; Timer:timer|tctl[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|tctl[2]        ; Timer:timer|tctl[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Register:pc|dataOut[2]     ; Register:pc|dataOut[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Timer:timer|tcnt[31]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.257 ; buff_KEY[1]                ; DataMemory:dataMemory|key_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; buff_KEY[0]                ; DataMemory:dataMemory|key_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.261 ; buff_KEY[2]                ; DataMemory:dataMemory|key_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; buff_KEY[3]                ; DataMemory:dataMemory|key_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.318 ; Register:pc|dataOut[0]     ; buff_incrementedPC[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.323 ; buff_SW[2]                 ; DataMemory:dataMemory|sw_reg[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; buff_SW[1]                 ; DataMemory:dataMemory|sw_reg[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; buff_SW[0]                 ; DataMemory:dataMemory|sw_reg[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.355 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[16]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[17]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[25]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Timer:timer|tcnt[14]       ; Timer:timer|tcnt[14]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[23]       ; Timer:timer|tcnt[23]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[30]       ; Timer:timer|tcnt[30]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[7]        ; Timer:timer|tcnt[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|tcnt[15]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; Timer:timer|tcnt[19]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|tcnt[24]       ; Timer:timer|tcnt[24]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|tcnt[10]       ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|tcnt[26]       ; Timer:timer|tcnt[26]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Timer:timer|tcnt[21]       ; Timer:timer|tcnt[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|tcnt[22]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|tcnt[28]       ; Timer:timer|tcnt[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|tcnt[5]        ; Timer:timer|tcnt[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|tcnt[6]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|tcnt[12]       ; Timer:timer|tcnt[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Timer:timer|tcnt[3]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.493 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[17]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; Register:pc|dataOut[2]     ; buff_incrementedPC[2]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.650      ;
; 0.497 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[26]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Timer:timer|tcnt[30]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[14]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[30]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Timer:timer|tcnt[14]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; Timer:timer|tcnt[24]       ; Timer:timer|tcnt[25]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Timer:timer|tcnt[26]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Timer:timer|tcnt[19]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Timer:timer|tcnt[10]       ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Timer:timer|tcnt[22]       ; Timer:timer|tcnt[23]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Timer:timer|tcnt[28]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Timer:timer|tcnt[6]        ; Timer:timer|tcnt[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Timer:timer|tcnt[12]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Timer:timer|tcnt[21]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Timer:timer|tcnt[5]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Timer:timer|tcnt[3]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.528 ; Timer:timer|tlim[20]       ; Timer:timer|tlim[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; Timer:timer|tcnt[16]       ; Timer:timer|tcnt[18]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; Timer:timer|tcnt[0]        ; Timer:timer|tcnt[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; Timer:timer|tlim[13]       ; DataMemory:dataMemory|hex[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; Timer:timer|tlim[13]       ; Timer:timer|tlim[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Timer:timer|tcnt[17]       ; Timer:timer|tcnt[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Timer:timer|tcnt[1]        ; Timer:timer|tcnt[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; buff_incrementedPC[9]      ; RegisterFile:dprf|regs~489       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Timer:timer|tcnt[25]       ; Timer:timer|tcnt[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Timer:timer|tcnt[18]       ; Timer:timer|tcnt[20]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Timer:timer|tcnt[9]        ; Timer:timer|tcnt[11]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Timer:timer|tcnt[27]       ; Timer:timer|tcnt[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Timer:timer|tcnt[2]        ; Timer:timer|tcnt[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; buff_aluOut[29]            ; RegisterFile:dprf|regs~349       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Timer:timer|tcnt[29]       ; Timer:timer|tcnt[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Timer:timer|tcnt[13]       ; Timer:timer|tcnt[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Timer:timer|tcnt[20]       ; Timer:timer|tcnt[22]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; Timer:timer|tcnt[11]       ; Timer:timer|tcnt[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Timer:timer|tcnt[4]        ; Timer:timer|tcnt[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; Timer:timer|tlim[4]        ; Timer:timer|tlim[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; Timer:timer|tlim[31]       ; Timer:timer|tlim[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; Timer:timer|tcnt[8]        ; Timer:timer|tcnt[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Timer:timer|tcnt[24]       ; Timer:timer|tcnt[26]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Timer:timer|tcnt[26]       ; Timer:timer|tcnt[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Timer:timer|tcnt[19]       ; Timer:timer|tcnt[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Timer:timer|tcnt[10]       ; Timer:timer|tcnt[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; buff_SW[4]                 ; DataMemory:dataMemory|sw_reg[4]  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.713      ;
+-------+----------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a12~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a13~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; 1.893  ; 1.893  ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; 1.874  ; 1.874  ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; 1.893  ; 1.893  ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; 1.864  ; 1.864  ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; 1.843  ; 1.843  ; Rise       ; clk             ;
; SW[*]     ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  SW[0]    ; clk        ; -0.667 ; -0.667 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -0.579 ; -0.579 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -0.678 ; -0.678 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  SW[4]    ; clk        ; -0.374 ; -0.374 ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -0.536 ; -0.536 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; -0.402 ; -0.402 ; Rise       ; clk             ;
;  SW[7]    ; clk        ; -0.364 ; -0.364 ; Rise       ; clk             ;
;  SW[8]    ; clk        ; -0.404 ; -0.404 ; Rise       ; clk             ;
;  SW[9]    ; clk        ; -0.420 ; -0.420 ; Rise       ; clk             ;
; reset     ; clk        ; 6.994  ; 6.994  ; Rise       ; clk             ;
; reset     ; clk        ; 3.833  ; 3.833  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
; SW[*]     ; clk        ; 0.798  ; 0.798  ; Rise       ; clk             ;
;  SW[0]    ; clk        ; 0.787  ; 0.787  ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 0.699  ; 0.699  ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 0.798  ; 0.798  ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 0.201  ; 0.201  ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 0.494  ; 0.494  ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 0.656  ; 0.656  ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 0.522  ; 0.522  ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 0.484  ; 0.484  ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 0.524  ; 0.524  ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 0.540  ; 0.540  ; Rise       ; clk             ;
; reset     ; clk        ; -1.713 ; -1.713 ; Rise       ; clk             ;
; reset     ; clk        ; -1.971 ; -1.971 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 5.400 ; 5.400 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 5.106 ; 5.106 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 5.394 ; 5.394 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 5.610 ; 5.610 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 5.362 ; 5.362 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 4.966 ; 4.966 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 5.610 ; 5.610 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 5.129 ; 5.129 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 5.054 ; 5.054 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 4.942 ; 4.942 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 5.054 ; 5.054 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 6.156 ; 6.156 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 5.371 ; 5.371 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.156 ; 6.156 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 5.665 ; 5.665 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 4.740 ; 4.740 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 5.212 ; 5.212 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 5.054 ; 5.054 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 5.439 ; 5.439 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 5.272 ; 5.272 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 5.079 ; 5.079 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 5.477 ; 5.477 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 5.005 ; 5.005 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 4.845 ; 4.845 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 4.902 ; 4.902 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 4.958 ; 4.958 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 5.537 ; 5.537 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 5.314 ; 5.314 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -22.610   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -22.610   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -9949.08  ; 0.0   ; 0.0      ; 0.0     ; -2045.775           ;
;  clk             ; -9949.080 ; 0.000 ; N/A      ; N/A     ; -2045.775           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; 4.064  ; 4.064  ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; 4.097  ; 4.097  ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; 4.033  ; 4.033  ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; 3.996  ; 3.996  ; Rise       ; clk             ;
; SW[*]     ; clk        ; 0.795  ; 0.795  ; Rise       ; clk             ;
;  SW[0]    ; clk        ; -0.347 ; -0.347 ; Rise       ; clk             ;
;  SW[1]    ; clk        ; -0.194 ; -0.194 ; Rise       ; clk             ;
;  SW[2]    ; clk        ; -0.371 ; -0.371 ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 0.795  ; 0.795  ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 0.378  ; 0.378  ; Rise       ; clk             ;
;  SW[5]    ; clk        ; -0.057 ; -0.057 ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 0.294  ; 0.294  ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 0.388  ; 0.388  ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 0.189  ; 0.189  ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 0.129  ; 0.129  ; Rise       ; clk             ;
; reset     ; clk        ; 17.503 ; 17.503 ; Rise       ; clk             ;
; reset     ; clk        ; 8.977  ; 8.977  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
;  KEY[0]   ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  KEY[1]   ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  KEY[2]   ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  KEY[3]   ; clk        ; -1.723 ; -1.723 ; Rise       ; clk             ;
; SW[*]     ; clk        ; 0.798  ; 0.798  ; Rise       ; clk             ;
;  SW[0]    ; clk        ; 0.787  ; 0.787  ; Rise       ; clk             ;
;  SW[1]    ; clk        ; 0.699  ; 0.699  ; Rise       ; clk             ;
;  SW[2]    ; clk        ; 0.798  ; 0.798  ; Rise       ; clk             ;
;  SW[3]    ; clk        ; 0.201  ; 0.201  ; Rise       ; clk             ;
;  SW[4]    ; clk        ; 0.494  ; 0.494  ; Rise       ; clk             ;
;  SW[5]    ; clk        ; 0.656  ; 0.656  ; Rise       ; clk             ;
;  SW[6]    ; clk        ; 0.522  ; 0.522  ; Rise       ; clk             ;
;  SW[7]    ; clk        ; 0.484  ; 0.484  ; Rise       ; clk             ;
;  SW[8]    ; clk        ; 0.524  ; 0.524  ; Rise       ; clk             ;
;  SW[9]    ; clk        ; 0.540  ; 0.540  ; Rise       ; clk             ;
; reset     ; clk        ; -1.713 ; -1.713 ; Rise       ; clk             ;
; reset     ; clk        ; -1.971 ; -1.971 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 11.914 ; 11.914 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 11.218 ; 11.218 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 10.715 ; 10.715 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 9.484  ; 9.484  ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 11.276 ; 11.276 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 11.914 ; 11.914 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 11.541 ; 11.541 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 10.372 ; 10.372 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 11.541 ; 11.541 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 10.429 ; 10.429 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 9.349  ; 9.349  ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 10.014 ; 10.014 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 9.793  ; 9.793  ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 10.036 ; 10.036 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 12.519 ; 12.519 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 10.818 ; 10.818 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 12.519 ; 12.519 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 11.757 ; 11.757 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 9.319  ; 9.319  ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 10.424 ; 10.424 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 11.203 ; 11.203 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 7.451  ; 7.451  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 7.403  ; 7.403  ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 7.427  ; 7.427  ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 8.063  ; 8.063  ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 7.781  ; 7.781  ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 8.128  ; 8.128  ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 7.029  ; 7.029  ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 7.392  ; 7.392  ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 8.160  ; 8.160  ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 7.927  ; 7.927  ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 8.144  ; 8.144  ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 8.136  ; 8.136  ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 7.382  ; 7.382  ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 5.272 ; 5.272 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 5.079 ; 5.079 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 5.687 ; 5.687 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 4.792 ; 4.792 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 5.477 ; 5.477 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 5.005 ; 5.005 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 4.845 ; 4.845 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 4.902 ; 4.902 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 4.958 ; 4.958 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 5.180 ; 5.180 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 5.537 ; 5.537 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 5.314 ; 5.314 ; Rise       ; clk             ;
; LEDG[*]   ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 3.916 ; 3.916 ; Rise       ; clk             ;
;  LEDG[2]  ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  LEDG[3]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDG[4]  ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  LEDG[5]  ; clk        ; 4.084 ; 4.084 ; Rise       ; clk             ;
;  LEDG[6]  ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  LEDG[7]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LEDR[*]   ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  LEDR[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  LEDR[1]  ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  LEDR[2]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  LEDR[3]  ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  LEDR[4]  ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  LEDR[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  LEDR[6]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  LEDR[7]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  LEDR[8]  ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  LEDR[9]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 95239252 ; 179124   ; 5403     ; 416      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 95239252 ; 179124   ; 5403     ; 416      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 840   ; 840  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 21 15:27:20 2015
Info: Command: quartus_sta Project2 -c Project2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332174): Ignored filter at Timing.sdc(1): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at Timing.sdc(1): Argument <targets> is an empty collection
    Info (332050): create_clock -name "Clock10" -period 100.000ns [get_ports {CLOCK_50}]
Warning (332174): Ignored filter at Timing.sdc(5): Clock10 could not be matched with a clock
Warning (332049): Ignored set_input_delay at Timing.sdc(5): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock "Clock10" -max -100ns [all_inputs] 
Warning (332049): Ignored set_input_delay at Timing.sdc(6): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock "Clock10" -min 0ns [all_inputs] 
Warning (332049): Ignored set_output_delay at Timing.sdc(8): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock "Clock10" -max -100ns [all_outputs] 
Warning (332049): Ignored set_output_delay at Timing.sdc(9): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock "Clock10" -min 0ns [all_outputs] 
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.610     -9949.080 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -2045.775 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -22.610
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -22.610 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[3]
    Info (332115): To Node      : Register:pc|dataOut[31]
    Info (332115): Launch Clock : clk
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.845      2.845  R        clock network delay
    Info (332115):      3.122      0.277     uTco  Register:pc|dataOut[3]
    Info (332115):      3.122      0.000 RR  CELL  pc|dataOut[3]|regout
    Info (332115):      4.465      1.343 RR    IC  instMemory|data~57|dataa
    Info (332115):      5.009      0.544 RR  CELL  instMemory|data~57|combout
    Info (332115):      5.308      0.299 RR    IC  instMemory|data~58|datac
    Info (332115):      5.630      0.322 RR  CELL  instMemory|data~58|combout
    Info (332115):      5.921      0.291 RR    IC  instMemory|data~60|datad
    Info (332115):      6.099      0.178 RR  CELL  instMemory|data~60|combout
    Info (332115):      6.613      0.514 RR    IC  instMemory|data~66|datac
    Info (332115):      6.935      0.322 RR  CELL  instMemory|data~66|combout
    Info (332115):      7.843      0.908 RR    IC  instMemory|data~67|datad
    Info (332115):      8.021      0.178 RR  CELL  instMemory|data~67|combout
    Info (332115):      8.896      0.875 RR    IC  comb~0|datac
    Info (332115):      9.218      0.322 RR  CELL  comb~0|combout
    Info (332115):     10.418      1.200 RR    IC  comb~4|datad
    Info (332115):     10.596      0.178 RR  CELL  comb~4|combout
    Info (332115):     12.234      1.638 RR    IC  dprf|regs~574|datac
    Info (332115):     12.553      0.319 RR  CELL  dprf|regs~574|combout
    Info (332115):     13.430      0.877 RR    IC  dprf|regs~575|datad
    Info (332115):     13.608      0.178 RR  CELL  dprf|regs~575|combout
    Info (332115):     13.897      0.289 RR    IC  dprf|regs~578|datad
    Info (332115):     14.075      0.178 RR  CELL  dprf|regs~578|combout
    Info (332115):     14.943      0.868 RR    IC  dprf|regs~581|datac
    Info (332115):     15.262      0.319 RR  CELL  dprf|regs~581|combout
    Info (332115):     16.702      1.440 RR    IC  aluMux|dOut[11]~7|datac
    Info (332115):     17.024      0.322 RR  CELL  aluMux|dOut[11]~7|combout
    Info (332115):     17.339      0.315 RR    IC  aluMux|dOut[11]~8|datad
    Info (332115):     17.517      0.178 RR  CELL  aluMux|dOut[11]~8|combout
    Info (332115):     18.808      1.291 RR    IC  alu|ShiftLeft0~13|datad
    Info (332115):     18.986      0.178 RR  CELL  alu|ShiftLeft0~13|combout
    Info (332115):     19.874      0.888 RR    IC  alu|Add1~26|datab
    Info (332115):     20.369      0.495 RF  CELL  alu|Add1~26|cout
    Info (332115):     20.369      0.000 FF    IC  alu|Add1~28|cin
    Info (332115):     20.449      0.080 FR  CELL  alu|Add1~28|cout
    Info (332115):     20.449      0.000 RR    IC  alu|Add1~30|cin
    Info (332115):     20.610      0.161 RF  CELL  alu|Add1~30|cout
    Info (332115):     20.610      0.000 FF    IC  alu|Add1~32|cin
    Info (332115):     20.690      0.080 FR  CELL  alu|Add1~32|cout
    Info (332115):     20.690      0.000 RR    IC  alu|Add1~34|cin
    Info (332115):     20.770      0.080 RF  CELL  alu|Add1~34|cout
    Info (332115):     20.770      0.000 FF    IC  alu|Add1~36|cin
    Info (332115):     20.850      0.080 FR  CELL  alu|Add1~36|cout
    Info (332115):     20.850      0.000 RR    IC  alu|Add1~38|cin
    Info (332115):     20.930      0.080 RF  CELL  alu|Add1~38|cout
    Info (332115):     20.930      0.000 FF    IC  alu|Add1~40|cin
    Info (332115):     21.010      0.080 FR  CELL  alu|Add1~40|cout
    Info (332115):     21.010      0.000 RR    IC  alu|Add1~42|cin
    Info (332115):     21.090      0.080 RF  CELL  alu|Add1~42|cout
    Info (332115):     21.090      0.000 FF    IC  alu|Add1~44|cin
    Info (332115):     21.170      0.080 FR  CELL  alu|Add1~44|cout
    Info (332115):     21.170      0.000 RR    IC  alu|Add1~46|cin
    Info (332115):     21.344      0.174 RF  CELL  alu|Add1~46|cout
    Info (332115):     21.344      0.000 FF    IC  alu|Add1~48|cin
    Info (332115):     21.424      0.080 FR  CELL  alu|Add1~48|cout
    Info (332115):     21.424      0.000 RR    IC  alu|Add1~50|cin
    Info (332115):     21.504      0.080 RF  CELL  alu|Add1~50|cout
    Info (332115):     21.504      0.000 FF    IC  alu|Add1~52|cin
    Info (332115):     21.584      0.080 FR  CELL  alu|Add1~52|cout
    Info (332115):     21.584      0.000 RR    IC  alu|Add1~54|cin
    Info (332115):     21.664      0.080 RF  CELL  alu|Add1~54|cout
    Info (332115):     21.664      0.000 FF    IC  alu|Add1~56|cin
    Info (332115):     21.744      0.080 FR  CELL  alu|Add1~56|cout
    Info (332115):     21.744      0.000 RR    IC  alu|Add1~58|cin
    Info (332115):     21.824      0.080 RF  CELL  alu|Add1~58|cout
    Info (332115):     21.824      0.000 FF    IC  alu|Add1~60|cin
    Info (332115):     21.904      0.080 FR  CELL  alu|Add1~60|cout
    Info (332115):     21.904      0.000 RR    IC  alu|Add1~62|cin
    Info (332115):     22.362      0.458 RR  CELL  alu|Add1~62|combout
    Info (332115):     23.240      0.878 RR    IC  alu|dOut[31]~198|datad
    Info (332115):     23.418      0.178 RR  CELL  alu|dOut[31]~198|combout
    Info (332115):     23.713      0.295 RR    IC  alu|dOut[31]~199|datad
    Info (332115):     23.891      0.178 RR  CELL  alu|dOut[31]~199|combout
    Info (332115):     24.183      0.292 RR    IC  alu|dOut[31]~200|datad
    Info (332115):     24.361      0.178 RR  CELL  alu|dOut[31]~200|combout
    Info (332115):     24.655      0.294 RR    IC  alu|dOut[31]~201|datad
    Info (332115):     24.833      0.178 RR  CELL  alu|dOut[31]~201|combout
    Info (332115):     25.751      0.918 RR    IC  pcAdder|Add0~58|datad
    Info (332115):     25.929      0.178 RR  CELL  pcAdder|Add0~58|combout
    Info (332115):     26.222      0.293 RR    IC  pcAdder|Add0~59|datad
    Info (332115):     26.400      0.178 RR  CELL  pcAdder|Add0~59|combout
    Info (332115):     26.400      0.000 RR    IC  pc|dataOut[31]|datain
    Info (332115):     26.496      0.096 RR  CELL  Register:pc|dataOut[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      3.848      2.848  R        clock network delay
    Info (332115):      3.886      0.038     uTsu  Register:pc|dataOut[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.496
    Info (332115): Data Required Time :     3.886
    Info (332115): Slack              :   -22.610 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : Timer:timer|count1000Hz[0]
    Info (332115): To Node      : Timer:timer|count1000Hz[0]
    Info (332115): Launch Clock : clk
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.855      2.855  R        clock network delay
    Info (332115):      3.132      0.277     uTco  Timer:timer|count1000Hz[0]
    Info (332115):      3.132      0.000 FF  CELL  timer|count1000Hz[0]|regout
    Info (332115):      3.132      0.000 FF    IC  timer|count1000Hz~1|datac
    Info (332115):      3.490      0.358 FR  CELL  timer|count1000Hz~1|combout
    Info (332115):      3.490      0.000 RR    IC  timer|count1000Hz[0]|datain
    Info (332115):      3.586      0.096 RR  CELL  Timer:timer|count1000Hz[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.855      2.855  R        clock network delay
    Info (332115):      3.141      0.286      uTh  Timer:timer|count1000Hz[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.586
    Info (332115): Data Required Time :     3.141
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (1 violated).  Worst case slack is -2.064
    Info (332113): Targets: [get_clocks {clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is -2.064 (VIOLATED)
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clk (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.500      0.500           launch edge time
    Info (332113):      0.500      0.000           source latency
    Info (332113):      0.500      0.000           clk
    Info (332113):      1.526      1.026 FF  CELL  clk|combout
    Info (332113):      1.758      0.232 FF    IC  clk~clkctrl|inclk[0]
    Info (332113):      1.758      0.000 FF  CELL  clk~clkctrl|outclk
    Info (332113):      2.683      0.925 FF    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.430      0.747 FR  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.000      1.000           launch edge time
    Info (332113):      1.000      0.000           source latency
    Info (332113):      1.000      0.000           clk
    Info (332113):      2.026      1.026 RR  CELL  clk|combout
    Info (332113):      2.258      0.232 RR    IC  clk~clkctrl|inclk[0]
    Info (332113):      2.258      0.000 RR  CELL  clk~clkctrl|outclk
    Info (332113):      3.183      0.925 RR    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.930      0.747 RF  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :     0.500
    Info (332113): Slack            :    -2.064 (VIOLATED)
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.037     -3301.956 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1833.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -8.037
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -8.037 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : Register:pc|dataOut[7]
    Info (332115): To Node      : Register:pc|dataOut[31]
    Info (332115): Launch Clock : clk
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.789      1.789  R        clock network delay
    Info (332115):      1.930      0.141     uTco  Register:pc|dataOut[7]
    Info (332115):      1.930      0.000 RR  CELL  pc|dataOut[7]|regout
    Info (332115):      2.611      0.681 RR    IC  instMemory|data~57|datad
    Info (332115):      2.670      0.059 RR  CELL  instMemory|data~57|combout
    Info (332115):      2.778      0.108 RR    IC  instMemory|data~58|datac
    Info (332115):      2.885      0.107 RR  CELL  instMemory|data~58|combout
    Info (332115):      2.990      0.105 RR    IC  instMemory|data~60|datad
    Info (332115):      3.049      0.059 RR  CELL  instMemory|data~60|combout
    Info (332115):      3.254      0.205 RR    IC  instMemory|data~66|datac
    Info (332115):      3.361      0.107 RR  CELL  instMemory|data~66|combout
    Info (332115):      3.709      0.348 RR    IC  instMemory|data~67|datad
    Info (332115):      3.768      0.059 RR  CELL  instMemory|data~67|combout
    Info (332115):      4.099      0.331 RR    IC  comb~0|datac
    Info (332115):      4.206      0.107 RR  CELL  comb~0|combout
    Info (332115):      4.660      0.454 RR    IC  comb~8|datad
    Info (332115):      4.719      0.059 RR  CELL  comb~8|combout
    Info (332115):      5.333      0.614 RR    IC  dprf|regs~546|datab
    Info (332115):      5.511      0.178 RR  CELL  dprf|regs~546|combout
    Info (332115):      5.613      0.102 RR    IC  dprf|regs~547|datad
    Info (332115):      5.672      0.059 RR  CELL  dprf|regs~547|combout
    Info (332115):      6.149      0.477 RR    IC  dprf|regs~548|datac
    Info (332115):      6.256      0.107 RR  CELL  dprf|regs~548|combout
    Info (332115):      6.553      0.297 RR    IC  dprf|regs~551|datad
    Info (332115):      6.612      0.059 RR  CELL  dprf|regs~551|combout
    Info (332115):      7.274      0.662 RR    IC  raw|reg0[1]~3|datac
    Info (332115):      7.381      0.107 RR  CELL  raw|reg0[1]~3|combout
    Info (332115):      7.828      0.447 RR    IC  alu|Add1~2|dataa
    Info (332115):      7.978      0.150 RF  CELL  alu|Add1~2|cout
    Info (332115):      7.978      0.000 FF    IC  alu|Add1~4|cin
    Info (332115):      8.013      0.035 FR  CELL  alu|Add1~4|cout
    Info (332115):      8.013      0.000 RR    IC  alu|Add1~6|cin
    Info (332115):      8.048      0.035 RF  CELL  alu|Add1~6|cout
    Info (332115):      8.048      0.000 FF    IC  alu|Add1~8|cin
    Info (332115):      8.083      0.035 FR  CELL  alu|Add1~8|cout
    Info (332115):      8.083      0.000 RR    IC  alu|Add1~10|cin
    Info (332115):      8.118      0.035 RF  CELL  alu|Add1~10|cout
    Info (332115):      8.118      0.000 FF    IC  alu|Add1~12|cin
    Info (332115):      8.153      0.035 FR  CELL  alu|Add1~12|cout
    Info (332115):      8.153      0.000 RR    IC  alu|Add1~14|cin
    Info (332115):      8.247      0.094 RF  CELL  alu|Add1~14|cout
    Info (332115):      8.247      0.000 FF    IC  alu|Add1~16|cin
    Info (332115):      8.282      0.035 FR  CELL  alu|Add1~16|cout
    Info (332115):      8.282      0.000 RR    IC  alu|Add1~18|cin
    Info (332115):      8.317      0.035 RF  CELL  alu|Add1~18|cout
    Info (332115):      8.317      0.000 FF    IC  alu|Add1~20|cin
    Info (332115):      8.352      0.035 FR  CELL  alu|Add1~20|cout
    Info (332115):      8.352      0.000 RR    IC  alu|Add1~22|cin
    Info (332115):      8.387      0.035 RF  CELL  alu|Add1~22|cout
    Info (332115):      8.387      0.000 FF    IC  alu|Add1~24|cin
    Info (332115):      8.422      0.035 FR  CELL  alu|Add1~24|cout
    Info (332115):      8.422      0.000 RR    IC  alu|Add1~26|cin
    Info (332115):      8.457      0.035 RF  CELL  alu|Add1~26|cout
    Info (332115):      8.457      0.000 FF    IC  alu|Add1~28|cin
    Info (332115):      8.492      0.035 FR  CELL  alu|Add1~28|cout
    Info (332115):      8.492      0.000 RR    IC  alu|Add1~30|cin
    Info (332115):      8.579      0.087 RF  CELL  alu|Add1~30|cout
    Info (332115):      8.579      0.000 FF    IC  alu|Add1~32|cin
    Info (332115):      8.614      0.035 FR  CELL  alu|Add1~32|cout
    Info (332115):      8.614      0.000 RR    IC  alu|Add1~34|cin
    Info (332115):      8.649      0.035 RF  CELL  alu|Add1~34|cout
    Info (332115):      8.649      0.000 FF    IC  alu|Add1~36|cin
    Info (332115):      8.684      0.035 FR  CELL  alu|Add1~36|cout
    Info (332115):      8.684      0.000 RR    IC  alu|Add1~38|cin
    Info (332115):      8.719      0.035 RF  CELL  alu|Add1~38|cout
    Info (332115):      8.719      0.000 FF    IC  alu|Add1~40|cin
    Info (332115):      8.754      0.035 FR  CELL  alu|Add1~40|cout
    Info (332115):      8.754      0.000 RR    IC  alu|Add1~42|cin
    Info (332115):      8.789      0.035 RF  CELL  alu|Add1~42|cout
    Info (332115):      8.789      0.000 FF    IC  alu|Add1~44|cin
    Info (332115):      8.824      0.035 FR  CELL  alu|Add1~44|cout
    Info (332115):      8.824      0.000 RR    IC  alu|Add1~46|cin
    Info (332115):      8.918      0.094 RF  CELL  alu|Add1~46|cout
    Info (332115):      8.918      0.000 FF    IC  alu|Add1~48|cin
    Info (332115):      8.953      0.035 FR  CELL  alu|Add1~48|cout
    Info (332115):      8.953      0.000 RR    IC  alu|Add1~50|cin
    Info (332115):      8.988      0.035 RF  CELL  alu|Add1~50|cout
    Info (332115):      8.988      0.000 FF    IC  alu|Add1~52|cin
    Info (332115):      9.023      0.035 FR  CELL  alu|Add1~52|cout
    Info (332115):      9.023      0.000 RR    IC  alu|Add1~54|cin
    Info (332115):      9.058      0.035 RF  CELL  alu|Add1~54|cout
    Info (332115):      9.058      0.000 FF    IC  alu|Add1~56|cin
    Info (332115):      9.093      0.035 FR  CELL  alu|Add1~56|cout
    Info (332115):      9.093      0.000 RR    IC  alu|Add1~58|cin
    Info (332115):      9.128      0.035 RF  CELL  alu|Add1~58|cout
    Info (332115):      9.128      0.000 FF    IC  alu|Add1~60|cin
    Info (332115):      9.163      0.035 FR  CELL  alu|Add1~60|cout
    Info (332115):      9.163      0.000 RR    IC  alu|Add1~62|cin
    Info (332115):      9.333      0.170 RR  CELL  alu|Add1~62|combout
    Info (332115):      9.684      0.351 RR    IC  alu|dOut[31]~198|datad
    Info (332115):      9.743      0.059 RR  CELL  alu|dOut[31]~198|combout
    Info (332115):      9.850      0.107 RR    IC  alu|dOut[31]~199|datad
    Info (332115):      9.909      0.059 RR  CELL  alu|dOut[31]~199|combout
    Info (332115):     10.015      0.106 RR    IC  alu|dOut[31]~200|datad
    Info (332115):     10.074      0.059 RR  CELL  alu|dOut[31]~200|combout
    Info (332115):     10.180      0.106 RR    IC  alu|dOut[31]~201|datad
    Info (332115):     10.239      0.059 RR  CELL  alu|dOut[31]~201|combout
    Info (332115):     10.590      0.351 RR    IC  pcAdder|Add0~58|datad
    Info (332115):     10.649      0.059 RR  CELL  pcAdder|Add0~58|combout
    Info (332115):     10.756      0.107 RR    IC  pcAdder|Add0~59|datad
    Info (332115):     10.815      0.059 RR  CELL  pcAdder|Add0~59|combout
    Info (332115):     10.815      0.000 RR    IC  pc|dataOut[31]|datain
    Info (332115):     10.857      0.042 RR  CELL  Register:pc|dataOut[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      1.000      1.000           latch edge time
    Info (332115):      2.788      1.788  R        clock network delay
    Info (332115):      2.820      0.032     uTsu  Register:pc|dataOut[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.857
    Info (332115): Data Required Time :     2.820
    Info (332115): Slack              :    -8.037 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : Timer:timer|count1000Hz[0]
    Info (332115): To Node      : Timer:timer|count1000Hz[0]
    Info (332115): Launch Clock : clk
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.793      1.793  R        clock network delay
    Info (332115):      1.934      0.141     uTco  Timer:timer|count1000Hz[0]
    Info (332115):      1.934      0.000 FF  CELL  timer|count1000Hz[0]|regout
    Info (332115):      1.934      0.000 FF    IC  timer|count1000Hz~1|datac
    Info (332115):      2.118      0.184 FR  CELL  timer|count1000Hz~1|combout
    Info (332115):      2.118      0.000 RR    IC  timer|count1000Hz[0]|datain
    Info (332115):      2.160      0.042 RR  CELL  Timer:timer|count1000Hz[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.793      1.793  R        clock network delay
    Info (332115):      1.945      0.152      uTh  Timer:timer|count1000Hz[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.160
    Info (332115): Data Required Time :     1.945
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (1 violated).  Worst case slack is -2.000
    Info (332113): Targets: [get_clocks {clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is -2.000 (VIOLATED)
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clk (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.500      0.500           launch edge time
    Info (332113):      0.500      0.000           source latency
    Info (332113):      0.500      0.000           clk
    Info (332113):      1.071      0.571 FF  CELL  clk|combout
    Info (332113):      1.252      0.181 FF    IC  clk~clkctrl|inclk[0]
    Info (332113):      1.252      0.000 FF  CELL  clk~clkctrl|outclk
    Info (332113):      1.929      0.677 FF    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      2.356      0.427 FR  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      1.000      1.000           launch edge time
    Info (332113):      1.000      0.000           source latency
    Info (332113):      1.000      0.000           clk
    Info (332113):      1.571      0.571 RR  CELL  clk|combout
    Info (332113):      1.752      0.181 RR    IC  clk~clkctrl|inclk[0]
    Info (332113):      1.752      0.000 RR  CELL  clk~clkctrl|outclk
    Info (332113):      2.429      0.677 RR    IC  dataMemory|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      2.856      0.427 RF  CELL  DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_gq61:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.500
    Info (332113): Actual Width     :     0.500
    Info (332113): Slack            :    -2.000 (VIOLATED)
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 536 megabytes
    Info: Processing ended: Sat Nov 21 15:27:25 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


