---
aliases: risc-v, riscv-cpu, riscv-core
display_name: RISC-V
logo: riscv.png
released: 
short_description: RISC-V(发音为“risk-five”) 是一种基于精简指令集计算机(RISC)的开放标准指令集架构（ISA）。
topic: riscv
url: https://riscv.org/
wikipedia_url: https://en.wikipedia.org/wiki/riscv
---
与大多数指令集相比，RISC-V指令集可以自由地用于任何目的，允许任何人设计、制造和销售RISC-V芯片和软件而不必支付给任何公司专利费。
许多公司正在提供或已经宣布推出 RISC-V 硬件，支持 RISC-V 的开源操作系统已经面世，并且该指令集在几种流行的软件工具链中都得到支持。

RISC-V ISA 的显著特点包括加载存储架构、用于简化 CPU 中多路复用器的位模式、IEEE 754 浮点、架构中立的设计，
以及将最高有效位放置在固定位置以加快符号扩展速度。该指令集设计用于广泛的用途。基本指令集具有固定长度的 32 位自然对齐指令，
ISA 支持可变长度扩展，其中每条指令可以是任意数量的 16 位长度的数据包。
子集支持小型嵌入式系统、个人计算机、带有矢量处理器的超级计算机以及仓库规模的 19 英寸机架式并行计算机。