module fs_tb;
reg A,B,Bin;
wire D,Bout;
full_subtractor dut(A,B,Bin,D,Bout);
initial begin
A=0;B=0;Bin=0;
#10;A=0;B=0;Bin=0;
#10;A=0;B=0;Bin=1;
#10;A=0;B=1;Bin=0;
#10;A=0;B=1;Bin=1;
#10;A=1;B=0;Bin=0;
#10;A=1;B=0;Bin=1;
#10;A=1;B=1;Bin=0;
#10;A=1;B=1;Bin=1;
#10;
$finish;
end
endmodule