T_1 F_1 ( T_2 V_1 )\r\n{\r\nT_1 V_2 ;\r\nF_2 ( V_3 ) ;\r\nif ( V_4 ) {\r\nF_3 ( V_5 ) ;\r\n}\r\nif ( ! V_6 . V_7 ) {\r\nF_4 ( ( V_8 ,\r\nL_1 ) ) ;\r\nF_3 ( V_9 ) ;\r\n}\r\nif ( ! V_6 . V_10 && ! V_6 . V_11 ) {\r\nF_4 ( ( V_8 ,\r\nL_2\r\nL_3 ) ) ;\r\nF_3 ( V_5 ) ;\r\n}\r\nswitch ( V_1 ) {\r\ncase V_12 :\r\nV_2 = F_5 ( V_6 . V_7 ,\r\n( T_2 ) V_6 . V_10 , 8 ) ;\r\nF_6 ( ( V_13 ,\r\nL_4 ) ) ;\r\nbreak;\r\ncase V_14 :\r\nV_2 = F_5 ( V_6 . V_7 ,\r\n( T_2 ) V_6 . V_11 , 8 ) ;\r\nF_6 ( ( V_13 ,\r\nL_5 ) ) ;\r\nbreak;\r\ndefault:\r\nF_3 ( V_15 ) ;\r\n}\r\nif ( F_7 ( V_2 ) ) {\r\nF_8 ( ( V_8 , V_2 ,\r\nL_6 ) ) ;\r\nF_3 ( V_2 ) ;\r\n}\r\nF_3 ( V_5 ) ;\r\n}\r\nT_2 F_9 ( void )\r\n{\r\nT_1 V_2 ;\r\nT_2 V_16 ;\r\nF_2 ( V_17 ) ;\r\nif ( V_4 ) {\r\nF_10 ( V_12 ) ;\r\n}\r\nif ( ! V_6 . V_7 ) {\r\nF_10 ( V_12 ) ;\r\n}\r\nV_2 = F_11 ( V_18 , & V_16 ) ;\r\nif ( F_7 ( V_2 ) ) {\r\nF_10 ( V_14 ) ;\r\n}\r\nif ( V_16 ) {\r\nF_10 ( V_12 ) ;\r\n} else {\r\nF_10 ( V_14 ) ;\r\n}\r\n}
