# 01-data-types - SystemVerilog æ•°æ®ç±»å‹

## ğŸ“š çŸ¥è¯†ç‚¹

- **å››å€¼é€»è¾‘** vs **äºŒå€¼é€»è¾‘**
- **æœ‰ç¬¦å·** vs **æ— ç¬¦å·**
- **å®šå®½æ•°ç»„** vs **åŠ¨æ€æ•°ç»„**
- **é˜Ÿåˆ—** å’Œ **å…³è”æ•°ç»„**
- **ç»“æ„ä½“** å’Œ **æšä¸¾**
- **ç±»å‹è½¬æ¢** å’Œ **ä½å®½æ‰©å±•**

## ğŸ“– èƒŒæ™¯çŸ¥è¯†

### å››å€¼é€»è¾‘ vs äºŒå€¼é€»è¾‘

| ç±»å‹ | å–å€¼ | å­˜å‚¨ | å…¸å‹ä½¿ç”¨ |
|------|------|------|----------|
| **å››å€¼é€»è¾‘** | 0, 1, X, Z | 4 ä½ | logic, wire, reg |
| **äºŒå€¼é€»è¾‘** | 0, 1 | 2 ä½ | bit, int, longint |

```systemverilog
logic   [7:0] data;  // å››å€¼é€»è¾‘ï¼šå¯ä¸º X/Z
bit     [7:0] count; // äºŒå€¼é€»è¾‘ï¼š0 æˆ– 1
```

### æœ‰ç¬¦å· vs æ— ç¬¦å·

| ç±»å‹ | ç¬¦å· | èŒƒå›´ |
|------|------|------|
| `int` | æœ‰ç¬¦å· | -2^31 ~ 2^31-1 |
| `unsigned int` | æ— ç¬¦å· | 0 ~ 2^32-1 |
| `byte` | æœ‰ç¬¦å· | -128 ~ 127 |
| `bit [7:0]` | æ— ç¬¦å· | 0 ~ 255 |

## ğŸ“‚ æ–‡ä»¶ç»“æ„

```
01-data-types/
â”œâ”€â”€ README.md              # æœ¬æ–‡æ¡£
â”œâ”€â”€ Makefile              # ç¼–è¯‘è„šæœ¬
â”œâ”€â”€ filelist.f            # æ–‡ä»¶åˆ—è¡¨
â”œâ”€â”€ dut/
â”‚   â””â”€â”€ simple_alu.sv     # ALU è¢«æµ‹è®¾è®¡
â”œâ”€â”€ tb/
â”‚   â””â”€â”€ tb_data_types.sv  # æµ‹è¯•å¹³å°
â””â”€â”€ examples/
    â”œâ”€â”€ 01_basic_types.sv   # åŸºç¡€ç±»å‹
    â”œâ”€â”€ 02_arrays.sv        # æ•°ç»„
    â”œâ”€â”€ 03_struct_enum.sv   # ç»“æ„ä½“/æšä¸¾
    â””â”€â”€ 04_type_casting.sv  # ç±»å‹è½¬æ¢
```

## ğŸ” ä»£ç å¯¼è¯»

### åŸºç¡€ç±»å‹ç¤ºä¾‹

```systemverilog
// å››å€¼é€»è¾‘
logic [31:0] addr;     // å¯ä¸º X/Zï¼Œç”¨äºæ€»çº¿
reg    [7:0]  data;    // ç»å…¸ Verilog ç±»å‹

// äºŒå€¼é€»è¾‘
bit   [31:0] counter;  // ç”¨äºçº¯é€»è¾‘è®¡æ•°
int   count;           // 32 ä½æœ‰ç¬¦å·æ•´æ•°
longint large;         // 64 ä½æœ‰ç¬¦å·

// å®šå®½æ•°ç»„
bit [7:0] mem[0:255];  // 256 å­—èŠ‚å­˜å‚¨
int  matrix[4][4];     // 4x4 äºŒç»´æ•°ç»„

// åŠ¨æ€æ•°ç»„
int dyn[];             // è¿è¡Œæ—¶ç¡®å®šå¤§å°
dyn = new[16];         // åˆ†é… 16 ä¸ªå…ƒç´ 

// é˜Ÿåˆ—
int queue[$];          // è‡ªåŠ¨æ‰©å±•é˜Ÿåˆ—
queue.push_back(5);    // æ·»åŠ å…ƒç´ 
int q = queue.pop_front(); // å–å‡º

// å…³è”æ•°ç»„
int assoc[int];        // ç´¢å¼•ä»»æ„
assoc[10] = 100;       // ç¨€ç–å­˜å‚¨
```

## ğŸš€ å¿«é€Ÿå¼€å§‹

```bash
cd 01-sv-fundamentals/01-data-types

# VCS (é»˜è®¤)
make

# Xcelium
make SIM=xrun

# Questa
make SIM=vsim

# æ¸…ç†
make clean
```

## ğŸ’¡ ç¤ºä¾‹è¯´æ˜

### 01_basic_types.sv
æ¼”ç¤ºæ‰€æœ‰åŸºç¡€æ•°æ®ç±»å‹çš„å®šä¹‰å’Œèµ‹å€¼

### 02_arrays.sv
æ¼”ç¤ºå®šå®½æ•°ç»„ã€åŠ¨æ€æ•°ç»„ã€é˜Ÿåˆ—ã€å…³è”æ•°ç»„çš„åˆ›å»ºå’Œæ“ä½œ

### 03_struct_enum.sv
æ¼”ç¤ºç»“æ„ä½“æ‰“åŒ…ï¼ˆpackedï¼‰å’Œä¸æ‰“åŒ…ï¼ˆunpackedï¼‰åŒºåˆ«

### 04_type_casting.sv
æ¼”ç¤ºé™æ€è½¬æ¢ `$cast()` å’ŒåŠ¨æ€è½¬æ¢

## ğŸ“ ç»ƒä¹ é¢˜

1. **ç»ƒä¹  1**ï¼šåˆ›å»ºä¸€ä¸ª 2D åŠ¨æ€æ•°ç»„ï¼Œå®ç°çŸ©é˜µä¹˜æ³•
2. **ç»ƒä¹  2**ï¼šä½¿ç”¨å…³è”æ•°ç»„å®ç° LRU ç¼“å­˜
3. **ç»ƒä¹  3**ï¼šä½¿ç”¨é˜Ÿåˆ—å®ç° FIFO

## âš ï¸ å¸¸è§é—®é¢˜

### Q1: `logic` vs `reg`/`wire` åŒºåˆ«ï¼Ÿ

**A**: `logic` å¯è‡ªåŠ¨æ¨æ–­ä¸º reg æˆ– wireï¼Œæ¯”ä¼ ç»Ÿç±»å‹æ›´æ™ºèƒ½

### Q2: ä¸ºä»€ä¹ˆè¦ç”¨äºŒå€¼é€»è¾‘ï¼Ÿ

**A**: ä»¿çœŸæ›´å¿«ï¼ŒRTL å’Œç»¼åˆç»“æœæ›´ä¸€è‡´

### Q3: `$cast` ä»€ä¹ˆæ—¶å€™ç”¨ï¼Ÿ

**A**: çˆ¶ç±»å‘å­ç±»è½¬æ¢æ—¶ï¼Œæˆ–æšä¸¾ç±»å‹è½¬æ¢æ—¶

## ğŸ“š å‚è€ƒèµ„æ–™

- [IEEE 1800-2017 SystemVerilog LRM](https://ieeexplore.ieee.org/document/1800799)
- [ChipVerify - Data Types](https://www.chipverify.com/systemverilog/systemverilog-data-types)
- [Verification Academy - Data Types](https://verificationacademy.com/cookbook/sv/datatype)

---

## ğŸ‘¤ ä½œè€…

**GitHub**: [@jingzhoushii](https://github.com/jingzhoushii)

---

**å¿«é€Ÿå¯¼èˆª**: [è¿”å›æ ¹ç›®å½•](../../README.md) | [ä¸Šä¸€ç« èŠ‚](../README) | [ä¸‹ä¸€ç« èŠ‚](../02-procedural-blocks)
