n work Data_Block verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 25.7031;
av .compile_point_starttime_stamp "Fri Dec 22 22:25:51 2023";
av .compile_point_endtime_stamp "Fri Dec 22 22:26:17 2023";
av .compile_point_realtime_used 25.507;
