// Code generated by svdxgen; DO NOT EDIT.

//go:build stm32l4x6

// Package tsc provides access to the registers of the TSC peripheral.
//
// Instances:
//
//	TSC  TSC_BASE  AHB1  TSC  Touch sensing controller
//
// Registers:
//
//	0x000 32  CR      control register
//	0x004 32  IER     interrupt enable register
//	0x008 32  ICR     interrupt clear register
//	0x00C 32  ISR     interrupt status register
//	0x010 32  IOHCR   I/O hysteresis control register
//	0x018 32  IOASCR  I/O analog switch control register
//	0x020 32  IOSCR   I/O sampling control register
//	0x028 32  IOCCR   I/O channel control register
//	0x030 32  IOGCSR  I/O group control status register
//	0x034 32  IOG1CR  I/O group x counter register
//	0x038 32  IOG2CR  I/O group x counter register
//	0x03C 32  IOG3CR  I/O group x counter register
//	0x040 32  IOG4CR  I/O group x counter register
//	0x044 32  IOG5CR  I/O group x counter register
//	0x048 32  IOG6CR  I/O group x counter register
//	0x04C 32  IOG7CR  I/O group x counter register
//	0x050 32  IOG8CR  I/O group x counter register
//
// Import:
//
//	github.com/embeddedgo/stm32/p/bus
//	github.com/embeddedgo/stm32/p/mmap
package tsc

const (
	TSCE    CR = 0x01 << 0  //+ Touch sensing controller enable
	START   CR = 0x01 << 1  //+ Start a new acquisition
	AM      CR = 0x01 << 2  //+ Acquisition mode
	SYNCPOL CR = 0x01 << 3  //+ Synchronization pin polarity
	IODEF   CR = 0x01 << 4  //+ I/O Default mode
	MCV     CR = 0x07 << 5  //+ Max count value
	PGPSC   CR = 0x07 << 12 //+ pulse generator prescaler
	SSPSC   CR = 0x01 << 15 //+ Spread spectrum prescaler
	SSE     CR = 0x01 << 16 //+ Spread spectrum enable
	SSD     CR = 0x7F << 17 //+ Spread spectrum deviation
	CTPL    CR = 0x0F << 24 //+ Charge transfer pulse low
	CTPH    CR = 0x0F << 28 //+ Charge transfer pulse high
)

const (
	TSCEn    = 0
	STARTn   = 1
	AMn      = 2
	SYNCPOLn = 3
	IODEFn   = 4
	MCVn     = 5
	PGPSCn   = 12
	SSPSCn   = 15
	SSEn     = 16
	SSDn     = 17
	CTPLn    = 24
	CTPHn    = 28
)

const (
	EOAIE IER = 0x01 << 0 //+ End of acquisition interrupt enable
	MCEIE IER = 0x01 << 1 //+ Max count error interrupt enable
)

const (
	EOAIEn = 0
	MCEIEn = 1
)

const (
	EOAIC ICR = 0x01 << 0 //+ End of acquisition interrupt clear
	MCEIC ICR = 0x01 << 1 //+ Max count error interrupt clear
)

const (
	EOAICn = 0
	MCEICn = 1
)

const (
	EOAF ISR = 0x01 << 0 //+ End of acquisition flag
	MCEF ISR = 0x01 << 1 //+ Max count error flag
)

const (
	EOAFn = 0
	MCEFn = 1
)

const (
	G1_IO1 IOHCR = 0x01 << 0  //+ G1_IO1
	G1_IO2 IOHCR = 0x01 << 1  //+ G1_IO2
	G1_IO3 IOHCR = 0x01 << 2  //+ G1_IO3
	G1_IO4 IOHCR = 0x01 << 3  //+ G1_IO4
	G2_IO1 IOHCR = 0x01 << 4  //+ G2_IO1
	G2_IO2 IOHCR = 0x01 << 5  //+ G2_IO2
	G2_IO3 IOHCR = 0x01 << 6  //+ G2_IO3
	G2_IO4 IOHCR = 0x01 << 7  //+ G2_IO4
	G3_IO1 IOHCR = 0x01 << 8  //+ G3_IO1
	G3_IO2 IOHCR = 0x01 << 9  //+ G3_IO2
	G3_IO3 IOHCR = 0x01 << 10 //+ G3_IO3
	G3_IO4 IOHCR = 0x01 << 11 //+ G3_IO4
	G4_IO1 IOHCR = 0x01 << 12 //+ G4_IO1
	G4_IO2 IOHCR = 0x01 << 13 //+ G4_IO2
	G4_IO3 IOHCR = 0x01 << 14 //+ G4_IO3
	G4_IO4 IOHCR = 0x01 << 15 //+ G4_IO4
	G5_IO1 IOHCR = 0x01 << 16 //+ G5_IO1
	G5_IO2 IOHCR = 0x01 << 17 //+ G5_IO2
	G5_IO3 IOHCR = 0x01 << 18 //+ G5_IO3
	G5_IO4 IOHCR = 0x01 << 19 //+ G5_IO4
	G6_IO1 IOHCR = 0x01 << 20 //+ G6_IO1
	G6_IO2 IOHCR = 0x01 << 21 //+ G6_IO2
	G6_IO3 IOHCR = 0x01 << 22 //+ G6_IO3
	G6_IO4 IOHCR = 0x01 << 23 //+ G6_IO4
	G7_IO1 IOHCR = 0x01 << 24 //+ G7_IO1
	G7_IO2 IOHCR = 0x01 << 25 //+ G7_IO2
	G7_IO3 IOHCR = 0x01 << 26 //+ G7_IO3
	G7_IO4 IOHCR = 0x01 << 27 //+ G7_IO4
	G8_IO1 IOHCR = 0x01 << 28 //+ G8_IO1
	G8_IO2 IOHCR = 0x01 << 29 //+ G8_IO2
	G8_IO3 IOHCR = 0x01 << 30 //+ G8_IO3
	G8_IO4 IOHCR = 0x01 << 31 //+ G8_IO4
)

const (
	G1_IO1n = 0
	G1_IO2n = 1
	G1_IO3n = 2
	G1_IO4n = 3
	G2_IO1n = 4
	G2_IO2n = 5
	G2_IO3n = 6
	G2_IO4n = 7
	G3_IO1n = 8
	G3_IO2n = 9
	G3_IO3n = 10
	G3_IO4n = 11
	G4_IO1n = 12
	G4_IO2n = 13
	G4_IO3n = 14
	G4_IO4n = 15
	G5_IO1n = 16
	G5_IO2n = 17
	G5_IO3n = 18
	G5_IO4n = 19
	G6_IO1n = 20
	G6_IO2n = 21
	G6_IO3n = 22
	G6_IO4n = 23
	G7_IO1n = 24
	G7_IO2n = 25
	G7_IO3n = 26
	G7_IO4n = 27
	G8_IO1n = 28
	G8_IO2n = 29
	G8_IO3n = 30
	G8_IO4n = 31
)

const (
	G1_IO1 IOASCR = 0x01 << 0  //+ G1_IO1
	G1_IO2 IOASCR = 0x01 << 1  //+ G1_IO2
	G1_IO3 IOASCR = 0x01 << 2  //+ G1_IO3
	G1_IO4 IOASCR = 0x01 << 3  //+ G1_IO4
	G2_IO1 IOASCR = 0x01 << 4  //+ G2_IO1
	G2_IO2 IOASCR = 0x01 << 5  //+ G2_IO2
	G2_IO3 IOASCR = 0x01 << 6  //+ G2_IO3
	G2_IO4 IOASCR = 0x01 << 7  //+ G2_IO4
	G3_IO1 IOASCR = 0x01 << 8  //+ G3_IO1
	G3_IO2 IOASCR = 0x01 << 9  //+ G3_IO2
	G3_IO3 IOASCR = 0x01 << 10 //+ G3_IO3
	G3_IO4 IOASCR = 0x01 << 11 //+ G3_IO4
	G4_IO1 IOASCR = 0x01 << 12 //+ G4_IO1
	G4_IO2 IOASCR = 0x01 << 13 //+ G4_IO2
	G4_IO3 IOASCR = 0x01 << 14 //+ G4_IO3
	G4_IO4 IOASCR = 0x01 << 15 //+ G4_IO4
	G5_IO1 IOASCR = 0x01 << 16 //+ G5_IO1
	G5_IO2 IOASCR = 0x01 << 17 //+ G5_IO2
	G5_IO3 IOASCR = 0x01 << 18 //+ G5_IO3
	G5_IO4 IOASCR = 0x01 << 19 //+ G5_IO4
	G6_IO1 IOASCR = 0x01 << 20 //+ G6_IO1
	G6_IO2 IOASCR = 0x01 << 21 //+ G6_IO2
	G6_IO3 IOASCR = 0x01 << 22 //+ G6_IO3
	G6_IO4 IOASCR = 0x01 << 23 //+ G6_IO4
	G7_IO1 IOASCR = 0x01 << 24 //+ G7_IO1
	G7_IO2 IOASCR = 0x01 << 25 //+ G7_IO2
	G7_IO3 IOASCR = 0x01 << 26 //+ G7_IO3
	G7_IO4 IOASCR = 0x01 << 27 //+ G7_IO4
	G8_IO1 IOASCR = 0x01 << 28 //+ G8_IO1
	G8_IO2 IOASCR = 0x01 << 29 //+ G8_IO2
	G8_IO3 IOASCR = 0x01 << 30 //+ G8_IO3
	G8_IO4 IOASCR = 0x01 << 31 //+ G8_IO4
)

const (
	G1_IO1n = 0
	G1_IO2n = 1
	G1_IO3n = 2
	G1_IO4n = 3
	G2_IO1n = 4
	G2_IO2n = 5
	G2_IO3n = 6
	G2_IO4n = 7
	G3_IO1n = 8
	G3_IO2n = 9
	G3_IO3n = 10
	G3_IO4n = 11
	G4_IO1n = 12
	G4_IO2n = 13
	G4_IO3n = 14
	G4_IO4n = 15
	G5_IO1n = 16
	G5_IO2n = 17
	G5_IO3n = 18
	G5_IO4n = 19
	G6_IO1n = 20
	G6_IO2n = 21
	G6_IO3n = 22
	G6_IO4n = 23
	G7_IO1n = 24
	G7_IO2n = 25
	G7_IO3n = 26
	G7_IO4n = 27
	G8_IO1n = 28
	G8_IO2n = 29
	G8_IO3n = 30
	G8_IO4n = 31
)

const (
	G1_IO1 IOSCR = 0x01 << 0  //+ G1_IO1
	G1_IO2 IOSCR = 0x01 << 1  //+ G1_IO2
	G1_IO3 IOSCR = 0x01 << 2  //+ G1_IO3
	G1_IO4 IOSCR = 0x01 << 3  //+ G1_IO4
	G2_IO1 IOSCR = 0x01 << 4  //+ G2_IO1
	G2_IO2 IOSCR = 0x01 << 5  //+ G2_IO2
	G2_IO3 IOSCR = 0x01 << 6  //+ G2_IO3
	G2_IO4 IOSCR = 0x01 << 7  //+ G2_IO4
	G3_IO1 IOSCR = 0x01 << 8  //+ G3_IO1
	G3_IO2 IOSCR = 0x01 << 9  //+ G3_IO2
	G3_IO3 IOSCR = 0x01 << 10 //+ G3_IO3
	G3_IO4 IOSCR = 0x01 << 11 //+ G3_IO4
	G4_IO1 IOSCR = 0x01 << 12 //+ G4_IO1
	G4_IO2 IOSCR = 0x01 << 13 //+ G4_IO2
	G4_IO3 IOSCR = 0x01 << 14 //+ G4_IO3
	G4_IO4 IOSCR = 0x01 << 15 //+ G4_IO4
	G5_IO1 IOSCR = 0x01 << 16 //+ G5_IO1
	G5_IO2 IOSCR = 0x01 << 17 //+ G5_IO2
	G5_IO3 IOSCR = 0x01 << 18 //+ G5_IO3
	G5_IO4 IOSCR = 0x01 << 19 //+ G5_IO4
	G6_IO1 IOSCR = 0x01 << 20 //+ G6_IO1
	G6_IO2 IOSCR = 0x01 << 21 //+ G6_IO2
	G6_IO3 IOSCR = 0x01 << 22 //+ G6_IO3
	G6_IO4 IOSCR = 0x01 << 23 //+ G6_IO4
	G7_IO1 IOSCR = 0x01 << 24 //+ G7_IO1
	G7_IO2 IOSCR = 0x01 << 25 //+ G7_IO2
	G7_IO3 IOSCR = 0x01 << 26 //+ G7_IO3
	G7_IO4 IOSCR = 0x01 << 27 //+ G7_IO4
	G8_IO1 IOSCR = 0x01 << 28 //+ G8_IO1
	G8_IO2 IOSCR = 0x01 << 29 //+ G8_IO2
	G8_IO3 IOSCR = 0x01 << 30 //+ G8_IO3
	G8_IO4 IOSCR = 0x01 << 31 //+ G8_IO4
)

const (
	G1_IO1n = 0
	G1_IO2n = 1
	G1_IO3n = 2
	G1_IO4n = 3
	G2_IO1n = 4
	G2_IO2n = 5
	G2_IO3n = 6
	G2_IO4n = 7
	G3_IO1n = 8
	G3_IO2n = 9
	G3_IO3n = 10
	G3_IO4n = 11
	G4_IO1n = 12
	G4_IO2n = 13
	G4_IO3n = 14
	G4_IO4n = 15
	G5_IO1n = 16
	G5_IO2n = 17
	G5_IO3n = 18
	G5_IO4n = 19
	G6_IO1n = 20
	G6_IO2n = 21
	G6_IO3n = 22
	G6_IO4n = 23
	G7_IO1n = 24
	G7_IO2n = 25
	G7_IO3n = 26
	G7_IO4n = 27
	G8_IO1n = 28
	G8_IO2n = 29
	G8_IO3n = 30
	G8_IO4n = 31
)

const (
	G1_IO1 IOCCR = 0x01 << 0  //+ G1_IO1
	G1_IO2 IOCCR = 0x01 << 1  //+ G1_IO2
	G1_IO3 IOCCR = 0x01 << 2  //+ G1_IO3
	G1_IO4 IOCCR = 0x01 << 3  //+ G1_IO4
	G2_IO1 IOCCR = 0x01 << 4  //+ G2_IO1
	G2_IO2 IOCCR = 0x01 << 5  //+ G2_IO2
	G2_IO3 IOCCR = 0x01 << 6  //+ G2_IO3
	G2_IO4 IOCCR = 0x01 << 7  //+ G2_IO4
	G3_IO1 IOCCR = 0x01 << 8  //+ G3_IO1
	G3_IO2 IOCCR = 0x01 << 9  //+ G3_IO2
	G3_IO3 IOCCR = 0x01 << 10 //+ G3_IO3
	G3_IO4 IOCCR = 0x01 << 11 //+ G3_IO4
	G4_IO1 IOCCR = 0x01 << 12 //+ G4_IO1
	G4_IO2 IOCCR = 0x01 << 13 //+ G4_IO2
	G4_IO3 IOCCR = 0x01 << 14 //+ G4_IO3
	G4_IO4 IOCCR = 0x01 << 15 //+ G4_IO4
	G5_IO1 IOCCR = 0x01 << 16 //+ G5_IO1
	G5_IO2 IOCCR = 0x01 << 17 //+ G5_IO2
	G5_IO3 IOCCR = 0x01 << 18 //+ G5_IO3
	G5_IO4 IOCCR = 0x01 << 19 //+ G5_IO4
	G6_IO1 IOCCR = 0x01 << 20 //+ G6_IO1
	G6_IO2 IOCCR = 0x01 << 21 //+ G6_IO2
	G6_IO3 IOCCR = 0x01 << 22 //+ G6_IO3
	G6_IO4 IOCCR = 0x01 << 23 //+ G6_IO4
	G7_IO1 IOCCR = 0x01 << 24 //+ G7_IO1
	G7_IO2 IOCCR = 0x01 << 25 //+ G7_IO2
	G7_IO3 IOCCR = 0x01 << 26 //+ G7_IO3
	G7_IO4 IOCCR = 0x01 << 27 //+ G7_IO4
	G8_IO1 IOCCR = 0x01 << 28 //+ G8_IO1
	G8_IO2 IOCCR = 0x01 << 29 //+ G8_IO2
	G8_IO3 IOCCR = 0x01 << 30 //+ G8_IO3
	G8_IO4 IOCCR = 0x01 << 31 //+ G8_IO4
)

const (
	G1_IO1n = 0
	G1_IO2n = 1
	G1_IO3n = 2
	G1_IO4n = 3
	G2_IO1n = 4
	G2_IO2n = 5
	G2_IO3n = 6
	G2_IO4n = 7
	G3_IO1n = 8
	G3_IO2n = 9
	G3_IO3n = 10
	G3_IO4n = 11
	G4_IO1n = 12
	G4_IO2n = 13
	G4_IO3n = 14
	G4_IO4n = 15
	G5_IO1n = 16
	G5_IO2n = 17
	G5_IO3n = 18
	G5_IO4n = 19
	G6_IO1n = 20
	G6_IO2n = 21
	G6_IO3n = 22
	G6_IO4n = 23
	G7_IO1n = 24
	G7_IO2n = 25
	G7_IO3n = 26
	G7_IO4n = 27
	G8_IO1n = 28
	G8_IO2n = 29
	G8_IO3n = 30
	G8_IO4n = 31
)

const (
	G1E IOGCSR = 0x01 << 0  //+ Analog I/O group x enable
	G2E IOGCSR = 0x01 << 1  //+ Analog I/O group x enable
	G3E IOGCSR = 0x01 << 2  //+ Analog I/O group x enable
	G4E IOGCSR = 0x01 << 3  //+ Analog I/O group x enable
	G5E IOGCSR = 0x01 << 4  //+ Analog I/O group x enable
	G6E IOGCSR = 0x01 << 5  //+ Analog I/O group x enable
	G7E IOGCSR = 0x01 << 6  //+ Analog I/O group x enable
	G8E IOGCSR = 0x01 << 7  //+ Analog I/O group x enable
	G1S IOGCSR = 0x01 << 16 //+ Analog I/O group x status
	G2S IOGCSR = 0x01 << 17 //+ Analog I/O group x status
	G3S IOGCSR = 0x01 << 18 //+ Analog I/O group x status
	G4S IOGCSR = 0x01 << 19 //+ Analog I/O group x status
	G5S IOGCSR = 0x01 << 20 //+ Analog I/O group x status
	G6S IOGCSR = 0x01 << 21 //+ Analog I/O group x status
	G7S IOGCSR = 0x01 << 22 //+ Analog I/O group x status
	G8S IOGCSR = 0x01 << 23 //+ Analog I/O group x status
)

const (
	G1En = 0
	G2En = 1
	G3En = 2
	G4En = 3
	G5En = 4
	G6En = 5
	G7En = 6
	G8En = 7
	G1Sn = 16
	G2Sn = 17
	G3Sn = 18
	G4Sn = 19
	G5Sn = 20
	G6Sn = 21
	G7Sn = 22
	G8Sn = 23
)

const (
	CNT IOG1CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG2CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG3CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG4CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG5CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG6CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG7CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)

const (
	CNT IOG8CR = 0x3FFF << 0 //+ Counter value
)

const (
	CNTn = 0
)
