
MCP23S17_inout_test.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00804000  00804000  000002f0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000027c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00804000  00804000  000002f0  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002f0  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000320  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000038  00000000  00000000  00000360  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000311c  00000000  00000000  00000398  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00002ddc  00000000  00000000  000034b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003e9  00000000  00000000  00006290  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000054  00000000  00000000  0000667c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00001691  00000000  00000000  000066d0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000004e  00000000  00000000  00007d61  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000028  00000000  00000000  00007daf  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 7a 00 	jmp	0xf4	; 0xf4 <__ctors_end>
   4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
   8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
   c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  10:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  14:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  18:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  1c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  20:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  24:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  28:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  2c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  30:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  34:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  38:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  3c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  40:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  44:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  48:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  4c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  50:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  54:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  58:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  5c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  60:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  64:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  68:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  6c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  70:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  74:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  78:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  7c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  80:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  84:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  88:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  8c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  90:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  94:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  98:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  9c:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  a0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  a4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  a8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  ac:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  b0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  b4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  b8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  bc:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  c0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  c4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  c8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  cc:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  d0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  d4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  d8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  dc:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  e0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  e4:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  e8:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  ec:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>
  f0:	0c 94 8c 00 	jmp	0x118	; 0x118 <__bad_interrupt>

000000f4 <__ctors_end>:
  f4:	11 24       	eor	r1, r1
  f6:	1f be       	out	0x3f, r1	; 63
  f8:	cf ef       	ldi	r28, 0xFF	; 255
  fa:	cd bf       	out	0x3d, r28	; 61
  fc:	df e7       	ldi	r29, 0x7F	; 127
  fe:	de bf       	out	0x3e, r29	; 62

00000100 <__do_clear_bss>:
 100:	20 e4       	ldi	r18, 0x40	; 64
 102:	a0 e0       	ldi	r26, 0x00	; 0
 104:	b0 e4       	ldi	r27, 0x40	; 64
 106:	01 c0       	rjmp	.+2      	; 0x10a <.do_clear_bss_start>

00000108 <.do_clear_bss_loop>:
 108:	1d 92       	st	X+, r1

0000010a <.do_clear_bss_start>:
 10a:	a2 30       	cpi	r26, 0x02	; 2
 10c:	b2 07       	cpc	r27, r18
 10e:	e1 f7       	brne	.-8      	; 0x108 <.do_clear_bss_loop>
 110:	0e 94 2e 01 	call	0x25c	; 0x25c <main>
 114:	0c 94 3c 01 	jmp	0x278	; 0x278 <_exit>

00000118 <__bad_interrupt>:
 118:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000011c <MCP23S17_SPI_read>:
// Revision History     : Initial version
//
//**************************************************************************

uint8_t MCP23S17_SPI_read( uint8_t addr){
		check = SPI0_INTFLAGS;
 11c:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 120:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		check %=  SPI_IF_bm;
 124:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 128:	8f 77       	andi	r24, 0x7F	; 127
 12a:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		//checks if flag for can write/read is set
		if(check !=  SPI_IF_bm){
 12e:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 132:	80 38       	cpi	r24, 0x80	; 128
 134:	49 f0       	breq	.+18     	; 0x148 <MCP23S17_SPI_read+0x2c>
			check = SPI0_INTFLAGS;
 136:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 13a:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
			check %=  SPI_IF_bm;
 13e:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 142:	8f 77       	andi	r24, 0x7F	; 127
 144:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		}
		
		//puts opcode for writing into register
		SPI0_DATA = READ_opcode;
 148:	81 e4       	ldi	r24, 0x41	; 65
 14a:	80 93 44 09 	sts	0x0944, r24	; 0x800944 <__TEXT_REGION_LENGTH__+0x7e0944>
		check = SPI0_INTFLAGS;
 14e:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 152:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		check %=  SPI_IF_bm;
 156:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 15a:	8f 77       	andi	r24, 0x7F	; 127
 15c:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		//checks if flag for can write is set
		if(check !=  SPI_IF_bm){
 160:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 164:	80 38       	cpi	r24, 0x80	; 128
 166:	49 f0       	breq	.+18     	; 0x17a <MCP23S17_SPI_read+0x5e>
			check = SPI0_INTFLAGS;
 168:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 16c:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
			check %=  SPI_IF_bm;
 170:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 174:	8f 77       	andi	r24, 0x7F	; 127
 176:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		}
		//reads
		uint8_t tem = SPI0_DATA;
 17a:	80 91 44 09 	lds	r24, 0x0944	; 0x800944 <__TEXT_REGION_LENGTH__+0x7e0944>
		return tem;
	
	
}
 17e:	08 95       	ret

00000180 <MCP23S17_SPI_write>:
//
// Revision History     : Initial version
//
//**************************************************************************
void MCP23S17_SPI_write(uint8_t addr, uint8_t data) {
	check = SPI0_INTFLAGS;
 180:	90 91 43 09 	lds	r25, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 184:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	check %=  SPI_IF_bm;
 188:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 18c:	9f 77       	andi	r25, 0x7F	; 127
 18e:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	//checks if flag for can write/read is set
	if(check !=  SPI_IF_bm){
 192:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 196:	90 38       	cpi	r25, 0x80	; 128
 198:	49 f0       	breq	.+18     	; 0x1ac <MCP23S17_SPI_write+0x2c>
		check = SPI0_INTFLAGS;
 19a:	90 91 43 09 	lds	r25, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 19e:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
		check %=  SPI_IF_bm;
 1a2:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 1a6:	9f 77       	andi	r25, 0x7F	; 127
 1a8:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	}
	
	//puts opcode for writing into register
	SPI0_DATA = WRITE_opcode;
 1ac:	90 e4       	ldi	r25, 0x40	; 64
 1ae:	90 93 44 09 	sts	0x0944, r25	; 0x800944 <__TEXT_REGION_LENGTH__+0x7e0944>
	check = SPI0_INTFLAGS;
 1b2:	90 91 43 09 	lds	r25, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 1b6:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	check %=  SPI_IF_bm;
 1ba:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 1be:	9f 77       	andi	r25, 0x7F	; 127
 1c0:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	//checks if flag for can write is set
	if(check !=  SPI_IF_bm){
 1c4:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 1c8:	90 38       	cpi	r25, 0x80	; 128
 1ca:	49 f0       	breq	.+18     	; 0x1de <MCP23S17_SPI_write+0x5e>
		check = SPI0_INTFLAGS;
 1cc:	90 91 43 09 	lds	r25, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 1d0:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
		check %=  SPI_IF_bm;
 1d4:	90 91 01 40 	lds	r25, 0x4001	; 0x804001 <check>
 1d8:	9f 77       	andi	r25, 0x7F	; 127
 1da:	90 93 01 40 	sts	0x4001, r25	; 0x804001 <check>
	}
	//sends register opcode
	SPI0_DATA = addr;
 1de:	e4 e4       	ldi	r30, 0x44	; 68
 1e0:	f9 e0       	ldi	r31, 0x09	; 9
 1e2:	80 83       	st	Z, r24
	
	SPI0_DATA = WRITE_opcode;
 1e4:	80 e4       	ldi	r24, 0x40	; 64
 1e6:	80 83       	st	Z, r24
	check = SPI0_INTFLAGS;
 1e8:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 1ec:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
	check %=  SPI_IF_bm;
 1f0:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 1f4:	8f 77       	andi	r24, 0x7F	; 127
 1f6:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
	//checks if flag for can write is set
	if(check !=  SPI_IF_bm){
 1fa:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 1fe:	80 38       	cpi	r24, 0x80	; 128
 200:	49 f0       	breq	.+18     	; 0x214 <__EEPROM_REGION_LENGTH__+0x14>
		check = SPI0_INTFLAGS;
 202:	80 91 43 09 	lds	r24, 0x0943	; 0x800943 <__TEXT_REGION_LENGTH__+0x7e0943>
 206:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
		check %=  SPI_IF_bm;
 20a:	80 91 01 40 	lds	r24, 0x4001	; 0x804001 <check>
 20e:	8f 77       	andi	r24, 0x7F	; 127
 210:	80 93 01 40 	sts	0x4001, r24	; 0x804001 <check>
	}
	//sends data
	SPI0_DATA = data;
 214:	60 93 44 09 	sts	0x0944, r22	; 0x800944 <__TEXT_REGION_LENGTH__+0x7e0944>
	
	//deselects SS
	PORTF_OUT = 0x02;
 218:	82 e0       	ldi	r24, 0x02	; 2
 21a:	80 93 a4 04 	sts	0x04A4, r24	; 0x8004a4 <__TEXT_REGION_LENGTH__+0x7e04a4>
 21e:	08 95       	ret

00000220 <MCP23S17_SPI_initalize>:
//
// Revision History     : Initial version
//
//**************************************************************************
void MCP23S17_SPI_initalize() {
	PORTA_DIR = 0xD0;
 220:	80 ed       	ldi	r24, 0xD0	; 208
 222:	80 93 00 04 	sts	0x0400, r24	; 0x800400 <__TEXT_REGION_LENGTH__+0x7e0400>
	PORTF_DIR = 0x04;
 226:	84 e0       	ldi	r24, 0x04	; 4
 228:	80 93 a0 04 	sts	0x04A0, r24	; 0x8004a0 <__TEXT_REGION_LENGTH__+0x7e04a0>
	//configures SPI
	SPI0_CTRLA = SPI_ENABLE_bm || SPI_MASTER_bm || SPI_DORDMSB_bm;
 22c:	81 e0       	ldi	r24, 0x01	; 1
 22e:	80 93 40 09 	sts	0x0940, r24	; 0x800940 <__TEXT_REGION_LENGTH__+0x7e0940>
	SPI0_CTRLB = SPI_MODE1_bp;
 232:	80 93 41 09 	sts	0x0941, r24	; 0x800941 <__TEXT_REGION_LENGTH__+0x7e0941>
	SPI0_INTCTRL = SPI_IE_bm;
 236:	80 93 42 09 	sts	0x0942, r24	; 0x800942 <__TEXT_REGION_LENGTH__+0x7e0942>
	//configures MCP23S17 registers
	MCP23S17_SPI_write(IOCONaddr_b0, BANK);
 23a:	60 e8       	ldi	r22, 0x80	; 128
 23c:	8a e0       	ldi	r24, 0x0A	; 10
 23e:	0e 94 c0 00 	call	0x180	; 0x180 <MCP23S17_SPI_write>
	MCP23S17_SPI_write(IODIRAaddr_b1, 0x00);
 242:	60 e0       	ldi	r22, 0x00	; 0
 244:	80 e0       	ldi	r24, 0x00	; 0
 246:	0e 94 c0 00 	call	0x180	; 0x180 <MCP23S17_SPI_write>
	MCP23S17_SPI_write(IODIRBaddr_b1, 0xFF);
 24a:	6f ef       	ldi	r22, 0xFF	; 255
 24c:	80 e1       	ldi	r24, 0x10	; 16
 24e:	0e 94 c0 00 	call	0x180	; 0x180 <MCP23S17_SPI_write>
	MCP23S17_SPI_write(GPPUAaddr_b1, 0xFF );
 252:	6f ef       	ldi	r22, 0xFF	; 255
 254:	86 e0       	ldi	r24, 0x06	; 6
 256:	0e 94 c0 00 	call	0x180	; 0x180 <MCP23S17_SPI_write>
 25a:	08 95       	ret

0000025c <main>:
void MCP23S17_SPI_write(uint8_t, uint8_t);
void MCP23S17_SPI_initalize();
uint8_t MCP23S17_SPI_read( uint8_t);
int main(void)
{
	MCP23S17_SPI_initalize();
 25c:	0e 94 10 01 	call	0x220	; 0x220 <MCP23S17_SPI_initalize>
	
	
	/* Replace with your application code */
	while (1)
	{
		values = MCP23S17_SPI_read(GPIOAaddr_b1);
 260:	89 e0       	ldi	r24, 0x09	; 9
 262:	0e 94 8e 00 	call	0x11c	; 0x11c <MCP23S17_SPI_read>
 266:	80 93 00 40 	sts	0x4000, r24	; 0x804000 <__DATA_REGION_ORIGIN__>
		MCP23S17_SPI_write(OLATBaddr_b1, ~values);
 26a:	60 91 00 40 	lds	r22, 0x4000	; 0x804000 <__DATA_REGION_ORIGIN__>
 26e:	60 95       	com	r22
 270:	8a e1       	ldi	r24, 0x1A	; 26
 272:	0e 94 c0 00 	call	0x180	; 0x180 <MCP23S17_SPI_write>
 276:	f4 cf       	rjmp	.-24     	; 0x260 <main+0x4>

00000278 <_exit>:
 278:	f8 94       	cli

0000027a <__stop_program>:
 27a:	ff cf       	rjmp	.-2      	; 0x27a <__stop_program>
