<!DOCTYPE html>
    <html lang="es">
        <head>
            <meta charset="UTF-8">
            <meta name="viewport" content="width=device-width, initial-scale=1.0">
            <title>Temario</title>
            <link rel="stylesheet" href="detalles.css">
            <link rel="stylesheet" href="temario.css">
        </head>
        <body>
            <ul class="temario">
            <a href="practicas.html" class="unidad practicas">Practicas</a>
            <a href="unidad1.html" class="unidad">Unidad 1
                </p>
<br><b>1.1</b> Modulos de Arquitectura
            <br><b>1.1.1</b> Clasicas
            <br><b>1.1.2</b> Segmentadas
            <br><b>1.1.3</b> Multiprocesamiento
            <br><b>1.2</b> Análisis de componentes
            <br><b>1.2.1</b> Arquitecturas
            <br><b>1.2.1.1</b> Unidad Central de Procesamiento
            <br><b>1.2.1.2</b> Unidad Aritmética Lógica
            <br><b>1.2.1.3</b> Registros
            <br><b>1.2.1.4</b> Buses
            <br><b>1.2.2</b> Memoria
            <br><b>1.2.2.1</b> Conceptos básicos del manejo de la memoria
            <br><b>1.2.2.2</b> Memoria principal
            <br><b>1.2.2.3</b> Memoria cache
            <br><b>1.2.3</b> Manejo de entrada/salida
            <br><b>1.2.3.1</b> Módulos de entrada/salida
            <br><b>1.2.3.2</b> Entrada/salida programada
            <br><b>1.2.3.3</b> Entrada/salida mediante interrupciones
            <br><b>1.2.3.4</b> Acceso directo a memoria
            <br><b>1.2.3.5</b> Canales y procesadores de entrada/salida
            <br><b>1.2.4</b> Buses
            <br><b>1.2.4.1</b> Tipos de buses
            <br><b>1.2.4.2</b> Estructura de buses
            <br><b>1.2.4.3</b> Jerarquía de buses
            <br><b>1.2.5</b> Interrupciones
</P>
            </a>   
            <a href="unidad2.html" class="unidad">Unidad 2
                
</p>
<br><b>2.1</b> Organización del procesador
            <br><b>2.2</b> Estructura de registros
            <br><b>2.2.1</b> Registros visibles para el usuario
            <br><b>2.2.2</b> Registros de control y estados
            <br><b>2.2.3</b> Ejemplos CPU
            <br><b>2.3</b> El ciclo de la instrucción
            <br><b>2.3.1</b> Ciclo Fetch-Decode-Execute(FDE)
            <br><b>2.3.2</b> Segmentación de instrucciones
            <br><b>2.3.3</b> Conjunto de instrucciones
            <br><b>2.3.4</b> Métodos de direccionamiento
</p>
            </a>
            <a href="unidad3.html" class="unidad">Unidad 3
</p>
<br><b>3.1</b> Chipset
            <br><b>3.1.1</b> Unidad central de procesamiento
            <br><b>3.1.2</b> Controlador del bus
            <br><b>3.1.3</b> Punteros de entrada E/S
            <br><b>3.1.4</b> Controlador de interrupciones
            <br><b>3.1.5</b> Controlador de acceso directo a memoria (DMA)
            <br><b>3.1.6</b> Circuitos de temporización
            <br><b>3.1.7</b> Circuitos de control
            <br><b>3.1.8</b> Controlador de video
            <br><b>3.2</b> Aplicaciones
            <br><b>3.2.1</b> Entrada salida
            <br><b>3.2.2</b> Almacenamiento
            <br><b>3.2.3</b> Fuentes de alimentación
            <br><b>3.3</b> Ambientes de servicio
            <br><b>3.3.1</b> Negocios
            <br><b>3.3.2</b> Industria
            <br><b>3.3.3</b> Comercio electrónico
</p>
            </a>
            <a href="unidad4.html" class="unidad">Unidad 4
                </p>

 <br><b>4.1</b> Aspectos básicos de la computación paralela
            <br><b>4.2</b> Tipos de computación paralela
            <br><b>4.2.1</b> Clasificación
            <br><b>4.2.2</b> Arquitectura de computadoras secuenciales
            <br><b>4.2.3</b> Organización de direcciones de memoria
            <br><b>4.3</b> Sistemas de memoria (compartida). Multiprocesadores
            <br><b>4.3.1</b> Redes de interconexión dinámicas o indirectas
            <br><b>4.3.2</b> Redes conmutadas
            <br><b>4.4</b> Sistemas de memoria construida. Multicomputadores
            <br><b>4.4.1</b> Redes de interconexión estáticas
            <br><b>4.5</b> Casos de estudio
</p>
            </a>
            <a href="index.html" class="inicio">Inicio</a>
        </body>
    </html>
