标题title
一种半导体装置及其制造方法
摘要abst
本发明提供一种半导体装置及其制造方法，属于半导体技术领域。所述半导体装置包括：半导体衬底；源极轻掺杂区和漏极轻掺杂区，设置在半导体衬底内，漏极轻掺杂区和源极轻掺杂区间隔设置；栅极氧化层，设置在所述半导体衬底上，所述栅极氧化层包括第一分部和第二分部，第二分部的厚度大于第一分部的厚度，第一分部设置在源极轻掺杂区和部分漏极轻掺杂区的上方，第二分部设置在部分漏极轻掺杂区的上方，且靠近源极轻掺杂区设置；漏极重掺杂区，设置在第二分部远离源极轻掺杂区一侧的所述漏极轻掺杂区内，且所述漏极重掺杂区的界面深度小于漏极轻掺杂区的界面深度。通过本发明提供的一种半导体装置及其制造方法，能够提高半导体装置的性能。
权利要求书clms
1.一种半导体装置，其特征在于，包括：半导体衬底；源极轻掺杂区，设置在所述半导体衬底内；漏极轻掺杂区，设置在所述半导体衬底内，且所述漏极轻掺杂区和所述源极轻掺杂区间隔设置；栅极氧化层，设置在所述半导体衬底上，且所述栅极氧化层包括第一分部和第二分部，所述第二分部的厚度大于所述第一分部的厚度，所述第一分部设置在所述源极轻掺杂区和部分所述漏极轻掺杂区的上方，所述第二分部设置在部分所述漏极轻掺杂区的上方，且所述第二分部靠近所述源极轻掺杂区设置；以及漏极重掺杂区，设置在所述第二分部远离所源极轻掺杂区一侧的所述漏极轻掺杂区内，且所述漏极重掺杂区的界面深度小于所述漏极轻掺杂区的界面深度。2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括栅极，所述栅极设置在所述栅极氧化层上，且部分所述栅极设置在所述第二分部上。3.根据权利要求2所述的半导体装置，其特征在于，所述栅极靠近所述漏极重掺杂区的一端，与所述第二分部靠近所述漏极重掺杂区的一端设置有偏移部。4.根据权利要求2所述的半导体装置，其特征在于，所述栅极靠近所述漏极重掺杂区的一端，与所述第二分部靠近所述漏极重掺杂区的一端对齐。5.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括栅极，所述栅极设置在所述栅极氧化层上，且部分所述栅极设置在所述第二分部上，并延伸至靠近所述漏极重掺杂区一侧的所述第二分部与所述第一分部的过渡区上。6.根据权利要求1所述的半导体装置，其特征在于，所述源极轻掺杂区和所述漏极轻掺杂区的注入杂质种类相同，且所述杂质的注入剂量相等。7.一种半导体装置的制造方法，其特征在于，包括：提供一半导体衬底；在所述半导体衬底内形成源极轻掺杂区；在所述半导体衬底内形成漏极轻掺杂区，且所述漏极轻掺杂区和所述源极轻掺杂区间隔设置；在所述半导体衬底上形成栅极氧化层，且所述栅极氧化层包括第一分部和第二分部，所述第二分部的厚度大于所述第一分部的厚度，所述第一分部设置在所述源极轻掺杂区和部分所述漏极轻掺杂区的上方，所述第二分部设置在部分所述漏极轻掺杂区的上方，且所述第二分部靠近所述源极轻掺杂区设置；以及在所述漏极轻掺杂区内形成漏极重掺杂区，所述漏极重掺杂区设置在所述第二分部远离所源极轻掺杂区一侧的所述漏极轻掺杂区内，且所述漏极重掺杂区的注入能量小于所述漏极轻掺杂区的注入能量。8.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述源极轻掺杂区和所述漏极轻掺杂区中杂质的注入剂量为1×1013atoms/cm2。9.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述源极轻掺杂区和所述漏极轻掺杂区的形成步骤是在形成所述栅极氧化层的步骤之前。10.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述栅极氧化层的形成步骤包括：在带有漏极轻掺杂区的半导体衬底上形成硬质掩膜层；在所述硬质掩膜层上形成光阻层，所述光阻层暴露部分所述漏极轻掺杂区上的所述硬质掩膜层；以所述光阻层为掩膜，刻蚀所述硬质掩膜层至所述半导体衬底，形成开口；去除所述光阻层；在所述开口内的所述半导体衬底上形成所述第二分部；去除所述硬质掩膜层；以及在所述第二分部以外的所述半导体衬底上形成所述第一分部。
说明书desc
技术领域本发明属于半导体技术领域，特别涉及一种半导体装置及其制造方法。背景技术金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管。在横向双扩散场效晶体管中，将靠近漏极的氧化层厚度增加，不会影响半导体元器件隔离的场氧化层的性能，且能够改善LDMOSFET的导通电阻或击穿电压。在LDMOSFET中，不设置源极侧的轻掺杂区，其中，源极-漏极杂质分布图、LDD、沟道等与中压金属氧化物半导体场效应晶体管不相同。因此，若将LDMOSFET的结构应用到MVMOSFET中，则MVMOSFET的源极电阻增大，会导致导通电流降低。另外，在MVMOSFET中，在衬底偏压为零时，栅极感应漏极漏电流与栅极的多晶硅和LDD的重叠量无关。发明内容鉴于以上所述现有技术的缺点，本发明的目的在于提供一半导体装置及其制造方法，能够提高半导体装置的性能，且不增加制造成本。为实现上述目的及其他相关目的，本发明提供一种半导体装置，包括：半导体衬底；源极轻掺杂区，设置在所述半导体衬底内；漏极轻掺杂区，设置在所述半导体衬底内，且所述漏极轻掺杂区和所述源极轻掺杂区间隔设置；栅极氧化层，设置在所述半导体衬底上，且所述栅极氧化层包括第一分部和第二分部，所述第二分部的厚度大于所述第一分部的厚度，所述第一分部设置在所述源极轻掺杂区和部分所述漏极轻掺杂区的上方，所述第二分部设置在部分所述漏极轻掺杂区的上方，且所述第二分部靠近所述源极轻掺杂区设置；以及漏极重掺杂区，设置在所述第二分部远离所源极轻掺杂区一侧的所述漏极轻掺杂区内，且所述漏极重掺杂区的界面深度小于所述漏极轻掺杂区的界面深度。在本发明一实施例中，所述半导体装置还包括栅极，所述栅极设置在所述栅极氧化层上，且部分所述栅极设置在所述第二分部上。在本发明一实施例中，所述栅极靠近所述漏极重掺杂区的一端，与所述第二分部靠近所述漏极重掺杂区的一端设置有偏移部。在本发明一实施例中，所述栅极靠近所述漏极重掺杂区的一端，与所述第二分部靠近所述漏极重掺杂区的一端对齐。在本发明一实施例中，所述半导体装置还包括栅极，所述栅极设置在所述栅极氧化层上，且部分所述栅极设置在所述第二分部上，并延伸至靠近所述漏极重掺杂区一侧的所述第二分部与所述第一分部的过渡区上。在本发明一实施例中，所述源极轻掺杂区和所述漏极轻掺杂区的注入杂质种类相同，且所述杂质的注入剂量相等。本发明还提供一种半导体装置的制造方法，包括：提供一半导体衬底；在所述半导体衬底内形成源极轻掺杂区；在所述半导体衬底内形成漏极轻掺杂区，且所述漏极轻掺杂区和所述源极轻掺杂区间隔设置；在所述半导体衬底上形成栅极氧化层，且所述栅极氧化层包括第一分部和第二分部，所述第二分部的厚度大于所述第一分部的厚度，所述第一分部设置在所述源极轻掺杂区和部分所述漏极轻掺杂区的上方，所述第二分部设置在部分所述漏极轻掺杂区的上方，且所述第二分部靠近所述源极轻掺杂区设置；以及在所述漏极轻掺杂区内形成漏极重掺杂区，所述漏极重掺杂区设置在所述第二分部远离所源极轻掺杂区一侧的所述漏极轻掺杂区内，且所述漏极重掺杂区的注入能量小于所述漏极轻掺杂区的注入能量。在本发明一实施例中，所述源极轻掺杂区和所述漏极轻掺杂区中杂质的注入剂量为1×1013atoms/cm2。在本发明一实施例中，所述源极轻掺杂区和所述漏极轻掺杂区的形成步骤是在形成所述栅极氧化层的步骤之前。在本发明一实施例中，所述栅极氧化层的形成步骤包括：在带有漏极轻掺杂区的半导体衬底上形成硬质掩膜层；在所述硬质掩膜层上形成光阻层，所述光阻层暴露部分所述漏极轻掺杂区上的所述硬质掩膜层；以所述光阻层为掩膜，刻蚀所述硬质掩膜层至所述半导体衬底，形成开口；去除所述光阻层；在所述开口内的所述半导体衬底上形成所述第二分部；去除所述硬质掩膜层；以及在所述第二分部以外的所述半导体衬底上形成所述第一分部。综上所述，本发明提供一种半导体装置及其制造方法，能够提高半导体装置的击穿电压，降低半导体装置的栅诱导漏极泄漏电流，提高半导体装置的可靠性。同时降低源极区域电阻，能够抑制导通电流的下降。能够扩大半导体装置的势垒，通过势垒的电子数量减少，能够进一步抑制栅极感应漏极漏电流。能够减小半导体装置的体积，同时不降低半导体装置的性能。同时，在半导体装置的制造过程，无需增加新的制造工序或掩模，降低生产工艺难度和生产成本，能够不增加制造成本而改善半导体装置的性能。当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。附图说明图1为本发明一实施例中半导体装置的截面图。图2为本发明一实施例中在半导体衬底内P阱示意图。图3为本发明一实施例中形成轻掺杂区示意图。图4为本发明一实施例中在硬质掩膜层中形成开口示意图。图5为本发明一实施例中形成栅极氧化层的第二分部示意图。图6为本发明一实施例中形成栅极氧化层的第一分部示意图。图7为本发明一实施例中形成栅极的过程示意图。图8为本发明一实施例中形成的栅极示意图。图9为本发明一实施例中形成侧墙结构示意图。图10为本发明一实施例中形成金属硅化物示意图。图11为本发明一实施例中形成接触部示意图。图12为本发明一实施例中不同实施方案中半导体装置的势垒比较图。图13为本发明一实施例中不同实施方案中半导体装置输出特性的比较图。图14为本发明一实施例中不同实施方案中半导体装置的势垒比较图。图15为本发明另一实施例中半导体装置的截面图。图16为本发明另一实施例中半导体装置的截面图。标号说明：1、半导体装置；2、半导体衬底；3、源极轻掺杂区；4、漏极轻掺杂区；5、源极重掺杂区；6、漏极重掺杂区；7、栅极氧化层；8、第一分部；9、第二分部。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。请参阅图1所示，在本发明一实施例中，提供的半导体装置例如为中压金属氧化物半导体场效应晶体管的器件结构的截面图。在本实施方式中，如图1所示，将半导体衬底2的厚度的方向定义为厚度方向X，与厚度方向X正交的方向称为宽度方向Y。另外，在分别与厚度方向X及宽度方向Y正交的进深方向上，如图1所示的半导体装置在规定范围内连续形成，在此，省略其他器件的说明。另外，在以下的说明中，关于厚度和宽度列举了具体实施例，但不限于该具体实施例，例如，制造工序中的注入量等的误差、以及完成品的厚度或宽度等的误差均在容许的范围内。请参阅图1所示，在本发明一实施例中，半导体装置1例如为MVMOSFET。其中，半导体装置1包括半导体衬底2、P阱、浅沟槽隔离STI、源极轻掺杂区3、漏极轻掺杂区4、源极重掺杂区5、漏极重掺杂区6、栅极氧化层7以及栅极G。其中，在半导体衬底2内，通过注入P型杂质而形成P阱，源极轻掺杂区3和漏极轻掺杂区4的离子掺杂类型例如为N型，形成N型轻掺杂区，源极重掺杂区5和漏极重掺杂区6的离子掺杂类型例如为N型，形成N型重掺杂区作为半导体装置的源极和漏极，记为Negative Source Drain。其中，栅极氧化层7包括第一分部8和第二分部9，且第一分部8的厚度小于第二分部9的厚度。请参阅图1所示，在本发明一实施例中，半导体装置1例如为MVMOSFET，且MVMOSFET以MVNMOS为例进行阐述。在其他实施例中，也可以选择其他结构的MOS结构。在本实施例中，MVNMOS的例如为工作电压为2.5V~8V的MOSFET。请参阅图1所示，在本发明一实施例中，半导体衬底2例如为硅衬底，在半导体衬底2内形成P阱和浅沟槽隔离STI。其中，P阱是通过向半导体衬底2内注入硼等P型杂质而形成的具有P型极性的区域，浅沟槽隔离STI用于隔断半导体衬底2中的各区域间的结构。浅沟槽隔离STI通过在预设的位置形成沟槽，并在沟槽内填充氧化硅形成。浅沟槽隔离STI通过采用绝缘材料构成，因此将形成在半导体衬底2表面的各区域进行电隔离。请参阅图1所示，在本发明一实施例中，源极轻掺杂区3是通过向半导体衬底2内注入砷或磷等N型杂质，而形成于半导体衬底2内的低浓度区域。由于在半导体衬底2内形成低浓度区域，所以在P阱内的耗尽层扩大，从而降低表面电场强度。其中，源极轻掺杂区3位于第一分部8在厚度方向X的下方，即位于源极区域的第一分部8的下方，且源极轻掺杂区3与第一分部8的下表面紧贴设置。请参阅图1所示，在本发明一实施例中，漏极轻掺杂区4是通过向半导体衬底2内注入砷或磷等N型杂质，而形成于半导体衬底2内的低浓度区域。由于在半导体衬底2内形成低浓度区域，所以在栅极G下方的P阱内的耗尽层扩大，从而降低表面电场强度。另外，漏极轻掺杂区4位于第二分部9和远离源极轻掺杂区3的第一分部8在厚度方向X的下方，且漏极轻掺杂区4与第二分部9和第一分部8的下表面紧贴设置。请参阅图1所示，在本发明一实施例中，源极重掺杂区5是通过向设置晶体管源极的区域内注入杂质而形成。其中，源极重掺杂区5例如为多晶硅等材料，以用于形成晶体管的源极的区域。此外，源极重掺杂区5的界面深度小于源极轻掺杂区3的界面深度。请参阅图1所示，在本发明一实施例中，漏极重掺杂区6是通过向设置晶体管漏极的区域内注入杂质而形成。其中，漏极重掺杂区6例如为多晶硅等材料，以用于形成晶体管的漏极的区域。此外，漏极重掺杂区6的界面深度小于漏极轻掺杂区4的界面深度。在本实施例中，源极重掺杂区5和漏极重掺杂区6的注入离子例如为砷或磷等N型杂质而形成。请参阅图1所示，在本发明一实施例中，栅极氧化层7设置在半导体衬底2的表面，栅极氧化层7包括第一分部8和第二分部9。其中，第一分部8位于源极区域和部分漏极区域的半导体衬底2上，且第一分部8的厚度例如为14nm。第二分部9位于靠近漏极的半导体衬底2上，且第二分部9的厚度例如为120nm，且第二分部9的宽度例如为200nm~300nm。通过增加靠近漏极的区域上栅极氧化层7的厚度，能够提高半导体装置1的击穿电压，降低半导体装置的栅诱导漏极泄漏电流，提高半导体装置的可靠性。请参阅图1所示，在本发明一实施例中，源极轻掺杂区3和漏极轻掺杂区4选择注入杂质种类及注入剂量相同的N型杂质，能够有效提高半导体装置1的击穿电压，降低半导体装置的栅诱导漏极泄漏电流。请参阅图1所示，在本发明一实施例中，栅极G例如采用多晶硅构成，且栅极G形成在栅极氧化层7上，栅极G的膜厚例如为200nm。在其他实施例中，栅极G例如为高介电常数绝缘膜/金属栅结构。其中，在宽度方向Y上，栅极G与源极轻掺杂区3以及栅极G和漏极轻掺杂区4具有重叠区域Overlap，且重叠区域Overlap的尺寸在宽度方向Y上的长度相等，且重叠区域Overlap的长度例如为200nm。请参阅图2至提11所示，在本发明一实施例中，还提供一种半导体装置的制造过程，具体例如以制作MVMOSFET为例进行阐述。请参阅图2所示，在本发明一实施例中，在步骤S10中，在半导体衬底2内形成浅沟槽隔离STI，浅沟槽隔离STI用于隔断各区域。具体地，先在半导体衬底2上的预设位置形成沟槽，在沟槽内沉积氧化硅等绝缘材料，用于半导体衬底2的各区域电隔离。然后，向半导体衬底2内注入硼等P型杂质，在半导体衬底2内形成P阱。在形成浅沟槽隔离STI后，半导体衬底2表面存在一层牺牲氧化层，牺牲氧化层能够防止P阱和轻掺杂区注入时，对半导体衬底2产生损伤。请参阅图3所示，在本发明一实施例中，在步骤S12中，在P阱内形成源极轻掺杂区3和漏极轻掺杂区4。具体的，在半导体衬底2上形成第一光阻层PR1，第一光阻层PR1暴露形成源极轻掺杂区3和漏极轻掺杂区4的区域，在不同实施例中，源极轻掺杂区3和漏极轻掺杂区4的区域是依据设计的半导体装置进行选择的。以第一光阻层PR1为掩膜，在P阱内注入杂质，形成源极轻掺杂区3和漏极轻掺杂区4。其中，杂质例如为磷等N型杂质，且杂质的注入剂量例如为1×1013atoms/cm2。通过在源极轻掺杂区3和漏极轻掺杂区4内注入同种且同量的离子，能够在制造工序中不增加掩模数量，降低生产工艺难度和生产成本，同时降低源极区域的电阻，能够抑制导通电流的下降。请参阅图1、图3和图4所示，在本发明一实施例中，在步骤S14中，在形成源极轻掺杂区3和漏极轻掺杂区4后，去除第一光阻层PR1和半导体衬底2上的牺牲氧化层。在半导体衬底2上形成硬质掩膜层SiN，硬质掩膜层SiN例如通过化学气相沉积等方法形成，且硬质掩膜层SiN的厚度例如为70nm~200nm。在形成硬质掩膜层SiN后，在硬质掩膜层SiN上形成第二光阻层PR2，第二光阻层PR2覆盖形成第二分部9以外的区域。以第二光阻层PR2为掩膜，刻蚀硬质掩膜层SiN至半导体衬底2，以形成用于形成第二分部9的开口。其中，刻蚀硬质掩膜层SiN的方法例如为干法刻蚀，且干法刻蚀的方式例如使用高射频放电进行刻蚀。请参阅图4至图5所示，在本发明一实施例中，在步骤S16中，在形成开口后，例如通过化学试剂清洗去除第二光阻层PR2。再在开口内形成第二分部9，其中，第二分部9例如通过热氧化法形成，例如为热氧化法中的干氧化法、湿氧化法和蒸气氧化法中的任一种。在本实施例中，第二分部9的厚度例如为120nm。请参阅图5至图6所示，在本发明一实施例中，在步骤S18中，在形成第二分部9后，去除半导体衬底2上的硬质掩膜层SiN。其中，硬质掩膜层SiN例如通过湿法刻蚀去除，且湿法刻蚀液例如为磷酸系溶液。在去除硬质掩膜层SiN后，通过热氧化法，在第二分部9以外的半导体衬底2上形成第一分部8，其中，第一分部8的厚度例如为14nm。通过两次热氧化工艺，在半导体衬底2上形成不同厚度的栅极氧化层，其中，在靠近漏极的部分区域上形成较厚的第二分部9，在源极侧的区域上和其余区域上形成较薄的第一分部8。在本发明中，在形成栅极氧化层时，已在衬底内形成LDD区域，即LDD区域的形成工序是栅极氧化层形成工序之前的工序。因此，在形成栅极电极时，可以避免多晶硅的离子注入引起的穿透现象，能够形成具有较深的LDD区域，即通过制造工序的改进，抑制了半导体装置的栅极感应漏极漏电流。请参阅图7至图8所示，在本发明一实施例中，在步骤S20中，在形成第一分部8后，在半导体衬底2上形成多晶硅层，且多晶硅例如通过化学气相沉积等方法形成，且多晶硅层的厚度例如为200nm。在多晶硅层上形成图案化光阻层，图案化光阻层覆盖用于形成栅极G的多晶硅层。然后通过刻蚀，去除其余区域的多晶硅层，在本实施例中，例如通过干刻技术去除多晶硅层，形成栅极G，然后去除图案化光阻层。其中，漏极区域上的栅极G覆盖部分第二分部9，且覆盖半导体装置的沟道。请参阅图9所示，在本发明一实施例中，在步骤S24中，在形成栅极G后，在半导体衬底2和栅极G上形成电介质膜层。在通过刻蚀，例如通过反应性离子蚀刻去除半导体衬底2和栅极G上的电介质膜层，保留在栅极G两侧的电介质膜层，形成侧墙结构SW。其中，源极侧的区域的侧墙结构SW形成在第一分部8上，源极侧的区域的侧墙结构SW形成在第二分部9上。请参阅图9所示，在本发明一实施例中，在步骤S24中，在源极轻掺杂区3和漏极轻掺杂区4内注入磷等N型杂质，以形成N型的源极重掺杂区5和漏极重掺杂区6。其中，在漏极区域，栅极G设置在栅极氧化层的部分第二分部9上，且栅极G到第二分部9的边缘有预设距离，因此，漏极重掺杂区6和栅极G之间存在预设距离，将预设距离定义为偏移部OS。在形成源极重掺杂区5和漏极重掺杂区6时，杂质注入能量小于形成源极轻掺杂区3和漏极轻掺杂区4时的注入能量，因此，源极重掺杂区5和漏极重掺杂区6在半导体衬底2内的深度小于源极轻掺杂区3和漏极轻掺杂区4的深度，即重掺杂区的界面深度小于轻掺杂区的界面深度。且由于第二分部9的厚度较大，因此在形成漏极重掺杂区6时，N型杂质不会注入到第二分部9下方的漏极轻掺杂区4内。即通过设置偏移部OS，能够抑制杂质从漏极重掺杂区6向漏极轻掺杂区4扩散至栅极G的下方区域，从而防止栅极G下方的漏极轻掺杂区4中出现杂质浓度过高的情况，能够抑制半导体装置的GIDL。请参阅图9所示，在本发明一实施例中，在形成重掺杂区时，重掺杂区的深度小于轻掺杂区的深度，具体可根据注入能量进行控制。在本发明一实施例中，当半导体装置为P型器件时，以注入能量例如为20KeV，且注入离子例如为硼等P型杂质形成LDD区域，再以注入能量例如为6KeV，注入硼等P型杂质形成重掺杂区。在本发明一实施例中，当半导体装置为N型器件时，以注入能量例如为70KeV，注入离子例如为磷等N型杂质形成LDD区域，再以注入能量例如为30KeV，注入磷等N型杂质形成重掺杂区。即在本发明中，依据形成的半导体装置种类不同，轻掺杂区和重掺杂区选择不同的注入能量，能够更有效地抑制GIDL。请参阅图10所示，在本发明一实施例中，在步骤S26中，在形成源极重掺杂区5和漏极重掺杂区6后，在半导体衬底2上形成一层金属层，例如形成金属镍层，且金属层例如通过溅射或物理气相沉积等方法形成。在形成金属层后，对半导体衬底2进行退火，金属镍与半导体衬底2或栅极G中的硅反生反应，生产硅化镍。反应完成后，例如通过化学试剂清洗法，去除氧化层上未反应的金属层。在其他实施例中，硅化镍还可以替换为其他金属硅化物，也可以选择硅化物的制作工艺流程进行制备。请参阅图10至图11所示，在本发明一实施例中，在步骤S28中，在形成硅化镍后，在半导体装置1的导电层、电极或配线上形成层间绝缘层。再利用刻蚀，例如干法刻蚀对层间绝缘层进行刻蚀，以形成用于连接源极S、漏极D及栅极G的各电极的接触孔。在接触孔内填充钨等金属，形成接触部，在接触部的表面铺设金属配线等，用于连接源极S、漏极D及栅极G各电极。请参阅图1和图12所示，在本发明一实施例中，提供不同实施方案中制备的MVMOSFET的势垒的比较图。其中，横轴表示在厚度方向X，栅极G到漏极D间的电场强度，纵轴表示在宽度方向Y，源极S到漏极D间的电场强度。其中，实施方案a表示LDD区域较浅的MOSFET器件中导带的电场强度Ec及价带的电场强度Ev，实施方案b表示LDD区域较深的MOSFET器件中的导带的电场强度Ec及价带的电场强度Ev，实施方案c表示LDD区域较深且在栅极氧化层7中具有较厚的第二分部9的MOSFET器件中导带的电场强度Ec及价带的电场强度Ev。另外，在图12中，在纵轴Y方向上靠近横轴X的实线、点划线、虚线分别表示不同实施方案中价带的电场强度Ev，纵轴Y方向上远离横轴X的实线、点划线、虚线分别表示导带的电场强度Ec。请参阅图12所示，在本发明一实施例中，导带的电场强度Ec和价带的电场强度Ev之间夹着的区域表示势垒。根据图中的线条，比较不同实施方案中，提供的MVMOSFET势垒。从图12中可以看出，从实施方案a至实施方案c，半导体装置的势垒是逐步扩大。即由于MVMOSFET中的LDD区域相对于栅极氧化层形成得较深，所以在栅极氧化层附近，导带的电场强度Ec及价带的电场强度Ev在X轴方向上的各电场强度减小，势垒扩大。另外，由于MVMOSFET中的LDD区域相对于栅极氧化层形成得较深，所以在相对于栅极氧化层较深的位置即图12中的X轴方向的右侧也可以产生电场，形成势垒。这样，由于势垒扩大，所以通过势垒的电子数量减少，能够进一步抑制栅极感应漏极漏电流。请参阅图12所示，在本发明一实施例中，实施方案b和实施方案c进行对比，实施方案c的势垒进一步扩大。由于在实施方案b和实施方案c中，MVMOSFET中的LDD区域相对于栅极氧化层形成得较深，但实施方案c中栅极氧化层具有较厚的第二分部，所以在栅极氧化层附近，导带的电场强度Ec及价带的电场强度Ev在X轴方向上的各电场强度进一步减小，势垒扩大。这样，由于势垒扩大，所以通过势垒的电子数量减少，能够进一步抑制栅极感应漏极漏电流。请参阅图13所示，在本发明一实施例中，提供不同实施方案中制备的MVMOSFET的输出特性的比较图表。图13中的横轴表示栅极电压Vg，纵轴表示漏极电流Id。在图13中，点划线表示实施方案b的GIDL，实线表示实施方案c的GIDL。其中，不同线条中的表示的漏极电流Id的最小值是MOSFET的GIDL的评价值。请参阅图13所示，在本发明一实施例中，与实施方案b中，LDD区域相对于栅极氧化层形成得较深的MOSFET的GIDL相比，实施方案c中，LDD区域相对于栅极氧化层形成得较深并且在栅极氧化层具有较厚的第二分部的MOSFET，实施方案c的GIDL比实施方案b的GIDL低例如2.5个数量级的量。即通过在栅极氧化膜形成较厚的第二分部，获得的MOSFET的GIDL得以改善。即本发明通过改变MOSFET的结构，从而扩大半导体装置的势垒，能够抑制GIDL。请参阅图14所示，在本发明一实施例中，提供不同实施方案中制备的MVMOSFET的势垒的比较图。其中，横轴表示在厚度方向X，栅极G到漏极D间的电场强度，纵轴表示在宽度方向Y，源极S到漏极D间的电场强度。其中，实线表示实施方案c中MVMOSFET的导带的电场强度Ec及价带的电场强度Ev，且实施方案c为LDD区域相对于栅极氧化层形成得较深并且栅极氧化层具有较厚的第二分部。虚线表示实施方案d中MVMOSFET的导带的电场强度Ec及价带的电场强度Ev，且实施方案d为LDD区域相对于栅极氧化层形成得较深并且栅极氧化层具有较厚的第二分部，且在漏极重掺杂区的端部与栅极电极G的靠近漏极的端部之间设置有偏移部OS的MVMOSFET。请参阅图14所示，在本发明一实施例中，在实施方案d中，漏极重掺杂区的端部与靠近漏极的LDD区域发生偏移，因此从漏极重掺杂区向位于栅极下方的漏极轻掺杂区产生扩散的杂质量减少。由此，在栅极氧化层附近，导带的电场强度Ec及价带的电场强度Ev在X轴方向上的各电场强度进一步减小，扩大势垒。即通过在漏极重掺杂区的端部与栅极靠近漏极的端部之间设置偏移部OS，也能够抑制MOSFET的GIDL。请参阅图1和图15所示，在本发明另一实施例中，本发明还提供另一MVMOSFET11结构的截面图。MVMOSFET11和半导体装置1相比，在MVMOSFET11中，漏极重掺杂区6的端部与侧墙结构对齐，未设置偏移部。栅极G的端部位于较厚的第二分部9的“鸟嘴”上，即图中的双点划线圈起部位，“鸟嘴”也即是第二分部9与第一分部8的过渡区域。且在MVMOSFET11的制作过程中，除了在上述的步骤S14和S16中，形成的光阻层和第二分部9的位置不同以外，本实施方式中的MVMOSFET11的制造工序与半导体装置1的制作工序相同。请参阅如1和图15所示，在本发明一实施例中，在MVMOSFET11中，在漏极重掺杂区6的端部与栅极G的靠近漏极侧的端部之间未设置偏移部，因此MVMOSFET11在宽度方向Y上的尺寸缩短，能够减小半导体装置的尺寸。此外，除了在上述的步骤S20中，形成的多晶硅的位置不同以外，本实施方式中的MVMOSFET11的制造工序与半导体装置1相同。通过将栅极G设置在栅极氧化层上，且栅极G在靠近漏极侧的端部位于第二分部9的鸟嘴上，通过栅极G与漏极重掺杂区6之间未设置偏移部，能够在缩小半导体装置的尺寸的同时，能够抑制半导体装置的GIDL。请参阅图1和图16所示，在本发明另一实施例中，本发明还提供另一MVMOSFET21结构的截面图。在本实施例中，较厚的第二分部9采用化学气相沉积法形成，且栅极G在靠近漏极的端部与第二分部9靠近漏极的端部对齐设置。在MVMOSFET21的制作过程中，除了在上述的步骤S16中形成第二分部9的方法是化学气相沉积法以外，本实施方式中的MVMOSFET21的制造工序与半导体装置1的制作工序相同。其中，热氧化法通过利用高温工艺对半导体衬底进行热处理，从而形成栅极氧化层，因此在第二分部的两端形成“鸟嘴”。化学气相沉积法与热氧化法不同，第二分部两端不形成“鸟嘴”，能够在栅极氧化层形成时，精确控制形成第一分部和第二分部的形状。请参阅图16所示，在本发明一实施例中，在通过化学气相沉积法形成第二分部9时，不需要增加新的掩模，制造成本不增加，能够获得GIDL性能改善的MOSFET。且在制作过程中，在利用化学气相沉积法形成栅极氧化层之前，对半导体衬底先进行牺牲氧化，并且进行半导体衬底表面的损伤层的去除或污染的去除，再形成栅极氧化层，能够获得均匀性更高的栅极氧化层。请参阅图1、图12和图16所示，在本发明一实施例中，在半导体装置中，栅极氧化层7在靠近漏极侧的厚度大于在靠近源极侧的厚度，即在靠近漏极侧形成了较厚的第二分部9。其中，漏极轻掺杂区4与第二分部9的下表面的接触设置。源极轻掺杂区3，位于第一分部8的下表面，源极轻掺杂区3和漏极轻掺杂区4在宽度方向Y上间隔设置。漏极重掺杂区6设置在远离第二分部9的漏极轻掺杂区内形成，并且漏极重掺杂区6的深度小于比漏极轻掺杂区4的深度。因此，在栅极氧化层附近，势垒扩大，导带的电场强度Ec及价带的电场强度Ev在各方向上的电场强度减小，因此获得的MVMOSFET能够抑制GIDL。且制作过程和MOSFET制造工序相同，无需添加新的制造工序或掩模。能够在不增加制造成本的基础上，改善半导体装置的性能。综上所述，半导体装置具有MOSFET结构，且半导体装置的制造方法包括：栅极氧化层形成工序，用于在漏极区域形成比源极区域厚的栅极氧化层的第二分部。轻掺杂区形成工序，源极轻掺杂区和漏极轻掺杂区间隔设置，且漏极轻掺杂区形成在第二分部下方，源极轻掺杂区形成在栅极氧化层下方。重掺杂区形成工序，漏极重掺杂区形成在第二分部靠进漏极侧的外侧的漏极轻掺杂区上，且漏极重掺杂区的注入能量小于漏极轻掺杂区的注入能量。形成的半导体装置包括：栅极氧化层，在漏极侧的第二分部厚度大于源极侧的第一分部的厚度。漏极轻掺杂区，位于第二分部的下表面，源极轻掺杂区，位于第二分部的下表面，在宽度方向上与漏极轻掺杂区间隔设置。漏极重掺杂区，远离第二分部的端部形成，因漏极重掺杂区的杂质注入能量小于漏极轻掺杂区杂质注入能量，因此漏极重掺杂区界面深度小于漏极轻掺杂区的界面深度。另外，在半导体装置中，在栅极氧化层附近，势垒扩大，导带的电场强度Ec及价带的电场强度Ev在各方向上的电场强度较小，因此能够抑制半导体装置的GIDL。同时，在半导体装置的制造过程，无需增加新的制造工序或掩模。因此，能够不增加制造成本而改善半导体装置性能。在整篇说明书中提到“一个实施例”、“实施例”或“具体实施例”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中”、“在实施例中”或“在具体实施例中”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
