[Inputs]
clk
ce
we
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel data_ram

