module funmin(
    input[3:0] inp,
    output out
    );
    assign out = ((!(inp[2]))&(!(inp[1])))|((!(inp[3]))&(!(inp[1]))&(!(inp[0])))|((!(inp[3]))&(!(inp[2]))&(inp[0]))|(((inp[3]&inp[2])&inp[1])&inp[0]);
endmodule

module funmin_tb();
reg[3:0] inp;
wire out;

funmin uut(.inp(inp),.out(out));
initial begin
for(inp=0;inp<16;inp=inp+1)
begin
#25;
end
end

endmodule
