# Consigna:

Implementar en Verilog el divisor por búsqueda binaria, ambos operandos (divisor y dividendo) deben ser signados (complemento a 2) y deben ambos poseer N bits de forma paramétrica. Entregar asímismo el código fuente del testbench y un informe asociado donde se muestre las pruebas de verificación que se hicieron.


