# 组合逻辑实验

## 实验目的

1. 学会用Verilog实现类别更多、相对更加复杂的组合逻辑电路。

2. 更进一步了解Vivado的仿真。不要对它感到厌烦，你和它的羁绊刚刚开始。


## 实验内容

1. **多路选择器（MUX）**：十分简单而基础的模块。我们需要你实现的是：
	
	1. 新建工程，**用3种描述方法**分别实现1位2选1选择器，并撰写测试激励，对比3个选择器的输出是否一致；
	2. 用1位2选1选择器搭建1位4选1选择器，并仿真测试；
	3. **用2种描述方法**实现4位二选一选择器，并撰写测试激励，对比2个选择器的输出是否一致。
	
2. **7段数码管**：将理论和实际相结合！4个拨码开关控制1个数码管，选择板子上的4个拨码开关作为数据输入，选择板子上的1个数码管作为输出，将输入的4位二进制转换为16进制数输出显示到数码管。

3. **更高位数加法器的实现及性能比较**：实现32位逐位进位加法器、32位选择进位加法器，并进行性能比较。如果你已经自己完成了“组合逻辑实验（一）”，那么这个实验对你来说难度并不高。对于本实验，我们建议的步骤是：
	1. 学习课件中逐位进位加法器、选择进位加法器的原理；
	
	2. 新建工程，完成两种加法器的Verilog描述，其中**一位全加器已经提供（module add1在add32_tb.v文件中已定义）**，直接使用即可。两种加法器请都使用add1作为基本模块开始搭建。模块名称及端口定义如下：
	
		```verilog
		module csadd32 (
            input  wire [31: 0] a   ,
            input  wire [31: 0] b   ,
            input  wire         cin ,
            output wire [31: 0] s   ,
            output wire         cout
            ); //选择进位加法器
		module rcadd32 (
            input  wire [31: 0] a   ,
            input  wire [31: 0] b   ,
            input  wire         cin ,
            output wire [31: 0] s   ,
            output wire         cout
        ); //逐位进位加法器
		```
        **注意：顶层模块的名称和管脚名称必须和上述模块一致，用于CG线上实验验收**
	
	3. 编写测试激励：可更改add32_tb.v文件中激励产生代码，按照自己的思路产生测试数据，通过仿真验证加法器功能，并观察两种加法器的性能情况。

## 实验要求

1. 在实验报告中提交Verilog代码、RTL分析图、测试激励代码、必要的仿真波形图；

2. 对仿真波形图，需要给出适当的文字说明；

3. 需要性能对比的，请在波形图中用彩色标注出对比情况，并给出适当的文字说明；

4. 提交实验报告和源程序压缩包，压缩包要求同实验一：

	+ 建立一个以“lab3_学号”命名的文件夹，将实验报告和源代码存放到该文件夹里，例如：`lab3_U20224182x`；
	+ 实验报告命名规则：`lab3_学号.docx`, 例如：`lab3_U20224182x.docx`；
	+ 将文件夹压缩后，上传压缩包：`lab3_学号.zip`。
