# Register File
E' un circuito

Useremo flip flop edge triggered downward (fronte in discesa)
Ciascun registro è fatto da 32 bit di memorizzazione

Due uscite dati contemporaneamente (per fare le operazioni, servono alla CPU, visto che di solito richiedono 2x32bit)
Due entrate per specificare quali registri vogliamo, attraverso due entrate (READ REGISTER 1 e 2, probabilmente con 5 bit/fili)

Trucco con il registro $0,immutabile e forse non è un registro fisico? (!?!?)

Per scrivere 
5bit WRITE REGISTER 
32bit WRITE DATA
1bit RegWrite per indicare che si vuole scrivere

Generalmente si legge di più invece che scrivere, di base si legge, se si dice qualcosa si scrive

Ingresso clock, utile per quando scriviamo 

Per scegliere cosa far uscire ci sono 2 multiplexer, i 32 fasci di uscite vanno ad entrambi i multiplexer (ciascun fascio è fatto dai 32 bit memoriazzati nel registro)
I due multiplexer hanno le entrate collegate a READ REGISTER 1 e 2

In entrata ogni registro ha il dato in entrata. Inoltre serve una "congiuzione" a livello logico, devo aver settato RegWrite e anche WRITEREGISTER. Inanzitutto metto un decoder che da WRITEREGISTER punta al registro 1...32. Poi prima del registro (che ha entrata Attiva oltre che a quella Data) c'è un and tra il valore puntato e regwrite. 
In questo modo scrivo al registro puntato SOLO quando c'è specificato RegWrite

Inoltre c'è anche il clock messo in AND, così scrivo solo quando c'è il clock.


# Memoria

CPU <-> Memoria 

Collegati attraverso il BUS, fascio di fasci di fili.

Veicolare un indirizzo (BUS INDIRIZZI)
Trasportare dati avanti e indietro (BUS DATI) (ora lo stesso bus fa dati e indirizzi, ma stiamo semplici)
Dire cosa voglio fare / cosa sta succedendo (BUS di CONTROLLO)

Ogni volta che la CPU fa qualcosa degno di nota, attraverso il bus si informano tutte le componenti collegate.

Ad esempio nel MIPS32 ci sono 32 fili, ma non è detto che vengono usati tutti.


# Load Word vs Load Byte

La memoria è un array, che va 0 a N. In ogni locazione c'è un dato.

Load Word ha lo stesso tempo di Load Byte, per spostare locazioni contigue.
Sta cosa si può fare solo se questi 4 byte sono allineati alla "word" del calcolatore cioè al 4 byte. L'indirizzo del primo finisce quindi con 00b, divisibile per 4.

Questa memoria è ad accesso casuale (RAM). Il tempo per l'accesso è lo stesso al cambio di indirizzo ma non al cambio dell'operazione.

5 ggg 
4 eee <---
3 yyy
2 xxx
1 qqq 
0 aaa <---

SRAM = static ram = l'informazione resta memorizzata anche se non faccio nulla. (A patto che ci sia l'alimentazione). Pochi NANOSECONDI

Più il circuito è grande più è probabile che si rompa in produzione, gli errori possono essere molti. Quindi si potrebbe anche fare il circuito piccolissimo, cosi' occupa meno spazio e si evitano errri in produzione. 

La memoria potrebbe essere formata diversa, non per forza 4Giga da 1Byte. C'è una certa decomposizione logica. Potrebbe essere (1Giga X 1Byte X 4). Noi programmatori non sappiamo.

RAM 
Ingressi indirizzo 
Ingressi dati
Uscite dati
Input di controllo (Read, Write, Chip Enable)

Come faccio la decodifica/multiplexaxione degli indirizzi?? Non ci posso mettere in ingresso un multiplexer, sarebbe lentissimo!!! 

Soluzioni:
Invece che avere avere un gigantesco multiplexer, distribuisco attraverso un 3-stage-buffer. Componente elettronico che è un interruttore aperto o un interruttore chiuso comandato attraverso un filo.
(!?!??!?!?!?!?!??!)
Questi interruttori sono messi all'uscita di ogni cella di memoria.

Ad ogni tempo ce ne è un interruttore chiuso e tutti gli altri aperti.

Serve comunque una decodifica, che non si fa pero' attraverso un decodificatore.  Si fa una decodifica su più livelli, passando da più componenti meno complessi.

Ad esempio
Un bus con 22 bit. 
Da 0 a 9 i meno significativi (10 bit)
Da 10 a 21 i più significativi (12 bit)

Decodifico i più significativi. Divido la memoria in blocchi di 2^10 (più semplicic da indirizzare che 32) da 2^12 sottoblocchi. 

Quindi serve un decoder con 2^12=4096 uscite. Che identificano un blocco.
Con gli altri 2^10 punto alle 1024 celle del blocco, come faccio? Attraverso un multiplexer.  4096*1024 celle indirizzabili di byte = 4gb  

SSRAM = memorie ram sincrone, che trasferiscono burst di dati.  ??????

DDR = Double Data Rate = i dati sono inviati ad ogni fronte di ciclo di clock.


DRAM = dynamic ram

Si salva attraverso condensatori. Piccole e vanno refreshate, altrimenti il condensatore perde la carica.   


# Codice di rilevazione di errori
Bit di parità, il più semplice.
Aggiungo un bit agli 8 per dire se il numero di bit è pari o dispari.

Pero' se si sballano due bit? Non si trova l'errore.
Servono metodi più sofisticati!

# Macchine a stati finiti

Ingressi
Elemeno di memorizzazione di stato
Uscite che dipendono dallo stato

Da fuori sembrano sequenziali ma dento sono combinatorie.

C'è un next state: a partire da stato corrente e ingressi genera il prossimo stato. 
C'è una rete che a partire di stato corrente ed ingressi genera uscite.

Cerchi con cui 