# üß† VLSI Integrated Circuits  
### *(UPTC ‚Äì Introducci√≥n al Dise√±o Digital)*

Este repositorio contiene una **introducci√≥n a los fundamentos del dise√±o digital**, enfocada en el uso de **Verilog y VHDL** como lenguajes de descripci√≥n de hardware (HDL).

## üìö Contenido Principal

A lo largo del repositorio se desarrollan conceptos esenciales del dise√±o digital:

- ‚úÖ Definir m√≥dulos con entradas y salidas l√≥gicas de uno o varios bits
- ‚úÖ Escribir expresiones usando variables l√≥gicas y operaciones booleanas
- ‚úÖ Usar sentencias `assign` y bloques `always_comb` para generar l√≥gica combinacional
- ‚úÖ Utilizar `always_ff` para modelar flip-flops tipo D
- ‚úÖ Dise√±ar multiplexores y buses de datos
- ‚úÖ Crear m√°quinas de estado y circuitos secuenciales

Todo el contenido est√° orientado a comprender c√≥mo se modelan y dise√±an **circuitos digitales reales** a nivel de hardware.

---

## üìò Introducci√≥n al Dise√±o Digital en Verilog

### ¬øQu√© es Verilog?

**Verilog** es un lenguaje de descripci√≥n de hardware (HDL) dise√±ado espec√≠ficamente para describir:

- Circuitos digitales y su funcionamiento interno
- Las interconexiones entre componentes
- El comportamiento l√≥gico del sistema
- Sistemas digitales complejos a diferentes niveles de abstracci√≥n

A diferencia de lenguajes de programaci√≥n tradicionales como **C** o **Python**, Verilog **no describe instrucciones secuenciales ejecutadas por un procesador**, sino que modela **hardware real**, como:

- Puertas l√≥gicas
- Flip-Flops y registros
- Multiplexores y decodificadores
- M√°quinas de estado
- Unidades aritm√©ticas y l√≥gicas (ALUs)

El c√≥digo escrito en Verilog puede ser **sintetizado**, es decir, convertido en circuitos f√≠sicos dentro de un FPGA o ASIC.

---

## üîå L√≥gica Combinacional

La **l√≥gica combinacional** es uno de los pilares fundamentales del dise√±o digital. Se caracteriza porque:

- Las salidas dependen **√∫nicamente del valor actual de las entradas**
- No utiliza memoria, registros ni estados previos
- No existe dependencia del tiempo (sin retroalimentaci√≥n)

En Verilog, la l√≥gica combinacional se describe principalmente mediante:

- **Asignaciones continuas** (`assign`)
- **Bloques `always_comb`**
- **Expresiones matem√°ticas o booleanas**

Las herramientas de s√≠ntesis convierten estas descripciones en **puertas l√≥gicas f√≠sicas** dentro del hardware.

---

### üß© 1. Conceptos fundamentales de la l√≥gica combinacional

La l√≥gica combinacional est√° compuesta por las siguientes puertas l√≥gicas b√°sicas:

| Puerta | S√≠mbolo | Descripci√≥n |
|--------|---------|-------------|
| AND | `&` | Salida 1 si todas las entradas son 1 |
| OR | `\|` | Salida 1 si al menos una entrada es 1 |
| NOT | `~` | Invierte la entrada |
| NAND | `~&` | Inversa de AND |
| NOR | `~\|` | Inversa de OR |
| XOR | `^` | Salida 1 si las entradas son diferentes |
| XNOR | `~^` | Inversa de XOR |

Estas puertas pueden combinarse para formar circuitos m√°s complejos. Para **cada combinaci√≥n de entradas**, existe **una √∫nica salida definida**.

La l√≥gica combinacional se utiliza ampliamente en:

- Sumadores y ALUs (Unidades Aritm√©ticas L√≥gicas)
- Decodificadores y codificadores
- Comparadores
- Multiplexores y demultiplexores
- Detectores de paridad

---

### üß™ 2. L√≥gica combinacional en Verilog (`assign`)

A continuaci√≥n se muestra la descripci√≥n en Verilog de una **compuerta OR** utilizando una asignaci√≥n continua:

```verilog
// OR gate in Verilog
module ej1 (
    input  logic a, b,
    output logic o
);
    assign o = a || b;
endmodule
```

El software de s√≠ntesis l√≥gica traduce esta descripci√≥n en un circuito f√≠sico equivalente.

#### Operadores disponibles en Verilog:

| Categor√≠a | Operadores | Ejemplos |
|-----------|-----------|----------|
| **Aritm√©ticos** | `+` `-` `*` `/` `%` | `a + b`, `a - b` |
| **A nivel de bits** | `&` `\|` `^` `~` `<<` `>>` | `a & b`, `a ^ b`, `a << 2` |
| **Comparaci√≥n** | `>` `>=` `<` `<=` `==` `!=` | `a > b`, `a == b` |
| **L√≥gicos** | `&&` `\|\|` `!` | `a && b`, `!a` |
| **Condicional** | `? :` | `(sel) ? a : b` |
| **Indexaci√≥n** | `[ ]` | `bus[7:0]`, `array[3]` |

---

## ‚è±Ô∏è L√≥gica Secuencial

La **l√≥gica secuencial** es la otra parte fundamental del dise√±o digital. A diferencia de la l√≥gica combinacional, en la l√≥gica secuencial:

- Las salidas dependen de entradas **actuales y pasadas**
- Utiliza memoria y estados previos
- Requiere una se√±al de reloj (clock) para sincronizar cambios
- Se utiliza en m√°quinas de estado, contadores y registros

---

### üìã Registros y Flip-Flops

Ejemplo de un **flip-flop tipo D**, el elemento b√°sico de almacenamiento:

```verilog
module ex2 (
    input  logic d, clk,
    output logic q
);
    always_ff @(posedge clk) begin
        q <= d;
    end
endmodule
```

**Explicaci√≥n:**
- `always_ff`: Indica un bloque secuencial (sensible al reloj)
- `@(posedge clk)`: Se ejecuta en el flanco positivo del reloj
- `q <= d`: Asignaci√≥n no-bloqueante (propia de bloques secuenciales)
- Este c√≥digo sintetiza un flip-flop D que copia la entrada `d` a la salida `q` en cada flanco positivo

---

## üîÄ Multiplexores y Buses

### Multiplexores con sentencia `if`

La sentencia `if` modela un **multiplexor 2:1**:

```verilog
module ex3 (
    input  logic sel,
    input  logic [3:0] a, b,
    output logic [3:0] y
);
    always_comb begin
        if (sel) 
            y = a;
        else 
            y = b;
    end
endmodule
```

**Explicaci√≥n:**
- `sel`: Se√±al de selecci√≥n
- `[3:0]`: Rango de bits (4 bits, desde bit 3 al 0)
- Seg√∫n el valor de `sel`, selecciona entre `a` o `b`

### Buses de datos

Los arreglos representan **buses** (grupos de bits). Normalmente se definen con el bit m√°s significativo (MSB) a la izquierda y el menos significativo (LSB) a la derecha:

```verilog
logic [7:0] bus;  // Bus de 8 bits (bit 7 es MSB, bit 0 es LSB)
logic [15:0] address;  // Bus de direcci√≥n de 16 bits
```

---

## üõ†Ô∏è Herramientas Recomendadas

- **Simuladores:** ModelSim,  Icarus Verilog
- **Sintetizadores:** Quartus (Intel/Altera), Yosys
- **Editores:** VS Code con extensiones HDL

---

## üìñ Recursos Adicionales



---

## üìù Licencia

Este proyecto es de c√≥digo abierto.


