module Decoder(I, O, enable);

	reg [4:0] I;
	reg [31:0] O;
	reg enable;
	
	