# 序列检测器

**设计一个序列检测同步时序逻辑电路，要实现的功能如下：**

当已有输入码流出现序列111000或101110时输出检测信号为1，否则输出为0。在时序上检测到完整序列的下一个时钟周期输出检测结果。输入信号有效为1时表示当前输入有效，否则表示无效。之前输入依旧计入序列中并不清零，即允许序列重叠检测。例如：

输入码流（设输入数据均有效）和输出检测为

[I]   0 0 **1 1 1 0 0 0** 1 **1 0 1 1 1 0 0 0** 0

[O]  0 0 0 0 0 0 0 0 **1** 0 0 0 0 0 0 **1** 0 **1**

**模块输入输出功能定义：**

|   |   |   |   |
|---|---|---|---|
|**名称**|**方向**|**位宽**|**描述**|
|clk|I|1|系统时钟|
|rst_n|I|1|异步复位，低电平有效|
|din_vld|I|1|输入数据有效指示|
|din|I|1|输入数据|
|result|O|1|输出检测结果|

**设计要求：**
Verilog实现代码可综合，面积越小越好，给出仿真结果。
