// package rv64.ifu

// import chisel3._

// class PCReg extends Module {
//     val pc_addr = Input(UInt(64.W))
//     val pc_data = Output(UInt(64.W))
// }