mem,reg,hash
0,0,\arbiter,934324977
0,0,$flatten\vscale_0.\imem_bridge.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:32$237,2261469904
0,0,$flatten\vscale_0.\dmem_bridge.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:32$237,2102738336
0,0,\vscale_0.pipeline.PCmux,647825994
0,0,\vscale_0.pipeline.alu,3132649794
0,0,$flatten\vscale_0.\pipeline.\alu.$sub$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:25$13,2157781883
0,0,$flatten\vscale_0.\pipeline.\alu.$sshr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:26$14,1220672455
0,0,$flatten\vscale_0.\pipeline.\alu.$shr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:22$10,2263806822
0,0,$flatten\vscale_0.\pipeline.\alu.$shl$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:18$6,3924317745
0,0,$flatten\vscale_0.\pipeline.\alu.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:20$8,1691081672
0,0,$flatten\vscale_0.\pipeline.\alu.$ne$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:24$12,920202005
0,0,$flatten\vscale_0.\pipeline.\alu.$lt$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:29$17,1480916592
0,0,$flatten\vscale_0.\pipeline.\alu.$lt$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:27$15,2460306941
0,0,$flatten\vscale_0.\pipeline.\alu.$ge$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:30$18,1977560663
0,0,$flatten\vscale_0.\pipeline.\alu.$ge$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:28$16,3475181531
0,0,$flatten\vscale_0.\pipeline.\alu.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:23$11,243608875
0,0,$flatten\vscale_0.\pipeline.\alu.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:21$9,1639172115
0,0,$flatten\vscale_0.\pipeline.\alu.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:17$5,312495002
0,0,\vscale_0.pipeline.csr,386909999
0,0,$flatten\vscale_0.\pipeline.\csr.$shl$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:91$243,1832738185
0,0,$flatten\vscale_0.\pipeline.\csr.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:112$259,1595549043
0,0,$flatten\vscale_0.\pipeline.\csr.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:113$260,752147634
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:99$249,2120143056
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:98$248,3863965447
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:243$294,1949269521
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:218$284,4230242337
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:125$265,2361044117
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:104$257,2705664022
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:101$254,1144193219
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:347$309,1993709219
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:104$255,3981541485
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:96$247,3077003022
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:96$246,208956949
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:347$310,1862012728
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:347$308,806333078
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:249$298,176599019
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:228$291,2743263583
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:220$287,3185833789
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:210$282,3143383706
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:197$279,4209693108
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:195$277,2566683778
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:169$273,3493242546
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:126$266,572494066
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:125$264,2079209673
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:120$262,4215290870
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:104$256,2537968559
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:102$253,2987577277
0,0,$flatten\vscale_0.\pipeline.\csr.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:101$251,4113515168
0,0,$flatten\vscale_0.\pipeline.\csr.$gt$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:102$252,773866990
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:96$245,2946442682
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:347$307,3675665458
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:249$297,3467940974
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:244$293,2134846718
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:243$292,2559495109
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:228$290,4013586304
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:220$286,750548661
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:210$281,4251872356
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:197$278,2188023892
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:195$276,1747673293
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:186$274,2780307028
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:169$272,2872630400
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:159$270,2282752008
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:158$269,3061794386
0,0,$flatten\vscale_0.\pipeline.\csr.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:101$250,3698186065
0,0,$flatten\vscale_0.\pipeline.\csr.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:325$306,1824502888
0,0,$flatten\vscale_0.\pipeline.\csr.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:221$288,647200254
0,0,$flatten\vscale_0.\pipeline.\csr.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:219$285,4178765876
0,0,$flatten\vscale_0.\pipeline.\csr.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:113$261,278460782
0,0,$flatten\vscale_0.\pipeline.\csr.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:91$244,2797832116
0,0,$flatten\vscale_0.\pipeline.\csr.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:312$305,3792834863
0,0,$flatten\vscale_0.\pipeline.\csr.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:311$304,3551395574
0,0,$flatten\vscale_0.\pipeline.\csr.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:309$303,137047759
0,0,$flatten\vscale_0.\pipeline.\csr.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:308$302,3175205150
0,0,\vscale_0.pipeline.ctrl,3101368135
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:336$100,2294519468
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:335$99,2540667026
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:313$96,2553384488
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:312$94,1242775038
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:311$92,826427120
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:310$90,2360444612
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:309$88,2647339928
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:308$86,1237224591
0,0,$flatten\vscale_0.\pipeline.\ctrl.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:427$130,3850996506
0,0,$flatten\vscale_0.\pipeline.\ctrl.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:427$128,2442729734
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ne$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:486$157,2540047064
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ne$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:482$150,1391283304
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ne$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:291$80,104883208
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ne$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:252$68,791417764
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:490$166,729896861
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:489$162,3011652424
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:475$144,2242117487
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:459$138,2518809148
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:458$137,1437414440
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:447$132,263102223
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:409$126,2872857172
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:409$125,1092011038
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:404$121,2461641798
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:404$120,490275385
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:404$119,978822743
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$66,3541117831
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$64,3819416691
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:161$58,3905335654
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:160$57,2989674917
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:159$54,2448863955
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:159$53,2371835754
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:159$52,764934996
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:156$51,1448325603
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:156$49,724682898
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:156$46,4180530035
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:156$44,205846714
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:156$43,2104970648
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:150$42,2116681322
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:150$41,1527272343
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:135$30,604376972
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:134$27,1803650035
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:134$26,2668811048
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:134$25,3154380960
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:134$24,1934396891
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:134$23,2998646880
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:130$22,2256583918
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:489$164,3193517399
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:487$160,2936077199
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:483$153,2759302540
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:479$146,2933563766
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:475$145,1164676574
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:474$142,317955727
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:463$140,3868520137
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:457$135,3604989130
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:456$133,584012274
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:434$131,1410731375
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:409$123,2201885917
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:402$117,3171729893
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:401$115,2678727901
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:400$113,2026961052
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:399$111,2768915789
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:398$109,3142447725
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:397$107,3081288611
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:396$105,4258521883
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:395$103,544273268
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$67,106063960
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:160$55,2285396305
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:157$47,1182235637
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:144$40,3022671803
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$37,3951611331
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$35,3725908760
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$33,4006767087
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:135$31,1756171408
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:135$28,3687050667
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:490$167,1301471229
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:489$165,3657054993
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:489$163,2875415893
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:487$161,3930164790
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:485$159,2767079151
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:485$158,3261107922
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:485$156,2779856275
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:483$154,2777585855
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:481$152,276969623
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:481$151,249819129
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:481$149,3148015487
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:479$147,3546114953
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:474$143,2097117100
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:457$136,2850124224
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:456$134,4003386292
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:409$124,2248133500
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:402$118,2604639062
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:401$116,873985232
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:400$114,1349349881
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:399$112,1139143789
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:398$110,3811797755
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:397$108,1967688583
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:396$106,1509204357
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:395$104,1084735135
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:335$98,1679503477
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:294$83,2153903550
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:267$78,278016293
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:267$76,3192890604
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:261$73,1349185443
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:261$71,742820215
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:160$56,3560749611
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:158$50,4261525304
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:157$48,352297027
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:157$45,895916014
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$38,3054954320
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$36,3570067887
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:136$34,3682495300
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:135$32,717975994
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:135$29,139463285
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:130$21,2091496924
0,0,$flatten\vscale_0.\pipeline.\ctrl.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:130$20,78358127
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:485$155,2335768015
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:481$148,872284620
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:335$97,3726078019
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:313$95,1377782199
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:312$93,1053171178
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:311$91,2022708665
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:310$89,566444637
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:309$87,3209078995
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:308$85,3466192775
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:299$84,2703029411
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:294$82,47853403
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:294$81,3664509604
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:284$79,3931532754
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:267$77,108627168
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:267$75,3791915381
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:267$74,226768496
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:261$72,1374879873
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:261$70,1506377793
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:261$69,1363708933
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$65,206361528
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$63,2099203802
0,0,$flatten\vscale_0.\pipeline.\ctrl.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:227$62,2808337178
0,0,$flatten\vscale_0.\pipeline.\ctrl.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:427$129,569658470
0,0,$flatten\vscale_0.\pipeline.\ctrl.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:174$60,724191657
0,0,\vscale_0.pipeline.imm_gen,1084251401
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:93$192,626189516
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:79$187,1236360273
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:78$185,849349528
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:66$182,3950775801
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:65$180,3968309514
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:64$178,1386202448
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$219,3735927741
0,0,$flatten\vscale_0.\pipeline.\md.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$210,954648800
0,0,$flatten\vscale_0.\pipeline.\md.$sub$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:109$199,1319558742
0,0,$flatten\vscale_0.\pipeline.\md.$sub$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:100$193,2158575409
0,0,$flatten\vscale_0.\pipeline.\md.$shr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:92$189,2611421932
0,0,$flatten\vscale_0.\pipeline.\md.$shr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:107$198,2161419603
0,0,$flatten\vscale_0.\pipeline.\md.$shr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:101$194,1874737045
0,0,$flatten\vscale_0.\pipeline.\md.$shl$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:110$200,1083786539
0,0,$flatten\vscale_0.\pipeline.\md.$shiftx$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:0$196,1610712075
0,0,$flatten\vscale_0.\pipeline.\md.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:110$201,546344993
0,0,$flatten\vscale_0.\pipeline.\md.$neg$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:65$179,3914239072
0,0,$flatten\vscale_0.\pipeline.\md.$neg$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$218,3711647023
0,0,$flatten\vscale_0.\pipeline.\md.$neg$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$209,337282728
0,0,$flatten\vscale_0.\pipeline.\md.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:61$175,3132748266
0,0,$flatten\vscale_0.\pipeline.\md.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:59$174,2667657376
0,0,$flatten\vscale_0.\pipeline.\md.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$217,316275306
0,0,$flatten\vscale_0.\pipeline.\md.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$208,4234604519
0,0,$flatten\vscale_0.\pipeline.\md.$ge$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:63$176,2611984708
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:93$190,3311577579
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:79$186,255428449
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:66$181,3687256987
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:64$177,3877171312
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:55$173,750690831
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:54$172,3741944037
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$216,2175978585
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:50$207,3554670026
0,0,$flatten\vscale_0.\pipeline.\md.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:102$195,1132017235
0,0,$flatten\vscale_0.\pipeline.\md.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:104$197,1133549692
0,0,\vscale_0.pipeline.regfile,14813170
0,0,$flatten\vscale_0.\pipeline.\regfile.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:20$225,43284352
0,0,$flatten\vscale_0.\pipeline.\regfile.$reduce_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:21$226,3738494594
0,0,$flatten\vscale_0.\pipeline.\regfile.$reduce_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:20$223,3487578779
0,0,$flatten\vscale_0.\pipeline.\regfile.$reduce_or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:18$221,3796933891
1,0,$flatten\vscale_0.\pipeline.\regfile.$memrd$\data$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:21$227,4018333728
1,0,$flatten\vscale_0.\pipeline.\regfile.$memrd$\data$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:20$224,432921879
0,0,$flatten\vscale_0.\pipeline.\regfile.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:18$222,3538460811
0,0,\vscale_0.pipeline.src_a_mux,1913556014
0,0,$flatten\vscale_0.\pipeline.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:59$342,3392461154
0,0,$flatten\vscale_0.\pipeline.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:60$344,3169512847
0,0,$flatten\vscale_0.\pipeline.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:61$346,4187495796
0,0,$flatten\vscale_0.\pipeline.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:62$347,3873173118
0,0,$flatten\vscale_0.\pipeline.$extend$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:350$329,1578829534
0,0,$flatten\vscale_0.\pipeline.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:214$317,1903334633
0,0,$flatten\vscale_0.\pipeline.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:225$319,3994512386
0,0,$flatten\vscale_0.\pipeline.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:307$323,735397367
0,0,$flatten\vscale_0.\pipeline.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:313$326,1920806119
0,0,$flatten\vscale_0.\pipeline.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:307$325,1327399859
0,0,$flatten\vscale_0.\pipeline.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:59$343,565271751
0,0,$flatten\vscale_0.\pipeline.$or$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:60$345,3524355930
0,0,$flatten\vscale_0.\pipeline.$shr$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:55$340,2840885196
0,0,$flatten\vscale_0.\pipeline.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:275$320,238557405
0,0,$flatten\vscale_0.\pipeline.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:276$321,2972130830
0,0,$flatten\vscale_0.\pipeline.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:350$330,84409059
0,0,$flatten\vscale_0.\pipeline.\PCmux.$add$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_PC_mux.v:55$241,485989674
0,0,$flatten\vscale_0.\pipeline.\alu.$xor$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_alu.v:19$7,252500552
0,0,$flatten\vscale_0.\pipeline.\csr.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_csr_file.v:248$296,1316376933
0,0,$flatten\vscale_0.\pipeline.\ctrl.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_ctrl.v:465$141,2935103304
0,0,\vscale_0.pipeline.md,874463164
0,0,$flatten\vscale_0.\pipeline.\md.$xor$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_mul_div.v:93$191,493769648
0,0,$flatten\vscale_0.\pipeline.\regfile.$ternary$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_regfile.v:21$228,2218260521
0,0,\vscale_0.pipeline.src_b_mux,1570202079
0,0,\vscale_0.pipeline,725243598
0,0,$flatten\vscale_0.\imem_bridge.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:36$239,128436312
0,0,$flatten\vscale_0.\imem_bridge.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:27$236,107339185
0,0,$flatten\vscale_0.\imem_bridge.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:35$238,3476302497
0,0,\vscale_0.imem_bridge,2672744620
0,0,$flatten\vscale_0.\dmem_bridge.$eq$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:36$239,2750579868
0,0,$flatten\vscale_0.\dmem_bridge.$logic_and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:27$236,3869119747
0,0,$flatten\vscale_0.\dmem_bridge.$not$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_hasti_bridge.v:35$238,126792127
0,0,\vscale_0.dmem_bridge,299958919
0,0,\vscale_0,13294946
0,0,$flatten\vscale_0.\pipeline.$and$/home/felix/Documents/rtl2uspec/multicore_vscale_rtl2uspec_ae/src/main/verilog/vscale_pipeline.v:307$324,498507288
0,0,\vscale_1,1250077441
