# pipeline-c4
北航计组小cpu

使用verilog编写