

================================================================
== Vitis HLS Report for 'matmul_Pipeline_nopart1_nopart2'
================================================================
* Date:           Thu Jun 30 16:11:09 2022

* Version:        2021.2 (Build 3367213 on Tue Oct 19 02:47:39 MDT 2021)
* Project:        matmul
* Solution:       solution (Vitis Kernel Flow Target)
* Product family: zynq
* Target device:  xc7z045-ffg900-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  5.025 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    16389|    16389|  0.164 ms|  0.164 ms|  16389|  16389|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- nopart1_nopart2  |    16387|    16387|        20|         16|          1|  1024|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+--------+-----+
|       Name      | BRAM_18K| DSP |   FF   |   LUT  | URAM|
+-----------------+---------+-----+--------+--------+-----+
|DSP              |        -|   32|       -|       -|    -|
|Expression       |        -|    -|       0|    1189|    -|
|FIFO             |        -|    -|       -|       -|    -|
|Instance         |        -|    -|       -|       -|    -|
|Memory           |        -|    -|       -|       -|    -|
|Multiplexer      |        -|    -|       -|     657|    -|
|Register         |        -|    -|     590|       -|    -|
+-----------------+---------+-----+--------+--------+-----+
|Total            |        0|   32|     590|    1846|    0|
+-----------------+---------+-----+--------+--------+-----+
|Available        |     1090|  900|  437200|  218600|    0|
+-----------------+---------+-----+--------+--------+-----+
|Utilization (%)  |        0|    3|      ~0|      ~0|    0|
+-----------------+---------+-----+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_16s_16ns_16_4_1_U7   |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U8   |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U9   |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U10  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U11  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U12  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U13  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U14  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U15  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U16  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U17  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U18  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U19  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U20  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U21  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U22  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U23  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U24  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U25  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U26  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U27  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U28  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U29  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U30  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U31  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U32  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U33  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U34  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U35  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U36  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U37  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    |mac_muladd_16s_16s_16ns_16_4_1_U38  |mac_muladd_16s_16s_16ns_16_4_1  |  i0 * i1 + i2|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+----+------------+------------+
    |add_ln68_1_fu_835_p2     |         +|   0|  0|  11|          11|           1|
    |add_ln68_fu_847_p2       |         +|   0|  0|   6|           6|           1|
    |add_ln72_fu_936_p2       |         +|   0|  0|   6|           6|           1|
    |ap_ext_blocking_n        |       and|   0|  0|   2|           2|           2|
    |ap_int_blocking_n        |       and|   0|  0|   2|           2|           2|
    |ap_str_blocking_n        |       and|   0|  0|   2|           2|           2|
    |cmp59_fu_879_p2          |      icmp|   0|  0|   3|           6|           1|
    |cmp72_fu_930_p2          |      icmp|   0|  0|   3|           6|           5|
    |icmp_ln68_fu_829_p2      |      icmp|   0|  0|   5|          11|          12|
    |icmp_ln72_fu_853_p2      |      icmp|   0|  0|   3|           6|           7|
    |or_ln232_10_fu_1186_p2   |        or|   0|  0|  10|          10|           4|
    |or_ln232_11_fu_1256_p2   |        or|   0|  0|  10|          10|           4|
    |or_ln232_12_fu_1270_p2   |        or|   0|  0|  10|          10|           4|
    |or_ln232_13_fu_1340_p2   |        or|   0|  0|  10|          10|           4|
    |or_ln232_14_fu_1354_p2   |        or|   0|  0|  10|          10|           4|
    |or_ln232_15_fu_1424_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_16_fu_1438_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_17_fu_1508_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_18_fu_1522_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_19_fu_1592_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_1_fu_957_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln232_20_fu_1606_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_21_fu_1676_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_22_fu_1690_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_23_fu_1760_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_24_fu_1774_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_25_fu_1844_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_26_fu_1858_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_27_fu_1928_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_28_fu_1942_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_29_fu_2012_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_2_fu_971_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln232_30_fu_2026_p2   |        or|   0|  0|  10|          10|           5|
    |or_ln232_3_fu_985_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln232_4_fu_999_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln232_5_fu_1016_p2    |        or|   0|  0|  10|          10|           3|
    |or_ln232_6_fu_1030_p2    |        or|   0|  0|  10|          10|           3|
    |or_ln232_7_fu_1088_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln232_8_fu_1102_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln232_9_fu_1172_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln232_fu_915_p2       |        or|   0|  0|  10|          10|           1|
    |or_ln82_10_fu_1494_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln82_11_fu_1564_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln82_12_fu_1578_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln82_13_fu_1648_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln82_14_fu_1662_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln82_15_fu_1732_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_16_fu_1746_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_17_fu_1816_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_18_fu_1830_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_19_fu_1900_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_1_fu_1144_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln82_20_fu_1914_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_21_fu_1984_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_22_fu_1998_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_23_fu_2068_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_24_fu_2082_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_25_fu_2124_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_26_fu_2138_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_27_fu_2180_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_28_fu_2194_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_29_fu_2236_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_2_fu_1158_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln82_30_fu_2250_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln82_3_fu_1228_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln82_4_fu_1242_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln82_5_fu_1312_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln82_6_fu_1326_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln82_7_fu_1396_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln82_8_fu_1410_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln82_9_fu_1480_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln82_fu_1073_p2       |        or|   0|  0|  10|          10|           1|
    |grp_fu_2272_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2282_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2292_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2301_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2310_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2319_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2328_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2337_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2346_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2355_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2364_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2373_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2382_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2391_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2400_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2409_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2418_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2427_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2436_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2445_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2454_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2463_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2472_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2481_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2490_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2499_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2508_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2517_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2526_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2535_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2544_p2           |    select|   0|  0|  16|           1|           1|
    |grp_fu_2553_p2           |    select|   0|  0|  16|           1|           1|
    |select_ln68_1_fu_867_p3  |    select|   0|  0|   6|           1|           6|
    |select_ln68_fu_859_p3    |    select|   0|  0|   6|           1|           1|
    |ap_enable_pp0            |       xor|   0|  0|   2|           1|           2|
    +-------------------------+----------+----+---+----+------------+------------+
    |Total                    |          |   0|  0|1189|         713|         333|
    +-------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------+----+-----------+-----+-----------+
    |                 Name                 | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------+----+-----------+-----+-----------+
    |B_V_address0                          |  81|         17|   10|        170|
    |B_V_address1                          |  81|         17|   10|        170|
    |C_V_address0                          |  81|         17|   10|        170|
    |C_V_address1                          |  81|         17|   10|        170|
    |C_V_d0                                |  81|         17|   16|        272|
    |C_V_d1                                |  81|         17|   16|        272|
    |ap_NS_fsm                             |  81|         17|    1|         17|
    |ap_done_int                           |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0               |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0_reg           |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1               |   9|          2|    1|          2|
    |ap_sig_allocacmp_col_load             |   9|          2|    6|         12|
    |ap_sig_allocacmp_indvar_flatten_load  |   9|          2|   11|         22|
    |ap_sig_allocacmp_row_load             |   9|          2|    6|         12|
    |col_fu_112                            |   9|          2|    6|         12|
    |indvar_flatten_fu_248                 |   9|          2|   11|         22|
    |row_fu_244                            |   9|          2|    6|         12|
    +--------------------------------------+----+-----------+-----+-----------+
    |Total                                 | 657|        139|  123|       1341|
    +--------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------+----+----+-----+-----------+
    |             Name             | FF | LUT| Bits| Const Bits|
    +------------------------------+----+----+-----+-----------+
    |A_V_load_reg_2883             |  16|   0|   16|          0|
    |ap_CS_fsm                     |  16|   0|   16|          0|
    |ap_done_reg                   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg   |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1       |   1|   0|    1|          0|
    |cmp59_reg_2784                |   1|   0|    1|          0|
    |cmp59_reg_2784_pp0_iter1_reg  |   1|   0|    1|          0|
    |cmp72_reg_2869                |   1|   0|    1|          0|
    |cmp72_reg_2869_pp0_iter1_reg  |   1|   0|    1|          0|
    |col_fu_112                    |   6|   0|    6|          0|
    |empty_31_reg_2779             |   5|   0|    5|          0|
    |icmp_ln68_reg_2775            |   1|   0|    1|          0|
    |indvar_flatten_fu_248         |  11|   0|   11|          0|
    |row_fu_244                    |   6|   0|    6|          0|
    |temp_sum_V_0_1_fu_116         |  16|   0|   16|          0|
    |temp_sum_V_10_1_fu_156        |  16|   0|   16|          0|
    |temp_sum_V_11_1_fu_160        |  16|   0|   16|          0|
    |temp_sum_V_12_1_fu_164        |  16|   0|   16|          0|
    |temp_sum_V_13_1_fu_168        |  16|   0|   16|          0|
    |temp_sum_V_14_1_fu_172        |  16|   0|   16|          0|
    |temp_sum_V_15_1_fu_176        |  16|   0|   16|          0|
    |temp_sum_V_16_1_fu_180        |  16|   0|   16|          0|
    |temp_sum_V_17_1_fu_184        |  16|   0|   16|          0|
    |temp_sum_V_18_1_fu_188        |  16|   0|   16|          0|
    |temp_sum_V_19_1_fu_192        |  16|   0|   16|          0|
    |temp_sum_V_1_1_fu_120         |  16|   0|   16|          0|
    |temp_sum_V_20_1_fu_196        |  16|   0|   16|          0|
    |temp_sum_V_21_1_fu_200        |  16|   0|   16|          0|
    |temp_sum_V_22_1_fu_204        |  16|   0|   16|          0|
    |temp_sum_V_23_1_fu_208        |  16|   0|   16|          0|
    |temp_sum_V_24_1_fu_212        |  16|   0|   16|          0|
    |temp_sum_V_25_1_fu_216        |  16|   0|   16|          0|
    |temp_sum_V_26_1_fu_220        |  16|   0|   16|          0|
    |temp_sum_V_27_1_fu_224        |  16|   0|   16|          0|
    |temp_sum_V_28_1_fu_228        |  16|   0|   16|          0|
    |temp_sum_V_29_1_fu_232        |  16|   0|   16|          0|
    |temp_sum_V_2_1_fu_124         |  16|   0|   16|          0|
    |temp_sum_V_30_1_fu_236        |  16|   0|   16|          0|
    |temp_sum_V_31_1_fu_240        |  16|   0|   16|          0|
    |temp_sum_V_3_1_fu_128         |  16|   0|   16|          0|
    |temp_sum_V_4_1_fu_132         |  16|   0|   16|          0|
    |temp_sum_V_5_1_fu_136         |  16|   0|   16|          0|
    |temp_sum_V_6_1_fu_140         |  16|   0|   16|          0|
    |temp_sum_V_7_1_fu_144         |  16|   0|   16|          0|
    |temp_sum_V_8_1_fu_148         |  16|   0|   16|          0|
    |temp_sum_V_9_1_fu_152         |  16|   0|   16|          0|
    |tmp_35_reg_2825               |   5|   0|   10|          5|
    |tmp_5_reg_2949                |   5|   0|   10|          5|
    +------------------------------+----+----+-----+-----------+
    |Total                         | 590|   0|  600|         10|
    +------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+---------------------------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |          Source Object          |    C Type    |
+-------------------+-----+-----+------------+---------------------------------+--------------+
|ap_clk             |   in|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_rst             |   in|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_start           |   in|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_done            |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_idle            |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_ready           |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_ext_blocking_n  |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_str_blocking_n  |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|ap_int_blocking_n  |  out|    1|  ap_ctrl_hs|  matmul_Pipeline_nopart1_nopart2|  return value|
|C_V_address0       |  out|   10|   ap_memory|                              C_V|         array|
|C_V_ce0            |  out|    1|   ap_memory|                              C_V|         array|
|C_V_we0            |  out|    1|   ap_memory|                              C_V|         array|
|C_V_d0             |  out|   16|   ap_memory|                              C_V|         array|
|C_V_address1       |  out|   10|   ap_memory|                              C_V|         array|
|C_V_ce1            |  out|    1|   ap_memory|                              C_V|         array|
|C_V_we1            |  out|    1|   ap_memory|                              C_V|         array|
|C_V_d1             |  out|   16|   ap_memory|                              C_V|         array|
|A_V_address0       |  out|   10|   ap_memory|                              A_V|         array|
|A_V_ce0            |  out|    1|   ap_memory|                              A_V|         array|
|A_V_q0             |   in|   16|   ap_memory|                              A_V|         array|
|B_V_address0       |  out|   10|   ap_memory|                              B_V|         array|
|B_V_ce0            |  out|    1|   ap_memory|                              B_V|         array|
|B_V_q0             |   in|   16|   ap_memory|                              B_V|         array|
|B_V_address1       |  out|   10|   ap_memory|                              B_V|         array|
|B_V_ce1            |  out|    1|   ap_memory|                              B_V|         array|
|B_V_q1             |   in|   16|   ap_memory|                              B_V|         array|
+-------------------+-----+-----+------------+---------------------------------+--------------+

