---
title: digitalCircuit
date: 2019-06-05 16:10:35
tags:
---
# 组合逻辑电路

定义：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
特点：与历史状况无关，就不能包含存储单元。逻辑表达式的直接实现。输入输出不要有闭环。

## 常用组合逻辑电路模块

### 编码器
编码含义：为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。
逻辑功能：将输入的每一个高、低电平信号编成一个对应的二进制代码。
#### 普通编码器
任何时可只允许输入一个编码信号，否则将发生混乱。
eg：8 线-3 线编码器，它的输入时 I0~I7 八个高电平信号，它的输入是 3 位二进制代码 Y2Y1Y0
#### 优先编码器
允许同时输入两个以上的编码信号，设计是以将所有输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
eg：8 线-3 线优先编码器 74HC148

### 译码器
译码含义：编码的反操作。
逻辑功能：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。信息处理完后的表达。
#### 二进制译码器
输入一组二进制代码，输出一组与输入代码一一对应的高、低电平信号。
eg：3 线-8 线译码器，A2,A1,A0 是输入端，Y0~Y7输出端，其采用二极管与门阵列构成。
eg：74HC1138，CMOS 门电路组成。
#### 二-十进制译码器
将输入的 10 个 BCD 码译成十个高、低电平输出。存在 6 个伪码。

### 数据选择器
方式：传输过程中，通过给定的地址代码，从一组数据中选出某一个来，送到输出端。最小的二选一数据选择器。 
逻辑表达式：Y = SEL \* A + SEL\’ \* B

### 加法器
#### 半加器
不考虑来自低位的进位，将两个 1 位二进制数相加。
#### 全加器
将两个多为二进制数相加时，除了最低位以外，每一位都应考虑来自低位的进位。

### 竞争-冒险
门电路两个输入信号同时向相反的逻辑电平跳变（一个从 0 变成 1 ，另一个从 1 变成 0）的现象称为竞争。
由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险

# 半导体存储电路

## 概念
存储电路：在对数字信号的运算过程中需要不断的将运算数据和运算结果保存下来。
存储单元：存储以为数据的电路
寄存器：存储一组数据的存储电路
存储器：存储大量数据的存储电路
静态存储单元：由门电路链接而成，其中包括各种结构的锁存器和触发器。
因为有反馈线才能存储数据。
## SR锁存器
输出端：Q 、 Q\'
Sd 置位端或置 1 输入端， Rd复位端或置 0 输入端
Q* 存储器的新状态（也称为次态）
Q  存储器的原来状态（也称为初态）
含有状态变量的真值表称为锁存器的特性表。
约束条件：SR=0
特点：输入信号直接加在输出门上，所以输入信号在全部作用时间里都能直接改变输出端 Q 与 Q\' 的状态。
## 触发器按工作方式分类
与锁存器的区别：它除了置 0、置 1 以外，有增加了一个触发信号的输入端。称为时钟信号 CLOCK，CLK。
分类：触发信号的工作方式）电平触发、边沿触发、脉冲触发
### 点平触发的触发器
当 CLK=0 时，输出保持原来的状态不变。
只有当 CLK=1 时，S、R 信号才能改变输出。此时与SR锁存器特性表一样。
特点：在时钟为1时，S、R 的任意改变都能引起输出状态的改变，在时钟回到 0 以后，触发器保存的是CLK回到零的瞬间状态。
### 边沿触发的触发器
效果：为了提高触发器工作的可靠性、增强抗干扰能力，触发器的次态仅仅取决于 CLK 信号下降沿（或上升沿）到达时刻输入信号的状态。
### 脉冲触发的触发器
脉冲触发 SR 触发器的典型电路：也成主从 SR 触发器
在脉冲触发 SR 触发器中，必须考察全部 CLK = 1 期间主触发器状态的变化情况。此为与边沿触发器的区别所在。
因为需要等到 CLK 的有效电平消失以后，输出状态才改变，所以这也成为延迟触发。
为了强调此逻辑功能与 SR 锁存器的区别，将两个输入端分别用 J 和 K 表示，并将具有这种逻辑功能的触发器成为 JK 触发器。
## 触发器按逻辑功能分类
逻辑功能是指：稳态下触发器的次态和初态与输入之间的逻辑关系。
而触发方式则指出了触发器在动态翻转过程中的动作特点。
### SR 触发器
无论触发方式如何：
SR 触发器的特性方程 Q* = S + R'Q 且 SR = 0
### JK 触发器
无论触发方式如何：
特性方程:  Q* = JQ' + K'Q
### T 触发器
逻辑功能：当控制信号 T = 1 时，每来一个时钟信号它的状态就翻转一次，而当 T = 0 时，时钟信号到达后它的状态保持不变。
特性方程： Q* = TQ' + T'Q
（事实上只要将 JK 触发器的输入端连在一起作为 T 端，就可构成 T 触发器。）
### D 触发器
特性方程： Q* = D

# 时序逻辑电路

逻辑功能：任一时刻的输出信号不仅仅取决于当时的输入信号，而且还要取决于电路原来的状态，或者说，还与原来的输入有关。


特点：
- 时序电路通常包括组合电路和存储电路两个组成部分，存储电路必不可少。
- 存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

三个方程组：
- 输出方程
- 状态方程
- 驱动方程

同步时序电路中，所有触发器的状态变化都是在同一时钟信号操作下同时发生的。
异步时序电路中，触发器的状态变化不是同时发生的。

根据输出信号特点分类：
- 米利型，输出信号不仅取决于存储电路的状态，而且还取决于输入变量。Y  = F ( X , Q )
- 穆尔型，输出信号仅仅取决于存储电路的状态。Y = F ( Q )

鉴于时序电路在工作时是在电路的有限个状态间按一定的规律转换的，所以也将时序电路成为状态机 SM、有限状态机 FSM 或算法状态机 ASM。（各种状态的理解：好比饮料售货机的例子，000 代表可以购买，001 代表收入 5 元，002 代表收入 10 元……）

## 同步时序逻辑电路的分析
思想：如果将电路在一系列时钟信号作用下状态转换的全过程都找出来，则电路的功能就一目了然了。
描述时序电路状态转换全过程的方法：
- 状态转换表
- 状态转换图

## 常用的时序逻辑电路
### 移位寄存器
Shift Register 除了有存储代码的功能以外，还具有以为的功能。
移位：寄存里存储的代码，能在移位脉冲的作用下依次左移或者右移。
### 计数器


