#ifndef IP_MULTI_CONVO_CORE_SMARTCONNECT_0_0_H_
#define IP_MULTI_CONVO_CORE_SMARTCONNECT_0_0_H_

// (c) Copyright 1995-2022 Xilinx, Inc. All rights reserved.
// 
// This file contains confidential and proprietary information
// of Xilinx, Inc. and is protected under U.S. and
// international copyright and other intellectual property
// laws.
// 
// DISCLAIMER
// This disclaimer is not a license and does not grant any
// rights to the materials distributed herewith. Except as
// otherwise provided in a valid license issued to you by
// Xilinx, and to the maximum extent permitted by applicable
// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
// WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES
// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
// (2) Xilinx shall not be liable (whether in contract or tort,
// including negligence, or under any other theory of
// liability) for any loss or damage of any kind or nature
// related to, arising under or in connection with these
// materials, including for any direct, or any indirect,
// special, incidental, or consequential loss or damage
// (including loss of data, profits, goodwill, or any type of
// loss or damage suffered as a result of any action brought
// by a third party) even if such damage or loss was
// reasonably foreseeable or Xilinx had been advised of the
// possibility of the same.
// 
// CRITICAL APPLICATIONS
// Xilinx products are not designed or intended to be fail-
// safe, or for use in any application requiring fail-safe
// performance, such as life-support or safety devices or
// systems, Class III medical devices, nuclear facilities,
// applications related to the deployment of airbags, or any
// other applications that could lead to death, personal
// injury, or severe property or environmental damage
// (individually and collectively, "Critical
// Applications"). Customer assumes the sole risk and
// liability of any use of Xilinx products in Critical
// Applications, subject only to applicable laws and
// regulations governing limitations on product liability.
// 
// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
// PART OF THIS FILE AT ALL TIMES.
// 
// DO NOT MODIFY THIS FILE.


#ifndef XTLM
#include "xtlm.h"
#endif
#ifndef SYSTEMC_INCLUDED
#include <systemc>
#endif

#if defined(_MSC_VER)
#define DllExport __declspec(dllexport)
#elif defined(__GNUC__)
#define DllExport __attribute__ ((visibility("default")))
#else
#define DllExport
#endif

#include "Multi_convo_core_smartconnect_0_0_sc.h"




#ifdef XILINX_SIMULATOR
class DllExport Multi_convo_core_smartconnect_0_0 : public Multi_convo_core_smartconnect_0_0_sc
{
public:

  Multi_convo_core_smartconnect_0_0(const sc_core::sc_module_name& nm);
  virtual ~Multi_convo_core_smartconnect_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awqos;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wlast;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arqos;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rlast;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awqos;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wlast;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arqos;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rlast;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awqos;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wlast;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arqos;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rlast;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awqos;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wlast;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arqos;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rlast;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awqos;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wlast;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arqos;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rlast;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awqos;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wlast;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arqos;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rlast;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awqos;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wlast;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arqos;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rlast;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awqos;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wlast;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arqos;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rlast;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awqos;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wlast;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arqos;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rlast;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awqos;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wlast;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arqos;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rlast;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awqos;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wlast;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arqos;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rlast;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awqos;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wlast;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arqos;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rlast;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,32,1,1,1,1,1,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_awlock_converter;
  sc_signal< bool > m_M12_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_arlock_converter;
  sc_signal< bool > m_M12_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_awlock_converter;
  sc_signal< bool > m_M13_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_arlock_converter;
  sc_signal< bool > m_M13_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_awlock_converter;
  sc_signal< bool > m_M14_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_arlock_converter;
  sc_signal< bool > m_M14_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_awlock_converter;
  sc_signal< bool > m_M15_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_arlock_converter;
  sc_signal< bool > m_M15_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_awlock_converter;
  sc_signal< bool > m_M16_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_arlock_converter;
  sc_signal< bool > m_M16_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_awlock_converter;
  sc_signal< bool > m_M17_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_arlock_converter;
  sc_signal< bool > m_M17_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_awlock_converter;
  sc_signal< bool > m_M18_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_arlock_converter;
  sc_signal< bool > m_M18_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_awlock_converter;
  sc_signal< bool > m_M19_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_arlock_converter;
  sc_signal< bool > m_M19_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_awlock_converter;
  sc_signal< bool > m_M20_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_arlock_converter;
  sc_signal< bool > m_M20_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_awlock_converter;
  sc_signal< bool > m_M21_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_arlock_converter;
  sc_signal< bool > m_M21_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_awlock_converter;
  sc_signal< bool > m_M22_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_arlock_converter;
  sc_signal< bool > m_M22_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_awlock_converter;
  sc_signal< bool > m_M23_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_arlock_converter;
  sc_signal< bool > m_M23_AXI_arlock_converter_signal;

};
#endif // XILINX_SIMULATOR




#ifdef XM_SYSTEMC
class DllExport Multi_convo_core_smartconnect_0_0 : public Multi_convo_core_smartconnect_0_0_sc
{
public:

  Multi_convo_core_smartconnect_0_0(const sc_core::sc_module_name& nm);
  virtual ~Multi_convo_core_smartconnect_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awqos;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wlast;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arqos;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rlast;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awqos;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wlast;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arqos;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rlast;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awqos;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wlast;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arqos;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rlast;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awqos;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wlast;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arqos;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rlast;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awqos;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wlast;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arqos;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rlast;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awqos;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wlast;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arqos;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rlast;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awqos;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wlast;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arqos;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rlast;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awqos;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wlast;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arqos;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rlast;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awqos;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wlast;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arqos;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rlast;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awqos;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wlast;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arqos;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rlast;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awqos;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wlast;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arqos;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rlast;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awqos;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wlast;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arqos;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rlast;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,32,1,1,1,1,1,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_awlock_converter;
  sc_signal< bool > m_M12_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_arlock_converter;
  sc_signal< bool > m_M12_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_awlock_converter;
  sc_signal< bool > m_M13_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_arlock_converter;
  sc_signal< bool > m_M13_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_awlock_converter;
  sc_signal< bool > m_M14_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_arlock_converter;
  sc_signal< bool > m_M14_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_awlock_converter;
  sc_signal< bool > m_M15_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_arlock_converter;
  sc_signal< bool > m_M15_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_awlock_converter;
  sc_signal< bool > m_M16_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_arlock_converter;
  sc_signal< bool > m_M16_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_awlock_converter;
  sc_signal< bool > m_M17_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_arlock_converter;
  sc_signal< bool > m_M17_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_awlock_converter;
  sc_signal< bool > m_M18_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_arlock_converter;
  sc_signal< bool > m_M18_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_awlock_converter;
  sc_signal< bool > m_M19_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_arlock_converter;
  sc_signal< bool > m_M19_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_awlock_converter;
  sc_signal< bool > m_M20_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_arlock_converter;
  sc_signal< bool > m_M20_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_awlock_converter;
  sc_signal< bool > m_M21_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_arlock_converter;
  sc_signal< bool > m_M21_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_awlock_converter;
  sc_signal< bool > m_M22_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_arlock_converter;
  sc_signal< bool > m_M22_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_awlock_converter;
  sc_signal< bool > m_M23_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_arlock_converter;
  sc_signal< bool > m_M23_AXI_arlock_converter_signal;

};
#endif // XM_SYSTEMC




#ifdef RIVIERA
class DllExport Multi_convo_core_smartconnect_0_0 : public Multi_convo_core_smartconnect_0_0_sc
{
public:

  Multi_convo_core_smartconnect_0_0(const sc_core::sc_module_name& nm);
  virtual ~Multi_convo_core_smartconnect_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awqos;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wlast;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arqos;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rlast;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awqos;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wlast;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arqos;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rlast;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awqos;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wlast;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arqos;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rlast;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awqos;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wlast;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arqos;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rlast;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awqos;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wlast;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arqos;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rlast;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awqos;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wlast;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arqos;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rlast;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awqos;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wlast;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arqos;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rlast;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awqos;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wlast;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arqos;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rlast;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awqos;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wlast;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arqos;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rlast;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awqos;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wlast;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arqos;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rlast;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awqos;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wlast;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arqos;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rlast;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awqos;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wlast;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arqos;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rlast;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,32,1,1,1,1,1,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_awlock_converter;
  sc_signal< bool > m_M12_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_arlock_converter;
  sc_signal< bool > m_M12_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_awlock_converter;
  sc_signal< bool > m_M13_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_arlock_converter;
  sc_signal< bool > m_M13_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_awlock_converter;
  sc_signal< bool > m_M14_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_arlock_converter;
  sc_signal< bool > m_M14_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_awlock_converter;
  sc_signal< bool > m_M15_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_arlock_converter;
  sc_signal< bool > m_M15_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_awlock_converter;
  sc_signal< bool > m_M16_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_arlock_converter;
  sc_signal< bool > m_M16_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_awlock_converter;
  sc_signal< bool > m_M17_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_arlock_converter;
  sc_signal< bool > m_M17_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_awlock_converter;
  sc_signal< bool > m_M18_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_arlock_converter;
  sc_signal< bool > m_M18_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_awlock_converter;
  sc_signal< bool > m_M19_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_arlock_converter;
  sc_signal< bool > m_M19_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_awlock_converter;
  sc_signal< bool > m_M20_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_arlock_converter;
  sc_signal< bool > m_M20_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_awlock_converter;
  sc_signal< bool > m_M21_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_arlock_converter;
  sc_signal< bool > m_M21_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_awlock_converter;
  sc_signal< bool > m_M22_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_arlock_converter;
  sc_signal< bool > m_M22_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_awlock_converter;
  sc_signal< bool > m_M23_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_arlock_converter;
  sc_signal< bool > m_M23_AXI_arlock_converter_signal;

};
#endif // RIVIERA




#ifdef VCSSYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_aximm_target_stub.h"

class DllExport Multi_convo_core_smartconnect_0_0 : public Multi_convo_core_smartconnect_0_0_sc
{
public:

  Multi_convo_core_smartconnect_0_0(const sc_core::sc_module_name& nm);
  virtual ~Multi_convo_core_smartconnect_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awqos;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wlast;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arqos;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rlast;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awqos;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wlast;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arqos;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rlast;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awqos;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wlast;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arqos;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rlast;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awqos;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wlast;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arqos;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rlast;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awqos;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wlast;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arqos;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rlast;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awqos;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wlast;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arqos;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rlast;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awqos;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wlast;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arqos;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rlast;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awqos;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wlast;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arqos;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rlast;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awqos;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wlast;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arqos;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rlast;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awqos;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wlast;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arqos;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rlast;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awqos;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wlast;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arqos;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rlast;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awqos;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wlast;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arqos;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rlast;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,32,1,1,1,1,1,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_awlock_converter;
  sc_signal< bool > m_M12_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_arlock_converter;
  sc_signal< bool > m_M12_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_awlock_converter;
  sc_signal< bool > m_M13_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_arlock_converter;
  sc_signal< bool > m_M13_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_awlock_converter;
  sc_signal< bool > m_M14_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_arlock_converter;
  sc_signal< bool > m_M14_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_awlock_converter;
  sc_signal< bool > m_M15_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_arlock_converter;
  sc_signal< bool > m_M15_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_awlock_converter;
  sc_signal< bool > m_M16_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_arlock_converter;
  sc_signal< bool > m_M16_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_awlock_converter;
  sc_signal< bool > m_M17_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_arlock_converter;
  sc_signal< bool > m_M17_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_awlock_converter;
  sc_signal< bool > m_M18_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_arlock_converter;
  sc_signal< bool > m_M18_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_awlock_converter;
  sc_signal< bool > m_M19_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_arlock_converter;
  sc_signal< bool > m_M19_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_awlock_converter;
  sc_signal< bool > m_M20_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_arlock_converter;
  sc_signal< bool > m_M20_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_awlock_converter;
  sc_signal< bool > m_M21_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_arlock_converter;
  sc_signal< bool > m_M21_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_awlock_converter;
  sc_signal< bool > m_M22_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_arlock_converter;
  sc_signal< bool > m_M22_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_awlock_converter;
  sc_signal< bool > m_M23_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_arlock_converter;
  sc_signal< bool > m_M23_AXI_arlock_converter_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // VCSSYSTEMC




#ifdef MTI_SYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_aximm_target_stub.h"

class DllExport Multi_convo_core_smartconnect_0_0 : public Multi_convo_core_smartconnect_0_0_sc
{
public:

  Multi_convo_core_smartconnect_0_0(const sc_core::sc_module_name& nm);
  virtual ~Multi_convo_core_smartconnect_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_in< bool > aclk;
  sc_core::sc_in< bool > aresetn;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_awaddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_awlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_awburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_awlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_awprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_awqos;
  sc_core::sc_in< bool > S00_AXI_awvalid;
  sc_core::sc_out< bool > S00_AXI_awready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_wdata;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_wstrb;
  sc_core::sc_in< bool > S00_AXI_wlast;
  sc_core::sc_in< bool > S00_AXI_wvalid;
  sc_core::sc_out< bool > S00_AXI_wready;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_bresp;
  sc_core::sc_out< bool > S00_AXI_bvalid;
  sc_core::sc_in< bool > S00_AXI_bready;
  sc_core::sc_in< sc_dt::sc_bv<32> > S00_AXI_araddr;
  sc_core::sc_in< sc_dt::sc_bv<8> > S00_AXI_arlen;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arsize;
  sc_core::sc_in< sc_dt::sc_bv<2> > S00_AXI_arburst;
  sc_core::sc_in< sc_dt::sc_bv<1> > S00_AXI_arlock;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arcache;
  sc_core::sc_in< sc_dt::sc_bv<3> > S00_AXI_arprot;
  sc_core::sc_in< sc_dt::sc_bv<4> > S00_AXI_arqos;
  sc_core::sc_in< bool > S00_AXI_arvalid;
  sc_core::sc_out< bool > S00_AXI_arready;
  sc_core::sc_out< sc_dt::sc_bv<32> > S00_AXI_rdata;
  sc_core::sc_out< sc_dt::sc_bv<2> > S00_AXI_rresp;
  sc_core::sc_out< bool > S00_AXI_rlast;
  sc_core::sc_out< bool > S00_AXI_rvalid;
  sc_core::sc_in< bool > S00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_awqos;
  sc_core::sc_out< bool > M00_AXI_awvalid;
  sc_core::sc_in< bool > M00_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M00_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_wstrb;
  sc_core::sc_out< bool > M00_AXI_wlast;
  sc_core::sc_out< bool > M00_AXI_wvalid;
  sc_core::sc_in< bool > M00_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_bresp;
  sc_core::sc_in< bool > M00_AXI_bvalid;
  sc_core::sc_out< bool > M00_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M00_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M00_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M00_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M00_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M00_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M00_AXI_arqos;
  sc_core::sc_out< bool > M00_AXI_arvalid;
  sc_core::sc_in< bool > M00_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M00_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M00_AXI_rresp;
  sc_core::sc_in< bool > M00_AXI_rlast;
  sc_core::sc_in< bool > M00_AXI_rvalid;
  sc_core::sc_out< bool > M00_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_awqos;
  sc_core::sc_out< bool > M01_AXI_awvalid;
  sc_core::sc_in< bool > M01_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M01_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_wstrb;
  sc_core::sc_out< bool > M01_AXI_wlast;
  sc_core::sc_out< bool > M01_AXI_wvalid;
  sc_core::sc_in< bool > M01_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_bresp;
  sc_core::sc_in< bool > M01_AXI_bvalid;
  sc_core::sc_out< bool > M01_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M01_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M01_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M01_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M01_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M01_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M01_AXI_arqos;
  sc_core::sc_out< bool > M01_AXI_arvalid;
  sc_core::sc_in< bool > M01_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M01_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M01_AXI_rresp;
  sc_core::sc_in< bool > M01_AXI_rlast;
  sc_core::sc_in< bool > M01_AXI_rvalid;
  sc_core::sc_out< bool > M01_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_awqos;
  sc_core::sc_out< bool > M02_AXI_awvalid;
  sc_core::sc_in< bool > M02_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M02_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_wstrb;
  sc_core::sc_out< bool > M02_AXI_wlast;
  sc_core::sc_out< bool > M02_AXI_wvalid;
  sc_core::sc_in< bool > M02_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_bresp;
  sc_core::sc_in< bool > M02_AXI_bvalid;
  sc_core::sc_out< bool > M02_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M02_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M02_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M02_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M02_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M02_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M02_AXI_arqos;
  sc_core::sc_out< bool > M02_AXI_arvalid;
  sc_core::sc_in< bool > M02_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M02_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M02_AXI_rresp;
  sc_core::sc_in< bool > M02_AXI_rlast;
  sc_core::sc_in< bool > M02_AXI_rvalid;
  sc_core::sc_out< bool > M02_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_awqos;
  sc_core::sc_out< bool > M03_AXI_awvalid;
  sc_core::sc_in< bool > M03_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M03_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_wstrb;
  sc_core::sc_out< bool > M03_AXI_wlast;
  sc_core::sc_out< bool > M03_AXI_wvalid;
  sc_core::sc_in< bool > M03_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_bresp;
  sc_core::sc_in< bool > M03_AXI_bvalid;
  sc_core::sc_out< bool > M03_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M03_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M03_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M03_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M03_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M03_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M03_AXI_arqos;
  sc_core::sc_out< bool > M03_AXI_arvalid;
  sc_core::sc_in< bool > M03_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M03_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M03_AXI_rresp;
  sc_core::sc_in< bool > M03_AXI_rlast;
  sc_core::sc_in< bool > M03_AXI_rvalid;
  sc_core::sc_out< bool > M03_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_awqos;
  sc_core::sc_out< bool > M04_AXI_awvalid;
  sc_core::sc_in< bool > M04_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M04_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_wstrb;
  sc_core::sc_out< bool > M04_AXI_wlast;
  sc_core::sc_out< bool > M04_AXI_wvalid;
  sc_core::sc_in< bool > M04_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_bresp;
  sc_core::sc_in< bool > M04_AXI_bvalid;
  sc_core::sc_out< bool > M04_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M04_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M04_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M04_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M04_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M04_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M04_AXI_arqos;
  sc_core::sc_out< bool > M04_AXI_arvalid;
  sc_core::sc_in< bool > M04_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M04_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M04_AXI_rresp;
  sc_core::sc_in< bool > M04_AXI_rlast;
  sc_core::sc_in< bool > M04_AXI_rvalid;
  sc_core::sc_out< bool > M04_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_awqos;
  sc_core::sc_out< bool > M05_AXI_awvalid;
  sc_core::sc_in< bool > M05_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M05_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_wstrb;
  sc_core::sc_out< bool > M05_AXI_wlast;
  sc_core::sc_out< bool > M05_AXI_wvalid;
  sc_core::sc_in< bool > M05_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_bresp;
  sc_core::sc_in< bool > M05_AXI_bvalid;
  sc_core::sc_out< bool > M05_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M05_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M05_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M05_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M05_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M05_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M05_AXI_arqos;
  sc_core::sc_out< bool > M05_AXI_arvalid;
  sc_core::sc_in< bool > M05_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M05_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M05_AXI_rresp;
  sc_core::sc_in< bool > M05_AXI_rlast;
  sc_core::sc_in< bool > M05_AXI_rvalid;
  sc_core::sc_out< bool > M05_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_awqos;
  sc_core::sc_out< bool > M06_AXI_awvalid;
  sc_core::sc_in< bool > M06_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M06_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_wstrb;
  sc_core::sc_out< bool > M06_AXI_wlast;
  sc_core::sc_out< bool > M06_AXI_wvalid;
  sc_core::sc_in< bool > M06_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_bresp;
  sc_core::sc_in< bool > M06_AXI_bvalid;
  sc_core::sc_out< bool > M06_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M06_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M06_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M06_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M06_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M06_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M06_AXI_arqos;
  sc_core::sc_out< bool > M06_AXI_arvalid;
  sc_core::sc_in< bool > M06_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M06_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M06_AXI_rresp;
  sc_core::sc_in< bool > M06_AXI_rlast;
  sc_core::sc_in< bool > M06_AXI_rvalid;
  sc_core::sc_out< bool > M06_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_awqos;
  sc_core::sc_out< bool > M07_AXI_awvalid;
  sc_core::sc_in< bool > M07_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M07_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_wstrb;
  sc_core::sc_out< bool > M07_AXI_wlast;
  sc_core::sc_out< bool > M07_AXI_wvalid;
  sc_core::sc_in< bool > M07_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_bresp;
  sc_core::sc_in< bool > M07_AXI_bvalid;
  sc_core::sc_out< bool > M07_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M07_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M07_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M07_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M07_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M07_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M07_AXI_arqos;
  sc_core::sc_out< bool > M07_AXI_arvalid;
  sc_core::sc_in< bool > M07_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M07_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M07_AXI_rresp;
  sc_core::sc_in< bool > M07_AXI_rlast;
  sc_core::sc_in< bool > M07_AXI_rvalid;
  sc_core::sc_out< bool > M07_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_awqos;
  sc_core::sc_out< bool > M08_AXI_awvalid;
  sc_core::sc_in< bool > M08_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M08_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_wstrb;
  sc_core::sc_out< bool > M08_AXI_wlast;
  sc_core::sc_out< bool > M08_AXI_wvalid;
  sc_core::sc_in< bool > M08_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_bresp;
  sc_core::sc_in< bool > M08_AXI_bvalid;
  sc_core::sc_out< bool > M08_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M08_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M08_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M08_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M08_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M08_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M08_AXI_arqos;
  sc_core::sc_out< bool > M08_AXI_arvalid;
  sc_core::sc_in< bool > M08_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M08_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M08_AXI_rresp;
  sc_core::sc_in< bool > M08_AXI_rlast;
  sc_core::sc_in< bool > M08_AXI_rvalid;
  sc_core::sc_out< bool > M08_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_awqos;
  sc_core::sc_out< bool > M09_AXI_awvalid;
  sc_core::sc_in< bool > M09_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M09_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_wstrb;
  sc_core::sc_out< bool > M09_AXI_wlast;
  sc_core::sc_out< bool > M09_AXI_wvalid;
  sc_core::sc_in< bool > M09_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_bresp;
  sc_core::sc_in< bool > M09_AXI_bvalid;
  sc_core::sc_out< bool > M09_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M09_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M09_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M09_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M09_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M09_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M09_AXI_arqos;
  sc_core::sc_out< bool > M09_AXI_arvalid;
  sc_core::sc_in< bool > M09_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M09_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M09_AXI_rresp;
  sc_core::sc_in< bool > M09_AXI_rlast;
  sc_core::sc_in< bool > M09_AXI_rvalid;
  sc_core::sc_out< bool > M09_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_awqos;
  sc_core::sc_out< bool > M10_AXI_awvalid;
  sc_core::sc_in< bool > M10_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M10_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_wstrb;
  sc_core::sc_out< bool > M10_AXI_wlast;
  sc_core::sc_out< bool > M10_AXI_wvalid;
  sc_core::sc_in< bool > M10_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_bresp;
  sc_core::sc_in< bool > M10_AXI_bvalid;
  sc_core::sc_out< bool > M10_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M10_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M10_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M10_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M10_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M10_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M10_AXI_arqos;
  sc_core::sc_out< bool > M10_AXI_arvalid;
  sc_core::sc_in< bool > M10_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M10_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M10_AXI_rresp;
  sc_core::sc_in< bool > M10_AXI_rlast;
  sc_core::sc_in< bool > M10_AXI_rvalid;
  sc_core::sc_out< bool > M10_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_awqos;
  sc_core::sc_out< bool > M11_AXI_awvalid;
  sc_core::sc_in< bool > M11_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M11_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_wstrb;
  sc_core::sc_out< bool > M11_AXI_wlast;
  sc_core::sc_out< bool > M11_AXI_wvalid;
  sc_core::sc_in< bool > M11_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_bresp;
  sc_core::sc_in< bool > M11_AXI_bvalid;
  sc_core::sc_out< bool > M11_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M11_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M11_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M11_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M11_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M11_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M11_AXI_arqos;
  sc_core::sc_out< bool > M11_AXI_arvalid;
  sc_core::sc_in< bool > M11_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M11_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M11_AXI_rresp;
  sc_core::sc_in< bool > M11_AXI_rlast;
  sc_core::sc_in< bool > M11_AXI_rvalid;
  sc_core::sc_out< bool > M11_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_awqos;
  sc_core::sc_out< bool > M12_AXI_awvalid;
  sc_core::sc_in< bool > M12_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M12_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_wstrb;
  sc_core::sc_out< bool > M12_AXI_wlast;
  sc_core::sc_out< bool > M12_AXI_wvalid;
  sc_core::sc_in< bool > M12_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_bresp;
  sc_core::sc_in< bool > M12_AXI_bvalid;
  sc_core::sc_out< bool > M12_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M12_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M12_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M12_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M12_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M12_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M12_AXI_arqos;
  sc_core::sc_out< bool > M12_AXI_arvalid;
  sc_core::sc_in< bool > M12_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M12_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M12_AXI_rresp;
  sc_core::sc_in< bool > M12_AXI_rlast;
  sc_core::sc_in< bool > M12_AXI_rvalid;
  sc_core::sc_out< bool > M12_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_awqos;
  sc_core::sc_out< bool > M13_AXI_awvalid;
  sc_core::sc_in< bool > M13_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M13_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_wstrb;
  sc_core::sc_out< bool > M13_AXI_wlast;
  sc_core::sc_out< bool > M13_AXI_wvalid;
  sc_core::sc_in< bool > M13_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_bresp;
  sc_core::sc_in< bool > M13_AXI_bvalid;
  sc_core::sc_out< bool > M13_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M13_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M13_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M13_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M13_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M13_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M13_AXI_arqos;
  sc_core::sc_out< bool > M13_AXI_arvalid;
  sc_core::sc_in< bool > M13_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M13_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M13_AXI_rresp;
  sc_core::sc_in< bool > M13_AXI_rlast;
  sc_core::sc_in< bool > M13_AXI_rvalid;
  sc_core::sc_out< bool > M13_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_awqos;
  sc_core::sc_out< bool > M14_AXI_awvalid;
  sc_core::sc_in< bool > M14_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M14_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_wstrb;
  sc_core::sc_out< bool > M14_AXI_wlast;
  sc_core::sc_out< bool > M14_AXI_wvalid;
  sc_core::sc_in< bool > M14_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_bresp;
  sc_core::sc_in< bool > M14_AXI_bvalid;
  sc_core::sc_out< bool > M14_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M14_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M14_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M14_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M14_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M14_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M14_AXI_arqos;
  sc_core::sc_out< bool > M14_AXI_arvalid;
  sc_core::sc_in< bool > M14_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M14_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M14_AXI_rresp;
  sc_core::sc_in< bool > M14_AXI_rlast;
  sc_core::sc_in< bool > M14_AXI_rvalid;
  sc_core::sc_out< bool > M14_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_awqos;
  sc_core::sc_out< bool > M15_AXI_awvalid;
  sc_core::sc_in< bool > M15_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M15_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_wstrb;
  sc_core::sc_out< bool > M15_AXI_wlast;
  sc_core::sc_out< bool > M15_AXI_wvalid;
  sc_core::sc_in< bool > M15_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_bresp;
  sc_core::sc_in< bool > M15_AXI_bvalid;
  sc_core::sc_out< bool > M15_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M15_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M15_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M15_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M15_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M15_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M15_AXI_arqos;
  sc_core::sc_out< bool > M15_AXI_arvalid;
  sc_core::sc_in< bool > M15_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M15_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M15_AXI_rresp;
  sc_core::sc_in< bool > M15_AXI_rlast;
  sc_core::sc_in< bool > M15_AXI_rvalid;
  sc_core::sc_out< bool > M15_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_awqos;
  sc_core::sc_out< bool > M16_AXI_awvalid;
  sc_core::sc_in< bool > M16_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M16_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_wstrb;
  sc_core::sc_out< bool > M16_AXI_wlast;
  sc_core::sc_out< bool > M16_AXI_wvalid;
  sc_core::sc_in< bool > M16_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_bresp;
  sc_core::sc_in< bool > M16_AXI_bvalid;
  sc_core::sc_out< bool > M16_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M16_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M16_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M16_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M16_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M16_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M16_AXI_arqos;
  sc_core::sc_out< bool > M16_AXI_arvalid;
  sc_core::sc_in< bool > M16_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M16_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M16_AXI_rresp;
  sc_core::sc_in< bool > M16_AXI_rlast;
  sc_core::sc_in< bool > M16_AXI_rvalid;
  sc_core::sc_out< bool > M16_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_awqos;
  sc_core::sc_out< bool > M17_AXI_awvalid;
  sc_core::sc_in< bool > M17_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M17_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_wstrb;
  sc_core::sc_out< bool > M17_AXI_wlast;
  sc_core::sc_out< bool > M17_AXI_wvalid;
  sc_core::sc_in< bool > M17_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_bresp;
  sc_core::sc_in< bool > M17_AXI_bvalid;
  sc_core::sc_out< bool > M17_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M17_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M17_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M17_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M17_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M17_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M17_AXI_arqos;
  sc_core::sc_out< bool > M17_AXI_arvalid;
  sc_core::sc_in< bool > M17_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M17_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M17_AXI_rresp;
  sc_core::sc_in< bool > M17_AXI_rlast;
  sc_core::sc_in< bool > M17_AXI_rvalid;
  sc_core::sc_out< bool > M17_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_awqos;
  sc_core::sc_out< bool > M18_AXI_awvalid;
  sc_core::sc_in< bool > M18_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M18_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_wstrb;
  sc_core::sc_out< bool > M18_AXI_wlast;
  sc_core::sc_out< bool > M18_AXI_wvalid;
  sc_core::sc_in< bool > M18_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_bresp;
  sc_core::sc_in< bool > M18_AXI_bvalid;
  sc_core::sc_out< bool > M18_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M18_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M18_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M18_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M18_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M18_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M18_AXI_arqos;
  sc_core::sc_out< bool > M18_AXI_arvalid;
  sc_core::sc_in< bool > M18_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M18_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M18_AXI_rresp;
  sc_core::sc_in< bool > M18_AXI_rlast;
  sc_core::sc_in< bool > M18_AXI_rvalid;
  sc_core::sc_out< bool > M18_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_awqos;
  sc_core::sc_out< bool > M19_AXI_awvalid;
  sc_core::sc_in< bool > M19_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M19_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_wstrb;
  sc_core::sc_out< bool > M19_AXI_wlast;
  sc_core::sc_out< bool > M19_AXI_wvalid;
  sc_core::sc_in< bool > M19_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_bresp;
  sc_core::sc_in< bool > M19_AXI_bvalid;
  sc_core::sc_out< bool > M19_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M19_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M19_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M19_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M19_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M19_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M19_AXI_arqos;
  sc_core::sc_out< bool > M19_AXI_arvalid;
  sc_core::sc_in< bool > M19_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M19_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M19_AXI_rresp;
  sc_core::sc_in< bool > M19_AXI_rlast;
  sc_core::sc_in< bool > M19_AXI_rvalid;
  sc_core::sc_out< bool > M19_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_awqos;
  sc_core::sc_out< bool > M20_AXI_awvalid;
  sc_core::sc_in< bool > M20_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M20_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_wstrb;
  sc_core::sc_out< bool > M20_AXI_wlast;
  sc_core::sc_out< bool > M20_AXI_wvalid;
  sc_core::sc_in< bool > M20_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_bresp;
  sc_core::sc_in< bool > M20_AXI_bvalid;
  sc_core::sc_out< bool > M20_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M20_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M20_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M20_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M20_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M20_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M20_AXI_arqos;
  sc_core::sc_out< bool > M20_AXI_arvalid;
  sc_core::sc_in< bool > M20_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M20_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M20_AXI_rresp;
  sc_core::sc_in< bool > M20_AXI_rlast;
  sc_core::sc_in< bool > M20_AXI_rvalid;
  sc_core::sc_out< bool > M20_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_awqos;
  sc_core::sc_out< bool > M21_AXI_awvalid;
  sc_core::sc_in< bool > M21_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M21_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_wstrb;
  sc_core::sc_out< bool > M21_AXI_wlast;
  sc_core::sc_out< bool > M21_AXI_wvalid;
  sc_core::sc_in< bool > M21_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_bresp;
  sc_core::sc_in< bool > M21_AXI_bvalid;
  sc_core::sc_out< bool > M21_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M21_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M21_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M21_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M21_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M21_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M21_AXI_arqos;
  sc_core::sc_out< bool > M21_AXI_arvalid;
  sc_core::sc_in< bool > M21_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M21_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M21_AXI_rresp;
  sc_core::sc_in< bool > M21_AXI_rlast;
  sc_core::sc_in< bool > M21_AXI_rvalid;
  sc_core::sc_out< bool > M21_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_awqos;
  sc_core::sc_out< bool > M22_AXI_awvalid;
  sc_core::sc_in< bool > M22_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M22_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_wstrb;
  sc_core::sc_out< bool > M22_AXI_wlast;
  sc_core::sc_out< bool > M22_AXI_wvalid;
  sc_core::sc_in< bool > M22_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_bresp;
  sc_core::sc_in< bool > M22_AXI_bvalid;
  sc_core::sc_out< bool > M22_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M22_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M22_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M22_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M22_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M22_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M22_AXI_arqos;
  sc_core::sc_out< bool > M22_AXI_arvalid;
  sc_core::sc_in< bool > M22_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M22_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M22_AXI_rresp;
  sc_core::sc_in< bool > M22_AXI_rlast;
  sc_core::sc_in< bool > M22_AXI_rvalid;
  sc_core::sc_out< bool > M22_AXI_rready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_awburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_awqos;
  sc_core::sc_out< bool > M23_AXI_awvalid;
  sc_core::sc_in< bool > M23_AXI_awready;
  sc_core::sc_out< sc_dt::sc_bv<32> > M23_AXI_wdata;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_wstrb;
  sc_core::sc_out< bool > M23_AXI_wlast;
  sc_core::sc_out< bool > M23_AXI_wvalid;
  sc_core::sc_in< bool > M23_AXI_wready;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_bresp;
  sc_core::sc_in< bool > M23_AXI_bvalid;
  sc_core::sc_out< bool > M23_AXI_bready;
  sc_core::sc_out< sc_dt::sc_bv<12> > M23_AXI_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M23_AXI_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M23_AXI_arburst;
  sc_core::sc_out< sc_dt::sc_bv<1> > M23_AXI_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M23_AXI_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > M23_AXI_arqos;
  sc_core::sc_out< bool > M23_AXI_arvalid;
  sc_core::sc_in< bool > M23_AXI_arready;
  sc_core::sc_in< sc_dt::sc_bv<32> > M23_AXI_rdata;
  sc_core::sc_in< sc_dt::sc_bv<2> > M23_AXI_rresp;
  sc_core::sc_in< bool > M23_AXI_rlast;
  sc_core::sc_in< bool > M23_AXI_rvalid;
  sc_core::sc_out< bool > M23_AXI_rready;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_pin2xtlm_t<32,32,1,1,1,1,1,1>* mp_S00_AXI_transactor;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_awlock_converter;
  sc_signal< bool > m_S00_AXI_awlock_converter_signal;
  xsc::common::vectorN2scalar_converter<1>* mp_S00_AXI_arlock_converter;
  sc_signal< bool > m_S00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M00_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_awlock_converter;
  sc_signal< bool > m_M00_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M00_AXI_arlock_converter;
  sc_signal< bool > m_M00_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M01_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_awlock_converter;
  sc_signal< bool > m_M01_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M01_AXI_arlock_converter;
  sc_signal< bool > m_M01_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M02_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_awlock_converter;
  sc_signal< bool > m_M02_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M02_AXI_arlock_converter;
  sc_signal< bool > m_M02_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M03_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_awlock_converter;
  sc_signal< bool > m_M03_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M03_AXI_arlock_converter;
  sc_signal< bool > m_M03_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M04_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_awlock_converter;
  sc_signal< bool > m_M04_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M04_AXI_arlock_converter;
  sc_signal< bool > m_M04_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M05_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_awlock_converter;
  sc_signal< bool > m_M05_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M05_AXI_arlock_converter;
  sc_signal< bool > m_M05_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M06_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_awlock_converter;
  sc_signal< bool > m_M06_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M06_AXI_arlock_converter;
  sc_signal< bool > m_M06_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M07_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_awlock_converter;
  sc_signal< bool > m_M07_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M07_AXI_arlock_converter;
  sc_signal< bool > m_M07_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M08_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_awlock_converter;
  sc_signal< bool > m_M08_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M08_AXI_arlock_converter;
  sc_signal< bool > m_M08_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M09_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_awlock_converter;
  sc_signal< bool > m_M09_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M09_AXI_arlock_converter;
  sc_signal< bool > m_M09_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M10_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_awlock_converter;
  sc_signal< bool > m_M10_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M10_AXI_arlock_converter;
  sc_signal< bool > m_M10_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M11_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_awlock_converter;
  sc_signal< bool > m_M11_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M11_AXI_arlock_converter;
  sc_signal< bool > m_M11_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M12_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_awlock_converter;
  sc_signal< bool > m_M12_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M12_AXI_arlock_converter;
  sc_signal< bool > m_M12_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M13_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_awlock_converter;
  sc_signal< bool > m_M13_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M13_AXI_arlock_converter;
  sc_signal< bool > m_M13_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M14_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_awlock_converter;
  sc_signal< bool > m_M14_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M14_AXI_arlock_converter;
  sc_signal< bool > m_M14_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M15_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_awlock_converter;
  sc_signal< bool > m_M15_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M15_AXI_arlock_converter;
  sc_signal< bool > m_M15_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M16_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_awlock_converter;
  sc_signal< bool > m_M16_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M16_AXI_arlock_converter;
  sc_signal< bool > m_M16_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M17_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_awlock_converter;
  sc_signal< bool > m_M17_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M17_AXI_arlock_converter;
  sc_signal< bool > m_M17_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M18_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_awlock_converter;
  sc_signal< bool > m_M18_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M18_AXI_arlock_converter;
  sc_signal< bool > m_M18_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M19_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_awlock_converter;
  sc_signal< bool > m_M19_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M19_AXI_arlock_converter;
  sc_signal< bool > m_M19_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M20_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_awlock_converter;
  sc_signal< bool > m_M20_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M20_AXI_arlock_converter;
  sc_signal< bool > m_M20_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M21_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_awlock_converter;
  sc_signal< bool > m_M21_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M21_AXI_arlock_converter;
  sc_signal< bool > m_M21_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M22_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_awlock_converter;
  sc_signal< bool > m_M22_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M22_AXI_arlock_converter;
  sc_signal< bool > m_M22_AXI_arlock_converter_signal;
  xtlm::xaximm_xtlm2pin_t<32,12,1,1,1,1,1,1>* mp_M23_AXI_transactor;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_awlock_converter;
  sc_signal< bool > m_M23_AXI_awlock_converter_signal;
  xsc::common::scalar2vectorN_converter<1>* mp_M23_AXI_arlock_converter;
  sc_signal< bool > m_M23_AXI_arlock_converter_signal;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M00_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M01_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M02_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M03_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M04_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M05_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M06_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M07_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M08_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M09_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M10_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M11_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M12_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M13_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M14_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M15_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M16_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M17_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M18_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M19_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M20_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M21_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M22_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M23_AXI_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_rd_socket_stub;
  xtlm::xtlm_aximm_target_stub * S00_AXI_transactor_target_wr_socket_stub;

  // Socket stubs

};
#endif // MTI_SYSTEMC
#endif // IP_MULTI_CONVO_CORE_SMARTCONNECT_0_0_H_
