<!doctype html><html lang=en-us dir=ltr><head><meta charset=utf-8><meta name=viewport content='width=device-width,initial-scale=1'><meta name=description content="太棒了！让我们从绝对的第一性原理出发，彻底搞懂AXI，然后一步步将它与你的PWM设计融合，完成一次工业级的IP封装。\n第一性原理：AXI是什么，它到底解决了什么问题？ 想象一下，你的Zynq芯片里有一个国王（CPU / PS）和很多工匠（你的PWM模块、DMA、GPIO等 / PL）。\n问题：国王只有一个，但他需要同时对很多工匠下达指令（“PWM模块，把周期设为1000”，“DMA，把这段数据搬走”）。如果每个工匠都有一根专线连到国王那里，那国王身上就要插无数根线，这显然不现实。\n解决方案：建立一个**“中央邮政系统”。所有工匠都在这个系统里注册一个唯一的“邮箱地址”**。国王想给谁下指令，只需要写一封信，写上“收件人地址”和“信件内容”，然后扔进邮政系统。邮政系统会负责把信送到正确的工匠手里。\n这个**“中央邮政系统”，在我们的芯片世界里，就是总线（Bus）。 这个“写信、送信、收信的规则”，就是协议（Protocol）**。\nAXI (Advanced eXtensible Interface) 就是ARM公司定义的一套非常流行、非常高效的“邮政系统规则”。\nAXI4-Lite: 轻量级的信件服务 AXI有很多版本，我们封装PWM这样的控制模块，只需要最简单的一种：AXI4-Lite。你可以把它理解为专门用来收发**“短信”或“明信片”**的系统，每次只传递少量（32位/64位）的数据，非常适合用来读写配置寄存器。\nAXI的核心交互：握手（Handshake） AXI协议的灵魂是**“VALID/READY”握手机制**。忘掉所有复杂的信号，只记住这一点：\nVALID (有效信号): 由发送方控制。当发送方把数据/地址准备好后，它就拉高VALID，大声宣布：“我的信息已经准备好了，并且稳定不变！” READY (就绪信号): 由接收方控制。当接收方有能力接收信息时，它就拉高READY，大声回应：“我准备好了，请把信息发给我！” 黄金法则： 只有在一个时钟上升沿，当VALID和READY同时为高时，一次有效的数据传输（或地址传输）才会发生。\n这个机制极其强大，它完美地解决了快慢设备之间的通信问题。快的设备可以等慢的设备READY，慢的设备也可以等快的设备VALID。\nAXI4-Lite的五个“通信渠道” AXI4-Lite把一次完整的读/写操作分成了几个独立的渠道，就像邮局把寄信和收信流程分开一样：\n写地址渠道 (Write Address Channel - AW): 国王（Master）告诉邮局（Interconnect）要把信送到哪个地址（AWADDR）。 写数据渠道 (Write Data Channel - W): 国王把信的内容（WDATA）交给邮局。 写响应渠道 (Write Response Channel - B): 邮局告诉国王，信送到了（BRESP），任务完成。 读地址渠道 (Read Address Channel - AR): 国王告诉邮局，他想从哪个地址取信（ARADDR）。 读数据渠道 (Read Data Channel - R): 邮局把取回来的信的内容（RDATA）交给国王。 每个渠道都有自己的VALID/READY握手信号（例如AWVALID/AWREADY）。\n我们自己设计PWM模块时，只需要扮演“工匠”（Slave）的角色，响应国王的指令。幸运的是，Vivado工具可以自动帮我们生成处理这些复杂握手逻辑的“秘书”，我们只需要和“秘书”对话就行了。\n实战：引导你完成AXI + PWM的IP封装 现在，我们把上面的理论应用到你的pwm.sv上。\n"><title>以pwm为例实现axi的ip封装(created by gemini)</title><link rel=canonical href=https://demo.stack.jimmycai.com/post/%E4%BB%A5pwm%E4%B8%BA%E4%BE%8B%E5%AE%9E%E7%8E%B0axi%E7%9A%84ip%E5%B0%81%E8%A3%85/><link rel=stylesheet href=/scss/style.min.6a692fd055deae459f2a9767f57f3855ba80cafd5041317f24f7360f6ca47cdf.css><meta property='og:title' content="以pwm为例实现axi的ip封装(created by gemini)"><meta property='og:description' content="太棒了！让我们从绝对的第一性原理出发，彻底搞懂AXI，然后一步步将它与你的PWM设计融合，完成一次工业级的IP封装。\n第一性原理：AXI是什么，它到底解决了什么问题？ 想象一下，你的Zynq芯片里有一个国王（CPU / PS）和很多工匠（你的PWM模块、DMA、GPIO等 / PL）。\n问题：国王只有一个，但他需要同时对很多工匠下达指令（“PWM模块，把周期设为1000”，“DMA，把这段数据搬走”）。如果每个工匠都有一根专线连到国王那里，那国王身上就要插无数根线，这显然不现实。\n解决方案：建立一个**“中央邮政系统”。所有工匠都在这个系统里注册一个唯一的“邮箱地址”**。国王想给谁下指令，只需要写一封信，写上“收件人地址”和“信件内容”，然后扔进邮政系统。邮政系统会负责把信送到正确的工匠手里。\n这个**“中央邮政系统”，在我们的芯片世界里，就是总线（Bus）。 这个“写信、送信、收信的规则”，就是协议（Protocol）**。\nAXI (Advanced eXtensible Interface) 就是ARM公司定义的一套非常流行、非常高效的“邮政系统规则”。\nAXI4-Lite: 轻量级的信件服务 AXI有很多版本，我们封装PWM这样的控制模块，只需要最简单的一种：AXI4-Lite。你可以把它理解为专门用来收发**“短信”或“明信片”**的系统，每次只传递少量（32位/64位）的数据，非常适合用来读写配置寄存器。\nAXI的核心交互：握手（Handshake） AXI协议的灵魂是**“VALID/READY”握手机制**。忘掉所有复杂的信号，只记住这一点：\nVALID (有效信号): 由发送方控制。当发送方把数据/地址准备好后，它就拉高VALID，大声宣布：“我的信息已经准备好了，并且稳定不变！” READY (就绪信号): 由接收方控制。当接收方有能力接收信息时，它就拉高READY，大声回应：“我准备好了，请把信息发给我！” 黄金法则： 只有在一个时钟上升沿，当VALID和READY同时为高时，一次有效的数据传输（或地址传输）才会发生。\n这个机制极其强大，它完美地解决了快慢设备之间的通信问题。快的设备可以等慢的设备READY，慢的设备也可以等快的设备VALID。\nAXI4-Lite的五个“通信渠道” AXI4-Lite把一次完整的读/写操作分成了几个独立的渠道，就像邮局把寄信和收信流程分开一样：\n写地址渠道 (Write Address Channel - AW): 国王（Master）告诉邮局（Interconnect）要把信送到哪个地址（AWADDR）。 写数据渠道 (Write Data Channel - W): 国王把信的内容（WDATA）交给邮局。 写响应渠道 (Write Response Channel - B): 邮局告诉国王，信送到了（BRESP），任务完成。 读地址渠道 (Read Address Channel - AR): 国王告诉邮局，他想从哪个地址取信（ARADDR）。 读数据渠道 (Read Data Channel - R): 邮局把取回来的信的内容（RDATA）交给国王。 每个渠道都有自己的VALID/READY握手信号（例如AWVALID/AWREADY）。\n我们自己设计PWM模块时，只需要扮演“工匠”（Slave）的角色，响应国王的指令。幸运的是，Vivado工具可以自动帮我们生成处理这些复杂握手逻辑的“秘书”，我们只需要和“秘书”对话就行了。\n实战：引导你完成AXI + PWM的IP封装 现在，我们把上面的理论应用到你的pwm.sv上。\n"><meta property='og:url' content='https://demo.stack.jimmycai.com/post/%E4%BB%A5pwm%E4%B8%BA%E4%BE%8B%E5%AE%9E%E7%8E%B0axi%E7%9A%84ip%E5%B0%81%E8%A3%85/'><meta property='og:site_name' content='fusang blog'><meta property='og:type' content='article'><meta property='article:section' content='Post'><meta property='article:tag' content='ai-creation'><meta property='article:tag' content='zynq'><meta property='article:tag' content='axi'><meta property='article:published_time' content='2025-10-23T22:40:54+08:00'><meta property='article:modified_time' content='2025-10-23T22:40:54+08:00'><meta name=twitter:title content="以pwm为例实现axi的ip封装(created by gemini)"><meta name=twitter:description content="太棒了！让我们从绝对的第一性原理出发，彻底搞懂AXI，然后一步步将它与你的PWM设计融合，完成一次工业级的IP封装。\n第一性原理：AXI是什么，它到底解决了什么问题？ 想象一下，你的Zynq芯片里有一个国王（CPU / PS）和很多工匠（你的PWM模块、DMA、GPIO等 / PL）。\n问题：国王只有一个，但他需要同时对很多工匠下达指令（“PWM模块，把周期设为1000”，“DMA，把这段数据搬走”）。如果每个工匠都有一根专线连到国王那里，那国王身上就要插无数根线，这显然不现实。\n解决方案：建立一个**“中央邮政系统”。所有工匠都在这个系统里注册一个唯一的“邮箱地址”**。国王想给谁下指令，只需要写一封信，写上“收件人地址”和“信件内容”，然后扔进邮政系统。邮政系统会负责把信送到正确的工匠手里。\n这个**“中央邮政系统”，在我们的芯片世界里，就是总线（Bus）。 这个“写信、送信、收信的规则”，就是协议（Protocol）**。\nAXI (Advanced eXtensible Interface) 就是ARM公司定义的一套非常流行、非常高效的“邮政系统规则”。\nAXI4-Lite: 轻量级的信件服务 AXI有很多版本，我们封装PWM这样的控制模块，只需要最简单的一种：AXI4-Lite。你可以把它理解为专门用来收发**“短信”或“明信片”**的系统，每次只传递少量（32位/64位）的数据，非常适合用来读写配置寄存器。\nAXI的核心交互：握手（Handshake） AXI协议的灵魂是**“VALID/READY”握手机制**。忘掉所有复杂的信号，只记住这一点：\nVALID (有效信号): 由发送方控制。当发送方把数据/地址准备好后，它就拉高VALID，大声宣布：“我的信息已经准备好了，并且稳定不变！” READY (就绪信号): 由接收方控制。当接收方有能力接收信息时，它就拉高READY，大声回应：“我准备好了，请把信息发给我！” 黄金法则： 只有在一个时钟上升沿，当VALID和READY同时为高时，一次有效的数据传输（或地址传输）才会发生。\n这个机制极其强大，它完美地解决了快慢设备之间的通信问题。快的设备可以等慢的设备READY，慢的设备也可以等快的设备VALID。\nAXI4-Lite的五个“通信渠道” AXI4-Lite把一次完整的读/写操作分成了几个独立的渠道，就像邮局把寄信和收信流程分开一样：\n写地址渠道 (Write Address Channel - AW): 国王（Master）告诉邮局（Interconnect）要把信送到哪个地址（AWADDR）。 写数据渠道 (Write Data Channel - W): 国王把信的内容（WDATA）交给邮局。 写响应渠道 (Write Response Channel - B): 邮局告诉国王，信送到了（BRESP），任务完成。 读地址渠道 (Read Address Channel - AR): 国王告诉邮局，他想从哪个地址取信（ARADDR）。 读数据渠道 (Read Data Channel - R): 邮局把取回来的信的内容（RDATA）交给国王。 每个渠道都有自己的VALID/READY握手信号（例如AWVALID/AWREADY）。\n我们自己设计PWM模块时，只需要扮演“工匠”（Slave）的角色，响应国王的指令。幸运的是，Vivado工具可以自动帮我们生成处理这些复杂握手逻辑的“秘书”，我们只需要和“秘书”对话就行了。\n实战：引导你完成AXI + PWM的IP封装 现在，我们把上面的理论应用到你的pwm.sv上。\n"><link rel="shortcut icon" href=/favicon.png></head><body class=article-page><script>(function(){const e="StackColorScheme";localStorage.getItem(e)||localStorage.setItem(e,"auto")})()</script><script>(function(){const t="StackColorScheme",e=localStorage.getItem(t),n=window.matchMedia("(prefers-color-scheme: dark)").matches===!0;e=="dark"||e==="auto"&&n?document.documentElement.dataset.scheme="dark":document.documentElement.dataset.scheme="light"})()</script><div class="container main-container flex on-phone--column extended"><aside class="sidebar left-sidebar sticky"><button class="hamburger hamburger--spin" type=button id=toggle-menu aria-label="Toggle Menu">
<span class=hamburger-box><span class=hamburger-inner></span></span></button><header><figure class=site-avatar><a href=/><img src=/img/circuitboard_hu_69d219ece9ed483c.png width=300 height=300 class=site-logo loading=lazy alt=Avatar>
</a><span class=emoji>🍥</span></figure><div class=site-meta><h1 class=site-name><a href=/>fusang blog</a></h1><h2 class=site-description>六根清净方为道 退步原来是向前</h2></div></header><ol class=menu-social><li><a href=https://github.com/CaiJimmy/hugo-theme-stack target=_blank title=GitHub rel=me><svg class="icon icon-tabler icon-tabler-brand-github" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z" fill="none"/><path d="M9 19c-4.3 1.4-4.3-2.5-6-3m12 5v-3.5c0-1 .1-1.4-.5-2 2.8-.3 5.5-1.4 5.5-6a4.6 4.6.0 00-1.3-3.2 4.2 4.2.0 00-.1-3.2s-1.1-.3-3.5 1.3a12.3 12.3.0 00-6.2.0C6.5 2.8 5.4 3.1 5.4 3.1a4.2 4.2.0 00-.1 3.2A4.6 4.6.0 004 9.5c0 4.6 2.7 5.7 5.5 6-.6.6-.6 1.2-.5 2V21"/></svg></a></li><li><a href=https://twitter.com target=_blank title=Twitter rel=me><svg class="icon icon-tabler icon-tabler-brand-twitter" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z" fill="none"/><path d="M22 4.01c-1 .49-1.98.689-3 .99-1.121-1.265-2.783-1.335-4.38-.737S11.977 6.323 12 8v1c-3.245.083-6.135-1.395-8-4 0 0-4.182 7.433 4 11-1.872 1.247-3.739 2.088-6 2 3.308 1.803 6.913 2.423 10.034 1.517 3.58-1.04 6.522-3.723 7.651-7.742a13.84 13.84.0 00.497-3.753C20.18 7.773 21.692 5.25 22 4.009z"/></svg></a></li></ol><ol class=menu id=main-menu><li><a href=/page/archives/><svg class="icon icon-tabler icon-tabler-archive" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><rect x="3" y="4" width="18" height="4" rx="2"/><path d="M5 8v10a2 2 0 002 2h10a2 2 0 002-2V8"/><line x1="10" y1="12" x2="14" y2="12"/></svg>
<span>Archives</span></a></li><li><a href=/page/search/><svg class="icon icon-tabler icon-tabler-search" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="10" cy="10" r="7"/><line x1="21" y1="21" x2="15" y2="15"/></svg>
<span>Search</span></a></li><li><a href=/page/links/><svg class="icon icon-tabler icon-tabler-link" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M10 14a3.5 3.5.0 005 0l4-4a3.5 3.5.0 00-5-5l-.5.5"/><path d="M14 10a3.5 3.5.0 00-5 0l-4 4a3.5 3.5.0 005 5l.5-.5"/></svg>
<span>Links</span></a></li><li class=menu-bottom-section><ol class=menu><li id=dark-mode-toggle><svg class="icon icon-tabler icon-tabler-toggle-left" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="8" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<svg class="icon icon-tabler icon-tabler-toggle-right" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="16" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<span>Dark Mode</span></li></ol></li></ol></aside><aside class="sidebar right-sidebar sticky"><section class="widget archives"><div class=widget-icon><svg class="icon icon-tabler icon-tabler-hash" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><line x1="5" y1="9" x2="19" y2="9"/><line x1="5" y1="15" x2="19" y2="15"/><line x1="11" y1="4" x2="7" y2="20"/><line x1="17" y1="4" x2="13" y2="20"/></svg></div><h2 class="widget-title section-title">Table of contents</h2><div class=widget--toc><nav id=TableOfContents><ol><li><ol><li><a href=#第一性原理axi是什么它到底解决了什么问题>第一性原理：AXI是什么，它到底解决了什么问题？</a></li><li><a href=#axi4-lite-轻量级的信件服务>AXI4-Lite: 轻量级的信件服务</a><ol><li><a href=#axi的核心交互握手handshake>AXI的核心交互：握手（Handshake）</a></li><li><a href=#axi4-lite的五个通信渠道>AXI4-Lite的五个“通信渠道”</a></li></ol></li><li><a href=#实战引导你完成axi--pwm的ip封装>实战：引导你完成AXI + PWM的IP封装</a><ol><li><a href=#核心思想转变>核心思想转变</a></li><li><a href=#步骤一召唤秘书使用ip-packager向导>步骤一：召唤“秘书”——使用IP Packager向导</a></li><li><a href=#步骤二介绍你的pwm给秘书>步骤二：介绍你的PWM给“秘书”</a></li><li><a href=#步骤三连接pwm和秘书>步骤三：连接PWM和“秘书”</a></li><li><a href=#步骤四打包和发布>步骤四：打包和发布</a></li></ol></li></ol></li></ol></nav></div></section></aside><main class="main full-width"><article class=main-article><header class=article-header><div class=article-details><header class=article-category><a href=/categories/zynq/>Zynq</a></header><div class=article-title-wrapper><h2 class=article-title><a href=/post/%E4%BB%A5pwm%E4%B8%BA%E4%BE%8B%E5%AE%9E%E7%8E%B0axi%E7%9A%84ip%E5%B0%81%E8%A3%85/>以pwm为例实现axi的ip封装(created by gemini)</a></h2></div><footer class=article-time><div><svg class="icon icon-tabler icon-tabler-calendar-time" width="56" height="56" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M11.795 21H5a2 2 0 01-2-2V7a2 2 0 012-2h12a2 2 0 012 2v4"/><circle cx="18" cy="18" r="4"/><path d="M15 3v4"/><path d="M7 3v4"/><path d="M3 11h16"/><path d="M18 16.496V18l1 1"/></svg>
<time class=article-time--published>Oct 23, 2025</time></div><div><svg class="icon icon-tabler icon-tabler-clock" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><polyline points="12 7 12 12 15 15"/></svg>
<time class=article-time--reading>2 minute read</time></div></footer></div></header><section class=article-content><p>太棒了！让我们从绝对的第一性原理出发，彻底搞懂AXI，然后一步步将它与你的PWM设计融合，完成一次工业级的IP封装。</p><h3 id=第一性原理axi是什么它到底解决了什么问题>第一性原理：AXI是什么，它到底解决了什么问题？</h3><p>想象一下，你的Zynq芯片里有一个<strong>国王（CPU / PS）<strong>和很多</strong>工匠（你的PWM模块、DMA、GPIO等 / PL）</strong>。</p><ol><li><p><strong>问题</strong>：国王只有一个，但他需要同时对很多工匠下达指令（“PWM模块，把周期设为1000”，“DMA，把这段数据搬走”）。如果每个工匠都有一根专线连到国王那里，那国王身上就要插无数根线，这显然不现实。</p></li><li><p><strong>解决方案</strong>：建立一个**“中央邮政系统”<strong>。所有工匠都在这个系统里注册一个唯一的</strong>“邮箱地址”**。国王想给谁下指令，只需要写一封信，写上“收件人地址”和“信件内容”，然后扔进邮政系统。邮政系统会负责把信送到正确的工匠手里。</p></li></ol><p>这个**“中央邮政系统”<strong>，在我们的芯片世界里，就是</strong>总线（Bus）<strong>。
这个</strong>“写信、送信、收信的规则”<strong>，就是</strong>协议（Protocol）**。</p><p><strong>AXI (Advanced eXtensible Interface) 就是ARM公司定义的一套非常流行、非常高效的“邮政系统规则”。</strong></p><h3 id=axi4-lite-轻量级的信件服务>AXI4-Lite: 轻量级的信件服务</h3><p>AXI有很多版本，我们封装PWM这样的控制模块，只需要最简单的一种：<strong>AXI4-Lite</strong>。你可以把它理解为专门用来收发**“短信”或“明信片”**的系统，每次只传递少量（32位/64位）的数据，非常适合用来读写配置寄存器。</p><h4 id=axi的核心交互握手handshake>AXI的核心交互：握手（Handshake）</h4><p>AXI协议的灵魂是**“VALID/READY”握手机制**。忘掉所有复杂的信号，只记住这一点：</p><ul><li><strong>VALID (有效信号)</strong>: 由<strong>发送方</strong>控制。当发送方把数据/地址准备好后，它就拉高<code>VALID</code>，大声宣布：“我的信息已经准备好了，并且稳定不变！”</li><li><strong>READY (就绪信号)</strong>: 由<strong>接收方</strong>控制。当接收方有能力接收信息时，它就拉高<code>READY</code>，大声回应：“我准备好了，请把信息发给我！”</li></ul><p><strong>黄金法则：</strong> 只有在一个时钟上升沿，<strong>当<code>VALID</code>和<code>READY</code>同时为高时</strong>，一次有效的数据传输（或地址传输）才会发生。</p><p>这个机制极其强大，它完美地解决了快慢设备之间的通信问题。快的设备可以等慢的设备<code>READY</code>，慢的设备也可以等快的设备<code>VALID</code>。</p><h4 id=axi4-lite的五个通信渠道>AXI4-Lite的五个“通信渠道”</h4><p>AXI4-Lite把一次完整的读/写操作分成了几个独立的渠道，就像邮局把寄信和收信流程分开一样：</p><ol><li><strong>写地址渠道 (Write Address Channel - AW)</strong>: 国王（Master）告诉邮局（Interconnect）要把信送到哪个地址（<code>AWADDR</code>）。</li><li><strong>写数据渠道 (Write Data Channel - W)</strong>: 国王把信的内容（<code>WDATA</code>）交给邮局。</li><li><strong>写响应渠道 (Write Response Channel - B)</strong>: 邮局告诉国王，信送到了（<code>BRESP</code>），任务完成。</li><li><strong>读地址渠道 (Read Address Channel - AR)</strong>: 国王告诉邮局，他想从哪个地址取信（<code>ARADDR</code>）。</li><li><strong>读数据渠道 (Read Data Channel - R)</strong>: 邮局把取回来的信的内容（<code>RDATA</code>）交给国王。</li></ol><p>每个渠道都有自己的<code>VALID</code>/<code>READY</code>握手信号（例如<code>AWVALID</code>/<code>AWREADY</code>）。</p><p><strong>我们自己设计PWM模块时，只需要扮演“工匠”（Slave）的角色</strong>，响应国王的指令。幸运的是，Vivado工具可以自动帮我们生成处理这些复杂握手逻辑的“秘书”，我们只需要和“秘书”对话就行了。</p><hr><h3 id=实战引导你完成axi--pwm的ip封装>实战：引导你完成AXI + PWM的IP封装</h3><p>现在，我们把上面的理论应用到你的<code>pwm.sv</code>上。</p><h4 id=核心思想转变>核心思想转变</h4><ul><li><strong>旧思想</strong>：<code>period</code>, <code>duty1</code>, <code>duty2</code>, <code>duty3</code> 是物理输入端口，由外部的GPIO硬连线驱动。</li><li><strong>新思想</strong>：<code>period</code>, <code>duty1</code>, <code>duty2</code>, <code>duty3</code> 是<strong>寄存器</strong>，它们是存在于你的IP核内部的“邮箱”。CPU通过AXI总线，使用不同的地址来<strong>写入</strong>这些“邮箱”。</li></ul><h4 id=步骤一召唤秘书使用ip-packager向导>步骤一：召唤“秘书”——使用IP Packager向导</h4><ol><li>在Vivado中，<code>Tools -> Create and Package New IP</code> -> <code>Next</code>。</li><li>选择 <code>Create a new AXI4 peripheral</code> -> <code>Next</code>。</li><li><strong>信息填写</strong>：<ul><li>Name: <code>pwm_axi</code> (或者你喜欢的名字)</li><li>Version: <code>1.0</code></li><li>Display Name: <code>My PWM Controller with AXI</code></li></ul></li><li><strong>接口配置 (最关键的一步)</strong>：<ul><li>Interface Type: <code>AXI4-Lite</code> (我们的“短信服务”)</li><li>Interface Mode: <code>Slave</code> (我们是“工匠”，被动接收指令)</li><li>Data Width: <code>32</code> (AXI总线标准宽度)</li><li><strong>Number of Registers</strong>: 我们需要4个参数 (<code>period</code>, <code>duty1</code>, <code>duty2</code>, <code>duty3</code>)。所以这里填 <strong>4</strong>。这会自动为我们创建4个32位的可读写寄存器（“邮箱”）。</li></ul></li><li>点击<code>Next</code>，然后<code>Finish</code>。Vivado会为你创建一个全新的项目，里面包含了所有AXI接口的“秘书”代码。</li></ol><h4 id=步骤二介绍你的pwm给秘书>步骤二：介绍你的PWM给“秘书”</h4><p>现在你进入了IP封装项目。</p><ol><li><strong>添加你的代码</strong>：在Sources窗口中，右键 <code>Add Sources</code>，把你写好的 <code>pwm.sv</code> 文件添加进来。</li><li><strong>打开“秘书”的办公室</strong>：在Sources中，找到并打开顶层文件，名字通常是 <code>pwm_axi_v1_0_S00_AXI.v</code> 或 <code>.sv</code>。</li></ol><h4 id=步骤三连接pwm和秘书>步骤三：连接PWM和“秘书”</h4><p>在这个自动生成的顶层文件中，向下滚动，你会找到这样几行代码，它们就是“秘书”为你准备好的“邮箱”（寄存器）：</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt>1
</span><span class=lnt>2
</span><span class=lnt>3
</span><span class=lnt>4
</span><span class=lnt>5
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-systemverilog data-lang=systemverilog><span class=line><span class=cl><span class=c1>// User logic registers
</span></span></span><span class=line><span class=cl><span class=c1></span><span class=k>reg</span> <span class=p>[</span><span class=n>C_S_AXI_DATA_WIDTH</span><span class=o>-</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>slv_reg0</span><span class=p>;</span>
</span></span><span class=line><span class=cl><span class=k>reg</span> <span class=p>[</span><span class=n>C_S_AXI_DATA_WIDTH</span><span class=o>-</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>slv_reg1</span><span class=p>;</span>
</span></span><span class=line><span class=cl><span class=k>reg</span> <span class=p>[</span><span class=n>C_S_AXI_DATA_WIDTH</span><span class=o>-</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>slv_reg2</span><span class=p>;</span>
</span></span><span class=line><span class=cl><span class=k>reg</span> <span class=p>[</span><span class=n>C_S_AXI_DATA_WIDTH</span><span class=o>-</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>slv_reg3</span><span class=p>;</span>
</span></span></code></pre></td></tr></table></div></div><ul><li><code>slv_reg0</code> 就是地址 <code>0x00</code> 对应的邮箱。</li><li><code>slv_reg1</code> 就是地址 <code>0x04</code> 对应的邮箱。</li><li>&mldr;以此类推。</li></ul><p>现在，我们要做的就是在文件的<strong>末尾</strong>（<code>endmodule</code>之前），把你的PWM模块例化出来，并把这些“邮箱”连接到它的输入端口。</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span><span class=lnt>20
</span><span class=lnt>21
</span><span class=lnt>22
</span><span class=lnt>23
</span><span class=lnt>24
</span><span class=lnt>25
</span><span class=lnt>26
</span><span class=lnt>27
</span><span class=lnt>28
</span><span class=lnt>29
</span><span class=lnt>30
</span><span class=lnt>31
</span><span class=lnt>32
</span><span class=lnt>33
</span><span class=lnt>34
</span><span class=lnt>35
</span><span class=lnt>36
</span><span class=lnt>37
</span><span class=lnt>38
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-systemverilog data-lang=systemverilog><span class=line><span class=cl><span class=c1>// 在 ..._S00_AXI.v 文件末尾添加以下代码
</span></span></span><span class=line><span class=cl><span class=c1></span>
</span></span><span class=line><span class=cl><span class=c1>// 1. 例化你的PWM模块
</span></span></span><span class=line><span class=cl><span class=c1></span><span class=n>pwm</span> <span class=n>pwm_inst</span> <span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=c1>// .clk(clk),  -&gt; 应该连接到AXI总线的时钟
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=p>.</span><span class=n>clk</span><span class=p>(</span><span class=n>S_AXI_ACLK</span><span class=p>),</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>    <span class=c1>// .rst(rst), -&gt; 应该连接到AXI总线的复位
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=c1>// 注意：AXI复位通常是低电平有效(ARESETN)，而你的模块可能是高电平有效。
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=c1>// 如果你的复位是高电平有效，需要加一个非门。
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=p>.</span><span class=n>rst</span><span class=p>(</span><span class=o>!</span><span class=n>S_AXI_ARESETN</span><span class=p>),</span> 
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>    <span class=c1>// 2. 将寄存器（邮箱）连接到PWM的参数输入
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=c1>// 我们只关心寄存器的低16位，因为你的参数是16位的
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=p>.</span><span class=n>period</span><span class=p>(</span><span class=n>slv_reg0</span><span class=p>[</span><span class=mh>15</span><span class=o>:</span><span class=mh>0</span><span class=p>]),</span>
</span></span><span class=line><span class=cl>    <span class=p>.</span><span class=n>duty1</span> <span class=p>(</span><span class=n>slv_reg1</span><span class=p>[</span><span class=mh>15</span><span class=o>:</span><span class=mh>0</span><span class=p>]),</span>
</span></span><span class=line><span class=cl>    <span class=p>.</span><span class=n>duty2</span> <span class=p>(</span><span class=n>slv_reg2</span><span class=p>[</span><span class=mh>15</span><span class=o>:</span><span class=mh>0</span><span class=p>]),</span>
</span></span><span class=line><span class=cl>    <span class=p>.</span><span class=n>duty3</span> <span class=p>(</span><span class=n>slv_reg3</span><span class=p>[</span><span class=mh>15</span><span class=o>:</span><span class=mh>0</span><span class=p>]),</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>    <span class=c1>// 3. 将PWM的输出引出到IP核的顶层
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=p>.</span><span class=n>pwm1</span><span class=p>(</span><span class=n>pwm1_out</span><span class=p>),</span>
</span></span><span class=line><span class=cl>    <span class=p>.</span><span class=n>pwm2</span><span class=p>(</span><span class=n>pwm2_out</span><span class=p>),</span>
</span></span><span class=line><span class=cl>    <span class=p>.</span><span class=n>pwm3</span><span class=p>(</span><span class=n>pwm3_out</span><span class=p>)</span>
</span></span><span class=line><span class=cl><span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=c1>// 4. 在文件顶部声明这些输出信号，让它们成为IP核的物理端口
</span></span></span><span class=line><span class=cl><span class=c1>// 找到模块的端口声明区域，添加以下几行：
</span></span></span><span class=line><span class=cl><span class=c1></span><span class=cm>/*
</span></span></span><span class=line><span class=cl><span class=cm>module pwm_axi_v1_0_S00_AXI # (...
</span></span></span><span class=line><span class=cl><span class=cm>)
</span></span></span><span class=line><span class=cl><span class=cm>(
</span></span></span><span class=line><span class=cl><span class=cm>    // ... 已有的AXI端口 ...
</span></span></span><span class=line><span class=cl><span class=cm>    output logic pwm1_out,
</span></span></span><span class=line><span class=cl><span class=cm>    output logic pwm2_out,
</span></span></span><span class=line><span class=cl><span class=cm>    output logic pwm3_out,
</span></span></span><span class=line><span class=cl><span class=cm>    // ...
</span></span></span><span class=line><span class=cl><span class=cm>);
</span></span></span><span class=line><span class=cl><span class=cm>*/</span>
</span></span></code></pre></td></tr></table></div></div><p><strong>画龙点睛（可选但强烈推荐）：实现状态回读</strong></p><p>AXI不仅能写，还能读。我们可以让CPU读回PWM内部的计数器值，这对于调试非常有用。</p><ol><li><strong>修改<code>pwm.sv</code></strong>: 给你的PWM模块增加一个输出端口 <code>output logic [15:0] counter_value</code>，并把内部的<code>counter</code>赋给它。</li><li><strong>在<code>..._S00_AXI.v</code>中</strong>：找到负责读操作的逻辑。通常会有一段 <code>case</code> 语句，根据读地址 <code>axi_araddr</code> 来选择输出哪个寄存器的数据。你可以在这里添加逻辑，当CPU读取某个特定地址（比如<code>slv_reg0</code>的地址）时，不返回<code>slv_reg0</code>的值，而是返回<code>counter_value</code>。<div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-systemverilog data-lang=systemverilog><span class=line><span class=cl><span class=c1>// 示例：
</span></span></span><span class=line><span class=cl><span class=c1></span><span class=k>always</span> <span class=p>@(</span> <span class=k>posedge</span> <span class=n>S_AXI_ACLK</span> <span class=p>)</span>
</span></span><span class=line><span class=cl><span class=k>begin</span>
</span></span><span class=line><span class=cl>  <span class=k>if</span> <span class=p>(</span><span class=n>slv_reg_rden</span><span class=p>)</span> <span class=c1>// 如果有读请求
</span></span></span><span class=line><span class=cl><span class=c1></span>    <span class=k>begin</span>
</span></span><span class=line><span class=cl>      <span class=k>case</span> <span class=p>(</span> <span class=n>axi_araddr</span><span class=p>[</span><span class=n>ADDR_LSB</span><span class=o>+</span><span class=nl>OPT_MEM_ADDR_BITS:</span><span class=n>ADDR_LSB</span><span class=p>]</span> <span class=p>)</span>
</span></span><span class=line><span class=cl>        <span class=mh>2&#39;h0</span><span class=o>:</span> <span class=n>reg_data_out</span> <span class=o>&lt;=</span> <span class=n>counter_value_from_pwm</span><span class=p>;</span> <span class=c1>// 读地址0时，返回计数器值
</span></span></span><span class=line><span class=cl><span class=c1></span>        <span class=mh>2&#39;h1</span><span class=o>:</span> <span class=n>reg_data_out</span> <span class=o>&lt;=</span> <span class=n>slv_reg1</span><span class=p>;</span> <span class=c1>// 读地址1时，返回duty1的设置值
</span></span></span><span class=line><span class=cl><span class=c1></span>        <span class=mh>2&#39;h2</span><span class=o>:</span> <span class=n>reg_data_out</span> <span class=o>&lt;=</span> <span class=n>slv_reg2</span><span class=p>;</span>
</span></span><span class=line><span class=cl>        <span class=mh>2&#39;h3</span><span class=o>:</span> <span class=n>reg_data_out</span> <span class=o>&lt;=</span> <span class=n>slv_reg3</span><span class=p>;</span>
</span></span><span class=line><span class=cl>        <span class=k>default</span> <span class=o>:</span> <span class=n>reg_data_out</span> <span class=o>&lt;=</span> <span class=mh>0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>      <span class=k>endcase</span>
</span></span><span class=line><span class=cl>    <span class=k>end</span>
</span></span><span class=line><span class=cl><span class=k>end</span>
</span></span><span class=line><span class=cl><span class=c1>// 你需要先用线把pwm_inst的counter_value输出连接到一个叫counter_value_from_pwm的信号上。
</span></span></span></code></pre></td></tr></table></div></div></li></ol><h4 id=步骤四打包和发布>步骤四：打包和发布</h4><ol><li>切换到 <code>Package IP</code> 标签页。</li><li>检查 <code>File Groups</code>，确保你的<code>pwm.sv</code>已经被正确识别并添加。</li><li>检查 <code>Customization Parameters</code> 和 <code>Ports and Interfaces</code>，确认一切无误。</li><li>点击 <code>Review and Package</code> -> <code>Package IP</code>。</li></ol><p><strong>恭喜！</strong> 你已经成功地将一个纯逻辑模块，封装成了一个符合工业标准的、带AXI接口的、可复用的IP核。现在你可以回到你的主项目中，在IP Catalog里找到它，将它拖入Block Design，你会看到一个干净、专业的模块，它有一个AXI接口和三个PWM输出物理端口。</p></section><footer class=article-footer><section class=article-tags><a href=/tags/ai-creation/>Ai-Creation</a>
<a href=/tags/zynq/>Zynq</a>
<a href=/tags/axi/>Axi</a></section><section class=article-copyright><svg class="icon icon-tabler icon-tabler-copyright" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><path d="M14.5 9a3.5 4 0 100 6"/></svg>
<span>Licensed under CC BY-NC-SA 4.0</span></section></footer></article><aside class=related-content--wrapper><h2 class=section-title>Related content</h2><div class=related-content><div class="flex article-list--tile"><article><a href=/post/zynq-xuartlite/><div class=article-details><h2 class=article-title>Zynq Xuartlite</h2></div></a></article><article><a href=/post/zynq-ps-port/><div class=article-details><h2 class=article-title>Zynq Ps Port</h2></div></a></article><article><a href=/post/axi4lite/><div class=article-details><h2 class=article-title>Axi4lite</h2></div></a></article><article><a href=/post/zynq%E6%96%87%E6%A1%A3%E6%80%BB%E7%BB%93/><div class=article-details><h2 class=article-title>Zynq文档总结</h2></div></a></article><article><a href=/post/vivado-constraint/><div class=article-details><h2 class=article-title>Vivado Constraint(created by gemini)</h2></div></a></article></div></div></aside><footer class=site-footer><section class=copyright>&copy;
2020 -
2025 fusang blog</section><section class=powerby>Built with <a href=https://gohugo.io/ target=_blank rel=noopener>Hugo</a><br>Theme <b><a href=https://github.com/CaiJimmy/hugo-theme-stack target=_blank rel=noopener data-version=3.31.0>Stack</a></b> designed by <a href=https://jimmycai.com target=_blank rel=noopener>Jimmy</a></section></footer><div class=pswp tabindex=-1 role=dialog aria-hidden=true><div class=pswp__bg></div><div class=pswp__scroll-wrap><div class=pswp__container><div class=pswp__item></div><div class=pswp__item></div><div class=pswp__item></div></div><div class="pswp__ui pswp__ui--hidden"><div class=pswp__top-bar><div class=pswp__counter></div><button class="pswp__button pswp__button--close" title="Close (Esc)"></button>
<button class="pswp__button pswp__button--share" title=Share></button>
<button class="pswp__button pswp__button--fs" title="Toggle fullscreen"></button>
<button class="pswp__button pswp__button--zoom" title="Zoom in/out"></button><div class=pswp__preloader><div class=pswp__preloader__icn><div class=pswp__preloader__cut><div class=pswp__preloader__donut></div></div></div></div></div><div class="pswp__share-modal pswp__share-modal--hidden pswp__single-tap"><div class=pswp__share-tooltip></div></div><button class="pswp__button pswp__button--arrow--left" title="Previous (arrow left)">
</button>
<button class="pswp__button pswp__button--arrow--right" title="Next (arrow right)"></button><div class=pswp__caption><div class=pswp__caption__center></div></div></div></div></div><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.js integrity="sha256-ePwmChbbvXbsO02lbM3HoHbSHTHFAeChekF1xKJdleo=" crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe-ui-default.min.js integrity="sha256-UKkzOn/w1mBxRmLLGrSeyB4e1xbrp4xylgAWb3M42pU=" crossorigin=anonymous defer></script><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/default-skin/default-skin.min.css crossorigin=anonymous><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.css crossorigin=anonymous></main></div><script src=https://cdn.jsdelivr.net/npm/node-vibrant@3.1.6/dist/vibrant.min.js integrity="sha256-awcR2jno4kI5X0zL8ex0vi2z+KMkF24hUW8WePSA9HM=" crossorigin=anonymous></script><script type=text/javascript src=/ts/main.1e9a3bafd846ced4c345d084b355fb8c7bae75701c338f8a1f8a82c780137826.js defer></script><script>(function(){const e=document.createElement("link");e.href="https://fonts.googleapis.com/css2?family=Lato:wght@300;400;700&display=swap",e.type="text/css",e.rel="stylesheet",document.head.appendChild(e)})()</script></body></html>