TimeQuest Timing Analyzer report for mic1
Sun Dec 22 22:25:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLOCK'
 22. Fast Model Hold: 'CLOCK'
 23. Fast Model Minimum Pulse Width: 'CLOCK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mic1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C6                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.43 MHz ; 20.43 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -23.976 ; -5564.188     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.310 ; -3.301        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.976 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.065     ; 24.447     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -23.957 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 24.427     ;
; -22.719 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.181     ; 20.574     ;
; -22.635 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.176     ; 20.495     ;
; -22.494 ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.851     ; 20.679     ;
; -22.169 ; DATAPATH:inst4|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.521     ; 20.684     ;
; -21.930 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.177     ; 19.789     ;
; -21.917 ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.781     ; 20.172     ;
; -21.863 ; DATAPATH:inst4|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.530     ; 20.369     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.713 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.053     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.694 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.033     ;
; -21.690 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.662     ; 20.064     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.681 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 23.021     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.662 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 23.001     ;
; -21.651 ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.781     ; 19.906     ;
; -21.622 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.828     ; 19.830     ;
; -21.619 ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.780     ; 19.875     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.540 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 22.010     ;
; -21.534 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.828     ; 19.742     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.521 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.067     ; 21.990     ;
; -21.428 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -3.177     ; 19.287     ;
; -21.392 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.662     ; 19.766     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.354 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.804      ; 22.694     ;
; -21.335 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 22.674     ;
; -21.335 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 22.674     ;
; -21.335 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 22.674     ;
; -21.335 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 22.674     ;
; -21.335 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.803      ; 22.674     ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.310 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.251      ; 2.707      ;
; -0.271 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.742      ;
; -0.196 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.254      ; 2.824      ;
; -0.196 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.254      ; 2.824      ;
; -0.196 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.254      ; 2.824      ;
; -0.152 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.251      ; 2.865      ;
; -0.152 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.251      ; 2.865      ;
; -0.152 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.251      ; 2.865      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.147 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.247      ; 2.866      ;
; -0.129 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.248      ; 2.885      ;
; -0.127 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.248      ; 2.887      ;
; -0.122 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.248      ; 2.892      ;
; -0.122 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.248      ; 2.892      ;
; 0.019  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.248      ; 3.033      ;
; 0.056  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.074      ;
; 0.056  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.074      ;
; 0.056  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.074      ;
; 0.056  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.074      ;
; 0.378  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.396      ;
; 0.384  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.402      ;
; 0.660  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.678      ;
; 0.660  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.678      ;
; 0.660  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.678      ;
; 0.660  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.678      ;
; 0.660  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                                           ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.252      ; 3.678      ;
; 0.734  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                       ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 1.824      ; 2.824      ;
; 1.104  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                       ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 1.847      ; 3.217      ;
; 1.127  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                       ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 1.824      ; 3.217      ;
; 1.367  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24                     ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.313      ; 3.946      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_we_reg       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.405  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg9 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.260      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_we_reg       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.416  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a2~portb_address_reg9 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 3.089      ; 4.271      ;
; 1.441  ; CONTROL_UNIT:inst1|inst4[2]                                                                              ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CLOCK        ; CLOCK       ; -0.500       ; 0.061      ; 1.236      ;
; 1.448  ; CONTROL_UNIT:inst1|inst4[4]                                                                              ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CLOCK        ; CLOCK       ; -0.500       ; 0.061      ; 1.243      ;
; 1.449  ; CONTROL_UNIT:inst1|inst4[7]                                                                              ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CLOCK        ; CLOCK       ; -0.500       ; 0.061      ; 1.244      ;
; 1.449  ; CONTROL_UNIT:inst1|inst4[3]                                                                              ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CLOCK        ; CLOCK       ; -0.500       ; 0.061      ; 1.244      ;
; 1.530  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28                      ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.856      ; 3.652      ;
; 1.541  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24                     ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.849      ; 3.656      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.542  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 3.105      ; 4.413      ;
; 1.554  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                     ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 2.313      ; 4.133      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_we_reg       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.561  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg9 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 3.103      ; 4.430      ;
; 1.562  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24                     ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.910      ; 3.738      ;
; 1.576  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 2.172      ; 4.014      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_we_reg       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
; 1.576  ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a3~portb_address_reg9 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 3.087      ; 4.429      ;
+--------+----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.494 ; 28.494 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.019 ; 15.019 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.229 ; 16.229 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.235 ; 17.235 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.096 ; 17.096 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 17.956 ; 17.956 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.393 ; 18.393 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.472 ; 18.472 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.226 ; 20.226 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.607 ; 21.607 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.376 ; 21.376 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 22.798 ; 22.798 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.939 ; 21.939 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.171 ; 22.171 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.839 ; 22.839 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.724 ; 22.724 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.085 ; 23.085 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.470 ; 23.470 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.480 ; 24.480 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.446 ; 24.446 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.098 ; 25.098 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.804 ; 25.804 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.485 ; 26.485 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.245 ; 26.245 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.179 ; 26.179 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.786 ; 26.786 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.846 ; 26.846 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.386 ; 27.386 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.022 ; 28.022 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.094 ; 28.094 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.494 ; 28.494 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 27.970 ; 27.970 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 11.755 ; 11.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.939  ; 9.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 10.209 ; 10.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.181 ; 10.181 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.927  ; 9.927  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 10.761 ; 10.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 10.064 ; 10.064 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.673 ; 10.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.907  ; 8.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 9.160  ; 9.160  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 11.488 ; 11.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 10.899 ; 10.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.170 ; 11.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 11.413 ; 11.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 10.289 ; 10.289 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 10.931 ; 10.931 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 11.160 ; 11.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.501 ; 10.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 11.755 ; 11.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 11.442 ; 11.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.471 ; 10.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 11.229 ; 11.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 10.593 ; 10.593 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.889 ; 11.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.895 ; 10.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.451 ; 10.451 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.319 ; 11.319 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.312 ; 10.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 11.276 ; 11.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.831 ; 10.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.677 ; 10.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.611 ; 11.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.627 ; 10.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.034 ; 11.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.342 ; 10.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.161 ; 10.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.917 ; 10.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.964 ; 10.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.889 ; 11.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.516 ; 11.516 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.360 ; 11.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.919 ; 10.919 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.949 ; 10.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.957 ; 10.957 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.394  ; 7.394  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.350  ; 8.350  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.708  ; 8.708  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.423  ; 8.423  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.158  ; 8.158  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.229  ; 8.229  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.033  ; 9.033  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.261  ; 9.261  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.472  ; 8.472  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.502  ; 8.502  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 9.261  ; 9.261  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.369  ; 8.369  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.368  ; 8.368  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 8.770  ; 8.770  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.813 ; 11.813 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.061 ; 10.061 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.247 ; 10.247 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.403 ; 10.403 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.830 ; 10.830 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.752 ; 10.752 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.845 ; 10.845 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.929  ; 9.929  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.644 ; 10.644 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.571 ; 10.571 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.190 ; 10.190 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.425 ; 10.425 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.137 ; 10.137 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.854 ; 10.854 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.813 ; 11.813 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 11.526 ; 11.526 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 11.686 ; 11.686 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.263 ; 10.263 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.758 ; 10.758 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.388 ; 10.388 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 11.330 ; 11.330 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.536 ; 10.536 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.687 ; 11.687 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.094 ; 11.094 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.383 ; 10.383 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.251 ; 29.251 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.825 ; 15.825 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.903 ; 17.903 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.536 ; 17.536 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.992 ; 17.992 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.853 ; 17.853 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.713 ; 18.713 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.150 ; 19.150 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.229 ; 19.229 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.983 ; 20.983 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 22.364 ; 22.364 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.133 ; 22.133 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 23.555 ; 23.555 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.696 ; 22.696 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.928 ; 22.928 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.596 ; 23.596 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.481 ; 23.481 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.842 ; 23.842 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.227 ; 24.227 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 25.237 ; 25.237 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.203 ; 25.203 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.855 ; 25.855 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.561 ; 26.561 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 27.242 ; 27.242 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 27.002 ; 27.002 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.936 ; 26.936 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.543 ; 27.543 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.603 ; 27.603 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.143 ; 28.143 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.779 ; 28.779 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.851 ; 28.851 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.251 ; 29.251 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.727 ; 28.727 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 11.784 ; 11.784 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 10.087 ; 10.087 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 10.134 ; 10.134 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 10.240 ; 10.240 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 10.078 ; 10.078 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 11.285 ; 11.285 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 10.080 ; 10.080 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 10.892 ; 10.892 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 10.509 ; 10.509 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 11.622 ; 11.622 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 9.610  ; 9.610  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 11.440 ; 11.440 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 11.559 ; 11.559 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 11.016 ; 11.016 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 11.290 ; 11.290 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 11.572 ; 11.572 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 10.737 ; 10.737 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 11.017 ; 11.017 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 10.201 ; 10.201 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 10.274 ; 10.274 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 11.784 ; 11.784 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 10.758 ; 10.758 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 11.609 ; 11.609 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.523 ; 11.523 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.026 ; 10.026 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.263 ; 10.263 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.849  ; 9.849  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.970  ; 9.970  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.558 ; 10.558 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.563 ; 10.563 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.540 ; 10.540 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.562 ; 10.562 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.766 ; 10.766 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 11.163 ; 11.163 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.963  ; 9.963  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.949  ; 9.949  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.979  ; 9.979  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.969  ; 9.969  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.988  ; 9.988  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.319 ; 10.319 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.203 ; 10.203 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.399 ; 10.399 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.475 ; 10.475 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.708 ; 10.708 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.199 ; 10.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.774 ; 10.774 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.437 ; 10.437 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.355 ; 10.355 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 11.523 ; 11.523 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 14.098 ; 14.098 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.520 ; 13.520 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.283 ; 13.283 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.525 ; 13.525 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 14.098 ; 14.098 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 13.595 ; 13.595 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.219 ; 13.219 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.847 ; 12.847 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.485 ; 12.485 ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 9.648  ; 9.648  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 10.621 ; 10.621 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 10.058 ; 10.058 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 10.932 ; 10.932 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 11.039 ; 11.039 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 10.061 ; 10.061 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 9.731  ; 9.731  ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.731  ; 9.731  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 10.660 ; 10.660 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 11.029 ; 11.029 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 11.358 ; 11.358 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 10.961 ; 10.961 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.477 ; 11.477 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.168 ; 11.168 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.570 ; 10.570 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.319 ; 11.319 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 12.038 ; 12.038 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 12.672 ; 12.672 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 14.126 ; 14.126 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.280 ; 12.280 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.478 ; 12.478 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.401 ; 12.401 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.577 ; 12.577 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.989 ; 11.989 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.514 ; 12.514 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.265 ; 12.265 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.084 ; 11.084 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.513 ; 12.513 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.351 ; 12.351 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 11.958 ; 11.958 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.490 ; 12.490 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 11.771 ; 11.771 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.600 ; 12.600 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 11.988 ; 11.988 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 11.514 ; 11.514 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 11.868 ; 11.868 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 11.849 ; 11.849 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 11.844 ; 11.844 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 11.347 ; 11.347 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.907  ; 8.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.939  ; 9.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 10.209 ; 10.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.181 ; 10.181 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.927  ; 9.927  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 10.761 ; 10.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 10.064 ; 10.064 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.673 ; 10.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.907  ; 8.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 9.160  ; 9.160  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 11.488 ; 11.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 10.899 ; 10.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.170 ; 11.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 11.413 ; 11.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 10.289 ; 10.289 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 10.931 ; 10.931 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 11.160 ; 11.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.501 ; 10.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 11.755 ; 11.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 11.442 ; 11.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.471 ; 10.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 11.229 ; 11.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 10.593 ; 10.593 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.895 ; 10.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.451 ; 10.451 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.319 ; 11.319 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.312 ; 10.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 11.276 ; 11.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.831 ; 10.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.677 ; 10.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.611 ; 11.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.627 ; 10.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.034 ; 11.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.342 ; 10.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.161 ; 10.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.917 ; 10.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.964 ; 10.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.889 ; 11.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.516 ; 11.516 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.360 ; 11.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.919 ; 10.919 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.949 ; 10.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.957 ; 10.957 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.394  ; 7.394  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 8.158  ; 8.158  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.350  ; 8.350  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.708  ; 8.708  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.423  ; 8.423  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.158  ; 8.158  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.229  ; 8.229  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.033  ; 9.033  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.472  ; 8.472  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.502  ; 8.502  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 9.261  ; 9.261  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.369  ; 8.369  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.368  ; 8.368  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 8.311  ; 8.311  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.061 ; 10.061 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.247 ; 10.247 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.403 ; 10.403 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.830 ; 10.830 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.752 ; 10.752 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.845 ; 10.845 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.929  ; 9.929  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.644 ; 10.644 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.571 ; 10.571 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.190 ; 10.190 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.425 ; 10.425 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.137 ; 10.137 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.854 ; 10.854 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.813 ; 11.813 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 11.526 ; 11.526 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 11.686 ; 11.686 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.263 ; 10.263 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.758 ; 10.758 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.388 ; 10.388 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 11.330 ; 11.330 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.536 ; 10.536 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.687 ; 11.687 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.094 ; 11.094 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.383 ; 10.383 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 10.815 ; 10.815 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 10.815 ; 10.815 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 11.740 ; 11.740 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 11.414 ; 11.414 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 11.744 ; 11.744 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 11.416 ; 11.416 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 11.933 ; 11.933 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 11.591 ; 11.591 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.829 ; 10.829 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 12.821 ; 12.821 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 13.383 ; 13.383 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 13.123 ; 13.123 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 14.041 ; 14.041 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 12.778 ; 12.778 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 12.606 ; 12.606 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 12.823 ; 12.823 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 12.634 ; 12.634 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.560 ; 12.560 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.444 ; 12.444 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.804 ; 12.804 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.096 ; 12.096 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 13.299 ; 13.299 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.252 ; 13.252 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.088 ; 13.088 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.868 ; 12.868 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.386 ; 12.386 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.458 ; 12.458 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.103 ; 12.103 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.036 ; 12.036 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.080 ; 12.080 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.254 ; 12.254 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 11.846 ; 11.846 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 12.397 ; 12.397 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 9.610  ; 9.610  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 10.087 ; 10.087 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 10.134 ; 10.134 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 10.240 ; 10.240 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 10.078 ; 10.078 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 11.285 ; 11.285 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 10.080 ; 10.080 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 10.892 ; 10.892 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 10.509 ; 10.509 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 11.622 ; 11.622 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 9.610  ; 9.610  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 11.440 ; 11.440 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 11.559 ; 11.559 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 11.016 ; 11.016 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 11.290 ; 11.290 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 11.572 ; 11.572 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 10.737 ; 10.737 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 11.017 ; 11.017 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 10.201 ; 10.201 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 10.274 ; 10.274 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 11.784 ; 11.784 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 10.758 ; 10.758 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 11.609 ; 11.609 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 9.849  ; 9.849  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.026 ; 10.026 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.263 ; 10.263 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.849  ; 9.849  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.970  ; 9.970  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.558 ; 10.558 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.563 ; 10.563 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.540 ; 10.540 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.562 ; 10.562 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.766 ; 10.766 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 11.163 ; 11.163 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.963  ; 9.963  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.949  ; 9.949  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.979  ; 9.979  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.969  ; 9.969  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.988  ; 9.988  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.319 ; 10.319 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.203 ; 10.203 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.399 ; 10.399 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.475 ; 10.475 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.708 ; 10.708 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.199 ; 10.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.774 ; 10.774 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.437 ; 10.437 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.355 ; 10.355 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 11.523 ; 11.523 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.795 ; 11.795 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.314 ; 13.314 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.213 ; 13.213 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.338 ; 13.338 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.051 ; 13.051 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.530 ; 12.530 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 12.505 ; 12.505 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.795 ; 11.795 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 12.158 ; 12.158 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.346 ; 12.346 ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 9.648  ; 9.648  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 9.648  ; 9.648  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 10.621 ; 10.621 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 10.058 ; 10.058 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 10.932 ; 10.932 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 11.039 ; 11.039 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 10.061 ; 10.061 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.566 ; -2489.867     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.302 ; -4.569        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                             ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.566 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.029     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -10.559 ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst4                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.069     ; 11.022     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.583  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.477     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.576  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.470     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.565  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.459     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.558  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.452     ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.535  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.997      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.528  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; CONTROL_UNIT:inst1|MPC_GENERATOR:inst|inst5                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.070     ; 9.990      ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.433  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.327     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.426  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; CLOCK        ; CLOCK       ; 0.500        ; 0.362      ; 10.320     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg1 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg5 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg6 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.385  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg8 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.282     ;
; -9.378  ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a0~porta_address_reg0 ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; CLOCK        ; CLOCK       ; 0.500        ; 0.365      ; 10.275     ;
+---------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.302 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.917      ; 1.267      ;
; -0.282 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.284      ;
; -0.220 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst12                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.913      ; 1.345      ;
; -0.218 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 1.913      ; 1.347      ;
; -0.216 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst24                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.913      ; 1.349      ;
; -0.216 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.913      ; 1.349      ;
; -0.201 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.919      ; 1.370      ;
; -0.201 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.919      ; 1.370      ;
; -0.201 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.919      ; 1.370      ;
; -0.187 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.917      ; 1.382      ;
; -0.187 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.917      ; 1.382      ;
; -0.187 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst8                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.917      ; 1.382      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst12                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst5                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.177 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.914      ; 1.389      ;
; -0.151 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.913      ; 1.414      ;
; -0.096 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.474      ;
; -0.096 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.474      ;
; -0.096 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.474      ;
; -0.096 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.474      ;
; 0.006  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst28                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.576      ;
; 0.009  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.579      ;
; 0.191  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.761      ;
; 0.191  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst16                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.761      ;
; 0.191  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst24                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.761      ;
; 0.191  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.761      ;
; 0.191  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|inst13                                       ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst20                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.918      ; 1.761      ;
; 0.244  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 0.887      ; 1.283      ;
; 0.414  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.909      ; 1.475      ;
; 0.436  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.887      ; 1.475      ;
; 0.540  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.094      ; 1.786      ;
; 0.544  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 0.951      ; 1.647      ;
; 0.578  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.910      ; 1.640      ;
; 0.579  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.822      ; 1.553      ;
; 0.601  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.913      ; 1.666      ;
; 0.608  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.968      ; 1.728      ;
; 0.649  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.094      ; 1.895      ;
; 0.651  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst16 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.094      ; 1.897      ;
; 0.661  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst28 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.934      ; 1.747      ;
; 0.667  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 1.012      ; 1.831      ;
; 0.669  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.935      ; 1.756      ;
; 0.680  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst4|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.749      ; 1.581      ;
; 0.696  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.874      ; 1.722      ;
; 0.699  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst28 ; DATAPATH:inst4|BANK_REG:inst1|CPP:inst6|REGISTER32bit:inst|REGISTER8bit:inst3|inst28                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 0.952      ; 1.803      ;
; 0.709  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.016      ; 1.877      ;
; 0.712  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|SP:inst1|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.739      ; 1.603      ;
; 0.725  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst4|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.883      ; 1.760      ;
; 0.726  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 0.880      ; 1.758      ;
; 0.728  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.852      ; 1.732      ;
; 0.733  ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst24  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 0.130      ; 1.015      ;
; 0.735  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst16                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.093      ; 1.980      ;
; 0.735  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.853      ; 1.740      ;
; 0.757  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst24 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.791      ; 1.700      ;
; 0.761  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.806      ; 1.719      ;
; 0.766  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.853      ; 1.771      ;
; 0.769  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst5                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 2.016      ;
; 0.786  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst5                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.787      ; 1.725      ;
; 0.790  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.791      ; 1.733      ;
; 0.792  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst8                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.853      ; 1.797      ;
; 0.799  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.902      ; 1.853      ;
; 0.805  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst2|inst12                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 0.870      ; 1.827      ;
; 0.815  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.969      ; 1.936      ;
; 0.816  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst1|inst28                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.016      ; 1.984      ;
; 0.817  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst20 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.095      ; 2.064      ;
; 0.817  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; DATAPATH:inst4|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.883      ; 1.852      ;
; 0.817  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst12                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.969      ; 1.938      ;
; 0.819  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 0.859      ; 1.830      ;
; 0.819  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.853      ; 1.824      ;
; 0.821  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst5  ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.880      ; 1.853      ;
; 0.824  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst24 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst2|inst8                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.094      ; 2.070      ;
; 0.837  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst20 ; DATAPATH:inst4|BANK_REG:inst1|TOS:inst7|REGISTER32bit:inst|REGISTER8bit:inst3|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.879      ; 1.868      ;
; 0.841  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst5                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.859      ; 1.852      ;
; 0.845  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst|inst    ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 0.960      ; 1.957      ;
; 0.850  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst|REGISTER8bit:inst|inst28  ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst1|inst28                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.918      ; 1.920      ;
; 0.851  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst16 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.969      ; 1.972      ;
; 0.853  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst1|inst24                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.908      ; 1.913      ;
; 0.853  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst12 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.969      ; 1.974      ;
; 0.855  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.991      ; 1.998      ;
; 0.869  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst16                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.012      ; 2.033      ;
; 0.876  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst|inst12                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.853      ; 1.881      ;
; 0.894  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.934      ; 1.980      ;
; 0.909  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst12 ; DATAPATH:inst4|BANK_REG:inst1|LV:inst2|REGISTER32bit:inst1|REGISTER8bit:inst|inst20                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.791      ; 1.852      ;
; 0.911  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst2|inst20                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.931      ; 1.994      ;
; 0.911  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst8  ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst3|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.966      ; 2.029      ;
; 0.912  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst3|inst16                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.092      ; 2.156      ;
; 0.914  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst16 ; DATAPATH:inst4|BANK_REG:inst1|PC:inst4|REGISTER32bit:inst|REGISTER8bit:inst|inst28                                                    ; CLOCK        ; CLOCK       ; 0.000        ; 0.910      ; 1.976      ;
; 0.916  ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst     ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst|inst                                                      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 1.068      ;
; 0.917  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst3|inst24 ; DATAPATH:inst4|BANK_REG:inst1|MAR:inst|REGISTER32bit:inst|REGISTER8bit:inst3|inst                                                     ; CLOCK        ; CLOCK       ; 0.000        ; 0.933      ; 2.002      ;
; 0.921  ; CONTROL_UNIT:inst1|inst4[2]                                                          ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg2 ; CLOCK        ; CLOCK       ; -0.500       ; 0.066      ; 0.625      ;
; 0.922  ; CONTROL_UNIT:inst1|inst4[7]                                                          ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg7 ; CLOCK        ; CLOCK       ; -0.500       ; 0.066      ; 0.626      ;
; 0.922  ; CONTROL_UNIT:inst1|inst4[4]                                                          ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg4 ; CLOCK        ; CLOCK       ; -0.500       ; 0.066      ; 0.626      ;
; 0.923  ; DATAPATH:inst4|BANK_REG:inst1|OPC:inst8|REGISTER32bit:inst|REGISTER8bit:inst2|inst12 ; DATAPATH:inst4|BANK_REG:inst1|H:inst10|REGISTER32bit:inst|REGISTER8bit:inst2|inst16                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 0.964      ; 2.039      ;
; 0.923  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst   ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.011      ; 2.086      ;
; 0.923  ; CONTROL_UNIT:inst1|inst4[3]                                                          ; CONTROL_UNIT:inst1|CONTROL_STORE:inst5|altsyncram:altsyncram_component|altsyncram_d581:auto_generated|ram_block1a3~porta_address_reg3 ; CLOCK        ; CLOCK       ; -0.500       ; 0.066      ; 0.627      ;
; 0.930  ; DATAPATH:inst4|BANK_REG:inst1|MBR:inst5|REGISTER32bit:inst3|REGISTER8bit:inst|inst8  ; DATAPATH:inst4|BANK_REG:inst1|MDR:inst3|REGISTER32bit:inst1|REGISTER8bit:inst|inst8                                                   ; CLOCK        ; CLOCK       ; 0.000        ; 1.012      ; 2.094      ;
+--------+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst2|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.320 ; 13.320 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 7.651  ; 7.651  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.431  ; 8.431  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.243  ; 8.243  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 8.611  ; 8.611  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 8.548  ; 8.548  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.047  ; 9.047  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.077  ; 9.077  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 9.911  ; 9.911  ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.532 ; 10.532 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.405 ; 10.405 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.030 ; 11.030 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.569 ; 10.569 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.653 ; 10.653 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.933 ; 10.933 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 10.912 ; 10.912 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.079 ; 11.079 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.208 ; 11.208 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.652 ; 11.652 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.610 ; 11.610 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.937 ; 11.937 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.201 ; 12.201 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.473 ; 12.473 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.395 ; 12.395 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.333 ; 12.333 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.587 ; 12.587 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.609 ; 12.609 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.833 ; 12.833 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.129 ; 13.129 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.156 ; 13.156 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.320 ; 13.320 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.090 ; 13.090 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.412  ; 6.412  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.466  ; 5.466  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.500  ; 5.500  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.647  ; 5.647  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.574  ; 5.574  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.490  ; 5.490  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.447  ; 5.447  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.513  ; 5.513  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.895  ; 5.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.567  ; 5.567  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.852  ; 5.852  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.978  ; 4.978  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.123  ; 5.123  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.211  ; 6.211  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.802  ; 5.802  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.696  ; 5.696  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.893  ; 5.893  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.991  ; 5.991  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.158  ; 6.158  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.669  ; 5.669  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.025  ; 6.025  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.978  ; 5.978  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.744  ; 5.744  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.673  ; 5.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.412  ; 6.412  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.616  ; 5.616  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 6.179  ; 6.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.830  ; 5.830  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.733  ; 5.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.709  ; 5.709  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.041  ; 6.041  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 6.015  ; 6.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.816  ; 5.816  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.431  ; 6.431  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.945  ; 5.945  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.016  ; 6.016  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.701  ; 5.701  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.159  ; 6.159  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.008  ; 6.008  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.648  ; 5.648  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 6.126  ; 6.126  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.896  ; 5.896  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.052  ; 6.052  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.858  ; 5.858  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.203  ; 6.203  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.321  ; 6.321  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.793  ; 5.793  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.019  ; 6.019  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.761  ; 5.761  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.056  ; 6.056  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.678  ; 5.678  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.566  ; 5.566  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.962  ; 5.962  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.025  ; 6.025  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.788  ; 5.788  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.211  ; 6.211  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.794  ; 5.794  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.431  ; 6.431  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.599  ; 5.599  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.495  ; 5.495  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.142  ; 6.142  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.115  ; 6.115  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.885  ; 5.885  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.970  ; 5.970  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.981  ; 5.981  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.029  ; 6.029  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.282  ; 4.282  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.294  ; 5.294  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.724  ; 4.724  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.698  ; 4.698  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.901  ; 4.901  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.798  ; 4.798  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.294  ; 5.294  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.635  ; 4.635  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.643  ; 4.643  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.091  ; 5.091  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.095  ; 5.095  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.838  ; 4.838  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.796  ; 4.796  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.895  ; 4.895  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.095  ; 5.095  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.973  ; 4.973  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.813  ; 4.813  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.652  ; 4.652  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.786  ; 4.786  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.908  ; 4.908  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.420  ; 6.420  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.612  ; 5.612  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.694  ; 5.694  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.748  ; 5.748  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.936  ; 5.936  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.748  ; 5.748  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.730  ; 5.730  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.954  ; 5.954  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.980  ; 5.980  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.570  ; 5.570  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.922  ; 5.922  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.956  ; 5.956  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.854  ; 5.854  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.546  ; 5.546  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.620  ; 5.620  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.806  ; 5.806  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.663  ; 5.663  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.034  ; 6.034  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.843  ; 5.843  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.993  ; 5.993  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.420  ; 6.420  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.287  ; 6.287  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.388  ; 6.388  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.667  ; 5.667  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.619  ; 5.619  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.957  ; 5.957  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.782  ; 5.782  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.245  ; 6.245  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.865  ; 5.865  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.731  ; 5.731  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.398  ; 6.398  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.132  ; 6.132  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.783  ; 5.783  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.179 ; 14.179 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.495  ; 8.495  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.490  ; 9.490  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.302  ; 9.302  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.470  ; 9.470  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.407  ; 9.407  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.816  ; 9.816  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.906  ; 9.906  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.936  ; 9.936  ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.770 ; 10.770 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.391 ; 11.391 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.264 ; 11.264 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 11.889 ; 11.889 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.428 ; 11.428 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.512 ; 11.512 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.792 ; 11.792 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.771 ; 11.771 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.938 ; 11.938 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.067 ; 12.067 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.511 ; 12.511 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.469 ; 12.469 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.796 ; 12.796 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 13.060 ; 13.060 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 13.332 ; 13.332 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 13.254 ; 13.254 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 13.192 ; 13.192 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.446 ; 13.446 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.468 ; 13.468 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.692 ; 13.692 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.988 ; 13.988 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.015 ; 14.015 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.179 ; 14.179 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.949 ; 13.949 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 6.836  ; 6.836  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 6.049  ; 6.049  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 6.096  ; 6.096  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 6.093  ; 6.093  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 6.122  ; 6.122  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 6.052  ; 6.052  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 5.779  ; 5.779  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 6.626  ; 6.626  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 6.062  ; 6.062  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 6.445  ; 6.445  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 6.010  ; 6.010  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 5.787  ; 5.787  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 6.278  ; 6.278  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 6.420  ; 6.420  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 6.717  ; 6.717  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 5.780  ; 5.780  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 6.223  ; 6.223  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 6.688  ; 6.688  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 6.738  ; 6.738  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 5.809  ; 5.809  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 6.553  ; 6.553  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 6.612  ; 6.612  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 6.675  ; 6.675  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 6.374  ; 6.374  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 6.481  ; 6.481  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 6.056  ; 6.056  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 6.061  ; 6.061  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 6.170  ; 6.170  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 6.454  ; 6.454  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 6.212  ; 6.212  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 6.836  ; 6.836  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 6.391  ; 6.391  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 6.780  ; 6.780  ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.777  ; 6.777  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.143  ; 6.143  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.038  ; 6.038  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.116  ; 6.116  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.891  ; 5.891  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.350  ; 6.350  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.142  ; 6.142  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.041  ; 6.041  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.942  ; 5.942  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.935  ; 5.935  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.014  ; 6.014  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.923  ; 5.923  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.964  ; 5.964  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.859  ; 5.859  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.952  ; 5.952  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.955  ; 5.955  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.839  ; 5.839  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.578  ; 6.578  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.976  ; 5.976  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958  ; 5.958  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979  ; 5.979  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.971  ; 5.971  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.987  ; 5.987  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.155  ; 6.155  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.081  ; 6.081  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.165  ; 6.165  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.151  ; 6.151  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.270  ; 6.270  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.349  ; 6.349  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.149  ; 6.149  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.163  ; 6.163  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.429  ; 6.429  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.136  ; 6.136  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.255  ; 6.255  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.310  ; 6.310  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.183  ; 6.183  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.777  ; 6.777  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.906  ; 7.906  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.740  ; 7.740  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.645  ; 7.645  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.763  ; 7.763  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.906  ; 7.906  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.795  ; 7.795  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.634  ; 7.634  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.473  ; 7.473  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.603  ; 7.603  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.182  ; 7.182  ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 6.762  ; 6.762  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 5.819  ; 5.819  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 6.762  ; 6.762  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 6.232  ; 6.232  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 6.287  ; 6.287  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 6.057  ; 6.057  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 6.480  ; 6.480  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 6.469  ; 6.469  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 6.053  ; 6.053  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.715 ; 5.715 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.134 ; 6.134 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.654 ; 5.654 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.111 ; 6.111 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.408 ; 6.408 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.602 ; 6.602 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.271 ; 7.271 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.544 ; 6.544 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.482 ; 6.482 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.591 ; 6.591 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.557 ; 6.557 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.406 ; 6.406 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 5.869 ; 5.869 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.544 ; 6.544 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.531 ; 6.531 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.325 ; 6.325 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.549 ; 6.549 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.206 ; 6.206 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.307 ; 6.307 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.293 ; 6.293 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.305 ; 6.305 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.466 ; 5.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.490 ; 5.490 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.895 ; 5.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.852 ; 5.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.123 ; 5.123 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.802 ; 5.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.696 ; 5.696 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.991 ; 5.991 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.158 ; 6.158 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.669 ; 5.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.978 ; 5.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.412 ; 6.412 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.816 ; 5.816 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.648 ; 5.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.858 ; 5.858 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.203 ; 6.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.321 ; 6.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.678 ; 5.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.566 ; 5.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.962 ; 5.962 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.794 ; 5.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.599 ; 5.599 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.115 ; 6.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.885 ; 5.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.970 ; 5.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.981 ; 5.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.029 ; 6.029 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.282 ; 4.282 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.798 ; 4.798 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.091 ; 5.091 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.838 ; 4.838 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.796 ; 4.796 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.973 ; 4.973 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.813 ; 4.813 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.786 ; 4.786 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.711 ; 4.711 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.612 ; 5.612 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.694 ; 5.694 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.936 ; 5.936 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.980 ; 5.980 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.922 ; 5.922 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.854 ; 5.854 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.663 ; 5.663 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.993 ; 5.993 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.388 ; 6.388 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.667 ; 5.667 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.619 ; 5.619 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.782 ; 5.782 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.245 ; 6.245 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.398 ; 6.398 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.352 ; 6.352 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.779 ; 6.779 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.594 ; 6.594 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.783 ; 6.783 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.617 ; 6.617 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.918 ; 6.918 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.684 ; 6.684 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.587 ; 7.587 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.426 ; 7.426 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.874 ; 7.874 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.226 ; 7.226 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.153 ; 7.153 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.263 ; 7.263 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.223 ; 7.223 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.197 ; 7.197 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.287 ; 7.287 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.964 ; 6.964 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.551 ; 7.551 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.500 ; 7.500 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.415 ; 7.415 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.342 ; 7.342 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.108 ; 7.108 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.120 ; 7.120 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.963 ; 6.963 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.940 ; 6.940 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.984 ; 6.984 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.043 ; 7.043 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.096 ; 7.096 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 5.779 ; 5.779 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 6.049 ; 6.049 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 6.096 ; 6.096 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 6.093 ; 6.093 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 6.122 ; 6.122 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 6.052 ; 6.052 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 5.779 ; 5.779 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 6.626 ; 6.626 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 6.062 ; 6.062 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 6.445 ; 6.445 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 6.010 ; 6.010 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 5.787 ; 5.787 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 6.278 ; 6.278 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 6.420 ; 6.420 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 6.717 ; 6.717 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 5.780 ; 5.780 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 6.688 ; 6.688 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 6.738 ; 6.738 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 6.553 ; 6.553 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 6.612 ; 6.612 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 6.675 ; 6.675 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 6.374 ; 6.374 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 6.056 ; 6.056 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 6.061 ; 6.061 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 6.170 ; 6.170 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 6.454 ; 6.454 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 6.836 ; 6.836 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 6.391 ; 6.391 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 6.780 ; 6.780 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.143 ; 6.143 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.038 ; 6.038 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.116 ; 6.116 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.350 ; 6.350 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.142 ; 6.142 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.942 ; 5.942 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.014 ; 6.014 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.923 ; 5.923 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.955 ; 5.955 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.578 ; 6.578 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979 ; 5.979 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.987 ; 5.987 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.155 ; 6.155 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.270 ; 6.270 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.349 ; 6.349 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.149 ; 6.149 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.163 ; 6.163 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.429 ; 6.429 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.136 ; 6.136 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.255 ; 6.255 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.310 ; 6.310 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.183 ; 6.183 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.777 ; 6.777 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.654 ; 7.654 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.616 ; 7.616 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.707 ; 7.707 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.363 ; 7.363 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.240 ; 7.240 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.245 ; 7.245 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.055 ; 7.055 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.150 ; 7.150 ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 5.819 ; 5.819 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 5.819 ; 5.819 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 6.762 ; 6.762 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 6.232 ; 6.232 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 6.287 ; 6.287 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 6.057 ; 6.057 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 6.480 ; 6.480 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 6.469 ; 6.469 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 6.053 ; 6.053 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -23.976   ; -0.310 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK           ; -23.976   ; -0.310 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -5564.188 ; -4.569 ; 0.0      ; 0.0     ; -1476.836           ;
;  CLOCK           ; -5564.188 ; -4.569 ; N/A      ; N/A     ; -1476.836           ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 28.494 ; 28.494 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.019 ; 15.019 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.596 ; 16.596 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.229 ; 16.229 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.235 ; 17.235 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.096 ; 17.096 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 17.956 ; 17.956 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 18.393 ; 18.393 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 18.472 ; 18.472 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.226 ; 20.226 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 21.607 ; 21.607 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 21.376 ; 21.376 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 22.798 ; 22.798 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 21.939 ; 21.939 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.171 ; 22.171 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 22.839 ; 22.839 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 22.724 ; 22.724 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.085 ; 23.085 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 23.470 ; 23.470 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 24.480 ; 24.480 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 24.446 ; 24.446 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.098 ; 25.098 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 25.804 ; 25.804 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 26.485 ; 26.485 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 26.245 ; 26.245 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.179 ; 26.179 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 26.786 ; 26.786 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 26.846 ; 26.846 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 27.386 ; 27.386 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.022 ; 28.022 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.094 ; 28.094 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 28.494 ; 28.494 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 27.970 ; 27.970 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 11.755 ; 11.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 9.939  ; 9.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 9.921  ; 9.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 10.209 ; 10.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 10.181 ; 10.181 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 9.972  ; 9.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 9.927  ; 9.927  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 10.761 ; 10.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 10.064 ; 10.064 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 10.673 ; 10.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.907  ; 8.907  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 9.160  ; 9.160  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 11.488 ; 11.488 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 10.566 ; 10.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 10.899 ; 10.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.170 ; 11.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 11.413 ; 11.413 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 10.289 ; 10.289 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 10.931 ; 10.931 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 11.160 ; 11.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 10.501 ; 10.501 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 10.301 ; 10.301 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 11.755 ; 11.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 10.257 ; 10.257 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 11.442 ; 11.442 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 10.628 ; 10.628 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 10.471 ; 10.471 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 10.443 ; 10.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 11.229 ; 11.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 10.593 ; 10.593 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 11.889 ; 11.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 10.895 ; 10.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 10.451 ; 10.451 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 11.319 ; 11.319 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 11.101 ; 11.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 10.312 ; 10.312 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 11.276 ; 11.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 10.831 ; 10.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 11.122 ; 11.122 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 10.677 ; 10.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 11.611 ; 11.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 10.584 ; 10.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 11.002 ; 11.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 10.627 ; 10.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 11.034 ; 11.034 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 10.342 ; 10.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 10.161 ; 10.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 10.917 ; 10.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 10.964 ; 10.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 10.581 ; 10.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 10.683 ; 10.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 11.889 ; 11.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 10.152 ; 10.152 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 9.997  ; 9.997  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 11.516 ; 11.516 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 11.360 ; 11.360 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 10.717 ; 10.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 10.919 ; 10.919 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 10.949 ; 10.949 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 10.957 ; 10.957 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.394  ; 7.394  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 8.352  ; 8.352  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 8.350  ; 8.350  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 8.708  ; 8.708  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 8.423  ; 8.423  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 9.419  ; 9.419  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 8.158  ; 8.158  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 8.229  ; 8.229  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 9.033  ; 9.033  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.261  ; 9.261  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.472  ; 8.472  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.366  ; 8.366  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.502  ; 8.502  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 9.261  ; 9.261  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 8.745  ; 8.745  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 8.369  ; 8.369  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.998  ; 7.998  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 8.368  ; 8.368  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 8.770  ; 8.770  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 11.813 ; 11.813 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 10.061 ; 10.061 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 10.247 ; 10.247 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 10.403 ; 10.403 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 10.830 ; 10.830 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 10.374 ; 10.374 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 10.438 ; 10.438 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 10.752 ; 10.752 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 10.845 ; 10.845 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 9.929  ; 9.929  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 10.644 ; 10.644 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 10.784 ; 10.784 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 10.571 ; 10.571 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 9.926  ; 9.926  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 10.190 ; 10.190 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 10.425 ; 10.425 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 10.137 ; 10.137 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 10.854 ; 10.854 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 10.599 ; 10.599 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 11.813 ; 11.813 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 11.526 ; 11.526 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 11.686 ; 11.686 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 10.263 ; 10.263 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 10.186 ; 10.186 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 10.758 ; 10.758 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 10.388 ; 10.388 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 11.330 ; 11.330 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 10.536 ; 10.536 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 10.330 ; 10.330 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 11.687 ; 11.687 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 11.094 ; 11.094 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 10.383 ; 10.383 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 29.251 ; 29.251 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.825 ; 15.825 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.903 ; 17.903 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.536 ; 17.536 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 17.992 ; 17.992 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.853 ; 17.853 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 18.713 ; 18.713 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 19.150 ; 19.150 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 19.229 ; 19.229 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 20.983 ; 20.983 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 22.364 ; 22.364 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 22.133 ; 22.133 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 23.555 ; 23.555 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 22.696 ; 22.696 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 22.928 ; 22.928 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 23.596 ; 23.596 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 23.481 ; 23.481 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 23.842 ; 23.842 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 24.227 ; 24.227 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 25.237 ; 25.237 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 25.203 ; 25.203 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 25.855 ; 25.855 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 26.561 ; 26.561 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 27.242 ; 27.242 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 27.002 ; 27.002 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 26.936 ; 26.936 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 27.543 ; 27.543 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 27.603 ; 27.603 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 28.143 ; 28.143 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 28.779 ; 28.779 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 28.851 ; 28.851 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 29.251 ; 29.251 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 28.727 ; 28.727 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 11.784 ; 11.784 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 10.087 ; 10.087 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 10.134 ; 10.134 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 10.240 ; 10.240 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 10.078 ; 10.078 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 10.092 ; 10.092 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 11.285 ; 11.285 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 10.080 ; 10.080 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 10.892 ; 10.892 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 10.151 ; 10.151 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 9.620  ; 9.620  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 10.509 ; 10.509 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 10.768 ; 10.768 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 11.622 ; 11.622 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 9.610  ; 9.610  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 10.401 ; 10.401 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 11.440 ; 11.440 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 11.559 ; 11.559 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 9.651  ; 9.651  ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 11.016 ; 11.016 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 11.290 ; 11.290 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 11.572 ; 11.572 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 10.737 ; 10.737 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 11.017 ; 11.017 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 10.201 ; 10.201 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 10.274 ; 10.274 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 10.765 ; 10.765 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 10.393 ; 10.393 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 11.784 ; 11.784 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 10.758 ; 10.758 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 11.609 ; 11.609 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 11.523 ; 11.523 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 10.026 ; 10.026 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 10.263 ; 10.263 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 9.849  ; 9.849  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 10.369 ; 10.369 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 9.970  ; 9.970  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 10.558 ; 10.558 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 10.563 ; 10.563 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 10.744 ; 10.744 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 10.540 ; 10.540 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 10.604 ; 10.604 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 10.562 ; 10.562 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 10.619 ; 10.619 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 10.766 ; 10.766 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 10.517 ; 10.517 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 11.163 ; 11.163 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 9.963  ; 9.963  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 9.949  ; 9.949  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 9.979  ; 9.979  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 9.969  ; 9.969  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 9.988  ; 9.988  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 10.319 ; 10.319 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 10.203 ; 10.203 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 10.399 ; 10.399 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 10.378 ; 10.378 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 10.475 ; 10.475 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 10.708 ; 10.708 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 10.199 ; 10.199 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 10.218 ; 10.218 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 10.774 ; 10.774 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 10.285 ; 10.285 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 10.437 ; 10.437 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 10.655 ; 10.655 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 10.355 ; 10.355 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 11.523 ; 11.523 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 14.098 ; 14.098 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.520 ; 13.520 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.283 ; 13.283 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.525 ; 13.525 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 14.098 ; 14.098 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 13.595 ; 13.595 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.219 ; 13.219 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.847 ; 12.847 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 13.212 ; 13.212 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.485 ; 12.485 ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 9.648  ; 9.648  ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 11.539 ; 11.539 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 10.510 ; 10.510 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 10.621 ; 10.621 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 10.058 ; 10.058 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 10.932 ; 10.932 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 11.039 ; 11.039 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 10.061 ; 10.061 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.715 ; 5.715 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.863 ; 5.863 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.134 ; 6.134 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.924 ; 5.924 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.654 ; 5.654 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.111 ; 6.111 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.408 ; 6.408 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.602 ; 6.602 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.271 ; 7.271 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.417 ; 6.417 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.544 ; 6.544 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.482 ; 6.482 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.591 ; 6.591 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.557 ; 6.557 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.406 ; 6.406 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 5.869 ; 5.869 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.544 ; 6.544 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.531 ; 6.531 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.325 ; 6.325 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.549 ; 6.549 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.206 ; 6.206 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.307 ; 6.307 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.293 ; 6.293 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.305 ; 6.305 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.065 ; 6.065 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.466 ; 5.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.490 ; 5.490 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.447 ; 5.447 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 5.513 ; 5.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.895 ; 5.895 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.852 ; 5.852 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 5.123 ; 5.123 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.802 ; 5.802 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.696 ; 5.696 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 5.991 ; 5.991 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 6.158 ; 6.158 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.669 ; 5.669 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.978 ; 5.978 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 5.673 ; 5.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 6.412 ; 6.412 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.709 ; 5.709 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 6.015 ; 6.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.816 ; 5.816 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.945 ; 5.945 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.701 ; 5.701 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.008 ; 6.008 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.648 ; 5.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.896 ; 5.896 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.858 ; 5.858 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.203 ; 6.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.321 ; 6.321 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.793 ; 5.793 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.056 ; 6.056 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.678 ; 5.678 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.566 ; 5.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.962 ; 5.962 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.025 ; 6.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.211 ; 6.211 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.794 ; 5.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.431 ; 6.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.599 ; 5.599 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.495 ; 5.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.115 ; 6.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.885 ; 5.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.970 ; 5.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.981 ; 5.981 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.029 ; 6.029 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 4.282 ; 4.282 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.724 ; 4.724 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.698 ; 4.698 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.798 ; 4.798 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 5.294 ; 5.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.635 ; 4.635 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.091 ; 5.091 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.838 ; 4.838 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.796 ; 4.796 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.973 ; 4.973 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.813 ; 4.813 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.652 ; 4.652 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.786 ; 4.786 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.711 ; 4.711 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.612 ; 5.612 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.694 ; 5.694 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.936 ; 5.936 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.980 ; 5.980 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.922 ; 5.922 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.854 ; 5.854 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.620 ; 5.620 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.806 ; 5.806 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.663 ; 5.663 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.993 ; 5.993 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.287 ; 6.287 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.388 ; 6.388 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.667 ; 5.667 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.619 ; 5.619 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.957 ; 5.957 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.782 ; 5.782 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.245 ; 6.245 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.865 ; 5.865 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.398 ; 6.398 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.783 ; 5.783 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.352 ; 6.352 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.779 ; 6.779 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.594 ; 6.594 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.783 ; 6.783 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.617 ; 6.617 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.918 ; 6.918 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.684 ; 6.684 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.335 ; 7.335 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.587 ; 7.587 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.426 ; 7.426 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.874 ; 7.874 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.226 ; 7.226 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.153 ; 7.153 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.263 ; 7.263 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.223 ; 7.223 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.197 ; 7.197 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.287 ; 7.287 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.964 ; 6.964 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.551 ; 7.551 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.500 ; 7.500 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.415 ; 7.415 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.342 ; 7.342 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.108 ; 7.108 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.120 ; 7.120 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.963 ; 6.963 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.940 ; 6.940 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.984 ; 6.984 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.043 ; 7.043 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.096 ; 7.096 ; Fall       ; CLOCK           ;
; DATA_MEM_IN[*]        ; CLOCK      ; 5.779 ; 5.779 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[0]       ; CLOCK      ; 6.049 ; 6.049 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[1]       ; CLOCK      ; 6.096 ; 6.096 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[2]       ; CLOCK      ; 6.093 ; 6.093 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[3]       ; CLOCK      ; 6.122 ; 6.122 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[4]       ; CLOCK      ; 6.052 ; 6.052 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[5]       ; CLOCK      ; 5.779 ; 5.779 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[6]       ; CLOCK      ; 6.626 ; 6.626 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[7]       ; CLOCK      ; 6.062 ; 6.062 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[8]       ; CLOCK      ; 6.445 ; 6.445 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[9]       ; CLOCK      ; 6.010 ; 6.010 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[10]      ; CLOCK      ; 5.787 ; 5.787 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[11]      ; CLOCK      ; 6.278 ; 6.278 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[12]      ; CLOCK      ; 6.420 ; 6.420 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[13]      ; CLOCK      ; 6.717 ; 6.717 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[14]      ; CLOCK      ; 5.780 ; 5.780 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[15]      ; CLOCK      ; 6.223 ; 6.223 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[16]      ; CLOCK      ; 6.688 ; 6.688 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[17]      ; CLOCK      ; 6.738 ; 6.738 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[18]      ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[19]      ; CLOCK      ; 6.553 ; 6.553 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[20]      ; CLOCK      ; 6.612 ; 6.612 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[21]      ; CLOCK      ; 6.675 ; 6.675 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[22]      ; CLOCK      ; 6.374 ; 6.374 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[23]      ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[24]      ; CLOCK      ; 6.056 ; 6.056 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[25]      ; CLOCK      ; 6.061 ; 6.061 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[26]      ; CLOCK      ; 6.170 ; 6.170 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[27]      ; CLOCK      ; 6.454 ; 6.454 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[28]      ; CLOCK      ; 6.212 ; 6.212 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[29]      ; CLOCK      ; 6.836 ; 6.836 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[30]      ; CLOCK      ; 6.391 ; 6.391 ; Fall       ; CLOCK           ;
;  DATA_MEM_IN[31]      ; CLOCK      ; 6.780 ; 6.780 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.143 ; 6.143 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 6.038 ; 6.038 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 6.116 ; 6.116 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.350 ; 6.350 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.142 ; 6.142 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.041 ; 6.041 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.942 ; 5.942 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.935 ; 5.935 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.014 ; 6.014 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.923 ; 5.923 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.964 ; 5.964 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.859 ; 5.859 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.952 ; 5.952 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.955 ; 5.955 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.578 ; 6.578 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.976 ; 5.976 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.958 ; 5.958 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.979 ; 5.979 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.971 ; 5.971 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.987 ; 5.987 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.155 ; 6.155 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.081 ; 6.081 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.270 ; 6.270 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.349 ; 6.349 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.149 ; 6.149 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.163 ; 6.163 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.429 ; 6.429 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.136 ; 6.136 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.255 ; 6.255 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.310 ; 6.310 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.183 ; 6.183 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.777 ; 6.777 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.654 ; 7.654 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 7.616 ; 7.616 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 7.707 ; 7.707 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 7.363 ; 7.363 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.240 ; 7.240 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.245 ; 7.245 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 7.055 ; 7.055 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 7.150 ; 7.150 ; Fall       ; CLOCK           ;
; PROG_MEM_IN[*]        ; CLOCK      ; 5.819 ; 5.819 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[0]       ; CLOCK      ; 5.819 ; 5.819 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[1]       ; CLOCK      ; 6.762 ; 6.762 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[2]       ; CLOCK      ; 6.232 ; 6.232 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[3]       ; CLOCK      ; 6.287 ; 6.287 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[4]       ; CLOCK      ; 6.057 ; 6.057 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[5]       ; CLOCK      ; 6.480 ; 6.480 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[6]       ; CLOCK      ; 6.469 ; 6.469 ; Fall       ; CLOCK           ;
;  PROG_MEM_IN[7]       ; CLOCK      ; 6.053 ; 6.053 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075946  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 136935   ; 5075946  ; 264      ; 742      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 304   ; 304  ;
; Unconstrained Output Ports      ; 222   ; 222  ;
; Unconstrained Output Port Paths ; 6540  ; 6540 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 22 22:25:54 2024
Info: Command: quartus_sta mic1 -c mic1
Info: qsta_default_script.tcl version: #1
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mic1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.976     -5564.188 CLOCK 
Info (332146): Worst-case hold slack is -0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.310        -3.301 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.566     -2489.867 CLOCK 
Info (332146): Worst-case hold slack is -0.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.302        -4.569 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 50 warnings
    Info: Peak virtual memory: 4565 megabytes
    Info: Processing ended: Sun Dec 22 22:25:54 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


