output('out', true)

Reset 'rst'
And 'a1'
wire 'rst.q/a1.a[0]'
wire 'rst.q/a1.a[1]'

wire 'a1.q/out'
