Fitter report for omsp430_demo_tmct
Fri Aug 19 12:28:46 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Aug 19 12:28:46 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; omsp430_demo_tmct                           ;
; Top-level Entity Name           ; omsp430_demo_top                            ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,267 / 18,480 ( 7 % )                      ;
; Total registers                 ; 918                                         ;
; Total pins                      ; 28 / 224 ( 13 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 163,840 / 3,153,920 ( 5 % )                 ;
; Total RAM Blocks                ; 20 / 308 ( 6 % )                            ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.1%      ;
;     Processor 3            ;   7.8%      ;
;     Processor 4            ;   7.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                             ;                  ;                       ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sSCL                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sSCL~DUPLICATE                        ;                  ;                       ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sto_condition                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sto_condition~DUPLICATE               ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|cpu_ctl[4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|cpu_ctl[4]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[1]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[1]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[2]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[2]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[6]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[6]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[7]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[7]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[9]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[9]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[11]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[11]~DUPLICATE                                                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[12]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[12]~DUPLICATE                                                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[13]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_addr[13]~DUPLICATE                                                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[0]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[3]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[5]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[5]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[7]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[7]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[8]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[12]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[12]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[14]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[14]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[15]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[15]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_ctl[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_ctl[3]~DUPLICATE                                                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[0]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[0]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[5]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[5]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[6]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[6]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[7]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[7]~DUPLICATE                                                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|dbg_addr[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|dbg_addr[2]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|rxd_maj                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|rxd_maj~DUPLICATE                                 ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[2]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[5]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[5]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[8]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[8]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[10]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[10]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[15]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[15]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[16]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|sync_cnt[16]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_CMD                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_CMD~DUPLICATE                       ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_DATA1                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_DATA1~DUPLICATE                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_SYNC                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_SYNC~DUPLICATE                      ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.TX_DATA1                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.TX_DATA1~DUPLICATE                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.TX_DATA2                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.TX_DATA2~DUPLICATE                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[0]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[0]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[1]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[1]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[2]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[9]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[9]~DUPLICATE                             ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[14]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[14]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[17]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[17]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[18]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[18]~DUPLICATE                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[5]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[5]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[7]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[7]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[0]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[0]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[2]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[2]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[8]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[8]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3[3]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3[3]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[2]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[2]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[7]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[7]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[8]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[8]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[1]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[1]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[2]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[2]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[4]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[4]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[8]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[8]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[11]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[11]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[3]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[3]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[14]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[14]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[4]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[4]~DUPLICATE   ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[13]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[13]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[14]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[14]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[8]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[9]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[11]~DUPLICATE ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[2]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[4]~DUPLICATE  ;                  ;                       ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|exec_dst_wr                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_frontend:frontend_0|exec_dst_wr~DUPLICATE                                            ;                  ;                       ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|i_state.I_IRQ_DONE                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_frontend:frontend_0|i_state.I_IRQ_DONE~DUPLICATE                                     ;                  ;                       ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|eu_mdb_in_sel[1]                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|eu_mdb_in_sel[1]~DUPLICATE                               ;                  ;                       ;
; regs_gpio:m_regs_gpio0|o_dir0[2]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_gpio:m_regs_gpio0|o_dir0[2]~DUPLICATE                                                                  ;                  ;                       ;
; regs_gpio:m_regs_gpio0|o_dir0[5]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_gpio:m_regs_gpio0|o_dir0[5]~DUPLICATE                                                                  ;                  ;                       ;
; regs_gpio:m_regs_gpio0|o_dir0[6]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_gpio:m_regs_gpio0|o_dir0[6]~DUPLICATE                                                                  ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_ack                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_ack~DUPLICATE                                                                        ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_prer[0]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_prer[0]~DUPLICATE                                                                    ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_prer[2]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_prer[2]~DUPLICATE                                                                    ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_prer[4]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_prer[4]~DUPLICATE                                                                    ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_prer[7]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_prer[7]~DUPLICATE                                                                    ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_prer[11]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_prer[11]~DUPLICATE                                                                   ;                  ;                       ;
; regs_i2c:m_regs_i2c0|o_sto                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_i2c:m_regs_i2c0|o_sto~DUPLICATE                                                                        ;                  ;                       ;
; regs_uart:m_regs_uart0|o_prer[5]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_uart:m_regs_uart0|o_prer[5]~DUPLICATE                                                                  ;                  ;                       ;
; regs_uart:m_regs_uart0|o_prer[12]                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regs_uart:m_regs_uart0|o_prer[12]~DUPLICATE                                                                 ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[1]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[1]~DUPLICATE                                         ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[4]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[4]~DUPLICATE                                         ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[11]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[11]~DUPLICATE                                        ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[12]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[12]~DUPLICATE                                        ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[15]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[15]~DUPLICATE                                        ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[0]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[0]~DUPLICATE                                            ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[1]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[1]~DUPLICATE                                            ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[2]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[2]~DUPLICATE                                            ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[3]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_rx:uart_rx0|currentState[3]~DUPLICATE                                            ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|startBit[0]                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_rx:uart_rx0|startBit[0]~DUPLICATE                                                ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.0111                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.0111~DUPLICATE                                          ;                  ;                       ;
; uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.1011                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.1011~DUPLICATE                                          ;                  ;                       ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2864 ) ; 0.00 % ( 0 / 2864 )        ; 0.00 % ( 0 / 2864 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2864 ) ; 0.00 % ( 0 / 2864 )        ; 0.00 % ( 0 / 2864 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2853 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/omsp430_demo_tmct/board/terasic_de0cv/output_files/omsp430_demo_tmct.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,267 / 18,480        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,267                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,322 / 18,480        ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 250                   ;       ;
;         [b] ALMs used for LUT logic                         ; 910                   ;       ;
;         [c] ALMs used for registers                         ; 162                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 65 / 18,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 168 / 1,848           ; 9 %   ;
;     -- Logic LABs                                           ; 168                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,933                 ;       ;
;     -- 7 input functions                                    ; 34                    ;       ;
;     -- 6 input functions                                    ; 348                   ;       ;
;     -- 5 input functions                                    ; 564                   ;       ;
;     -- 4 input functions                                    ; 368                   ;       ;
;     -- <=3 input functions                                  ; 619                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 258                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 918                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 823 / 36,960          ; 2 %   ;
;         -- Secondary logic registers                        ; 95 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 823                   ;       ;
;         -- Routing optimization registers                   ; 95                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 28 / 224              ; 13 %  ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 20 / 308              ; 6 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 163,840 / 3,153,920   ; 5 %   ;
; Total block memory implementation bits                      ; 204,800 / 3,153,920   ; 6 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.2% / 2.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 21.3% / 22.0% / 18.9% ;       ;
; Maximum fan-out                                             ; 938                   ;       ;
; Highest non-global fan-out                                  ; 559                   ;       ;
; Total fan-out                                               ; 12930                 ;       ;
; Average fan-out                                             ; 4.03                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1267 / 18480 ( 7 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1267                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1322 / 18480 ( 7 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 250                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 910                  ; 0                              ;
;         [c] ALMs used for registers                         ; 162                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 65 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 168 / 1848 ( 9 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 168                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1933                 ; 0                              ;
;     -- 7 input functions                                    ; 34                   ; 0                              ;
;     -- 6 input functions                                    ; 348                  ; 0                              ;
;     -- 5 input functions                                    ; 564                  ; 0                              ;
;     -- 4 input functions                                    ; 368                  ; 0                              ;
;     -- <=3 input functions                                  ; 619                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 258                  ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 823 / 36960 ( 2 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 95 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 823                  ; 0                              ;
;         -- Routing optimization registers                   ; 95                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 25                   ; 3                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 163840               ; 0                              ;
; Total block memory implementation bits                      ; 204800               ; 0                              ;
; M10K block                                                  ; 20 / 308 ( 6 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )      ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 1091                 ; 0                              ;
;     -- Registered Input Connections                         ; 1044                 ; 0                              ;
;     -- Output Connections                                   ; 18                   ; 1073                           ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 13219                ; 1109                           ;
;     -- Registered Connections                               ; 4904                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 36                   ; 1073                           ;
;     -- hard_block:auto_generated_inst                       ; 1073                 ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 6                    ; 2                              ;
;     -- Output Ports                                         ; 4                    ; 3                              ;
;     -- Bidir Ports                                          ; 18                   ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; I_CLK       ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; I_DEBUG_RXD ; L8    ; 7A       ; 34           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; I_IRQ0_N    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; I_IRQ1_N    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; I_RESET_N   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 136                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; I_UART_RXD  ; E14   ; 7A       ; 40           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; O_DEBUG_FREEZE ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; O_DEBUG_TXD    ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; O_PLL_LOCKED   ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; O_UART_TXD     ; E16   ; 7A       ; 50           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+
; B_I2C_SCL  ; G12   ; 7A       ; 34           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ;
; B_I2C_SDA  ; K16   ; 7A       ; 44           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sda_oen ;
; B_PORT0[0] ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[0] (inverted)                                   ;
; B_PORT0[1] ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[1] (inverted)                                   ;
; B_PORT0[2] ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[2]~DUPLICATE (inverted)                         ;
; B_PORT0[3] ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[3] (inverted)                                   ;
; B_PORT0[4] ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[4] (inverted)                                   ;
; B_PORT0[5] ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[5]~DUPLICATE (inverted)                         ;
; B_PORT0[6] ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[6]~DUPLICATE (inverted)                         ;
; B_PORT0[7] ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir0[7] (inverted)                                   ;
; B_PORT1[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[0] (inverted)                                   ;
; B_PORT1[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[1] (inverted)                                   ;
; B_PORT1[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[2] (inverted)                                   ;
; B_PORT1[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[3] (inverted)                                   ;
; B_PORT1[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[4] (inverted)                                   ;
; B_PORT1[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[5] (inverted)                                   ;
; B_PORT1[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[6] (inverted)                                   ;
; B_PORT1[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; regs_gpio:m_regs_gpio0|o_dir1[7] (inverted)                                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 3 / 16 ( 19 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 6 / 48 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; B_PORT1[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; B_PORT1[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; B_PORT0[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; B_PORT0[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; B_PORT0[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; B_PORT0[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; O_DEBUG_TXD                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; I_UART_RXD                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; O_UART_TXD                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; B_I2C_SCL                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; B_I2C_SDA                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; O_PLL_LOCKED                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; O_DEBUG_FREEZE                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; I_DEBUG_RXD                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; I_IRQ1_N                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; I_CLK                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; B_PORT1[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; B_PORT1[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; B_PORT0[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; B_PORT0[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; B_PORT1[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; B_PORT1[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; I_RESET_N                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; B_PORT0[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; B_PORT0[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; B_PORT1[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; I_IRQ0_N                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; B_PORT1[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; O_DEBUG_FREEZE ; Missing drive strength and slew rate ;
; O_DEBUG_TXD    ; Missing drive strength and slew rate ;
; O_PLL_LOCKED   ; Missing drive strength and slew rate ;
; O_UART_TXD     ; Missing drive strength and slew rate ;
; B_PORT0[0]     ; Missing drive strength and slew rate ;
; B_PORT0[1]     ; Missing drive strength and slew rate ;
; B_PORT0[2]     ; Missing drive strength and slew rate ;
; B_PORT0[3]     ; Missing drive strength and slew rate ;
; B_PORT0[4]     ; Missing drive strength and slew rate ;
; B_PORT0[5]     ; Missing drive strength and slew rate ;
; B_PORT0[6]     ; Missing drive strength and slew rate ;
; B_PORT0[7]     ; Missing drive strength and slew rate ;
; B_PORT1[0]     ; Missing drive strength and slew rate ;
; B_PORT1[1]     ; Missing drive strength and slew rate ;
; B_PORT1[2]     ; Missing drive strength and slew rate ;
; B_PORT1[3]     ; Missing drive strength and slew rate ;
; B_PORT1[4]     ; Missing drive strength and slew rate ;
; B_PORT1[5]     ; Missing drive strength and slew rate ;
; B_PORT1[6]     ; Missing drive strength and slew rate ;
; B_PORT1[7]     ; Missing drive strength and slew rate ;
; B_I2C_SCL      ; Missing drive strength and slew rate ;
; B_I2C_SDA      ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                           ;                           ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+
; media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                           ; Integer PLL               ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                            ; none                      ;
;     -- PLL Bandwidth                                                                                                      ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                            ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                          ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                  ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                 ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                                  ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                  ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                         ; On                        ;
;     -- PLL Fractional Division                                                                                            ; N/A                       ;
;     -- M Counter                                                                                                          ; 12                        ;
;     -- N Counter                                                                                                          ; 2                         ;
;     -- PLL Refclk Select                                                                                                  ;                           ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                         ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                            ; N/A                       ;
;             -- CORECLKIN source                                                                                           ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                       ;
;             -- RXIQCLKIN source                                                                                           ; N/A                       ;
;             -- CLKIN(0) source                                                                                            ; I_CLK~input               ;
;             -- CLKIN(1) source                                                                                            ; N/A                       ;
;             -- CLKIN(2) source                                                                                            ; N/A                       ;
;             -- CLKIN(3) source                                                                                            ; N/A                       ;
;     -- PLL Output Counter                                                                                                 ;                           ;
;         -- media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                     ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X0_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                       ;
;             -- Duty Cycle                                                                                                 ; 50.0000                   ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees          ;
;             -- C Counter                                                                                                  ; 12                        ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                         ;
;             -- C Counter PRST                                                                                             ; 1                         ;
;                                                                                                                           ;                           ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                           ; Entity Name          ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |omsp430_demo_top                               ; 1267.0 (14.1)        ; 1321.0 (13.9)                    ; 64.0 (0.0)                                        ; 10.0 (0.2)                       ; 0.0 (0.0)            ; 1933 (32)           ; 918 (0)                   ; 0 (0)         ; 163840            ; 20    ; 0          ; 28   ; 0            ; |omsp430_demo_top                                                                                             ; omsp430_demo_top     ; work         ;
;    |datamem:m_datamem0|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |omsp430_demo_top|datamem:m_datamem0                                                                          ; datamem              ; work         ;
;       |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |omsp430_demo_top|datamem:m_datamem0|altsyncram:altsyncram_component                                          ; altsyncram           ; work         ;
;          |altsyncram_jap1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |omsp430_demo_top|datamem:m_datamem0|altsyncram:altsyncram_component|altsyncram_jap1:auto_generated           ; altsyncram_jap1      ; work         ;
;    |i2c_master_byte_ctrl:m_i2c_master0|         ; 76.7 (23.4)          ; 82.1 (24.3)                      ; 5.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (35)            ; 101 (26)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|i2c_master_byte_ctrl:m_i2c_master0                                                          ; i2c_master_byte_ctrl ; work         ;
;       |i2c_master_bit_ctrl:bit_controller|      ; 53.3 (53.3)          ; 57.8 (57.8)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller                       ; i2c_master_bit_ctrl  ; work         ;
;    |media_pll:m_mediapll0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|media_pll:m_mediapll0                                                                       ; media_pll            ; media_pll    ;
;       |media_pll_0002:media_pll_inst|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|media_pll:m_mediapll0|media_pll_0002:media_pll_inst                                         ; media_pll_0002       ; media_pll    ;
;          |altera_pll:altera_pll_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i                 ; altera_pll           ; work         ;
;    |openMSP430:m_cpu0|                          ; 1075.5 (15.5)        ; 1107.8 (16.1)                    ; 41.9 (0.9)                                        ; 9.6 (0.3)                        ; 0.0 (0.0)            ; 1591 (41)           ; 645 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0                                                                           ; openMSP430           ; work         ;
;       |omsp_clock_module:clock_module_0|        ; 5.6 (5.1)            ; 7.3 (5.7)                        ; 1.8 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 10 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_clock_module:clock_module_0                                          ; omsp_clock_module    ; work         ;
;          |omsp_sync_cell:sync_cell_puc|         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_cell:sync_cell_puc             ; omsp_sync_cell       ; work         ;
;          |omsp_sync_reset:sync_reset_por|       ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_reset:sync_reset_por           ; omsp_sync_reset      ; work         ;
;       |omsp_dbg:dbg_0|                          ; 175.0 (97.7)         ; 182.3 (99.7)                     ; 8.3 (2.8)                                         ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 286 (157)           ; 190 (91)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_dbg:dbg_0                                                            ; omsp_dbg             ; work         ;
;          |omsp_dbg_uart:dbg_uart_0|             ; 77.3 (76.7)          ; 82.6 (81.6)                      ; 5.5 (5.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (128)           ; 99 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0                                   ; omsp_dbg_uart        ; work         ;
;             |omsp_sync_cell:sync_cell_uart_rxd| ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|omsp_sync_cell:sync_cell_uart_rxd ; omsp_sync_cell       ; work         ;
;       |omsp_execution_unit:execution_unit_0|    ; 651.8 (129.1)        ; 663.8 (130.4)                    ; 19.7 (2.1)                                        ; 7.6 (0.8)                        ; 0.0 (0.0)            ; 856 (158)           ; 290 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0                                      ; omsp_execution_unit  ; work         ;
;          |omsp_alu:alu_0|                       ; 93.8 (93.8)          ; 96.3 (96.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 173 (173)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_alu:alu_0                       ; omsp_alu             ; work         ;
;          |omsp_register_file:register_file_0|   ; 428.8 (428.8)        ; 437.2 (437.2)                    ; 15.2 (15.2)                                       ; 6.8 (6.8)                        ; 0.0 (0.0)            ; 525 (525)           ; 255 (255)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0   ; omsp_register_file   ; work         ;
;       |omsp_frontend:frontend_0|                ; 160.8 (160.8)        ; 165.3 (165.3)                    ; 4.8 (4.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 276 (276)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_frontend:frontend_0                                                  ; omsp_frontend        ; work         ;
;       |omsp_mem_backbone:mem_backbone_0|        ; 65.2 (65.2)          ; 71.1 (71.1)                      ; 6.3 (6.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 118 (118)           ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0                                          ; omsp_mem_backbone    ; work         ;
;       |omsp_sfr:sfr_0|                          ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|openMSP430:m_cpu0|omsp_sfr:sfr_0                                                            ; omsp_sfr             ; work         ;
;    |progmem:m_progmem0|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |omsp430_demo_top|progmem:m_progmem0                                                                          ; progmem              ; work         ;
;       |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |omsp430_demo_top|progmem:m_progmem0|altsyncram:altsyncram_component                                          ; altsyncram           ; work         ;
;          |altsyncram_uit1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |omsp430_demo_top|progmem:m_progmem0|altsyncram:altsyncram_component|altsyncram_uit1:auto_generated           ; altsyncram_uit1      ; work         ;
;    |regs_gpio:m_regs_gpio0|                     ; 10.5 (10.5)          ; 19.2 (19.2)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|regs_gpio:m_regs_gpio0                                                                      ; regs_gpio            ; work         ;
;    |regs_i2c:m_regs_i2c0|                       ; 25.9 (25.9)          ; 27.2 (27.2)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (53)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|regs_i2c:m_regs_i2c0                                                                        ; regs_i2c             ; work         ;
;    |regs_uart:m_regs_uart0|                     ; 10.9 (10.9)          ; 13.8 (13.8)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|regs_uart:m_regs_uart0                                                                      ; regs_uart            ; work         ;
;    |uart_tmct_top:m_uart0|                      ; 52.5 (0.0)           ; 57.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (0)             ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|uart_tmct_top:m_uart0                                                                       ; uart_tmct_top        ; work         ;
;       |uart_brgene:uart_brgene0|                ; 28.8 (28.8)          ; 29.5 (29.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|uart_tmct_top:m_uart0|uart_brgene:uart_brgene0                                              ; uart_brgene          ; work         ;
;       |uart_rx:uart_rx0|                        ; 16.8 (16.8)          ; 18.1 (18.1)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|uart_tmct_top:m_uart0|uart_rx:uart_rx0                                                      ; uart_rx              ; work         ;
;       |uart_tx:uart_tx0|                        ; 6.8 (6.8)            ; 9.4 (9.4)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |omsp430_demo_top|uart_tmct_top:m_uart0|uart_tx:uart_tx0                                                      ; uart_tx              ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; O_DEBUG_FREEZE ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; O_DEBUG_TXD    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; O_PLL_LOCKED   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; O_UART_TXD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[0]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[1]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[2]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[3]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[4]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[5]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[6]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT0[7]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[0]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[1]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[2]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[3]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[4]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[5]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[6]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_PORT1[7]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_I2C_SCL      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_I2C_SDA      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I_IRQ0_N       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_IRQ1_N       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_CLK          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_RESET_N      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_DEBUG_RXD    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; I_UART_RXD     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; B_PORT0[0]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[0]~34                                                                        ; 1                 ; 0       ;
; B_PORT0[1]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[1]~21                                                                        ; 1                 ; 0       ;
; B_PORT0[2]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or~25                                                                           ; 0                 ; 0       ;
; B_PORT0[3]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or~29                                                                           ; 1                 ; 0       ;
; B_PORT0[4]                                                                                                        ;                   ;         ;
;      - per_miso[4]~2                                                                                              ; 0                 ; 0       ;
; B_PORT0[5]                                                                                                        ;                   ;         ;
;      - per_miso[5]~5                                                                                              ; 1                 ; 0       ;
; B_PORT0[6]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[6]~16                                                                        ; 1                 ; 0       ;
; B_PORT0[7]                                                                                                        ;                   ;         ;
;      - per_miso[7]~11                                                                                             ; 0                 ; 0       ;
; B_PORT1[0]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[0]~34                                                                        ; 0                 ; 0       ;
; B_PORT1[1]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[1]~21                                                                        ; 1                 ; 0       ;
; B_PORT1[2]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or~25                                                                           ; 0                 ; 0       ;
; B_PORT1[3]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or~29                                                                           ; 1                 ; 0       ;
; B_PORT1[4]                                                                                                        ;                   ;         ;
;      - per_miso[4]~2                                                                                              ; 0                 ; 0       ;
; B_PORT1[5]                                                                                                        ;                   ;         ;
;      - per_miso[5]~5                                                                                              ; 1                 ; 0       ;
; B_PORT1[6]                                                                                                        ;                   ;         ;
;      - openMSP430:m_cpu0|per_dout_or[6]~16                                                                        ; 1                 ; 0       ;
; B_PORT1[7]                                                                                                        ;                   ;         ;
;      - per_miso[7]~11                                                                                             ; 0                 ; 0       ;
; B_I2C_SCL                                                                                                         ;                   ;         ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSCL[0]                              ; 1                 ; 0       ;
; B_I2C_SDA                                                                                                         ;                   ;         ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSDA[0]~feeder                       ; 1                 ; 0       ;
; I_IRQ0_N                                                                                                          ;                   ;         ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|Selector2~4                                                     ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|irq_detect~1                                                    ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_type_nxt[0]~0                                              ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|get_irq_num~0                                                   ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|get_irq_num~1                                                   ; 1                 ; 0       ;
; I_IRQ1_N                                                                                                          ;                   ;         ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|Selector2~4                                                     ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|irq_detect~1                                                    ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_type_nxt[0]~0                                              ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|get_irq_num~0                                                   ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_frontend:frontend_0|get_irq_num~1                                                   ; 1                 ; 0       ;
; I_CLK                                                                                                             ;                   ;         ;
; I_RESET_N                                                                                                         ;                   ;         ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSDA[0]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|busy                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|al                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSDA[1]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSCL[1]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sto_condition                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cSCL[0]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sta_condition                        ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[7]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[5]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[10]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[12]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[11]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[8]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[9]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[0]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[1]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[2]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[6]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[15]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[14]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[13]                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[3]                                                  ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[4]                                                  ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[3]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[2]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[1]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[15]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[16]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[14]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[12]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[11]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[10]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[8]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[7]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[6]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[4]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[4]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[5]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[0]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[1]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[2]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[6]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[7]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[14]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[8]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[9]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[10]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[11]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[12]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[13]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[15]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[3]                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[3]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[8]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[4]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[13]                       ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[5]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[12]                       ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[11]                       ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[10]                       ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[9]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[6]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[7]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[0]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[2]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|filter_cnt[1]                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[1]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[2]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[0]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[5]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[3]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[6]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[4]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|sr[7]                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cmd_stop                             ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.0000~0                                                 ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|o_txclken                                                   ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_reset:sync_reset_por|data_sync[1]             ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|txcnt[1]                                                    ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|txcnt[0]                                                    ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sda_oen                              ; 1                 ; 0       ;
;      - openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_reset:sync_reset_por|data_sync[0]             ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|ld                                                                      ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|shift                                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt[1]~0                                                               ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_rx:uart_rx0|o_rxdata[7]~4                                                       ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|o_rxclken                                                   ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|cmd_ack                                                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[0]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[13]                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[9]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[5]                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|always2~0                                                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|clk_en                               ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|core_txd                                                                ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|ack_out                                                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cmd_ack                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_START                                                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_IDLE                                                         ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_READ                                                         ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt[2]                                                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt[1]                                                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt[0]                                                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_WRITE                                                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_STOP                                                         ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|c_state.ST_ACK                                                          ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sSDA                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|core_cmd[3]                                                             ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|core_cmd[2]                                                             ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|core_cmd[1]                                                             ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|core_cmd[0]                                                             ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sSCL                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|dSCL                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|always4~0                            ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|dSDA                                 ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt~1                                                                  ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt~2                                                                  ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|dcnt~3                                                                  ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSDA[1]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSDA[0]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSDA[2]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSCL[1]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSCL[0]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSCL[2]                              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|slave_wait                           ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSCL[2]~0                            ; 1                 ; 0       ;
;      - media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[15]~DUPLICATE                                       ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[12]~DUPLICATE                                       ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[11]~DUPLICATE                                       ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[4]~DUPLICATE                                        ; 1                 ; 0       ;
;      - uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|counter[1]~DUPLICATE                                        ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sto_condition~DUPLICATE              ; 1                 ; 0       ;
;      - i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sSCL~DUPLICATE                       ; 1                 ; 0       ;
; I_DEBUG_RXD                                                                                                       ;                   ;         ;
;      - openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|omsp_sync_cell:sync_cell_uart_rxd|data_sync[0]~0 ; 1                 ; 0       ;
; I_UART_RXD                                                                                                        ;                   ;         ;
;      - uart_tmct_top:m_uart0|uart_rx:uart_rx0|i_rx_l~0                                                            ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location                  ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; I_RESET_N                                                                                           ; PIN_U7                    ; 136     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; WideAnd0~0                                                                                          ; LABCELL_X29_Y16_N48       ; 16      ; Write enable  ; no     ; --                   ; --               ; --                        ;
; WideAnd1                                                                                            ; MLABCELL_X37_Y15_N33      ; 4       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|always2~0                                                        ; MLABCELL_X34_Y14_N45      ; 35      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|core_cmd[2]~4                                                    ; LABCELL_X35_Y12_N12       ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|dcnt[1]~0                                                        ; MLABCELL_X37_Y14_N27      ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|WideNor1                      ; LABCELL_X32_Y10_N48       ; 15      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|always2~0                     ; LABCELL_X32_Y11_N24       ; 18      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|always4~0                     ; LABCELL_X32_Y10_N45       ; 15      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cnt[4]~0                      ; LABCELL_X31_Y11_N57       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|fSCL[2]~0                     ; LABCELL_X32_Y11_N54       ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen~2                     ; MLABCELL_X37_Y12_N21      ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; i2c_master_byte_ctrl:m_i2c_master0|ld                                                               ; FF_X37_Y14_N38            ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]          ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 938     ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|dbg_rst_noscan                                   ; FF_X31_Y19_N44            ; 191     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_cell:sync_cell_puc|data_sync[1]        ; FF_X31_Y19_N32            ; 559     ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_reset:sync_reset_por|data_sync[1]      ; FF_X31_Y19_N25            ; 3       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|reg_hi_wr[7]~1                                   ; LABCELL_X35_Y14_N51       ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|reg_lo_wr[8]~0                                   ; LABCELL_X32_Y13_N48       ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|dbg_rd_rdy                                                         ; FF_X36_Y19_N2             ; 30      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[10]~10                                                    ; MLABCELL_X37_Y16_N33      ; 8       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_data[3]~5                                                      ; LABCELL_X32_Y18_N54       ; 20      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|always3~0                                 ; LABCELL_X35_Y19_N0        ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|always5~0                                 ; LABCELL_X35_Y19_N12       ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|cmd_valid~0                               ; MLABCELL_X37_Y22_N42      ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_buf[1]~0                             ; MLABCELL_X34_Y18_N51      ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|reg_wr[2]                                                          ; LABCELL_X32_Y19_N51       ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|reg_wr[4]                                                          ; MLABCELL_X37_Y18_N0       ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|reg_wr[5]                                                          ; MLABCELL_X34_Y18_N9       ; 24      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|reg_wr[6]                                                          ; MLABCELL_X34_Y18_N45      ; 14      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|reg_wr[7]                                                          ; MLABCELL_X34_Y18_N39      ; 24      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|Equal7~4                                     ; LABCELL_X25_Y17_N39       ; 24      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_in_buf_en                                ; FF_X25_Y19_N50            ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_out_nxt[6]~0                             ; LABCELL_X25_Y18_N6        ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r10[7]~0  ; LABCELL_X17_Y12_N54       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r10_wr    ; LABCELL_X17_Y12_N57       ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[1]~0  ; LABCELL_X14_Y13_N27       ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11_wr    ; LABCELL_X20_Y12_N30       ; 18      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[15]~0 ; LABCELL_X14_Y15_N48       ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12_wr    ; LABCELL_X12_Y17_N0        ; 19      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[2]~0  ; LABCELL_X12_Y14_N54       ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13_wr    ; LABCELL_X12_Y14_N57       ; 19      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r14[9]~0  ; LABCELL_X16_Y16_N54       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r14_wr    ; LABCELL_X16_Y16_N57       ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r15[2]~0  ; LABCELL_X10_Y16_N12       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r15_wr    ; LABCELL_X10_Y13_N33       ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[6]~1   ; LABCELL_X19_Y17_N27       ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r2[7]~2   ; MLABCELL_X23_Y14_N15      ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3_wr     ; LABCELL_X21_Y18_N9        ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[6]~0   ; LABCELL_X19_Y12_N9        ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4_wr     ; LABCELL_X14_Y14_N24       ; 20      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[8]~0   ; MLABCELL_X18_Y12_N9       ; 21      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5_wr     ; MLABCELL_X18_Y12_N54      ; 22      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r6[9]~0   ; LABCELL_X21_Y16_N57       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r6_wr     ; LABCELL_X14_Y17_N27       ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[11]~0  ; MLABCELL_X13_Y13_N54      ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7_wr     ; LABCELL_X10_Y13_N3        ; 19      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[14]~0  ; LABCELL_X16_Y17_N54       ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8_wr     ; LABCELL_X10_Y13_N39       ; 20      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r9[9]~0   ; LABCELL_X14_Y12_N54       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r9_wr     ; LABCELL_X14_Y12_N57       ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|decode                                                   ; LABCELL_X31_Y19_N45       ; 67      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_dext_rdy                                            ; LABCELL_X26_Y18_N48       ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_sext[8]~3                                           ; LABCELL_X35_Y17_N36       ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|irq_detect~2                                             ; LABCELL_X31_Y19_N48       ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|comb~0                                           ; LABCELL_X29_Y16_N45       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|comb~1                                           ; MLABCELL_X34_Y15_N51      ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|fe_pmem_save                                     ; LABCELL_X29_Y16_N36       ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[0]                                                                    ; FF_X34_Y12_N5             ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[1]                                                                    ; FF_X35_Y13_N2             ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[2]~DUPLICATE                                                          ; FF_X35_Y13_N4             ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[3]                                                                    ; FF_X35_Y13_N8             ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[4]                                                                    ; FF_X36_Y11_N34            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[5]~DUPLICATE                                                          ; FF_X36_Y11_N8             ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[6]~DUPLICATE                                                          ; FF_X34_Y11_N5             ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir0[7]                                                                    ; FF_X35_Y13_N44            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[0]                                                                    ; FF_X32_Y12_N25            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[1]                                                                    ; FF_X35_Y13_N22            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[2]                                                                    ; FF_X35_Y13_N32            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[3]                                                                    ; FF_X35_Y13_N17            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[4]                                                                    ; FF_X35_Y13_N38            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[5]                                                                    ; FF_X35_Y13_N40            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[6]                                                                    ; FF_X35_Y13_N19            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|o_dir1[7]                                                                    ; FF_X35_Y13_N58            ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|reg_hi_wr[1]~0                                                               ; LABCELL_X36_Y13_N27       ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|reg_hi_wr[3]~1                                                               ; LABCELL_X35_Y13_N0        ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|reg_lo_wr[0]~0                                                               ; LABCELL_X35_Y14_N54       ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_gpio:m_regs_gpio0|reg_lo_wr[2]~1                                                               ; LABCELL_X35_Y14_N57       ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_i2c:m_regs_i2c0|o_wr~1                                                                         ; MLABCELL_X34_Y14_N27      ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_i2c:m_regs_i2c0|reg_hi_wr[1]~0                                                                 ; MLABCELL_X37_Y13_N57      ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_i2c:m_regs_i2c0|reg_hi_wr[5]~1                                                                 ; MLABCELL_X37_Y13_N15      ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_i2c:m_regs_i2c0|reg_lo_wr[0]~0                                                                 ; LABCELL_X35_Y14_N48       ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_i2c:m_regs_i2c0|reg_lo_wr[2]~3                                                                 ; MLABCELL_X34_Y13_N24      ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_uart:m_regs_uart0|reg_hi_wr[3]~1                                                               ; LABCELL_X36_Y13_N48       ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_uart:m_regs_uart0|reg_hi_wr[5]~0                                                               ; LABCELL_X36_Y13_N51       ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_uart:m_regs_uart0|reg_lo_wr[0]~1                                                               ; LABCELL_X32_Y13_N9        ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; regs_uart:m_regs_uart0|reg_lo_wr[2]~2                                                               ; LABCELL_X31_Y10_N57       ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|LessThan0~7                                          ; LABCELL_X29_Y9_N48        ; 25      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|o_rxclken                                            ; FF_X29_Y9_N23             ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_brgene:uart_brgene0|o_txclken                                            ; FF_X29_Y7_N53             ; 15      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|clockCount[1]~1                                              ; LABCELL_X26_Y9_N27        ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_rx:uart_rx0|o_rxdata[7]~4                                                ; LABCELL_X32_Y9_N15        ; 25      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; uart_tmct_top:m_uart0|uart_tx:uart_tx0|currentState.0000~0                                          ; LABCELL_X32_Y9_N21        ; 16      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y0_N1 ; 938     ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; openMSP430:m_cpu0|omsp_clock_module:clock_module_0|omsp_sync_cell:sync_cell_puc|data_sync[1] ; 559     ;
+----------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                 ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; datamem:m_datamem0|altsyncram:altsyncram_component|altsyncram_jap1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; None                                ; M10K_X38_Y16_N0, M10K_X38_Y15_N0, M10K_X46_Y15_N0, M10K_X46_Y16_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; progmem:m_progmem0|altsyncram:altsyncram_component|altsyncram_uit1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 8192                        ; 16                          ; --                          ; --                          ; 131072              ; 16          ; 0     ; ../../firmware/output/omsp_demo.mif ; M10K_X22_Y15_N0, M10K_X30_Y19_N0, M10K_X30_Y12_N0, M10K_X30_Y15_N0, M10K_X22_Y17_N0, M10K_X30_Y14_N0, M10K_X38_Y13_N0, M10K_X38_Y17_N0, M10K_X30_Y18_N0, M10K_X30_Y13_N0, M10K_X30_Y17_N0, M10K_X38_Y14_N0, M10K_X30_Y16_N0, M10K_X22_Y16_N0, M10K_X30_Y11_N0, M10K_X22_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 4,833 / 140,056 ( 3 % ) ;
; C12 interconnects            ; 52 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 1,781 / 54,648 ( 3 % )  ;
; C4 interconnects             ; 806 / 25,920 ( 3 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 253 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 854 / 36,960 ( 2 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 108 / 5,984 ( 2 % )     ;
; R14/C12 interconnect drivers ; 136 / 9,504 ( 1 % )     ;
; R3 interconnects             ; 2,262 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 3,670 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 28        ; 0            ; 28        ; 0            ; 0            ; 28        ; 28        ; 0            ; 28        ; 28        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 28           ; 0         ; 28           ; 28           ; 0         ; 0         ; 28           ; 0         ; 0         ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 26           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; O_DEBUG_FREEZE     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; O_DEBUG_TXD        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; O_PLL_LOCKED       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; O_UART_TXD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT0[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_PORT1[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_I2C_SCL          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_I2C_SDA          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_IRQ0_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_IRQ1_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_CLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_RESET_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_DEBUG_RXD        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; I_UART_RXD         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                       ; Destination Clock(s)                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 66.2              ;
; m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 8.8               ;
+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                  ; Destination Register                                                          ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[11]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 2.136             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[16]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cmd_ack ; 1.506             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[3]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 1.500             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[1]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cmd_ack ; 1.485             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[14]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|cmd_ack ; 1.479             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|pmem_dout_bckup[15]                                           ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 1.305             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|pmem_dout_bckup[14]                                           ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 1.257             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[2]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 1.252             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[9]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|sda_oen ; 1.086             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|pmem_dout_bckup[4]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 1.050             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[12]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[6]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[8]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[7]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[2]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[13]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[10]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[15]                                ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[5]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[4]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[0]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|c_state[3]                                 ; i2c_master_byte_ctrl:m_i2c_master0|i2c_master_bit_ctrl:bit_controller|scl_oen ; 0.991             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|exec_dst_wr                                                           ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.976             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.968             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[1]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.944             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[1]                                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.934             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[2]                                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.892             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_startb                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|uart_state.RX_DATA2                                    ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|omsp_dbg_uart:dbg_uart_0|xfer_bit[0]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[14]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[13]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[15]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[11]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[10]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[12]                                                                     ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[9]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[7]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[6]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[5]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[3]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[2]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[1]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[0]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|mem_cnt[8]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_dbg:dbg_0|cpu_ctl[3]                                                                      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_in_buf[12]                                            ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_dext[12]                                                         ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_alu[2]                                                           ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_alu[1]                                                           ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r15[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r14[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r6[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r10[0]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r9[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[0]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_in_buf[0]                                             ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_dext[0]                                                          ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|per_dout_val[8]                                               ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|per_dout_val[0]                                               ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_in_buf[5]                                             ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_dext[5]                                                          ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|per_dout_val[5]                                               ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r15[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r14[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r6[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r10[2]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r9[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r1[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r7[2]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|mdb_in_buf[2]                                             ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_frontend:frontend_0|inst_dext[2]                                                          ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_mem_backbone:mem_backbone_0|per_dout_val[2]                                               ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; datamem:m_datamem0|altsyncram:altsyncram_component|altsyncram_jap1:auto_generated|ram_block1a2~porta_datain_reg0 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; datamem:m_datamem0|altsyncram:altsyncram_component|altsyncram_jap1:auto_generated|ram_block1a2~porta_we_reg      ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r15[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r14[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r12[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r13[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r6[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r5[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r4[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r3[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r11[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r10[1]                 ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r9[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
; openMSP430:m_cpu0|omsp_execution_unit:execution_unit_0|omsp_register_file:register_file_0|r8[1]                  ; openMSP430:m_cpu0|omsp_frontend:frontend_0|e_state[3]                         ; 0.866             ;
+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "omsp430_demo_tmct"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): media_pll:m_mediapll0|media_pll_0002:media_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 855 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'sdc/omsp430_demo_tmct.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        I_CLK
    Info (332111):    3.333 m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 m_mediapll0|media_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 3.51 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file C:/omsp430_demo_tmct/board/terasic_de0cv/output_files/omsp430_demo_tmct.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6378 megabytes
    Info: Processing ended: Fri Aug 19 12:28:47 2022
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:01:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/omsp430_demo_tmct/board/terasic_de0cv/output_files/omsp430_demo_tmct.fit.smsg.


