实验题目：

实验人员：

日期地点：

# 1、实验目的与原理

1、掌握Vivado软件安装与使用，熟悉Vivado下利用Verilog语言进行电路设计、仿真、综合和下载的完整过程。
2、掌握Verilog语言基本运用，能完成电路设计和Test Bench程序的编写。
3、了解实验开发板的使用，通过观察和数据记录理解仿真和FGPA实现的差异。

# 2、电路与程序结构设计思路

 

# 3、操作流程及verilog代码

 ![image-20191112211310099](%E9%A2%84%E4%B9%A0%E6%8A%A5%E5%91%8A.assets/image-20191112211310099.png)

# 4、Test Bench方案和代码

 

# 5、实验板资源分配方案

 

# 6、需要求助或待解决的问题












