# Verilog-FC84to10-07.28

문제점:
1. MULTIPIER 10 REG 에서 마지막 값을 가져오지 못함.
2. 시붖브ㅜ이ㅏㅈ뷔ㅏㅈㅂㄼㅈ
   ![image](https://github.com/YunJoongChul/Verilog-FC84to10-07.28/assets/86291432/b90398b8-5781-4163-80b1-9b1411bbd5a3)
