# Лабораторная работа 2
 
## Вариант 6

## Цель работы
Получить навыки описания арифметических блоков на RTL-уровне с использованием языка описания аппаратуры Verilog HDL

## Область допустимых значений

## Исходный код разработанного модуля

## Исходный код разработанного тестового окружения

## Временная диаграмма 

## Время вычисления результата

## Заключение
В ходе лабораторной работы мы поняли, что у нас самый лёгкий вариант из всех и нас это порадовало. Поняли, что прям сходу мы всё равно задачу не решим и это нас расстроило.
Описали арифметический блок и он работает (точно). В этот раз было проще, потому что интерфейс верилога был уже знаком. 
