`timescale 1ns / 1ps
// 计数器，时钟上升沿计数加一，rst复位,实现logisim、
// 中的计数器即可，不需要考虑 -1
module Counter();
endmodule
