Timing Analyzer report for vga_with_hw_test_image
Mon Jun 27 00:52:29 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Mon Jun 27 00:52:28 2022 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 156.03 MHz ; 156.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 13.591 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.700 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.591 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.085     ; 6.322      ;
; 13.658 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.083     ; 6.257      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.696 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.221      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.777 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.142      ;
; 13.778 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.085     ; 6.135      ;
; 13.837 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.084     ; 6.077      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.883 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.034      ;
; 13.888 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 6.030      ;
; 13.916 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.001      ;
; 13.939 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.083     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.942 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 5.976      ;
; 13.976 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.943      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.029 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 5.893      ;
; 14.057 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.058 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 5.861      ;
; 14.079 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.084     ; 5.835      ;
; 14.103 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.081     ; 5.814      ;
; 14.139 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.083     ; 5.776      ;
; 14.162 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.756      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.080     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.188 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 5.734      ;
; 14.231 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.691      ;
; 14.257 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.662      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.258 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 5.661      ;
; 14.268 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.082     ; 5.648      ;
; 14.371 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.080     ; 5.547      ;
; 14.378 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.083     ; 5.537      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.078     ; 5.533      ;
; 14.387 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.535      ;
; 14.398 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.083     ; 5.517      ;
; 14.404 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.514      ;
; 14.457 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.462      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.490 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.076     ; 5.432      ;
; 14.497 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 5.422      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.765 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.980 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 1.043 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.309      ;
; 1.093 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.101 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.369      ;
; 1.107 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.375      ;
; 1.212 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.479      ;
; 1.230 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.496      ;
; 1.232 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.498      ;
; 1.242 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.508      ;
; 1.300 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.302 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.568      ;
; 1.313 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.579      ;
; 1.318 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.586      ;
; 1.355 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.623      ;
; 1.377 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.643      ;
; 1.386 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.652      ;
; 1.386 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.652      ;
; 1.409 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.675      ;
; 1.420 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.688      ;
; 1.422 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.690      ;
; 1.439 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.705      ;
; 1.456 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.721      ;
; 1.458 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.723      ;
; 1.466 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.732      ;
; 1.470 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.737      ;
; 1.477 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.744      ;
; 1.480 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.748      ;
; 1.487 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.755      ;
; 1.490 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.758      ;
; 1.497 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.765      ;
; 1.507 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.773      ;
; 1.517 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.784      ;
; 1.537 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.803      ;
; 1.564 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.831      ;
; 1.570 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.837      ;
; 1.573 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.841      ;
; 1.575 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.842      ;
; 1.580 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.845      ;
; 1.581 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.846      ;
; 1.583 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.851      ;
; 1.583 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.848      ;
; 1.584 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.852      ;
; 1.590 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.858      ;
; 1.591 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.858      ;
; 1.592 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.860      ;
; 1.592 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.860      ;
; 1.597 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.865      ;
; 1.605 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.872      ;
; 1.608 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.875      ;
; 1.611 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.877      ;
; 1.612 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.879      ;
; 1.614 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.881      ;
; 1.623 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.890      ;
; 1.623 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.891      ;
; 1.636 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.902      ;
; 1.645 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.911      ;
; 1.647 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.914      ;
; 1.650 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.918      ;
; 1.650 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.918      ;
; 1.651 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.917      ;
; 1.652 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.917      ;
; 1.655 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.923      ;
; 1.673 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.940      ;
; 1.675 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.943      ;
; 1.685 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.949      ;
; 1.686 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.950      ;
; 1.689 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.958      ;
; 1.689 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.955      ;
; 1.691 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.957      ;
; 1.697 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.966      ;
; 1.697 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.964      ;
; 1.698 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.967      ;
; 1.699 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
; 1.699 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
; 1.699 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
; 1.702 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.969      ;
; 1.705 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.972      ;
; 1.706 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.972      ;
; 1.708 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.975      ;
; 1.710 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.978      ;
; 1.714 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.981      ;
; 1.715 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.982      ;
; 1.719 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.984      ;
; 1.727 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.995      ;
; 1.727 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.995      ;
; 1.727 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.995      ;
; 1.732 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.000      ;
; 1.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.999      ;
; 1.736 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.004      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 170.42 MHz ; 170.42 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.132 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.682 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.132 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.793      ;
; 14.137 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 5.786      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.196 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 5.731      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.277 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.652      ;
; 14.299 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.076     ; 5.624      ;
; 14.351 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.075     ; 5.573      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.358 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.072     ; 5.569      ;
; 14.378 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.547      ;
; 14.384 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.544      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.410 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.518      ;
; 14.450 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.477      ;
; 14.477 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.452      ;
; 14.521 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.407      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.523 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.406      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.534 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 5.398      ;
; 14.565 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.075     ; 5.359      ;
; 14.576 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.349      ;
; 14.612 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.315      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.624 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.071     ; 5.304      ;
; 14.664 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.264      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.067     ; 5.266      ;
; 14.702 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.223      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.721 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.208      ;
; 14.723 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.206      ;
; 14.734 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.198      ;
; 14.795 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.130      ;
; 14.806 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.119      ;
; 14.811 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.071     ; 5.117      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.847 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.082      ;
; 14.866 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.066      ;
; 14.878 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.071     ; 5.050      ;
; 14.904 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.074     ; 5.021      ;
; 14.921 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.008      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
; 14.940 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 4.989      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.679 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.892 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.955 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.198      ;
; 0.974 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.975 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.995 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.239      ;
; 1.091 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.334      ;
; 1.114 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.116 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.359      ;
; 1.131 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.373      ;
; 1.166 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.410      ;
; 1.182 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.186 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.428      ;
; 1.201 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.443      ;
; 1.218 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.462      ;
; 1.243 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.485      ;
; 1.245 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.487      ;
; 1.263 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.505      ;
; 1.265 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.509      ;
; 1.266 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.510      ;
; 1.266 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.508      ;
; 1.302 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.544      ;
; 1.308 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.550      ;
; 1.310 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.552      ;
; 1.316 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.558      ;
; 1.329 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.573      ;
; 1.331 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.574      ;
; 1.337 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.580      ;
; 1.337 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.581      ;
; 1.338 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.582      ;
; 1.342 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.586      ;
; 1.368 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.611      ;
; 1.375 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.617      ;
; 1.411 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.655      ;
; 1.413 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.656      ;
; 1.419 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.662      ;
; 1.421 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.663      ;
; 1.423 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.424 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.668      ;
; 1.425 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.670      ;
; 1.425 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.670      ;
; 1.426 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.668      ;
; 1.427 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.670      ;
; 1.435 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.678      ;
; 1.438 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.682      ;
; 1.438 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.682      ;
; 1.440 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.683      ;
; 1.443 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.687      ;
; 1.445 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.688      ;
; 1.451 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.694      ;
; 1.455 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.698      ;
; 1.455 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.697      ;
; 1.458 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.700      ;
; 1.466 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.709      ;
; 1.468 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.482 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.726      ;
; 1.483 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.727      ;
; 1.483 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.725      ;
; 1.488 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.732      ;
; 1.491 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.733      ;
; 1.497 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.740      ;
; 1.498 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.740      ;
; 1.500 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.742      ;
; 1.506 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.749      ;
; 1.511 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.751      ;
; 1.512 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.754      ;
; 1.513 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.753      ;
; 1.515 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.760      ;
; 1.519 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.521 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.764      ;
; 1.522 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.766      ;
; 1.522 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.765      ;
; 1.524 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.769      ;
; 1.524 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.767      ;
; 1.525 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.770      ;
; 1.525 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.767      ;
; 1.527 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.770      ;
; 1.533 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.777      ;
; 1.533 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.776      ;
; 1.535 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.777      ;
; 1.546 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.790      ;
; 1.548 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.791      ;
; 1.552 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.796      ;
; 1.552 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.796      ;
; 1.554 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.797      ;
; 1.555 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.798      ;
; 1.557 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.801      ;
; 1.561 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.802      ;
; 1.573 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.817      ;
; 1.573 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.817      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.905 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.216 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 16.905 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.048     ; 3.034      ;
; 16.928 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 3.013      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.953 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 2.993      ;
; 16.992 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.048     ; 2.947      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.017 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.931      ;
; 17.021 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.047     ; 2.919      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.040 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 2.906      ;
; 17.055 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 2.886      ;
; 17.056 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 2.889      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.069 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.878      ;
; 17.103 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.843      ;
; 17.111 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.837      ;
; 17.135 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.047     ; 2.805      ;
; 17.137 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 2.808      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.144 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.804      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.145 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.807      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.183 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 2.764      ;
; 17.186 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 2.755      ;
; 17.190 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.756      ;
; 17.219 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.728      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.226 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.726      ;
; 17.233 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.045     ; 2.709      ;
; 17.238 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.710      ;
; 17.239 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.713      ;
; 17.275 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.042     ; 2.670      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.275 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.039     ; 2.673      ;
; 17.289 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 2.652      ;
; 17.304 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 2.637      ;
; 17.320 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.632      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.322 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.038     ; 2.627      ;
; 17.333 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.040     ; 2.614      ;
; 17.361 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.046     ; 2.580      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.364 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.035     ; 2.588      ;
; 17.367 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.048     ; 2.572      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.344 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.469      ;
; 0.446 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.571      ;
; 0.477 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.602      ;
; 0.487 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.492 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.617      ;
; 0.509 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.636      ;
; 0.548 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.673      ;
; 0.568 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.693      ;
; 0.582 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.586 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.713      ;
; 0.588 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.712      ;
; 0.592 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.718      ;
; 0.606 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.731      ;
; 0.607 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.733      ;
; 0.610 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.735      ;
; 0.619 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.743      ;
; 0.623 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.748      ;
; 0.631 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.757      ;
; 0.635 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.761      ;
; 0.649 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.773      ;
; 0.656 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.781      ;
; 0.668 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.793      ;
; 0.668 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.678 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.804      ;
; 0.680 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.804      ;
; 0.680 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.804      ;
; 0.680 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.806      ;
; 0.681 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.807      ;
; 0.688 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.814      ;
; 0.692 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.816      ;
; 0.693 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.818      ;
; 0.693 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.817      ;
; 0.701 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.826      ;
; 0.706 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.831      ;
; 0.717 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.842      ;
; 0.720 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.844      ;
; 0.726 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.851      ;
; 0.729 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.855      ;
; 0.730 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.855      ;
; 0.731 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.857      ;
; 0.732 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.861      ;
; 0.732 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.861      ;
; 0.736 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.860      ;
; 0.739 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.865      ;
; 0.740 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.864      ;
; 0.741 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.865      ;
; 0.742 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.867      ;
; 0.743 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.869      ;
; 0.746 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.873      ;
; 0.747 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.871      ;
; 0.750 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.875      ;
; 0.753 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.878      ;
; 0.756 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.881      ;
; 0.757 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.762 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.887      ;
; 0.762 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.886      ;
; 0.763 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.888      ;
; 0.770 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.896      ;
; 0.773 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.899      ;
; 0.773 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.899      ;
; 0.775 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.899      ;
; 0.775 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.901      ;
; 0.778 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.904      ;
; 0.789 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.914      ;
; 0.791 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.917      ;
; 0.791 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.915      ;
; 0.793 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.917      ;
; 0.797 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.926      ;
; 0.797 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.922      ;
; 0.799 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.922      ;
; 0.801 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.926      ;
; 0.803 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.930      ;
; 0.803 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.930      ;
; 0.803 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.929      ;
; 0.805 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.929      ;
; 0.808 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.935      ;
; 0.815 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.939      ;
; 0.817 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.942      ;
; 0.818 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.944      ;
; 0.820 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.945      ;
; 0.823 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.951      ;
; 0.823 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.823 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.824 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.950      ;
; 0.824 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.949      ;
; 0.825 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.951      ;
; 0.825 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.948      ;
; 0.825 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.827 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.952      ;
; 0.829 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.953      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 13.591 ; 0.182 ; N/A      ; N/A     ; 9.216               ;
;  clk             ; 13.591 ; 0.182 ; N/A      ; N/A     ; 9.216               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 259   ; 259  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Mon Jun 27 00:52:27 2022
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 13.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.591               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.700
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.700               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 14.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.132               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.682               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.905
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.905               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.216               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4922 megabytes
    Info: Processing ended: Mon Jun 27 00:52:29 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


