Analysis & Synthesis report for PipelineMIPS
Sun Jun 22 11:04:06 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis IP Cores Summary
  9. Registers Removed During Synthesis
 10. Removed Registers Triggering Further Register Optimizations
 11. General Register Statistics
 12. Inverted Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Parameter Settings for User Entity Instance: RegisterFile:mod_reg
 15. Parameter Settings for User Entity Instance: ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component
 16. Port Connectivity Checks: "EX_MEM:mod_ex_mem"
 17. Elapsed Time Per Partition
 18. Analysis & Synthesis Messages
 19. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                   ;
+------------------------------------+-------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Jun 22 11:04:05 2014     ;
; Quartus II 32-bit Version          ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                      ; PipelineMIPS                              ;
; Top-level Entity Name              ; PipelineMIPS                              ;
; Family                             ; Cyclone IV E                              ;
; Total logic elements               ; 14,559                                    ;
;     Total combinational functions  ; 13,581                                    ;
;     Dedicated logic registers      ; 2,465                                     ;
; Total registers                    ; 2465                                      ;
; Total pins                         ; 447                                       ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0                                         ;
; Embedded Multiplier 9-bit elements ; 0                                         ;
; Total PLLs                         ; 0                                         ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; PipelineMIPS       ; PipelineMIPS       ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                        ;
+----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                    ; Library ;
+----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------+---------+
; WriteBackController.v            ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/WriteBackController.v                                 ;         ;
; RegisterFile.v                   ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/RegisterFile.v                                        ;         ;
; PipelineMIPS.v                   ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/PipelineMIPS.v                                        ;         ;
; PC.v                             ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/PC.v                                                  ;         ;
; MEM_WB.v                         ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/MEM_WB.v                                              ;         ;
; InstructionMemery.v              ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/InstructionMemery.v                                   ;         ;
; IF_ID.v                          ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/IF_ID.v                                               ;         ;
; ID_EX.v                          ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/ID_EX.v                                               ;         ;
; HazardDetection.v                ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/HazardDetection.v                                     ;         ;
; Forwarding.v                     ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/Forwarding.v                                          ;         ;
; EX_MEM.v                         ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/EX_MEM.v                                              ;         ;
; ExtendImm.v                      ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/ExtendImm.v                                           ;         ;
; DataMem.v                        ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/DataMem.v                                             ;         ;
; Controller.v                     ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/Controller.v                                          ;         ;
; ConditionCheck.v                 ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/ConditionCheck.v                                      ;         ;
; BarrelShifter.v                  ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/BarrelShifter.v                                       ;         ;
; ALU.v                            ; yes             ; User Verilog HDL File        ; F:/PipelineMIPS_2.0_final/ALU.v                                                 ;         ;
; adder.v                          ; yes             ; User Wizard-Generated File   ; F:/PipelineMIPS_2.0_final/adder.v                                               ;         ;
; testcode                         ; yes             ; Auto-Found Unspecified File  ; F:/PipelineMIPS_2.0_final/testcode                                              ;         ;
; lpm_add_sub.tdf                  ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/lpm_add_sub.tdf         ;         ;
; addcore.inc                      ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/addcore.inc             ;         ;
; look_add.inc                     ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/look_add.inc            ;         ;
; bypassff.inc                     ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/bypassff.inc            ;         ;
; altshift.inc                     ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/altshift.inc            ;         ;
; alt_stratix_add_sub.inc          ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/alt_stratix_add_sub.inc ;         ;
; aglobal120.inc                   ; yes             ; Megafunction                 ; d:/program files/altera/quartus/libraries/megafunctions/aglobal120.inc          ;         ;
; db/add_sub_h9j.tdf               ; yes             ; Auto-Generated Megafunction  ; F:/PipelineMIPS_2.0_final/db/add_sub_h9j.tdf                                    ;         ;
+----------------------------------+-----------------+------------------------------+---------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 14,559    ;
;                                             ;           ;
; Total combinational functions               ; 13581     ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 11690     ;
;     -- 3 input functions                    ; 1313      ;
;     -- <=2 input functions                  ; 578       ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 13306     ;
;     -- arithmetic mode                      ; 275       ;
;                                             ;           ;
; Total registers                             ; 2465      ;
;     -- Dedicated logic registers            ; 2465      ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 447       ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 2465      ;
; Total fan-out                               ; 60063     ;
; Average fan-out                             ; 3.55      ;
+---------------------------------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                              ; Library Name ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+--------------+
; |PipelineMIPS                                ; 13581 (924)       ; 2465 (0)     ; 0           ; 0            ; 0       ; 0         ; 447  ; 0            ; |PipelineMIPS                                                                                    ;              ;
;    |ALU:mod_alu|                             ; 328 (247)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu                                                                        ;              ;
;       |ALU_controller:ac|                    ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu|ALU_controller:ac                                                      ;              ;
;       |adder:adr|                            ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu|adder:adr                                                              ;              ;
;          |lpm_add_sub:LPM_ADD_SUB_component| ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component                            ;              ;
;             |add_sub_h9j:auto_generated|     ; 35 (35)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component|add_sub_h9j:auto_generated ;              ;
;       |calculate_zero:cz|                    ; 43 (43)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ALU:mod_alu|calculate_zero:cz                                                      ;              ;
;    |BarrelShifter:mod_bs|                    ; 319 (319)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|BarrelShifter:mod_bs                                                               ;              ;
;    |ConditionCheck:mod_cc|                   ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ConditionCheck:mod_cc                                                              ;              ;
;    |Controller:mod_ctrl|                     ; 89 (89)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|Controller:mod_ctrl                                                                ;              ;
;    |DataMem:mod_dm|                          ; 9914 (9914)       ; 1024 (1024)  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|DataMem:mod_dm                                                                     ;              ;
;    |EX_MEM:mod_ex_mem|                       ; 141 (141)         ; 114 (114)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|EX_MEM:mod_ex_mem                                                                  ;              ;
;    |ExtendImm:mod_ei|                        ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ExtendImm:mod_ei                                                                   ;              ;
;    |Forwarding:mod_fw|                       ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|Forwarding:mod_fw                                                                  ;              ;
;    |HazardDetection:mod_hd|                  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|HazardDetection:mod_hd                                                             ;              ;
;    |ID_EX:mod_id_ex|                         ; 808 (808)         ; 168 (168)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|ID_EX:mod_id_ex                                                                    ;              ;
;    |IF_ID:mod_if_id|                         ; 105 (105)         ; 62 (62)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|IF_ID:mod_if_id                                                                    ;              ;
;    |InstructionMemery:modic|                 ; 68 (68)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|InstructionMemery:modic                                                            ;              ;
;    |MEM_WB:mod_mem_wb|                       ; 0 (0)             ; 75 (75)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|MEM_WB:mod_mem_wb                                                                  ;              ;
;    |PCRegister:modpc|                        ; 0 (0)             ; 30 (30)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|PCRegister:modpc                                                                   ;              ;
;    |RegisterFile:mod_reg|                    ; 833 (833)         ; 992 (992)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|RegisterFile:mod_reg                                                               ;              ;
;    |WriteBackController:mod_wbc|             ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |PipelineMIPS|WriteBackController:mod_wbc                                                        ;              ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                   ;
+--------+--------------+---------+--------------+--------------+-------------------------------------+-----------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                     ; IP Include File                   ;
+--------+--------------+---------+--------------+--------------+-------------------------------------+-----------------------------------+
; Altera ; LPM_ADD_SUB  ; N/A     ; N/A          ; N/A          ; |PipelineMIPS|ALU:mod_alu|adder:adr ; F:/PipelineMIPS_2.0_final/adder.v ;
+--------+--------------+---------+--------------+--------------+-------------------------------------+-----------------------------------+


+--------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                   ;
+----------------------------------------+---------------------------------------------+
; Register name                          ; Reason for Removal                          ;
+----------------------------------------+---------------------------------------------+
; EX_MEM:mod_ex_mem|Branch_addr_out[0,1] ; Stuck at GND due to stuck port data_in      ;
; ID_EX:mod_id_ex|ShiftAmountSel[0]      ; Stuck at GND due to stuck port data_in      ;
; IF_ID:mod_if_id|PC_out[0,1]            ; Stuck at GND due to stuck port data_in      ;
; PCRegister:modpc|PC_out[0,1]           ; Stuck at GND due to stuck port data_in      ;
; ID_EX:mod_id_ex|PC_out[0,1]            ; Stuck at GND due to stuck port data_in      ;
; RegisterFile:mod_reg|register[0][1]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][3]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][2]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][5]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][7]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][6]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][4]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][9]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][11]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][10]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][13]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][15]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][14]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][12]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][8]    ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][17]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][19]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][18]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][21]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][23]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][22]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][20]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][25]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][27]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][26]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][29]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][31]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][30]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][28]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][24]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][16]   ; Stuck at GND due to stuck port clock_enable ;
; RegisterFile:mod_reg|register[0][0]    ; Stuck at GND due to stuck port clock_enable ;
; Total Number of Removed Registers = 41 ;                                             ;
+----------------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                               ;
+--------------------------------------+---------------------------+----------------------------------------+
; Register name                        ; Reason for Removal        ; Registers Removed due to This Register ;
+--------------------------------------+---------------------------+----------------------------------------+
; EX_MEM:mod_ex_mem|Branch_addr_out[0] ; Stuck at GND              ; PCRegister:modpc|PC_out[0]             ;
;                                      ; due to stuck port data_in ;                                        ;
; EX_MEM:mod_ex_mem|Branch_addr_out[1] ; Stuck at GND              ; PCRegister:modpc|PC_out[1]             ;
;                                      ; due to stuck port data_in ;                                        ;
; IF_ID:mod_if_id|PC_out[0]            ; Stuck at GND              ; ID_EX:mod_id_ex|PC_out[0]              ;
;                                      ; due to stuck port data_in ;                                        ;
; IF_ID:mod_if_id|PC_out[1]            ; Stuck at GND              ; ID_EX:mod_id_ex|PC_out[1]              ;
;                                      ; due to stuck port data_in ;                                        ;
+--------------------------------------+---------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2465  ;
; Number of registers using Synchronous Clear  ; 147   ;
; Number of registers using Synchronous Load   ; 99    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2078  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------+
; Inverted Register Statistics                      ;
+-----------------------------------------+---------+
; Inverted Register                       ; Fan out ;
+-----------------------------------------+---------+
; RegisterFile:mod_reg|register[17][9]    ; 3       ;
; RegisterFile:mod_reg|register[17][14]   ; 3       ;
; RegisterFile:mod_reg|register[17][19]   ; 3       ;
; RegisterFile:mod_reg|register[17][18]   ; 3       ;
; RegisterFile:mod_reg|register[17][23]   ; 3       ;
; RegisterFile:mod_reg|register[17][22]   ; 3       ;
; RegisterFile:mod_reg|register[17][16]   ; 3       ;
; RegisterFile:mod_reg|register[17][25]   ; 3       ;
; RegisterFile:mod_reg|register[17][27]   ; 3       ;
; RegisterFile:mod_reg|register[16][26]   ; 3       ;
; RegisterFile:mod_reg|register[17][29]   ; 3       ;
; RegisterFile:mod_reg|register[16][29]   ; 3       ;
; RegisterFile:mod_reg|register[17][31]   ; 3       ;
; RegisterFile:mod_reg|register[16][30]   ; 3       ;
; RegisterFile:mod_reg|register[16][28]   ; 3       ;
; RegisterFile:mod_reg|register[17][24]   ; 3       ;
; RegisterFile:mod_reg|register[16][24]   ; 3       ;
; RegisterFile:mod_reg|register[17][0]    ; 3       ;
; RegisterFile:mod_reg|register[17][5]    ; 3       ;
; RegisterFile:mod_reg|register[17][8]    ; 3       ;
; Total number of inverted registers = 20 ;         ;
+-----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered                                          ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------+----------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |PipelineMIPS|PCRegister:modpc|PC_out[1]            ;                            ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; |PipelineMIPS|PCRegister:modpc|PC_out[5]            ;                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|OperandB[13]          ;                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|ExResultSrc[1]        ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|Immediate32[0]        ;                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; |PipelineMIPS|IF_ID:mod_if_id|Op[4]                 ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 0 LEs                ; 4 LEs                  ; |PipelineMIPS|IF_ID:mod_if_id|PC_out[0]             ;                            ;
; 3:1                ; 30 bits   ; 60 LEs        ; 30 LEs               ; 30 LEs                 ; |PipelineMIPS|IF_ID:mod_if_id|PC_out[22]            ;                            ;
; 4:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|Immediate32[9]        ;                            ;
; 4:1                ; 15 bits   ; 30 LEs        ; 30 LEs               ; 0 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|Immediate32[23]       ;                            ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; |PipelineMIPS|EX_MEM:mod_ex_mem|Rd_out[3]           ;                            ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |PipelineMIPS|EX_MEM:mod_ex_mem|WBData_out[20]      ;                            ;
; 65:1               ; 2 bits    ; 86 LEs        ; 22 LEs               ; 64 LEs                 ; |PipelineMIPS|ID_EX:mod_id_ex|ALUOp[3]              ;                            ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; |PipelineMIPS|ID_EX:mod_id_ex|OperandA[18]          ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[127][3]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[126][1]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[125][2]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[124][7]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[123][7]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[122][0]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[121][1]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[120][6]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[119][5]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[118][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[117][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[116][6]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[115][6]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[114][6]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[113][5]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[112][3]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[111][0]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[110][7]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[109][0]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[108][3]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[107][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[106][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[105][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[104][4]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[103][0]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[102][7]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[101][0]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[100][1]            ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[99][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[98][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[97][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[96][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[95][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[94][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[93][7]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[92][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[91][7]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[90][7]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[89][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[88][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[87][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[86][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[85][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[84][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[83][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[82][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[81][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[80][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[79][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[78][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[77][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[76][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[75][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[74][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[73][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[72][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[71][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[70][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[69][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[68][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[67][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[66][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[65][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[64][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[63][7]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[62][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[61][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[60][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[59][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[58][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[57][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[56][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[55][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[54][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[53][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[52][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[51][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[50][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[49][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[48][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[47][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[46][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[45][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[44][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[43][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[42][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[41][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[40][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[39][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[38][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[37][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[36][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[35][7]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[34][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[33][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[32][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[31][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[30][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[29][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[28][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[27][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[26][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[25][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[24][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[23][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[22][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[21][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[20][5]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[19][6]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[18][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[17][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[16][0]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[15][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[14][2]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[13][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[12][3]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[11][1]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[10][4]             ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[9][5]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[8][4]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[7][5]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[6][4]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[5][5]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[4][3]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[3][1]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[2][1]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[1][0]              ;                            ;
; 28:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; |PipelineMIPS|DataMem:mod_dm|mem[0][6]              ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |PipelineMIPS|HazardDetection:mod_hd|IF_ID_Stall    ;                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |PipelineMIPS|Mux64                                 ;                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |PipelineMIPS|Mux113                                ;                            ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |PipelineMIPS|ALU_A[16]                             ;                            ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift3[25]       ;                            ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; |PipelineMIPS|BarrelShifter:mod_bs|Shift_out[25]    ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift1[30]       ;                            ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift2[30]       ;                            ;
; 8:1                ; 19 bits   ; 95 LEs        ; 95 LEs               ; 0 LEs                  ; |PipelineMIPS|ALU:mod_alu|Mux25                     ;                            ;
; 4:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift0[15]       ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift1[0]        ;                            ;
; 4:1                ; 28 bits   ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift1[24]       ;                            ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift2[1]        ;                            ;
; 4:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift2[21]       ;                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift3[4]        ;                            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|shift3[20]       ;                            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |PipelineMIPS|BarrelShifter:mod_bs|Shift_out[5]     ;                            ;
; 9:1                ; 7 bits    ; 42 LEs        ; 35 LEs               ; 7 LEs                  ; |PipelineMIPS|ALU:mod_alu|Mux17                     ;                            ;
; 16:1               ; 2 bits    ; 20 LEs        ; 6 LEs                ; 14 LEs                 ; |PipelineMIPS|WriteBackController:mod_wbc|Selector0 ;                            ;
; 32:1               ; 32 bits   ; 672 LEs       ; 672 LEs              ; 0 LEs                  ; |PipelineMIPS|RegisterFile:mod_reg|Mux45            ;                            ;
; 64:1               ; 8 bits    ; 336 LEs       ; 336 LEs              ; 0 LEs                  ; |PipelineMIPS|DataMem:mod_dm|Mux1048                ;                            ;
; 34:1               ; 8 bits    ; 176 LEs       ; 176 LEs              ; 0 LEs                  ; |PipelineMIPS|Writedata[25]                         ;                            ;
; 34:1               ; 8 bits    ; 176 LEs       ; 176 LEs              ; 0 LEs                  ; |PipelineMIPS|Writedata[21]                         ;                            ;
; 34:1               ; 8 bits    ; 176 LEs       ; 176 LEs              ; 0 LEs                  ; |PipelineMIPS|Writedata[12]                         ;                            ;
; 34:1               ; 8 bits    ; 176 LEs       ; 176 LEs              ; 0 LEs                  ; |PipelineMIPS|Writedata[7]                          ;                            ;
; 128:1              ; 8 bits    ; 680 LEs       ; 680 LEs              ; 0 LEs                  ; |PipelineMIPS|DataMem:mod_dm|Mux1060                ;                            ;
; 70:1               ; 8 bits    ; 368 LEs       ; 352 LEs              ; 16 LEs                 ; |PipelineMIPS|DataMem:mod_dm|Mux1089                ;                            ;
; 131:1              ; 8 bits    ; 696 LEs       ; 688 LEs              ; 8 LEs                  ; |PipelineMIPS|DataMem:mod_dm|Mux1111                ;                            ;
; 134:1              ; 8 bits    ; 712 LEs       ; 688 LEs              ; 24 LEs                 ; |PipelineMIPS|DataMem:mod_dm|Mux1087                ;                            ;
; 194:1              ; 8 bits    ; 1032 LEs      ; 1032 LEs             ; 0 LEs                  ; |PipelineMIPS|DataMem:mod_dm|Mux1103                ;                            ;
; 32:1               ; 2 bits    ; 42 LEs        ; 32 LEs               ; 10 LEs                 ; |PipelineMIPS|ALU:mod_alu|Mux28                     ;                            ;
+--------------------+-----------+---------------+----------------------+------------------------+-----------------------------------------------------+----------------------------+


+-------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: RegisterFile:mod_reg ;
+----------------+-------+------------------------------------------+
; Parameter Name ; Value ; Type                                     ;
+----------------+-------+------------------------------------------+
; data_width     ; 32    ; Signed Integer                           ;
; addr_width     ; 5     ; Signed Integer                           ;
+----------------+-------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component ;
+------------------------+--------------+--------------------------------------------------------------+
; Parameter Name         ; Value        ; Type                                                         ;
+------------------------+--------------+--------------------------------------------------------------+
; LPM_WIDTH              ; 32           ; Signed Integer                                               ;
; LPM_REPRESENTATION     ; SIGNED       ; Untyped                                                      ;
; LPM_DIRECTION          ; ADD          ; Untyped                                                      ;
; ONE_INPUT_IS_CONSTANT  ; NO           ; Untyped                                                      ;
; LPM_PIPELINE           ; 0            ; Untyped                                                      ;
; MAXIMIZE_SPEED         ; 5            ; Untyped                                                      ;
; REGISTERED_AT_END      ; 0            ; Untyped                                                      ;
; OPTIMIZE_FOR_SPEED     ; 5            ; Untyped                                                      ;
; USE_CS_BUFFERS         ; 1            ; Untyped                                                      ;
; CARRY_CHAIN            ; MANUAL       ; Untyped                                                      ;
; CARRY_CHAIN_LENGTH     ; 48           ; CARRY_CHAIN_LENGTH                                           ;
; DEVICE_FAMILY          ; Cyclone IV E ; Untyped                                                      ;
; USE_WYS                ; OFF          ; Untyped                                                      ;
; STYLE                  ; FAST         ; Untyped                                                      ;
; CBXI_PARAMETER         ; add_sub_h9j  ; Untyped                                                      ;
; AUTO_CARRY_CHAINS      ; ON           ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF          ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON           ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF          ; IGNORE_CASCADE                                               ;
+------------------------+--------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------+
; Port Connectivity Checks: "EX_MEM:mod_ex_mem"       ;
+-------------------+-------+----------+--------------+
; Port              ; Type  ; Severity ; Details      ;
+-------------------+-------+----------+--------------+
; Branch_addr[1..0] ; Input ; Info     ; Stuck at GND ;
+-------------------+-------+----------+--------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:04:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Analysis & Synthesis
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Jun 22 11:00:23 2014
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off PipelineMIPS -c PipelineMIPS
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file writebackcontroller.v
    Info (12023): Found entity 1: WriteBackController
Info (12021): Found 1 design units, including 1 entities, in source file registerfile.v
    Info (12023): Found entity 1: RegisterFile
Info (12021): Found 1 design units, including 1 entities, in source file pipelinemips.v
    Info (12023): Found entity 1: PipelineMIPS
Info (12021): Found 1 design units, including 1 entities, in source file pc.v
    Info (12023): Found entity 1: PCRegister
Info (12021): Found 1 design units, including 1 entities, in source file mem_wb.v
    Info (12023): Found entity 1: MEM_WB
Info (12021): Found 1 design units, including 1 entities, in source file instructionmemery.v
    Info (12023): Found entity 1: InstructionMemery
Info (12021): Found 1 design units, including 1 entities, in source file if_id.v
    Info (12023): Found entity 1: IF_ID
Info (12021): Found 1 design units, including 1 entities, in source file id_ex.v
    Info (12023): Found entity 1: ID_EX
Info (12021): Found 1 design units, including 1 entities, in source file hazarddetection.v
    Info (12023): Found entity 1: HazardDetection
Info (12021): Found 1 design units, including 1 entities, in source file forwarding.v
    Info (12023): Found entity 1: Forwarding
Info (12021): Found 1 design units, including 1 entities, in source file ex_mem.v
    Info (12023): Found entity 1: EX_MEM
Info (12021): Found 1 design units, including 1 entities, in source file extendimm.v
    Info (12023): Found entity 1: ExtendImm
Info (12021): Found 1 design units, including 1 entities, in source file datamem.v
    Info (12023): Found entity 1: DataMem
Info (12021): Found 1 design units, including 1 entities, in source file controller.v
    Info (12023): Found entity 1: Controller
Info (12021): Found 1 design units, including 1 entities, in source file conditioncheck.v
    Info (12023): Found entity 1: ConditionCheck
Info (12021): Found 1 design units, including 1 entities, in source file barrelshifter.v
    Info (12023): Found entity 1: BarrelShifter
Info (12021): Found 3 design units, including 3 entities, in source file alu.v
    Info (12023): Found entity 1: ALU
    Info (12023): Found entity 2: calculate_zero
    Info (12023): Found entity 3: ALU_controller
Info (12021): Found 1 design units, including 1 entities, in source file adder.v
    Info (12023): Found entity 1: adder
Info (12127): Elaborating entity "PipelineMIPS" for the top level hierarchy
Info (12128): Elaborating entity "IF_ID" for hierarchy "IF_ID:mod_if_id"
Info (12128): Elaborating entity "ID_EX" for hierarchy "ID_EX:mod_id_ex"
Info (12128): Elaborating entity "EX_MEM" for hierarchy "EX_MEM:mod_ex_mem"
Info (12128): Elaborating entity "MEM_WB" for hierarchy "MEM_WB:mod_mem_wb"
Info (12128): Elaborating entity "PCRegister" for hierarchy "PCRegister:modpc"
Info (12128): Elaborating entity "InstructionMemery" for hierarchy "InstructionMemery:modic"
Info (12128): Elaborating entity "Controller" for hierarchy "Controller:mod_ctrl"
Info (12128): Elaborating entity "RegisterFile" for hierarchy "RegisterFile:mod_reg"
Info (12128): Elaborating entity "HazardDetection" for hierarchy "HazardDetection:mod_hd"
Info (12128): Elaborating entity "ExtendImm" for hierarchy "ExtendImm:mod_ei"
Info (12128): Elaborating entity "Forwarding" for hierarchy "Forwarding:mod_fw"
Info (12128): Elaborating entity "BarrelShifter" for hierarchy "BarrelShifter:mod_bs"
Info (12128): Elaborating entity "ALU" for hierarchy "ALU:mod_alu"
Info (12128): Elaborating entity "ALU_controller" for hierarchy "ALU:mod_alu|ALU_controller:ac"
Info (12128): Elaborating entity "adder" for hierarchy "ALU:mod_alu|adder:adr"
Info (12128): Elaborating entity "lpm_add_sub" for hierarchy "ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component"
Info (12130): Elaborated megafunction instantiation "ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component"
Info (12133): Instantiated megafunction "ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "ADD"
    Info (12134): Parameter "lpm_hint" = "ONE_INPUT_IS_CONSTANT=NO,CIN_USED=YES"
    Info (12134): Parameter "lpm_representation" = "SIGNED"
    Info (12134): Parameter "lpm_type" = "LPM_ADD_SUB"
    Info (12134): Parameter "lpm_width" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_h9j.tdf
    Info (12023): Found entity 1: add_sub_h9j
Info (12128): Elaborating entity "add_sub_h9j" for hierarchy "ALU:mod_alu|adder:adr|lpm_add_sub:LPM_ADD_SUB_component|add_sub_h9j:auto_generated"
Info (12128): Elaborating entity "calculate_zero" for hierarchy "ALU:mod_alu|calculate_zero:cz"
Info (12128): Elaborating entity "ConditionCheck" for hierarchy "ConditionCheck:mod_cc"
Info (12128): Elaborating entity "WriteBackController" for hierarchy "WriteBackController:mod_wbc"
Info (12128): Elaborating entity "DataMem" for hierarchy "DataMem:mod_dm"
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "ID_EX_Stall" is stuck at GND
    Warning (13410): Pin "EX_MEM_Stall" is stuck at GND
    Warning (13410): Pin "MEM_WB_Stall" is stuck at GND
    Warning (13410): Pin "MEM_WB_Flush" is stuck at GND
    Warning (13410): Pin "PC[0]" is stuck at GND
    Warning (13410): Pin "PC[1]" is stuck at GND
    Warning (13410): Pin "MEM_Branch_addr[0]" is stuck at GND
    Warning (13410): Pin "MEM_Branch_addr[1]" is stuck at GND
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file F:/PipelineMIPS_2.0_final/output_files/PipelineMIPS.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 15076 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 1 input pins
    Info (21059): Implemented 446 output pins
    Info (21061): Implemented 14629 logic cells
Info: Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 407 megabytes
    Info: Processing ended: Sun Jun 22 11:04:07 2014
    Info: Elapsed time: 00:03:44
    Info: Total CPU time (on all processors): 00:03:26


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in F:/PipelineMIPS_2.0_final/output_files/PipelineMIPS.map.smsg.


