Fitter report for IOP_Analog_Proto
Wed Jan 16 17:23:34 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+---------------------------+------------------------------------------+
; Fitter Status             ; Successful - Wed Jan 16 17:23:34 2013    ;
; Quartus II 32-bit Version ; 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name             ; IOP_Analog_Proto                         ;
; Top-level Entity Name     ; IOP_Analog_Proto                         ;
; Family                    ; MAX II                                   ;
; Device                    ; EPM2210F256I5                            ;
; Timing Models             ; Final                                    ;
; Total logic elements      ; 1,780 / 2,210 ( 81 % )                   ;
; Total pins                ; 122 / 204 ( 60 % )                       ;
; Total virtual pins        ; 0                                        ;
; UFM blocks                ; 0 / 1 ( 0 % )                            ;
+---------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM2210F256I5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 100                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; EXTRA01    ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; EXTRA02    ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; EXTRA03    ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; EXTRA04    ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; EXTRA05    ; PIN_A2        ; QSF Assignment ;
; Location ;                ;              ; EXTRA06    ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; EXTRA09    ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; EXTRA10    ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; EXTRA11    ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; EXTRA12    ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; EXTRA13    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; EXTRA14    ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; EXTRA15    ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; EXTRA16    ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; EXTRA17    ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; EXTRA18    ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; EXTRA19    ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; EXTRA20    ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; EXTRA21    ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; EXTRA_CLK1 ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; EXTRA_CLK2 ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; IOP_SPARE1 ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; IOP_SPARE2 ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; IOP_SPARE3 ; PIN_B7        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/CCC/ADC_softwaretest/Release2/IOP_Analog_Proto_RevA/IOP_Analog_Proto.pin.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Total logic elements                        ; 1,780 / 2,210 ( 81 % )                                                       ;
;     -- Combinational with no register       ; 621                                                                          ;
;     -- Register only                        ; 403                                                                          ;
;     -- Combinational with a register        ; 756                                                                          ;
;                                             ;                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 1129                                                                         ;
;     -- 3 input functions                    ; 142                                                                          ;
;     -- 2 input functions                    ; 94                                                                           ;
;     -- 1 input functions                    ; 11                                                                           ;
;     -- 0 input functions                    ; 1                                                                            ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 1738                                                                         ;
;     -- arithmetic mode                      ; 42                                                                           ;
;     -- qfbk mode                            ; 556                                                                          ;
;     -- register cascade mode                ; 0                                                                            ;
;     -- synchronous clear/load mode          ; 810                                                                          ;
;     -- asynchronous clear/load mode         ; 303                                                                          ;
;                                             ;                                                                              ;
; Total registers                             ; 1,159 / 2,210 ( 52 % )                                                       ;
; Total LABs                                  ; 209 / 221 ( 95 % )                                                           ;
; Logic elements in carry chains              ; 50                                                                           ;
; User inserted logic elements                ; 0                                                                            ;
; Virtual pins                                ; 0                                                                            ;
; I/O pins                                    ; 122 / 204 ( 60 % )                                                           ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                                                               ;
;                                             ;                                                                              ;
; Global signals                              ; 4                                                                            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                                                                ;
; Global clocks                               ; 4 / 4 ( 100 % )                                                              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                ;
; Average interconnect usage (total/H/V)      ; 43% / 45% / 42%                                                              ;
; Peak interconnect usage (total/H/V)         ; 57% / 57% / 57%                                                              ;
; Maximum fan-out node                        ; AICLK                                                                        ;
; Maximum fan-out                             ; 789                                                                          ;
; Highest non-global fan-out signal           ; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|valid_wreq ;
; Highest non-global fan-out                  ; 517                                                                          ;
; Total fan-out                               ; 8021                                                                         ;
; Average fan-out                             ; 4.22                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                             ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; ADC_BUSY        ; H3    ; 1        ; 0            ; 9            ; 5           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[0]        ; M3    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[10]       ; J3    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[11]       ; J2    ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[12]       ; J1    ; 1        ; 0            ; 9            ; 6           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[13]       ; G1    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[14]       ; H2    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[15]       ; F2    ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[1]        ; M2    ; 1        ; 0            ; 6            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[2]        ; M1    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[3]        ; L4    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[4]        ; L3    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[5]        ; L2    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[6]        ; L1    ; 1        ; 0            ; 7            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[7]        ; K3    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[8]        ; K2    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ADC_D[9]        ; K1    ; 1        ; 0            ; 8            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AICLK           ; H5    ; 1        ; 0            ; 8            ; 0           ; 789                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ANB             ; T2    ; 4        ; 2            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; FTC_BD1         ; P2    ; 1        ; 0            ; 4            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; FTC_BD2         ; R1    ; 4        ; 1            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; FTC_BD3         ; P4    ; 4        ; 1            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; FTC_BD4         ; R3    ; 4        ; 2            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; IN_CONTROL      ; N14   ; 3        ; 21           ; 3            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; PEER_CONTROL_FB ; F13   ; 3        ; 21           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; PEER_READY_FB   ; L13   ; 3        ; 21           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[0]       ; E16   ; 3        ; 21           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[10]      ; F16   ; 3        ; 21           ; 9            ; 4           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[11]      ; E15   ; 3        ; 21           ; 10           ; 3           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[12]      ; B11   ; 2        ; 14           ; 14           ; 2           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[13]      ; A12   ; 2        ; 14           ; 14           ; 0           ; 29                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[14]      ; B12   ; 2        ; 15           ; 14           ; 1           ; 85                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[1]       ; D15   ; 3        ; 21           ; 11           ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[2]       ; D16   ; 3        ; 21           ; 10           ; 1           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[3]       ; C15   ; 3        ; 21           ; 12           ; 0           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[4]       ; J16   ; 3        ; 21           ; 7            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[5]       ; H15   ; 3        ; 21           ; 8            ; 5           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[6]       ; H16   ; 3        ; 21           ; 7            ; 1           ; 44                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[7]       ; G15   ; 3        ; 21           ; 8            ; 1           ; 42                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[8]       ; G16   ; 3        ; 21           ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_ADDR[9]       ; F15   ; 3        ; 21           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_CSn           ; C14   ; 3        ; 21           ; 13           ; 3           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_OEn           ; A13   ; 2        ; 16           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_RD_Wn         ; B13   ; 2        ; 16           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_WE0           ; A15   ; 2        ; 20           ; 14           ; 2           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; P_WE1           ; B16   ; 2        ; 20           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RB_DL_A         ; P14   ; 3        ; 21           ; 1            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RB_DL_B         ; P10   ; 4        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RB_DL_C         ; P8    ; 4        ; 8            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RB_DL_D         ; R5    ; 4        ; 6            ; 3            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; READY_FBn       ; P12   ; 4        ; 17           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; RST_INn         ; D4    ; 2        ; 1            ; 14           ; 2           ; 271                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_ADC_A       ; R10   ; 4        ; 12           ; 3            ; 2           ; 78                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_ADC_B       ; B14   ; 2        ; 17           ; 14           ; 2           ; 78                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_ADC_C       ; C13   ; 2        ; 20           ; 14           ; 1           ; 78                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_ADC_D       ; D12   ; 2        ; 17           ; 14           ; 3           ; 78                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_DAC1        ; A9    ; 2        ; 11           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_DAC2        ; P13   ; 4        ; 20           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_DAC3        ; R8    ; 4        ; 9            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDO_DAC4        ; P6    ; 4        ; 5            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; ADC_CONVSTn ; G2    ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ADC_CSn     ; F1    ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ADC_PD      ; F3    ; 1        ; 0            ; 11           ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ADC_RDn     ; H1    ; 1        ; 0            ; 9            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; ADC_RESET   ; G3    ; 1        ; 0            ; 10           ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CLEAR1      ; R12   ; 4        ; 15           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CLEAR2      ; R9    ; 4        ; 10           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CLEAR3      ; E1    ; 1        ; 0            ; 11           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CLEAR4      ; P7    ; 4        ; 6            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CNV1        ; T10   ; 4        ; 11           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CNV2        ; N12   ; 4        ; 17           ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CNV3        ; R7    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CNV4        ; R4    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; H5          ; C8    ; 2        ; 9            ; 14           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; HA1         ; A6    ; 2        ; 8            ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HA2         ; A7    ; 2        ; 9            ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HA3         ; A8    ; 2        ; 10           ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HA4         ; A5    ; 2        ; 7            ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HB1         ; C7    ; 2        ; 7            ; 14           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HB2         ; K14   ; 3        ; 21           ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HB3         ; M14   ; 3        ; 21           ; 3            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; HB4         ; C5    ; 2        ; 4            ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LATCH1      ; T12   ; 4        ; 15           ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LATCH2      ; T9    ; 4        ; 10           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LATCH3      ; P9    ; 4        ; 10           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LATCH4      ; P11   ; 4        ; 15           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MUX_A0      ; N3    ; 1        ; 0            ; 4            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MUX_A1      ; N2    ; 1        ; 0            ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MUX_A2      ; N1    ; 1        ; 0            ; 5            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MUX_A3      ; M4    ; 1        ; 0            ; 5            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MUX_A4      ; N5    ; 4        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; P_CLOCK     ; C4    ; 2        ; 4            ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; P_LE        ; F14   ; 3        ; 21           ; 10           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; P_OE        ; C10   ; 2        ; 14           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; P_SDI       ; D11   ; 2        ; 15           ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK_ADC     ; B5    ; 2        ; 6            ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK_DAC1    ; R11   ; 4        ; 14           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK_DAC2    ; T8    ; 4        ; 10           ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK_DAC3    ; T6    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SCK_DAC4    ; P5    ; 4        ; 2            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SDIN_DAC1   ; T11   ; 4        ; 12           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SDIN_DAC2   ; T7    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SDIN_DAC3   ; T5    ; 4        ; 6            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SDIN_DAC4   ; T4    ; 4        ; 5            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; IRQ        ; L14   ; 3        ; 21           ; 4            ; 3           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; P_DATA[0]  ; M15   ; 3        ; 21           ; 4            ; 2           ; 12                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[10] ; R14   ; 4        ; 17           ; 0            ; 2           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[11] ; T15   ; 4        ; 17           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[12] ; R16   ; 4        ; 20           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[13] ; P15   ; 3        ; 21           ; 1            ; 0           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[14] ; N15   ; 3        ; 21           ; 3            ; 3           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[15] ; N16   ; 3        ; 21           ; 3            ; 1           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[1]  ; M16   ; 3        ; 21           ; 4            ; 0           ; 11                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[2]  ; L15   ; 3        ; 21           ; 5            ; 4           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[3]  ; L16   ; 3        ; 21           ; 5            ; 2           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[4]  ; K15   ; 3        ; 21           ; 5            ; 0           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[5]  ; K16   ; 3        ; 21           ; 6            ; 3           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[6]  ; J15   ; 3        ; 21           ; 6            ; 1           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[7]  ; C6    ; 2        ; 5            ; 14           ; 2           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[8]  ; T13   ; 4        ; 16           ; 0            ; 2           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; P_DATA[9]  ; R13   ; 4        ; 16           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; P_DATA~32            ; -                   ;
; SDIN_ADC   ; R6    ; 4        ; 7            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 49 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 24 / 51 ( 47 % ) ; 3.3V          ; --           ;
; 3        ; 31 / 53 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 51 ( 75 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; A2       ; 272        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A4       ; 258        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; A5       ; 254        ; 2        ; HA4                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 250        ; 2        ; HA1                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 246        ; 2        ; HA2                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 243        ; 2        ; HA3                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 242        ; 2        ; SDO_DAC1                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 238        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; A11      ; 234        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; A12      ; 230        ; 2        ; P_ADDR[13]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 226        ; 2        ; P_OEn                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A15      ; 212        ; 2        ; P_WE0                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B1       ; 273        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B3       ; 264        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B4       ; 260        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B5       ; 256        ; 2        ; SCK_ADC                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 252        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B7       ; 248        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B8       ; 244        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B9       ; 240        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ; 236        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; B11      ; 232        ; 2        ; P_ADDR[12]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 228        ; 2        ; P_ADDR[14]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 224        ; 2        ; P_RD_Wn                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 222        ; 2        ; SDO_ADC_B                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B16      ; 210        ; 2        ; P_WE1                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 262        ; 2        ; P_CLOCK                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 263        ; 2        ; HB4                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 261        ; 2        ; P_DATA[7]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 255        ; 2        ; HB1                             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 249        ; 2        ; H5                              ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 237        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; C10      ; 231        ; 2        ; P_OE                            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 225        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; C12      ; 213        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; C13      ; 211        ; 2        ; SDO_ADC_C                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 206        ; 3        ; P_CSn                           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 203        ; 3        ; P_ADDR[3]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; D1       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 274        ; 2        ; RST_INn                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 265        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D6       ; 259        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 253        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D8       ; 247        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ; 239        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D10      ; 233        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; D11      ; 227        ; 2        ; P_SDI                           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 223        ; 2        ; SDO_ADC_D                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 209        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; D14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; D15      ; 193        ; 3        ; P_ADDR[1]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 191        ; 3        ; P_ADDR[2]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 19         ; 1        ; CLEAR3                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 257        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E7       ; 251        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E8       ; 245        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 241        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E10      ; 235        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E11      ; 229        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; E12      ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E13      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E14      ; 207        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; E15      ; 189        ; 3        ; P_ADDR[11]                      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 187        ; 3        ; P_ADDR[0]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 23         ; 1        ; ADC_CSn                         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 21         ; 1        ; ADC_D[15]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 18         ; 1        ; ADC_PD                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; F7       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; F8       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; F9       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; F11      ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; F13      ; 190        ; 3        ; PEER_CONTROL_FB                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 192        ; 3        ; P_LE                            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 185        ; 3        ; P_ADDR[9]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 183        ; 3        ; P_ADDR[10]                      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 27         ; 1        ; ADC_D[13]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; ADC_CONVSTn                     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 26         ; 1        ; ADC_RESET                       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; G12      ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; G13      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; G14      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; G15      ; 181        ; 3        ; P_ADDR[7]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 179        ; 3        ; P_ADDR[8]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 31         ; 1        ; ADC_RDn                         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 29         ; 1        ; ADC_D[14]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 1        ; ADC_BUSY                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 34         ; 1        ; AICLK                           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; H11      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; H13      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 177        ; 3        ; P_ADDR[5]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 175        ; 3        ; P_ADDR[6]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 33         ; 1        ; ADC_D[12]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 37         ; 1        ; ADC_D[11]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 42         ; 1        ; ADC_D[10]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; J6       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 169        ; 3        ; P_DATA[6]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 171        ; 3        ; P_ADDR[4]                       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 39         ; 1        ; ADC_D[9]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 1        ; ADC_D[8]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 50         ; 1        ; ADC_D[7]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K12      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; K14      ; 164        ; 3        ; HB2                             ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K15      ; 165        ; 3        ; P_DATA[4]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 167        ; 3        ; P_DATA[5]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 45         ; 1        ; ADC_D[6]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 49         ; 1        ; ADC_D[5]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 56         ; 1        ; ADC_D[4]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 54         ; 1        ; ADC_D[3]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 67         ; 1        ; #TDI                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; L8       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L11      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; L12      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 158        ; 3        ; PEER_READY_FB                   ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 156        ; 3        ; IRQ                             ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 161        ; 3        ; P_DATA[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 163        ; 3        ; P_DATA[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 51         ; 1        ; ADC_D[2]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 53         ; 1        ; ADC_D[1]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 62         ; 1        ; ADC_D[0]                        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 60         ; 1        ; MUX_A3                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 69         ; 1        ; #TDO                            ; output ;              ;           ; --         ;                 ; --       ; --           ;
; M6       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M7       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M11      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; M13      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; M14      ; 150        ; 3        ; HB3                             ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 157        ; 3        ; P_DATA[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 159        ; 3        ; P_DATA[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 59         ; 1        ; MUX_A2                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 61         ; 1        ; MUX_A1                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 64         ; 1        ; MUX_A0                          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 66         ; 1        ; #TMS                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; N5       ; 78         ; 4        ; MUX_A4                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N7       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N8       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N9       ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N10      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N11      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; N12      ; 124        ; 4        ; CNV2                            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 149        ; 3        ; IN_CONTROL                      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 151        ; 3        ; P_DATA[14]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 153        ; 3        ; P_DATA[15]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; P2       ; 70         ; 1        ; FTC_BD1                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 68         ; 1        ; #TCK                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; P4       ; 74         ; 4        ; FTC_BD3                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 76         ; 4        ; SCK_DAC4                        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 86         ; 4        ; SDO_DAC4                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P7       ; 92         ; 4        ; CLEAR4                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P8       ; 98         ; 4        ; RB_DL_C                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 106        ; 4        ; LATCH3                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 114        ; 4        ; RB_DL_B                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 120        ; 4        ; LATCH4                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 126        ; 4        ; READY_FBn                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 137        ; 4        ; SDO_DAC2                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 140        ; 3        ; RB_DL_A                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 143        ; 3        ; P_DATA[13]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; R1       ; 73         ; 4        ; FTC_BD2                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; R3       ; 77         ; 4        ; FTC_BD4                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 85         ; 4        ; CNV4                            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 89         ; 4        ; RB_DL_D                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 93         ; 4        ; SDIN_ADC                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 97         ; 4        ; CNV3                            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 101        ; 4        ; SDO_DAC3                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 105        ; 4        ; CLEAR2                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 111        ; 4        ; SDO_ADC_A                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 115        ; 4        ; SCK_DAC1                        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 119        ; 4        ; CLEAR1                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 123        ; 4        ; P_DATA[9]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 125        ; 4        ; P_DATA[10]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; R16      ; 136        ; 4        ; P_DATA[12]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; T2       ; 75         ; 4        ; ANB                             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; T4       ; 87         ; 4        ; SDIN_DAC4                       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; SDIN_DAC3                       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; SCK_DAC3                        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 99         ; 4        ; SDIN_DAC2                       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 103        ; 4        ; SCK_DAC2                        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 104        ; 4        ; LATCH2                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 107        ; 4        ; CNV1                            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 113        ; 4        ; SDIN_DAC1                       ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 117        ; 4        ; LATCH1                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 121        ; 4        ; P_DATA[8]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; T15      ; 127        ; 4        ; P_DATA[11]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |IOP_Analog_Proto                           ; 1780 (1152) ; 1159         ; 0          ; 122  ; 0            ; 621 (529)    ; 403 (147)         ; 756 (476)        ; 50 (45)         ; 552 (296)  ; |IOP_Analog_Proto                                                                                                                        ; work         ;
;    |AI_FIFO_S:AI_FIFO_S_inst|               ; 628 (0)     ; 536          ; 0          ; 0    ; 0            ; 92 (0)       ; 256 (0)           ; 280 (0)          ; 5 (0)           ; 256 (0)    ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst                                                                                               ; work         ;
;       |scfifo:scfifo_component|             ; 628 (0)     ; 536          ; 0          ; 0    ; 0            ; 92 (0)       ; 256 (0)           ; 280 (0)          ; 5 (0)           ; 256 (0)    ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component                                                                       ; work         ;
;          |a_fffifo:subfifo|                 ; 628 (2)     ; 536          ; 0          ; 0    ; 0            ; 92 (2)       ; 256 (0)           ; 280 (0)          ; 5 (0)           ; 256 (0)    ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo                                                      ; work         ;
;             |a_fefifo:fifo_state|           ; 12 (12)     ; 3            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; work         ;
;             |lpm_counter:rd_ptr|            ; 6 (0)       ; 5            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; work         ;
;                |cntr_bpe:auto_generated|    ; 6 (6)       ; 5            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated           ; work         ;
;             |lpm_ff:last_data_node[0]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; work         ;
;             |lpm_ff:last_data_node[10]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]                            ; work         ;
;             |lpm_ff:last_data_node[11]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]                            ; work         ;
;             |lpm_ff:last_data_node[12]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]                            ; work         ;
;             |lpm_ff:last_data_node[13]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]                            ; work         ;
;             |lpm_ff:last_data_node[14]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]                            ; work         ;
;             |lpm_ff:last_data_node[15]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]                            ; work         ;
;             |lpm_ff:last_data_node[16]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]                            ; work         ;
;             |lpm_ff:last_data_node[17]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]                            ; work         ;
;             |lpm_ff:last_data_node[18]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]                            ; work         ;
;             |lpm_ff:last_data_node[19]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]                            ; work         ;
;             |lpm_ff:last_data_node[1]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; work         ;
;             |lpm_ff:last_data_node[20]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]                            ; work         ;
;             |lpm_ff:last_data_node[21]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]                            ; work         ;
;             |lpm_ff:last_data_node[22]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]                            ; work         ;
;             |lpm_ff:last_data_node[23]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]                            ; work         ;
;             |lpm_ff:last_data_node[24]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]                            ; work         ;
;             |lpm_ff:last_data_node[25]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]                            ; work         ;
;             |lpm_ff:last_data_node[26]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]                            ; work         ;
;             |lpm_ff:last_data_node[27]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]                            ; work         ;
;             |lpm_ff:last_data_node[28]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]                            ; work         ;
;             |lpm_ff:last_data_node[29]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]                            ; work         ;
;             |lpm_ff:last_data_node[2]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]                             ; work         ;
;             |lpm_ff:last_data_node[30]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]                            ; work         ;
;             |lpm_ff:last_data_node[31]|     ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]                            ; work         ;
;             |lpm_ff:last_data_node[3]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]                             ; work         ;
;             |lpm_ff:last_data_node[4]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]                             ; work         ;
;             |lpm_ff:last_data_node[5]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]                             ; work         ;
;             |lpm_ff:last_data_node[6]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]                             ; work         ;
;             |lpm_ff:last_data_node[7]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]                             ; work         ;
;             |lpm_ff:last_data_node[8]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]                             ; work         ;
;             |lpm_ff:last_data_node[9]|      ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]                             ; work         ;
;             |lpm_ff:output_buffer|          ; 16 (16)     ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; work         ;
;             |lpm_mux:last_row_data_out_mux| ; 80 (0)      ; 0            ; 0          ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 256 (0)    ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; work         ;
;                |mux_rcc:auto_generated|     ; 80 (80)     ; 0            ; 0          ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 256 (256)  ; |IOP_Analog_Proto|AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated ; work         ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------+
; Delay Chain Summary                        ;
+-----------------+----------+---------------+
; Name            ; Pin Type ; Pad to Core 0 ;
+-----------------+----------+---------------+
; ADC_D[0]        ; Input    ; (0)           ;
; SDO_DAC1        ; Input    ; (0)           ;
; SDO_DAC2        ; Input    ; (0)           ;
; SDO_DAC3        ; Input    ; (0)           ;
; SDO_DAC4        ; Input    ; (0)           ;
; P_WE1           ; Input    ; (0)           ;
; AICLK           ; Input    ; (0)           ;
; RST_INn         ; Input    ; (1)           ;
; P_ADDR[6]       ; Input    ; (1)           ;
; P_ADDR[3]       ; Input    ; (1)           ;
; P_ADDR[2]       ; Input    ; (1)           ;
; P_ADDR[11]      ; Input    ; (1)           ;
; P_ADDR[0]       ; Input    ; (1)           ;
; P_ADDR[1]       ; Input    ; (1)           ;
; P_ADDR[4]       ; Input    ; (1)           ;
; P_ADDR[8]       ; Input    ; (1)           ;
; P_ADDR[9]       ; Input    ; (1)           ;
; P_ADDR[10]      ; Input    ; (1)           ;
; P_ADDR[5]       ; Input    ; (1)           ;
; P_ADDR[12]      ; Input    ; (1)           ;
; P_ADDR[13]      ; Input    ; (1)           ;
; P_ADDR[7]       ; Input    ; (1)           ;
; P_ADDR[14]      ; Input    ; (1)           ;
; P_CSn           ; Input    ; (1)           ;
; P_RD_Wn         ; Input    ; (1)           ;
; P_WE0           ; Input    ; (1)           ;
; ADC_BUSY        ; Input    ; (1)           ;
; P_OEn           ; Input    ; (1)           ;
; FTC_BD4         ; Input    ; (1)           ;
; FTC_BD3         ; Input    ; (1)           ;
; FTC_BD2         ; Input    ; (1)           ;
; FTC_BD1         ; Input    ; (1)           ;
; PEER_READY_FB   ; Input    ; (1)           ;
; RB_DL_D         ; Input    ; (1)           ;
; READY_FBn       ; Input    ; (1)           ;
; RB_DL_C         ; Input    ; (1)           ;
; PEER_CONTROL_FB ; Input    ; (1)           ;
; RB_DL_B         ; Input    ; (1)           ;
; IN_CONTROL      ; Input    ; (1)           ;
; RB_DL_A         ; Input    ; (1)           ;
; ANB             ; Input    ; (1)           ;
; SDO_ADC_C       ; Input    ; (1)           ;
; SDO_ADC_B       ; Input    ; (1)           ;
; SDO_ADC_D       ; Input    ; (1)           ;
; SDO_ADC_A       ; Input    ; (1)           ;
; ADC_D[15]       ; Input    ; (1)           ;
; ADC_D[14]       ; Input    ; (1)           ;
; ADC_D[13]       ; Input    ; (1)           ;
; ADC_D[12]       ; Input    ; (1)           ;
; ADC_D[11]       ; Input    ; (1)           ;
; ADC_D[10]       ; Input    ; (1)           ;
; ADC_D[9]        ; Input    ; (1)           ;
; ADC_D[8]        ; Input    ; (1)           ;
; ADC_D[7]        ; Input    ; (1)           ;
; ADC_D[6]        ; Input    ; (1)           ;
; ADC_D[5]        ; Input    ; (1)           ;
; ADC_D[4]        ; Input    ; (1)           ;
; ADC_D[3]        ; Input    ; (1)           ;
; ADC_D[2]        ; Input    ; (1)           ;
; ADC_D[1]        ; Input    ; (1)           ;
; HA1             ; Output   ; --            ;
; HA2             ; Output   ; --            ;
; HA3             ; Output   ; --            ;
; HA4             ; Output   ; --            ;
; HB1             ; Output   ; --            ;
; HB2             ; Output   ; --            ;
; HB3             ; Output   ; --            ;
; HB4             ; Output   ; --            ;
; H5              ; Output   ; --            ;
; ADC_RESET       ; Output   ; --            ;
; ADC_PD          ; Output   ; --            ;
; ADC_CONVSTn     ; Output   ; --            ;
; ADC_RDn         ; Output   ; --            ;
; ADC_CSn         ; Output   ; --            ;
; SDIN_DAC1       ; Output   ; --            ;
; SCK_DAC1        ; Output   ; --            ;
; CLEAR1          ; Output   ; --            ;
; LATCH1          ; Output   ; --            ;
; SDIN_DAC2       ; Output   ; --            ;
; SCK_DAC2        ; Output   ; --            ;
; CLEAR2          ; Output   ; --            ;
; LATCH2          ; Output   ; --            ;
; SCK_DAC3        ; Output   ; --            ;
; SDIN_DAC3       ; Output   ; --            ;
; SDIN_DAC4       ; Output   ; --            ;
; CLEAR3          ; Output   ; --            ;
; LATCH4          ; Output   ; --            ;
; LATCH3          ; Output   ; --            ;
; CLEAR4          ; Output   ; --            ;
; SCK_DAC4        ; Output   ; --            ;
; P_SDI           ; Output   ; --            ;
; P_CLOCK         ; Output   ; --            ;
; P_LE            ; Output   ; --            ;
; P_OE            ; Output   ; --            ;
; MUX_A3          ; Output   ; --            ;
; MUX_A2          ; Output   ; --            ;
; MUX_A1          ; Output   ; --            ;
; MUX_A0          ; Output   ; --            ;
; MUX_A4          ; Output   ; --            ;
; CNV2            ; Output   ; --            ;
; CNV1            ; Output   ; --            ;
; CNV3            ; Output   ; --            ;
; CNV4            ; Output   ; --            ;
; SCK_ADC         ; Output   ; --            ;
; P_DATA[15]      ; Bidir    ; (1)           ;
; P_DATA[14]      ; Bidir    ; (1)           ;
; P_DATA[13]      ; Bidir    ; (1)           ;
; P_DATA[12]      ; Bidir    ; (1)           ;
; P_DATA[11]      ; Bidir    ; (1)           ;
; P_DATA[10]      ; Bidir    ; (1)           ;
; P_DATA[9]       ; Bidir    ; (1)           ;
; P_DATA[8]       ; Bidir    ; (1)           ;
; P_DATA[7]       ; Bidir    ; (1)           ;
; P_DATA[6]       ; Bidir    ; (1)           ;
; P_DATA[5]       ; Bidir    ; (1)           ;
; P_DATA[4]       ; Bidir    ; (1)           ;
; P_DATA[3]       ; Bidir    ; (1)           ;
; P_DATA[2]       ; Bidir    ; (1)           ;
; P_DATA[1]       ; Bidir    ; (1)           ;
; P_DATA[0]       ; Bidir    ; (1)           ;
; IRQ             ; Bidir    ; (0)           ;
; SDIN_ADC        ; Bidir    ; (0)           ;
+-----------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; Name                                                                                                             ; Location      ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; AICLK                                                                                                            ; PIN_H5        ; 789     ; Clock                       ; yes    ; Global Clock         ; GCLK0            ;
; AICommandStart                                                                                                   ; LC_X14_Y4_N9  ; 11      ; Clock enable                ; no     ; --                   ; --               ;
; AIFifoAdvance                                                                                                    ; LC_X9_Y8_N3   ; 3       ; Async. clear                ; no     ; --                   ; --               ;
; AIFormattedData[0]~0                                                                                             ; LC_X5_Y8_N2   ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AIHartMuxReg[15]~0                                                                                               ; LC_X15_Y2_N7  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AI_FIFO_ASyncClear                                                                                               ; LC_X10_Y6_N2  ; 11      ; Sync. clear                 ; no     ; --                   ; --               ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|_~4 ; LC_X7_Y8_N3   ; 5       ; Clock enable                ; no     ; --                   ; --               ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|valid_rreq                                     ; LC_X8_Y10_N2  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|valid_wreq                                     ; LC_X5_Y8_N0   ; 517     ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[0]~0                                                                                         ; LC_X14_Y8_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[10]~10                                                                                       ; LC_X16_Y13_N5 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[11]~11                                                                                       ; LC_X11_Y6_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[12]~12                                                                                       ; LC_X15_Y5_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[13]~13                                                                                       ; LC_X12_Y8_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[14]~14                                                                                       ; LC_X16_Y4_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[15]~15                                                                                       ; LC_X15_Y10_N7 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[1]~1                                                                                         ; LC_X17_Y13_N5 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[2]~2                                                                                         ; LC_X16_Y9_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[3]~3                                                                                         ; LC_X14_Y13_N1 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[4]~4                                                                                         ; LC_X12_Y9_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[5]~5                                                                                         ; LC_X14_Y11_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[6]~6                                                                                         ; LC_X11_Y6_N7  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[7]~7                                                                                         ; LC_X17_Y7_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[8]~8                                                                                         ; LC_X18_Y13_N5 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh13V3HealthRBReg[9]~9                                                                                         ; LC_X16_Y10_N2 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[0]~0                                                                                              ; LC_X12_Y7_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[10]~10                                                                                            ; LC_X11_Y12_N7 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[11]~11                                                                                            ; LC_X14_Y6_N8  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[12]~12                                                                                            ; LC_X16_Y7_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[13]~13                                                                                            ; LC_X15_Y8_N7  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[14]~14                                                                                            ; LC_X16_Y4_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[15]~15                                                                                            ; LC_X19_Y8_N7  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[1]~1                                                                                              ; LC_X15_Y8_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[2]~2                                                                                              ; LC_X18_Y8_N8  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[3]~3                                                                                              ; LC_X20_Y7_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[4]~4                                                                                              ; LC_X14_Y10_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[5]~5                                                                                              ; LC_X20_Y9_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[6]~6                                                                                              ; LC_X12_Y8_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[7]~7                                                                                              ; LC_X12_Y7_N8  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[8]~8                                                                                              ; LC_X19_Y12_N9 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighRBReg[9]~9                                                                                              ; LC_X17_Y8_N1  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1HighReg[15]~0                                                                                               ; LC_X15_Y2_N0  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[0]~32                                                                                              ; LC_X12_Y7_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[10]~42                                                                                             ; LC_X11_Y12_N0 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[11]~43                                                                                             ; LC_X14_Y5_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[12]~44                                                                                             ; LC_X16_Y7_N9  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[13]~45                                                                                             ; LC_X15_Y8_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[14]~46                                                                                             ; LC_X16_Y4_N3  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[15]~47                                                                                             ; LC_X19_Y8_N1  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[1]~33                                                                                              ; LC_X17_Y11_N3 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[2]~34                                                                                              ; LC_X17_Y12_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[3]~35                                                                                              ; LC_X18_Y11_N6 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[4]~36                                                                                              ; LC_X14_Y10_N9 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[5]~37                                                                                              ; LC_X20_Y9_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[6]~38                                                                                              ; LC_X12_Y8_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[7]~39                                                                                              ; LC_X14_Y7_N9  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[8]~40                                                                                              ; LC_X18_Y12_N6 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowRBReg[9]~41                                                                                              ; LC_X17_Y8_N2  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1LowReg[15]~0                                                                                                ; LC_X20_Y3_N6  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[0]~0                                                                                             ; LC_X11_Y9_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[10]~10                                                                                           ; LC_X11_Y11_N6 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[11]~11                                                                                           ; LC_X14_Y5_N2  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[12]~12                                                                                           ; LC_X15_Y5_N2  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[13]~13                                                                                           ; LC_X12_Y10_N8 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[14]~14                                                                                           ; LC_X16_Y4_N4  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[15]~15                                                                                           ; LC_X15_Y10_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[1]~1                                                                                             ; LC_X16_Y8_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[2]~2                                                                                             ; LC_X17_Y12_N5 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[3]~3                                                                                             ; LC_X14_Y11_N6 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[4]~4                                                                                             ; LC_X12_Y9_N6  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[5]~5                                                                                             ; LC_X14_Y11_N3 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[6]~6                                                                                             ; LC_X12_Y8_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[7]~7                                                                                             ; LC_X14_Y7_N3  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[8]~8                                                                                             ; LC_X18_Y12_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh1PowerRBReg[9]~9                                                                                             ; LC_X15_Y8_N0  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; AOCh2HighReg[15]~0                                                                                               ; LC_X20_Y3_N7  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh2LowReg[15]~2                                                                                                ; LC_X18_Y5_N0  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh3HighReg[15]~2                                                                                               ; LC_X18_Y7_N2  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh3LowReg[15]~0                                                                                                ; LC_X20_Y3_N0  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh4HighReg[15]~0                                                                                               ; LC_X20_Y3_N2  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AOCh4LowReg[15]~0                                                                                                ; LC_X18_Y7_N6  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; AORBCommandReg[5]~0                                                                                              ; LC_X12_Y4_N8  ; 2       ; Clock enable                ; no     ; --                   ; --               ;
; AORBInputEnable                                                                                                  ; LC_X15_Y8_N8  ; 69      ; Clock enable                ; no     ; --                   ; --               ;
; AORBMachineState[2]~0                                                                                            ; LC_X13_Y4_N0  ; 4       ; Async. clear                ; no     ; --                   ; --               ;
; CNV2~0                                                                                                           ; LC_X14_Y4_N8  ; 11      ; Async. clear, Async. load   ; no     ; --                   ; --               ;
; Config_DatainEnb                                                                                                 ; LC_X14_Y12_N0 ; 10      ; Clock enable                ; no     ; --                   ; --               ;
; InputEnb                                                                                                         ; LC_X14_Y12_N1 ; 8       ; Async. clear, Async. load   ; no     ; --                   ; --               ;
; LEDFaultReg[15]~1                                                                                                ; LC_X9_Y9_N0   ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; LEDTransmitState[4]~0                                                                                            ; LC_X7_Y9_N2   ; 1       ; Async. clear                ; no     ; --                   ; --               ;
; LEDTrigger                                                                                                       ; LC_X7_Y9_N9   ; 6       ; Async. load                 ; no     ; --                   ; --               ;
; MUX_A3~1                                                                                                         ; LC_X7_Y4_N6   ; 5       ; Async. clear                ; no     ; --                   ; --               ;
; Mux125~1                                                                                                         ; LC_X4_Y5_N8   ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; Mux37~0                                                                                                          ; LC_X16_Y1_N5  ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; Mux51~4                                                                                                          ; LC_X13_Y5_N7  ; 7       ; Sync. clear                 ; no     ; --                   ; --               ;
; P_DATA~32                                                                                                        ; LC_X9_Y8_N5   ; 32      ; Clock enable, Output enable ; no     ; --                   ; --               ;
; RST_INn                                                                                                          ; PIN_D4        ; 271     ; Async. clear, Clock enable  ; yes    ; Global Clock         ; GCLK3            ;
; SDIN_DAC2~2                                                                                                      ; LC_X16_Y1_N0  ; 3       ; Clock enable                ; no     ; --                   ; --               ;
; SerialCLK                                                                                                        ; LC_X14_Y3_N5  ; 374     ; Clock                       ; yes    ; Global Clock         ; GCLK1            ;
; \UpdateAIFIFO:ADCMuxState[0]~0                                                                                   ; LC_X7_Y5_N5   ; 3       ; Clock enable                ; no     ; --                   ; --               ;
; \UpdateAIFIFO:ADCMuxState[0]~1                                                                                   ; LC_X14_Y4_N0  ; 24      ; Async. clear, Async. load   ; yes    ; Global Clock         ; GCLK2            ;
; \UpdateAIFIFO:ADCTimer[14]~0                                                                                     ; LC_X3_Y5_N3   ; 15      ; Clock enable                ; no     ; --                   ; --               ;
; \UpdateAODACs:DACBitIndex[0]~0                                                                                   ; LC_X16_Y2_N1  ; 6       ; Async. clear                ; no     ; --                   ; --               ;
; \UpdateAODACs:DACTransmitState[0]~0                                                                              ; LC_X16_Y2_N9  ; 3       ; Async. load                 ; no     ; --                   ; --               ;
; \UpdateShiftRegisters:LEDBitIndex[0]~2                                                                           ; LC_X8_Y9_N5   ; 7       ; Clock enable                ; no     ; --                   ; --               ;
; \UpdateShiftRegisters:LEDBitIndex[4]                                                                             ; LC_X8_Y9_N4   ; 10      ; Sync. clear                 ; no     ; --                   ; --               ;
+------------------------------------------------------------------------------------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------------------------------+--------------+---------+----------------------+------------------+
; Name                           ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------+--------------+---------+----------------------+------------------+
; AICLK                          ; PIN_H5       ; 789     ; Global Clock         ; GCLK0            ;
; RST_INn                        ; PIN_D4       ; 271     ; Global Clock         ; GCLK3            ;
; SerialCLK                      ; LC_X14_Y3_N5 ; 374     ; Global Clock         ; GCLK1            ;
; \UpdateAIFIFO:ADCMuxState[0]~1 ; LC_X14_Y4_N0 ; 24      ; Global Clock         ; GCLK2            ;
+--------------------------------+--------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|valid_wreq                                                               ; 517     ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|safe_q[1]                     ; 227     ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|safe_q[0]                     ; 195     ;
; P_ADDR[14]                                                                                                                                 ; 85      ;
; SDO_ADC_A                                                                                                                                  ; 78      ;
; SDO_ADC_D                                                                                                                                  ; 78      ;
; SDO_ADC_B                                                                                                                                  ; 78      ;
; SDO_ADC_C                                                                                                                                  ; 78      ;
; AORBChannel[0]                                                                                                                             ; 73      ;
; AORBChannel[1]                                                                                                                             ; 73      ;
; AORBInputEnable                                                                                                                            ; 69      ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|safe_q[2]                     ; 68      ;
; P_ADDR[6]                                                                                                                                  ; 44      ;
; P_ADDR[7]                                                                                                                                  ; 42      ;
; Equal15~0                                                                                                                                  ; 38      ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|safe_q[3]                     ; 36      ;
; Equal9~0                                                                                                                                   ; 34      ;
; P_DATA~32                                                                                                                                  ; 32      ;
; \UpdateAODACs:DACBitIndex[2]                                                                                                               ; 31      ;
; \UpdateAODACs:DACBitIndex[3]                                                                                                               ; 31      ;
; \UpdateAODACs:DACBitIndex[0]                                                                                                               ; 31      ;
; \UpdateAODACs:DACBitIndex[1]                                                                                                               ; 31      ;
; P_ADDR[13]                                                                                                                                 ; 29      ;
; P_ADDR[12]                                                                                                                                 ; 28      ;
; Equal17~2                                                                                                                                  ; 26      ;
; Equal22~0                                                                                                                                  ; 24      ;
; Equal2~6                                                                                                                                   ; 24      ;
; Equal0~4                                                                                                                                   ; 23      ;
; P_ADDR[5]                                                                                                                                  ; 21      ;
; \UpdateAIFIFO:ADCMachineState[2]                                                                                                           ; 21      ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|safe_q[4]                     ; 20      ;
; Equal18~2                                                                                                                                  ; 20      ;
; Equal2~7                                                                                                                                   ; 19      ;
; \UpdateAODACs:DACTransmitState[1]                                                                                                          ; 19      ;
; BitCount_config[0]                                                                                                                         ; 18      ;
; BitCount[0]                                                                                                                                ; 18      ;
; Equal7~0                                                                                                                                   ; 18      ;
; Equal6~6                                                                                                                                   ; 18      ;
; Equal5~0                                                                                                                                   ; 18      ;
; BitCount_config[1]                                                                                                                         ; 17      ;
; BitCount[3]                                                                                                                                ; 17      ;
; BitCount[2]                                                                                                                                ; 17      ;
; BitCount[1]                                                                                                                                ; 17      ;
; Equal14~1                                                                                                                                  ; 17      ;
; Equal19~1                                                                                                                                  ; 17      ;
; Equal16~0                                                                                                                                  ; 17      ;
; Equal15~2                                                                                                                                  ; 17      ;
; Equal20~0                                                                                                                                  ; 17      ;
; Equal24~0                                                                                                                                  ; 17      ;
; Equal23~0                                                                                                                                  ; 17      ;
; Equal30~1                                                                                                                                  ; 17      ;
; Equal27~0                                                                                                                                  ; 17      ;
; Equal28~1                                                                                                                                  ; 17      ;
; AOCh3HighReg[15]~2                                                                                                                         ; 16      ;
; AOCh2LowReg[15]~2                                                                                                                          ; 16      ;
; AIFormattedData[0]~0                                                                                                                       ; 16      ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|valid_rreq                                                               ; 16      ;
; BitCount_config[2]                                                                                                                         ; 16      ;
; LEDFaultReg[15]~1                                                                                                                          ; 16      ;
; AOCh4HighReg[15]~0                                                                                                                         ; 16      ;
; AOCh4LowReg[15]~0                                                                                                                          ; 16      ;
; AOCh3LowReg[15]~0                                                                                                                          ; 16      ;
; AOCh2HighReg[15]~0                                                                                                                         ; 16      ;
; AOCh1LowReg[15]~0                                                                                                                          ; 16      ;
; AOCh1HighReg[15]~0                                                                                                                         ; 16      ;
; AIHartMuxReg[15]~0                                                                                                                         ; 16      ;
; \UpdateAODACs:DACTransmitState[2]                                                                                                          ; 16      ;
; BitCount_config[3]                                                                                                                         ; 15      ;
; Equal33~0                                                                                                                                  ; 15      ;
; Equal32~1                                                                                                                                  ; 15      ;
; \UpdateAIFIFO:ADCTimer[14]~0                                                                                                               ; 15      ;
; Equal0~2                                                                                                                                   ; 15      ;
; \UpdateAIFIFO:ADCMachineState[0]                                                                                                           ; 15      ;
; ConfigData4RBReg[0]~0                                                                                                                      ; 14      ;
; ConfigData1RBReg[0]~0                                                                                                                      ; 14      ;
; ConfigData2RBReg[0]~0                                                                                                                      ; 14      ;
; ConfigData3RBReg[0]~0                                                                                                                      ; 14      ;
; Equal3~2                                                                                                                                   ; 14      ;
; Equal9~1                                                                                                                                   ; 14      ;
; Equal6~5                                                                                                                                   ; 14      ;
; \UpdateAIFIFO:ADCMachineState[1]                                                                                                           ; 14      ;
; Equal14~0                                                                                                                                  ; 13      ;
; Equal32~0                                                                                                                                  ; 13      ;
; Equal10~0                                                                                                                                  ; 13      ;
; P_DATA[0]~15                                                                                                                               ; 12      ;
; Equal6~9                                                                                                                                   ; 12      ;
; Equal31~0                                                                                                                                  ; 12      ;
; Equal19~0                                                                                                                                  ; 12      ;
; P_DATA[1]~14                                                                                                                               ; 11      ;
; P_ADDR[3]                                                                                                                                  ; 11      ;
; Equal17~3                                                                                                                                  ; 11      ;
; AI_FIFO_ASyncClear                                                                                                                         ; 11      ;
; Equal13~1                                                                                                                                  ; 11      ;
; \UpdateAODACs:DACTransmitState[0]                                                                                                          ; 11      ;
; \UpdateAIFIFO:ADCTimer[9]~0                                                                                                                ; 11      ;
; \UpdateAIFIFO:ADCTimer[10]~3                                                                                                               ; 11      ;
; CNV2~0                                                                                                                                     ; 11      ;
; AORBMachineState[2]                                                                                                                        ; 11      ;
; AICommandStart                                                                                                                             ; 11      ;
; \UpdateShiftRegisters:LEDBitIndex[4]                                                                                                       ; 11      ;
; \UpdateAODACs:DACBitIndex[4]                                                                                                               ; 11      ;
; P_DATA[2]~13                                                                                                                               ; 10      ;
; P_DATA[3]~12                                                                                                                               ; 10      ;
; P_DATA[4]~11                                                                                                                               ; 10      ;
; P_DATA[5]~10                                                                                                                               ; 10      ;
; P_DATA[6]~9                                                                                                                                ; 10      ;
; P_DATA[7]~8                                                                                                                                ; 10      ;
; P_DATA[8]~7                                                                                                                                ; 10      ;
; P_DATA[9]~6                                                                                                                                ; 10      ;
; P_DATA[10]~5                                                                                                                               ; 10      ;
; P_DATA[11]~4                                                                                                                               ; 10      ;
; P_DATA[12]~3                                                                                                                               ; 10      ;
; P_DATA[13]~2                                                                                                                               ; 10      ;
; P_DATA[14]~1                                                                                                                               ; 10      ;
; P_DATA[15]~0                                                                                                                               ; 10      ;
; Config_DatainEnb                                                                                                                           ; 10      ;
; Equal6~7                                                                                                                                   ; 10      ;
; LEDFaultReg[15]~0                                                                                                                          ; 10      ;
; AORBMachineState[0]                                                                                                                        ; 10      ;
; AORBMachineState[1]                                                                                                                        ; 10      ;
; InputEnb                                                                                                                                   ; 8       ;
; AORBBitIndex[5]                                                                                                                            ; 8       ;
; Equal13~0                                                                                                                                  ; 8       ;
; \UpdateAIFIFO:ADCMuxState[3]                                                                                                               ; 8       ;
; \UpdateAIFIFO:ADCMuxState[4]                                                                                                               ; 8       ;
; UpdateAIFIFO~6                                                                                                                             ; 8       ;
; ADC_BUSY                                                                                                                                   ; 7       ;
; Equal18~3                                                                                                                                  ; 7       ;
; Mux51~4                                                                                                                                    ; 7       ;
; AI_FIFO_Write                                                                                                                              ; 7       ;
; Equal15~1                                                                                                                                  ; 7       ;
; Add2~5                                                                                                                                     ; 7       ;
; UpdateAIFIFO~8                                                                                                                             ; 7       ;
; \UpdateShiftRegisters:LEDBitIndex[0]~2                                                                                                     ; 7       ;
; \UpdateShiftRegisters:LEDBitIndex[0]                                                                                                       ; 7       ;
; \UpdateShiftRegisters:LEDBitIndex[1]                                                                                                       ; 7       ;
; LessThan10~1                                                                                                                               ; 7       ;
; Equal21~2                                                                                                                                  ; 6       ;
; Equal25~2                                                                                                                                  ; 6       ;
; Equal34~2                                                                                                                                  ; 6       ;
; Equal2~8                                                                                                                                   ; 6       ;
; Equal22~1                                                                                                                                  ; 6       ;
; \UpdateAIFIFO:ADCMuxState[0]~2                                                                                                             ; 6       ;
; Add0~0                                                                                                                                     ; 6       ;
; \UpdateAODACs:DACBitIndex[0]~0                                                                                                             ; 6       ;
; Equal6~2                                                                                                                                   ; 6       ;
; LessThan14~0                                                                                                                               ; 6       ;
; UpdateAIFIFO~7                                                                                                                             ; 6       ;
; LEDTrigger                                                                                                                                 ; 6       ;
; LEDTransmitState[0]                                                                                                                        ; 6       ;
; UpdateAODACs~0                                                                                                                             ; 6       ;
; P_WE0                                                                                                                                      ; 5       ;
; P_CSn                                                                                                                                      ; 5       ;
; P_ADDR[11]                                                                                                                                 ; 5       ;
; P_ADDR[2]                                                                                                                                  ; 5       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_bpe:auto_generated|_~4                           ; 5       ;
; AI_FIFO_Read                                                                                                                               ; 5       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                          ; 5       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                           ; 5       ;
; Equal26~1                                                                                                                                  ; 5       ;
; Equal31~1                                                                                                                                  ; 5       ;
; LessThan6~0                                                                                                                                ; 5       ;
; AORBBitIndex[2]                                                                                                                            ; 5       ;
; AORBBitIndex[1]                                                                                                                            ; 5       ;
; AORBBitIndex[4]                                                                                                                            ; 5       ;
; Add0~10                                                                                                                                    ; 5       ;
; Add0~5                                                                                                                                     ; 5       ;
; Add8~72                                                                                                                                    ; 5       ;
; Add8~22                                                                                                                                    ; 5       ;
; Add8~0                                                                                                                                     ; 5       ;
; \MPCWriteRegister:WriteShot                                                                                                                ; 5       ;
; Equal6~3                                                                                                                                   ; 5       ;
; MUX_A3~1                                                                                                                                   ; 5       ;
; LEDTransmitState[1]                                                                                                                        ; 5       ;
; SDIN_DAC2~0                                                                                                                                ; 5       ;
; \UpdateAIFIFO:ADCTimer[0]                                                                                                                  ; 5       ;
; \UpdateAIHARTMUX:OffTimeCounter[1]                                                                                                         ; 5       ;
; LATCH1~reg0                                                                                                                                ; 5       ;
; CLEAR1~reg0                                                                                                                                ; 5       ;
; ADC_CSn~reg0                                                                                                                               ; 5       ;
; HA4~reg0                                                                                                                                   ; 5       ;
; AOCh1LowRBReg[15]~47                                                                                                                       ; 4       ;
; AOCh1LowRBReg[14]~46                                                                                                                       ; 4       ;
; AOCh1LowRBReg[13]~45                                                                                                                       ; 4       ;
; AOCh1LowRBReg[12]~44                                                                                                                       ; 4       ;
; AOCh1LowRBReg[11]~43                                                                                                                       ; 4       ;
; AOCh1LowRBReg[10]~42                                                                                                                       ; 4       ;
; AOCh1LowRBReg[9]~41                                                                                                                        ; 4       ;
; AOCh1LowRBReg[8]~40                                                                                                                        ; 4       ;
; AOCh1LowRBReg[7]~39                                                                                                                        ; 4       ;
; AOCh1LowRBReg[6]~38                                                                                                                        ; 4       ;
; AOCh1LowRBReg[5]~37                                                                                                                        ; 4       ;
; AOCh1LowRBReg[4]~36                                                                                                                        ; 4       ;
; AOCh1LowRBReg[3]~35                                                                                                                        ; 4       ;
; AOCh1LowRBReg[2]~34                                                                                                                        ; 4       ;
; AOCh1LowRBReg[1]~33                                                                                                                        ; 4       ;
; AOCh1LowRBReg[0]~32                                                                                                                        ; 4       ;
; Equal0~5                                                                                                                                   ; 4       ;
; AOCh1HighRBReg[15]~15                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[15]~15                                                                                                                     ; 4       ;
; AOCh13V3HealthRBReg[15]~15                                                                                                                 ; 4       ;
; Decoder1~15                                                                                                                                ; 4       ;
; AOCh1HighRBReg[14]~14                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[14]~14                                                                                                                     ; 4       ;
; AOCh13V3HealthRBReg[14]~14                                                                                                                 ; 4       ;
; Decoder1~14                                                                                                                                ; 4       ;
; AOCh1HighRBReg[13]~13                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[13]~13                                                                                                                     ; 4       ;
; Decoder0~13                                                                                                                                ; 4       ;
; AOCh13V3HealthRBReg[13]~13                                                                                                                 ; 4       ;
; Decoder1~13                                                                                                                                ; 4       ;
; AOCh1HighRBReg[12]~12                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[12]~12                                                                                                                     ; 4       ;
; Decoder0~12                                                                                                                                ; 4       ;
; AOCh13V3HealthRBReg[12]~12                                                                                                                 ; 4       ;
; Decoder1~12                                                                                                                                ; 4       ;
; AOCh1HighRBReg[11]~11                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[11]~11                                                                                                                     ; 4       ;
; Decoder0~11                                                                                                                                ; 4       ;
; AOCh13V3HealthRBReg[11]~11                                                                                                                 ; 4       ;
; Decoder1~11                                                                                                                                ; 4       ;
; AOCh1HighRBReg[10]~10                                                                                                                      ; 4       ;
; AOCh1PowerRBReg[10]~10                                                                                                                     ; 4       ;
; Decoder0~10                                                                                                                                ; 4       ;
; AOCh13V3HealthRBReg[10]~10                                                                                                                 ; 4       ;
; Decoder1~10                                                                                                                                ; 4       ;
; AOCh1HighRBReg[9]~9                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[9]~9                                                                                                                       ; 4       ;
; Decoder0~9                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[9]~9                                                                                                                   ; 4       ;
; Decoder1~9                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[8]~8                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[8]~8                                                                                                                       ; 4       ;
; Decoder0~8                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[8]~8                                                                                                                   ; 4       ;
; Decoder1~8                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[7]~7                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[7]~7                                                                                                                       ; 4       ;
; Decoder0~7                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[7]~7                                                                                                                   ; 4       ;
; Decoder1~7                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[6]~6                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[6]~6                                                                                                                       ; 4       ;
; Decoder0~6                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[6]~6                                                                                                                   ; 4       ;
; Decoder1~6                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[5]~5                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[5]~5                                                                                                                       ; 4       ;
; Decoder0~5                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[5]~5                                                                                                                   ; 4       ;
; Decoder1~5                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[4]~4                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[4]~4                                                                                                                       ; 4       ;
; Decoder0~4                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[4]~4                                                                                                                   ; 4       ;
; Decoder1~4                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[3]~3                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[3]~3                                                                                                                       ; 4       ;
; Decoder0~3                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[3]~3                                                                                                                   ; 4       ;
; Decoder1~3                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[2]~2                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[2]~2                                                                                                                       ; 4       ;
; Decoder0~2                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[2]~2                                                                                                                   ; 4       ;
; Decoder1~2                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[1]~1                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[1]~1                                                                                                                       ; 4       ;
; Decoder0~1                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[1]~1                                                                                                                   ; 4       ;
; Decoder1~1                                                                                                                                 ; 4       ;
; AOCh1HighRBReg[0]~0                                                                                                                        ; 4       ;
; AOCh1PowerRBReg[0]~0                                                                                                                       ; 4       ;
; Decoder0~0                                                                                                                                 ; 4       ;
; AOCh13V3HealthRBReg[0]~0                                                                                                                   ; 4       ;
; Decoder1~0                                                                                                                                 ; 4       ;
; Equal7~1                                                                                                                                   ; 4       ;
; Equal12~0                                                                                                                                  ; 4       ;
; wordcnt[1]                                                                                                                                 ; 4       ;
; AORBMachineState[2]~0                                                                                                                      ; 4       ;
; AORBBitIndex[3]                                                                                                                            ; 4       ;
; AOCommandStart~4                                                                                                                           ; 4       ;
; Mux37~0                                                                                                                                    ; 4       ;
; Equal6~4                                                                                                                                   ; 4       ;
; Add8~55                                                                                                                                    ; 4       ;
; Mux106~0                                                                                                                                   ; 4       ;
; Add8~10                                                                                                                                    ; 4       ;
; Add8~5                                                                                                                                     ; 4       ;
; UpdateAIHARTMUX~0                                                                                                                          ; 4       ;
; \UpdateAIHARTMUX:OffTimeCounter[0]                                                                                                         ; 4       ;
; CNV1~reg0                                                                                                                                  ; 4       ;
; Mux125~1                                                                                                                                   ; 4       ;
; AOCommandStart                                                                                                                             ; 4       ;
; ADC_CONVSTn~2                                                                                                                              ; 4       ;
; \UpdateAIFIFO:ADCTimer[1]                                                                                                                  ; 4       ;
; \UpdateAIFIFO:ADCTimer[2]                                                                                                                  ; 4       ;
; HA4~0                                                                                                                                      ; 4       ;
; \UpdateAIHARTMUX:OffTimeCounter[2]                                                                                                         ; 4       ;
; H5~reg0                                                                                                                                    ; 4       ;
; P_RD_Wn                                                                                                                                    ; 3       ;
; Equal3~3                                                                                                                                   ; 3       ;
; Equal1~2                                                                                                                                   ; 3       ;
; Equal4~2                                                                                                                                   ; 3       ;
; AIFifoAdvance                                                                                                                              ; 3       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle                                         ; 3       ;
; AIHartMuxReg[12]                                                                                                                           ; 3       ;
; WideNor0                                                                                                                                   ; 3       ;
; AORBChannel[1]~0                                                                                                                           ; 3       ;
; wordcnt[1]~1                                                                                                                               ; 3       ;
; AORBBitIndex[0]                                                                                                                            ; 3       ;
; wordcnt[2]                                                                                                                                 ; 3       ;
; \UpdateAODACs:DACTransmitState[0]~0                                                                                                        ; 3       ;
; \UpdateAIFIFO:ADCTimer[13]~2                                                                                                               ; 3       ;
; \UpdateAIFIFO:ADCTimer[13]~0                                                                                                               ; 3       ;
; LessThan12~3                                                                                                                               ; 3       ;
; Add8~70                                                                                                                                    ; 3       ;
; Add8~65                                                                                                                                    ; 3       ;
; Mux106~1                                                                                                                                   ; 3       ;
; Add8~50                                                                                                                                    ; 3       ;
; Add8~42                                                                                                                                    ; 3       ;
; Add8~25                                                                                                                                    ; 3       ;
; Add8~20                                                                                                                                    ; 3       ;
; Add8~15                                                                                                                                    ; 3       ;
; \UpdateAIFIFO:ADCMuxState[0]~0                                                                                                             ; 3       ;
; Mux125~0                                                                                                                                   ; 3       ;
; \UpdateAIFIFO:ADCMuxState[1]                                                                                                               ; 3       ;
; \UpdateAIFIFO:ADCMuxState[2]                                                                                                               ; 3       ;
; \UpdateAIFIFO:ADCMuxState[0]                                                                                                               ; 3       ;
; \UpdateShiftRegisters:LEDBitIndex[3]                                                                                                       ; 3       ;
; SDIN_DAC2~2                                                                                                                                ; 3       ;
; SCK_DAC1~0                                                                                                                                 ; 3       ;
; \UpdateAIFIFO:ADCTimer[3]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[4]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[5]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[6]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[7]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[8]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[9]                                                                                                                  ; 3       ;
; \UpdateAIFIFO:ADCTimer[10]                                                                                                                 ; 3       ;
; \UpdateAIFIFO:ADCTimer[11]                                                                                                                 ; 3       ;
; \UpdateAIFIFO:ADCTimer[12]                                                                                                                 ; 3       ;
; \UpdateAIFIFO:ADCTimer[13]                                                                                                                 ; 3       ;
; \UpdateAIFIFO:ADCTimer[14]                                                                                                                 ; 3       ;
; \UpdateAIHARTMUX:OffTimeCounter[3]                                                                                                         ; 3       ;
; P_OEn                                                                                                                                      ; 2       ;
; P_ADDR[10]                                                                                                                                 ; 2       ;
; P_ADDR[9]                                                                                                                                  ; 2       ;
; UpdateAIFIFO~9                                                                                                                             ; 2       ;
; AORBCommandReg[5]~0                                                                                                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[15]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[15]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~5                                                  ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[14]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[14]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~4                                                  ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~2                                                  ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[13]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[13]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[12]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[12]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[11]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[11]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[10]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[10]                                       ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[10]                                       ; 2       ;
; DACCommInProgress                                                                                                                          ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[9]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[9]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[8]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[8]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[7]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[7]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[6]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[6]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[5]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[5]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[4]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[4]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[3]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[3]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[2]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[2]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[1]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[1]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[13]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[12]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[8]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[9]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[29]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[28]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[24]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[25]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[3]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[7]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[4]|dffs[0]                                         ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[19]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[16]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[23]|dffs[0]                                        ; 2       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[20]|dffs[0]                                        ; 2       ;
; AIStateMachineComplete                                                                                                                     ; 2       ;
; Selector0~1                                                                                                                                ; 2       ;
; Selector1~0                                                                                                                                ; 2       ;
; ConfigData4RBReg[13]                                                                                                                       ; 2       ;
; ConfigData1RBReg[13]                                                                                                                       ; 2       ;
; ConfigData2RBReg[13]                                                                                                                       ; 2       ;
; ConfigData3RBReg[13]                                                                                                                       ; 2       ;
; ConfigData4RBReg[12]                                                                                                                       ; 2       ;
; ConfigData1RBReg[12]                                                                                                                       ; 2       ;
; ConfigData2RBReg[12]                                                                                                                       ; 2       ;
; ConfigData3RBReg[12]                                                                                                                       ; 2       ;
; Selector4~22                                                                                                                               ; 2       ;
; ConfigData4RBReg[11]                                                                                                                       ; 2       ;
; ConfigData1RBReg[11]                                                                                                                       ; 2       ;
; ConfigData2RBReg[11]                                                                                                                       ; 2       ;
; ConfigData3RBReg[11]                                                                                                                       ; 2       ;
; Selector4~2                                                                                                                                ; 2       ;
; ConfigData4RBReg[10]                                                                                                                       ; 2       ;
; ConfigData1RBReg[10]                                                                                                                       ; 2       ;
; ConfigData2RBReg[10]                                                                                                                       ; 2       ;
; ConfigData3RBReg[10]                                                                                                                       ; 2       ;
; Selector5~0                                                                                                                                ; 2       ;
; ConfigData4RBReg[9]                                                                                                                        ; 2       ;
; ConfigData1RBReg[9]                                                                                                                        ; 2       ;
; ConfigData2RBReg[9]                                                                                                                        ; 2       ;
; ConfigData3RBReg[9]                                                                                                                        ; 2       ;
; Selector6~0                                                                                                                                ; 2       ;
; ConfigData4RBReg[8]                                                                                                                        ; 2       ;
; ConfigData1RBReg[8]                                                                                                                        ; 2       ;
; ConfigData2RBReg[8]                                                                                                                        ; 2       ;
; ConfigData3RBReg[8]                                                                                                                        ; 2       ;
; Selector7~0                                                                                                                                ; 2       ;
; ConfigData4RBReg[7]                                                                                                                        ; 2       ;
; ConfigData1RBReg[7]                                                                                                                        ; 2       ;
; ConfigData2RBReg[7]                                                                                                                        ; 2       ;
; ConfigData3RBReg[7]                                                                                                                        ; 2       ;
; Selector8~0                                                                                                                                ; 2       ;
; ConfigData4RBReg[6]                                                                                                                        ; 2       ;
; ConfigData1RBReg[6]                                                                                                                        ; 2       ;
; ConfigData2RBReg[6]                                                                                                                        ; 2       ;
; ConfigData3RBReg[6]                                                                                                                        ; 2       ;
; ConfigData4RBReg[5]                                                                                                                        ; 2       ;
; ConfigData1RBReg[5]                                                                                                                        ; 2       ;
; ConfigData2RBReg[5]                                                                                                                        ; 2       ;
; ConfigData3RBReg[5]                                                                                                                        ; 2       ;
; Selector10~0                                                                                                                               ; 2       ;
; ConfigData4RBReg[4]                                                                                                                        ; 2       ;
; ConfigData1RBReg[4]                                                                                                                        ; 2       ;
; ConfigData2RBReg[4]                                                                                                                        ; 2       ;
; ConfigData3RBReg[4]                                                                                                                        ; 2       ;
; Selector11~0                                                                                                                               ; 2       ;
; ConfigData4RBReg[3]                                                                                                                        ; 2       ;
; ConfigData1RBReg[3]                                                                                                                        ; 2       ;
; ConfigData2RBReg[3]                                                                                                                        ; 2       ;
; ConfigData3RBReg[3]                                                                                                                        ; 2       ;
; Selector12~0                                                                                                                               ; 2       ;
; ConfigData4RBReg[2]                                                                                                                        ; 2       ;
; ConfigData1RBReg[2]                                                                                                                        ; 2       ;
; ConfigData2RBReg[2]                                                                                                                        ; 2       ;
; ConfigData3RBReg[2]                                                                                                                        ; 2       ;
; Selector13~0                                                                                                                               ; 2       ;
; ConfigData4RBReg[1]                                                                                                                        ; 2       ;
; ConfigData1RBReg[1]                                                                                                                        ; 2       ;
; ConfigData2RBReg[1]                                                                                                                        ; 2       ;
; ConfigData3RBReg[1]                                                                                                                        ; 2       ;
; Selector14~0                                                                                                                               ; 2       ;
; ConfigData4RBReg[0]                                                                                                                        ; 2       ;
; ConfigData1RBReg[0]                                                                                                                        ; 2       ;
; Equal30~0                                                                                                                                  ; 2       ;
; ConfigData2RBReg[0]                                                                                                                        ; 2       ;
; ConfigData3RBReg[0]                                                                                                                        ; 2       ;
; wordcnt[3]~0                                                                                                                               ; 2       ;
; wordcnt[0]                                                                                                                                 ; 2       ;
; SDIN_ADC~reg0                                                                                                                              ; 2       ;
; Mux51~3                                                                                                                                    ; 2       ;
; wordcnt[3]                                                                                                                                 ; 2       ;
; LessThan6~1                                                                                                                                ; 2       ;
; AORBBitIndex[3]~7                                                                                                                          ; 2       ;
; AICommandStart~1                                                                                                                           ; 2       ;
; Equal26~0                                                                                                                                  ; 2       ;
; Mux40~1                                                                                                                                    ; 2       ;
; \UpdateAIFIFO:ADCTimer[10]~2                                                                                                               ; 2       ;
; LessThan12~5                                                                                                                               ; 2       ;
; LessThan12~0                                                                                                                               ; 2       ;
; Add8~60                                                                                                                                    ; 2       ;
; LessThan9~2                                                                                                                                ; 2       ;
; Add8~45                                                                                                                                    ; 2       ;
; Add8~40                                                                                                                                    ; 2       ;
; Add8~35                                                                                                                                    ; 2       ;
; Add8~30                                                                                                                                    ; 2       ;
; LessThan9~1                                                                                                                                ; 2       ;
; LessThan15~0                                                                                                                               ; 2       ;
; Equal2~4                                                                                                                                   ; 2       ;
; Add9~20                                                                                                                                    ; 2       ;
; Add9~0                                                                                                                                     ; 2       ;
; \UpdateShiftRegisters:LEDBitIndex[2]                                                                                                       ; 2       ;
; AOCh4LowReg[15]                                                                                                                            ; 2       ;
; AOCh4LowReg[3]                                                                                                                             ; 2       ;
; AOCh4LowReg[0]                                                                                                                             ; 2       ;
; AOCh4LowReg[2]                                                                                                                             ; 2       ;
; AOCh4LowReg[13]                                                                                                                            ; 2       ;
; AOCh4LowReg[1]                                                                                                                             ; 2       ;
; AOCh3LowReg[12]                                                                                                                            ; 2       ;
; AOCh3LowReg[0]                                                                                                                             ; 2       ;
; AOCh2HighReg[15]                                                                                                                           ; 2       ;
; AOCh2HighReg[3]                                                                                                                            ; 2       ;
; AOCh2HighReg[11]                                                                                                                           ; 2       ;
; AOCh2HighReg[8]                                                                                                                            ; 2       ;
; AOCh2HighReg[7]                                                                                                                            ; 2       ;
; AOCh2HighReg[4]                                                                                                                            ; 2       ;
; EnableDACClocks                                                                                                                            ; 2       ;
; AOCh1LowReg[15]                                                                                                                            ; 2       ;
; AOCh1LowReg[3]                                                                                                                             ; 2       ;
; AOCh1LowReg[12]                                                                                                                            ; 2       ;
; AOCh1LowReg[0]                                                                                                                             ; 2       ;
; AOCh1LowReg[1]                                                                                                                             ; 2       ;
; AOCh1LowReg[14]                                                                                                                            ; 2       ;
; AOCh1LowReg[2]                                                                                                                             ; 2       ;
; Mux39~0                                                                                                                                    ; 2       ;
; AOCh1HighReg[15]                                                                                                                           ; 2       ;
; AOCh1HighReg[12]                                                                                                                           ; 2       ;
; AOCh1HighReg[3]                                                                                                                            ; 2       ;
; AOCh1HighReg[0]                                                                                                                            ; 2       ;
; AOCh1HighReg[7]                                                                                                                            ; 2       ;
; AOCh1HighReg[4]                                                                                                                            ; 2       ;
; AOCh1HighReg[11]                                                                                                                           ; 2       ;
; AOCh1HighReg[8]                                                                                                                            ; 2       ;
; UpdateAIFIFO~4                                                                                                                             ; 2       ;
; UpdateAIFIFO~3                                                                                                                             ; 2       ;
; UpdateAIFIFO~2                                                                                                                             ; 2       ;
; P_OE~reg0                                                                                                                                  ; 2       ;
; P_LE~reg0                                                                                                                                  ; 2       ;
; SDIN_DAC1~reg0                                                                                                                             ; 2       ;
; ADC_CONVSTn~reg0                                                                                                                           ; 2       ;
; HA3~reg0                                                                                                                                   ; 2       ;
; HA2~reg0                                                                                                                                   ; 2       ;
; HA1~reg0                                                                                                                                   ; 2       ;
; ADC_D[1]                                                                                                                                   ; 1       ;
; ADC_D[2]                                                                                                                                   ; 1       ;
; ADC_D[3]                                                                                                                                   ; 1       ;
; ADC_D[4]                                                                                                                                   ; 1       ;
; ADC_D[5]                                                                                                                                   ; 1       ;
; ADC_D[6]                                                                                                                                   ; 1       ;
; ADC_D[7]                                                                                                                                   ; 1       ;
; ADC_D[8]                                                                                                                                   ; 1       ;
; ADC_D[9]                                                                                                                                   ; 1       ;
; ADC_D[10]                                                                                                                                  ; 1       ;
; ADC_D[11]                                                                                                                                  ; 1       ;
; ADC_D[12]                                                                                                                                  ; 1       ;
; ADC_D[13]                                                                                                                                  ; 1       ;
; ADC_D[14]                                                                                                                                  ; 1       ;
; ADC_D[15]                                                                                                                                  ; 1       ;
; ANB                                                                                                                                        ; 1       ;
; RB_DL_A                                                                                                                                    ; 1       ;
; IN_CONTROL                                                                                                                                 ; 1       ;
; RB_DL_B                                                                                                                                    ; 1       ;
; PEER_CONTROL_FB                                                                                                                            ; 1       ;
; RB_DL_C                                                                                                                                    ; 1       ;
; READY_FBn                                                                                                                                  ; 1       ;
; RB_DL_D                                                                                                                                    ; 1       ;
; PEER_READY_FB                                                                                                                              ; 1       ;
; FTC_BD1                                                                                                                                    ; 1       ;
; FTC_BD2                                                                                                                                    ; 1       ;
; FTC_BD3                                                                                                                                    ; 1       ;
; FTC_BD4                                                                                                                                    ; 1       ;
; P_ADDR[8]                                                                                                                                  ; 1       ;
; P_ADDR[4]                                                                                                                                  ; 1       ;
; P_ADDR[1]                                                                                                                                  ; 1       ;
; P_ADDR[0]                                                                                                                                  ; 1       ;
; Config_DatainEnb~3                                                                                                                         ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~7                                                  ; 1       ;
; AORBStateMachineInProgress                                                                                                                 ; 1       ;
; Selector2~26                                                                                                                               ; 1       ;
; Selector4~30                                                                                                                               ; 1       ;
; Selector9~27                                                                                                                               ; 1       ;
; Selector9~26                                                                                                                               ; 1       ;
; AOCh2LowReg[0]                                                                                                                             ; 1       ;
; Selector15~28                                                                                                                              ; 1       ;
; AOCh3HighReg[0]                                                                                                                            ; 1       ;
; Selector15~27                                                                                                                              ; 1       ;
; AOCommandStart~8                                                                                                                           ; 1       ;
; ADC_CONVSTn~4                                                                                                                              ; 1       ;
; AIFormattedData[0]                                                                                                                         ; 1       ;
; AIFormattedData[1]                                                                                                                         ; 1       ;
; AI_FIFO_Write~0                                                                                                                            ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle~1                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle~0                                       ; 1       ;
; AIFormattedData[2]                                                                                                                         ; 1       ;
; AIFormattedData[3]                                                                                                                         ; 1       ;
; AIFormattedData[4]                                                                                                                         ; 1       ;
; AIFormattedData[5]                                                                                                                         ; 1       ;
; AIFormattedData[6]                                                                                                                         ; 1       ;
; AIFormattedData[7]                                                                                                                         ; 1       ;
; AIFormattedData[8]                                                                                                                         ; 1       ;
; AIFormattedData[9]                                                                                                                         ; 1       ;
; AIFormattedData[10]                                                                                                                        ; 1       ;
; AIFormattedData[11]                                                                                                                        ; 1       ;
; AIFormattedData[12]                                                                                                                        ; 1       ;
; AIFormattedData[13]                                                                                                                        ; 1       ;
; AIFormattedData[14]                                                                                                                        ; 1       ;
; \AIFifoOneShotRead:OneShot                                                                                                                 ; 1       ;
; AIFormattedData[15]                                                                                                                        ; 1       ;
; Add6~2                                                                                                                                     ; 1       ;
; BitCount[1]~9COUT1_20                                                                                                                      ; 1       ;
; BitCount[1]~9COUT0_19                                                                                                                      ; 1       ;
; \SerialClocks:SerialCLKCounter[0]                                                                                                          ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~222 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~221 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~220 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~219 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~218 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~217 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~216 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~215 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~214 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~213 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~212 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~211 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[15]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~127               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~126               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[15]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~125               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[15]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~124               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[15]~210 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~123               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~122               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~121               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[15]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~120               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~6                                                  ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty~0                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~208 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~207 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~206 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~205 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~204 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~203 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~202 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~201 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~200 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~199 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~198 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~197 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[14]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~119               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~118               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[14]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~117               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[14]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~116               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[14]~196 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~115               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~114               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~113               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[14]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~112               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|a_fefifo:fifo_state|_~3                                                  ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~194 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~193 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~192 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~191 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~190 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~189 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~188 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~187 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~186 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~185 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~184 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~183 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[13]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~111               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~110               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[13]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~109               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[13]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~108               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[13]~182 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~107               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~106               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~105               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[13]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~104               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~180 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~179 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~178 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~177 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~176 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~175 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~174 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~173 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~172 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~171 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~170 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~169 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[12]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~103               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~102               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[12]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~101               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[12]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~100               ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[12]~168 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~99                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~98                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~97                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[12]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~96                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~166 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~165 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[15]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~164 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[14]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~163 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[11]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~162 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[10]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~161 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~160 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[31]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~159 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[30]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~158 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[27]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~157 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[26]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~156 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~155 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[2]|dffs[11]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~95                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~94                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[6]|dffs[11]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~93                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[5]|dffs[11]                                        ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~92                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[11]~154 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[18]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~91                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[17]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~90                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[22]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~89                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_ff:last_data_node[21]|dffs[11]                                       ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|_~88                ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[10]~152 ; 1       ;
; AI_FIFO_S:AI_FIFO_S_inst|scfifo:scfifo_component|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rcc:auto_generated|result_node[10]~151 ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 1,586 / 4,452 ( 36 % ) ;
; Direct links               ; 476 / 6,570 ( 7 % )    ;
; Global clocks              ; 4 / 4 ( 100 % )        ;
; LAB clocks                 ; 60 / 88 ( 68 % )       ;
; LUT chains                 ; 215 / 1,989 ( 11 % )   ;
; Local interconnects        ; 3,092 / 6,570 ( 47 % ) ;
; R4s                        ; 1,848 / 4,576 ( 40 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.52) ; Number of LABs  (Total = 209) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 3                             ;
; 2                                          ; 3                             ;
; 3                                          ; 4                             ;
; 4                                          ; 4                             ;
; 5                                          ; 8                             ;
; 6                                          ; 11                            ;
; 7                                          ; 15                            ;
; 8                                          ; 27                            ;
; 9                                          ; 24                            ;
; 10                                         ; 110                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.10) ; Number of LABs  (Total = 209) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 77                            ;
; 1 Async. load                      ; 5                             ;
; 1 Clock                            ; 176                           ;
; 1 Clock enable                     ; 108                           ;
; 1 Sync. clear                      ; 2                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 45                            ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 10.25) ; Number of LABs  (Total = 209) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 10                            ;
; 6                                            ; 9                             ;
; 7                                            ; 12                            ;
; 8                                            ; 18                            ;
; 9                                            ; 15                            ;
; 10                                           ; 51                            ;
; 11                                           ; 4                             ;
; 12                                           ; 12                            ;
; 13                                           ; 28                            ;
; 14                                           ; 27                            ;
; 15                                           ; 2                             ;
; 16                                           ; 8                             ;
; 17                                           ; 1                             ;
; 18                                           ; 0                             ;
; 19                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.40) ; Number of LABs  (Total = 209) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 54                            ;
; 3                                               ; 31                            ;
; 4                                               ; 27                            ;
; 5                                               ; 30                            ;
; 6                                               ; 10                            ;
; 7                                               ; 9                             ;
; 8                                               ; 10                            ;
; 9                                               ; 13                            ;
; 10                                              ; 8                             ;
; 11                                              ; 1                             ;
; 12                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.58) ; Number of LABs  (Total = 209) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 30                            ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 16                            ;
; 10                                           ; 5                             ;
; 11                                           ; 8                             ;
; 12                                           ; 10                            ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 5                             ;
; 16                                           ; 8                             ;
; 17                                           ; 8                             ;
; 18                                           ; 9                             ;
; 19                                           ; 12                            ;
; 20                                           ; 9                             ;
; 21                                           ; 28                            ;
; 22                                           ; 8                             ;
; 23                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Passive Serial                        ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Wed Jan 16 17:23:09 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off IOP_Analog_Proto -c IOP_Analog_Proto
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM2210F256I5 for design "IOP_Analog_Proto"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570F256C5 is compatible
    Info (176445): Device EPM570F256I5 is compatible
    Info (176445): Device EPM1270F256C5 is compatible
    Info (176445): Device EPM1270F256I5 is compatible
    Info (176445): Device EPM1270F256A5 is compatible
    Info (176445): Device EPM2210F256C5 is compatible
    Info (176445): Device EPM2210F256A5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 122 total pins
    Info (169086): Pin H5 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IOP_Analog_Proto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        AICLK
    Info (332111):    1.000    SerialCLK
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "AICLK" to use Global clock in PIN H5
Info (186216): Automatically promoted some destinations of signal "SerialCLK" to use Global clock
    Info (186217): Destination "P_CLOCK~reg0" may be non-global or may not use global clock
    Info (186217): Destination "SCK_ADC~reg0" may be non-global or may not use global clock
    Info (186217): Destination "SerialCLK" may be non-global or may not use global clock
    Info (186217): Destination "SCK_DAC1~0" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "RST_INn" to use Global clock
    Info (186217): Destination "\UpdateAIFIFO:ADCMachineState[1]" may be non-global or may not use global clock
    Info (186217): Destination "\UpdateAIFIFO:ADCMachineState[2]" may be non-global or may not use global clock
    Info (186217): Destination "\UpdateAIFIFO:ADCMachineState[0]" may be non-global or may not use global clock
    Info (186217): Destination "SDIN_DAC2~2" may be non-global or may not use global clock
    Info (186217): Destination "AICommandStart" may be non-global or may not use global clock
    Info (186217): Destination "MUX_A3~1" may be non-global or may not use global clock
    Info (186217): Destination "CNV2~0" may be non-global or may not use global clock
    Info (186217): Destination "\UpdateAIFIFO:ADCMuxState[0]~1" may be non-global or may not use global clock
    Info (186217): Destination "\UpdateAIFIFO:ADCTimer[14]~0" may be non-global or may not use global clock
    Info (186217): Destination "\UpdateAODACs:DACBitIndex[0]~0" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186228): Pin "RST_INn" drives global clock, but is not placed in a dedicated clock pin position
Info (186215): Automatically promoted signal "\UpdateAIFIFO:ADCMuxState[0]~1" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info (176244): Moving registers into LUTs to improve timing and density
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Extra Info (176245): Finished moving registers into LUTs: elapsed time is 00:00:00
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  13 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "EXTRA01" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA02" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA03" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA04" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA05" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA06" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA09" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA_CLK1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXTRA_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IOP_SPARE1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IOP_SPARE2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IOP_SPARE3" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 32% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 43% of the available device resources in the region that extends from location X11_Y0 to location X21_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin IRQ has a permanently disabled output enable
    Info (169065): Pin SDIN_ADC has a permanently enabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 318 megabytes
    Info: Processing ended: Wed Jan 16 17:23:34 2013
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:25


