TimeQuest Timing Analyzer report for Stepper-Motor-Control
Mon Oct 27 23:34:22 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Output Enable Times
 18. Minimum Output Enable Times
 19. Output Disable Times
 20. Minimum Output Disable Times
 21. MTBF Summary
 22. Synchronizer Summary
 23. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 24. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 25. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 26. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 27. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 28. Slow 1100mV 0C Model Fmax Summary
 29. Slow 1100mV 0C Model Setup Summary
 30. Slow 1100mV 0C Model Hold Summary
 31. Slow 1100mV 0C Model Recovery Summary
 32. Slow 1100mV 0C Model Removal Summary
 33. Slow 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. MTBF Summary
 43. Synchronizer Summary
 44. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 45. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 46. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 47. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 48. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 49. Fast 1100mV 85C Model Setup Summary
 50. Fast 1100mV 85C Model Hold Summary
 51. Fast 1100mV 85C Model Recovery Summary
 52. Fast 1100mV 85C Model Removal Summary
 53. Fast 1100mV 85C Model Minimum Pulse Width Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. MTBF Summary
 63. Synchronizer Summary
 64. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 65. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 66. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 67. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 68. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 69. Fast 1100mV 0C Model Setup Summary
 70. Fast 1100mV 0C Model Hold Summary
 71. Fast 1100mV 0C Model Recovery Summary
 72. Fast 1100mV 0C Model Removal Summary
 73. Fast 1100mV 0C Model Minimum Pulse Width Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. MTBF Summary
 83. Synchronizer Summary
 84. Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
 85. Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
 86. Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
 87. Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
 88. Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
 89. Multicorner Timing Analysis Summary
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Board Trace Model Assignments
 95. Input Transition Times
 96. Signal Integrity Metrics (Slow 1100mv 0c Model)
 97. Signal Integrity Metrics (Slow 1100mv 85c Model)
 98. Signal Integrity Metrics (Fast 1100mv 0c Model)
 99. Signal Integrity Metrics (Fast 1100mv 85c Model)
100. Setup Transfers
101. Hold Transfers
102. Recovery Transfers
103. Removal Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; Stepper-Motor-Control                              ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CGXFC5C6F27C7                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                            ;
+----------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                        ; Status ; Read at                  ;
+----------------------------------------------------------------------+--------+--------------------------+
; StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Oct 27 23:34:04 2014 ;
; StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc ; OK     ; Mon Oct 27 23:34:04 2014 ;
; Stepper-Motor-Control.sdc                                            ; OK     ; Mon Oct 27 23:34:04 2014 ;
+----------------------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+
; Clock Name                                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                          ; Source                                                               ; Targets                                                               ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+
; altera_reserved_tck                                               ; Base      ; 33.333 ; 30.0 MHz   ; 0.000 ; 16.666 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                 ;                                                                      ; { altera_reserved_tck }                                               ;
; clock                                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                 ;                                                                      ; { clk_clk }                                                           ;
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; Generated ; 3.333  ; 300.03 MHz ; 0.000 ; 1.666  ; 50.00      ; 2         ; 12          ;       ;        ;           ;            ; false    ; clock                                                           ; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }   ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 3         ; 1           ;       ;        ;           ;            ; false    ; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] ; { pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note                                           ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; 89.47 MHz  ; 89.47 MHz       ; altera_reserved_tck                                               ;                                                ;
; 135.8 MHz  ; 135.8 MHz       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                ;
; 907.44 MHz ; 650.2 MHz       ; clock                                                             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                                                        ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.636  ; 0.000         ;
; altera_reserved_tck                                               ; 11.078 ; 0.000         ;
; clock                                                             ; 18.898 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                                                        ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.159 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.425 ; 0.000         ;
; clock                                                             ; 0.497 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                                                     ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 4.970  ; 0.000         ;
; altera_reserved_tck                                               ; 13.514 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                                                     ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.790 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.813 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.564  ; 0.000         ;
; clock                                                             ; 9.346  ; 0.000         ;
; altera_reserved_tck                                               ; 15.482 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.749  ; 3.499  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 3.323  ; 3.946  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -1.192 ; -0.903 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -1.367 ; -1.048 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.675 ; -1.345 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.192 ; -0.903 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.289 ; 1.215  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.948 ; -1.320 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.227 ; -0.341 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -2.418 ; -1.868 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.409 ; -1.886 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -2.214 ; -1.737 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.849 ; -1.345 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.433 ; -1.911 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.289 ; 1.215  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.066  ; 1.578  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -1.345 ; -0.553 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.648 ; 0.567  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.649 ; -1.165 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.867 ; 0.308  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.267 ; -0.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.454 ; 0.838  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.672 ; -1.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -2.208 ; -1.745 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -1.730 ; -0.973 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.368 ; 0.877  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.879 ; -1.415 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.978 ; -1.562 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -1.863 ; -1.298 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.066  ; 1.578  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.641 ; -1.140 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -2.033 ; -1.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.122 ; 0.249  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.110 ; -0.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.581 ; -1.307 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.948 ; -0.286 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.389 ; -1.009 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.952 ; -0.619 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.974 ; -0.720 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.122 ; 0.249  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.726 ; -0.438 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -1.259 ; -0.958 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.903 ; 0.579 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.613 ; 0.360 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.600 ; 3.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.379 ; 3.033 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.600 ; 3.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.311 ; 3.068 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.353 ; 3.955 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 3.902 ; 3.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 3.308 ; 2.679 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 4.341 ; 3.922 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.353 ; 3.955 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 4.141 ; 3.734 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.793 ; 3.370 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.331 ; 3.891 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.503 ; 1.398 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.112 ; 3.712 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.390 ; 2.819 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.815 ; 1.929 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.592 ; 3.175 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.022 ; 2.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.305 ; 2.678 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.640 ; 1.687 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.595 ; 3.194 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.112 ; 3.712 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.730 ; 3.175 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.532 ; 1.563 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.798 ; 3.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 3.895 ; 3.536 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.805 ; 3.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 2.190 ; 1.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.584 ; 3.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 3.947 ; 3.582 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.744 ; 3.492 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.158 ; 2.883 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.744 ; 3.492 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.696 ; 3.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.410 ; 3.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 2.997 ; 2.736 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.133 ; 2.922 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 2.770 ; 2.488 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.216 ; 3.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.310 ; 3.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.637  ; 7.722  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 15.637 ; 16.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 13.156 ; 13.227 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 14.836 ; 15.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 15.153 ; 15.500 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.953 ; 14.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.478 ; 16.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.637 ; 16.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.025 ; 15.310 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.573 ; 16.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 14.833 ; 15.048 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.705 ; 14.129 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.534 ; 16.083 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 15.561 ; 16.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.573 ; 16.114 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.476 ; 13.639 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.485 ; 13.718 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.085 ; 15.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 14.808 ; 15.395 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 15.085 ; 15.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.362 ; 13.624 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.546 ; 13.973 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.646 ; 14.068 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 13.266 ; 13.471 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.208 ; 13.404 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 14.312 ; 15.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.670 ; 14.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.836 ; 14.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 14.136 ; 14.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 14.117 ; 14.816 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 14.012 ; 14.533 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 14.307 ; 15.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 14.312 ; 15.025 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 15.295 ; 16.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 14.751 ; 15.565 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 14.087 ; 14.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 13.941 ; 14.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 13.688 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.526 ; 13.636 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 15.295 ; 16.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.980 ; 15.511 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 14.191 ; 14.641 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 20.649 ; 22.175 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 14.944 ; 15.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 13.909 ; 14.195 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 14.367 ; 15.281 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.949 ; 18.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 16.249 ; 15.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 15.271 ; 16.227 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 14.252 ; 14.739 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 15.299 ; 16.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.065 ; 14.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.584 ; 16.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 15.483 ; 16.241 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 15.354 ; 16.572 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 15.540 ; 16.401 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 16.329 ; 17.588 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 16.949 ; 18.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.942 ; 14.173 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 15.777 ; 17.059 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.176 ; 14.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 14.572 ; 15.487 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.498 ; 13.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.671 ; 13.968 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 14.536 ; 15.448 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 16.682 ; 17.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 16.682 ; 17.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 16.265 ; 17.235 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.892 ; 14.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.892 ; 14.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.800 ; 17.245 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 14.412 ; 15.076 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.733 ; 15.461 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.635 ; 15.593 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 13.672 ; 13.914 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 14.180 ; 14.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 14.107 ; 14.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.934 ; 14.313 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.930 ; 14.264 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 15.088 ; 16.039 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 15.090 ; 16.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.757 ; 15.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.800 ; 17.245 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 15.742 ; 16.969 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 15.226 ; 16.315 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.009 ; 14.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 15.578 ; 16.868 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 14.631 ; 15.490 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 14.631 ; 15.490 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 13.785 ; 14.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 13.785 ; 14.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.946  ; 5.991  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.904  ; 5.975  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 11.582 ; 11.614 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 11.582 ; 11.614 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 11.913 ; 12.065 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 12.175 ; 12.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.252 ; 12.623 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.486 ; 12.865 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 12.615 ; 13.001 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 12.093 ; 12.285 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 11.881 ; 11.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 11.918 ; 12.044 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 12.057 ; 12.335 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 12.505 ; 12.829 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 12.513 ; 12.858 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.548 ; 12.876 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 11.881 ; 11.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 11.881 ; 12.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.661 ; 11.800 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 13.122 ; 13.590 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 13.362 ; 13.911 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 11.761 ; 11.893 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 11.915 ; 12.164 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 12.017 ; 12.268 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 11.714 ; 11.848 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.661 ; 11.800 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 12.049 ; 12.263 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 12.049 ; 12.263 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 12.196 ; 12.476 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 12.421 ; 12.856 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 12.405 ; 12.836 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 12.355 ; 12.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.584 ; 13.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 12.587 ; 13.042 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.977 ; 12.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 12.967 ; 13.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.385 ; 12.674 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 12.321 ; 12.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 12.050 ; 12.344 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 11.977 ; 12.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 13.485 ; 14.113 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 13.284 ; 13.653 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 12.570 ; 12.874 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 13.491 ; 14.342 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 13.149 ; 13.831 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.319 ; 12.530 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 12.705 ; 13.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 11.949 ; 12.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.314 ; 13.653 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 13.504 ; 14.198 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 12.588 ; 12.898 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 13.474 ; 14.206 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 12.479 ; 12.668 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 13.843 ; 14.484 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.732 ; 14.323 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 13.524 ; 14.378 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 13.787 ; 14.456 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.393 ; 15.243 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 14.911 ; 16.205 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.366 ; 12.510 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 13.921 ; 14.834 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 12.581 ; 12.851 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 12.812 ; 13.372 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 11.949 ; 12.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 12.087 ; 12.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 12.764 ; 13.317 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 13.271 ; 14.143 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 13.631 ; 14.422 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 13.271 ; 14.143 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 12.281 ; 12.522 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 12.281 ; 12.522 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 12.106 ; 12.274 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 12.742 ; 13.213 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 13.067 ; 13.644 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.884 ; 13.560 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 12.106 ; 12.274 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 12.527 ; 12.869 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.462 ; 12.763 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.340 ; 12.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 12.332 ; 12.547 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 13.331 ; 14.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.316 ; 14.131 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 13.035 ; 13.652 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 13.913 ; 14.934 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 13.923 ; 14.835 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.433 ; 14.199 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 12.385 ; 12.724 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 13.727 ; 14.642 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 12.863 ; 13.411 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 12.863 ; 13.411 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 12.208 ; 12.354 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 12.208 ; 12.354 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                           ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.639 ; 14.638 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 14.712 ; 14.729 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.669 ; 14.686 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 14.880 ; 14.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.639 ; 14.638 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.963 ; 14.962 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 15.124 ; 15.123 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 15.105 ; 15.104 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 15.179 ; 15.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 15.256 ; 15.255 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 16.532 ; 16.553 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 16.260 ; 16.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 16.289 ; 16.288 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 16.304 ; 16.325 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 16.332 ; 16.353 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 16.101 ; 16.118 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 16.132 ; 16.131 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 16.183 ; 16.204 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 16.189 ; 16.210 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 15.940 ; 15.957 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 15.975 ; 15.974 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 15.994 ; 16.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 15.999 ; 16.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.576 ; 15.597 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.588 ; 15.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 15.326 ; 15.343 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 15.256 ; 15.255 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 15.572 ; 15.608 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 15.572 ; 15.608 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 16.575 ; 16.610 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.691 ; 13.708 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.691 ; 13.708 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 16.595 ; 16.612 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 17.529 ; 17.550 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 17.531 ; 17.552 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 17.384 ; 17.401 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 17.404 ; 17.403 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 17.457 ; 17.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 17.465 ; 17.486 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 17.111 ; 17.128 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 17.141 ; 17.140 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 17.154 ; 17.175 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 17.161 ; 17.182 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 16.969 ; 16.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 16.977 ; 16.976 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 16.979 ; 17.000 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 17.030 ; 17.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 16.595 ; 16.612 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 16.621 ; 16.620 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.761 ; 13.760 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.761 ; 13.760 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.584 ; 14.605 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.584 ; 14.605 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.991 ; 12.989 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.043 ; 13.059 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.005 ; 13.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.196 ; 13.194 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.991 ; 12.989 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 13.296 ; 13.294 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 13.430 ; 13.428 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 13.417 ; 13.415 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.487 ; 13.507 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.432 ; 13.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 14.691 ; 14.711 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.434 ; 14.450 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.464 ; 14.462 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 14.480 ; 14.500 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.508 ; 14.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.280 ; 14.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.312 ; 14.310 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.364 ; 14.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.370 ; 14.390 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.118 ; 14.134 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.154 ; 14.152 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.174 ; 14.194 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.179 ; 14.199 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.712 ; 13.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.724 ; 13.744 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.481 ; 13.497 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.432 ; 13.430 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 13.552 ; 13.586 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 13.795 ; 13.830 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 13.552 ; 13.586 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 12.111 ; 12.127 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 12.111 ; 12.127 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 14.645 ; 14.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 15.507 ; 15.527 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 15.509 ; 15.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 15.367 ; 15.383 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 15.387 ; 15.385 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 15.441 ; 15.461 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 15.448 ; 15.468 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 15.118 ; 15.134 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 15.150 ; 15.148 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 15.163 ; 15.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 15.170 ; 15.190 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 14.982 ; 14.998 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 14.986 ; 14.984 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 14.989 ; 15.009 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 15.044 ; 15.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 14.645 ; 14.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 14.671 ; 14.669 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 12.159 ; 12.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 12.159 ; 12.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.952 ; 12.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.952 ; 12.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.736    ; 14.737    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 14.991    ; 14.974    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.943    ; 14.926    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 15.186    ; 15.187    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.736    ; 14.737    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 15.121    ; 15.122    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 15.437    ; 15.438    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 15.396    ; 15.397    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 15.514    ; 15.493    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 16.028    ; 16.029    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 17.375    ; 17.354    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 17.010    ; 16.993    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 17.018    ; 17.019    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 17.055    ; 17.034    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 17.084    ; 17.063    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 16.811    ; 16.794    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 16.823    ; 16.824    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 16.897    ; 16.876    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 16.904    ; 16.883    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 16.721    ; 16.704    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 16.737    ; 16.738    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 16.775    ; 16.754    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 16.784    ; 16.763    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 16.456    ; 16.435    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 16.468    ; 16.447    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 16.129    ; 16.112    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 16.028    ; 16.029    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 16.419    ; 16.383    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 16.419    ; 16.383    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 17.238    ; 17.203    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.884    ; 13.867    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.884    ; 13.867    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 17.767    ; 17.750    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 18.998    ; 18.977    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 19.001    ; 18.980    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 18.846    ; 18.829    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 18.843    ; 18.844    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 18.919    ; 18.898    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 18.928    ; 18.907    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 18.443    ; 18.426    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 18.454    ; 18.455    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 18.489    ; 18.468    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 18.496    ; 18.475    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 18.247    ; 18.230    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 18.218    ; 18.219    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 18.241    ; 18.220    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 18.309    ; 18.288    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 17.767    ; 17.750    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 17.775    ; 17.776    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.948    ; 13.949    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.948    ; 13.949    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.828    ; 14.807    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.828    ; 14.807    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 13.035    ; 13.037    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 13.213    ; 13.197    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 13.171    ; 13.155    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.394    ; 13.396    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 13.035    ; 13.037    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 13.393    ; 13.395    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 13.630    ; 13.632    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 13.600    ; 13.602    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.707    ; 13.687    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.884    ; 13.886    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 15.338    ; 15.318    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.999    ; 14.983    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 15.007    ; 15.009    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 15.045    ; 15.025    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 15.074    ; 15.054    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.803    ; 14.787    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.815    ; 14.817    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.890    ; 14.870    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.897    ; 14.877    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.680    ; 14.664    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.696    ; 14.698    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.736    ; 14.716    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.744    ; 14.724    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 14.235    ; 14.215    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 14.247    ; 14.227    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.928    ; 13.912    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.884    ; 13.886    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 14.139    ; 14.105    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 14.493    ; 14.458    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 14.139    ; 14.105    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 12.239    ; 12.223    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 12.239    ; 12.223    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 15.443    ; 15.427    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 16.573    ; 16.553    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 16.576    ; 16.556    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 16.425    ; 16.409    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 16.423    ; 16.425    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 16.500    ; 16.480    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 16.509    ; 16.489    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 16.061    ; 16.045    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 16.073    ; 16.075    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 16.108    ; 16.088    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 16.115    ; 16.095    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 15.869    ; 15.853    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 15.829    ; 15.831    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 15.854    ; 15.834    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 15.933    ; 15.913    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 15.443    ; 15.427    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 15.451    ; 15.453    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 12.277    ; 12.279    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 12.277    ; 12.279    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 13.132    ; 13.112    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 13.132    ; 13.112    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.279 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.279                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.708        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.571        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 17.458                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.589        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.869        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.607                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.791        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.816        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 61.680                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.548       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.132       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 62.337                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.445       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.892       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note                                           ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
; 91.79 MHz  ; 91.79 MHz       ; altera_reserved_tck                                               ;                                                ;
; 133.8 MHz  ; 133.8 MHz       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;                                                ;
; 893.66 MHz ; 650.2 MHz       ; clock                                                             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.526  ; 0.000         ;
; altera_reserved_tck                                               ; 11.219 ; 0.000         ;
; clock                                                             ; 18.881 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                                         ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.143 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.417 ; 0.000         ;
; clock                                                             ; 0.514 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                                                      ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.221  ; 0.000         ;
; altera_reserved_tck                                               ; 13.747 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                                                      ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.764 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.777 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.517  ; 0.000         ;
; clock                                                             ; 9.250  ; 0.000         ;
; altera_reserved_tck                                               ; 15.442 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.746  ; 3.535  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 3.345  ; 3.996  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -1.249 ; -0.896 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -1.449 ; -1.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -1.852 ; -1.434 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -1.249 ; -0.896 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; -0.616 ; 0.874  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -2.157 ; -1.474 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -1.467 ; -0.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -2.680 ; -2.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -2.635 ; -2.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -2.475 ; -1.897 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -2.113 ; -1.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -2.704 ; -2.103 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; -0.616 ; 0.874  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; -0.260 ; 1.269  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -1.632 ; -0.748 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.930 ; 0.304  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.893 ; -1.291 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -1.167 ; 0.067  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -1.556 ; -0.643 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.745 ; 0.562  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.938 ; -1.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -2.509 ; -1.950 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -2.028 ; -1.200 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.687 ; 0.596  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -2.114 ; -1.529 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -2.265 ; -1.714 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -2.143 ; -1.453 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; -0.260 ; 1.269  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.889 ; -1.263 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -2.316 ; -1.762 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; -0.284 ; 0.222  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -1.247 ; -0.737 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -1.644 ; -1.309 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -1.092 ; -0.325 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -1.488 ; -1.012 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -1.081 ; -0.642 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -1.074 ; -0.739 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; -0.284 ; 0.222  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.924 ; -0.531 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -1.398 ; -0.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.646 ; 0.355 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.675 ; 3.378 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.402 ; 3.019 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.675 ; 3.378 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.330 ; 3.002 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.508 ; 4.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 4.015 ; 3.431 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 3.438 ; 2.743 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 4.504 ; 4.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.478 ; 4.012 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 4.314 ; 3.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.973 ; 3.453 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.508 ; 3.991 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.714 ; 1.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.321 ; 3.827 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.576 ; 2.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.981 ; 2.057 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.752 ; 3.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.212 ; 2.314 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.496 ; 2.764 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.817 ; 1.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.778 ; 3.270 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.321 ; 3.827 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.924 ; 3.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.743 ; 1.719 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.950 ; 3.442 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 4.098 ; 3.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.997 ; 3.414 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 2.397 ; 1.256 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.749 ; 3.211 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 4.147 ; 3.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.774 ; 3.451 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.241 ; 2.859 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.774 ; 3.451 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.752 ; 3.392 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.456 ; 3.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 3.060 ; 2.712 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.196 ; 2.890 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 2.857 ; 2.466 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.272 ; 2.969 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.392 ; 3.085 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.177  ; 6.214  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.274  ; 7.347  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 15.389 ; 15.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 12.940 ; 12.962 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 14.616 ; 14.797 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 14.886 ; 15.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.706 ; 14.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.214 ; 15.642 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.389 ; 15.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 14.775 ; 14.993 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.315 ; 15.780 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 14.613 ; 14.767 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.478 ; 13.814 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.269 ; 15.724 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 15.299 ; 15.780 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.315 ; 15.752 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.236 ; 13.341 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.255 ; 13.420 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 14.684 ; 15.374 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 14.428 ; 15.012 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 14.684 ; 15.374 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.021 ; 13.278 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.226 ; 13.621 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.293 ; 13.707 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 12.921 ; 13.136 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 12.872 ; 13.071 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 13.950 ; 14.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.323 ; 13.665 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.497 ; 13.908 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 13.763 ; 14.415 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 13.739 ; 14.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 13.661 ; 14.158 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 13.944 ; 14.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 13.950 ; 14.630 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 14.833 ; 15.765 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 14.348 ; 15.121 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 13.693 ; 14.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 13.547 ; 14.000 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 13.331 ; 13.822 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.122 ; 13.292 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 14.833 ; 15.765 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.526 ; 15.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 13.793 ; 14.267 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 20.394 ; 21.939 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 14.557 ; 15.525 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 13.517 ; 13.831 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 14.069 ; 14.974 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.411 ; 18.201 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 15.799 ; 14.939 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 14.837 ; 15.779 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 13.841 ; 14.339 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 14.850 ; 15.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 13.681 ; 13.967 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.081 ; 15.927 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 14.962 ; 15.760 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 14.921 ; 16.079 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 15.075 ; 15.941 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 15.833 ; 17.060 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 16.411 ; 18.201 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.505 ; 13.814 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 15.330 ; 16.558 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 13.754 ; 14.178 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 14.184 ; 15.060 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.120 ; 13.309 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.281 ; 13.599 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 14.135 ; 15.006 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 16.307 ; 17.284 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 16.307 ; 17.284 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 15.922 ; 16.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.460 ; 13.850 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.460 ; 13.850 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.388 ; 16.741 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 14.038 ; 14.687 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.351 ; 15.054 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.230 ; 15.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 13.287 ; 13.564 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 13.785 ; 14.333 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 13.704 ; 14.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.533 ; 13.930 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.504 ; 13.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 14.660 ; 15.589 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 14.690 ; 15.754 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.349 ; 15.149 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.388 ; 16.741 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 15.339 ; 16.510 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 14.792 ; 15.849 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 13.593 ; 14.100 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 15.117 ; 16.365 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 14.210 ; 15.048 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 14.210 ; 15.048 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 13.409 ; 13.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 13.409 ; 13.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.864  ; 5.887  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.791  ; 5.843  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 11.473 ; 11.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 11.473 ; 11.455 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 11.813 ; 11.897 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 12.031 ; 12.173 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 12.123 ; 12.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 12.348 ; 12.644 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 12.500 ; 12.806 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 11.965 ; 12.098 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 11.747 ; 11.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 11.818 ; 11.891 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 11.936 ; 12.135 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 12.368 ; 12.619 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 12.381 ; 12.627 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 12.418 ; 12.659 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 11.747 ; 11.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 11.756 ; 11.842 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 11.438 ; 11.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 12.853 ; 13.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 13.074 ; 13.641 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 11.539 ; 11.685 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 11.717 ; 11.950 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 11.784 ; 12.046 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 11.479 ; 11.639 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 11.438 ; 11.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 11.825 ; 12.053 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 11.825 ; 12.053 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 11.980 ; 12.262 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 12.176 ; 12.609 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 12.157 ; 12.587 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 12.127 ; 12.475 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 12.350 ; 12.804 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 12.355 ; 12.803 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 11.677 ; 11.789 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 12.688 ; 13.180 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 12.109 ; 12.412 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 12.041 ; 12.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 11.810 ; 12.111 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 11.677 ; 11.789 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 13.147 ; 13.802 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 12.934 ; 13.334 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 12.280 ; 12.617 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 13.283 ; 14.135 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 12.892 ; 13.534 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 12.017 ; 12.258 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 12.521 ; 13.337 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 11.677 ; 11.802 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 14.011 ; 13.320 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 13.196 ; 13.898 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 12.283 ; 12.611 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 13.158 ; 13.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 12.196 ; 12.409 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 13.460 ; 14.151 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 13.329 ; 13.979 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 13.221 ; 14.045 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 13.443 ; 14.133 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 14.033 ; 14.880 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 14.508 ; 15.795 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 12.024 ; 12.234 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 13.608 ; 14.492 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 12.259 ; 12.573 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 12.554 ; 13.102 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 11.677 ; 11.802 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 11.811 ; 12.036 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 12.494 ; 13.034 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 13.055 ; 13.942 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 13.380 ; 14.209 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 13.055 ; 13.942 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 11.952 ; 12.246 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 11.952 ; 12.246 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 11.820 ; 12.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 12.481 ; 12.948 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 12.797 ; 13.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 12.609 ; 13.269 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 11.820 ; 12.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 12.240 ; 12.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 12.166 ; 12.491 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 12.035 ; 12.324 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 12.006 ; 12.265 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 13.026 ; 13.710 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 13.045 ; 13.832 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 12.750 ; 13.346 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 13.630 ; 14.592 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 13.640 ; 14.525 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 13.130 ; 13.884 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 12.073 ; 12.431 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 13.398 ; 14.298 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 12.572 ; 13.129 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 12.572 ; 13.129 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 11.940 ; 12.120 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 11.940 ; 12.120 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                           ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.181 ; 14.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 14.263 ; 14.277 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.221 ; 14.235 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 14.411 ; 14.413 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.181 ; 14.183 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.475 ; 14.477 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.635 ; 14.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.612 ; 14.614 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 14.701 ; 14.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 14.812 ; 14.814 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 15.995 ; 16.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 15.718 ; 15.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 15.739 ; 15.741 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 15.766 ; 15.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 15.795 ; 15.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 15.560 ; 15.574 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 15.585 ; 15.587 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 15.649 ; 15.664 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 15.655 ; 15.671 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 15.423 ; 15.437 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 15.452 ; 15.454 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 15.481 ; 15.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 15.489 ; 15.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.117 ; 15.132 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.130 ; 15.146 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 14.867 ; 14.881 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 14.812 ; 14.814 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 15.148 ; 15.219 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 15.148 ; 15.219 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 16.171 ; 16.242 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.328 ; 13.342 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.328 ; 13.342 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 16.042 ; 16.056 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 16.942 ; 16.957 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 16.945 ; 16.961 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 16.796 ; 16.810 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 16.807 ; 16.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 16.873 ; 16.888 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 16.881 ; 16.897 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 16.527 ; 16.541 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 16.552 ; 16.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 16.575 ; 16.590 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 16.582 ; 16.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 16.383 ; 16.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 16.387 ; 16.389 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 16.401 ; 16.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 16.448 ; 16.464 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 16.042 ; 16.056 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 16.062 ; 16.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.380 ; 13.382 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.380 ; 13.382 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.181 ; 14.196 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.181 ; 14.196 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.661 ; 12.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 12.715 ; 12.727 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 12.678 ; 12.690 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 12.848 ; 12.848 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.661 ; 12.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 12.929 ; 12.929 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 13.058 ; 13.058 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 13.041 ; 13.041 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.125 ; 13.139 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.133 ; 13.133 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 14.292 ; 14.306 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.032 ; 14.044 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.054 ; 14.054 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 14.081 ; 14.094 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.110 ; 14.124 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 13.876 ; 13.888 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 13.902 ; 13.902 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 13.966 ; 13.979 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 13.972 ; 13.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 13.742 ; 13.754 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 13.772 ; 13.772 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 13.802 ; 13.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 13.809 ; 13.823 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.397 ; 13.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.410 ; 13.424 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.168 ; 13.180 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.133 ; 13.133 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 13.290 ; 13.359 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 13.504 ; 13.573 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 13.290 ; 13.359 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 11.878 ; 11.890 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 11.878 ; 11.890 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 14.244 ; 14.256 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 15.072 ; 15.085 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 15.075 ; 15.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 14.929 ; 14.941 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 14.942 ; 14.942 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 15.008 ; 15.021 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 15.016 ; 15.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 14.686 ; 14.698 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 14.711 ; 14.711 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 14.735 ; 14.748 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 14.742 ; 14.756 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 14.546 ; 14.558 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 14.550 ; 14.550 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 14.564 ; 14.577 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 14.612 ; 14.626 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 14.244 ; 14.256 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 14.265 ; 14.265 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 11.907 ; 11.907 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 11.907 ; 11.907 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.675 ; 12.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.675 ; 12.688 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 14.312    ; 14.310    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 14.560    ; 14.546    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 14.514    ; 14.500    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 14.738    ; 14.736    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 14.312    ; 14.310    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 14.672    ; 14.670    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 14.981    ; 14.979    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 14.943    ; 14.941    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 15.062    ; 15.046    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 15.536    ; 15.534    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 16.847    ; 16.831    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 16.480    ; 16.466    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 16.487    ; 16.485    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 16.527    ; 16.512    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 16.557    ; 16.541    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 16.280    ; 16.266    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 16.292    ; 16.290    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 16.369    ; 16.354    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 16.378    ; 16.362    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 16.194    ; 16.180    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 16.211    ; 16.209    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 16.252    ; 16.237    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 16.262    ; 16.246    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 15.947    ; 15.932    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 15.960    ; 15.944    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 15.628    ; 15.614    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 15.536    ; 15.534    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 16.024    ; 15.953    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 16.024    ; 15.953    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 16.866    ; 16.795    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 13.504    ; 13.490    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 13.504    ; 13.490    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 17.184    ; 17.170    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 18.371    ; 18.356    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 18.375    ; 18.359    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 18.223    ; 18.209    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 18.221    ; 18.219    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 18.300    ; 18.285    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 18.310    ; 18.294    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 17.831    ; 17.817    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 17.843    ; 17.841    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 17.880    ; 17.865    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 17.889    ; 17.873    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 17.633    ; 17.619    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 17.609    ; 17.607    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 17.636    ; 17.621    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 17.701    ; 17.685    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 17.184    ; 17.170    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 17.192    ; 17.190    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 13.558    ; 13.556    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 13.558    ; 13.556    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 14.426    ; 14.411    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 14.426    ; 14.411    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 12.752    ; 12.752    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 12.910    ; 12.898    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 12.870    ; 12.858    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 13.077    ; 13.077    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 12.752    ; 12.752    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 13.073    ; 13.073    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 13.291    ; 13.291    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 13.263    ; 13.263    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 13.373    ; 13.359    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 13.565    ; 13.565    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 14.973    ; 14.959    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 14.632    ; 14.620    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 14.641    ; 14.641    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 14.681    ; 14.668    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 14.711    ; 14.697    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 14.436    ; 14.424    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 14.448    ; 14.448    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 14.525    ; 14.512    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 14.535    ; 14.521    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 14.322    ; 14.310    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 14.339    ; 14.339    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 14.382    ; 14.369    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 14.391    ; 14.377    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 13.900    ; 13.887    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 13.914    ; 13.900    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 13.602    ; 13.590    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 13.565    ; 13.565    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 13.910    ; 13.841    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 14.251    ; 14.182    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 13.910    ; 13.841    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 11.995    ; 11.983    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 11.995    ; 11.983    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 15.040    ; 15.028    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 16.134    ; 16.121    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 16.138    ; 16.124    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 15.989    ; 15.977    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 15.988    ; 15.988    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 16.068    ; 16.055    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 16.078    ; 16.064    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 15.636    ; 15.624    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 15.648    ; 15.648    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 15.686    ; 15.673    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 15.695    ; 15.681    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 15.442    ; 15.430    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 15.406    ; 15.406    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 15.433    ; 15.420    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 15.511    ; 15.497    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 15.040    ; 15.028    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 15.048    ; 15.048    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 12.025    ; 12.025    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 12.025    ; 12.025    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 12.868    ; 12.855    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 12.868    ; 12.855    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 17.191 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.191                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 8.648        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 8.543        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 17.461                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 8.566        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 8.895        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 17.571                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 8.797        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 8.774        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 61.719                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 31.536       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 30.183       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 62.375                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 31.406       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 30.969       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                                                        ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.789  ; 0.000         ;
; altera_reserved_tck                                               ; 14.126 ; 0.000         ;
; clock                                                             ; 19.449 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                                                        ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.037 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.176 ; 0.000         ;
; clock                                                             ; 0.259 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                                                     ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.824  ; 0.000         ;
; altera_reserved_tck                                               ; 15.384 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                                                     ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.340 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.365 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.887  ; 0.000         ;
; clock                                                             ; 9.398  ; 0.000         ;
; altera_reserved_tck                                               ; 15.414 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.457  ; 2.674  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 1.750  ; 2.857  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.502 ; -0.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.508 ; -0.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.627 ; -0.349 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.502 ; -0.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.281  ; 2.004  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -0.972 ; 0.054  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -0.495 ; 0.753  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -1.200 ; -0.236 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.238 ; -0.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.218 ; -0.305 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.990 ; -0.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.240 ; -0.289 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.281  ; 2.004  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.406  ; 2.140  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.595 ; 0.563  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.022 ; 1.462  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -0.937 ; -0.003 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.255 ; 1.178  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -0.573 ; 0.621  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.088  ; 1.640  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -0.919 ; 0.003  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.150 ; -0.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -0.764 ; 0.377  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.110  ; 1.630  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.047 ; -0.150 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.080 ; -0.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.980 ; -0.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.406  ; 2.140  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.941 ; 0.002  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.123 ; -0.244 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.113  ; 0.458  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.383 ; -0.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.617 ; -0.391 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.239 ; 0.255  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.523 ; -0.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.286 ; 0.032  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.335 ; -0.077 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 0.113  ; 0.458  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.188 ; 0.115  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.448 ; -0.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                  ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.427 ; -0.262 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.309 ; -0.385 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 1.475 ; 1.307  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.380 ; 1.137  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.475 ; 1.307  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.376 ; 1.154  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 2.084 ; 1.212  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.805 ; 0.853  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.412 ; 0.335  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 2.064 ; 1.187  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 2.071 ; 1.212  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 2.030 ; 1.155  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.816 ; 0.924  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 2.084 ; 1.188  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.765 ; -0.691 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 1.993 ; 1.091  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.486 ; 0.473  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 0.995 ; -0.264 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.758 ; 0.860  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.217 ; 0.015  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.458 ; 0.395  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.897 ; -0.425 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.732 ; 0.848  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 1.993 ; 1.091  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.675 ; 0.668  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.854 ; -0.487 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.854 ; 0.988  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.888 ; 1.042  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.805 ; 0.897  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.616 ; -0.846 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.761 ; 0.857  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 1.930 ; 1.081  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.495 ; 1.309  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 1.259 ; 1.030  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.495 ; 1.309  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.488 ; 1.242  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 1.386 ; 1.173  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 1.170 ; 0.899  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.216 ; 1.003  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 0.990 ; 0.711  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 1.288 ; 1.083  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 1.327 ; 1.130  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.409  ; 3.461  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.575  ; 4.652  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 8.027  ; 8.614  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.599  ; 6.795  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.413  ; 7.714  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 7.622  ; 8.012  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 7.246  ; 7.800  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.898  ; 8.454  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 8.027  ; 8.614  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.549  ; 7.893  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 7.966  ; 8.508  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.443  ; 7.710  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.946  ; 7.371  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 7.867  ; 8.394  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 7.966  ; 8.508  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.953  ; 8.461  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.795  ; 7.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.839  ; 7.144  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 8.055  ; 8.751  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.850  ; 8.443  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 8.055  ; 8.751  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 7.070  ; 7.341  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 7.188  ; 7.581  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 7.241  ; 7.636  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.950  ; 7.202  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.893  ; 7.145  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 7.692  ; 8.331  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 7.253  ; 7.594  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 7.356  ; 7.765  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 7.575  ; 8.182  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 7.552  ; 8.167  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 7.452  ; 7.932  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.692  ; 8.331  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 7.667  ; 8.304  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 8.280  ; 9.118  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 7.947  ; 8.666  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 7.476  ; 7.974  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 7.327  ; 7.772  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 7.250  ; 7.714  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 7.017  ; 7.220  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 8.280  ; 9.118  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.968  ; 8.497  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 7.506  ; 7.947  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 10.509 ; 11.851 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 8.139  ; 9.017  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 7.228  ; 7.528  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 7.599  ; 8.430  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 9.472  ; 11.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 9.105  ; 8.311  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 8.290  ; 9.139  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 7.580  ; 8.031  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 8.339  ; 9.266  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 7.413  ; 7.702  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 8.379  ; 9.192  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 8.290  ; 9.065  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 8.438  ; 9.464  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 8.385  ; 9.206  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 8.986  ; 10.074 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 9.472  ; 11.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 7.265  ; 7.540  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 8.627  ; 9.718  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 7.440  ; 7.839  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.878  ; 8.654  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 7.025  ; 7.237  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 7.224  ; 7.556  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 7.882  ; 8.662  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 8.724  ; 9.600  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 8.724  ; 9.600  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 8.476  ; 9.367  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 7.258  ; 7.652  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 7.258  ; 7.652  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 8.773  ; 9.970  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 7.676  ; 8.265  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.923  ; 8.605  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.936  ; 8.767  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 7.136  ; 7.401  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.516  ; 7.997  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 7.461  ; 7.936  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 7.318  ; 7.689  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 7.309  ; 7.662  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 8.119  ; 8.960  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 8.217  ; 9.163  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 8.012  ; 8.746  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 8.773  ; 9.970  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 8.596  ; 9.662  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 8.297  ; 9.241  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 7.374  ; 7.831  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 8.572  ; 9.664  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 7.919  ; 8.677  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 7.919  ; 8.677  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 7.252  ; 7.523  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 7.252  ; 7.523  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.300 ; 3.346 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.817 ; 3.875 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 5.947 ; 6.124 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 5.947 ; 6.124 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 6.144 ; 6.385 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 6.315 ; 6.605 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.505 ; 6.947 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.584 ; 7.040 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.697 ; 7.157 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 6.272 ; 6.556 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 6.129 ; 6.354 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 6.177 ; 6.392 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.244 ; 6.580 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.526 ; 6.902 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.605 ; 6.980 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.608 ; 6.975 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.129 ; 6.354 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.166 ; 6.409 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 6.252 ; 6.471 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.134 ; 7.659 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.316 ; 7.921 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.386 ; 6.574 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.488 ; 6.768 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.541 ; 6.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.303 ; 6.513 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.252 ; 6.471 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.558 ; 6.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.558 ; 6.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.647 ; 6.956 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.818 ; 7.258 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.797 ; 7.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.734 ; 7.101 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.933 ; 7.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.906 ; 7.367 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 6.369 ; 6.534 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 7.144 ; 7.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.726 ; 7.076 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.642 ; 7.002 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.539 ; 6.863 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.369 ; 6.534 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.467 ; 8.104 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.224 ; 7.656 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.813 ; 7.166 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 7.268 ; 8.071 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 7.322 ; 7.962 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.555 ; 6.816 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.883 ; 7.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 6.375 ; 6.549 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 8.208 ; 7.542 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 7.502 ; 8.181 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.846 ; 7.180 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 7.512 ; 8.220 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.728 ; 6.976 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.625 ; 8.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.531 ; 8.207 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.598 ; 8.382 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.615 ; 8.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 8.093 ; 8.920 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 8.502 ; 9.675 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.597 ; 6.826 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.784 ; 8.633 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.763 ; 7.097 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.084 ; 7.624 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.375 ; 6.549 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.550 ; 6.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 7.080 ; 7.620 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 7.159 ; 7.988 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 7.367 ; 8.140 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 7.159 ; 7.988 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.567 ; 6.887 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.567 ; 6.887 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.469 ; 6.694 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.946 ; 7.411 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.202 ; 7.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.152 ; 7.793 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.469 ; 6.694 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 6.786 ; 7.140 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.742 ; 7.083 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.634 ; 6.939 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.624 ; 6.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.336 ; 7.994 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 7.417 ; 8.164 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 7.247 ; 7.838 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.899 ; 8.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.778 ; 8.640 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 7.491 ; 8.221 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.672 ; 7.031 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.721 ; 8.564 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 7.121 ; 7.669 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 7.121 ; 7.669 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.578 ; 6.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.578 ; 6.790 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                         ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.525 ; 7.523 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.559 ; 7.573 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.540 ; 7.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.660 ; 7.658 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.525 ; 7.523 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.699 ; 7.697 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.805 ; 7.803 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.793 ; 7.791 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.852 ; 7.868 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 8.121 ; 8.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.823 ; 8.839 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.652 ; 8.666 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.674 ; 8.672 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.687 ; 8.703 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.705 ; 8.721 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.524 ; 8.538 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.549 ; 8.547 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.599 ; 8.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.597 ; 8.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.486 ; 8.500 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.513 ; 8.511 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.531 ; 8.547 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.529 ; 8.545 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 8.283 ; 8.299 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 8.288 ; 8.304 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 8.139 ; 8.153 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 8.121 ; 8.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.108 ; 8.187 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.108 ; 8.187 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.418 ; 8.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.085 ; 7.099 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.085 ; 7.099 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.889 ; 8.903 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.498 ; 9.514 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.494 ; 9.510 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.374 ; 9.388 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.386 ; 9.384 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.438 ; 9.454 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.436 ; 9.452 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.209 ; 9.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.233 ; 9.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.244 ; 9.260 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.242 ; 9.258 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 9.102 ; 9.116 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 9.107 ; 9.105 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 9.107 ; 9.123 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 9.145 ; 9.161 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.889 ; 8.903 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.906 ; 8.904 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.112 ; 7.110 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.112 ; 7.110 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.569 ; 7.585 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.569 ; 7.585 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.848 ; 6.846 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 6.865 ; 6.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 6.848 ; 6.862 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 6.957 ; 6.955 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.848 ; 6.846 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.009 ; 7.007 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.094 ; 7.092 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.088 ; 7.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.142 ; 7.158 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.313 ; 7.311 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.025 ; 8.041 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.861 ; 7.875 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.884 ; 7.882 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 7.897 ; 7.913 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 7.915 ; 7.931 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.735 ; 7.749 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.760 ; 7.758 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.811 ; 7.827 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.808 ; 7.824 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.691 ; 7.705 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.719 ; 7.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.737 ; 7.753 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.736 ; 7.752 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.456 ; 7.472 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.461 ; 7.477 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.322 ; 7.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.313 ; 7.311 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.115 ; 7.192 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.354 ; 7.432 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.115 ; 7.192 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.433 ; 6.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.433 ; 6.447 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.017 ; 8.031 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.587 ; 8.603 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.582 ; 8.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.465 ; 8.479 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.478 ; 8.476 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.530 ; 8.546 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.528 ; 8.544 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.314 ; 8.328 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.338 ; 8.336 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.350 ; 8.366 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.348 ; 8.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.210 ; 8.224 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.213 ; 8.211 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.214 ; 8.230 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.253 ; 8.269 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.017 ; 8.031 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.035 ; 8.033 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.447 ; 6.445 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.447 ; 6.445 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.900 ; 6.916 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.900 ; 6.916 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.738     ; 7.740     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.860     ; 7.846     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.836     ; 7.822     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.986     ; 7.988     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.738     ; 7.740     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.951     ; 7.953     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 8.141     ; 8.143     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 8.115     ; 8.117     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 8.205     ; 8.189     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 8.776     ; 8.778     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 9.610     ; 9.594     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 9.371     ; 9.357     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 9.376     ; 9.378     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 9.406     ; 9.390     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 9.425     ; 9.409     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 9.206     ; 9.192     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 9.214     ; 9.216     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 9.281     ; 9.265     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 9.279     ; 9.263     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 9.190     ; 9.176     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 9.201     ; 9.203     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 9.235     ; 9.219     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 9.234     ; 9.218     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 9.033     ; 9.017     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 9.039     ; 9.023     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 8.828     ; 8.814     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 8.776     ; 8.778     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.926     ; 8.847     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.926     ; 8.847     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 9.073     ; 8.995     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 7.280     ; 7.266     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 7.280     ; 7.266     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 9.913     ; 9.899     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 10.778    ; 10.762    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 10.774    ; 10.758    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 10.650    ; 10.636    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 10.643    ; 10.645    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 10.713    ; 10.697    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 10.712    ; 10.696    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 10.378    ; 10.364    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 10.385    ; 10.387    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 10.413    ; 10.397    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 10.412    ; 10.396    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 10.224    ; 10.210    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 10.198    ; 10.200    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 10.214    ; 10.198    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 10.267    ; 10.251    ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 9.913     ; 9.899     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 9.914     ; 9.916     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 7.307     ; 7.309     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 7.307     ; 7.309     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.858     ; 7.842     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.858     ; 7.842     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.032     ; 7.034     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.105     ; 7.091     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.085     ; 7.071     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.220     ; 7.222     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.032     ; 7.034     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.229     ; 7.231     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.365     ; 7.367     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.348     ; 7.350     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.430     ; 7.414     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.752     ; 7.754     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.684     ; 8.668     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.458     ; 8.444     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.463     ; 8.465     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.494     ; 8.478     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.513     ; 8.497     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.295     ; 8.281     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.303     ; 8.305     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.371     ; 8.355     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.369     ; 8.353     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.251     ; 8.237     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.262     ; 8.264     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.297     ; 8.281     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.296     ; 8.280     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.969     ; 7.953     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.975     ; 7.959     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.773     ; 7.759     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.752     ; 7.754     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.720     ; 7.643     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.065     ; 7.987     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.720     ; 7.643     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.583     ; 6.569     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.583     ; 6.569     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.794     ; 8.780     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.595     ; 9.579     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.591     ; 9.575     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.470     ; 9.456     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.464     ; 9.466     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.534     ; 9.518     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.533     ; 9.517     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.220     ; 9.206     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.228     ; 9.230     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.256     ; 9.240     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.255     ; 9.239     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 9.068     ; 9.054     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 9.039     ; 9.041     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 9.056     ; 9.040     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 9.112     ; 9.096     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.794     ; 8.780     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.795     ; 8.797     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.594     ; 6.596     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.594     ; 6.596     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.152     ; 7.136     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.152     ; 7.136     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.669 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 18.669                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.285        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.384        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.679                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.411        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.268        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.790                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.401        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.389        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 63.709                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 32.254       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.455       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 64.086                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 32.263       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.823       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.368  ; 0.000         ;
; altera_reserved_tck                                               ; 14.480 ; 0.000         ;
; clock                                                             ; 19.474 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                                         ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.023 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.166 ; 0.000         ;
; clock                                                             ; 0.246 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                                                      ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 7.251  ; 0.000         ;
; altera_reserved_tck                                               ; 15.643 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                                                      ;
+-------------------------------------------------------------------+-------+---------------+
; Clock                                                             ; Slack ; End Point TNS ;
+-------------------------------------------------------------------+-------+---------------+
; altera_reserved_tck                                               ; 0.303 ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.331 ; 0.000         ;
+-------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.890  ; 0.000         ;
; clock                                                             ; 9.401  ; 0.000         ;
; altera_reserved_tck                                               ; 15.400 ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.351  ; 2.514  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 1.608  ; 2.689  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.518 ; -0.267 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.533 ; -0.290 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.669 ; -0.406 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.518 ; -0.267 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.089  ; 1.647  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -1.051 ; -0.024 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -0.624 ; 0.572  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -1.298 ; -0.312 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.310 ; -0.349 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.320 ; -0.353 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -1.127 ; -0.137 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.330 ; -0.351 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.089  ; 1.647  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.204  ; 1.770  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.717 ; 0.425  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.178 ; 1.182  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -1.069 ; -0.076 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.432 ; 0.911  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -0.699 ; 0.472  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; -0.084 ; 1.335  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -1.041 ; -0.063 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.264 ; -0.282 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -0.877 ; 0.244  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; -0.081 ; 1.333  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.164 ; -0.198 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.215 ; -0.269 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -1.095 ; -0.081 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.204  ; 1.770  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -1.075 ; -0.070 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.256 ; -0.308 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.044  ; 0.371  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.420 ; -0.131 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.603 ; -0.402 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.272 ; 0.156  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.538 ; -0.281 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.339 ; -0.044 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.367 ; -0.121 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 0.044  ; 0.371  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.260 ; 0.028  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.498 ; -0.242 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                  ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.434 ; -0.306 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.297 ; -0.431 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 1.463 ; 1.292  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 1.360 ; 1.144  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 1.463 ; 1.292  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 1.349 ; 1.142  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 2.124 ; 1.200  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 1.836 ; 0.868  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 1.483 ; 0.425  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 2.112 ; 1.198  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 2.093 ; 1.200  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 2.082 ; 1.158  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 1.902 ; 0.963  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 2.124 ; 1.195  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.889 ; -0.448 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 2.057 ; 1.114  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 1.553 ; 0.528  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 1.089 ; -0.093 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 1.838 ; 0.890  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 1.332 ; 0.177  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 1.530 ; 0.461  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 1.003 ; -0.230 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 1.805 ; 0.866  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 2.057 ; 1.114  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 1.733 ; 0.724  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.980 ; -0.281 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 1.922 ; 0.997  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 1.971 ; 1.060  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 1.869 ; 0.912  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.750 ; -0.594 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 1.842 ; 0.885  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 2.012 ; 1.099  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 1.443 ; 1.277  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 1.255 ; 1.035  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 1.443 ; 1.277  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 1.443 ; 1.236  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 1.360 ; 1.168  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 1.180 ; 0.937  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 1.207 ; 1.002  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 0.994 ; 0.730  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 1.275 ; 1.076  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 1.337 ; 1.148  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.182 ; 3.214  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 4.274 ; 4.336  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 7.605 ; 8.060  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 6.215 ; 6.385  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 7.026 ; 7.273  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 7.212 ; 7.523  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.823 ; 7.255  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 7.492 ; 7.918  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 7.605 ; 8.060  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 7.151 ; 7.428  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 7.552 ; 7.976  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 7.058 ; 7.274  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 6.567 ; 6.916  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 7.473 ; 7.889  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 7.552 ; 7.976  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 7.552 ; 7.950  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 6.409 ; 6.641  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 6.465 ; 6.715  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 7.519 ; 8.076  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 7.345 ; 7.824  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 7.519 ; 8.076  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 6.616 ; 6.828  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.732 ; 7.036  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.771 ; 7.084  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 6.506 ; 6.713  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 6.459 ; 6.665  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 7.208 ; 7.699  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.797 ; 7.067  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.909 ; 7.221  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 7.102 ; 7.563  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 7.084 ; 7.563  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.993 ; 7.369  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 7.208 ; 7.699  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 7.199 ; 7.685  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 7.693 ; 8.357  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 7.401 ; 7.964  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.970 ; 7.382  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.838 ; 7.210  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.770 ; 7.138  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 6.525 ; 6.720  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 7.693 ; 8.357  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 7.360 ; 7.819  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.994 ; 7.369  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 9.912 ; 10.999 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 7.621 ; 8.295  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.709 ; 6.983  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 7.146 ; 7.790  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 8.773 ; 9.981  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 8.380 ; 7.745  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 7.726 ; 8.394  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 7.026 ; 7.402  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 7.757 ; 8.483  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.900 ; 7.157  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.787 ; 8.451  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 7.684 ; 8.319  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.848 ; 8.642  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.810 ; 8.473  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 8.345 ; 9.213  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 8.773 ; 9.981  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.718 ; 6.984  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 8.049 ; 8.901  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.910 ; 7.262  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 7.379 ; 7.982  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 6.566 ; 6.762  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.740 ; 7.016  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 7.357 ; 7.953  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 8.237 ; 8.910  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 8.237 ; 8.910  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 8.022 ; 8.702  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.748 ; 7.087  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.748 ; 7.087  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 8.160 ; 9.084  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 7.178 ; 7.655  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 7.398 ; 7.940  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 7.404 ; 8.043  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.626 ; 6.871  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 7.009 ; 7.413  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.944 ; 7.341  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.786 ; 7.109  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.777 ; 7.088  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 7.583 ; 8.246  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 7.671 ; 8.405  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 7.459 ; 8.034  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 8.160 ; 9.084  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 8.024 ; 8.855  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 7.742 ; 8.478  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.847 ; 7.232  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.967 ; 8.811  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 7.381 ; 7.966  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 7.381 ; 7.966  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.770 ; 7.012  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.770 ; 7.012  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 5.608 ; 5.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 5.608 ; 5.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 5.804 ; 5.994 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 5.959 ; 6.187 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.136 ; 6.472 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.230 ; 6.577 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.327 ; 6.675 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.924 ; 6.148 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.790 ; 5.985 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 5.839 ; 6.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 5.917 ; 6.189 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.189 ; 6.488 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.250 ; 6.538 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.264 ; 6.548 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 5.790 ; 5.985 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.839 ; 6.044 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.862 ; 6.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.680 ; 7.099 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.834 ; 7.316 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 5.981 ; 6.130 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.081 ; 6.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.120 ; 6.347 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 5.905 ; 6.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.862 ; 6.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.150 ; 6.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.150 ; 6.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.250 ; 6.486 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.400 ; 6.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.384 ; 6.722 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.327 ; 6.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.503 ; 6.856 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.493 ; 6.842 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 5.925 ; 6.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.660 ; 7.061 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.278 ; 6.571 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.202 ; 6.503 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.111 ; 6.372 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 5.925 ; 6.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.942 ; 7.445 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.674 ; 7.038 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.351 ; 6.648 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 6.877 ; 7.468 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.864 ; 7.348 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.088 ; 6.318 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.478 ; 7.057 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.963 ; 6.122 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 7.564 ; 7.034 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.998 ; 7.524 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.350 ; 6.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.994 ; 7.537 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.269 ; 6.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.090 ; 7.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.983 ; 7.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.072 ; 7.667 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.098 ; 7.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 7.521 ; 8.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.880 ; 8.794 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.101 ; 6.312 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.271 ; 7.920 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.284 ; 6.571 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.643 ; 7.059 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 5.963 ; 6.122 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.112 ; 6.335 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.613 ; 7.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 6.758 ; 7.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 6.938 ; 7.513 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 6.758 ; 7.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.111 ; 6.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.111 ; 6.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.011 ; 6.209 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.502 ; 6.872 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.729 ; 7.191 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.679 ; 7.161 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.011 ; 6.209 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 6.336 ; 6.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.279 ; 6.562 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.156 ; 6.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.144 ; 6.390 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.860 ; 7.379 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.932 ; 7.499 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.749 ; 7.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.352 ; 8.045 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.268 ; 7.930 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.995 ; 7.553 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.198 ; 6.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.180 ; 7.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 6.643 ; 7.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 6.643 ; 7.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.146 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.146 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                         ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.060 ; 7.053 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.082 ; 7.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.065 ; 7.069 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.171 ; 7.164 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.060 ; 7.053 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.193 ; 7.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.282 ; 7.275 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.273 ; 7.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.335 ; 7.341 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.623 ; 7.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.236 ; 8.242 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.078 ; 8.082 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.096 ; 8.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.114 ; 8.120 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.132 ; 8.138 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.959 ; 7.963 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.979 ; 7.972 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.034 ; 8.040 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.032 ; 8.038 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.935 ; 7.939 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.958 ; 7.951 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.981 ; 7.987 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.980 ; 7.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.772 ; 7.778 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.778 ; 7.784 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.634 ; 7.638 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.623 ; 7.616 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.667 ; 7.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.667 ; 7.704 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.013 ; 8.049 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.692 ; 6.696 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.692 ; 6.696 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.308 ; 8.312 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.865 ; 8.871 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.861 ; 8.867 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.746 ; 8.750 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.753 ; 8.746 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.811 ; 8.817 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.809 ; 8.815 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.596 ; 8.600 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.615 ; 8.608 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.631 ; 8.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.629 ; 8.635 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.500 ; 8.504 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.502 ; 8.495 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.508 ; 8.514 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.544 ; 8.550 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.308 ; 8.312 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.321 ; 8.314 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.715 ; 6.708 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.715 ; 6.708 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.124 ; 7.130 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.124 ; 7.130 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.423 ; 6.423 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 6.437 ; 6.441 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 6.423 ; 6.427 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 6.519 ; 6.512 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.430 ; 6.423 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.553 ; 6.546 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.625 ; 6.618 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 6.620 ; 6.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 6.678 ; 6.684 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 6.871 ; 6.864 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 7.495 ; 7.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.343 ; 7.347 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.362 ; 7.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 7.380 ; 7.386 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 7.398 ; 7.404 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.227 ; 7.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.247 ; 7.240 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.303 ; 7.309 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.301 ; 7.307 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.198 ; 7.202 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.220 ; 7.213 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.244 ; 7.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.243 ; 7.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.005 ; 7.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.011 ; 7.017 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 6.875 ; 6.879 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 6.871 ; 6.864 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 6.756 ; 6.791 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 6.963 ; 6.999 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 6.756 ; 6.791 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.082 ; 6.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.082 ; 6.086 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 7.501 ; 7.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.022 ; 8.028 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.018 ; 8.024 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 7.906 ; 7.910 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 7.914 ; 7.907 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 7.971 ; 7.977 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 7.970 ; 7.976 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 7.768 ; 7.772 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 7.788 ; 7.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 7.804 ; 7.810 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 7.802 ; 7.808 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 7.676 ; 7.680 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 7.677 ; 7.670 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 7.683 ; 7.689 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 7.720 ; 7.726 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 7.501 ; 7.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 7.514 ; 7.507 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.094 ; 6.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.094 ; 6.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.499 ; 6.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.499 ; 6.505 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 7.245     ; 7.252     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 7.343     ; 7.339     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 7.322     ; 7.318     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 7.455     ; 7.462     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 7.245     ; 7.252     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 7.422     ; 7.429     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 7.579     ; 7.586     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 7.559     ; 7.566     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 7.644     ; 7.638     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 8.126     ; 8.133     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.866     ; 8.860     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 8.646     ; 8.642     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 8.651     ; 8.658     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 8.682     ; 8.676     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 8.702     ; 8.696     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 8.502     ; 8.498     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 8.510     ; 8.517     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 8.579     ; 8.573     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 8.577     ; 8.571     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 8.484     ; 8.480     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 8.495     ; 8.502     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 8.531     ; 8.525     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 8.530     ; 8.524     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 8.359     ; 8.353     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 8.364     ; 8.358     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 8.170     ; 8.166     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 8.126     ; 8.133     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 8.276     ; 8.239     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 8.276     ; 8.239     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 8.499     ; 8.463     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.836     ; 6.832     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.836     ; 6.832     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 9.102     ; 9.098     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 9.857     ; 9.851     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 9.853     ; 9.847     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 9.734     ; 9.730     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 9.729     ; 9.736     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 9.799     ; 9.793     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 9.798     ; 9.792     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 9.502     ; 9.498     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 9.510     ; 9.517     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 9.539     ; 9.533     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 9.537     ; 9.531     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 9.372     ; 9.368     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 9.353     ; 9.360     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 9.371     ; 9.365     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 9.417     ; 9.411     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 9.102     ; 9.098     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 9.103     ; 9.110     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.861     ; 6.868     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.861     ; 6.868     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 7.360     ; 7.354     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 7.360     ; 7.354     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                        ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                   ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+
; LCD_DQ[*]     ; clock      ; 6.590     ; 6.597     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]    ; clock      ; 6.646     ; 6.642     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]    ; clock      ; 6.627     ; 6.623     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]    ; clock      ; 6.748     ; 6.755     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]    ; clock      ; 6.590     ; 6.597     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]    ; clock      ; 6.750     ; 6.757     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]    ; clock      ; 6.859     ; 6.866     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]    ; clock      ; 6.847     ; 6.854     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]    ; clock      ; 6.925     ; 6.919     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]     ; clock      ; 7.206     ; 7.213     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]    ; clock      ; 8.020     ; 8.014     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]    ; clock      ; 7.813     ; 7.809     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]    ; clock      ; 7.819     ; 7.826     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]    ; clock      ; 7.851     ; 7.845     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]    ; clock      ; 7.870     ; 7.864     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]    ; clock      ; 7.673     ; 7.669     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]    ; clock      ; 7.681     ; 7.688     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]    ; clock      ; 7.751     ; 7.745     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]    ; clock      ; 7.749     ; 7.743     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]   ; clock      ; 7.633     ; 7.629     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]   ; clock      ; 7.644     ; 7.651     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]   ; clock      ; 7.680     ; 7.674     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]   ; clock      ; 7.679     ; 7.673     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]   ; clock      ; 7.404     ; 7.398     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]   ; clock      ; 7.410     ; 7.404     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]   ; clock      ; 7.225     ; 7.221     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]   ; clock      ; 7.206     ; 7.213     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]  ; clock      ; 7.188     ; 7.153     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0] ; clock      ; 7.489     ; 7.453     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1] ; clock      ; 7.188     ; 7.153     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]  ; clock      ; 6.190     ; 6.186     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0] ; clock      ; 6.190     ; 6.186     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]     ; clock      ; 8.092     ; 8.088     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]    ; clock      ; 8.795     ; 8.789     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]    ; clock      ; 8.791     ; 8.785     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]    ; clock      ; 8.675     ; 8.671     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]    ; clock      ; 8.671     ; 8.678     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]    ; clock      ; 8.741     ; 8.735     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]    ; clock      ; 8.740     ; 8.734     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]    ; clock      ; 8.465     ; 8.461     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]    ; clock      ; 8.473     ; 8.480     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]    ; clock      ; 8.502     ; 8.496     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]    ; clock      ; 8.501     ; 8.495     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]   ; clock      ; 8.339     ; 8.335     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]   ; clock      ; 8.313     ; 8.320     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]   ; clock      ; 8.332     ; 8.326     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]   ; clock      ; 8.385     ; 8.379     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]   ; clock      ; 8.092     ; 8.088     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]   ; clock      ; 8.093     ; 8.100     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]  ; clock      ; 6.202     ; 6.209     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0] ; clock      ; 6.202     ; 6.209     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]  ; clock      ; 6.705     ; 6.699     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0] ; clock      ; 6.705     ; 6.699     ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------------------------+


----------------
; MTBF Summary ;
----------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 5
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 18.745 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; Source Node                                                                                                                                                                                           ; Synchronization Node                                                                                                                                                                                                                                                                                                                                                          ; Worst-Case MTBF (Years) ; Typical MTBF (Years)   ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
;                                                                                                                                                                                                       ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                            ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                      ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                            ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1       ; Greater than 1 Billion  ; Greater than 1 Billion ; Yes                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+------------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.745                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|din_s1  ;                        ;              ;                  ; 9.431        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ;                        ;              ;                  ; 9.314        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ;                                                                                                                                                                                                                                                    ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                             ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                             ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                              ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                 ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                         ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                         ; 18.766                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                            ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                         ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                   ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                  ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                            ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1  ;                        ;              ;                  ; 9.334        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0] ;                        ;              ;                  ; 9.432        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                        ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                        ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                           ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                         ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                            ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                                    ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                                    ; 18.870                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                       ; 3.75                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                                    ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                            ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                           ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                              ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                             ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ;                        ;              ;                  ; 9.434        ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_sysclk:the_StepperMotorControl_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ;                        ;              ;                  ; 9.436        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                   ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 63.917                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_oci_debug:the_StepperMotorControl_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                                    ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ;                        ;              ;                  ; 32.306       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ;                        ;              ;                  ; 31.611       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Greater than 1 Billion Years
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                              ;
; Synchronization Node    ; StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1 ;
; Worst-Case MTBF (years) ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Typical MTBF (years)    ; Greater than 1 Billion                                                                                                                                                                                                                                                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Property                                                                                                                                                                                                                                                                                                                                                                  ; Value                  ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                                                                                                                                                                                                                                                                     ; User Specified         ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                                                                                                                                                                                                                                                                   ; Greater than 1 Billion ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                                                                                                                                                                                                                                                                      ; Greater than 1 Billion ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                                                                                                                                                                                                                                                              ; 2                      ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                                                                                                                                                                                                                                                              ; 64.246                 ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                                                                                                                                                                                                                                                                 ; 12.5                   ;              ;                  ;              ;
; Source Clock                                                                                                                                                                                                                                                                                                                                                              ;                        ;              ;                  ;              ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                                                                                                                                                                                                                                        ;                        ; 10.000       ; 100.0 MHz        ;              ;
; Synchronization Clock                                                                                                                                                                                                                                                                                                                                                     ;                        ;              ;                  ;              ;
;  altera_reserved_tck                                                                                                                                                                                                                                                                                                                                                      ;                        ; 33.333       ; 30.0 MHz         ;              ;
; Asynchronous Source                                                                                                                                                                                                                                                                                                                                                       ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                               ;                        ;              ;                  ;              ;
; Synchronization Registers                                                                                                                                                                                                                                                                                                                                                 ;                        ;              ;                  ;              ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ;                        ;              ;                  ; 32.307       ;
;  StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_jtag_debug_module_wrapper:the_StepperMotorControl_CPU_jtag_debug_module_wrapper|StepperMotorControl_CPU_jtag_debug_module_tck:the_StepperMotorControl_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ;                        ;              ;                  ; 31.939       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                            ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                   ; 2.526  ; 0.023 ; 4.970    ; 0.303   ; 1.666               ;
;  altera_reserved_tck                                               ; 11.078 ; 0.023 ; 13.514   ; 0.303   ; 15.400              ;
;  clock                                                             ; 18.881 ; 0.246 ; N/A      ; N/A     ; 9.250               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 1.666               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 2.526  ; 0.166 ; 4.970    ; 0.331   ; 3.517               ;
; Design-wide TNS                                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck                                               ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clock                                                             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 2.749  ; 3.535  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 3.345  ; 3.996  ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; -0.502 ; -0.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; -0.508 ; -0.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; -0.627 ; -0.349 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; -0.502 ; -0.229 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 0.281  ; 2.004  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; -0.972 ; 0.054  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; -0.495 ; 0.753  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; -1.200 ; -0.236 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; -1.238 ; -0.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; -1.218 ; -0.305 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; -0.990 ; -0.051 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; -1.240 ; -0.289 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 0.281  ; 2.004  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 0.406  ; 2.140  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; -0.595 ; 0.563  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; -0.022 ; 1.462  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; -0.937 ; -0.003 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; -0.255 ; 1.178  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; -0.573 ; 0.621  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 0.088  ; 1.640  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; -0.919 ; 0.003  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; -1.150 ; -0.208 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; -0.764 ; 0.377  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 0.110  ; 1.630  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; -1.047 ; -0.150 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; -1.080 ; -0.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; -0.980 ; -0.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 0.406  ; 2.140  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; -0.941 ; 0.002  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; -1.123 ; -0.244 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 0.113  ; 0.458  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; -0.383 ; -0.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; -0.603 ; -0.391 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; -0.239 ; 0.255  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; -0.523 ; -0.250 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; -0.286 ; 0.032  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; -0.335 ; -0.077 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 0.113  ; 0.458  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; -0.188 ; 0.115  ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; -0.448 ; -0.186 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.953 ; 0.636 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.646 ; 0.360 ; Rise       ; altera_reserved_tck                                               ;
; KEY[*]              ; clock               ; 3.675 ; 3.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[0]             ; clock               ; 3.402 ; 3.033 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[1]             ; clock               ; 3.675 ; 3.410 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  KEY[2]             ; clock               ; 3.330 ; 3.068 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 4.508 ; 4.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 4.015 ; 3.431 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 3.438 ; 2.743 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 4.504 ; 4.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 4.478 ; 4.012 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 4.314 ; 3.811 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 3.973 ; 3.453 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 4.508 ; 3.991 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 2.714 ; 1.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 4.321 ; 3.827 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 3.576 ; 2.905 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 2.981 ; 2.057 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 3.752 ; 3.231 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 3.212 ; 2.314 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 3.496 ; 2.764 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 2.817 ; 1.825 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 3.778 ; 3.270 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 4.321 ; 3.827 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 3.924 ; 3.293 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 2.743 ; 1.719 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 3.950 ; 3.442 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 4.098 ; 3.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 3.997 ; 3.414 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 2.397 ; 1.256 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 3.749 ; 3.211 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 4.147 ; 3.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SW[*]               ; clock               ; 3.774 ; 3.492 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[0]              ; clock               ; 3.241 ; 2.883 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[1]              ; clock               ; 3.774 ; 3.492 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[2]              ; clock               ; 3.752 ; 3.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[3]              ; clock               ; 3.456 ; 3.106 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[4]              ; clock               ; 3.060 ; 2.736 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[5]              ; clock               ; 3.196 ; 2.922 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[6]              ; clock               ; 2.857 ; 2.488 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[7]              ; clock               ; 3.272 ; 3.011 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SW[8]              ; clock               ; 3.392 ; 3.119 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.276  ; 6.334  ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 7.637  ; 7.722  ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 15.637 ; 16.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 13.156 ; 13.227 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 14.836 ; 15.087 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 15.153 ; 15.500 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 13.953 ; 14.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 15.478 ; 16.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 15.637 ; 16.223 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 15.025 ; 15.310 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 15.573 ; 16.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 14.833 ; 15.048 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 13.705 ; 14.129 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 15.534 ; 16.083 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 15.561 ; 16.159 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 15.573 ; 16.114 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 13.476 ; 13.639 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 13.485 ; 13.718 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 15.085 ; 15.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 14.808 ; 15.395 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 15.085 ; 15.781 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 13.362 ; 13.624 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 13.546 ; 13.973 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 13.646 ; 14.068 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 13.266 ; 13.471 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 13.208 ; 13.404 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 14.312 ; 15.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 13.670 ; 14.015 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 13.836 ; 14.266 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 14.136 ; 14.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 14.117 ; 14.816 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 14.012 ; 14.533 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 14.307 ; 15.035 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 14.312 ; 15.025 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 15.295 ; 16.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 14.751 ; 15.565 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 14.087 ; 14.613 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 13.941 ; 14.369 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 13.688 ; 14.197 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 13.526 ; 13.636 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 15.295 ; 16.232 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 14.980 ; 15.511 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 14.191 ; 14.641 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 20.649 ; 22.175 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 14.944 ; 15.986 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 13.909 ; 14.195 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 14.367 ; 15.281 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 16.949 ; 18.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 16.249 ; 15.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 15.271 ; 16.227 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 14.252 ; 14.739 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 15.299 ; 16.364 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 14.065 ; 14.322 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 15.584 ; 16.397 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 15.483 ; 16.241 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 15.354 ; 16.572 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 15.540 ; 16.401 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 16.329 ; 17.588 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 16.949 ; 18.809 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 13.942 ; 14.173 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 15.777 ; 17.059 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 14.176 ; 14.554 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 14.572 ; 15.487 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 13.498 ; 13.637 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 13.671 ; 13.968 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 14.536 ; 15.448 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 16.682 ; 17.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 16.682 ; 17.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 16.265 ; 17.235 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 13.892 ; 14.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 13.892 ; 14.249 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 15.800 ; 17.245 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 14.412 ; 15.076 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 14.733 ; 15.461 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 14.635 ; 15.593 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 13.672 ; 13.914 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 14.180 ; 14.717 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 14.107 ; 14.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 13.934 ; 14.313 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 13.930 ; 14.264 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 15.088 ; 16.039 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 15.090 ; 16.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 14.757 ; 15.598 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 15.800 ; 17.245 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 15.742 ; 16.969 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 15.226 ; 16.315 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 14.009 ; 14.501 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 15.578 ; 16.868 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 14.631 ; 15.490 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 14.631 ; 15.490 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 13.785 ; 14.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 13.785 ; 14.030 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+--------+--------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 3.072 ; 3.097 ; Rise       ; altera_reserved_tck                                               ;
; altera_reserved_tdo ; altera_reserved_tck ; 3.636 ; 3.674 ; Fall       ; altera_reserved_tck                                               ;
; HEX0[*]             ; clock               ; 5.608 ; 5.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[0]            ; clock               ; 5.608 ; 5.755 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[1]            ; clock               ; 5.804 ; 5.994 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[2]            ; clock               ; 5.959 ; 6.187 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[3]            ; clock               ; 6.136 ; 6.472 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[4]            ; clock               ; 6.230 ; 6.577 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[5]            ; clock               ; 6.327 ; 6.675 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX0[6]            ; clock               ; 5.924 ; 6.148 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX1[*]             ; clock               ; 5.790 ; 5.985 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[0]            ; clock               ; 5.839 ; 6.010 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[1]            ; clock               ; 5.917 ; 6.189 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[2]            ; clock               ; 6.189 ; 6.488 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[3]            ; clock               ; 6.250 ; 6.538 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[4]            ; clock               ; 6.264 ; 6.548 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[5]            ; clock               ; 5.790 ; 5.985 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX1[6]            ; clock               ; 5.839 ; 6.044 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX2[*]             ; clock               ; 5.862 ; 6.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[0]            ; clock               ; 6.680 ; 7.099 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[1]            ; clock               ; 6.834 ; 7.316 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[2]            ; clock               ; 5.981 ; 6.130 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[3]            ; clock               ; 6.081 ; 6.296 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[4]            ; clock               ; 6.120 ; 6.347 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[5]            ; clock               ; 5.905 ; 6.080 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX2[6]            ; clock               ; 5.862 ; 6.043 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; HEX3[*]             ; clock               ; 6.150 ; 6.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[0]            ; clock               ; 6.150 ; 6.355 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[1]            ; clock               ; 6.250 ; 6.486 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[2]            ; clock               ; 6.400 ; 6.732 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[3]            ; clock               ; 6.384 ; 6.722 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[4]            ; clock               ; 6.327 ; 6.615 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[5]            ; clock               ; 6.503 ; 6.856 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  HEX3[6]            ; clock               ; 6.493 ; 6.842 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_DQ[*]           ; clock               ; 5.925 ; 6.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[0]          ; clock               ; 6.660 ; 7.061 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[1]          ; clock               ; 6.278 ; 6.571 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[2]          ; clock               ; 6.202 ; 6.503 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[3]          ; clock               ; 6.111 ; 6.372 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[4]          ; clock               ; 5.925 ; 6.089 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[5]          ; clock               ; 6.942 ; 7.445 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[6]          ; clock               ; 6.674 ; 7.038 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  LCD_DQ[7]          ; clock               ; 6.351 ; 6.648 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_E               ; clock               ; 6.877 ; 7.468 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RS              ; clock               ; 6.864 ; 7.348 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LCD_RW              ; clock               ; 6.088 ; 6.318 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; LED9                ; clock               ; 6.478 ; 7.057 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_A[*]           ; clock               ; 5.963 ; 6.122 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[0]          ; clock               ; 7.564 ; 7.034 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[1]          ; clock               ; 6.998 ; 7.524 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[2]          ; clock               ; 6.350 ; 6.625 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[3]          ; clock               ; 6.994 ; 7.537 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[4]          ; clock               ; 6.269 ; 6.478 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[5]          ; clock               ; 7.090 ; 7.661 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[6]          ; clock               ; 6.983 ; 7.528 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[7]          ; clock               ; 7.072 ; 7.667 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[8]          ; clock               ; 7.098 ; 7.655 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[9]          ; clock               ; 7.521 ; 8.169 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[10]         ; clock               ; 7.880 ; 8.794 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[11]         ; clock               ; 6.101 ; 6.312 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[12]         ; clock               ; 7.271 ; 7.920 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[13]         ; clock               ; 6.284 ; 6.571 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[14]         ; clock               ; 6.643 ; 7.059 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[15]         ; clock               ; 5.963 ; 6.122 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[16]         ; clock               ; 6.112 ; 6.335 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_A[17]         ; clock               ; 6.613 ; 7.020 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_BE_N[*]        ; clock               ; 6.758 ; 7.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[0]       ; clock               ; 6.938 ; 7.513 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_BE_N[1]       ; clock               ; 6.758 ; 7.368 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_CE_N[*]        ; clock               ; 6.111 ; 6.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_CE_N[0]       ; clock               ; 6.111 ; 6.393 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_D[*]           ; clock               ; 6.011 ; 6.209 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[0]          ; clock               ; 6.502 ; 6.872 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[1]          ; clock               ; 6.729 ; 7.191 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[2]          ; clock               ; 6.679 ; 7.161 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[3]          ; clock               ; 6.011 ; 6.209 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[4]          ; clock               ; 6.336 ; 6.628 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[5]          ; clock               ; 6.279 ; 6.562 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[6]          ; clock               ; 6.156 ; 6.416 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[7]          ; clock               ; 6.144 ; 6.390 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[8]          ; clock               ; 6.860 ; 7.379 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[9]          ; clock               ; 6.932 ; 7.499 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[10]         ; clock               ; 6.749 ; 7.203 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[11]         ; clock               ; 7.352 ; 8.045 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[12]         ; clock               ; 7.268 ; 7.930 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[13]         ; clock               ; 6.995 ; 7.553 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[14]         ; clock               ; 6.198 ; 6.496 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_D[15]         ; clock               ; 7.180 ; 7.818 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_OE_N[*]        ; clock               ; 6.643 ; 7.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_OE_N[0]       ; clock               ; 6.643 ; 7.064 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; SRAM_WE_N[*]        ; clock               ; 6.146 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  SRAM_WE_N[0]       ; clock               ; 6.146 ; 6.332 ; Rise       ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------------+---------------------+-------+-------+------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_E               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]             ; 1.2 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED9                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SRAM_D[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_clk             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_reset_n       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[6]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[7]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[2]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[5]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[0]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[1]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[3]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; SW[4]               ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[2]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[0]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; KEY[1]              ; 1.2 V        ; 960 ps          ; 960 ps          ;
; altera_reserved_tms ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0495 V           ; 0.18 V                               ; 0.115 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0495 V          ; 0.18 V                              ; 0.115 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.15e-07 V                   ; 2.41 V              ; -0.0492 V           ; 0.181 V                              ; 0.116 V                              ; 4.54e-10 s                  ; 4.44e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.15e-07 V                  ; 2.41 V             ; -0.0492 V          ; 0.181 V                             ; 0.116 V                             ; 4.54e-10 s                 ; 4.44e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.26e-07 V                   ; 1.12 V              ; -0.0464 V           ; 0.081 V                              ; 0.112 V                              ; 6.59e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.26e-07 V                  ; 1.12 V             ; -0.0464 V          ; 0.081 V                             ; 0.112 V                             ; 6.59e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.12e-07 V                   ; 1.1 V               ; -0.0175 V           ; 0.055 V                              ; 0.073 V                              ; 6.35e-10 s                  ; 4.59e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.12e-07 V                  ; 1.1 V              ; -0.0175 V          ; 0.055 V                             ; 0.073 V                             ; 6.35e-10 s                 ; 4.59e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0538 V           ; 0.13 V                               ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0538 V          ; 0.13 V                              ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.24e-07 V                   ; 1.12 V              ; -0.0517 V           ; 0.131 V                              ; 0.103 V                              ; 4.91e-10 s                  ; 4.61e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.24e-07 V                  ; 1.12 V             ; -0.0517 V          ; 0.131 V                             ; 0.103 V                             ; 4.91e-10 s                 ; 4.61e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.88e-07 V                   ; 2.35 V              ; -0.0185 V           ; 0.153 V                              ; 0.099 V                              ; 4.6e-10 s                   ; 4.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.88e-07 V                  ; 2.35 V             ; -0.0185 V          ; 0.153 V                             ; 0.099 V                             ; 4.6e-10 s                  ; 4.48e-10 s                 ; No                        ; Yes                       ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.131 V                              ; 0.38 V                               ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.131 V                             ; 0.38 V                              ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-07 V                    ; 3.12 V              ; -0.169 V            ; 0.165 V                              ; 0.384 V                              ; 4.57e-10 s                  ; 1.75e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.1e-07 V                   ; 3.12 V             ; -0.169 V           ; 0.165 V                             ; 0.384 V                             ; 4.57e-10 s                 ; 1.75e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-07 V                   ; 3.09 V              ; -0.13 V             ; 0.032 V                              ; 0.298 V                              ; 4.39e-10 s                  ; 1.69e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.58e-07 V                  ; 3.09 V             ; -0.13 V            ; 0.032 V                             ; 0.298 V                             ; 4.39e-10 s                 ; 1.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.01e-07 V                   ; 3.13 V              ; -0.229 V            ; 0.132 V                              ; 0.377 V                              ; 4.37e-10 s                  ; 1.58e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.01e-07 V                  ; 3.13 V             ; -0.229 V           ; 0.132 V                             ; 0.377 V                             ; 4.37e-10 s                 ; 1.58e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.72e-07 V                   ; 3.12 V              ; -0.0657 V           ; 0.199 V                              ; 0.194 V                              ; 5.99e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.72e-07 V                  ; 3.12 V             ; -0.0657 V          ; 0.199 V                             ; 0.194 V                             ; 5.99e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.0315 V           ; 0.205 V                              ; 0.182 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.0315 V          ; 0.205 V                             ; 0.182 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.52e-05 V                   ; 2.38 V              ; -0.032 V            ; 0.204 V                              ; 0.181 V                              ; 4.74e-10 s                  ; 4.85e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.52e-05 V                  ; 2.38 V             ; -0.032 V           ; 0.204 V                             ; 0.181 V                             ; 4.74e-10 s                 ; 4.85e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.76e-05 V                   ; 1.11 V              ; -0.0281 V           ; 0.09 V                               ; 0.14 V                               ; 6.73e-10 s                  ; 5.04e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.76e-05 V                  ; 1.11 V             ; -0.0281 V          ; 0.09 V                              ; 0.14 V                              ; 6.73e-10 s                 ; 5.04e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.61e-05 V                   ; 1.09 V              ; -0.0084 V           ; 0.066 V                              ; 0.108 V                              ; 6.59e-10 s                  ; 5.03e-10 s                  ; Yes                        ; Yes                        ; 1.09 V                      ; 1.61e-05 V                  ; 1.09 V             ; -0.0084 V          ; 0.066 V                             ; 0.108 V                             ; 6.59e-10 s                 ; 5.03e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0321 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.83e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0321 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.83e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.09 V                       ; 1.73e-05 V                   ; 1.11 V              ; -0.0316 V           ; 0.075 V                              ; 0.122 V                              ; 6.54e-10 s                  ; 4.82e-10 s                  ; No                         ; No                         ; 1.09 V                      ; 1.73e-05 V                  ; 1.11 V             ; -0.0316 V          ; 0.075 V                             ; 0.122 V                             ; 6.54e-10 s                 ; 4.82e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.27e-05 V                   ; 2.34 V              ; -0.0089 V           ; 0.206 V                              ; 0.058 V                              ; 4.97e-10 s                  ; 5.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.27e-05 V                  ; 2.34 V             ; -0.0089 V          ; 0.206 V                             ; 0.058 V                             ; 4.97e-10 s                 ; 5.13e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.147 V                              ; 5.3e-10 s                   ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.147 V                             ; 5.3e-10 s                  ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.1e-05 V                    ; 3.11 V              ; -0.0931 V           ; 0.115 V                              ; 0.142 V                              ; 5.74e-10 s                  ; 3.17e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.1e-05 V                   ; 3.11 V             ; -0.0931 V          ; 0.115 V                             ; 0.142 V                             ; 5.74e-10 s                 ; 3.17e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-05 V                   ; 3.09 V              ; -0.0542 V           ; 0.04 V                               ; 0.089 V                              ; 5.35e-10 s                  ; 3.01e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.66e-05 V                  ; 3.09 V             ; -0.0542 V          ; 0.04 V                              ; 0.089 V                             ; 5.35e-10 s                 ; 3.01e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.02e-05 V                   ; 3.11 V              ; -0.117 V            ; 0.087 V                              ; 0.148 V                              ; 5.31e-10 s                  ; 3.14e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.02e-05 V                  ; 3.11 V             ; -0.117 V           ; 0.087 V                             ; 0.148 V                             ; 5.31e-10 s                 ; 3.14e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.78e-05 V                   ; 3.12 V              ; -0.0384 V           ; 0.318 V                              ; 0.101 V                              ; 6.66e-10 s                  ; 4.04e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.78e-05 V                  ; 3.12 V             ; -0.0384 V          ; 0.318 V                             ; 0.101 V                             ; 6.66e-10 s                 ; 4.04e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2.04e-06 V                   ; 1.41 V              ; -0.082 V            ; 0.189 V                              ; 0.214 V                              ; 2.71e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 2.04e-06 V                  ; 1.41 V             ; -0.082 V           ; 0.189 V                             ; 0.214 V                             ; 2.71e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 1.78e-06 V                   ; 1.36 V              ; -0.0397 V           ; 0.144 V                              ; 0.155 V                              ; 2.76e-10 s                  ; 2.9e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 1.78e-06 V                  ; 1.36 V             ; -0.0397 V          ; 0.144 V                             ; 0.155 V                             ; 2.76e-10 s                 ; 2.9e-10 s                  ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0985 V           ; 0.168 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0985 V          ; 0.168 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 2e-06 V                      ; 1.42 V              ; -0.0978 V           ; 0.167 V                              ; 0.193 V                              ; 2.62e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 2e-06 V                     ; 1.42 V             ; -0.0978 V          ; 0.167 V                             ; 0.193 V                             ; 2.62e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 6.35e-06 V                   ; 3.69 V              ; -0.125 V            ; 0.384 V                              ; 0.202 V                              ; 4.63e-10 s                  ; 2.66e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 6.35e-06 V                  ; 3.69 V             ; -0.125 V           ; 0.384 V                             ; 0.202 V                             ; 4.63e-10 s                 ; 2.66e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_OE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_BE_N[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; SRAM_BE_N[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; SRAM_A[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[16]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_A[17]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RS              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LCD_RW              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_E               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HEX0[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX0[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX0[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000148 V                   ; 1.39 V              ; -0.0478 V           ; 0.214 V                              ; 0.125 V                              ; 2.99e-10 s                  ; 4.71e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000148 V                  ; 1.39 V             ; -0.0478 V          ; 0.214 V                             ; 0.125 V                             ; 2.99e-10 s                 ; 4.71e-10 s                 ; No                        ; No                        ;
; HEX1[0]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000132 V                   ; 1.35 V              ; -0.0188 V           ; 0.072 V                              ; 0.082 V                              ; 4.35e-10 s                  ; 4.57e-10 s                  ; No                         ; No                         ; 1.32 V                      ; 0.000132 V                  ; 1.35 V             ; -0.0188 V          ; 0.072 V                             ; 0.082 V                             ; 4.35e-10 s                 ; 4.57e-10 s                 ; No                        ; No                        ;
; HEX1[1]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[2]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[3]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[4]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.056 V            ; 0.186 V                              ; 0.116 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.056 V           ; 0.186 V                             ; 0.116 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[5]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX1[6]             ; 1.2 V        ; 0 s                 ; 0 s                 ; 1.32 V                       ; 0.000145 V                   ; 1.4 V               ; -0.0574 V           ; 0.186 V                              ; 0.115 V                              ; 2.8e-10 s                   ; 4.6e-10 s                   ; No                         ; No                         ; 1.32 V                      ; 0.000145 V                  ; 1.4 V              ; -0.0574 V          ; 0.186 V                             ; 0.115 V                             ; 2.8e-10 s                  ; 4.6e-10 s                  ; No                        ; No                        ;
; HEX2[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX2[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX2[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; HEX2[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; HEX3[0]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[1]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[2]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[3]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[4]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[5]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; HEX3[6]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; LED9                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_D[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; SRAM_D[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; LCD_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000312 V                   ; 3.68 V              ; -0.0512 V           ; 0.226 V                              ; 0.205 V                              ; 5.93e-10 s                  ; 2.92e-10 s                  ; No                         ; Yes                        ; 3.63 V                      ; 0.000312 V                  ; 3.68 V             ; -0.0512 V          ; 0.226 V                             ; 0.205 V                             ; 5.93e-10 s                 ; 2.92e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 1769       ; 0          ; 30       ; 3        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                               ; false path ; 0          ; 0        ; 0        ;
; clock                                                             ; clock                                                             ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                               ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 36527      ; 0          ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 1769       ; 0          ; 30       ; 3        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; altera_reserved_tck                                               ; false path ; 0          ; 0        ; 0        ;
; clock                                                             ; clock                                                             ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                                               ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; false path ; false path ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 36527      ; 0          ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 83       ; 0        ; 4        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                             ; 3        ; 0        ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1073     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                 ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                                               ; altera_reserved_tck                                               ; 83       ; 0        ; 4        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock                                                             ; 3        ; 0        ; 0        ; 0        ;
; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1073     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 80    ; 80   ;
; Unconstrained Output Port Paths ; 158   ; 158  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Mon Oct 27 23:34:00 2014
Info: Command: quartus_sta Stepper-Motor-Control -c Stepper-Motor-Control
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'StepperMotorControl/synthesis/submodules/StepperMotorControl_CPU.sdc'
Info (332104): Reading SDC File: 'Stepper-Motor-Control.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 12 -duty_cycle 50.00 -name {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.636               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    11.078               0.000 altera_reserved_tck 
    Info (332119):    18.898               0.000 clock 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 altera_reserved_tck 
    Info (332119):     0.425               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.497               0.000 clock 
Info (332146): Worst-case recovery slack is 4.970
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.970               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    13.514               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.790               0.000 altera_reserved_tck 
    Info (332119):     0.813               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.564               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.346               0.000 clock 
    Info (332119):    15.482               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.279 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.526
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.526               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    11.219               0.000 altera_reserved_tck 
    Info (332119):    18.881               0.000 clock 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.143               0.000 altera_reserved_tck 
    Info (332119):     0.417               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.514               0.000 clock 
Info (332146): Worst-case recovery slack is 5.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.221               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    13.747               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.764               0.000 altera_reserved_tck 
    Info (332119):     0.777               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.517               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.250               0.000 clock 
    Info (332119):    15.442               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 17.191 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.789
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.789               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.126               0.000 altera_reserved_tck 
    Info (332119):    19.449               0.000 clock 
Info (332146): Worst-case hold slack is 0.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.037               0.000 altera_reserved_tck 
    Info (332119):     0.176               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.259               0.000 clock 
Info (332146): Worst-case recovery slack is 6.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.824               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    15.384               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 altera_reserved_tck 
    Info (332119):     0.365               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.887               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.398               0.000 clock 
    Info (332119):    15.414               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.669 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 7.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info: Analyzing Fast 1100mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: cpu|the_StepperMotorControl_CPU_nios2_oci|the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram|the_altsyncram|auto_generated|ram_block1a16|clk0  to: StepperMotorControl_CPU:cpu|StepperMotorControl_CPU_nios2_oci:the_StepperMotorControl_CPU_nios2_oci|StepperMotorControl_CPU_nios2_ocimem:the_StepperMotorControl_CPU_nios2_ocimem|StepperMotorControl_CPU_ociram_sp_ram_module:StepperMotorControl_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_psf1:auto_generated|ram_block1a16~CLOCK1_ENABLE1_0
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_100mhz|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.368               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    14.480               0.000 altera_reserved_tck 
    Info (332119):    19.474               0.000 clock 
Info (332146): Worst-case hold slack is 0.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.023               0.000 altera_reserved_tck 
    Info (332119):     0.166               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.246               0.000 clock 
Info (332146): Worst-case recovery slack is 7.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.251               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):    15.643               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 altera_reserved_tck 
    Info (332119):     0.331               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is 1.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.666               0.000 pll_100mhz|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     3.890               0.000 pll_100mhz|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.401               0.000 clock 
    Info (332119):    15.400               0.000 altera_reserved_tck 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 5
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 18.745 ns
    Info (332114): 
    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 2.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 17.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1026 megabytes
    Info: Processing ended: Mon Oct 27 23:34:22 2014
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:22


