---
layout: default
---

# RISC-V 双周简报 (2017-11-09)

要点新闻：
- RISC-V正式合并Linux主线代码


## RV新闻

### RISC-V正式合并Linux主线代码
自从2017年5月开始，Palmer Dabbelt 通过了6个月的努力终于在第9个回合，将RISC-V 针对linux硬件架构的代码合并到了主线。换句话说，从Linux v4.15开始，主线正式开始部分的支持RISC-V硬件架构。这个是自GCC和binutils合并主线后，RISC-V在基础架构上另一个一重大推进。Palmer表示，他們公司下一步會往 glibc 推進。

+ LKML的连结：[RISC-V 针对linux硬件架构的代码合并到了主线](https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/commit/?id=b293fca43be544483b6488d33ad4b3ed55881064)
+ Mailing list上的连结：[RISC-V Port Merged to Linux](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/mhng-cb4edd6d-dfc8-4fdf-a007-a67060d50a4b%40palmer-si-x1c4)




## 技术讨论

### 多核如何启动
如果一个SMP系统中有多个处理器核（hart），这些核如何启动，以及顺序如何？
这其实是一个比较复杂的问题。多核系统的启动往往伴随着调整锁相环、时钟、供电电压等等。
同时有些系统也希望多核能互相替代使用。
这便导致多核的启动顺序和优先级其实是一个系统自定义的问题。
一个系统可以多核同时启动，每个核根据自己的hart-id决定将运行的代码。
也可以让一个核先启动，然后由先启动的核来启动其他核。
对于低功耗的系统来说，也许由一个核先启动比较好，因为多核同时启动会造成陡然功耗峰值。
假设系统已经处于低电状态，这样的陡然功耗有可能导致系统进入低电重启的死循环直至电池耗尽。
而多核同时启动投票决定初始核有利于支持多核互相替代。
唯一可确定的是，系统中的总核数将来自于系统自动生成的device tree。

相关讨论：[https://goo.gl/qQyrgs](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/A0Ts3rkyabo/Wr69yW3JAQAJ)

### RV32E的编译器参数

经讨论，准备为RV32设定专有的编译器ABI配置参数：`-march=rv32i -mabi=ilp32e`

相关讨论：[https://git.io/vFQ47](https://github.com/riscv/riscv-toolchain-conventions/issues/3)

### 控制Rocket处理器中定点除法器的延时

Rocket处理器中那个地定点除法器被刻意地配置为最慢模式，即64比特除法需要64周期完成。
该配置地原因有两个，一个是并行除法器会影响处理器的时序，导致处理器的最高频率下降。
另外一个是除法器基本在所有的处理器中都执行较慢，所以会被编译器和程序开发者主动避免。优化除法器的性能提升不大。
如果需要配置并行除法器，减少除法器延时，可改变除法器的`divUnroll`参数。

GitHub上的讨论：[https://git.io/vFQCF](https://github.com/freechipsproject/rocket-chip/issues/1114)

## 代码更新

### GNU MCU Eclipse 版本更新

GNU MCU Eclipse 的 RISC-V 相关软件和插件版本更新：
- [GNU MCU Eclipse plug-ins v4.2.1-201711101735](https://gnu-mcu-eclipse.github.io/blog/2017/11/10/plugins-v4.2.1-201711101735-released/) 可以直接针对SiFive的开发板开启模板工程。
- [GNU MCU Eclipse RISC-V Embedded GCC v7.2.0-1-20171109](https://gnu-mcu-eclipse.github.io/blog/2017/11/09/riscv-none-gcc-v7-2-0-1-20171109-released/) 增强GDB，使用bare-mtel交叉编译器，去除对libgloss的依赖。
- [GNU MCU Eclipse OpenOCD v0.10.0-5-20171110](https://gnu-mcu-eclipse.github.io/blog/2017/11/10/openocd-v0-10-0-5-20171110-released/) 维护性更新，不再显示4096个CSR。

### Spike (riscv-isa-sim) 支持非连续的hartid

Gleb Gagarin 为Spike添加了非连续的hartid支持。不过该支持还未完全验证通过。
在Rocket-Chip等硬件平台上的支持会更加滞后。

具体的参数使用方式： `--hartids=<a,b,...>   Explicitly specify hartids, default is 0,1,...`

riscv-isa-sim的PR \#156 [https://git.io/vFQWl](https://github.com/riscv/riscv-isa-sim/pull/156)

## 安全点评

## 微群热点

## 实用资料

## 行业视角

## 市场相关

### Analog Bits 的 PLL 和 SERDES IP 加入 SiFive 的 DesignShare program

SiFive 這次加入了跟 Analog Bits 的合作。

Link: [Analog Bits to Provide Precision PLL and SERDES IP to DesignShare for SiFive Freedom Platform](http://markets.businessinsider.com/news/stocks/Analog-Bits-to-Provide-Precision-PLL-and-SERDES-IP-to-DesignShare-for-SiFive-Freedom-Platform-1007998033)

### Inside Secure 加入基金会，并推出第一个基于RISC-V 的 Root-of-Trust Solution

看起来越来越多hw security的公司加入RISC-V foundation，并推出相关的产品。先前的Dover microsystem也是一个hw security公司。

Link1: [Inside Secure Unveils Industry's First Root-of-Trust Solution based on RISC-V Processor](https://www.design-reuse.com/news/43098/inside-secure-root-of-trust-risc-v-processor.html)

Link2: [Inside Secure Joins RISC-V Foundation](http://www.businesswire.com/news/home/20171114006538/en/Secure-Joins-RISC-V-Foundation)

### Rambus Selects Codasip Studio for SDK Development of RISC-V Processor

Rambus Security 採用了Codasip 的 SDK 和 Codasip Studio。Codasip有一种叫CodAL的modeling language，可用作High-level design。不知道Rambus Security会用RISC-V来做什麽样的产品。看来RISC-V 和 security相关的产品会越来越多。

Link:[Rambus Selects Codasip Studio for SDK Development of RISC-V Processor](https://www.design-reuse.com/news/43091/rambus-codasip-studio-sdk-risc-v-processor.html)

### Microsemi 在其 Mi-V 中採用了 UltraSoc 的产品

Ultrasoc 最近发佈了他们的产品被 Microsemi 的 RISC-V Solution Mi-V 所採用的消息。

Link:[UltraSoC selected by Microsemi for growing RISC-V product range](https://www.design-reuse.com/news/43097/ultrasoc-microsemi-risc-v.html)

## CNRV社区活动

## CNRV网站更新


## 暴走事件

### 十一月

+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17会有两场关于RISC-V的演讲，地点在台北。
+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7届RISC-V研讨会将在美国加州Milpitas由西部数据承办。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、郭雄飞

貢獻者：Shawn C

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
