---
category: 
- electrical
---

# 触发器

## SR锁存器

SR锁存器可以由或非门组成：

![SR锁存器](https://github.com/zgjsxx/static-img-repo/raw/main/blog/electricity/SR-latch/SR-latch.png)

其特性表如下所示：

|${S}_{D}$| ${R}_{D}$|$Q$|${Q}^{*}$ | 
|--|--|--|--|
|0 | 0| 0 | 0|
|0 | 0| 1 | 1|
|1 | 0| 0 | 1|
|1 | 0| 1 | 1|
|0 | 1| 0 | 0|
|0 | 1| 1 | 0|
|1 | 1| 0 | 0|
|1 | 1| 1 | 0|


总结起来就是，${S}_{D}$为1，Q置1，${R}_{D}$为1,$Q$置0。${S}_{D}$和${R}_{D}$同为0，Q保持之前的状态。${S}_{D}$和${R}_{D}$不应该出现同时为1的状态(又想写1，又想写0)。

**与非门**也可以用于构成**SR触发器**，如下图所示，这个电路是以0作为输入信号的，这里使用${S}_{D}^{'}$和${R}_{D}^{'}$代表置1端和置0端。

![SR锁存器](https://github.com/zgjsxx/static-img-repo/raw/main/blog/electricity/SR-latch/SR-latch-2.png)

与非门构成的触发器的特性表如下所示：

|${S}_{D}$| ${R}_{D}$|$Q$|${Q}^{*}$ | 
|--|--|--|--|
|1 | 1| 0 | 0|
|1 | 1| 1 | 1|
|0 | 1| 0 | 1|
|0 | 1| 1 | 1|
|1 | 0| 0 | 0|
|1 | 0| 1 | 0|
|0 | 0| 0 | 0|
|0 | 0| 1 | 0|



## 电平触发的触发器

## 脉冲触发的触发器

### 主从RS触发器

### 主从JK触发器

![主从JK触发器](https://github.com/zgjsxx/static-img-repo/raw/main/blog/electricity/SR-latch/jk_pulse_trigger.png)

第一个CLK高电平采样期间，J=1，K=0，因此主触发器的输出${Q}_{m}$=1，于是CLK下降沿到达后，从触发器输出1。

第二个CLK高电平采样期间，由于这个期间K端的状态发生过变化，因此不能以采样结束时的状态来判断。在CLK高电平采样期间，曾经出现J=0， k=1, 此时主触发器的输出${Q}_{m}$为0，随后J=K=0，因此主触发器输出保持0，于是在CLK下降沿到达时，将从触发器的输出置为0。

第三个CLK下降沿到达时， J=0， K=1，如果以此时的输入状态决定从触发器的输出，则${Q}_{m}$等于0。但是由于在第三个高电平采样期间，出现过J=K=1的状态，根据JK触发器的特性可知，触发器终态为初态取反，因此${Q}^{m}$=1。于是CLK下降沿时，从触发器输出1。

下面这张图省去了J端， K端， ${Q}_{m}$'，Q'的波形图，会更加的清晰一些。根据CLK，J端和K端的输入，可以得到主触发器的输出端${Q}^{m}$的值。 在CLK的下降沿，获取${Q}^{m}$的值，就可以得到从触发器的输出Q的值。

![主从JK触发器2](https://github.com/zgjsxx/static-img-repo/raw/main/blog/electricity/SR-latch/jk_pulse_trigger2.png)

对于JK触发器的输出结果，总结起来，需要注意下面两点：
- 当高电平采样结束时，J=0,K=0， 则需要检查在高电平采样期间，J和K是否有过变化
- 当高电平采样期间，曾经出现过J=1， K=1， 则触发器的结果与初态取反。

## 边沿触发器

边沿触发器是由D触发器构成的，没有机会形成0-0，1-1，因此仅仅取决于边沿时刻的D的值。