<p align="right"><a href="https://xilinx.github.io/Vitis-Tutorials/master/docs/index.html">English</a> | <a>日本語</a></p>
<table class="sphinxhide">
 <tr>
   <td align="center"><img src="https://japan.xilinx.com/content/dam/xilinx/imgs/press/media-kits/corporate/xilinx-logo.png" width="30%"/><h1>2020.2 Vitis™ 入門チュートリアル</h1><a href="https://github.com/Xilinx/Vitis-Tutorials/tree/2020.1">2020.1 チュートリアルを参照</a></td>
 </tr>
 <tr>
 <td>
 </td>
 </tr>
</table>

# Vitis フロー 101 チュートリアル

Vitis 101 チュートリアルへようこそ。これは、FPGA アクセラレーションを開始するために Vitis の詳細を知るには、最適なチュートリアルです。

![img](./images/vitis_101.png)

このチュートリアルは、5 つのパートで構成されており、Vitis フローのすべての重要な側面を説明するように設計されています。

* [**パート 1**](./Part1.md): Vitis FPGA アクセラレーション フローの基本的な概念を 10 分以内で説明します。

* [**パート 2**](./Part2.md): Vitis ツール、プラットフォーム、およびランタイム ライブラリのインストール手順を説明します。

* [**パート 3**](./Part3.md): 残りのチュートリアルで使用される vector-add 例のソース コードについて説明します。

* [**パート 4**](./Part4.md): アクセラレーション カードでのコンパイル、リンク、および実行に必要なコマンドについて説明します。

* [**パート 5**](./Part5.md): Vitis アナライザーの概要と解析レポートの開き方と解析方法について説明します。

Vitis は、データセンターまたはエンベデッド プラットフォームのいずれかをターゲットとした FPGA アクセラレーション アプリケーションを開発するための統合フローを提供します。このチュートリアルでは、ZCU102 カードと Alveo U200 カードの両方でビルドおよび実行する手順について説明します。これらの手順は、ほかのザイリンクス カードでも簡単に使用できます。

> **注記**: このチュートリアルを実行するには、Vitis 2020.2 以降が必要です。

[**Vitis フロー 101 チュートリアルを開始**](./Part1.md)

<p align="center"><sup>Copyright&copy; 2020 Xilinx</sup></p>
<p align="center"><sup>この資料は 2021 年 1 月 22 日時点の表記バージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。
日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。</sup></p>
