提出另一新式的雙閘極結構，就是直接在底閘極電晶體的背通
道上鍍上一金屬層作為浮閘。稱為浮閘是因為其在元件操作時
是完全不接電源的。浮閘對 IGZO 所施予的電壓為功函數差異
所造成的內建電壓，因為浮閘與 IGZO 間只有原生氧化層，也
就是幾乎沒有界電層，所以浮閘對元件的超控力非常強；些微
的內建電壓即可大幅移動 IGZO TFT 的臨界電壓。無論是增強
型 (enhancement mode) 或著是空乏型 (depletion mode) 
TFT 皆可被製作出來，而且還維持非常好的元件特性。此元件
的優勢為：高性能、不需額外電源及不需製作上介電層。一性
能良好的相反器在本論文中藉著此雙閘結構被成功的開發出
來。 
 
英文摘要： In this thesis, we propose an assumption different 
from the common explanation on light effect. We 
consider that illumination can be regarded as a 
prompter enhancing the carrier trapping process. 
Illumination alone will not make the negative shift in 
threshold voltage. The negatively shifted transfer 
curve under illuminatin is caused by the applied 
negative gate bias, which results hole trapping, when 
scanning the gate voltage. Although IGZO is a 
transparent material, in fact, it exhibits intense 
response to light and the effective color ranges from 
ultraviolet to infrared. Illumination will make 
dopping process and electron/hole trapping at the 
dielectric surface. 
Another important device for application is inverter. 
If we attempt to fabricate a basic logic unit, 
inverter, using metal oxide based transistors, we will 
face a problem of the unfeasibility of CMOS structure 
because the lack of p-type metal oxide material. 
Therefore the threshold voltage modulation seems the 
unique solution. Threshold voltage modulation can be 
achieved by a conventional dual gate structure. In 
this study, we propose a novel dual gate TFT using a 
floating metallic back gate； the gate is floating, 
implying additional power supply is not necessary 
during device operation. The bias provided by floating 
gate to IGZO body comes from the work function 
difference. Since there is almost no dielectric layer 
located between floating gate and IGZO, the 
controllability of floating gate to IGZO body is much 
1 
 
行政院國家科學委員會補助專題研究計畫 
▓ 成 果 報 告   
□期中進度報告 
軟性透明 a-IGZO 薄膜電晶體之前瞻研究  
 
 
計畫類別：  個別型計畫  □整合型計畫 
計畫編號：NSC 97-2221-E-009-036-MY3 
執行期間：2008 年 08 月 01 日至 2011 年 07 月 31 日 
 
計畫主持人  ：蔡娟娟 教授 
共同主持人  ：冉曉雯 副教授 
計畫參與人員： 陳蔚宗，周政偉，袁煥之，黃慶能，薛琇文，羅世益，
葉雋正，陳家新  
 
 
成果報告類型(依經費核定清單規定繳交)：精簡報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
□出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢 
           涉及專利或其他智慧財產權，二年後可公開查詢 
          
執行單位： 
 
中   華   民   國     100  年 10  月   31   日 
3 
 
應用上另一個重要的元件即為相反器 (inverter)。若要以金屬氧化物製作出一邏輯電路
的標準單元，inverter，勢必要面臨一個根本的問題，就是CMOS結構無法使用，因為金屬
氧化物基本上缺乏 p 型材料。所以臨界電壓的調控成為唯一可行方式。調控臨界電壓可以
以傳統雙閘極結構來達成。本論文則提出另一新式的雙閘極結構，就是直接在底閘極電晶
體的背通道上鍍上一金屬層作為浮閘。稱為浮閘是因為其在元件操作時是完全不接電源
的。浮閘對 IGZO 所施予的電壓為功函數差異所造成的內建電壓，因為浮閘與 IGZO 間
只有原生氧化層，也就是幾乎沒有界電層，所以浮閘對元件的超控力非常強；些微的內建
電壓即可大幅移動 IGZO TFT 的臨界電壓。無論是增強型 (enhancement mode) 或著是空
乏型 (depletion mode) TFT 皆可被製作出來，而且還維持非常好的元件特性。此元件的優
勢為：高性能、不需額外電源及不需製作上介電層。一性能良好的相反器在本論文中藉著
此雙閘結構被成功的開發出來。 
5 
 
improve the stability of IGZO TFT, the carrier concentration will also be increased or 
decreased, depends on the furnace atmosphere. Therefore, the annealing conditions 
like atmosphere should be chose carefully.  
In this thesis, we propose an assumption different from the common explanation 
on light effect. We consider that illumination can be regarded as a prompter 
enhancing the carrier trapping process. Illumination alone will not make the negative 
shift in threshold voltage. The negatively shifted transfer curve under illuminatin is 
caused by the applied negative gate bias, which results hole trapping, when scanning 
the gate voltage. Although IGZO is a transparent material, in fact, it exhibits intense 
response to light and the effective color ranges from ultraviolet to infrared. 
Illumination will make dopping process and electron/hole trapping at the dielectric 
surface. 
Another important device for application is inverter. If we attempt to fabricate a 
basic logic unit, inverter, using metal oxide based transistors, we will face a problem 
of the unfeasibility of CMOS structure because the lack of p-type metal oxide 
material. Therefore the threshold voltage modulation seems the unique solution. 
Threshold voltage modulation can be achieved by a conventional dual gate structure. 
In this study, we propose a novel dual gate TFT using a floating metallic back gate; 
the gate is floating, implying additional power supply is not necessary during device 
operation. The bias provided by floating gate to IGZO body comes from the work 
function difference. Since there is almost no dielectric layer located between floating 
gate and IGZO, the controllability of floating gate to IGZO body is much high; a little 
build in voltage can bring a noticeable threshold voltage shift. No matter depletion 
mode and enhance mode TFTs with excellent performance can be fabricated using 
this dual gate structure. The advantages of this dual gate device are high performance, 
unnecessary of additional power supply and unnecessary of additional dielectric layer. 
7 
 
報告內容: 
A 研究目的 
本計劃將藉由半導體物理理論對非晶氧化物半導體 (Amorphous Oxide 
Semiconductor AOS)材料 a-InGaZnO4(a-IGZO)作深入的元件物理研究與探討。透
過三年的計畫執行過程，了解元件基礎特性、設計可用的元件製作流程與製程條
件、開發新穎的應用元件。 
 
B 文獻探討 
非晶氧化物的無機半導體 (amorphous oxide semiconductor AOS)材料
屬於透明導電氧化物(transparent conductive oxide TCO) [1]的一部分。TCO 兼具
透明、導電的特性，是相當有趣的材料，除了隨處可見的除霧玻璃之外，在光電
科技上早已應用於各種顯示元件的透明電極或太陽電池的抗反射層。而 AOS 材
料除了擁有 TCO 的基本寬能隙、透明導電性質之外，並兼具非晶相的半導體特
性，因此以 AOS 為架構的光電元件研究，亦正被密切研究中[2]。 
由 AOS 材料為架構的顯示元件研究，已發表的有在 2004 年尾，Hideo Hosono
等 人 的 研 究 群 ， 於 著 名 的 Nature 期 刊 上 發 表 的 利 用 AOS 材
料—a-InGaZnO4(a-IGZO)為主動層(active layer)製成的 ft-TFT 元件(如圖 B1)所
示：室溫製程、元件遷移率(saturation mobility) μsat＝6~9 cm
2
V
-1
s
-1、開關電流比
(on-off ratio)可達 103、最低漏電流約 10-10A、透光度大於 80%，並在基板彎曲 5%
時不影響特性。這是相當具有突破性的成果；尤其元件薄膜沉積製程都可在室溫
下完成，相較於其他 TFT 技術，更是一大優勢 [3]。 
近三年來以 a-IGZO 為主動層的 TFT 技術，走向大面積、以及高效能的開發
方向。並且對於薄膜載子傳輸機制與模型，仍繼續深入探討之中。另外亦有其基
本電路應用的研究探討。 
 
9 
 
在介電層方面，單一元件研製的 Hye Dong Kim et al. [13] & Sung Jin JO et 
al. [9]，利用了 high-κ 的 SiNx(厚度為 200 nm)以及 SiO2-CeO2(厚度為 300 nm )材
料；其中 Sung Jin JO et al.嘗試利用旋塗(spin coating)方式加入有機介電材料
PVP(厚度為 55 nm)；兩者都得到了理想的漏電流特性。然而 SiNx 需要利用
PECVD 在基板溫度 330℃的條件下沉積；而 PVP 的旋塗則採取半小時 170℃的
背景條件，而且單層 PVP 漏電流太大，因此設計為雙層介電層結構(下層為
SiO2-CeO2)的方式降低漏電流。這些不同於電極和主動層的沉積方式，以及溫度
條件都增加了製程複雜度與成本。至於研製環形震盪器的 J.F. Wager et al. [10] & 
Hosono et al. [11]介電層都是利用 SiO2。其中 Hosono et al. 已可以在室溫下利用
rf-sputter 成長特性良好的 SiO2 介電層(厚度為 100 nm)。 
在電極/通道接面方面，Hosono et al.由之前研究中的 ITO 電極 [3]，改採用
Ti(5 nm)/Au(40 nm)的電極結構；其中 Ti 作為電極(Au)/通道(IGZO)的接面，而元
件場效遷移率在整體製程皆為室溫的情況下，亦從 μsat＝6~9 cm
2
V
-1
s
-1，進步到 μsat
＝~18.2 cm2V-1s-1。顯示出電極/通道接面是非常值得探討的課題。 
由於 a-IGZO 材料的新穎性，探討其材料特性與物理機制的研究，目前已發
表的文獻僅止於 Hosono et al.單一研究群的相關研究著作 [1,2][14-17]。至於更詳
盡與完整的元件電流機制、載子傳輸模型與製程流程標準化，仍有待深入探討。
因此關於材料物理這部份的課題，亦有待世界上的研究團隊投入相關探討，以收
集思廣益之效。 
 
References: 
[1] Hiromichi Ohta & Hideo Hosono, ―Transparent oxide optoelectronics‖,   Mater.Today, 7, 
42 (2004). 
[2] Hideo Hosono , ―Ionic amorphous oxide semiconductors: Material design, carrier 
transport,  and device application‖, Journal of Non-Crystalline Solids, 352, 851 (2006). 
[3] Kenji Nomura, Hiromichi Ohta, Akihiro Takagi, Toshio Kamiya, Masahiro Hirano & 
Hideo Hosono, ―Room-temperature fabrication of transparent flexible thin-film transistors 
11 
 
Hideo Hosono, ―Carrier transport in transparent oxide semiconductor with intrinsic structural 
randomness probed using single-crystalline InGaO3(ZnO)5 films‖, Appl. Phys. Lett., 85, 
1993, (2004). 
[15] Akihiro Takagia, Kenji Nomura, Hiromichi Ohta, Hiroshi Yanagia, Toshio Kamiya, 
Masahiro Hirano & Hideo Hosono, ―Carrier transport and electronic structure in amorphous 
oxide semiconductor a-InGaZnO4‖, Thin Solid Films, 486, 38 (2005). 
[16] M. Oritay, H. Ohta, M. Hirano, S. Narushima & H. Hosono, ―Amorphous transparent 
conductive oxide InGaO3(ZnO)m (m≦4) 4：a Zn 4s conductor‖,  Phil. Mag. B, 81, 501 
(2001). 
[17] Toshio Kamiya & Hideo Hosono, ―Electronic Structures and Device Applications of 
Transparent Oxide Semiconductors: What Is the Real Merit of Oxide Semiconductors?‖, Int. J. 
Appl. Ceram. Technol., 2, 285 (2005). 
C 研究方法 
(1) 熱退火探討 
(a) 低溫製做元件之屏障瞭解  
(b) 高溫爐管退火之效能研究 
(2) 低溫退火技術開發 
(a) 低溫雷射退火技術之開發 
(b) 低溫 UV退火技術之開發 
(3) 元件穩定度探討與穩定元件開發 
(a)   鍍膜條件調變 
(b)   退火處理 
(c)   鈍化層處理 
(4) 元件光反應探討 
(a) 光色調變 
(b) 偏壓狀態調變 
(5) 臨界電壓調控技術開發 
    (a) 引入浮閘結構 
    (b) 製作 a-IGZO TFT based 相反器 
13 
 
[圖 D3] a-IGZO TFT 在常壓空氣的氣氛環境下，不同溫度對元件特性的影響 
步發現，退火溫度與氣氛環境對退火效果具有較敏感性的影響。故本計畫將針對
溫度跟環境做一交叉性的研究。退火溫度範圍：300~600℃；退火環境：1. 常壓
空氣 2. 常壓充氮氣體 3. 真空通氧 4. 高真空 5. 真空通氮。上述對於退火環境
的排序是以氧分壓的多寡來做排列。常壓空氣屬於氧分壓最高，而真空通氮則屬
於養分壓最低。 
圖 D3、D4、D5、D6、D7 分別代表五種不同氣氛下隨著退火溫度不同元件
特性的變化，可以瞭解的是 a-IGZO 在退火過程中對於環境的氧分壓依存性極
大。可以使得 a-IGZO 薄膜在絕緣、半導及導體間轉換，所以退火環境的選擇顯
的非常重要，其會嚴重影響元件的操作電性。氧過多，mobility 下降最終絕緣化。
氧過低，body 漏電上升，on/off ratio 下降最終導通化。 
 
Annealing in Air
-20 -15 -10 -5 0 5 10 15 20 25
1E-14
1E-13
1E-12
1E-11
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
500
o
C
400
o
C
350
o
C
300
o
C
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
 300
o
C (InStable)
 350
o
C
 400
o
C
 500
o
C
300 400 500 600
10
6
10
7
10
8
Annealing Temperature (T)
O
n
/O
ff
0.0
0.3
0.6
0.9
 
S
.S
. 
2
4
6
 
(
c
m
2
/V
s
)
2
4
 
V
T
 (
V
)
30
40
50
 
D
e
v
. 
(V
)
0.0
0.3
0.6
0.9
 
Δ
V
T
(V
)
O
n
/O
ff
S
.S
. 

(
c
m
2
/V
s
)
V
T
 (
V
)
D
e
v
. 
(V
)
Δ
V
T
(V
)
Oxygen Partial
Pressure ~ 150 torr
Annealing Temperature Δ VT (V) Dev. (%) VT (V) μ (cm
2
/Vs) S.S. On/Off
300℃ 0.9 48.4 4.7~5.2 3.4~3.2 0.25 9.8E+06
350℃ 0.5 38.7 1.9 5.6 0.36 2.5E+08
400℃ 0.0 32.9 1.5 2.0 0.28 1.0E+07
500℃ - - - - -  
 
 
15 
 
[圖 D5] a-IGZO TFT 在真空通氧的氣氛環境下，不同溫度對元件特性的影響 
[圖 D6] a-IGZO TFT 在高真空的氣氛環境下，不同溫度對元件特性的影響 
Annealing in Vacuum 
and Introducing O2
-20 -15 -10 -5 0 5 10 15 20 25
1E-14
1E-13
1E-12
1E-11
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
 300
o
C (InStable)
 350
o
C (InStable)
 400
o
C
 450
o
C
 500
o
C
 600
o
C
600
o
C
500
o
C
450
o
C
400
o
C
350
o
C
300
o
C
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
300 400 500 600
10
6
10
7
10
8
10
9
Annealing Temperature (T)
O
n
/O
ff
0.0
0.3
0.6
 
S
.S
. 
2
4
6
8
 
(
c
m
2
/V
s
)
0
5
10
 
V
T
 (
V
)
50
100
150
 
D
e
v
. 
(V
)
0
1
2
 
Δ
V
T
(V
)
O
n
/O
ff
S
.S
. 

(
c
m
2
/V
s
)
V
T
 (
V
)
D
e
v
. 
(V
)
Δ
V
T
(V
)
Annealing TemperatureΔ VT (V) Dev. (%) VT (V) μ (cm2/Vs) S.S. On/Off
300℃ 1.6 115.5 10.3~11.9 6.7~4.7 0.21 8.3E+08
350℃ 2.0 102.0 6.3~8.3 5.0~6.6 0.26 1.6E+08
400℃ 0.3 17.8 -0.4 4.9 0.24 4.2E+07
450℃ -0.1 26.1 -0.9 5.9 0.4 1.3E+07
500℃ - - - - -
600℃ - - - - -
Oxygen Partial
Pressure ~ 0.3 torr
 
 
-20 -15 -10 -5 0 5 10 15 20 25
1E-14
1E-13
1E-12
1E-11
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
600
o
C
400
o
C
500
o
C
350
o
C
300
o
C
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
 300
o
C (InStable)
 350
o
C (InStable)
 400
o
C
 500
o
C
 600
o
C
300 400 500 600
10
6
10
7
10
8
10
9
Annealing Temperature (T)
O
n
/O
ff
0.0
0.3
0.6
 
S
.S
. 
4
6
8
 
(
c
m
2
/V
s
)
0
5
10
 
V
T
 (
V
)
50
100
 
D
e
v
. 
(V
)
0
1
2
 
Δ
V
T
(V
)
O
n
/O
ff
S
.S
. 

(
c
m
2
/V
s
)
V
T
 (
V
)
D
e
v
. 
(V
)
Δ
V
T
(V
)
Annealing TemperatureΔ VT (V) Dev. (%) VT (V) μ (cm2/Vs) S.S. On/Off
300℃ 4.6 101.8 1.3~5.9 5.9~7.4 0.1 7.3E+07
350℃ 3.2 1.5~4.7 4.6~5.8 1.03 5.1E+06
400℃ - - - - -
450℃ - - - - -
500℃ - - - - -
600℃ - - - - -
Annealing in Vacuum
Oxygen Partial
Pressure ~ 7×10-8 torr
 
17 
 
[圖 D9] a-IGZO TFT 熱退火趨勢圖 
下圖(圖 D9)明確說明溫度跟壓力對於退火效應的影響。退火時應盡量讓元
件保持在半導體態並拉高溫度，只有 300℃以上的溫度才會有看似足夠的穩定
度。 
Temperature
(Stability)
150 torr ＜150 torr
0.3 torr7×10-8 torr
100 200 300 400 500 600
RT
Isolated
Conducted
μ ↓
On/Off↓
空氣 空氣通氮
抽真空通氧抽真空
Reduce Oxygen 
Partial Pressure
 
 
 
 
 
 
 
 
 
 
 
 
 
 
19 
 
[圖 D11] a-IGZO TFT 雷射退火前後之轉移特性曲線 
[圖 D12] a-IGZO TFT 不同雷射退火強度之轉移特性曲線 
-15 -10 -5 0 5 10 15 20 25
10
-14
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
 
 
D
ra
in
 C
u
tr
re
n
t 
(A
)
Gate Voltage (V)
 1st
 2nd
 3rd
 4th
 5th
 6th
 7th
    As-deposited
VD=20 V, W/L=1000m/400m
-15 -10 -5 0 5 10 15 20 25
10
-14
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
 
 
D
ra
in
 C
u
tr
re
n
t 
(A
)
Gate Voltage (V)
 1st
 2nd
 3rd
 4th
 5th
 6th
 7th
                          
Pulse Laser-Annealed
VD=20 V, W/D=1000m/400m
 
 
不過，如同熱退火。其可用條件有一定的限制，如同下圖(圖 D12) 所示，過低
的能量沒有安定作用，但過渡的強度造成 a-IGZO 薄膜缺氧化而導通化。 
-20 -15 -10 -5 0 5 10 15 20 25
1E-14
1E-13
1E-12
1E-11
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
10.0 mJ/cm
2
10.7 mJ/cm
2
14.2 mJ/cm
2
16.7 mJ/cm
2
19.9 mJ/cm
2
24.1 mJ/cm
2
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
 24.1 mJ/cm
2
 19.9 mJ/cm
2
 16.7 mJ/cm
2
 14.2 mJ/cm
2
 10.7 mJ/cm
2
 10.0 mJ/cm
2
 
 
 
(a)低溫 UV退火技術之開發 
有鑑於雷射退火製程條件嚴苛及不適合作大面積處理的缺點，本計畫將低溫
退火步驟改以 UV 燈源作為退火工具。選用的 UV 燈為真空紫外燈(Xe 準分子燈，
50mW/cm
2，172nm)，發現其同樣具有功用且強度更低。相較於雷射，其製程良
率相對高出許多。下圖(圖 D13)為 UV 退火的架構圖，由於屬於真空紫外燈，所
以過程中不斷通入氮氣以減少腔體中氧分子的量值，避免 UV 光被氧吸收掉並放
21 
 
[圖 D15] a-IGZO TFT 不同 UV 退火時間之轉移特性曲線 
-20 -15 -10 -5 0 5 10 15 20 25
10
-14
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
180 mins
90 mins
60 min
30 min
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
 180 min
 90   min
 60   min
 30   min
 10   min
10 min
 
 
 
整理目前低溫退火的研究結果，發現如同熱退火，條件必須適中。但這也限
制了退火的功能，因為雷射強度跟 UV 處理時間都必須下降導致穩定度的改善侷
限化。下圖(圖 D16)明確說明低溫退火條件的影響，說明可用條件十分狹窄，必
須在元件穩定度跟薄膜 body 漏電(薄膜倒通化)之間作妥協，這也是接下來的研
究所必須解決的問題，就是抑制倒通化，放寬製程條件 window。 
23 
 
的表現上，扮演了相當關鍵的角色。於此，我們也可藉此明確瞭解低溫元件所面
臨的本質障礙。 
本研究將整個元件製作程序拆解成三個時期(phase)，如圖 D17 所示，分為
as-fabricated、thermal annealed 以及 passivated. 並在每一個 phase 中都仔細去觀
察 IGZO TFT 的穩定度狀態，從中理解出一些關鍵的作動。經由一系列的實驗，
我們歸納出氧在元件穩定度上所扮演的角色及作用。為探討氧含量的影響，在
IGZO 鍍膜之時即調變了腔體中氧的氣氛比例(0 % - 0.31 %)。如圖 D18 所示，低
溫元件(as-fabricarted)其電性對於主動層的鍍膜條件十分敏感，也就是對於製程
的控制必須十分嚴苛；熱退火 (thermal annealed) 可以解決這方面的問題，將電
性一致化並改善；而最終的有機鈍化層處理並不會明顯影響被熱退火調製後的電
性，足見有機鈍化層是屬於一溫和的製程步咒驟。 
如圖 D19 所示，不同時期及不同氧含量的 IGZO TFT 表現了全然不同的穩
定度行為。穩定度的判別使用了正偏壓 stress (VG －VTh = 20 V) 及負偏壓 stress 
(VG －VTh = - 20 V)下的臨界電壓飄移量(Threshold voltage shift)。由圖中可知，低
溫元件只能承受某方向的 bias stress，並不能同時抵擋兩個方向的 bias stress；而
且高氧對應了正偏壓不穩定，低氧則對應了負偏壓不穩定。退火可以將所有在退
火前具不同氧含量的元件均一化，並改善整體穩定度。而最終的鈍化層處理可隔
絕空氣中的氧進而改善正偏壓下的穩定度。依序完成三個步驟，便可以獲得一雙
方向皆穩定元件。 
 
25 
 
0.00 0.05 0.10 0.15 0.20 0.25 0.30 0.35
-25
-20
-15
-10
-5
0
5
10
15
20
25
1
2 
3
 
 
T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 S
h
if
t 
(V
)
Oxygen Ratio (%)
 Phase 1 : as-fabricated
 Phase 2 : annealed
 Phase 3 : passivated
 
圖 D19. 不同時期、不同氧氣氛濃度(鍍膜時)下的元件穩定度 
 
4. 光反應: 
本論文提出一較不同於一般說法的論述，即照光可視為一種提高載子trapping反
應的機制而不是照光本身造成臨界電壓的下降(往負壓方向移動)。照光可以同時加
強電子及電洞的 trapping；在光照下量測轉移特性曲線容易發現曲線往負壓移動，
是因為量測本身對元件同時施與了正壓及負壓，只不過負壓所造成的電洞 trapping 
較明顯而已。雖然 IGZO 屬透明性材料，事實上其對光有強烈的反應，並且範圍由
紫外一路延伸到紅外光。照光將造成施子摻雜(氧空缺)及電洞或電子在界電層表面
的trapping。 
如圖D20所示，我們準備了一系列的光源以進行光反應測試，所有光源皆為光
子能量低於IGZO能隙的LED。進行實驗時，所有光源在樣品表面的能量密度皆被調
設相同(1.2 mW/cm2)。 圖D21顯示在連續光照之下，IGZO TFT 轉移特性曲線的變
化。雖然所有色光的光子能量皆低於IGZO能隙，IGZO TFT 卻表現出明顯的光反
應。意外的是，不只是觀測到常見的負移動 (I-V curve 往負的VG方向移動) ，正移
動也同時被觀測到；這是因為我們選擇了高飽和度的光源(近單頻光) ，故兩個方向
27 
 
-10 -5 0 5 10 15 20
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
     0-s (dark)
    20-s
     80-s
 140-s
 200-s
 260-s
 320-s 
 380-s
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
Blue
(a)
VD = 20 V
light
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
-10 -5 0 5 10 15 20
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
     0-s (dark)
     20-s
    80-s
 140-s
 200-s
 260-s
 320-s 
 380-s
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
Infrared
(d)
VD = 20 V
light
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
-10 -5 0 5 10 15 20
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
     0-s (dark)
    20-s
     80-s
 140-s
 200-s
 260-s
 320-s 
 380-s
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
Red
light
(c)
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
-10 -5 0 5 10 15 20
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
10
-4
     0-s (dark)
    20-s
     80-s
 140-s
 200-s
 260-s
 320-s 
 380-s
 
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
Gate Voltage (V)
Green
light
(b)
 
D
ra
in
 C
u
rr
e
n
t 
(A
)
 
圖D21. 在不同色光連續照射下的轉移特性曲線 
29 
 
電源及不需製作上介電層。一性能良好的相反器在本論文中藉著此雙閘結構被成功
的開發出來。 
圖 D23 顯示一般 TFT (D20(a))與具有浮閘(BG)的雙閘 TFT (D20(b))之結構。
浮閘製程相當簡單，只需要以一具有特定功函數的金屬層覆蓋掉一半背通道即可。
浮閘功能如圖 D24 所示，選擇特特定功函數的浮閘極可將臨界電壓隨意的左移
(Ca)、維持(Ti)或右移(Au)。此外，場效遷移率也可大幅提升。圖 D25 顯示浮閘功函
數跟臨界電壓的關係，雖然功函數的變異不大(~ 2.5 eV)，卻可造成超過 12V 的臨
界電壓差異。圖 D26 顯示浮閘對 TFT 之電子場效遷移率(field-effect mobility)的提升
效果，所有浮閘皆可提升遷移率，使之提升高達 2~3 倍。有了臨界電壓的控制能力，
相反器很自然地可以用不同臨界電壓的 TFT來組構。圖 D27 顯示以浮閘結構所製作
的增強型 (enhancement mode) 以及空乏型 (depletion mode) IGZO TFT 所組成的相
反器之電壓轉移特性曲線；一個性能良好的相反器被開發出來。 
 
 
Al Al
Si Wafer
Si3N4
IGZO
Al Al
Si Wafer
Si3N4
IGZO
BG
Standard TFT Dual Gate TFT(a) (b)
 
 
[圖D23] (a)傳統TFT與 (b)具浮閘之雙閘TFT之元件結構圖 
 
 
 
 
31 
 
2.5 3.0 3.5 4.0 4.5 5.0 5.5
-8
-6
-4
-2
0
2
4
6 Au
Cu
Ti  
 
T
h
re
s
h
o
ld
 V
o
lt
a
g
e
 S
h
if
t 
(V
)
 Back Gate Work Function (eV)
Ca
Ef (IGZO)
 
[圖D25] 臨界電壓與浮閘功函數關係圖 
 
2.5 3.0 3.5 4.0 4.5 5.0 5.5
5
10
15
20
25
30
35
40
 
 
F
ie
ld
-E
ff
e
c
t 
M
o
b
il
it
y
 (
c
m
2
/V
s
)
 Back Gate Work Function (eV)
 Before capping
 After capping
 
[圖D26] 場效遷移率與浮閘功函數關係圖 
 
33 
 
製程。目前雷射跟紫外燈都已被證實具有退火的能力，而且光像強度的需求可說
相當低。 
此研究也發現 IGZO TFT 之穩定度跟主動層氧含量息息相關。我們完整地確
定了穩定度與製程條件的相關性，並歸納出出每一個製程步驟對 IGZO TFT 所造
成的影響，此研究成果可做為未來元件製程設計上的參考。 
為了促進 IGZO TFT 在邏輯電路的發展，本研究嘗試提出另一有效而簡易的
臨界電壓操控技術，以此可用以成功的製作出電路的基本單元(inverter) 。 
 
本研究的成果包含對元件物理的基本探討跟新穎元件的開發，而我們也期待自我
能繼續努力為金屬氧化物元件的發展做出貢獻。研究成果已部分發表於國際期刊
如下所列: 
 
1. ―Oxygen-Dependent Instability and Annealing/Passivation Effects in Amorphous In-Ga-Zn-O 
Thin-Film Transistors‖, Wei-Tsung Chen, Shih-Yi Lo, Shih-Chin Kao, Hsiao-Wen 
Zan
*
,Chuang-Chuang Tsai, Jian-Hong Lin, Chun-Hsiang Fang, Chung-Chun Lee, IEEE Electron 
Dev. Letters, accepted (SCI). 
2. ―Light-Enhanced Bias Stress Effect on Amorphous In-Ga-Zn-O Thin-film Transistor with Lights of    
   Varying Colors‖, Wei-Tsung Chen, Hsiu-Wen Hsueh, Hsiao-Wen Zan*, and Chuang-Chuang Tsai,  
   Electrochemical and Solid-State Letters, 14, H297, 2011 (SCI). 
3. ―Dual gate indium-gallium-zinc-oxide thin film transistor with an unisolated floating metal gate 
for threshold voltage modulation and mobility Enhancement‖, Hsiao-Wen Zan*, Wei-Tsung Chen, 
Chung-Cheng Yeh, Hsiu-Wen Hsueh, Chuang-Chuang Tsai, and Hsin-Fei Meng, Appl. Phys. Lett., 
98, 153506 2011 (SCI). 
4. ―Low Temperature Annealing with Solid-State Laser or UV Lamp Irradiation on Amorphous 
IGZO Thin-Film Transistors‖, Hsiao-Wen Zan*, Wei-Tsung Chen, Cheng-Wei Chou, 
Chuang-Chuang Tsai, Ching-Neng Huang, and Hsiu-Wen Hsueh., Electrochemical and Solid-State 
Letters, 13, H144, 2010 (SCI).  
 2 
E: Chemical Mechanical Planarization as a Semiconductor Technology Enabler 
F: Materials, Processes, Integration, and Reliability in Advanced Interconnects for Micro- and 
Nanoelectronics 
G: Materials and Physics of Nonvolatile Memories 
H: Phase-Change Materials for Memory and Reconfigurable Electronics Applications 
I: Materials for End-of-Roadmap Scaling of CMOS Devices 
J: Materials and Devices for Beyond CMOS Scaling 
L: Recent Advances and New Discoveries in High-Temperature Superconductivity 
M: Structure-Function Relations at Perovskite Surfaces and Interfaces 
 Nanomaterials 
 Energy 
 Soft Matter, Biological and Bio-Inspired Materials  
 
    本人將注意力集中在薄膜太陽能電池光伏元件的議程(Symposium A：Amorphous and Polycrystalline 
Thin-Film Silicon Science and Technology)。把握參加此次會議的機會，除了聆聽學者專家這一年來的新突破、
觀看琳瑯滿目的展示之外，並與相當多國際知名學者及企業界專家，進行深入的討論與交流。發現此
次發表論文中，在薄膜太陽能電池部分有許多很新穎的結構以及突破性的進展，值得回國後進行相關
實驗並將寶貴的經驗和知識回台灣，展場情形如圖一所示。 
  
  
圖一 2011 MRS Spring Meeting 參展實況 
 
 
 
 
 
 4 
向，除了發展較成熟的 a-Si/μc-Si串疊型或 a-Si/a-SiGe/a-SiGe三接面太陽電池的結構，利用較大能隙
的 SiOx做為吸收層也引起了部分學者的注意，雖然 SiOx的吸收較非晶矽差，但在多接面太陽電池的結
構中，它對於短波長的吸收較非晶矽佳，並且可以使元件有較大的開路電壓，搭配適當的 intermediate 
reflecting layer，有機會彌補光吸收的不足，增加轉換效率；相同地，較小能隙的材料如 μc-SiGe也受
到注意，在這一方面，日本的M. Kondo教授所帶領的實驗團隊較居主導的地位，非晶矽鍺材料由於鍺
的參雜，可以進一步將吸收之範圍往長波長方向延伸，並且由於其結晶的特性，可大幅降低光照劣化
的效果，但其面臨的問題是隨著鍺原子的參入會使得缺陷快速增加，因此限制了鍺的參雜濃度。在此
次會議中，M. Kondo的團隊發表的利用氧原子做為 counter dopant加入至 μc-SiGe材料中以降低缺陷密
度，並且也收到了相當良好的效果。此外，以 a-Si:H/nc-Si:H/nc-Si:H Triple-Junction結構目前已達到
12.5%的穩定效率。 
 
三、考察參觀活動(無是項活動者略) 
無。 
四、建議 
MRS會議中發表了十數篇 Light Trapping、高沉積速率、奈米結構材料、或以多層堆疊等新穎技術，
其目的皆以提升太陽能電池的光電轉換效率為終極目標。在國內薄膜太陽能電池發展技術上，這些想
法確實是非常值得我們學習效法並創新之。國內研究必須要有耐心努力向下扎根，對基本的材料特性
持續研究，才能追上國際研發的腳步進而開創出在太陽能領域前瞻的研究內容，也更有創新的契機。 
 
五、攜回資料名稱及內容 
大會手冊論文集。 
六、其他 
無。 
 
 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：蔡娟娟 計畫編號：97-2221-E-009-036-MY3 
計畫名稱：軟性透明 a-IGZO 薄膜電晶體之前瞻研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 4 4 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
IGZO 的易變性則反映在載子濃度上，鍍膜條件、退火條件、光照、環境氣氛都可能造成
其摻雜濃度的變異。雖然後續熱退火可提升元件穩定度，但載子濃度將可能依爐管氣氛而
上升或下降，此將限制實際可用的退火條件；也就是說退火氣氛的選擇是需要被謹慎考慮
的。 
本論文提出一較不同於一般說法的論述，即照光可視為一種提高載子 trapping 反應的機
制而不是照光本身造成臨界電壓的下降(往負壓方向移動)。照光可以同時加強電子及電洞
的 trapping；在光照下量測轉移特性曲線容易發現曲線往負壓移動，是因為量測本身對
元件同時施與了正壓及負壓，只不過負壓所造成的電洞 trapping 較明顯而已。雖然 IGZO 
屬透明性材料，事實上其對光有強烈的反應，並且範圍由紫外一路延伸到紅外光。照光將
造成施子摻雜(氧空缺)及電洞或電子在界電層表面的 trapping。 
應用上另一個重要的元件即為相反器 (inverter)。若要以金屬氧化物製作出一邏輯電路
的標準單元，inverter，勢必要面臨一個根本的問題，就是 CMOS 結構無法使用，因為金
屬氧化物基本上缺乏 p 型材料。所以臨界電壓的調控成為唯一可行方式。調控臨界電壓
可以以傳統雙閘極結構來達成。本論文則提出另一新式的雙閘極結構，就是直接在底閘極
電晶體的背通道上鍍上一金屬層作為浮閘。稱為浮閘是因為其在元件操作時是完全不接電
源的。浮閘對 IGZO 所施予的電壓為功函數差異所造成的內建電壓，因為浮閘與 IGZO 間
只有原生氧化層，也就是幾乎沒有界電層，所以浮閘對元件的超控力非常強；些微的內建
電壓即可大幅移動 IGZO TFT 的臨界電壓。無論是增強型 (enhancement mode) 或著是空
