# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \top 1
attribute \src "dut.sv:2.1-27.10"
attribute \dynports 1
module \counter
  parameter \WIDTH 8
  attribute \src "dut.sv:5.18-5.21"
  wire input 1 \clk
  attribute \src "dut.sv:6.18-6.23"
  wire input 2 \rst_n
  attribute \src "dut.sv:7.18-7.24"
  wire input 3 \enable
  attribute \src "dut.sv:8.30-8.35"
  wire width 8 output 4 \count
  attribute \src "dut.sv:9.18-9.26"
  wire output 5 \overflow
  attribute \src "dut.sv:12.23-12.33"
  wire width 8 \count_next
  attribute \src "dut.sv:24.21-24.43"
  wire $eq$dut.sv:24$5_Y
  attribute \src "dut.sv:14.5-20.8"
  attribute \always_ff 1
  attribute \"has_async_reset" 1
  cell $adffe $auto$ff.cc:337:slice$16
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \ARST_POLARITY 0
    parameter \ARST_VALUE 8'00000000
    parameter \WIDTH 8
    connect \CLK \clk
    connect \EN \enable
    connect \ARST \rst_n
    connect \D \count_next
    connect \Q \count
  end
  cell $add $add$dut.sv:23$4
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \count
    connect \B 1'1
    connect \Y \count_next
  end
  attribute \src "dut.sv:24.21-24.43"
  cell $eq $eq$dut.sv:24$6
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 8'11111111
    connect \Y $eq$dut.sv:24$5_Y
  end
  cell $logic_and $logic_and$dut.sv:24$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$dut.sv:24$5_Y
    connect \B \enable
    connect \Y \overflow
  end
end
