Fitter report for cd_top
Wed Aug 12 23:49:46 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 12 23:49:45 2020            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cd_top                                           ;
; Top-level Entity Name              ; cd_top                                           ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 400 / 6,272 ( 6 % )                              ;
;     Total combinational functions  ; 332 / 6,272 ( 5 % )                              ;
;     Dedicated logic registers      ; 298 / 6,272 ( 5 % )                              ;
; Total registers                    ; 298                                              ;
; Total pins                         ; 31 / 92 ( 34 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 5.38        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  37.5%      ;
;     Processors 5-8         ;  31.3%      ;
;     Processors 9-16        ;  25.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; seg_data[0] ; Missing drive strength and slew rate ;
; seg_data[1] ; Missing drive strength and slew rate ;
; seg_data[2] ; Missing drive strength and slew rate ;
; seg_data[3] ; Missing drive strength and slew rate ;
; seg_data[4] ; Missing drive strength and slew rate ;
; seg_data[5] ; Missing drive strength and slew rate ;
; seg_data[6] ; Missing drive strength and slew rate ;
; seg_data[7] ; Missing drive strength and slew rate ;
; seg_cs[0]   ; Missing drive strength and slew rate ;
; seg_cs[1]   ; Missing drive strength and slew rate ;
; seg_cs[2]   ; Missing drive strength and slew rate ;
; seg_cs[3]   ; Missing drive strength and slew rate ;
; seg_cs[4]   ; Missing drive strength and slew rate ;
; seg_cs[5]   ; Missing drive strength and slew rate ;
; led[0]      ; Missing drive strength and slew rate ;
; led[1]      ; Missing drive strength and slew rate ;
; led[2]      ; Missing drive strength and slew rate ;
; led[3]      ; Missing drive strength and slew rate ;
; led[4]      ; Missing drive strength and slew rate ;
; led[5]      ; Missing drive strength and slew rate ;
; led[6]      ; Missing drive strength and slew rate ;
; led[7]      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 708 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 708 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 698     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/projects/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 400 / 6,272 ( 6 % ) ;
;     -- Combinational with no register       ; 102                 ;
;     -- Register only                        ; 68                  ;
;     -- Combinational with a register        ; 230                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 82                  ;
;     -- 3 input functions                    ; 56                  ;
;     -- <=2 input functions                  ; 194                 ;
;     -- Register only                        ; 68                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 185                 ;
;     -- arithmetic mode                      ; 147                 ;
;                                             ;                     ;
; Total registers*                            ; 298 / 6,684 ( 4 % ) ;
;     -- Dedicated logic registers            ; 298 / 6,272 ( 5 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 31 / 392 ( 8 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 31 / 92 ( 34 % )    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 5                   ;
; M9Ks                                        ; 0 / 30 ( 0 % )      ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 5 / 10 ( 50 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 2%        ;
; Maximum fan-out                             ; 284                 ;
; Highest non-global fan-out                  ; 32                  ;
; Total fan-out                               ; 2021                ;
; Average fan-out                             ; 2.64                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 400 / 6272 ( 6 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 102                ; 0                              ;
;     -- Register only                        ; 68                 ; 0                              ;
;     -- Combinational with a register        ; 230                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 82                 ; 0                              ;
;     -- 3 input functions                    ; 56                 ; 0                              ;
;     -- <=2 input functions                  ; 194                ; 0                              ;
;     -- Register only                        ; 68                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 185                ; 0                              ;
;     -- arithmetic mode                      ; 147                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 298                ; 0                              ;
;     -- Dedicated logic registers            ; 298 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 31 / 392 ( 8 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 31                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 5 / 12 ( 41 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2016               ; 5                              ;
;     -- Registered Connections               ; 676                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 9                  ; 0                              ;
;     -- Output Ports                         ; 22                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50mhz ; 23    ; 1        ; 0            ; 11           ; 7            ; 99                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[0]    ; 30    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1]    ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2]    ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[3]    ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[4]    ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[5]    ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[6]    ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[7]    ; 52    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0]      ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]      ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]      ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]      ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]      ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]      ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]      ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]      ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[0]   ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[1]   ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[2]   ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[3]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[4]   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[5]   ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[2] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[3] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[7] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; seg_cs[4]               ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; seg_cs[5]               ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; seg_data[2]             ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; seg_data[3]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 11 ( 73 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; seg_cs[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; seg_cs[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; seg_cs[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk_50mhz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; led[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; key[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; key[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; led[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; key[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; led[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; key[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; seg_cs[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; seg_cs[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; seg_cs[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; seg_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; seg_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; seg_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; seg_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; seg_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; seg_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; seg_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; seg_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |cd_top                         ; 400 (72)    ; 298 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 102 (12)     ; 68 (13)           ; 230 (45)         ; |cd_top                                           ; work         ;
;    |Multiplier_Flow_8x8b:u_mul| ; 109 (61)    ; 106 (58)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 41 (31)           ; 67 (33)          ; |cd_top|Multiplier_Flow_8x8b:u_mul                ; work         ;
;       |HalfAdder:HA_6|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_6 ; work         ;
;       |Register:REG_1|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_1 ; work         ;
;       |Register:REG_2|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_2 ; work         ;
;       |Register:REG_3|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_3 ; work         ;
;       |Register:REG_4|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_4 ; work         ;
;       |Register:REG_5|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_5 ; work         ;
;       |Register:REG_6|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_6 ; work         ;
;    |clkdiv:div_50m_100|         ; 55 (55)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 32 (32)          ; |cd_top|clkdiv:div_50m_100                        ; work         ;
;    |clkdiv:div_50m_2|           ; 61 (61)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 6 (6)             ; 27 (27)          ; |cd_top|clkdiv:div_50m_2                          ; work         ;
;    |clkdiv:div_50m_300|         ; 58 (58)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 30 (30)          ; |cd_top|clkdiv:div_50m_300                        ; work         ;
;    |key_handler:k_2|            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cd_top|key_handler:k_2                           ; work         ;
;    |key_handler:k_ans|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_ans                         ; work         ;
;    |key_handler:k_autoinc|      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_autoinc                     ; work         ;
;    |key_handler:k_incx|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_incx                        ; work         ;
;    |key_handler:k_incy|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_incy                        ; work         ;
;    |key_handler:k_rst|          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cd_top|key_handler:k_rst                         ; work         ;
;    |seg_display:segdpy|         ; 38 (31)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (6)       ; 0 (0)             ; 25 (25)          ; |cd_top|seg_display:segdpy                        ; work         ;
;       |bcd2seg_ca:segdec|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |cd_top|seg_display:segdpy|bcd2seg_ca:segdec      ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; seg_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key[6]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[7]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50mhz   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; key[6]                                ;                   ;         ;
; key[7]                                ;                   ;         ;
; clk_50mhz                             ;                   ;         ;
; key[0]                                ;                   ;         ;
;      - key_handler:k_rst|sta[0]~0     ; 1                 ; 6       ;
; key[3]                                ;                   ;         ;
;      - key_handler:k_incy|sta[0]~0    ; 0                 ; 6       ;
; key[5]                                ;                   ;         ;
;      - key_handler:k_autoinc|sta[0]~0 ; 0                 ; 6       ;
; key[2]                                ;                   ;         ;
;      - key_handler:k_incx|sta[0]~0    ; 1                 ; 6       ;
; key[1]                                ;                   ;         ;
;      - key_handler:k_2|sta[0]~0       ; 1                 ; 6       ;
; key[4]                                ;                   ;         ;
;      - key_handler:k_ans|sta[0]~0     ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; LessThan0~1                    ; LCCOMB_X6_Y7_N26   ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_50mhz                      ; PIN_23             ; 99      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clkdiv:div_50m_100|clk_out     ; FF_X7_Y10_N1       ; 64      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkdiv:div_50m_100|cnt[3]~77   ; LCCOMB_X8_Y10_N6   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_2|clk_out       ; FF_X12_Y13_N29     ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div_50m_2|cnt[2]~47     ; LCCOMB_X13_Y13_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_300|clk_out     ; FF_X10_Y12_N1      ; 119     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clkdiv:div_50m_300|cnt[28]~69  ; LCCOMB_X12_Y12_N6  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key_handler:k_rst|uAnd~0       ; LCCOMB_X1_Y11_N14  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key_handler:k_rst|uAnd~0       ; LCCOMB_X1_Y11_N14  ; 284     ; Async. clear ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; px[6]~0                        ; LCCOMB_X5_Y7_N2    ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; seg_display:segdpy|bcd[0]~0    ; LCCOMB_X2_Y10_N4   ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; seg_display:segdpy|seg_cs[0]~0 ; LCCOMB_X1_Y11_N28  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sta_current.S3                 ; FF_X5_Y11_N5       ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; tpy[6]~2                       ; LCCOMB_X5_Y7_N24   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+----------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50mhz                  ; PIN_23            ; 99      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clkdiv:div_50m_100|clk_out ; FF_X7_Y10_N1      ; 64      ; 17                                   ; Global Clock         ; GCLK3            ; --                        ;
; clkdiv:div_50m_2|clk_out   ; FF_X12_Y13_N29    ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div_50m_300|clk_out ; FF_X10_Y12_N1     ; 119     ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
; key_handler:k_rst|uAnd~0   ; LCCOMB_X1_Y11_N14 ; 284     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; clkdiv:div_50m_100|cnt[3]~77                      ; 32      ;
; clkdiv:div_50m_2|cnt[2]~47                        ; 32      ;
; clkdiv:div_50m_300|cnt[28]~69                     ; 32      ;
; sta_current.S3                                    ; 28      ;
; seg_display:segdpy|cnt[2]                         ; 19      ;
; seg_display:segdpy|cnt[0]                         ; 18      ;
; px[6]~0                                           ; 16      ;
; seg_display:segdpy|cnt[1]                         ; 13      ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][0]            ; 8       ;
; LessThan0~1                                       ; 8       ;
; key_handler:k_rst|uAnd~0                          ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][1]            ; 7       ;
; tpy[6]~2                                          ; 7       ;
; seg_display:segdpy|bcd[3]                         ; 7       ;
; seg_display:segdpy|bcd[2]                         ; 7       ;
; seg_display:segdpy|bcd[1]                         ; 7       ;
; seg_display:segdpy|bcd[0]                         ; 7       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][2]            ; 6       ;
; seg_display:segdpy|seg_cs[0]~0                    ; 6       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][3]            ; 5       ;
; seg_display:segdpy|bcd[0]~0                       ; 5       ;
; clkdiv:div_50m_100|cnt[14]                        ; 5       ;
; clkdiv:div_50m_2|cnt[24]                          ; 5       ;
; clkdiv:div_50m_300|cnt[16]                        ; 5       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[3][4]            ; 4       ;
; clkdiv:div_50m_100|cnt[18]                        ; 4       ;
; clkdiv:div_50m_100|cnt[17]                        ; 4       ;
; clkdiv:div_50m_100|cnt[15]                        ; 4       ;
; clkdiv:div_50m_100|cnt[12]                        ; 4       ;
; clkdiv:div_50m_100|cnt[6]                         ; 4       ;
; clkdiv:div_50m_100|cnt[13]                        ; 4       ;
; clkdiv:div_50m_100|cnt[7]                         ; 4       ;
; clkdiv:div_50m_100|cnt[4]                         ; 4       ;
; clkdiv:div_50m_2|cnt[22]                          ; 4       ;
; clkdiv:div_50m_2|cnt[16]                          ; 4       ;
; clkdiv:div_50m_2|cnt[23]                          ; 4       ;
; clkdiv:div_50m_2|cnt[17]                          ; 4       ;
; clkdiv:div_50m_2|cnt[15]                          ; 4       ;
; clkdiv:div_50m_2|cnt[10]                          ; 4       ;
; clkdiv:div_50m_300|cnt[14]                        ; 4       ;
; clkdiv:div_50m_300|cnt[15]                        ; 4       ;
; clkdiv:div_50m_300|cnt[10]                        ; 4       ;
; clkdiv:div_50m_300|cnt[8]                         ; 4       ;
; clkdiv:div_50m_300|cnt[2]                         ; 4       ;
; clkdiv:div_50m_300|cnt[5]                         ; 4       ;
; clkdiv:div_50m_300|cnt[0]                         ; 4       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][5]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][0]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][1]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][2]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][4]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][3]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[4][5]            ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][0]            ; 3       ;
; tpy[6]~1                                          ; 3       ;
; key_handler:k_autoinc|uAnd~0                      ; 3       ;
; key_handler:k_rst|sta[1]                          ; 3       ;
; key_handler:k_rst|sta[0]                          ; 3       ;
; clkdiv:div_50m_100|cnt[16]                        ; 3       ;
; clkdiv:div_50m_100|cnt[2]                         ; 3       ;
; clkdiv:div_50m_100|cnt[1]                         ; 3       ;
; clkdiv:div_50m_100|cnt[0]                         ; 3       ;
; clkdiv:div_50m_100|cnt[5]                         ; 3       ;
; clkdiv:div_50m_2|cnt[14]                          ; 3       ;
; clkdiv:div_50m_2|cnt[4]                           ; 3       ;
; clkdiv:div_50m_2|cnt[3]                           ; 3       ;
; clkdiv:div_50m_2|cnt[2]                           ; 3       ;
; clkdiv:div_50m_2|cnt[1]                           ; 3       ;
; clkdiv:div_50m_2|cnt[0]                           ; 3       ;
; clkdiv:div_50m_2|cnt[13]                          ; 3       ;
; clkdiv:div_50m_2|cnt[12]                          ; 3       ;
; clkdiv:div_50m_2|cnt[11]                          ; 3       ;
; clkdiv:div_50m_300|cnt[9]                         ; 3       ;
; clkdiv:div_50m_300|cnt[13]                        ; 3       ;
; clkdiv:div_50m_300|cnt[12]                        ; 3       ;
; clkdiv:div_50m_300|cnt[11]                        ; 3       ;
; clkdiv:div_50m_300|cnt[1]                         ; 3       ;
; clkdiv:div_50m_300|cnt[4]                         ; 3       ;
; clkdiv:div_50m_300|cnt[3]                         ; 3       ;
; clkdiv:div_50m_300|cnt[7]                         ; 3       ;
; clkdiv:div_50m_300|cnt[6]                         ; 3       ;
; key_handler:k_ans|uAnd~0                          ; 2       ;
; key_handler:k_ans|sta[1]                          ; 2       ;
; key_handler:k_ans|sta[0]                          ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][6]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][4]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][3]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][0]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][1]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][2]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][3]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][2]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][0]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][1]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][2]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][1]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][0]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][1]            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][0]            ; 2       ;
; key_handler:k_2|uAnd~0                            ; 2       ;
; key_handler:k_2|sta[1]                            ; 2       ;
; key_handler:k_2|sta[0]                            ; 2       ;
; clkdiv:div_50m_100|Equal1~4                       ; 2       ;
; clkdiv:div_50m_100|Equal1~0                       ; 2       ;
; clkdiv:div_50m_100|Equal0~9                       ; 2       ;
; clkdiv:div_50m_100|Equal0~4                       ; 2       ;
; clkdiv:div_50m_100|cnt[3]~32                      ; 2       ;
; clkdiv:div_50m_100|Equal0~3                       ; 2       ;
; clkdiv:div_50m_2|Equal1~4                         ; 2       ;
; clkdiv:div_50m_2|Equal1~0                         ; 2       ;
; clkdiv:div_50m_2|Equal0~6                         ; 2       ;
; clkdiv:div_50m_2|Equal0~1                         ; 2       ;
; clkdiv:div_50m_2|LessThan0~1                      ; 2       ;
; clkdiv:div_50m_2|LessThan0~0                      ; 2       ;
; clkdiv:div_50m_2|cnt[2]~33                        ; 2       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[5][6]            ; 2       ;
; clkdiv:div_50m_300|Equal1~2                       ; 2       ;
; clkdiv:div_50m_300|Equal0~10                      ; 2       ;
; clkdiv:div_50m_300|Equal0~7                       ; 2       ;
; clkdiv:div_50m_300|Equal0~4                       ; 2       ;
; key_handler:k_incx|uAnd~0                         ; 2       ;
; key_handler:k_incx|sta[1]                         ; 2       ;
; key_handler:k_incx|sta[0]                         ; 2       ;
; sta_next.S3                                       ; 2       ;
; key_handler:k_autoinc|sta[1]                      ; 2       ;
; key_handler:k_autoinc|sta[0]                      ; 2       ;
; key_autoinc_last                                  ; 2       ;
; key_handler:k_incy|uAnd~0                         ; 2       ;
; key_handler:k_incy|sta[1]                         ; 2       ;
; key_handler:k_incy|sta[0]                         ; 2       ;
; sta_led.000                                       ; 2       ;
; sta_led.001                                       ; 2       ;
; sta_led.010                                       ; 2       ;
; sta_led.011                                       ; 2       ;
; sta_led.100                                       ; 2       ;
; sta_led.101                                       ; 2       ;
; sta_led.110                                       ; 2       ;
; sta_led.111                                       ; 2       ;
; tpy[7]                                            ; 2       ;
; tpy[3]                                            ; 2       ;
; tpx[3]                                            ; 2       ;
; tpx[7]                                            ; 2       ;
; tpx[2]                                            ; 2       ;
; tpx[6]                                            ; 2       ;
; tpy[6]                                            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[6]    ; 2       ;
; seg_display:segdpy|Mux7~2                         ; 2       ;
; tpy[2]                                            ; 2       ;
; tpy[1]                                            ; 2       ;
; tpy[5]                                            ; 2       ;
; seg_display:segdpy|Mux8~0                         ; 2       ;
; tpx[1]                                            ; 2       ;
; tpx[5]                                            ; 2       ;
; key_handler:k_rst|sta[2]                          ; 2       ;
; seg_display:segdpy|Mux9~1                         ; 2       ;
; tpx[0]                                            ; 2       ;
; tpx[4]                                            ; 2       ;
; tpy[0]                                            ; 2       ;
; tpy[4]                                            ; 2       ;
; clkdiv:div_50m_100|cnt[3]                         ; 2       ;
; clkdiv:div_50m_100|cnt[11]                        ; 2       ;
; clkdiv:div_50m_100|cnt[10]                        ; 2       ;
; clkdiv:div_50m_100|cnt[9]                         ; 2       ;
; clkdiv:div_50m_100|cnt[8]                         ; 2       ;
; clkdiv:div_50m_100|cnt[31]                        ; 2       ;
; clkdiv:div_50m_100|cnt[30]                        ; 2       ;
; clkdiv:div_50m_100|cnt[29]                        ; 2       ;
; clkdiv:div_50m_100|cnt[28]                        ; 2       ;
; clkdiv:div_50m_100|cnt[27]                        ; 2       ;
; clkdiv:div_50m_100|cnt[26]                        ; 2       ;
; clkdiv:div_50m_100|cnt[25]                        ; 2       ;
; clkdiv:div_50m_100|cnt[24]                        ; 2       ;
; clkdiv:div_50m_100|cnt[23]                        ; 2       ;
; clkdiv:div_50m_100|cnt[22]                        ; 2       ;
; clkdiv:div_50m_100|cnt[21]                        ; 2       ;
; clkdiv:div_50m_100|cnt[20]                        ; 2       ;
; clkdiv:div_50m_100|cnt[19]                        ; 2       ;
; clkdiv:div_50m_2|cnt[21]                          ; 2       ;
; clkdiv:div_50m_2|cnt[20]                          ; 2       ;
; clkdiv:div_50m_2|cnt[19]                          ; 2       ;
; clkdiv:div_50m_2|cnt[18]                          ; 2       ;
; clkdiv:div_50m_2|cnt[9]                           ; 2       ;
; clkdiv:div_50m_2|cnt[8]                           ; 2       ;
; clkdiv:div_50m_2|cnt[7]                           ; 2       ;
; clkdiv:div_50m_2|cnt[6]                           ; 2       ;
; clkdiv:div_50m_2|cnt[31]                          ; 2       ;
; clkdiv:div_50m_2|cnt[30]                          ; 2       ;
; clkdiv:div_50m_2|cnt[29]                          ; 2       ;
; clkdiv:div_50m_2|cnt[28]                          ; 2       ;
; clkdiv:div_50m_2|cnt[27]                          ; 2       ;
; clkdiv:div_50m_2|cnt[26]                          ; 2       ;
; clkdiv:div_50m_2|cnt[25]                          ; 2       ;
; clkdiv:div_50m_2|cnt[5]                           ; 2       ;
; Add3~14                                           ; 2       ;
; Add2~14                                           ; 2       ;
; Add2~12                                           ; 2       ;
; Add3~12                                           ; 2       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[6]    ; 2       ;
; Add3~10                                           ; 2       ;
; Add2~10                                           ; 2       ;
; clkdiv:div_50m_300|cnt[31]                        ; 2       ;
; clkdiv:div_50m_300|cnt[30]                        ; 2       ;
; clkdiv:div_50m_300|cnt[29]                        ; 2       ;
; clkdiv:div_50m_300|cnt[28]                        ; 2       ;
; clkdiv:div_50m_300|cnt[27]                        ; 2       ;
; clkdiv:div_50m_300|cnt[26]                        ; 2       ;
; clkdiv:div_50m_300|cnt[25]                        ; 2       ;
; clkdiv:div_50m_300|cnt[24]                        ; 2       ;
; clkdiv:div_50m_300|cnt[23]                        ; 2       ;
; clkdiv:div_50m_300|cnt[22]                        ; 2       ;
; clkdiv:div_50m_300|cnt[21]                        ; 2       ;
; clkdiv:div_50m_300|cnt[20]                        ; 2       ;
; clkdiv:div_50m_300|cnt[19]                        ; 2       ;
; clkdiv:div_50m_300|cnt[18]                        ; 2       ;
; clkdiv:div_50m_300|cnt[17]                        ; 2       ;
; Add2~8                                            ; 2       ;
; Add2~6                                            ; 2       ;
; Add2~4                                            ; 2       ;
; Add2~2                                            ; 2       ;
; Add2~0                                            ; 2       ;
; Add3~8                                            ; 2       ;
; Add3~6                                            ; 2       ;
; Add3~4                                            ; 2       ;
; Add3~2                                            ; 2       ;
; Add3~0                                            ; 2       ;
; autoinc_hold_time[6]                              ; 2       ;
; autoinc_hold_time[5]                              ; 2       ;
; autoinc_hold_time[1]                              ; 2       ;
; autoinc_hold_time[0]                              ; 2       ;
; autoinc_hold_time[2]                              ; 2       ;
; autoinc_hold_time[3]                              ; 2       ;
; autoinc_hold_time[4]                              ; 2       ;
; key[4]~input                                      ; 1       ;
; key[1]~input                                      ; 1       ;
; key[2]~input                                      ; 1       ;
; key[5]~input                                      ; 1       ;
; key[3]~input                                      ; 1       ;
; key[0]~input                                      ; 1       ;
; key_handler:k_ans|sta[0]~0                        ; 1       ;
; key_handler:k_2|sta[0]~0                          ; 1       ;
; key_handler:k_incx|sta[0]~0                       ; 1       ;
; key_handler:k_autoinc|sta[0]~0                    ; 1       ;
; key_handler:k_incy|sta[0]~0                       ; 1       ;
; sta_led.000~0                                     ; 1       ;
; sta_led.001~0                                     ; 1       ;
; key_handler:k_rst|sta[0]~0                        ; 1       ;
; seg_display:segdpy|Mux7~6                         ; 1       ;
; key_handler:k_ans|sta[2]                          ; 1       ;
; key_ans_last                                      ; 1       ;
; py[7]                                             ; 1       ;
; px[7]                                             ; 1       ;
; py[6]                                             ; 1       ;
; px[6]                                             ; 1       ;
; py[5]                                             ; 1       ;
; px[5]                                             ; 1       ;
; py[4]                                             ; 1       ;
; py[3]                                             ; 1       ;
; py[2]                                             ; 1       ;
; px[0]                                             ; 1       ;
; px[1]                                             ; 1       ;
; px[2]                                             ; 1       ;
; py[0]                                             ; 1       ;
; px[4]                                             ; 1       ;
; py[1]                                             ; 1       ;
; px[3]                                             ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][7]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][6]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][6]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][6]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][5]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][5]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][5]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][4]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][0]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][4]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][3]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][2]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][0]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][3]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][4]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][3]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][5]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][5]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][6]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][4]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][5]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][3]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[0]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][4]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][3]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][0]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[2][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[3][4]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][4]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][6]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[3][3]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[1]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][5]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[3][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[0]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][4]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[3][0]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[3][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[3][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[4][3]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][3]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[3][6]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[4][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[2]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[1]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[3][5]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[4][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[0]    ; 1       ;
; clkdiv:div_50m_100|cnt[3]~76                      ; 1       ;
; clkdiv:div_50m_100|cnt[3]~75                      ; 1       ;
; clkdiv:div_50m_100|cnt[3]~74                      ; 1       ;
; clkdiv:div_50m_100|cnt[3]~73                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[4][0]               ; 1       ;
; clkdiv:div_50m_2|cnt[2]~46                        ; 1       ;
; clkdiv:div_50m_2|LessThan0~5                      ; 1       ;
; clkdiv:div_50m_2|LessThan0~4                      ; 1       ;
; clkdiv:div_50m_2|LessThan0~3                      ; 1       ;
; clkdiv:div_50m_2|LessThan0~2                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[4][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[5][2]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][2]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[3]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[4][6]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[5][1]               ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[2]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[1]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[5][0]               ; 1       ;
; clkdiv:div_50m_300|cnt[28]~68                     ; 1       ;
; clkdiv:div_50m_300|LessThan0~4                    ; 1       ;
; clkdiv:div_50m_300|Equal1~3                       ; 1       ;
; clkdiv:div_50m_300|LessThan0~3                    ; 1       ;
; clkdiv:div_50m_300|LessThan0~2                    ; 1       ;
; clkdiv:div_50m_300|LessThan0~1                    ; 1       ;
; clkdiv:div_50m_300|LessThan0~0                    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[0]    ; 1       ;
; sta_next.S3~0                                     ; 1       ;
; key_handler:k_2|sta[2]                            ; 1       ;
; key_2_last                                        ; 1       ;
; clkdiv:div_50m_100|clk_out~0                      ; 1       ;
; clkdiv:div_50m_100|Equal1~3                       ; 1       ;
; clkdiv:div_50m_100|Equal1~2                       ; 1       ;
; clkdiv:div_50m_100|Equal1~1                       ; 1       ;
; clkdiv:div_50m_100|Equal0~8                       ; 1       ;
; clkdiv:div_50m_100|Equal0~7                       ; 1       ;
; clkdiv:div_50m_100|Equal0~6                       ; 1       ;
; clkdiv:div_50m_100|Equal0~5                       ; 1       ;
; clkdiv:div_50m_100|Equal0~2                       ; 1       ;
; clkdiv:div_50m_100|Equal0~1                       ; 1       ;
; clkdiv:div_50m_100|Equal0~0                       ; 1       ;
; clkdiv:div_50m_2|clk_out~0                        ; 1       ;
; clkdiv:div_50m_2|Equal1~3                         ; 1       ;
; clkdiv:div_50m_2|Equal1~2                         ; 1       ;
; clkdiv:div_50m_2|Equal1~1                         ; 1       ;
; clkdiv:div_50m_2|Equal0~5                         ; 1       ;
; clkdiv:div_50m_2|Equal0~4                         ; 1       ;
; clkdiv:div_50m_2|Equal0~3                         ; 1       ;
; clkdiv:div_50m_2|Equal0~2                         ; 1       ;
; clkdiv:div_50m_2|cnt[2]~32                        ; 1       ;
; clkdiv:div_50m_2|Equal0~0                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[5][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_6|Add0~2  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_6|Add0~1  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][1]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[3]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_6|Add0~0  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[2]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[1]    ; 1       ;
; clkdiv:div_50m_300|clk_out~0                      ; 1       ;
; clkdiv:div_50m_300|Equal1~1                       ; 1       ;
; clkdiv:div_50m_300|Equal1~0                       ; 1       ;
; clkdiv:div_50m_300|Equal0~9                       ; 1       ;
; clkdiv:div_50m_300|Equal0~8                       ; 1       ;
; clkdiv:div_50m_300|Equal0~6                       ; 1       ;
; clkdiv:div_50m_300|Equal0~5                       ; 1       ;
; clkdiv:div_50m_300|Equal0~3                       ; 1       ;
; clkdiv:div_50m_300|Equal0~2                       ; 1       ;
; clkdiv:div_50m_300|Equal0~1                       ; 1       ;
; clkdiv:div_50m_300|Equal0~0                       ; 1       ;
; tpx~0                                             ; 1       ;
; key_handler:k_incx|sta[2]                         ; 1       ;
; key_incx_last                                     ; 1       ;
; seg_display:segdpy|cnt~1                          ; 1       ;
; seg_display:segdpy|cnt~0                          ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[0]    ; 1       ;
; seg_display:segdpy|WideOr0~0                      ; 1       ;
; clkdiv:div_50m_100|clk_out                        ; 1       ;
; key_handler:k_autoinc|sta[2]                      ; 1       ;
; LessThan0~0                                       ; 1       ;
; tpy~0                                             ; 1       ;
; key_handler:k_incy|sta[2]                         ; 1       ;
; key_incy_last                                     ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[4]    ; 1       ;
; led~8                                             ; 1       ;
; led~7                                             ; 1       ;
; led~6                                             ; 1       ;
; led~5                                             ; 1       ;
; led~4                                             ; 1       ;
; led~3                                             ; 1       ;
; led~2                                             ; 1       ;
; clkdiv:div_50m_2|clk_out                          ; 1       ;
; led~1                                             ; 1       ;
; seg_display:segdpy|Mux0~0                         ; 1       ;
; seg_display:segdpy|Mux1~0                         ; 1       ;
; seg_display:segdpy|Mux2~0                         ; 1       ;
; seg_display:segdpy|Mux3~0                         ; 1       ;
; seg_display:segdpy|Mux4~0                         ; 1       ;
; seg_display:segdpy|Mux5~0                         ; 1       ;
; seg_display:segdpy|Mux6~5                         ; 1       ;
; seg_display:segdpy|Mux6~4                         ; 1       ;
; seg_display:segdpy|Mux6~3                         ; 1       ;
; seg_display:segdpy|Mux6~2                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[6][7]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[6][0]            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[7]    ; 1       ;
; seg_display:segdpy|Mux6~1                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[3]    ; 1       ;
; seg_display:segdpy|Mux6~0                         ; 1       ;
; seg_display:segdpy|Mux7~5                         ; 1       ;
; seg_display:segdpy|Mux7~4                         ; 1       ;
; seg_display:segdpy|Mux7~3                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[2]    ; 1       ;
; seg_display:segdpy|Mux8~3                         ; 1       ;
; seg_display:segdpy|Mux8~2                         ; 1       ;
; seg_display:segdpy|Mux8~1                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[1]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[5]    ; 1       ;
; clkdiv:div_50m_300|clk_out                        ; 1       ;
; seg_display:segdpy|Mux9~4                         ; 1       ;
; seg_display:segdpy|Mux9~3                         ; 1       ;
; seg_display:segdpy|Mux9~2                         ; 1       ;
; seg_display:segdpy|Mux9~0                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[0]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[4]    ; 1       ;
; led[7]~reg0                                       ; 1       ;
; led[6]~reg0                                       ; 1       ;
; led[5]~reg0                                       ; 1       ;
; led[4]~reg0                                       ; 1       ;
; led[3]~reg0                                       ; 1       ;
; led[2]~reg0                                       ; 1       ;
; led[1]~reg0                                       ; 1       ;
; led[0]~reg0                                       ; 1       ;
; seg_display:segdpy|seg_cs[5]                      ; 1       ;
; seg_display:segdpy|seg_cs[4]                      ; 1       ;
; seg_display:segdpy|seg_cs[3]                      ; 1       ;
; seg_display:segdpy|seg_cs[2]                      ; 1       ;
; seg_display:segdpy|seg_cs[1]                      ; 1       ;
; seg_display:segdpy|seg_cs[0]                      ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr0~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr1~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr2~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr3~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr4~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr5~0    ; 1       ;
; seg_display:segdpy|bcd2seg_ca:segdec|WideOr6~0    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[7]~19 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[6]~18 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[6]~17 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[5]~16 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[5]~15 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[4]~14 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[4]~13 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[3]~12 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[3]~11 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[2]~10 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[2]~9  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[1]~8  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[1]~7  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[7]~16 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[7]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[6]~15 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[6]~14 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[6]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[1]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[5]~13 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[5]~12 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[5]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[4]~11 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[4]~10 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[3]~9  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[3]~8  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[2]~7  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[2]~6  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[2]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[3]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[4]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[7]~13 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[7]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[6]~12 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[6]~11 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[6]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[2]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[5]~10 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[5]~9  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[5]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[4]~8  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[4]~7  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[3]~6  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[3]~5  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[3]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_2|Q[4]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[7]~10 ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[7]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[3]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[6]~9  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[6]~8  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[6]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[5]~7  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[5]~6  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[5]    ; 1       ;
; clkdiv:div_50m_100|cnt[31]~100                    ; 1       ;
; clkdiv:div_50m_100|cnt[30]~99                     ; 1       ;
; clkdiv:div_50m_100|cnt[30]~98                     ; 1       ;
; clkdiv:div_50m_100|cnt[29]~97                     ; 1       ;
; clkdiv:div_50m_100|cnt[29]~96                     ; 1       ;
; clkdiv:div_50m_100|cnt[28]~95                     ; 1       ;
; clkdiv:div_50m_100|cnt[28]~94                     ; 1       ;
; clkdiv:div_50m_100|cnt[27]~93                     ; 1       ;
; clkdiv:div_50m_100|cnt[27]~92                     ; 1       ;
; clkdiv:div_50m_100|cnt[26]~91                     ; 1       ;
; clkdiv:div_50m_100|cnt[26]~90                     ; 1       ;
; clkdiv:div_50m_100|cnt[25]~89                     ; 1       ;
; clkdiv:div_50m_100|cnt[25]~88                     ; 1       ;
; clkdiv:div_50m_100|cnt[24]~87                     ; 1       ;
; clkdiv:div_50m_100|cnt[24]~86                     ; 1       ;
; clkdiv:div_50m_100|cnt[23]~85                     ; 1       ;
; clkdiv:div_50m_100|cnt[23]~84                     ; 1       ;
; clkdiv:div_50m_100|cnt[22]~83                     ; 1       ;
; clkdiv:div_50m_100|cnt[22]~82                     ; 1       ;
; clkdiv:div_50m_100|cnt[21]~81                     ; 1       ;
; clkdiv:div_50m_100|cnt[21]~80                     ; 1       ;
; clkdiv:div_50m_100|cnt[20]~79                     ; 1       ;
; clkdiv:div_50m_100|cnt[20]~78                     ; 1       ;
; clkdiv:div_50m_100|cnt[19]~72                     ; 1       ;
; clkdiv:div_50m_100|cnt[19]~71                     ; 1       ;
; clkdiv:div_50m_100|cnt[18]~70                     ; 1       ;
; clkdiv:div_50m_100|cnt[18]~69                     ; 1       ;
; clkdiv:div_50m_100|cnt[17]~68                     ; 1       ;
; clkdiv:div_50m_100|cnt[17]~67                     ; 1       ;
; clkdiv:div_50m_100|cnt[16]~66                     ; 1       ;
; clkdiv:div_50m_100|cnt[16]~65                     ; 1       ;
; clkdiv:div_50m_100|cnt[15]~64                     ; 1       ;
; clkdiv:div_50m_100|cnt[15]~63                     ; 1       ;
; clkdiv:div_50m_100|cnt[14]~62                     ; 1       ;
; clkdiv:div_50m_100|cnt[14]~61                     ; 1       ;
; clkdiv:div_50m_100|cnt[13]~60                     ; 1       ;
; clkdiv:div_50m_100|cnt[13]~59                     ; 1       ;
; clkdiv:div_50m_100|cnt[12]~58                     ; 1       ;
; clkdiv:div_50m_100|cnt[12]~57                     ; 1       ;
; clkdiv:div_50m_100|cnt[11]~56                     ; 1       ;
; clkdiv:div_50m_100|cnt[11]~55                     ; 1       ;
; clkdiv:div_50m_100|cnt[10]~54                     ; 1       ;
; clkdiv:div_50m_100|cnt[10]~53                     ; 1       ;
; clkdiv:div_50m_100|cnt[9]~52                      ; 1       ;
; clkdiv:div_50m_100|cnt[9]~51                      ; 1       ;
; clkdiv:div_50m_100|cnt[8]~50                      ; 1       ;
; clkdiv:div_50m_100|cnt[8]~49                      ; 1       ;
; clkdiv:div_50m_100|cnt[7]~48                      ; 1       ;
; clkdiv:div_50m_100|cnt[7]~47                      ; 1       ;
; clkdiv:div_50m_100|cnt[6]~46                      ; 1       ;
; clkdiv:div_50m_100|cnt[6]~45                      ; 1       ;
; clkdiv:div_50m_100|cnt[5]~44                      ; 1       ;
; clkdiv:div_50m_100|cnt[5]~43                      ; 1       ;
; clkdiv:div_50m_100|cnt[4]~42                      ; 1       ;
; clkdiv:div_50m_100|cnt[4]~41                      ; 1       ;
; clkdiv:div_50m_100|cnt[3]~40                      ; 1       ;
; clkdiv:div_50m_100|cnt[3]~39                      ; 1       ;
; clkdiv:div_50m_100|cnt[2]~38                      ; 1       ;
; clkdiv:div_50m_100|cnt[2]~37                      ; 1       ;
; clkdiv:div_50m_100|cnt[1]~36                      ; 1       ;
; clkdiv:div_50m_100|cnt[1]~35                      ; 1       ;
; clkdiv:div_50m_100|cnt[0]~34                      ; 1       ;
; clkdiv:div_50m_100|cnt[0]~33                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[4]~5  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[4]~4  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_3|Q[4]    ; 1       ;
; clkdiv:div_50m_2|cnt[31]~98                       ; 1       ;
; clkdiv:div_50m_2|cnt[30]~97                       ; 1       ;
; clkdiv:div_50m_2|cnt[30]~96                       ; 1       ;
; clkdiv:div_50m_2|cnt[29]~95                       ; 1       ;
; clkdiv:div_50m_2|cnt[29]~94                       ; 1       ;
; clkdiv:div_50m_2|cnt[28]~93                       ; 1       ;
; clkdiv:div_50m_2|cnt[28]~92                       ; 1       ;
; clkdiv:div_50m_2|cnt[27]~91                       ; 1       ;
; clkdiv:div_50m_2|cnt[27]~90                       ; 1       ;
; clkdiv:div_50m_2|cnt[26]~89                       ; 1       ;
; clkdiv:div_50m_2|cnt[26]~88                       ; 1       ;
; clkdiv:div_50m_2|cnt[25]~87                       ; 1       ;
; clkdiv:div_50m_2|cnt[25]~86                       ; 1       ;
; clkdiv:div_50m_2|cnt[24]~85                       ; 1       ;
; clkdiv:div_50m_2|cnt[24]~84                       ; 1       ;
; clkdiv:div_50m_2|cnt[23]~83                       ; 1       ;
; clkdiv:div_50m_2|cnt[23]~82                       ; 1       ;
; clkdiv:div_50m_2|cnt[22]~81                       ; 1       ;
; clkdiv:div_50m_2|cnt[22]~80                       ; 1       ;
; clkdiv:div_50m_2|cnt[21]~79                       ; 1       ;
; clkdiv:div_50m_2|cnt[21]~78                       ; 1       ;
; clkdiv:div_50m_2|cnt[20]~77                       ; 1       ;
; clkdiv:div_50m_2|cnt[20]~76                       ; 1       ;
; clkdiv:div_50m_2|cnt[19]~75                       ; 1       ;
; clkdiv:div_50m_2|cnt[19]~74                       ; 1       ;
; clkdiv:div_50m_2|cnt[18]~73                       ; 1       ;
; clkdiv:div_50m_2|cnt[18]~72                       ; 1       ;
; clkdiv:div_50m_2|cnt[17]~71                       ; 1       ;
; clkdiv:div_50m_2|cnt[17]~70                       ; 1       ;
; clkdiv:div_50m_2|cnt[16]~69                       ; 1       ;
; clkdiv:div_50m_2|cnt[16]~68                       ; 1       ;
; clkdiv:div_50m_2|cnt[15]~67                       ; 1       ;
; clkdiv:div_50m_2|cnt[15]~66                       ; 1       ;
; clkdiv:div_50m_2|cnt[14]~65                       ; 1       ;
; clkdiv:div_50m_2|cnt[14]~64                       ; 1       ;
; clkdiv:div_50m_2|cnt[13]~63                       ; 1       ;
; clkdiv:div_50m_2|cnt[13]~62                       ; 1       ;
; clkdiv:div_50m_2|cnt[12]~61                       ; 1       ;
; clkdiv:div_50m_2|cnt[12]~60                       ; 1       ;
; clkdiv:div_50m_2|cnt[11]~59                       ; 1       ;
; clkdiv:div_50m_2|cnt[11]~58                       ; 1       ;
; clkdiv:div_50m_2|cnt[10]~57                       ; 1       ;
; clkdiv:div_50m_2|cnt[10]~56                       ; 1       ;
; clkdiv:div_50m_2|cnt[9]~55                        ; 1       ;
; clkdiv:div_50m_2|cnt[9]~54                        ; 1       ;
; clkdiv:div_50m_2|cnt[8]~53                        ; 1       ;
; clkdiv:div_50m_2|cnt[8]~52                        ; 1       ;
; clkdiv:div_50m_2|cnt[7]~51                        ; 1       ;
; clkdiv:div_50m_2|cnt[7]~50                        ; 1       ;
; clkdiv:div_50m_2|cnt[6]~49                        ; 1       ;
; clkdiv:div_50m_2|cnt[6]~48                        ; 1       ;
; clkdiv:div_50m_2|cnt[5]~45                        ; 1       ;
; clkdiv:div_50m_2|cnt[5]~44                        ; 1       ;
; clkdiv:div_50m_2|cnt[4]~43                        ; 1       ;
; clkdiv:div_50m_2|cnt[4]~42                        ; 1       ;
; clkdiv:div_50m_2|cnt[3]~41                        ; 1       ;
; clkdiv:div_50m_2|cnt[3]~40                        ; 1       ;
; clkdiv:div_50m_2|cnt[2]~39                        ; 1       ;
; clkdiv:div_50m_2|cnt[2]~38                        ; 1       ;
; clkdiv:div_50m_2|cnt[1]~37                        ; 1       ;
; clkdiv:div_50m_2|cnt[1]~36                        ; 1       ;
; clkdiv:div_50m_2|cnt[0]~35                        ; 1       ;
; clkdiv:div_50m_2|cnt[0]~34                        ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[7]~7  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[7]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[6]~6  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[6]~5  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[6]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[5]~4  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[5]~3  ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[5]    ; 1       ;
; clkdiv:div_50m_300|cnt[31]~96                     ; 1       ;
; clkdiv:div_50m_300|cnt[30]~95                     ; 1       ;
; clkdiv:div_50m_300|cnt[30]~94                     ; 1       ;
; clkdiv:div_50m_300|cnt[29]~93                     ; 1       ;
; clkdiv:div_50m_300|cnt[29]~92                     ; 1       ;
; clkdiv:div_50m_300|cnt[28]~91                     ; 1       ;
; clkdiv:div_50m_300|cnt[28]~90                     ; 1       ;
; clkdiv:div_50m_300|cnt[27]~89                     ; 1       ;
; clkdiv:div_50m_300|cnt[27]~88                     ; 1       ;
; clkdiv:div_50m_300|cnt[26]~87                     ; 1       ;
; clkdiv:div_50m_300|cnt[26]~86                     ; 1       ;
; clkdiv:div_50m_300|cnt[25]~85                     ; 1       ;
; clkdiv:div_50m_300|cnt[25]~84                     ; 1       ;
; clkdiv:div_50m_300|cnt[24]~83                     ; 1       ;
; clkdiv:div_50m_300|cnt[24]~82                     ; 1       ;
; clkdiv:div_50m_300|cnt[23]~81                     ; 1       ;
; clkdiv:div_50m_300|cnt[23]~80                     ; 1       ;
; clkdiv:div_50m_300|cnt[22]~79                     ; 1       ;
; clkdiv:div_50m_300|cnt[22]~78                     ; 1       ;
; clkdiv:div_50m_300|cnt[21]~77                     ; 1       ;
; clkdiv:div_50m_300|cnt[21]~76                     ; 1       ;
; clkdiv:div_50m_300|cnt[20]~75                     ; 1       ;
; clkdiv:div_50m_300|cnt[20]~74                     ; 1       ;
; clkdiv:div_50m_300|cnt[19]~73                     ; 1       ;
; clkdiv:div_50m_300|cnt[19]~72                     ; 1       ;
; clkdiv:div_50m_300|cnt[18]~71                     ; 1       ;
; clkdiv:div_50m_300|cnt[18]~70                     ; 1       ;
; clkdiv:div_50m_300|cnt[17]~67                     ; 1       ;
; clkdiv:div_50m_300|cnt[17]~66                     ; 1       ;
; clkdiv:div_50m_300|cnt[16]~65                     ; 1       ;
; clkdiv:div_50m_300|cnt[16]~64                     ; 1       ;
; clkdiv:div_50m_300|cnt[15]~63                     ; 1       ;
; clkdiv:div_50m_300|cnt[15]~62                     ; 1       ;
; clkdiv:div_50m_300|cnt[14]~61                     ; 1       ;
; clkdiv:div_50m_300|cnt[14]~60                     ; 1       ;
; clkdiv:div_50m_300|cnt[13]~59                     ; 1       ;
; clkdiv:div_50m_300|cnt[13]~58                     ; 1       ;
; clkdiv:div_50m_300|cnt[12]~57                     ; 1       ;
; clkdiv:div_50m_300|cnt[12]~56                     ; 1       ;
; clkdiv:div_50m_300|cnt[11]~55                     ; 1       ;
; clkdiv:div_50m_300|cnt[11]~54                     ; 1       ;
; clkdiv:div_50m_300|cnt[10]~53                     ; 1       ;
; clkdiv:div_50m_300|cnt[10]~52                     ; 1       ;
; clkdiv:div_50m_300|cnt[9]~51                      ; 1       ;
; clkdiv:div_50m_300|cnt[9]~50                      ; 1       ;
; clkdiv:div_50m_300|cnt[8]~49                      ; 1       ;
; clkdiv:div_50m_300|cnt[8]~48                      ; 1       ;
; clkdiv:div_50m_300|cnt[7]~47                      ; 1       ;
; clkdiv:div_50m_300|cnt[7]~46                      ; 1       ;
; clkdiv:div_50m_300|cnt[6]~45                      ; 1       ;
; clkdiv:div_50m_300|cnt[6]~44                      ; 1       ;
; clkdiv:div_50m_300|cnt[5]~43                      ; 1       ;
; clkdiv:div_50m_300|cnt[5]~42                      ; 1       ;
; clkdiv:div_50m_300|cnt[4]~41                      ; 1       ;
; clkdiv:div_50m_300|cnt[4]~40                      ; 1       ;
; clkdiv:div_50m_300|cnt[3]~39                      ; 1       ;
; clkdiv:div_50m_300|cnt[3]~38                      ; 1       ;
; clkdiv:div_50m_300|cnt[2]~37                      ; 1       ;
; clkdiv:div_50m_300|cnt[2]~36                      ; 1       ;
; clkdiv:div_50m_300|cnt[1]~35                      ; 1       ;
; clkdiv:div_50m_300|cnt[1]~34                      ; 1       ;
; clkdiv:div_50m_300|cnt[0]~33                      ; 1       ;
; clkdiv:div_50m_300|cnt[0]~32                      ; 1       ;
; autoinc_hold_time[6]~19                           ; 1       ;
; autoinc_hold_time[5]~18                           ; 1       ;
; autoinc_hold_time[5]~17                           ; 1       ;
; autoinc_hold_time[4]~16                           ; 1       ;
; autoinc_hold_time[4]~15                           ; 1       ;
; autoinc_hold_time[3]~14                           ; 1       ;
; autoinc_hold_time[3]~13                           ; 1       ;
; autoinc_hold_time[2]~12                           ; 1       ;
; autoinc_hold_time[2]~11                           ; 1       ;
; autoinc_hold_time[1]~10                           ; 1       ;
; autoinc_hold_time[1]~9                            ; 1       ;
; autoinc_hold_time[0]~8                            ; 1       ;
; autoinc_hold_time[0]~7                            ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_4|Q[4]    ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[7]    ; 1       ;
; Add1~14                                           ; 1       ;
; Add0~14                                           ; 1       ;
; Add2~13                                           ; 1       ;
; Add0~13                                           ; 1       ;
; Add0~12                                           ; 1       ;
; Add3~13                                           ; 1       ;
; Add1~13                                           ; 1       ;
; Add1~12                                           ; 1       ;
; Add3~11                                           ; 1       ;
; Add1~11                                           ; 1       ;
; Add1~10                                           ; 1       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_5|Q[5]    ; 1       ;
; Add2~11                                           ; 1       ;
; Add0~11                                           ; 1       ;
; Add0~10                                           ; 1       ;
; Add2~9                                            ; 1       ;
; Add2~7                                            ; 1       ;
; Add2~5                                            ; 1       ;
; Add2~3                                            ; 1       ;
; Add2~1                                            ; 1       ;
; Add0~9                                            ; 1       ;
; Add0~8                                            ; 1       ;
; Add0~7                                            ; 1       ;
; Add0~6                                            ; 1       ;
; Add0~5                                            ; 1       ;
; Add0~4                                            ; 1       ;
; Add0~3                                            ; 1       ;
; Add0~2                                            ; 1       ;
; Add0~1                                            ; 1       ;
; Add0~0                                            ; 1       ;
; Add3~9                                            ; 1       ;
; Add3~7                                            ; 1       ;
; Add3~5                                            ; 1       ;
; Add3~3                                            ; 1       ;
; Add3~1                                            ; 1       ;
; Add1~9                                            ; 1       ;
; Add1~8                                            ; 1       ;
; Add1~7                                            ; 1       ;
; Add1~6                                            ; 1       ;
; Add1~5                                            ; 1       ;
; Add1~4                                            ; 1       ;
; Add1~3                                            ; 1       ;
; Add1~2                                            ; 1       ;
; Add1~1                                            ; 1       ;
; Add1~0                                            ; 1       ;
+---------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 430 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 14 / 1,326 ( 1 % )     ;
; C4 interconnects            ; 183 / 21,816 ( < 1 % ) ;
; Direct links                ; 135 / 32,401 ( < 1 % ) ;
; Global clocks               ; 5 / 10 ( 50 % )        ;
; Local interconnects         ; 278 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 1 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 246 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.90) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.29) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 9                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.23) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 3                            ;
; 32                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.84) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 4                            ;
; 6                                               ; 1                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.68) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 6                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 22           ; 0            ; 0            ; 9            ; 0            ; 22           ; 9            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 9            ; 31           ; 31           ; 22           ; 31           ; 9            ; 22           ; 31           ; 31           ; 31           ; 9            ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50mhz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                               ;
+----------------------------+----------------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s)       ; Delay Added in ns ;
+----------------------------+----------------------------+-------------------+
; clkdiv:div_50m_100|clk_out ; clkdiv:div_50m_300|clk_out ; 10.8              ;
; clk_50mhz                  ; clk_50mhz                  ; 6.4               ;
; clkdiv:div_50m_100|clk_out ; clkdiv:div_50m_2|clk_out   ; 3.7               ;
+----------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+----------------------------+------------------------------------------------+-------------------+
; Source Register            ; Destination Register                           ; Delay Added in ns ;
+----------------------------+------------------------------------------------+-------------------+
; clkdiv:div_50m_300|clk_out ; clkdiv:div_50m_300|clk_out                     ; 2.123             ;
; clkdiv:div_50m_100|clk_out ; clkdiv:div_50m_100|clk_out                     ; 2.122             ;
; clkdiv:div_50m_2|clk_out   ; clkdiv:div_50m_2|clk_out                       ; 2.118             ;
; clkdiv:div_50m_2|cnt[30]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[29]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[28]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[27]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[26]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[25]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[24]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[23]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[22]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[21]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[20]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[19]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[18]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[17]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[16]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[15]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[14]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[13]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[12]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[11]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[10]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[9]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[8]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[7]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[6]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[4]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[3]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[2]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[1]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[0]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[31]   ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; clkdiv:div_50m_2|cnt[5]    ; clkdiv:div_50m_2|clk_out                       ; 0.990             ;
; px[5]                      ; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[7] ; 0.943             ;
; py[1]                      ; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[1] ; 0.943             ;
; px[1]                      ; Multiplier_Flow_8x8b:u_mul|Register:REG_1|Q[1] ; 0.943             ;
; px[0]                      ; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[5] ; 0.943             ;
; clkdiv:div_50m_100|cnt[30] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[29] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[28] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[27] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[26] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[25] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[24] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[23] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[22] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[21] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[20] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[19] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[18] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[16] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[15] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[14] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[13] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[12] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[11] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[10] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[9]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[8]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[7]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[6]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[5]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[4]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[3]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[2]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[1]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[0]  ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[31] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_100|cnt[17] ; clkdiv:div_50m_100|clk_out                     ; 0.895             ;
; clkdiv:div_50m_300|cnt[30] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[29] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[28] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[27] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[26] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[25] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[24] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[23] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[22] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[21] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[20] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[19] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[18] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[16] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[15] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[14] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[13] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[12] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[11] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[10] ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[9]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[8]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[7]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[6]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[5]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[4]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[3]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[2]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
; clkdiv:div_50m_300|cnt[1]  ; clkdiv:div_50m_300|clk_out                     ; 0.892             ;
+----------------------------+------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "cd_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cd_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50mhz~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkdiv:div_50m_300|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_300|clk_out~0
Info (176353): Automatically promoted node clkdiv:div_50m_100|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_100|clk_out~0
Info (176353): Automatically promoted node clkdiv:div_50m_2|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_2|clk_out~0
Info (176353): Automatically promoted node key_handler:k_rst|uAnd~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node led[0]~reg0
        Info (176357): Destination node led[1]~reg0
        Info (176357): Destination node led[2]~reg0
        Info (176357): Destination node led[3]~reg0
        Info (176357): Destination node led[4]~reg0
        Info (176357): Destination node led[5]~reg0
        Info (176357): Destination node led[6]~reg0
        Info (176357): Destination node led[7]~reg0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file Z:/projects/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 6000 megabytes
    Info: Processing ended: Wed Aug 12 23:49:50 2020
    Info: Elapsed time: 00:00:55
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/projects/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.fit.smsg.


