## SOC内部MAC外设与外部PHY芯片连接

<img title="" src="file:///D:/MyBlog/docs/images/2024-04-25-10-23-07-image.png" alt="" data-align="center">

## MII接口

MII接口用于以太网MAC连接PHY芯片

<img src="file:///D:/MyBlog/docs/images/2024-04-25-10-25-15-image.png" title="" alt="" data-align="center">

| 名称       | 作用                                                                   |
| -------- | -------------------------------------------------------------------- |
| TX_CLK   | 发送时钟，如果网速为100M 的话时钟频率为25MHz，10M 网速的话时钟频率为2.5MHz，此时钟由PHY 产生并发送给MAC。   |
| TX_EN    | 发送使能信号                                                               |
| TX_ER    | 发送错误信号，高电平有效，表示TX_ER 有效期内传输的数据无效。10Mpbs 网速下TX_ER 不起作用。               |
| TXD[3：0] | 发送数据信号线                                                              |
| RXD[3：0] | 接收数据信号线                                                              |
| RX_CLK   | 接收时钟信号，如果网速为100M 的话时钟频率为25MHz，10M 网速的话时钟频率为2.5MHz，RX_CLK 也是由PHY 产生的。 |
| RX_ER    | 接收错误信号，高电平有效，表示RX_ER 有效期内传输的数据无效。10Mpbs 网速下RX_ER 不起作用。               |
| RX_DV    | 接收数据有效                                                               |
| CRS      | 载波侦听信号                                                               |
| COL      | 冲突检测信号                                                               |

## RMII接口

精简的MII接口

<img src="file:///D:/MyBlog/docs/images/2024-04-25-10-31-03-image.png" title="" alt="" data-align="center">

| 名称      | 作用            |
| ------- | ------------- |
|         |               |
|         |               |
|         |               |
|         |               |
| REF_CLK | 参考时钟，由外部时钟源提供 |

## MDIO接口

MDIO全称是 Management Data Input/Output，直译过来就是管理数据输入输出接口，是一个简单的两线串行接口，一根 MDIO数据线，一根 MDC时钟线。驱动程序可以通过 MDIO和MDC这两根线访问 PHY芯片的任意一个寄存器。 MDIO接口支持多达 32个 PHY。同一时刻内只能对一个 PHY进行操作，那么如何区分这 32个 PHY芯片呢？和 IIC一样，使用器件地址即可。同一 MDIO接口下的所有 PHY芯片，其器件地址不能冲突，必须保证唯一，具体器件地址值要查阅相应的 PHY数据手册。

## RJ45接口

![](D:\MyBlog\docs\images\2024-04-25-10-50-32-image.png)

# 
