FIRRTL version 3.2.0
circuit Top :
  module Top :
    input a_b_0: UInt<1> ; a.b[0]
    input a_b_1: UInt<1> ; a.b[1]
    input a_b_0_0: UInt<2> ; a.b_0
    input a_b_1_0: UInt<3> ; a.b_1
    input a_b_0_1: UInt<4> ; a_b[0]
    input a_b_1_1: UInt<4> ; a_b[1]
    input a_b_0_2: UInt<5> ; a_b_0
