module AND (y, a, b);

	input a, b;
	output y;

endmodule

module OR (y, a, b);

	input a, b;
	output y;

endmodule

module NOT (y, a);

	input a;
	output y;

endmodule