2017 - 2021
Eficiência Energética e Alto Desempenho de Aplicações Paralelas e Arquiteturas Many-Core Não Convencionais
Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 21/07/2018.
Descrição: Descrição: Com o surgimento de novas demandas de processamento, inclusive com grande volume de dados, as arquiteturas de processadores têm evoluído para o aumento gradual da quantidade de núcleos. Nesse sentido, há projetos de arquiteturas não convencionais many-core de baixo consumo energético e destinados a contextos específicos, mas que podem ser devidamente exploradas para alto desempenho. O problema é como alcançar eficiência energética e desempenho em arquiteturas não convencionais e aplicações paralelas. Nesse projeto, o objetivo é trabalhar não só no projeto de arquiteturas many-core de processadores, mas também no desenvolvimento de aplicações paralelas para a correta exploração de recursos e viabilização das arquiteturas não convencionais para alto desempenho e baixo consumo energético.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador.
2016 - 2021
Design of Reconfigurable Hardware to Accelerate Deep Learning Algorithms
Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 14/04/2017.
Descrição: The main contribution is the proposal of Deep Learning algorithms (e.g. neural networks) for a reconfigurable heterogeneous platform, such as the multi-chip package (Broadwell + Arria 10 + software), which can fulfill the demand for high performance applied to Bioinformatics field. As a benefit to the community, we will publicly provide a set of algorithms for reconfigurable hardware in order to accelerate Big Data processing. Thus, this set of algorithms might be used to other different contexts, such as oil and gas, social media and weather forecast.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador / Luis Enrique Zárate - Integrante / Luís Fabrício Wanderley Góes - Integrante / Matheus Alcântara Souza - Integrante / Cristiane Neri Nobre - Integrante / Lucas Andrade Maciel - Integrante.Financiador(es): Intel Corporation - Outra.
2016 - 2021
EnegySFE: Energy-aware Scheduling and Fault Tolerance Techniques for the Exascale Era
Projeto certificado pelo(a) coordenador(a) Márcio Bastos Castro em 24/04/2017.
Descrição: The EnergySFE research project aims at proposing fast and scalable energy-aware scheduling and fault tolerance techniques and algorithms for large-scale highly parallel architectures. The main skills of different international partners will be of great significance to the success of the project: LAPESD and ECL from UFSC (Brazil), CORSE from LIG/CNRS (France), GPPD and LSE from UFRGS (Brazil), and SAPyC from ESPE (Ecuador). The project will be carried out following a methodology that combines theoretical and practical aspects. The techniques and algorithms developed during the project will be applied to real-world scientific applications. The energy and performance improvements obtained from the techniques and algorithms proposed will be evaluated by executing the applications on highly parallel architectures composed of tens or thousands of cores. Overall, the main goals of EnergySFE are the following: - Establish a perennial collaboration between UFSC,CNRS,UFRGS and ESPE as well as to promote knowledge transfer between these institutions; - Study the impact of current scheduling and fault tolerance techniques on the performance and energy consumption of scientific applications; - Propose new energy-aware scheduling algorithms adapted to highly parallel architectures; - Propose new energy-aware fault tolerance approaches adapted to highly parallel architectures; - Apply the proposed scheduling and fault tolerance approaches to real-world scientific applications and carry out experiments on highly parallel architectures composed of tens or thousands of cores; - Disseminate the results in high quality peer-reviewed international journals and conferences on the HPC domain.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Jean-François Méhaut - Integrante / Lucas Mello Schnorr - Integrante / Laercio Lima Pilla - Integrante / CASTRO, MÁRCIO - Coordenador / NAVAUX, PHILIPPE O.A. - Integrante / François Broquedis - Integrante / Patricia Della Méa Plentz - Integrante / Mário Antônio Dantas - Integrante.Financiador(es): Centre National de la Recherche Scientifique - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.
2014 - 2017
Exascale Computing - Scheduling and Energy (ExaSE)
Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 28/02/2014.
Descrição: The main scientific context of this project is high performance computing on Exascale systems: large-scale machines with billions of processing cores and complex hierarchical structures. This project intends to explore the relationship between scheduling algorithms and techniques and the energy constraints present on such exascale systems. - Cooperation Project - PUC Minas, UFRGS, and INRIA -- Coordinator (INRIA): Jean-Marc Vincent (Mescal) -- Coordinator (FAPERGS): Nicolas Bruno Maillard (UFRGS) -- Coordinator (FAPEMIG): Henrique Cota de Freitas (PUC Minas).. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Cíntia Pinto Avelar - Integrante / Jean-Marc Vincent - Integrante / Arnaud Legrand - Integrante / Bruno Raffin - Integrante / Denis Trystram - Integrante / Thierry Gautier - Integrante / Jean-François Méhaut - Integrante / Vania Marangozova-Martin - Integrante / Luis Enrique Zárate - Integrante / Luís Fabrício Wanderley Góes - Integrante / Nicolas Bruno Maillard - Integrante / Lucas Mello Schnorr - Integrante / Philippe Olivier Alexandre Navaux - Integrante / Alexandre Carissimi - Integrante / Alfredo Goldman - Integrante / Matheus Miranda de Queiroz - Integrante / Cláudio Adão Nunes - Integrante / Amanda Maria Pinho Amorim - Integrante / Márcia Aparecida Nasaré Silva - Integrante / Alyson Deives Pereira - Integrante / Rodolfo Herman Lara e Silva - Integrante / Márcio Bastos Castro - Integrante / Edson Luiz Padoin - Integrante / Francieli Boito - Integrante / Joao Lima - Integrante / Julio Toss - Integrante / Laercio Lima Pilla - Integrante / Rafael Tesser - Integrante / Rodrigo Kassick - Integrante / Stefano Mor - Integrante / Daniel Cordeiro - Integrante / Emilio Francesquini - Integrante / Alessandro Kraemer - Integrante / Vinícius Gama Pinheiro - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio
										financeiro.Número de produções C, T & A: 5
2014 - 2017
Projeto de uma Arquitetura de Rede-em-Chip Visando Alto Tráfego de Acesso às Memórias Cache Compartilhadas
Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 14/04/2017.
Descrição: Projeto CNPq Universal. Os impactos decorrentes do alto tráfego devem ser reduzidos para manter a escalabilidade e alto desempenho do processador many-core. Portanto, o objetivo deste projeto de pesquisa é propor uma arquitetura de NoC capaz de manter a escalabilidade de aplicações que dependem de muito acesso à memória.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Daniel de Araújo Santos Carmo - Integrante / Luis Enrique Zárate - Integrante / Luís Fabrício Wanderley Góes - Integrante / Philippe Olivier Alexandre Navaux - Integrante / Amanda Maria Pinho Amorim - Integrante / Matheus Alcântara Souza - Integrante / Júlia Gobbo Lopes - Integrante / Guilherme Torres Castro - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 2
2014 - 2015
Balanceamento de carga em aplicações paralelas visando alto desempenho e baixo consumo de energia em Redes-em-Chip
Projeto certificado pelo(a) coordenador(a) Henrique Cota de Freitas em 11/03/2015.
Descrição: O objetivo deste projeto está na proposta, desenvolvimento e avaliação de uma técnica de balanceamento de cargas de trabalho com foco em roteadores de redes-em-chip capaz de reduzir as altas latências em comunicações coletivas.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador / Amanda Maria Pinho Amorim - Integrante / Matheus Alcântara Souza - Integrante / Júlia Gobbo Lopes - Integrante / Gabriel Antunes Garcia - Integrante / Guilherme Torres Castro - Integrante.Número de produções C, T & A: 3
2013 - 2014
Avaliação de Estratégias de Mapeamento de Processos em Arquiteturas Many-Core Suportadas
Descrição: O objetivo geral desta pesquisa está na avaliação de estratégias de mapeamento de processos com foco em afinidade baseada em rede-em-chip para aumento de desempenho e eficiência de aplicações em arquiteturas many-core.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Coordenador / Cíntia Pinto Avelar - Integrante / Daniel de Araújo Santos Carmo - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de produções C, T & A: 1
2010 - 2012
Redes Reguladoras de Genes com Topologia Livre de Escala utilizando Processamento Paralelo com Recursos Heterogêneos
Descrição: Descrição: Instituição do coordenador do projeto: Universidade Federal de Viçosa (UFV). Edital Universal da FAPEMIG 01/2010. Este projeto irá avaliar algoritmos paralelos para um problema de bioinformática. O problema abordado será o cálculo do período das redes reguladoras de genes com topologia livre de escala. O estudo das redes reguladoras tem aplicações na compreensão de sistemas biológicos como os processos de evolução e divisão celula, fabricação de medicamentos, estudo de cancer, dentre outras. Três plataformas de baixo custo serão avaliadas: processador multicore, multicore+GPU, multicore+FPGA.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Pedro Henrique de Mello Morado Penna - Integrante / Henrique Cota de Freitas - Integrante / Ricardo dos Santos Ferreira - Coordenador / Carlos Augusto Paiva da Silva Martins - Integrante / Marcelo Lobato Martins - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de Minas Gerais - Auxílio
										financeiro.Número de produções C, T & A: 1