# 缓存一致性

CPU的运算速度远快于主内存，为了解决这个问题，一般会在CPU与主内存之间添加一级或者多级高速缓存。按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存(L1)、二级缓存(L2)和三级缓存(L3)。每一级缓存中所储存的全部数据都是下一级缓存的一部分。越靠近CPU的缓存越快也越小，L1和L2只能被一个单独的CPU核心使用，L3被所有CPU核心共享。当CPU执行运算的时候，它先去L1查找所需的数据，再去L2，然后是L3，如果这些缓存中都没有所需的数据，就要去主存中查找。CPU缓存是以缓存行(Cache Line)为单位存储的，缓存行是CPU和主存之间数据传输的最小单位，每个缓存行的大小通常是64字节。

![](../img/cpu_cache.png)

如果数据写入 Cache 之后，内存与 Cache 相对应的数据将会不同，这种情况下需要把 Cache 中的数据同步到内存中。

## 写回

CPU通过写回（Write Back）策略将Cache中的数据同步回内存。

1. 当发生写操作时，如果数据已经在 Cache 里的话，则直接修改 Cache 里的数据，同时标记 Cache 里的这个 Cache Line 为脏（Dirty），表示 Cache 里面的这个 Cache Line 的数据和内存是不一致的，这种情况是不用把数据写到内存里的
2. 当发生写操作时，如果数据不在 Cache 中，CPU会选中一个 Cache Line 用于缓存该数据，并且检查这个 Cache Line 有没有被标记为脏，如果是脏的话，就会把这个 Cache Line 里的数据写回到内存，然后再把当前要写入的数据，写入到这个 Cache Line 里，同时也把它标记为脏。如果 Cache Line 没有被标记为脏，就直接将数据写入到这个 Cache Line 里，然后再把这个 Cache Line 标记为脏的就好了。

在把数据写入到 Cache 的时候，只有在缓存不命中，同时数据对应的 Cache 中的 Cache Line 为脏的情况下，才会将数据写到内存中，而在缓存命中的情况下，只需把该数据对应的 Cache Line 标记为脏即可，而不用写到内存里。如果大量的操作都能够命中缓存，那么大部分时间里 CPU 都不需要直接读写内存。

## 缓存一致性问题

多核CPU会有缓存一致性问题。

例如两个CPU同时拥有共享变量a，且a=0，这时如果CPU 0修改了a的值为1，CPU使用写回策略，先把值为1的修改写入到自己的L1/L2 Cache 中，然后把 Cache 中对应的 Cache Line 标记为脏，这个时候数据其实没有被同步到内存中，CPU 0的这个 Cache Line 要被替换的时候，数据才会写入到内存里。如果此时另一个CPU 1尝试从内存读取变量a的值，则读到的将会是错误的值0。

要解决这⼀问题，就要满足两个条件：

1. 写传播（Wreite Propagation）：在一个CPU核⼼⾥的Cache数据更新时，必须要同步到其他核⼼的Cache中
2. 事务的串行化（Transaction Serialization）：在一个CPU核心里面的读取和写入，在其他CPU中看起来，顺序是一样的

## 总线嗅探

CPU和内存通过总线互通消息。CPU感知其他CPU的行为（比如读、写某个Cache Line）就是是通过嗅探（Snoop）其他CPU发出的请求消息完成的，有时CPU也需要针对总线中的某些请求消息进行响应。这被称为总线嗅探（Bus Snooping）。

当CPU 0修改了Cache中变量a的值时，会通过总线把这个事件⼴播通知给其他所有的核⼼，每个CPU核⼼都会监听总线上的⼴播事件，并检查⾃⼰的Cache⾥⾯是否有变量a，如果CPU 1的Cache中有变量a，那么也需要更新⾃⼰的Cache中的变量a的值。

CPU需要每时每刻监听总线上的⼀切活动，但是不管别的核⼼的Cache是否缓存相同的数据，都需要发出⼀个⼴播事件，这⽆疑会加重总线的负载。

总线嗅探机制中的消息：

- Read：通知其他CPU和内存，当前CPU准备读取某个数据。该消息内包含待读取数据的内存地址
- Read Response：该消息内包含了被请求读取的数据。该消息可能是内存返回的，也可能是其他高速缓存嗅探到Read消息后返回的
- Invalidate：通知其他CPU将指定内存地址的数据所在的Cache Line设置为已失效
- Invalidate Acknowledge：接收到Invalidate消息的CPU必须回复此消息，表示已经将对应的Cache Line设置为已失效
- Read Invalidate：此消息为Read和Invalidate消息组成的复合消息，主要是用于通知其他CPU当前CPU准备更新一个数据了，并请求其他CPU将对应的Cache Line设置为已失效。接收到该消息的CPU必须回复Read Response和Invalidate Acknowledge消息
- Writeback：消息包含了需要写入内存的数据和其对应的内存地址

## MESI协议

MESI协议基于总线嗅探机制实现了事务串形化，降低了总线带宽压⼒。

MESI协议有四种状态：

1. M(Modified)：已修改，表示这个Cache Line中的数据已经被修改了，还没有写回到内存里去
2. E(Exclusive)：独占，数据只存储在⼀个 CPU 核⼼的Cache⾥，⽽其他 CPU 核⼼的 Cache 没有该数据，可以直接修改数据，⽽不需要通知其他 CPU 核⼼。在独占状态下的数据，如果有其他核⼼从内存读取了相同的数据到各⾃的 Cache，那么这个时候，独占状态就会变成共享状态
3. S(Shared)：共享，相同的数据在多个 CPU 核⼼的 Cache ⾥都有，当要更新 Cache ⾥⾯的数据的时候，不能直接修改，⽽是要先向所有的其他 CPU 核⼼⼴播⼀个请求，要求先把其他核⼼中对应的 Cache Line 标记为⽆效状态，然后再更新当前 Cache ⾥⾯的数据
4. I(Invalid)：已失效，表示这个Cache Line已经失效，不可以读取

四种状态的转换：

1. 当CPU 0从内存中读取变量a的值时，数据被缓存在CPU 0⾃⼰的 Cache ⾥⾯，此时其他 CPU 核⼼的 Cache 没有缓存该数据，于是标记 Cache Line 状态为***独占***，此时其 Cache 中的数据与内存是⼀致的
2. 然后CPU 1也从内存读取了变量a的值，此时会发送消息给其他 CPU 核⼼，由于CPU 0已经缓存了该数据，所以会把数据返回给CPU 1。在这个时候，CPU 0和CPU 1缓存了相同的数据，Cache Line 的状态就会变成***共享***，并且其Cache中的数据与内存也是⼀致的
3. 当CPU 0要修改 Cache 中变量a的值，发现数据对应的 Cache Line 的状态是共享状态，则要向其他所有 CPU 核⼼⼴播⼀个请求，要求先把其他核⼼的 Cache 中对应的 Cache Line 标记为***⽆效***状态，然后CPU 0才更新 Cache ⾥⾯的数据，同时标记 Cache Line 为***已修改***状态，此时 Cache 中的数据与内存不⼀致
4. 如果CPU 0***继续***修改 Cache 中变量a的值，由于此时的 Cache Line 是***已修改***状态，因此不需要给其他 CPU 核⼼发送消息，直接更新数据即可
5. 如果CPU 0的 Cache ⾥的变量a对应的 Cache Line 要被替换，发现 Cache Line 状态是***已修改***状态，就会在替换前先把数据同步到内存

MESI协议解决了缓存一致性问题，但是其自身也存在一个性能问题：CPU执行写内存操作时，必须等待其他所有CPU将其高速缓存中的相应副本数据删除并接收到这些CPU所回复的Invalidate Acknowledge/Read Response消息之后才能将数据写入高速缓存。为了规避和减少这种等待造成的写操作的延迟, 硬件设计者引入了写缓冲器和无效化队列。

## 写缓冲器

写缓冲器(Store Buffer，也称Write Buffer)是CPU核心内部的一个容量比高速缓存还小的私有高速存储部件(写缓冲器的容量大小通常等于L1 Cache的缓存行宽度，比如32字节、64字节)。每个CPU核心都有自己的Store Buffer，其内部可能包含若干条目(Entry)。一个CPU核心无法读取另外一个CPU核心上的Store Buffer中的内容。

引入Store Buffer之后，CPU在执行写操作时的处理：

1. 如果相应的Cache Line状态为E或者M，那么CPU可能会直接将数据写入相应的缓存行而无需发送任何消息(x86架构的CPU会不管相应的Cache Line状态如何，直接先将每一个写操作的结果存入Store Buffer)
2. 如果相应的Cache Line状态为S，那么CPU会先将写操作的相关数据(包括数据和待操作的内存地址)存入Store Buffer的Entry之中，并发送Invalidate消息，然后CPU不会继续等待，而是去处理其它任务。等收到Invalidate Acknowledge消息之后，再将Store Buffer中的数据写入相应的Cache Line
3. 如果相应的Cache Line状态为I，那么CPU会先将写操作相关数据存入Store Buffer的Entry之中，并发送Read Invalidate消息，然后CPU不会继续等待，而是去处理其它任务。等收到Read Response消息之后，再将Store Buffer中的数据写入相应的Cache Line

## 无效化队列

引入无效化队列(Invalidate Queue)之后，CPU在接收到Inavalidate消息之后并不删除消息中指定地址相应的副本数据，而是将消息存入无效化队列之后就回复Invalidate Acknowedge消息，过段时间，再从无效化队列中取出Invalidate消息消费，将自己对应的Cache Line状态设为I。无效化队列减少了写操作执行CPU所需要的等待时间。有些CPU(比如x86)可能没有使用无效化队列。
