HEVC_ENC_CMD_REG_WAIT,VAR_0
amdgpu_ring_write,FUNC_0
uvd_v7_0_enc_ring_emit_reg_wait,FUNC_1
ring,VAR_1
reg,VAR_2
val,VAR_3
mask,VAR_4
