-- Apresentar em código VHDL uma 
-- máquina que sinalize sempre que
-- encontra a sequencia 1-0 ou 0-0.
-- Recorra a uma única estrutura de
-- máquina de Mealy.

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY ex_2 IS
	PORT (
		clk, reset : IN std_logic;
		x: in std_logic;
		Mealy_tick : OUT std_logic
	);
END ex_2;