Fitter report for DE4_DCC_HSMB
Tue Mar 15 16:25:32 2011
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Fitter Netlist Optimizations
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. HardCopy Device Resource Guide
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Output Pin Default Load For Reported TCO
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-----------------------------------+-----------------------------------------------+
; Fitter Status                     ; Successful - Tue Mar 15 16:25:32 2011         ;
; Quartus II 64-Bit Version         ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                     ; DE4_DCC_HSMB                                  ;
; Top-level Entity Name             ; DE4_DCC_HSMB                                  ;
; Family                            ; Stratix IV                                    ;
; Device                            ; EP4SGX230KF40C2                               ;
; Timing Models                     ; Final                                         ;
; Logic utilization                 ; 2 %                                           ;
;     Combinational ALUTs           ; 2,457 / 182,400 ( 1 % )                       ;
;     Memory ALUTs                  ; 14 / 91,200 ( < 1 % )                         ;
;     Dedicated logic registers     ; 4,008 / 182,400 ( 2 % )                       ;
; Total registers                   ; 4008                                          ;
; Total pins                        ; 137 / 888 ( 15 % )                            ;
; Total virtual pins                ; 0                                             ;
; Total block memory bits           ; 187,904 / 14,625,792 ( 1 % )                  ;
; DSP block 18-bit elements         ; 8 / 1,288 ( < 1 % )                           ;
; Total GXB Receiver Channel PCS    ; 0 / 24 ( 0 % )                                ;
; Total GXB Receiver Channel PMA    ; 0 / 36 ( 0 % )                                ;
; Total GXB Transmitter Channel PCS ; 0 / 24 ( 0 % )                                ;
; Total GXB Transmitter Channel PMA ; 0 / 36 ( 0 % )                                ;
; Total PLLs                        ; 1 / 8 ( 13 % )                                ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                 ;
+-----------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                                ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                                     ; Setting                                                 ; Default Value                                           ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                                     ; EP4SGX230KF40C2                                         ;                                                         ;
; Fit Attempts to Skip                                                       ; 0                                                       ; 0.0                                                     ;
; Device I/O Standard                                                        ; 2.5 V                                                   ;                                                         ;
; Use smart compilation                                                      ; Off                                                     ; Off                                                     ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                      ; On                                                      ;
; Enable compact report table                                                ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                              ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                           ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                                ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                                   ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                                       ; All Paths                                               ; All Paths                                               ;
; Optimize Multi-Corner Timing                                               ; Off                                                     ; Off                                                     ;
; Auto RAM to MLAB Conversion                                                ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                                 ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                               ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                           ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                            ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                                   ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                             ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                                 ; On                                                      ; On                                                      ;
; Limit to One Fitting Attempt                                               ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                              ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                              ; 1                                                       ; 1                                                       ;
; PCI I/O                                                                    ; Off                                                     ; Off                                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                                      ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                          ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                     ; Off                                                     ;
; Auto Merge PLLs                                                            ; On                                                      ; On                                                      ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                                     ; Off                                                     ;
; Perform Register Duplication for Performance                               ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                     ; Off                                                     ;
; Perform Register Retiming for Performance                                  ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                     ; Off                                                     ;
; Fitter Effort                                                              ; Auto Fit                                                ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                            ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                                  ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                          ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                                       ; On                                                      ; On                                                      ;
; Generate GXB Reconfig MIF                                                  ; Off                                                     ; Off                                                     ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                                       ; Off                                                     ; Off                                                     ;
; Save Intermediate Fitting Results                                          ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                                ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                        ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                          ; On                                                      ; On                                                      ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                                     ; Off                                                     ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                     ; Off                                                     ;
; Use Best Effort Settings for Compilation                                   ; Off                                                     ; Off                                                     ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.08        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   8.2%      ;
;     5-8 processors         ;   0.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; GCLKOUT_FPGA ; Missing drive strength and slew rate ;
; LED[0]       ; Missing drive strength and slew rate ;
; LED[1]       ; Missing drive strength and slew rate ;
; LED[2]       ; Missing drive strength and slew rate ;
; LED[3]       ; Missing drive strength and slew rate ;
; LED[4]       ; Missing drive strength and slew rate ;
; LED[5]       ; Missing drive strength and slew rate ;
; LED[6]       ; Missing drive strength and slew rate ;
; LED[7]       ; Missing drive strength and slew rate ;
; SEG0_D[0]    ; Missing drive strength and slew rate ;
; SEG0_D[1]    ; Missing drive strength and slew rate ;
; SEG0_D[2]    ; Missing drive strength and slew rate ;
; SEG0_D[3]    ; Missing drive strength and slew rate ;
; SEG0_D[4]    ; Missing drive strength and slew rate ;
; SEG0_D[5]    ; Missing drive strength and slew rate ;
; SEG0_D[6]    ; Missing drive strength and slew rate ;
; SEG0_DP      ; Missing drive strength and slew rate ;
; SEG1_D[0]    ; Missing drive strength and slew rate ;
; SEG1_D[1]    ; Missing drive strength and slew rate ;
; SEG1_D[2]    ; Missing drive strength and slew rate ;
; SEG1_D[3]    ; Missing drive strength and slew rate ;
; SEG1_D[4]    ; Missing drive strength and slew rate ;
; SEG1_D[5]    ; Missing drive strength and slew rate ;
; SEG1_D[6]    ; Missing drive strength and slew rate ;
; SEG1_DP      ; Missing drive strength and slew rate ;
; FAN_CTRL     ; Missing drive strength and slew rate ;
; ADA_OE       ; Missing drive strength and slew rate ;
; ADA_SPI_CS   ; Missing drive strength and slew rate ;
; ADB_OE       ; Missing drive strength and slew rate ;
; ADB_SPI_CS   ; Missing drive strength and slew rate ;
; AIC_DIN      ; Missing drive strength and slew rate ;
; AIC_SPI_CS   ; Missing drive strength and slew rate ;
; AIC_XCLK     ; Missing drive strength and slew rate ;
; CLKOUT0      ; Missing drive strength and slew rate ;
; DA[0]        ; Missing drive strength and slew rate ;
; DA[1]        ; Missing drive strength and slew rate ;
; DA[2]        ; Missing drive strength and slew rate ;
; DA[3]        ; Missing drive strength and slew rate ;
; DA[4]        ; Missing drive strength and slew rate ;
; DA[5]        ; Missing drive strength and slew rate ;
; DA[6]        ; Missing drive strength and slew rate ;
; DA[7]        ; Missing drive strength and slew rate ;
; DA[8]        ; Missing drive strength and slew rate ;
; DA[9]        ; Missing drive strength and slew rate ;
; DA[10]       ; Missing drive strength and slew rate ;
; DA[11]       ; Missing drive strength and slew rate ;
; DA[12]       ; Missing drive strength and slew rate ;
; DA[13]       ; Missing drive strength and slew rate ;
; DB[0]        ; Missing drive strength and slew rate ;
; DB[1]        ; Missing drive strength and slew rate ;
; DB[2]        ; Missing drive strength and slew rate ;
; DB[3]        ; Missing drive strength and slew rate ;
; DB[4]        ; Missing drive strength and slew rate ;
; DB[5]        ; Missing drive strength and slew rate ;
; DB[6]        ; Missing drive strength and slew rate ;
; DB[7]        ; Missing drive strength and slew rate ;
; DB[8]        ; Missing drive strength and slew rate ;
; DB[9]        ; Missing drive strength and slew rate ;
; DB[10]       ; Missing drive strength and slew rate ;
; DB[11]       ; Missing drive strength and slew rate ;
; DB[12]       ; Missing drive strength and slew rate ;
; DB[13]       ; Missing drive strength and slew rate ;
; HSMC_SCL     ; Missing drive strength and slew rate ;
; EXT_IO       ; Missing slew rate                    ;
; AIC_BCLK     ; Missing drive strength and slew rate ;
; AIC_LRCIN    ; Missing drive strength and slew rate ;
; AIC_LRCOUT   ; Missing drive strength and slew rate ;
; J1_152       ; Missing drive strength and slew rate ;
; HSMC_SDA     ; Missing drive strength and slew rate ;
; AD_SCLK      ; Missing drive strength and slew rate ;
; AD_SDIO      ; Missing drive strength and slew rate ;
; FPGA_CLK_A_N ; Missing drive strength and slew rate ;
; FPGA_CLK_A_P ; Missing drive strength and slew rate ;
; FPGA_CLK_B_N ; Missing drive strength and slew rate ;
; FPGA_CLK_B_P ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                       ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To                ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+
; Location     ;                ;              ; termination_blk0~_rdn_pad ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; termination_blk0~_rup_pad ; PIN_AF25      ; QSF Assignment ;
; I/O Standard ;                ;              ; termination_blk0~_run_pad ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; termination_blk0~_rup_pad ; 1.8 V         ; QSF Assignment ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                               ; Action  ; Operation ; Reason              ; Node Port    ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[0]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[1]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[2]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[3]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[4]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[5]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[6]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[7]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[8]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[9]~FITTER_CREATED_MLAB_CELL0                 ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[10]~FITTER_CREATED_MLAB_CELL0                ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[11]~FITTER_CREATED_MLAB_CELL0                ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[12]~FITTER_CREATED_MLAB_CELL0                ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[13]~FITTER_CREATED_MLAB_CELL0                ; Created ; Placement ; Location assignment ; PORTBDATAOUT ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~porta_address_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~porta_address_reg1FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~porta_address_reg2FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~portb_address_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~portb_address_reg1FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a0~portb_address_reg2FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a1~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a2~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a3~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a4~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a5~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a6~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a7~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a8~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a9~porta_datain_reg0FITTER_CREATED_FF  ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a10~porta_datain_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a11~porta_datain_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a12~porta_datain_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ram_block1a13~porta_datain_reg0FITTER_CREATED_FF ; Created ; Placement ; Location assignment ; Q            ;                ;                  ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+-----------+---------------------+--------------+----------------+------------------+------------------+-----------------------+


+------------------------------------------------------------+
; Incremental Compilation Preservation Summary               ;
+--------------------------------------+---------------------+
; Type                                 ; Value               ;
+--------------------------------------+---------------------+
; Netlist                              ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Placement                            ;                     ;
;     -- Requested                     ; 0 / 6918 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 6918 ( 0.00 % ) ;
;                                      ;                     ;
; Routing (by Connection)              ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Number of Tiles locked to High-Speed ; 0                   ;
+--------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4991    ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 1629    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 298     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Resource                      ; Stratix IV-GX EP4SGX230    ; HC4GX15L    ; HC4GX25F     ; HC4GX25L     ; HC4GX35F     ; HC4GX35F     ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Migration Compatibility       ;                            ; None        ; None         ; None         ; None         ; Medium       ;
; Primary Migration Constraint  ;                            ; Package     ; Package      ; Package      ; Package      ; Package      ;
; Package                       ; FBGA - 1517                ; FBGA - 780  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1517  ;
; Logic                         ; --                         ; 1%          ; 1%           ; 1%           ; 1%           ; 1%           ;
;   -- Logic cells              ; 4751                       ; --          ; --           ; --           ; --           ; --           ;
;   -- DSP elements             ; 8                          ; --          ; --           ; --           ; --           ; --           ;
;   -- Memory LABs              ; 1                          ; --          ; --           ; --           ; --           ; --           ;
; Pins                          ;                            ;             ;              ;              ;              ;              ;
;   -- Total                    ; 137                        ; 137 / 412   ; 137 / 660    ; 137 / 644    ; 137 / 660    ; 137 / 888    ;
;   -- IO (HSSI)                ; 0                          ; 0 / 40      ; 0 / 96       ; 0 / 80       ; 0 / 96       ; 0 / 144      ;
;   -- Differential Input       ; 2                          ; 2 / 196     ; 2 / 292      ; 2 / 292      ; 2 / 292      ; 2 / 384      ;
;   -- Differential Output      ; 0                          ; 0 / 60      ; 0 / 96       ; 0 / 96       ; 0 / 96       ; 0 / 184      ;
;   -- PCI / PCI-X              ; 0                          ; 0 / 372     ; 0 / 564      ; 0 / 564      ; 0 / 564      ; 0 / 744      ;
;   -- DQ                       ; 0                          ; 0 / 288     ; 0 / 468      ; 0 / 468      ; 0 / 468      ; 0 / 624      ;
;   -- DQS                      ; 0                          ; 0 / 96      ; 0 / 156      ; 0 / 156      ; 0 / 156      ; 0 / 208      ;
; Memory                        ;                            ;             ;              ;              ;              ;              ;
;   -- M144K Blocks             ; 1                          ; 1 / 24      ; 1 / 36       ; 1 / 36       ; 1 / 64       ; 1 / 64       ;
;   -- M9K Blocks               ; 7                          ; 7 / 660     ; 7 / 936      ; 7 / 936      ; 7 / 1280     ; 7 / 1280     ;
; PLLs                          ;                            ;             ;              ;              ;              ;              ;
;   -- Enhanced                 ; 0                          ; 0 / 2       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
;   -- Fast                     ; 1                          ; 1 / 1       ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4        ;
; DLLs                          ; 0                          ; 0 / 4       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
; SERDES                        ;                            ;             ;              ;              ;              ;              ;
;   -- RX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
;   -- TX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
; Configuration                 ;                            ;             ;              ;              ;              ;              ;
;   -- CRC                      ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- ASMI                     ; 0                          ; 0 / 1       ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ;
;   -- Remote Update            ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- JTAG                     ; 1                          ; 1 / 1       ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ;
;  Impedance Control Block      ; 0                          ; 0 / 6       ; 0 / 6        ; 0 / 6        ; 0 / 6        ; 0 / 8        ;
;  Clock Network                ;                            ;             ;              ;              ;              ;              ;
;   -- Global Clocks            ; 7                          ; 7 / 16      ; 7 / 16       ; 7 / 16       ; 7 / 16       ; 7 / 16       ;
;   -- Quadrant Clocks          ; 0                          ; 0 / 88      ; 0 / 88       ; 0 / 88       ; 0 / 88       ; 0 / 88       ;
;   -- Periphery Clocks         ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 88       ; 0 / 88       ;
; Transceiver                   ;                            ;             ;              ;              ;              ;              ;
;   -- Transmitter              ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 0                          ; 0 / 8       ; 0 / 24       ; 0 / 16       ; 0 / 24       ; 0 / 36       ;
;      -- PCS                   ; 0                          ; 0 / 8       ; 0 / 16       ; 0 / 16       ; 0 / 16       ; 0 / 24       ;
;   -- Receiver                 ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 0                          ; 0 / 8       ; 0 / 24       ; 0 / 16       ; 0 / 24       ; 0 / 36       ;
;      -- PCS                   ; 0                          ; 0 / 8       ; 0 / 16       ; 0 / 16       ; 0 / 16       ; 0 / 24       ;
; Hard IP blocks                ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ;
; ATX blocks                    ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4        ;
; CMU PLL blocks                ; 0                          ; 0 / 4       ; 0 / 8        ; 0 / 8        ; 0 / 8        ; 0 / 12       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Edgar/Documents/OCT/Code/ADC_Test01/DE4_DCC_HSMB.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                               ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; ALUTs Used                                                                        ; 2,471 / 182,400 ( 1 % )                                                                 ;
;     -- Combinational ALUTs                                                        ; 2,457 / 182,400 ( 1 % )                                                                 ;
;     -- Memory ALUTs                                                               ; 14 / 91,200 ( < 1 % )                                                                   ;
;     -- LUT_REGs                                                                   ; 0 / 182,400 ( 0 % )                                                                     ;
; Dedicated logic registers                                                         ; 4,008 / 182,400 ( 2 % )                                                                 ;
;                                                                                   ;                                                                                         ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                         ;
;     -- 7 input functions                                                          ; 11                                                                                      ;
;     -- 6 input functions                                                          ; 60                                                                                      ;
;     -- 5 input functions                                                          ; 415                                                                                     ;
;     -- 4 input functions                                                          ; 470                                                                                     ;
;     -- <=3 input functions                                                        ; 1501                                                                                    ;
;                                                                                   ;                                                                                         ;
; Combinational ALUTs by mode                                                       ;                                                                                         ;
;     -- normal mode                                                                ; 960                                                                                     ;
;     -- extended LUT mode                                                          ; 11                                                                                      ;
;     -- arithmetic mode                                                            ; 923                                                                                     ;
;     -- shared arithmetic mode                                                     ; 563                                                                                     ;
;                                                                                   ;                                                                                         ;
; Logic utilization                                                                 ; 4,483 / 182,400 ( 2 % )                                                                 ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                     ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 4751                                                                                    ;
;         -- Combinational with no register                                         ; 743                                                                                     ;
;         -- Register only                                                          ; 2280                                                                                    ;
;         -- Combinational with a register                                          ; 1728                                                                                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -423                                                                                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 155                                                                                     ;
;         -- Unavailable due to Memory LAB use                                      ; 6                                                                                       ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 9                                                                                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 27                                                                                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                                                                                       ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 58                                                                                      ;
;         -- Unavailable due to LAB input limits                                    ; 28                                                                                      ;
;         -- Unavailable due to location constrained logic                          ; 26                                                                                      ;
;                                                                                   ;                                                                                         ;
; Total registers*                                                                  ; 4008                                                                                    ;
;     -- Dedicated logic registers                                                  ; 4,008 / 182,400 ( 2 % )                                                                 ;
;     -- I/O registers                                                              ; 0 / 4,864 ( 0 % )                                                                       ;
;     -- LUT_REGs                                                                   ; 0                                                                                       ;
;                                                                                   ;                                                                                         ;
; Memory LAB cells by mode                                                          ;                                                                                         ;
;     -- 64-address deep                                                            ; 0                                                                                       ;
;     -- 32-address deep                                                            ; 14                                                                                      ;
;                                                                                   ;                                                                                         ;
; ALMs:  partially or completely used                                               ; 2,445 / 91,200 ( 3 % )                                                                  ;
;                                                                                   ;                                                                                         ;
; Total LABs:  partially or completely used                                         ; 338 / 9,120 ( 4 % )                                                                     ;
;     -- Logic LABs                                                                 ; 337 / 338 ( 100 % )                                                                     ;
;     -- Memory LABs                                                                ; 1 / 338 ( < 1 % )                                                                       ;
;                                                                                   ;                                                                                         ;
; User inserted logic elements                                                      ; 0                                                                                       ;
; Virtual pins                                                                      ; 0                                                                                       ;
; I/O pins                                                                          ; 137 / 888 ( 15 % )                                                                      ;
;     -- Clock pins                                                                 ; 10 / 28 ( 36 % )                                                                        ;
;     -- Dedicated input pins                                                       ; 4 / 60 ( 7 % )                                                                          ;
; Global signals                                                                    ; 8                                                                                       ;
; M9K blocks                                                                        ; 7 / 1,235 ( < 1 % )                                                                     ;
; M144K blocks                                                                      ; 1 / 22 ( 5 % )                                                                          ;
; Total MLAB memory bits                                                            ; 112                                                                                     ;
; Total block memory bits                                                           ; 187,904 / 14,625,792 ( 1 % )                                                            ;
; Total block memory implementation bits                                            ; 211,968 / 14,625,792 ( 1 % )                                                            ;
; DSP block 18-bit elements                                                         ; 8 / 1,288 ( < 1 % )                                                                     ;
; PLLs                                                                              ; 1 / 8 ( 13 % )                                                                          ;
; Global clocks                                                                     ; 7 / 16 ( 44 % )                                                                         ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                                                                          ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )                                                                          ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )                                                                          ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )                                                                          ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                           ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                           ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                           ;
; GXB Receiver channel PCSs                                                         ; 0 / 24 ( 0 % )                                                                          ;
; GXB Receiver channel PMAs                                                         ; 0 / 36 ( 0 % )                                                                          ;
; GXB Transmitter channel PCSs                                                      ; 0 / 24 ( 0 % )                                                                          ;
; GXB Transmitter channel PMAs                                                      ; 0 / 36 ( 0 % )                                                                          ;
; HSSI CMU PLLs                                                                     ; 0 / 12 ( 0 % )                                                                          ;
; HSSI ATX PLLs                                                                     ; 0 / 2 ( 0 % )                                                                           ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                                                                           ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                                                                            ;
; Peak interconnect usage (total/H/V)                                               ; 19% / 18% / 21%                                                                         ;
;                                                                                   ;                                                                                         ;
; Programmable power technology low-power tiles                                     ; 5,842 / 5,978 ( 98 % )                                                                  ;
;     -- low-power tiles that are used by the design                                ; 464 / 5,842 ( 8 % )                                                                     ;
;     -- unused tiles (low-power)                                                   ; 5,378 / 5,842 ( 92 % )                                                                  ;
; Programmable power technology high-speed tiles                                    ; 136 / 5,978 ( 2 % )                                                                     ;
;                                                                                   ;                                                                                         ;
; Programmable power technology low-power LAB tiles                                 ; 4,434 / 4,560 ( 97 % )                                                                  ;
;     -- low-power LAB tiles that are used by the design                            ; 464 / 4,434 ( 10 % )                                                                    ;
;     -- unused LAB tiles (low-power)                                               ; 3,970 / 4,434 ( 90 % )                                                                  ;
; Programmable power technology high-speed LAB tiles                                ; 126 / 4,560 ( 3 % )                                                                     ;
;                                                                                   ;                                                                                         ;
; Maximum fan-out node                                                              ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                                                                   ; 3215                                                                                    ;
; Highest non-global fan-out signal                                                 ; CPU_RESET_n~input                                                                       ;
; Highest non-global fan-out                                                        ; 724                                                                                     ;
; Total fan-out                                                                     ; 24281                                                                                   ;
; Average fan-out                                                                   ; 2.81                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                         ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+------------------------+
; Statistic                                                                         ; Top                   ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub       ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ; Low                    ;
;                                                                                   ;                       ;                                ;                        ;
; Logic utilization                                                                 ; 3025 / 182400 ( 1 % ) ; 1188 / 182400 ( < 1 % )        ; 281 / 182400 ( < 1 % ) ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 3079                  ; 1399                           ; 273                    ;
;         -- Combinational with no register                                         ; 524                   ; 125                            ; 94                     ;
;         -- Register only                                                          ; 1000                  ; 1125                           ; 155                    ;
;         -- Combinational with a register                                          ; 1555                  ; 149                            ; 24                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -164                  ; -228                           ; -20                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 110                   ; 17                             ; 28                     ;
;         -- Unavailable due to Memory LAB use                                      ; 6                     ; 0                              ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 5                     ; 2                              ; 2                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 1                     ; 4                              ; 22                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ; 1                              ; 0                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 45                    ; 10                             ; 3                      ;
;         -- Unavailable due to LAB input limits                                    ; 27                    ; 0                              ; 1                      ;
;         -- Unavailable due to location constrained logic                          ; 26                    ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; ALUTs Used                                                                        ; 2079 / 182400 ( 1 % ) ; 274 / 182400 ( < 1 % )         ; 118 / 182400 ( < 1 % ) ;
;     -- Combinational ALUTs                                                        ; 2065 / 182400 ( 1 % ) ; 274 / 182400 ( < 1 % )         ; 118 / 182400 ( < 1 % ) ;
;     -- Memory ALUTs                                                               ; 14 / 91200 ( < 1 % )  ; 0 / 91200 ( 0 % )              ; 0 / 91200 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0 / 182400 ( 0 % )    ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )     ;
; Dedicated logic registers                                                         ; 2555 / 182400 ( 1 % ) ; 1274 / 182400 ( < 1 % )        ; 179 / 182400 ( < 1 % ) ;
;                                                                                   ;                       ;                                ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;                        ;
;     -- 7 input functions                                                          ; 7                     ; 2                              ; 2                      ;
;     -- 6 input functions                                                          ; 14                    ; 17                             ; 29                     ;
;     -- 5 input functions                                                          ; 282                   ; 107                            ; 26                     ;
;     -- 4 input functions                                                          ; 432                   ; 22                             ; 16                     ;
;     -- <=3 input functions                                                        ; 1330                  ; 126                            ; 45                     ;
;                                                                                   ;                       ;                                ;                        ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;                        ;
;     -- normal mode                                                                ; 640                   ; 211                            ; 109                    ;
;     -- extended LUT mode                                                          ; 7                     ; 2                              ; 2                      ;
;     -- arithmetic mode                                                            ; 855                   ; 61                             ; 7                      ;
;     -- shared arithmetic mode                                                     ; 563                   ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; Total registers                                                                   ; 2555                  ; 1274                           ; 179                    ;
;     -- Dedicated logic registers                                                  ; 2555 / 182400 ( 1 % ) ; 1274 / 182400 ( < 1 % )        ; 179 / 182400 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0                     ; 0                              ; 0                      ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; Memory LAB cells by mode                                                          ;                       ;                                ;                        ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ; 0                      ;
;     -- 32-address deep                                                            ; 14                    ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; ALMs:  partially or completely used                                               ; 1577 / 91200 ( 1 % )  ; 718 / 91200 ( < 1 % )          ; 150 / 91200 ( < 1 % )  ;
;                                                                                   ;                       ;                                ;                        ;
; Total LABs:  partially or completely used                                         ; 248 / 9120 ( 2 % )    ; 111 / 9120 ( 1 % )             ; 23 / 9120 ( < 1 % )    ;
;     -- Logic LABs                                                                 ; 247                   ; 111                            ; 23                     ;
;     -- Memory LABs                                                                ; 1                     ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; Virtual pins                                                                      ; 0                     ; 0                              ; 0                      ;
; I/O pins                                                                          ; 137                   ; 0                              ; 0                      ;
; DSP block 18-bit elements                                                         ; 8 / 1288 ( < 1 % )    ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )       ;
; Total block memory bits                                                           ; 19968                 ; 167936                         ; 0                      ;
; Total block memory implementation bits                                            ; 36864                 ; 175104                         ; 0                      ;
; JTAG                                                                              ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )          ;
; PLL                                                                               ; 1 / 8 ( 12 % )        ; 0 / 8 ( 0 % )                  ; 0 / 8 ( 0 % )          ;
; M9K block                                                                         ; 4 / 1235 ( < 1 % )    ; 3 / 1235 ( < 1 % )             ; 0 / 1235 ( 0 % )       ;
; M144K block                                                                       ; 0 / 22 ( 0 % )        ; 1 / 22 ( 4 % )                 ; 0 / 22 ( 0 % )         ;
; Clock enable block                                                                ; 6 / 216 ( 2 % )       ; 1 / 216 ( < 1 % )              ; 1 / 216 ( < 1 % )      ;
;                                                                                   ;                       ;                                ;                        ;
; Connections                                                                       ;                       ;                                ;                        ;
;     -- Input Connections                                                          ; 481                   ; 1545                           ; 282                    ;
;     -- Registered Input Connections                                               ; 235                   ; 1349                           ; 187                    ;
;     -- Output Connections                                                         ; 1895                  ; 1                              ; 412                    ;
;     -- Registered Output Connections                                              ; 162                   ; 0                              ; 318                    ;
;                                                                                   ;                       ;                                ;                        ;
; Internal Connections                                                              ;                       ;                                ;                        ;
;     -- Total Connections                                                          ; 19412                 ; 5971                           ; 1935                   ;
;     -- Registered Connections                                                     ; 8008                  ; 3265                           ; 1095                   ;
;                                                                                   ;                       ;                                ;                        ;
; External Connections                                                              ;                       ;                                ;                        ;
;     -- Top                                                                        ; 344                   ; 1450                           ; 582                    ;
;     -- sld_signaltap:auto_signaltap_0                                             ; 1450                  ; 0                              ; 96                     ;
;     -- sld_hub:auto_hub                                                           ; 582                   ; 96                             ; 16                     ;
;                                                                                   ;                       ;                                ;                        ;
; Partition Interface                                                               ;                       ;                                ;                        ;
;     -- Input Ports                                                                ; 161                   ; 221                            ; 78                     ;
;     -- Output Ports                                                               ; 177                   ; 174                            ; 90                     ;
;     -- Bidir Ports                                                                ; 12                    ; 0                              ; 0                      ;
;                                                                                   ;                       ;                                ;                        ;
; Registered Ports                                                                  ;                       ;                                ;                        ;
;     -- Registered Input Ports                                                     ; 0                     ; 55                             ; 3                      ;
;     -- Registered Output Ports                                                    ; 0                     ; 1                              ; 81                     ;
;                                                                                   ;                       ;                                ;                        ;
; Port Connectivity                                                                 ;                       ;                                ;                        ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 2                              ; 55                     ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ; 0                      ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ; 0                      ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ; 0                      ;
;     -- Input Ports with no Source                                                 ; 0                     ; 35                             ; 0                      ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ; 0                      ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 40                             ; 1                      ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 165                            ; 37                     ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADA_DCO        ; W6    ; 6C       ; 119          ; 53           ; 0            ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[0]       ; T12   ; 6A       ; 119          ; 70           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[10]      ; J9    ; 6A       ; 119          ; 79           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[11]      ; K9    ; 6A       ; 119          ; 79           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[12]      ; G10   ; 6A       ; 119          ; 87           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[13]      ; H10   ; 6A       ; 119          ; 87           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[1]       ; T13   ; 6A       ; 119          ; 70           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[2]       ; R11   ; 6A       ; 119          ; 74           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[3]       ; R12   ; 6A       ; 119          ; 74           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[4]       ; M12   ; 6A       ; 119          ; 84           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[5]       ; N12   ; 6A       ; 119          ; 84           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[6]       ; N10   ; 6A       ; 119          ; 75           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[7]       ; N11   ; 6A       ; 119          ; 75           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[8]       ; J10   ; 6A       ; 119          ; 85           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[9]       ; K10   ; 6A       ; 119          ; 85           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_OR         ; R13   ; 6A       ; 119          ; 73           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_DCO        ; W5    ; 6C       ; 119          ; 53           ; 93           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[0]       ; E10   ; 6A       ; 119          ; 78           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[10]      ; C5    ; 6A       ; 119          ; 84           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[11]      ; D5    ; 6A       ; 119          ; 84           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[12]      ; C6    ; 6A       ; 119          ; 87           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[13]      ; D6    ; 6A       ; 119          ; 87           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[1]       ; F10   ; 6A       ; 119          ; 78           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[2]       ; C7    ; 6A       ; 119          ; 79           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[3]       ; D7    ; 6A       ; 119          ; 79           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[4]       ; C8    ; 6A       ; 119          ; 81           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[5]       ; D8    ; 6A       ; 119          ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[6]       ; C9    ; 6A       ; 119          ; 82           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[7]       ; D9    ; 6A       ; 119          ; 82           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[8]       ; C10   ; 6A       ; 119          ; 85           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_D[9]       ; D10   ; 6A       ; 119          ; 85           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADB_OR         ; G5    ; 6A       ; 119          ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; AIC_DOUT       ; V6    ; 6C       ; 119          ; 57           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; BUTTON[0]      ; AH5   ; 5C       ; 119          ; 39           ; 93           ; 131                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; BUTTON[1]      ; AG5   ; 5C       ; 119          ; 41           ; 93           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; BUTTON[2]      ; AG7   ; 5C       ; 119          ; 38           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; BUTTON[3]      ; AG8   ; 5C       ; 119          ; 38           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; CLKIN1         ; AA5   ; 6C       ; 119          ; 52           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CPU_RESET_n    ; V34   ; 1C       ; 0            ; 55           ; 0            ; 724                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; GCLKIN         ; A21   ; 7C       ; 66           ; 96           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK2   ; AC35  ; 2C       ; 0            ; 44           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK3   ; AV22  ; 3C       ; 53           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK4   ; AV19  ; 4C       ; 66           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK5   ; AC6   ; 5C       ; 119          ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; OSC_50_BANK6   ; AB6   ; 6C       ; 119          ; 52           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK7   ; A19   ; 7C       ; 66           ; 96           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; PLL_CLKIN_p    ; B22   ; 8C       ; 53           ; 96           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ;
; PLL_CLKIN_p(n) ; A22   ; 8C       ; 53           ; 96           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ;
; SLIDE_SW[0]    ; J7    ; 6C       ; 119          ; 68           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SLIDE_SW[1]    ; K7    ; 6C       ; 119          ; 68           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SLIDE_SW[2]    ; AK6   ; 5C       ; 119          ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SLIDE_SW[3]    ; L7    ; 6C       ; 119          ; 67           ; 62           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]          ; AB13  ; 5C       ; 119          ; 41           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[1]          ; AB12  ; 5C       ; 119          ; 41           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[2]          ; AB11  ; 5C       ; 119          ; 39           ; 31           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[3]          ; AB10  ; 5C       ; 119          ; 39           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[4]          ; AB9   ; 5C       ; 119          ; 38           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[5]          ; AC8   ; 5C       ; 119          ; 38           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[6]          ; AH6   ; 5C       ; 119          ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[7]          ; AG6   ; 5C       ; 119          ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; XT_IN_N        ; W35   ; 1C       ; 0            ; 53           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; XT_IN_P        ; W34   ; 1C       ; 0            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADA_OE       ; P13   ; 6A       ; 119          ; 73           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ADA_SPI_CS   ; H7    ; 6A       ; 119          ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ADB_OE       ; F5    ; 6A       ; 119          ; 73           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ADB_SPI_CS   ; G6    ; 6A       ; 119          ; 74           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; AIC_DIN      ; T10   ; 6C       ; 119          ; 62           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; AIC_SPI_CS   ; V11   ; 6C       ; 119          ; 55           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; AIC_XCLK     ; W8    ; 6C       ; 119          ; 55           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; CLKOUT0      ; L8    ; 6C       ; 119          ; 67           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[0]        ; V9    ; 6C       ; 119          ; 58           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[10]       ; M7    ; 6C       ; 119          ; 65           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[11]       ; M8    ; 6C       ; 119          ; 65           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[12]       ; L10   ; 6A       ; 119          ; 78           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[13]       ; M10   ; 6A       ; 119          ; 78           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[1]        ; V10   ; 6C       ; 119          ; 58           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[2]        ; T9    ; 6C       ; 119          ; 57           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[3]        ; U10   ; 6C       ; 119          ; 57           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[4]        ; R8    ; 6C       ; 119          ; 64           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[5]        ; R9    ; 6C       ; 119          ; 64           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[6]        ; P8    ; 6C       ; 119          ; 60           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[7]        ; N9    ; 6C       ; 119          ; 60           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[8]        ; L11   ; 6A       ; 119          ; 82           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DA[9]        ; M11   ; 6A       ; 119          ; 82           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[0]        ; P6    ; 6C       ; 119          ; 60           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[10]       ; F8    ; 6A       ; 119          ; 70           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[11]       ; G8    ; 6A       ; 119          ; 70           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[12]       ; E7    ; 6A       ; 119          ; 72           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[13]       ; F7    ; 6A       ; 119          ; 72           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[1]        ; R7    ; 6C       ; 119          ; 60           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[2]        ; R5    ; 6C       ; 119          ; 58           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[3]        ; R6    ; 6C       ; 119          ; 58           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[4]        ; L5    ; 6C       ; 119          ; 64           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[5]        ; M6    ; 6C       ; 119          ; 64           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[6]        ; N5    ; 6C       ; 119          ; 62           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[7]        ; N6    ; 6C       ; 119          ; 62           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[8]        ; F9    ; 6A       ; 119          ; 75           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DB[9]        ; G9    ; 6A       ; 119          ; 75           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; FAN_CTRL     ; AP20  ; 4C       ; 70           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; GCLKOUT_FPGA ; AH19  ; 4C       ; 72           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; HSMC_SCL     ; L19   ; 7C       ; 72           ; 96           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]       ; V28   ; 1C       ; 0            ; 62           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]       ; W28   ; 1C       ; 0            ; 62           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]       ; R29   ; 1A       ; 0            ; 70           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]       ; P29   ; 1A       ; 0            ; 70           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]       ; N29   ; 1A       ; 0            ; 78           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]       ; M29   ; 1A       ; 0            ; 78           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]       ; M30   ; 1A       ; 0            ; 79           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]       ; N30   ; 1A       ; 0            ; 79           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_DP      ; AL34  ; 2C       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[0]    ; L34   ; 1C       ; 0            ; 62           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[1]    ; M34   ; 1C       ; 0            ; 64           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[2]    ; M33   ; 1C       ; 0            ; 64           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[3]    ; H31   ; 1A       ; 0            ; 79           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[4]    ; J33   ; 1A       ; 0            ; 72           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[5]    ; L35   ; 1C       ; 0            ; 62           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG0_D[6]    ; K32   ; 1A       ; 0            ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_DP      ; AL35  ; 2C       ; 0            ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[0]    ; E31   ; 1A       ; 0            ; 78           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[1]    ; F31   ; 1A       ; 0            ; 78           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[2]    ; G31   ; 1A       ; 0            ; 79           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[3]    ; C34   ; 1A       ; 0            ; 87           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[4]    ; C33   ; 1A       ; 0            ; 81           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[5]    ; D33   ; 1A       ; 0            ; 81           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SEG1_D[6]    ; D34   ; 1A       ; 0            ; 87           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+-------+----------------------+---------------------+
; AD_SCLK      ; F6    ; 6A       ; 119          ; 74           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; AD_SDIO      ; G7    ; 6A       ; 119          ; 72           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; AIC_BCLK     ; V12   ; 6C       ; 119          ; 55           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; AIC_LRCIN    ; R10   ; 6C       ; 119          ; 62           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; AIC_LRCOUT   ; U5    ; 6C       ; 119          ; 57           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; EXT_IO       ; AC11  ; 5C       ; 119          ; 43           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 3.0-V PCI-X  ; PCI Compliant    ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 10 pF ; -                    ; -                   ;
; FPGA_CLK_A_N ; J8    ; 6A       ; 119          ; 81           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; FPGA_CLK_A_P ; K8    ; 6A       ; 119          ; 81           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; FPGA_CLK_B_N ; W11   ; 6C       ; 119          ; 53           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; FPGA_CLK_B_P ; W12   ; 6C       ; 119          ; 53           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; HSMC_SDA     ; M19   ; 7C       ; 72           ; 96           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
; J1_152       ; W7    ; 6C       ; 119          ; 55           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF  ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                          ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+
; Location ; Pin Name                                      ; Reserved As               ; User Signal Name      ; Pin Type                  ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+
; J29      ; TDI                                           ; -                         ; altera_reserved_tdi   ; JTAG Pin                  ;
; N27      ; TMS                                           ; -                         ; altera_reserved_tms   ; JTAG Pin                  ;
; A32      ; TRST                                          ; -                         ; altera_reserved_ntrst ; JTAG Pin                  ;
; G30      ; TCK                                           ; -                         ; altera_reserved_tck   ; JTAG Pin                  ;
; F30      ; TDO                                           ; -                         ; altera_reserved_tdo   ; JTAG Pin                  ;
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0    ; As input tri-stated       ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; V34      ; DQ13L, DIFFIO_RX_L21p, DIFFOUT_L42p, DEV_CLRn ; Use as general purpose IO ; CPU_RESET_n           ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                       ; -                         ; -                     ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                       ; -                         ; -                     ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                     ; -                         ; -                     ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                        ; -                         ; -                     ; Dedicated Programming Pin ;
; AN29     ; nCE                                           ; -                         ; -                     ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                    ; -                         ; -                     ; Dedicated Programming Pin ;
; AT11     ; nCEO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AR11     ; DCLK                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AP11     ; nCSO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AN11     ; ASDO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; A8       ; MSEL2                                         ; -                         ; -                     ; Dedicated Programming Pin ;
; H11      ; MSEL1                                         ; -                         ; -                     ; Dedicated Programming Pin ;
; J11      ; MSEL0                                         ; -                         ; -                     ; Dedicated Programming Pin ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 48 ( 33 % )  ; 2.5V          ; --           ;
; 1C       ; 10 / 42 ( 24 % )  ; 2.5V          ; --           ;
; 2C       ; 3 / 42 ( 7 % )    ; 2.5V          ; --           ;
; 2A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 3A       ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 3B       ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
; 3C       ; 1 / 32 ( 3 % )    ; 1.8V          ; --           ;
; 4C       ; 3 / 32 ( 9 % )    ; 1.8V          ; --           ;
; 4B       ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
; 4A       ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 5A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 5C       ; 15 / 42 ( 36 % )  ; 3.0V          ; --           ;
; 6C       ; 36 / 42 ( 86 % )  ; 2.5V          ; --           ;
; 6A       ; 48 / 48 ( 100 % ) ; 2.5V          ; --           ;
; 7A       ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 7B       ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
; 7C       ; 4 / 32 ( 13 % )   ; 1.8V          ; --           ;
; 8C       ; 2 / 32 ( 6 % )    ; 2.5V          ; --           ;
; 8B       ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
; 8A       ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; QL11     ; 0 / 0 ( -- )      ; --            ; --           ;
; QL2      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QL1      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QL0      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QL10     ; 0 / 0 ( -- )      ; --            ; --           ;
; QR10     ; 0 / 0 ( -- )      ; --            ; --           ;
; QR0      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QR1      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QR2      ; 0 / 24 ( 0 % )    ; --            ; --           ;
; QR11     ; 0 / 0 ( -- )      ; --            ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 652        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A19      ; 662        ; 7C       ; OSC_50_BANK7                    ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 665        ; 7C       ; GCLKIN                          ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 667        ; 8C       ; PLL_CLKIN_p(n)                  ; input  ; LVDS         ;                ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 679        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 727        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 726        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 735        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 733        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 884        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 885        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 478        ; 6C       ; CLKIN1                          ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 93         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 806        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 807        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 882        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 883        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 477        ; 6C       ; OSC_50_BANK6                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 462        ; 5C       ; SW[4]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB10     ; 463        ; 5C       ; SW[3]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB11     ; 464        ; 5C       ; SW[2]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB12     ; 467        ; 5C       ; SW[1]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB13     ; 468        ; 5C       ; SW[0]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 94         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 808        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB37     ; 809        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 880        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 881        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 475        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 476        ; 5C       ; OSC_50_BANK5                    ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 461        ; 5C       ; SW[5]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 472        ; 5C       ; EXT_IO                          ; bidir  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 95         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 96         ; 2C       ; OSC_50_BANK2                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 810        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC39     ; 811        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 878        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 879        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 812        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD37     ; 813        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 876        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 877        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AE10     ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 302        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 814        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE39     ; 815        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 874        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 875        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF36     ; 816        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF37     ; 817        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 872        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 873        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 469        ; 5C       ; BUTTON[1]                       ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG6      ; 470        ; 5C       ; SW[7]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG7      ; 459        ; 5C       ; BUTTON[2]                       ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG8      ; 460        ; 5C       ; BUTTON[3]                       ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG9      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG35     ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 818        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG39     ; 819        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 870        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 871        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 465        ; 5C       ; BUTTON[0]                       ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AH6      ; 466        ; 5C       ; SW[6]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AH8      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 424        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH11     ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 297        ; 4C       ; GCLKOUT_FPGA                    ; output ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AH22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 820        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH37     ; 821        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 868        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 869        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ26     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 822        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ39     ; 823        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 866        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 867        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 454        ; 5C       ; SLIDE_SW[2]                     ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AK7      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AK23     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 824        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 825        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 864        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 865        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AL8      ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 117        ; 2C       ; SEG0_DP                         ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AL35     ; 118        ; 2C       ; SEG1_DP                         ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 826        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 827        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 862        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 863        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 828        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 829        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 860        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 861        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN31     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 830        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN39     ; 831        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 858        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 859        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 391        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP11     ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 293        ; 4C       ; FAN_CTRL                        ; output ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AP21     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 832        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP37     ; 833        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 856        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 857        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 384        ; 1A       ; ^DCLK                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 285        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR23     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 834        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR39     ; 835        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 854        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 855        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT29     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 836        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT37     ; 837        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 852        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 853        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AU22     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 838        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU39     ; 839        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 288        ; 4C       ; OSC_50_BANK4                    ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AV20     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 283        ; 3C       ; OSC_50_BANK3                    ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AV23     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV35     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AW18     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 286        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW21     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AW25     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW35     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 922        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 923        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 663        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 666        ; 8C       ; PLL_CLKIN_p                     ; input  ; LVDS         ;                ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 731        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 734        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 732        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 768        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 769        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 920        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 921        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 556        ; 6A       ; ADB_D[10]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C6       ; 564        ; 6A       ; ADB_D[12]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C7       ; 544        ; 6A       ; ADB_D[2]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C8       ; 548        ; 6A       ; ADB_D[4]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C9       ; 552        ; 6A       ; ADB_D[6]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C10      ; 560        ; 6A       ; ADB_D[8]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C11      ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; C22      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 728        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 730        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 736        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 737        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 23         ; 1A       ; SEG1_D[4]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C34      ; 7          ; 1A       ; SEG1_D[3]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; C35      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 770        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 771        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 918        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 919        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 555        ; 6A       ; ADB_D[11]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 563        ; 6A       ; ADB_D[13]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 543        ; 6A       ; ADB_D[3]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D8       ; 547        ; 6A       ; ADB_D[5]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D9       ; 551        ; 6A       ; ADB_D[7]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ; 559        ; 6A       ; ADB_D[9]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D11      ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 729        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 740        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 743        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; SEG1_D[5]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D34      ; 8          ; 1A       ; SEG1_D[6]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; D35      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 772        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 773        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 916        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 917        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 524        ; 6A       ; DB[12]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 540        ; 6A       ; ADB_D[0]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 739        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 742        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 31         ; 1A       ; SEG1_D[0]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; E32      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 774        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 775        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 914        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 915        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 528        ; 6A       ; ADB_OE                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 532        ; 6A       ; AD_SCLK                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 523        ; 6A       ; DB[13]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ; 520        ; 6A       ; DB[10]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 536        ; 6A       ; DB[8]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 539        ; 6A       ; ADB_D[1]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 635        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 723        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 741        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 738        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; F31      ; 32         ; 1A       ; SEG1_D[1]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F32      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F35      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 776        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 777        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 912        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 913        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 527        ; 6A       ; ADB_OR                          ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 531        ; 6A       ; ADB_SPI_CS                      ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 526        ; 6A       ; AD_SDIO                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ; 519        ; 6A       ; DB[11]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G9       ; 535        ; 6A       ; DB[9]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 566        ; 6A       ; ADA_D[12]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 722        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 744        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 747        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 749        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; G31      ; 27         ; 1A       ; SEG1_D[2]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 778        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G39      ; 779        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 910        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 911        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 525        ; 6A       ; ADA_SPI_CS                      ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 565        ; 6A       ; ADA_D[13]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 745        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 746        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 28         ; 1A       ; SEG0_D[3]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H32      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H35      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 780        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 781        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 908        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 909        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 516        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 515        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 518        ; 6C       ; SLIDE_SW[0]                     ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 550        ; 6A       ; FPGA_CLK_A_N                    ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 546        ; 6A       ; ADA_D[10]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 562        ; 6A       ; ADA_D[8]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 699        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 701        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 748        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 755        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 45         ; 1A       ; SEG0_D[4]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J34      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J35      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 782        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 783        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 906        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 907        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 512        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 511        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 517        ; 6C       ; SLIDE_SW[1]                     ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 549        ; 6A       ; FPGA_CLK_A_P                    ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 545        ; 6A       ; ADA_D[11]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K10      ; 561        ; 6A       ; ADA_D[9]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K12      ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 698        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 751        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 754        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 753        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 46         ; 1A       ; SEG0_D[6]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K35      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K36      ; 784        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 785        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 904        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 905        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 504        ; 6C       ; DB[4]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 514        ; 6C       ; SLIDE_SW[3]                     ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 513        ; 6C       ; CLKOUT0                         ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 542        ; 6A       ; DA[12]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ; 554        ; 6A       ; DA[8]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 655        ; 7C       ; HSMC_SCL                        ; output ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; L20      ; 673        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 752        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 750        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 72         ; 1C       ; SEG0_D[0]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L35      ; 71         ; 1C       ; SEG0_D[5]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 786        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 787        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 902        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 903        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 503        ; 6C       ; DB[5]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 510        ; 6C       ; DA[10]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 509        ; 6C       ; DA[11]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 541        ; 6A       ; DA[13]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ; 553        ; 6A       ; DA[9]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M12      ; 558        ; 6A       ; ADA_D[4]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; M19      ; 654        ; 7C       ; HSMC_SDA                        ; bidir  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; M20      ; 672        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M21      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 705        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 700        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 756        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 761        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 29         ; 1A       ; LED[5]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 25         ; 1A       ; LED[6]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M31      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M32      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M33      ; 68         ; 1C       ; SEG0_D[2]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M34      ; 67         ; 1C       ; SEG0_D[1]                       ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M36      ; 788        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 789        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 900        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 901        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 500        ; 6C       ; DB[6]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 499        ; 6C       ; DB[7]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 508        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 507        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 497        ; 6C       ; DA[7]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 538        ; 6A       ; ADA_D[6]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ; 537        ; 6A       ; ADA_D[7]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N12      ; 557        ; 6A       ; ADA_D[5]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 704        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; N28      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 30         ; 1A       ; LED[4]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ; 26         ; 1A       ; LED[7]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N34      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N35      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 790        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 791        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 898        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 899        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 496        ; 6C       ; DB[0]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 498        ; 6C       ; DA[6]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 530        ; 6A       ; ADA_OE                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P14      ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 724        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 760        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 49         ; 1A       ; LED[3]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 792        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P37      ; 793        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 896        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 897        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 492        ; 6C       ; DB[2]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 491        ; 6C       ; DB[3]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 495        ; 6C       ; DB[1]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 506        ; 6C       ; DA[4]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 505        ; 6C       ; DA[5]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R10      ; 502        ; 6C       ; AIC_LRCIN                       ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R11      ; 534        ; 6A       ; ADA_D[2]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R12      ; 533        ; 6A       ; ADA_D[3]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R13      ; 529        ; 6A       ; ADA_OR                          ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R14      ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 708        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 725        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 50         ; 1A       ; LED[2]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 66         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 794        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R39      ; 795        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 894        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 895        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 490        ; 6C       ; DA[2]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 501        ; 6C       ; AIC_DIN                         ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 522        ; 6A       ; ADA_D[0]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T13      ; 521        ; 6A       ; ADA_D[1]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T31      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 796        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T37      ; 797        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 892        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 893        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 488        ; 6C       ; AIC_LRCOUT                      ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 489        ; 6C       ; DA[3]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 798        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U39      ; 799        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 890        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 891        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 487        ; 6C       ; AIC_DOUT                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 494        ; 6C       ; DA[0]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 493        ; 6C       ; DA[1]                           ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ; 486        ; 6C       ; AIC_SPI_CS                      ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V12      ; 485        ; 6C       ; AIC_BCLK                        ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 69         ; 1C       ; LED[0]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V29      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V30      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V31      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 88         ; 1C       ; CPU_RESET_n                     ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 800        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 801        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 888        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 889        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 480        ; 6C       ; ADB_DCO                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 479        ; 6C       ; ADA_DCO                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ; 484        ; 6C       ; J1_152                          ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 483        ; 6C       ; AIC_XCLK                        ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 482        ; 6C       ; FPGA_CLK_B_N                    ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W12      ; 481        ; 6C       ; FPGA_CLK_B_P                    ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 70         ; 1C       ; LED[1]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W33      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 92         ; 1C       ; XT_IN_P                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W35      ; 91         ; 1C       ; XT_IN_N                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 802        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 803        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 886        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 887        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 804        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 805        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL type                      ; Left/Right                                                          ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 699.8 MHz                                                           ;
; VCO post scale                ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 178 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; DPA multiply                  ; --                                                                  ;
; DPA divide                    ; --                                                                  ;
; DPA divider counter value     ; 1                                                                   ;
; Freq min lock                 ; 21.44 MHz                                                           ;
; Freq max lock                 ; 57.14 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 14                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_R3                                                              ;
; Inclk0 signal                 ; OSC_50_BANK6                                                        ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 6.43 (178 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 180 (5000 ps) ; 6.43 (178 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 4       ; 4       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 2    ; 1   ; 100.0 MHz        ; 270 (7500 ps) ; 6.43 (178 ps)    ; 50/50      ; C2      ; 7             ; 4/3 Odd    ; --            ; 6       ; 2       ; pll_inst|altpll_component|auto_generated|pll1|clk[3] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; HCSL                             ; 0 pF  ; Not Available                      ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP 18-bit Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                         ; Library Name ;
;                                                                                                      ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;                     ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                             ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE4_DCC_HSMB                                                                                        ; 2457 (37)           ; 14 (0)       ; 0 (0)    ; 2445 (88) ; 4008 (153)                ; 0 (0)         ; 187904            ; 7    ; 1      ; 8                   ; 0       ; 0         ; 4         ; 0         ; 137  ; 0            ; 743 (3)                        ; 2280 (118)         ; 1728 (34)                     ; |DE4_DCC_HSMB                                                                                                                                                                                                                                                                                               ; work         ;
;    |FIR_3MHz_low:FIR_3MHz_low_inst|                                                                  ; 1725 (0)            ; 14 (0)       ; 0 (0)    ; 1206 (0)  ; 1973 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 396 (0)                        ; 630 (0)            ; 1343 (0)                      ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst                                                                                                                                                                                                                                                                ;              ;
;       |FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|                                                       ; 1725 (0)            ; 14 (0)       ; 0 (0)    ; 1206 (0)  ; 1973 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 396 (0)                        ; 630 (0)            ; 1343 (0)                      ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst                                                                                                                                                                                                                         ;              ;
;          |FIR_3MHz_low_st:fircore|                                                                   ; 1691 (0)            ; 0 (0)        ; 0 (0)    ; 1162 (0)  ; 1867 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 389 (0)                        ; 580 (0)            ; 1302 (0)                      ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore                                                                                                                                                                                                 ;              ;
;             |par_ctrl:Uctrl|                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl                                                                                                                                                                                  ;              ;
;             |rnd_dat:Urnd|                                                                           ; 45 (45)             ; 0 (0)        ; 0 (0)    ; 25 (25)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 31 (31)                        ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rnd_dat:Urnd                                                                                                                                                                                    ; work         ;
;             |rom_lut:Ur0_n_0_pp|                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_0_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur0_n_10_pp|                                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_10_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur0_n_12_pp|                                                                    ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_12_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur0_n_14_pp|                                                                    ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_14_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur0_n_2_pp|                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_2_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur0_n_4_pp|                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_4_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur0_n_6_pp|                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_6_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur0_n_8_pp|                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur0_n_8_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_0_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_0_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_10_pp|                                                                    ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_10_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur1_n_11_pp|                                                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_11_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur1_n_12_pp|                                                                    ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_12_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur1_n_13_pp|                                                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_13_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur1_n_14_pp|                                                                    ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_14_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur1_n_1_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_1_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_2_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_2_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_3_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_3_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_4_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_4_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_5_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_5_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_6_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_6_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_7_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_7_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_8_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_8_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur1_n_9_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur1_n_9_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_0_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_0_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_10_pp|                                                                    ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_10_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur2_n_11_pp|                                                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_11_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur2_n_12_pp|                                                                    ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_12_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur2_n_13_pp|                                                                    ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_13_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur2_n_14_pp|                                                                    ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_14_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur2_n_1_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_1_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_2_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_2_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_3_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_3_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_4_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_4_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_5_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_5_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_6_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_6_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_7_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_7_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_8_pp|                                                                     ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_8_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur2_n_9_pp|                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur2_n_9_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_0_pp|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_0_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_10_pp|                                                                    ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_10_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur3_n_11_pp|                                                                    ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_11_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur3_n_12_pp|                                                                    ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_12_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur3_n_13_pp|                                                                    ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_13_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur3_n_14_pp|                                                                    ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_14_pp                                                                                                                                                                             ;              ;
;             |rom_lut:Ur3_n_1_pp|                                                                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_1_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_2_pp|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_2_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_3_pp|                                                                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_3_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_4_pp|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_4_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_5_pp|                                                                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_5_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_6_pp|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_6_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_7_pp|                                                                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_7_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_8_pp|                                                                     ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_8_pp                                                                                                                                                                              ;              ;
;             |rom_lut:Ur3_n_9_pp|                                                                     ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|rom_lut:Ur3_n_9_pp                                                                                                                                                                              ;              ;
;             |sadd_cen:U_10_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_10_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_11_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_11_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_12_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_12_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_13_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_13_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_14_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_14_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_15_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_15_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_16_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_16_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_17_sym_add|                                                                  ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_17_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_18_sym_add|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_18_sym_add                                                                                                                                                                           ;              ;
;             |sadd_cen:U_2_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_2_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_3_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_3_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_4_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_4_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_5_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_5_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_6_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_6_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_7_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_7_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_8_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_8_sym_add                                                                                                                                                                            ;              ;
;             |sadd_cen:U_9_sym_add|                                                                   ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_9_sym_add                                                                                                                                                                            ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                                                      ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 10 (10)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 8 (8)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                                                      ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 16 (16)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                                                      ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                                                               ; work         ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                                                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                                                               ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                                                               ; work         ;
;             |tdl_da_lc:Utdldalc0n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc10n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc11n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc12n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc13n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc14n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc15n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc16n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc17n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc18n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc19n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc1n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc20n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc21n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc22n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc23n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc24n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc25n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc26n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc27n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc28n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc29n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc2n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc30n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc31n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc32n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc33n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc34n|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                                           ;              ;
;             |tdl_da_lc:Utdldalc3n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc4n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc5n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc6n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc7n|                                                                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 1 (1)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc8n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc9n|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 0 (0)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                                            ;              ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                                                     ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 29 (29)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                                                     ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 23 (23)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                                                     ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                                                              ;              ;
;             |tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                                                     ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 25 (25)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                                                              ; work         ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_0_n|                                                       ; 31 (31)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                                ;              ;
;             |tsadd_lpm_cen:Uadd_cen_l_0_n_1_n|                                                       ; 31 (31)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                                ;              ;
;             |tsadd_lpm_cen:Uadd_cen_l_1_n_0_n|                                                       ; 31 (31)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                                ; work         ;
;          |auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|                                    ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl                                                                                                                                                                  ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_91:sink|                                               ; 28 (9)              ; 14 (0)       ; 0 (0)    ; 50 (13)   ; 70 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (4)                          ; 35 (14)            ; 35 (5)                        ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink                                                                                                                                                                             ;              ;
;             |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 19 (0)              ; 14 (0)       ; 0 (0)    ; 39 (0)    ; 50 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 21 (0)             ; 30 (0)                        ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                     ;              ;
;                |scfifo_8bh1:auto_generated|                                                          ; 19 (1)              ; 14 (0)       ; 0 (0)    ; 39 (1)    ; 50 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (1)                          ; 21 (1)             ; 30 (0)                        ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated                                                                                                          ;              ;
;                   |a_dpfifo_1m81:dpfifo|                                                             ; 18 (10)             ; 14 (0)       ; 0 (0)    ; 39 (7)    ; 49 (7)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 20 (0)             ; 30 (8)                        ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo                                                                                     ;              ;
;                      |altsyncram_ppf1:FIFOram|                                                       ; 0 (0)               ; 14 (14)      ; 0 (0)    ; 29 (29)   ; 34 (34)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 14 (14)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram                                                             ;              ;
;                      |cntr_7l7:usedw_counter|                                                        ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_7l7:usedw_counter                                                              ;              ;
;                      |cntr_qkb:rd_ptr_msb|                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_qkb:rd_ptr_msb                                                                 ;              ;
;                      |cntr_rkb:wr_ptr|                                                               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_rkb:wr_ptr                                                                     ;              ;
;          |auk_dspip_avalon_streaming_source_fir_91:source|                                           ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 17 (17)                       ; |DE4_DCC_HSMB|FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source                                                                                                                                                                         ;              ;
;    |NCO_10MHz:NCO_10MHz_inst|                                                                        ; 75 (0)              ; 0 (0)        ; 0 (0)    ; 73 (0)    ; 143 (0)                   ; 0 (0)         ; 9984              ; 2    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 2 (0)                          ; 70 (0)             ; 73 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst                                                                                                                                                                                                                                                                      ;              ;
;       |NCO_10MHz_st:NCO_10MHz_st_inst|                                                               ; 75 (0)              ; 0 (0)        ; 0 (0)    ; 73 (0)    ; 143 (0)                   ; 0 (0)         ; 9984              ; 2    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 2 (0)                          ; 70 (0)             ; 73 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst                                                                                                                                                                                                                                       ;              ;
;          |asj_altqmcpipe:ux000|                                                                      ; 31 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)    ; 32 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 31 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                  ;              ;
;             |lpm_add_sub:acc|                                                                        ; 31 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)    ; 31 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                  ;              ;
;                |add_sub_s1i:auto_generated|                                                          ; 31 (31)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 31 (31)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 31 (31)                       ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated                                                                                                                                                                       ;              ;
;          |asj_gam_dp:ux008|                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 2 (2)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                      ;              ;
;          |asj_nco_as_m_cen:ux0122|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                               ;              ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                              ;              ;
;                |altsyncram_v2d1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_v2d1:auto_generated                                                                                                                                               ;              ;
;          |asj_nco_as_m_cen:ux0123|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                               ;              ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                              ;              ;
;                |altsyncram_q2d1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_q2d1:auto_generated                                                                                                                                               ;              ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                            ;              ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                            ;              ;
;                |altsyncram_7bb2:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated                                                                                                                                             ;              ;
;          |asj_nco_mob_w:blk0|                                                                        ; 16 (3)              ; 0 (0)        ; 0 (0)    ; 16 (10)   ; 27 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 13 (13)            ; 14 (1)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                    ;              ;
;             |lpm_add_sub:lpm_add_sub_component|                                                      ; 13 (0)              ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 13 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                  ;              ;
;                |add_sub_f4l:auto_generated|                                                          ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated                                                                                                                                                       ;              ;
;          |mac_i_lpmd:m0|                                                                             ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 34 (27)   ; 66 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 40 (40)            ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0                                                                                                                                                                                                                         ;              ;
;             |las:a_0|                                                                                ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|las:a_0                                                                                                                                                                                                                 ;              ;
;                |lpm_add_sub:lpm_add_sub_component|                                                   ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                               ;              ;
;                   |add_sub_dti:auto_generated|                                                       ; 26 (26)             ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (26)                       ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_dti:auto_generated                                                                                                                                                    ;              ;
;             |lmsd:m_0|                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0                                                                                                                                                                                                                ;              ;
;                |lpm_mult:lpm_mult_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component                                                                                                                                                                                    ;              ;
;                   |mult_4gu:auto_generated|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated                                                                                                                                                            ;              ;
;             |lmsd:m_1|                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1                                                                                                                                                                                                                ;              ;
;                |lpm_mult:lpm_mult_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component                                                                                                                                                                                    ;              ;
;                   |mult_4gu:auto_generated|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated                                                                                                                                                            ;              ;
;    |NCO_1MHz:NCO_1MHz_inst|                                                                          ; 76 (0)              ; 0 (0)        ; 0 (0)    ; 74 (0)    ; 144 (0)                   ; 0 (0)         ; 9984              ; 2    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 2 (0)                          ; 70 (0)             ; 74 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst                                                                                                                                                                                                                                                                        ;              ;
;       |NCO_1MHz_st:NCO_1MHz_st_inst|                                                                 ; 76 (0)              ; 0 (0)        ; 0 (0)    ; 74 (0)    ; 144 (0)                   ; 0 (0)         ; 9984              ; 2    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 2 (0)                          ; 70 (0)             ; 74 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst                                                                                                                                                                                                                                           ;              ;
;          |asj_altqmcpipe:ux000|                                                                      ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 17 (1)    ; 33 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 32 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000                                                                                                                                                                                                                      ;              ;
;             |lpm_add_sub:acc|                                                                        ; 32 (0)              ; 0 (0)        ; 0 (0)    ; 16 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                      ;              ;
;                |add_sub_s1i:auto_generated|                                                          ; 32 (32)             ; 0 (0)        ; 0 (0)    ; 16 (16)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated                                                                                                                                                                           ;              ;
;          |asj_gam_dp:ux008|                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 2 (2)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008                                                                                                                                                                                                                          ;              ;
;          |asj_nco_as_m_cen:ux0122|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                   ;              ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                  ;              ;
;                |altsyncram_f1d1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_f1d1:auto_generated                                                                                                                                                   ;              ;
;          |asj_nco_as_m_cen:ux0123|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                   ;              ;
;             |altsyncram:altsyncram_component0|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                  ;              ;
;                |altsyncram_a1d1:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_a1d1:auto_generated                                                                                                                                                   ;              ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                ;              ;
;             |altsyncram:altsyncram_component|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                ;              ;
;                |altsyncram_n9b2:auto_generated|                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 3328              ; 1    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated                                                                                                                                                 ;              ;
;          |asj_nco_mob_w:blk0|                                                                        ; 16 (3)              ; 0 (0)        ; 0 (0)    ; 16 (10)   ; 27 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 13 (13)            ; 14 (1)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0                                                                                                                                                                                                                        ;              ;
;             |lpm_add_sub:lpm_add_sub_component|                                                      ; 13 (0)              ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 13 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                      ;              ;
;                |add_sub_f4l:auto_generated|                                                          ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated                                                                                                                                                           ;              ;
;          |mac_i_lpmd:m0|                                                                             ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 35 (28)   ; 66 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 4                   ; 0       ; 0         ; 2         ; 0         ; 0    ; 0            ; 0 (0)                          ; 40 (40)            ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0                                                                                                                                                                                                                             ;              ;
;             |las:a_0|                                                                                ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|las:a_0                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:lpm_add_sub_component|                                                   ; 26 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)    ; 14 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (0)                        ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                   ;              ;
;                   |add_sub_dti:auto_generated|                                                       ; 26 (26)             ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 14 (14)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 26 (26)                       ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_dti:auto_generated                                                                                                                                                        ;              ;
;             |lmsd:m_0|                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0                                                                                                                                                                                                                    ;              ;
;                |lpm_mult:lpm_mult_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component                                                                                                                                                                                        ;              ;
;                   |mult_4gu:auto_generated|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated                                                                                                                                                                ;              ;
;             |lmsd:m_1|                                                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1                                                                                                                                                                                                                    ;              ;
;                |lpm_mult:lpm_mult_component|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component                                                                                                                                                                                        ;              ;
;                   |mult_4gu:auto_generated|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 2                   ; 0       ; 0         ; 1         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated                                                                                                                                                                ;              ;
;    |SevenSegmentDisplayDecoder:comb_56|                                                              ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|SevenSegmentDisplayDecoder:comb_56                                                                                                                                                                                                                                                            ;              ;
;    |SevenSegmentDisplayDecoder:comb_57|                                                              ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|SevenSegmentDisplayDecoder:comb_57                                                                                                                                                                                                                                                            ;              ;
;    |a2d_data_a:a2d_data_a_inst|                                                                      ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 6 (0)                         ; |DE4_DCC_HSMB|a2d_data_a:a2d_data_a_inst                                                                                                                                                                                                                                                                    ;              ;
;       |altsource_probe:altsource_probe_component|                                                    ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 6 (0)                         ; |DE4_DCC_HSMB|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                          ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 24 (3)              ; 0 (0)        ; 0 (0)    ; 22 (2)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (3)                         ; 18 (0)             ; 6 (0)                         ; |DE4_DCC_HSMB|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                           ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 21 (7)              ; 0 (0)        ; 0 (0)    ; 21 (12)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 18 (15)            ; 6 (2)                         ; |DE4_DCC_HSMB|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                    ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 3 (3)              ; 5 (5)                         ; |DE4_DCC_HSMB|a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                          ; work         ;
;    |a2d_data_b:a2d_data_b_inst|                                                                      ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|a2d_data_b:a2d_data_b_inst                                                                                                                                                                                                                                                                    ;              ;
;       |altsource_probe:altsource_probe_component|                                                    ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                          ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 23 (3)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (3)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                           ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (11)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 19 (15)            ; 5 (2)                         ; |DE4_DCC_HSMB|a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                    ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE4_DCC_HSMB|a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                          ;              ;
;    |fir_out:fir_out_inst|                                                                            ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|fir_out:fir_out_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |altsource_probe:altsource_probe_component|                                                    ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|fir_out:fir_out_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 23 (3)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (3)                         ; 19 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                 ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (12)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 19 (15)            ; 5 (2)                         ; |DE4_DCC_HSMB|fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                          ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE4_DCC_HSMB|fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                ; work         ;
;    |p_sine:p_sine_inst|                                                                              ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 23 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 20 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|p_sine:p_sine_inst                                                                                                                                                                                                                                                                            ; work         ;
;       |altsource_probe:altsource_probe_component|                                                    ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 23 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 20 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|p_sine:p_sine_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                  ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 22 (2)              ; 0 (0)        ; 0 (0)    ; 23 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 20 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                   ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 22 (14)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 20 (16)            ; 5 (2)                         ; |DE4_DCC_HSMB|p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                            ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE4_DCC_HSMB|p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                  ; work         ;
;    |pll:pll_inst|                                                                                    ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|pll:pll_inst                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                          ;              ;
;          |pll_altpll:auto_generated|                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                ;              ;
;    |sine_10:sin10_inst|                                                                              ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_10:sin10_inst                                                                                                                                                                                                                                                                            ;              ;
;       |altsource_probe:altsource_probe_component|                                                    ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_10:sin10_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                  ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 23 (3)              ; 0 (0)        ; 0 (0)    ; 22 (2)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (3)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                   ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 22 (13)   ; 23 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 18 (14)            ; 5 (2)                         ; |DE4_DCC_HSMB|sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                            ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE4_DCC_HSMB|sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                  ;              ;
;    |sine_1:sin1_inst|                                                                                ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_1:sin1_inst                                                                                                                                                                                                                                                                              ; work         ;
;       |altsource_probe:altsource_probe_component|                                                    ; 23 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_1:sin1_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                    ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                            ; 23 (3)              ; 0 (0)        ; 0 (0)    ; 22 (2)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (3)                         ; 18 (0)             ; 5 (0)                         ; |DE4_DCC_HSMB|sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                     ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                 ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (11)   ; 23 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 18 (14)            ; 5 (2)                         ; |DE4_DCC_HSMB|sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                              ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                           ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE4_DCC_HSMB|sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                    ; work         ;
;    |sld_hub:auto_hub|                                                                                ; 118 (81)            ; 0 (0)        ; 0 (0)    ; 150 (117) ; 179 (149)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 94 (67)                        ; 155 (138)          ; 24 (14)                       ; |DE4_DCC_HSMB|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 4 (4)              ; 10 (10)                       ; |DE4_DCC_HSMB|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 24 (24)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 13 (13)            ; 6 (6)                         ; |DE4_DCC_HSMB|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 274 (1)             ; 0 (0)        ; 0 (0)    ; 718 (1)   ; 1274 (0)                  ; 0 (0)         ; 167936            ; 3    ; 1      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 125 (1)                        ; 1125 (0)           ; 149 (0)                       ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 273 (17)            ; 0 (0)        ; 0 (0)    ; 717 (262) ; 1274 (526)                ; 0 (0)         ; 167936            ; 3    ; 1      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 124 (9)                        ; 1125 (518)         ; 149 (8)                       ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 41 (39)   ; 70 (70)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 70 (70)            ; 1 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_asf:auto_generated|                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated                                                                                                             ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 167936            ; 3    ; 1      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_0us3:auto_generated|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 167936            ; 3    ; 1      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0us3:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 19 (19)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 16 (16)            ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 81 (81)             ; 0 (0)        ; 0 (0)    ; 59 (59)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (27)                        ; 22 (22)            ; 54 (54)                       ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 103 (1)             ; 0 (0)        ; 0 (0)    ; 273 (1)   ; 426 (1)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (0)                         ; 341 (0)            ; 85 (1)                        ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 82 (0)              ; 0 (0)        ; 0 (0)    ; 256 (0)   ; 410 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 328 (0)            ; 82 (0)                        ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 176 (176) ; 246 (246)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 246 (246)          ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 82 (0)              ; 0 (0)        ; 0 (0)    ; 130 (0)   ; 164 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 82 (0)             ; 82 (0)                        ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 25 (20)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (19)                        ; 9 (0)              ; 2 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 42 (10)             ; 0 (0)        ; 0 (0)    ; 101 (7)   ; 152 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (9)                         ; 152 (0)            ; 1 (1)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)     ; 7 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 7 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_idi:auto_generated|                                                             ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 7 (7)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_idi:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)    ; 11 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 11 (0)             ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_d6j:auto_generated|                                                             ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 11 (11)            ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 5 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_bdi:auto_generated|                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 5 (5)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 1 (0)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_vvi:auto_generated|                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 1 (1)              ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 42 (42)   ; 82 (82)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 82 (82)            ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 13 (13)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 23 (23)            ; 0 (0)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 6 (6)              ; 2 (2)                         ; |DE4_DCC_HSMB|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                           ;
+----------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; Name           ; Pin Type ; D1 ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5         ; D5 Fine Delay Chain ; D6         ; D6 Fine Delay Chain ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+----------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; GCLKIN         ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; GCLKOUT_FPGA   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK2   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK3   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK4   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK5   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK7   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; PLL_CLKIN_p    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; LED[0]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[1]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[2]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[3]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[4]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[5]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[6]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[7]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; BUTTON[2]      ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; BUTTON[3]      ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[0]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[1]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[2]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[3]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[4]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[5]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[6]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[7]          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SLIDE_SW[2]    ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[0]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[1]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[2]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[3]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[4]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[5]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_D[6]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG0_DP        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[0]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[1]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[2]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[3]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[4]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[5]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_D[6]      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SEG1_DP        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; FAN_CTRL       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_OE         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_SPI_CS     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_OE         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_SPI_CS     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_DIN        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_DOUT       ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_SPI_CS     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_XCLK       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; CLKIN1         ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; CLKOUT0        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[0]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[1]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[2]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[3]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[4]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[5]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[6]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[7]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[8]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[9]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[10]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[11]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[12]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DA[13]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[0]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[1]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[2]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[3]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[4]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[5]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[6]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[7]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[8]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[9]          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[10]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[11]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[12]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DB[13]         ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; XT_IN_N        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; XT_IN_P        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; HSMC_SCL       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; EXT_IO         ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_BCLK       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_LRCIN      ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AIC_LRCOUT     ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; J1_152         ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; HSMC_SDA       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; AD_SCLK        ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; AD_SDIO        ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; FPGA_CLK_A_N   ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; FPGA_CLK_A_P   ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; FPGA_CLK_B_N   ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; FPGA_CLK_B_P   ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; SLIDE_SW[0]    ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SLIDE_SW[1]    ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SLIDE_SW[3]    ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_OR         ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_OR         ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; BUTTON[0]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; BUTTON[1]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[0]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[1]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[2]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[3]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[4]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[5]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[6]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[7]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[8]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[9]       ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[10]      ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[11]      ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[12]      ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[13]      ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK6   ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; CPU_RESET_n    ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_DCO        ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[0]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_DCO        ; Input    ; -- ; --                  ; (0) 377 ps ; --          ; (0) 135 ps  ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[10]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[11]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[12]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[13]      ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[1]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[2]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[3]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[4]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[5]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[6]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[7]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[8]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_D[9]       ; Input    ; -- ; --                  ; (0) 377 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; PLL_CLKIN_p(n) ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
+----------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GCLKIN                                                                                                                                                                                                                                                     ;                   ;         ;
; OSC_50_BANK2                                                                                                                                                                                                                                               ;                   ;         ;
; OSC_50_BANK3                                                                                                                                                                                                                                               ;                   ;         ;
; OSC_50_BANK4                                                                                                                                                                                                                                               ;                   ;         ;
; OSC_50_BANK5                                                                                                                                                                                                                                               ;                   ;         ;
; OSC_50_BANK7                                                                                                                                                                                                                                               ;                   ;         ;
; PLL_CLKIN_p                                                                                                                                                                                                                                                ;                   ;         ;
; BUTTON[2]                                                                                                                                                                                                                                                  ;                   ;         ;
; BUTTON[3]                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                      ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                      ;                   ;         ;
; SLIDE_SW[2]                                                                                                                                                                                                                                                ;                   ;         ;
; AIC_DOUT                                                                                                                                                                                                                                                   ;                   ;         ;
; CLKIN1                                                                                                                                                                                                                                                     ;                   ;         ;
; XT_IN_N                                                                                                                                                                                                                                                    ;                   ;         ;
; XT_IN_P                                                                                                                                                                                                                                                    ;                   ;         ;
; EXT_IO                                                                                                                                                                                                                                                     ;                   ;         ;
; AIC_BCLK                                                                                                                                                                                                                                                   ;                   ;         ;
; AIC_LRCIN                                                                                                                                                                                                                                                  ;                   ;         ;
; AIC_LRCOUT                                                                                                                                                                                                                                                 ;                   ;         ;
; J1_152                                                                                                                                                                                                                                                     ;                   ;         ;
; HSMC_SDA                                                                                                                                                                                                                                                   ;                   ;         ;
; AD_SCLK                                                                                                                                                                                                                                                    ;                   ;         ;
; AD_SDIO                                                                                                                                                                                                                                                    ;                   ;         ;
; FPGA_CLK_A_N                                                                                                                                                                                                                                               ;                   ;         ;
; FPGA_CLK_A_P                                                                                                                                                                                                                                               ;                   ;         ;
; FPGA_CLK_B_N                                                                                                                                                                                                                                               ;                   ;         ;
; FPGA_CLK_B_P                                                                                                                                                                                                                                               ;                   ;         ;
; SLIDE_SW[0]                                                                                                                                                                                                                                                ;                   ;         ;
;      - AD_SCLK~output                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - LED[1]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
; SLIDE_SW[1]                                                                                                                                                                                                                                                ;                   ;         ;
;      - AD_SDIO~output                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - LED[2]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
; SLIDE_SW[3]                                                                                                                                                                                                                                                ;                   ;         ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[13]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[12]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[8]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[7]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[3]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[6]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[4]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[5]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[0]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[1]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[2]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[10]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[9]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[11]                                                                                                              ; 1                 ; 7       ;
;      - LED~0                                                                                                                                                                                                                                               ; 1                 ; 7       ;
;      - LED[6]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
; ADB_OR                                                                                                                                                                                                                                                     ;                   ;         ;
;      - LED~0                                                                                                                                                                                                                                               ; 0                 ; 7       ;
; ADA_OR                                                                                                                                                                                                                                                     ;                   ;         ;
;      - LED~0                                                                                                                                                                                                                                               ; 0                 ; 7       ;
; BUTTON[0]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[22]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[1]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[1]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[0]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[0]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[13]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[13]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[14]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[14]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[15]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[15]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cs[6]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[16]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[2]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[16]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[17]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[17]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[18]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[18]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[19]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[19]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[20]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[1]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[20]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[1]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[2]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[21]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[5]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[4]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[11]                                                                                                                                                                 ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[9]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[3]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[0]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[4]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[10]                                                                                                                                                                 ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[5]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[3]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[6]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[7]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[8]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[21]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[22]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|is_zero                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[23]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[23]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[12]                                                                                                                                                                 ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[0]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[24]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[24]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[25]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[25]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[1]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[2]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[6]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[2]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[3]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[2]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[3]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[3]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[4]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[5]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[5]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[6]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[6]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[7]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[4]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[7]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[8]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[8]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[9]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[9]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[10]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[10]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[7]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[11]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[11]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_b[12]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[12]                                                                                                                                                                      ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|result_a[4]                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_f[5]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cs[7]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[0]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[0]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[10]                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[11]                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[12]                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[1]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[2]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[3]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[4]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[5]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[6]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[7]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[8]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[9]                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[24]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[25]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[26]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[27]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[28]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[29]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[30]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[31]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[16]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[17]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[18]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[19]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[20]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[21]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[22]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[23]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[15]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[14]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[13]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[12]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[11]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[10]                                                                                                               ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[9]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[8]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[7]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[6]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[5]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[4]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[3]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[2]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[1]                                                                                                                ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[0]                                                                                                                ; 0                 ; 7       ;
;      - LED[4]~output                                                                                                                                                                                                                                       ; 0                 ; 7       ;
;      - NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[0]~feeder                                                                                                                                                  ; 0                 ; 7       ;
; BUTTON[1]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[1]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[2]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[3]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[23]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[23]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[24]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[24]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[25]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[25]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[0]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[7]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cs[7]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cs[6]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[5]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[4]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[3]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[2]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[1]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[4]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[0]                                                                                                                                                         ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[5]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[6]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_gam_dp:ux008|rom_add_f[7]                                                                                                                                                               ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[22]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|is_zero                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[12]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[0]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[1]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[2]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[3]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[4]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[5]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[6]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[7]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[8]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[9]                                                                                                                                                              ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[10]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|data_tmp[11]                                                                                                                                                             ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[19]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[12]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[12]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[11]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[11]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[10]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[10]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[9]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[9]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[8]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[8]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[7]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[7]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[6]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[6]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[5]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[5]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[4]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[4]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[3]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[3]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[2]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[2]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[1]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[1]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[0]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[0]                                                                                                                                                                   ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[13]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[13]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[14]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[14]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[15]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[15]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[16]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[16]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[17]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[17]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[18]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[18]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[19]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[20]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[20]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[21]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_b[21]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|result_a[22]                                                                                                                                                                  ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[0]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[10]                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[11]                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[12]                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[1]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[2]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[3]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[4]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[5]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[6]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[7]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[8]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_f4l:auto_generated|pipeline_dffe[9]                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[24]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[25]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[26]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[27]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[28]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[29]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[30]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[31]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[16]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[17]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[18]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[19]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[20]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[21]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[22]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[23]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[1]                                                                                                                                                     ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[15]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[14]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[13]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[12]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[11]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[10]                                                                                                           ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[9]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[8]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[7]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[6]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[5]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[4]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[3]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[2]                                                                                                            ; 0                 ; 7       ;
;      - NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_s1i:auto_generated|pipeline_dffe[1]                                                                                                            ; 0                 ; 7       ;
;      - LED[5]~output                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADA_D[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[0]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[0]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[1]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[1]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[2]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[2]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[3]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[3]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[4]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[4]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[4]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[5]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[5]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[5]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[6]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2da_d[6]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - DB[6]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
; ADA_D[7]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[7]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[7]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[8]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - DB[8]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - per_a2da_d[8]~feeder                                                                                                                                                                                                                                ; 1                 ; 7       ;
; ADA_D[9]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2da_d[9]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - DB[9]~output                                                                                                                                                                                                                                        ; 1                 ; 7       ;
; ADA_D[10]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - per_a2da_d[10]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - DB[10]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
; ADA_D[11]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - DB[11]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[11]~feeder                                                                                                                                                                                                                               ; 1                 ; 7       ;
; ADA_D[12]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - DB[12]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[12]~feeder                                                                                                                                                                                                                               ; 1                 ; 7       ;
; ADA_D[13]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - DB[13]~output                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[13]~feeder                                                                                                                                                                                                                               ; 1                 ; 7       ;
; OSC_50_BANK6                                                                                                                                                                                                                                               ;                   ;         ;
; CPU_RESET_n                                                                                                                                                                                                                                                ;                   ;         ;
;      - iu_sine10[0]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[1]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[2]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[3]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[4]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[5]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[6]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[7]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[8]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[9]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine10[10]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - iu_sine10[11]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - iu_sine10[12]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - iu_sine1[0]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[1]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[2]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[3]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[4]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[5]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[6]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[7]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[8]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[9]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - iu_sine1[10]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine1[11]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - iu_sine1[12]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - count[0]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[1]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[2]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[3]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[4]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[5]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[6]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[7]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[8]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[9]                                                                                                                                                                                                                                            ; 1                 ; 7       ;
;      - count[10]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[11]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[12]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[13]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[14]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[15]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[16]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[17]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[18]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[19]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[20]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[21]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[22]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[23]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[24]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[25]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[26]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[27]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[28]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[29]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[30]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - count[31]                                                                                                                                                                                                                                           ; 1                 ; 7       ;
;      - o_sine_p[0]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[1]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[2]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[3]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[4]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[5]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[6]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[7]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[8]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[9]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - o_sine_p[10]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - o_sine_p[11]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - o_sine_p[12]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[0]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[1]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[2]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[3]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[4]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[5]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[6]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[7]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[8]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[9]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2da_data[10]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2da_data[11]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2da_data[12]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2da_data[13]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2db_data[0]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[1]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[2]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[3]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[4]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[5]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[6]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[7]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[8]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[9]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - a2db_data[10]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2db_data[11]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2db_data[12]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - a2db_data[13]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[0]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[1]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[2]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[3]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[4]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[5]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[6]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[7]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[8]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[9]                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[10]                                                                                                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[11]                                                                                                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[12]                                                                                                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_data[13]                                                                                                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[13]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[12]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[8]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[7]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[3]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[6]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[4]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[5]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[0]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[1]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[2]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[10]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[9]                                                                                                               ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_data_int[11]                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc26n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc10n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc24n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc12n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc25n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc11n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc23n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc0n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc13n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc1n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc34n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc3n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc2n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc33n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc5n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc31n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc4n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc32n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc9n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc27n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc8n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc28n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[0]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[1]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[2]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[3]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[4]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[5]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[6]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[7]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[8]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[9]                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[10]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[11]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[12]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc6n|data_out[13]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc30n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc17n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc19n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc29n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc16n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc20n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc15n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc18n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc22n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[7]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[6]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[5]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[4]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[3]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[2]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[1]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc14n|data_out[0]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[13]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[12]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[11]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[10]                                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[9]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc21n|data_out[8]                                                                                                                     ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|rdy_to_ld                                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|was_stalled                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|cnt[0]                                                                                                                                 ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|cnt[1]                                                                                                                                 ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|cnt[2]                                                                                                                                 ; 1                 ; 7       ;
;      - per_a2da_d[0]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[10]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2da_d[11]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2da_d[12]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2da_d[13]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2da_d[1]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[2]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[3]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[4]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[5]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[6]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[7]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[8]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2da_d[9]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[0]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[10]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2db_d[11]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2db_d[12]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2db_d[13]                                                                                                                                                                                                                                      ; 1                 ; 7       ;
;      - per_a2db_d[1]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[2]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[3]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[4]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[5]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[6]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[7]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[8]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - per_a2db_d[9]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[0]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|at_source_valid_s                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|valid_ctrl_int                                                                                                                ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[10]                                                                                                                  ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[11]                                                                                                                  ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[12]                                                                                                                  ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[13]                                                                                                                  ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[1]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[2]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[3]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[4]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[5]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[6]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[7]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[8]                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|data_int[9]                                                                                                                   ; 1                 ; 7       ;
;      - is_sine10[0]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[10]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - is_sine10[11]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - is_sine10[12]                                                                                                                                                                                                                                       ; 1                 ; 7       ;
;      - is_sine10[1]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[2]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[3]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[4]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[5]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[6]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[7]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[8]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine10[9]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine1[0]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[10]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine1[11]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine1[12]                                                                                                                                                                                                                                        ; 1                 ; 7       ;
;      - is_sine1[1]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[2]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[3]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[4]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[5]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[6]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[7]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[8]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - is_sine1[9]                                                                                                                                                                                                                                         ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|sink_stall_reg                                                                                                         ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|source_stall_reg                                                                                                       ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|done~0                                                                                                                                 ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|rdy_int~0                                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_start                                                                                                                        ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|empty_dff                                 ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|done_early~0                                                                                                                           ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_7l7:usedw_counter|counter_reg_bit[0] ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|usedw_is_1_dff                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_state.run1                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_out_state.empty_and_ready                                                                                                    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_out_state.normal                                                                                                             ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|usedw_is_0_dff                            ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_7l7:usedw_counter|counter_reg_bit[2] ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_7l7:usedw_counter|counter_reg_bit[1] ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|at_sink_ready_s                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_stall_s                                                                                                                      ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|dffe_af                                                        ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[13]~0                                                                                                                   ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|rdy_int~1                                                                                                                              ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_rkb:wr_ptr|counter_reg_bit[0]        ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_rkb:wr_ptr|counter_reg_bit[1]        ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_rkb:wr_ptr|counter_reg_bit[2]        ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|rd_ptr_lsb                                ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|low_addressa[0]                           ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_qkb:rd_ptr_msb|counter_reg_bit[0]    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|low_addressa[1]                           ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|cntr_qkb:rd_ptr_msb|counter_reg_bit[1]    ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|low_addressa[2]                           ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup                                                                                                       ; 1                 ; 7       ;
;      - FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup_1                                                                                                     ; 1                 ; 7       ;
; ADA_DCO                                                                                                                                                                                                                                                    ;                   ;         ;
; ADB_D[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[0]                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADB_DCO                                                                                                                                                                                                                                                    ;                   ;         ;
;      - per_a2db_d[0]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[1]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[2]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[3]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[4]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[5]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[6]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[7]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[8]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[9]                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - per_a2db_d[10]                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - per_a2db_d[11]                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - per_a2db_d[12]                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - per_a2db_d[13]                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; ADB_D[10]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - per_a2db_d[10]~feeder                                                                                                                                                                                                                               ; 0                 ; 7       ;
; ADB_D[11]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - per_a2db_d[11]~feeder                                                                                                                                                                                                                               ; 0                 ; 7       ;
; ADB_D[12]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - per_a2db_d[12]~feeder                                                                                                                                                                                                                               ; 0                 ; 7       ;
; ADB_D[13]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - per_a2db_d[13]~feeder                                                                                                                                                                                                                               ; 0                 ; 7       ;
; ADB_D[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[1]                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADB_D[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[2]                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADB_D[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[3]~feeder                                                                                                                                                                                                                                ; 0                 ; 7       ;
; ADB_D[4]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[4]                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADB_D[5]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[5]~feeder                                                                                                                                                                                                                                ; 0                 ; 7       ;
; ADB_D[6]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[6]~feeder                                                                                                                                                                                                                                ; 0                 ; 7       ;
; ADB_D[7]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[7]~feeder                                                                                                                                                                                                                                ; 0                 ; 7       ;
; ADB_D[8]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[8]                                                                                                                                                                                                                                       ; 0                 ; 7       ;
; ADB_D[9]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - per_a2db_d[9]~feeder                                                                                                                                                                                                                                ; 0                 ; 7       ;
; PLL_CLKIN_p(n)                                                                                                                                                                                                                                             ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                                                                                                                                                                                             ; PIN_W6               ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ADB_DCO                                                                                                                                                                                                                                             ; PIN_W5               ; 14      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; BUTTON[0]                                                                                                                                                                                                                                           ; PIN_AH5              ; 131     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; BUTTON[1]                                                                                                                                                                                                                                           ; PIN_AG5              ; 130     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; CPU_RESET_n                                                                                                                                                                                                                                         ; PIN_V34              ; 724     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|par_ctrl:Uctrl|rdy_int~0                                                                                                                              ; MLABCELL_X66_Y60_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_16_sym_add|res[14]                                                                                                                         ; FF_X64_Y61_N29       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[13]~0                                                                                                                   ; LABCELL_X74_Y59_N26  ; 490     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg                                                                                                              ; FF_X74_Y59_N27       ; 377     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup                                                                                                       ; FF_X74_Y53_N35       ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup_1                                                                                                     ; FF_X74_Y53_N27       ; 500     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|Selector4~1                                                                                                                       ; LABCELL_X110_Y53_N2  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|data_take                                                                                                                         ; LABCELL_X112_Y53_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|_~1                                       ; LABCELL_X112_Y53_N38 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|_~4                                       ; LABCELL_X110_Y53_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_state.run1                                                                                                                   ; FF_X112_Y53_N39      ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|Mux1~0                                                                                                                        ; LABCELL_X74_Y53_N32  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_source_fir_91:source|stall_controller_comb~0                                                                                                       ; LABCELL_X74_Y53_N16  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OSC_50_BANK6                                                                                                                                                                                                                                        ; PIN_AB6              ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SLIDE_SW[3]                                                                                                                                                                                                                                         ; PIN_L7               ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]~2                                                           ; MLABCELL_X96_Y55_N14 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]~3                                                           ; MLABCELL_X96_Y55_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                   ; LABCELL_X95_Y55_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1              ; MLABCELL_X94_Y55_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                   ; MLABCELL_X96_Y55_N28 ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~2                                                           ; MLABCELL_X96_Y53_N10 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~3                                                           ; MLABCELL_X96_Y53_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                   ; MLABCELL_X91_Y53_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~1              ; LABCELL_X92_Y53_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                   ; MLABCELL_X96_Y53_N4  ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125     ; 799     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~2                                                                ; MLABCELL_X80_Y54_N30 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~3                                                                ; MLABCELL_X80_Y54_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                         ; MLABCELL_X83_Y54_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]~1                    ; MLABCELL_X83_Y54_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                         ; MLABCELL_X80_Y54_N6  ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]~2                                                                   ; MLABCELL_X87_Y56_N32 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~1                                                                      ; MLABCELL_X87_Y56_N24 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                           ; LABCELL_X86_Y56_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~1                      ; LABCELL_X84_Y55_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                                                                             ; MLABCELL_X87_Y56_N6  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                     ; PLL_R3               ; 3215    ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[12]~2                                                                  ; MLABCELL_X85_Y52_N18 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[12]~3                                                                  ; MLABCELL_X85_Y52_N36 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                           ; MLABCELL_X85_Y54_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1                      ; LABCELL_X84_Y58_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                           ; MLABCELL_X85_Y52_N38 ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~2                                                                     ; LABCELL_X84_Y50_N34  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]~3                                                                     ; LABCELL_X84_Y50_N24  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[0]~2                             ; MLABCELL_X85_Y50_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1                        ; MLABCELL_X85_Y50_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                             ; LABCELL_X84_Y50_N16  ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                           ; LABCELL_X86_Y58_N2   ; 70      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                            ; FF_X89_Y61_N1        ; 132     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~3                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~4                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]~5                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[5][0]~6                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[6][0]~7                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[7][0]~8                                                                                                                                                                                                                    ; LABCELL_X86_Y58_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[7][7]                                                                                                                                                                                                                      ; FF_X84_Y58_N27       ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~8                                                                                                                                                                                                                      ; MLABCELL_X87_Y58_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[9]~1                                                                                                                                                                                                                      ; LABCELL_X84_Y55_N34  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~2                                                                                                                                                                                                                         ; LABCELL_X84_Y58_N34  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~0                                                                                                                                                                                                             ; LABCELL_X86_Y58_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~1                                                                                                                                                                                                             ; MLABCELL_X87_Y58_N34 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~2                                                                                                                                                                                                             ; MLABCELL_X87_Y58_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~3                                                                                                                                                                                                             ; MLABCELL_X87_Y58_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[5][0]~4                                                                                                                                                                                                             ; MLABCELL_X87_Y58_N36 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[6][0]~5                                                                                                                                                                                                             ; MLABCELL_X87_Y58_N38 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[7][0]~6                                                                                                                                                                                                             ; LABCELL_X86_Y58_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                               ; LABCELL_X84_Y58_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[6]~0                                                                                                                                                                                          ; MLABCELL_X91_Y58_N16 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[6]~1                                                                                                                                                                                          ; MLABCELL_X91_Y58_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                 ; FF_X84_Y55_N25       ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                                       ; LABCELL_X84_Y55_N24  ; 94      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                ; FF_X83_Y58_N23       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                 ; FF_X87_Y58_N31       ; 103     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                 ; FF_X84_Y58_N7        ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                          ; MLABCELL_X83_Y58_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                ; FF_X91_Y58_N5        ; 72      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                      ; MLABCELL_X87_Y54_N24 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                      ; MLABCELL_X87_Y54_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X90_Y54_N27       ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X87_Y54_N27       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; MLABCELL_X91_Y56_N24 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X84_Y56_N1        ; 466     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; MLABCELL_X91_Y53_N8  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]~1                                                                                                                        ; LABCELL_X88_Y55_N36  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; MLABCELL_X91_Y56_N20 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; MLABCELL_X91_Y56_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; LABCELL_X88_Y55_N22  ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                      ; LABCELL_X81_Y56_N26  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X84_Y56_N0   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_idi:auto_generated|cout_actual ; LABCELL_X84_Y56_N8   ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|cout_actual                ; LABCELL_X81_Y56_N22  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                   ; LABCELL_X88_Y56_N0   ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X84_Y56_N12  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X84_Y56_N14  ; 81      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X84_Y56_N2   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X88_Y56_N24  ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LABCELL_X84_Y56_N4   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LABCELL_X84_Y56_N6   ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~0                                                                                                                                             ; LABCELL_X84_Y54_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                        ; LABCELL_X86_Y56_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LABCELL_X90_Y56_N24  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LABCELL_X95_Y54_N22  ; 271     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                         ; PIN_W6           ; 14      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                    ; JTAG_X0_Y95_N125 ; 799     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_R3           ; 3215    ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_R3           ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_R3           ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                        ; FF_X89_Y61_N1    ; 132     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all  ; FF_X84_Y56_N1    ; 466     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CPU_RESET_n~input                                                                                                                                                                              ; 724     ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup_1                                                ; 500     ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg~SynDup                                                  ; 500     ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tdl_da_lc:Utdldalc7n|data_out[13]~0                                                              ; 490     ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_controller_fir_91:intf_ctrl|stall_reg                                                         ; 377     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                         ; 271     ;
; BUTTON[0]~input                                                                                                                                                                                ; 131     ;
; BUTTON[1]~input                                                                                                                                                                                ; 130     ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                            ; 103     ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                  ; 94      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                           ; 81      ;
; ~GND                                                                                                                                                                                           ; 78      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                           ; 72      ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                      ; 70      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                            ; 52      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                            ; 35      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                   ; 33      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                             ; 31      ;
; sld_hub:auto_hub|irf_reg[7][7]                                                                                                                                                                 ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                              ; 30      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                            ; 28      ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|sink_state.run1                                                              ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                            ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1 ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0 ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                  ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                    ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                   ; 22      ;
; sld_hub:auto_hub|irsr_reg[9]                                                                                                                                                                   ; 21      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                   ; 19      ;
; sld_hub:auto_hub|irsr_reg[10]                                                                                                                                                                  ; 19      ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|Selector4~1                                                                  ; 19      ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|tsadd_lpm_cen:Uadd_cen_l_1_n_0_n|pipe[0][30]                                                     ; 19      ;
; fir_out:fir_out_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                    ; 19      ;
; a2d_data_b:a2d_data_b_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                              ; 19      ;
; a2d_data_a:a2d_data_a_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                              ; 19      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                   ; 18      ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                   ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                     ; 18      ;
; sine_10:sin10_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                      ; 18      ;
; sine_1:sin1_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                        ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                          ; 17      ;
; p_sine:p_sine_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                        ; 17      ;
; SLIDE_SW[3]~input                                                                                                                                                                              ; 16      ;
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|FIR_3MHz_low_st:fircore|sadd_cen:U_15_sym_add|res[1]                                                                     ; 16      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+---------------------+------------------------------------------------------------------+-----------------------+
; Name                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF                 ; Location                                                         ; Duty Cycle Dependency ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+---------------------+------------------------------------------------------------------+-----------------------+
; FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|ALTSYNCRAM ; MLAB ; Simple Dual Port ; --           ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 8                           ; 14                          ; 8                           ; 14                          ; 112                 ; 0          ; 0            ; 14         ; None                ; LAB_X111_Y53_N0                                                  ;                       ;
; NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_v2d1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3328   ; 256                         ; 13                          ; --                          ; --                          ; 3328                ; 1          ; 0            ; 0          ; NCO_10MHz_sin_f.hex ; M9K_X62_Y52_N0                                                   ; on                    ;
; NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_q2d1:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; ROM              ; Single Clock ; 256          ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3328   ; 256                         ; 13                          ; --                          ; --                          ; 3328                ; 1          ; 0            ; 0          ; NCO_10MHz_cos_f.hex ; M9K_X62_Y52_N0                                                   ; on                    ;
; NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; yes                     ; yes                    ; yes                     ; 3328   ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1          ; 0            ; 0          ; NCO_10MHz_sin_c.hex ; M9K_X62_Y51_N0                                                   ; on                    ;
; NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_f1d1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3328   ; 256                         ; 13                          ; --                          ; --                          ; 3328                ; 1          ; 0            ; 0          ; NCO_1MHz_sin_f.hex  ; M9K_X79_Y36_N0                                                   ; on                    ;
; NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_a1d1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3328   ; 256                         ; 13                          ; --                          ; --                          ; 3328                ; 1          ; 0            ; 0          ; NCO_1MHz_cos_f.hex  ; M9K_X79_Y36_N0                                                   ; on                    ;
; NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; yes                     ; yes                    ; yes                     ; 3328   ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1          ; 0            ; 0          ; NCO_1MHz_sin_c.hex  ; M9K_X79_Y35_N0                                                   ; on                    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0us3:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 82           ; 2048         ; 82           ; yes                    ; no                      ; yes                    ; no                      ; 167936 ; 2048                        ; 82                          ; 2048                        ; 82                          ; 167936              ; 3          ; 1            ; 0          ; None                ; M144K_X93_Y49_N0, M9K_X79_Y52_N0, M9K_X79_Y53_N0, M9K_X79_Y54_N0 ; Mixed                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+---------------------+------------------------------------------------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Statistic                                             ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)                            ; 0           ; 8                   ; 1288              ;
; Simple Multipliers (12-bit)                           ; 0           ; 6                   ; 966               ;
; Simple Multipliers (18-bit)                           ; 4           ; 4                   ; 644               ;
; Simple Multipliers (36-bit)                           ; 0           ; 2                   ; 322               ;
; Multiply Accumulators (18-bit)                        ; 0           ; 2                   ; 322               ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ; 2                   ; 322               ;
; Two-Multipliers Adders (18-bit)                       ; 0           ; 4                   ; 644               ;
; Loopback Multipliers (18-bit)                         ; 0           ; 2                   ; 322               ;
; Four-Multipliers Adders (18-bit)                      ; 0           ; 2                   ; 322               ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ; 2                   ; 322               ;
; Shift DSP Blocks (32-bit)                             ; 0           ; 2                   ; 322               ;
; Double DSP Blocks                                     ; 0           ; 2                   ; 322               ;
; DSP Blocks                                            ; 2           ; --                  ; 161               ;
; DSP Block 18-bit Elements                             ; 8           ; 8                   ; 1288              ;
; Signed Multipliers                                    ; 4           ; --                  ; --                ;
; Unsigned Multipliers                                  ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers                                ; 0           ; --                  ; --                ;
; Variable Sign Multipliers                             ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains                       ; 0           ; --                  ; --                ;
; Dedicated Output Adder Chains                         ; 0           ; --                  ; --                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+
; Name                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Second Adder Register ; Output Register ; Has Output Adder Chain ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+
; NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X65_Y51_N2  ;                     ; No                             ;                       ;                       ; yes               ; no                    ; yes             ; No                     ;
;    NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|mac_mult2 ;                            ; DSPMULT_X65_Y52_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                        ;
; NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X65_Y51_N4  ;                     ; No                             ;                       ;                       ; yes               ; no                    ; yes             ; No                     ;
;    NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|mac_mult2 ;                            ; DSPMULT_X65_Y51_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                        ;
; NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y35_N2  ;                     ; No                             ;                       ;                       ; yes               ; no                    ; yes             ; No                     ;
;    NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|mac_mult2     ;                            ; DSPMULT_X82_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                        ;
; NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X82_Y35_N4  ;                     ; No                             ;                       ;                       ; yes               ; no                    ; yes             ; No                     ;
;    NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_4gu:auto_generated|mac_mult2     ;                            ; DSPMULT_X82_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+


+--------------------------------------------------------------------------+
; Interconnect Usage Summary                                               ;
+----------------------------------------------+---------------------------+
; Interconnect Resource Type                   ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 6,022 / 696,780 ( < 1 % ) ;
; C12 interconnects                            ; 78 / 25,466 ( < 1 % )     ;
; C4 interconnects                             ; 4,195 / 471,240 ( < 1 % ) ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )            ;
; DQS I/O configuration shift register outputs ; 0 / 104 ( 0 % )           ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )           ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )            ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )           ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )            ;
; Direct links                                 ; 648 / 696,780 ( < 1 % )   ;
; GXB block output buffers                     ; 0 / 8,740 ( 0 % )         ;
; Global clocks                                ; 7 / 16 ( 44 % )           ;
; I/O clock divider clock outputs              ; 0 / 104 ( 0 % )           ;
; I/O configuration shift register outputs     ; 0 / 624 ( 0 % )           ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PCLK controls                 ; 0 / 134 ( 0 % )           ;
; Interquad TXRX PCSRX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PCSTX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )            ;
; Interquad TXRX clocks                        ; 0 / 96 ( 0 % )            ;
; Interquad clock inputs                       ; 0 / 88 ( 0 % )            ;
; Interquad clock outputs                      ; 0 / 12 ( 0 % )            ;
; Interquad clocks                             ; 0 / 48 ( 0 % )            ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )            ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )            ;
; Interquad global clock MUXs                  ; 0 / 8 ( 0 % )             ;
; Interquad quadrant clock MUXs                ; 0 / 16 ( 0 % )            ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )             ;
; Local interconnects                          ; 1,428 / 182,400 ( < 1 % ) ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )           ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )            ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )             ;
; Periphery clocks                             ; 0 / 176 ( 0 % )           ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 155 / 26,410 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 204 / 45,220 ( < 1 % )    ;
; R4 interconnects                             ; 6,029 / 794,580 ( < 1 % ) ;
; Spine clocks                                 ; 14 / 416 ( 3 % )          ;
+----------------------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.23) ; Number of LABs  (Total = 338) ;
+----------------------------------+-------------------------------+
; 1                                ; 43                            ;
; 2                                ; 24                            ;
; 3                                ; 14                            ;
; 4                                ; 14                            ;
; 5                                ; 17                            ;
; 6                                ; 8                             ;
; 7                                ; 10                            ;
; 8                                ; 10                            ;
; 9                                ; 7                             ;
; 10                               ; 191                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.12) ; Number of LABs  (Total = 338) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 123                           ;
; 1 Clock                            ; 247                           ;
; 1 Clock enable                     ; 140                           ;
; 1 Sync. clear                      ; 67                            ;
; 1 Sync. load                       ; 21                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 43                            ;
; 2 Clocks                           ; 56                            ;
; 3 Clock enables                    ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.17) ; Number of LABs  (Total = 338) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 8                             ;
; 2                                            ; 21                            ;
; 3                                            ; 10                            ;
; 4                                            ; 18                            ;
; 5                                            ; 8                             ;
; 6                                            ; 9                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 9                             ;
; 14                                           ; 9                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 25                            ;
; 20                                           ; 27                            ;
; 21                                           ; 6                             ;
; 22                                           ; 10                            ;
; 23                                           ; 12                            ;
; 24                                           ; 5                             ;
; 25                                           ; 11                            ;
; 26                                           ; 5                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 3                             ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
; 32                                           ; 5                             ;
; 33                                           ; 6                             ;
; 34                                           ; 11                            ;
; 35                                           ; 5                             ;
; 36                                           ; 6                             ;
; 37                                           ; 13                            ;
; 38                                           ; 11                            ;
; 39                                           ; 12                            ;
; 40                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.38) ; Number of LABs  (Total = 338) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 38                            ;
; 2                                               ; 38                            ;
; 3                                               ; 15                            ;
; 4                                               ; 17                            ;
; 5                                               ; 22                            ;
; 6                                               ; 15                            ;
; 7                                               ; 9                             ;
; 8                                               ; 12                            ;
; 9                                               ; 5                             ;
; 10                                              ; 19                            ;
; 11                                              ; 15                            ;
; 12                                              ; 2                             ;
; 13                                              ; 16                            ;
; 14                                              ; 9                             ;
; 15                                              ; 13                            ;
; 16                                              ; 16                            ;
; 17                                              ; 18                            ;
; 18                                              ; 11                            ;
; 19                                              ; 10                            ;
; 20                                              ; 33                            ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.78) ; Number of LABs  (Total = 338) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 13                            ;
; 3                                            ; 36                            ;
; 4                                            ; 45                            ;
; 5                                            ; 13                            ;
; 6                                            ; 23                            ;
; 7                                            ; 15                            ;
; 8                                            ; 13                            ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 6                             ;
; 12                                           ; 2                             ;
; 13                                           ; 8                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 7                             ;
; 18                                           ; 10                            ;
; 19                                           ; 6                             ;
; 20                                           ; 11                            ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 11                            ;
; 25                                           ; 7                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 1                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 7                             ;
; 33                                           ; 4                             ;
; 34                                           ; 7                             ;
; 35                                           ; 6                             ;
; 36                                           ; 4                             ;
; 37                                           ; 6                             ;
; 38                                           ; 4                             ;
; 39                                           ; 7                             ;
; 40                                           ; 1                             ;
; 41                                           ; 1                             ;
; 42                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 136          ; 0            ; 136          ; 0            ; 0            ; 142       ; 136          ; 0            ; 142       ; 142       ; 0            ; 74           ; 0            ; 0            ; 0            ; 0            ; 74           ; 0            ; 0            ; 0            ; 7            ; 74           ; 0            ; 0            ; 0            ; 0            ; 0            ; 78           ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 6            ; 142          ; 6            ; 142          ; 142          ; 0         ; 6            ; 142          ; 0         ; 0         ; 142          ; 68           ; 142          ; 142          ; 142          ; 142          ; 68           ; 142          ; 142          ; 142          ; 135          ; 68           ; 142          ; 142          ; 142          ; 142          ; 142          ; 64           ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; GCLKIN                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GCLKOUT_FPGA          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; OSC_50_BANK2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK4          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK5          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK7          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PLL_CLKIN_p           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; BUTTON[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SLIDE_SW[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SEG0_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG0_DP               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_D[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SEG1_DP               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FAN_CTRL              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADA_OE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADA_SPI_CS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADB_OE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADB_SPI_CS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_DIN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_DOUT              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AIC_SPI_CS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_XCLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLKIN1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLKOUT0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[8]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[9]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[10]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[11]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[12]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DA[13]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[8]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[9]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[10]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[11]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[12]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DB[13]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; XT_IN_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; XT_IN_P               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HSMC_SCL              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; EXT_IO                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_BCLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_LRCIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AIC_LRCOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; J1_152                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HSMC_SDA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AD_SCLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AD_SDIO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_CLK_A_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_CLK_A_P          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_CLK_B_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_CLK_B_P          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SLIDE_SW[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SLIDE_SW[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SLIDE_SW[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_OR                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_OR                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK6          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_DCO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_DCO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_D[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PLL_CLKIN_p(n)        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Configuration Voltage Level                  ; Auto                ;
; Force Configuration Voltage Level            ; Off                 ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                           ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; altera_reserved_tck                                  ; altera_reserved_tck                                  ; 708.846           ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 74.6522           ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Mar 15 16:23:52 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ADC_Test01 -c DE4_DCC_HSMB
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EP4SGX230KF40C2 for design "DE4_DCC_HSMB"
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_10MHz:NCO_10MHz_inst|NCO_10MHz_st:NCO_10MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_7bb2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "NCO_1MHz:NCO_1MHz_inst|NCO_1MHz_st:NCO_1MHz_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n9b2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4SGX180KF40C2 is compatible
    Info: Device EP4SGX290KF40C2 is compatible
    Info: Device EP4SGX360KF40C2 is compatible
    Info: Device EP4SGX530KH40C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location W30
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 1 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "PLL_CLKIN_p" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PLL_CLKIN_p(n)"
Info: Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Left/Right PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (5000 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 270 degrees (7500 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] port
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning: Overwriting existing clock: altera_reserved_tck
Info: Reading SDC File: 'DE4_DCC_HSMB.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[2]} {pll_inst|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 270.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[3]} {pll_inst|altpll_component|auto_generated|pll1|clk[3]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: pll_inst|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {ADB_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADB_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADB_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADB_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADB_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADB_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADB_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADB_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADA_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADA_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADA_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADA_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADA_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {ADA_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADA_DCO}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {ADA_DCO}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 16 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000      ADA_DCO
    Info:   10.000      ADB_DCO
    Info:  100.000 altera_reserved_tck
    Info:   10.000 FPGA_CLK_A_N
    Info:   10.000 FPGA_CLK_A_P
    Info:   10.000 FPGA_CLK_B_N
    Info:   10.000 FPGA_CLK_B_P
    Info:   20.000 OSC_50_BANK2
    Info:   20.000 OSC_50_BANK3
    Info:   20.000 OSC_50_BANK4
    Info:   20.000 OSC_50_BANK5
    Info:   20.000 OSC_50_BANK6
    Info:   20.000 OSC_50_BANK7
    Info:   10.000 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 pll_inst|altpll_component|auto_generated|pll1|clk[2]
    Info:   10.000 pll_inst|altpll_component|auto_generated|pll1|clk[3]
Info: Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_R3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_R3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C2 of PLL_R3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node ADA_DCO~input (placed in PIN W6 (CLK11p, DIFFIO_RX_R23p, DIFFOUT_R45p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "FPGA_CLK_A_N~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "FPGA_CLK_A_P~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[3] feeds output pin "FPGA_CLK_B_N~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[3] feeds output pin "FPGA_CLK_B_P~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "termination_blk0~_run_pad"
    Warning: Ignored I/O standard assignment to node "termination_blk0~_rup_pad"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "termination_blk0~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk0~_rup_pad" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Warning: Fitter has implemented the following 14 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[9]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[8]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[7]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[6]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[5]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[4]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[3]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[2]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[1]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[0]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[11]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[10]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[13]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[12]"
Info: Fitter has implemented the following 14 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[9]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[8]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[7]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[6]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[5]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[4]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[3]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[2]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[1]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[0]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[11]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[10]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[13]"
    Info: Node "FIR_3MHz_low:FIR_3MHz_low_inst|FIR_3MHz_low_ast:FIR_3MHz_low_ast_inst|auk_dspip_avalon_streaming_sink_fir_91:sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_8bh1:auto_generated|a_dpfifo_1m81:dpfifo|altsyncram_ppf1:FIFOram|q_b[12]"
Info: Fitter placement preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:09
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 18% of the available device resources in the region that extends from location X84_Y48 to location X95_Y59
Info: Fitter routing operations ending: elapsed time is 00:00:11
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 15 pins must use external clamping diodes.
    Info: Pin OSC_50_BANK5 uses I/O standard 3.0-V PCI-X at AC6
    Info: Pin BUTTON[2] uses I/O standard 3.0-V PCI-X at AG7
    Info: Pin BUTTON[3] uses I/O standard 3.0-V PCI-X at AG8
    Info: Pin SW[0] uses I/O standard 3.0-V PCI-X at AB13
    Info: Pin SW[1] uses I/O standard 3.0-V PCI-X at AB12
    Info: Pin SW[2] uses I/O standard 3.0-V PCI-X at AB11
    Info: Pin SW[3] uses I/O standard 3.0-V PCI-X at AB10
    Info: Pin SW[4] uses I/O standard 3.0-V PCI-X at AB9
    Info: Pin SW[5] uses I/O standard 3.0-V PCI-X at AC8
    Info: Pin SW[6] uses I/O standard 3.0-V PCI-X at AH6
    Info: Pin SW[7] uses I/O standard 3.0-V PCI-X at AG6
    Info: Pin SLIDE_SW[2] uses I/O standard 3.0-V PCI-X at AK6
    Info: Pin EXT_IO uses I/O standard 3.0-V PCI-X at AC11
    Info: Pin BUTTON[0] uses I/O standard 3.0-V PCI-X at AH5
    Info: Pin BUTTON[1] uses I/O standard 3.0-V PCI-X at AG5
Warning: Following 12 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin EXT_IO has a permanently disabled output enable
    Info: Pin AIC_BCLK has a permanently disabled output enable
    Info: Pin AIC_LRCIN has a permanently disabled output enable
    Info: Pin AIC_LRCOUT has a permanently disabled output enable
    Info: Pin J1_152 has a permanently disabled output enable
    Info: Pin HSMC_SDA has a permanently disabled output enable
    Info: Pin AD_SCLK has a permanently enabled output enable
    Info: Pin AD_SDIO has a permanently enabled output enable
    Info: Pin FPGA_CLK_A_N has a permanently enabled output enable
    Info: Pin FPGA_CLK_A_P has a permanently enabled output enable
    Info: Pin FPGA_CLK_B_N has a permanently enabled output enable
    Info: Pin FPGA_CLK_B_P has a permanently enabled output enable
Info: Generated suppressed messages file D:/Edgar/Documents/OCT/Code/ADC_Test01/DE4_DCC_HSMB.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 836 megabytes
    Info: Processing ended: Tue Mar 15 16:25:35 2011
    Info: Elapsed time: 00:01:43
    Info: Total CPU time (on all processors): 00:01:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Edgar/Documents/OCT/Code/ADC_Test01/DE4_DCC_HSMB.fit.smsg.


