{"patent_id": "10-2023-0010239", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0117870", "출원번호": "10-2023-0010239", "발명의 명칭": "집적 회로 검증 방법 및 시스템", "출원인": "삼성전자주식회사", "발명자": "정은선"}}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이터를 획득하는단계;상기 제1 데이터 및 상기 제2 데이터를 백그라운드에서 병합(Merge)함으로써 칩 데이터를 생성하는 단계;복수의 물리적 검증(Physical Verification)을 병렬적으로 수행하는 단계; 및상기 적어도 하나의 물리적 검증의 결과들에 기초하여 출력 데이터를 생성하는 단계를 포함하고,상기 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계는,물리적 검증에 요구되는 검증 입력 데이터를 상기 칩 데이터에 기초하여 추출하는 단계를 포함하는, 집적 회로검증 방법."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 적어도 하나의 물리적 검증 각각은, DRC(Design Rule Check), DFM(Design for Manufacturability),LVL(Layout versus Layout), LVS(Layout versus Schematic), V2LVS(Verilog to LVS) 중 적어도 하나에 기초하는 것을 특징으로 하는 집적 회로 검증 방법."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서,사용자로부터 선택 정보를 수신하는 단계; 및상기 선택 정보에 기초하여 상기 적어도 하나의 물리적 검증을 선택하는 단계를 더 포함하는 집적 회로 검증 방법."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 적어도 하나의 물리적 검증에 요구되는 적어도 하나의 내부 변수를 식별하는 단계; 및상기 적어도 하나의 내부 변수를 상기 적어도 하나의 물리적 검증에 할당하는 단계를 더 포함하는 집적 회로 검증 방법."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서에 의해서 실행시, 상기 적어도 하나의 프로세서로 하여금 상기 집적 회로를 검증하는 과정을 실행하도록 명령어들을 저장하는 비일시적 저장매체를 포함하고,집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이터를 획득하는단계;상기 제1 데이터 및 상기 제2 데이터를 백그라운드에서 병합함으로써 칩 데이터를 생성하는 단계;적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계; 및상기 적어도 하나의 물리적 검증의 결과들에 기초하여 출력 데이터를 생성하는 단계를 포함하고,상기 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계는,공개특허 10-2024-0117870-3-물리적 검증에 요구되는 검증 입력 데이터를 상기 칩 데이터로부터 추출하는 단계를 포함하는, 집적 집적 회로검증 시스템."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 5에 있어서,상기 적어도 하나의 물리적 검증 각각은, DRC, DFM, LVL, LVS, V2LVS 중 적어도 하나에 기초 하는 집적 집적 회로 검증 시스템."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 5에 있어서,사용자로부터 선택 정보를 수신하는 단계; 및상기 선택 정보에 기초하여 상기 적어도 하나의 물리적 검증을 선택하는 단계를 더 포함하는 집적 회로 검증 시스템."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 5에 있어서,상기 적어도 하나의 물리적 검증에 요구되는 적어도 하나의 내부 변수를 식별하는 단계; 및상기 적어도 하나의 내부 변수를 상기 적어도 하나의 물리적 검증에 할당하는 단계를 더 포함하는 집적 회로 검증 시스템."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "적어도 하나의 프로세서에 의해서 실행시, 상기 적어도 하나의 프로세서로 하여금 집적 회로를 검증하는 과정을실행하도록 명령어들을 저장하는 비일시적 저장매체로서,상기 집적 회로를 검증하는 과정은,집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이터를 획득하는단계;상기 제1 데이터 및 상기 제2 데이터를 백그라운드에서 병합함으로써 칩 데이터를 생성하는 단계;적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계; 및상기 적어도 하나의 물리적 검증의 결과들에 기초하여 출력 데이터를 생성하는 단계를 포함하고,상기 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계는,물리적 검증에 요구되는 검증 입력 데이터를 상기 칩 데이터로부터 추출하는 단계를 포함하는, 비일시적 저장매체."}
{"patent_id": "10-2023-0010239", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 9에 있어서,상기 적어도 하나의 물리적 검증 각각은, DRC, DFM, LVL, LVS, V2LVS 중 적어도 하나에 기초 하는 비일시적 저장 매체."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 계측 결과를 추론하는 방법 및 장치가 개시된다. 본 개시의 인공 지능에 기초한 반도체 계측 결과 추론 방법은, 반도체의 전체 레이아웃을 나타내는 레이아웃 데이터를 입력 받는 단계, 전체 레이아웃을 일정 크기의 부분 레이아웃들로 분할하는 단계, 부분 레이아웃들 중 중복되는 부분 레이아웃들을 검출하는 단계, 중복되는 부 분 레이아웃들 중 하나의 부분 레이아웃인 대표 부분 레이아웃을 지정하는 단계, 대표 부분 레이아웃에 대하여 레이아웃 변환을 진행하여 최종 부분 레이아웃을 생성하는 단계 및 인공 지능을 통해, 최종 부분 레이아웃에 대 응되는 계측 결과를 추론하여, 전체 레이아웃에 대응되는 계측 결과 추론 파라미터를 출력하는 단계를 포함한다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 기술적 사상은 집적 회로의 검증에 관한 것으로서, 자세하게는 집적 회로를 검증하는 방법 및 시스템 에 관한 것이다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체의 미세화가 진행됨에 따라, 반도체 설계의 집적도가 증가할 수 있고 반도체 공정의 기하학적 구조는 축 소될 수 있다. 이에 따라 물리적 검증(Physical Verification) 환경에 대한 필요성이 커질 수 있다. 즉, 정상 작동하는 제품을 생산할 수 있도록 하는 설계를 도출하는 것이 어려워질 수 있다. 설계된 반도체가 실제로 공정 절차에 들어서 양산되기 전, 반도체에 발생하는 결함을 줄이기 위해 설계된 집적 회로의 검증이 요구될 수 있다. 회로의 검증에는 다양한 물리적 검증이 존재할 수 있으며, 생산 가능한 회로를 도출하기 위해 여러 번의 검증 작업이 필요할 수 있다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 기술적 사상은, 집적 회로에 대한 적어도 하나의 물리적 검증 결과를 자동적으로 수행하여 검증 결과 를 생성하는 집적 회로의 검증 방법 및 시스템을 제공한다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 기술적 사상의 일측면에 따라, 집적 회로 검증 방법은, 집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이터를 획득하는 단계, 제1 데이터 및 제2 데이터를 백그라운드 에서 병합(Merge)함으로써 칩 데이터를 생성하는 단계, 적어도 하나의 물리적 검증(Physical Verification)을 병렬적으로 수행하는 단계, 및 적어도 하나의 물리적 검증의 결과들에 기초하여 출력 데이터를 생성하는 단계를 포함할 수 있고, 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계는, 물리적 검증에 요구되는 검증 입력 데이터를 칩 데이터에 기초하여 추출하는 단계를 포함할 수 있다. 본 개시의 기술적 사상의 일측면에 따라, 집적 회로 검증 시스템은, 적어도 하나의 프로세서, 및 적어도 하나의 프로세서에 의해서 실행시, 적어도 하나의 프로세서로 하여금 집적 회로를 검증하는 과정을 실행하도록 명령어 들을 저장하는 비일시적 저장매체를 포함하고, 집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이터를 획득하는 단계, 제1 데이터 및 제2 데이터를 백그라운드에서 병합함으로써 칩 데이터를 생성하는 단계, 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계, 및 적어도 하나의 물리적 검증의 결과들에 기초하여 출력 데이터를 생성하는 단계를 포함할 수 있고, 적어도 하나의 물리적 검증을 병렬 적으로 수행하는 단계는, 물리적 검증에 요구되는 검증 입력 데이터를 칩 데이터로부터 추출하는 단계를 포함할 수 있다. 본 개시의 기술적 사상의 일측면에 따라, 적어도 하나의 프로세서에 의해서 실행시, 적어도 하나의 프로세서로 하여금 집적 회로를 검증하는 과정을 실행하도록 명령어들을 저장하는 비일시적 저장매체로서, 집적 회로를 검 증하는 과정은, 집적 회로 내 소자를 정의하는 제1 데이터 및 소자들의 위치 및 연결 관계를 정의하는 제2 데이 터를 획득하는 단계, 제1 데이터 및 제2 데이터를 백그라운드에서 병합함으로써 칩 데이터를 생성하는 단계, 적 어도 하나의 물리적 검증을 병렬적으로 수행하는 단계, 및 적어도 하나의 물리적 검증의 결과들에 기초하여 출 력 데이터를 생성하는 단계를 포함할 수 있고, 적어도 하나의 물리적 검증을 병렬적으로 수행하는 단계는, 물리 적 검증에 요구되는 검증 입력 데이터를 칩 데이터로부터 추출하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 예시적 실시예에 따른 방법 및 시스템에 의하면, 본 개시의 집적 회로 검증 시스템은 여러 물리적 검 증의 결과를 한번에 도출할 수 있다. 또한, 본 개시의 예시적 실시예에 따른 방법 및 시스템에 의하면, 본 개시의 집적 회로 검증 시스템은 입력 받 은 데이터를 재분배하여 각 물리적 검증에 필요한 입력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율 성 및 신속성을 크게 향상시킬 수 있다. 또한, 본 개시의 예시적 실시예에 따른 방법 및 시스템에 의하면, 본 개시의 집적 회로 검증 시스템은, 백그라 운드에서 데이터를 병합하고, 직접 외부 물리적 검증 툴과 데이터를 주고받아 물리적 검증을 실행함으로써, 외 부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다. 또한, 본 개시의 예시적 실시예에 따른 방법 및 시스템에 의하면, 본 개시의 집적 회로 검증 시스템은, 사용자 가 요구하는 적어도 하나의 물리적 검증을 선택하여 검증 결과를 제공할 수 있다. 또한, 본 개시의 예시적 실시예에 따른 방법 및 시스템에 의하면, 본 개시의 집적 회로 검증 시스템은, 관리자 의 입력에 따라 물리적 검증을 수정할 수 있고, 업데이트하여 계속 효율적인 집적 회로 검증이 가능하도록 하는 효과를 제공할 수 있다. 본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지"}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "아니한 다른 효과들은 이하의 설명으로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아"}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 3, "content": "니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다."}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 개시의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동 일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1은 본 개시의 예시적 실시예들에 따른 집적 회로의 검증 방법을 나타내는 블록도이다. 도 1을 참조하면, 집적 회로(Integrated Circuit)의 검증 방법을 수행하는 집적 회로 검증 시스템은 검증의 대 상이 되는 집적 회로의 제1 데이터(D1)와 제2 데이터(D2)를 입력 받아, 검증 결과들에 기초한 출력 데이터(DO) 를 출력할 수 있다. 집적 회로의 검증은 집적 회로의 물리적 검증(Physical Verification)을 포함할 수 있다. 물리적 검증은 집적 회로가 설계된 후 공정 단계로 진입하기 전, 정상 작동하는 제품을 생산할 수 있도록 하는 설계를 도출할 수 있는지에 대한 검증일 수 있다. 또한 물리적 검증은 설계된 바와 같이 동작할 수 있는 집적 회로를 생산할 수 있도록 확인하는 절차일 수 있다. 물리적 검증은 여러 종류의 검증을 포함할 수 있다. 일 예시로, 물리적 검증은 DRC(Design Rule Check), DFM(Design for Manufacturability), LVL(Layout versus Layout), LVS(Layout versus Schematic), V2LVS(Verilog to LVS) 등을 포함할 수 있다. DRC 검증은 공정을 수행하는 과정에서 요구되는 규칙, 즉 설계 규칙(Design rule)을 충족하도록 집적 회로가 설 계 되었는지에 대한 검증을 포함할 수 있다. 일 예시로 DRC 검증은 반도체 공정을 수행하는 파운드리(Foundry) 회사에서 반도체 설계를 수행하는 팹리스(Fabless) 회사에게 요구하는 설계 규칙을 포함할 수 있다. DRC 검증에 서의 설계 규칙에는 패턴의 모양, 크기, 간격 등을 포함할 수 있으며, 설계 규칙은 공정의 종류나 물질의 종류 에 따라 달라질 수 있다. DFM 검증은 제조 가능성을 확보 할 수 있는 설계가 이루어져 있는지에 대한 검증을 포함할 수 있다. 집적 회로 의 공정이 미세화 됨에 따라, 제조 가능성을 확보하기 위해 회로의 설계에 추가적인 조건이 요구될 수 있다. 일예시로, DFM 검증은 미세 공정에서 금속 배선 간격의 일관성을 확보하기 위해 레이아웃 조건을 충족하는지 여부 를 검사할 수 있다. 또한 DFM 검증은 회로 내 금속의 면적 체크, 밀도 기울기 등에 대한 조건을 충족하는지 여 부를 검사할 수 있다. DFM 검증에서 제조 가능성 확보를 위해, 리소그래피(Lithography) 공정, CMP(Chemical Mechanical Polishing) 공정 등에 의한 제품의 영향을 고려하여 설계 조건이 부과될 수 있다. LVL 검증은 집적 회로의 두 가지 레이아웃(Layout)들을 비교하여 차이점이 있는지를 찾아내는 검증을 포함할 수 있다. LVL 검증은 두 레이아웃 내 구성 요소들의 비교, 기하학적 구조들의 비교를 포함할 수 있다. 또한, 집적 회로 내에는 반복되는 회로 패턴들이 다수 존재할 수 있으므로, 레이아웃 패턴들 간의 상호 비교를 위해 LVL 검 증이 수행될 수 있다. LVS 검증은 설계된 집적 회로 레이아웃이 집적 회로의 회로도(Schematic)에 대응하는지에 대한 검증을 포함할 수 있다. LVS 검증은 도선의 단락(Close), 개방(Open)이 제대로 대응되는지를 검증할 수 있다. 또한 LVS 검증은 구성 요소의 불일치나, 누락된 구성 요소에 대해 검사할 수 있다. 일 예시로, LVS 검증은 트랜지스터의 위치와 연결 구조, 양의 공급 전압(VDD)과 음의 공급 전압(GND)의 연결 상태를 검증할 수 있다. V2LVS 검증은 작성된 베릴로그(Verilog)가 목표하는 회로도로 잘 변환되는지 여부에 대한 검증을 포함할 수 있 다. 베릴로그는 전자 회로 등에 사용되는 하드웨어 기술 언어(HDL)를 의미할 수 있다. 또한 회로도는 베릴로그 로 작성되어 설계될 수 있다. V2LVS 검증을 통해 베릴로그를 대응되는 회로도로 변환할 수 있다. 또한 V2LVS의 출력인 베릴로그에 대응되는 회로도는, 상술한 LVS 검증에 입력될 수도 있다. 도 1을 참조하면, 일 예시에 따른 집적 회로 검증 시스템은 집적 회로의 검증 방법을 수행하는 과정에서 적어도 하나의 물리적 검증(XD)을 병렬적으로 수행할 수 있다. 적어도 하나의 물리적 검증(XD)은 제1 물리적 검증 , 제2 물리적 검증 내지 제N-1 물리적 검증(13X) 및 제N 물리적 검증(13N)을 포함할 수 있다. N은 1 보다 큰 양의 정수일 수 있다. 적어도 하나의 물리적 검증(XD)은 각각 검증 툴(Tool)에 의하여 수행될 수 있다. 즉, 외부의 적어도 하나의 물리적 검증(XD) 을 수행하는 검증 툴에 검증 입력 데이터들을 입력하고, 출력된 검 증 결과들을 전달받아 출력 데이터를 생성할 수 있다. 구체적으로, 집적 회로 검증 시스템은 집적 회로 검증 방법을 수행하기 위해, 사용자로부터 제1 데이터(D1)와 제2 데이터(D2)를 입력 받을 수 있다. 제1 데이터(D1)와 제2 데이터(D2)는 검증의 대상이 되는 집적 회로의 정 보를 포함한 데이터일 수 있다. 일 예시로, 제1 데이터(D1)는 집적 회로의 IP 데이터를 포함할 수 있고, 제2 데 이터(D2)는 집적 회로의 PnR(Place and Route) 데이터를 포함할 수 있다. 집적 회로의 IP 데이터는 집적 회로를 구성하는 소자나 모듈에 관한 데이터를 포함할 수 있다. 집적 회로의 PnR 데이터는 집적 회로내 구성요소들의 위치와 연결관계에 관한 데이터를 포함할 수 있다. 본 개시에서는 입력 데이터가 제1 데이터(D1)와 제2 데이터 (D2)의 2가지 데이터로 나누어 기재되었지만, 2가지 데이터로만 제한되지 아니하며, 집적 회로의 정보를 반영하 는 적어도 하나의 데이터를 의미할 수도 있다. 예를 들어, 집적 회로의 정보가 3가지 데이터로 나누어져, 집적 회로 검증 시스템은 3가지 데이터를 입력 받아 집적 회로 검증 방법을 수행할 수도 있다. 또한, 집적 회로 검증 시스템은 제1 데이터(D1)와 제2 데이터(D2)의 저장 위치를 입력 받아, 제1 데이터(D1)와 제2 데이터(D2)를 간접 적으로 입력 받을 수도 있다. 집적 회로 검증 시스템은 제1 데이터(D1)와 제2 데이터(D2)를 입력 받아, 데이터 병합을 수행하여 칩 데이 터(D3)를 생성할 수 있다. 칩 데이터(D3)는 집적 회로 검증 방법의 대상이 되는 집적 회로를 나타내는 데이터를 포함할 수 있다. 예를 들어, 집적 회로 검증 시스템은 IP 데이터와 PnR 데이터를 병합(Merge)하여 칩 데이터 (D3)를 생성할 수 있다. IP 데이터의 소자와 구성요소들을 PnR 데이터를 통해 위치 관계와 연결관계를 지정하여 최종적으로 칩 데이터(D3)를 생성할 수 있다. 집적 회로 검증 시스템은 제1 데이터(D1)와 제2 데이터(D2)를 백 그라운드에서 데이터 병합할 수 있다. 즉, 데이터 병합은 백그라운드에서 실행되어, 사용자에게 병합 되는 과정이 표시되지 않을 수 있다. 데이터 병합이 백그라운드에서 실행되므로 사용자에게 불필요한 정보 누출을 방지할 수 있다. 집적 회로 검증 시스템은 칩 데이터(D3)에 기초하여, 검증 입력 데이터 추출을 수행할 수 있다. 검증 입력 데이터는 적어도 하나의 물리적 검증(XD)에 입력되는 데이터를 포함할 수 있다. 검증 입력 데이터는 제1 검증 입력 데이터(DV1), 제2 검증 입력 데이터(DV2) 내지 제N-1 검증 입력 데이터(DVX) 내지 제N 검증 입력 데이터 (DVN)를 포함할 수 있다. 집적 회로 검증 시스템은 칩 데이터(D3)에 기초하여 검증 입력 데이터를 추출하는 과 정에서, 내부 변수(D4)를 활용할 수 있다. 즉, 검증 입력 데이터 추출을 통해, 칩 데이터(D3)와 내부 변수 (D4)는 검증 입력 데이터로 할당될 수 있다. 내부 변수는 적어도 하나의 물리적 검증(XD)의 수행에 필요한 변수 일 수 있다. 예를 들어, 내부 변수는 물리적 검증을 수행하는 외부 프로그램의 입력에 필요한 환경설정이나 입력 정보 등을 포함할 수 있다. 집적 회로 검증 시스템은 수행할 물리적 검증에서 요구되는 검증 입력 데이터를 고려하여 내부 변수를 할당할 수 있다. 일예시로, 집적 회로 검증 시스템은 검증 툴 별 내부 변수 리스트를 저 장 해둘 수 있다. 저장된 검증 툴 별 내부 변수 리스트를 참고하여, 집적 회로 검증 시스템은 내부 변수를 각 물리적 검증의 입력으로 할당할 수 있다. 내부 변수는 할당 과정을 거쳐, 검증 입력 데이터로 할당될 수 있다. 내부 변수의 할당 과정에 대해서는 도 2에서 상세히 후술 될 것이다. 검증 입력 데이터는 물리적 검증의 수행을 위해 외부의 물리적 검증 툴로 입력될 수 있다. 물리적 검증 툴은 입 력된 검증 입력 데이터에 기초하여 물리적 검증을 수행하고, 검증 결과를 출력해 집적 회로 검증 시스템으로 전 달할 수 있다. 제1 검증 입력 데이터(DV1)는 제1 물리적 검증의 수행을 위해 외부의 제1 물리적 검증 툴로 입력될 수 있다. 제1 물리적 검증 툴은 제1 물리적 검증을 수행하여, 그 검증 결과인 제1 검증 결과(DO1) 를 생성할 수 있다. 집적 회로 검증 시스템은 제1 물리적 검증 툴로부터 제1 검증 결과(DO1)를 수신할 수 있다. 제2 검증 입력 데이터(DV2)는 제2 물리적 검증의 수행을 위해 외부의 제2 물리적 검증 툴로 입력될 수 있 다. 제2 물리적 검증 툴은 제2 물리적 검증을 수행하여, 그 검증 결과인 제2 검증 결과(DO2)를 생성할 수 있다. 집적 회로 검증 시스템은 제2 물리적 검증 툴로부터 제2 검증 결과(DO2)를 전달받을 수 있다. 제N-1 검증 입력 데이터(DVX)는 제N-1 물리적 검증(13X)의 수행을 위해 외부의 제N-1 물리적 검증 툴로 입력될 수 있다. 제 N-1 물리적 검증 툴은 제N-1 물리적 검증(13X)을 수행하여, 그 검증 결과인 제N-1 검증 결과(DOX)를 생성할 수 있다. 집적 회로 검증 시스템은 제N-1 물리적 검증 툴로부터 제N-1 검증 결과(DOX)를 전달받을 수 있다. 제N 검 증 입력 데이터(DVN)는 제N 물리적 검증(13N)의 수행을 위해 외부의 제N 물리적 검증 툴로 입력될 수 있다. 제N 물리적 검증 툴은 제N 물리적 검증(13N)을 수행하여, 그 검증 결과인 제N 검증 결과(DON)를 생성할 수 있다. 집 적 회로 검증 시스템은 제N 물리적 검증 툴로부터 제N 검증 결과(DON)를 수신할 수 있다. 집적 회로 검증 시스 템은 추가적으로 사용자로부터 선택 정보를 수신하여, 수행할 물리적 검증을 선택할 수 있다. 물리적 검증의 선 택 기능에 관하여는 도 4에서 상세히 후술 될 것이다. 집적 회로 검증 시스템은 검증 결과들에 기초하여 출력 데이터(DO)를 생성할 수 있다. 검증 결과는 제1 검 증 결과(D01), 제2 검증 결과(DO2), 제N-1 검증 결과(D0X), 제N 검증 결과(DON)를 포함할 수 있다. 집적 회로 검증 시스템은 검증 결과를 취합하여 출력 데이터(DO)를 생성할 수 있다. 집적 회로 검증 시스템은 출력 데이터 (DO)를 통해, 사용자가 적어도 하나의 물리적 검증(XD)의 결과를 한번에 알 수 있도록 정보를 제공할 수 있다. 또한 집적 회로 검증 시스템은, 병렬적으로 수행되는 물리적 검증의 진행 현황을 디스플레이하는 과정을 추가적 으로 수행할 수 있다. 물리적 검증의 진행 현황을 사용자에게 디스플레이하여, 검증의 진행 현황을 제공하고 사 용 편의성을 증진시킬 수 있다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 여러 물리적 검증의 결과를 한번에 도출할 수 있다. 또한, 집적 회로 검증 시스템은 입력 받은 데이터를 재분배하여 각 물리적 검증에 필요한 입력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율성 및 신속성을 크게 향상시킬 수 있다. 또한, 집적 회로 검증 시스템은, 백그 라운드에서 데이터를 병합하고, 직접 외부 물리적 검증 틀과 데이터를 주고받아 물리적 검증을 실행함으로써, 외부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다. 도 2는 본 개시의 예시적 실시예들에 따른 물리적 검증에 요구되는 적어도 하나의 내부 변수를 식별하여 물리적 검증에 할당하는 방법을 나타내는 개념도이다. 도 2를 참조하면, 집적 회로 검증 시스템의 적어도 하나의 내부 변수(PX)를 적어도 하나의 물리적 검증 수행을 위해 재배치되고 할당할 수 있다. 적어도 하나의 내부 변수(PX)는 제1 내부 변수(P1) 내지 제20 내부 변수(P2 0)을 포함할 수 있다. 적어도 하나의 내부 변수(PX)는 20가지로 제한되지 아니하며, 적어도 하나의 내부 변수로 이루어질 수 있다. 내부 변수는 적어도 하나의 물리적 검증(XD)의 수행에 필요한 변수일 수 있다. 예를 들어, 내부 변수는 물리적 검증을 수행하는 외부 프로그램의 입력에 필요한 환경설정이나 입력 정보 등을 포함할 수 있다. 내부 변수는 물리적 검증의 수행에 필요한 적어도 하나의 내부 검증 변수(QX)를 생성하기 위한 내부 데이 터일 수 있다. 적어도 하나의 내부 변수(PX)는 할당 과정을 거쳐, 적어도 하나의 내부 검증 변수(QX)로 할당될 수 있다. 적어 도 하나의 내부 검증 변수(QX)는 제1 내부 검증 변수(Q1) 내지 제15 내부 검증 변수(Q15)를 포함할 수 있다. 적 어도 하나의 내부 검증 변수(QX)는 15가지로 제한되지 아니하며, 적어도 하나의 내부 변수로 이루어질 수 있다. 적어도 하나의 내부 검증 변수(QX)는 적어도 하나의 물리적 검증(XD)를 수행하기 위하여 필요한 변수들일 수 있 다. 물리적 검증의 종류나 툴마다 요구하는 변수가 상이할 수 있으므로, 각각의 적어도 하나의 내부 검증 변수 (QX)는 할당되는 적어도 하나의 내부 변수(PX)가 상이할 수 있다. 요구되는 물리적 검증에 맞추어 적어도 하나의 내부 검증 변수(QX)를 할당하여, 적어도 하나의 물리적 검증(XD)을 용이하게 수행할 수 있다. 적어도 하나의 내부 검증 변수(QX)는 칩 데이터(D3)와 함께, 검증 입력 데이터 추출 과정을 거쳐 검증 입력 데이터로 추 출될 수 있다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 입력 받은 데이터를 재분배하여 각 물리적 검증에 필요한 입 력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율성 및 신속성을 크게 향상시킬 수 있다. 또한, 집적 회로 검증 시스템은, 백그라운드에서 데이터를 병합하고, 직접 외부 물리적 검증 틀과 데이터를 주고받아 물리 적 검증을 실행함으로써, 외부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다. 도 3은 본 개시의 예시적 실시예들에 따른 집적 회로의 검증 방법을 나타내는 순서도이다. 도 3에 도시된 바와 같이, 집적 회로 검증 방법은 복수의 단계들(S410, S420, S430, S440, S450)을 포함할 수 있다. 이하에서, 도 3은 도 1 및 도 2를 참조하여 설명될 것이다. 단계 S410에서 집적 회로 검증 시스템은 제1 데이터(D1) 및 제2 데이터(D2)를 획득할 수 있다. 일 예시로, 제1 데이터(D1)는 집적 회로의 IP 데이터를 포함할 수 있고, 제2 데이터(D2)는 집적 회로의 PnR 데이터를 포함할 수 있다. 제1 데이터(D1)와 제2 데이터(D2)에 관한 중복되는 내용은 생략한다. 단계 S420에서 집적 회로 검증 시스템은, 제1 데이터(D1) 및 제2 데이터(D2)를 백그라운드에서 합병하여, 칩 데 이터(D3)를 생성할 수 있다. 칩 데이터(D3)는 집적 회로 검증 방법의 대상이 되는 집적 회로를 나타내는 데이터 일 수 있다. 예를 들어, 집적 회로 검증 시스템은 IP 데이터와 PnR 데이터를 병합(Merge)하여 칩 데이터(D3)를 생성할 수 있다. IP 데이터의 소자와 구성요소들을 PnR 데이터를 통해 위치 관계와 연결관계를 지정하여 최종적 으로 칩 데이터(D3)를 생성할 수 있다. 단계 S430에서 집적 회로 검증 시스템은, 칩 데이터(D3)에 기초하여 검증 입력 데이터를 추출할 수 있다. 검증 입력 데이터는 적어도 하나의 물리적 검증(XD)에 입력되는 데이터를 포함할 수 있다. 검증 입력 데이터는 제1 검증 입력 데이터(DV1), 제2 검증 입력 데이터(DV2), 제N-1 검증 입력 데이터(DVX), 제N 검증 입력 데이터(DV N)를 포함할 수 있다. 집적 회로 검증 시스템은 칩 데이터(D3)에 기초하여 검증 입력 데이터를 추출하는 과정에 서, 내부 변수(D4)를 활용할 수 있다. 내부 변수는 할당 과정을 거쳐, 검증 입력 데이터로 할당될 수 있다. 단계 S440에서 집적 회로 검증 시스템은, 적어도 하나의 물리적 검증(XD)을 병렬적으로 수행할 수 있다. 적어도 하나의 물리적 검증(XD)은 제1 물리적 검증, 제2 물리적 검증, 제N-1 물리적 검증(13X) 및 제N 물리 적 검증(13N)을 포함할 수 있다. 적어도 하나의 물리적 검증(XD)은 각각 외부에서 존재하는 검증 툴(Tool)일 수 있고, 외부에서 수행될 수 있다. 즉, 집적 회로 검증 시스템은 외부의 적어도 하나의 물리적 검증(XD)으로 검증 입력 데이터들을 입력하고, 출력된 검증 결과들을 전달받아 출력 데이터를 생성할 수 있다. 단계 S450에서 집적 회로 검증 시스템은, 물리적 검증의 결과들에 기초하여 출력 데이터(DO)를 생성할 수 있다. 검증 결과는 제1 검증 결과(D01), 제2 검증 결과(DO2), 제N-1 검증 결과(D0X), 제N 검증 결과(DON)를 포함할 수 있다. 집적 회로 검증 시스템은 검증 결과를 취합하여 출력 데이터(DO)를 생성할 수 있다. 집적 회로 검증 시스 템은 출력 데이터(DO)를 통해, 사용자가 적어도 하나의 물리적 검증(XD)의 결과를 한번에 알 수 있도록 정보를 제공할 수 있다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 여러 물리적 검증의 결과를 한번에 도출할 수 있다. 또한, 집적 회로 검증 시스템은 입력 받은 데이터를 재분배하여 각 물리적 검증에 필요한 입력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율성 및 신속성을 크게 향상시킬 수 있다. 또한, 집적 회로 검증 시스템은, 백그 라운드에서 데이터를 병합하고, 직접 외부 물리적 검증 틀과 데이터를 주고받아 물리적 검증을 실행함으로써, 외부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다. 도 4는 본 개시의 예시적 실시예들에 따른 선택 기능이 포함된 집적 회로의 검증 방법을 나타내는 순서도이다. 도 4에 도시된 바와 같이, 집적 회로 검증 방법은 복수의 단계들(S510, S520, S530, S540, S550, S560, S570) 을 포함할 수 있다. 이하에서, 도 4는 도 1 및 도 2를 참조하여 설명될 것이다. 단계 S510에서 집적 회로 검증 시스템은 제1 데이터(D1) 및 제2 데이터(D2)를 획득할 수 있다. 단계 S520에서 집적 회로 검증 시스템은, 제1 데이터(D1) 및 제2 데이터(D2)를 백그라운드에서 합병하여, 칩 데이터(D3)를 생 성할 수 있다. 단계 S550에서 집적 회로 검증 시스템은, 칩 데이터(D3)에 기초하여 검증 입력 데이터를 추출할 수 있다. 단계 S560에서 집적 회로 검증 시스템은, 적어도 하나의 물리적 검증(XD)을 병렬적으로 수행할 수 있 다. 단계 S570에서 집적 회로 검증 시스템은, 물리적 검증의 결과들에 기초하여 출력 데이터(DO)를 생성할 수있다. 단계 S510은 단계 S410의 일예시일 수 있다. 단계 S520은 단계 S420의 일예시일 수 있다. 단계 S550은 단 계 S430의 일예시일 수 있다. 단계 S560은 단계 S440의 일예시일 수 있다. 단계 S570은 단계 S450의 일예시일 수 있다. 단계 S510, S520, S550, S560, S570과 관련하여 도 3에서와 중복되는 서술은 생략한다. 단계 S530에서 집적 회로 검증 시스템은 사용자로부터 선택 정보를 수신할 수 있다. 사용자마다 요구하는 물리 적 검증이 상이할 수 있다. 선택 정보는 사용자가 선택하고자 하는, 검증이 요구되는 적어도 하나의 물리적 검 증을 포함할 수 있다. 선택 정보는 제공 가능한 모든 물리적 검증을 선택하여 도출될 수도 있고, 모든 물리적 검증을 선택하지 않을 수도 있다. 같은 물리적 검증 내에서도 검증 툴이 상이할 수 있으므로, 사용자는 물리적 검증과 툴을 적어도 하나 선택할 수 있다. 선택 정보는 사용자마다 상이할 수 있으며, 집적 회로 검증 시스템으 로 전달될 수 있다. 단계 S540에서 집적 회로 검증 시스템은 선택 정보에 기초하여, 적어도 하나의 물리적 검증을 선택할 수 있다. 선택 정보에는 사용자가 검증을 요구하는 적어도 하나의 물리적 검증에 관한 정보가 포함될 수 있다. 따라서 단 계 S540에서, 집적 회로 검증 시스템은 선택 정보에 따라, 검증을 수행할 적어도 하나의 물리적 검증을 선택할 수 있다. 선택된 적어도 하나의 물리적 검증에 따라 내부 변수와 칩 데이터가 검증 입력 데이터로 변환되어 입 력될 수 있다. 선택된 물리적 검증에 대하여, 외부의 적어도 하나의 물리적 검증(XD)으로 검증 입력 데이터들을 입력하고, 출력된 검증 결과들을 전달받아 출력 데이터를 생성할 수 있다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 사용자가 요구하는 적어도 하나의 물리적 검증을 선택하여 검증 결과를 제공할 수 있다. 또한 집적 회로 검증 시스템은 사용자가 요청하지 않은 물리적 검증을 수행하지 않아 더욱 효율적이고 신속한 검증 결과를 제공할 수 있다. 도 5는 본 개시의 예시적 실시예들에 따른 내부 변수의 식별과 할당 과정이 포함된 집적 회로의 검증 방법을 나 타내는 순서도이다. 도 5에 도시된 바와 같이, 집적 회로 검증 방법은 복수의 단계들(S610, S620, S630, S640, S650, S660, S670) 을 포함할 수 있다. 이하에서, 도 5는 도 1 및 도 2를 참조하여 설명될 것이다. 단계 S610에서 집적 회로 검증 시스템은 제1 데이터(D1) 및 제2 데이터(D2)를 획득할 수 있다. 단계 S620에서 집적 회로 검증 시스템은, 제1 데이터(D1) 및 제2 데이터(D2)를 백그라운드에서 합병하여, 칩 데이터(D3)를 생 성할 수 있다. 단계 S650에서 집적 회로 검증 시스템은, 칩 데이터(D3)에 기초하여 검증 입력 데이터를 추출할 수 있다. 단계 S660에서 집적 회로 검증 시스템은, 적어도 하나의 물리적 검증(XD)을 병렬적으로 수행할 수 있 다. 단계 S670에서 집적 회로 검증 시스템은, 물리적 검증의 결과들에 기초하여 출력 데이터(DO)를 생성할 수 있다. 단계 S610은 단계 S410의 일예시일 수 있다. 단계 S620은 단계 S420의 일예시일 수 있다. 단계 S650은 단 계 S430의 일예시일 수 있다. 단계 S660은 단계 S440의 일예시일 수 있다. 단계 S670은 단계 S450의 일예시일 수 있다. 단계 S610, S620, S650, S660, S670과 관련하여 도 4에서와 중복되는 서술은 생략한다. 단계 S630에서 집적 회로 검증 시스템은 적어도 하나의 물리적 검증(XD)에 요구되는 적어도 하나의 내부 변수 (PX)를 식별할 수 있다. 변수는 물리적 검증의 수행에 필요한 적어도 하나의 내부 검증 변수(QX)를 생성하기 위 한 내부 데이터일 수 있다. 예를 들어, 내부 변수는 물리적 검증을 수행하는 외부 프로그램의 입력에 필요한 환 경설정이나 입력 정보 등을 포함할 수 있다. 물리적 검증의 종류나 툴마다 요구하는 변수가 상이할 수 있으므로, 각각의 적어도 하나의 내부 검증 변수(QX)는 할당되는 적어도 하나의 내부 변수(PX)가 상이할 수 있 다. 일예시로, 집적 회로 검증 시스템은 검증 툴 별 내부 변수 리스트를 저장 해둘 수 있다. 저장된 검증 툴 별 내부 변수 리스트를 참고하여, 집적 회로 검증 시스템은 내부 변수를 각 물리적 검증의 입력으로 할당할 수 있 다. 내부 변수와 관련하여 도 3과 중복되는 서술은 생략한다. 단계 S640에서 집적 회로 검증 시스템은 적어도 하나의 내부 변수(PX)를 적어도 하나의 물리적 검증(XD)에 할당 할 수 있다. 요구되는 물리적 검증에 맞추어 적어도 하나의 내부 검증 변수(QX)를 할당하여, 적어도 하나의 물 리적 검증(XD)을 용이하게 수행할 수 있다. 적어도 하나의 내부 검증 변수(QX)는 칩 데이터(D3)와 함께, 검증 입력 데이터 추출 과정을 거쳐 검증 입력 데이터로 추출될 수 있다. 내부 변수의 할당과 관련하여 도 3과 중복되는 서술은 생략한다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 입력 받은 데이터를 재분배하여 각 물리적 검증에 필요한 입 력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율성 및 신속성을 크게 향상시킬 수 있다. 또한, 집적 회로 검증 시스템은, 백그라운드에서 데이터를 병합하고, 직접 외부 물리적 검증 틀과 데이터를 주고받아 물리 적 검증을 실행함으로써, 외부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다.도 6은 본 개시의 예시적 실시예들에 따른 편집 권한을 식별하여 검증 과정을 수정하는 기능이 포함된 집적 회 로의 검증 방법을 나타내는 순서도이다. 도 6에 도시된 바와 같이, 집적 회로 검증 방법은 복수의 단계들(S710, S720, S730, S740)을 포함할 수 있다. 이하에서, 도 6은 도 1 및 도 2를 참조하여 설명될 것이다. 단계 S710에서 집적 회로 검증 시스템은 관리자의 편집 권한을 식별할 수 있다. 집적 회로 검증 시스템은 집적 회로 검증 방법을 수행하여, 설계된 회로에 보완점이나 생산 가능한 회로 설계가 이루어지도록 할 수 있다. 회 로 설계나 회로 공정의 방법은 기술적 문제나 상황, 기술 개발에 따라 달라질 수 있다. 따라서 집적 회로 검증 시스템은 상황에 따라 집적 회로 검증 방법의 수정이 필요할 수 있다. 집적 회로의 개발에 변경이 생긴 경우, 집적 회로 검증 시스템은 집적 회로 검증 방법에 변경 사항을 반영할 필요성이 있을 수 있다. 관리자가 집적 회 로 검증 방법을 수정하고 편집하기 위해, 집적 회로 검증 시스템은 관리자의 편집 권한을 식별할 수 있다. 단계 S720에서 집적 회로 검증 시스템은 편집 권한에 기초하여, 적어도 하나의 물리적 검증(XD)의 수행 과정에 대한 정보를 관리자에게 제공할 수 있다. 관리자의 편집 권한이 식별된 경우, 집적 회로 검증 시스템은 검증 과 정을 수행하기 이전, 관리 모드로 천이할 수 있다. 집적 회로 검증 시스템은 관리 모드에서, 적어도 하나의 물 리적 검증(XD)의 수행 과정에 대한 정보를 관리자에게 제공할 수 있다. 단계 S730에서 집적 회로 검증 시스템은 관리자로부터 관리자 입력을 수신할 수 있다. 관리자는 제공된 수행 과 정에 대한 정보를 수신하여, 수정할 사항을 판단하여 집적 회로 검증 시스템에 관리자 입력을 전달할 수 있다. 관리자 입력은 집적 회로 검증 방법의 수정 사항을 반영한 입력 정보를 포함할 수 있다. 일 예시로, 관리자 입 력은 물리적 검증의 수행 과정의 추가, 삭제, 또는 변경을 포함할 수 있다. 또한 관리자 입력은 물리적 검증의 수행 과정에서 변경된 부분을 반영하도록 업데이트하는 변경을 의미할 수도 있다. 단계 S740에서 집적 회로 검증 시스템은 관리자 입력에 기초하여, 적어도 하나의 물리적 검증의 수행 과정을 수 정할 수 있다. 집적 회로 검증 시스템은 관리자 입력에 따라 관리자가 요구하는 수정 사항을 반영할 수 있다. 일 예시로, 관리자 입력에서 물리적 검증의 수행 과정의 추가, 삭제 또는 변경을 수신한 경우, 집적 회로 검증 시스템은 물리적 검증을 추가, 삭제 또는 변경할 수 있다. 집적 회로 검증 시스템은 복수의 단계들(S710, S720, S730, S740)을 도 4의 단계 S400에 앞서 수행할 수 있다. 즉, 집적 회로 검증 시스템은 물리적 검증 도출에 앞서, 변경사항을 반영하는 과정을 수행할 수 있다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 관리자의 입력에 따라 물리적 검증을 수정할 수 있고, 업데 이트하여 계속 효율적인 집적 회로 검증이 가능하도록 하는 효과를 제공할 수 있다. 또한 집적 회로 검증 방법 에 오류나 개선점이 있는 경우, 관리자의 입력에 따라 반영할 수 있는 효과를 제공할 수 있다. 도 7은 본 개시의 예시적 실시예들에 따른 집적 회로의 물리적 검증 방법을 나타내는 블록도이다. 도 7을 참조하면, 집적 회로 검증 시스템은 DRC, DFM, LVL, LVS, V2LVS 등의 적어도 하나의 물리적 검증을 병렬 적으로 수행하여 그 결과를 도출할 수 있다. 도 7의 집적 회로의 물리적 검증 방법은 도 1의 집적 회로의 검증 방법의 일 예시일 수 있다. 이하에서, 도 7은 도 1 및 도 2를 참조하여 설명될 것이며, 도 1과 중복되는 내용은 생략한다. 집적 회로 검증 시스템은 검증의 대상이 되는 집적 회로의 IP 데이터(E1)와 PnR 데이터(E2)를 입력 받아, 검증 결과들에 기초한 출력 데이터(EO)를 출력할 수 있다. IP 데이터(E1)와 PnR 데이터(E2)는 집적 회로의 제1 데이 터(D1)와 제2 데이터(D2)의 일 예시일 수 있다. 일 예시에 따른 집적 회로 검증 시스템은 집적 회로의 검증 방법을 수행하는 과정에서 적어도 하나의 물리적 검 증(XE)을 병렬적으로 수행할 수 있다. 적어도 하나의 물리적 검증(XE)은 도 1의 적어도 하나의 물리적 검증(X D)의 일 예시일 수 있다. 적어도 하나의 물리적 검증(XE)은 제1 DRC 검증(V1), 제2 DRC 검증(V2), 제1 DFM 검 증(V3), 제2 DFM 검증(V4), 제1 LVL 검증(V5), 제2 LVL 검증(V6), 제1 LVS 검증(V7), 제2 LVS 검증(V8), 제1 V2LVS 검증(V9) 및 제2 V2LVS 검증(V10)을 포함할 수 있다. 도 1에서의 DRC 검증, DFM 검증, LVL 검증, LVS 검 증 및 V2LVS 검증에 관한 서술과 중복되는 내용은 생략한다. 제1 DRC 검증(V1)과 제2 DRC 검증(V2)은, 같은 DRC 검증을 수행하는, 서로 다른 방식으로 구동하는 검증 툴을 포함할 수 있다. 제1 DFM 검증(V3)과 제2 DFM 검증 (V4)은, 같은 DFM 검증을 수행하는, 서로 다른 방식으로 구동하는 검증 툴을 포함할 수 있다. 제1 LVL 검증(V 5)과 제2 LVL 검증(V6)은, 같은 LVL 검증을 수행하는, 서로 다른 방식으로 구동하는 검증 툴을 포함할 수 있다. 제1 LVS 검증(V7)과 제2 LVS 검증(V8)은, 같은 LVS 검증을 수행하는, 서로 다른 방식으로 구동하는 검증 툴을포함할 수 있다. 제1 V2LVS 검증(V9)과 제2 V2LVS 검증(V10)은, 같은 V2LVS 검증을 수행하는, 서로 다른 방식으 로 구동하는 검증 툴을 포함할 수 있다. 일 예시로 집적 회로 검증 시스템을 통해, 복수의 사용자들은 각각 자 신이 설계한 집적 회로를 여러 물리적 검증 결과를 확인할 수 있다. 집적 회로 검증 시스템을 활용하는 사용자 들마다, 사용하고자 하는 검증 툴들이 상이할 수 있다. 집적 회로 검증 시스템은 서로 다른 방식으로 구동하는 검증 툴들에 의한 검증 결과까지 모두 제공할 수 있다. 도 7의 일예시에 따른 집적 회로 검증 방법에서는 각각 의 같은 물리적 검증에 대하여, 2가지 검증 툴을 예시하였으나, 검증 툴의 종류는 2가지로만 제한되지 아니한다. 본 발명의 집적 회로 검증 방법의 검증 툴은 2가지로만 제한되지 아니하며, 1가지의 단일한 툴로 주 어지거나, 3가지 이상의 다수의 검증 툴을 의미할 수도 있다. 집적 회로 검증 시스템은 IP 데이터(E1)와 PnR 데이터(E2)를 입력 받아, 데이터 병합을 수행하여 칩 데이 터(E3)를 생성할 수 있다. 데이터 병합과 칩 데이터(E3)은 도 1의 데이터 병합과 칩 데이터(D3)의 일 예시일 수 있다. 도 1과 중복되는 서술은 생략한다. 집적 회로 검증 시스템은 칩 데이터(E3)에 기초하여, 검증 입력 데이터 추출을 수행할 수 있다. 집적 회로 검증 시스템은 칩 데이터(E3)에 기초하여 검증 입력 데이터를 추출하는 과정에서, 내부 변수(E4)를 활용할 수 있다. 검증 입력 데이터는 적어도 하나의 물리적 검증(XE)에 입력되는 데이터를 포함할 수 있다. 검증 입력 데 이터는 제1 DRC 입력 데이터(EV1), 제2 DRC 입력 데이터(EV2), 제1 DFM 입력 데이터(EV3), 제2 DFM 입력 데이 터(EV4), 제1 LVL 입력 데이터(EV5), 제2 LVL 입력 데이터(EV6), 제1 LVS 입력 데이터(EV7), 제2 LVS 입력 데 이터(EV8), 제1 V2LVS 입력 데이터(EV9) 및 제2 V2LVS 입력 데이터(EV10)를 포함할 수 있다. 검증 입력 데이터 추출은 도 1의 검증 입력 데이터 추출의 일예시일 수 있다. 검증 입력 데이터는 물리적 검증의 수행을 위해 외부의 물리적 검증 툴로 입력될 수 있다. 물리적 검증 툴은 입 력된 검증 입력 데이터에 기초하여 물리적 검증을 수행하고, 검증 결과를 출력해 집적 회로 검증 시스템으로 전 달할 수 있다. 제1 DRC 입력 데이터(EV1)는 제1 DRC 검증(V1)의 수행을 위해 외부의 제1 DRC 검증 툴로 입력될 수 있다. 제1 DRC 검증 툴은 제1 DRC 검증(V1)을 수행하여, 그 검증 결과인 제1 DRC 검증 결과(EO1)를 생성할 수 있다. 집적 회로 검증 시스템은 제1 DRC 검증 툴로부터 제1 DRC 검증 결과(EO1)를 전달받을 수 있다. 제2 DRC 입력 데이터(EV2)는 제2 DRC 검증(V2)의 수행을 위해 외부의 제2 DRC 검증 툴로 입력될 수 있다. 제2 DRC 검증 툴은 제2 DRC 검증(V2)을 수행하여, 그 검증 결과인 제2 DRC 검증 결과(EO2)를 생성할 수 있다. 집적 회로 검증 시스템은 제2 DRC 검증 툴로부터 제2 DRC 검증 결과(EO2)를 전달받을 수 있다. 제1 DFM 입력 데이터(EV3) 는 제1 DFM 검증(V3)의 수행을 위해 외부의 제1 DFM 검증 툴로 입력될 수 있다. 제1 DFM 검증 툴은 제1 DFM 검 증(V3)을 수행하여, 그 검증 결과인 제1 DFM 검증 결과(EO3)를 생성할 수 있다. 집적 회로 검증 시스템은 제1 DFM 검증 툴로부터 제1 DFM 검증 결과(EO3)를 전달받을 수 있다. 제2 DFM 입력 데이터(EV4)는 제2 DFM 검증 (V4)의 수행을 위해 외부의 제2 DFM 검증 툴로 입력될 수 있다. 제2 DFM 검증 툴은 제2 DFM 검증(V4)을 수행하 여, 그 검증 결과인 제2 DFM 검증 결과(EO4)를 생성할 수 있다. 집적 회로 검증 시스템은 제2 DFM 검증 툴로부 터 제2 DFM 검증 결과(EO4)를 전달받을 수 있다. 제1 LVL 입력 데이터(EV5)는 제1 LVL 검증(V5)의 수행을 위해 외부의 제1 LVL 검증 툴로 입력될 수 있다. 제1 LVL 검증 툴은 제1 LVL 검증(V5)을 수행하여, 그 검증 결과인 제1 LVL 검증 결과(EO5)를 생성할 수 있다. 집적 회로 검증 시스템은 제1 LVL 검증 툴로부터 제1 LVL 검증 결과 (EO5)를 전달받을 수 있다. 제2 LVL 입력 데이터(EV6)는 제2 LVL 검증(V6)의 수행을 위해 외부의 제2 LVL 검증 툴로 입력될 수 있다. 제2 LVL 검증 툴은 제2 LVL 검증(V6)을 수행하여, 그 검증 결과인 제2 LVL 검증 결과 (EO6)를 생성할 수 있다. 집적 회로 검증 시스템은 제2 LVL 검증 툴로부터 제2 LVL 검증 결과(EO6)를 전달받을 수 있다. 제1 LVS 입력 데이터(EV7)는 제1 LVS 검증(V7)의 수행을 위해 외부의 제1 LVS 검증 툴로 입력될 수 있 다. 제1 LVS 검증 툴은 제1 LVS 검증(V7)을 수행하여, 그 검증 결과인 제1 LVS 검증 결과(EO7)를 생성할 수 있 다. 집적 회로 검증 시스템은 제1 LVS 검증 툴로부터 제1 LVS 검증 결과(EO7)를 전달받을 수 있다. 제2 LVS 입 력 데이터(EV8)는 제2 LVS 검증(V8)의 수행을 위해 외부의 제2 LVS 검증 툴로 입력될 수 있다. 제2 LVS 검증 툴 은 제2 LVS 검증(V8)을 수행하여, 그 검증 결과인 제2 LVS 검증 결과(EO8)를 생성할 수 있다. 집적 회로 검증 시스템은 제2 LVS 검증 툴로부터 제2 LVS 검증 결과(EO8)를 전달받을 수 있다. 제1 V2LVS 입력 데이터(EV9)는 제1 V2LVS 검증(V9)의 수행을 위해 외부의 제1 V2LVS 검증 툴로 입력될 수 있다. 제1 V2LVS 검증 툴은 제1 V2LVS 검증(V9)을 수행하여, 그 검증 결과인 제1 V2LVS 검증 결과(EO9)를 생성할 수 있다. 집적 회로 검증 시스 템은 제1 V2LVS 검증 툴로부터 제1 V2LVS 검증 결과(EO9)를 전달받을 수 있다. 제2 V2LVS 입력 데이터(EV10)는 제2 V2LVS 검증(V10)의 수행을 위해 외부의 제2 V2LVS 검증 툴로 입력될 수 있다. 제2 V2LVS 검증 툴은 제2 V2LVS 검증(V10)을 수행하여, 그 검증 결과인 제2 V2LVS 검증 결과(EO10)를 생성할 수 있다. 집적 회로 검증 시 스템은 제2 V2LVS 검증 툴로부터 제2 V2LVS 검증 결과(EO10)를 전달받을 수 있다. V2LVS 검증을 통해 베릴로그 를 대응되는 회로도로 변환할 수 있으며, V2LVS의 출력인 베릴로그에 대응되는 회로도는, LVS 검증에 추가적으로 입력될 수 있다. 제1 V2LVS 검증 결과(EO9)는 제1 LVS 검증(V7)의 수행을 위해 외부의 제1 LVS 검증 툴로 추 가적으로 입력될 수 있다. 또한 제2 V2LVS 검증 결과(EO10)는 제2 LVS 검증(V8)의 수행을 위해 외부의 제2 LVS 검증 툴로 추가적으로 입력될 수 있다. 집적 회로 검증 시스템은 추가적으로 사용자로부터 선택 정보를 수신하 여, 수행할 물리적 검증을 선택할 수 있다. 물리적 검증의 선택 기능에 관하여 도 4에서의 서술과 중복되는 내 용은 생략한다. 집적 회로 검증 시스템은 검증 결과들에 기초하여 출력 데이터(E0)를 생성할 수 있다. 검증 결과는 제1 DRC 검증 결과(E01), 제2 DRC 검증 결과(EO2), 제1 DFM 검증 결과(E03), 제2 DFM 검증 결과(EO4), 제1 LVL 검 증 결과(E05), 제2 LVL 검증 결과(EO6), 제1 LVS 검증 결과(E07), 제2 LVS 검증 결과(EO8), 제1 V2LVS 검증 결 과(E09) 및 제2 V2LVS 검증 결과(EO10)를 포함할 수 있다. 도 1과 중복되는 내용은 생략한다. 전술한 실시예에 의하면, 집적 회로 검증 시스템은 여러 물리적 검증의 결과를 한번에 도출할 수 있다. 또한, 집적 회로 검증 시스템은 입력 받은 데이터를 재분배하여 각 물리적 검증에 필요한 입력 정보를 각각의 물리적 검증에 할당함으로써, 업무 효율성 및 신속성을 크게 향상시킬 수 있다. 또한, 집적 회로 검증 시스템은, 백그 라운드에서 데이터를 병합하고, 직접 외부 물리적 검증 틀과 데이터를 주고받아 물리적 검증을 실행함으로써, 외부에 불필요한 정보 노출을 최소화하고 보안을 강화할 수 있다. 도 8은 본 개시의 예시적 실시예에 따른 컴퓨터 시스템을 나타내는 블록도이다. 도 8은 본 개시의 예시적 실시예에 따른 컴퓨터 시스템을 나타내는 블록도이다. 일부 실시예들에서, 도 13의 컴퓨터 시스템은 도면들을 참조하여 전술된 집적 회로 검증 방법을 수행할 수 있고, 집적 회로 검증 시스템 또는 집적 회로 검증 시스템 등으로 지칭될 수 있다. 컴퓨터 시스템은 범용 또는 특수 목적 컴퓨팅 시스템을 포함하는 임의의 시스템을 지칭할 수 있다. 예를 들면, 컴퓨터 시스템은 퍼스널 컴퓨터, 서버 컴퓨터, 랩탑 컴퓨터, 가전 제품 등을 포함할 수 있다. 도 8 에 도시된 바와 같이, 컴퓨터 시스템은, 적어도 하나의 프로세서, 메모리, 스토리지 시스템 , 네트워크 어댑터, 입출력 인터페이스 및 디스플레이를 포함할 수 있다. 적어도 하나의 프로세서는, 컴퓨터 시스템 실행가능 명령어를 포함하는 프로그램 모듈을 실행할 수 있다. 프로그램 모듈은 특정 작업을 수행하거나 특정 추상 데이터 유형을 구현하는, 루틴들, 프로그램들, 객체들, 컴 포넌트들, 로직, 데이터 구조 등을 포함할 수 있다. 메모리는 RAM(random access memory)와 같은 휘발성 메모리 형태의 컴퓨터 시스템 판독 가능 매체를 포함할 수 있다. 적어도 하나의 프로세서는 메모리(202 0)에 액세스할 수 있고, 메모리에 로딩된 명령어들을 실행할 수 있다. 저장 시스템은 비휘발적으로 정보를 저장할 수 있고, 일부 실시예들에서 도면들을 참조하여 전술된 집적 회로를 검증하도록 구성된 프로그램 모듈을 포함하는 적어도 하나의 프로그램 제품을 포함할 수 있다. 프로그램은 비제한적인 예시로서, 운영 체제 (operating system), 적어도 하나의 어플리케이션, 기타 프로그램 모듈들 및 프로그램 데이터를 포함할 수 있다. 네트워크 어댑터는, LAN(local area network), WAN(wide area network) 및/또는 공용 네트워크(예컨대, 인터넷) 등에 대한 접속을 제공할 수 있다. 입출력 인터페이스는, 키보드, 포인팅 장치, 오디오 시스템 등과 같은 주변장치와의 통신 채널을 제공할 수 있다. 디스플레이는 사용자가 확인할 수 있도록 다양한 정보를 출력할 수 있다. 일부 실시예들에서, 도면들을 참조하여 전술된 집적 회로 검증 시스템은 컴퓨터 프로그램 제품으로 구현될 수 있다. 컴퓨터 프로그램 제품은 적어도 하나의 프로세서가 이미지 처리 및/또는 모델들의 트레이닝을 수행 하게 하기 위한 컴퓨터 판독가능 프로그램 명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체(또는 저장 매체)를 포함할 수 있다. 컴퓨터 판독가능 명령어는 비제한적인 예시로서, 어셈블러 명령어, ISA(instruction set architecture) 명령어, 기계 명령어, 기계 종속 명령어, 마이크로 코드, 펌웨어 명령어, 상태 설정 데이터, 또는 적어도 하나의 프로그래밍 언어로 작성된 소스 코드 또는 객체 코드일 수 있다. 컴퓨터 판독가능 매체는, 적어도 하나의 프로세서 또는 임의의 명령어 실행가능 장치에 의해서 실행되는 명령어들을 비일시적으로 보유하고 저장할 수 있는 임의의 유형의 매체일 수 있다. 컴퓨터 판독가능 매체는, 전 자 저장 장치, 자기 저장 장치, 광학 저장 장치, 전자기 저장 장치, 반도체 저장 장치, 또는 이들의 임의의 조 합일 수 있으나, 이에 제한되지 아니한다. 예를 들면, 컴퓨터 판독가능 매체는, 휴대용 컴퓨터 디스켓, 하드 디 스크, RAM(random access memory), ROM(read-only memory), EEPROM(electrically erasable read only memory), 플래시 메모리, SRAM(static random access memory), CD, DVD, 메모리 스틱, 플로피 디스크, 펀치 카드와 같이 기계적으로 인코딩된 장치 또는 이들의 임의의 조합일 수 있다. 도 9는 본 개시의 예시적 실시예에 따른 시스템을 나타내는 블록도이다. 일부 실시예들에서, 본 개시의 예시적 실시예들에 따른 집적 회로 검증 방법은 시스템에서 실행될 수 있 다. 도 9를 참조하면, 시스템은 적어도 하나의 프로세서, 가속기, 메모리, 모듈, 스토리지 및 버스를 포함할 수 있다. 도 9에서는 하나의 프로세서만을 도시하였으나, 더 많 은 프로세서들이 구비될 수 있다. 프로세서, 메모리, 모듈 및 스토리지는 버스 를 통해서 상호 통신할 수 있다. 일부 실시예들에서, 적어도 하나의 프로세서, 메모리, 가속기 및 모듈은 하나의 반도체 칩에 포함될 수도 있다. 또한, 일부 실시예들에서, 적어도 하나의 프로 세서, 메모리, 가속기 및 모듈 중 적어도 2개는 기판(board)에 장착된 2이상의 반도 체 칩들에 각각 포함될 수도 있다. 적어도 하나의 프로세서는 일련의 명령어들을 실행할 수 있다. 예를 들어, 적어도 하나의 프로세서(401 0)는 메모리 또는 스토리지에 저장된 명령어들을 실행할 수 있다. 또한, 적어도 하나의 프로세서 는 메모리 또는 스토리지로부터 명령어들을 내부 메모리에 로딩할 수 있고, 로딩된 명령어들 을 실행할 수 있다. 적어도 하나의 프로세서는 메모리에 저장된 명령어들을 실행함으로써 집적 회 로를 검증할 수 있다. 일부 실시예들에서, 적어도 하나의 프로세서는 도 1 내지 도 8을 참조하여 전술된 동작들 중 적어도 일부를 명령어들을 실행함으로써 수행될 수 있다. 예를 들면, 적어도 하나의 프로세서는 메모리에 저장된 명령어들을 실행함으로써 운영 체제 (operating system)를 실행할 수도 있고, 운영 체제 상에서 실행되는 어플리케이션들을 실행할 수도 있다. 일부 실시예들에서, 적어도 하나의 프로세서는 명령어들을 실행함으로써, 가속기 및/또는 모듈에 작업을 지시할 수 있고, 가속기 및/또는 모듈로부터 작업의 수행 결과를 획득할 수도 있다. 일부 실시예들에서, 적어도 하나의 프로세서는 특정한 용도를 위하여 커스텀화된 ASIP(Application Specific Instruction set Processor)일 수 있고, 전용의 명령어 세트(instruction set)를 지원할 수도 있다. 가속기는 미리 정의된 동작을 고속으로 수행하도록 설계될 수 있다. 예를 들면, 가속기는 메모리 및/또는 스토리지에 저장된 데이터를 로딩할 수 있고, 로딩된 데이터를 처리함으로써 생성된 데이 터를 메모리 및 스토리지에 저장할 수 있다. 일부 실시예들에서, 가속기는 도면들을 참조하 여 전술된 동작들 중 적어도 일부를 고속으로 수행할 수 있다. 메모리는 비일시적인(non-transitory) 저장 장치로서, 적어도 하나의 프로세서에 의해서 버스 를 통해 액세스될 수 있다. 일부 실시예들에서, 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 휘발성(volatile) 메모리를 포함할 수 있고, 플래시 메모리, RRAM(resistive random access memory) 등과 같은 비휘발성(non-volatile) 메모리를 포함할 수도 있다. 일부 실시예들에서, 메모리는 도면들을 참조하여 전술된 동작들 중 적어도 일부를 수행하기 위한 명령어들 및 데이터를 저장할 수 있다. 이하에서 사용되는 '모듈'이라는 용어는 소프트웨어 또는 FPGA(Field Programmable Gate Array)또는 ASIC(Application Specific Integrated Circuit)과 같은 하드웨어 구성요소를 의미하며, '모듈'은 어떤 역할들 을 수행한다. 그렇지만 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈'은 어드레싱 할 수 있는 저장 매체에 있도록 구성될 수도 있고, 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소 들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그 램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이 블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구 성요소들 및 '모듈'들로 결합되거나 추가적인 구성요소들과 '모듈'들로 더 분리될 수 있다. 모듈은 적어도 하나의 프로세서로부터 명령어를 전달 받아, 몰래 카메라를 탐지하는 방법을 구성하 는 동작들을 수행할 수 있다. 모듈은 적어도 하나의 프로세서를 이용하여 집적 회로 검증 방법을 수행할 수 있다. 방법 수행에 필요한 데이터는 스토리지에 저장될 수 있다. 스토리지는 비일시적인 저장 장치로서, 전력 공급이 차단되더라도 저장된 데이터를 소실하지 아니할 수 있다. 예를 들면, 스토리지는 플래시 메모리와 같은 반도체 메모리 장치를 포함할 수도 있고, 자기 디스크, 광학 디스크 등과 같은 임의의 저장 매체를 포함할 수도 있다. 일부 실시예들에서, 스토리지는 도면 들을 참조하여 전술된 동작들 중 적어도 일부를 수행하기 위한 명령어들, 프로그램 및/또는 데이터를 저장할 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2023-0010239", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라 서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0010239", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 예시적 실시예들에 따른 집적 회로의 검증 방법을 나타내는 블록도이다. 도 2는 본 개시의 예시적 실시예들에 따른 물리적 검증에 요구되는 적어도 하나의 내부 변수를 식별하여 물리적 검증에 할당하는 방법을 나타내는 개념도이다. 도 3은 본 개시의 예시적 실시예들에 따른 집적 회로의 검증 방법을 나타내는 순서도이다. 도 4는 본 개시의 예시적 실시예들에 따른 선택 기능이 포함된 집적 회로의 검증 방법을 나타내는 순서도이다. 도 5는 본 개시의 예시적 실시예들에 따른 내부 변수의 식별과 할당 과정이 포함된 집적 회로의 검증 방법을 나 타내는 순서도이다. 도 6은 본 개시의 예시적 실시예들에 따른 편집 권한을 식별하여 검증 과정을 수정하는 기능이 포함된 집적 회 로의 검증 방법을 나타내는 순서도이다. 도 7은 본 개시의 예시적 실시예들에 따른 집적 회로의 물리적 검증 방법을 나타내는 블록도이다. 도 8은 본 개시의 예시적 실시예에 따른 컴퓨터 시스템을 나타내는 블록도이다. 도 9는 본 개시의 예시적 실시예에 따른 시스템을 나타내는 블록도이다."}
