**Цифровой счетчик** - это устройство, которое осуществляет счет поступивших на вход импульсов, формирует результат счета в заданном коде и при необходимости хранит результат. Основой любого счетчика служит линейка двухступенчатых триггеров или триггеров динамического типа. В качестве базового может использоваться T-, D- или JK-триггер в соответствующем режиме включения. По мере поступления входных сигналов счетчик последовательно перебирает свои состояния в определенном для данной схемы порядке.  
Число различных состояний счетчика называется его **ёмкостью** или **модулем счета**.  
Счетчик, который меняет свое состояние в возрастающем порядке, называется **суммирующим** или **счетчиком прямого счета**.  
Счетчик, у которого при поступлении сигнала содержимое уменьшается, называется **вычитающим** или **счетчиком обратного счета**.  
Счетчик, способный менять направление счета, называется **реверсивным**.  
## Асинхронные счетчики
Наиболее простые по структуре - **асинхронные счетчики** или **счетчики с последовательным переносом**  
Пример: асинхронный 4-разрядный двоичный суммирующий счетчик с динамическим входом, срабатывающий по срезу  
УГО:  
![[04_01. УГО асинхронного счетчика.png]]  
Схема:  
![[04_02. Схема асинхронного 4-разрядного двоичного суммирующего счетчика с динамическим входом, срабатывающего по срезу.png]]  
Счетчик имеет информационный вход $C$ и вход сброса $R$. Первый триггер меняет свое состояние на противоположное с окончанием каждого счетного импульса. Т. к. триггеры соединены в цепочку, то каждый последующий триггер изменяет свое состояние по спаду сигнала на выходе предыдущего. Результат счета в двоичном коде появляется на выходах $Q1-Q4$.  
Таблица состояний 4-разрядного двоичного суммирующего счетчика:

| Число счетных импульсов | Q4 | Q3 | Q2 | Q1 | Выходной гексагональный код |
| ---- | ---- | ---- | ---- | ---- | ---- |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 2 | 0 | 0 | 1 | 0 | 2 |
| 3 | 0 | 0 | 1 | 1 | 3 |
| 4 | 0 | 1 | 0 | 0 | 4 |
| 5 | 0 | 1 | 0 | 1 | 5 |
| 6 | 0 | 1 | 1 | 0 | 6 |
| 7 | 0 | 1 | 1 | 1 | 7 |
| 8 | 1 | 0 | 0 | 0 | 8 |
| 9 | 1 | 0 | 0 | 1 | 9 |
| 10 | 1 | 0 | 1 | 0 | A |
| 11 | 1 | 0 | 1 | 1 | B |
| 12 | 1 | 1 | 0 | 0 | C |
| 13 | 1 | 1 | 0 | 1 | D |
| 14 | 1 | 1 | 1 | 0 | E |
| 15 | 1 | 1 | 1 | 1 | F |
| 16 | 0 | 0 | 0 | 0 | $10_{16}$  |
  
Нулевое состояние счетчика повторится после поступления на счетный вход 16 импульса.  
Временные диаграммы работы суммирующего счетчика:  
![[04_03. Временные диаграммы работы суммирующего счетчика.png]]  
Анализ временной диаграммы показывает, что выход каждого двоичного разряда осуществляет операцию деления частоты. Т. е., при регулярном повторении тактовых импульсов частота сигналов на выходе $Q1$ будет вдвое, а на выходе $Q2$ - вчетверо ниже, чем частота входных сигналов.  
Если считывание информации должно производиться после каждого тактового сигнала, то минимальный период $T_{min}$ следования тактовых импульсов можно оценить по суммарному времени распространения сигналов по всей цепочке триггеров:
$$T_{min}=(n-1)*τ+t_{сч}$$
где $n$ - число счетных разрядов счетчика, $τ$ - время задержки переключения одного триггера, $t_{сч}$ - время срабатывания счетного устройства.  
Т. к. при переходе от триггера к триггеру задержка увеличивается, то счетчики с последовательным переносом имеют невысокое быстродействие.  
### Счетчики по произвольному основанию
На практике иногда требуется использовать счетчик с другим модулем счета. Для организации **счетчика по произвольному основанию** вводятся дополнительные логические связи, позволяющие досрочно обнулить счетчик при достижении им заданного состояния.  
#### Двоично-десятичный счетчик  
УГО:  
![[04_04. УГО двоично-десятичного счетчика.png]]  
Схема:  
![[04_05. Схема двоично-десятичного счетчика.png]]  
После поступления 10 импульса на выходах 2 и 8 появится уровень логической единицы, который через логический элемент И поступает на вход сброса и переводит счетчик в исходное нулевое состояние. Недостаток: возможен сбой в счете из-за малой длительности обнуляющего импульса. Для устранения этого недостатка на выходе логического элемента, обеспечивающего сброс, ставится RS-триггер, который, переключившись в единичное состояние, сохраняет его до прихода следующего счетного импульса.  
Двоично-десятичный счетчик на JK-триггерах с улучшенным узлом сброса:  
![[04_06. Схема двоично-десятичного счетчика на JK-триггерах с улучшенным узлом сброса.png]]  
## Асинхронный вычитающий счетчик
УГО:  
![[04_07. УГО асинхронного вычитающего счетчика.png]]  
Схема:  
![[04_08. Схема асинхронного вычитающего счетчика.png]]  
Сигнал переноса из младшего разряда в старший берется с инверсного выхода каждого триггера. 
## Реверсивный счетчик
Для получения **реверсивного счетчика** необходим двухвходовый мультиплексор, позволяющий подключить входы последующих разрядов счетчика прямым или инверсным выходом предыдущих.  
УГО:  
![[04_09. УГО реверсивного счетчика.png]]  
Схема:  
![[04_10. Схема реверсивного счетчика.png]]  
## Счетчик с параллельным (сквозным) переносом
Максимальным быстродействием обладает синхронный счетчик - **счетчик с параллельным (сквозным) переносом**  
#### 3-разрядный синхронный суммирующий счетчик  
![[04_11. Схема 3-разрядного синхронного суммирующего счетчика.png]]  
Время, необходимое для установления нового состояния, уменьшено за счет поступления счетных импульсов одновременно на все триггеры. Условия переключения каждого триггера определяет стоящий на входе каждого триггера логический элемент И, который разрешает переключение, когда все предыдущие разряды счетчика находятся в единице. При заполнении всех триггеров единицей формируется сигнал переноса $P$, что позволяет наращивать разрядность путем соединения выхода $P$ со счетным входом другого счетчика. Вход $P0$ играет роль стробирующего входа. Для разрешения счета на него нужно подать единицу.  
#### 4-разрядный синхронный двоичный счетчик на JK-триггерах с входной логикой
Счетчик с параллельным переносом может быть реализован на универсальных JK-триггерах с входной логикой. При объединении входов $J$ и $K$ такой триггер превращается в TV-триггер, в котором объединенные входы можно использовать как стробирующие. Счетные импульсы поступают на вход $S$. Первый триггер работает как T-триггер, меняет свое состояние с каждым счетным импульсом. Второй триггер будет реагировать на каждый второй импульс, третий - на каждый четвертый, четвертый - на каждый восьмой.  
![[04_12. Схема 4-разрядного синхронного двоичного счетчика на JK-триггерах с входной логикой.png]]  
#### Вычитающий счетчик с параллельным переносом
Вычитающий счетчик с параллельным переносом строится аналогично, но сигналы переноса снимаются оттуда с инверсных входов соответствующих триггеров. На практике разрядность синхронных счетчиков ограничена (не более 6 разрядов) из-за различной длительности переходных процессов и большого количества логических связей. Поэтому, при построении многоразрядных синхронных счетчиков применяют комбинированный последовательно-параллельный перенос. Т. е., триггеры объединяют в группы, внутри группы организован параллельный перенос, а между группами - последовательный.
## Счетчики-делители
**Делители частоты** представляют собой последовательностные устройства, частота следования сигналов на выходе которых связана с частотой входного сигнала соотношением: $$F_{вых}=\frac{f_{вх}}{K}$$где $K$ - коэффициент деления.  
Счетчики-делители используются для формирования сигналов требуемой частоты, когда частота генератора выше необходимого. Когда $K=2^n$, делитель может быть организован на цепочке триггеров или на готовом двоичном счетчике, где выходной сигнал берется с выхода старшего разряда либо со специального выхода, сигнализирующего о переполнении счетчика. Для получения коэффициента деления, отличного от $2^n$, используется построение безвентельных (без логического элемента И) счетчиков-делителей, построенных на основе JK-триггеров с обратными связями.  
Пример: счетчик-делитель с коэффициентом $K=5$:  
![[04_13. Счетчик-делитель с коэффициентом К=5.png]]  
Порядок построения:
1. Разложить коэффициент $K$ на множители
2. Составить функциональную схему, представляющую собой соединение вычитающих асинхронных счетчиков с модулем счета $2^n$ и дополнительных JK-триггеров, позволяющих увеличить на единицу коэффициент деления
3. Каждый дополнительный триггер подключают входом $J$ к прямому выходу соответствующего счетчика, а инверсный выход дополнительного триггера соединяются входом $J$ первого разряда счетчика. Тогда частота сигнала, снимаемого с последнего разряда счетчика с модулем $K$ оказывается в $K$ раз меньше частоты входного сигнала. 