<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:05.275</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0006800</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>Display apparatus</inventionTitleEng><openDate>2023.07.26</openDate><openNumber>10-2023-0111657</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 표시 영역이 확장된 표시 장치를 위하여, 제1 화소 회로; 상기 제1 화소 회로에 연결되는 제1 표시 요소; 제2 화소 회로; 및 상기 제2 화소 회로에 연결되는 제2 표시 요소를 포함하고, 상기 제1 화소 회로는, 상기 제1 표시 요소로 흐르는 제1 전류를 제어하는 제1 구동 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제1 하부 저장 전극, 및 상기 제1 하부 저장 전극과 중첩하는 제1 상부 저장 전극을 갖는 제1 저장 커패시터를 포함하고, 상기 제2 화소 회로는, 상기 제2 표시 요소로 흐르는 제2 전류를 제어하는 제2 구동 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제2 하부 저장 전극, 및 상기 제2 하부 저장 전극과 중첩하는 제2 상부 저장 전극을 갖는 제2 저장 커패시터를 포함하고, 상기 제2 하부 저장 전극과 상기 제2 상부 저장 전극의 제2 중첩 면적은 상기 제1 하부 저장 전극과 상기 제1 하부 저장 전극의 제1 중첩 면적의 2배 내지 4배인 표시 장치를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 화소 회로;상기 제1 화소 회로에 연결되는 제1 표시 요소;제2 화소 회로; 및상기 제2 화소 회로에 연결되는 제2 표시 요소를 포함하고,상기 제1 화소 회로는, 상기 제1 표시 요소로 흐르는 제1 전류를 제어하는 제1 구동 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제1 하부 저장 전극, 및 상기 제1 하부 저장 전극과 중첩하는 제1 상부 저장 전극을 갖는 제1 저장 커패시터를 포함하고,상기 제2 화소 회로는, 상기 제2 표시 요소로 흐르는 제2 전류를 제어하는 제2 구동 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제2 하부 저장 전극, 및 상기 제2 하부 저장 전극과 중첩하는 제2 상부 저장 전극을 갖는 제2 저장 커패시터를 포함하고,상기 제2 하부 저장 전극과 상기 제2 상부 저장 전극의 제2 중첩 면적은 상기 제1 하부 저장 전극과 상기 제1 하부 저장 전극의 제1 중첩 면적의 2배 내지 4배인 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 화소 회로는, 제1 스캔 신호에 응답하여 상기 제1 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제1 보상 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제1 상부 부스팅 전극, 및 상기 제1 보상 트랜지스터의 게이트에 연결되고 상기 제1 상부 부스팅 전극과 중첩하는 제1 하부 부스팅 전극을 갖는 제1 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제2 스캔 신호에 응답하여 상기 제2 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제2 보상 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제2 상부 부스팅 전극, 및 상기 제2 보상 트랜지스터의 게이트에 연결되고 상기 제2 상부 부스팅 전극과 중첩하는 제2 하부 부스팅 전극을 갖는 제2 부스팅 커패시터를 더 포함하고,상기 제2 상부 부스팅 전극과 상기 제2 하부 부스팅 전극의 제4 중첩 면적은 상기 제1 상부 부스팅 전극과 상기 제1 하부 부스팅 전극의 제3 중첩 면적의 5배 내지 8배인 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 부스팅 커패시터는 제1 부스팅 커패시턴스를 갖고,상기 제2 부스팅 커패시터는 상기 제1 부스팅 커패시턴스의 1배 내지 5배인 제2 부스팅 커패시턴스를 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 제1 저장 커패시터는 제1 저장 커패시턴스를 갖고,상기 제2 저장 커패시터는 제2 저장 커패시턴스를 갖고,상기 제1 부스팅 커패시터는 제1 부스팅 커패시턴스를 갖고,상기 제2 부스팅 커패시터는 제2 부스팅 커패시턴스를 갖고,상기 제2 저장 커패시턴스에 대한 상기 제2 부스팅 커패시턴스의 비율은 상기 제1 저장 커패시턴스에 대한 상기 제1 부스팅 커패시턴스의 비율보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제2 항에 있어서,상기 제2 저장 커패시터는 제2 저장 커패시턴스를 갖고,상기 제2 부스팅 커패시터는 제2 부스팅 커패시턴스를 갖고,상기 제2 저장 커패시턴스에 대한 상기 제2 부스팅 커패시턴스의 비율은 4% 내지 9%인 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제2 항에 있어서,상기 제1 화소 회로는, 제3 스캔 신호에 응답하여 제1 데이터 전압을 상기 제1 구동 트랜지스터에 전달하는 제1 스캔 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제3 상부 부스팅 전극, 및 상기 제1 스캔 트랜지스터의 게이트에 연결되고 상기 제3 상부 부스팅 전극과 중첩하는 제3 하부 부스팅 전극을 갖는 제3 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제4 스캔 신호에 응답하여 제2 데이터 전압을 상기 제2 구동 트랜지스터에 전달하는 제2 스캔 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제4 상부 부스팅 전극, 및 상기 제2 스캔 트랜지스터의 게이트에 연결되고 상기 제4 상부 부스팅 전극과 중첩하는 제4 하부 부스팅 전극을 갖는 제4 부스팅 커패시터를 더 포함하고,상기 제4 상부 부스팅 전극과 상기 제4 하부 부스팅 전극의 제6 중첩 면적은 상기 제3 상부 부스팅 전극과 상기 제3 하부 부스팅 전극의 제5 중첩 면적의 6배 내지 9배인 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 저장 커패시터는 제1 저장 커패시턴스를 갖고,상기 제2 저장 커패시터는 제2 저장 커패시턴스를 갖고,상기 제3 부스팅 커패시터는 제3 부스팅 커패시턴스를 갖고,상기 제4 부스팅 커패시터는 제4 부스팅 커패시턴스를 갖고,상기 제2 저장 커패시턴스에 대한 상기 제4 부스팅 커패시턴스의 비율은 상기 제1 저장 커패시턴스에 대한 상기 제3 부스팅 커패시턴스의 비율보다 작은 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제2 저장 커패시터는 제2 저장 커패시턴스를 갖고,상기 제4 부스팅 커패시터는 제4 부스팅 커패시턴스를 갖고,상기 제2 저장 커패시턴스에 대한 상기 제4 부스팅 커패시턴스의 비율은 1% 내지 3%인 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터의 도전형은 상기 제1 스캔 트랜지스터와 상기 제2 스캔 트랜지스터의 도전형과 반대인 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 제1 저장 커패시터는 제1 저장 커패시턴스를 갖고,상기 제2 저장 커패시터는 상기 제1 저장 커패시턴스의 1.5배 내지 5배인 제2 저장 커패시턴스를 갖는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 제1 구동 트랜지스터는 제1 반도체층, 및 상기 제1 반도체층 상에 배치되고 상기 제1 구동 트랜지스터의 게이트로서 기능하는 상기 제1 하부 저장 전극을 포함하고,상기 제2 구동 트랜지스터는 제2 반도체층, 및 상기 제2 반도체층 상에 배치되고 상기 제2 구동 트랜지스터의 게이트로서 기능하는 상기 제2 하부 저장 전극을 포함하고,상기 제1 반도체층은 상기 제1 하부 저장 전극과 중첩하고 오메가(Ω) 형상을 갖는 제1 채널 영역을 포함하고,상기 제2 반도체층은 상기 제2 하부 저장 전극과 중첩하고 사각형 형상을 갖는 제2 채널 영역을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 제1 화소 회로 및 상기 제1 표시 요소가 배치되는 제1 영역;상기 제2 표시 요소가 배치되고, 상기 제1 영역에 의해 적어도 일부가 둘러싸이고 상기 제1 영역의 광 투과율보다 큰 광 투과율을 갖는 제2 영역; 및상기 제1 영역과 상기 제2 영역 사이에 위치하고, 상기 제2 화소 회로가 배치되는 제3 영역을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제3 영역에 배치되는 제3 화소 회로; 및상기 제3 영역에 배치되고, 상기 제3 화소 회로에 연결되는 제3 표시 요소를 더 포함하고,상기 제3 화소 회로는, 상기 제3 표시 요소로 흐르는 제3 전류를 제어하는 제3 구동 트랜지스터; 및 상기 제3 구동 트랜지스터의 게이트에 연결되는 제3 하부 저장 전극, 및 상기 제3 하부 저장 전극과 중첩하는 제3 상부 저장 전극을 갖는 제3 저장 커패시터를 포함하고,상기 제3 하부 저장 전극과 상기 제3 상부 저장 전극의 제3 중첩 면적은 상기 제1 중첩 면적의 2배 내지 4배인 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제1 화소 회로;상기 제1 화소 회로에 연결되는 제1 표시 요소;제2 화소 회로; 및상기 제2 화소 회로에 연결되는 제2 표시 요소를 포함하고,상기 제1 화소 회로는, 상기 제1 표시 요소로 흐르는 제1 전류를 제어하는 제1 구동 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되고, 제1 저장 커패시턴스를 갖는 제1 저장 커패시터를 포함하고,상기 제2 화소 회로는, 상기 제2 표시 요소로 흐르는 제2 전류를 제어하는 제2 구동 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되고, 상기 제1 저장 커패시턴스의 1.5배 내지 5배인 제2 저장 커패시턴스를 갖는 제2 저장 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 화소 회로는, 제1 스캔 신호에 응답하여 상기 제1 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제1 보상 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트와 상기 제1 보상 트랜지스터의 게이트 사이에 연결되고, 제1 부스팅 커패시턴스를 갖는 제1 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제2 스캔 신호에 응답하여 상기 제2 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제2 보상 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트와 상기 제2 보상 트랜지스터의 게이트 사이에 연결되고, 제2 부스팅 커패시턴스를 갖는 제2 부스팅 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제2 부스팅 커패시턴스는 상기 제1 부스팅 커패시턴스의 1배 내지 5배인 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 제2 저장 커패시턴스에 대한 상기 제2 부스팅 커패시턴스의 비율은 상기 제1 저장 커패시턴스에 대한 상기 제1 부스팅 커패시턴스의 비율보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서,상기 제2 저장 커패시턴스에 대한 상기 제2 부스팅 커패시턴스의 비율은 4% 내지 9%인 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제15 항에 있어서,상기 제1 화소 회로는, 제3 스캔 신호에 응답하여 제1 데이터 전압을 상기 제1 구동 트랜지스터에 전달하는 제1 스캔 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트와 상기 제1 스캔 트랜지스터의 게이트 사이에 연결되고, 제3 부스팅 커패시턴스를 갖는 제3 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제4 스캔 신호에 응답하여 제2 데이터 전압을 상기 제2 구동 트랜지스터에 전달하는 제2 스캔 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트와 상기 제2 스캔 트랜지스터의 게이트 사이에 연결되고, 제4 부스팅 커패시턴스를 갖는 제4 부스팅 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제2 저장 커패시턴스에 대한 상기 제4 부스팅 커패시턴스의 비율은 상기 제1 저장 커패시턴스에 대한 상기 제3 부스팅 커패시턴스의 비율보다 작은 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제19 항에 있어서,상기 제2 저장 커패시턴스에 대한 상기 제4 부스팅 커패시턴스의 비율은 1% 내지 3%인 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제19 항에 있어서,상기 제1 보상 트랜지스터와 상기 제2 보상 트랜지스터의 도전형은 상기 제1 스캔 트랜지스터와 상기 제2 스캔 트랜지스터의 도전형과 반대인 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제14 항에 있어서,상기 제1 화소 회로 및 상기 제1 표시 요소가 배치되는 제1 영역;상기 제2 표시 요소가 배치되고, 상기 제1 영역에 의해 적어도 일부가 둘러싸이고 상기 제1 영역의 광 투과율보다 큰 광 투과율을 갖는 제2 영역; 및상기 제1 영역과 상기 제2 영역 사이에 위치하고, 상기 제2 화소 회로가 배치되는 제3 영역을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 제3 영역에 배치되는 제3 화소 회로; 및상기 제3 영역에 배치되고, 상기 제3 화소 회로에 연결되는 제3 표시 요소를 더 포함하고,상기 제3 화소 회로는, 상기 제3 표시 요소로 흐르는 제3 전류를 제어하는 제3 구동 트랜지스터; 및 상기 제3 구동 트랜지스터의 게이트에 연결되고, 상기 제1 저장 커패시턴스의 1.5배 내지 5배인 제3 저장 커패시턴스를 갖는 제3 저장 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>25. 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 컴포넌트 영역, 상기 컴포넌트 영역의 적어도 일부를 둘러싸는 메인 영역, 및 상기 컴포넌트 영역과 메인 영역 사이의 중간 영역이 정의된 표시 장치에 있어서,기판의 상기 메인 영역 상에 배치되고, 제1 반도체층 및 상기 제1 반도체층 상의 제1 하부 저장 전극을 갖는 제1 구동 트랜지스터를 포함하는 제1 화소 회로;상기 기판의 상기 메인 영역 상에 배치되고, 상기 제1 화소 회로에 연결되는 제1 표시 요소;상기 기판의 상기 중간 영역 상에 배치되고, 제2 반도체층 및 상기 제2 반도체층 상의 제2 하부 저장 전극을 갖는 제2 구동 트랜지스터를 포함하는 제2 화소 회로; 및상기 기판의 상기 컴포넌트 영역 상에 배치되고, 상기 제2 화소 회로에 연결되는 제2 표시 요소를 포함하고,상기 제1 반도체층은 상기 제1 하부 저장 전극과 중첩하고 오메가(Ω) 형상을 갖는 제1 채널 영역을 포함하고,상기 제2 반도체층은 상기 제2 하부 저장 전극과 중첩하고 사각형 형상을 갖는 제2 채널 영역을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,상기 기판의 상기 중간 영역 상에 배치되고, 제3 반도체층 및 상기 제3 반도체층 상의 제3 하부 저장 전극을 갖는 제3 구동 트랜지스터를 포함하는 제3 화소 회로; 및상기 기판의 상기 중간 영역 상에 배치되고, 상기 제3 화소 회로에 연결되는 제3 표시 요소를 더 포함하고,상기 제3 반도체층은 상기 제3 하부 저장 전극과 중첩하고 사각형 형상을 갖는 제3 채널 영역을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>27. 제25 항에 있어서,상기 제1 화소 회로는 상기 제1 하부 저장 전극, 및 상기 제1 하부 저장 전극 상의 제1 상부 저장 전극을 갖는 제1 저장 커패시터를 더 포함하고,상기 제2 화소 회로는 상기 제2 하부 저장 전극, 및 상기 제2 하부 저장 전극 상의 제2 상부 저장 전극을 갖는 제2 저장 커패시터를 더 포함하고,상기 제2 하부 저장 전극과 상기 제2 상부 저장 전극의 제2 중첩 면적은 상기 제1 하부 저장 전극과 상기 제1 상부 저장 전극의 제1 중첩 면적의 2배 내지 4배인 표시 장치.</claim></claimInfo><claimInfo><claim>28. 제25 항에 있어서,상기 제1 화소 회로는, 제1 스캔 신호에 응답하여 상기 제1 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제1 보상 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제1 상부 부스팅 전극, 및 상기 제1 보상 트랜지스터의 게이트에 연결되고 상기 제1 상부 부스팅 전극과 중첩하는 제1 하부 부스팅 전극을 갖는 제1 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제2 스캔 신호에 응답하여 상기 제2 구동 트랜지스터의 드레인과 게이트를 서로 접속하는 제2 보상 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제2 상부 부스팅 전극, 및 상기 제2 보상 트랜지스터의 게이트에 연결되고 상기 제2 상부 부스팅 전극과 중첩하는 제2 하부 부스팅 전극을 갖는 제2 부스팅 커패시터를 더 포함하고,상기 제2 상부 부스팅 전극과 상기 제2 하부 부스팅 전극의 제4 중첩 면적은 상기 제1 상부 부스팅 전극과 상기 제1 하부 부스팅 전극의 제3 중첩 면적의 5배 내지 8배인 표시 장치.</claim></claimInfo><claimInfo><claim>29. 제25 항에 있어서,상기 제1 화소 회로는, 제3 스캔 신호에 응답하여 제1 데이터 전압을 상기 제1 구동 트랜지스터에 전달하는 제1 스캔 트랜지스터; 및 상기 제1 구동 트랜지스터의 게이트에 연결되는 제3 상부 부스팅 전극, 및 상기 제1 스캔 트랜지스터의 게이트에 연결되고 상기 제3 상부 부스팅 전극과 중첩하는 제3 하부 부스팅 전극을 갖는 제3 부스팅 커패시터를 더 포함하고,상기 제2 화소 회로는, 제4 스캔 신호에 응답하여 제2 데이터 전압을 상기 제2 구동 트랜지스터에 전달하는 제2 스캔 트랜지스터; 및 상기 제2 구동 트랜지스터의 게이트에 연결되는 제4 상부 부스팅 전극, 및 상기 제2 스캔 트랜지스터의 게이트에 연결되고 상기 제4 상부 부스팅 전극과 중첩하는 제4 하부 부스팅 전극을 갖는 제4 부스팅 커패시터를 더 포함하고,상기 제4 상부 부스팅 전극과 상기 제4 하부 부스팅 전극의 제6 중첩 면적은 상기 제3 상부 부스팅 전극과 상기 제3 하부 부스팅 전극의 제5 중첩 면적의 6배 내지 9배인 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Kyong Jun</engName><name>김경준</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Yong Bin</engName><name>김용빈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SHIN, So Hyun</engName><name>신소현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YANG, Gun Woo</engName><name>양건우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Dong Jin</engName><name>이동진</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JEON, Hee Jin</engName><name>전희진</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHOI, Hyun Young</engName><name>최현영</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.01.17</receiptDate><receiptNumber>1-1-2022-0059866-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.27</receiptDate><receiptNumber>1-1-2024-1314149-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.12.12</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.01.21</receiptDate><receiptNumber>9-6-2025-0084145-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>9-5-2025-0505613-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-1-2025-0850623-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-1-2025-0850622-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.28</receiptDate><receiptNumber>9-5-2025-1045117-68</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220006800.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93749cf268af86ffb5c6615d7801c149f93fb9dbfb35a74e24d2f7153f768cc2d39fe366f8da460055535db01f2aec03329a830090bafc5758</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff76138e9c3dac738c032e76515bca4a1b1f1cd8b47f0b0614de7f460e111e888a83e6ee32c089ae5e570ebdb3caed293127357050e59ec5f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>