# Verilog-FC84to10


현재 문제점:
1. 타이밍 정확하게 잡아야됨 (현재 조건문 생각 필요)
2. 곱셈 더한후 10개 reg 값 저장하는거 다시 생각
3. 10개인데 reg갈건가 ram-memory로 갈건가. 
4. 딜레이 영향이 큰가?
5. 병신같다 오늘
6. 지금 reg더하는거 조건 개같이 걸어놓음
7. 내일하자.................근데 잘 나온거 같기도..?
8. bias 더하는거 추가해야됨


![image](https://github.com/YunJoongChul/Verilog-FC84to10/assets/86291432/1aca75b1-d30f-4d2b-a199-bff92e05f7b9)
