üöÄ RISC-V SoC UART Testbench
Este reposit√≥rio cont√©m um Testbench avan√ßado em Verilog (tb_soc_uart_full.v) desenvolvido para validar a integra√ß√£o de um processador RISC-V com um perif√©rico UART Lite atrav√©s de um barramento AXI4.
O Testbench simula todo o ambiente externo ao chip: mem√≥ria RAM, clock, reset e um monitor serial virtual.

‚ú® Principais Funcionalidades
1 Gerador de Firmware Din√¢mico (Assembly Injection):
 - Converte automaticamente uma string de texto (ex: "Ola Mundo") em instru√ß√µes de m√°quina RISC-V.
 - Preenche a mem√≥ria RAM simulada.
 - Gera um arquivo firmware.hex como backup.
2 Carregador de Arquivos HEX:
 - Capacidade de carregar programas compilados externamente (GCC/Assembly) via arquivo .hex.
3 Simula√ß√£o de RAM AXI4:
 - Atua como um Slave AXI4, respondendo a requisi√ß√µes de leitura de instru√ß√µes (Instruction Fetch) do processador.
4 Monitor Serial Inteligente:
 - Decodifica os sinais f√≠sicos do pino TX da UART.
 - Reconstr√≥i os bytes enviados e exibe no console do simulador.
 - Possui modo "Tempo Real" ou "Bufferizado".
