# my_daily_learning_note

2025年9月3日
今天是第一天开始标准化学习，首先就是尝试了在github上创建一个仓库用来存储自己的技术文档。之后可能会把自己学习的一些心得和错误经历储存在这个文档里，
以便之后复查。先预计开三个技术文档，RSIC-V、数字集成电路、Verilog HDL的疑难习题，目前尚不清楚怎么上传图片，之后再你慢慢探索吧，这个文件就当作
是一个日记本，简单写一下每天都干了什么。

一开始想在pycharm上面写完上传的，但是老是上传不成功，那就先直接在github上面写吧，影响不大。

2025年9月4日
昨天原本想先把环境装好，然后下centos7就花了3小时。。昨天verilog hdl题目开了个头，今天预计先看一天verilog吧，环境等看完verilog再装，争取一周把网站上的verilog题目做做完先

今天做了6章，比我想象的慢一些，后面可能会花更多时间，预计时间由改为5天（暂定）

z[0] = A&&B; 是如果AB都有数，就会z =1，而不是按位比较
要想比较，得用assign z= (A==B)?1:0;

2025年9月5日
继续学习verilog HDLbits/晚上上课
今天写了4章



