# progetto-reti-logiche-2019
Prova finale di reti logiche - componente VHDL 
