module SIPO_Shift_Register (
    input wire clk, 
    input wire reset,
    input wire serial_in, 
    output wire [7:0] parallel_out 
);

    reg [7:0] shift_register;

    always @(posedge clk or posedge reset) begin
        if (reset)
            shift_register <= 8'b0;
        else
            shift_register <= {shift_register[6:0], serial_in};
    end

    assign parallel_out = shift_register;//paralel çıkış için tüm bitler aynanda çıktıya assign edilir

endmodule

