Fitter report for newgame
Wed Apr 17 13:22:05 2013
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 17 13:22:04 2013         ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; newgame                                       ;
; Top-level Entity Name              ; scuba_mario                                   ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 18,743 / 22,320 ( 84 % )                      ;
;     Total combinational functions  ; 15,215 / 22,320 ( 68 % )                      ;
;     Dedicated logic registers      ; 10,745 / 22,320 ( 48 % )                      ;
; Total registers                    ; 10745                                         ;
; Total pins                         ; 22 / 154 ( 14 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  50.8%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; lcd_e         ; Missing drive strength and slew rate ;
; lcd_rs        ; Missing drive strength and slew rate ;
; lcd_rw        ; Missing drive strength and slew rate ;
; reset         ; Missing drive strength and slew rate ;
; cs1           ; Missing drive strength and slew rate ;
; cs2           ; Missing drive strength and slew rate ;
; lcd_data[0]   ; Missing drive strength and slew rate ;
; lcd_data[1]   ; Missing drive strength and slew rate ;
; lcd_data[2]   ; Missing drive strength and slew rate ;
; lcd_data[3]   ; Missing drive strength and slew rate ;
; lcd_data[4]   ; Missing drive strength and slew rate ;
; lcd_data[5]   ; Missing drive strength and slew rate ;
; lcd_data[6]   ; Missing drive strength and slew rate ;
; lcd_data[7]   ; Missing drive strength and slew rate ;
; G_SENSOR_CS_N ; Missing drive strength and slew rate ;
; I2C_SCLK      ; Missing drive strength and slew rate ;
; I2C_SDAT      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 26023 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 26023 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 26010   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/scuba mario/newgame/output_files/newgame.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 18,743 / 22,320 ( 84 % ) ;
;     -- Combinational with no register       ; 7998                     ;
;     -- Register only                        ; 3528                     ;
;     -- Combinational with a register        ; 7217                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 8635                     ;
;     -- 3 input functions                    ; 3826                     ;
;     -- <=2 input functions                  ; 2754                     ;
;     -- Register only                        ; 3528                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 14023                    ;
;     -- arithmetic mode                      ; 1192                     ;
;                                             ;                          ;
; Total registers*                            ; 10,745 / 23,018 ( 47 % ) ;
;     -- Dedicated logic registers            ; 10,745 / 22,320 ( 48 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,239 / 1,395 ( 89 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 22 / 154 ( 14 % )        ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 10                       ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 10 / 20 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 26% / 25% / 28%          ;
; Peak interconnect usage (total/H/V)         ; 50% / 46% / 57%          ;
; Maximum fan-out                             ; 4656                     ;
; Highest non-global fan-out                  ; 4656                     ;
; Total fan-out                               ; 81052                    ;
; Average fan-out                             ; 2.82                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 18743 / 22320 ( 84 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 7998                   ; 0                              ;
;     -- Register only                        ; 3528                   ; 0                              ;
;     -- Combinational with a register        ; 7217                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 8635                   ; 0                              ;
;     -- 3 input functions                    ; 3826                   ; 0                              ;
;     -- <=2 input functions                  ; 2754                   ; 0                              ;
;     -- Register only                        ; 3528                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 14023                  ; 0                              ;
;     -- arithmetic mode                      ; 1192                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 10745                  ; 0                              ;
;     -- Dedicated logic registers            ; 10745 / 22320 ( 48 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1239 / 1395 ( 89 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 22                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 8 / 24 ( 33 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 66                     ; 2                              ;
;     -- Registered Input Connections         ; 64                     ; 0                              ;
;     -- Output Connections                   ; 3                      ; 65                             ;
;     -- Registered Output Connections        ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 81044                  ; 75                             ;
;     -- Registered Connections               ; 37952                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 67                             ;
;     -- hard_block:auto_generated_inst       ; 67                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 5                      ; 2                              ;
;     -- Output Ports                         ; 16                     ; 2                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; G_SENSOR_INT ; M2    ; 2        ; 0            ; 16           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk          ; R8    ; 3        ; 27           ; 0            ; 21           ; 75                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; down         ; B10   ; 7        ; 34           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs1           ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs2           ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[0]   ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1]   ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2]   ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3]   ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4]   ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5]   ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6]   ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7]   ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_e         ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs        ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw        ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reset         ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                         ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+
; I2C_SDAT ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                    ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                      ; Use as regular IO        ; cs2                     ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                      ; Use as regular IO        ; down                    ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                      ; Use as regular IO        ; lcd_data[7]             ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; lcd_data[6]             ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; lcd_data[5]             ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; lcd_data[0]             ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; lcd_data[3]             ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; lcd_rw                  ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; lcd_data[1]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; lcd_rs                  ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 6 / 24 ( 25 % ) ; 2.5V          ; --           ;
; 8        ; 9 / 24 ( 38 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; down                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 189        ; 7        ; cs2                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; lcd_e                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; reset                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; cs1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                        ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; Name                          ; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; Sensor|u_spipll|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                                             ;
; Compensate clock              ; clock0                                                                                             ;
; Compensated input/output pins ; --                                                                                                 ;
; Switchover type               ; --                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                                           ;
; Input frequency 1             ; --                                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                          ;
; VCO post scale K counter      ; 2                                                                                                  ;
; VCO frequency control         ; Auto                                                                                               ;
; VCO phase shift step          ; 208 ps                                                                                             ;
; VCO multiply                  ; --                                                                                                 ;
; VCO divide                    ; --                                                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                                                           ;
; Freq max lock                 ; 54.18 MHz                                                                                          ;
; M VCO Tap                     ; 0                                                                                                  ;
; M Initial                     ; 1                                                                                                  ;
; M value                       ; 12                                                                                                 ;
; N value                       ; 1                                                                                                  ;
; Charge pump current           ; setting 1                                                                                          ;
; Loop filter resistance        ; setting 27                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                 ;
; Bandwidth type                ; Medium                                                                                             ;
; Real time reconfigurable      ; Off                                                                                                ;
; Scan chain MIF file           ; --                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                                ;
; PLL location                  ; PLL_4                                                                                              ;
; Inclk0 signal                 ; clk                                                                                                ;
; Inclk1 signal                 ; --                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                                      ;
; Inclk1 signal type            ; --                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 144 (200000 ps) ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 121     ; 0       ; Sensor|u_spipll|altpll_component|auto_generated|pll1|clk[0] ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 101     ; 0       ; Sensor|u_spipll|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+--------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |scuba_mario                               ; 18743 (15869) ; 10745 (10633)             ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 22   ; 0            ; 7998 (5238)  ; 3528 (3509)       ; 7217 (7113)      ; |scuba_mario                                                                                               ;              ;
;    |DE0_NANO_G_Sensor:Sensor|              ; 168 (0)       ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 19 (0)            ; 94 (0)           ; |scuba_mario|DE0_NANO_G_Sensor:Sensor                                                                      ;              ;
;       |led_driver:u_led_driver|            ; 56 (56)       ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (2)             ; 27 (27)          ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver                                              ;              ;
;       |reset_delay:u_reset_delay|          ; 23 (23)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 21 (21)          ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay                                            ;              ;
;       |spi_ee_config:u_spi_ee_config|      ; 92 (65)       ; 64 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 16 (8)            ; 49 (43)          ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config                                        ;              ;
;          |spi_controller:u_spi_controller| ; 27 (27)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (8)             ; 6 (6)            ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller        ;              ;
;       |spipll:u_spipll|                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll                                                      ;              ;
;          |altpll:altpll_component|         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component                              ;              ;
;             |spipll_altpll:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |scuba_mario|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated ;              ;
;    |lpm_divide:Div0|                       ; 528 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 528 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div0                                                                               ;              ;
;       |lpm_divide_p0p:auto_generated|      ; 528 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 528 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div0|lpm_divide_p0p:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 528 (62)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 528 (62)     ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 436 (436)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (436)    ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 30 (30)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div1|                       ; 543 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (0)      ; 0 (0)             ; 10 (0)           ; |scuba_mario|lpm_divide:Div1                                                                               ;              ;
;       |lpm_divide_p0p:auto_generated|      ; 543 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (0)      ; 0 (0)             ; 10 (0)           ; |scuba_mario|lpm_divide:Div1|lpm_divide_p0p:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 543 (62)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (62)     ; 0 (0)             ; 10 (0)           ; |scuba_mario|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 449 (449)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 10 (10)          ; |scuba_mario|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div2|                       ; 665 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 664 (0)      ; 0 (0)             ; 1 (0)            ; |scuba_mario|lpm_divide:Div2                                                                               ;              ;
;       |lpm_divide_s0p:auto_generated|      ; 665 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 664 (0)      ; 0 (0)             ; 1 (0)            ; |scuba_mario|lpm_divide:Div2|lpm_divide_s0p:auto_generated                                                 ;              ;
;          |abs_divider_nbg:divider|         ; 665 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 664 (32)     ; 0 (0)             ; 1 (0)            ; |scuba_mario|lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider                         ;              ;
;             |alt_u_div_c7f:divider|        ; 603 (603)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 603 (603)    ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 30 (30)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |scuba_mario|lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod0|                       ; 489 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod0                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 489 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod0|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 489 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (10)     ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 447 (447)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 447 (447)    ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod1|                       ; 491 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod1                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 491 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod1|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 491 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (13)     ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 447 (447)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 447 (447)    ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |scuba_mario|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
+--------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; down          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; down                                                                                                              ;                   ;         ;
; KEY[1]                                                                                                            ;                   ;         ;
; I2C_SDAT                                                                                                          ;                   ;         ;
;      - DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[0]~feeder ; 0                 ; 6       ;
; G_SENSOR_INT                                                                                                      ;                   ;         ;
; clk                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                            ;                   ;         ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                    ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[19]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[18]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[17]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[16]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[15]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[14]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[13]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[12]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[11]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[10]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[9]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[8]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[7]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[6]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[5]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[4]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[3]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[2]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[0]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[1]                                                 ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[4]~1                                               ; LCCOMB_X46_Y19_N12 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                    ; FF_X52_Y19_N27     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                        ; FF_X52_Y19_N29     ; 65      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|low_byte_data[7]~0                                      ; LCCOMB_X46_Y20_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[1]~0                                            ; LCCOMB_X46_Y20_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[12]~13                                         ; LCCOMB_X45_Y20_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~16                                          ; LCCOMB_X44_Y19_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                  ; LCCOMB_X45_Y20_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1              ; LCCOMB_X44_Y19_N8  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]~0          ; LCCOMB_X44_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_go                                                  ; FF_X45_Y20_N23     ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; KEY[0]                                                                                                         ; PIN_J15            ; 22      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; bonus[31]~97                                                                                                   ; LCCOMB_X31_Y21_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                            ; PIN_R8             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                            ; PIN_R8             ; 74      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; count[0]~17                                                                                                    ; LCCOMB_X31_Y25_N24 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cs2~2                                                                                                          ; LCCOMB_X30_Y25_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider[19]                                                                                                    ; FF_X26_Y11_N31     ; 2177    ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; divider[20]                                                                                                    ; FF_X26_Y11_N11     ; 30      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; divider[22]                                                                                                    ; FF_X26_Y11_N29     ; 2049    ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; divider[23]                                                                                                    ; FF_X26_Y11_N27     ; 4097    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; divider[24]                                                                                                    ; FF_X26_Y11_N17     ; 2064    ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; divider[25]                                                                                                    ; FF_X26_Y11_N13     ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; divider[8]                                                                                                     ; FF_X26_Y12_N7      ; 157     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; i[31]~1                                                                                                        ; LCCOMB_X25_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; init_0_2[0]                                                                                                    ; FF_X23_Y22_N27     ; 933     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; init_0_3[0]                                                                                                    ; FF_X26_Y29_N5      ; 211     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; init_0_4[0]                                                                                                    ; FF_X28_Y12_N27     ; 472     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; init_0_7[0]                                                                                                    ; FF_X24_Y25_N1      ; 469     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcd_data~17                                                                                                    ; LCCOMB_X30_Y25_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_data~3                                                                                                     ; LCCOMB_X24_Y25_N20 ; 4656    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_0~1                                                                                                        ; LCCOMB_X24_Y25_N26 ; 302     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_0~22                                                                                                       ; LCCOMB_X24_Y25_N6  ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_0~3                                                                                                        ; LCCOMB_X24_Y25_N30 ; 159     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_0~6                                                                                                        ; LCCOMB_X24_Y25_N12 ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; page[0]~0                                                                                                      ; LCCOMB_X21_Y17_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4          ; 64      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clk                                                                                                            ; PIN_R8         ; 74      ; 1                                    ; Global Clock         ; GCLK15           ; --                        ;
; divider[19]                                                                                                    ; FF_X26_Y11_N31 ; 2177    ; 1133                                 ; Global Clock         ; GCLK11           ; --                        ;
; divider[20]                                                                                                    ; FF_X26_Y11_N11 ; 30      ; 16                                   ; Global Clock         ; GCLK12           ; --                        ;
; divider[22]                                                                                                    ; FF_X26_Y11_N29 ; 2049    ; 875                                  ; Global Clock         ; GCLK17           ; --                        ;
; divider[23]                                                                                                    ; FF_X26_Y11_N27 ; 4097    ; 1834                                 ; Global Clock         ; GCLK13           ; --                        ;
; divider[24]                                                                                                    ; FF_X26_Y11_N17 ; 2064    ; 938                                  ; Global Clock         ; GCLK16           ; --                        ;
; divider[25]                                                                                                    ; FF_X26_Y11_N13 ; 33      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; divider[8]                                                                                                     ; FF_X26_Y12_N7  ; 157     ; 71                                   ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; lcd_data~3                                                                                                              ; 4656    ;
; page[0]                                                                                                                 ; 3894    ;
; page[1]                                                                                                                 ; 3360    ;
; i[1]                                                                                                                    ; 1096    ;
; Mux2023~73                                                                                                              ; 977     ;
; init_0_2[0]                                                                                                             ; 933     ;
; page[2]                                                                                                                 ; 928     ;
; i[0]                                                                                                                    ; 893     ;
; Mux2023~74                                                                                                              ; 493     ;
; init_0_4[0]                                                                                                             ; 472     ;
; init_0_7[0]                                                                                                             ; 469     ;
; i[2]                                                                                                                    ; 351     ;
; Mux2023~72                                                                                                              ; 331     ;
; i[3]                                                                                                                    ; 320     ;
; i[5]                                                                                                                    ; 317     ;
; mem_0~1                                                                                                                 ; 302     ;
; i[4]                                                                                                                    ; 294     ;
; Mux2023~76                                                                                                              ; 233     ;
; Mux2023~75                                                                                                              ; 216     ;
; init_0_3[0]                                                                                                             ; 211     ;
; Mux2023~71                                                                                                              ; 172     ;
; life[0]                                                                                                                 ; 170     ;
; life[1]                                                                                                                 ; 170     ;
; mem_0~3                                                                                                                 ; 159     ;
; Mux2023~77                                                                                                              ; 114     ;
; bonus[31]                                                                                                               ; 113     ;
; Mux2023~78                                                                                                              ; 104     ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|_~1                                               ; 101     ;
; mem_0~6                                                                                                                 ; 101     ;
; Mux2023~83                                                                                                              ; 91      ;
; Mux2023~84                                                                                                              ; 89      ;
; Mux2023~70                                                                                                              ; 72      ;
; mem_0~22                                                                                                                ; 70      ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                                 ; 65      ;
; Mux2023~67                                                                                                              ; 50      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|op_1~60                                           ; 50      ;
; Mux2023~80                                                                                                              ; 49      ;
; Mux2023~81                                                                                                              ; 48      ;
; i[6]                                                                                                                    ; 46      ;
; Mux2023~93                                                                                                              ; 42      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|_~4                                               ; 37      ;
; bonus[31]~97                                                                                                            ; 32      ;
; page[0]~0                                                                                                               ; 32      ;
; i[31]~1                                                                                                                 ; 32      ;
; Mux2918~0                                                                                                               ; 32      ;
; Mux2023~69                                                                                                              ; 31      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_go                                                           ; 27      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_d[0]                                                              ; 26      ;
; Mux2023~79                                                                                                              ; 26      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_d[1]                                                              ; 25      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_29_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_28_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_27_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_26_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_25_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_24_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_23_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_22_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_21_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_20_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_19_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_18_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_17_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_16_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_15_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_14_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~14 ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~14  ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~14  ; 24      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[4]~1                                                        ; 23      ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                             ; 23      ;
; Mux2591~0                                                                                                               ; 23      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~12  ; 23      ;
; KEY[0]~input                                                                                                            ; 22      ;
; Mux2023~88                                                                                                              ; 21      ;
; Mux3063~0                                                                                                               ; 21      ;
; Mux2023~89                                                                                                              ; 20      ;
; Mux2603~0                                                                                                               ; 20      ;
; Mux2023~82                                                                                                              ; 18      ;
; Mux1122~4                                                                                                               ; 18      ;
; lcd_data~2                                                                                                              ; 18      ;
; Mux2023~96                                                                                                              ; 17      ;
; count[0]                                                                                                                ; 17      ;
; mario_page[2]                                                                                                           ; 16      ;
; mario_page[1]                                                                                                           ; 16      ;
; Mux2023~97                                                                                                              ; 16      ;
; always19~5                                                                                                              ; 16      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_30_result_int[9]~14 ; 16      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                           ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|LessThan0~0                                                      ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[2]                                                     ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[0]                                                     ; 15      ;
; Equal57~0                                                                                                               ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 15      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[3]                                                     ; 14      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[1]                                                     ; 14      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 14      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; mario_page[0]                                                                                                           ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10 ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10  ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6   ; 13      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[1]~9                                     ; 12      ;
; Mux2023~85                                                                                                              ; 12      ;
; always19~4                                                                                                              ; 12      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10 ; 12      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 12      ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 12      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8   ; 12      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10 ; 12      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[0]~11                                    ; 11      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[23]                                                         ; 11      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~0                                    ; 11      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                     ; 11      ;
; always19~17                                                                                                             ; 11      ;
; always19~16                                                                                                             ; 11      ;
; Mux2023~65                                                                                                              ; 11      ;
; Mux1059~3                                                                                                               ; 11      ;
; LessThan4~0                                                                                                             ; 11      ;
; count[2]                                                                                                                ; 11      ;
; always19~19                                                                                                             ; 10      ;
; Mux2019~64                                                                                                              ; 10      ;
; Mux2023~100                                                                                                             ; 10      ;
; Mux3194~16                                                                                                              ; 10      ;
; Mux1045~3                                                                                                               ; 10      ;
; Mux3195~0                                                                                                               ; 10      ;
; lcd_rw~0                                                                                                                ; 10      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10 ; 10      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[1]                                                       ; 9       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~2                                    ; 9       ;
; count[0]~17                                                                                                             ; 9       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                     ; 9       ;
; Mux2023~98                                                                                                              ; 9       ;
; Mux2023~94                                                                                                              ; 9       ;
; Mux2023~86                                                                                                              ; 9       ;
; Mux3199~13                                                                                                              ; 9       ;
; Mux601~2                                                                                                                ; 9       ;
; gameover[0]~2                                                                                                           ; 9       ;
; Equal55~4                                                                                                               ; 9       ;
; count[1]                                                                                                                ; 9       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]~0                   ; 8       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~6                                    ; 8       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~4                                    ; 8       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~4                                    ; 8       ;
; Mux3198~38                                                                                                              ; 8       ;
; Mux2023~99                                                                                                              ; 8       ;
; Mux2023~95                                                                                                              ; 8       ;
; Mux2023~90                                                                                                              ; 8       ;
; Mux2023~87                                                                                                              ; 8       ;
; Mux3199~19                                                                                                              ; 8       ;
; mem_0[113][6][0]                                                                                                        ; 8       ;
; start[0]                                                                                                                ; 8       ;
; G_SENSOR_INT~input                                                                                                      ; 7       ;
; ~GND                                                                                                                    ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~16                                                   ; 7       ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[20]                                                         ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|WideNor0~0                       ; 7       ;
; lcd_data~6                                                                                                              ; 7       ;
; mem[63][6][0]                                                                                                           ; 7       ;
; mem[60][6][0]                                                                                                           ; 7       ;
; mem[61][6][0]                                                                                                           ; 7       ;
; mem[62][6][0]                                                                                                           ; 7       ;
; mem[15][6][0]                                                                                                           ; 7       ;
; mem[12][6][0]                                                                                                           ; 7       ;
; mem[13][6][0]                                                                                                           ; 7       ;
; mem[14][6][0]                                                                                                           ; 7       ;
; mem[31][6][0]                                                                                                           ; 7       ;
; mem[28][6][0]                                                                                                           ; 7       ;
; mem[29][6][0]                                                                                                           ; 7       ;
; mem[30][6][0]                                                                                                           ; 7       ;
; mem[47][6][0]                                                                                                           ; 7       ;
; mem[44][6][0]                                                                                                           ; 7       ;
; mem[45][6][0]                                                                                                           ; 7       ;
; mem[46][6][0]                                                                                                           ; 7       ;
; mem[51][6][0]                                                                                                           ; 7       ;
; mem[48][6][0]                                                                                                           ; 7       ;
; mem[49][6][0]                                                                                                           ; 7       ;
; mem[50][6][0]                                                                                                           ; 7       ;
; mem[3][6][0]                                                                                                            ; 7       ;
; mem[0][6][0]                                                                                                            ; 7       ;
; mem[1][6][0]                                                                                                            ; 7       ;
; mem[2][6][0]                                                                                                            ; 7       ;
; mem[35][6][0]                                                                                                           ; 7       ;
; mem[32][6][0]                                                                                                           ; 7       ;
; mem[33][6][0]                                                                                                           ; 7       ;
; mem[34][6][0]                                                                                                           ; 7       ;
; mem[19][6][0]                                                                                                           ; 7       ;
; mem[16][6][0]                                                                                                           ; 7       ;
; mem[17][6][0]                                                                                                           ; 7       ;
; mem[18][6][0]                                                                                                           ; 7       ;
; mem[59][6][0]                                                                                                           ; 7       ;
; mem[56][6][0]                                                                                                           ; 7       ;
; mem[57][6][0]                                                                                                           ; 7       ;
; mem[58][6][0]                                                                                                           ; 7       ;
; mem[11][6][0]                                                                                                           ; 7       ;
; mem[8][6][0]                                                                                                            ; 7       ;
; mem[9][6][0]                                                                                                            ; 7       ;
; mem[10][6][0]                                                                                                           ; 7       ;
; mem[27][6][0]                                                                                                           ; 7       ;
; mem[24][6][0]                                                                                                           ; 7       ;
; mem[25][6][0]                                                                                                           ; 7       ;
; mem[26][6][0]                                                                                                           ; 7       ;
; mem[43][6][0]                                                                                                           ; 7       ;
; mem[40][6][0]                                                                                                           ; 7       ;
; mem[41][6][0]                                                                                                           ; 7       ;
; mem[42][6][0]                                                                                                           ; 7       ;
; mem[55][6][0]                                                                                                           ; 7       ;
; mem[52][6][0]                                                                                                           ; 7       ;
; mem[53][6][0]                                                                                                           ; 7       ;
; mem[54][6][0]                                                                                                           ; 7       ;
; mem[7][6][0]                                                                                                            ; 7       ;
; mem[4][6][0]                                                                                                            ; 7       ;
; mem[5][6][0]                                                                                                            ; 7       ;
; mem[6][6][0]                                                                                                            ; 7       ;
; mem[39][6][0]                                                                                                           ; 7       ;
; mem[36][6][0]                                                                                                           ; 7       ;
; mem[37][6][0]                                                                                                           ; 7       ;
; mem[38][6][0]                                                                                                           ; 7       ;
; mem[23][6][0]                                                                                                           ; 7       ;
; mem[20][6][0]                                                                                                           ; 7       ;
; mem[21][6][0]                                                                                                           ; 7       ;
; mem[22][6][0]                                                                                                           ; 7       ;
; mem[127][6][0]                                                                                                          ; 7       ;
; mem[79][6][0]                                                                                                           ; 7       ;
; mem[111][6][0]                                                                                                          ; 7       ;
; mem[95][6][0]                                                                                                           ; 7       ;
; mem[115][6][0]                                                                                                          ; 7       ;
; mem[67][6][0]                                                                                                           ; 7       ;
; mem[83][6][0]                                                                                                           ; 7       ;
; mem[99][6][0]                                                                                                           ; 7       ;
; mem[123][6][0]                                                                                                          ; 7       ;
; mem[75][6][0]                                                                                                           ; 7       ;
; mem[91][6][0]                                                                                                           ; 7       ;
; mem[107][6][0]                                                                                                          ; 7       ;
; mem[119][6][0]                                                                                                          ; 7       ;
; mem[71][6][0]                                                                                                           ; 7       ;
; mem[87][6][0]                                                                                                           ; 7       ;
; mem[103][6][0]                                                                                                          ; 7       ;
; mem[124][6][0]                                                                                                          ; 7       ;
; mem[76][6][0]                                                                                                           ; 7       ;
; mem[92][6][0]                                                                                                           ; 7       ;
; mem[108][6][0]                                                                                                          ; 7       ;
; mem[112][6][0]                                                                                                          ; 7       ;
; mem[64][6][0]                                                                                                           ; 7       ;
; mem[96][6][0]                                                                                                           ; 7       ;
; mem[80][6][0]                                                                                                           ; 7       ;
; mem[120][6][0]                                                                                                          ; 7       ;
; mem[72][6][0]                                                                                                           ; 7       ;
; mem[88][6][0]                                                                                                           ; 7       ;
; mem[104][6][0]                                                                                                          ; 7       ;
; mem[116][6][0]                                                                                                          ; 7       ;
; mem[68][6][0]                                                                                                           ; 7       ;
; mem[100][6][0]                                                                                                          ; 7       ;
; mem[84][6][0]                                                                                                           ; 7       ;
; mem[125][6][0]                                                                                                          ; 7       ;
; mem[101][6][0]                                                                                                          ; 7       ;
; mem[117][6][0]                                                                                                          ; 7       ;
; mem[109][6][0]                                                                                                          ; 7       ;
; mem[89][6][0]                                                                                                           ; 7       ;
; mem[65][6][0]                                                                                                           ; 7       ;
; mem[73][6][0]                                                                                                           ; 7       ;
; mem[81][6][0]                                                                                                           ; 7       ;
; mem[121][6][0]                                                                                                          ; 7       ;
; mem[97][6][0]                                                                                                           ; 7       ;
; mem[105][6][0]                                                                                                          ; 7       ;
; mem[113][6][0]                                                                                                          ; 7       ;
; mem[93][6][0]                                                                                                           ; 7       ;
; mem[69][6][0]                                                                                                           ; 7       ;
; mem[77][6][0]                                                                                                           ; 7       ;
; mem[85][6][0]                                                                                                           ; 7       ;
; mem[126][6][0]                                                                                                          ; 7       ;
; mem[86][6][0]                                                                                                           ; 7       ;
; mem[118][6][0]                                                                                                          ; 7       ;
; mem[94][6][0]                                                                                                           ; 7       ;
; mem[106][6][0]                                                                                                          ; 7       ;
; mem[66][6][0]                                                                                                           ; 7       ;
; mem[98][6][0]                                                                                                           ; 7       ;
; mem[74][6][0]                                                                                                           ; 7       ;
; mem[122][6][0]                                                                                                          ; 7       ;
; mem[82][6][0]                                                                                                           ; 7       ;
; mem[114][6][0]                                                                                                          ; 7       ;
; mem[90][6][0]                                                                                                           ; 7       ;
; mem[110][6][0]                                                                                                          ; 7       ;
; mem[70][6][0]                                                                                                           ; 7       ;
; mem[102][6][0]                                                                                                          ; 7       ;
; mem[78][6][0]                                                                                                           ; 7       ;
; mem_0[63][6][0]                                                                                                         ; 7       ;
; mem_0[60][6][0]                                                                                                         ; 7       ;
; mem_0[61][6][0]                                                                                                         ; 7       ;
; mem_0[62][6][0]                                                                                                         ; 7       ;
; mem_0[15][6][0]                                                                                                         ; 7       ;
; mem_0[12][6][0]                                                                                                         ; 7       ;
; mem_0[13][6][0]                                                                                                         ; 7       ;
; mem_0[14][6][0]                                                                                                         ; 7       ;
; mem_0[31][6][0]                                                                                                         ; 7       ;
; mem_0[28][6][0]                                                                                                         ; 7       ;
; mem_0[29][6][0]                                                                                                         ; 7       ;
; mem_0[30][6][0]                                                                                                         ; 7       ;
; mem_0[47][6][0]                                                                                                         ; 7       ;
; mem_0[44][6][0]                                                                                                         ; 7       ;
; mem_0[45][6][0]                                                                                                         ; 7       ;
; mem_0[46][6][0]                                                                                                         ; 7       ;
; mem_0[51][6][0]                                                                                                         ; 7       ;
; mem_0[48][6][0]                                                                                                         ; 7       ;
; mem_0[49][6][0]                                                                                                         ; 7       ;
; mem_0[50][6][0]                                                                                                         ; 7       ;
; mem_0[3][6][0]                                                                                                          ; 7       ;
; mem_0[0][6][0]                                                                                                          ; 7       ;
; mem_0[1][6][0]                                                                                                          ; 7       ;
; mem_0[2][6][0]                                                                                                          ; 7       ;
; mem_0[35][6][0]                                                                                                         ; 7       ;
; mem_0[32][6][0]                                                                                                         ; 7       ;
; mem_0[33][6][0]                                                                                                         ; 7       ;
; mem_0[34][6][0]                                                                                                         ; 7       ;
; mem_0[19][6][0]                                                                                                         ; 7       ;
; mem_0[16][6][0]                                                                                                         ; 7       ;
; mem_0[17][6][0]                                                                                                         ; 7       ;
; mem_0[18][6][0]                                                                                                         ; 7       ;
; mem_0[59][6][0]                                                                                                         ; 7       ;
; mem_0[56][6][0]                                                                                                         ; 7       ;
; mem_0[57][6][0]                                                                                                         ; 7       ;
; mem_0[58][6][0]                                                                                                         ; 7       ;
; mem_0[11][6][0]                                                                                                         ; 7       ;
; mem_0[8][6][0]                                                                                                          ; 7       ;
; mem_0[9][6][0]                                                                                                          ; 7       ;
; mem_0[10][6][0]                                                                                                         ; 7       ;
; mem_0[27][6][0]                                                                                                         ; 7       ;
; mem_0[24][6][0]                                                                                                         ; 7       ;
; mem_0[25][6][0]                                                                                                         ; 7       ;
; mem_0[26][6][0]                                                                                                         ; 7       ;
; mem_0[43][6][0]                                                                                                         ; 7       ;
; mem_0[40][6][0]                                                                                                         ; 7       ;
; mem_0[41][6][0]                                                                                                         ; 7       ;
; Mux3192~0                                                                                                               ; 7       ;
; finish[40][0][0]                                                                                                        ; 7       ;
; mem_0[42][6][0]                                                                                                         ; 7       ;
; mem_0[55][6][0]                                                                                                         ; 7       ;
; mem_0[52][6][0]                                                                                                         ; 7       ;
; mem_0[53][6][0]                                                                                                         ; 7       ;
; mem_0[54][6][0]                                                                                                         ; 7       ;
; mem_0[7][6][0]                                                                                                          ; 7       ;
; mem_0[4][6][0]                                                                                                          ; 7       ;
; mem_0[5][6][0]                                                                                                          ; 7       ;
; mem_0[6][6][0]                                                                                                          ; 7       ;
; mem_0[39][6][0]                                                                                                         ; 7       ;
; mem_0[36][6][0]                                                                                                         ; 7       ;
; mem_0[37][6][0]                                                                                                         ; 7       ;
; mem_0[38][6][0]                                                                                                         ; 7       ;
; mem_0[23][6][0]                                                                                                         ; 7       ;
; mem_0[20][6][0]                                                                                                         ; 7       ;
; mem_0[21][6][0]                                                                                                         ; 7       ;
; mem_0[22][6][0]                                                                                                         ; 7       ;
; mem_0[127][6][0]                                                                                                        ; 7       ;
; mem_0[124][6][0]                                                                                                        ; 7       ;
; mem_0[125][6][0]                                                                                                        ; 7       ;
; mem_0[126][6][0]                                                                                                        ; 7       ;
; mem_0[79][6][0]                                                                                                         ; 7       ;
; mem_0[76][6][0]                                                                                                         ; 7       ;
; mem_0[77][6][0]                                                                                                         ; 7       ;
; mem_0[78][6][0]                                                                                                         ; 7       ;
; mem_0[95][6][0]                                                                                                         ; 7       ;
; mem_0[92][6][0]                                                                                                         ; 7       ;
; mem_0[93][6][0]                                                                                                         ; 7       ;
; mem_0[94][6][0]                                                                                                         ; 7       ;
; mem_0[108][6][0]                                                                                                        ; 7       ;
; mem_0[109][6][0]                                                                                                        ; 7       ;
; mem_0[112][6][0]                                                                                                        ; 7       ;
; mem_0[67][6][0]                                                                                                         ; 7       ;
; mem_0[64][6][0]                                                                                                         ; 7       ;
; mem_0[65][6][0]                                                                                                         ; 7       ;
; mem_0[66][6][0]                                                                                                         ; 7       ;
; mem_0[99][6][0]                                                                                                         ; 7       ;
; mem_0[96][6][0]                                                                                                         ; 7       ;
; mem_0[97][6][0]                                                                                                         ; 7       ;
; mem_0[98][6][0]                                                                                                         ; 7       ;
; mem_0[83][6][0]                                                                                                         ; 7       ;
; mem_0[80][6][0]                                                                                                         ; 7       ;
; mem_0[81][6][0]                                                                                                         ; 7       ;
; mem_0[82][6][0]                                                                                                         ; 7       ;
; mem_0[119][6][0]                                                                                                        ; 7       ;
; mem_0[116][6][0]                                                                                                        ; 7       ;
; mem_0[117][6][0]                                                                                                        ; 7       ;
; mem_0[118][6][0]                                                                                                        ; 7       ;
; mem_0[71][6][0]                                                                                                         ; 7       ;
; mem_0[68][6][0]                                                                                                         ; 7       ;
; mem_0[69][6][0]                                                                                                         ; 7       ;
; mem_0[70][6][0]                                                                                                         ; 7       ;
; mem_0[103][6][0]                                                                                                        ; 7       ;
; mem_0[100][6][0]                                                                                                        ; 7       ;
; mem_0[101][6][0]                                                                                                        ; 7       ;
; mem_0[102][6][0]                                                                                                        ; 7       ;
; mem_0[87][6][0]                                                                                                         ; 7       ;
; mem_0[84][6][0]                                                                                                         ; 7       ;
; mem_0[85][6][0]                                                                                                         ; 7       ;
; mem_0[86][6][0]                                                                                                         ; 7       ;
; mem_0[123][6][0]                                                                                                        ; 7       ;
; mem_0[120][6][0]                                                                                                        ; 7       ;
; mem_0[121][6][0]                                                                                                        ; 7       ;
; mem_0[122][6][0]                                                                                                        ; 7       ;
; mem_0[75][6][0]                                                                                                         ; 7       ;
; mem_0[72][6][0]                                                                                                         ; 7       ;
; mem_0[73][6][0]                                                                                                         ; 7       ;
; mem_0[74][6][0]                                                                                                         ; 7       ;
; mem_0[91][6][0]                                                                                                         ; 7       ;
; mem_0[88][6][0]                                                                                                         ; 7       ;
; mem_0[89][6][0]                                                                                                         ; 7       ;
; mem_0[90][6][0]                                                                                                         ; 7       ;
; mem_0[107][6][0]                                                                                                        ; 7       ;
; mem_0[104][6][0]                                                                                                        ; 7       ;
; mem_0[105][6][0]                                                                                                        ; 7       ;
; mem_0[106][6][0]                                                                                                        ; 7       ;
; lcd_e~0                                                                                                                 ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                     ; 7       ;
; mem_0[111][6][0]                                                                                                        ; 7       ;
; mem_0[110][6][0]                                                                                                        ; 7       ;
; mem_0[115][6][0]                                                                                                        ; 7       ;
; mem_0[114][6][0]                                                                                                        ; 7       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[2]~10                                    ; 6       ;
; Mux2019~619                                                                                                             ; 6       ;
; Mux2019~618                                                                                                             ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[12]~13                                                  ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_back                                                        ; 6       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~5                                    ; 6       ;
; Equal18~0                                                                                                               ; 6       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~3                                    ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|high_byte                                                        ; 6       ;
; lcd_data~17                                                                                                             ; 6       ;
; LessThan7~2                                                                                                             ; 6       ;
; Mux2023~68                                                                                                              ; 6       ;
; Mux2023~66                                                                                                              ; 6       ;
; Mux2024~58                                                                                                              ; 6       ;
; Mux3199~43                                                                                                              ; 6       ;
; LessThan10~0                                                                                                            ; 6       ;
; Mux2025~99                                                                                                              ; 6       ;
; finish[113][0][0]                                                                                                       ; 6       ;
; Mux2025~87                                                                                                              ; 6       ;
; already_on                                                                                                              ; 6       ;
; Equal55~2                                                                                                               ; 6       ;
; lcd_data[7]~reg0                                                                                                        ; 6       ;
; lcd_data[6]~reg0                                                                                                        ; 6       ;
; lcd_data[3]~reg0                                                                                                        ; 6       ;
; count[8]                                                                                                                ; 6       ;
; always19~18                                                                                                             ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[1]~0                                                     ; 5       ;
; mem~63                                                                                                                  ; 5       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~3                                    ; 5       ;
; Equal37~35                                                                                                              ; 5       ;
; mem~61                                                                                                                  ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                     ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                     ; 5       ;
; finish[41][0][4]                                                                                                        ; 5       ;
; lcd_data~9                                                                                                              ; 5       ;
; Mux2038~4                                                                                                               ; 5       ;
; Mux1039~3                                                                                                               ; 5       ;
; LessThan5~2                                                                                                             ; 5       ;
; Mux2019~69                                                                                                              ; 5       ;
; Mux2019~67                                                                                                              ; 5       ;
; Mux2020~63                                                                                                              ; 5       ;
; Mux2019~65                                                                                                              ; 5       ;
; Mux2023~91                                                                                                              ; 5       ;
; page[3]                                                                                                                 ; 5       ;
; finish[107][0][0]                                                                                                       ; 5       ;
; i[31]                                                                                                                   ; 5       ;
; lcd_rw~1                                                                                                                ; 5       ;
; Equal58~0                                                                                                               ; 5       ;
; gameover[0]                                                                                                             ; 5       ;
; Equal59~0                                                                                                               ; 5       ;
; Equal55~1                                                                                                               ; 5       ;
; Equal55~0                                                                                                               ; 5       ;
; lcd_data[4]~reg0                                                                                                        ; 5       ;
; lcd_data[0]~reg0                                                                                                        ; 5       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                  ; 5       ;
; count[3]                                                                                                                ; 5       ;
; Mux3199~82                                                                                                              ; 4       ;
; mario_page[1]~0                                                                                                         ; 4       ;
; always8~0                                                                                                               ; 4       ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|abs_select_high[3]~0                                                   ; 4       ;
; Equal34~1                                                                                                               ; 4       ;
; Equal29~0                                                                                                               ; 4       ;
; WideNor2~0                                                                                                              ; 4       ;
; WideOr16~0                                                                                                              ; 4       ;
; Equal37~36                                                                                                              ; 4       ;
; Equal43~0                                                                                                               ; 4       ;
; WideNor3~2                                                                                                              ; 4       ;
; WideNor1~0                                                                                                              ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~2                                    ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~1                                    ; 4       ;
; Equal70~2                                                                                                               ; 4       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_ready                                                       ; 4       ;
; Mux3199~74                                                                                                              ; 4       ;
; Mux3199~58                                                                                                              ; 4       ;
; Mux3194~18                                                                                                              ; 4       ;
; lcd_data~30                                                                                                             ; 4       ;
; lcd_data~28                                                                                                             ; 4       ;
; lcd_data~25                                                                                                             ; 4       ;
; Mux2543~1                                                                                                               ; 4       ;
; LessThan8~3                                                                                                             ; 4       ;
; mem_0[111][6][3]                                                                                                        ; 4       ;
; mem_0[110][6][3]                                                                                                        ; 4       ;
; mem_0[115][6][3]                                                                                                        ; 4       ;
; mem_0[112][6][3]                                                                                                        ; 4       ;
; mem_0[113][6][3]                                                                                                        ; 4       ;
; mem_0[114][6][3]                                                                                                        ; 4       ;
; finish[111][0][4]                                                                                                       ; 4       ;
; finish[100][0][4]                                                                                                       ; 4       ;
; finish[105][0][4]                                                                                                       ; 4       ;
; finish[110][0][7]                                                                                                       ; 4       ;
; Mux2019~71                                                                                                              ; 4       ;
; Mux2019~70                                                                                                              ; 4       ;
; Mux2019~68                                                                                                              ; 4       ;
; mem[41][0][4]                                                                                                           ; 4       ;
; Mux2023~101                                                                                                             ; 4       ;
; Mux2023~92                                                                                                              ; 4       ;
; Mux2023~64                                                                                                              ; 4       ;
; Mux2167~0                                                                                                               ; 4       ;
; page[4]                                                                                                                 ; 4       ;
; page[5]                                                                                                                 ; 4       ;
; page[6]                                                                                                                 ; 4       ;
; page[7]                                                                                                                 ; 4       ;
; Mux3198~34                                                                                                              ; 4       ;
; Mux3199~27                                                                                                              ; 4       ;
; Mux2503~0                                                                                                               ; 4       ;
; mem[107][0][0]                                                                                                          ; 4       ;
; mem[101][0][0]                                                                                                          ; 4       ;
; mem[113][0][0]                                                                                                          ; 4       ;
; finish[111][0][0]                                                                                                       ; 4       ;
; finish[101][0][0]                                                                                                       ; 4       ;
; i[29]                                                                                                                   ; 4       ;
; i[30]                                                                                                                   ; 4       ;
; i[7]                                                                                                                    ; 4       ;
; Equal56~0                                                                                                               ; 4       ;
; lcd_data[5]~reg0                                                                                                        ; 4       ;
; lcd_data[2]~reg0                                                                                                        ; 4       ;
; lcd_data[1]~reg0                                                                                                        ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div0|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                  ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~53                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~51                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~49                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~47                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~45                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~43                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~41                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~39                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~37                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~35                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~33                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~31                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~29                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~27                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~25                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~23                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~21                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~19                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~17                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~15                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~13                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~11                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~9                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~7                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~5                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~3                  ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; Mux3198~125                                                                                                             ; 3       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[183]~381           ; 3       ;
; Mux1122~8                                                                                                               ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|low_byte_data[7]~0                                               ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~11                                                   ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[0]                                                       ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[15]                                                     ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[1]~0                                                   ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]                     ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|high_byte~0                                                      ; 3       ;
; WideOr15~0                                                                                                              ; 3       ;
; Equal24~1                                                                                                               ; 3       ;
; Equal24~0                                                                                                               ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[2]~26                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[3]~25                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[4]~24                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[5]~23                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[6]~22                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[7]~21                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[8]~20                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[9]~19                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[10]~18                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[11]~17                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[12]~16                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[13]~15                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[14]~14                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[15]~13                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[16]~12                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[17]~11                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[18]~10                                   ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[19]~9                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[20]~8                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[21]~7                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[22]~6                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[23]~5                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[24]~4                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[25]~3                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[26]~2                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[27]~1                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|quotient[28]~0                                    ; 3       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|_~0                                               ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[0]~0                  ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~0                        ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|clear_status~0                                                   ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data~10                                                      ; 3       ;
; Mux3199~73                                                                                                              ; 3       ;
; Mux3199~72                                                                                                              ; 3       ;
; Mux3199~70                                                                                                              ; 3       ;
; Mux3198~84                                                                                                              ; 3       ;
; Mux2887~0                                                                                                               ; 3       ;
; lcd_data~23                                                                                                             ; 3       ;
; Mux3198~66                                                                                                              ; 3       ;
; Mux3198~62                                                                                                              ; 3       ;
; Mux3198~61                                                                                                              ; 3       ;
; Mux3198~51                                                                                                              ; 3       ;
; mem_0[64][5][6]                                                                                                         ; 3       ;
; mem_0[73][7][6]                                                                                                         ; 3       ;
; mem_0[73][4][6]                                                                                                         ; 3       ;
; mem_0[75][7][6]                                                                                                         ; 3       ;
; mem_0[75][4][6]                                                                                                         ; 3       ;
; mem_0[74][7][6]                                                                                                         ; 3       ;
; mem_0[74][4][6]                                                                                                         ; 3       ;
; mem_0[77][7][6]                                                                                                         ; 3       ;
; mem_0[77][4][6]                                                                                                         ; 3       ;
; mem_0[76][7][6]                                                                                                         ; 3       ;
; mem_0[76][4][6]                                                                                                         ; 3       ;
; mem_0[93][3][6]                                                                                                         ; 3       ;
; mem_0[95][5][6]                                                                                                         ; 3       ;
; mem_0[94][5][6]                                                                                                         ; 3       ;
; mem_0[95][3][6]                                                                                                         ; 3       ;
; mem_0[94][3][6]                                                                                                         ; 3       ;
; mem_0[115][7][6]                                                                                                        ; 3       ;
; mem_0[115][4][6]                                                                                                        ; 3       ;
; mem_0[115][5][6]                                                                                                        ; 3       ;
; mem_0[115][2][6]                                                                                                        ; 3       ;
; mem_0[114][7][6]                                                                                                        ; 3       ;
; mem_0[114][4][6]                                                                                                        ; 3       ;
; mem_0[114][5][6]                                                                                                        ; 3       ;
; mem_0[114][2][6]                                                                                                        ; 3       ;
; mem_0[117][7][6]                                                                                                        ; 3       ;
; mem_0[117][4][6]                                                                                                        ; 3       ;
; mem_0[117][5][6]                                                                                                        ; 3       ;
; mem_0[117][2][6]                                                                                                        ; 3       ;
; mem_0[116][7][6]                                                                                                        ; 3       ;
; mem_0[116][4][6]                                                                                                        ; 3       ;
; mem_0[116][5][6]                                                                                                        ; 3       ;
; mem_0[118][7][6]                                                                                                        ; 3       ;
; mem_0[118][4][6]                                                                                                        ; 3       ;
; mem_0[118][5][6]                                                                                                        ; 3       ;
; mem_0[118][2][6]                                                                                                        ; 3       ;
; mem_0[116][2][6]                                                                                                        ; 3       ;
; mem_0[123][7][6]                                                                                                        ; 3       ;
; mem_0[123][4][6]                                                                                                        ; 3       ;
; mem_0[123][5][6]                                                                                                        ; 3       ;
; mem_0[123][2][6]                                                                                                        ; 3       ;
; mem_0[122][7][6]                                                                                                        ; 3       ;
; mem_0[122][4][6]                                                                                                        ; 3       ;
; mem_0[122][5][6]                                                                                                        ; 3       ;
; mem_0[122][2][6]                                                                                                        ; 3       ;
; mem_0[97][3][6]                                                                                                         ; 3       ;
; mem_0[99][5][6]                                                                                                         ; 3       ;
; mem_0[98][3][6]                                                                                                         ; 3       ;
; mem_0[98][5][6]                                                                                                         ; 3       ;
; mem_0[96][3][6]                                                                                                         ; 3       ;
; mem_0[111][7][6]                                                                                                        ; 3       ;
; mem_0[111][4][6]                                                                                                        ; 3       ;
; mem_0[111][5][6]                                                                                                        ; 3       ;
; mem_0[111][2][6]                                                                                                        ; 3       ;
; mem_0[110][7][6]                                                                                                        ; 3       ;
; mem_0[110][4][6]                                                                                                        ; 3       ;
; mem_0[110][5][6]                                                                                                        ; 3       ;
; mem_0[110][2][6]                                                                                                        ; 3       ;
; mem_0[104][5][6]                                                                                                        ; 3       ;
; mem_0[100][5][6]                                                                                                        ; 3       ;
; mem_0[103][5][6]                                                                                                        ; 3       ;
; mem_0[25][7][6]                                                                                                         ; 3       ;
; mem_0[24][7][6]                                                                                                         ; 3       ;
; mem_0[30][7][6]                                                                                                         ; 3       ;
; mem_0[29][7][6]                                                                                                         ; 3       ;
; mem_0[28][7][6]                                                                                                         ; 3       ;
; mem_0[64][2][6]                                                                                                         ; 3       ;
; mem_0[33][7][6]                                                                                                         ; 3       ;
; mem_0[34][7][6]                                                                                                         ; 3       ;
; mem_0[55][5][6]                                                                                                         ; 3       ;
; mem_0[55][2][6]                                                                                                         ; 3       ;
; mem_0[54][5][6]                                                                                                         ; 3       ;
; mem_0[54][2][6]                                                                                                         ; 3       ;
; mem_0[57][3][6]                                                                                                         ; 3       ;
; mem_0[59][5][6]                                                                                                         ; 3       ;
; mem_0[59][2][6]                                                                                                         ; 3       ;
; mem_0[58][5][6]                                                                                                         ; 3       ;
; mem_0[58][2][6]                                                                                                         ; 3       ;
; mem_0[60][5][6]                                                                                                         ; 3       ;
; mem_0[63][5][6]                                                                                                         ; 3       ;
; mem_0[63][2][6]                                                                                                         ; 3       ;
; mem_0[60][2][6]                                                                                                         ; 3       ;
; mem_0[72][4][2]                                                                                                         ; 3       ;
; mem_0[73][4][2]                                                                                                         ; 3       ;
; mem_0[72][7][2]                                                                                                         ; 3       ;
; mem_0[73][7][2]                                                                                                         ; 3       ;
; mem_0[79][7][2]                                                                                                         ; 3       ;
; mem_0[79][4][2]                                                                                                         ; 3       ;
; mem_0[78][7][2]                                                                                                         ; 3       ;
; mem_0[78][4][2]                                                                                                         ; 3       ;
; mem_0[95][3][2]                                                                                                         ; 3       ;
; mem_0[123][7][2]                                                                                                        ; 3       ;
; mem_0[123][4][2]                                                                                                        ; 3       ;
; mem_0[123][5][2]                                                                                                        ; 3       ;
; mem_0[123][2][2]                                                                                                        ; 3       ;
; mem_0[122][7][2]                                                                                                        ; 3       ;
; mem_0[122][4][2]                                                                                                        ; 3       ;
; mem_0[122][5][2]                                                                                                        ; 3       ;
; mem_0[122][2][2]                                                                                                        ; 3       ;
; mem_0[97][5][2]                                                                                                         ; 3       ;
; mem_0[97][3][2]                                                                                                         ; 3       ;
; mem_0[96][3][2]                                                                                                         ; 3       ;
; mem_0[111][7][2]                                                                                                        ; 3       ;
; mem_0[111][4][2]                                                                                                        ; 3       ;
; mem_0[111][5][2]                                                                                                        ; 3       ;
; mem_0[111][2][2]                                                                                                        ; 3       ;
; mem_0[110][7][2]                                                                                                        ; 3       ;
; mem_0[110][4][2]                                                                                                        ; 3       ;
; mem_0[110][5][2]                                                                                                        ; 3       ;
; mem_0[110][2][2]                                                                                                        ; 3       ;
; mem_0[101][5][2]                                                                                                        ; 3       ;
; mem_0[27][7][2]                                                                                                         ; 3       ;
; mem_0[31][7][2]                                                                                                         ; 3       ;
; mem_0[57][5][2]                                                                                                         ; 3       ;
; mem_0[57][2][2]                                                                                                         ; 3       ;
; mem_0[57][3][2]                                                                                                         ; 3       ;
; mem_0[61][5][2]                                                                                                         ; 3       ;
; mem_0[61][2][2]                                                                                                         ; 3       ;
; mem_0[74][7][1]                                                                                                         ; 3       ;
; mem_0[74][4][1]                                                                                                         ; 3       ;
; mem_0[77][7][1]                                                                                                         ; 3       ;
; mem_0[77][4][1]                                                                                                         ; 3       ;
; mem_0[112][2][1]                                                                                                        ; 3       ;
; mem_0[112][7][1]                                                                                                        ; 3       ;
; mem_0[112][4][1]                                                                                                        ; 3       ;
; mem_0[112][5][1]                                                                                                        ; 3       ;
; mem_0[121][7][1]                                                                                                        ; 3       ;
; mem_0[121][4][1]                                                                                                        ; 3       ;
; mem_0[121][5][1]                                                                                                        ; 3       ;
; mem_0[121][2][1]                                                                                                        ; 3       ;
; mem_0[99][5][1]                                                                                                         ; 3       ;
; mem_0[98][5][1]                                                                                                         ; 3       ;
; mem_0[96][3][1]                                                                                                         ; 3       ;
; mem_0[100][5][1]                                                                                                        ; 3       ;
; mem_0[30][7][1]                                                                                                         ; 3       ;
; mem_0[29][7][1]                                                                                                         ; 3       ;
; mem_0[28][7][1]                                                                                                         ; 3       ;
; mem_0[57][3][1]                                                                                                         ; 3       ;
; mem_0[59][5][1]                                                                                                         ; 3       ;
; mem_0[59][2][1]                                                                                                         ; 3       ;
; mem_0[58][5][1]                                                                                                         ; 3       ;
; mem_0[58][2][1]                                                                                                         ; 3       ;
; mem_0[60][5][1]                                                                                                         ; 3       ;
; mem_0[60][2][1]                                                                                                         ; 3       ;
; mem_0[63][2][3]                                                                                                         ; 3       ;
; mem_0[61][2][3]                                                                                                         ; 3       ;
; mem_0[62][2][3]                                                                                                         ; 3       ;
; mem_0[63][5][3]                                                                                                         ; 3       ;
; mem_0[61][5][3]                                                                                                         ; 3       ;
; mem_0[62][5][3]                                                                                                         ; 3       ;
; mem_0[31][7][3]                                                                                                         ; 3       ;
; mem_0[32][7][3]                                                                                                         ; 3       ;
; mem_0[33][7][3]                                                                                                         ; 3       ;
; mem_0[59][3][3]                                                                                                         ; 3       ;
; mem_0[56][2][3]                                                                                                         ; 3       ;
; mem_0[56][3][3]                                                                                                         ; 3       ;
; mem_0[57][3][3]                                                                                                         ; 3       ;
; mem_0[58][3][3]                                                                                                         ; 3       ;
; mem_0[56][5][3]                                                                                                         ; 3       ;
; mem_0[24][7][3]                                                                                                         ; 3       ;
; mem_0[25][7][3]                                                                                                         ; 3       ;
; mem_0[26][7][3]                                                                                                         ; 3       ;
; Mux2855~3                                                                                                               ; 3       ;
; finish[40][0][1]                                                                                                        ; 3       ;
; mem_0[55][2][3]                                                                                                         ; 3       ;
; mem_0[55][3][3]                                                                                                         ; 3       ;
; mem_0[54][2][3]                                                                                                         ; 3       ;
; mem_0[54][3][3]                                                                                                         ; 3       ;
; mem_0[55][5][3]                                                                                                         ; 3       ;
; mem_0[54][5][3]                                                                                                         ; 3       ;
; mem_0[79][4][3]                                                                                                         ; 3       ;
; mem_0[79][7][3]                                                                                                         ; 3       ;
; mem_0[95][3][3]                                                                                                         ; 3       ;
; mem_0[95][5][3]                                                                                                         ; 3       ;
; mem_0[94][5][3]                                                                                                         ; 3       ;
; mem_0[110][7][3]                                                                                                        ; 3       ;
; finish[110][0][1]                                                                                                       ; 3       ;
; mem_0[110][2][3]                                                                                                        ; 3       ;
; mem_0[110][4][3]                                                                                                        ; 3       ;
; mem_0[110][5][3]                                                                                                        ; 3       ;
; finish[113][0][1]                                                                                                       ; 3       ;
; mem_0[96][3][3]                                                                                                         ; 3       ;
; mem_0[96][5][3]                                                                                                         ; 3       ;
; mem_0[97][3][3]                                                                                                         ; 3       ;
; finish[98][0][1]                                                                                                        ; 3       ;
; finish[101][0][1]                                                                                                       ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 25,508 / 71,559 ( 36 % ) ;
; C16 interconnects           ; 477 / 2,597 ( 18 % )     ;
; C4 interconnects            ; 12,423 / 46,848 ( 27 % ) ;
; Direct links                ; 5,357 / 71,559 ( 7 % )   ;
; Global clocks               ; 10 / 20 ( 50 % )         ;
; Local interconnects         ; 13,295 / 24,624 ( 54 % ) ;
; R24 interconnects           ; 502 / 2,496 ( 20 % )     ;
; R4 interconnects            ; 15,080 / 62,424 ( 24 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.13) ; Number of LABs  (Total = 1239) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 10                             ;
; 2                                           ; 3                              ;
; 3                                           ; 6                              ;
; 4                                           ; 6                              ;
; 5                                           ; 5                              ;
; 6                                           ; 7                              ;
; 7                                           ; 6                              ;
; 8                                           ; 7                              ;
; 9                                           ; 11                             ;
; 10                                          ; 12                             ;
; 11                                          ; 12                             ;
; 12                                          ; 26                             ;
; 13                                          ; 22                             ;
; 14                                          ; 38                             ;
; 15                                          ; 48                             ;
; 16                                          ; 1020                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 1239) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 10                             ;
; 1 Clock                            ; 235                            ;
; 1 Clock enable                     ; 481                            ;
; 1 Sync. clear                      ; 59                             ;
; 2 Clock enables                    ; 34                             ;
; 2 Clocks                           ; 788                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 23.04) ; Number of LABs  (Total = 1239) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 7                              ;
; 2                                            ; 4                              ;
; 3                                            ; 1                              ;
; 4                                            ; 4                              ;
; 5                                            ; 6                              ;
; 6                                            ; 4                              ;
; 7                                            ; 7                              ;
; 8                                            ; 6                              ;
; 9                                            ; 5                              ;
; 10                                           ; 10                             ;
; 11                                           ; 4                              ;
; 12                                           ; 7                              ;
; 13                                           ; 8                              ;
; 14                                           ; 19                             ;
; 15                                           ; 140                            ;
; 16                                           ; 59                             ;
; 17                                           ; 23                             ;
; 18                                           ; 24                             ;
; 19                                           ; 29                             ;
; 20                                           ; 26                             ;
; 21                                           ; 25                             ;
; 22                                           ; 48                             ;
; 23                                           ; 56                             ;
; 24                                           ; 79                             ;
; 25                                           ; 71                             ;
; 26                                           ; 91                             ;
; 27                                           ; 104                            ;
; 28                                           ; 112                            ;
; 29                                           ; 57                             ;
; 30                                           ; 79                             ;
; 31                                           ; 61                             ;
; 32                                           ; 63                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.86) ; Number of LABs  (Total = 1239) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 25                             ;
; 2                                               ; 17                             ;
; 3                                               ; 39                             ;
; 4                                               ; 88                             ;
; 5                                               ; 111                            ;
; 6                                               ; 108                            ;
; 7                                               ; 88                             ;
; 8                                               ; 110                            ;
; 9                                               ; 129                            ;
; 10                                              ; 141                            ;
; 11                                              ; 109                            ;
; 12                                              ; 62                             ;
; 13                                              ; 58                             ;
; 14                                              ; 35                             ;
; 15                                              ; 36                             ;
; 16                                              ; 33                             ;
; 17                                              ; 14                             ;
; 18                                              ; 9                              ;
; 19                                              ; 12                             ;
; 20                                              ; 7                              ;
; 21                                              ; 2                              ;
; 22                                              ; 1                              ;
; 23                                              ; 3                              ;
; 24                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.07) ; Number of LABs  (Total = 1239) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 10                             ;
; 3                                            ; 9                              ;
; 4                                            ; 8                              ;
; 5                                            ; 6                              ;
; 6                                            ; 29                             ;
; 7                                            ; 52                             ;
; 8                                            ; 36                             ;
; 9                                            ; 42                             ;
; 10                                           ; 63                             ;
; 11                                           ; 68                             ;
; 12                                           ; 89                             ;
; 13                                           ; 62                             ;
; 14                                           ; 64                             ;
; 15                                           ; 57                             ;
; 16                                           ; 67                             ;
; 17                                           ; 51                             ;
; 18                                           ; 35                             ;
; 19                                           ; 42                             ;
; 20                                           ; 37                             ;
; 21                                           ; 29                             ;
; 22                                           ; 42                             ;
; 23                                           ; 49                             ;
; 24                                           ; 38                             ;
; 25                                           ; 43                             ;
; 26                                           ; 30                             ;
; 27                                           ; 35                             ;
; 28                                           ; 33                             ;
; 29                                           ; 38                             ;
; 30                                           ; 25                             ;
; 31                                           ; 16                             ;
; 32                                           ; 17                             ;
; 33                                           ; 9                              ;
; 34                                           ; 7                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21           ; 0            ; 21           ; 0            ; 0            ; 22        ; 21           ; 0            ; 22        ; 22        ; 0            ; 17           ; 0            ; 0            ; 6            ; 0            ; 17           ; 6            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 22           ; 1            ; 22           ; 22           ; 0         ; 1            ; 22           ; 0         ; 0         ; 22           ; 5            ; 22           ; 22           ; 16           ; 22           ; 5            ; 16           ; 22           ; 22           ; 22           ; 5            ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_e              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; down               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 7.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; divider[8]      ; divider[8]           ; 1.547             ;
; divider[0]      ; divider[8]           ; 1.547             ;
; divider[1]      ; divider[8]           ; 1.547             ;
; divider[2]      ; divider[8]           ; 1.547             ;
; divider[3]      ; divider[8]           ; 1.547             ;
; divider[4]      ; divider[8]           ; 1.547             ;
; divider[5]      ; divider[8]           ; 1.547             ;
; divider[6]      ; divider[8]           ; 1.547             ;
; divider[7]      ; divider[8]           ; 1.547             ;
; divider[25]     ; divider[25]          ; 1.491             ;
; divider[19]     ; divider[19]          ; 1.197             ;
; divider[23]     ; divider[23]          ; 1.191             ;
; divider[22]     ; divider[22]          ; 1.133             ;
; divider[19]     ; divider[22]          ; 1.097             ;
; divider[19]     ; divider[20]          ; 1.092             ;
; divider[23]     ; divider[24]          ; 1.089             ;
; divider[8]      ; divider[10]          ; 1.027             ;
; divider[0]      ; divider[10]          ; 1.027             ;
; divider[1]      ; divider[10]          ; 1.027             ;
; divider[2]      ; divider[10]          ; 1.027             ;
; divider[3]      ; divider[10]          ; 1.027             ;
; divider[4]      ; divider[10]          ; 1.027             ;
; divider[5]      ; divider[10]          ; 1.027             ;
; divider[6]      ; divider[10]          ; 1.027             ;
; divider[7]      ; divider[10]          ; 1.027             ;
; divider[9]      ; divider[10]          ; 1.027             ;
; divider[10]     ; divider[10]          ; 1.027             ;
; divider[20]     ; divider[22]          ; 1.025             ;
; divider[8]      ; divider[11]          ; 1.020             ;
; divider[0]      ; divider[11]          ; 1.020             ;
; divider[1]      ; divider[11]          ; 1.020             ;
; divider[2]      ; divider[11]          ; 1.020             ;
; divider[3]      ; divider[11]          ; 1.020             ;
; divider[4]      ; divider[11]          ; 1.020             ;
; divider[5]      ; divider[11]          ; 1.020             ;
; divider[6]      ; divider[11]          ; 1.020             ;
; divider[7]      ; divider[11]          ; 1.020             ;
; divider[9]      ; divider[11]          ; 1.020             ;
; divider[10]     ; divider[11]          ; 1.020             ;
; divider[11]     ; divider[11]          ; 1.020             ;
; divider[20]     ; divider[20]          ; 1.020             ;
; divider[22]     ; divider[23]          ; 1.011             ;
; divider[24]     ; divider[24]          ; 1.008             ;
; divider[19]     ; divider[23]          ; 0.975             ;
; divider[8]      ; divider[12]          ; 0.919             ;
; divider[0]      ; divider[12]          ; 0.919             ;
; divider[1]      ; divider[12]          ; 0.919             ;
; divider[2]      ; divider[12]          ; 0.919             ;
; divider[3]      ; divider[12]          ; 0.919             ;
; divider[4]      ; divider[12]          ; 0.919             ;
; divider[5]      ; divider[12]          ; 0.919             ;
; divider[6]      ; divider[12]          ; 0.919             ;
; divider[7]      ; divider[12]          ; 0.919             ;
; divider[9]      ; divider[12]          ; 0.919             ;
; divider[10]     ; divider[12]          ; 0.919             ;
; divider[11]     ; divider[12]          ; 0.919             ;
; divider[12]     ; divider[12]          ; 0.919             ;
; divider[22]     ; divider[24]          ; 0.909             ;
; divider[20]     ; divider[23]          ; 0.903             ;
; divider[19]     ; divider[24]          ; 0.873             ;
; divider[8]      ; divider[9]           ; 0.863             ;
; divider[0]      ; divider[9]           ; 0.863             ;
; divider[1]      ; divider[9]           ; 0.863             ;
; divider[2]      ; divider[9]           ; 0.863             ;
; divider[3]      ; divider[9]           ; 0.863             ;
; divider[4]      ; divider[9]           ; 0.863             ;
; divider[5]      ; divider[9]           ; 0.863             ;
; divider[6]      ; divider[9]           ; 0.863             ;
; divider[7]      ; divider[9]           ; 0.863             ;
; divider[9]      ; divider[9]           ; 0.863             ;
; divider[23]     ; divider[25]          ; 0.844             ;
; divider[20]     ; divider[24]          ; 0.801             ;
; divider[19]     ; divider[21]          ; 0.796             ;
; divider[24]     ; divider[25]          ; 0.763             ;
; divider[20]     ; divider[21]          ; 0.724             ;
; divider[8]      ; divider[15]          ; 0.691             ;
; divider[0]      ; divider[15]          ; 0.691             ;
; divider[1]      ; divider[15]          ; 0.691             ;
; divider[2]      ; divider[15]          ; 0.691             ;
; divider[3]      ; divider[15]          ; 0.691             ;
; divider[4]      ; divider[15]          ; 0.691             ;
; divider[5]      ; divider[15]          ; 0.691             ;
; divider[6]      ; divider[15]          ; 0.691             ;
; divider[7]      ; divider[15]          ; 0.691             ;
; divider[9]      ; divider[15]          ; 0.691             ;
; divider[10]     ; divider[15]          ; 0.691             ;
; divider[11]     ; divider[15]          ; 0.691             ;
; divider[12]     ; divider[15]          ; 0.691             ;
; divider[13]     ; divider[15]          ; 0.691             ;
; divider[14]     ; divider[15]          ; 0.691             ;
; divider[15]     ; divider[15]          ; 0.691             ;
; divider[22]     ; divider[25]          ; 0.664             ;
; divider[8]      ; divider[14]          ; 0.652             ;
; divider[0]      ; divider[14]          ; 0.652             ;
; divider[1]      ; divider[14]          ; 0.652             ;
; divider[2]      ; divider[14]          ; 0.652             ;
; divider[3]      ; divider[14]          ; 0.652             ;
; divider[4]      ; divider[14]          ; 0.652             ;
; divider[5]      ; divider[14]          ; 0.652             ;
; divider[6]      ; divider[14]          ; 0.652             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 17 13:14:30 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off scuba_mario -c newgame
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "newgame"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 144 degrees (200000 ps) for DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 22 total pins
    Info (169086): Pin down not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'newgame.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node divider[23] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[23]~69
Info (176353): Automatically promoted node divider[19] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[19]~61
Info (176353): Automatically promoted node divider[24] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[24]~71
Info (176353): Automatically promoted node divider[22] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[22]~67
Info (176353): Automatically promoted node divider[8] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[8]~39
Info (176353): Automatically promoted node divider[25] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[25]~73
Info (176353): Automatically promoted node divider[20] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[20]~63
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  15 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:04:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:22
Info (144001): Generated suppressed messages file G:/scuba mario/newgame/output_files/newgame.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 993 megabytes
    Info: Processing ended: Wed Apr 17 13:22:15 2013
    Info: Elapsed time: 00:07:45
    Info: Total CPU time (on all processors): 00:09:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/scuba mario/newgame/output_files/newgame.fit.smsg.


