# 1.2 웨이퍼 제조 공정 개요 — 모래에서 실리콘 웨이퍼까지

## 이 챕터에서 배우는 것
- 반도체 칩의 "캔버스"인 실리콘 웨이퍼가 어떻게 만들어지는지
- 모래(SiO₂)에서 초고순도 실리콘 잉곳(Ingot)까지의 정제 과정
- 잉곳에서 웨이퍼로: 슬라이싱, 래핑, 폴리싱
- 웨이퍼 규격(직경, 결정 방향 등)의 의미
- AI 엔지니어가 웨이퍼 데이터를 다룰 때 알아야 할 기본 지식

---

## 실리콘의 출발점: 모래

여러분이 해변에서 만지는 모래 — 그 평범한 물질이 수백억 달러짜리 반도체 칩의 출발점이다. 정확히 말하면 **석영(Quartz, SiO₂)**이고, 지구 지각의 약 28%를 차지하는 실리콘이 그 안에 들어 있다. 원료가 이렇게 풍부하니 반도체 산업이 원재료 가격에 휘둘릴 일은 없다. 문제는 양이 아니라 **순도**다.

해변 모래 속 실리콘의 순도는 99% 정도다. 퍼센트로 보면 높아 보이지만, 반도체 세계에서 이 숫자는 쓸모가 없다. 반도체용 실리콘은 **99.999999999%(일레븐 나인, 11N)** 이상의 순도를 요구한다. 1%의 불순물이 트랜지스터의 전기적 특성을 완전히 뒤바꿔 놓기 때문이다. 의도적으로 넣는 도핑(Doping) 원소의 농도가 ppb(10억분의 1) 단위인데, 원치 않는 불순물이 그보다 많으면 도핑 자체가 의미를 잃는다.

감이 잘 안 잡힌다면 이렇게 생각해 보자. 11N 순도란 **실리콘 원자 100억 개 중 불순물이 1개 이하**라는 뜻이다. 소프트웨어로 치면 10억 줄짜리 코드베이스에서 버그가 단 한 줄도 허용되지 않는 수준이다. 우리가 매일 다루는 소프트웨어에서는 꿈도 못 꿀 품질 기준이, 실리콘에서는 출발선이다.

---

## 모래에서 초고순도 실리콘까지: 정제의 세 단계


![실리콘 정제 단계별 순도 비교](https://image-proxy.jenghun-suh.workers.dev/images/01_02/silicon_purity_comparison.png)

순도 99%의 모래를 순도 11N의 반도체 소재로 바꾸는 과정은 세 번의 극적인 도약으로 이루어진다. 각 단계마다 순도가 수 자릿수씩 올라가는데, 이 여정을 따라가다 보면 "왜 반도체 소재가 비싼가"가 자연스럽게 이해된다.

첫 번째 도약은 **야금급 실리콘(MG-Si, Metallurgical Grade)**을 만드는 것이다. 석영을 전기로(Electric Arc Furnace)에 넣고 탄소(코크스)와 함께 2,000°C 이상으로 가열하면, 산소가 일산화탄소(CO) 가스로 빠져나가면서 순도 약 98~99%의 실리콘 덩어리가 남는다.

```
SiO₂ + 2C → Si + 2CO↑
```

이 정도 순도의 실리콘은 태양전지나 알루미늄 합금 원료로는 쓸 수 있지만, 반도체에는 턱없이 부족하다. 여기서 두 번째 도약이 필요하다.

두 번째 도약은 화학의 힘을 빌리는 것이다. MG-Si를 염산(HCl)과 반응시키면 **트리클로로실란(Trichlorosilane, SiHCl₃)**이라는 기체가 생성된다. 이 기체를 **증류(Distillation)** — 끓는점 차이를 이용한 분리 — 에 반복적으로 통과시키면, 불순물은 뒤에 남고 순수한 SiHCl₃만 앞으로 나온다. 이것이 1950년대에 지멘스(Siemens)가 개발한 **지멘스 프로세스(Siemens Process)**다. 증류를 반복할수록 순도가 올라가는 메커니즘은, 정렬 알고리즘에서 패스(pass)를 반복할수록 정렬이 완성되어 가는 것과 본질적으로 같다 — 한 번으로 끝나지 않지만, 반복하면 목표에 수렴한다.

```
Si + 3HCl → SiHCl₃ + H₂
```

세 번째 도약에서 기체가 다시 고체로 돌아온다. 정제된 트리클로로실란을 수소(H₂)와 함께 약 1,100°C의 반응기에 넣으면 역반응이 일어나면서 초고순도 실리콘이 막대(Rod) 형태로 천천히 석출된다. 이것이 바로 **전자급 실리콘(EG-Si, Electronic Grade)** — 순도 11N의 **폴리실리콘(Polysilicon)**이다.

```
SiHCl₃ + H₂ → Si + 3HCl  (역반응)
```

여기서 "폴리(Poly)"라는 단어에 주목해야 한다. 이 실리콘은 순도는 극한에 달했지만, 결정 구조는 아직 **다결정(Polycrystalline)** — 작은 결정 알갱이들이 방향 없이 뒤섞여 있는 상태다. 이것을 그대로 쓰면 결정 경계(Grain Boundary)에서 전자가 산란되어 트랜지스터의 성능이 불균일해진다. 순도만으로는 부족하다. **구조의 완벽함**이 필요하다.

---

## 단결정 성장: 원자 하나하나를 줄 세우는 기술

다결정에서 **단결정(Single Crystal)**으로의 전환 — 이것이 웨이퍼 제조에서 가장 극적인 순간이다. 수조 개의 원자를 하나의 결정 격자로 정렬시키는 이 과정이 없으면, 반도체 칩은 존재할 수 없다.

### 초크랄스키 법: 씨앗이 군대를 이끈다

가장 널리 사용되는 단결정 성장법은 1916년 폴란드 화학자 얀 초크랄스키(Jan Czochralski)가 우연히 발견한 **초크랄스키 법(CZ법)**이다. 이야기가 재미있다 — 초크랄스키가 잉크에 펜을 담그려다 실수로 용융 주석에 펜촉을 넣었는데, 끌어올리니 주석이 가느다란 단결정 와이어로 자라나왔다. 과학의 역사에서 "실수"가 발명으로 이어진 대표적인 사례다.

현대적 CZ법의 과정은 이렇다. 먼저 폴리실리콘 덩어리를 석영 도가니에 넣고 실리콘의 녹는점인 1,414°C 바로 위까지 가열하여 완전히 녹인다. 그 위에 **씨앗 결정(Seed Crystal)** — 손가락 굵기의 완벽한 단결정 실리콘 막대 — 을 조심스럽게 담근다. 이 씨앗이 용융 실리콘의 표면에 닿는 순간, 접촉면에서 용융 실리콘이 씨앗의 결정 구조를 그대로 복제하면서 응고되기 시작한다.

씨앗을 분당 약 1mm의 속도로 천천히 회전하며 끌어올리면, 용융 실리콘이 계속 씨앗 아래에 달라붙으면서 결정이 성장한다. 프로그래머에게 친숙한 비유를 들자면 **Template Method 패턴**과 같다 — 씨앗이 정의한 구조(결정 방향, 격자 간격)를 전체 잉곳이 충실하게 상속받는 것이다. 한 시간에 불과 수 센티미터씩 자라나는 이 느린 과정을 수십 시간 계속하면, 직경 300mm(12인치), 길이 1.5~2m, 무게 약 100~150kg의 거대한 원통형 실리콘 기둥이 완성된다. 이것이 **잉곳(Ingot)**이다.

이 과정에서 도가니의 온도 분포, 회전 속도, 끌어올리는 속도가 모두 정밀하게 제어되어야 한다. 편차가 생기면 결정 결함(Crystal Defect)이 발생하고, 이 결함은 이후 수백 단계의 공정을 거쳐 최종 칩의 수율을 떨어뜨린다. 소프트웨어에서 초기 아키텍처 설계의 결함이 프로젝트 후반부에 기하급수적으로 비용을 키우는 것과 같은 이치다 — **잉곳 단계의 결함은 팹 전체를 관통한다.**

### 결정 방향: 원자 배열이 칩의 성능을 결정한다


![300mm 실리콘 웨이퍼](https://image-proxy.jenghun-suh.workers.dev/images/01_02/300mm_wafer_photo.png)

여러분이 다루는 웨이퍼 데이터에서 **(100)**, **(110)**, **(111)** 같은 숫자를 보게 될 것이다. 이것은 **밀러 지수(Miller Index)**라고 불리는 결정 방향 표기법으로, 실리콘 단결정 내에서 원자들이 어떤 면을 따라 잘리는지를 나타낸다.

왜 이것이 중요한가? 방향에 따라 실리콘의 전기적, 화학적 특성이 완전히 달라지기 때문이다. CMOS 제조에서는 **(100)** 방향이 업계 표준이다. 이 방향은 산화 속도가 상대적으로 느려서 게이트 산화막의 두께를 수 옹스트롬(Å) 단위로 정밀하게 제어할 수 있다. 게이트 산화막이 1nm만 두꺼워지거나 얇아져도 트랜지스터의 문턱전압(Threshold Voltage)이 바뀌기 때문에, 이 제어력은 양보할 수 없다. 반면 **(111)** 방향은 원자 밀도가 가장 높아 바이폴라(Bipolar) 소자에 사용되고, **(110)** 방향은 일부 PMOS 성능 최적화 연구에서 검토되지만 양산에는 거의 쓰이지 않는다.

웨이퍼 가장자리에는 결정 방향을 나타내는 **노치(Notch)** — 작은 V자 홈 — 가 있다. 과거에는 직선형 **플랫(Flat)**을 사용했지만, 웨이퍼 면적을 최대한 활용하기 위해 300mm 세대부터 노치로 바뀌었다. 리소그래피 장비는 이 노치를 기준으로 웨이퍼를 정렬한다. 프로그래밍에서 파일의 매직 넘버(Magic Number)가 파일 형식을 알려주듯, 노치는 장비에게 "이 웨이퍼의 결정 방향은 이쪽이야"라고 알려주는 물리적 메타데이터다.

---

## 잉곳에서 웨이퍼로: 네 번의 가공


![잉곳에서 웨이퍼까지의 가공 단계](https://image-proxy.jenghun-suh.workers.dev/images/01_02/ingot_to_wafer_process.svg)

잉곳은 아직 칩을 만들 수 있는 형태가 아니다. 직경 300mm, 길이 2m짜리 실리콘 기둥을 얇은 원판으로 자르고, 그 표면을 원자 수준으로 매끈하게 다듬어야 한다. 이 과정은 네 번의 가공 단계로 이루어지며, 각 단계는 이전 단계가 남긴 결함을 제거하는 역할을 한다.

**첫 번째, 슬라이싱(Slicing).** 다이아몬드 와이어 소(Diamond Wire Saw)로 잉곳을 두께 약 725~775μm(0.7mm 정도)의 얇은 디스크로 자른다. 다이아몬드 입자가 박힌 와이어가 잉곳을 서서히 관통하면서 한 번에 수백 장의 웨이퍼를 동시에 절단한다. 300mm 잉곳 하나에서 약 200~300장의 웨이퍼가 나오는데, 웨이퍼 한 장에서 수백 개의 칩이 만들어지니 잉곳 하나가 수만 개의 칩의 출발점인 셈이다.

**두 번째, 래핑(Lapping).** 슬라이싱 직후의 웨이퍼 표면은 거칠고 두께도 불균일하다. 양면을 연마재(Abrasive)로 갈아서 대략적인 평탄화를 수행한다. 이 단계에서 두께 편차를 수 μm 이내로 줄이지만, 연마재가 표면 아래에 미세한 기계적 손상(Sub-surface Damage)을 남긴다.

**세 번째, 에칭(Etching).** 래핑이 남긴 기계적 손상층을 제거하기 위해 화학 용액에 웨이퍼를 담근다. 산(Acid) 또는 알칼리(Alkali) 용액이 손상된 실리콘 표면을 수십 μm 두께로 녹여내면, 그 아래의 깨끗한 단결정 면이 드러난다. 소프트웨어에서 리팩토링이 겉으로 보이지 않는 기술 부채를 제거하는 것처럼, 에칭은 눈에 보이지 않는 표면 아래의 결함을 제거하는 과정이다.

**네 번째, CMP(Chemical Mechanical Polishing).** 가장 극적인 단계다. 화학 반응(Chemical)과 기계적 연마(Mechanical)를 동시에 적용하여 웨이퍼 표면을 거울처럼 매끈하게 만든다. 슬러리(Slurry)라는 화학 용액이 표면을 미세하게 녹이고, 연마 패드가 그 녹은 층을 물리적으로 밀어낸다. 최종 표면 거칠기(Surface Roughness)는 **0.2nm RMS 이하** — 원자 하나 정도의 높낮이 차이다. 이것이 얼마나 평탄한지 체감하기 어렵다면, **한 변이 100m인 축구장 크기의 땅에서 가장 높은 곳과 낮은 곳의 차이가 0.5mm 이하**인 수준이라고 생각하면 된다.

마지막으로 **세정(Cleaning)**이 이어진다. 초순수(Ultra-Pure Water, UPW)와 여러 화학 용액으로 표면의 파티클(미세 입자), 금속 오염, 유기물을 완벽히 제거한다. 반도체 공장에서 사용하는 초순수는 저항률이 **18.2 MΩ·cm**로, 이론적 최대치에 근접한다. 수돗물이 수백 Ω·cm, 시판 생수가 수천 Ω·cm인 것과 비교하면, 반도체용 초순수가 얼마나 극단적으로 순수한 물인지 알 수 있다. 팹(Fab) 하나가 하루에 소비하는 초순수의 양은 수천~수만 톤에 달하며, 초순수 시스템 자체가 팹 건설 비용의 상당 부분을 차지한다.

---

## 웨이퍼 규격 한눈에 보기

| 항목 | 값 (300mm 웨이퍼 기준) |
|:---|:---|
| 직경 | 300mm (12인치) |
| 두께 | 약 775μm |
| 결정 방향 | (100) — CMOS 표준 |
| 표면 거칠기 | < 0.2nm RMS |
| 평탄도 (TTV) | < 5μm |
| 순도 | 99.999999999% (11N) |

300mm 웨이퍼는 2001년에 도입된 이래 20년 넘게 업계 표준으로 군림하고 있다. 더 큰 450mm(18인치) 웨이퍼로의 전환이 2010년대 중반에 논의되었지만, 장비 개발 비용이 천문학적이고 기존 300mm 인프라의 효율이 충분히 높아 사실상 보류되었다. 무어의 법칙은 트랜지스터를 작게 만드는 방향으로 계속 전진했지, 웨이퍼를 크게 만드는 방향으로는 멈춘 셈이다.

---

## AI 엔지니어에게 이것이 의미하는 것

"웨이퍼 제조는 팹 입장에서 공급받는 단계인데, 내가 왜 이걸 알아야 하지?" 합리적인 의문이다. 하지만 여러분이 수율 예측 모델을 만든다면, 이 단계의 데이터가 모델의 설명력을 결정적으로 높일 수 있다.

잉곳 단계에서 이미 결정 결함(Crystal Defect) 밀도, 산소 농도(Oi), 탄소 농도 데이터가 기록된다. 웨이퍼 가공 후에는 두께 균일도(TTV, Total Thickness Variation), 휨(Bow/Warp), 평탄도(Flatness), 파티클 수, 표면 거칠기가 측정된다. 이 값들은 웨이퍼가 팹에 입고될 때 함께 전달되는 **입고 스펙(Incoming Spec)** 데이터의 일부다.

이 데이터가 실제 수율과 어떻게 연결되는지 하나만 예를 들어 보겠다. 웨이퍼의 **휨(Warp)**이 규격보다 크면, 포토리소그래피 장비의 척(Chuck) 위에 웨이퍼가 완벽히 밀착하지 못한다. 그 결과 특정 영역에서 초점(Focus)이 맞지 않아 패턴이 흐려지고, 이것이 수율 저하로 이어진다. 여러분의 AI 모델이 "이 웨이퍼의 가장자리에서 수율이 떨어지는 이유"를 설명해야 할 때, 공정 파라미터만 보면 원인을 못 찾지만 입고 스펙의 Warp 데이터까지 피처로 포함하면 패턴이 드러나는 경우가 있다.

디버깅에서 스택 트레이스를 한 레이어 더 깊이 따라갈수록 진짜 원인에 가까워지는 것처럼, 수율 분석에서도 **데이터의 시작점까지 거슬러 올라갈 수 있는 능력**이 차별화 포인트가 된다. 웨이퍼 제조 공정을 이해하는 것은 그 첫 번째 단계다.

---

## 핵심 정리

반도체 칩의 캔버스인 실리콘 웨이퍼는 **모래 → 야금급 실리콘(MG-Si) → 전자급 실리콘(EG-Si, 11N) → 단결정 잉곳 → 웨이퍼**의 여정을 거쳐 만들어진다. 이 과정에서 핵심은 두 가지다. 첫째는 **순도** — 99%에서 99.999999999%까지 끌어올리는 정제 기술(지멘스 프로세스). 둘째는 **구조** — 다결정을 단결정으로 전환하는 성장 기술(초크랄스키 법). 현재 업계 표준은 300mm(12인치) 웨이퍼이며, 이 웨이퍼의 품질 — 평탄도, 순도, 결함 밀도 — 이 이후 수백 단계 공정의 수율을 좌우하는 기반이 된다.

---

*다음 챕터: 1.3 팹(Fab) 공정 흐름 — 전공정 8대 공정 요약*
