## 换算单位

1s=1e3 ms 毫秒

1s=1e6 us 微秒

1s=1e9 ns 纳秒

## 第四讲

### 仿真步骤

编译完成后仿真验证

从最顶层文件开始

```tb_key_ctrl_led```

测试激励

从```project```切换到```library```中![image-20231021092339824](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021092339824.png)

对```tb_key_ctrl_led```仿真![image-20231021095541887](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021095541887.png)

对```tb_key_ctrl_led```添加波形

![image-20231021095738328](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021095738328.png)

对```key_ctrl_led```添加波形

![image-20231021095801710](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021095801710.png)

view可以打开误操作关闭的窗口

![image-20231021093009361](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021093009361.png)

```ctrl+g```分组

![image-20231021093153535](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021093153535.png)

从左往右指向模块里面是输入，指向模块外面是输出

```run```



### Wave放大缩小操作

![image-20231021093818251](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021093818251.png)

放大

缩小

变为初始状态

放大时标的位置（黄线）



### 只显示信号名称不显示路径

![image-20231021094041271](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021094041271.png)

![image-20231021094111225](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021094111225.png)

![image-20231021094122884](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021094122884.png)

### 代码有错误重新wave

代码有错误重新显示波形wave的话

直接编译，编译完了在wave页面restart

### run的使用

![image-20231021100140131](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021100140131.png)

run

一直run

run到stop位置

run到中断位置

### homework

```verilog
module key3_ctrl_led(
	input wire key1,
	input wire key2,
	input wire key3,
	output wire led
	);
assign led = key1&key2&key3;
endmodule
```

```verilog
`timescale 1ns/1ns
module tb_key3_ctrl_led();
reg key11;
reg key21;
reg key31;
wire led1;
always #10 key11={$random};
always #15 key21={$random};
always #20 key31={$random};
	key3_ctrl_led inst_key3_ctrl_led (
		.key1(key11), 
		.key2(key21), 
		.key3(key31), 
		.led(led1)
);
endmodule

```

![image-20231021102913508](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021102913508.png)

tb文件的信号

内部测试的信号

两者通过接口相连。通过.()相连

## 第五讲

![image-20231021111845496](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021111845496.png)

时序一样吗？

不一样，```po_c1```是时序逻辑，随着时钟的上升沿触发，非阻塞赋值（没有延迟）；```po_c2```是组合逻辑，阻塞赋值（有延迟）。

### 进制表示符号

二级制：B binary

八进制：O Octal

十进制：D Decimal

十六进制：H Hexadecimal

### 时序+组合电路

![image-20231021160056765](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021160056765.png)

使用 Verilog HDL 描述出图 3 给出的 RTL 电路图

```verilog

module a_and_b(
input wire pi_a,
input wire pi_b,
input wire clk,
output wire po_c1,// 组合逻辑
output reg po_c2 //时序逻辑
	);
assign po_c1 = pi_a & pi_b; //wire 类型的是assign

always @(posedge clk) begin  //reg类型的是always
	po_c2<=pi_a&pi_b;  //将pi_a和pi_b以时钟的形式赋值给po_c2
end

endmodule
```

测试模块

```verilog
`timescale 1ns/1ns
module tb_a_and_b();
//输入
reg pi_a,pi_b,inclk;
//输出
wire c1,c2;

//给输入激励
always #15 pi_a={$random};
always #20 pi_b={$random};

initial begin
	inclk=0;
end
always #10 inclk=~inclk;

//实例化
a_and_b a_and_b_inst(
	.pi_a(pi_a),
	.pi_b(pi_b),
	.clk(inclk),
	.po_c1(c1),
	.po_c2(c2)
	);
endmodule
```

### 变化位宽

```verilog
module test_bit(
input wire clk,
input wire [1:0] pi_a,
input wire [2:0] pi_b,
output reg [3:0] po_c
	);

parameter W=15; //不能在接口里面使用parameter
reg [7:0] counter;
    //只能给reg类型且是（非wire组合生成）的赋值。
reg [7:0] counter2=8'd255;//8'hff //8'b1111_1111
    
//十进制 8'd81  十六进制 8'h51  二进制 8'b0101_0001
//255默认是32bit

//reg [3:0] 代表低四位  counter2=255;
//4'b1111 4'd15 4'hf

//reg [3:0] 代表低四位  counter2=81   二进制 8'b0101_0001
但是只能显示
//counter2=4'b0001; 4'd1 4'h1

wire [W:0] interface_a;

always @(posedge clk) begin
	po_c <= pi_a & pi_b;
end

endmodule
```

![image-20231021212329942](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021212329942.png)

### 课后题

按照表 1 中定义的信号和模块名称编写功能模块代码，其中 c 变量是 a 和 b的‘按位与’的结果。

编写测试激励代码，a 和 b 的激励为随机 8 位 0~255 的数据。

注释：8 位 0~255 激励数据生成方法为 {$random}%256

这里使用了%是求模运算，返回值是除以 256 后的余数。

![image-20231021215857891](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021215857891.png)

```verilog
module a_and_b_bit(
	input wire clk,
	input wire [7:0] a,
	input wire [7:0] b,
	output reg [7:0] c
	);
	//按位与
	//8'b1001_0010
	//8'b1001_1101
	//8'b1001_0000
	always @(posedge clk) begin
	c <= a&b;
	end

endmodule
```

```verilog
`timescale 1ns/1ns
module tb_a_and_b_bit();
reg [7:0] a,b;
reg inclk;
wire c; //一位 只显示最低的一位 外部的  
    //wire [7:0] c; 波形就不是一条线了，而是七位的，这个代表外部的测试波形

    //给输入一个初始状态
initial begin
	a=0;//定义一个初始的状态
	b=0;
	inclk=0;
end

always #20 a={$random}%256;
always #20 b={$random}%256;

always #10 inclk=~inclk;

// 内部的接口模型 根据第一个代码中定义的，是八位
a_and_b_bit a_and_b_bit_inst(
	.clk(inclk),
	.a(a),
	.b(b),
	.c(c)
	);

endmodule
```

对应上下两个波形

![image-20231021215144597](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021215144597.png)

![image-20231021215130876](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231021215130876.png)

==纯蓝色==的是高阻态，没有跟信号源连接。

## 第六讲 赋值语句

### 三种赋值语句的写法

- assign指定组合逻辑

- always指定组合逻辑

- always指定时序逻辑


assign指定的是wire类型的变量，always 指定的是reg类型的变量。

#### initial块

```verilog
// -----------------------------------------------------------------------------
// Copyright (c) 2014-2023 All rights reserved
// -----------------------------------------------------------------------------
// Author : Yueqiang Liu lyq15684175732@163.com
// File   : tri_assignment.v
// Create : 2023-10-22 10:37:31
// Revise : 2023-10-22 11:09:36
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------
module tri_assignment(
input wire clk,
input wire a,
input wire b,
output wire c1,
output reg c2,//c2是一个线网 不是存储器不能进行赋值 ；wire类型的不能设置初始值
output reg c3=1'b0
	);
//组合逻辑
assign c1 = a&b;
//always
//按照电平触发(always实现组合逻辑)
// always@(*)begin 
// * 通配符、右边变量发生变化都会触发
// 如果敏感列表触发电平信号不全导致锁存器的产生
always @(a or b) begin
c2 = a&b;
end
//时序逻辑
//按照上升沿触发
always @(posedge clk) begin
c3 <= a&b;
end

endmodule
```

#### Testbench块

```verilog
// -----------------------------------------------------------------------------
// Copyright (c) 2014-2023 All rights reserved
// -----------------------------------------------------------------------------
// Author : Yueqiang Liu lyq15684175732@163.com
// File   : tb_tri_assignment.v
// Create : 2023-10-22 10:44:50
// Revise : 2023-10-22 11:01:11
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------
`timescale 1ns/1ns
module tb_tri_assignment();
    //输入输出
reg inclk;
reg ia,ib;
wire oc1,oc2,oc3;
//初始化
initial begin
	ia=0;
	ib=0;
	inclk=0;
end
//给激励
always #15 ia={$random};
always #20 ib={$random};
always #10 inclk=~inclk;
//内置关系
tri_assignment tri_assignment_inst(
	.clk(inclk),
	.a(ia),
	.b(ib),
	.c1(oc1),
	.c2(oc2),
	.c3(oc3)
	);

endmodule
```

### 要点

- 对变量初始化只能在initial中写。

- c3是寄存器可以给初始状态，c2是线网，不能给状态。

always也可以实现组合逻辑

- always@(*)begin 
- 通配符、右边变量发生变化都会触发
- 如果敏感列表触发电平信号不全导致锁存器的产生
- always @(a or b)

问题：为什么开始的时候如果不给输出赋初值为红色？

如何打开一个已有的project？

File -> Open
在弹出的窗口中，文件类型选.mpf然后路径指到工程所在文件夹，选择建立的.mpf文件即可

### 练习作业

![image-20231022162101668](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231022162101668.png)

```initial```

```verilog
module tri_test(
input wire clk,
input wire ia,
input wire ib,
output reg oc=1'b1
	);

always @(posedge clk) begin
	oc<=ia|ib;
end

endmodule
```

```Testbench```

```verilog
`timescale 1ns/1ns
module tb_tri_test();
    //输入输出
reg inclk;
reg a,b;
wire c;
//初始化
initial begin
	inclk=0;
end
    //激励
always #5 inclk=~inclk;
    //赋值
initial begin
	a=0;
	#10
	a=1;
	#40
	a=0;
end
initial begin
	b=1;
	#30
	b=0;
end

	tri_test inst_tri_test (
		.clk(inclk), 
		.ia(a), 
		.ib(b), 
		.oc(c)
		);

endmodule
```

![image-20231022161825233](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231022161825233.png)

## 第七讲 运算符号

### 重点

#### ```=```、```<=```

阻塞赋值运算符```=```用在组合逻辑中，非阻塞赋值```<=```运算符用在时序逻辑中。

使用`always`关键字并不一定表示该代码块是时序逻辑。`always`块可以用于描述组合逻辑（组合逻辑是指输出仅取决于输入的逻辑），也可以用于描述时序逻辑（时序逻辑是指输出不仅取决于输入，还取决于过去的状态）。

根据`always`块中的敏感性列表和具体代码实现，可以判断该代码块是用于描述组合逻辑还是时序逻辑。例如，如果`always`块的敏感性列表中包含时钟信号（如`@(posedge clk)`），则表明该代码块是用于描述时序逻辑。

#### 取反

​	如果是1位数据那么结果直接取反，多位数据则数据为 0 时逻辑反结果为真，否则为假。	

![image-20231022210647490](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231022210647490.png)

#### 条件运算符

```verilog
assign a=(b>6)?1'b1:1'b0;
//当 b 大于 6 时将顿号前面的值赋值给 a，不然将顿号后面的值赋值给 a。
assign a=(b>6)?1'b1:(b<5)?1'b1:1'b0;
```

#### 位拼接运算符

```verilog
reg[3:0] a=4'b0110;
reg[4:0] b=5'b10110;

always@(posedge clk)
    c <= {b[1],a[1:0],b[3],b[1]};

c=5'b11001
```



### 课后练习

定义一个 8 位宽的变量，初始值为 1，在时序逻辑中，分别用左移实现 1的左移位循环和用位拼接实现 1 的左移位循环。输入有时钟和复位，当复位为 1时复位有效，输出为 8 位宽的 po_a。写出对应的功能文件和测试文件，通过Modelsim 得到对应的仿真。

两种方法：

- 判断条件
- 位拼接符

#### initial块

```verilog
module operaters(
input wire clk,
input wire rst,//复位 这个其实就是常量
output reg [7:0] po_a=8'b1
	);
/* 方法 1 判断条件是并行的
always @(posedge clk) begin
	if (rst==1'b1) 
	po_a <= 8'b0000_0001;
	else if  (po_a != 8'b1000_0000)
	po_a<= po_a<<1;
	else 
	po_a<= 8'b0000_0001;
end
*///方法 2 位拼接符
always @(posedge clk) begin
	if (rst==1'b1)
	po_a <= 8'b0000_0001;
	else 
	po_a <= {po_a[6:0],po_a[7]};
end

endmodule
```

#### Testbench块

```verilog
module tb_operaters();
reg inclk;
reg rst;
wire [7:0] po_a;

initial begin
inclk=0;
	rst=1;
	#100
	rst=0;
end
    
always #10 inclk=~inclk;

	operaters inst_operaters (
		.clk(inclk), 
		.rst(rst), 
		.po_a(po_a)
		);

endmodule
```

例子 ```4'b0001 4'b0010 4'b0100 4'b1000->4'b0001```

![image-20231022205316460](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231022205316460.png)

## 第八讲 条件判断语句

### 重点

### 课后练习

输入：时钟clk；复位rst，高电平有效；

输出：计数器 po_cnt。

功能：在 clk 上升沿驱动的情况，当 rst 有效时，po_cnt 输出 0，不然输出 po_cnt 每个 clk 的上升沿加 1，当加到最大值 15，po_cnt 归 0，并继续计数

#### initial

```verilog
module home_ifelse(
input wire clk,
input wire rst,
output reg [3:0] po_cnt=4'b0
	);

always @(posedge clk) begin
	if (rst==1) 
	po_cnt=0;
	else if (po_cnt==4'd15) begin
		po_cnt<= 4'b0;
	end
	else 
	po_cnt<=po_cnt+1'b1;
end
// 4'd15 = 1111
//input wire [3:0] test,
// 2'd15 = 0011
endmodule
```

#### Testbench

```verilog
`timescale 1ns/1ns
module tb_homeifelse();
reg clk,rst;
wire [3:0] po_cnt;

initial begin
	clk=0;
	rst=1;
	#100
	rst=0;
end

always #10 clk=~clk;

	home_ifelse inst_home_ifelse (
		.clk(clk), 
		.rst(rst), 
		.po_cnt(po_cnt)
		);

endmodule
```

![image-20231023094210993](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023094210993.png)

## 第九讲 时钟分频

### 四分频

重点：==在initial块中内部定义计数器==。即在内部定义计数器记录时钟周期个数。

![image-20231023203206824](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023203206824.png)

#### initial

```verilog
module div_cnt(
	input wire clk,
	input wire rst,
	output reg clk_4=1'b0
	);

    reg [1:0] divcnt; //定义内部变量

//计算时钟周期个数
always @(posedge clk ) begin
	if (rst==1'b1)
		divcnt<=2'b0;
		//这里省略了=3的
	else
		divcnt<=divcnt+1'b1;
end
//产生分配时钟
always @(posedge clk ) begin
	if (rst==1'b1)
		clk_4<=0;
		else if (divcnt==2'd1)
		clk_4<=1;
		else if (divcnt==2'd3)
		clk_4<=0;
end

endmodule
```



#### testbench

```verilog
`timescale 1ns/1ns
module db_div_cet();
reg clk,rst;
wire clk_4;

initial begin
	clk=0;
	rst=1;
	#100
	rst=0;
end

always #10 clk=~clk;
div_cnt div_cnt_inst(
	.clk(clk),
	.rst(rst),
	.clk_4(clk_4)
	);

endmodule
```

### 八分频

#### 八分频计数器

```initial```

```verilog
module div_cnt_1(
	input wire clk,
	input wire rst,
	output reg[1:0] po_cnt=2'b0
	);

	reg [1:0] divcnt; //定义内部变量
	reg clk_4;//定义分频时钟
//计算时钟周期个数
always @(posedge clk ) begin
	if (rst==1'b1)
		divcnt<=2'b0;
		//这里省略了=3的
	else
		divcnt<=divcnt+1'b1;
end
//产生4分频时钟
always @(posedge clk ) begin
	if (rst==1'b1)
		clk_4<=0;
		else if (divcnt==2'd1)
		clk_4<=1;
		else if (divcnt==2'd3)
		clk_4<=0;
end
//定义计数器记录8分频时钟周期个数
always @(posedge clk_4) begin
	if (rst==1'b1)
	po_cnt<=2'd0;
	else if (po_cnt==2'd3)
	po_cnt<=2'd0;
	else 
	po_cnt<=po_cnt+1'b1;
end

endmodule
```

```testbench```

```verilog
`timescale 1ns/1ns
module db_div_cet_1();
reg clk,rst;
wire [1:0] po_cnt;

initial begin
	clk=0;
	rst=1;
	#100
	rst=0;
end

always #10 clk=~clk;

div_cnt_1 div_cnt_inst_1(
	.clk(clk),
	.rst(rst),
	.po_cnt(po_cnt)
	);

endmodule
```

#### 显示八分频波形

```initial```

```verilog
// -----------------------------------------------------------------------------
// Copyright (c) 2014-2023 All rights reserved
// -----------------------------------------------------------------------------
// Author : Yueqiang Liu lyq15684175732@163.com
// File   : div_cnt_8.v
// Create : 2023-10-23 10:34:19
// Revise : 2023-10-23 16:35:38
// Editor : sublime text3, tab size (4)
// -----------------------------------------------------------------------------
module div_cnt_8(
	input wire clk,
	input wire rst,
	output reg clk_8
	);
	
	reg [1:0] divcnt; //定义内部变量
	reg clk_4;//定义分频时钟
	reg [1:0] po_cnt=2'b0;
//计算时钟周期个数
always @(posedge clk ) begin
	if (rst==1'b1)
		divcnt<=2'b0;
		//这里省略了=3的
	else
		divcnt<=divcnt+1'b1;
end
//产生4分频时钟
always @(posedge clk ) begin
	if (rst==1'b1)
		clk_4<=0;
		else if (divcnt==2'd1)
		clk_4<=1;
		else if (divcnt==2'd3)
		clk_4<=0;
end
//定义计数器记录8分频时钟周期个数
always @(posedge clk_4) begin
	if (rst==1'b1)
	po_cnt<=2'd0;
	else if (po_cnt==2'd3)
	po_cnt<=2'd0;
	else 
	po_cnt<=po_cnt+1'b1;
end
//产生8分频时钟
always @(posedge clk ) begin
	if (rst==1) 
	clk_8<=0;
	else if (po_cnt==2'd1)
	clk_8<=1;
	else if (po_cnt==2'd3)
	clk_8<=0;
end

endmodule
```

```testbench```

```verilog
`timescale 1ns/1ns
module tb_div_cet8();
reg clk,rst;
wire clk_8;

initial begin
	clk=0;
	rst=1;
	#100
	rst=0;	
end
always #10 clk=~clk;

div_cnt_8 div_cnt_8_inst(
	.clk(clk),
	.rst(rst),
	.clk_8(clk_8)
	);

endmodule
```

### 加入标志位的四分频计数器

![image-20231023203137798](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023203137798.png)



#### initial

```verilog
module div_count_4(
	input wire clk,
	input wire rst,
	output reg [1:0] po_cnt
	);
	reg [1:0] div_cnt;//定义计数器
	reg div_flag=1'b0; //定义分频时钟
//计算时钟周期个数
	always @(posedge clk)begin
	if (rst==1'b1)
	div_cnt<=0;
	else 
		div_cnt<=div_cnt+1'b1;
	end
//产生分频时钟
	always @(posedge clk)begin
	if (rst==1'b1)
	div_flag<=0;
	else if (div_cnt==2'd1)	
	div_flag<=1'b1;
	else 
	div_flag<=1'b0;
	end
//记录分频时钟个数
	always @(posedge clk) begin
	if (rst==1)
	po_cnt<=0;
	else if(div_flag==1)
	po_cnt<=po_cnt+1;
	end
endmodule
```

#### testbench

```verilog
`timescale 1ns/1ns
module tb_div_count_4();
reg clk,rst;
wire [1:0] po_cnt;

initial begin
	clk=0;
	rst=1;
	#100
	rst=0;
end
always #10 clk=~clk;
	div_count_4 inst_div_count_4 (
		.clk(clk), 
		.rst(rst), 
		.po_cnt(po_cnt)
		);
endmodule
```

![image-20231023203952823](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023203952823.png)

### 课内练习 LED闪烁

芯片晶振时钟源是 50Mhz，使用 flag 分频模式产生一个 2 秒为周期的占空比 50%的方波驱动 LED 灯，使得 LED 灯以一秒为周期闪烁。

解释：2 秒=2*10^9ns。

50Mhz 周期=1/（50*10^9）=20ns 思考高电平计数数量和低电平计数数量并完成设计。

解析：

1s产生的50000000个芯片晶振时钟源是 50Mhz的时钟周期。一秒钟亮，一秒钟停。

![image-20231023204851511](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023204851511.png)

用一个计数器记录。在4998的时钟上升沿，one_s_flag置为1，在4999的时钟上升沿置为0；

led在```one_s_flag```=1的时钟上升沿置为1，然后再来一个上升沿取反。



#### initial

```verilog
module falsh_led(
	input wire sclk, //系统时钟
	input wire rst_n,  // 一旦按键按下，则接地
	output reg led=1'b0
	);

	parameter END_CNT=15;
	wire rst;
	reg [3:0] div_cnt=1'd0;
	reg one_s_flag=1'b0;

	//active L --->active H
	assign rst = ~rst_n;
	// 计数器
	always @(posedge sclk ) begin
		if (rst==1'b1) // 高电平有效是指高电平给它们赋初值。
		div_cnt<='d0;
		else if (div_cnt==END_CNT)
		div_cnt<='d0;
		else 
			div_cnt<=div_cnt+1;
	end
	//one_s_flag
	always @(posedge sclk) begin
	if (rst==1)
	one_s_flag<=1'b0;
	else if (div_cnt==(END_CNT-1))
	one_s_flag<=1'b1;
	else if (div_cnt==END_CNT)
	one_s_flag<=1'b0;
	end
	//led
	always @(posedge sclk) begin
		if (rst==1'b1) 
		led<=1'b0;
		else if (one_s_flag==1'b1) 
			led<=~led;
	end
endmodule
```

#### testbench

```verilog
`timescale 1ns/1ns
module tb_flash_led();
	reg sclk,rst_n;
	wire led;

	initial begin
		sclk=0;
		rst_n=0;
		#100;
		rst_n=1;
	end
	always #10 sclk=~sclk;
	falsh_led falsh_led_inst(
		.sclk(sclk),
		.rst_n(rst_n),
		.led(led)
		);

endmodule
```

![image-20231023221925739](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231023221925739.png)

#### ISE板子烧入

newproject

![image-20231024155124087](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024155124087.png)

![image-20231024161302461](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161302461.png)

添加文件

![image-20231024161357372](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161357372.png)

![image-20231024161411675](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161411675.png)

![image-20231024161441532](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161441532.png)

 ![image-20231024161619925](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161619925.png)

项目的顶层连接原理图中实际的管脚。

![image-20231024161711702](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161711702.png)

这三个管脚需要建立管脚约束文件。（顶层文件都需要建立管脚约束、对应到管脚上实现功能）

![image-20231024161926529](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161926529.png)

![image-20231024161953427](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024161953427.png)

回到sublime软件下编辑

![image-20231024162051796](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024162051796.png)

找到约束的语法（最右边那个）

![image-20231024162208815](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024162208815.png)

约束位置

系统时钟连接到24管脚。

![image-20231024162717145](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024162717145.png)

约束电压

![image-20231024162642794](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024162642794.png)

3.3V电压

![image-20231024162812185](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024162812185.png)

约束写完后回到

![image-20231024163031314](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024163031314.png)

直接refresh最后一个把上面两个也刷新，生成bit文件。（==右键run==）

解释：

![image-20231024163244862](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024163244862.png)

转换生信号电路、映射到资源中、布局布线。

```generate programming file```生成下载的bit文件，可以烧录到fpga中的xram中，跳电上次烧录的就消失了。



**改完文件中generate，右键run重新生成就行。**



将bit文件烧录到板子中，双击

![image-20231024164412934](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164412934.png)

![image-20231024164451446](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164451446.png)

双击打开

![image-20231024164550801](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164550801.png)

![image-20231024164602482](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164602482.png)

![image-20231024164617406](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164617406.png)

![image-20231024164712573](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024164712573.png)

查看板子，运行成功。

#### 问题：

![image-20231024152934725](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024152934725.png)

之前设置的高电平有效是初始状态是高电平，100个时间单位后变为低电平。

这个是根据四位按键图设置的```rst_n```是初始状态低电平，100个时间单位后变为高电平。

由于xilinx的官方设置，我们在initial块中令```rst=rst_n```

在这个四位按键电路图中，sw没按下的时候这不是接的高电平吗，为什么初始状态是低电平呢？

#### 解答：

rst_n是低电平有效的复位按键，按键一旦按下，变为低电平。按键抬起，变为高电平。但是由于电路的延迟，所以等待100个时间单位后变为高电平。这样的称为==低电平有效==

而在Xilinx官方设置中，一般使用高电平有效的复位电路，故而取反。

### 课后练习 五分频

前面讲解的四分频属于偶分频的范畴，即偶数倍的分频统称为偶分频，在四分频的基础上试着做出一个五分频（奇分频），要求占空比 50%，使用时序逻辑完成，可参考图 4 所示的波形图。

![image-20231024173536163](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024173536163.png)

#### initial

```verilog
module div_clk_5(
	input wire clk,
	input wire rst,
	output wire clk_5
	);
	
	reg [2:0] pos_cnt=1'b0;
	reg pos_clk=1'b0;
	reg [2:0] neg_cnt;
	reg neg_clk=1'b0;

	//写pos_cnt
	always @(posedge clk) begin
	if (rst==1)
	pos_cnt<=0;
	else if (pos_cnt!=3'd4)
		pos_cnt<=pos_cnt+1'b1;
	else 
		pos_cnt<=0;
	end

	//写pos_clk
	always @(posedge clk)begin
	if (rst==1)
	pos_clk<=0;
	else if (pos_cnt==2'd2)
	pos_clk<=1'b1;
	else if(pos_cnt==3'd4)
	pos_clk<=1'b0;
	end

	//写neg_cnt，下降沿
	always @(negedge clk)begin
		if (rst==1)
		neg_cnt<=0;
	else if (neg_cnt!=3'd4)
		neg_cnt<=neg_cnt+1'b1;
	else 
		neg_cnt<=0;
	end

	//写neg_clk，下降沿
	always @(negedge clk)begin
	if (rst==1)
	neg_clk<=0;
	else if (neg_cnt==2'd2)
	neg_clk<=1'b1;
	else if(neg_cnt==3'd4)
	neg_clk<=1'b0;
	end

	//写输出clk_5
	assign clk_5=pos_clk|neg_clk;

endmodule
```

#### testbench

```verilog
`timescale 1ns/1ns
module tb_div_clk();
	reg clk,rst;
	wire clk_5;

	initial begin
	clk=0;
	rst=1;
	#110
	rst=0;
end

always #10 clk=~clk;
div_clk_5 div_cnt_inst(
	.clk(clk),
	.rst(rst),
	.clk_5(clk_5)
	);

endmodule
```

### 七分频

![image-20231024195616482](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024195616482.png)

### ==呼吸灯==

![在这里插入图片描述](https://img-blog.csdnimg.cn/20200128143927691.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2FzNDgwMTMzOTM3,size_16,color_FFFFFF,t_70)

#### 题目：

完成一个呼吸灯。要求从亮到灭的时间为 2s，从灭到亮的时间为 2 秒，完成呼吸的过程一共需要 4 秒时间。

讲解：我们可以通过人眼的视觉差来实现该效果，只需在产生一个逐渐改变占空比的方波即可，即 PWM（脉冲宽度调制）。我们可以将 2 秒等分为 1000 份，这样每一份即为 2/1000s，假设第一份 2/1000s 为高电平（占空比 100%），然后逐渐减少占空比，经过 1000 次以后，该方波占空比变为 0，我们设定方波为高电平时，led 灯亮，否则为灭，这样我们就实现了从亮到灭的过程，反过程类似。

![image-20231024200140325](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231024200140325.png)

#### 解析：

![image-20231025205629314](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231025205629314.png)

前两秒：由亮->灭。pwm_flag=0。

CLK   仍然是50MHZ。1/(50×10^6) =2×10^(-8)s  20ns

将2s分成1000份。为一个pwm。用pwm_cyc_cnt记录

再将2/1000分成1000份，记录高低电平的占空比，用clk50Mcnt_1000记录。

2×10^-3 ×10^-3 =2×10^-6 s=2us

100个clk为 2us，故时钟到100，用clk50Mcnt记录。

从```clk50Mcnt_1000```来看，从亮到灭：1000个高电平，0个低电平，999个高电平，1个低电平，.......，1个高电平，999个低电平。



后两秒：由灭->亮。pwm_flag=1。

从```clk50Mcnt_1000```来看，从亮到灭：0个高电平，1000个低电平，1个高电平，999个低电平，.......，1000个高电平，1个低电平。



```verilog
module brea_led(
	input wire clk,
	input wire rst_n,
	output wire led
	);
	
	//定义内部变量
	wire rst;
	assign rst = ~rst_n;

	reg [6:0] clk50Mcnt;
	reg [9:0] clk50Mcnt_1000;
	reg [9:0] pwn_cyc_cnt;
	reg pwm_flag;
	//定义晶振时钟计数器
	always@(posedge clk)begin
	if (rst==1) 
	clk50Mcnt<='d0;
	else if (clk50Mcnt=='d99)
	clk50Mcnt<='d0;
	else 
	clk50Mcnt<=clk50Mcnt+1'b1;	
	end

	//定义记录占空比高低电平个数
	always @(posedge clk) begin
	if (rst==1) 
	clk50Mcnt_1000<='d0;
	else if (clk50Mcnt=='d99 && clk50Mcnt_1000=='d999)
		clk50Mcnt_1000<=0;
	else if (clk50Mcnt=='d99)
	clk50Mcnt_1000<=clk50Mcnt_1000+1'b1;
	end

	//定义记录分成1000份呼吸灯的个数
	always @(posedge clk) begin
	if (rst==1) 
	pwn_cyc_cnt<='d0;
	else if (clk50Mcnt=='d99 && clk50Mcnt_1000=='d999 && pwn_cyc_cnt=='d999)
	pwn_cyc_cnt<=0;
	else if (clk50Mcnt=='d99 && clk50Mcnt_1000=='d999)
		pwn_cyc_cnt<=pwn_cyc_cnt+1'b1;
	end

	//记录从亮到灭还是从灭到亮的标志
	always @(posedge clk) begin
	if (rst==1)
	pwm_flag<=1'b0;
	else if (clk50Mcnt=='d99 && clk50Mcnt_1000=='d999 && pwn_cyc_cnt=='d999) begin
		pwm_flag<= ~pwm_flag;
	end
	end

	assign led=(pwm_flag==1'b0)?((clk50Mcnt_1000<pwn_cyc_cnt)?1'b0:1'b1):((clk50Mcnt_1000<pwn_cyc_cnt)?1'b1:1'b0);

endmodule
```

## 第十讲 模块top down设计

### 习题

 我们可将本设计划分成三个模块来描述，每一个模块实现不同的功能，div_clk 模块实现分频（此处尽量产生标志，而不是占空比 50%的方波），a_and_b 模块实现实现相与，Top 模块实现模块的连接及端口的定义。

重点：

```pi_flag```和```po_flag```用一个wire 接口连接。

```Top```模块中po_c必须是wire类型。//如果模块内接口是输出例化时必须连接wire变量

![image-20231026173634624](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231026173634624.png)



```verilog
module div_clk(
	input wire clk,
	input wire rst_n,
	output reg po_flag
	);

	wire rst;
	assign rst = ~rst_n;

	reg [1:0] clk_cnt;
	//计数器 三高一低
	always @(posedge clk)begin
		if (rst==1)
		clk_cnt<=0;
		else if (clk_cnt=='d3)
		clk_cnt <=0;
		else begin
			clk_cnt<=clk_cnt+1'b1;
		end
	end

	always @(posedge clk)begin
		if (rst==1)
		po_flag<=0;
		else if (clk_cnt=='d2)
		po_flag<=1'b1;
		else begin
			po_flag<=1'b0;
		end
	end

endmodule
```

```verilog
module a_and_b (
input wire pi_a,
input wire pi_b,
input wire pi_flag,
input wire rst_n,
input wire clk,
output reg po_c
	);
	wire rst;
	assign rst = ~rst_n;

always@(posedge clk)begin
	if (rst==1)
	po_c<=0;
	else if (pi_flag==1)
	po_c<=pi_a&pi_b;
end

endmodule
```

```verilog
module top(
	input wire pi_a,
	input wire pi_b,
	input wire rst_n,
	input wire clk,
	output wire po_c //wire类型
	);

	wire flag;
	div_clk div_clk_inst(
		.clk(clk),
		.rst_n(rst_n),
		.po_flag(flag)
		);

	a_and_b a_and_b_inst(
		.pi_a(pi_a),//如果模块内部接口是输入例化时连接可以是wire变量也可以是reg
		.pi_b(pi_b),
		.pi_flag(flag),
		.rst_n(rst_n),
		.clk(clk),
		.po_c(po_c)//如果模块内接口是输出例化时必须连接wire变量
		);

endmodule
```

```verilog
`timescale 1ns/1ns
module tb_top();
	reg pi_a,pi_b,rst_n,clk;
	wire po_c;

	initial begin
		pi_a=0;
		pi_b=0;
		clk=0;
		rst_n=0;
		#100
		rst_n=1;
	end
	always #10 clk=~clk;
	always #20 pi_a = {$random};
	always #20 pi_b = {$random};

	top top_inst(
		.pi_a(pi_a),
		.pi_b(pi_b),
		.rst_n(rst_n),
		.clk(clk),
		.po_c(po_c)
		);

endmodule 
```



![image-20231026173303137](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231026173303137.png)

### 课后练习

重点：16分频的图形。

4分频是4个周期。

16分频是16个周期。

练习：实现 16 个 clk 时钟内输入变量 pi_a 和 pi_b 相与一次的系统，要求16 个时钟周期是在 4 分频基础上再次 4 分频得到。

![image-20231026214852320](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231026214852320.png)

![image-20231026214910256](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231026214910256.png)

```verilog
module div_clk1(
	input wire clk,
	input wire rst_n,
	output reg po_flag
	);

	wire rst;
	assign rst = ~rst_n;

	reg [1:0] clk_cnt;
	//计数器
	always @(posedge clk)begin
		if (rst==1)
		clk_cnt<=0;
		else if (clk_cnt=='d3)
		clk_cnt <=0;
		else begin
			clk_cnt<=clk_cnt+1'b1;
		end
	end

	always @(posedge clk)begin
		if (rst==1)
		po_flag<=0;
		else if (clk_cnt=='d2)
		po_flag<=1'b1;
		else begin
			po_flag<=1'b0;
		end
	end

endmodule
```

```verilog
module div_clk2(
	input wire clk,
	input wire rst_n,
	input wire pi_flag,
	output reg po_flag16
	);

	wire rst;
	assign rst = ~rst_n;

	reg [1:0] clk_cnt16;
	//计数器
	always @(posedge clk)begin
		if (rst==1)
		clk_cnt16<=0;
		else if (pi_flag==1)
		clk_cnt16<=clk_cnt16+1'b1;
	end

	//十六分频波形
	always @(posedge clk)begin
		if (rst==1)
		po_flag16<=0;
		else if(clk_cnt16=='d3&&pi_flag==1)
		po_flag16<=1;
		else 
		po_flag16<=0;
	end
	
endmodule
```

```verilog
module a_and_b (
input wire pi_a,
input wire pi_b,
input wire pi_flag16,
input wire rst_n,
input wire clk,
output reg po_c
	);
	wire rst;
	assign rst = ~rst_n;

always@(posedge clk)begin
	if (rst==1)
	po_c<=0;
	else if (pi_flag16==1)
	po_c<=pi_a&pi_b;
end

endmodule
```

```verilog
module top(
	input wire pi_a,
	input wire pi_b,
	input wire rst_n,
	input wire clk,
	output wire po_c //wire类型
	);

	wire flag;
	wire flag_16;
	div_clk1 div_clk1_inst(
		.clk(clk),
		.rst_n(rst_n),
		.po_flag(flag)
		);
	div_clk2 inst_div_clk2 (
			.clk(clk), 
			.rst_n(rst_n), 
			.pi_flag(flag), 
			.po_flag16(flag_16)
			);


	a_and_b a_and_b_inst(
		.pi_a(pi_a),//如果模块内部接口是输入例化时连接可以是wire变量也可以是reg
		.pi_b(pi_b),
		.pi_flag16(flag_16),
		.rst_n(rst_n),
		.clk(clk),
		.po_c(po_c)//如果模块内接口是输出例化时必须连接wire变量
		);

endmodule
```

```verilog
`timescale 1ns/1ns
module tb_top();
	reg pi_a,pi_b,rst_n,clk;
	wire po_c;

	initial begin
		pi_a=0;
		pi_b=0;
		clk=0;
		rst_n=0;
		#100
		rst_n=1;
	end
	always #10 clk=~clk;
	always #20 pi_a = {$random};
	always #20 pi_b = {$random};

	top top_inst(
		.pi_a(pi_a),
		.pi_b(pi_b),
		.rst_n(rst_n),
		.clk(clk),
		.po_c(po_c)
		);

endmodule 
```

==在上升沿到来的时候，读的是上升沿到来之前的数据。==

![image-20231026214819252](C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20231026214819252.png)
