module collector_v1 (
  input finished_0,
  input finished_1,
  input finished_2,
  input finished_3,
  output reg allFinished
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
  end
  assign allFinished = (!((!((!((!(((!l3) & (!finished_0)) & (!((finished_1) & (l2))))) & (((!((finished_0) & (!l2))) & (!l1)) & (!((!((!l3) & (!finished_0))) & ((finished_1) & (l2))))))) & ((!((!((!((!finished_1) & (!l2))) & (!((!((l1) & (finished_2))) & (!((finished_1) & (!l1))))))) & (!((!((l1) & (finished_2))) & ((!finished_1) & (!l2)))))) & (!((!((!((!l3) & (!finished_0))) & (!((!finished_1) & (!l2))))) & (l1)))))) & (!l0))) & (!((l0) & (!((((finished_3) & (!((!l1) & (!finished_2)))) & (!((!finished_1) & (!l2)))) & (!((!l3) & (!finished_0)))))));
  always @(posedge $global_clock) begin
    l0 <= (!((!((!((!(((!l3) & (!finished_0)) & (!((finished_1) & (l2))))) & (((!((finished_0) & (!l2))) & (!l1)) & (!((!((!l3) & (!finished_0))) & ((finished_1) & (l2))))))) & ((!((!((!((!finished_1) & (!l2))) & (!((!((l1) & (finished_2))) & (!((finished_1) & (!l1))))))) & (!((!((l1) & (finished_2))) & ((!finished_1) & (!l2)))))) & (!((!((!((!l3) & (!finished_0))) & (!((!finished_1) & (!l2))))) & (l1)))))) & (!l0))) & (!((finished_3) & ((l0) & (!((((finished_3) & (!((!l1) & (!finished_2)))) & (!((!finished_1) & (!l2)))) & (!((!l3) & (!finished_0))))))));
    l1 <= (!((!((!((!l0) & (finished_2))) & (!((!l1) & (!finished_2))))) & (!((finished_3) & (l0))))) & (!(((finished_3) & (l0)) & (!((!l1) & (!finished_2)))));
    l2 <= !((!(((l0) & (!(((finished_3) & (!((!l1) & (!finished_2)))) & (!((!finished_1) & (!l2)))))) & (!((!((finished_3) & (!((!l1) & (!finished_2))))) & ((!finished_1) & (!l2)))))) & (!(((!((!((!finished_1) & (!l2))) & (!((!((l1) & (finished_2))) & (!((finished_1) & (!l1))))))) & (!((!((l1) & (finished_2))) & ((!finished_1) & (!l2))))) & (!l0))));
    l3 <= !((!((!((!((!((!finished_1) & (!l2))) & (!((!((l1) & (finished_2))) & (!((finished_1) & (!l1))))))) & ((!l3) & (!finished_0)))) & ((!((!((!(((!l3) & (!finished_0)) & (!((finished_1) & (l2))))) & (((!((finished_0) & (!l2))) & (!l1)) & (!((!((!l3) & (!finished_0))) & ((finished_1) & (l2))))))) & ((!((!((!((!finished_1) & (!l2))) & (!((!((l1) & (finished_2))) & (!((finished_1) & (!l1))))))) & (!((!((l1) & (finished_2))) & ((!finished_1) & (!l2)))))) & (!((!((!((!l3) & (!finished_0))) & (!((!finished_1) & (!l2))))) & (l1)))))) & (!l0)))) & (!((!(((!l3) & (!finished_0)) & (!(((finished_3) & (!((!l1) & (!finished_2)))) & (!((!finished_1) & (!l2))))))) & ((l0) & (!((((finished_3) & (!((!l1) & (!finished_2)))) & (!((!finished_1) & (!l2)))) & (!((!l3) & (!finished_0)))))))));
  end
endmodule