  

게이트를 사용해 하드웨어 설계 과정이 단순해졌다.

단순한 부품으로 고수준의 부품을 만들 수 있다.

  

## 가산기(adder)

  

![[Untitled 30.png|Untitled 30.png]]

![[Untitled 1 14.png|Untitled 1 14.png]]

왼쪽은 반가산기(half adder), 오른쪽은 전가산기(full adder)다.

반가산기는 올림을 처리하려면 제 3의 입력이 필요하다.

이러한 A B에서 올림인 C를 추가하면 전가산기를 만들 수 있다.

3 입력 중 2개가 1이면 올림이 발생한다.

  

리플 자리올림 가산기

자리올림이 아래부터 위까지 퍼져나간다 해서 붙여진 이름이다.

비트를 하나 처리할 때마다 2 게이트에 해당하는 출력 지연 시간이 발생한다.

  

올림 예측 가산기

C(i+1)은 다음과 같다.

`C(i+1) = (A(i) AND B(i)) OR (B(i) AND C(i)) OR (C(i) AND A(i))`

여기 i에 i+1을 대입하면 다음과 같다.

`C(i+2) = (A(i+1) AND B(i+1)) OR (B(i+1) AND C(i+1)) OR (C(i+1) AND A(i+1))`

처음 식인 C(i+1)을 두번째 식인 C(i+1)에 넣어주면 다음과 같다.

`C(i+2) = (A(i+1) AND B(i+1)) OR (B(i+1) AND (A(i) AND B(i)) OR (B(i) AND C(i)) OR (C(i) AND A(i))) OR ((A(i) AND B(i)) OR (B(i) AND C(i)) OR (C(i) AND A(i)) AND A(i+1))`

이 연산은 AND와 OR이 아주 많아지지만 전파 지연은 최대 2게이트밖에 안 된다.

i값이 커지면 게이트가 더 많아지고, 게이트가 많아지면 전력 소모가 커진다.

즉, 계산 속도와 전력 소모 사이는 반비례 한다.

  

디코더(Decoder)

인코딩 된 수를 개별 비트의 집합으로 만든다.

8진 숫자를 단일 비트 집합으로 되돌려주는 것을 3:8 디코더라 한다.

![[Untitled 2 6.png|Untitled 2 6.png]]

  

## 디멀티플렉서(demultiplexer)와 실렉터(selector)

  

![[Untitled 3 5.png|Untitled 3 5.png]]

![[Untitled 4 4.png|Untitled 4 4.png]]

디멀티플렉서

디코더를 사용해 디멀티플렉서를 만들 수 있다. 디멀티플렉서는 보통 디먹스(demux)라 한다.

입력을 여러개의 출력으로 나눌 수 있다.

실렉터

피연산자가 여러개 있을 때 그 중 하나를 선택한다.

토스트기를 생각하면 쉽다.

|   |   |   |
|---|---|---|
|설정|위 열선|아래 열선|
|전원OFF|OFF|OFF|
|베이크|OFF|ON|
|토스트|ON|ON|
|브로일|ON|OFF|