# vlog_eday
**Verilog Everyday(Updating.....)**

## Reference book
- [1] William J.Dally,R.Curtis Harting.数字设计系统方法[M].
- [2] Kishore Mishra.Verilog高级数字系统设计技术与实例分析[M].

## Directory
- **vlog_eday/**
    - **day1/**
        - **code/** :_here is verilog code and testbench_
        - **vlog_day1.md** :_the discription file_
    - **day2/**
        - ......
    - ......
- README.md

## Content

- [day1:进制与编码](./vlog_eday/day01/vlog_day1.md)
：进制简介/BCD编码

- [day2:组合逻辑](./vlog_eday/day02/vlog_day2.md)
：基本逻辑/组合逻辑

- [day3:边沿检测](./vlog_eday/day03/vlog_day3.md)
：同步边沿检测/异步边沿检测

- [day4:加法器](./vlog_eday/day04/vlog_day4.md)
：半加器/全加器/行波进位加法器/溢出检测

- [day5:计数器](./vlog_eday/day05/vlog_day5.md)
：二进制计数器/环形计数器/约翰逊计数器/格雷码计数器

- [day6:按键去抖动](./vlog_eday/day06/vlog_day6.md)
：按键去抖动

- [day7:格雷码](./vlog_eday/day07/vlog_day7.md)
：Bin2Gray/Gray2bin

- [day8:LFSR](./vlog_eday/day08/vlog_day8.md)
：斐波那契LFSR/伽罗瓦LFSR/LFSR计数器

- [day9:校验码](./vlog_eday/day09/vlog_day9.md)
：奇偶校验/CRC校验

- [day10:译码和编码](./vlog_eday/day10/vlog_day10.md)
：7段译码器/常规编码器/优先编码器

- [day11:时钟分频](./vlog_eday/day11/vlog_day11.md)
：偶数分频/奇数分频

- [day12:复位](./vlog_eday/day12/vlog_day12.md)
：同步复位/异步复位/异步复位同步释放

- [day13:锁存器](./vlog_eday/day13/vlog_day13.md)
：避免锁存器的代码书写规范

- [day14:BCD加法器](./vlog_eday/day14/vlog_day14.md)
：BCD加法器/`a[base-:width]`结构的使用