<div id="-english-project"></div>

#### üèÜ Project Spotlight: FPGA-based OTA System (EmbarcaTech)

As the capstone project for my **Embedded Systems Residency at EmbarcaTech**, I am architecting and implementing a hybrid hardware solution that allows remote updates (Over-the-Air) for FPGA logic.

* **The Architecture:** A Hybrid System involving an **RP2040 MCU** (Management & Network) and a **Lattice ECP5 FPGA** (Processing).
* **The Core:** I integrated a **PicoRV32 Soft-core (RISC-V)** inside the FPGA to handle internal logic.
* **My Contribution:**
    * Designed a custom **SPI Slave IP Core** in SystemVerilog to handle Clock Domain Crossing (CDC) between the MCU and FPGA.
    * Implemented the full **Open Source Flow** (Yosys, Nextpnr) to synthesize the design.
    * Developing the C firmware to boot the RISC-V core and control peripherals.

> *Status: Prototype functional (Phase 2 completed). Currently working on the Flash writing logic.*

---

<div id="-portugues-projeto"></div>

#### üèÜ Destaque: Sistema OTA baseado em FPGA (EmbarcaTech)

Como projeto final da minha **Resid√™ncia em Sistemas Embarcados no EmbarcaTech**, estou arquitetando e implementando uma solu√ß√£o h√≠brida que permite atualiza√ß√µes remotas (Over-the-Air) para l√≥gica program√°vel.

* **A Arquitetura:** Um sistema h√≠brido envolvendo um **MCU RP2040** (Gest√£o e Rede) e uma **FPGA Lattice ECP5** (Processamento).
* **O N√∫cleo:** Integrei um processador **Soft-core PicoRV32 (RISC-V)** dentro da FPGA para gerenciar a l√≥gica interna.
* **Minha Contribui√ß√£o:**
    * Desenvolvi um **IP Core SPI Slave** customizado em SystemVerilog, tratando o Cruzamento de Dom√≠nios de Clock (CDC) entre o MCU e a FPGA.
    * Implementei todo o fluxo utilizando **Ferramentas Open Source** (Yosys, Nextpnr).
    * Desenvolvimento do firmware em C para inicializar o n√∫cleo RISC-V e controlar perif√©ricos.

> *Status: Prot√≥tipo funcional (Fase 2 conclu√≠da). Atualmente trabalhando na l√≥gica de grava√ß√£o da Flash.*
