--- verilog_synth
+++ uhdm_synth
@@ -1,18 +1,13 @@
 # Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
-autoidx 12
+autoidx 23
 attribute \top 1
 attribute \src "dut.sv:1.1-19.10"
 module \simple_assign
-  attribute \src "dut.sv:14.22-14.27"
-  wire $and$dut.sv:14$1_Y
-  attribute \src "dut.sv:17.37-17.46"
-  wire $and$dut.sv:17$10_Y
-  attribute \src "dut.sv:17.37-17.42"
-  wire $and$dut.sv:17$9_Y
-  attribute \src "dut.sv:15.21-15.26"
-  wire $or$dut.sv:15$3_Y
-  attribute \src "dut.sv:15.21-15.30"
-  wire $or$dut.sv:15$4_Y
+  wire $auto$rtlil.cc:3004:And$12
+  wire $auto$rtlil.cc:3004:And$18
+  wire $auto$rtlil.cc:3004:And$20
+  wire $auto$rtlil.cc:3005:Or$6
+  wire $auto$rtlil.cc:3005:Or$8
   attribute \src "dut.sv:2.16-2.17"
   wire input 1 \a
   attribute \src "dut.sv:3.16-3.17"
@@ -31,8 +26,7 @@
   wire output 8 \out_not
   attribute \src "dut.sv:8.17-8.23"
   wire output 7 \out_or
-  attribute \src "dut.sv:14.22-14.27"
-  cell $and $and$dut.sv:14$1
+  cell $and $auto$expression.cpp:292:import_operation$1
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
@@ -40,51 +34,49 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $and$dut.sv:14$1_Y
+    connect \Y $auto$rtlil.cc:3004:And$12
   end
-  attribute \src "dut.sv:14.22-14.31"
-  cell $and $and$dut.sv:14$2
+  cell $and $auto$expression.cpp:292:import_operation$17
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:14$1_Y
-    connect \B \c
-    connect \Y \out_and
+    connect \A \c
+    connect \B \d
+    connect \Y $auto$rtlil.cc:3004:And$18
   end
-  attribute \src "dut.sv:17.37-17.46"
-  cell $and $and$dut.sv:17$10
+  cell $and $auto$expression.cpp:292:import_operation$19
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:17$9_Y
+    connect \A $auto$rtlil.cc:3004:And$18
     connect \B \e
-    connect \Y $and$dut.sv:17$10_Y
+    connect \Y $auto$rtlil.cc:3004:And$20
   end
-  attribute \src "dut.sv:17.37-17.42"
-  cell $and $and$dut.sv:17$9
+  cell $and $auto$expression.cpp:292:import_operation$3
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A \c
-    connect \B \d
-    connect \Y $and$dut.sv:17$9_Y
+    connect \A $auto$rtlil.cc:3004:And$12
+    connect \B \c
+    connect \Y \out_and
   end
-  attribute \src "dut.sv:16.22-16.30"
-  cell $not $not$dut.sv:16$7
+  cell $or $auto$expression.cpp:296:import_operation$21
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
+    parameter \B_SIGNED 0
+    parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:14$1_Y
-    connect \Y \out_not
+    connect \A $auto$rtlil.cc:3004:And$12
+    connect \B $auto$rtlil.cc:3004:And$20
+    connect \Y \out_complex
   end
-  attribute \src "dut.sv:15.21-15.26"
-  cell $or $or$dut.sv:15$3
+  cell $or $auto$expression.cpp:296:import_operation$5
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
@@ -92,39 +84,33 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $or$dut.sv:15$3_Y
+    connect \Y $auto$rtlil.cc:3005:Or$6
   end
-  attribute \src "dut.sv:15.21-15.30"
-  cell $or $or$dut.sv:15$4
+  cell $or $auto$expression.cpp:296:import_operation$7
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $or$dut.sv:15$3_Y
+    connect \A $auto$rtlil.cc:3005:Or$6
     connect \B \c
-    connect \Y $or$dut.sv:15$4_Y
+    connect \Y $auto$rtlil.cc:3005:Or$8
   end
-  attribute \src "dut.sv:15.21-15.34"
-  cell $or $or$dut.sv:15$5
+  cell $or $auto$expression.cpp:296:import_operation$9
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_SIGNED 0
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $or$dut.sv:15$4_Y
+    connect \A $auto$rtlil.cc:3005:Or$8
     connect \B \d
     connect \Y \out_or
   end
-  attribute \src "dut.sv:17.26-17.47"
-  cell $or $or$dut.sv:17$11
+  cell $not $auto$expression.cpp:304:import_operation$13
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
-    parameter \B_SIGNED 0
-    parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:14$1_Y
-    connect \B $and$dut.sv:17$10_Y
-    connect \Y \out_complex
+    connect \A $auto$rtlil.cc:3004:And$12
+    connect \Y \out_not
   end
 end
