
===========================================================================
 report_clock_skew
============================================================================
Clock clk0
Latency      CRPR       Skew
grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0.mem_frac_logic_out_0.sky130_fd_sc_hd__dfrtp_1_0_/CLK ^
   3.78
grid_clb_8__1_.logical_tile_clb_mode_clb__0.logical_tile_clb_mode_default__fle_2.logical_tile_clb_mode_default__fle_mode_physical__fabric_0.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1.sky130_fd_sc_hd__sdfrtp_1_0_/CLK ^
   0.39      0.00       3.39

Clock prog_clk
Latency      CRPR       Skew
sb_8__1_.mem_bottom_track_11.sky130_fd_sc_hd__dfrtp_1_3_/CLK ^
   0.75
sb_8__1_.mem_bottom_track_13.sky130_fd_sc_hd__dfrtp_1_0_/CLK ^
   0.53     -0.06       0.17

