 
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : ivm_soc_v1
Version: X-2025.06
Date   : Sun Sep 28 23:06:04 2025
****************************************

 # A fanout number of 1000 was used for high fanout net computations.

Operating Conditions: TT_0P65V_0P00V_0P00V_0P00V_25C   Library: gf22nspslogl36eda116f_TT_0P65V_0P00V_0P00V_0P00V_25C
Wire Load Model Mode: enclosed

  Startpoint: iCPU/iPC/pc_reg[2]
              (rising edge-triggered flip-flop clocked by clk)
  Endpoint: iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]
            (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock clk (rise edge)                                   0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  iCPU/iPC/pc_reg[2]/CK (UDB116SVT36_FDPRBQ_V2_1)         0.00 #     0.00 r
  iCPU/iPC/pc_reg[2]/Q (UDB116SVT36_FDPRBQ_V2_1)          0.12       0.12 r
  iCPU/iPC/pc_out[2] (rv32_pc_v2)                         0.00       0.12 r
  iCPU/pc_fetch[2] (rv32_cpu_top)                         0.00       0.12 r
  iCC_V1/pc_fetch[2] (cache_controller_v1)                0.00       0.12 r
  iCC_V1/U369/X (UDB116SVT36_AOI22_0P75)                  0.04       0.15 f
  iCC_V1/U1165/X (UDB116SVT36_AOI22_0P75)                 0.03       0.18 r
  iCC_V1/U659/X (UDB116SVT36_INV_0P75)                    0.02       0.20 f
  iCC_V1/U1164/X (UDB116SVT36_AOI21_0P75)                 0.02       0.22 r
  iCC_V1/U440/X (UDB116SVT36_OAI21_0P75)                  0.03       0.25 f
  iCC_V1/U443/X (UDB116SVT36_AOI21B_1)                    0.02       0.28 r
  iCC_V1/U679/X (UDB116SVT36_OAI21_0P75)                  0.03       0.31 f
  iCC_V1/U678/X (UDB116SVT36_AOI21B_0P75)                 0.02       0.33 r
  iCC_V1/U162/X (UDB116SVT36_OAI21_0P75)                  0.03       0.36 f
  iCC_V1/U449/X (UDB116SVT36_AOI21B_1)                    0.03       0.39 r
  iCC_V1/U1166/X (UDB116SVT36_OAI21_2)                    0.02       0.41 f
  iCC_V1/U652/X (UDB116SVT36_AOI21B_1)                    0.02       0.43 r
  iCC_V1/U168/X (UDB116SVT36_OAI21_0P75)                  0.03       0.46 f
  iCC_V1/U1134/X (UDB116SVT36_AO21_0P75)                  0.04       0.50 f
  iCC_V1/U213/X (UDB116SVT36_MAJ3_0P75)                   0.04       0.55 f
  iCC_V1/U178/X (UDB116SVT36_AO21B_1)                     0.03       0.58 f
  iCC_V1/U177/X (UDB116SVT36_MAJ3_0P75)                   0.04       0.62 f
  iCC_V1/U176/X (UDB116SVT36_MAJ3_1)                      0.04       0.66 f
  iCC_V1/U175/X (UDB116SVT36_MAJ3_0P75)                   0.04       0.70 f
  iCC_V1/U1137/X (UDB116SVT36_OAI31_1)                    0.03       0.72 r
  iCC_V1/U179/X (UDB116SVT36_ND2_MM_0P75)                 0.02       0.75 f
  iCC_V1/U230/X (UDB116SVT36_MAJ3_1)                      0.04       0.79 f
  iCC_V1/U1139/X (UDB116SVT36_AO21B_0P75)                 0.03       0.82 f
  iCC_V1/U189/X (UDB116SVT36_MAJ3_0P75)                   0.05       0.87 f
  iCC_V1/U188/X (UDB116SVT36_OAI21_2)                     0.01       0.89 r
  iCC_V1/U1140/X (UDB116SVT36_ND2_0P75)                   0.02       0.90 f
  iCC_V1/U240/X (UDB116SVT36_MAJ3_0P75)                   0.05       0.95 f
  iCC_V1/U239/X (UDB116SVT36_OAI21_2)                     0.01       0.97 r
  iCC_V1/U77/X (UDB116SVT36_AN2_1)                        0.03       1.00 r
  iCC_V1/U1144/X (UDB116SVT36_OAI21_0P75)                 0.03       1.03 f
  iCC_V1/U247/X (UDB116SVT36_MAJ3_0P75)                   0.05       1.08 f
  iCC_V1/U76/X (UDB116SVT36_OAI21_2)                      0.01       1.09 r
  iCC_V1/U198/X (UDB116SVT36_ND2_MM_0P75)                 0.02       1.11 f
  iCC_V1/U1151/X (UDB116SVT36_AOI22_0P75)                 0.03       1.13 r
  iCC_V1/U681/X (UDB116SVT36_INV_0P75)                    0.02       1.16 f
  iCC_V1/U139/X (UDB116SVT36_ND2_MM_0P75)                 0.02       1.17 r
  iCC_V1/U1147/X (UDB116SVT36_NR2_1P5)                    0.08       1.26 f
  iCC_V1/U143/X (UDB116SVT36_INV_0P75)                    0.07       1.32 r
  iCC_V1/U347/X (UDB116SVT36_INV_0P75)                    0.15       1.48 f
  iCC_V1/U315/X (UDB116SVT36_ND2_0P75)                    0.06       1.53 r
  iCC_V1/U313/X (UDB116SVT36_ND2_0P75)                13250.97 # 13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/ram_address[2] (d_cache_v1_0)
                                                          0.00 # 13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/ADR[0] (saduvssd8ULTRALOW1p256x8m4b1w0c0p0d0l0rm3sdrw01_core)
                                                          0.00 # 13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/B_1/Z (GTECH_BUF)
                                                          0.00 # 13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6197/Z_7 (*MUX_OP_256_8_8)
                                                          0.00   13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6237/Z (GTECH_AND2)
                                                          0.00   13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6235/Z (GTECH_OR2)
                                                          0.00   13252.50 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]/next_state (**SEQGEN**)
                                                          0.00   13252.50 f
  data arrival time                                              13252.50

  clock clk (rise edge)                                   2.00       2.00
  clock network delay (ideal)                             0.00       2.00
  clock uncertainty                                      -0.20       1.80
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]/clocked_on (**SEQGEN**)
                                                          0.00       1.80 r
  library setup time                                      0.00       1.80
  data required time                                                 1.80
  --------------------------------------------------------------------------
  data required time                                                 1.80
  data arrival time                                              -13252.50
  --------------------------------------------------------------------------
  slack (VIOLATED)                                               -13250.70


1
