 -- Copyright (C) 1991-2013 Altera Corporation
 -- Your use of Altera Corporation's design tools, logic functions 
 -- and other software and tools, and its AMPP partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Altera Program License 
 -- Subscription Agreement, Altera MegaCore Function License 
 -- Agreement, or other applicable license agreement, including, 
 -- without limitation, that your use is for the sole purpose of 
 -- programming logic devices manufactured by Altera and sold by 
 -- Altera or its authorized distributors.  Please refer to the 
 -- applicable agreement for further details.
 -- 
 -- This is a Quartus II output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus II input file. This file cannot be used
 -- to make Quartus II pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus II help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.2V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --					Bank 1:		3.3V
 --					Bank 2:		3.3V
 --					Bank 3:		3.3V
 --					Bank 4:		3.3V
 --					Bank 5:		3.3V
 --					Bank 6:		3.3V
 --					Bank 7:		3.3V
 --					Bank 8:		3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --					It can also be used to report unused dedicated pins. The connection
 --					on the board for unused dedicated pins depends on whether this will
 --					be used in a future design. One example is device migration. When
 --					using device migration, refer to the device pin-tables. If it is a
 --					GND pin in the pin table or if it will not be used in a future design
 --					for another purpose the it MUST be connected to GND. If it is an unused
 --					dedicated pin, then it can be connected to a valid signal on the board
 --					(low, high, or toggling) if that signal is required for a different
 --					revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --					This pin should be connected to GND. It may also be connected  to a
 --					valid signal  on the board  (low, high, or toggling)  if that signal
 --					is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin. Connect each pin marked GND* directly to GND
 --           	    or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
CHIP  "MIC1"  ASSIGNED TO AN: EP2C35F484I8

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
GND                          : A1        : gnd    :                   :         :           :                
VCCIO3                       : A2        : power  :                   : 3.3V    : 3         :                
A_BUS[20]                    : A3        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[24]                    : A4        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[18]                    : A5        : output : 3.3-V LVTTL       :         : 3         : N              
PROG_MEM_IN[1]               : A6        : input  : 3.3-V LVTTL       :         : 3         : N              
PC[0]                        : A7        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[8]                     : A8        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[11]                      : A9        : output : 3.3-V LVTTL       :         : 3         : N              
MPC[0]                       : A10       : output : 3.3-V LVTTL       :         : 3         : N              
PC[29]                       : A11       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : A12       :        :                   :         : 4         :                
C_BUS[20]                    : A13       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[27]              : A14       : input  : 3.3-V LVTTL       :         : 4         : N              
PC[21]                       : A15       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[13]              : A16       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[3]               : A17       : input  : 3.3-V LVTTL       :         : 4         : N              
GND*                         : A18       :        :                   :         : 4         :                
GND*                         : A19       :        :                   :         : 4         :                
GND*                         : A20       :        :                   :         : 4         :                
VCCIO4                       : A21       : power  :                   : 3.3V    : 4         :                
GND                          : A22       : gnd    :                   :         :           :                
VCCIO1                       : AA1       : power  :                   : 3.3V    : 1         :                
GND                          : AA2       : gnd    :                   :         :           :                
DATA_MEM_IN[5]               : AA3       : input  : 3.3-V LVTTL       :         : 8         : N              
B_BUS[12]                    : AA4       : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[4]              : AA5       : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[12]             : AA6       : output : 3.3-V LVTTL       :         : 8         : N              
MIR[3]                       : AA7       : output : 3.3-V LVTTL       :         : 8         : N              
MIR[19]                      : AA8       : output : 3.3-V LVTTL       :         : 8         : N              
MIR[22]                      : AA9       : output : 3.3-V LVTTL       :         : 8         : N              
MIR[20]                      : AA10      : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[23]                    : AA11      : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[25]                    : AA12      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[8]                     : AA13      : output : 3.3-V LVTTL       :         : 7         : N              
MIR[23]                      : AA14      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[6]                     : AA15      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[7]               : AA16      : input  : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[6]             : AA17      : output : 3.3-V LVTTL       :         : 7         : N              
A_BUS[14]                    : AA18      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[22]            : AA19      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[11]              : AA20      : input  : 3.3-V LVTTL       :         : 7         : N              
GND                          : AA21      : gnd    :                   :         :           :                
VCCIO6                       : AA22      : power  :                   : 3.3V    : 6         :                
GND                          : AB1       : gnd    :                   :         :           :                
VCCIO8                       : AB2       : power  :                   : 3.3V    : 8         :                
DATA_MEM_OUT[5]              : AB3       : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[6]              : AB4       : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[27]             : AB5       : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[17]             : AB6       : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[12]                    : AB7       : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[5]                     : AB8       : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[18]                    : AB9       : output : 3.3-V LVTTL       :         : 8         : N              
MIR[21]                      : AB10      : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[26]                    : AB11      : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[27]                    : AB12      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[3]                     : AB13      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[30]                    : AB14      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[22]                    : AB15      : output : 3.3-V LVTTL       :         : 7         : N              
C_BUS[15]                    : AB16      : output : 3.3-V LVTTL       :         : 7         : N              
B_BUS[14]                    : AB17      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_OUT[22]             : AB18      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[21]            : AB19      : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[12]              : AB20      : input  : 3.3-V LVTTL       :         : 7         : N              
VCCIO7                       : AB21      : power  :                   : 3.3V    : 7         :                
GND                          : AB22      : gnd    :                   :         :           :                
VCCIO2                       : B1        : power  :                   : 3.3V    : 2         :                
GND                          : B2        : gnd    :                   :         :           :                
A_BUS[27]                    : B3        : output : 3.3-V LVTTL       :         : 3         : N              
GND*                         : B4        :        :                   :         : 3         :                
A_BUS[4]                     : B5        : output : 3.3-V LVTTL       :         : 3         : N              
PC[25]                       : B6        : output : 3.3-V LVTTL       :         : 3         : N              
PC[8]                        : B7        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[3]                     : B8        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[25]                      : B9        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[15]                      : B10       : output : 3.3-V LVTTL       :         : 3         : N              
B_BUS[23]                    : B11       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : B12       :        :                   :         : 4         :                
DATA_MEM_OUT[18]             : B13       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[24]              : B14       : input  : 3.3-V LVTTL       :         : 4         : N              
PC[18]                       : B15       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[18]              : B16       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[2]               : B17       : input  : 3.3-V LVTTL       :         : 4         : N              
GND*                         : B18       :        :                   :         : 4         :                
GND*                         : B19       :        :                   :         : 4         :                
GND*                         : B20       :        :                   :         : 4         :                
GND                          : B21       : gnd    :                   :         :           :                
VCCIO5                       : B22       : power  :                   : 3.3V    : 5         :                
B_BUS[0]                     : C1        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[13]                    : C2        : output : 3.3-V LVTTL       :         : 2         : N              
~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : C3        : input  : 3.3-V LVTTL       :         : 2         : N              
~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : C4        : input  : 3.3-V LVTTL       :         : 2         : N              
GND                          : C5        : gnd    :                   :         :           :                
VCCIO3                       : C6        : power  :                   : 3.3V    : 3         :                
MIR[10]                      : C7        : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : C8        : gnd    :                   :         :           :                
A_BUS[5]                     : C9        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[14]                      : C10       : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO3                       : C11       : power  :                   : 3.3V    : 3         :                
VCCIO4                       : C12       : power  :                   : 3.3V    : 4         :                
DATA_MEM_ADDR[18]            : C13       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_OUT[8]              : C14       : output : 3.3-V LVTTL       :         : 4         : N              
GND                          : C15       : gnd    :                   :         :           :                
B_BUS[18]                    : C16       : output : 3.3-V LVTTL       :         : 4         : N              
GND*                         : C17       :        :                   :         : 4         :                
GND*                         : C18       :        :                   :         : 4         :                
GND*                         : C19       :        :                   :         : 5         :                
GND*                         : C20       :        :                   :         : 5         :                
GND*                         : C21       :        :                   :         : 5         :                
GND*                         : C22       :        :                   :         : 5         :                
MIR[35]                      : D1        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[1]                     : D2        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[8]                     : D3        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[25]                    : D4        : output : 3.3-V LVTTL       :         : 2         : N              
PC[11]                       : D5        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[4]                       : D6        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[8]                       : D7        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[9]                       : D8        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[23]                    : D9        : output : 3.3-V LVTTL       :         : 3         : N              
GND                          : D10       : gnd    :                   :         :           :                
PC[28]                       : D11       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : D12       :        :                   :         : 3         :                
GND                          : D13       : gnd    :                   :         :           :                
DATA_MEM_IN[26]              : D14       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_ADDR[14]            : D15       : output : 3.3-V LVTTL       :         : 4         : N              
B_BUS[19]                    : D16       : output : 3.3-V LVTTL       :         : 4         : N              
VCCIO4                       : D17       : power  :                   : 3.3V    : 4         :                
GND                          : D18       : gnd    :                   :         :           :                
GND*                         : D19       :        :                   :         : 5         :                
GND*                         : D20       :        :                   :         : 5         :                
B_BUS[16]                    : D21       : output : 3.3-V LVTTL       :         : 5         : N              
B_BUS[26]                    : D22       : output : 3.3-V LVTTL       :         : 5         : N              
B_BUS[21]                    : E1        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[11]                    : E2        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[1]                     : E3        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[2]                     : E4        : output : 3.3-V LVTTL       :         : 2         : N              
VCCD_PLL3                    : E5        : power  :                   : 1.2V    :           :                
VCCA_PLL3                    : E6        : power  :                   : 1.2V    :           :                
MIR[13]                      : E7        : output : 3.3-V LVTTL       :         : 3         : N              
PC[15]                       : E8        : output : 3.3-V LVTTL       :         : 3         : N              
MIR[5]                       : E9        : output : 3.3-V LVTTL       :         : 3         : N              
VCCIO3                       : E10       : power  :                   : 3.3V    : 3         :                
PC[4]                        : E11       : output : 3.3-V LVTTL       :         : 3         : N              
GND+                         : E12       :        :                   :         : 3         :                
VCCIO4                       : E13       : power  :                   : 3.3V    : 4         :                
DATA_MEM_IN[29]              : E14       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_ADDR[24]            : E15       : output : 3.3-V LVTTL       :         : 4         : N              
GNDA_PLL2                    : E16       : gnd    :                   :         :           :                
GND_PLL2                     : E17       : gnd    :                   :         :           :                
GND*                         : E18       :        :                   :         : 5         :                
GND*                         : E19       :        :                   :         : 5         :                
A_BUS[30]                    : E20       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_ADDR[15]            : E21       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_OUT[2]              : E22       : output : 3.3-V LVTTL       :         : 5         : N              
A_BUS[7]                     : F1        : output : 3.3-V LVTTL       :         : 2         : N              
MBR_OUT[2]                   : F2        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[32]                      : F3        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[19]                    : F4        : output : 3.3-V LVTTL       :         : 2         : N              
GND_PLL3                     : F5        : gnd    :                   :         :           :                
GND_PLL3                     : F6        : gnd    :                   :         :           :                
GNDA_PLL3                    : F7        : gnd    :                   :         :           :                
MIR[31]                      : F8        : output : 3.3-V LVTTL       :         : 3         : N              
A_BUS[10]                    : F9        : output : 3.3-V LVTTL       :         : 3         : N              
MPC[5]                       : F10       : output : 3.3-V LVTTL       :         : 3         : N              
MPC[8]                       : F11       : output : 3.3-V LVTTL       :         : 3         : N              
DATA_MEM_IN[0]               : F12       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_ADDR[8]             : F13       : output : 3.3-V LVTTL       :         : 4         : N              
A_BUS[17]                    : F14       : output : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_ADDR[10]            : F15       : output : 3.3-V LVTTL       :         : 4         : N              
VCCA_PLL2                    : F16       : power  :                   : 1.2V    :           :                
VCCD_PLL2                    : F17       : power  :                   : 1.2V    :           :                
GND_PLL2                     : F18       : gnd    :                   :         :           :                
GND                          : F19       : gnd    :                   :         :           :                
DATA_MEM_write_enable        : F20       : output : 3.3-V LVTTL       :         : 5         : N              
PC[31]                       : F21       : output : 3.3-V LVTTL       :         : 5         : N              
PC[16]                       : F22       : output : 3.3-V LVTTL       :         : 5         : N              
MIR[29]                      : G1        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[28]                      : G2        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[31]                    : G3        : output : 3.3-V LVTTL       :         : 2         : N              
GND                          : G4        : gnd    :                   :         :           :                
A_BUS[12]                    : G5        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[6]                     : G6        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[9]                     : G7        : output : 3.3-V LVTTL       :         : 3         : N              
VCCINT                       : G8        : power  :                   : 1.2V    :           :                
VCCIO3                       : G9        : power  :                   : 3.3V    : 3         :                
GND                          : G10       : gnd    :                   :         :           :                
C_BUS[24]                    : G11       : output : 3.3-V LVTTL       :         : 3         : N              
VCCINT                       : G12       : power  :                   : 1.2V    :           :                
GND                          : G13       : gnd    :                   :         :           :                
VCCIO4                       : G14       : power  :                   : 3.3V    : 4         :                
GND                          : G15       : gnd    :                   :         :           :                
DATA_MEM_ADDR[29]            : G16       : output : 3.3-V LVTTL       :         : 4         : N              
PC[30]                       : G17       : output : 3.3-V LVTTL       :         : 5         : N              
B_BUS[17]                    : G18       : output : 3.3-V LVTTL       :         : 5         : N              
VCCIO5                       : G19       : power  :                   : 3.3V    : 5         :                
MIR[6]                       : G20       : output : 3.3-V LVTTL       :         : 5         : N              
PC[22]                       : G21       : output : 3.3-V LVTTL       :         : 5         : N              
PC[20]                       : G22       : output : 3.3-V LVTTL       :         : 5         : N              
PC[1]                        : H1        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[24]                      : H2        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[22]                    : H3        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[9]                     : H4        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[3]                     : H5        : output : 3.3-V LVTTL       :         : 2         : N              
B_BUS[29]                    : H6        : output : 3.3-V LVTTL       :         : 2         : N              
DATA_MEM_OUT[19]             : H7        : output : 3.3-V LVTTL       :         : 3         : N              
VCCINT                       : H8        : power  :                   : 1.2V    :           :                
GND                          : H9        : gnd    :                   :         :           :                
GND                          : H10       : gnd    :                   :         :           :                
MPC[3]                       : H11       : output : 3.3-V LVTTL       :         : 3         : N              
VCCINT                       : H12       : power  :                   : 1.2V    :           :                
VCCINT                       : H13       : power  :                   : 1.2V    :           :                
DATA_MEM_IN[14]              : H14       : input  : 3.3-V LVTTL       :         : 4         : N              
GND*                         : H15       :        :                   :         : 4         :                
PC[17]                       : H16       : output : 3.3-V LVTTL       :         : 5         : N              
PC[19]                       : H17       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_IN[31]              : H18       : input  : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_OUT[14]             : H19       : output : 3.3-V LVTTL       :         : 5         : N              
GND                          : H20       : gnd    :                   :         :           :                
PC[26]                       : H21       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_IN[8]               : H22       : input  : 3.3-V LVTTL       :         : 5         : N              
MIR[27]                      : J1        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[16]                    : J2        : output : 3.3-V LVTTL       :         : 2         : N              
A_BUS[2]                     : J3        : output : 3.3-V LVTTL       :         : 2         : N              
MBR_OUT[3]                   : J4        : output : 3.3-V LVTTL       :         : 2         : N              
MBR_OUT[0]                   : J5        : output : 3.3-V LVTTL       :         : 2         : N              
MIR[12]                      : J6        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : J7        : power  :                   : 3.3V    : 2         :                
GND                          : J8        : gnd    :                   :         :           :                
GND                          : J9        : gnd    :                   :         :           :                
VCCINT                       : J10       : power  :                   : 1.2V    :           :                
VCCINT                       : J11       : power  :                   : 1.2V    :           :                
VCCINT                       : J12       : power  :                   : 1.2V    :           :                
VCCINT                       : J13       : power  :                   : 1.2V    :           :                
DATA_MEM_IN[19]              : J14       : input  : 3.3-V LVTTL       :         : 4         : N              
DATA_MEM_IN[30]              : J15       : input  : 3.3-V LVTTL       :         : 5         : N              
VCCIO5                       : J16       : power  :                   : 3.3V    : 5         :                
DATA_MEM_OUT[15]             : J17       : output : 3.3-V LVTTL       :         : 5         : N              
PC[27]                       : J18       : output : 3.3-V LVTTL       :         : 5         : N              
MBR_OUT[1]                   : J19       : output : 3.3-V LVTTL       :         : 5         : N              
PC[10]                       : J20       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_IN[1]               : J21       : input  : 3.3-V LVTTL       :         : 5         : N              
PC[24]                       : J22       : output : 3.3-V LVTTL       :         : 5         : N              
nCE                          : K1        :        :                   :         : 2         :                
TCK                          : K2        : input  :                   :         : 2         :                
GND                          : K3        : gnd    :                   :         :           :                
DATA0                        : K4        : input  :                   :         : 2         :                
TDI                          : K5        : input  :                   :         : 2         :                
TMS                          : K6        : input  :                   :         : 2         :                
GND                          : K7        : gnd    :                   :         :           :                
VCCINT                       : K8        : power  :                   : 1.2V    :           :                
VCCINT                       : K9        : power  :                   : 1.2V    :           :                
GND                          : K10       : gnd    :                   :         :           :                
GND                          : K11       : gnd    :                   :         :           :                
GND                          : K12       : gnd    :                   :         :           :                
GND                          : K13       : gnd    :                   :         :           :                
VCCINT                       : K14       : power  :                   : 1.2V    :           :                
GND                          : K15       : gnd    :                   :         :           :                
GND                          : K16       : gnd    :                   :         :           :                
MIR[26]                      : K17       : output : 3.3-V LVTTL       :         : 5         : N              
B_BUS[28]                    : K18       : output : 3.3-V LVTTL       :         : 5         : N              
GND                          : K19       : gnd    :                   :         :           :                
PC[6]                        : K20       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_ADDR[27]            : K21       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_OUT[26]             : K22       : output : 3.3-V LVTTL       :         : 5         : N              
GND+                         : L1        :        :                   :         : 2         :                
GND+                         : L2        :        :                   :         : 2         :                
VCCIO2                       : L3        : power  :                   : 3.3V    : 2         :                
nCONFIG                      : L4        :        :                   :         : 2         :                
TDO                          : L5        : output :                   :         : 2         :                
DCLK                         : L6        :        :                   :         : 2         :                
MBR_OUT[5]                   : L7        : output : 3.3-V LVTTL       :         : 2         : N              
DATA_MEM_OUT[29]             : L8        : output : 3.3-V LVTTL       :         : 2         : N              
VCCINT                       : L9        : power  :                   : 1.2V    :           :                
GND                          : L10       : gnd    :                   :         :           :                
GND                          : L11       : gnd    :                   :         :           :                
GND                          : L12       : gnd    :                   :         :           :                
GND                          : L13       : gnd    :                   :         :           :                
VCCINT                       : L14       : power  :                   : 1.2V    :           :                
GND                          : L15       : gnd    :                   :         :           :                
VCCINT                       : L16       : power  :                   : 1.2V    :           :                
DATA_MEM_IN[25]              : L17       : input  : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_ADDR[26]            : L18       : output : 3.3-V LVTTL       :         : 5         : N              
DATA_MEM_ADDR[30]            : L19       : output : 3.3-V LVTTL       :         : 5         : N              
VCCIO5                       : L20       : power  :                   : 3.3V    : 5         :                
GND+                         : L21       :        :                   :         : 5         :                
LOADN                        : L22       : input  : 3.3-V LVTTL       :         : 5         : N              
CLOCK                        : M1        : input  : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[7]               : M2        : input  : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : M3        : power  :                   : 3.3V    : 1         :                
GND                          : M4        : gnd    :                   :         :           :                
MPC[1]                       : M5        : output : 3.3-V LVTTL       :         : 1         : N              
MPC[2]                       : M6        : output : 3.3-V LVTTL       :         : 1         : N              
MPC[4]                       : M7        : output : 3.3-V LVTTL       :         : 1         : N              
MIR[34]                      : M8        : output : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : M9        : power  :                   : 1.2V    :           :                
GND                          : M10       : gnd    :                   :         :           :                
GND                          : M11       : gnd    :                   :         :           :                
GND                          : M12       : gnd    :                   :         :           :                
GND                          : M13       : gnd    :                   :         :           :                
VCCINT                       : M14       : power  :                   : 1.2V    :           :                
A_BUS[29]                    : M15       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[17]            : M16       : output : 3.3-V LVTTL       :         : 6         : N              
MSEL0                        : M17       :        :                   :         : 6         :                
DATA_MEM_ADDR[9]             : M18       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_IN[10]              : M19       : input  : 3.3-V LVTTL       :         : 6         : N              
VCCIO6                       : M20       : power  :                   : 3.3V    : 6         :                
GND+                         : M21       :        :                   :         : 6         :                
GND+                         : M22       :        :                   :         : 6         :                
MPC[6]                       : N1        : output : 3.3-V LVTTL       :         : 1         : N              
MPC[7]                       : N2        : output : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[4]               : N3        : input  : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[3]               : N4        : input  : 3.3-V LVTTL       :         : 1         : N              
MBR_OUT[4]                   : N5        : output : 3.3-V LVTTL       :         : 1         : N              
MIR[16]                      : N6        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : N7        : gnd    :                   :         :           :                
GND                          : N8        : gnd    :                   :         :           :                
VCCINT                       : N9        : power  :                   : 1.2V    :           :                
GND                          : N10       : gnd    :                   :         :           :                
GND                          : N11       : gnd    :                   :         :           :                
GND                          : N12       : gnd    :                   :         :           :                
GND                          : N13       : gnd    :                   :         :           :                
VCCINT                       : N14       : power  :                   : 1.2V    :           :                
DATA_MEM_OUT[16]             : N15       : output : 3.3-V LVTTL       :         : 6         : N              
GND                          : N16       : gnd    :                   :         :           :                
MSEL1                        : N17       :        :                   :         : 6         :                
CONF_DONE                    : N18       :        :                   :         : 6         :                
GND                          : N19       : gnd    :                   :         :           :                
nSTATUS                      : N20       :        :                   :         : 6         :                
DATA_MEM_OUT[13]             : N21       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[1]              : N22       : output : 3.3-V LVTTL       :         : 6         : N              
A_BUS[21]                    : P1        : output : 3.3-V LVTTL       :         : 1         : N              
MIR[7]                       : P2        : output : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[0]               : P3        : input  : 3.3-V LVTTL       :         : 1         : N              
PC[2]                        : P4        : output : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[2]               : P5        : input  : 3.3-V LVTTL       :         : 1         : N              
MBR_OUT[7]                   : P6        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : P7        : power  :                   : 3.3V    : 1         :                
GND                          : P8        : gnd    :                   :         :           :                
GND                          : P9        : gnd    :                   :         :           :                
VCCINT                       : P10       : power  :                   : 1.2V    :           :                
VCCINT                       : P11       : power  :                   : 1.2V    :           :                
VCCINT                       : P12       : power  :                   : 1.2V    :           :                
VCCINT                       : P13       : power  :                   : 1.2V    :           :                
VCCINT                       : P14       : power  :                   : 1.2V    :           :                
DATA_MEM_IN[15]              : P15       : input  : 3.3-V LVTTL       :         : 6         : N              
VCCIO6                       : P16       : power  :                   : 3.3V    : 6         :                
DATA_MEM_IN[28]              : P17       : input  : 3.3-V LVTTL       :         : 6         : N              
A_BUS[31]                    : P18       : output : 3.3-V LVTTL       :         : 6         : N              
A_BUS[28]                    : P19       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[28]             : P20       : output : 3.3-V LVTTL       :         : 6         : N              
B_BUS[30]                    : P21       : output : 3.3-V LVTTL       :         : 6         : N              
B_BUS[5]                     : P22       : output : 3.3-V LVTTL       :         : 6         : N              
A_BUS[0]                     : R1        : output : 3.3-V LVTTL       :         : 1         : N              
A_BUS[25]                    : R2        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : R3        : gnd    :                   :         :           :                
PC[12]                       : R4        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_IN[6]               : R5        : input  : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_OUT[7]              : R6        : output : 3.3-V LVTTL       :         : 1         : N              
MBR_OUT[6]                   : R7        : output : 3.3-V LVTTL       :         : 1         : N              
MIR[33]                      : R8        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : R9        : gnd    :                   :         :           :                
VCCINT                       : R10       : power  :                   : 1.2V    :           :                
MIR[18]                      : R11       : output : 3.3-V LVTTL       :         : 8         : N              
VCCINT                       : R12       : power  :                   : 1.2V    :           :                
GND                          : R13       : gnd    :                   :         :           :                
DATA_MEM_ADDR[12]            : R14       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[4]               : R15       : input  : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[20]              : R16       : input  : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[28]            : R17       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[31]             : R18       : output : 3.3-V LVTTL       :         : 6         : N              
PC[5]                        : R19       : output : 3.3-V LVTTL       :         : 6         : N              
PC[3]                        : R20       : output : 3.3-V LVTTL       :         : 6         : N              
MIR[30]                      : R21       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[0]              : R22       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[25]             : T1        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_OUT[9]              : T2        : output : 3.3-V LVTTL       :         : 1         : N              
C_BUS[19]                    : T3        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : T4        : power  :                   : 3.3V    : 1         :                
B_BUS[10]                    : T5        : output : 3.3-V LVTTL       :         : 1         : N              
PROG_MEM_IN[5]               : T6        : input  : 3.3-V LVTTL       :         : 1         : N              
B_BUS[20]                    : T7        : output : 3.3-V LVTTL       :         : 8         : N              
B_BUS[6]                     : T8        : output : 3.3-V LVTTL       :         : 8         : N              
VCCIO8                       : T9        : power  :                   : 3.3V    : 8         :                
GND                          : T10       : gnd    :                   :         :           :                
C_BUS[17]                    : T11       : output : 3.3-V LVTTL       :         : 8         : N              
VCCINT                       : T12       : power  :                   : 1.2V    :           :                
GND                          : T13       : gnd    :                   :         :           :                
VCCIO7                       : T14       : power  :                   : 3.3V    : 7         :                
VCCINT                       : T15       : power  :                   : 1.2V    :           :                
DATA_MEM_IN[23]              : T16       : input  : 3.3-V LVTTL       :         : 7         : N              
GND_PLL4                     : T17       : gnd    :                   :         :           :                
B_BUS[4]                     : T18       : output : 3.3-V LVTTL       :         : 6         : N              
VCCIO6                       : T19       : power  :                   : 3.3V    : 6         :                
GND                          : T20       : gnd    :                   :         :           :                
A_BUS[26]                    : T21       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_IN[16]              : T22       : input  : 3.3-V LVTTL       :         : 6         : N              
B_BUS[15]                    : U1        : output : 3.3-V LVTTL       :         : 1         : N              
MIR[2]                       : U2        : output : 3.3-V LVTTL       :         : 1         : N              
PC[13]                       : U3        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_ADDR[2]             : U4        : output : 3.3-V LVTTL       :         : 1         : N              
GND_PLL1                     : U5        : gnd    :                   :         :           :                
VCCD_PLL1                    : U6        : power  :                   : 1.2V    :           :                
VCCA_PLL1                    : U7        : power  :                   : 1.2V    :           :                
C_BUS[2]                     : U8        : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[7]                     : U9        : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[0]                     : U10       : output : 3.3-V LVTTL       :         : 8         : N              
GND+                         : U11       :        :                   :         : 8         :                
GND+                         : U12       :        :                   :         : 8         :                
C_BUS[1]                     : U13       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_OUT[24]             : U14       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[5]             : U15       : output : 3.3-V LVTTL       :         : 7         : N              
VCCA_PLL4                    : U16       : power  :                   : 1.2V    :           :                
VCCD_PLL4                    : U17       : power  :                   : 1.2V    :           :                
PC[23]                       : U18       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[25]            : U19       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[30]             : U20       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[3]              : U21       : output : 3.3-V LVTTL       :         : 6         : N              
PC[14]                       : U22       : output : 3.3-V LVTTL       :         : 6         : N              
B_BUS[24]                    : V1        : output : 3.3-V LVTTL       :         : 1         : N              
B_BUS[22]                    : V2        : output : 3.3-V LVTTL       :         : 1         : N              
GND                          : V3        : gnd    :                   :         :           :                
C_BUS[4]                     : V4        : output : 3.3-V LVTTL       :         : 1         : N              
GND_PLL1                     : V5        : gnd    :                   :         :           :                
GND                          : V6        : gnd    :                   :         :           :                
GNDA_PLL1                    : V7        : gnd    :                   :         :           :                
DATA_MEM_ADDR[1]             : V8        : output : 3.3-V LVTTL       :         : 8         : N              
MIR[0]                       : V9        : output : 3.3-V LVTTL       :         : 8         : N              
VCCIO8                       : V10       : power  :                   : 3.3V    : 8         :                
C_BUS[29]                    : V11       : output : 3.3-V LVTTL       :         : 8         : N              
GND+                         : V12       :        :                   :         : 7         :                
VCCIO7                       : V13       : power  :                   : 3.3V    : 7         :                
C_BUS[10]                    : V14       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[7]             : V15       : output : 3.3-V LVTTL       :         : 7         : N              
GNDA_PLL4                    : V16       : gnd    :                   :         :           :                
GND                          : V17       : gnd    :                   :         :           :                
GND_PLL4                     : V18       : gnd    :                   :         :           :                
C_BUS[11]                    : V19       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[20]             : V20       : output : 3.3-V LVTTL       :         : 6         : N              
A_BUS[15]                    : V21       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_OUT[10]             : V22       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[13]            : W1        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_ADDR[19]            : W2        : output : 3.3-V LVTTL       :         : 1         : N              
B_BUS[7]                     : W3        : output : 3.3-V LVTTL       :         : 1         : N              
B_BUS[27]                    : W4        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_ADDR[4]             : W5        : output : 3.3-V LVTTL       :         : 1         : N              
VCCIO8                       : W6        : power  :                   : 3.3V    : 8         :                
PC[9]                        : W7        : output : 3.3-V LVTTL       :         : 8         : N              
MIR[1]                       : W8        : output : 3.3-V LVTTL       :         : 8         : N              
C_BUS[21]                    : W9        : output : 3.3-V LVTTL       :         : 8         : N              
GND                          : W10       : gnd    :                   :         :           :                
C_BUS[28]                    : W11       : output : 3.3-V LVTTL       :         : 8         : N              
GND+                         : W12       :        :                   :         : 7         :                
GND                          : W13       : gnd    :                   :         :           :                
C_BUS[14]                    : W14       : output : 3.3-V LVTTL       :         : 7         : N              
B_BUS[11]                    : W15       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[21]              : W16       : input  : 3.3-V LVTTL       :         : 7         : N              
VCCIO7                       : W17       : power  :                   : 3.3V    : 7         :                
B_BUS[13]                    : W18       : output : 3.3-V LVTTL       :         : 6         : N              
GND                          : W19       : gnd    :                   :         :           :                
~LVDS150p/nCEO~              : W20       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_IN[9]               : W21       : input  : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[31]            : W22       : output : 3.3-V LVTTL       :         : 6         : N              
PROG_MEM_IN[6]               : Y1        : input  : 3.3-V LVTTL       :         : 1         : N              
C_BUS[13]                    : Y2        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_ADDR[0]             : Y3        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_ADDR[3]             : Y4        : output : 3.3-V LVTTL       :         : 1         : N              
DATA_MEM_OUT[23]             : Y5        : output : 3.3-V LVTTL       :         : 8         : N              
PC[7]                        : Y6        : output : 3.3-V LVTTL       :         : 8         : N              
DATA_MEM_OUT[21]             : Y7        : output : 3.3-V LVTTL       :         : 8         : N              
GND                          : Y8        : gnd    :                   :         :           :                
C_BUS[9]                     : Y9        : output : 3.3-V LVTTL       :         : 8         : N              
MIR[17]                      : Y10       : output : 3.3-V LVTTL       :         : 8         : N              
VCCIO8                       : Y11       : power  :                   : 3.3V    : 8         :                
VCCIO7                       : Y12       : power  :                   : 3.3V    : 7         :                
C_BUS[31]                    : Y13       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_OUT[11]             : Y14       : output : 3.3-V LVTTL       :         : 7         : N              
GND                          : Y15       : gnd    :                   :         :           :                
DATA_MEM_ADDR[23]            : Y16       : output : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_IN[17]              : Y17       : input  : 3.3-V LVTTL       :         : 7         : N              
DATA_MEM_ADDR[16]            : Y18       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[11]            : Y19       : output : 3.3-V LVTTL       :         : 6         : N              
C_BUS[16]                    : Y20       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_ADDR[20]            : Y21       : output : 3.3-V LVTTL       :         : 6         : N              
DATA_MEM_IN[22]              : Y22       : input  : 3.3-V LVTTL       :         : 6         : N              
