module ALUCtrl (
    input [1:0] ALUOp,
    input funct7,
    input [2:0] funct3,
    output reg [3:0] ALUCtl
);
    // TODO: implement your ALU control here
    // For testbench verifying, Do not modify input and output pin
    // Hint: using ALUOp, funct7, funct3 to select exact operation
    // ALUOp    00: addition / 01: subtraction / 10: R-type / 11: I-type
    // funct7 
    // funct3 
    always @(*) begin
        case (ALUOp)
            2'b00 : ALUCtl = 4'b0010;       // add
            2'b01 : ALUCtl = 4'b0110;       // sub
            2'b10 : case({funct7,funct3})
                4'b0000 : ALUCtl = 4'b0010; // add
                4'b1000 : ALUCtl = 4'b0110; // sub
                4'b0111 : ALUCtl = 4'b0000; // and
                4'b0110 : ALUCtl = 4'b0001; // or
                4'b0001 : ALUCtl = 4'b0011; // sll
                4'b0010 : ALUCtl = 4'b0100; // slt
                4'b0011 : ALUCtl = 4'b0101; // sltu
                4'b0100 : ALUCtl = 4'b0111; // xor
                4'b0101 : ALUCtl = 4'b1000; // srl
                4'b1101 : ALUCtl = 4'b1010; // sra
                default : ALUCtl = 4'bxxxx;
            endcase
            2'b11 : case(funct3)
                3'b000 : ALUCtl = 4'b0010; // addi
                3'b010 : ALUCtl = 4'b0100; // slti
                3'b011 : ALUCtl = 4'b0101; // sltui
                3'b100 : ALUCtl = 4'b0111; // xori
                3'b110 : ALUCtl = 4'b0001; // ori
                3'b111 : ALUCtl = 4'b0000; // andi
                3'b001 : ALUCtl = 4'b0011; // slli
                3'b101 : ALUCtl = 4'b1000; // srli
                default : ALUCtl = 4'bxxxx;
            endcase
        endcase
    end
endmodule
