
--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x10402A L
Lectura

 Lineas de los caches L1 antes de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

miss
Buscando dato en el otro cache
miss
cargando de L2
miss L2
Entro a memoria

 Bloque del cache L2 despues de lectura 
Estado: i Tag: 260 Dato: 666666 LRU: v Valid 1

dato en cache L1: 666666

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 4160 Dato: 666666 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

 Lineas de los caches L1 despues de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 4160 Dato: 666666 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

dato: 666666

--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x10402A S
 Escritura 

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: M Tag: 4160 Dato: 420420420 LRU: N Valid 0
 L1A bloque 0
Estado: M Tag: 4160 Dato: 666666 LRU: V Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0


--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x14002A S
 Escritura 

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: M Tag: 4160 Dato: 420420420 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 5120 Dato: 420420420 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0


--------- Nueva Instruccion --------
Instruccion leida por Core2: 0x10402A L
Lectura

 Lineas de los caches L1 antes de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: M Tag: 5120 Dato: 420420420 LRU: N Valid 0
 L1B bloque 1
Estado: M Tag: 4160 Dato: 420420420 LRU: V Valid 0

miss
Buscando dato en el otro cache
hit

 Lineas de los caches L1 despues de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: M Tag: 5120 Dato: 420420420 LRU: N Valid 0
 L1B bloque 1
Estado: M Tag: 4160 Dato: 420420420 LRU: V Valid 0


 Bloque del cache L2 despues de escritura
Estado: i Tag: 260 Dato: 420420420 LRU: v Valid 1

dato: 420420420

--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x14102A S
 Escritura 

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: M Tag: 5136 Dato: 420420420 LRU: N Valid 0
 L1A bloque 0
Estado: M Tag: 5120 Dato: 420420420 LRU: V Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0


 Bloque del cache L2 despues de escritura
Estado: i Tag: 0 Dato: 0 LRU: v Valid 1


--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x10402A S
 Escritura 

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: M Tag: 5136 Dato: 420420420 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 4160 Dato: 420420420 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0


--------- Nueva Instruccion --------
Instruccion leida por Core1: 0x140015 L
Lectura

 Lineas de los caches L1 antes de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

miss
Buscando dato en el otro cache
miss
cargando de L2
miss L2
Entro a memoria

 Bloque del cache L2 despues de lectura 
Estado: i Tag: 320 Dato: 666666 LRU: v Valid 1

dato en cache L1: 666666

 Lineas de los caches L1 despues de la escritura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 5120 Dato: 666666 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

 Lineas de los caches L1 despues de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: M Tag: 5120 Dato: 666666 LRU: N Valid 0
 L1B bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

dato: 666666

--------- Nueva Instruccion --------
Instruccion leida por Core2: 0x140015 L
Lectura

 Lineas de los caches L1 antes de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: M Tag: 5120 Dato: 666666 LRU: N Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0

miss
Buscando dato en el otro cache
hit

 Lineas de los caches L1 despues de la lectura 
 L1A bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1A bloque 0
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0
 L1B bloque 0
Estado: M Tag: 5120 Dato: 666666 LRU: N Valid 0
 L1B bloque 1
Estado: I Tag: 0 Dato: 0 LRU: V Valid 0


 Bloque del cache L2 despues de escritura
Estado: i Tag: 320 Dato: 666666 LRU: v Valid 1


 Bloque del cache L2 despues de escritura
Estado: i Tag: 320 Dato: 666666 LRU: v Valid 1

dato: 666666
