Timing Analyzer report for AEC
Fri Apr 21 14:56:29 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 125C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 125C Model Setup Summary
  9. Slow 1200mV 125C Model Hold Summary
 10. Slow 1200mV 125C Model Recovery Summary
 11. Slow 1200mV 125C Model Removal Summary
 12. Slow 1200mV 125C Model Minimum Pulse Width Summary
 13. Slow 1200mV 125C Model Setup: 'clk'
 14. Slow 1200mV 125C Model Hold: 'clk'
 15. Slow 1200mV 125C Model Metastability Summary
 16. Slow 1200mV -40C Model Fmax Summary
 17. Slow 1200mV -40C Model Setup Summary
 18. Slow 1200mV -40C Model Hold Summary
 19. Slow 1200mV -40C Model Recovery Summary
 20. Slow 1200mV -40C Model Removal Summary
 21. Slow 1200mV -40C Model Minimum Pulse Width Summary
 22. Slow 1200mV -40C Model Setup: 'clk'
 23. Slow 1200mV -40C Model Hold: 'clk'
 24. Slow 1200mV -40C Model Metastability Summary
 25. Fast 1200mV -40C Model Setup Summary
 26. Fast 1200mV -40C Model Hold Summary
 27. Fast 1200mV -40C Model Recovery Summary
 28. Fast 1200mV -40C Model Removal Summary
 29. Fast 1200mV -40C Model Minimum Pulse Width Summary
 30. Fast 1200mV -40C Model Setup: 'clk'
 31. Fast 1200mV -40C Model Hold: 'clk'
 32. Fast 1200mV -40C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv n40c Model)
 37. Signal Integrity Metrics (Slow 1200mv 125c Model)
 38. Signal Integrity Metrics (Fast 1200mv n40c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; AEC                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE55F23A7                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Fri Apr 21 14:56:28 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary             ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 65.95 MHz ; 65.95 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; 24.837 ; 0.000               ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.425 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; 19.742 ; 0.000                             ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 24.837 ; cal_idx[1]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 15.109     ;
; 24.839 ; cal_idx[1]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 15.107     ;
; 24.950 ; cal_idx[0]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.081     ; 14.986     ;
; 24.952 ; cal_idx[0]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.081     ; 14.984     ;
; 25.010 ; cal_idx[2]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.931     ;
; 25.012 ; cal_idx[2]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.929     ;
; 25.041 ; cal_idx[3]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.900     ;
; 25.043 ; cal_idx[3]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.898     ;
; 25.368 ; cal_idx[1]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.071     ; 14.578     ;
; 25.371 ; cal_idx[1]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.071     ; 14.575     ;
; 25.376 ; cal_stack[14][0] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.075     ; 14.566     ;
; 25.378 ; cal_stack[14][0] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.075     ; 14.564     ;
; 25.412 ; cal_idx[1]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.068     ; 14.537     ;
; 25.414 ; cal_idx[1]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.068     ; 14.535     ;
; 25.481 ; cal_idx[0]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.081     ; 14.455     ;
; 25.484 ; cal_idx[0]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.081     ; 14.452     ;
; 25.525 ; cal_idx[0]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.078     ; 14.414     ;
; 25.527 ; cal_idx[0]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.078     ; 14.412     ;
; 25.541 ; cal_idx[2]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.400     ;
; 25.544 ; cal_idx[2]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.397     ;
; 25.572 ; cal_idx[3]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.369     ;
; 25.575 ; cal_idx[3]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.366     ;
; 25.585 ; cal_idx[2]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.073     ; 14.359     ;
; 25.587 ; cal_idx[2]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 14.357     ;
; 25.616 ; cal_idx[3]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.073     ; 14.328     ;
; 25.618 ; cal_idx[3]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 14.326     ;
; 25.619 ; cal_idx[1]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.071     ; 14.327     ;
; 25.620 ; cal_idx[1]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.071     ; 14.326     ;
; 25.649 ; cal_stack[11][4] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.077     ; 14.291     ;
; 25.651 ; cal_stack[11][4] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.077     ; 14.289     ;
; 25.732 ; cal_idx[0]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.081     ; 14.204     ;
; 25.733 ; cal_idx[0]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.081     ; 14.203     ;
; 25.741 ; cal_idx[1]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.068     ; 14.208     ;
; 25.744 ; cal_idx[1]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 14.202     ;
; 25.759 ; cal_idx[1]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.071     ; 14.187     ;
; 25.762 ; cal_idx[1]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.071     ; 14.184     ;
; 25.792 ; cal_idx[2]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.149     ;
; 25.793 ; cal_idx[2]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.148     ;
; 25.823 ; cal_idx[3]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.118     ;
; 25.824 ; cal_idx[3]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.076     ; 14.117     ;
; 25.854 ; cal_idx[0]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.078     ; 14.085     ;
; 25.857 ; cal_idx[0]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.081     ; 14.079     ;
; 25.872 ; cal_idx[0]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.081     ; 14.064     ;
; 25.875 ; cal_idx[0]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.081     ; 14.061     ;
; 25.907 ; cal_stack[14][0] ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.075     ; 14.035     ;
; 25.910 ; cal_stack[14][0] ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.075     ; 14.032     ;
; 25.914 ; cal_idx[2]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 14.030     ;
; 25.917 ; cal_idx[2]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.024     ;
; 25.930 ; cal_idx[1]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.072     ; 14.015     ;
; 25.932 ; cal_idx[2]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.009     ;
; 25.935 ; cal_idx[2]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.076     ; 14.006     ;
; 25.945 ; cal_idx[3]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 13.999     ;
; 25.948 ; cal_idx[3]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.076     ; 13.993     ;
; 25.950 ; cal_idx[1]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.999     ;
; 25.951 ; cal_stack[14][0] ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.072     ; 13.994     ;
; 25.953 ; cal_stack[14][0] ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.072     ; 13.992     ;
; 25.963 ; cal_idx[3]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.076     ; 13.978     ;
; 25.966 ; cal_idx[3]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.076     ; 13.975     ;
; 25.981 ; cal_idx[1]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.968     ;
; 25.983 ; cal_idx[1]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.966     ;
; 25.989 ; cal_idx[1]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.957     ;
; 25.990 ; cal_idx[1]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.956     ;
; 25.993 ; cal_idx[1]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.071     ; 13.953     ;
; 25.994 ; cal_idx[1]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.071     ; 13.952     ;
; 26.021 ; cal_idx[1]       ; cal_stack[11][0] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.925     ;
; 26.025 ; cal_idx[1]       ; cal_stack[13][0] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.921     ;
; 26.043 ; cal_idx[0]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.082     ; 13.892     ;
; 26.056 ; cal_stack[3][4]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.890     ;
; 26.058 ; cal_stack[3][4]  ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 13.888     ;
; 26.063 ; cal_idx[0]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.078     ; 13.876     ;
; 26.082 ; cal_idx[1]       ; cal_stack[5][3]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.867     ;
; 26.082 ; cal_idx[1]       ; cal_stack[1][3]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.867     ;
; 26.089 ; cal_idx[1]       ; cal_stack[2][4]  ; clk          ; clk         ; 40.000       ; -0.077     ; 13.851     ;
; 26.094 ; cal_idx[0]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.078     ; 13.845     ;
; 26.096 ; cal_idx[0]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.078     ; 13.843     ;
; 26.102 ; cal_idx[0]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.081     ; 13.834     ;
; 26.103 ; cal_idx[2]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.077     ; 13.837     ;
; 26.103 ; cal_idx[0]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.081     ; 13.833     ;
; 26.106 ; cal_idx[0]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.081     ; 13.830     ;
; 26.107 ; cal_idx[0]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.081     ; 13.829     ;
; 26.113 ; cal_idx[1]       ; cal_stack[1][4]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.836     ;
; 26.115 ; cal_idx[1]       ; cal_stack[7][5]  ; clk          ; clk         ; 40.000       ; -0.072     ; 13.830     ;
; 26.116 ; cal_idx[1]       ; cal_stack[5][4]  ; clk          ; clk         ; 40.000       ; -0.068     ; 13.833     ;
; 26.123 ; cal_idx[2]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.073     ; 13.821     ;
; 26.134 ; cal_idx[3]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.077     ; 13.806     ;
; 26.134 ; cal_idx[0]       ; cal_stack[11][0] ; clk          ; clk         ; 40.000       ; -0.081     ; 13.802     ;
; 26.138 ; cal_idx[0]       ; cal_stack[13][0] ; clk          ; clk         ; 40.000       ; -0.081     ; 13.798     ;
; 26.147 ; cal_idx[1]       ; cal_stack[8][3]  ; clk          ; clk         ; 40.000       ; -0.071     ; 13.799     ;
; 26.154 ; cal_idx[3]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.073     ; 13.790     ;
; 26.154 ; cal_idx[2]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 13.790     ;
; 26.156 ; cal_idx[2]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.073     ; 13.788     ;
; 26.158 ; cal_stack[14][0] ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.075     ; 13.784     ;
; 26.159 ; cal_stack[14][0] ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.075     ; 13.783     ;
; 26.161 ; cal_idx[1]       ; cal_stack[8][5]  ; clk          ; clk         ; 40.000       ; -0.071     ; 13.785     ;
; 26.162 ; cal_idx[2]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.076     ; 13.779     ;
; 26.163 ; cal_idx[2]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.076     ; 13.778     ;
; 26.164 ; cal_idx[1]       ; cal_stack[9][5]  ; clk          ; clk         ; 40.000       ; -0.071     ; 13.782     ;
; 26.166 ; cal_idx[2]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.076     ; 13.775     ;
; 26.167 ; cal_idx[2]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.076     ; 13.774     ;
; 26.169 ; cal_stack[14][3] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.080     ; 13.768     ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.425 ; data_idx[3]          ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.692      ;
; 0.425 ; data_idx[1]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.692      ;
; 0.425 ; data_idx[0]          ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.692      ;
; 0.425 ; state_reg.IDLE       ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.692      ;
; 0.425 ; operator_idx[2]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.692      ;
; 0.426 ; cal_idx[3]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; cal_idx[2]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; temp_idx[1]          ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; temp_idx[2]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; output_idx[1]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; output_idx[2]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; output_idx[3]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; read_idx[3]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; read_idx[1]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; read_idx[0]          ; read_idx[0]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; need_left_parenthese ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; read_idx[2]          ; read_idx[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.426 ; state_reg.CAL        ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.692      ;
; 0.427 ; output_idx[0]        ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.693      ;
; 0.461 ; temp_idx[1]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.727      ;
; 0.462 ; read_idx[1]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.728      ;
; 0.473 ; state_reg.CAL        ; state_reg.FINISH     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.739      ;
; 0.537 ; output_idx[2]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.803      ;
; 0.626 ; state_reg.FETCH      ; state_reg.PUSH       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.893      ;
; 0.655 ; state_reg.FETCH      ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.922      ;
; 0.658 ; state_reg.FETCH      ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.925      ;
; 0.676 ; need_left_parenthese ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.942      ;
; 0.764 ; output_idx[1]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.030      ;
; 0.764 ; output_idx[1]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.030      ;
; 0.765 ; output_idx[0]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.031      ;
; 0.773 ; output_idx[0]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.039      ;
; 0.774 ; output_idx[0]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.040      ;
; 0.842 ; operator_stk[7][1]   ; operator_stk[7][1]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.109      ;
; 0.848 ; operator_stk[6][1]   ; operator_stk[6][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.114      ;
; 0.865 ; operator_stk[9][1]   ; operator_stk[9][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.131      ;
; 0.907 ; cal_idx[0]           ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.174      ;
; 1.021 ; state_reg.CAL        ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.273      ;
; 1.035 ; state_reg.FETCH      ; state_reg.FETCH      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.302      ;
; 1.043 ; operator_stk[2][1]   ; operator_stk[2][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.309      ;
; 1.044 ; cal_idx[2]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.310      ;
; 1.063 ; need_left_parenthese ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.329      ;
; 1.076 ; operator_stk[1][1]   ; operator_stk[1][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.342      ;
; 1.113 ; data_idx[0]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.380      ;
; 1.116 ; state_reg.POP        ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.382      ;
; 1.122 ; operator_idx[3]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.389      ;
; 1.159 ; state_reg.MERGE      ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.425      ;
; 1.164 ; state_reg.CAL        ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.182 ; state_reg.POP        ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.448      ;
; 1.199 ; cal_idx[1]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.470      ;
; 1.199 ; state_reg.POP        ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.077      ; 1.465      ;
; 1.216 ; operator_idx[2]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.483      ;
; 1.222 ; operator_idx[1]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.489      ;
; 1.230 ; operator_stk[0][1]   ; operator_stk[0][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.496      ;
; 1.240 ; operator_stk[3][1]   ; operator_stk[3][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.506      ;
; 1.252 ; operator_stk[5][1]   ; operator_stk[5][1]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.519      ;
; 1.253 ; state_reg.FINISH     ; valid~reg0           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.517      ;
; 1.258 ; state_reg.FINISH     ; result[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.522      ;
; 1.258 ; state_reg.FINISH     ; result[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.522      ;
; 1.258 ; state_reg.FINISH     ; result[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.522      ;
; 1.260 ; operator_stk[8][1]   ; operator_stk[8][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.526      ;
; 1.260 ; operator_idx[2]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.527      ;
; 1.278 ; operator_stk[4][1]   ; operator_stk[4][1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.544      ;
; 1.313 ; need_left_parenthese ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.579      ;
; 1.329 ; operator_idx[1]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.596      ;
; 1.344 ; read_idx[0]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.624      ;
; 1.345 ; read_idx[0]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.625      ;
; 1.351 ; state_reg.FINISH     ; result[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.615      ;
; 1.352 ; state_reg.FINISH     ; result[0]~reg0       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.616      ;
; 1.352 ; state_reg.FINISH     ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.616      ;
; 1.362 ; operator_idx[0]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.628      ;
; 1.368 ; read_idx[2]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.648      ;
; 1.370 ; output_arr[7][1]     ; cal_stack[14][1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.636      ;
; 1.388 ; cal_idx[1]           ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.654      ;
; 1.391 ; state_reg.IDLE       ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.651      ;
; 1.447 ; operator_idx[3]      ; operator_idx[0]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.714      ;
; 1.452 ; state_reg.POP        ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.718      ;
; 1.459 ; cal_idx[0]           ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.721      ;
; 1.460 ; cal_idx[0]           ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.722      ;
; 1.463 ; state_reg.CAL        ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.720      ;
; 1.466 ; state_reg.CAL        ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.723      ;
; 1.467 ; state_reg.CAL        ; temp_idx[3]          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.724      ;
; 1.475 ; cal_idx[0]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.737      ;
; 1.476 ; state_reg.MERGE      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.742      ;
; 1.476 ; state_reg.MERGE      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.742      ;
; 1.504 ; state_reg.FETCH      ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.772      ;
; 1.510 ; state_reg.FETCH      ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.778      ;
; 1.512 ; state_reg.MERGE      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.778      ;
; 1.512 ; operator_idx[1]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.779      ;
; 1.514 ; operator_idx[2]      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.781      ;
; 1.516 ; state_reg.PUSH       ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.067      ; 1.772      ;
; 1.525 ; state_reg.PUSH       ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.067      ; 1.781      ;
; 1.532 ; data_idx[0]          ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.800      ;
; 1.535 ; state_reg.FINISH     ; result[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.809      ;
; 1.537 ; state_reg.PUSH       ; output_arr[15][4]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.784      ;
; 1.538 ; state_reg.FINISH     ; result[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.085      ; 1.812      ;
; 1.538 ; state_reg.PUSH       ; read_idx[0]          ; clk          ; clk         ; 0.000        ; 0.053      ; 1.780      ;
; 1.541 ; state_reg.PUSH       ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.797      ;
; 1.542 ; state_reg.CAL        ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.068      ; 1.799      ;
; 1.542 ; state_reg.CAL        ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.068      ; 1.799      ;
; 1.543 ; state_reg.PUSH       ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.799      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary            ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 74.0 MHz ; 74.0 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; 26.486 ; 0.000               ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.341 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; 19.777 ; 0.000                             ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 26.486 ; cal_idx[1]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.060     ; 13.474     ;
; 26.488 ; cal_idx[1]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.060     ; 13.472     ;
; 26.637 ; cal_idx[0]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.072     ; 13.311     ;
; 26.639 ; cal_idx[0]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.072     ; 13.309     ;
; 26.663 ; cal_idx[2]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 13.293     ;
; 26.665 ; cal_idx[2]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 13.291     ;
; 26.671 ; cal_idx[3]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 13.285     ;
; 26.673 ; cal_idx[3]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 13.283     ;
; 26.930 ; cal_stack[14][0] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.062     ; 13.028     ;
; 26.932 ; cal_stack[14][0] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.062     ; 13.026     ;
; 27.021 ; cal_idx[1]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.940     ;
; 27.024 ; cal_idx[1]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.937     ;
; 27.051 ; cal_idx[1]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.052     ; 12.917     ;
; 27.052 ; cal_idx[1]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.916     ;
; 27.172 ; cal_idx[0]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.777     ;
; 27.175 ; cal_idx[0]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.774     ;
; 27.198 ; cal_idx[2]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.759     ;
; 27.201 ; cal_idx[2]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.756     ;
; 27.202 ; cal_idx[0]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.754     ;
; 27.203 ; cal_idx[0]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.753     ;
; 27.206 ; cal_idx[3]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.751     ;
; 27.209 ; cal_idx[3]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.748     ;
; 27.210 ; cal_idx[1]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.751     ;
; 27.211 ; cal_idx[1]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.750     ;
; 27.228 ; cal_idx[2]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.056     ; 12.736     ;
; 27.229 ; cal_idx[2]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.056     ; 12.735     ;
; 27.236 ; cal_idx[3]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.056     ; 12.728     ;
; 27.237 ; cal_idx[3]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.056     ; 12.727     ;
; 27.281 ; cal_stack[11][4] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.675     ;
; 27.283 ; cal_stack[11][4] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.673     ;
; 27.328 ; cal_idx[1]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.632     ;
; 27.330 ; cal_idx[1]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.630     ;
; 27.352 ; cal_idx[1]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.059     ; 12.609     ;
; 27.354 ; cal_idx[1]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.614     ;
; 27.361 ; cal_idx[0]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.588     ;
; 27.362 ; cal_idx[0]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.587     ;
; 27.387 ; cal_idx[2]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.570     ;
; 27.388 ; cal_idx[2]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.569     ;
; 27.395 ; cal_idx[3]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.562     ;
; 27.396 ; cal_idx[3]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.561     ;
; 27.465 ; cal_stack[14][0] ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.061     ; 12.494     ;
; 27.468 ; cal_stack[14][0] ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.061     ; 12.491     ;
; 27.472 ; cal_stack[3][4]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.488     ;
; 27.474 ; cal_stack[3][4]  ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.486     ;
; 27.479 ; cal_idx[0]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.072     ; 12.469     ;
; 27.481 ; cal_idx[0]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.072     ; 12.467     ;
; 27.495 ; cal_stack[14][0] ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.054     ; 12.471     ;
; 27.496 ; cal_stack[14][0] ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.054     ; 12.470     ;
; 27.502 ; cal_idx[1]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.060     ; 12.458     ;
; 27.503 ; cal_idx[0]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 12.446     ;
; 27.505 ; cal_idx[2]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.451     ;
; 27.505 ; cal_idx[0]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.451     ;
; 27.507 ; cal_idx[2]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.449     ;
; 27.513 ; cal_idx[3]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.443     ;
; 27.515 ; cal_idx[3]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.064     ; 12.441     ;
; 27.529 ; cal_idx[2]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.063     ; 12.428     ;
; 27.531 ; cal_idx[2]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.056     ; 12.433     ;
; 27.537 ; cal_idx[3]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.063     ; 12.420     ;
; 27.539 ; cal_idx[3]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.056     ; 12.425     ;
; 27.553 ; cal_idx[1]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.408     ;
; 27.555 ; cal_idx[1]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.406     ;
; 27.567 ; cal_idx[1]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.401     ;
; 27.571 ; cal_idx[1]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.397     ;
; 27.573 ; cal_idx[1]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.395     ;
; 27.581 ; cal_idx[1]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.059     ; 12.380     ;
; 27.581 ; cal_idx[1]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.059     ; 12.380     ;
; 27.585 ; cal_idx[1]       ; cal_stack[11][0] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.375     ;
; 27.589 ; cal_idx[1]       ; cal_stack[13][0] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.371     ;
; 27.616 ; cal_idx[1]       ; cal_stack[2][4]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.340     ;
; 27.644 ; cal_idx[1]       ; cal_stack[1][4]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.324     ;
; 27.648 ; cal_idx[1]       ; cal_stack[5][4]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.320     ;
; 27.653 ; cal_idx[0]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.072     ; 12.295     ;
; 27.654 ; cal_stack[14][0] ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.061     ; 12.305     ;
; 27.655 ; cal_stack[14][3] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 12.294     ;
; 27.655 ; cal_stack[14][0] ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.061     ; 12.304     ;
; 27.657 ; cal_stack[14][3] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.071     ; 12.292     ;
; 27.662 ; cal_idx[1]       ; cal_stack[7][5]  ; clk          ; clk         ; 40.000       ; -0.060     ; 12.298     ;
; 27.677 ; cal_idx[1]       ; cal_stack[1][3]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.291     ;
; 27.677 ; cal_stack[7][5]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.063     ; 12.280     ;
; 27.678 ; cal_idx[1]       ; cal_stack[5][3]  ; clk          ; clk         ; 40.000       ; -0.052     ; 12.290     ;
; 27.679 ; cal_stack[7][5]  ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.063     ; 12.278     ;
; 27.679 ; cal_idx[2]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.277     ;
; 27.687 ; cal_idx[3]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.269     ;
; 27.696 ; cal_idx[1]       ; cal_stack[8][5]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.265     ;
; 27.697 ; cal_idx[1]       ; cal_stack[9][5]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.264     ;
; 27.704 ; cal_idx[0]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.245     ;
; 27.706 ; cal_idx[0]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.071     ; 12.243     ;
; 27.710 ; cal_idx[1]       ; cal_stack[8][3]  ; clk          ; clk         ; 40.000       ; -0.059     ; 12.251     ;
; 27.718 ; cal_idx[0]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.238     ;
; 27.722 ; cal_idx[0]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.234     ;
; 27.724 ; cal_idx[0]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.064     ; 12.232     ;
; 27.729 ; cal_idx[1]       ; cal_stack[11][6] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.231     ;
; 27.730 ; cal_idx[2]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.227     ;
; 27.732 ; cal_idx[1]       ; cal_stack[13][6] ; clk          ; clk         ; 40.000       ; -0.060     ; 12.228     ;
; 27.732 ; cal_idx[2]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.225     ;
; 27.732 ; cal_idx[0]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.071     ; 12.217     ;
; 27.732 ; cal_idx[0]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.071     ; 12.217     ;
; 27.736 ; cal_idx[0]       ; cal_stack[11][0] ; clk          ; clk         ; 40.000       ; -0.072     ; 12.212     ;
; 27.738 ; cal_idx[3]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.219     ;
; 27.740 ; cal_idx[3]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.063     ; 12.217     ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; data_idx[3]          ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.065      ; 0.574      ;
; 0.342 ; cal_idx[3]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; cal_idx[2]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; temp_idx[1]          ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; temp_idx[2]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; read_idx[3]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; read_idx[1]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; need_left_parenthese ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; data_idx[1]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; data_idx[0]          ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; state_reg.IDLE       ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; operator_idx[2]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.342 ; state_reg.CAL        ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.574      ;
; 0.343 ; output_idx[1]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; output_idx[2]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; output_idx[3]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; read_idx[0]          ; read_idx[0]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; read_idx[2]          ; read_idx[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.574      ;
; 0.357 ; output_idx[0]        ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.588      ;
; 0.396 ; temp_idx[1]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.628      ;
; 0.396 ; read_idx[1]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.628      ;
; 0.420 ; state_reg.CAL        ; state_reg.FINISH     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.652      ;
; 0.476 ; output_idx[2]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.707      ;
; 0.541 ; state_reg.FETCH      ; state_reg.PUSH       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.773      ;
; 0.576 ; state_reg.FETCH      ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.808      ;
; 0.577 ; state_reg.FETCH      ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.809      ;
; 0.593 ; need_left_parenthese ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.825      ;
; 0.679 ; output_idx[1]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.910      ;
; 0.680 ; output_idx[0]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.911      ;
; 0.682 ; output_idx[1]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.913      ;
; 0.682 ; output_idx[0]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.913      ;
; 0.685 ; output_idx[0]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.916      ;
; 0.752 ; operator_stk[7][1]   ; operator_stk[7][1]   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.985      ;
; 0.760 ; operator_stk[6][1]   ; operator_stk[6][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.992      ;
; 0.769 ; operator_stk[9][1]   ; operator_stk[9][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.001      ;
; 0.790 ; cal_idx[0]           ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.022      ;
; 0.898 ; state_reg.CAL        ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.051      ; 1.117      ;
; 0.912 ; need_left_parenthese ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.144      ;
; 0.914 ; cal_idx[2]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.146      ;
; 0.924 ; operator_stk[2][1]   ; operator_stk[2][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.156      ;
; 0.928 ; state_reg.FETCH      ; state_reg.FETCH      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.160      ;
; 0.948 ; operator_stk[1][1]   ; operator_stk[1][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.180      ;
; 0.952 ; state_reg.POP        ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.184      ;
; 0.957 ; data_idx[0]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.189      ;
; 0.979 ; state_reg.MERGE      ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.211      ;
; 0.989 ; operator_idx[3]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 1.015 ; state_reg.POP        ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.064      ; 1.247      ;
; 1.021 ; cal_idx[1]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.256      ;
; 1.041 ; state_reg.POP        ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.273      ;
; 1.044 ; state_reg.CAL        ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.275      ;
; 1.061 ; operator_stk[3][1]   ; operator_stk[3][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.293      ;
; 1.077 ; operator_idx[2]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.309      ;
; 1.081 ; operator_stk[0][1]   ; operator_stk[0][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.313      ;
; 1.086 ; operator_idx[1]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.318      ;
; 1.099 ; state_reg.FINISH     ; valid~reg0           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.329      ;
; 1.100 ; operator_stk[5][1]   ; operator_stk[5][1]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.333      ;
; 1.106 ; state_reg.FINISH     ; result[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.336      ;
; 1.107 ; state_reg.FINISH     ; result[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.337      ;
; 1.108 ; operator_stk[8][1]   ; operator_stk[8][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.340      ;
; 1.108 ; operator_idx[2]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.340      ;
; 1.109 ; state_reg.FINISH     ; result[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.339      ;
; 1.112 ; need_left_parenthese ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.344      ;
; 1.124 ; operator_stk[4][1]   ; operator_stk[4][1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.356      ;
; 1.159 ; state_reg.FINISH     ; result[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.389      ;
; 1.159 ; output_arr[7][1]     ; cal_stack[14][1]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.391      ;
; 1.161 ; state_reg.FINISH     ; result[0]~reg0       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.391      ;
; 1.166 ; state_reg.FINISH     ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.396      ;
; 1.167 ; operator_idx[0]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.399      ;
; 1.168 ; read_idx[0]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.412      ;
; 1.181 ; operator_idx[1]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.413      ;
; 1.190 ; read_idx[0]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.434      ;
; 1.196 ; state_reg.IDLE       ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.420      ;
; 1.197 ; read_idx[2]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.441      ;
; 1.206 ; cal_idx[1]           ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.437      ;
; 1.218 ; operator_idx[3]      ; operator_idx[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.450      ;
; 1.255 ; state_reg.MERGE      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.487      ;
; 1.266 ; cal_idx[0]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.490      ;
; 1.274 ; state_reg.MERGE      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.506      ;
; 1.275 ; state_reg.CAL        ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.498      ;
; 1.277 ; state_reg.CAL        ; temp_idx[3]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.500      ;
; 1.277 ; state_reg.FETCH      ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.066      ; 1.511      ;
; 1.278 ; state_reg.FETCH      ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.066      ; 1.512      ;
; 1.278 ; state_reg.CAL        ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.501      ;
; 1.286 ; cal_idx[0]           ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.510      ;
; 1.286 ; cal_idx[0]           ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.510      ;
; 1.288 ; state_reg.MERGE      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.520      ;
; 1.291 ; data_idx[0]          ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.066      ; 1.525      ;
; 1.295 ; state_reg.POP        ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.527      ;
; 1.298 ; state_reg.PUSH       ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.520      ;
; 1.307 ; operator_idx[2]      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.539      ;
; 1.312 ; cal_idx[1]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.067      ; 1.547      ;
; 1.316 ; state_reg.PUSH       ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.054      ; 1.538      ;
; 1.321 ; state_reg.FINISH     ; result[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.561      ;
; 1.322 ; data_idx[0]          ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.066      ; 1.556      ;
; 1.323 ; state_reg.PUSH       ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.545      ;
; 1.324 ; state_reg.PUSH       ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.546      ;
; 1.324 ; state_reg.PUSH       ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.546      ;
; 1.326 ; state_reg.FINISH     ; result[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.566      ;
; 1.326 ; operator_idx[1]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.558      ;
; 1.331 ; output_arr[7][0]     ; cal_stack[14][0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.563      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; 32.786 ; 0.000               ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.178 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; 19.447 ; 0.000                             ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 32.786 ; cal_idx[1]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 7.192      ;
; 32.787 ; cal_idx[1]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 7.191      ;
; 32.812 ; cal_idx[0]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.041     ; 7.155      ;
; 32.813 ; cal_idx[0]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.041     ; 7.154      ;
; 32.835 ; cal_idx[3]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 7.138      ;
; 32.836 ; cal_idx[3]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 7.137      ;
; 32.855 ; cal_idx[2]       ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 7.118      ;
; 32.856 ; cal_idx[2]       ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 7.117      ;
; 33.000 ; cal_stack[14][0] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.034     ; 6.974      ;
; 33.001 ; cal_stack[14][0] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.034     ; 6.973      ;
; 33.066 ; cal_idx[1]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.912      ;
; 33.069 ; cal_idx[1]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.909      ;
; 33.092 ; cal_idx[0]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.875      ;
; 33.095 ; cal_idx[1]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.025     ; 6.888      ;
; 33.095 ; cal_idx[0]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.872      ;
; 33.096 ; cal_idx[1]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.887      ;
; 33.115 ; cal_idx[3]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.858      ;
; 33.118 ; cal_idx[3]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.855      ;
; 33.121 ; cal_idx[0]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.036     ; 6.851      ;
; 33.122 ; cal_idx[0]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.850      ;
; 33.129 ; cal_stack[11][4] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.844      ;
; 33.130 ; cal_stack[11][4] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.843      ;
; 33.135 ; cal_idx[2]       ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.838      ;
; 33.138 ; cal_idx[2]       ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.835      ;
; 33.144 ; cal_idx[3]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.834      ;
; 33.145 ; cal_idx[3]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.833      ;
; 33.164 ; cal_idx[2]       ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.814      ;
; 33.165 ; cal_idx[2]       ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.813      ;
; 33.205 ; cal_idx[1]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.773      ;
; 33.206 ; cal_idx[1]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.772      ;
; 33.231 ; cal_idx[0]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.736      ;
; 33.232 ; cal_idx[0]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.735      ;
; 33.254 ; cal_idx[3]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.719      ;
; 33.255 ; cal_idx[3]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.718      ;
; 33.273 ; cal_idx[1]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.710      ;
; 33.274 ; cal_idx[2]       ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.699      ;
; 33.275 ; cal_idx[2]       ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.698      ;
; 33.280 ; cal_idx[1]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.698      ;
; 33.280 ; cal_stack[14][0] ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.034     ; 6.694      ;
; 33.283 ; cal_stack[14][0] ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.034     ; 6.691      ;
; 33.296 ; cal_stack[14][3] ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.671      ;
; 33.297 ; cal_stack[14][3] ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.670      ;
; 33.299 ; cal_stack[3][4]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.679      ;
; 33.299 ; cal_idx[0]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.673      ;
; 33.300 ; cal_stack[3][4]  ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.678      ;
; 33.306 ; cal_idx[0]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.661      ;
; 33.307 ; cal_idx[1]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.671      ;
; 33.309 ; cal_idx[1]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.669      ;
; 33.309 ; cal_stack[14][0] ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.029     ; 6.670      ;
; 33.310 ; cal_stack[14][0] ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.029     ; 6.669      ;
; 33.322 ; cal_idx[3]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.656      ;
; 33.329 ; cal_idx[3]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.644      ;
; 33.333 ; cal_idx[0]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.634      ;
; 33.335 ; cal_idx[0]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.632      ;
; 33.342 ; cal_idx[2]       ; cal_stack[4][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.636      ;
; 33.349 ; cal_idx[2]       ; cal_stack[12][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.624      ;
; 33.356 ; cal_idx[3]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.617      ;
; 33.358 ; cal_idx[3]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.615      ;
; 33.368 ; cal_idx[1]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.031     ; 6.609      ;
; 33.376 ; cal_idx[2]       ; cal_stack[11][5] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.597      ;
; 33.378 ; cal_idx[2]       ; cal_stack[13][5] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.595      ;
; 33.390 ; cal_idx[1]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.593      ;
; 33.394 ; cal_idx[0]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.042     ; 6.572      ;
; 33.396 ; cal_idx[1]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.587      ;
; 33.400 ; cal_idx[1]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.583      ;
; 33.408 ; cal_idx[1]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.570      ;
; 33.408 ; cal_idx[1]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.570      ;
; 33.409 ; cal_stack[11][4] ; cal_stack[9][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.564      ;
; 33.412 ; cal_stack[11][4] ; cal_stack[8][1]  ; clk          ; clk         ; 40.000       ; -0.035     ; 6.561      ;
; 33.416 ; cal_idx[0]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.556      ;
; 33.417 ; cal_idx[3]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.555      ;
; 33.419 ; cal_idx[1]       ; cal_stack[2][4]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.553      ;
; 33.419 ; cal_stack[14][0] ; cal_stack[9][2]  ; clk          ; clk         ; 40.000       ; -0.034     ; 6.555      ;
; 33.420 ; cal_stack[14][0] ; cal_stack[8][2]  ; clk          ; clk         ; 40.000       ; -0.034     ; 6.554      ;
; 33.422 ; cal_idx[0]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.550      ;
; 33.426 ; cal_idx[1]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.552      ;
; 33.426 ; cal_idx[0]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.546      ;
; 33.427 ; cal_idx[1]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.551      ;
; 33.433 ; cal_idx[1]       ; cal_stack[1][4]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.550      ;
; 33.434 ; cal_idx[0]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.533      ;
; 33.434 ; cal_idx[0]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.041     ; 6.533      ;
; 33.437 ; cal_idx[1]       ; cal_stack[5][4]  ; clk          ; clk         ; 40.000       ; -0.025     ; 6.546      ;
; 33.437 ; cal_idx[2]       ; cal_stack[3][2]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.535      ;
; 33.438 ; cal_stack[11][4] ; cal_stack[10][1] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.540      ;
; 33.439 ; cal_stack[11][4] ; cal_stack[6][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.539      ;
; 33.439 ; cal_idx[3]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.539      ;
; 33.445 ; cal_stack[9][2]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.036     ; 6.527      ;
; 33.445 ; cal_idx[3]       ; cal_stack[5][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.533      ;
; 33.445 ; cal_idx[0]       ; cal_stack[2][4]  ; clk          ; clk         ; 40.000       ; -0.047     ; 6.516      ;
; 33.446 ; cal_stack[9][2]  ; cal_stack[11][1] ; clk          ; clk         ; 40.000       ; -0.036     ; 6.526      ;
; 33.447 ; cal_idx[1]       ; cal_stack[11][0] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.531      ;
; 33.449 ; cal_idx[3]       ; cal_stack[1][1]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.529      ;
; 33.452 ; cal_idx[1]       ; cal_stack[13][0] ; clk          ; clk         ; 40.000       ; -0.030     ; 6.526      ;
; 33.452 ; cal_idx[0]       ; cal_stack[8][0]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.515      ;
; 33.453 ; cal_idx[0]       ; cal_stack[9][0]  ; clk          ; clk         ; 40.000       ; -0.041     ; 6.514      ;
; 33.457 ; cal_idx[3]       ; cal_stack[10][6] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.516      ;
; 33.457 ; cal_idx[3]       ; cal_stack[12][6] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.516      ;
; 33.459 ; cal_stack[7][5]  ; cal_stack[13][1] ; clk          ; clk         ; 40.000       ; -0.035     ; 6.514      ;
; 33.459 ; cal_idx[2]       ; cal_stack[4][3]  ; clk          ; clk         ; 40.000       ; -0.030     ; 6.519      ;
; 33.459 ; cal_idx[0]       ; cal_stack[1][4]  ; clk          ; clk         ; 40.000       ; -0.036     ; 6.513      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; cal_idx[3]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; cal_idx[2]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; temp_idx[1]          ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; temp_idx[2]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; output_idx[1]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; output_idx[2]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; output_idx[3]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; read_idx[3]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; read_idx[1]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; need_left_parenthese ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; data_idx[3]          ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; data_idx[1]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; data_idx[0]          ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; state_reg.IDLE       ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; operator_idx[2]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.178 ; state_reg.CAL        ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.296      ;
; 0.179 ; read_idx[0]          ; read_idx[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; read_idx[2]          ; read_idx[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.182 ; output_idx[0]        ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.300      ;
; 0.195 ; temp_idx[1]          ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.196 ; read_idx[1]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; state_reg.CAL        ; state_reg.FINISH     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.241 ; output_idx[2]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.359      ;
; 0.269 ; state_reg.FETCH      ; state_reg.PUSH       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.274 ; state_reg.FETCH      ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; state_reg.FETCH      ; data_idx[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.285 ; need_left_parenthese ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.332 ; output_idx[1]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.333 ; output_idx[0]        ; output_idx[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.334 ; output_idx[0]        ; output_idx[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.335 ; output_idx[1]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.337 ; output_idx[0]        ; output_idx[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.354 ; operator_stk[7][1]   ; operator_stk[7][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.472      ;
; 0.358 ; operator_stk[6][1]   ; operator_stk[6][1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.363 ; operator_stk[9][1]   ; operator_stk[9][1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.389 ; cal_idx[0]           ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.440 ; operator_stk[2][1]   ; operator_stk[2][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; cal_idx[2]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.442 ; state_reg.FETCH      ; state_reg.FETCH      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.451 ; operator_stk[1][1]   ; operator_stk[1][1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.570      ;
; 0.458 ; need_left_parenthese ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.460 ; state_reg.CAL        ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.022      ; 0.564      ;
; 0.471 ; state_reg.POP        ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; data_idx[0]          ; data_idx[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; operator_idx[3]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.489 ; state_reg.MERGE      ; operator_idx[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.607      ;
; 0.500 ; state_reg.POP        ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.618      ;
; 0.501 ; state_reg.CAL        ; cal_idx[0]           ; clk          ; clk         ; 0.000        ; 0.033      ; 0.616      ;
; 0.507 ; state_reg.POP        ; need_left_parenthese ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.513 ; operator_stk[3][1]   ; operator_stk[3][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.515 ; cal_idx[1]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.516 ; operator_stk[0][1]   ; operator_stk[0][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.518 ; operator_idx[2]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.527 ; operator_stk[8][1]   ; operator_stk[8][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.530 ; operator_idx[1]      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; operator_stk[5][1]   ; operator_stk[5][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.537 ; state_reg.FINISH     ; valid~reg0           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.653      ;
; 0.538 ; operator_stk[4][1]   ; operator_stk[4][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.543 ; state_reg.FINISH     ; result[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.659      ;
; 0.543 ; state_reg.FINISH     ; result[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.659      ;
; 0.544 ; state_reg.FINISH     ; result[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.660      ;
; 0.545 ; operator_idx[2]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.567 ; need_left_parenthese ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.685      ;
; 0.570 ; operator_idx[0]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.688      ;
; 0.573 ; output_arr[7][1]     ; cal_stack[14][1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.575 ; operator_idx[1]      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.580 ; state_reg.FINISH     ; result[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.696      ;
; 0.580 ; read_idx[0]          ; read_idx[1]          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.711      ;
; 0.581 ; state_reg.FINISH     ; result[0]~reg0       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.697      ;
; 0.582 ; read_idx[0]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.713      ;
; 0.584 ; cal_idx[1]           ; cal_idx[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.701      ;
; 0.585 ; state_reg.FINISH     ; state_reg.IDLE       ; clk          ; clk         ; 0.000        ; 0.034      ; 0.701      ;
; 0.586 ; read_idx[2]          ; read_idx[3]          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.717      ;
; 0.612 ; state_reg.MERGE      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.612 ; state_reg.POP        ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.613 ; state_reg.IDLE       ; output_idx[0]        ; clk          ; clk         ; 0.000        ; 0.029      ; 0.724      ;
; 0.624 ; state_reg.MERGE      ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.742      ;
; 0.631 ; cal_idx[0]           ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.030      ; 0.743      ;
; 0.631 ; cal_idx[0]           ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.030      ; 0.743      ;
; 0.637 ; cal_idx[0]           ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.030      ; 0.749      ;
; 0.639 ; state_reg.MERGE      ; operator_idx[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.642 ; state_reg.FETCH      ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.762      ;
; 0.644 ; operator_idx[3]      ; operator_idx[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.644 ; state_reg.FETCH      ; data_idx[3]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.764      ;
; 0.645 ; output_arr[7][0]     ; cal_stack[14][0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.763      ;
; 0.648 ; state_reg.CAL        ; temp_idx[1]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.757      ;
; 0.651 ; state_reg.CAL        ; temp_idx[3]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.760      ;
; 0.651 ; state_reg.CAL        ; temp_idx[2]          ; clk          ; clk         ; 0.000        ; 0.027      ; 0.760      ;
; 0.652 ; operator_idx[2]      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.656 ; operator_idx[1]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.660 ; cal_idx[1]           ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.782      ;
; 0.665 ; state_reg.FINISH     ; result[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.792      ;
; 0.665 ; state_reg.POP        ; operator_idx[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.783      ;
; 0.669 ; state_reg.FINISH     ; result[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.796      ;
; 0.671 ; state_reg.PUSH       ; state_reg.POP        ; clk          ; clk         ; 0.000        ; 0.025      ; 0.778      ;
; 0.673 ; operator_idx[0]      ; state_reg.MERGE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.673 ; operator_idx[3]      ; state_reg.CAL        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.674 ; state_reg.CAL        ; cal_idx[3]           ; clk          ; clk         ; 0.000        ; 0.027      ; 0.783      ;
; 0.674 ; state_reg.CAL        ; cal_idx[2]           ; clk          ; clk         ; 0.000        ; 0.027      ; 0.783      ;
; 0.677 ; data_idx[0]          ; data_idx[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.797      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 24.837 ; 0.178 ; N/A      ; N/A     ; 19.447              ;
;  clk             ; 24.837 ; 0.178 ; N/A      ; N/A     ; 19.447              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; valid         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ready                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ascii_in[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 261142   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 261142   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 1043  ; 1043 ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ascii_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ascii_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ascii_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Apr 21 14:56:27 2023
Info: Command: quartus_sta AEC -c AEC
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Info (332146): Worst-case setup slack is 24.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    24.837               0.000 clk 
Info (332146): Worst-case hold slack is 0.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.425               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    19.742               0.000 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 26.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    26.486               0.000 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    19.777               0.000 clk 
Info: Analyzing Fast 1200mV -40C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 32.786
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.786               0.000 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 19.447
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    19.447               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4782 megabytes
    Info: Processing ended: Fri Apr 21 14:56:29 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


