TimeQuest Timing Analyzer report for projetoProcessador
Fri Oct 14 18:26:45 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Tstep_Q.T4'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Setup: 'Tstep_Q.T3'
 14. Slow Model Setup: 'Tstep_Q.T1'
 15. Slow Model Hold: 'Clock'
 16. Slow Model Hold: 'Tstep_Q.T4'
 17. Slow Model Hold: 'Tstep_Q.T1'
 18. Slow Model Hold: 'Tstep_Q.T3'
 19. Slow Model Minimum Pulse Width: 'Clock'
 20. Slow Model Minimum Pulse Width: 'Tstep_Q.T1'
 21. Slow Model Minimum Pulse Width: 'Tstep_Q.T3'
 22. Slow Model Minimum Pulse Width: 'Tstep_Q.T4'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'Tstep_Q.T4'
 33. Fast Model Setup: 'Clock'
 34. Fast Model Setup: 'Tstep_Q.T3'
 35. Fast Model Setup: 'Tstep_Q.T1'
 36. Fast Model Hold: 'Clock'
 37. Fast Model Hold: 'Tstep_Q.T4'
 38. Fast Model Hold: 'Tstep_Q.T1'
 39. Fast Model Hold: 'Tstep_Q.T3'
 40. Fast Model Minimum Pulse Width: 'Clock'
 41. Fast Model Minimum Pulse Width: 'Tstep_Q.T1'
 42. Fast Model Minimum Pulse Width: 'Tstep_Q.T3'
 43. Fast Model Minimum Pulse Width: 'Tstep_Q.T4'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projetoProcessador                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }      ;
; Tstep_Q.T1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T1 } ;
; Tstep_Q.T3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T3 } ;
; Tstep_Q.T4 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T4 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 46.68 MHz  ; 46.68 MHz       ; Tstep_Q.T4 ;      ;
; 142.86 MHz ; 142.86 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; Tstep_Q.T4 ; -10.659 ; -171.213      ;
; Clock      ; -6.125  ; -1104.197     ;
; Tstep_Q.T3 ; -3.772  ; -3.772        ;
; Tstep_Q.T1 ; -3.767  ; -14.555       ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Clock      ; -3.156 ; -26.171       ;
; Tstep_Q.T4 ; -2.756 ; -29.981       ;
; Tstep_Q.T1 ; -1.909 ; -6.915        ;
; Tstep_Q.T3 ; 3.308  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; Clock      ; -2.000 ; -386.610         ;
; Tstep_Q.T1 ; 0.500  ; 0.000            ;
; Tstep_Q.T3 ; 0.500  ; 0.000            ;
; Tstep_Q.T4 ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                                 ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.659 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.678     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.457 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.342      ; 11.478     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.414 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.459      ; 11.430     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.315 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.428      ; 11.112     ;
; -10.211 ; Select[1]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.742     ; 9.027      ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.204 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.461      ; 11.223     ;
; -10.169 ; Select[0]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.602     ; 9.125      ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.106 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.468      ; 11.131     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.097 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.453      ; 11.075     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.055 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.449      ; 11.061     ;
; -10.009 ; Select[1]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.861     ; 8.827      ;
; -9.997  ; Select[1]                                                                                                                    ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.744     ; 8.810      ;
; -9.976  ; Select[1]                                                                                                                    ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.775     ; 8.570      ;
; -9.970  ; Select[0]                                                                                                                    ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.604     ; 8.923      ;
; -9.967  ; Select[0]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.721     ; 8.925      ;
; -9.949  ; Select[0]                                                                                                                    ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.635     ; 8.683      ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.934  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.317      ; 10.898     ;
; -9.882  ; Select[3]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.740     ; 8.700      ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.862  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.462      ; 10.849     ;
; -9.853  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.450      ; 10.861     ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.125 ; Select[0]                                                                                                                    ; regn:reg_6|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 5.068      ;
; -6.123 ; Select[0]                                                                                                                    ; regn:WDout|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.108     ; 5.051      ;
; -6.122 ; Select[0]                                                                                                                    ; regn:regAddr|R_OUT[6]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.108     ; 5.050      ;
; -6.121 ; Select[0]                                                                                                                    ; regn:reg_4|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 5.064      ;
; -6.117 ; Select[0]                                                                                                                    ; regn:reg_3|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.127     ; 5.026      ;
; -6.116 ; Select[0]                                                                                                                    ; regn:reg_0|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.127     ; 5.025      ;
; -6.113 ; Select[0]                                                                                                                    ; pc_counter:reg_7|saida_pc[6]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 5.056      ;
; -6.110 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.899      ;
; -6.107 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.896      ;
; -6.102 ; Select[0]                                                                                                                    ; regn:reg_0|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.127     ; 5.011      ;
; -6.100 ; Select[0]                                                                                                                    ; regn:reg_3|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.127     ; 5.009      ;
; -6.094 ; Select[1]                                                                                                                    ; regn:reg_3|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.267     ; 4.863      ;
; -6.093 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.267     ; 4.862      ;
; -6.083 ; Select[1]                                                                                                                    ; regn:A|R_OUT[5]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.240     ; 4.879      ;
; -6.047 ; Select[3]                                                                                                                    ; regn:reg_3|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.265     ; 4.818      ;
; -6.046 ; Select[3]                                                                                                                    ; regn:reg_0|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.265     ; 4.817      ;
; -6.035 ; Select[0]                                                                                                                    ; regn:A|R_OUT[4]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.100     ; 4.971      ;
; -6.033 ; Select[1]                                                                                                                    ; regn:A|R_OUT[7]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.248     ; 4.821      ;
; -6.019 ; Select[0]                                                                                                                    ; pc_counter:reg_7|saida_pc[3]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 4.962      ;
; -6.014 ; Select[1]                                                                                                                    ; regn:A|R_OUT[15]              ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.249     ; 4.801      ;
; -6.011 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.814      ;
; -6.009 ; Select[1]                                                                                                                    ; regn:WDout|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.248     ; 4.797      ;
; -6.008 ; Select[1]                                                                                                                    ; regn:regAddr|R_OUT[6]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.248     ; 4.796      ;
; -6.007 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.810      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -6.000 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:regAddr|R_OUT[1]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.991      ;
; -5.999 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[6]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.802      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.998 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:WDout|R_OUT[1]           ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.989      ;
; -5.996 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[3]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.799      ;
; -5.988 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.267     ; 4.757      ;
; -5.986 ; Select[1]                                                                                                                    ; regn:reg_3|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.267     ; 4.755      ;
; -5.978 ; Select[0]                                                                                                                    ; regn:regAddr|R_OUT[3]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.107     ; 4.907      ;
; -5.955 ; Select[1]                                                                                                                    ; regn:regAddr|R_OUT[3]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.744      ;
; -5.953 ; Select[1]                                                                                                                    ; regn:reg_3|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.257     ; 4.732      ;
; -5.949 ; Select[3]                                                                                                                    ; pc_counter:reg_7|saida_pc[3]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.231     ; 4.754      ;
; -5.947 ; Select[0]                                                                                                                    ; regn:reg_1|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.107     ; 4.876      ;
; -5.943 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.711      ;
; -5.942 ; Select[3]                                                                                                                    ; regn:reg_6|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.231     ; 4.747      ;
; -5.941 ; Select[1]                                                                                                                    ; regn:reg_1|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.709      ;
; -5.940 ; Select[3]                                                                                                                    ; regn:WDout|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.246     ; 4.730      ;
; -5.939 ; Select[3]                                                                                                                    ; regn:regAddr|R_OUT[6]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.246     ; 4.729      ;
; -5.938 ; Select[3]                                                                                                                    ; regn:reg_4|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.231     ; 4.743      ;
; -5.937 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[15] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.740      ;
; -5.930 ; Select[3]                                                                                                                    ; pc_counter:reg_7|saida_pc[6]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.231     ; 4.735      ;
; -5.922 ; Select[1]                                                                                                                    ; regn:A|R_OUT[4]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.240     ; 4.718      ;
; -5.921 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.710      ;
; -5.919 ; Select[3]                                                                                                                    ; regn:reg_0|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.265     ; 4.690      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; pc_counter:reg_7|saida_pc[0]  ; Clock        ; Clock       ; 1.000        ; -0.030     ; 6.923      ;
; -5.917 ; Select[3]                                                                                                                    ; regn:reg_3|R_OUT[6]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.265     ; 4.688      ;
; -5.913 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.702      ;
; -5.913 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.247     ; 4.702      ;
; -5.908 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.676      ;
; -5.908 ; Select[3]                                                                                                                    ; regn:regAddr|R_OUT[3]         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.245     ; 4.699      ;
; -5.905 ; Select[1]                                                                                                                    ; regn:reg_1|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.673      ;
; -5.904 ; Select[0]                                                                                                                    ; regn:reg_0|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.128     ; 4.812      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:regAddr|R_OUT[0]         ; Clock        ; Clock       ; 1.000        ; -0.045     ; 6.893      ;
; -5.902 ; Select[0]                                                                                                                    ; regn:reg_1|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.128     ; 4.810      ;
; -5.891 ; Select[0]                                                                                                                    ; regn:reg_6|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 4.834      ;
; -5.888 ; Select[0]                                                                                                                    ; regn:reg_4|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.093     ; 4.831      ;
; -5.886 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[8]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.689      ;
; -5.883 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[5]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.686      ;
; -5.882 ; Select[0]                                                                                                                    ; regn:reg_4|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.107     ; 4.811      ;
; -5.880 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[15]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.648      ;
; -5.878 ; Select[1]                                                                                                                    ; regn:reg_1|R_OUT[15]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.268     ; 4.646      ;
; -5.875 ; Select[0]                                                                                                                    ; regn:A|R_OUT[3]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.119     ; 4.792      ;
; -5.868 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.671      ;
; -5.865 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.668      ;
; -5.858 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[7]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.233     ; 4.661      ;
; -5.852 ; Select[1]                                                                                                                    ; regn:A|R_OUT[3]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.259     ; 4.629      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T3'                                                                                ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; -3.772 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -1.668     ; 1.448      ;
; -3.464 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -1.668     ; 1.140      ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T1'                                                                                  ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -3.767 ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.298      ; 4.053      ;
; -3.754 ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.286      ; 4.065      ;
; -3.686 ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.298      ; 3.972      ;
; -3.666 ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.296      ; 3.968      ;
; -3.652 ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.298      ; 3.938      ;
; -3.545 ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.296      ; 3.847      ;
; -3.525 ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.298      ; 3.811      ;
; -3.512 ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.286      ; 3.823      ;
; -3.489 ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.286      ; 3.800      ;
; -3.368 ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.158      ; 3.638      ;
; -3.224 ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.296      ; 3.526      ;
; -3.223 ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.158      ; 3.493      ;
; -3.153 ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.158      ; 3.423      ;
; -2.932 ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.286      ; 3.243      ;
; -2.922 ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.158      ; 3.192      ;
; -2.710 ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.296      ; 3.012      ;
; -2.652 ; regn:regIR|R_OUT[7]  ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.390      ; 4.048      ;
; -2.441 ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.294      ; 2.723      ;
; -2.430 ; regn:regIR|R_OUT[7]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.392      ; 3.810      ;
; -2.421 ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.154      ; 2.687      ;
; -2.071 ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.380      ; 3.476      ;
; -1.974 ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.292      ; 2.272      ;
; -1.918 ; regn:regIR|R_OUT[7]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.380      ; 3.323      ;
; -1.826 ; regn:regIR|R_OUT[7]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.252      ; 3.190      ;
; -1.798 ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.252      ; 3.162      ;
; -1.637 ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.392      ; 3.017      ;
; -1.617 ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.252      ; 2.981      ;
; -1.605 ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.252      ; 2.969      ;
; -1.117 ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.410      ; 2.515      ;
; -0.824 ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.398      ; 2.247      ;
; -0.804 ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.380      ; 2.209      ;
; -0.430 ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.410      ; 1.828      ;
; 0.249  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.054      ; 3.543      ;
; 0.262  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.042      ; 3.555      ;
; 0.433  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.052      ; 3.375      ;
; 0.711  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.052      ; 3.097      ;
; 0.749  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.054      ; 3.543      ;
; 0.762  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.042      ; 3.555      ;
; 0.807  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 3.914      ; 2.969      ;
; 0.833  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.054      ; 2.959      ;
; 0.933  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.052      ; 3.375      ;
; 1.051  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.042      ; 2.766      ;
; 1.211  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.052      ; 3.097      ;
; 1.307  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 3.914      ; 2.969      ;
; 1.328  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 3.914      ; 2.448      ;
; 1.333  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.054      ; 2.959      ;
; 1.551  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.042      ; 2.766      ;
; 1.828  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 3.914      ; 2.448      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                          ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.156 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; 0.000        ; 3.760      ; 1.120      ;
; -2.845 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 3.760      ; 1.431      ;
; -2.656 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; -0.500       ; 3.760      ; 1.120      ;
; -2.345 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 3.760      ; 1.431      ;
; -1.798 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.661      ; 1.379      ;
; -1.654 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.662      ; 1.524      ;
; -1.476 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 3.760      ; 2.800      ;
; -1.298 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.661      ; 1.379      ;
; -1.277 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 1.900      ;
; -1.154 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.662      ; 1.524      ;
; -0.976 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 3.760      ; 2.800      ;
; -0.931 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[3] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.654      ; 2.239      ;
; -0.879 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.299      ;
; -0.777 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.661      ; 1.900      ;
; -0.761 ; Tstep_Q.T4 ; regn:regG|R_OUT[10]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.661      ; 2.416      ;
; -0.732 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[6] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.653      ; 2.437      ;
; -0.732 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[2] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.653      ; 2.437      ;
; -0.732 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[1] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.653      ; 2.437      ;
; -0.732 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[0] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.653      ; 2.437      ;
; -0.726 ; Tstep_Q.T4 ; regn:regG|R_OUT[11]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.653      ; 2.443      ;
; -0.722 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.643      ; 2.437      ;
; -0.510 ; Tstep_Q.T4 ; regn:regG|R_OUT[0]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.652      ; 2.658      ;
; -0.510 ; Tstep_Q.T4 ; regn:regG|R_OUT[15]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.652      ; 2.658      ;
; -0.487 ; Tstep_Q.T4 ; regn:regG|R_OUT[14]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.661      ; 2.690      ;
; -0.487 ; Tstep_Q.T4 ; regn:regG|R_OUT[6]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.661      ; 2.690      ;
; -0.472 ; Tstep_Q.T4 ; regn:regG|R_OUT[13]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.652      ; 2.696      ;
; -0.472 ; Tstep_Q.T4 ; regn:regG|R_OUT[8]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.660      ; 2.704      ;
; -0.472 ; Tstep_Q.T4 ; regn:regG|R_OUT[7]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.652      ; 2.696      ;
; -0.472 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.688      ;
; -0.472 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[5] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.688      ;
; -0.472 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[4] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.688      ;
; -0.463 ; Tstep_Q.T4 ; regn:regG|R_OUT[2]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.653      ; 2.706      ;
; -0.431 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[3] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.654      ; 2.239      ;
; -0.379 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.662      ; 2.299      ;
; -0.261 ; Tstep_Q.T4 ; regn:regG|R_OUT[10]   ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.661      ; 2.416      ;
; -0.232 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[6] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.653      ; 2.437      ;
; -0.232 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[2] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.653      ; 2.437      ;
; -0.232 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[1] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.653      ; 2.437      ;
; -0.232 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[0] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.653      ; 2.437      ;
; -0.226 ; Tstep_Q.T4 ; regn:regG|R_OUT[11]   ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.653      ; 2.443      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.224 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.925      ;
; -0.222 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.643      ; 2.437      ;
; -0.219 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.941      ;
; -0.219 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.941      ;
; -0.219 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.941      ;
; -0.219 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.941      ;
; -0.219 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 2.941      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.204 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.633      ; 2.945      ;
; -0.193 ; Tstep_Q.T4 ; regn:regG|R_OUT[3]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.643      ; 2.966      ;
; -0.192 ; Tstep_Q.T4 ; regn:regG|R_OUT[9]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.666      ; 2.990      ;
; -0.164 ; Tstep_Q.T4 ; regn:regG|R_OUT[12]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.660      ; 3.012      ;
; -0.164 ; Tstep_Q.T4 ; regn:regG|R_OUT[4]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.660      ; 3.012      ;
; -0.089 ; Tstep_Q.T4 ; regn:regG|R_OUT[5]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.667      ; 3.094      ;
; -0.027 ; Tstep_Q.T4 ; regn:regG|R_OUT[1]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.652      ; 3.141      ;
; -0.010 ; Tstep_Q.T4 ; regn:regG|R_OUT[0]    ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.652      ; 2.658      ;
; -0.010 ; Tstep_Q.T4 ; regn:regG|R_OUT[15]   ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.652      ; 2.658      ;
; -0.003 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.156      ;
; -0.003 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.156      ;
; -0.003 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.156      ;
; -0.003 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.156      ;
; -0.001 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.159      ;
; 0.004  ; Tstep_Q.T3 ; regn:reg_4|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.163      ;
; 0.004  ; Tstep_Q.T3 ; regn:reg_4|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.163      ;
; 0.004  ; Tstep_Q.T3 ; regn:reg_4|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.163      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_6|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.167      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_6|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.167      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_3|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.168      ;
; 0.008  ; Tstep_Q.T3 ; regn:reg_6|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.643      ; 3.167      ;
; 0.013  ; Tstep_Q.T4 ; regn:regG|R_OUT[14]   ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.661      ; 2.690      ;
; 0.013  ; Tstep_Q.T4 ; regn:regG|R_OUT[6]    ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.661      ; 2.690      ;
; 0.015  ; Tstep_Q.T3 ; regn:reg_1|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.175      ;
; 0.015  ; Tstep_Q.T3 ; regn:reg_1|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.644      ; 3.175      ;
; 0.028  ; Tstep_Q.T4 ; regn:regG|R_OUT[13]   ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.652      ; 2.696      ;
; 0.028  ; Tstep_Q.T4 ; regn:regG|R_OUT[8]    ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.660      ; 2.704      ;
; 0.028  ; Tstep_Q.T4 ; regn:regG|R_OUT[7]    ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.652      ; 2.696      ;
; 0.028  ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.644      ; 2.688      ;
; 0.028  ; Tstep_Q.T3 ; regn:regAddr|R_OUT[5] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.644      ; 2.688      ;
; 0.028  ; Tstep_Q.T3 ; regn:regAddr|R_OUT[4] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.644      ; 2.688      ;
; 0.034  ; Tstep_Q.T3 ; regn:reg_0|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.634      ; 3.184      ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T4'                                                                                         ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.756 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.899      ; 2.393      ;
; -2.563 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.761      ; 2.448      ;
; -2.504 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.901      ; 2.647      ;
; -2.480 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.889      ; 2.659      ;
; -2.256 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.899      ; 2.393      ;
; -2.202 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.889      ; 2.937      ;
; -2.063 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.761      ; 2.448      ;
; -2.042 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.761      ; 2.969      ;
; -2.004 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.901      ; 2.647      ;
; -1.980 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.889      ; 2.659      ;
; -1.832 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.159      ; 2.577      ;
; -1.829 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.160      ; 2.581      ;
; -1.820 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.147      ; 2.577      ;
; -1.774 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.899      ; 3.375      ;
; -1.727 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.901      ; 3.424      ;
; -1.720 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.159      ; 2.689      ;
; -1.715 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.015      ; 2.550      ;
; -1.702 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.889      ; 2.937      ;
; -1.638 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.126      ; 2.738      ;
; -1.577 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.157      ; 2.830      ;
; -1.542 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.761      ; 2.969      ;
; -1.348 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.166      ; 3.068      ;
; -1.345 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.148      ; 3.053      ;
; -1.332 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.159      ; 2.577      ;
; -1.329 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.160      ; 2.581      ;
; -1.320 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.147      ; 2.577      ;
; -1.274 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.899      ; 3.375      ;
; -1.227 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.901      ; 3.424      ;
; -1.220 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.159      ; 2.689      ;
; -1.215 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.015      ; 2.550      ;
; -1.138 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.126      ; 2.738      ;
; -1.086 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.040      ; 3.204      ;
; -1.077 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.157      ; 2.830      ;
; -1.053 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.151      ; 3.348      ;
; -1.048 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.152      ; 3.354      ;
; -0.848 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.166      ; 3.068      ;
; -0.845 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.148      ; 3.053      ;
; -0.725 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.002      ; 3.527      ;
; -0.586 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.040      ; 3.204      ;
; -0.553 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.151      ; 3.348      ;
; -0.548 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.152      ; 3.354      ;
; -0.429 ; regn:regIR|R_OUT[10] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.257      ; 1.828      ;
; -0.420 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.136      ; 3.966      ;
; -0.297 ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.151      ; 4.104      ;
; -0.232 ; regn:regIR|R_OUT[1]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.257      ; 2.025      ;
; -0.225 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.002      ; 3.527      ;
; -0.225 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.016      ; 4.041      ;
; -0.018 ; Tstep_Q.T0           ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.227      ; 2.209      ;
; 0.002  ; regn:regIR|R_OUT[11] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.245      ; 2.247      ;
; 0.080  ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.136      ; 3.966      ;
; 0.183  ; regn:regIR|R_OUT[2]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.227      ; 2.410      ;
; 0.203  ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.151      ; 4.104      ;
; 0.275  ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.016      ; 4.041      ;
; 0.432  ; regn:regIR|R_OUT[9]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.099      ; 2.531      ;
; 0.563  ; regn:regIR|R_OUT[0]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.099      ; 2.662      ;
; 0.616  ; regn:A|R_OUT[13]     ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.505      ; 1.621      ;
; 0.778  ; Tstep_Q.T0           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.239      ; 3.017      ;
; 0.856  ; regn:A|R_OUT[3]      ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.484      ; 1.840      ;
; 0.882  ; Tstep_Q.T0           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.099      ; 2.981      ;
; 1.091  ; regn:regIR|R_OUT[7]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.099      ; 3.190      ;
; 1.096  ; regn:regIR|R_OUT[7]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.227      ; 3.323      ;
; 1.133  ; Tstep_Q.T5           ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.139      ; 2.272      ;
; 1.204  ; regn:A|R_OUT[12]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.493      ; 2.197      ;
; 1.391  ; regn:A|R_OUT[15]     ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.495      ; 2.386      ;
; 1.433  ; regn:A|R_OUT[2]      ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.495      ; 2.428      ;
; 1.471  ; regn:regIR|R_OUT[12] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.133      ; 2.604      ;
; 1.511  ; regn:A|R_OUT[5]      ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.490      ; 2.501      ;
; 1.562  ; regn:regIR|R_OUT[13] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.133      ; 2.695      ;
; 1.571  ; regn:regIR|R_OUT[7]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.239      ; 3.810      ;
; 1.582  ; Tstep_Q.T5           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.141      ; 2.723      ;
; 1.590  ; regn:regIR|R_OUT[3]  ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.473      ; 2.563      ;
; 1.601  ; regn:regIR|R_OUT[14] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.143      ; 2.744      ;
; 1.686  ; Tstep_Q.T5           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.001      ; 2.687      ;
; 1.687  ; regn:regIR|R_OUT[15] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.133      ; 2.820      ;
; 1.748  ; regn:regIR|R_OUT[15] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.143      ; 2.891      ;
; 1.763  ; regn:A|R_OUT[14]     ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.505      ; 2.768      ;
; 1.811  ; regn:regIR|R_OUT[7]  ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.237      ; 4.048      ;
; 1.881  ; regn:regIR|R_OUT[14] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 2.886      ;
; 1.907  ; regn:A|R_OUT[7]      ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.506      ; 2.913      ;
; 1.908  ; regn:A|R_OUT[15]     ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.507      ; 2.915      ;
; 1.946  ; regn:regIR|R_OUT[12] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.145      ; 3.091      ;
; 1.955  ; regn:regIR|R_OUT[13] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.145      ; 3.100      ;
; 1.987  ; regn:regIR|R_OUT[12] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.143      ; 3.130      ;
; 1.991  ; regn:regIR|R_OUT[6]  ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.504      ; 2.995      ;
; 2.018  ; regn:regIR|R_OUT[14] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.133      ; 3.151      ;
; 2.047  ; regn:regIR|R_OUT[12] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 3.052      ;
; 2.059  ; regn:regIR|R_OUT[13] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 3.064      ;
; 2.081  ; regn:reg_6|R_OUT[2]  ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.505      ; 3.086      ;
; 2.083  ; regn:regIR|R_OUT[14] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.145      ; 3.228      ;
; 2.102  ; regn:A|R_OUT[15]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.500      ; 3.102      ;
; 2.145  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.506      ; 3.151      ;
; 2.160  ; regn:A|R_OUT[9]      ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.498      ; 3.158      ;
; 2.162  ; regn:regIR|R_OUT[15] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.145      ; 3.307      ;
; 2.180  ; regn:A|R_OUT[1]      ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.362      ; 3.042      ;
; 2.184  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.505      ; 3.189      ;
; 2.280  ; regn:A|R_OUT[0]      ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.360      ; 3.140      ;
; 2.282  ; regn:regIR|R_OUT[13] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.143      ; 3.425      ;
; 2.350  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.360      ; 3.210      ;
; 2.354  ; regn:regIR|R_OUT[15] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.005      ; 3.359      ;
; 2.355  ; regn:reg_6|R_OUT[1]  ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.372      ; 3.227      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T1'                                                                                   ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -1.909 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.052      ; 2.393      ;
; -1.716 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 3.914      ; 2.448      ;
; -1.657 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.054      ; 2.647      ;
; -1.633 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.042      ; 2.659      ;
; -1.409 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.052      ; 2.393      ;
; -1.355 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.042      ; 2.937      ;
; -1.216 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 3.914      ; 2.448      ;
; -1.195 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 3.914      ; 2.969      ;
; -1.157 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.054      ; 2.647      ;
; -1.133 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.042      ; 2.659      ;
; -0.927 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.052      ; 3.375      ;
; -0.880 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.054      ; 3.424      ;
; -0.855 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.042      ; 2.937      ;
; -0.695 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 3.914      ; 2.969      ;
; -0.427 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.052      ; 3.375      ;
; -0.380 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.054      ; 3.424      ;
; 0.418  ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.410      ; 1.828      ;
; 0.615  ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.410      ; 2.025      ;
; 0.829  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.380      ; 2.209      ;
; 0.849  ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.398      ; 2.247      ;
; 1.030  ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.380      ; 2.410      ;
; 1.279  ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.252      ; 2.531      ;
; 1.410  ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.252      ; 2.662      ;
; 1.625  ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.392      ; 3.017      ;
; 1.729  ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.252      ; 2.981      ;
; 1.938  ; regn:regIR|R_OUT[7]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.252      ; 3.190      ;
; 1.943  ; regn:regIR|R_OUT[7]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.380      ; 3.323      ;
; 1.980  ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.292      ; 2.272      ;
; 2.318  ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.286      ; 2.604      ;
; 2.409  ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.286      ; 2.695      ;
; 2.418  ; regn:regIR|R_OUT[7]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.392      ; 3.810      ;
; 2.429  ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.294      ; 2.723      ;
; 2.448  ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.296      ; 2.744      ;
; 2.533  ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.154      ; 2.687      ;
; 2.534  ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.286      ; 2.820      ;
; 2.595  ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.296      ; 2.891      ;
; 2.658  ; regn:regIR|R_OUT[7]  ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.390      ; 4.048      ;
; 2.728  ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.158      ; 2.886      ;
; 2.793  ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.298      ; 3.091      ;
; 2.802  ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.298      ; 3.100      ;
; 2.834  ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.296      ; 3.130      ;
; 2.865  ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.286      ; 3.151      ;
; 2.894  ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.158      ; 3.052      ;
; 2.906  ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.158      ; 3.064      ;
; 2.930  ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.298      ; 3.228      ;
; 3.009  ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.298      ; 3.307      ;
; 3.129  ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.296      ; 3.425      ;
; 3.201  ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.158      ; 3.359      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T3'                                                                                ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; 3.308 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -1.668     ; 1.140      ;
; 3.616 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -1.668     ; 1.448      ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T3                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T3'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                       ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datad              ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.962 ; 0.962 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.206 ; 0.206 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 11.399 ; 11.399 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 10.627 ; 10.627 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 9.873  ; 9.873  ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.246 ; 10.246 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.179 ; 10.179 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.157 ; 10.157 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 9.806  ; 9.806  ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 9.659  ; 9.659  ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.627 ; 10.627 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 9.875  ; 9.875  ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 10.146 ; 10.146 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.647  ; 7.647  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 8.113  ; 8.113  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 7.808  ; 7.808  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.426  ; 7.426  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.458  ; 7.458  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 7.719  ; 7.719  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.747  ; 7.747  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.244  ; 7.244  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 8.035  ; 8.035  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.959  ; 7.959  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.230  ; 7.230  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.461  ; 7.461  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.231  ; 7.231  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 7.110  ; 7.110  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.713  ; 7.713  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.179  ; 7.179  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.264  ; 7.264  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.417  ; 7.417  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 6.953  ; 6.953  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.569  ; 7.569  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.302  ; 7.302  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 6.705  ; 6.705  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.523  ; 7.523  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 7.239  ; 7.239  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.723  ; 7.723  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.274  ; 7.274  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 7.660  ; 7.660  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 6.985  ; 6.985  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 6.939  ; 6.939  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.048  ; 7.048  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 7.451  ; 7.451  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.627  ; 7.627  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 7.268  ; 7.268  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 6.967  ; 6.967  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 7.953  ; 7.953  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.603  ; 7.603  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 6.965  ; 6.965  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 8.308  ; 8.308  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.444  ; 7.444  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.163  ; 7.163  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 6.899  ; 6.899  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 7.462  ; 7.462  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.418  ; 7.418  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.585  ; 7.585  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 7.204  ; 7.204  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 6.923  ; 6.923  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.646  ; 7.646  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.308  ; 8.308  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 8.021  ; 8.021  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 7.403  ; 7.403  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 7.641  ; 7.641  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 7.673  ; 7.673  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.550  ; 7.550  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.151  ; 7.151  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 7.495  ; 7.495  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 6.861  ; 6.861  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.518  ; 7.518  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 8.021  ; 8.021  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.364  ; 7.364  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.213  ; 7.213  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 6.840  ; 6.840  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 6.941  ; 6.941  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 7.659  ; 7.659  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 8.008  ; 8.008  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.412  ; 7.412  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.176  ; 7.176  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 7.507  ; 7.507  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 7.146  ; 7.146  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 7.136  ; 7.136  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 7.406  ; 7.406  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.277  ; 7.277  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 8.008  ; 8.008  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 7.026  ; 7.026  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.186  ; 7.186  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.148  ; 7.148  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 7.433  ; 7.433  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.414  ; 7.414  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.837  ; 7.837  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.192  ; 7.192  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 7.190  ; 7.190  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 7.989  ; 7.989  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.689  ; 7.689  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.010  ; 8.010  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.854  ; 7.854  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.942  ; 7.942  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.445  ; 7.445  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.126  ; 7.126  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.342  ; 7.342  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.316  ; 7.316  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.549  ; 7.549  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.355  ; 7.355  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.345  ; 7.345  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 6.990  ; 6.990  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 7.963  ; 7.963  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.294  ; 7.294  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.743  ; 6.743  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 6.955  ; 6.955  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.498  ; 7.498  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.844  ; 7.844  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.313  ; 7.313  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 6.367  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 6.367  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.003  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.003  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 9.528  ; 9.528  ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 9.659  ; 9.659  ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 9.873  ; 9.873  ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.246 ; 10.246 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.179 ; 10.179 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.157 ; 10.157 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 9.806  ; 9.806  ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 9.659  ; 9.659  ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.627 ; 10.627 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 9.875  ; 9.875  ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 10.146 ; 10.146 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.647  ; 7.647  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 8.113  ; 8.113  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 7.808  ; 7.808  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.426  ; 7.426  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.458  ; 7.458  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 7.719  ; 7.719  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.747  ; 7.747  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.244  ; 7.244  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 8.035  ; 8.035  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.959  ; 7.959  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.230  ; 7.230  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.461  ; 7.461  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.231  ; 7.231  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 6.705  ; 6.705  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 7.110  ; 7.110  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.713  ; 7.713  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.179  ; 7.179  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.264  ; 7.264  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.417  ; 7.417  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 6.953  ; 6.953  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.569  ; 7.569  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.302  ; 7.302  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 6.705  ; 6.705  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.523  ; 7.523  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 7.239  ; 7.239  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.723  ; 7.723  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.274  ; 7.274  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 6.939  ; 6.939  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 7.660  ; 7.660  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 6.985  ; 6.985  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 6.939  ; 6.939  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.048  ; 7.048  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 7.451  ; 7.451  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.627  ; 7.627  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 7.268  ; 7.268  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 6.967  ; 6.967  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 7.953  ; 7.953  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.603  ; 7.603  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 6.965  ; 6.965  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 6.899  ; 6.899  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.444  ; 7.444  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.163  ; 7.163  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 6.899  ; 6.899  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 7.462  ; 7.462  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.418  ; 7.418  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.585  ; 7.585  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 7.204  ; 7.204  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 6.923  ; 6.923  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.646  ; 7.646  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.308  ; 8.308  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 6.840  ; 6.840  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 7.403  ; 7.403  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 7.641  ; 7.641  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 7.673  ; 7.673  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.550  ; 7.550  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.151  ; 7.151  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 7.495  ; 7.495  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 6.861  ; 6.861  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.518  ; 7.518  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 8.021  ; 8.021  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.364  ; 7.364  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.213  ; 7.213  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 6.840  ; 6.840  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 6.941  ; 6.941  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 7.659  ; 7.659  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.412  ; 7.412  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.176  ; 7.176  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 7.507  ; 7.507  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 7.146  ; 7.146  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 7.136  ; 7.136  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 7.406  ; 7.406  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.277  ; 7.277  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 8.008  ; 8.008  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 7.026  ; 7.026  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.186  ; 7.186  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 7.126  ; 7.126  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.148  ; 7.148  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 7.433  ; 7.433  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.414  ; 7.414  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.837  ; 7.837  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.192  ; 7.192  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 7.190  ; 7.190  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 7.989  ; 7.989  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.689  ; 7.689  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.010  ; 8.010  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.854  ; 7.854  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.942  ; 7.942  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.445  ; 7.445  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.126  ; 7.126  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 6.743  ; 6.743  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.342  ; 7.342  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.316  ; 7.316  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.549  ; 7.549  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.355  ; 7.355  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.345  ; 7.345  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 6.990  ; 6.990  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 7.963  ; 7.963  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.294  ; 7.294  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.743  ; 6.743  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 6.955  ; 6.955  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.498  ; 7.498  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.844  ; 7.844  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.313  ; 7.313  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 6.367  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 6.367  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.003  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.003  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Tstep_Q.T4 ; -5.076 ; -79.513       ;
; Clock      ; -2.737 ; -472.242      ;
; Tstep_Q.T3 ; -1.745 ; -1.745        ;
; Tstep_Q.T1 ; -1.136 ; -4.305        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Clock      ; -1.760 ; -64.412       ;
; Tstep_Q.T4 ; -1.534 ; -20.182       ;
; Tstep_Q.T1 ; -1.182 ; -4.461        ;
; Tstep_Q.T3 ; 2.133  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; Clock      ; -2.000 ; -386.610         ;
; Tstep_Q.T1 ; 0.500  ; 0.000            ;
; Tstep_Q.T3 ; 0.500  ; 0.000            ;
; Tstep_Q.T4 ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -5.076 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.694      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.983 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.465      ; 5.607      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.944 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.506      ; 5.560      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.938 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.483      ; 5.448      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.848 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.509      ; 5.467      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.841 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.447      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.817 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.514      ; 5.441      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.794 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.500      ; 5.405      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.784 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.446      ; 5.378      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.724 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.501      ; 5.336      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.722 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.507      ; 5.329      ;
; -4.712 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.510      ; 5.321      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:WDout|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:regAddr|R_OUT[1]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.718      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.698 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; pc_counter:reg_7|saida_pc[0] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.693      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.683 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:regAddr|R_OUT[0]        ; Clock        ; Clock       ; 1.000        ; -0.051     ; 3.664      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.671 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; pc_counter:reg_7|saida_pc[1] ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.666      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.658 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_3|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.619      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.657 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_0|R_OUT[3]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.618      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.635 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_3|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.608      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_0|R_OUT[1]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.604      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.631 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_6|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.037     ; 3.626      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.629 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_0|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.590      ;
; -2.628 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[6]          ; Clock        ; Clock       ; 1.000        ; -0.071     ; 3.589      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T3'                                                                                ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; -1.745 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -1.093     ; 0.668      ;
; -1.617 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -1.093     ; 0.540      ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T1'                                                                                  ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -1.136 ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.111      ; 1.829      ;
; -1.131 ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.103      ; 1.829      ;
; -1.101 ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.111      ; 1.794      ;
; -1.091 ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.110      ; 1.787      ;
; -1.086 ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.111      ; 1.779      ;
; -1.038 ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.110      ; 1.734      ;
; -1.029 ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.111      ; 1.722      ;
; -1.024 ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.103      ; 1.722      ;
; -1.016 ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.103      ; 1.714      ;
; -0.947 ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.054      ; 1.626      ;
; -0.887 ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.110      ; 1.583      ;
; -0.884 ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.054      ; 1.563      ;
; -0.871 ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.054      ; 1.550      ;
; -0.767 ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.103      ; 1.465      ;
; -0.753 ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.054      ; 1.432      ;
; -0.738 ; regn:regIR|R_OUT[7]  ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.502      ; 1.826      ;
; -0.657 ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.110      ; 1.353      ;
; -0.645 ; regn:regIR|R_OUT[7]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.503      ; 1.730      ;
; -0.536 ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.110      ; 1.228      ;
; -0.531 ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.053      ; 1.209      ;
; -0.466 ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.495      ; 1.556      ;
; -0.414 ; regn:regIR|R_OUT[7]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.495      ; 1.504      ;
; -0.348 ; regn:regIR|R_OUT[7]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.446      ; 1.419      ;
; -0.337 ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.446      ; 1.408      ;
; -0.330 ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.109      ; 1.025      ;
; -0.272 ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.503      ; 1.357      ;
; -0.267 ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.446      ; 1.338      ;
; -0.249 ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.446      ; 1.320      ;
; -0.067 ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.519      ; 1.168      ;
; 0.066  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.495      ; 1.024      ;
; 0.094  ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.511      ; 1.012      ;
; 0.226  ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.519      ; 0.875      ;
; 0.776  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.143      ; 1.590      ;
; 0.781  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.135      ; 1.590      ;
; 0.855  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.142      ; 1.514      ;
; 0.965  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.086      ; 1.387      ;
; 0.996  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.142      ; 1.373      ;
; 1.040  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.143      ; 1.326      ;
; 1.141  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.135      ; 1.230      ;
; 1.220  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.086      ; 1.132      ;
; 1.276  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.143      ; 1.590      ;
; 1.281  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.135      ; 1.590      ;
; 1.355  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.142      ; 1.514      ;
; 1.465  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.086      ; 1.387      ;
; 1.496  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.142      ; 1.373      ;
; 1.540  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.143      ; 1.326      ;
; 1.641  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.135      ; 1.230      ;
; 1.720  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.086      ; 1.132      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                          ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.760 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; 0.000        ; 2.033      ; 0.566      ;
; -1.616 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.033      ; 0.710      ;
; -1.293 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.639      ; 0.639      ;
; -1.260 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; -0.500       ; 2.033      ; 0.566      ;
; -1.205 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.640      ; 0.728      ;
; -1.116 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.033      ; 0.710      ;
; -1.058 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.033      ; 1.268      ;
; -1.022 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.639      ; 0.910      ;
; -0.856 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.640      ; 1.077      ;
; -0.807 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[3] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.119      ;
; -0.793 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 1.639      ; 0.639      ;
; -0.785 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.621      ; 1.129      ;
; -0.726 ; Tstep_Q.T4 ; regn:regG|R_OUT[10]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.640      ; 1.207      ;
; -0.717 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[6] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.208      ;
; -0.717 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[2] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.208      ;
; -0.717 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[1] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.208      ;
; -0.717 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[0] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.208      ;
; -0.710 ; Tstep_Q.T4 ; regn:regG|R_OUT[11]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.632      ; 1.215      ;
; -0.705 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 1.640      ; 0.728      ;
; -0.612 ; Tstep_Q.T4 ; regn:regG|R_OUT[0]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.631      ; 1.312      ;
; -0.612 ; Tstep_Q.T4 ; regn:regG|R_OUT[15]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.631      ; 1.312      ;
; -0.593 ; Tstep_Q.T4 ; regn:regG|R_OUT[14]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.640      ; 1.340      ;
; -0.593 ; Tstep_Q.T4 ; regn:regG|R_OUT[6]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.640      ; 1.340      ;
; -0.591 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.621      ; 1.323      ;
; -0.591 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[5] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.621      ; 1.323      ;
; -0.591 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[4] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.621      ; 1.323      ;
; -0.585 ; Tstep_Q.T4 ; regn:regG|R_OUT[8]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.639      ; 1.347      ;
; -0.581 ; Tstep_Q.T4 ; regn:regG|R_OUT[13]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.631      ; 1.343      ;
; -0.581 ; Tstep_Q.T4 ; regn:regG|R_OUT[7]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.631      ; 1.343      ;
; -0.563 ; Tstep_Q.T4 ; regn:regG|R_OUT[2]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.632      ; 1.362      ;
; -0.558 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.033      ; 1.268      ;
; -0.522 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 1.639      ; 0.910      ;
; -0.509 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.408      ;
; -0.509 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.408      ;
; -0.509 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.408      ;
; -0.509 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.408      ;
; -0.509 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.408      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.505 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.398      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.487 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.610      ; 1.416      ;
; -0.463 ; Tstep_Q.T4 ; regn:regG|R_OUT[9]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.644      ; 1.474      ;
; -0.456 ; Tstep_Q.T4 ; regn:regG|R_OUT[3]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.621      ; 1.458      ;
; -0.432 ; Tstep_Q.T4 ; regn:regG|R_OUT[12]   ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.637      ; 1.498      ;
; -0.432 ; Tstep_Q.T4 ; regn:regG|R_OUT[4]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.637      ; 1.498      ;
; -0.412 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.504      ;
; -0.405 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.511      ;
; -0.405 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.511      ;
; -0.405 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.511      ;
; -0.404 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.512      ;
; -0.404 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.512      ;
; -0.404 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.512      ;
; -0.404 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.512      ;
; -0.402 ; Tstep_Q.T4 ; regn:regG|R_OUT[5]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.645      ; 1.536      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.402 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.624      ; 1.515      ;
; -0.400 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.516      ;
; -0.400 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.516      ;
; -0.400 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.526      ;
; -0.400 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.516      ;
; -0.397 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.519      ;
; -0.397 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.623      ; 1.519      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.390 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.633      ; 1.536      ;
; -0.387 ; Tstep_Q.T4 ; regn:regG|R_OUT[1]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.630      ; 1.536      ;
; -0.386 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.519      ;
; -0.386 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.519      ;
; -0.378 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.646      ; 1.561      ;
; -0.378 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.646      ; 1.561      ;
; -0.378 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.646      ; 1.561      ;
; -0.378 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.646      ; 1.561      ;
; -0.378 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.646      ; 1.561      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.528      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.528      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.548      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.528      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.632      ; 1.548      ;
; -0.377 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.612      ; 1.528      ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T4'                                                                                         ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.534 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.494      ; 1.101      ;
; -1.448 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.495      ; 1.188      ;
; -1.447 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.438      ; 1.132      ;
; -1.440 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.487      ; 1.188      ;
; -1.312 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.487      ; 1.316      ;
; -1.192 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.438      ; 1.387      ;
; -1.163 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.183      ; 1.161      ;
; -1.157 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.192      ; 1.176      ;
; -1.156 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.193      ; 1.178      ;
; -1.121 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.494      ; 1.514      ;
; -1.118 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.129      ; 1.152      ;
; -1.104 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.190      ; 1.227      ;
; -1.094 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.495      ; 1.542      ;
; -1.057 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.166      ; 1.250      ;
; -1.034 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.494      ; 1.101      ;
; -1.033 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.189      ; 1.297      ;
; -0.948 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.495      ; 1.188      ;
; -0.947 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.438      ; 1.132      ;
; -0.945 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.197      ; 1.393      ;
; -0.940 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.487      ; 1.188      ;
; -0.928 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.184      ; 1.397      ;
; -0.845 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.188      ; 1.484      ;
; -0.836 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.148      ; 1.453      ;
; -0.812 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.487      ; 1.316      ;
; -0.811 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.190      ; 1.520      ;
; -0.692 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.438      ; 1.387      ;
; -0.688 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.123      ; 1.576      ;
; -0.663 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.183      ; 1.161      ;
; -0.657 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.192      ; 1.176      ;
; -0.656 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.193      ; 1.178      ;
; -0.621 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.494      ; 1.514      ;
; -0.618 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.129      ; 1.152      ;
; -0.604 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.190      ; 1.227      ;
; -0.594 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.495      ; 1.542      ;
; -0.557 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.166      ; 1.250      ;
; -0.539 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.176      ; 1.778      ;
; -0.533 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.189      ; 1.297      ;
; -0.480 ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.190      ; 1.851      ;
; -0.453 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.133      ; 1.821      ;
; -0.445 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.197      ; 1.393      ;
; -0.428 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.184      ; 1.397      ;
; -0.345 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.188      ; 1.484      ;
; -0.336 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.148      ; 1.453      ;
; -0.311 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.190      ; 1.520      ;
; -0.188 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.123      ; 1.576      ;
; -0.039 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.176      ; 1.778      ;
; 0.004  ; regn:regIR|R_OUT[10] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.871      ; 0.875      ;
; 0.020  ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.190      ; 1.851      ;
; 0.047  ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.133      ; 1.821      ;
; 0.059  ; regn:regIR|R_OUT[1]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.871      ; 0.930      ;
; 0.149  ; regn:regIR|R_OUT[11] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.863      ; 1.012      ;
; 0.177  ; Tstep_Q.T0           ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.847      ; 1.024      ;
; 0.258  ; regn:regIR|R_OUT[2]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.847      ; 1.105      ;
; 0.348  ; regn:regIR|R_OUT[9]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.798      ; 1.146      ;
; 0.400  ; regn:regIR|R_OUT[0]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.798      ; 1.198      ;
; 0.502  ; Tstep_Q.T0           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.855      ; 1.357      ;
; 0.540  ; Tstep_Q.T0           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.798      ; 1.338      ;
; 0.564  ; Tstep_Q.T5           ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.461      ; 1.025      ;
; 0.621  ; regn:regIR|R_OUT[7]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.798      ; 1.419      ;
; 0.657  ; regn:regIR|R_OUT[7]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.847      ; 1.504      ;
; 0.683  ; regn:A|R_OUT[13]     ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.558      ; 0.741      ;
; 0.728  ; regn:regIR|R_OUT[12] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.455      ; 1.183      ;
; 0.756  ; regn:regIR|R_OUT[13] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.455      ; 1.211      ;
; 0.766  ; Tstep_Q.T5           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.462      ; 1.228      ;
; 0.774  ; regn:regIR|R_OUT[14] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.462      ; 1.236      ;
; 0.792  ; regn:A|R_OUT[3]      ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.544      ; 0.836      ;
; 0.804  ; Tstep_Q.T5           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.405      ; 1.209      ;
; 0.848  ; regn:regIR|R_OUT[15] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.455      ; 1.303      ;
; 0.865  ; regn:regIR|R_OUT[15] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.462      ; 1.327      ;
; 0.875  ; regn:regIR|R_OUT[7]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.855      ; 1.730      ;
; 0.900  ; regn:regIR|R_OUT[14] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.406      ; 1.306      ;
; 0.931  ; regn:regIR|R_OUT[13] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.463      ; 1.394      ;
; 0.946  ; regn:regIR|R_OUT[12] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.463      ; 1.409      ;
; 0.961  ; regn:regIR|R_OUT[12] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.462      ; 1.423      ;
; 0.964  ; regn:A|R_OUT[12]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.547      ; 1.011      ;
; 0.969  ; regn:regIR|R_OUT[13] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.406      ; 1.375      ;
; 0.972  ; regn:regIR|R_OUT[7]  ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.854      ; 1.826      ;
; 0.988  ; regn:regIR|R_OUT[14] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.463      ; 1.451      ;
; 0.990  ; regn:regIR|R_OUT[14] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.455      ; 1.445      ;
; 0.992  ; regn:regIR|R_OUT[12] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.406      ; 1.398      ;
; 1.039  ; regn:A|R_OUT[15]     ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.552      ; 1.091      ;
; 1.066  ; regn:regIR|R_OUT[15] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.463      ; 1.529      ;
; 1.068  ; regn:A|R_OUT[2]      ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.552      ; 1.120      ;
; 1.074  ; regn:regIR|R_OUT[13] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.462      ; 1.536      ;
; 1.087  ; regn:A|R_OUT[5]      ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.551      ; 1.138      ;
; 1.118  ; regn:regIR|R_OUT[15] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.406      ; 1.524      ;
; 1.152  ; regn:regIR|R_OUT[3]  ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.534      ; 1.186      ;
; 1.211  ; regn:A|R_OUT[14]     ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.558      ; 1.269      ;
; 1.225  ; regn:A|R_OUT[15]     ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.559      ; 1.284      ;
; 1.277  ; regn:A|R_OUT[7]      ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.558      ; 1.335      ;
; 1.295  ; regn:regIR|R_OUT[6]  ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.562      ; 1.357      ;
; 1.342  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.565      ; 1.407      ;
; 1.346  ; regn:reg_6|R_OUT[2]  ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.561      ; 1.407      ;
; 1.347  ; regn:A|R_OUT[15]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.557      ; 1.404      ;
; 1.362  ; regn:A|R_OUT[9]      ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.558      ; 1.420      ;
; 1.365  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.564      ; 1.429      ;
; 1.382  ; regn:A|R_OUT[1]      ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.497      ; 1.379      ;
; 1.419  ; regn:A|R_OUT[1]      ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.552      ; 1.471      ;
; 1.442  ; regn:A|R_OUT[0]      ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.501      ; 1.443      ;
; 1.443  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.504      ; 1.447      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T1'                                                                                   ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -1.182 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.142      ; 1.101      ;
; -1.096 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.143      ; 1.188      ;
; -1.095 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.086      ; 1.132      ;
; -1.088 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.135      ; 1.188      ;
; -0.960 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.135      ; 1.316      ;
; -0.840 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.086      ; 1.387      ;
; -0.769 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.142      ; 1.514      ;
; -0.742 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.143      ; 1.542      ;
; -0.682 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.142      ; 1.101      ;
; -0.596 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.143      ; 1.188      ;
; -0.595 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.086      ; 1.132      ;
; -0.588 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.135      ; 1.188      ;
; -0.460 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.135      ; 1.316      ;
; -0.340 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.086      ; 1.387      ;
; -0.269 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.142      ; 1.514      ;
; -0.242 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.143      ; 1.542      ;
; 0.356  ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.519      ; 0.875      ;
; 0.411  ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.519      ; 0.930      ;
; 0.501  ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.511      ; 1.012      ;
; 0.529  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.495      ; 1.024      ;
; 0.610  ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.495      ; 1.105      ;
; 0.700  ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.446      ; 1.146      ;
; 0.752  ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.446      ; 1.198      ;
; 0.854  ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.503      ; 1.357      ;
; 0.892  ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.446      ; 1.338      ;
; 0.916  ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.109      ; 1.025      ;
; 0.973  ; regn:regIR|R_OUT[7]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.446      ; 1.419      ;
; 1.009  ; regn:regIR|R_OUT[7]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.495      ; 1.504      ;
; 1.080  ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.103      ; 1.183      ;
; 1.108  ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.103      ; 1.211      ;
; 1.118  ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.110      ; 1.228      ;
; 1.126  ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.110      ; 1.236      ;
; 1.156  ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.053      ; 1.209      ;
; 1.200  ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.103      ; 1.303      ;
; 1.217  ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.110      ; 1.327      ;
; 1.227  ; regn:regIR|R_OUT[7]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.503      ; 1.730      ;
; 1.252  ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.054      ; 1.306      ;
; 1.283  ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.111      ; 1.394      ;
; 1.298  ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.111      ; 1.409      ;
; 1.313  ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.110      ; 1.423      ;
; 1.321  ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.054      ; 1.375      ;
; 1.324  ; regn:regIR|R_OUT[7]  ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.502      ; 1.826      ;
; 1.340  ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.111      ; 1.451      ;
; 1.342  ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.103      ; 1.445      ;
; 1.344  ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.054      ; 1.398      ;
; 1.418  ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.111      ; 1.529      ;
; 1.426  ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.110      ; 1.536      ;
; 1.470  ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.054      ; 1.524      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T3'                                                                                ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; 2.133 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -1.093     ; 0.540      ;
; 2.261 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -1.093     ; 0.668      ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T3                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T3'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                       ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datad              ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.130 ; 0.130 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.386 ; 0.386 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 5.873 ; 5.873 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 6.209 ; 6.209 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 5.943 ; 5.943 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 6.151 ; 6.151 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 5.954 ; 5.954 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.890 ; 5.890 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.766 ; 5.766 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 5.762 ; 5.762 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 5.972 ; 5.972 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 5.739 ; 5.739 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.209 ; 6.209 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 5.887 ; 5.887 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.235 ; 4.235 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 4.249 ; 4.249 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.264 ; 4.264 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.387 ; 4.387 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 3.971 ; 3.971 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 3.981 ; 3.981 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.081 ; 4.081 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.074 ; 4.074 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 3.764 ; 3.764 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.112 ; 4.112 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.013 ; 4.013 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 3.873 ; 3.873 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 3.845 ; 3.845 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.187 ; 4.187 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.170 ; 4.170 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.138 ; 4.138 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.001 ; 4.001 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 3.814 ; 3.814 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.060 ; 4.060 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 3.952 ; 3.952 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 3.864 ; 3.864 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 3.982 ; 3.982 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.011 ; 4.011 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.021 ; 4.021 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 3.882 ; 3.882 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.076 ; 4.076 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.047 ; 4.047 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 3.866 ; 3.866 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 3.841 ; 3.841 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.251 ; 4.251 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.158 ; 4.158 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 3.939 ; 3.939 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.942 ; 3.942 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.034 ; 4.034 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.003 ; 4.003 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 3.895 ; 3.895 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.026 ; 4.026 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 3.884 ; 3.884 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.025 ; 4.025 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 3.847 ; 3.847 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 3.853 ; 3.853 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 3.096 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 3.096 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.948 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.948 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 5.943 ; 5.943 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 6.151 ; 6.151 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 5.954 ; 5.954 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.890 ; 5.890 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.766 ; 5.766 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 5.762 ; 5.762 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 5.972 ; 5.972 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 5.739 ; 5.739 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.209 ; 6.209 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 5.887 ; 5.887 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.235 ; 4.235 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 4.249 ; 4.249 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.264 ; 4.264 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.387 ; 4.387 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 3.971 ; 3.971 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 3.764 ; 3.764 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 3.981 ; 3.981 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.081 ; 4.081 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.074 ; 4.074 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 3.764 ; 3.764 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.112 ; 4.112 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.013 ; 4.013 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 3.845 ; 3.845 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 3.873 ; 3.873 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 3.845 ; 3.845 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.187 ; 4.187 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.170 ; 4.170 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 3.814 ; 3.814 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.138 ; 4.138 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.001 ; 4.001 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 3.814 ; 3.814 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.060 ; 4.060 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 3.952 ; 3.952 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 3.864 ; 3.864 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 3.982 ; 3.982 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.011 ; 4.011 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.021 ; 4.021 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 3.841 ; 3.841 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 3.882 ; 3.882 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.076 ; 4.076 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.047 ; 4.047 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 3.866 ; 3.866 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 3.841 ; 3.841 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.251 ; 4.251 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.158 ; 4.158 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 3.939 ; 3.939 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.942 ; 3.942 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.034 ; 4.034 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.003 ; 4.003 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 3.895 ; 3.895 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.026 ; 4.026 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 3.884 ; 3.884 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.025 ; 4.025 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 3.847 ; 3.847 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 3.853 ; 3.853 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 3.096 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 3.096 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.948 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.948 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -10.659   ; -3.156  ; N/A      ; N/A     ; -2.000              ;
;  Clock           ; -6.125    ; -3.156  ; N/A      ; N/A     ; -2.000              ;
;  Tstep_Q.T1      ; -3.767    ; -1.909  ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T3      ; -3.772    ; 2.133   ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T4      ; -10.659   ; -2.756  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -1293.737 ; -89.055 ; 0.0      ; 0.0     ; -386.61             ;
;  Clock           ; -1104.197 ; -64.412 ; N/A      ; N/A     ; -386.610            ;
;  Tstep_Q.T1      ; -14.555   ; -6.915  ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T3      ; -3.772    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T4      ; -171.213  ; -29.981 ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.962 ; 0.962 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.386 ; 0.386 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 11.399 ; 11.399 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 10.627 ; 10.627 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 10.571 ; 10.571 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.127 ; 10.127 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 9.873  ; 9.873  ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.246 ; 10.246 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.179 ; 10.179 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.157 ; 10.157 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 9.806  ; 9.806  ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 9.659  ; 9.659  ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.627 ; 10.627 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 9.875  ; 9.875  ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 9.856  ; 9.856  ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 10.146 ; 10.146 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.647  ; 7.647  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 8.113  ; 8.113  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 7.808  ; 7.808  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.426  ; 7.426  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.458  ; 7.458  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 7.719  ; 7.719  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.747  ; 7.747  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.244  ; 7.244  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 8.035  ; 8.035  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.959  ; 7.959  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.230  ; 7.230  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.461  ; 7.461  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.231  ; 7.231  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 7.110  ; 7.110  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.713  ; 7.713  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.179  ; 7.179  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.264  ; 7.264  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.417  ; 7.417  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.451  ; 8.451  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 6.953  ; 6.953  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.569  ; 7.569  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.302  ; 7.302  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 6.705  ; 6.705  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 7.492  ; 7.492  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.523  ; 7.523  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 7.239  ; 7.239  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.723  ; 7.723  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.274  ; 7.274  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 7.660  ; 7.660  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 6.985  ; 6.985  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 6.939  ; 6.939  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.048  ; 7.048  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 7.451  ; 7.451  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.627  ; 7.627  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 7.268  ; 7.268  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 6.967  ; 6.967  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 7.953  ; 7.953  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.603  ; 7.603  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 6.965  ; 6.965  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 8.308  ; 8.308  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.444  ; 7.444  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.163  ; 7.163  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 6.899  ; 6.899  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 7.462  ; 7.462  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.418  ; 7.418  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.585  ; 7.585  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 7.204  ; 7.204  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 6.923  ; 6.923  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.646  ; 7.646  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.308  ; 8.308  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.289  ; 7.289  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 8.021  ; 8.021  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 7.403  ; 7.403  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 7.641  ; 7.641  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 7.673  ; 7.673  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 7.252  ; 7.252  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.550  ; 7.550  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.151  ; 7.151  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 7.495  ; 7.495  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 6.861  ; 6.861  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.260  ; 7.260  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.518  ; 7.518  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 8.021  ; 8.021  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.364  ; 7.364  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.213  ; 7.213  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 6.840  ; 6.840  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 6.941  ; 6.941  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 7.659  ; 7.659  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 8.008  ; 8.008  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.412  ; 7.412  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.176  ; 7.176  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 7.507  ; 7.507  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 7.146  ; 7.146  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 7.136  ; 7.136  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.237  ; 7.237  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 7.406  ; 7.406  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.277  ; 7.277  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 8.008  ; 8.008  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 7.026  ; 7.026  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.186  ; 7.186  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.955  ; 7.955  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 6.752  ; 6.752  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.148  ; 7.148  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 7.433  ; 7.433  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.414  ; 7.414  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.837  ; 7.837  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.192  ; 7.192  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 7.190  ; 7.190  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 7.989  ; 7.989  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.689  ; 7.689  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.443  ; 7.443  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.010  ; 8.010  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 8.202  ; 8.202  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.854  ; 7.854  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.942  ; 7.942  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.445  ; 7.445  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.126  ; 7.126  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.342  ; 7.342  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.316  ; 7.316  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.549  ; 7.549  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.355  ; 7.355  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.345  ; 7.345  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 7.971  ; 7.971  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 6.990  ; 6.990  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 7.963  ; 7.963  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.294  ; 7.294  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 6.896  ; 6.896  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.743  ; 6.743  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 6.955  ; 6.955  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.498  ; 7.498  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.844  ; 7.844  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.428  ; 7.428  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.313  ; 7.313  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 6.367  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 6.367  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.003  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.003  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 5.943 ; 5.943 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 6.151 ; 6.151 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 5.954 ; 5.954 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.890 ; 5.890 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.766 ; 5.766 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 5.960 ; 5.960 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 5.762 ; 5.762 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 5.722 ; 5.722 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 5.972 ; 5.972 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 5.739 ; 5.739 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.209 ; 6.209 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 5.831 ; 5.831 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 5.887 ; 5.887 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.235 ; 4.235 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.455 ; 4.455 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.404 ; 4.404 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.129 ; 4.129 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.153 ; 4.153 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 4.249 ; 4.249 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.264 ; 4.264 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.984 ; 3.984 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.357 ; 4.357 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 3.905 ; 3.905 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.387 ; 4.387 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 3.971 ; 3.971 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 3.764 ; 3.764 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 3.981 ; 3.981 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.019 ; 4.019 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.081 ; 4.081 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.130 ; 4.130 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.742 ; 4.742 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 3.922 ; 3.922 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.074 ; 4.074 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 3.764 ; 3.764 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.205 ; 4.205 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.112 ; 4.112 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.013 ; 4.013 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 3.845 ; 3.845 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.224 ; 4.224 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 3.873 ; 3.873 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 3.845 ; 3.845 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 3.932 ; 3.932 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.146 ; 4.146 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.219 ; 4.219 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 3.916 ; 3.916 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.187 ; 4.187 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 4.342 ; 4.342 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.170 ; 4.170 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 3.877 ; 3.877 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 3.814 ; 3.814 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.138 ; 4.138 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.001 ; 4.001 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 3.814 ; 3.814 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.060 ; 4.060 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.178 ; 4.178 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 3.952 ; 3.952 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 3.864 ; 3.864 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 3.982 ; 3.982 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.155 ; 4.155 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.538 ; 4.538 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.011 ; 4.011 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 3.930 ; 3.930 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.021 ; 4.021 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 3.841 ; 3.841 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.111 ; 4.111 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.216 ; 4.216 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 3.882 ; 3.882 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.076 ; 4.076 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.095 ; 4.095 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.047 ; 4.047 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 3.866 ; 3.866 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 3.841 ; 3.841 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.251 ; 4.251 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.122 ; 4.122 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.007 ; 4.007 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.262 ; 4.262 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.158 ; 4.158 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 3.939 ; 3.939 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.942 ; 3.942 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 4.196 ; 4.196 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.034 ; 4.034 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.003 ; 4.003 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 3.895 ; 3.895 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.026 ; 4.026 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 3.992 ; 3.992 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.133 ; 4.133 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.126 ; 4.126 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.280 ; 4.280 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 3.966 ; 3.966 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 3.965 ; 3.965 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.268 ; 4.268 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.134 ; 4.134 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.519 ; 4.519 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.290 ; 4.290 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.385 ; 4.385 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.157 ; 4.157 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 3.925 ; 3.925 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.148 ; 4.148 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.049 ; 4.049 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.147 ; 4.147 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 3.884 ; 3.884 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.025 ; 4.025 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 3.847 ; 3.847 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.804 ; 3.804 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 3.853 ; 3.853 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.118 ; 4.118 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.314 ; 4.314 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.063 ; 4.063 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 3.096 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 3.096 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.948 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.948 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; Clock      ; Clock      ; 5108     ; 0        ; 0        ; 0        ;
; Tstep_Q.T1 ; Clock      ; 2369     ; 1        ; 0        ; 0        ;
; Tstep_Q.T3 ; Clock      ; 125      ; 141      ; 0        ; 0        ;
; Tstep_Q.T4 ; Clock      ; 2390     ; 38       ; 0        ; 0        ;
; Clock      ; Tstep_Q.T1 ; 71       ; 0        ; 0        ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T1 ; 6        ; 6        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T1 ; 7        ; 7        ; 0        ; 0        ;
; Clock      ; Tstep_Q.T3 ; 0        ; 0        ; 2        ; 0        ;
; Clock      ; Tstep_Q.T4 ; 71       ; 0        ; 26397    ; 0        ;
; Tstep_Q.T1 ; Tstep_Q.T4 ; 0        ; 0        ; 20650    ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T4 ; 6        ; 6        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T4 ; 7        ; 7        ; 20708    ; 58       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; Clock      ; Clock      ; 5108     ; 0        ; 0        ; 0        ;
; Tstep_Q.T1 ; Clock      ; 2369     ; 1        ; 0        ; 0        ;
; Tstep_Q.T3 ; Clock      ; 125      ; 141      ; 0        ; 0        ;
; Tstep_Q.T4 ; Clock      ; 2390     ; 38       ; 0        ; 0        ;
; Clock      ; Tstep_Q.T1 ; 71       ; 0        ; 0        ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T1 ; 6        ; 6        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T1 ; 7        ; 7        ; 0        ; 0        ;
; Clock      ; Tstep_Q.T3 ; 0        ; 0        ; 2        ; 0        ;
; Clock      ; Tstep_Q.T4 ; 71       ; 0        ; 26397    ; 0        ;
; Tstep_Q.T1 ; Tstep_Q.T4 ; 0        ; 0        ; 20650    ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T4 ; 6        ; 6        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T4 ; 7        ; 7        ; 20708    ; 58       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 145   ; 145  ;
; Unconstrained Output Port Paths ; 218   ; 218  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 14 18:26:43 2022
Info: Command: quartus_sta projetoProcessador -c projetoProcessador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 21 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projetoProcessador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T1 Tstep_Q.T1
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T4 Tstep_Q.T4
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T3 Tstep_Q.T3
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.659      -171.213 Tstep_Q.T4 
    Info (332119):    -6.125     -1104.197 Clock 
    Info (332119):    -3.772        -3.772 Tstep_Q.T3 
    Info (332119):    -3.767       -14.555 Tstep_Q.T1 
Info (332146): Worst-case hold slack is -3.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.156       -26.171 Clock 
    Info (332119):    -2.756       -29.981 Tstep_Q.T4 
    Info (332119):    -1.909        -6.915 Tstep_Q.T1 
    Info (332119):     3.308         0.000 Tstep_Q.T3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T3 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.076       -79.513 Tstep_Q.T4 
    Info (332119):    -2.737      -472.242 Clock 
    Info (332119):    -1.745        -1.745 Tstep_Q.T3 
    Info (332119):    -1.136        -4.305 Tstep_Q.T1 
Info (332146): Worst-case hold slack is -1.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.760       -64.412 Clock 
    Info (332119):    -1.534       -20.182 Tstep_Q.T4 
    Info (332119):    -1.182        -4.461 Tstep_Q.T1 
    Info (332119):     2.133         0.000 Tstep_Q.T3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T3 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Fri Oct 14 18:26:45 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


