
#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 2219.7 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=============================================================================================================================================================
| CLOCK'clk3                            |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS         | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK                   |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                                    |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1          |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5          | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C           | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3       | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B        | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6            | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C             | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4            | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D             | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| cm3inst/ahb_sram1/reg_byte_mask[1]/D3 | SLICEL  |  260.1 |   6944.8 |          net          | R30C63M  | cm3inst/ahb_sram1/nxt_ce_n                |      |
| cm3inst/ahb_sram1/reg_byte_mask[1]/D  | SLICEL  |   75.1 |   7019.9 |         Tilo          |          | cm3inst/ahb_sram1/nxt_bs_n[0]             | 1    |
| SRAM_nLB_MGIOL/TXDATA0                | IOLOGIC | 1533.8 |   8553.7 |          net          | IOL_B82C | cm3inst/ahb_sram1/nxt_bs_n[0]             |      |
=============================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7457.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5760.8 
        逻辑级数     = 5 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nLB_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B82C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7457.3     - 284        
         = 2219.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 2379.2 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[0]_MGIOL/TXDATA0   [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/n_166/B3    | SLICEL  | 1104.1 |   6435.4 |          net          | R30C57L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/n_166/B     | SLICEL  |   75.1 |   6510.5 |         Tilo          |          | cm3inst/ahb_sram1/nxt_addr_low[1]         | 1    |
| SRAM_ADDR[0]_MGIOL/TXDATA0    | IOLOGIC | 1865.7 |   8376.2 |          net          | IOL_B85C | cm3inst/ahb_sram1/nxt_addr_low[1]         |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7279.8     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 150.2 
        总的连线延迟 = 5808.6 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[0]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B85C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7279.8     - 302        
         = 2379.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 2400.4 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=============================================================================================================================================================
| CLOCK'clk3                            |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS         | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK                   |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                                    |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1          |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5          | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C           | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3       | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B        | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6            | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C             | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4            | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D             | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| cm3inst/ahb_sram1/reg_byte_mask[1]/B2 | SLICEL  |  235.8 |   6920.5 |          net          | R30C63M  | cm3inst/ahb_sram1/nxt_ce_n                |      |
| cm3inst/ahb_sram1/reg_byte_mask[1]/B  | SLICEL  |   75.1 |   6995.6 |         Tilo          |          | cm3inst/ahb_sram1/nxt_bs_n[1]             | 1    |
| SRAM_nUB_MGIOL/TXDATA0                | IOLOGIC | 1359.4 |     8355 |          net          | IOL_B79D | cm3inst/ahb_sram1/nxt_bs_n[1]             |      |
=============================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7258.6     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5562.1 
        逻辑级数     = 5 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nUB_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B79D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7258.6     - 302        
         = 2400.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2493.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=======================================================================================================================================================
| CLOCK'clk3                      |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK             |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1    |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5    | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C     | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/A3 | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/A  | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/RDREQ                   | 7    |
| cm3inst/ahb_sram1/nxt_oe_n/A3   | SLICEL  |  567.4 |   6439.2 |          net          | R30C61L  | cm3inst/ahb_sram1/RDREQ                   |      |
| cm3inst/ahb_sram1/nxt_oe_n/A    | SLICEL  |   75.1 |   6514.3 |         Tilo          |          | cm3inst/ahb_sram1/nxt_oe_n                | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1765.3 |   8279.6 |          net          | IOL_B89C | cm3inst/ahb_sram1/nxt_oe_n                |      |
=======================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7183.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5636.9 
        逻辑级数     = 3 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nOE_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B89C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7183.2     - 284        
         = 2493.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2529.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=======================================================================================================================================================
| CLOCK'clk3                      |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK             |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1    |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5    | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C     | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3 | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B  | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6      | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C       | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4      | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D       | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1558.9 |   8243.6 |          net          | IOL_B79C | cm3inst/ahb_sram1/nxt_ce_n                |      |
=======================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7147.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5525.8 
        逻辑级数     = 4 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nCE_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B79C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7147.2     - 284        
         = 2529.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 3420.3 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[3]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[3]_MGIOL/CE         | IOLOGIC | 2284.8 |   7616.1 |          net          | IOL_B92C | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6519.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5123.6 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[3]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6519.7     - 21         
         = 3420.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 3478.4 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[1]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[1]_MGIOL/CE         | IOLOGIC | 2226.7 |     7558 |          net          | IOL_B92B | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6461.6     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5065.5 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[1]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92B | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6461.6     - 21         
         = 3478.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 3504.1 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[4]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[4]_MGIOL/CE         | IOLOGIC |   2201 |   7532.3 |          net          | IOL_B92A | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6435.9     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5039.8 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[4]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92A | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6435.9     - 21         
         = 3504.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 3511.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[16]_MGIOL/CE       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[16]_MGIOL/CE        | IOLOGIC | 2193.3 |   7524.6 |          net          | IOL_B89D | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6428.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5032.1 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[16]_MGIOL/CLK       | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B89D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6428.2     - 21         
         = 3511.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 3550 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[2]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[2]_MGIOL/CE         | IOLOGIC | 2155.2 |   7486.4 |          net          | IOL_B95D | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6390       (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 4993.9 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[2]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B95D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6390       - 21         
         = 3550 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 320.3 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/CQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A6       [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[2] | 9    |
| cm3inst/seg_inst/clk_DRV/A6        | SLICEL  |    211 |   1298.9 |      net      | R23C88M | cm3inst/seg_inst/clk_1M_cnt[2] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 334.2 ps
起点     : cm3inst/ahb_sram1/reg_rd_req/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/reg_rd_req/B2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clk3                       |   N/A   |      0 |   Tlat:0 |               |         | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS    | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                     | 95   |
| cm3inst/ahb_sram1/reg_rd_req/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R30C62L | clk_100M                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| cm3inst/ahb_sram1/reg_rd_req/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_wr_req | 1    |
| cm3inst/ahb_sram1/reg_rd_req/B2  | SLICEL  |  224.9 |   1312.8 |      net      | R30C62L | cm3inst/ahb_sram1/reg_wr_req |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=================================================================================================================
|               节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
=================================================================================================================
| CLOCK'clk3                       |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS    | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/reg_rd_req/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R30C62L | clk_100M |      |
=================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 255.4      - 1096.4     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 338.9 ps
起点     : cm3inst/seg_inst/clk_DRV/AQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线           | 扇出 |
===========================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                 | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88M | clk_100M                 |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                       | --   |
| cm3inst/seg_inst/clk_DRV/AQ   | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_DRV | 12   |
| cm3inst/seg_inst/clk_DRV/A3   | SLICEL  |  229.6 |   1317.5 |      net      | R23C88M | cm3inst/seg_inst/clk_DRV |      |
===========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 338.9 ps
起点     : cm3inst/ahb_sram1/n_166/DQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/n_166/D3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线               | 扇出 |
==================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                             |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                        | 95   |
| cm3inst/ahb_sram1/n_166/CLK   | SLICEL  | 1057.4 |   1057.4 |      net      | R30C57L | clk_100M                        |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                              | --   |
| cm3inst/ahb_sram1/n_166/DQ    | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_ub_mux[1] | 5    |
| cm3inst/ahb_sram1/n_166/D3    | SLICEL  |  229.6 |   1317.5 |      net      | R30C57L | cm3inst/ahb_sram1/reg_ub_mux[1] |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/n_166/CLK   | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R30C57L | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 346.1 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A4       [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[3] | 9    |
| cm3inst/seg_inst/clk_DRV/A4        | SLICEL  |  236.8 |   1324.7 |      net      | R23C88M | cm3inst/seg_inst/clk_1M_cnt[3] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 267.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 236.8 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 267.3      - 1096.4     - -117.8     
         = 346.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 354.3 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[0]/AQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[0]/A3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[0]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R24C88M | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[0]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[0] | 10   |
| cm3inst/seg_inst/clk_1M_cnt[0]/A3  | SLICEL  |    245 |   1332.9 |      net      | R24C88M | cm3inst/seg_inst/clk_1M_cnt[0] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 275.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 245 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[0]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R24C88M | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 275.5      - 1096.4     - -117.8     
         = 354.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 354.3 ps
起点     : cm3inst/ahb_sram1/n_210/DQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/n_210/D3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线               | 扇出 |
==================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                             |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                        | 95   |
| cm3inst/ahb_sram1/n_210/CLK   | SLICEL  | 1057.4 |   1057.4 |      net      | R31C62M | clk_100M                        |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                              | --   |
| cm3inst/ahb_sram1/n_210/DQ    | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_mcount[1] | 7    |
| cm3inst/ahb_sram1/n_210/D3    | SLICEL  |    245 |   1332.9 |      net      | R31C62M | cm3inst/ahb_sram1/reg_mcount[1] |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 275.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 245 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/n_210/CLK   | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R31C62M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 275.5      - 1096.4     - -117.8     
         = 354.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 372 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[7]/A2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[3] | 9    |
| cm3inst/seg_inst/clk_1M_cnt[7]/A2  | SLICEL  |  262.7 |   1350.6 |      net      | R23C88L | cm3inst/seg_inst/clk_1M_cnt[3] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 293.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 262.7 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88L | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 293.2      - 1096.4     - -117.8     
         = 372 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 375.2 ps
起点     : led_wf1/cnt[6]/BMUX [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[6]/B1   [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
=======================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A            |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c      | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R25C78L | clk_25M_c      |      |
| --                   |   --   |     -- |       -- |      --       | --      | --             | --   |
| led_wf1/cnt[6]/BMUX  | SLICEL |   47.7 |   2811.1 |    Tshcko     |         | led_wf1/cnt[0] | 3    |
| led_wf1/cnt[6]/B1    | SLICEL |  255.5 |   3066.6 |      net      | R25C78L | led_wf1/cnt[0] |      |
=======================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C78L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 303.2      - 2826.4     - -135       
         = 375.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 379.7 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/CQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[7]/D2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[2] | 9    |
| cm3inst/seg_inst/clk_1M_cnt[7]/D2  | SLICEL  |  270.4 |   1358.3 |      net      | R23C88L | cm3inst/seg_inst/clk_1M_cnt[2] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 300.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 270.4 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88L | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 300.9      - 1096.4     - -117.8     
         = 379.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk1
#  终点 : 时钟: clk1
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 34814.5 ps
起点     : led_wf1/cnt[15]/DQ  [激发时钟: clk1, 上升沿1]
终点     : osc_c6_pin_MGIOL/CE [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R25C79L  | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL  |    689 |   3545.9 |      net      | R24C79L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     3621 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL  |  423.1 |   4044.1 |      net      | R24C79L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4119.2 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.7 |   4605.9 |      net      | R25C80L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     4681 |     Tilo      |          | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL  |  176.4 |   4857.4 |      net      | R25C80L  | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |   4932.5 |     Tilo      |          | _n_1423                  | 21   |
| osc_c6_pin_MGIOL/CE         | IOLOGIC | 2995.4 |   7927.9 |      net      | IOL_T43C | _n_1423                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5101.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4770.6 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T43C | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5101.5     - 21         
         = 34814.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 34850.5 ps
起点     : led_wf1/cnt[15]/DQ  [激发时钟: clk1, 上升沿1]
终点     : led_pin[1]_MGIOL/CE [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R25C79L  | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL  |    689 |   3545.9 |      net      | R24C79L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     3621 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL  |  423.1 |   4044.1 |      net      | R24C79L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4119.2 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.7 |   4605.9 |      net      | R25C80L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     4681 |     Tilo      |          | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL  |  176.4 |   4857.4 |      net      | R25C80L  | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |   4932.5 |     Tilo      |          | _n_1423                  | 21   |
| led_pin[1]_MGIOL/CE         | IOLOGIC | 2959.5 |   7891.9 |      net      | IOL_T92B | _n_1423                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5065.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4734.6 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[1]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92B | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5065.5     - 21         
         = 34850.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 34881 ps
起点     : led_wf1/cnt[15]/DQ  [激发时钟: clk1, 上升沿1]
终点     : led_pin[0]_MGIOL/CE [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R25C79L  | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL  |    689 |   3545.9 |      net      | R24C79L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     3621 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL  |  423.1 |   4044.1 |      net      | R24C79L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4119.2 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.7 |   4605.9 |      net      | R25C80L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     4681 |     Tilo      |          | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL  |  176.4 |   4857.4 |      net      | R25C80L  | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |   4932.5 |     Tilo      |          | _n_1423                  | 21   |
| led_pin[0]_MGIOL/CE         | IOLOGIC | 2928.9 |   7861.4 |      net      | IOL_T95D | _n_1423                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5035       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4704.1 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[0]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T95D | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5035       - 21         
         = 34881 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 34989.2 ps
起点     : led_wf1/cnt[15]/DQ  [激发时钟: clk1, 上升沿1]
终点     : led_pin[3]_MGIOL/CE [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R25C79L  | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL  |    689 |   3545.9 |      net      | R24C79L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     3621 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL  |  423.1 |   4044.1 |      net      | R24C79L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4119.2 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.7 |   4605.9 |      net      | R25C80L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     4681 |     Tilo      |          | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL  |  176.4 |   4857.4 |      net      | R25C80L  | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |   4932.5 |     Tilo      |          | _n_1423                  | 21   |
| led_pin[3]_MGIOL/CE         | IOLOGIC | 2820.7 |   7753.2 |      net      | IOL_T92D | _n_1423                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4926.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4595.9 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[3]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92D | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4926.8     - 21         
         = 34989.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 35110.1 ps
起点     : led_wf1/cnt[15]/DQ  [激发时钟: clk1, 上升沿1]
终点     : led_pin[2]_MGIOL/CE [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R25C79L  | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL  |    689 |   3545.9 |      net      | R24C79L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     3621 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL  |  423.1 |   4044.1 |      net      | R24C79L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4119.2 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.7 |   4605.9 |      net      | R25C80L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     4681 |     Tilo      |          | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL  |  176.4 |   4857.4 |      net      | R25C80L  | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |   4932.5 |     Tilo      |          | _n_1423                  | 21   |
| led_pin[2]_MGIOL/CE         | IOLOGIC | 2699.9 |   7632.3 |      net      | IOL_T92A | _n_1423                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4805.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4475 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[2]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92A | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4805.9     - 21         
         = 35110.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 36341.5 ps
起点     : led_pin[2]_c/BMUX        [激发时钟: clk1, 上升沿1]
终点     : osc_c6_pin_MGIOL/TXDATA0 [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================
|           节点           |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线     | 扇出 |
===========================================================================================================
| CLOCK'clk1               |   N/A   |      0 |   Tlat:0 |               |          | N/A          |      |
| clk_25M                  |   top   |      0 |        0 | clock_latency |          | clk_25M      | 1    |
| clk_25M/PAD#bidir_in     |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M      | 1    |
| clk_25M/PADDI            |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c    | 12   |
| led_pin[2]_c/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R24C81M  | clk_25M_c    |      |
| --                       |   --    |     -- |       -- |      --       | --       | --           | --   |
| led_pin[2]_c/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_pin[1]_c | 3    |
| osc_c6_pin_MGIOL/TXDATA0 | IOLOGIC | 3263.8 |   6137.9 |      net      | IOL_T43C | led_pin[1]_c |      |
===========================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3311.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 3263.8 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T43C | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 3311.5     - 284        
         = 36341.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 36717.9 ps
起点     : led_pin[2]_c/AQ          [激发时钟: clk1, 上升沿1]
终点     : led_pin[1]_MGIOL/TXDATA0 [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================
|           节点           |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线     | 扇出 |
===========================================================================================================
| CLOCK'clk1               |   N/A   |      0 |   Tlat:0 |               |          | N/A          |      |
| clk_25M                  |   top   |      0 |        0 | clock_latency |          | clk_25M      | 1    |
| clk_25M/PAD#bidir_in     |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M      | 1    |
| clk_25M/PADDI            |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c    | 12   |
| led_pin[2]_c/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R24C81M  | clk_25M_c    |      |
| --                       |   --    |     -- |       -- |      --       | --       | --           | --   |
| led_pin[2]_c/AQ          | SLICEL  |   30.5 |   2856.9 |     Tcko      |          | led_pin[2]_c | 2    |
| led_pin[1]_MGIOL/TXDATA0 | IOLOGIC | 2904.6 |   5761.5 |      net      | IOL_T92B | led_pin[2]_c |      |
===========================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2935.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 2904.6 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[1]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92B | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 2935.1     - 284        
         = 36717.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 36718.4 ps
起点     : led_pin[2]_c/BMUX        [激发时钟: clk1, 上升沿1]
终点     : led_pin[0]_MGIOL/TXDATA0 [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================
|           节点           |  单元   |  延迟  | 到达时间 |     类型      |   位置   |     连线     | 扇出 |
===========================================================================================================
| CLOCK'clk1               |   N/A   |      0 |   Tlat:0 |               |          | N/A          |      |
| clk_25M                  |   top   |      0 |        0 | clock_latency |          | clk_25M      | 1    |
| clk_25M/PAD#bidir_in     |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M      | 1    |
| clk_25M/PADDI            |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c    | 12   |
| led_pin[2]_c/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R24C81M  | clk_25M_c    |      |
| --                       |   --    |     -- |       -- |      --       | --       | --           | --   |
| led_pin[2]_c/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_pin[1]_c | 3    |
| led_pin[0]_MGIOL/TXDATA0 | IOLOGIC | 2886.9 |     5761 |      net      | IOL_T95D | led_pin[1]_c |      |
===========================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2934.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 2886.9 
        逻辑级数     = 0 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clk1           |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[0]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T95D | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 2934.6     - 284        
         = 36718.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 36840.3 ps
起点     : led_wf1/cnt[15]/DQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[6]/B2  [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
========================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置   |           连线           | 扇出 |
========================================================================================================================
| CLOCK'clk1                  |  N/A   |      0 |   Tlat:0 |               |         | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |         | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R25C79L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --      | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL |   30.5 |   2856.9 |     Tcko      |         | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL |    689 |   3545.9 |      net      | R24C79L | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |     3621 |     Tilo      |         | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL |  423.1 |   4044.1 |      net      | R24C79L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4119.2 |     Tilo      |         | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL |  486.7 |   4605.9 |      net      | R25C80L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL |   75.1 |     4681 |     Tilo      |         | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL |  176.4 |   4857.4 |      net      | R25C80L | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL |   75.1 |   4932.5 |     Tilo      |         | _n_1423                  | 21   |
| led_wf1/cnt[6]/B2           | SLICEL |  846.6 |   5779.1 |      net      | R25C78L | _n_1423                  |      |
========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2952.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2621.8 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置   |   连线    | 扇出 |
======================================================================================================
| CLOCK'clk1           |  N/A   |      0 |        40000 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R25C78L | clk_25M_c |      |
======================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 2952.7     - 144        
         = 36840.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 36864.8 ps
起点     : led_wf1/cnt[15]/DQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[6]/C4  [捕获时钟: clk1, 上升沿2]
类型     : 建立(setup) 

数据产生路径
========================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置   |           连线           | 扇出 |
========================================================================================================================
| CLOCK'clk1                  |  N/A   |      0 |   Tlat:0 |               |         | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |         | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c                | 12   |
| led_wf1/cnt[15]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R25C79L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --      | --                       | --   |
| led_wf1/cnt[15]/DQ          | SLICEL |   30.5 |   2856.9 |     Tcko      |         | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C1           | SLICEL |    689 |   3545.9 |      net      | R24C79L | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |     3621 |     Tilo      |         | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D3           | SLICEL |  423.1 |   4044.1 |      net      | R24C79L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4119.2 |     Tilo      |         | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL |  486.7 |   4605.9 |      net      | R25C80L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL |   75.1 |     4681 |     Tilo      |         | _n_1424                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D6 | SLICEL |  176.4 |   4857.4 |      net      | R25C80L | _n_1424                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL |   75.1 |   4932.5 |     Tilo      |         | _n_1423                  | 21   |
| led_wf1/cnt[6]/C4           | SLICEL |  822.2 |   5754.6 |      net      | R25C78L | _n_1423                  |      |
========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 2928.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2597.4 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置   |   连线    | 扇出 |
======================================================================================================
| CLOCK'clk1           |  N/A   |      0 |        40000 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R25C78L | clk_25M_c |      |
======================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 2928.3     - 144        
         = 36864.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk1
#  终点 : 时钟: clk1
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 375.2 ps
起点     : led_wf1/cnt[6]/BMUX [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[6]/B1   [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=======================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |      连线      | 扇出 |
=======================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A            |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M        | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M        | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c      | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R25C78L | clk_25M_c      |      |
| --                   |   --   |     -- |       -- |      --       | --      | --             | --   |
| led_wf1/cnt[6]/BMUX  | SLICEL |   47.7 |   2811.1 |    Tshcko     |         | led_wf1/cnt[0] | 3    |
| led_wf1/cnt[6]/B1    | SLICEL |  255.5 |   3066.6 |      net      | R25C78L | led_wf1/cnt[0] |      |
=======================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C78L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 303.2      - 2826.4     - -135       
         = 375.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 535 ps
起点     : led_wf1/_i_2/_i_0_rkd_12/BMUX [激发时钟: clk1, 上升沿1]
终点     : led_wf1/_i_2/_i_0_rkd_12/AX   [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================
|             节点              |  单元  |  延迟  | 到达时间 |     类型      |  位置   |     连线     | 扇出 |
==============================================================================================================
| CLOCK'clk1                    |  N/A   |      0 |   Tlat:0 |               |         | N/A          |      |
| clk_25M                       |  top   |      0 |        0 | clock_latency |         | clk_25M      | 1    |
| clk_25M/PAD#bidir_in          |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M      | 1    |
| clk_25M/PADDI                 |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c    | 12   |
| led_wf1/_i_2/_i_0_rkd_12/CLK  | SLICEL | 1672.4 |   2763.4 |      net      | R25C80L | clk_25M_c    |      |
| --                            |   --   |     -- |       -- |      --       | --      | --           | --   |
| led_wf1/_i_2/_i_0_rkd_12/BMUX | SLICEL |   47.7 |   2811.1 |    Tshcko     |         | osc_c6_pin_c | 2    |
| led_wf1/_i_2/_i_0_rkd_12/AX   | SLICEL |  507.6 |   3318.7 |      net      | R25C80L | osc_c6_pin_c |      |
==============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 555.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 507.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=============================================================================================================
| CLOCK'clk1                   |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M                      |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/_i_2/_i_0_rkd_12/CLK | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C80L | clk_25M_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 555.3      - 2826.4     - -42.7      
         = 535 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 546.3 ps
起点     : led_pin[2]_c/BMUX           [激发时钟: clk1, 上升沿1]
终点     : led_wf1/_i_2/_i_0_rkd_12/BX [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置   |     连线     | 扇出 |
============================================================================================================
| CLOCK'clk1                  |  N/A   |      0 |   Tlat:0 |               |         | N/A          |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |         | clk_25M      | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M      | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c    | 12   |
| led_pin[2]_c/CLK            | SLICEL | 1672.4 |   2763.4 |      net      | R24C81M | clk_25M_c    |      |
| --                          |   --   |     -- |       -- |      --       | --      | --           | --   |
| led_pin[2]_c/BMUX           | SLICEL |   47.7 |   2811.1 |    Tshcko     |         | led_pin[1]_c | 3    |
| led_wf1/_i_2/_i_0_rkd_12/BX | SLICEL |  518.9 |     3330 |      net      | R25C80L | led_pin[1]_c |      |
============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 566.6      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 518.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点             |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=============================================================================================================
| CLOCK'clk1                   |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M                      |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/_i_2/_i_0_rkd_12/CLK | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C80L | clk_25M_c |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 566.6      - 2826.4     - -42.7      
         = 546.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 587.5 ps
起点     : led_pin[2]_c/AQ [激发时钟: clk1, 上升沿1]
终点     : led_pin[2]_c/BX [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |     连线     | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A          |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M      | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M      | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c    | 12   |
| led_pin[2]_c/CLK     | SLICEL | 1672.4 |   2763.4 |      net      | R24C81M | clk_25M_c    |      |
| --                   |   --   |     -- |       -- |      --       | --      | --           | --   |
| led_pin[2]_c/AQ      | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_pin[2]_c | 2    |
| led_pin[2]_c/BX      | SLICEL |  577.3 |   3371.2 |      net      | R24C81M | led_pin[2]_c |      |
=====================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 607.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 577.3 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_pin[2]_c/CLK     | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R24C81M | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 607.8      - 2826.4     - -42.7      
         = 587.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 597.2 ps
起点     : led_wf1/_i_2/_i_0_rkd_12/AQ [激发时钟: clk1, 上升沿1]
终点     : led_pin[2]_c/AX             [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================
|             节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置   |     连线     | 扇出 |
=============================================================================================================
| CLOCK'clk1                   |  N/A   |      0 |   Tlat:0 |               |         | N/A          |      |
| clk_25M                      |  top   |      0 |        0 | clock_latency |         | clk_25M      | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M      | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c    | 12   |
| led_wf1/_i_2/_i_0_rkd_12/CLK | SLICEL | 1672.4 |   2763.4 |      net      | R25C80L | clk_25M_c    |      |
| --                           |   --   |     -- |       -- |      --       | --      | --           | --   |
| led_wf1/_i_2/_i_0_rkd_12/AQ  | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_pin[3]_c | 2    |
| led_pin[2]_c/AX              | SLICEL |    587 |   3380.9 |      net      | R24C81M | led_pin[3]_c |      |
=============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 617.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 587 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_pin[2]_c/CLK     | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R24C81M | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 617.5      - 2826.4     - -42.7      
         = 597.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 671 ps
起点     : led_wf1/cnt[15]/DQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[15]/D3 [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=========================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A              |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c        | 12   |
| led_wf1/cnt[15]/CLK  | SLICEL | 1672.4 |   2763.4 |      net      | R25C79L | clk_25M_c        |      |
| --                   |   --   |     -- |       -- |      --       | --      | --               | --   |
| led_wf1/cnt[15]/DQ   | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_wf1/cnt[10]  | 2    |
| led_wf1/n_35[9]/B1   | SLICEL |  247.8 |   3041.7 |      net      | R25C79M | led_wf1/cnt[10]  |      |
| led_wf1/n_35[9]/BMUX | SLICEL |  121.3 |     3163 |     Topbb     |         | led_wf1/n_35[10] | 1    |
| led_wf1/cnt[15]/D3   | SLICEL |  216.6 |   3379.6 |      net      | R25C79L | led_wf1/n_35[10] |      |
=========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 616.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 464.4 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[15]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C79L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 616.2      - 2826.4     - -117.8     
         = 671 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 685.4 ps
起点     : led_wf1/n_3/BQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/n_3/A2 [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================
|         节点          |  单元  |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================
| CLOCK'clk1            |  N/A   |      0 |   Tlat:0 |               |         | N/A              |      |
| clk_25M               |  top   |      0 |        0 | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in  |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI         |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c        | 12   |
| led_wf1/n_3/CLK       | SLICEL | 1672.4 |   2763.4 |      net      | R25C81L | clk_25M_c        |      |
| --                    |   --   |     -- |       -- |      --       | --      | --               | --   |
| led_wf1/n_3/BQ        | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_wf1/cnt[17]  | 2    |
| led_wf1/n_35[17]/A4   | SLICEL |  213.7 |   3007.6 |      net      | R25C81M | led_wf1/cnt[17]  |      |
| led_wf1/n_35[17]/DMUX | SLICEL |  144.3 |   3151.9 |     Topad     |         | led_wf1/n_35[20] | 1    |
| led_wf1/n_3/A2        | SLICEL |  224.9 |   3376.8 |      net      | R25C81L | led_wf1/n_35[20] |      |
==========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 613.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 144.3 
        总的连线延迟 = 438.6 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/n_3/CLK      | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C81L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 613.4      - 2826.4     - -135       
         = 685.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 770 ps
起点     : led_wf1/cnt[15]/CQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/n_3/C6     [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================
|         节点          |  单元  |  延迟  | 到达时间 |     类型      |  位置   |        连线        | 扇出 |
============================================================================================================
| CLOCK'clk1            |  N/A   |      0 |   Tlat:0 |               |         | N/A                |      |
| clk_25M               |  top   |      0 |        0 | clock_latency |         | clk_25M            | 1    |
| clk_25M/PAD#bidir_in  |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M            | 1    |
| clk_25M/PADDI         |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c          | 12   |
| led_wf1/cnt[15]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R25C79L | clk_25M_c          |      |
| --                    |   --   |     -- |       -- |      --       | --      | --                 | --   |
| led_wf1/cnt[15]/CQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_wf1/cnt[12]    | 2    |
| led_wf1/n_35[9]/D4    | SLICEL |  213.7 |   3007.6 |      net      | R25C79M | led_wf1/cnt[12]    |      |
| led_wf1/n_35[9]/COUT  | SLICEL |   92.3 |   3099.9 |    Topcyd     |         | led_wf1/_i_6/_n_23 | 1    |
| led_wf1/n_35[13]/CIN  | SLICEL |      0 |   3099.9 |      net      | R25C80M | led_wf1/_i_6/_n_23 |      |
| led_wf1/n_35[13]/DMUX | SLICEL |   91.2 |   3191.1 |     Tcind     |         | led_wf1/n_35[16]   | 1    |
| led_wf1/n_3/C6        | SLICEL |  287.5 |   3478.6 |      net      | R25C81L | led_wf1/n_35[16]   |      |
============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 715.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 183.5 
        总的连线延迟 = 501.2 
        逻辑级数     = 2 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/n_3/CLK      | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C81L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 715.2      - 2826.4     - -117.8     
         = 770 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 786.8 ps
起点     : led_wf1/cnt[6]/AQ  [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[15]/B3 [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |      连线       | 扇出 |
========================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A             |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M         | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M         | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c       | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R25C78L | clk_25M_c       |      |
| --                   |   --   |     -- |       -- |      --       | --      | --              | --   |
| led_wf1/cnt[6]/AQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_wf1/cnt[6]  | 2    |
| led_wf1/n_35[5]/B5   | SLICEL |  208.8 |   3002.7 |      net      | R25C78M | led_wf1/cnt[6]  |      |
| led_wf1/n_35[5]/CMUX | SLICEL |  138.5 |   3141.2 |     Topbc     |         | led_wf1/n_35[7] | 1    |
| led_wf1/cnt[15]/B3   | SLICEL |    337 |   3478.2 |      net      | R25C79L | led_wf1/n_35[7] |      |
========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 714.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 138.5 
        总的连线延迟 = 545.8 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[15]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R25C79L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 714.8      - 2826.4     - -135       
         = 786.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 793.3 ps
起点     : led_wf1/cnt[6]/AQ [激发时钟: clk1, 上升沿1]
终点     : led_wf1/cnt[8]/A5 [捕获时钟: clk1, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置   |      连线       | 扇出 |
========================================================================================================
| CLOCK'clk1           |  N/A   |      0 |   Tlat:0 |               |         | N/A             |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |         | clk_25M         | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A   | clk_25M         | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |         | clk_25M_c       | 12   |
| led_wf1/cnt[6]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R25C78L | clk_25M_c       |      |
| --                   |   --   |     -- |       -- |      --       | --      | --              | --   |
| led_wf1/cnt[6]/AQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |         | led_wf1/cnt[6]  | 2    |
| led_wf1/n_35[5]/B5   | SLICEL |  208.8 |   3002.7 |      net      | R25C78M | led_wf1/cnt[6]  |      |
| led_wf1/n_35[5]/DMUX | SLICEL |  148.7 |   3151.4 |     Topbd     |         | led_wf1/n_35[8] | 1    |
| led_wf1/cnt[8]/A5    | SLICEL |  350.6 |   3501.9 |      net      | R24C79L | led_wf1/n_35[8] |      |
========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 738.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 148.7 
        总的连线延迟 = 559.3 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置   |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clk1           |  N/A   |      0 |           0 |               |         | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |         | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A   | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |         | clk_25M_c | 12   |
| led_wf1/cnt[8]/CLK   | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R24C79L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 738.5      - 2826.4     - -117.8     
         = 793.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk3
#  终点 : 时钟: clk3
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 2219.7 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=============================================================================================================================================================
| CLOCK'clk3                            |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS         | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK                   |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                                    |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1          |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5          | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C           | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3       | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B        | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6            | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C             | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4            | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D             | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| cm3inst/ahb_sram1/reg_byte_mask[1]/D3 | SLICEL  |  260.1 |   6944.8 |          net          | R30C63M  | cm3inst/ahb_sram1/nxt_ce_n                |      |
| cm3inst/ahb_sram1/reg_byte_mask[1]/D  | SLICEL  |   75.1 |   7019.9 |         Tilo          |          | cm3inst/ahb_sram1/nxt_bs_n[0]             | 1    |
| SRAM_nLB_MGIOL/TXDATA0                | IOLOGIC | 1533.8 |   8553.7 |          net          | IOL_B82C | cm3inst/ahb_sram1/nxt_bs_n[0]             |      |
=============================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7457.3     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5760.8 
        逻辑级数     = 5 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nLB_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B82C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7457.3     - 284        
         = 2219.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 2379.2 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[0]_MGIOL/TXDATA0   [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/n_166/B3    | SLICEL  | 1104.1 |   6435.4 |          net          | R30C57L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/n_166/B     | SLICEL  |   75.1 |   6510.5 |         Tilo          |          | cm3inst/ahb_sram1/nxt_addr_low[1]         | 1    |
| SRAM_ADDR[0]_MGIOL/TXDATA0    | IOLOGIC | 1865.7 |   8376.2 |          net          | IOL_B85C | cm3inst/ahb_sram1/nxt_addr_low[1]         |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7279.8     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 150.2 
        总的连线延迟 = 5808.6 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[0]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B85C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7279.8     - 302        
         = 2379.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 2400.4 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================================
|                 节点                  |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=============================================================================================================================================================
| CLOCK'clk3                            |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS         | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK                   |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                                    |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1          |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5          | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C           | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3       | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B        | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6            | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C             | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4            | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D             | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| cm3inst/ahb_sram1/reg_byte_mask[1]/B2 | SLICEL  |  235.8 |   6920.5 |          net          | R30C63M  | cm3inst/ahb_sram1/nxt_ce_n                |      |
| cm3inst/ahb_sram1/reg_byte_mask[1]/B  | SLICEL  |   75.1 |   6995.6 |         Tilo          |          | cm3inst/ahb_sram1/nxt_bs_n[1]             | 1    |
| SRAM_nUB_MGIOL/TXDATA0                | IOLOGIC | 1359.4 |     8355 |          net          | IOL_B79D | cm3inst/ahb_sram1/nxt_bs_n[1]             |      |
=============================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7258.6     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5562.1 
        逻辑级数     = 5 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nUB_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B79D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7258.6     - 302        
         = 2400.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2493.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=======================================================================================================================================================
| CLOCK'clk3                      |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK             |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1    |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5    | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C     | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/A3 | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/A  | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/RDREQ                   | 7    |
| cm3inst/ahb_sram1/nxt_oe_n/A3   | SLICEL  |  567.4 |   6439.2 |          net          | R30C61L  | cm3inst/ahb_sram1/RDREQ                   |      |
| cm3inst/ahb_sram1/nxt_oe_n/A    | SLICEL  |   75.1 |   6514.3 |         Tilo          |          | cm3inst/ahb_sram1/nxt_oe_n                | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1765.3 |   8279.6 |          net          | IOL_B89C | cm3inst/ahb_sram1/nxt_oe_n                |      |
=======================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7183.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 5636.9 
        逻辑级数     = 3 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nOE_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B89C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7183.2     - 284        
         = 2493.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2529.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=======================================================================================================================================================
| CLOCK'clk3                      |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK             |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1    |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5    | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C     | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B3 | SLICEL  |  465.4 |   5796.7 |          net          | R30C62L  | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B  | SLICEL  |   75.1 |   5871.8 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_123/C6      | SLICEL  |  452.8 |   6324.6 |          net          | R30C63L  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_123/C       | SLICEL  |   75.1 |   6399.7 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_123/D4      | SLICEL  |  209.9 |   6609.6 |          net          | R30C63L  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_123/D       | SLICEL  |   75.1 |   6684.7 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1558.9 |   8243.6 |          net          | IOL_B79C | cm3inst/ahb_sram1/nxt_ce_n                |      |
=======================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 7147.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5525.8 
        逻辑级数     = 4 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_nCE_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B79C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 7147.2     - 284        
         = 2529.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 3420.3 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[3]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[3]_MGIOL/CE         | IOLOGIC | 2284.8 |   7616.1 |          net          | IOL_B92C | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6519.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5123.6 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[3]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92C | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6519.7     - 21         
         = 3420.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 3478.4 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[1]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[1]_MGIOL/CE         | IOLOGIC | 2226.7 |     7558 |          net          | IOL_B92B | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6461.6     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5065.5 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[1]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92B | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6461.6     - 21         
         = 3478.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 3504.1 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[4]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[4]_MGIOL/CE         | IOLOGIC |   2201 |   7532.3 |          net          | IOL_B92A | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6435.9     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5039.8 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[4]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B92A | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6435.9     - 21         
         = 3504.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 3511.8 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[16]_MGIOL/CE       [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[16]_MGIOL/CE        | IOLOGIC | 2193.3 |   7524.6 |          net          | IOL_B89D | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6428.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 5032.1 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[16]_MGIOL/CLK       | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B89D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6428.2     - 21         
         = 3511.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 3550 ps
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_ADDR[2]_MGIOL/CE        [捕获时钟: clk3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                   连线                    | 扇出 |
=====================================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 |     clock_latency     |          | clk_100M                                  | 95   |
| cm3inst/inst/CIBCLK           |   CM3   | 1096.4 |   1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                            |   --    |     -- |       -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1  |   CM3   |   1321 |   2417.4 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/TARGEXP0HREADYOUT/C5  | SLICEL  | 2838.8 |   5256.2 |          net          | R30C62M  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/TARGEXP0HREADYOUT/C   | SLICEL  |   75.1 |   5331.3 |         Tilo          |          | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O | 26   |
| SRAM_ADDR[2]_MGIOL/CE         | IOLOGIC | 2155.2 |   7486.4 |          net          | IOL_B95D | cm3inst/ahb_sram1/n_250_CE_AND_O_CE_AND_O |      |
=====================================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 6390       (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 75.1 
        总的连线延迟 = 4993.9 
        逻辑级数     = 1 

[数据捕获路径]
================================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线   | 扇出 |
================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |        10000 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |          | clk_100M | 95   |
| SRAM_ADDR[2]_MGIOL/CLK        | IOLOGIC | 1057.4 | Tcat:11057.4 |      net      | IOL_B95D | clk_100M |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11057.4    + 0          - 0          - 1096.4     - 6390       - 21         
         = 3550 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 00:57:19 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clk3
#  终点 : 时钟: clk3
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 320.3 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/CQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A6       [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[2] | 9    |
| cm3inst/seg_inst/clk_DRV/A6        | SLICEL  |    211 |   1298.9 |      net      | R23C88M | cm3inst/seg_inst/clk_1M_cnt[2] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 334.2 ps
起点     : cm3inst/ahb_sram1/reg_rd_req/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/reg_rd_req/B2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
==================================================================================================================================
| CLOCK'clk3                       |   N/A   |      0 |   Tlat:0 |               |         | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS    | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                     | 95   |
| cm3inst/ahb_sram1/reg_rd_req/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R30C62L | clk_100M                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                           | --   |
| cm3inst/ahb_sram1/reg_rd_req/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_wr_req | 1    |
| cm3inst/ahb_sram1/reg_rd_req/B2  | SLICEL  |  224.9 |   1312.8 |      net      | R30C62L | cm3inst/ahb_sram1/reg_wr_req |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=================================================================================================================
|               节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
=================================================================================================================
| CLOCK'clk3                       |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS    | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/reg_rd_req/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R30C62L | clk_100M |      |
=================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 255.4      - 1096.4     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 338.9 ps
起点     : cm3inst/seg_inst/clk_DRV/AQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线           | 扇出 |
===========================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                 | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88M | clk_100M                 |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                       | --   |
| cm3inst/seg_inst/clk_DRV/AQ   | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_DRV | 12   |
| cm3inst/seg_inst/clk_DRV/A3   | SLICEL  |  229.6 |   1317.5 |      net      | R23C88M | cm3inst/seg_inst/clk_DRV |      |
===========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 338.9 ps
起点     : cm3inst/ahb_sram1/n_166/DQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/n_166/D3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线               | 扇出 |
==================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                             |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                        | 95   |
| cm3inst/ahb_sram1/n_166/CLK   | SLICEL  | 1057.4 |   1057.4 |      net      | R30C57L | clk_100M                        |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                              | --   |
| cm3inst/ahb_sram1/n_166/DQ    | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_ub_mux[1] | 5    |
| cm3inst/ahb_sram1/n_166/D3    | SLICEL  |  229.6 |   1317.5 |      net      | R30C57L | cm3inst/ahb_sram1/reg_ub_mux[1] |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/n_166/CLK   | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R30C57L | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 346.1 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_DRV/A4       [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[3] | 9    |
| cm3inst/seg_inst/clk_DRV/A4        | SLICEL  |  236.8 |   1324.7 |      net      | R23C88M | cm3inst/seg_inst/clk_1M_cnt[3] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 267.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 236.8 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_DRV/CLK  | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 267.3      - 1096.4     - -117.8     
         = 346.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 354.3 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[0]/AQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[0]/A3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[0]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R24C88M | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[0]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[0] | 10   |
| cm3inst/seg_inst/clk_1M_cnt[0]/A3  | SLICEL  |    245 |   1332.9 |      net      | R24C88M | cm3inst/seg_inst/clk_1M_cnt[0] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 275.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 245 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[0]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R24C88M | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 275.5      - 1096.4     - -117.8     
         = 354.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 354.3 ps
起点     : cm3inst/ahb_sram1/n_210/DQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/ahb_sram1/n_210/D3 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线               | 扇出 |
==================================================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |   Tlat:0 |               |         | N/A                             |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                        | 95   |
| cm3inst/ahb_sram1/n_210/CLK   | SLICEL  | 1057.4 |   1057.4 |      net      | R31C62M | clk_100M                        |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                              | --   |
| cm3inst/ahb_sram1/n_210/DQ    | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/ahb_sram1/reg_mcount[1] | 7    |
| cm3inst/ahb_sram1/n_210/D3    | SLICEL  |    245 |   1332.9 |      net      | R31C62M | cm3inst/ahb_sram1/reg_mcount[1] |      |
==================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 275.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 245 
        逻辑级数     = 0 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
==============================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/ahb_sram1/n_210/CLK   | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R31C62M | clk_100M |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 275.5      - 1096.4     - -117.8     
         = 354.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 372 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/BQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[7]/A2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/BQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[3] | 9    |
| cm3inst/seg_inst/clk_1M_cnt[7]/A2  | SLICEL  |  262.7 |   1350.6 |      net      | R23C88L | cm3inst/seg_inst/clk_1M_cnt[3] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 293.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 262.7 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88L | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 293.2      - 1096.4     - -117.8     
         = 372 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 379.7 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/CQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[7]/D2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[2] | 9    |
| cm3inst/seg_inst/clk_1M_cnt[7]/D2  | SLICEL  |  270.4 |   1358.3 |      net      | R23C88L | cm3inst/seg_inst/clk_1M_cnt[2] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 300.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 270.4 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88L | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 300.9      - 1096.4     - -117.8     
         = 379.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 379.7 ps
起点     : cm3inst/seg_inst/clk_1M_cnt[7]/CQ [激发时钟: clk3, 上升沿1]
终点     : cm3inst/seg_inst/clk_1M_cnt[7]/C2 [捕获时钟: clk3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |              连线              | 扇出 |
======================================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |   Tlat:0 |               |         | N/A                            |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |        0 | clock_latency |         | clk_100M                       | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R23C88L | clk_100M                       |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --                             | --   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | cm3inst/seg_inst/clk_1M_cnt[2] | 9    |
| cm3inst/seg_inst/clk_1M_cnt[7]/C2  | SLICEL  |  270.4 |   1358.3 |      net      | R23C88L | cm3inst/seg_inst/clk_1M_cnt[2] |      |
======================================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 300.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 270.4 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|                节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |   连线   | 扇出 |
===================================================================================================================
| CLOCK'clk3                         |   N/A   |      0 |           0 |               |         | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS      | PLL_25K |      0 |           0 | clock_latency |         | clk_100M | 95   |
| cm3inst/seg_inst/clk_1M_cnt[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R23C88L | clk_100M |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 300.9      - 1096.4     - -117.8     
         = 379.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

