`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/04/18 10:16:13
// Design Name: 
// Module Name: CRC32_8gen
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module CRC32_8gen(
    input [7:0] data,
    input [31:0] crc32_init,
    output [31:0] crc32
    );
    wire [7:0]d;
    assign d=data;
    wire [31:0]c;
    assign c=crc32_init;
    reg [31:0] ct;
    always @(*)
    begin 
        ct[00]=c[30]^d[06]^c[24]^d[00];
        ct[01]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01];
        ct[02]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01]^c[26]^d[02];
        ct[03]=c[31]^d[07]^c[25]^d[01]^c[26]^d[02]^c[27]^d[03];
        ct[04]=c[30]^d[06]^c[24]^d[00]^c[26]^d[02]^c[27]^d[03]^c[28]^d[04];
        ct[05]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01]^c[27]^d[03]^c[28]^d[04]^c[29]^d[05];
        ct[06]=c[31]^d[07]^c[25]^d[01]^c[26]^d[02]^c[28]^d[04]^c[29]^d[05]^c[30]^d[06];
        ct[07]=c[24]^d[00]^c[26]^d[02]^c[27]^d[03]^c[29]^d[05]^c[31]^d[07];
        ct[08]=c[24]^d[00]^c[25]^d[01]^c[27]^d[03]^c[28]^d[04]^c[00];
        ct[09]=c[25]^d[01]^c[26]^d[02]^c[28]^d[04]^c[29]^d[05]^c[01];
        ct[10]=c[30]^d[06]^c[24]^d[00]^c[26]^d[02]^c[27]^d[03]^c[29]^d[05]^c[30]^d[06]^c[02];
        ct[11]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01]^c[27]^d[03]^c[28]^d[04]^c[30]^d[06]^c[31]^d[07]^c[03];
        ct[12]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01]^c[26]^d[02]^c[28]^d[04]^c[29]^d[05]^c[31]^d[07]^c[04];
        ct[13]=c[31]^d[07]^c[25]^d[01]^c[26]^d[02]^c[27]^d[03]^c[29]^d[05]^c[30]^d[06]^c[05];
        ct[14]=c[26]^d[02]^c[27]^d[03]^c[28]^d[04]^c[30]^d[06]^c[31]^d[07]^c[06];	
        ct[15]=c[27]^d[03]^c[28]^d[04]^c[29]^d[05]^c[31]^d[07]^c[07];	
        ct[16]=c[30]^d[06]^c[24]^d[00]^c[28]^d[04]^c[29]^d[05]^c[30]^d[06]^c[08];
        ct[17]=c[31]^d[07]^c[25]^d[01]^c[29]^d[05]^c[30]^d[06]^c[31]^d[07]^c[09];	
        ct[18]=c[26]^d[02]^c[30]^d[06]^c[31]^d[07]^c[10];	
        ct[19]=c[27]^d[03]^c[31]^d[07]^c[11];	
        ct[20]=c[28]^d[04]^c[12];	
        ct[21]=c[29]^d[05]^c[13];	
        ct[22]=c[30]^d[06]^c[24]^d[00]^c[30]^d[06]^c[14];	
        ct[23]=c[30]^d[06]^c[24]^d[00]^c[31]^d[07]^c[25]^d[01]^c[31]^d[07]^c[15];	
        ct[24]=c[31]^d[07]^c[25]^d[01]^c[26]^d[02]^c[16];	
        ct[25]=c[26]^d[02]^c[27]^d[03]^c[17];	
        ct[26]=c[30]^d[06]^c[24]^d[00]^c[27]^d[03]^c[28]^d[04]^c[18];	
        ct[27]=c[31]^d[07]^c[25]^d[01]^c[28]^d[04]^c[29]^d[05]^c[19];	
        ct[28]=c[26]^d[02]^c[29]^d[05]^c[30]^d[06]^c[20];	
        ct[29]=c[27]^d[03]^c[30]^d[06]^c[31]^d[07]^c[21];	
        ct[30]=c[28]^d[04]^c[31]^d[07]^c[22];
        ct[31]=c[29]^d[05]^c[23];       
      
    end
    assign crc32=ct;
    
endmodule
