---
layout: default
---

# RISC-V 双周简报 (2018-10-21)

要点新闻：

## RV新闻


## 技术讨论

### 关于RISC-V硬件中断源

在`hw-dev`邮件列表有提问关于RISC-V是如何定义硬件中断界面，比方说中断请求和中断响应的管脚（编者按：提问者感兴趣的仿佛是具体实现）。 `Dr. Jonathan Kimmitt`的回答是RISC-V的spec对于具体实现不做规定，RISC-V指令集里面有关于PLIC的描述(Platform Level Interrupt Controller，平台级中断控制器)，具体实现可以参考Rocket的源码，以及SiFive的文档。

`Gavin Stark`则尝试了总结他对PLIC的理解：

- PLIC会在PLIC关口（gateway）那里把电平或者边沿触发的中断转化成为某种中断请求，中断请求可以是内存映射（memory-mapped）到处理器，处理器完成以后会以某种“中断完成信息”告知PLIC。虽然指令集没有定义什么样的“中断完成信息”，或者什么样的内存映射，但是提到可以是通过写到有内存映射的某种I/O寄存器，并且这些寄存器是可以改变当前系统状态的（编者按：编者理解non-idempotent的意思是对其操作会改变系统状态）。PLIC关口也可以用来处理类似PCIe的MSI/MSI-X（Message-Signalled
  Interrupt）那种基于message的interrupt，按照类似边沿触发来处理。（编者按：有兴趣的读者可以参考RISC-V指令集1.10，Chapter 7）

- PLIC对每个关口分配一个级别（Priorty），并且对于每个中断目标（RISC-V的硬件进程，hart）会有相对应的使能信号。每个关口也会有相对应的中断阈值（Threshold）。当且仅当关口有中断产生，并且对应的使能有效，而且级别高于阈值的时候，EIP（External Interrupt
  Pending）位才会有效。中断级别从0开始递增（级别=0代表“永不中断”）。要是有两个中断关口具有相同的级别，那么级别低者胜（编者按：这里`Gavin`好像把Interrupt Identifier等同于Gateway，编者隐约觉得两者还是不一样的，比方说同一个Gateway难道只能有一个ID，或者同一个ID必然对应同一个Gateway吗？欢迎讨论。）

- `Gavin`认为spec没有规定PLIC的寄存器定义，目前他的经验是如果不和Rocket Chip一致，那就得自己弄了。如果是没有中断，或者是只有一个中断的话完全不必用到PLIC，因为会增加复杂度和片上开销。

- `Gavin`随后补充道Supervisor和User模式也可以分别有自己的中断输入，和相对应的使能信号，所以SEIP（Supervisor External Interrupt Pending）是可以中断machine的，前提是**mideleg.seip**和**mideleg.ueip**都有相对应设置。

`Krste`教授另外提出`mip`和`mie`的bit16及以上都可以用作定制本地中断的空间（编者按：关于本地中断local interrupt和全局中断global interrupt，参见指令集7.2），另外SiFive也提出了本地核心中断控制器（Core-Local Interrupt Controller，CLIC）的提案，会提供一个更加灵活的本地中断控制器。（编者按：参考[链接](https://github.com/sifive/clic-spec)）

`Samuel A. Falvo II`补充对于UEIP，应该是当且仅当`mideleg.ueip=1`，存在S-Mode并且`sideleg.ueip=1`，存在U-Mode并且支持N-Extention的时候才可以是U-Mode的外部中断。另外他认为外部中断的管脚个数其实可以有`XLEN`那么多个（`XLEN`表示架构的位宽），因为虽然计时器中断和处理器间中断等等只是遵循传统命名，但是可以用作任何目的。（编者按：尽管会破坏兼容性。）

在hw-dev邮件列表上相关讨论：[链接](https://groups.google.com/a/groups.riscv.org/d/msg/hw-dev/bjM3I5h2nKk/oNhy3IYyAwAJ)


## 代码更新

## 安全点评

## 微群热点

## 实用资料

## 行业视角

## 市场相关

## CNRV社区活动

## CNRV网站更新

## 会议征稿

## 暴走事件

### 2018年10月

- 2018年10月18日, RISC-V Day Tokyo将在Keio University举办，大会议程已经公布。[注册网站](https://tmt.knect365.com/risc-v-day-tokyo/)

### 2018年12月

- 2018年11月13-14日 [Chisel Community Conference](https://chisel.eecs.berkeley.edu/blog/?p=200)将会在湾区举办，会议开放Call for Paper，地点还没有完全确定
- 2018年12月3-5日 [RISC-V Summit in Santa Clara (Dec. 3-5)](https://tmt.knect365.com/risc-v-summit/)，大会议程已经公布 [Agenda](https://tmt.knect365.com/risc-v-summit/agenda/2)

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

- 中国科学院信息工程研究所信息安全国家重点实验室处理器安全体系结构团队招聘:
(1) 芯片安全体系结构研究,副研究员/助理研究员；
(2) 芯片设计与实现，高级工程师/工程师；
(3) 操作系统与软件开发，高级工程师/工程师。
详情见[招聘启事](http://www.iie.ac.cn/yjdw_101158/rczp/201807/t20180730_5051632.html)。

----

整理编集: 宋威、黄柏玮、汪平、林容威、傅炜、巍巍、郭雄飞、黄玮、李健

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。

