Este proyecto implementa un contador en Verilog diseñado para ejecutarse en un FPGA. El contador trabaja en el rango de 0 a 100 y tiene comportamiento circular. En modo ascendente, cuenta desde 0 hasta 100 y cuando llega a 100, en el siguiente pulso de reloj vuelve automáticamente a 0. En modo descendente, cuenta hacia abajo y cuando llega a 0, en el siguiente pulso regresa a 100.

El diseño incluye tres switches de control. El primero es el reset, que tiene prioridad sobre cualquier otra operación y fuerza el contador a 0 en cualquier momento en que esté activo. El segundo switch controla la dirección del conteo: cuando está en un estado lógico (por ejemplo 0) el contador funciona en modo ascendente, y cuando está en el otro estado lógico (por ejemplo 1) funciona en modo descendente. El tercer switch permite cargar un valor inicial en el contador. Este valor se introduce mediante los switches binarios del FPGA, formando una entrada en formato binario (DATA_IN). Cuando el switch de carga se activa, el contador toma ese valor y comienza a contar a partir de él según la dirección seleccionada.

El sistema funciona sincronizado con una señal de reloj (clk). En cada flanco activo del reloj, el contador evalúa las condiciones en el siguiente orden de prioridad: primero verifica si el reset está activo, en cuyo caso se reinicia a 0; si no hay reset, verifica si el switch de carga está activo, y si lo está, carga el valor binario de entrada; si ninguna de estas condiciones se cumple, el contador incrementa o decrementa su valor según el modo seleccionado. Para mantener el funcionamiento dentro del rango establecido, cuando el valor alcanza el límite superior (100) en modo ascendente, se reinicia a 0, y cuando alcanza el límite inferior (0) en modo descendente, pasa a 100.

Este proyecto puede conectarse a LEDs, displays de siete segmentos u otros dispositivos de salida para visualizar el valor actual del contador. Es recomendable considerar el uso de un divisor de frecuencia si se desea que el conteo sea visible a simple vista, así como implementar un sistema de debounce para los switches físicos del FPGA, ya que estos pueden generar señales inestables debido al rebote mecánico.

En resumen, el diseño implementa un contador síncrono con control de dirección, capacidad de carga paralela y reinicio prioritario, limitado al rango de 0 a 100, con comportamiento circular en sus extremos
