analyze -format sverilog { \
  adder.sv \
  flopr.sv \
  imm_Gen.sv \
  mux2.sv \
  datamemory.sv \
  pipelineInstructionmem.sv \
  ALUController.sv \
  alu.sv \
  RegFile.sv \
  Controller.sv \
  forward_unit.sv \
  hazdet.sv \
  mux2_2.sv \
  mux3.sv \
  mux3_1.sv \
  andgate.sv \
  Datapath.sv \
  RISC_V.sv \
}
