TimeQuest Timing Analyzer report for MSX_FPGA_Top
Mon Feb 20 00:24:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SLTSL_n'
 13. Slow 1200mV 85C Model Setup: 'A[0]'
 14. Slow 1200mV 85C Model Hold: 'A[0]'
 15. Slow 1200mV 85C Model Hold: 'SLTSL_n'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'SLTSL_n'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'A[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'SLTSL_n'
 36. Slow 1200mV 0C Model Setup: 'A[0]'
 37. Slow 1200mV 0C Model Hold: 'A[0]'
 38. Slow 1200mV 0C Model Hold: 'SLTSL_n'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'A[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'SLTSL_n'
 58. Fast 1200mV 0C Model Setup: 'A[0]'
 59. Fast 1200mV 0C Model Hold: 'A[0]'
 60. Fast 1200mV 0C Model Hold: 'SLTSL_n'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'A[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Progagation Delay
 80. Minimum Progagation Delay
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Slow Corner Signal Integrity Metrics
 84. Fast Corner Signal Integrity Metrics
 85. Setup Transfers
 86. Hold Transfers
 87. Report TCCS
 88. Report RSKM
 89. Unconstrained Paths
 90. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_FPGA_Top                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }    ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 359.71 MHz  ; 250.0 MHz       ; SLTSL_n    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1373.63 MHz ; 250.0 MHz       ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; SLTSL_n ; -4.898 ; -489.922         ;
; A[0]    ; 0.136  ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; A[0]    ; -0.680 ; -12.258         ;
; SLTSL_n ; 0.006  ; 0.000           ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; SLTSL_n ; -3.000 ; -286.168                       ;
; A[0]    ; -3.000 ; -45.480                        ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SLTSL_n'                                                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.898 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.246     ; 5.160      ;
; -4.898 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.246     ; 5.160      ;
; -4.896 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.241     ; 5.163      ;
; -4.837 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 5.089      ;
; -4.835 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.683     ; 5.160      ;
; -4.835 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.683     ; 5.160      ;
; -4.833 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.678     ; 5.163      ;
; -4.801 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 5.053      ;
; -4.799 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.251     ; 5.056      ;
; -4.790 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.238     ; 5.060      ;
; -4.790 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.238     ; 5.060      ;
; -4.788 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.233     ; 5.063      ;
; -4.774 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.693     ; 5.089      ;
; -4.752 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.247     ; 5.013      ;
; -4.738 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.693     ; 5.053      ;
; -4.736 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.247     ; 4.997      ;
; -4.736 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.247     ; 4.997      ;
; -4.736 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.688     ; 5.056      ;
; -4.734 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.242     ; 5.000      ;
; -4.733 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.237     ; 5.004      ;
; -4.732 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.249     ; 4.991      ;
; -4.729 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.248     ; 4.989      ;
; -4.727 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.675     ; 5.060      ;
; -4.727 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.675     ; 5.060      ;
; -4.725 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.670     ; 5.063      ;
; -4.710 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.260     ; 4.958      ;
; -4.710 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.260     ; 4.958      ;
; -4.708 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.255     ; 4.961      ;
; -4.706 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.258     ; 4.956      ;
; -4.706 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.258     ; 4.956      ;
; -4.704 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.253     ; 4.959      ;
; -4.701 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.249     ; 4.960      ;
; -4.699 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.244     ; 4.963      ;
; -4.693 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.257     ; 4.944      ;
; -4.693 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.257     ; 4.944      ;
; -4.693 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.248     ; 4.953      ;
; -4.691 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.252     ; 4.947      ;
; -4.691 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.243     ; 4.956      ;
; -4.689 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.684     ; 5.013      ;
; -4.674 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.253     ; 4.929      ;
; -4.673 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.684     ; 4.997      ;
; -4.673 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.684     ; 4.997      ;
; -4.671 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.679     ; 5.000      ;
; -4.670 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.674     ; 5.004      ;
; -4.669 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.686     ; 4.991      ;
; -4.666 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.685     ; 4.989      ;
; -4.655 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.907      ;
; -4.655 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.907      ;
; -4.653 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.251     ; 4.910      ;
; -4.647 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.697     ; 4.958      ;
; -4.647 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.697     ; 4.958      ;
; -4.645 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.692     ; 4.961      ;
; -4.644 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.239     ; 4.913      ;
; -4.643 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.695     ; 4.956      ;
; -4.643 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.695     ; 4.956      ;
; -4.641 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.690     ; 4.959      ;
; -4.638 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.686     ; 4.960      ;
; -4.636 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.681     ; 4.963      ;
; -4.630 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.694     ; 4.944      ;
; -4.630 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.694     ; 4.944      ;
; -4.630 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.685     ; 4.953      ;
; -4.628 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.239     ; 4.897      ;
; -4.628 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.239     ; 4.897      ;
; -4.628 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.689     ; 4.947      ;
; -4.628 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.680     ; 4.956      ;
; -4.626 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.234     ; 4.900      ;
; -4.615 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.243     ; 4.880      ;
; -4.615 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.243     ; 4.880      ;
; -4.613 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.238     ; 4.883      ;
; -4.611 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.863      ;
; -4.611 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.863      ;
; -4.611 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.690     ; 4.929      ;
; -4.609 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.251     ; 4.866      ;
; -4.602 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.252     ; 4.858      ;
; -4.602 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.252     ; 4.858      ;
; -4.601 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.257     ; 4.852      ;
; -4.601 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.257     ; 4.852      ;
; -4.600 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.247     ; 4.861      ;
; -4.599 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.252     ; 4.855      ;
; -4.598 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.247     ; 4.859      ;
; -4.598 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.250     ; 4.856      ;
; -4.598 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.250     ; 4.856      ;
; -4.596 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.245     ; 4.859      ;
; -4.593 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.241     ; 4.860      ;
; -4.593 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.241     ; 4.860      ;
; -4.592 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.693     ; 4.907      ;
; -4.592 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.693     ; 4.907      ;
; -4.591 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.863      ;
; -4.590 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.688     ; 4.910      ;
; -4.589 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.265     ; 4.832      ;
; -4.589 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.265     ; 4.832      ;
; -4.587 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.260     ; 4.835      ;
; -4.585 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.249     ; 4.844      ;
; -4.585 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.249     ; 4.844      ;
; -4.583 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.244     ; 4.847      ;
; -4.582 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.834      ;
; -4.582 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.834      ;
; -4.581 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.833      ;
; -4.581 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.256     ; 4.833      ;
; -4.581 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.676     ; 4.913      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'A[0]'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.136 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 4.798      ; 5.157      ;
; 0.136 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 4.798      ; 5.157      ;
; 0.136 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 4.798      ; 5.157      ;
; 0.136 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 4.798      ; 5.157      ;
; 0.136 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 4.798      ; 5.157      ;
; 0.157 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.144      ;
; 0.253 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.048      ;
; 0.253 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.048      ;
; 0.253 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.048      ;
; 0.253 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.048      ;
; 0.253 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 4.806      ; 5.048      ;
; 0.316 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 4.802      ; 4.981      ;
; 0.316 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 4.802      ; 4.981      ;
; 0.316 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 4.802      ; 4.981      ;
; 0.316 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 4.802      ; 4.981      ;
; 0.318 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 4.803      ; 4.980      ;
; 0.318 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 4.803      ; 4.980      ;
; 0.318 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 4.803      ; 4.980      ;
; 0.318 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 4.803      ; 4.980      ;
; 0.318 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 4.803      ; 4.980      ;
; 0.919 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 5.226      ; 4.802      ;
; 0.919 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 5.226      ; 4.802      ;
; 0.919 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 5.226      ; 4.802      ;
; 0.919 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 5.226      ; 4.802      ;
; 0.919 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 5.226      ; 4.802      ;
; 0.951 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.778      ;
; 0.991 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 4.798      ; 4.802      ;
; 0.991 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 4.798      ; 4.802      ;
; 0.991 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 4.798      ; 4.802      ;
; 0.991 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 4.798      ; 4.802      ;
; 0.991 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 4.798      ; 4.802      ;
; 1.023 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.778      ;
; 1.038 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.691      ;
; 1.038 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.691      ;
; 1.038 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.691      ;
; 1.038 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.691      ;
; 1.038 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 5.234      ; 4.691      ;
; 1.064 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 5.226      ; 5.157      ;
; 1.064 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 5.226      ; 5.157      ;
; 1.064 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 5.226      ; 5.157      ;
; 1.064 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 5.226      ; 5.157      ;
; 1.064 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 5.226      ; 5.157      ;
; 1.083 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 5.230      ; 4.642      ;
; 1.083 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 5.230      ; 4.642      ;
; 1.083 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 5.230      ; 4.642      ;
; 1.083 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 5.230      ; 4.642      ;
; 1.085 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.144      ;
; 1.110 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.691      ;
; 1.110 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.691      ;
; 1.110 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.691      ;
; 1.110 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.691      ;
; 1.110 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 4.806      ; 4.691      ;
; 1.136 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 5.231      ; 4.590      ;
; 1.136 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 5.231      ; 4.590      ;
; 1.136 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 5.231      ; 4.590      ;
; 1.136 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 5.231      ; 4.590      ;
; 1.136 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 5.231      ; 4.590      ;
; 1.155 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 4.802      ; 4.642      ;
; 1.155 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 4.802      ; 4.642      ;
; 1.155 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 4.802      ; 4.642      ;
; 1.155 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 4.802      ; 4.642      ;
; 1.181 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.048      ;
; 1.181 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.048      ;
; 1.181 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.048      ;
; 1.181 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.048      ;
; 1.181 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 5.234      ; 5.048      ;
; 1.208 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 4.803      ; 4.590      ;
; 1.208 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 4.803      ; 4.590      ;
; 1.208 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 4.803      ; 4.590      ;
; 1.208 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 4.803      ; 4.590      ;
; 1.208 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 4.803      ; 4.590      ;
; 1.244 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 5.230      ; 4.981      ;
; 1.244 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 5.230      ; 4.981      ;
; 1.244 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 5.230      ; 4.981      ;
; 1.244 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 5.230      ; 4.981      ;
; 1.246 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 5.231      ; 4.980      ;
; 1.246 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 5.231      ; 4.980      ;
; 1.246 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 5.231      ; 4.980      ;
; 1.246 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 5.231      ; 4.980      ;
; 1.246 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 5.231      ; 4.980      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'A[0]'                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.680 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 5.439      ; 4.916      ;
; -0.680 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 5.439      ; 4.916      ;
; -0.680 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 5.439      ; 4.916      ;
; -0.680 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 5.439      ; 4.916      ;
; -0.679 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 5.440      ; 4.918      ;
; -0.679 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 5.440      ; 4.918      ;
; -0.679 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 5.440      ; 4.918      ;
; -0.679 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 5.440      ; 4.918      ;
; -0.679 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 5.440      ; 4.918      ;
; -0.629 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 5.003      ; 4.531      ;
; -0.629 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 5.003      ; 4.531      ;
; -0.629 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 5.003      ; 4.531      ;
; -0.629 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 5.003      ; 4.531      ;
; -0.629 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 5.003      ; 4.531      ;
; -0.617 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 4.983      ;
; -0.617 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 4.983      ;
; -0.617 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 4.983      ;
; -0.617 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 4.983      ;
; -0.617 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 4.983      ;
; -0.586 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 5.440      ; 4.531      ;
; -0.586 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 5.440      ; 4.531      ;
; -0.586 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 5.440      ; 4.531      ;
; -0.586 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 5.440      ; 4.531      ;
; -0.586 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 5.440      ; 4.531      ;
; -0.576 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 5.002      ; 4.583      ;
; -0.576 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 5.002      ; 4.583      ;
; -0.576 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 5.002      ; 4.583      ;
; -0.576 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 5.002      ; 4.583      ;
; -0.534 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.629      ;
; -0.534 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.629      ;
; -0.534 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.629      ;
; -0.534 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.629      ;
; -0.534 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.629      ;
; -0.533 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 5.439      ; 4.583      ;
; -0.533 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 5.439      ; 4.583      ;
; -0.533 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 5.439      ; 4.583      ;
; -0.533 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 5.439      ; 4.583      ;
; -0.528 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 5.443      ; 5.072      ;
; -0.506 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 5.435      ; 5.086      ;
; -0.506 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 5.435      ; 5.086      ;
; -0.506 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 5.435      ; 5.086      ;
; -0.506 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 5.435      ; 5.086      ;
; -0.506 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 5.435      ; 5.086      ;
; -0.491 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.629      ;
; -0.491 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.629      ;
; -0.491 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.629      ;
; -0.491 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.629      ;
; -0.491 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.629      ;
; -0.449 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 5.006      ; 4.714      ;
; -0.417 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 4.998      ; 4.738      ;
; -0.417 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 4.998      ; 4.738      ;
; -0.417 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 4.998      ; 4.738      ;
; -0.417 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 4.998      ; 4.738      ;
; -0.417 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 4.998      ; 4.738      ;
; -0.406 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 5.443      ; 4.714      ;
; -0.374 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 5.435      ; 4.738      ;
; -0.374 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 5.435      ; 4.738      ;
; -0.374 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 5.435      ; 4.738      ;
; -0.374 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 5.435      ; 4.738      ;
; -0.374 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 5.435      ; 4.738      ;
; 0.237  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 5.002      ; 4.916      ;
; 0.237  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 5.002      ; 4.916      ;
; 0.237  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 5.002      ; 4.916      ;
; 0.237  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 5.002      ; 4.916      ;
; 0.238  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 5.003      ; 4.918      ;
; 0.238  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 5.003      ; 4.918      ;
; 0.238  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 5.003      ; 4.918      ;
; 0.238  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 5.003      ; 4.918      ;
; 0.238  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 5.003      ; 4.918      ;
; 0.300  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 4.983      ;
; 0.300  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 4.983      ;
; 0.300  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 4.983      ;
; 0.300  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 4.983      ;
; 0.300  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 4.983      ;
; 0.389  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 5.006      ; 5.072      ;
; 0.411  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 4.998      ; 5.086      ;
; 0.411  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 4.998      ; 5.086      ;
; 0.411  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 4.998      ; 5.086      ;
; 0.411  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 4.998      ; 5.086      ;
; 0.411  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 4.998      ; 5.086      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SLTSL_n'                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.006 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.922      ; 4.655      ;
; 0.059 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.922      ; 5.208      ;
; 0.072 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.929      ; 4.728      ;
; 0.077 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.939      ; 4.743      ;
; 0.077 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.938      ; 4.742      ;
; 0.083 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.927      ; 4.737      ;
; 0.084 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.929      ; 4.740      ;
; 0.094 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.929      ; 4.750      ;
; 0.094 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.928      ; 4.749      ;
; 0.094 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.740      ;
; 0.095 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.926      ; 4.748      ;
; 0.098 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.922      ; 4.747      ;
; 0.126 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.924      ; 4.777      ;
; 0.126 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.272      ;
; 0.131 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.939      ; 5.297      ;
; 0.131 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.938      ; 5.296      ;
; 0.142 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.929      ; 5.298      ;
; 0.142 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.928      ; 5.297      ;
; 0.147 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.929      ; 5.303      ;
; 0.162 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.929      ; 4.818      ;
; 0.166 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.926      ; 5.319      ;
; 0.170 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.927      ; 5.324      ;
; 0.171 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.922      ; 5.320      ;
; 0.173 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.916      ; 4.816      ;
; 0.180 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.929      ; 5.336      ;
; 0.185 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.831      ;
; 0.190 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.916      ; 5.333      ;
; 0.203 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.928      ; 4.858      ;
; 0.207 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.928      ; 5.362      ;
; 0.212 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.924      ; 5.363      ;
; 0.215 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.924      ; 5.366      ;
; 0.217 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.863      ;
; 0.221 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.867      ;
; 0.222 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.868      ;
; 0.224 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.912      ; 4.863      ;
; 0.228 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.924      ; 4.879      ;
; 0.234 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.909      ; 4.870      ;
; 0.234 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.927      ; 5.388      ;
; 0.237 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.929      ; 5.393      ;
; 0.238 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.927      ; 4.892      ;
; 0.238 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.919      ; 4.884      ;
; 0.241 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.915      ; 4.883      ;
; 0.246 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.918      ; 4.891      ;
; 0.251 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.915      ; 4.893      ;
; 0.251 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.915      ; 5.393      ;
; 0.252 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.912      ; 5.391      ;
; 0.254 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.918      ; 5.399      ;
; 0.256 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.918      ; 4.901      ;
; 0.264 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.909      ; 5.400      ;
; 0.267 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.912      ; 4.906      ;
; 0.267 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.916      ; 4.910      ;
; 0.283 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.912      ; 5.422      ;
; 0.285 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.915      ; 5.427      ;
; 0.289 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.926      ; 4.942      ;
; 0.290 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.918      ; 5.435      ;
; 0.294 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.440      ;
; 0.294 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.440      ;
; 0.294 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.926      ; 5.447      ;
; 0.295 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.441      ;
; 0.299 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.445      ;
; 0.299 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.916      ; 5.442      ;
; 0.303 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.930      ; 4.960      ;
; 0.330 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.919      ; 5.476      ;
; 0.368 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.930      ; 5.525      ;
; 0.376 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[0]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[0]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.061      ; 0.594      ;
; 0.698 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[1]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.061      ; 0.916      ;
; 2.157 ; s_fc[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.623     ; 1.731      ;
; 2.229 ; s_fc[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; -0.195     ; 1.731      ;
; 2.232 ; s_fe[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.620     ; 1.809      ;
; 2.304 ; s_fe[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; -0.192     ; 1.809      ;
; 2.321 ; s_ff[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.615     ; 1.903      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.327 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.028      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.027      ; 2.514      ;
; 2.329 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 2.514      ;
; 2.329 ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 2.514      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                 ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SLTSL_n ; Rise       ; SLTSL_n                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'A[0]'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[4]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[0]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[1]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[2]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[3]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[4]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[0]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[1]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[2]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[3]                       ;
; -0.115 ; 0.101        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[4]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[0]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[1]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[2]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[3]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[4]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[0]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[1]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[2]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[3]                       ;
; -0.114 ; 0.102        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[4]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]                       ;
; -0.010 ; 0.174        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]                       ;
; -0.009 ; 0.175        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]                       ;
; 0.108  ; 0.108        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|datac            ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg|combout          ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.117  ; 0.117        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout              ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[0]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[1]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[2]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[3]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[4]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[0]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[1]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[2]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[3]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[4]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[0]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[1]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[2]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[3]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 4.369  ; 5.119  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.011 ; 0.344  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.789  ; 2.454  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.775  ; 4.489  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.724  ; 3.350  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 3.370  ; 4.117  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.834  ; 4.553  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.729  ; 2.390  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 4.369  ; 5.119  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.228  ; 0.876  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.220 ; 0.415  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.055  ; 0.711  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.228  ; 0.876  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.095 ; 0.539  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.072  ; 0.714  ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 3.941  ; 4.691  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.439 ; -0.084 ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.361  ; 2.026  ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.347  ; 4.061  ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.296  ; 2.922  ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; 2.942  ; 3.689  ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.406  ; 4.125  ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.301  ; 1.962  ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; 3.941  ; 4.691  ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; -0.200 ; 0.448  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.648 ; -0.013 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.373 ; 0.283  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.200 ; 0.448  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.523 ; 0.111  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.356 ; 0.286  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 3.881  ; 4.550  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.341  ; 0.917  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 0.996  ; 1.749  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 0.797  ; 1.496  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 0.617  ; 1.234  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.009 ; 0.622  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 0.313  ; 1.000  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.035 ; 0.615  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 0.872  ; 1.563  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 0.369  ; 1.115  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.820  ; 1.563  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 0.699  ; 1.383  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 0.268  ; 0.929  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 0.225  ; 0.907  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.368  ; 2.982  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 3.881  ; 4.550  ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 2.876  ; 3.554  ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.299  ; 1.025  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.641 ; -0.006 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.223  ; 0.922  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.310 ; 0.330  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.299  ; 1.025  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.451 ; 0.172  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.369 ; 0.243  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.661 ; -0.062 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; -0.285 ; 0.346  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 1.541  ; 2.154  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.629  ; 0.243  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.629  ; 0.243  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.638 ; -1.291 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.901 ; -3.582 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.892 ; -2.489 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -2.512 ; -3.226 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -2.958 ; -3.644 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.672 ; -1.312 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -3.471 ; -4.189 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.036  ; 0.429  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.012  ; 0.404  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.036  ; 0.429  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.786  ; 0.171  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.680  ; 0.068  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.906  ; 0.306  ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 1.066  ; 0.680  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.066  ; 0.680  ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.201 ; -0.854 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.464 ; -3.145 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.455 ; -2.052 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; -2.075 ; -2.789 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; -2.521 ; -3.207 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.235 ; -0.875 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; -3.034 ; -3.752 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; 1.473  ; 0.866  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.449  ; 0.841  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.473  ; 0.866  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.223  ; 0.608  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.117  ; 0.505  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.343  ; 0.743  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 1.447  ; 0.870  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.454  ; -0.099 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.092  ; 0.480  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.444  ; 0.870  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.207  ; 0.628  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.403  ; 0.819  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.115  ; 0.503  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.145  ; 0.543  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.447  ; 0.861  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.198  ; 0.632  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.979  ; 0.350  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.104  ; 0.474  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.117  ; 0.499  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.390  ; 0.809  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.571  ; 0.002  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.174  ; -0.455 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.148  ; -0.462 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.655  ; 1.142  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 1.655  ; 1.142  ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.159  ; 0.544  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.013  ; 0.405  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.039  ; 0.430  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.460  ; 0.905  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.131  ; 0.535  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 1.222  ; 0.648  ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 1.066  ; 0.446  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 0.011  ; -0.569 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 6.246  ; 6.455  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 11.117 ; 11.047 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.035 ; 10.959 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.117 ; 11.047 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.068 ; 11.018 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 10.780 ; 10.691 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 10.869 ; 10.763 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 10.259 ; 10.266 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 9.600  ; 9.465  ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 9.642  ; 9.552  ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.769  ; 9.709  ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.852  ; 9.804  ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.923  ; 9.857  ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 10.259 ; 10.266 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.388  ; 9.459  ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 10.506 ; 10.400 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 10.114 ; 9.933  ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 10.097 ; 9.989  ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 10.306 ; 10.183 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 10.109 ; 9.988  ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 10.104 ; 9.859  ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.506 ; 10.349 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 10.286 ; 10.400 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 10.023 ; 9.924  ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.726  ; 9.578  ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 10.002 ; 9.924  ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.878  ; 9.809  ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.955  ; 9.827  ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 10.023 ; 9.844  ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.910  ; 9.806  ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 9.626  ; 9.709  ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 11.031 ; 11.002 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 10.711 ; 10.594 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 11.031 ; 10.918 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 10.729 ; 10.540 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 10.660 ; 10.597 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.952 ; 10.717 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.959 ; 10.722 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.900 ; 11.002 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 12.644 ; 12.572 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.876  ; 6.263  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 11.188 ; 11.170 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 12.644 ; 12.572 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 12.400 ; 12.358 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 12.333 ; 12.344 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 13.865 ; 13.794 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 14.035 ; 14.091 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.881  ; 6.913  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 6.246  ; 6.455  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 11.554 ; 11.484 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.472 ; 11.396 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.554 ; 11.484 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.505 ; 11.455 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 11.217 ; 11.128 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 11.306 ; 11.200 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 10.696 ; 10.703 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 10.037 ; 9.902  ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 10.079 ; 9.989  ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 10.206 ; 10.146 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 10.289 ; 10.241 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 10.360 ; 10.294 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 10.696 ; 10.703 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.825  ; 9.896  ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 10.943 ; 10.837 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 10.551 ; 10.370 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 10.534 ; 10.426 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 10.743 ; 10.620 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 10.546 ; 10.425 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 10.541 ; 10.296 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.943 ; 10.786 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 10.723 ; 10.837 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 10.460 ; 10.361 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 10.163 ; 10.015 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 10.439 ; 10.361 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 10.315 ; 10.246 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 10.392 ; 10.264 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 10.460 ; 10.281 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 10.347 ; 10.243 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 10.063 ; 10.146 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 11.468 ; 11.439 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 11.148 ; 11.031 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 11.468 ; 11.355 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 11.166 ; 10.977 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 11.097 ; 11.034 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 11.389 ; 11.154 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 11.396 ; 11.159 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 11.337 ; 11.439 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 13.081 ; 13.009 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.876  ; 6.263  ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 11.625 ; 11.607 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 13.081 ; 13.009 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 12.837 ; 12.795 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 12.770 ; 12.781 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 14.302 ; 14.231 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 14.472 ; 14.528 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.881  ; 6.913  ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 7.374  ; 7.485  ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.012  ; 6.993  ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.762  ; 6.639  ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.863  ; 6.762  ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.358  ; 7.236  ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.985  ; 6.828  ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.507  ; 6.691  ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.374  ; 7.485  ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.130  ; 7.293  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.078  ; 7.692  ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 8.078  ; 7.692  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.734  ; 5.176  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.136  ; 6.522  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 12.230 ; 12.273 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 11.428 ; 11.310 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.578 ; 11.507 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 11.355 ; 11.405 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 12.230 ; 12.273 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 11.324 ; 11.273 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.575 ; 11.483 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.536 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.780 ; 11.724 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.078  ; 7.692  ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 8.078  ; 7.692  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.734  ; 5.176  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.136  ; 6.522  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.846  ; 5.831  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 7.260  ; 7.213  ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.649  ; 7.572  ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.934  ; 7.824  ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.260  ; 7.213  ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 7.675  ; 7.566  ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 7.375  ; 7.275  ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 8.833  ; 8.907  ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 9.032  ; 8.907  ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 9.074  ; 9.044  ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.223  ; 9.195  ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.299  ; 9.225  ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.371  ; 9.276  ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 9.676  ; 9.686  ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 8.833  ; 8.918  ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 9.184  ; 9.064  ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 9.196  ; 9.064  ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 9.210  ; 9.082  ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 9.535  ; 9.268  ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 9.188  ; 9.072  ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 9.184  ; 9.199  ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 9.584  ; 9.595  ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 9.336  ; 9.464  ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 8.617  ; 8.614  ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 8.736  ; 8.614  ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 9.017  ; 8.917  ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 8.914  ; 8.884  ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 8.958  ; 8.866  ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 9.099  ; 8.909  ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 8.918  ; 8.833  ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.617  ; 8.722  ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 9.636  ; 9.499  ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 9.655  ; 9.518  ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 9.991  ; 9.933  ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 9.636  ; 9.499  ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 9.640  ; 9.501  ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 9.875  ; 9.720  ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 9.865  ; 9.710  ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 9.805  ; 9.965  ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.740  ; 6.118  ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.740  ; 6.118  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 10.294 ; 10.281 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 10.435 ; 10.369 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 10.324 ; 10.284 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 9.834  ; 9.764  ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 9.987  ; 9.887  ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 10.118 ; 10.203 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.264  ; 6.205  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.846  ; 5.831  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 7.260  ; 7.213  ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.649  ; 7.572  ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.934  ; 7.824  ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.260  ; 7.213  ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 7.675  ; 7.566  ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 7.375  ; 7.275  ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 9.261  ; 9.335  ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 9.460  ; 9.335  ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 9.502  ; 9.472  ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.651  ; 9.623  ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.727  ; 9.653  ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.799  ; 9.704  ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 10.104 ; 10.114 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.261  ; 9.346  ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 9.612  ; 9.492  ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 9.624  ; 9.492  ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 9.638  ; 9.510  ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 9.963  ; 9.696  ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 9.616  ; 9.500  ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 9.612  ; 9.627  ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.012 ; 10.023 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 9.764  ; 9.892  ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 9.045  ; 9.042  ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.164  ; 9.042  ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 9.445  ; 9.345  ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.342  ; 9.312  ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.386  ; 9.294  ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 9.527  ; 9.337  ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.346  ; 9.261  ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 9.045  ; 9.150  ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 10.064 ; 9.927  ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 10.083 ; 9.946  ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 10.419 ; 10.361 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 10.064 ; 9.927  ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 10.068 ; 9.929  ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.303 ; 10.148 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.293 ; 10.138 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.233 ; 10.393 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.740  ; 6.118  ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.740  ; 6.118  ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 10.722 ; 10.709 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 10.863 ; 10.797 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 10.752 ; 10.712 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 10.262 ; 10.192 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 10.415 ; 10.315 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 10.546 ; 10.631 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.264  ; 6.205  ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 6.326  ; 6.236  ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.677  ; 6.489  ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.328  ; 6.236  ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.419  ; 6.415  ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.895  ; 6.871  ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.535  ; 6.478  ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.326  ; 6.522  ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.149  ; 7.281  ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.916  ; 7.097  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.879  ; 7.491  ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.879  ; 7.491  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.641  ; 5.081  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.968  ; 6.359  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 6.326  ; 6.236  ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.677  ; 6.489  ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.328  ; 6.236  ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.419  ; 6.415  ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.895  ; 6.871  ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.535  ; 6.478  ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.326  ; 6.522  ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.149  ; 7.281  ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.916  ; 7.097  ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.879  ; 7.491  ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.879  ; 7.491  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.641  ; 5.081  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.968  ; 6.359  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; D[0]          ; 9.890  ; 9.814  ; 10.592 ; 10.520 ;
; A[1]       ; D[1]          ; 10.483 ; 10.392 ; 11.188 ; 11.097 ;
; A[1]       ; D[2]          ; 9.943  ; 9.893  ; 10.721 ; 10.671 ;
; A[1]       ; D[3]          ; 10.470 ; 10.381 ; 11.218 ; 11.129 ;
; A[1]       ; D[4]          ; 10.064 ; 9.958  ; 10.843 ; 10.737 ;
; A[1]       ; SRAM_ADDR[1]  ; 7.218  ;        ;        ; 7.759  ;
; A[2]       ; BUSDIR_n      ;        ; 9.495  ; 10.181 ;        ;
; A[2]       ; D[0]          ; 11.784 ; 11.708 ; 12.564 ; 12.497 ;
; A[2]       ; D[1]          ; 12.376 ; 12.285 ; 13.138 ; 13.068 ;
; A[2]       ; D[2]          ; 11.495 ; 11.445 ; 12.241 ; 12.191 ;
; A[2]       ; D[3]          ; 12.067 ; 11.978 ; 12.908 ; 12.819 ;
; A[2]       ; D[4]          ; 11.617 ; 11.511 ; 12.367 ; 12.261 ;
; A[2]       ; D[5]          ; 10.063 ; 10.063 ; 10.958 ; 10.856 ;
; A[2]       ; D[6]          ; 10.064 ; 10.064 ; 10.960 ; 10.858 ;
; A[2]       ; D[7]          ; 10.067 ; 10.067 ; 10.963 ; 10.861 ;
; A[2]       ; SRAM_ADDR[2]  ; 6.067  ;        ;        ; 6.578  ;
; A[2]       ; U1OE_n        ;        ; 9.998  ; 10.645 ;        ;
; A[3]       ; BUSDIR_n      ;        ; 8.444  ; 9.042  ;        ;
; A[3]       ; D[0]          ; 10.733 ; 10.657 ; 11.425 ; 11.358 ;
; A[3]       ; D[1]          ; 11.325 ; 11.234 ; 11.999 ; 11.929 ;
; A[3]       ; D[2]          ; 10.444 ; 10.394 ; 11.102 ; 11.052 ;
; A[3]       ; D[3]          ; 11.016 ; 10.927 ; 11.769 ; 11.680 ;
; A[3]       ; D[4]          ; 10.566 ; 10.460 ; 11.228 ; 11.122 ;
; A[3]       ; D[5]          ; 9.012  ; 9.012  ; 9.819  ; 9.717  ;
; A[3]       ; D[6]          ; 9.013  ; 9.013  ; 9.821  ; 9.719  ;
; A[3]       ; D[7]          ; 9.016  ; 9.016  ; 9.824  ; 9.722  ;
; A[3]       ; SRAM_ADDR[3]  ; 6.200  ;        ;        ; 6.678  ;
; A[3]       ; U1OE_n        ;        ; 8.947  ; 9.506  ;        ;
; A[4]       ; BUSDIR_n      ;        ; 9.090  ; 9.809  ;        ;
; A[4]       ; D[0]          ; 11.379 ; 11.303 ; 12.192 ; 12.125 ;
; A[4]       ; D[1]          ; 11.971 ; 11.880 ; 12.766 ; 12.696 ;
; A[4]       ; D[2]          ; 11.090 ; 11.040 ; 11.869 ; 11.819 ;
; A[4]       ; D[3]          ; 11.662 ; 11.573 ; 12.536 ; 12.447 ;
; A[4]       ; D[4]          ; 11.212 ; 11.106 ; 11.995 ; 11.889 ;
; A[4]       ; D[5]          ; 9.658  ; 9.658  ; 10.586 ; 10.484 ;
; A[4]       ; D[6]          ; 9.659  ; 9.659  ; 10.588 ; 10.486 ;
; A[4]       ; D[7]          ; 9.662  ; 9.662  ; 10.591 ; 10.489 ;
; A[4]       ; SRAM_ADDR[4]  ; 6.785  ;        ;        ; 7.339  ;
; A[4]       ; U1OE_n        ;        ; 9.593  ; 10.273 ;        ;
; A[5]       ; BUSDIR_n      ;        ; 9.554  ; 10.245 ;        ;
; A[5]       ; D[0]          ; 11.843 ; 11.767 ; 12.628 ; 12.561 ;
; A[5]       ; D[1]          ; 12.435 ; 12.344 ; 13.202 ; 13.132 ;
; A[5]       ; D[2]          ; 11.554 ; 11.504 ; 12.305 ; 12.255 ;
; A[5]       ; D[3]          ; 12.126 ; 12.037 ; 12.972 ; 12.883 ;
; A[5]       ; D[4]          ; 11.676 ; 11.570 ; 12.431 ; 12.325 ;
; A[5]       ; D[5]          ; 10.122 ; 10.122 ; 11.022 ; 10.920 ;
; A[5]       ; D[6]          ; 10.123 ; 10.123 ; 11.024 ; 10.922 ;
; A[5]       ; D[7]          ; 10.126 ; 10.126 ; 11.027 ; 10.925 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.574  ;        ;        ; 5.986  ;
; A[5]       ; U1OE_n        ;        ; 10.057 ; 10.709 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 8.297  ; 8.892  ;        ;
; A[6]       ; D[0]          ; 10.586 ; 10.510 ; 11.275 ; 11.208 ;
; A[6]       ; D[1]          ; 11.178 ; 11.087 ; 11.849 ; 11.779 ;
; A[6]       ; D[2]          ; 10.297 ; 10.247 ; 10.952 ; 10.902 ;
; A[6]       ; D[3]          ; 10.869 ; 10.780 ; 11.619 ; 11.530 ;
; A[6]       ; D[4]          ; 10.419 ; 10.313 ; 11.078 ; 10.972 ;
; A[6]       ; D[5]          ; 8.865  ; 8.865  ; 9.669  ; 9.567  ;
; A[6]       ; D[6]          ; 8.866  ; 8.866  ; 9.671  ; 9.569  ;
; A[6]       ; D[7]          ; 8.869  ; 8.869  ; 9.674  ; 9.572  ;
; A[6]       ; SRAM_ADDR[6]  ; 5.952  ;        ;        ; 6.396  ;
; A[6]       ; U1OE_n        ;        ; 8.839  ; 9.399  ;        ;
; A[7]       ; BUSDIR_n      ;        ; 9.982  ; 10.661 ;        ;
; A[7]       ; D[0]          ; 12.271 ; 12.195 ; 13.044 ; 12.977 ;
; A[7]       ; D[1]          ; 12.863 ; 12.772 ; 13.618 ; 13.548 ;
; A[7]       ; D[2]          ; 11.982 ; 11.932 ; 12.721 ; 12.671 ;
; A[7]       ; D[3]          ; 12.554 ; 12.465 ; 13.388 ; 13.299 ;
; A[7]       ; D[4]          ; 12.104 ; 11.998 ; 12.847 ; 12.741 ;
; A[7]       ; D[5]          ; 10.550 ; 10.550 ; 11.438 ; 11.336 ;
; A[7]       ; D[6]          ; 10.551 ; 10.551 ; 11.440 ; 11.338 ;
; A[7]       ; D[7]          ; 10.554 ; 10.554 ; 11.443 ; 11.341 ;
; A[7]       ; SRAM_ADDR[7]  ; 7.282  ;        ;        ; 7.782  ;
; A[7]       ; U1OE_n        ;        ; 10.488 ; 11.130 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 6.068  ;        ;        ; 6.477  ;
; A[9]       ; SRAM_ADDR[9]  ; 7.782  ;        ;        ; 8.288  ;
; A[10]      ; SRAM_ADDR[10] ; 5.442  ;        ;        ; 5.796  ;
; A[11]      ; SRAM_ADDR[11] ; 6.944  ;        ;        ; 7.497  ;
; A[12]      ; SRAM_ADDR[12] ; 6.966  ;        ;        ; 7.507  ;
; A[13]      ; SRAM_ADDR[13] ; 6.246  ;        ;        ; 6.721  ;
; A[14]      ; SRAM_ADDR[14] ; 9.711  ; 9.693  ; 10.380 ; 10.362 ;
; A[14]      ; SRAM_ADDR[15] ; 10.874 ; 10.802 ; 11.283 ; 11.211 ;
; A[14]      ; SRAM_ADDR[16] ; 10.739 ; 10.697 ; 11.202 ; 11.160 ;
; A[14]      ; SRAM_ADDR[17] ; 10.444 ; 10.377 ; 10.867 ; 10.878 ;
; A[14]      ; SRAM_LB_N     ; 11.891 ; 11.820 ; 12.354 ; 12.283 ;
; A[14]      ; SRAM_UB_N     ; 12.061 ; 12.117 ; 12.524 ; 12.580 ;
; A[15]      ; SRAM_ADDR[14] ; 8.697  ; 8.688  ; 9.384  ; 9.366  ;
; A[15]      ; SRAM_ADDR[15] ; 10.904 ; 10.832 ; 11.486 ; 11.411 ;
; A[15]      ; SRAM_ADDR[16] ; 10.589 ; 10.409 ; 11.165 ; 10.985 ;
; A[15]      ; SRAM_ADDR[17] ; 10.712 ; 10.645 ; 11.415 ; 11.348 ;
; A[15]      ; SRAM_LB_N     ; 11.794 ; 11.723 ; 12.495 ; 12.424 ;
; A[15]      ; SRAM_UB_N     ; 11.964 ; 12.020 ; 12.665 ; 12.721 ;
; D[0]       ; SRAM_DQ[0]    ; 6.040  ;        ;        ; 6.512  ;
; D[1]       ; SRAM_DQ[1]    ; 5.917  ;        ;        ; 6.382  ;
; D[2]       ; SRAM_DQ[2]    ; 5.914  ;        ;        ; 6.352  ;
; D[3]       ; SRAM_DQ[3]    ; 5.889  ;        ;        ; 6.319  ;
; D[4]       ; SRAM_DQ[4]    ; 5.827  ;        ;        ; 6.227  ;
; D[5]       ; SRAM_DQ[5]    ; 5.637  ;        ;        ; 6.035  ;
; D[6]       ; SRAM_DQ[6]    ; 5.979  ;        ;        ; 6.451  ;
; D[7]       ; SRAM_DQ[7]    ; 5.819  ;        ;        ; 6.232  ;
; IORQ_n     ; BUSDIR_n      ; 7.657  ;        ;        ; 8.286  ;
; IORQ_n     ; D[0]          ; 9.627  ; 9.551  ; 10.145 ; 10.073 ;
; IORQ_n     ; D[1]          ; 10.220 ; 10.129 ; 10.741 ; 10.650 ;
; IORQ_n     ; D[2]          ; 9.680  ; 9.630  ; 10.274 ; 10.224 ;
; IORQ_n     ; D[3]          ; 10.207 ; 10.118 ; 10.771 ; 10.682 ;
; IORQ_n     ; D[4]          ; 9.801  ; 9.695  ; 10.396 ; 10.290 ;
; IORQ_n     ; D[5]          ; 8.434  ; 8.332  ; 8.854  ; 8.854  ;
; IORQ_n     ; D[6]          ; 8.436  ; 8.334  ; 8.855  ; 8.855  ;
; IORQ_n     ; D[7]          ; 8.439  ; 8.337  ; 8.858  ; 8.858  ;
; IORQ_n     ; U1OE_n        ; 8.322  ;        ;        ; 8.940  ;
; KEY[0]     ; LEDG[9]       ;        ; 6.363  ; 6.997  ;        ;
; M1_n       ; BUSDIR_n      ;        ; 7.787  ; 8.292  ;        ;
; M1_n       ; D[0]          ; 9.646  ; 9.574  ; 10.262 ; 10.186 ;
; M1_n       ; D[1]          ; 10.242 ; 10.151 ; 10.855 ; 10.764 ;
; M1_n       ; D[2]          ; 9.775  ; 9.725  ; 10.315 ; 10.265 ;
; M1_n       ; D[3]          ; 10.272 ; 10.183 ; 10.842 ; 10.753 ;
; M1_n       ; D[4]          ; 9.897  ; 9.791  ; 10.436 ; 10.330 ;
; M1_n       ; D[5]          ; 8.355  ; 8.355  ; 9.069  ; 8.967  ;
; M1_n       ; D[6]          ; 8.356  ; 8.356  ; 9.071  ; 8.969  ;
; M1_n       ; D[7]          ; 8.359  ; 8.359  ; 9.074  ; 8.972  ;
; M1_n       ; U1OE_n        ;        ; 8.719  ; 9.230  ;        ;
; RD_n       ; BUSDIR_n      ; 7.569  ;        ;        ; 8.275  ;
; RD_n       ; D[0]          ; 9.539  ; 9.463  ; 10.134 ; 10.062 ;
; RD_n       ; D[1]          ; 10.132 ; 10.041 ; 10.730 ; 10.639 ;
; RD_n       ; D[2]          ; 9.592  ; 9.542  ; 10.263 ; 10.213 ;
; RD_n       ; D[3]          ; 10.119 ; 10.030 ; 10.760 ; 10.671 ;
; RD_n       ; D[4]          ; 9.713  ; 9.607  ; 10.385 ; 10.279 ;
; RD_n       ; D[5]          ; 8.346  ; 8.244  ; 8.843  ; 8.843  ;
; RD_n       ; D[6]          ; 8.348  ; 8.246  ; 8.844  ; 8.844  ;
; RD_n       ; D[7]          ; 8.351  ; 8.249  ; 8.847  ; 8.847  ;
; RD_n       ; U1OE_n        ; 8.003  ;        ;        ; 8.665  ;
; RESET_n    ; LEDG[9]       ;        ; 5.521  ; 5.801  ;        ;
; SW[9]      ; D[0]          ; 9.540  ; 9.521  ; 10.272 ; 10.081 ;
; SW[9]      ; D[1]          ; 9.711  ; 9.711  ; 10.319 ; 10.217 ;
; SW[9]      ; D[2]          ; 9.391  ; 9.290  ; 10.003 ; 10.005 ;
; SW[9]      ; D[3]          ; 9.886  ; 9.764  ; 10.499 ; 10.480 ;
; SW[9]      ; D[4]          ; 9.513  ; 9.356  ; 10.124 ; 10.070 ;
; SW[9]      ; D[5]          ; 9.279  ; 9.279  ; 9.961  ; 9.859  ;
; SW[9]      ; D[6]          ; 9.280  ; 10.013 ; 10.796 ; 9.861  ;
; SW[9]      ; D[7]          ; 9.283  ; 9.821  ; 10.552 ; 9.864  ;
; SW[9]      ; LEDG[8]       ; 10.606 ;        ;        ; 11.114 ;
; SW[9]      ; SRAM_CE_N     ;        ; 7.704  ; 8.156  ;        ;
; SW[9]      ; U1OE_n        ;        ; 9.050  ; 9.558  ;        ;
; WR_n       ; SRAM_DQ[0]    ; 6.572  ; 6.572  ; 7.076  ; 6.974  ;
; WR_n       ; SRAM_DQ[1]    ; 6.562  ; 6.562  ; 7.066  ; 6.964  ;
; WR_n       ; SRAM_DQ[2]    ; 6.840  ; 6.840  ; 7.351  ; 7.249  ;
; WR_n       ; SRAM_DQ[3]    ; 6.584  ; 6.584  ; 7.088  ; 6.986  ;
; WR_n       ; SRAM_DQ[4]    ; 6.805  ; 6.805  ; 7.315  ; 7.213  ;
; WR_n       ; SRAM_DQ[5]    ; 7.347  ; 7.347  ; 7.873  ; 7.771  ;
; WR_n       ; SRAM_DQ[6]    ; 6.815  ; 6.815  ; 7.325  ; 7.223  ;
; WR_n       ; SRAM_DQ[7]    ; 6.825  ; 6.825  ; 7.335  ; 7.233  ;
; WR_n       ; SRAM_WE_N     ; 7.197  ;        ;        ; 7.579  ;
; WR_n       ; U1OE_n        ; 9.252  ;        ;        ; 9.882  ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; D[0]          ; 9.517  ; 9.445  ; 10.212 ; 10.135 ;
; A[1]       ; D[1]          ; 9.794  ; 9.774  ; 10.554 ; 10.387 ;
; A[1]       ; D[2]          ; 9.517  ; 9.503  ; 10.228 ; 10.179 ;
; A[1]       ; D[3]          ; 9.535  ; 9.515  ; 10.296 ; 10.129 ;
; A[1]       ; D[4]          ; 9.637  ; 9.568  ; 10.348 ; 10.244 ;
; A[1]       ; SRAM_ADDR[1]  ; 7.029  ;        ;        ; 7.555  ;
; A[2]       ; BUSDIR_n      ;        ; 9.068  ; 9.713  ;        ;
; A[2]       ; D[0]          ; 9.345  ; 9.345  ; 10.293 ; 10.197 ;
; A[2]       ; D[1]          ; 9.745  ; 9.745  ; 10.620 ; 10.524 ;
; A[2]       ; D[2]          ; 9.280  ; 9.280  ; 10.166 ; 10.070 ;
; A[2]       ; D[3]          ; 9.361  ; 9.361  ; 10.309 ; 10.213 ;
; A[2]       ; D[4]          ; 9.318  ; 9.318  ; 10.266 ; 10.170 ;
; A[2]       ; D[5]          ; 9.330  ; 9.330  ; 10.277 ; 10.181 ;
; A[2]       ; D[6]          ; 9.330  ; 9.330  ; 10.277 ; 10.181 ;
; A[2]       ; D[7]          ; 9.334  ; 9.334  ; 10.281 ; 10.185 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.922  ;        ;        ; 6.419  ;
; A[2]       ; U1OE_n        ;        ; 9.442  ; 10.131 ;        ;
; A[3]       ; BUSDIR_n      ;        ; 8.059  ; 8.620  ;        ;
; A[3]       ; D[0]          ; 8.336  ; 8.336  ; 9.200  ; 9.104  ;
; A[3]       ; D[1]          ; 8.736  ; 8.736  ; 9.527  ; 9.431  ;
; A[3]       ; D[2]          ; 8.271  ; 8.271  ; 9.073  ; 8.977  ;
; A[3]       ; D[3]          ; 8.352  ; 8.352  ; 9.216  ; 9.120  ;
; A[3]       ; D[4]          ; 8.309  ; 8.309  ; 9.173  ; 9.077  ;
; A[3]       ; D[5]          ; 8.321  ; 8.321  ; 9.184  ; 9.088  ;
; A[3]       ; D[6]          ; 8.321  ; 8.321  ; 9.184  ; 9.088  ;
; A[3]       ; D[7]          ; 8.325  ; 8.325  ; 9.188  ; 9.092  ;
; A[3]       ; SRAM_ADDR[3]  ; 6.050  ;        ;        ; 6.516  ;
; A[3]       ; U1OE_n        ;        ; 8.433  ; 9.038  ;        ;
; A[4]       ; BUSDIR_n      ;        ; 8.679  ; 9.357  ;        ;
; A[4]       ; D[0]          ; 8.956  ; 8.956  ; 9.937  ; 9.841  ;
; A[4]       ; D[1]          ; 9.356  ; 9.356  ; 10.264 ; 10.168 ;
; A[4]       ; D[2]          ; 8.891  ; 8.891  ; 9.810  ; 9.714  ;
; A[4]       ; D[3]          ; 8.972  ; 8.972  ; 9.953  ; 9.857  ;
; A[4]       ; D[4]          ; 8.929  ; 8.929  ; 9.910  ; 9.814  ;
; A[4]       ; D[5]          ; 8.941  ; 8.941  ; 9.921  ; 9.825  ;
; A[4]       ; D[6]          ; 8.941  ; 8.941  ; 9.921  ; 9.825  ;
; A[4]       ; D[7]          ; 8.945  ; 8.945  ; 9.925  ; 9.829  ;
; A[4]       ; SRAM_ADDR[4]  ; 6.613  ;        ;        ; 7.151  ;
; A[4]       ; U1OE_n        ;        ; 9.053  ; 9.775  ;        ;
; A[5]       ; BUSDIR_n      ;        ; 9.125  ; 9.775  ;        ;
; A[5]       ; D[0]          ; 9.402  ; 9.402  ; 10.355 ; 10.259 ;
; A[5]       ; D[1]          ; 9.802  ; 9.802  ; 10.682 ; 10.586 ;
; A[5]       ; D[2]          ; 9.337  ; 9.337  ; 10.228 ; 10.132 ;
; A[5]       ; D[3]          ; 9.418  ; 9.418  ; 10.371 ; 10.275 ;
; A[5]       ; D[4]          ; 9.375  ; 9.375  ; 10.328 ; 10.232 ;
; A[5]       ; D[5]          ; 9.387  ; 9.387  ; 10.339 ; 10.243 ;
; A[5]       ; D[6]          ; 9.387  ; 9.387  ; 10.339 ; 10.243 ;
; A[5]       ; D[7]          ; 9.391  ; 9.391  ; 10.343 ; 10.247 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.448  ;        ;        ; 5.851  ;
; A[5]       ; U1OE_n        ;        ; 9.499  ; 10.193 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 7.955  ; 8.518  ;        ;
; A[6]       ; D[0]          ; 8.232  ; 8.232  ; 9.098  ; 9.002  ;
; A[6]       ; D[1]          ; 8.632  ; 8.632  ; 9.425  ; 9.329  ;
; A[6]       ; D[2]          ; 8.167  ; 8.167  ; 8.971  ; 8.875  ;
; A[6]       ; D[3]          ; 8.248  ; 8.248  ; 9.114  ; 9.018  ;
; A[6]       ; D[4]          ; 8.205  ; 8.205  ; 9.071  ; 8.975  ;
; A[6]       ; D[5]          ; 8.217  ; 8.217  ; 9.082  ; 8.986  ;
; A[6]       ; D[6]          ; 8.217  ; 8.217  ; 9.082  ; 8.986  ;
; A[6]       ; D[7]          ; 8.221  ; 8.221  ; 9.086  ; 8.990  ;
; A[6]       ; SRAM_ADDR[6]  ; 5.812  ;        ;        ; 6.244  ;
; A[6]       ; U1OE_n        ;        ; 8.329  ; 8.936  ;        ;
; A[7]       ; BUSDIR_n      ;        ; 9.539  ; 10.180 ;        ;
; A[7]       ; D[0]          ; 9.816  ; 9.816  ; 10.760 ; 10.664 ;
; A[7]       ; D[1]          ; 10.216 ; 10.216 ; 11.087 ; 10.991 ;
; A[7]       ; D[2]          ; 9.751  ; 9.751  ; 10.633 ; 10.537 ;
; A[7]       ; D[3]          ; 9.832  ; 9.832  ; 10.776 ; 10.680 ;
; A[7]       ; D[4]          ; 9.789  ; 9.789  ; 10.733 ; 10.637 ;
; A[7]       ; D[5]          ; 9.801  ; 9.801  ; 10.744 ; 10.648 ;
; A[7]       ; D[6]          ; 9.801  ; 9.801  ; 10.744 ; 10.648 ;
; A[7]       ; D[7]          ; 9.805  ; 9.805  ; 10.748 ; 10.652 ;
; A[7]       ; SRAM_ADDR[7]  ; 7.089  ;        ;        ; 7.576  ;
; A[7]       ; U1OE_n        ;        ; 9.913  ; 10.598 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 5.923  ;        ;        ; 6.322  ;
; A[9]       ; SRAM_ADDR[9]  ; 7.568  ;        ;        ; 8.061  ;
; A[10]      ; SRAM_ADDR[10] ; 5.322  ;        ;        ; 5.669  ;
; A[11]      ; SRAM_ADDR[11] ; 6.763  ;        ;        ; 7.301  ;
; A[12]      ; SRAM_ADDR[12] ; 6.785  ;        ;        ; 7.310  ;
; A[13]      ; SRAM_ADDR[13] ; 6.094  ;        ;        ; 6.556  ;
; A[14]      ; SRAM_ADDR[14] ; 8.351  ; 8.338  ; 8.980  ; 8.967  ;
; A[14]      ; SRAM_ADDR[15] ; 7.496  ; 7.396  ; 8.097  ; 8.027  ;
; A[14]      ; SRAM_ADDR[16] ; 7.683  ; 7.591  ; 8.284  ; 8.192  ;
; A[14]      ; SRAM_ADDR[17] ; 7.162  ; 7.091  ; 7.759  ; 7.718  ;
; A[14]      ; SRAM_LB_N     ; 7.881  ; 7.781  ; 8.484  ; 8.384  ;
; A[14]      ; SRAM_UB_N     ; 8.012  ; 8.097  ; 8.615  ; 8.700  ;
; A[15]      ; SRAM_ADDR[14] ; 8.387  ; 8.364  ; 8.984  ; 9.016  ;
; A[15]      ; SRAM_ADDR[15] ; 8.097  ; 8.074  ; 8.779  ; 8.672  ;
; A[15]      ; SRAM_ADDR[16] ; 7.164  ; 7.045  ; 7.785  ; 7.657  ;
; A[15]      ; SRAM_ADDR[17] ; 7.404  ; 7.334  ; 8.026  ; 7.952  ;
; A[15]      ; SRAM_LB_N     ; 7.366  ; 7.239  ; 7.987  ; 7.851  ;
; A[15]      ; SRAM_UB_N     ; 7.470  ; 7.582  ; 8.082  ; 8.203  ;
; D[0]       ; SRAM_DQ[0]    ; 5.897  ;        ;        ; 6.357  ;
; D[1]       ; SRAM_DQ[1]    ; 5.779  ;        ;        ; 6.232  ;
; D[2]       ; SRAM_DQ[2]    ; 5.776  ;        ;        ; 6.202  ;
; D[3]       ; SRAM_DQ[3]    ; 5.752  ;        ;        ; 6.172  ;
; D[4]       ; SRAM_DQ[4]    ; 5.691  ;        ;        ; 6.081  ;
; D[5]       ; SRAM_DQ[5]    ; 5.510  ;        ;        ; 5.899  ;
; D[6]       ; SRAM_DQ[6]    ; 5.837  ;        ;        ; 6.296  ;
; D[7]       ; SRAM_DQ[7]    ; 5.685  ;        ;        ; 6.087  ;
; IORQ_n     ; BUSDIR_n      ; 7.416  ;        ;        ; 8.048  ;
; IORQ_n     ; D[0]          ; 7.996  ; 7.900  ; 8.325  ; 8.325  ;
; IORQ_n     ; D[1]          ; 8.323  ; 8.227  ; 8.725  ; 8.725  ;
; IORQ_n     ; D[2]          ; 7.869  ; 7.773  ; 8.260  ; 8.260  ;
; IORQ_n     ; D[3]          ; 8.012  ; 7.916  ; 8.341  ; 8.341  ;
; IORQ_n     ; D[4]          ; 7.969  ; 7.873  ; 8.298  ; 8.298  ;
; IORQ_n     ; D[5]          ; 7.980  ; 7.884  ; 8.310  ; 8.310  ;
; IORQ_n     ; D[6]          ; 7.980  ; 7.884  ; 8.310  ; 8.310  ;
; IORQ_n     ; D[7]          ; 7.984  ; 7.888  ; 8.314  ; 8.314  ;
; IORQ_n     ; U1OE_n        ; 7.834  ;        ;        ; 8.422  ;
; KEY[0]     ; LEDG[9]       ;        ; 6.218  ; 6.841  ;        ;
; M1_n       ; BUSDIR_n      ;        ; 7.576  ; 8.067  ;        ;
; M1_n       ; D[0]          ; 7.853  ; 7.853  ; 8.647  ; 8.551  ;
; M1_n       ; D[1]          ; 8.253  ; 8.253  ; 8.974  ; 8.878  ;
; M1_n       ; D[2]          ; 7.788  ; 7.788  ; 8.520  ; 8.424  ;
; M1_n       ; D[3]          ; 7.869  ; 7.869  ; 8.663  ; 8.567  ;
; M1_n       ; D[4]          ; 7.826  ; 7.826  ; 8.620  ; 8.524  ;
; M1_n       ; D[5]          ; 7.838  ; 7.838  ; 8.631  ; 8.535  ;
; M1_n       ; D[6]          ; 7.838  ; 7.838  ; 8.631  ; 8.535  ;
; M1_n       ; D[7]          ; 7.842  ; 7.842  ; 8.635  ; 8.539  ;
; M1_n       ; U1OE_n        ;        ; 7.950  ; 8.485  ;        ;
; RD_n       ; BUSDIR_n      ; 7.361  ;        ;        ; 8.056  ;
; RD_n       ; D[0]          ; 7.165  ; 7.069  ; 7.599  ; 7.599  ;
; RD_n       ; D[1]          ; 7.322  ; 7.190  ; 7.896  ; 7.755  ;
; RD_n       ; D[2]          ; 7.038  ; 6.942  ; 7.534  ; 7.534  ;
; RD_n       ; D[3]          ; 7.181  ; 7.085  ; 7.615  ; 7.615  ;
; RD_n       ; D[4]          ; 7.138  ; 7.042  ; 7.572  ; 7.572  ;
; RD_n       ; D[5]          ; 7.149  ; 7.053  ; 7.584  ; 7.584  ;
; RD_n       ; D[6]          ; 7.149  ; 7.053  ; 7.584  ; 7.584  ;
; RD_n       ; D[7]          ; 7.153  ; 7.057  ; 7.588  ; 7.588  ;
; RD_n       ; U1OE_n        ; 7.779  ;        ;        ; 8.430  ;
; RESET_n    ; LEDG[9]       ;        ; 5.414  ; 5.698  ;        ;
; SW[9]      ; D[0]          ; 8.733  ; 8.733  ; 9.491  ; 9.395  ;
; SW[9]      ; D[1]          ; 9.022  ; 8.899  ; 9.626  ; 9.534  ;
; SW[9]      ; D[2]          ; 8.668  ; 8.668  ; 9.364  ; 9.268  ;
; SW[9]      ; D[3]          ; 8.749  ; 8.749  ; 9.507  ; 9.411  ;
; SW[9]      ; D[4]          ; 8.706  ; 8.706  ; 9.464  ; 9.368  ;
; SW[9]      ; D[5]          ; 8.718  ; 8.718  ; 9.475  ; 9.379  ;
; SW[9]      ; D[6]          ; 8.718  ; 8.718  ; 9.475  ; 9.379  ;
; SW[9]      ; D[7]          ; 8.722  ; 8.722  ; 9.479  ; 9.383  ;
; SW[9]      ; LEDG[8]       ; 10.299 ;        ;        ; 10.789 ;
; SW[9]      ; SRAM_CE_N     ;        ; 7.501  ; 7.939  ;        ;
; SW[9]      ; U1OE_n        ;        ; 8.779  ; 9.266  ;        ;
; WR_n       ; SRAM_DQ[0]    ; 6.127  ; 6.127  ; 6.718  ; 6.622  ;
; WR_n       ; SRAM_DQ[1]    ; 6.117  ; 6.117  ; 6.708  ; 6.612  ;
; WR_n       ; SRAM_DQ[2]    ; 6.385  ; 6.385  ; 6.983  ; 6.887  ;
; WR_n       ; SRAM_DQ[3]    ; 6.139  ; 6.139  ; 6.730  ; 6.634  ;
; WR_n       ; SRAM_DQ[4]    ; 6.350  ; 6.350  ; 6.947  ; 6.851  ;
; WR_n       ; SRAM_DQ[5]    ; 6.871  ; 6.871  ; 7.484  ; 7.388  ;
; WR_n       ; SRAM_DQ[6]    ; 6.360  ; 6.360  ; 6.957  ; 6.861  ;
; WR_n       ; SRAM_DQ[7]    ; 6.370  ; 6.370  ; 6.967  ; 6.871  ;
; WR_n       ; SRAM_WE_N     ; 7.007  ;        ;        ; 7.380  ;
; WR_n       ; U1OE_n        ; 8.896  ;        ;        ; 9.514  ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 6.972 ; 6.972 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 7.038 ; 7.038 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 7.455 ; 7.455 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.972 ; 6.972 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 7.055 ; 7.055 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 7.012 ; 7.012 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 7.023 ; 7.023 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 7.024 ; 7.024 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 7.027 ; 7.027 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.972 ; 6.972 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 7.038 ; 7.038 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 7.455 ; 7.455 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.972 ; 6.972 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 7.055 ; 7.055 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 7.012 ; 7.012 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 7.023 ; 7.023 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 7.024 ; 7.024 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 7.027 ; 7.027 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 6.700 ; 6.700 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.766 ; 6.766 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.183 ; 7.183 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.700 ; 6.700 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.783 ; 6.783 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.740 ; 6.740 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.751 ; 6.751 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.752 ; 6.752 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.755 ; 6.755 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.700 ; 6.700 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.766 ; 6.766 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.183 ; 7.183 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.700 ; 6.700 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.783 ; 6.783 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.740 ; 6.740 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.751 ; 6.751 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.752 ; 6.752 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.755 ; 6.755 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 6.043 ; 6.043 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.108 ; 6.108 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.508 ; 6.508 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.043 ; 6.043 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.124 ; 6.124 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.081 ; 6.081 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.093 ; 6.093 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.093 ; 6.093 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.097 ; 6.097 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.043 ; 6.043 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.108 ; 6.108 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.508 ; 6.508 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.043 ; 6.043 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.124 ; 6.124 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.081 ; 6.081 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.093 ; 6.093 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.093 ; 6.093 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.097 ; 6.097 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 6.248 ; 6.248 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.313 ; 6.313 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.713 ; 6.713 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.248 ; 6.248 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.329 ; 6.329 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.286 ; 6.286 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.298 ; 6.298 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.298 ; 6.298 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.248 ; 6.248 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.313 ; 6.313 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.713 ; 6.713 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.248 ; 6.248 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.329 ; 6.329 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.286 ; 6.286 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.298 ; 6.298 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.298 ; 6.298 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.302 ; 6.302 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 6.806     ; 6.908     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.937     ; 7.039     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 7.279     ; 7.381     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.806     ; 6.908     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.954     ; 7.056     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.910     ; 7.012     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.921     ; 7.023     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.923     ; 7.025     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.926     ; 7.028     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.806     ; 6.908     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.937     ; 7.039     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 7.279     ; 7.381     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.806     ; 6.908     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.954     ; 7.056     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.910     ; 7.012     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.921     ; 7.023     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.923     ; 7.025     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.926     ; 7.028     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 6.322     ; 6.424     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.453     ; 6.555     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.795     ; 6.897     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.322     ; 6.424     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.470     ; 6.572     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.426     ; 6.528     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.437     ; 6.539     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.439     ; 6.541     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.442     ; 6.544     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.322     ; 6.424     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.453     ; 6.555     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.795     ; 6.897     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.322     ; 6.424     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.470     ; 6.572     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.426     ; 6.528     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.437     ; 6.539     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.439     ; 6.541     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.442     ; 6.544     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 6.203     ; 6.299     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.330     ; 6.426     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.657     ; 6.753     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.203     ; 6.299     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.346     ; 6.442     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.303     ; 6.399     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.314     ; 6.410     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.314     ; 6.410     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.318     ; 6.414     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.203     ; 6.299     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.330     ; 6.426     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.657     ; 6.753     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.203     ; 6.299     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.346     ; 6.442     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.303     ; 6.399     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.314     ; 6.410     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.314     ; 6.410     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.318     ; 6.414     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.970     ; 6.066     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.097     ; 6.193     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.424     ; 6.520     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.970     ; 6.066     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.113     ; 6.209     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.070     ; 6.166     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.081     ; 6.177     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.081     ; 6.177     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085     ; 6.181     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.970     ; 6.066     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.097     ; 6.193     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.424     ; 6.520     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.970     ; 6.066     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.113     ; 6.209     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.070     ; 6.166     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.081     ; 6.177     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.081     ; 6.177     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085     ; 6.181     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 399.2 MHz   ; 250.0 MHz       ; SLTSL_n    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1408.45 MHz ; 250.0 MHz       ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; SLTSL_n ; -4.384 ; -433.114        ;
; A[0]    ; 0.145  ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; A[0]    ; -0.585 ; -10.190        ;
; SLTSL_n ; -0.072 ; -0.087         ;
+---------+--------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; SLTSL_n ; -3.000 ; -285.304                      ;
; A[0]    ; -3.000 ; -44.267                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SLTSL_n'                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.384 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.663      ;
; -4.384 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.217     ; 4.667      ;
; -4.384 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.663      ;
; -4.330 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.599      ;
; -4.306 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.575      ;
; -4.306 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.227     ; 4.579      ;
; -4.266 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.553      ;
; -4.264 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.225     ; 4.539      ;
; -4.259 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.596     ; 4.663      ;
; -4.259 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.592     ; 4.667      ;
; -4.259 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.596     ; 4.663      ;
; -4.248 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.223     ; 4.525      ;
; -4.237 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.223     ; 4.514      ;
; -4.223 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.510      ;
; -4.223 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.209     ; 4.514      ;
; -4.223 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.510      ;
; -4.213 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.223     ; 4.490      ;
; -4.213 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.219     ; 4.494      ;
; -4.205 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.606     ; 4.599      ;
; -4.202 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.481      ;
; -4.202 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.217     ; 4.485      ;
; -4.202 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.481      ;
; -4.181 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.606     ; 4.575      ;
; -4.181 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.602     ; 4.579      ;
; -4.179 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.225     ; 4.454      ;
; -4.179 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.458      ;
; -4.177 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.449      ;
; -4.171 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.234     ; 4.437      ;
; -4.171 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.230     ; 4.441      ;
; -4.171 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.234     ; 4.437      ;
; -4.159 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.423      ;
; -4.159 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.423      ;
; -4.159 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.218     ; 4.441      ;
; -4.159 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.214     ; 4.445      ;
; -4.159 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.218     ; 4.441      ;
; -4.158 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.426      ;
; -4.156 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.233     ; 4.423      ;
; -4.156 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.233     ; 4.423      ;
; -4.155 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.229     ; 4.426      ;
; -4.155 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.215     ; 4.440      ;
; -4.151 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.420      ;
; -4.151 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.227     ; 4.424      ;
; -4.151 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.420      ;
; -4.141 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.588     ; 4.553      ;
; -4.139 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.600     ; 4.539      ;
; -4.123 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.598     ; 4.525      ;
; -4.112 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.598     ; 4.514      ;
; -4.108 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.239     ; 4.369      ;
; -4.108 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.235     ; 4.373      ;
; -4.108 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.239     ; 4.369      ;
; -4.105 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.205     ; 4.400      ;
; -4.103 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.217     ; 4.386      ;
; -4.099 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.223     ; 4.376      ;
; -4.098 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.588     ; 4.510      ;
; -4.098 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.584     ; 4.514      ;
; -4.098 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.588     ; 4.510      ;
; -4.094 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.362      ;
; -4.094 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.366      ;
; -4.094 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.362      ;
; -4.093 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.357      ;
; -4.093 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.361      ;
; -4.093 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.357      ;
; -4.093 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.380      ;
; -4.093 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.380      ;
; -4.092 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.360      ;
; -4.092 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.364      ;
; -4.092 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.360      ;
; -4.092 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.364      ;
; -4.092 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.209     ; 4.383      ;
; -4.088 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.598     ; 4.490      ;
; -4.088 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.594     ; 4.494      ;
; -4.085 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.233     ; 4.352      ;
; -4.085 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.229     ; 4.356      ;
; -4.085 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.233     ; 4.352      ;
; -4.084 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 0.500        ; -0.220     ; 4.364      ;
; -4.077 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.596     ; 4.481      ;
; -4.077 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.592     ; 4.485      ;
; -4.077 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.596     ; 4.481      ;
; -4.073 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.217     ; 4.356      ;
; -4.072 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.213     ; 4.359      ;
; -4.069 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.348      ;
; -4.069 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.217     ; 4.352      ;
; -4.069 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.348      ;
; -4.066 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.338      ;
; -4.066 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.228     ; 4.338      ;
; -4.065 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.329      ;
; -4.065 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.232     ; 4.333      ;
; -4.065 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.236     ; 4.329      ;
; -4.065 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.224     ; 4.341      ;
; -4.063 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.225     ; 4.338      ;
; -4.063 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.225     ; 4.338      ;
; -4.062 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.221     ; 4.341      ;
; -4.057 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.226     ; 4.331      ;
; -4.057 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.226     ; 4.331      ;
; -4.056 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.222     ; 4.334      ;
; -4.055 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.324      ;
; -4.055 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; -0.231     ; 4.324      ;
; -4.054 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; -0.227     ; 4.327      ;
; -4.054 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.600     ; 4.454      ;
; -4.054 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.596     ; 4.458      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'A[0]'                                                                ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.145 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 4.382      ; 4.732      ;
; 0.145 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 4.382      ; 4.732      ;
; 0.145 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 4.382      ; 4.732      ;
; 0.145 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 4.382      ; 4.732      ;
; 0.145 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 4.382      ; 4.732      ;
; 0.164 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 4.390      ; 4.721      ;
; 0.255 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 4.389      ; 4.629      ;
; 0.255 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 4.389      ; 4.629      ;
; 0.255 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 4.389      ; 4.629      ;
; 0.255 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 4.389      ; 4.629      ;
; 0.255 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 4.389      ; 4.629      ;
; 0.295 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.587      ;
; 0.295 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.587      ;
; 0.295 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.587      ;
; 0.295 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.587      ;
; 0.328 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.554      ;
; 0.328 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.554      ;
; 0.328 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.554      ;
; 0.328 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.554      ;
; 0.328 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 4.387      ; 4.554      ;
; 0.813 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 4.754      ; 4.436      ;
; 0.813 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 4.754      ; 4.436      ;
; 0.813 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 4.754      ; 4.436      ;
; 0.813 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 4.754      ; 4.436      ;
; 0.813 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 4.754      ; 4.436      ;
; 0.855 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 4.762      ; 4.402      ;
; 0.941 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 4.382      ; 4.436      ;
; 0.941 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 4.382      ; 4.436      ;
; 0.941 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 4.382      ; 4.436      ;
; 0.941 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 4.382      ; 4.436      ;
; 0.941 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 4.382      ; 4.436      ;
; 0.965 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 4.761      ; 4.291      ;
; 0.965 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 4.761      ; 4.291      ;
; 0.965 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 4.761      ; 4.291      ;
; 0.965 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 4.761      ; 4.291      ;
; 0.965 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 4.761      ; 4.291      ;
; 0.971 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.283      ;
; 0.971 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.283      ;
; 0.971 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.283      ;
; 0.971 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.283      ;
; 0.983 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 4.390      ; 4.402      ;
; 1.017 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 4.754      ; 4.732      ;
; 1.017 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 4.754      ; 4.732      ;
; 1.017 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 4.754      ; 4.732      ;
; 1.017 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 4.754      ; 4.732      ;
; 1.017 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 4.754      ; 4.732      ;
; 1.036 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 4.762      ; 4.721      ;
; 1.047 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.207      ;
; 1.047 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.207      ;
; 1.047 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.207      ;
; 1.047 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.207      ;
; 1.047 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 4.759      ; 4.207      ;
; 1.093 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 4.389      ; 4.291      ;
; 1.093 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 4.389      ; 4.291      ;
; 1.093 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 4.389      ; 4.291      ;
; 1.093 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 4.389      ; 4.291      ;
; 1.093 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 4.389      ; 4.291      ;
; 1.099 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.283      ;
; 1.099 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.283      ;
; 1.099 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.283      ;
; 1.099 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.283      ;
; 1.127 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 4.761      ; 4.629      ;
; 1.127 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 4.761      ; 4.629      ;
; 1.127 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 4.761      ; 4.629      ;
; 1.127 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 4.761      ; 4.629      ;
; 1.127 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 4.761      ; 4.629      ;
; 1.167 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.587      ;
; 1.167 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.587      ;
; 1.167 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.587      ;
; 1.167 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.587      ;
; 1.175 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.207      ;
; 1.175 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.207      ;
; 1.175 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.207      ;
; 1.175 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.207      ;
; 1.175 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 4.387      ; 4.207      ;
; 1.200 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.554      ;
; 1.200 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.554      ;
; 1.200 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.554      ;
; 1.200 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.554      ;
; 1.200 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 4.759      ; 4.554      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'A[0]'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.585 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.499      ;
; -0.585 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.499      ;
; -0.585 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.499      ;
; -0.585 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.499      ;
; -0.585 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.499      ;
; -0.555 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.154      ;
; -0.555 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.154      ;
; -0.555 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.154      ;
; -0.555 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.154      ;
; -0.555 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.154      ;
; -0.553 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.531      ;
; -0.553 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.531      ;
; -0.553 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.531      ;
; -0.553 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 4.940      ; 4.531      ;
; -0.516 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.571      ;
; -0.516 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.571      ;
; -0.516 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.571      ;
; -0.516 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.571      ;
; -0.516 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.571      ;
; -0.481 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.228      ;
; -0.481 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.228      ;
; -0.481 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.228      ;
; -0.481 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 4.565      ; 4.228      ;
; -0.477 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.235      ;
; -0.477 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.235      ;
; -0.477 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.235      ;
; -0.477 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.235      ;
; -0.477 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.235      ;
; -0.450 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.154      ;
; -0.450 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.154      ;
; -0.450 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.154      ;
; -0.450 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.154      ;
; -0.450 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.154      ;
; -0.428 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 4.943      ; 4.659      ;
; -0.409 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 4.935      ; 4.670      ;
; -0.409 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 4.935      ; 4.670      ;
; -0.409 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 4.935      ; 4.670      ;
; -0.409 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 4.935      ; 4.670      ;
; -0.409 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 4.935      ; 4.670      ;
; -0.376 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.228      ;
; -0.376 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.228      ;
; -0.376 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.228      ;
; -0.376 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 4.940      ; 4.228      ;
; -0.372 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.235      ;
; -0.372 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.235      ;
; -0.372 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.235      ;
; -0.372 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.235      ;
; -0.372 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.235      ;
; -0.370 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 4.568      ; 4.342      ;
; -0.329 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 4.560      ; 4.375      ;
; -0.329 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 4.560      ; 4.375      ;
; -0.329 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 4.560      ; 4.375      ;
; -0.329 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 4.560      ; 4.375      ;
; -0.329 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 4.560      ; 4.375      ;
; -0.265 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 4.943      ; 4.342      ;
; -0.224 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 4.935      ; 4.375      ;
; -0.224 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 4.935      ; 4.375      ;
; -0.224 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 4.935      ; 4.375      ;
; -0.224 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 4.935      ; 4.375      ;
; -0.224 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 4.935      ; 4.375      ;
; 0.270  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.499      ;
; 0.270  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.499      ;
; 0.270  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.499      ;
; 0.270  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.499      ;
; 0.270  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.499      ;
; 0.302  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.531      ;
; 0.302  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.531      ;
; 0.302  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.531      ;
; 0.302  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 4.565      ; 4.531      ;
; 0.339  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.571      ;
; 0.339  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.571      ;
; 0.339  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.571      ;
; 0.339  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.571      ;
; 0.339  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.571      ;
; 0.427  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 4.568      ; 4.659      ;
; 0.446  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 4.560      ; 4.670      ;
; 0.446  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 4.560      ; 4.670      ;
; 0.446  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 4.560      ; 4.670      ;
; 0.446  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 4.560      ; 4.670      ;
; 0.446  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 4.560      ; 4.670      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SLTSL_n'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.072 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.497      ; 4.634      ;
; -0.018 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.497      ; 4.188      ;
; -0.005 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.513      ; 4.717      ;
; -0.005 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.512      ; 4.716      ;
; -0.005 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.494      ; 4.698      ;
; 0.020  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.502      ; 4.731      ;
; 0.032  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.502      ; 4.743      ;
; 0.032  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.501      ; 4.742      ;
; 0.034  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.502      ; 4.745      ;
; 0.036  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.500      ; 4.745      ;
; 0.037  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.497      ; 4.743      ;
; 0.039  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.502      ; 4.250      ;
; 0.043  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.513      ; 4.265      ;
; 0.044  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.512      ; 4.265      ;
; 0.045  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.499      ; 4.753      ;
; 0.050  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.500      ; 4.259      ;
; 0.050  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.502      ; 4.261      ;
; 0.050  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.490      ; 4.749      ;
; 0.056  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.494      ; 4.259      ;
; 0.058  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.502      ; 4.269      ;
; 0.058  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.501      ; 4.268      ;
; 0.058  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.497      ; 4.764      ;
; 0.061  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.499      ; 4.269      ;
; 0.062  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.497      ; 4.268      ;
; 0.064  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.501      ; 4.774      ;
; 0.068  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.497      ; 4.774      ;
; 0.090  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.497      ; 4.296      ;
; 0.092  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.500      ; 4.801      ;
; 0.096  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.503      ; 4.808      ;
; 0.103  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.488      ; 4.800      ;
; 0.110  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.488      ; 4.807      ;
; 0.114  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.485      ; 4.808      ;
; 0.116  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.492      ; 4.817      ;
; 0.119  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.492      ; 4.820      ;
; 0.126  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.499      ; 4.834      ;
; 0.130  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.503      ; 4.342      ;
; 0.133  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.488      ; 4.830      ;
; 0.135  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.488      ; 4.832      ;
; 0.140  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.492      ; 4.841      ;
; 0.140  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.490      ; 4.839      ;
; 0.149  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.490      ; 4.348      ;
; 0.149  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.492      ; 4.850      ;
; 0.149  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 4.493      ; 4.851      ;
; 0.151  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.493      ; 4.353      ;
; 0.155  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.493      ; 4.857      ;
; 0.162  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.501      ; 4.372      ;
; 0.175  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.492      ; 4.376      ;
; 0.175  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.493      ; 4.377      ;
; 0.181  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.497      ; 4.387      ;
; 0.185  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.493      ; 4.887      ;
; 0.186  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.493      ; 4.388      ;
; 0.187  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.488      ; 4.384      ;
; 0.191  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.500      ; 4.400      ;
; 0.196  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.485      ; 4.390      ;
; 0.206  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.492      ; 4.407      ;
; 0.208  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.488      ; 4.405      ;
; 0.210  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.492      ; 4.411      ;
; 0.211  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.488      ; 4.408      ;
; 0.214  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 4.504      ; 4.927      ;
; 0.220  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.492      ; 4.421      ;
; 0.224  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.488      ; 4.421      ;
; 0.231  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.490      ; 4.430      ;
; 0.235  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 4.499      ; 4.443      ;
; 0.266  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 4.504      ; 4.479      ;
; 0.341  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[0]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[0]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.054      ; 0.539      ;
; 0.636  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[1]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.054      ; 0.834      ;
; 1.926  ; s_fc[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.544     ; 1.566      ;
; 1.995  ; s_fe[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.542     ; 1.637      ;
; 2.054  ; s_fc[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; -0.172     ; 1.566      ;
; 2.081  ; s_ff[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; 0.000        ; -0.537     ; 1.728      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.087  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.031      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
; 2.088  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.030      ; 2.260      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SLTSL_n ; Rise       ; SLTSL_n                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'A[0]'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[4]                       ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[1]                       ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[2]                       ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[3]                       ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[4]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[0]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[1]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[2]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[3]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[4]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[0]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[0]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[1]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[2]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[3]                       ;
; -0.063 ; 0.153        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[4]                       ;
; -0.062 ; 0.154        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[0]                       ;
; -0.062 ; 0.154        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[1]                       ;
; -0.062 ; 0.154        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[2]                       ;
; -0.062 ; 0.154        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[3]                       ;
; -0.062 ; 0.154        ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[4]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]                       ;
; 0.043  ; 0.227        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]                       ;
; 0.044  ; 0.228        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]                       ;
; 0.047  ; 0.231        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]                       ;
; 0.047  ; 0.231        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]                       ;
; 0.047  ; 0.231        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]                       ;
; 0.047  ; 0.231        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]                       ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|datac            ;
; 0.168  ; 0.168        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg|combout          ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout              ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[1]|clk                   ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[2]|clk                   ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[3]|clk                   ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[4]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[0]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[1]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[2]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[3]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[4]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[0]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[0]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[1]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[2]|clk                   ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[3]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 3.943  ; 4.469  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.039  ; 0.335  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.527  ; 2.098  ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.397  ; 3.910  ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.426  ; 2.875  ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 3.040  ; 3.575  ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.455  ; 3.956  ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.505  ; 1.994  ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 3.943  ; 4.469  ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.124  ; 0.644  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.292 ; 0.255  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.052 ; 0.543  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.124  ; 0.644  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.173 ; 0.362  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.013 ; 0.516  ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 3.571  ; 4.097  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.333 ; -0.037 ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.155  ; 1.726  ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.025  ; 3.538  ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.054  ; 2.503  ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; 2.668  ; 3.203  ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.083  ; 3.584  ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.133  ; 1.622  ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; 3.571  ; 4.097  ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; -0.248 ; 0.272  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.664 ; -0.117 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.424 ; 0.171  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.248 ; 0.272  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.545 ; -0.010 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.385 ; 0.144  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 3.425  ; 4.005  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.256  ; 0.712  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 0.848  ; 1.500  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 0.657  ; 1.285  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 0.490  ; 1.042  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.085 ; 0.488  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 0.216  ; 0.799  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.106 ; 0.442  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 0.736  ; 1.315  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 0.268  ; 0.872  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.686  ; 1.283  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 0.575  ; 1.182  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 0.177  ; 0.755  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 0.140  ; 0.698  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.012  ; 2.577  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 3.425  ; 4.005  ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 2.533  ; 3.108  ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.208  ; 0.819  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.657 ; -0.130 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.143  ; 0.737  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.354 ; 0.183  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.208  ; 0.819  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.473 ; 0.045  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.408 ; 0.125  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.683 ; -0.167 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; -0.327 ; 0.205  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 1.333  ; 1.836  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.555  ; 0.210  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.555  ; 0.210  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.477 ; -1.059 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.597 ; -3.130 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.665 ; -2.137 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -2.255 ; -2.809 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -2.654 ; -3.175 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.541 ; -1.055 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -3.122 ; -3.666 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.024  ; 0.500  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.001  ; 0.476  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.024  ; 0.500  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.790  ; 0.279  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.693  ; 0.173  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.904  ; 0.402  ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 0.930  ; 0.585  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.930  ; 0.585  ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.102 ; -0.684 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; -2.222 ; -2.755 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.290 ; -1.762 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; -1.880 ; -2.434 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; -2.279 ; -2.800 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.166 ; -0.680 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; -2.747 ; -3.291 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; 1.399  ; 0.875  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.376  ; 0.851  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.399  ; 0.875  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.165  ; 0.654  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.068  ; 0.548  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.279  ; 0.777  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 1.397  ; 0.888  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.478  ; 0.032  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.064  ; 0.538  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.397  ; 0.888  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.175  ; 0.685  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.352  ; 0.843  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.086  ; 0.563  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.115  ; 0.610  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.390  ; 0.878  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.162  ; 0.679  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.962  ; 0.437  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.077  ; 0.547  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.092  ; 0.562  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.339  ; 0.832  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.612  ; 0.128  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.254  ; -0.290 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.225  ; -0.309 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.589  ; 1.134  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 1.589  ; 1.134  ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.128  ; 0.616  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.994  ; 0.474  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.018  ; 0.504  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.407  ; 0.923  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.102  ; 0.591  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 1.187  ; 0.687  ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 1.036  ; 0.509  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 0.084  ; -0.398 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.868  ; 6.092  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 10.304 ; 10.167 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 10.234 ; 10.090 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 10.304 ; 10.167 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 10.213 ; 10.109 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 10.003 ; 9.826  ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 10.072 ; 9.920  ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 9.552  ; 9.495  ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 8.942  ; 8.808  ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 8.976  ; 8.814  ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.108  ; 8.975  ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.180  ; 9.033  ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.237  ; 9.117  ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 9.552  ; 9.495  ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 8.679  ; 8.811  ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 9.688  ; 9.597  ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 9.330  ; 9.151  ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 9.314  ; 9.199  ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 9.497  ; 9.350  ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 9.323  ; 9.177  ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 9.320  ; 9.122  ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 9.688  ; 9.490  ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 9.455  ; 9.597  ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 9.318  ; 9.173  ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.042  ; 8.854  ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 9.302  ; 9.173  ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.178  ; 9.048  ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.252  ; 9.089  ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 9.318  ; 9.142  ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.211  ; 9.061  ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.908  ; 9.031  ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 10.231 ; 10.201 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 9.932  ; 9.810  ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 10.231 ; 10.085 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 9.949  ; 9.766  ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 9.887  ; 9.814  ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.160 ; 9.946  ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.161 ; 9.939  ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.064 ; 10.201 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 11.674 ; 11.535 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.452  ; 5.760  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 10.374 ; 10.272 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 11.674 ; 11.535 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 11.431 ; 11.296 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 11.396 ; 11.351 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 12.782 ; 12.612 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 12.822 ; 12.986 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.451  ; 6.501  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.868  ; 6.092  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 10.679 ; 10.542 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 10.609 ; 10.465 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 10.679 ; 10.542 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 10.588 ; 10.484 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 10.378 ; 10.201 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 10.447 ; 10.295 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 9.927  ; 9.870  ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 9.317  ; 9.183  ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 9.351  ; 9.189  ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.483  ; 9.350  ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.555  ; 9.408  ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.612  ; 9.492  ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 9.927  ; 9.870  ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.054  ; 9.186  ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 10.063 ; 9.972  ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 9.705  ; 9.526  ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 9.689  ; 9.574  ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 9.872  ; 9.725  ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 9.698  ; 9.552  ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 9.695  ; 9.497  ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.063 ; 9.865  ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 9.830  ; 9.972  ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 9.693  ; 9.548  ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.417  ; 9.229  ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 9.677  ; 9.548  ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.553  ; 9.423  ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.627  ; 9.464  ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 9.693  ; 9.517  ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.586  ; 9.436  ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 9.283  ; 9.406  ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 10.606 ; 10.576 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 10.307 ; 10.185 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 10.606 ; 10.460 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 10.324 ; 10.141 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 10.262 ; 10.189 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.535 ; 10.321 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.536 ; 10.314 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.439 ; 10.576 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 12.049 ; 11.910 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.452  ; 5.760  ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 10.749 ; 10.647 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 12.049 ; 11.910 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 11.806 ; 11.671 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 11.771 ; 11.726 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 13.157 ; 12.987 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 13.197 ; 13.361 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.451  ; 6.501  ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 6.967  ; 7.015  ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.660  ; 6.575  ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.402  ; 6.251  ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.495  ; 6.357  ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.967  ; 6.772  ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.618  ; 6.433  ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.181  ; 6.287  ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.954  ; 7.015  ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.737  ; 6.824  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.688  ; 7.208  ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.688  ; 7.208  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.542  ; 4.956  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.790  ; 6.188  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 11.330 ; 11.266 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.618 ; 10.439 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 10.743 ; 10.602 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.533 ; 10.475 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 11.330 ; 11.266 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.506 ; 10.398 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 10.783 ; 10.627 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 10.837 ; 10.637 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 10.934 ; 10.782 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.688  ; 7.208  ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.688  ; 7.208  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.542  ; 4.956  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.790  ; 6.188  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.522  ; 5.546 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 6.827  ; 6.729 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.203  ; 7.060 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.464  ; 7.283 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 6.827  ; 6.729 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 7.236  ; 7.035 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.942  ; 6.801 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 8.183  ; 8.302 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 8.430  ; 8.302 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 8.463  ; 8.381 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 8.612  ; 8.515 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 8.678  ; 8.513 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 8.742  ; 8.591 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 9.033  ; 8.969 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 8.183  ; 8.321 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 8.581  ; 8.442 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 8.595  ; 8.460 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 8.608  ; 8.475 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 8.830  ; 8.618 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 8.584  ; 8.442 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 8.581  ; 8.494 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 8.950  ; 8.838 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 8.690  ; 8.843 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 8.015  ; 8.002 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 8.164  ; 8.002 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 8.430  ; 8.281 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 8.327  ; 8.225 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 8.368  ; 8.235 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 8.491  ; 8.283 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 8.335  ; 8.200 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.015  ; 8.155 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 9.004  ; 8.859 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 9.021  ; 8.880 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 9.332  ; 9.197 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 9.004  ; 8.859 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 9.009  ; 8.865 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 9.231  ; 9.048 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 9.220  ; 9.038 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 9.118  ; 9.306 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.337  ; 5.637 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.337  ; 5.637 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 9.605  ; 9.503 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 9.731  ; 9.575 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 9.604  ; 9.505 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 9.142  ; 9.048 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 9.318  ; 9.152 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 9.353  ; 9.514 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.893  ; 5.893 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.522  ; 5.546 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 6.827  ; 6.729 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.203  ; 7.060 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.464  ; 7.283 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 6.827  ; 6.729 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 7.236  ; 7.035 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.942  ; 6.801 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 8.555  ; 8.674 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 8.802  ; 8.674 ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 8.835  ; 8.753 ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 8.984  ; 8.887 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.050  ; 8.885 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.114  ; 8.963 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 9.405  ; 9.341 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 8.555  ; 8.693 ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 8.953  ; 8.814 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 8.967  ; 8.832 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 8.980  ; 8.847 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 9.202  ; 8.990 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 8.956  ; 8.814 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 8.953  ; 8.866 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 9.322  ; 9.210 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 9.062  ; 9.215 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 8.387  ; 8.374 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 8.536  ; 8.374 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 8.802  ; 8.653 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 8.699  ; 8.597 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 8.740  ; 8.607 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 8.863  ; 8.655 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 8.707  ; 8.572 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 8.387  ; 8.527 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 9.376  ; 9.231 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 9.393  ; 9.252 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 9.704  ; 9.569 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 9.376  ; 9.231 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 9.381  ; 9.237 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 9.603  ; 9.420 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 9.592  ; 9.410 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 9.490  ; 9.678 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 5.337  ; 5.637 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.337  ; 5.637 ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 9.977  ; 9.875 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 10.103 ; 9.947 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 9.976  ; 9.877 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 9.514  ; 9.420 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 9.690  ; 9.524 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 9.725  ; 9.886 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.893  ; 5.893 ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 6.011  ; 5.880 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.336  ; 6.106 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.011  ; 5.880 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.079  ; 6.026 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.532  ; 6.426 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.194  ; 6.098 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.016  ; 6.139 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.750  ; 6.834 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.543  ; 6.651 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.505  ; 7.028 ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.505  ; 7.028 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.457  ; 4.872 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.639  ; 6.040 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 6.011  ; 5.880 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.336  ; 6.106 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.011  ; 5.880 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.079  ; 6.026 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.532  ; 6.426 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.194  ; 6.098 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.016  ; 6.139 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.750  ; 6.834 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.543  ; 6.651 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.505  ; 7.028 ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 7.505  ; 7.028 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.457  ; 4.872 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.639  ; 6.040 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; D[0]          ; 9.147  ; 9.007  ; 9.722  ; 9.586  ;
; A[1]       ; D[1]          ; 9.674  ; 9.517  ; 10.249 ; 10.097 ;
; A[1]       ; D[2]          ; 9.162  ; 9.058  ; 9.800  ; 9.696  ;
; A[1]       ; D[3]          ; 9.667  ; 9.490  ; 10.274 ; 10.097 ;
; A[1]       ; D[4]          ; 9.286  ; 9.135  ; 9.925  ; 9.773  ;
; A[1]       ; SRAM_ADDR[1]  ; 6.700  ;        ;        ; 7.107  ;
; A[2]       ; BUSDIR_n      ;        ; 8.765  ; 9.301  ;        ;
; A[2]       ; D[0]          ; 10.873 ; 10.729 ; 11.497 ; 11.361 ;
; A[2]       ; D[1]          ; 11.400 ; 11.243 ; 12.010 ; 11.873 ;
; A[2]       ; D[2]          ; 10.550 ; 10.446 ; 11.181 ; 11.077 ;
; A[2]       ; D[3]          ; 11.132 ; 10.955 ; 11.799 ; 11.622 ;
; A[2]       ; D[4]          ; 10.675 ; 10.523 ; 11.309 ; 11.157 ;
; A[2]       ; D[5]          ; 9.223  ; 9.210  ; 9.944  ; 9.944  ;
; A[2]       ; D[6]          ; 9.224  ; 9.211  ; 9.943  ; 9.943  ;
; A[2]       ; D[7]          ; 9.226  ; 9.213  ; 9.948  ; 9.948  ;
; A[2]       ; SRAM_ADDR[2]  ; 5.632  ;        ;        ; 6.045  ;
; A[2]       ; U1OE_n        ;        ; 9.213  ; 9.736  ;        ;
; A[3]       ; BUSDIR_n      ;        ; 7.794  ; 8.266  ;        ;
; A[3]       ; D[0]          ; 9.902  ; 9.758  ; 10.462 ; 10.326 ;
; A[3]       ; D[1]          ; 10.429 ; 10.272 ; 10.975 ; 10.838 ;
; A[3]       ; D[2]          ; 9.579  ; 9.475  ; 10.146 ; 10.042 ;
; A[3]       ; D[3]          ; 10.161 ; 9.984  ; 10.764 ; 10.587 ;
; A[3]       ; D[4]          ; 9.704  ; 9.552  ; 10.274 ; 10.122 ;
; A[3]       ; D[5]          ; 8.252  ; 8.239  ; 8.909  ; 8.909  ;
; A[3]       ; D[6]          ; 8.253  ; 8.240  ; 8.908  ; 8.908  ;
; A[3]       ; D[7]          ; 8.255  ; 8.242  ; 8.913  ; 8.913  ;
; A[3]       ; SRAM_ADDR[3]  ; 5.755  ;        ;        ; 6.130  ;
; A[3]       ; U1OE_n        ;        ; 8.242  ; 8.701  ;        ;
; A[4]       ; BUSDIR_n      ;        ; 8.408  ; 8.966  ;        ;
; A[4]       ; D[0]          ; 10.516 ; 10.372 ; 11.162 ; 11.026 ;
; A[4]       ; D[1]          ; 11.043 ; 10.886 ; 11.675 ; 11.538 ;
; A[4]       ; D[2]          ; 10.193 ; 10.089 ; 10.846 ; 10.742 ;
; A[4]       ; D[3]          ; 10.775 ; 10.598 ; 11.464 ; 11.287 ;
; A[4]       ; D[4]          ; 10.318 ; 10.166 ; 10.974 ; 10.822 ;
; A[4]       ; D[5]          ; 8.866  ; 8.853  ; 9.609  ; 9.609  ;
; A[4]       ; D[6]          ; 8.867  ; 8.854  ; 9.608  ; 9.608  ;
; A[4]       ; D[7]          ; 8.869  ; 8.856  ; 9.613  ; 9.613  ;
; A[4]       ; SRAM_ADDR[4]  ; 6.309  ;        ;        ; 6.761  ;
; A[4]       ; U1OE_n        ;        ; 8.856  ; 9.401  ;        ;
; A[5]       ; BUSDIR_n      ;        ; 8.823  ; 9.347  ;        ;
; A[5]       ; D[0]          ; 10.931 ; 10.787 ; 11.543 ; 11.407 ;
; A[5]       ; D[1]          ; 11.458 ; 11.301 ; 12.056 ; 11.919 ;
; A[5]       ; D[2]          ; 10.608 ; 10.504 ; 11.227 ; 11.123 ;
; A[5]       ; D[3]          ; 11.190 ; 11.013 ; 11.845 ; 11.668 ;
; A[5]       ; D[4]          ; 10.733 ; 10.581 ; 11.355 ; 11.203 ;
; A[5]       ; D[5]          ; 9.281  ; 9.268  ; 9.990  ; 9.990  ;
; A[5]       ; D[6]          ; 9.282  ; 9.269  ; 9.989  ; 9.989  ;
; A[5]       ; D[7]          ; 9.284  ; 9.271  ; 9.994  ; 9.994  ;
; A[5]       ; SRAM_ADDR[5]  ; 5.172  ;        ;        ; 5.516  ;
; A[5]       ; U1OE_n        ;        ; 9.271  ; 9.782  ;        ;
; A[6]       ; BUSDIR_n      ;        ; 7.676  ; 8.110  ;        ;
; A[6]       ; D[0]          ; 9.784  ; 9.640  ; 10.306 ; 10.170 ;
; A[6]       ; D[1]          ; 10.311 ; 10.154 ; 10.819 ; 10.682 ;
; A[6]       ; D[2]          ; 9.461  ; 9.357  ; 9.990  ; 9.886  ;
; A[6]       ; D[3]          ; 10.043 ; 9.866  ; 10.608 ; 10.431 ;
; A[6]       ; D[4]          ; 9.586  ; 9.434  ; 10.118 ; 9.966  ;
; A[6]       ; D[5]          ; 8.134  ; 8.121  ; 8.753  ; 8.753  ;
; A[6]       ; D[6]          ; 8.135  ; 8.122  ; 8.752  ; 8.752  ;
; A[6]       ; D[7]          ; 8.137  ; 8.124  ; 8.757  ; 8.757  ;
; A[6]       ; SRAM_ADDR[6]  ; 5.525  ;        ;        ; 5.885  ;
; A[6]       ; U1OE_n        ;        ; 8.157  ; 8.586  ;        ;
; A[7]       ; BUSDIR_n      ;        ; 9.221  ; 9.720  ;        ;
; A[7]       ; D[0]          ; 11.329 ; 11.185 ; 11.916 ; 11.780 ;
; A[7]       ; D[1]          ; 11.856 ; 11.699 ; 12.429 ; 12.292 ;
; A[7]       ; D[2]          ; 11.006 ; 10.902 ; 11.600 ; 11.496 ;
; A[7]       ; D[3]          ; 11.588 ; 11.411 ; 12.218 ; 12.041 ;
; A[7]       ; D[4]          ; 11.131 ; 10.979 ; 11.728 ; 11.576 ;
; A[7]       ; D[5]          ; 9.679  ; 9.666  ; 10.363 ; 10.363 ;
; A[7]       ; D[6]          ; 9.680  ; 9.667  ; 10.362 ; 10.362 ;
; A[7]       ; D[7]          ; 9.682  ; 9.669  ; 10.367 ; 10.367 ;
; A[7]       ; SRAM_ADDR[7]  ; 6.761  ;        ;        ; 7.120  ;
; A[7]       ; U1OE_n        ;        ; 9.670  ; 10.161 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 5.640  ;        ;        ; 5.959  ;
; A[9]       ; SRAM_ADDR[9]  ; 7.229  ;        ;        ; 7.586  ;
; A[10]      ; SRAM_ADDR[10] ; 5.055  ;        ;        ; 5.343  ;
; A[11]      ; SRAM_ADDR[11] ; 6.432  ;        ;        ; 6.866  ;
; A[12]      ; SRAM_ADDR[12] ; 6.459  ;        ;        ; 6.875  ;
; A[13]      ; SRAM_ADDR[13] ; 5.796  ;        ;        ; 6.184  ;
; A[14]      ; SRAM_ADDR[14] ; 8.955  ; 8.853  ; 9.535  ; 9.433  ;
; A[14]      ; SRAM_ADDR[15] ; 9.990  ; 9.851  ; 10.334 ; 10.199 ;
; A[14]      ; SRAM_ADDR[16] ; 9.841  ; 9.706  ; 10.244 ; 10.109 ;
; A[14]      ; SRAM_ADDR[17] ; 9.586  ; 9.486  ; 9.943  ; 9.898  ;
; A[14]      ; SRAM_LB_N     ; 10.914 ; 10.744 ; 11.317 ; 11.147 ;
; A[14]      ; SRAM_UB_N     ; 10.954 ; 11.118 ; 11.357 ; 11.521 ;
; A[15]      ; SRAM_ADDR[14] ; 8.063  ; 7.969  ; 8.638  ; 8.536  ;
; A[15]      ; SRAM_ADDR[15] ; 10.037 ; 9.902  ; 10.567 ; 10.428 ;
; A[15]      ; SRAM_ADDR[16] ; 9.731  ; 9.520  ; 10.216 ; 10.043 ;
; A[15]      ; SRAM_ADDR[17] ; 9.807  ; 9.707  ; 10.398 ; 10.298 ;
; A[15]      ; SRAM_LB_N     ; 10.846 ; 10.676 ; 11.430 ; 11.260 ;
; A[15]      ; SRAM_UB_N     ; 10.886 ; 11.050 ; 11.470 ; 11.634 ;
; D[0]       ; SRAM_DQ[0]    ; 5.604  ;        ;        ; 6.005  ;
; D[1]       ; SRAM_DQ[1]    ; 5.495  ;        ;        ; 5.874  ;
; D[2]       ; SRAM_DQ[2]    ; 5.491  ;        ;        ; 5.843  ;
; D[3]       ; SRAM_DQ[3]    ; 5.470  ;        ;        ; 5.816  ;
; D[4]       ; SRAM_DQ[4]    ; 5.403  ;        ;        ; 5.731  ;
; D[5]       ; SRAM_DQ[5]    ; 5.232  ;        ;        ; 5.577  ;
; D[6]       ; SRAM_DQ[6]    ; 5.552  ;        ;        ; 5.934  ;
; D[7]       ; SRAM_DQ[7]    ; 5.405  ;        ;        ; 5.734  ;
; IORQ_n     ; BUSDIR_n      ; 7.055  ;        ;        ; 7.629  ;
; IORQ_n     ; D[0]          ; 8.898  ; 8.758  ; 9.324  ; 9.188  ;
; IORQ_n     ; D[1]          ; 9.425  ; 9.268  ; 9.851  ; 9.699  ;
; IORQ_n     ; D[2]          ; 8.913  ; 8.809  ; 9.402  ; 9.298  ;
; IORQ_n     ; D[3]          ; 9.418  ; 9.241  ; 9.876  ; 9.699  ;
; IORQ_n     ; D[4]          ; 9.037  ; 8.886  ; 9.527  ; 9.375  ;
; IORQ_n     ; D[5]          ; 7.698  ; 7.698  ; 8.087  ; 8.074  ;
; IORQ_n     ; D[6]          ; 7.697  ; 7.697  ; 8.088  ; 8.075  ;
; IORQ_n     ; D[7]          ; 7.702  ; 7.702  ; 8.090  ; 8.077  ;
; IORQ_n     ; U1OE_n        ; 7.665  ;        ;        ; 8.213  ;
; KEY[0]     ; LEDG[9]       ;        ; 5.912  ; 6.492  ;        ;
; M1_n       ; BUSDIR_n      ;        ; 7.217  ; 7.587  ;        ;
; M1_n       ; D[0]          ; 8.912  ; 8.776  ; 9.430  ; 9.290  ;
; M1_n       ; D[1]          ; 9.439  ; 9.287  ; 9.957  ; 9.800  ;
; M1_n       ; D[2]          ; 8.990  ; 8.886  ; 9.445  ; 9.341  ;
; M1_n       ; D[3]          ; 9.464  ; 9.287  ; 9.950  ; 9.773  ;
; M1_n       ; D[4]          ; 9.115  ; 8.963  ; 9.569  ; 9.418  ;
; M1_n       ; D[5]          ; 7.675  ; 7.662  ; 8.230  ; 8.230  ;
; M1_n       ; D[6]          ; 7.676  ; 7.663  ; 8.229  ; 8.229  ;
; M1_n       ; D[7]          ; 7.678  ; 7.665  ; 8.234  ; 8.234  ;
; M1_n       ; U1OE_n        ;        ; 8.047  ; 8.439  ;        ;
; RD_n       ; BUSDIR_n      ; 6.975  ;        ;        ; 7.621  ;
; RD_n       ; D[0]          ; 8.818  ; 8.678  ; 9.316  ; 9.180  ;
; RD_n       ; D[1]          ; 9.345  ; 9.188  ; 9.843  ; 9.691  ;
; RD_n       ; D[2]          ; 8.833  ; 8.729  ; 9.394  ; 9.290  ;
; RD_n       ; D[3]          ; 9.338  ; 9.161  ; 9.868  ; 9.691  ;
; RD_n       ; D[4]          ; 8.957  ; 8.806  ; 9.519  ; 9.367  ;
; RD_n       ; D[5]          ; 7.618  ; 7.618  ; 8.079  ; 8.066  ;
; RD_n       ; D[6]          ; 7.617  ; 7.617  ; 8.080  ; 8.067  ;
; RD_n       ; D[7]          ; 7.622  ; 7.622  ; 8.082  ; 8.069  ;
; RD_n       ; U1OE_n        ; 7.360  ;        ;        ; 7.981  ;
; RESET_n    ; LEDG[9]       ;        ; 5.268  ; 5.600  ;        ;
; SW[9]      ; D[0]          ; 8.859  ; 8.774  ; 9.423  ; 9.188  ;
; SW[9]      ; D[1]          ; 8.922  ; 8.909  ; 9.356  ; 9.356  ;
; SW[9]      ; D[2]          ; 8.694  ; 8.556  ; 9.155  ; 9.107  ;
; SW[9]      ; D[3]          ; 9.166  ; 8.971  ; 9.627  ; 9.522  ;
; SW[9]      ; D[4]          ; 8.817  ; 8.632  ; 9.276  ; 9.181  ;
; SW[9]      ; D[5]          ; 8.530  ; 8.517  ; 9.111  ; 9.033  ;
; SW[9]      ; D[6]          ; 8.531  ; 9.214  ; 9.884  ; 9.032  ;
; SW[9]      ; D[7]          ; 8.533  ; 9.023  ; 9.667  ; 9.037  ;
; SW[9]      ; LEDG[8]       ; 9.887  ;        ;        ; 10.138 ;
; SW[9]      ; SRAM_CE_N     ;        ; 7.155  ; 7.472  ;        ;
; SW[9]      ; U1OE_n        ;        ; 8.387  ; 8.720  ;        ;
; WR_n       ; SRAM_DQ[0]    ; 6.052  ; 6.039  ; 6.444  ; 6.444  ;
; WR_n       ; SRAM_DQ[1]    ; 6.042  ; 6.029  ; 6.434  ; 6.434  ;
; WR_n       ; SRAM_DQ[2]    ; 6.303  ; 6.290  ; 6.693  ; 6.693  ;
; WR_n       ; SRAM_DQ[3]    ; 6.058  ; 6.045  ; 6.448  ; 6.448  ;
; WR_n       ; SRAM_DQ[4]    ; 6.266  ; 6.253  ; 6.662  ; 6.662  ;
; WR_n       ; SRAM_DQ[5]    ; 6.774  ; 6.761  ; 7.150  ; 7.150  ;
; WR_n       ; SRAM_DQ[6]    ; 6.276  ; 6.263  ; 6.672  ; 6.672  ;
; WR_n       ; SRAM_DQ[7]    ; 6.286  ; 6.273  ; 6.682  ; 6.682  ;
; WR_n       ; SRAM_WE_N     ; 6.702  ;        ;        ; 6.942  ;
; WR_n       ; U1OE_n        ; 8.523  ;        ;        ; 9.049  ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; D[0]          ; 8.822 ; 8.682 ; 9.384 ; 9.241 ;
; A[1]       ; D[1]          ; 9.061 ; 8.972 ; 9.684 ; 9.464 ;
; A[1]       ; D[2]          ; 8.790 ; 8.717 ; 9.369 ; 9.265 ;
; A[1]       ; D[3]          ; 8.833 ; 8.724 ; 9.456 ; 9.216 ;
; A[1]       ; D[4]          ; 8.909 ; 8.791 ; 9.489 ; 9.340 ;
; A[1]       ; SRAM_ADDR[1]  ; 6.536 ;       ;       ; 6.932 ;
; A[2]       ; BUSDIR_n      ;       ; 8.385 ; 8.894 ;       ;
; A[2]       ; D[0]          ; 8.343 ; 8.343 ; 9.225 ; 9.037 ;
; A[2]       ; D[1]          ; 8.706 ; 8.706 ; 9.519 ; 9.331 ;
; A[2]       ; D[2]          ; 8.274 ; 8.274 ; 9.116 ; 8.928 ;
; A[2]       ; D[3]          ; 8.361 ; 8.361 ; 9.239 ; 9.051 ;
; A[2]       ; D[4]          ; 8.317 ; 8.317 ; 9.199 ; 9.011 ;
; A[2]       ; D[5]          ; 8.330 ; 8.330 ; 9.209 ; 9.021 ;
; A[2]       ; D[6]          ; 8.330 ; 8.330 ; 9.208 ; 9.020 ;
; A[2]       ; D[7]          ; 8.333 ; 8.333 ; 9.213 ; 9.025 ;
; A[2]       ; SRAM_ADDR[2]  ; 5.509 ;       ;       ; 5.910 ;
; A[2]       ; U1OE_n        ;       ; 8.732 ; 9.265 ;       ;
; A[3]       ; BUSDIR_n      ;       ; 7.453 ; 7.901 ;       ;
; A[3]       ; D[0]          ; 7.411 ; 7.411 ; 8.232 ; 8.044 ;
; A[3]       ; D[1]          ; 7.774 ; 7.774 ; 8.526 ; 8.338 ;
; A[3]       ; D[2]          ; 7.342 ; 7.342 ; 8.123 ; 7.935 ;
; A[3]       ; D[3]          ; 7.429 ; 7.429 ; 8.246 ; 8.058 ;
; A[3]       ; D[4]          ; 7.385 ; 7.385 ; 8.206 ; 8.018 ;
; A[3]       ; D[5]          ; 7.398 ; 7.398 ; 8.216 ; 8.028 ;
; A[3]       ; D[6]          ; 7.398 ; 7.398 ; 8.215 ; 8.027 ;
; A[3]       ; D[7]          ; 7.401 ; 7.401 ; 8.220 ; 8.032 ;
; A[3]       ; SRAM_ADDR[3]  ; 5.627 ;       ;       ; 5.992 ;
; A[3]       ; U1OE_n        ;       ; 7.800 ; 8.272 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 8.043 ; 8.573 ;       ;
; A[4]       ; D[0]          ; 8.001 ; 8.001 ; 8.904 ; 8.716 ;
; A[4]       ; D[1]          ; 8.364 ; 8.364 ; 9.198 ; 9.010 ;
; A[4]       ; D[2]          ; 7.932 ; 7.932 ; 8.795 ; 8.607 ;
; A[4]       ; D[3]          ; 8.019 ; 8.019 ; 8.918 ; 8.730 ;
; A[4]       ; D[4]          ; 7.975 ; 7.975 ; 8.878 ; 8.690 ;
; A[4]       ; D[5]          ; 7.988 ; 7.988 ; 8.888 ; 8.700 ;
; A[4]       ; D[6]          ; 7.988 ; 7.988 ; 8.887 ; 8.699 ;
; A[4]       ; D[7]          ; 7.991 ; 7.991 ; 8.892 ; 8.704 ;
; A[4]       ; SRAM_ADDR[4]  ; 6.160 ;       ;       ; 6.599 ;
; A[4]       ; U1OE_n        ;       ; 8.390 ; 8.944 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 8.442 ; 8.939 ;       ;
; A[5]       ; D[0]          ; 8.400 ; 8.400 ; 9.270 ; 9.082 ;
; A[5]       ; D[1]          ; 8.763 ; 8.763 ; 9.564 ; 9.376 ;
; A[5]       ; D[2]          ; 8.331 ; 8.331 ; 9.161 ; 8.973 ;
; A[5]       ; D[3]          ; 8.418 ; 8.418 ; 9.284 ; 9.096 ;
; A[5]       ; D[4]          ; 8.374 ; 8.374 ; 9.244 ; 9.056 ;
; A[5]       ; D[5]          ; 8.387 ; 8.387 ; 9.254 ; 9.066 ;
; A[5]       ; D[6]          ; 8.387 ; 8.387 ; 9.253 ; 9.065 ;
; A[5]       ; D[7]          ; 8.390 ; 8.390 ; 9.258 ; 9.070 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.066 ;       ;       ; 5.402 ;
; A[5]       ; U1OE_n        ;       ; 8.789 ; 9.310 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 7.371 ; 7.790 ;       ;
; A[6]       ; D[0]          ; 7.329 ; 7.329 ; 8.121 ; 7.933 ;
; A[6]       ; D[1]          ; 7.692 ; 7.692 ; 8.415 ; 8.227 ;
; A[6]       ; D[2]          ; 7.260 ; 7.260 ; 8.012 ; 7.824 ;
; A[6]       ; D[3]          ; 7.347 ; 7.347 ; 8.135 ; 7.947 ;
; A[6]       ; D[4]          ; 7.303 ; 7.303 ; 8.095 ; 7.907 ;
; A[6]       ; D[5]          ; 7.316 ; 7.316 ; 8.105 ; 7.917 ;
; A[6]       ; D[6]          ; 7.316 ; 7.316 ; 8.104 ; 7.916 ;
; A[6]       ; D[7]          ; 7.319 ; 7.319 ; 8.109 ; 7.921 ;
; A[6]       ; SRAM_ADDR[6]  ; 5.406 ;       ;       ; 5.756 ;
; A[6]       ; U1OE_n        ;       ; 7.718 ; 8.161 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 8.825 ; 9.304 ;       ;
; A[7]       ; D[0]          ; 8.783 ; 8.783 ; 9.635 ; 9.447 ;
; A[7]       ; D[1]          ; 9.146 ; 9.146 ; 9.929 ; 9.741 ;
; A[7]       ; D[2]          ; 8.714 ; 8.714 ; 9.526 ; 9.338 ;
; A[7]       ; D[3]          ; 8.801 ; 8.801 ; 9.649 ; 9.461 ;
; A[7]       ; D[4]          ; 8.757 ; 8.757 ; 9.609 ; 9.421 ;
; A[7]       ; D[5]          ; 8.770 ; 8.770 ; 9.619 ; 9.431 ;
; A[7]       ; D[6]          ; 8.770 ; 8.770 ; 9.618 ; 9.430 ;
; A[7]       ; D[7]          ; 8.773 ; 8.773 ; 9.623 ; 9.435 ;
; A[7]       ; SRAM_ADDR[7]  ; 6.593 ;       ;       ; 6.943 ;
; A[7]       ; U1OE_n        ;       ; 9.172 ; 9.675 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 5.516 ;       ;       ; 5.827 ;
; A[9]       ; SRAM_ADDR[9]  ; 7.042 ;       ;       ; 7.389 ;
; A[10]      ; SRAM_ADDR[10] ; 4.955 ;       ;       ; 5.236 ;
; A[11]      ; SRAM_ADDR[11] ; 6.276 ;       ;       ; 6.698 ;
; A[12]      ; SRAM_ADDR[12] ; 6.303 ;       ;       ; 6.706 ;
; A[13]      ; SRAM_ADDR[13] ; 5.666 ;       ;       ; 6.043 ;
; A[14]      ; SRAM_ADDR[14] ; 7.751 ; 7.655 ; 8.295 ; 8.199 ;
; A[14]      ; SRAM_ADDR[15] ; 6.960 ; 6.802 ; 7.488 ; 7.357 ;
; A[14]      ; SRAM_ADDR[16] ; 7.118 ; 6.984 ; 7.642 ; 7.508 ;
; A[14]      ; SRAM_ADDR[17] ; 6.636 ; 6.540 ; 7.155 ; 7.087 ;
; A[14]      ; SRAM_LB_N     ; 7.311 ; 7.145 ; 7.838 ; 7.672 ;
; A[14]      ; SRAM_UB_N     ; 7.346 ; 7.507 ; 7.873 ; 8.034 ;
; A[15]      ; SRAM_ADDR[14] ; 7.784 ; 7.684 ; 8.305 ; 8.234 ;
; A[15]      ; SRAM_ADDR[15] ; 7.514 ; 7.417 ; 8.091 ; 7.924 ;
; A[15]      ; SRAM_ADDR[16] ; 6.661 ; 6.499 ; 7.189 ; 7.021 ;
; A[15]      ; SRAM_ADDR[17] ; 6.869 ; 6.773 ; 7.395 ; 7.295 ;
; A[15]      ; SRAM_LB_N     ; 6.860 ; 6.666 ; 7.387 ; 7.187 ;
; A[15]      ; SRAM_UB_N     ; 6.867 ; 7.056 ; 7.388 ; 7.583 ;
; D[0]       ; SRAM_DQ[0]    ; 5.483 ;       ;       ; 5.872 ;
; D[1]       ; SRAM_DQ[1]    ; 5.377 ;       ;       ; 5.746 ;
; D[2]       ; SRAM_DQ[2]    ; 5.373 ;       ;       ; 5.717 ;
; D[3]       ; SRAM_DQ[3]    ; 5.354 ;       ;       ; 5.692 ;
; D[4]       ; SRAM_DQ[4]    ; 5.288 ;       ;       ; 5.607 ;
; D[5]       ; SRAM_DQ[5]    ; 5.125 ;       ;       ; 5.462 ;
; D[6]       ; SRAM_DQ[6]    ; 5.431 ;       ;       ; 5.802 ;
; D[7]       ; SRAM_DQ[7]    ; 5.291 ;       ;       ; 5.612 ;
; IORQ_n     ; BUSDIR_n      ; 6.850 ;       ;       ; 7.420 ;
; IORQ_n     ; D[0]          ; 7.181 ; 6.993 ; 7.378 ; 7.378 ;
; IORQ_n     ; D[1]          ; 7.475 ; 7.287 ; 7.741 ; 7.741 ;
; IORQ_n     ; D[2]          ; 7.072 ; 6.884 ; 7.309 ; 7.309 ;
; IORQ_n     ; D[3]          ; 7.195 ; 7.007 ; 7.396 ; 7.396 ;
; IORQ_n     ; D[4]          ; 7.155 ; 6.967 ; 7.352 ; 7.352 ;
; IORQ_n     ; D[5]          ; 7.165 ; 6.977 ; 7.365 ; 7.365 ;
; IORQ_n     ; D[6]          ; 7.164 ; 6.976 ; 7.365 ; 7.365 ;
; IORQ_n     ; D[7]          ; 7.169 ; 6.981 ; 7.368 ; 7.368 ;
; IORQ_n     ; U1OE_n        ; 7.221 ;       ;       ; 7.767 ;
; KEY[0]     ; LEDG[9]       ;       ; 5.787 ; 6.358 ;       ;
; M1_n       ; BUSDIR_n      ;       ; 7.032 ; 7.393 ;       ;
; M1_n       ; D[0]          ; 6.990 ; 6.990 ; 7.724 ; 7.536 ;
; M1_n       ; D[1]          ; 7.353 ; 7.353 ; 8.018 ; 7.830 ;
; M1_n       ; D[2]          ; 6.921 ; 6.921 ; 7.615 ; 7.427 ;
; M1_n       ; D[3]          ; 7.008 ; 7.008 ; 7.738 ; 7.550 ;
; M1_n       ; D[4]          ; 6.964 ; 6.964 ; 7.698 ; 7.510 ;
; M1_n       ; D[5]          ; 6.977 ; 6.977 ; 7.708 ; 7.520 ;
; M1_n       ; D[6]          ; 6.977 ; 6.977 ; 7.707 ; 7.519 ;
; M1_n       ; D[7]          ; 6.980 ; 6.980 ; 7.712 ; 7.524 ;
; M1_n       ; U1OE_n        ;       ; 7.379 ; 7.764 ;       ;
; RD_n       ; BUSDIR_n      ; 6.795 ;       ;       ; 7.429 ;
; RD_n       ; D[0]          ; 6.430 ; 6.242 ; 6.720 ; 6.720 ;
; RD_n       ; D[1]          ; 6.724 ; 6.536 ; 7.083 ; 7.083 ;
; RD_n       ; D[2]          ; 6.321 ; 6.133 ; 6.651 ; 6.651 ;
; RD_n       ; D[3]          ; 6.444 ; 6.256 ; 6.738 ; 6.738 ;
; RD_n       ; D[4]          ; 6.404 ; 6.216 ; 6.694 ; 6.694 ;
; RD_n       ; D[5]          ; 6.414 ; 6.226 ; 6.707 ; 6.707 ;
; RD_n       ; D[6]          ; 6.413 ; 6.225 ; 6.707 ; 6.707 ;
; RD_n       ; D[7]          ; 6.418 ; 6.230 ; 6.710 ; 6.710 ;
; RD_n       ; U1OE_n        ; 7.166 ;       ;       ; 7.776 ;
; RESET_n    ; LEDG[9]       ;       ; 5.170 ; 5.506 ;       ;
; SW[9]      ; D[0]          ; 7.801 ; 7.801 ; 8.483 ; 8.295 ;
; SW[9]      ; D[1]          ; 8.164 ; 8.164 ; 8.777 ; 8.589 ;
; SW[9]      ; D[2]          ; 7.732 ; 7.732 ; 8.374 ; 8.186 ;
; SW[9]      ; D[3]          ; 7.819 ; 7.819 ; 8.497 ; 8.309 ;
; SW[9]      ; D[4]          ; 7.775 ; 7.775 ; 8.457 ; 8.269 ;
; SW[9]      ; D[5]          ; 7.788 ; 7.788 ; 8.467 ; 8.279 ;
; SW[9]      ; D[6]          ; 7.788 ; 7.788 ; 8.466 ; 8.278 ;
; SW[9]      ; D[7]          ; 7.791 ; 7.791 ; 8.471 ; 8.283 ;
; SW[9]      ; LEDG[8]       ; 9.610 ;       ;       ; 9.855 ;
; SW[9]      ; SRAM_CE_N     ;       ; 6.977 ; 7.284 ;       ;
; SW[9]      ; U1OE_n        ;       ; 8.145 ; 8.466 ;       ;
; WR_n       ; SRAM_DQ[0]    ; 5.420 ; 5.420 ; 5.994 ; 5.806 ;
; WR_n       ; SRAM_DQ[1]    ; 5.410 ; 5.410 ; 5.984 ; 5.796 ;
; WR_n       ; SRAM_DQ[2]    ; 5.661 ; 5.661 ; 6.233 ; 6.045 ;
; WR_n       ; SRAM_DQ[3]    ; 5.426 ; 5.426 ; 5.998 ; 5.810 ;
; WR_n       ; SRAM_DQ[4]    ; 5.624 ; 5.624 ; 6.202 ; 6.014 ;
; WR_n       ; SRAM_DQ[5]    ; 6.113 ; 6.113 ; 6.672 ; 6.484 ;
; WR_n       ; SRAM_DQ[6]    ; 5.634 ; 5.634 ; 6.212 ; 6.024 ;
; WR_n       ; SRAM_DQ[7]    ; 5.644 ; 5.644 ; 6.222 ; 6.034 ;
; WR_n       ; SRAM_WE_N     ; 6.537 ;       ;       ; 6.771 ;
; WR_n       ; U1OE_n        ; 8.207 ;       ;       ; 8.728 ;
+------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 6.492 ; 6.479 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.564 ; 6.551 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.942 ; 6.929 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.492 ; 6.479 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.582 ; 6.569 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.537 ; 6.524 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.550 ; 6.537 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.551 ; 6.538 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.553 ; 6.540 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.492 ; 6.479 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.564 ; 6.551 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.942 ; 6.929 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.492 ; 6.479 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.582 ; 6.569 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.537 ; 6.524 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.550 ; 6.537 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.551 ; 6.538 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.553 ; 6.540 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 6.273 ; 6.260 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.345 ; 6.332 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.723 ; 6.710 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.273 ; 6.260 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.363 ; 6.350 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.318 ; 6.305 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.331 ; 6.318 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.332 ; 6.319 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.334 ; 6.321 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.273 ; 6.260 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.345 ; 6.332 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.723 ; 6.710 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.273 ; 6.260 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.363 ; 6.350 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.318 ; 6.305 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.331 ; 6.318 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.332 ; 6.319 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.334 ; 6.321 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 5.435 ; 5.435 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.504 ; 5.504 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.867 ; 5.867 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.435 ; 5.435 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.522 ; 5.522 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.478 ; 5.478 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.494 ; 5.494 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.435 ; 5.435 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.504 ; 5.504 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.867 ; 5.867 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.435 ; 5.435 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.522 ; 5.522 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.478 ; 5.478 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.491 ; 5.491 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.491 ; 5.491 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.494 ; 5.494 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.627 ; 5.627 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.696 ; 5.696 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.059 ; 6.059 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.627 ; 5.627 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.714 ; 5.714 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.670 ; 5.670 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.683 ; 5.683 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.683 ; 5.683 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.686 ; 5.686 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.627 ; 5.627 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.696 ; 5.696 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.059 ; 6.059 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.627 ; 5.627 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.714 ; 5.714 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.670 ; 5.670 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.683 ; 5.683 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.683 ; 5.683 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.686 ; 5.686 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 6.414     ; 6.414     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.527     ; 6.527     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.834     ; 6.834     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.414     ; 6.414     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.542     ; 6.542     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.500     ; 6.500     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.511     ; 6.511     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.510     ; 6.510     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.515     ; 6.515     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.414     ; 6.414     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.527     ; 6.527     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.834     ; 6.834     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 6.414     ; 6.414     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 6.542     ; 6.542     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 6.500     ; 6.500     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.511     ; 6.511     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.510     ; 6.510     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.515     ; 6.515     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 6.006     ; 6.006     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.119     ; 6.119     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.426     ; 6.426     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.006     ; 6.006     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.134     ; 6.134     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.092     ; 6.092     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.103     ; 6.103     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.102     ; 6.102     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.107     ; 6.107     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.006     ; 6.006     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.119     ; 6.119     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.426     ; 6.426     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.006     ; 6.006     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.134     ; 6.134     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.092     ; 6.092     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.103     ; 6.103     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.102     ; 6.102     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.107     ; 6.107     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 5.556     ; 5.744     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.665     ; 5.853     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.959     ; 6.147     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.556     ; 5.744     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.679     ; 5.867     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.639     ; 5.827     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.649     ; 5.837     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.648     ; 5.836     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.653     ; 5.841     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.556     ; 5.744     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.665     ; 5.853     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.959     ; 6.147     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.556     ; 5.744     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.679     ; 5.867     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.639     ; 5.827     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.649     ; 5.837     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.648     ; 5.836     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.653     ; 5.841     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.359     ; 5.547     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.468     ; 5.656     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.762     ; 5.950     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.359     ; 5.547     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.482     ; 5.670     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.442     ; 5.630     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.452     ; 5.640     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.451     ; 5.639     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.456     ; 5.644     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.359     ; 5.547     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.468     ; 5.656     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.762     ; 5.950     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.359     ; 5.547     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.482     ; 5.670     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.442     ; 5.630     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.452     ; 5.640     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.451     ; 5.639     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.456     ; 5.644     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; SLTSL_n ; -2.354 ; -212.479        ;
; A[0]    ; -0.265 ; -2.941          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; A[0]    ; -0.627 ; -11.622        ;
; SLTSL_n ; -0.232 ; -4.390         ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; SLTSL_n ; -3.000 ; -188.319                      ;
; A[0]    ; -3.000 ; -67.852                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SLTSL_n'                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.354 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.957      ;
; -2.354 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.957      ;
; -2.352 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.383     ; 2.958      ;
; -2.309 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.381     ; 2.917      ;
; -2.309 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.381     ; 2.917      ;
; -2.307 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.378     ; 2.918      ;
; -2.297 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.894      ;
; -2.278 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.875      ;
; -2.276 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.876      ;
; -2.268 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.381     ; 2.876      ;
; -2.252 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.854      ;
; -2.252 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.854      ;
; -2.252 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.854      ;
; -2.250 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.855      ;
; -2.246 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.394     ; 2.841      ;
; -2.246 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.394     ; 2.841      ;
; -2.244 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.391     ; 2.842      ;
; -2.242 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.395     ; 2.836      ;
; -2.242 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.395     ; 2.836      ;
; -2.241 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.397     ; 2.833      ;
; -2.241 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.397     ; 2.833      ;
; -2.240 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.837      ;
; -2.239 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.394     ; 2.834      ;
; -2.238 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.383     ; 2.844      ;
; -2.238 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.383     ; 2.844      ;
; -2.236 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.380     ; 2.845      ;
; -2.229 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.829      ;
; -2.229 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.829      ;
; -2.228 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.830      ;
; -2.227 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.830      ;
; -2.223 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.376     ; 2.836      ;
; -2.218 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.393     ; 2.814      ;
; -2.218 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.393     ; 2.814      ;
; -2.216 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.390     ; 2.815      ;
; -2.207 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.804      ;
; -2.207 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.804      ;
; -2.207 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.382     ; 2.814      ;
; -2.207 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.382     ; 2.814      ;
; -2.205 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.805      ;
; -2.205 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.379     ; 2.815      ;
; -2.201 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.801      ;
; -2.201 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.801      ;
; -2.199 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.802      ;
; -2.197 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.390     ; 2.796      ;
; -2.197 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.390     ; 2.796      ;
; -2.196 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.793      ;
; -2.196 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.793      ;
; -2.195 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.394     ; 2.790      ;
; -2.195 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.394     ; 2.790      ;
; -2.195 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.797      ;
; -2.194 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.794      ;
; -2.193 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.391     ; 2.791      ;
; -2.187 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.784      ;
; -2.187 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.392     ; 2.784      ;
; -2.185 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.785      ;
; -2.184 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.789      ;
; -2.184 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.789      ;
; -2.183 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.393     ; 2.779      ;
; -2.183 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.382     ; 2.790      ;
; -2.182 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.381     ; 2.790      ;
; -2.181 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.781      ;
; -2.173 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.388     ; 2.774      ;
; -2.173 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.388     ; 2.774      ;
; -2.172 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.399     ; 2.762      ;
; -2.172 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.399     ; 2.762      ;
; -2.171 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.385     ; 2.775      ;
; -2.170 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.396     ; 2.763      ;
; -2.167 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.769      ;
; -2.165 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.770      ;
; -2.162 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.764      ;
; -2.162 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.764      ;
; -2.160 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.765      ;
; -2.158 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.399     ; 2.748      ;
; -2.158 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.399     ; 2.748      ;
; -2.156 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.396     ; 2.749      ;
; -2.152 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.378     ; 2.763      ;
; -2.150 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.750      ;
; -2.150 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.389     ; 2.750      ;
; -2.149 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.751      ;
; -2.148 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.751      ;
; -2.143 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.393     ; 2.739      ;
; -2.143 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.393     ; 2.739      ;
; -2.142 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.744      ;
; -2.142 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.387     ; 2.744      ;
; -2.141 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.390     ; 2.740      ;
; -2.140 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.745      ;
; -2.138 ; s_ff[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.388     ; 2.739      ;
; -2.137 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.401     ; 2.725      ;
; -2.137 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ; A[0]         ; SLTSL_n     ; 1.000        ; -0.401     ; 2.725      ;
; -2.136 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.741      ;
; -2.136 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.384     ; 2.741      ;
; -2.135 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ; A[0]         ; SLTSL_n     ; 1.000        ; -0.398     ; 2.726      ;
; -2.134 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.500        ; 0.334      ; 2.957      ;
; -2.134 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 0.500        ; 0.334      ; 2.957      ;
; -2.134 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.737      ;
; -2.134 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ; A[0]         ; SLTSL_n     ; 1.000        ; -0.386     ; 2.737      ;
; -2.134 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.381     ; 2.742      ;
; -2.132 ; s_fd[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 0.500        ; 0.337      ; 2.958      ;
; -2.132 ; s_fc[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ; A[0]         ; SLTSL_n     ; 1.000        ; -0.383     ; 2.738      ;
; -2.130 ; s_fe[0]   ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 1.000        ; -0.391     ; 2.728      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'A[0]'                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.265 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 2.655      ; 3.407      ;
; -0.265 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 2.655      ; 3.407      ;
; -0.265 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 2.655      ; 3.407      ;
; -0.265 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 2.655      ; 3.407      ;
; -0.265 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 2.655      ; 3.407      ;
; -0.255 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.402      ;
; -0.164 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 2.656      ; 3.307      ;
; -0.164 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 2.656      ; 3.307      ;
; -0.164 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 2.656      ; 3.307      ;
; -0.164 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 2.656      ; 3.307      ;
; -0.095 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.242      ;
; -0.095 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.242      ;
; -0.095 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.242      ;
; -0.095 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.242      ;
; -0.095 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 2.660      ; 3.242      ;
; -0.046 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 2.657      ; 3.190      ;
; -0.046 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 2.657      ; 3.190      ;
; -0.046 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 2.657      ; 3.190      ;
; -0.046 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 2.657      ; 3.190      ;
; -0.046 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 2.657      ; 3.190      ;
; 0.949  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 3.369      ; 3.407      ;
; 0.949  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 3.369      ; 3.407      ;
; 0.949  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 3.369      ; 3.407      ;
; 0.949  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 3.369      ; 3.407      ;
; 0.949  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 3.369      ; 3.407      ;
; 0.959  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.402      ;
; 1.050  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 3.370      ; 3.307      ;
; 1.050  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 3.370      ; 3.307      ;
; 1.050  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 3.370      ; 3.307      ;
; 1.050  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 3.370      ; 3.307      ;
; 1.056  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 1.000        ; 2.655      ; 2.586      ;
; 1.056  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 1.000        ; 2.655      ; 2.586      ;
; 1.056  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 1.000        ; 2.655      ; 2.586      ;
; 1.056  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 1.000        ; 2.655      ; 2.586      ;
; 1.056  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 1.000        ; 2.655      ; 2.586      ;
; 1.063  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.584      ;
; 1.083  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.564      ;
; 1.083  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.564      ;
; 1.083  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.564      ;
; 1.083  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.564      ;
; 1.083  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 2.660      ; 2.564      ;
; 1.117  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 2.657      ; 2.527      ;
; 1.117  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 2.657      ; 2.527      ;
; 1.117  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 2.657      ; 2.527      ;
; 1.117  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 2.657      ; 2.527      ;
; 1.117  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 2.657      ; 2.527      ;
; 1.119  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.242      ;
; 1.119  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.242      ;
; 1.119  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.242      ;
; 1.119  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.242      ;
; 1.119  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 1.000        ; 3.374      ; 3.242      ;
; 1.145  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 1.000        ; 2.656      ; 2.498      ;
; 1.145  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 1.000        ; 2.656      ; 2.498      ;
; 1.145  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 1.000        ; 2.656      ; 2.498      ;
; 1.145  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 1.000        ; 2.656      ; 2.498      ;
; 1.168  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 1.000        ; 3.371      ; 3.190      ;
; 1.168  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 1.000        ; 3.371      ; 3.190      ;
; 1.168  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 1.000        ; 3.371      ; 3.190      ;
; 1.168  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 1.000        ; 3.371      ; 3.190      ;
; 1.168  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 1.000        ; 3.371      ; 3.190      ;
; 1.270  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.500        ; 3.369      ; 2.586      ;
; 1.270  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.500        ; 3.369      ; 2.586      ;
; 1.270  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.500        ; 3.369      ; 2.586      ;
; 1.270  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.500        ; 3.369      ; 2.586      ;
; 1.270  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.500        ; 3.369      ; 2.586      ;
; 1.277  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.584      ;
; 1.297  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.564      ;
; 1.297  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.564      ;
; 1.297  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.564      ;
; 1.297  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.564      ;
; 1.297  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.500        ; 3.374      ; 2.564      ;
; 1.331  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.500        ; 3.371      ; 2.527      ;
; 1.331  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.500        ; 3.371      ; 2.527      ;
; 1.331  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.500        ; 3.371      ; 2.527      ;
; 1.331  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.500        ; 3.371      ; 2.527      ;
; 1.331  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.500        ; 3.371      ; 2.527      ;
; 1.359  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.500        ; 3.370      ; 2.498      ;
; 1.359  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.500        ; 3.370      ; 2.498      ;
; 1.359  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.500        ; 3.370      ; 2.498      ;
; 1.359  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.500        ; 3.370      ; 2.498      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'A[0]'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.627 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 3.488      ; 2.465      ;
; -0.627 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 3.488      ; 2.465      ;
; -0.627 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 3.488      ; 2.465      ;
; -0.627 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 3.488      ; 2.465      ;
; -0.601 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 3.489      ; 2.492      ;
; -0.601 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 3.489      ; 2.492      ;
; -0.601 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 3.489      ; 2.492      ;
; -0.601 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 3.489      ; 2.492      ;
; -0.601 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 3.489      ; 2.492      ;
; -0.570 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.526      ;
; -0.570 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.526      ;
; -0.570 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.526      ;
; -0.570 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.526      ;
; -0.570 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.526      ;
; -0.549 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 3.492      ; 2.547      ;
; -0.542 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 3.487      ; 2.549      ;
; -0.542 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 3.487      ; 2.549      ;
; -0.542 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 3.487      ; 2.549      ;
; -0.542 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 3.487      ; 2.549      ;
; -0.542 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 3.487      ; 2.549      ;
; -0.420 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 3.489      ; 3.153      ;
; -0.420 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 3.489      ; 3.153      ;
; -0.420 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 3.489      ; 3.153      ;
; -0.420 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 3.489      ; 3.153      ;
; -0.420 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 3.489      ; 3.153      ;
; -0.387 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 2.768      ; 2.465      ;
; -0.387 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 2.768      ; 2.465      ;
; -0.387 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 2.768      ; 2.465      ;
; -0.387 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 2.768      ; 2.465      ;
; -0.374 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.202      ;
; -0.374 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.202      ;
; -0.374 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.202      ;
; -0.374 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.202      ;
; -0.374 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.202      ;
; -0.361 ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; 0.000        ; 2.769      ; 2.492      ;
; -0.361 ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; 0.000        ; 2.769      ; 2.492      ;
; -0.361 ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; 0.000        ; 2.769      ; 2.492      ;
; -0.361 ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; 0.000        ; 2.769      ; 2.492      ;
; -0.361 ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; 0.000        ; 2.769      ; 2.492      ;
; -0.330 ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.526      ;
; -0.330 ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.526      ;
; -0.330 ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.526      ;
; -0.330 ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.526      ;
; -0.330 ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.526      ;
; -0.309 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 2.772      ; 2.547      ;
; -0.309 ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; 0.000        ; 3.488      ; 3.263      ;
; -0.309 ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; 0.000        ; 3.488      ; 3.263      ;
; -0.309 ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; 0.000        ; 3.488      ; 3.263      ;
; -0.309 ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; 0.000        ; 3.488      ; 3.263      ;
; -0.302 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 2.767      ; 2.549      ;
; -0.302 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 2.767      ; 2.549      ;
; -0.302 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 2.767      ; 2.549      ;
; -0.302 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 2.767      ; 2.549      ;
; -0.302 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 2.767      ; 2.549      ;
; -0.221 ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; 0.000        ; 3.492      ; 3.355      ;
; -0.212 ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; 0.000        ; 3.487      ; 3.359      ;
; -0.212 ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; 0.000        ; 3.487      ; 3.359      ;
; -0.212 ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; 0.000        ; 3.487      ; 3.359      ;
; -0.212 ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; 0.000        ; 3.487      ; 3.359      ;
; -0.212 ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; 0.000        ; 3.487      ; 3.359      ;
; 0.780  ; A[0]      ; s_fe[0] ; A[0]         ; A[0]        ; -0.500       ; 2.769      ; 3.153      ;
; 0.780  ; A[0]      ; s_fe[1] ; A[0]         ; A[0]        ; -0.500       ; 2.769      ; 3.153      ;
; 0.780  ; A[0]      ; s_fe[2] ; A[0]         ; A[0]        ; -0.500       ; 2.769      ; 3.153      ;
; 0.780  ; A[0]      ; s_fe[3] ; A[0]         ; A[0]        ; -0.500       ; 2.769      ; 3.153      ;
; 0.780  ; A[0]      ; s_fe[4] ; A[0]         ; A[0]        ; -0.500       ; 2.769      ; 3.153      ;
; 0.826  ; A[0]      ; s_fc[0] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.202      ;
; 0.826  ; A[0]      ; s_fc[1] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.202      ;
; 0.826  ; A[0]      ; s_fc[2] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.202      ;
; 0.826  ; A[0]      ; s_fc[3] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.202      ;
; 0.826  ; A[0]      ; s_fc[4] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.202      ;
; 0.891  ; A[0]      ; s_fd[1] ; A[0]         ; A[0]        ; -0.500       ; 2.768      ; 3.263      ;
; 0.891  ; A[0]      ; s_fd[2] ; A[0]         ; A[0]        ; -0.500       ; 2.768      ; 3.263      ;
; 0.891  ; A[0]      ; s_fd[3] ; A[0]         ; A[0]        ; -0.500       ; 2.768      ; 3.263      ;
; 0.891  ; A[0]      ; s_fd[4] ; A[0]         ; A[0]        ; -0.500       ; 2.768      ; 3.263      ;
; 0.979  ; A[0]      ; s_fd[0] ; A[0]         ; A[0]        ; -0.500       ; 2.772      ; 3.355      ;
; 0.988  ; A[0]      ; s_ff[0] ; A[0]         ; A[0]        ; -0.500       ; 2.767      ; 3.359      ;
; 0.988  ; A[0]      ; s_ff[1] ; A[0]         ; A[0]        ; -0.500       ; 2.767      ; 3.359      ;
; 0.988  ; A[0]      ; s_ff[2] ; A[0]         ; A[0]        ; -0.500       ; 2.767      ; 3.359      ;
; 0.988  ; A[0]      ; s_ff[3] ; A[0]         ; A[0]        ; -0.500       ; 2.767      ; 3.359      ;
; 0.988  ; A[0]      ; s_ff[4] ; A[0]         ; A[0]        ; -0.500       ; 2.767      ; 3.359      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SLTSL_n'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.232 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.208      ; 2.620      ;
; -0.207 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.215      ; 2.652      ;
; -0.195 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.215      ; 2.664      ;
; -0.194 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.222      ; 2.672      ;
; -0.194 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.221      ; 2.671      ;
; -0.188 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.206      ; 2.662      ;
; -0.166 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.215      ; 2.693      ;
; -0.166 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.214      ; 2.692      ;
; -0.154 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.215      ; 2.705      ;
; -0.149 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.212      ; 2.707      ;
; -0.146 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.208      ; 2.706      ;
; -0.144 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.206      ; 2.706      ;
; -0.141 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.213      ; 2.716      ;
; -0.139 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.209      ; 2.714      ;
; -0.137 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.214      ; 2.721      ;
; -0.130 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.210      ; 2.724      ;
; -0.126 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.204      ; 2.722      ;
; -0.126 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.210      ; 2.728      ;
; -0.126 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.202      ; 2.720      ;
; -0.125 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.213      ; 2.732      ;
; -0.121 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.207      ; 2.730      ;
; -0.117 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.209      ; 2.736      ;
; -0.111 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.200      ; 2.733      ;
; -0.108 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.212      ; 2.748      ;
; -0.106 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.204      ; 2.742      ;
; -0.101 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.202      ; 2.745      ;
; -0.100 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.208      ; 2.752      ;
; -0.095 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.206      ; 2.755      ;
; -0.091 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.207      ; 2.760      ;
; -0.085 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.208      ; 2.767      ;
; -0.085 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; -0.500       ; 3.209      ; 2.768      ;
; -0.085 ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; -0.500       ; 3.215      ; 2.774      ;
; 0.099  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.208      ; 3.451      ;
; 0.159  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.206      ; 3.509      ;
; 0.160  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.222      ; 3.526      ;
; 0.160  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.221      ; 3.525      ;
; 0.163  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.215      ; 3.522      ;
; 0.172  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.215      ; 3.531      ;
; 0.172  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.214      ; 3.530      ;
; 0.175  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.215      ; 3.534      ;
; 0.189  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.212      ; 3.545      ;
; 0.189  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.206      ; 3.539      ;
; 0.193  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.213      ; 3.550      ;
; 0.193  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.208      ; 3.545      ;
; 0.196  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[0]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[0]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.035      ; 0.315      ;
; 0.203  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.210      ; 3.557      ;
; 0.212  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.214      ; 3.570      ;
; 0.214  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.215      ; 3.573      ;
; 0.214  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.210      ; 3.568      ;
; 0.222  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.213      ; 3.579      ;
; 0.229  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.202      ; 3.575      ;
; 0.239  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.200      ; 3.583      ;
; 0.240  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.204      ; 3.588      ;
; 0.253  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.207      ; 3.604      ;
; 0.258  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.209      ; 3.611      ;
; 0.259  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.204      ; 3.607      ;
; 0.261  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.202      ; 3.607      ;
; 0.262  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.212      ; 3.618      ;
; 0.265  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.207      ; 3.616      ;
; 0.266  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.206      ; 3.616      ;
; 0.269  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.208      ; 3.621      ;
; 0.282  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.209      ; 3.635      ;
; 0.286  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.208      ; 3.638      ;
; 0.286  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_address_reg0  ; A[0]         ; SLTSL_n     ; 0.000        ; 3.209      ; 3.639      ;
; 0.291  ; A[0]                                                                                              ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ; A[0]         ; SLTSL_n     ; 0.000        ; 3.215      ; 3.650      ;
; 0.365  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[1]             ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.035      ; 0.484      ;
; 0.920  ; s_fc[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; 0.370      ; 0.914      ;
; 0.974  ; s_fe[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; 0.373      ; 0.971      ;
; 1.023  ; s_ff[0]                                                                                           ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ; A[0]         ; SLTSL_n     ; -0.500       ; 0.375      ; 1.022      ;
; 1.035  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a9                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 1.151      ;
; 1.035  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 1.151      ;
; 1.035  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 1.151      ;
; 1.035  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 1.151      ;
; 1.035  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.026      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a8                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a4                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a6                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a7                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a31                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20                    ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
; 1.036  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5~porta_we_reg  ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a5                     ; SLTSL_n      ; SLTSL_n     ; 0.000        ; 0.025      ; 1.151      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SLTSL_n ; Rise       ; SLTSL_n                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|address_reg_a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|out_address_reg_a[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a23~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a25~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a29~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a3                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SLTSL_n ; Fall       ; ram:ram|altsyncram:altsyncram_component|altsyncram_5if1:auto_generated|ram_block1a30~porta_address_reg0 ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'A[0]'                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fc[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fc[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fd[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fd[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_fe[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_fe[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_ff[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Fall       ; s_ff[4]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]     ;
; -0.389 ; -0.205       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]     ;
; -0.388 ; -0.204       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]     ;
; -0.378 ; -0.162       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[1]     ;
; -0.378 ; -0.162       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[2]     ;
; -0.378 ; -0.162       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[3]     ;
; -0.378 ; -0.162       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[4]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[0]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[1]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[2]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[3]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fc[4]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fd[0]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[0]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[1]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[2]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[3]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_fe[4]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[0]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[1]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[2]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[3]     ;
; -0.377 ; -0.161       ; 0.216          ; High Pulse Width ; A[0]  ; Fall       ; s_ff[4]     ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]|clk ;
; -0.209 ; -0.209       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]|clk ;
; -0.208 ; -0.208       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; A[0]       ; 2.500  ; 3.645 ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.076 ; 0.745 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.156  ; 1.935 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 2.117  ; 3.216 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 1.495  ; 2.501 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 1.888  ; 2.995 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 2.165  ; 3.271 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 0.962  ; 1.940 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 2.500  ; 3.645 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.141  ; 1.056 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.090 ; 0.781 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.111  ; 0.946 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.141  ; 1.056 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.007 ; 0.859 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.070  ; 0.951 ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 1.786  ; 2.931 ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.790 ; 0.031 ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.442  ; 1.221 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; 1.403  ; 2.502 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; 0.781  ; 1.787 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; 1.174  ; 2.281 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; 1.451  ; 2.557 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 0.248  ; 1.226 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; 1.786  ; 2.931 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; -0.573 ; 0.342 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.804 ; 0.067 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.603 ; 0.232 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.573 ; 0.342 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.721 ; 0.145 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.644 ; 0.237 ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 1.802  ; 2.680 ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.254 ; 0.636 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 0.233  ; 1.252 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 0.108  ; 1.110 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.058 ; 0.902 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.407 ; 0.525 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.219 ; 0.721 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.449 ; 0.455 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 0.118  ; 1.085 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.136 ; 0.782 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.113  ; 1.047 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 0.023  ; 0.988 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -0.255 ; 0.669 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -0.253 ; 0.650 ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.975  ; 1.725 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 1.802  ; 2.680 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 1.258  ; 2.141 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; -0.223 ; 0.738 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.801 ; 0.050 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.244 ; 0.693 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.613 ; 0.273 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.223 ; 0.738 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.705 ; 0.160 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.636 ; 0.233 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.833 ; 0.018 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; -0.596 ; 0.286 ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 0.458  ; 1.379 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.387  ; -0.300 ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.387  ; -0.300 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.426 ; -1.217 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -1.647 ; -2.690 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.049 ; -2.004 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -1.428 ; -2.478 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.693 ; -2.742 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.358 ; -1.290 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -2.015 ; -3.102 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.537  ; -0.293 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.516  ; -0.316 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.537  ; -0.293 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.429  ; -0.426 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.342  ; -0.494 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.501  ; -0.330 ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 1.107  ; 0.420  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.107  ; 0.420  ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.294  ; -0.497 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; -0.927 ; -1.970 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; -0.329 ; -1.284 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; -0.708 ; -1.758 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; -0.973 ; -2.022 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 0.362  ; -0.570 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.295 ; -2.382 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; 1.257  ; 0.427  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.236  ; 0.404  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.257  ; 0.427  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.149  ; 0.294  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.062  ; 0.226  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.221  ; 0.390  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 1.279  ; 0.460  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.692  ; -0.139 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.050  ; 0.204  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.279  ; 0.460  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.141  ; 0.323  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.224  ; 0.409  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.063  ; 0.225  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.113  ; 0.280  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.266  ; 0.456  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.127  ; 0.318  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 1.013  ; 0.177  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.056  ; 0.217  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.075  ; 0.232  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.234  ; 0.407  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.794  ; -0.020 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; -0.296 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.521  ; -0.326 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.382  ; 0.631  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 1.382  ; 0.631  ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.117  ; 0.271  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.005  ; 0.162  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.029  ; 0.212  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.286  ; 0.490  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.079  ; 0.250  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 1.151  ; 0.334  ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 1.046  ; 0.197  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 0.459  ; -0.393 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 4.195 ; 4.249 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 6.462 ; 6.477 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 6.426 ; 6.460 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 6.411 ; 6.477 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 6.462 ; 6.476 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 6.268 ; 6.296 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 6.319 ; 6.329 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.010 ; 6.137 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 5.621 ; 5.640 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 5.655 ; 5.651 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 5.692 ; 5.729 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 5.728 ; 5.784 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 5.767 ; 5.822 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.010 ; 6.137 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 5.519 ; 5.509 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.182 ; 6.135 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 5.986 ; 5.904 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 5.967 ; 5.931 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.071 ; 6.024 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 5.980 ; 5.913 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 5.976 ; 5.847 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.182 ; 6.135 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.102 ; 6.133 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.840 ; 5.878 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.655 ; 5.644 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.827 ; 5.878 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.737 ; 5.770 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.778 ; 5.785 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.840 ; 5.796 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.788 ; 5.800 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.664 ; 5.650 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.525 ; 6.514 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.377 ; 6.332 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.525 ; 6.514 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.390 ; 6.301 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.347 ; 6.333 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.494 ; 6.261 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.495 ; 6.410 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.489 ; 6.505 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 7.446 ; 7.452 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.535 ; 4.214 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 6.476 ; 6.542 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 7.446 ; 7.452 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 7.252 ; 7.218 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 7.142 ; 7.193 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 8.085 ; 8.113 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 8.269 ; 8.224 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.527 ; 4.524 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 4.195 ; 4.249 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 7.182 ; 7.197 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 7.146 ; 7.180 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 7.131 ; 7.197 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 7.182 ; 7.196 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 6.988 ; 7.016 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 7.039 ; 7.049 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 6.730 ; 6.857 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 6.341 ; 6.360 ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.375 ; 6.371 ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.412 ; 6.449 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.448 ; 6.504 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.487 ; 6.542 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.730 ; 6.857 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 6.239 ; 6.229 ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.902 ; 6.855 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.706 ; 6.624 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.687 ; 6.651 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.791 ; 6.744 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.700 ; 6.633 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.696 ; 6.567 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.902 ; 6.855 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.822 ; 6.853 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 6.560 ; 6.598 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 6.375 ; 6.364 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 6.547 ; 6.598 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 6.457 ; 6.490 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 6.498 ; 6.505 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.560 ; 6.516 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 6.508 ; 6.520 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 6.384 ; 6.370 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 7.245 ; 7.234 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 7.097 ; 7.052 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 7.245 ; 7.234 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 7.110 ; 7.021 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 7.067 ; 7.053 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 7.214 ; 6.981 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 7.215 ; 7.130 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 7.209 ; 7.225 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 8.166 ; 8.172 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.535 ; 4.214 ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 7.196 ; 7.262 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 8.166 ; 8.172 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 7.972 ; 7.938 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 7.862 ; 7.913 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 8.805 ; 8.833 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 8.989 ; 8.944 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.527 ; 4.524 ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 4.773 ; 4.924 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 4.566 ; 4.623 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 4.397 ; 4.390 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 4.499 ; 4.479 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 4.773 ; 4.778 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 4.542 ; 4.517 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 3.830 ; 4.452 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.307 ; 4.924 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 4.212 ; 4.810 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.265 ; 4.754 ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.265 ; 4.754 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.814 ; 3.531 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.680 ; 4.280 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 7.704 ; 7.824 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.175 ; 7.204 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.258 ; 7.319 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.141 ; 7.228 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.704 ; 7.824 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 7.110 ; 7.175 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.252 ; 7.336 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.247 ; 7.340 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.396 ; 7.490 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.265 ; 4.754 ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.265 ; 4.754 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.814 ; 3.531 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.680 ; 4.280 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.494 ; 3.425 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 4.264 ; 4.290 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.419 ; 4.455 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.566 ; 4.628 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.264 ; 4.290 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.447 ; 4.492 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.303 ; 4.323 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 5.195 ; 5.190 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 5.285 ; 5.313 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 5.318 ; 5.346 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 5.373 ; 5.432 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 5.405 ; 5.451 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 5.443 ; 5.487 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 5.667 ; 5.797 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 5.195 ; 5.190 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 5.381 ; 5.333 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 5.390 ; 5.343 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 5.392 ; 5.352 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 5.623 ; 5.441 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 5.382 ; 5.333 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 5.381 ; 5.458 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 5.593 ; 5.651 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 5.500 ; 5.530 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.073 ; 5.073 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.073 ; 5.082 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.250 ; 5.294 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.174 ; 5.239 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.193 ; 5.227 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.300 ; 5.285 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.209 ; 5.235 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.083 ; 5.073 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 5.649 ; 5.598 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 5.659 ; 5.612 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 5.818 ; 5.844 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 5.649 ; 5.598 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 5.652 ; 5.602 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 5.768 ; 5.735 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 5.759 ; 5.727 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 5.760 ; 5.801 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 3.458 ; 4.128 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.458 ; 4.128 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 5.943 ; 6.010 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.034 ; 6.089 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 5.998 ; 6.004 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 5.722 ; 5.712 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 5.759 ; 5.756 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 5.906 ; 5.892 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.716 ; 3.629 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.494 ; 3.425 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 4.264 ; 4.290 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.419 ; 4.455 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.566 ; 4.628 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.264 ; 4.290 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.447 ; 4.492 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.303 ; 4.323 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 5.909 ; 5.904 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 5.999 ; 6.027 ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.032 ; 6.060 ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.087 ; 6.146 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.119 ; 6.165 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.157 ; 6.201 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.381 ; 6.511 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 5.909 ; 5.904 ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.095 ; 6.047 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.104 ; 6.057 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.106 ; 6.066 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.337 ; 6.155 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.096 ; 6.047 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.095 ; 6.172 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.307 ; 6.365 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.214 ; 6.244 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.787 ; 5.787 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.787 ; 5.796 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.964 ; 6.008 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.888 ; 5.953 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.907 ; 5.941 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.014 ; 5.999 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.923 ; 5.949 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.797 ; 5.787 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.363 ; 6.312 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.373 ; 6.326 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.532 ; 6.558 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.363 ; 6.312 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.366 ; 6.316 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.482 ; 6.449 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.473 ; 6.441 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.474 ; 6.515 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 3.458 ; 4.128 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.458 ; 4.128 ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 6.657 ; 6.724 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.748 ; 6.803 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 6.712 ; 6.718 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 6.436 ; 6.426 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 6.473 ; 6.470 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 6.620 ; 6.606 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.716 ; 3.629 ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 3.717 ; 3.721 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 3.947 ; 3.898 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 3.717 ; 3.721 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 3.813 ; 3.850 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 4.077 ; 4.138 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 3.850 ; 3.882 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 3.728 ; 4.346 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.177 ; 4.797 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 4.087 ; 4.689 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.147 ; 4.632 ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.147 ; 4.632 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.763 ; 3.476 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.581 ; 4.188 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 3.717 ; 3.721 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 3.947 ; 3.898 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 3.717 ; 3.721 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 3.813 ; 3.850 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 4.077 ; 4.138 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 3.850 ; 3.882 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 3.728 ; 4.346 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.177 ; 4.797 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 4.087 ; 4.689 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.147 ; 4.632 ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.147 ; 4.632 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.763 ; 3.476 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.581 ; 4.188 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; D[0]          ; 5.812 ; 5.846 ; 6.732 ; 6.766 ;
; A[1]       ; D[1]          ; 6.133 ; 6.179 ; 7.057 ; 7.103 ;
; A[1]       ; D[2]          ; 5.856 ; 5.870 ; 6.830 ; 6.844 ;
; A[1]       ; D[3]          ; 6.145 ; 6.173 ; 7.095 ; 7.123 ;
; A[1]       ; D[4]          ; 5.898 ; 5.908 ; 6.872 ; 6.882 ;
; A[1]       ; SRAM_ADDR[1]  ; 4.379 ;       ;       ; 5.182 ;
; A[2]       ; BUSDIR_n      ;       ; 5.560 ; 6.565 ;       ;
; A[2]       ; D[0]          ; 6.810 ; 6.844 ; 7.863 ; 7.904 ;
; A[2]       ; D[1]          ; 7.128 ; 7.174 ; 8.171 ; 8.230 ;
; A[2]       ; D[2]          ; 6.708 ; 6.722 ; 7.699 ; 7.713 ;
; A[2]       ; D[3]          ; 6.981 ; 7.009 ; 8.071 ; 8.099 ;
; A[2]       ; D[4]          ; 6.750 ; 6.760 ; 7.744 ; 7.754 ;
; A[2]       ; D[5]          ; 6.550 ; 6.531 ; 7.705 ; 7.705 ;
; A[2]       ; D[6]          ; 6.541 ; 6.522 ; 7.698 ; 7.698 ;
; A[2]       ; D[7]          ; 6.551 ; 6.532 ; 7.708 ; 7.708 ;
; A[2]       ; SRAM_ADDR[2]  ; 3.660 ;       ;       ; 4.400 ;
; A[2]       ; U1OE_n        ;       ; 5.858 ; 6.813 ;       ;
; A[3]       ; BUSDIR_n      ;       ; 4.938 ; 5.850 ;       ;
; A[3]       ; D[0]          ; 6.188 ; 6.222 ; 7.148 ; 7.189 ;
; A[3]       ; D[1]          ; 6.506 ; 6.552 ; 7.456 ; 7.515 ;
; A[3]       ; D[2]          ; 6.086 ; 6.100 ; 6.984 ; 6.998 ;
; A[3]       ; D[3]          ; 6.359 ; 6.387 ; 7.356 ; 7.384 ;
; A[3]       ; D[4]          ; 6.128 ; 6.138 ; 7.029 ; 7.039 ;
; A[3]       ; D[5]          ; 5.928 ; 5.909 ; 6.990 ; 6.990 ;
; A[3]       ; D[6]          ; 5.919 ; 5.900 ; 6.983 ; 6.983 ;
; A[3]       ; D[7]          ; 5.929 ; 5.910 ; 6.993 ; 6.993 ;
; A[3]       ; SRAM_ADDR[3]  ; 3.733 ;       ;       ; 4.469 ;
; A[3]       ; U1OE_n        ;       ; 5.236 ; 6.098 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 5.331 ; 6.344 ;       ;
; A[4]       ; D[0]          ; 6.581 ; 6.615 ; 7.642 ; 7.683 ;
; A[4]       ; D[1]          ; 6.899 ; 6.945 ; 7.950 ; 8.009 ;
; A[4]       ; D[2]          ; 6.479 ; 6.493 ; 7.478 ; 7.492 ;
; A[4]       ; D[3]          ; 6.752 ; 6.780 ; 7.850 ; 7.878 ;
; A[4]       ; D[4]          ; 6.521 ; 6.531 ; 7.523 ; 7.533 ;
; A[4]       ; D[5]          ; 6.321 ; 6.302 ; 7.484 ; 7.484 ;
; A[4]       ; D[6]          ; 6.312 ; 6.293 ; 7.477 ; 7.477 ;
; A[4]       ; D[7]          ; 6.322 ; 6.303 ; 7.487 ; 7.487 ;
; A[4]       ; SRAM_ADDR[4]  ; 4.091 ;       ;       ; 4.938 ;
; A[4]       ; U1OE_n        ;       ; 5.629 ; 6.592 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 5.608 ; 6.620 ;       ;
; A[5]       ; D[0]          ; 6.858 ; 6.892 ; 7.918 ; 7.959 ;
; A[5]       ; D[1]          ; 7.176 ; 7.222 ; 8.226 ; 8.285 ;
; A[5]       ; D[2]          ; 6.756 ; 6.770 ; 7.754 ; 7.768 ;
; A[5]       ; D[3]          ; 7.029 ; 7.057 ; 8.126 ; 8.154 ;
; A[5]       ; D[4]          ; 6.798 ; 6.808 ; 7.799 ; 7.809 ;
; A[5]       ; D[5]          ; 6.598 ; 6.579 ; 7.760 ; 7.760 ;
; A[5]       ; D[6]          ; 6.589 ; 6.570 ; 7.753 ; 7.753 ;
; A[5]       ; D[7]          ; 6.599 ; 6.580 ; 7.763 ; 7.763 ;
; A[5]       ; SRAM_ADDR[5]  ; 3.338 ;       ;       ; 4.023 ;
; A[5]       ; U1OE_n        ;       ; 5.906 ; 6.868 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 4.886 ; 5.778 ;       ;
; A[6]       ; D[0]          ; 6.136 ; 6.170 ; 7.076 ; 7.117 ;
; A[6]       ; D[1]          ; 6.454 ; 6.500 ; 7.384 ; 7.443 ;
; A[6]       ; D[2]          ; 6.034 ; 6.048 ; 6.912 ; 6.926 ;
; A[6]       ; D[3]          ; 6.307 ; 6.335 ; 7.284 ; 7.312 ;
; A[6]       ; D[4]          ; 6.076 ; 6.086 ; 6.957 ; 6.967 ;
; A[6]       ; D[5]          ; 5.876 ; 5.857 ; 6.918 ; 6.918 ;
; A[6]       ; D[6]          ; 5.867 ; 5.848 ; 6.911 ; 6.911 ;
; A[6]       ; D[7]          ; 5.877 ; 5.858 ; 6.921 ; 6.921 ;
; A[6]       ; SRAM_ADDR[6]  ; 3.565 ;       ;       ; 4.290 ;
; A[6]       ; U1OE_n        ;       ; 5.205 ; 6.033 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 5.884 ; 6.919 ;       ;
; A[7]       ; D[0]          ; 7.134 ; 7.168 ; 8.217 ; 8.258 ;
; A[7]       ; D[1]          ; 7.452 ; 7.498 ; 8.525 ; 8.584 ;
; A[7]       ; D[2]          ; 7.032 ; 7.046 ; 8.053 ; 8.067 ;
; A[7]       ; D[3]          ; 7.305 ; 7.333 ; 8.425 ; 8.453 ;
; A[7]       ; D[4]          ; 7.074 ; 7.084 ; 8.098 ; 8.108 ;
; A[7]       ; D[5]          ; 6.874 ; 6.855 ; 8.059 ; 8.059 ;
; A[7]       ; D[6]          ; 6.865 ; 6.846 ; 8.052 ; 8.052 ;
; A[7]       ; D[7]          ; 6.875 ; 6.856 ; 8.062 ; 8.062 ;
; A[7]       ; SRAM_ADDR[7]  ; 4.393 ;       ;       ; 5.193 ;
; A[7]       ; U1OE_n        ;       ; 6.183 ; 7.167 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 3.621 ;       ;       ; 4.333 ;
; A[9]       ; SRAM_ADDR[9]  ; 4.586 ;       ;       ; 5.456 ;
; A[10]      ; SRAM_ADDR[10] ; 3.249 ;       ;       ; 3.894 ;
; A[11]      ; SRAM_ADDR[11] ; 4.171 ;       ;       ; 4.985 ;
; A[12]      ; SRAM_ADDR[12] ; 4.201 ;       ;       ; 5.006 ;
; A[13]      ; SRAM_ADDR[13] ; 3.760 ;       ;       ; 4.510 ;
; A[14]      ; SRAM_ADDR[14] ; 5.684 ; 5.750 ; 6.562 ; 6.628 ;
; A[14]      ; SRAM_ADDR[15] ; 6.454 ; 6.460 ; 7.181 ; 7.187 ;
; A[14]      ; SRAM_ADDR[16] ; 6.272 ; 6.292 ; 7.041 ; 7.061 ;
; A[14]      ; SRAM_ADDR[17] ; 6.150 ; 6.150 ; 6.877 ; 6.933 ;
; A[14]      ; SRAM_LB_N     ; 6.992 ; 7.020 ; 7.761 ; 7.789 ;
; A[14]      ; SRAM_UB_N     ; 7.176 ; 7.131 ; 7.945 ; 7.900 ;
; A[15]      ; SRAM_ADDR[14] ; 5.133 ; 5.206 ; 6.023 ; 6.089 ;
; A[15]      ; SRAM_ADDR[15] ; 6.527 ; 6.533 ; 7.365 ; 7.371 ;
; A[15]      ; SRAM_ADDR[16] ; 6.333 ; 6.272 ; 7.171 ; 7.110 ;
; A[15]      ; SRAM_ADDR[17] ; 6.344 ; 6.336 ; 7.262 ; 7.254 ;
; A[15]      ; SRAM_LB_N     ; 6.949 ; 6.977 ; 7.852 ; 7.880 ;
; A[15]      ; SRAM_UB_N     ; 7.133 ; 7.088 ; 8.036 ; 7.991 ;
; D[0]       ; SRAM_DQ[0]    ; 3.641 ;       ;       ; 4.388 ;
; D[1]       ; SRAM_DQ[1]    ; 3.551 ;       ;       ; 4.276 ;
; D[2]       ; SRAM_DQ[2]    ; 3.538 ;       ;       ; 4.257 ;
; D[3]       ; SRAM_DQ[3]    ; 3.540 ;       ;       ; 4.241 ;
; D[4]       ; SRAM_DQ[4]    ; 3.472 ;       ;       ; 4.189 ;
; D[5]       ; SRAM_DQ[5]    ; 3.386 ;       ;       ; 4.078 ;
; D[6]       ; SRAM_DQ[6]    ; 3.573 ;       ;       ; 4.304 ;
; D[7]       ; SRAM_DQ[7]    ; 3.479 ;       ;       ; 4.177 ;
; IORQ_n     ; BUSDIR_n      ; 4.574 ;       ;       ; 5.364 ;
; IORQ_n     ; D[0]          ; 5.727 ; 5.727 ; 6.413 ; 6.447 ;
; IORQ_n     ; D[1]          ; 5.941 ; 6.000 ; 6.738 ; 6.784 ;
; IORQ_n     ; D[2]          ; 5.639 ; 5.653 ; 6.511 ; 6.525 ;
; IORQ_n     ; D[3]          ; 5.928 ; 5.956 ; 6.776 ; 6.804 ;
; IORQ_n     ; D[4]          ; 5.700 ; 5.700 ; 6.553 ; 6.563 ;
; IORQ_n     ; D[5]          ; 5.714 ; 5.714 ; 6.354 ; 6.335 ;
; IORQ_n     ; D[6]          ; 5.707 ; 5.707 ; 6.345 ; 6.326 ;
; IORQ_n     ; D[7]          ; 5.717 ; 5.717 ; 6.355 ; 6.336 ;
; IORQ_n     ; U1OE_n        ; 4.936 ;       ;       ; 5.731 ;
; KEY[0]     ; LEDG[9]       ;       ; 3.853 ; 4.590 ;       ;
; M1_n       ; BUSDIR_n      ;       ; 4.607 ; 5.432 ;       ;
; M1_n       ; D[0]          ; 5.656 ; 5.690 ; 6.585 ; 6.585 ;
; M1_n       ; D[1]          ; 5.981 ; 6.027 ; 6.800 ; 6.859 ;
; M1_n       ; D[2]          ; 5.754 ; 5.768 ; 6.497 ; 6.511 ;
; M1_n       ; D[3]          ; 6.019 ; 6.047 ; 6.786 ; 6.814 ;
; M1_n       ; D[4]          ; 5.796 ; 5.806 ; 6.558 ; 6.558 ;
; M1_n       ; D[5]          ; 5.597 ; 5.578 ; 6.572 ; 6.572 ;
; M1_n       ; D[6]          ; 5.588 ; 5.569 ; 6.565 ; 6.565 ;
; M1_n       ; D[7]          ; 5.598 ; 5.579 ; 6.575 ; 6.575 ;
; M1_n       ; U1OE_n        ;       ; 5.135 ; 5.943 ;       ;
; RD_n       ; BUSDIR_n      ; 4.525 ;       ;       ; 5.368 ;
; RD_n       ; D[0]          ; 5.678 ; 5.678 ; 6.417 ; 6.451 ;
; RD_n       ; D[1]          ; 5.893 ; 5.952 ; 6.742 ; 6.788 ;
; RD_n       ; D[2]          ; 5.590 ; 5.604 ; 6.515 ; 6.529 ;
; RD_n       ; D[3]          ; 5.879 ; 5.907 ; 6.780 ; 6.808 ;
; RD_n       ; D[4]          ; 5.651 ; 5.651 ; 6.557 ; 6.567 ;
; RD_n       ; D[5]          ; 5.665 ; 5.665 ; 6.358 ; 6.339 ;
; RD_n       ; D[6]          ; 5.658 ; 5.658 ; 6.349 ; 6.330 ;
; RD_n       ; D[7]          ; 5.668 ; 5.668 ; 6.359 ; 6.340 ;
; RD_n       ; U1OE_n        ; 4.773 ;       ;       ; 5.581 ;
; RESET_n    ; LEDG[9]       ;       ; 3.437 ; 3.860 ;       ;
; SW[9]      ; D[0]          ; 6.092 ; 6.073 ; 7.152 ; 7.152 ;
; SW[9]      ; D[1]          ; 6.299 ; 6.280 ; 7.345 ; 7.345 ;
; SW[9]      ; D[2]          ; 6.030 ; 6.011 ; 7.047 ; 7.047 ;
; SW[9]      ; D[3]          ; 6.101 ; 6.082 ; 7.163 ; 7.163 ;
; SW[9]      ; D[4]          ; 6.065 ; 6.046 ; 7.125 ; 7.125 ;
; SW[9]      ; D[5]          ; 6.080 ; 6.061 ; 7.139 ; 7.139 ;
; SW[9]      ; D[6]          ; 6.071 ; 6.052 ; 7.132 ; 7.132 ;
; SW[9]      ; D[7]          ; 6.081 ; 6.062 ; 7.142 ; 7.142 ;
; SW[9]      ; LEDG[8]       ; 6.259 ;       ;       ; 7.290 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.525 ; 5.350 ;       ;
; SW[9]      ; U1OE_n        ;       ; 5.274 ; 6.216 ;       ;
; WR_n       ; SRAM_DQ[0]    ; 4.570 ; 4.551 ; 5.359 ; 5.359 ;
; WR_n       ; SRAM_DQ[1]    ; 4.560 ; 4.541 ; 5.349 ; 5.349 ;
; WR_n       ; SRAM_DQ[2]    ; 4.727 ; 4.708 ; 5.542 ; 5.542 ;
; WR_n       ; SRAM_DQ[3]    ; 4.578 ; 4.559 ; 5.366 ; 5.366 ;
; WR_n       ; SRAM_DQ[4]    ; 4.688 ; 4.669 ; 5.503 ; 5.503 ;
; WR_n       ; SRAM_DQ[5]    ; 5.001 ; 4.982 ; 5.850 ; 5.850 ;
; WR_n       ; SRAM_DQ[6]    ; 4.698 ; 4.679 ; 5.513 ; 5.513 ;
; WR_n       ; SRAM_DQ[7]    ; 4.708 ; 4.689 ; 5.523 ; 5.523 ;
; WR_n       ; SRAM_WE_N     ; 4.252 ;       ;       ; 5.021 ;
; WR_n       ; U1OE_n        ; 5.435 ;       ;       ; 6.275 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; D[0]          ; 5.591 ; 5.627 ; 6.503 ; 6.539 ;
; A[1]       ; D[1]          ; 5.738 ; 5.826 ; 6.697 ; 6.698 ;
; A[1]       ; D[2]          ; 5.603 ; 5.651 ; 6.528 ; 6.559 ;
; A[1]       ; D[3]          ; 5.619 ; 5.690 ; 6.578 ; 6.562 ;
; A[1]       ; D[4]          ; 5.646 ; 5.686 ; 6.571 ; 6.594 ;
; A[1]       ; SRAM_ADDR[1]  ; 4.268 ;       ;       ; 5.058 ;
; A[2]       ; BUSDIR_n      ;       ; 5.326 ; 6.292 ;       ;
; A[2]       ; D[0]          ; 5.448 ; 5.448 ; 6.694 ; 6.562 ;
; A[2]       ; D[1]          ; 5.646 ; 5.646 ; 6.879 ; 6.747 ;
; A[2]       ; D[2]          ; 5.388 ; 5.388 ; 6.592 ; 6.460 ;
; A[2]       ; D[3]          ; 5.457 ; 5.457 ; 6.704 ; 6.572 ;
; A[2]       ; D[4]          ; 5.422 ; 5.422 ; 6.668 ; 6.536 ;
; A[2]       ; D[5]          ; 5.436 ; 5.436 ; 6.681 ; 6.549 ;
; A[2]       ; D[6]          ; 5.427 ; 5.427 ; 6.673 ; 6.541 ;
; A[2]       ; D[7]          ; 5.438 ; 5.438 ; 6.684 ; 6.552 ;
; A[2]       ; SRAM_ADDR[2]  ; 3.576 ;       ;       ; 4.306 ;
; A[2]       ; U1OE_n        ;       ; 5.530 ; 6.530 ;       ;
; A[3]       ; BUSDIR_n      ;       ; 4.728 ; 5.606 ;       ;
; A[3]       ; D[0]          ; 4.850 ; 4.850 ; 6.008 ; 5.876 ;
; A[3]       ; D[1]          ; 5.048 ; 5.048 ; 6.193 ; 6.061 ;
; A[3]       ; D[2]          ; 4.790 ; 4.790 ; 5.906 ; 5.774 ;
; A[3]       ; D[3]          ; 4.859 ; 4.859 ; 6.018 ; 5.886 ;
; A[3]       ; D[4]          ; 4.824 ; 4.824 ; 5.982 ; 5.850 ;
; A[3]       ; D[5]          ; 4.838 ; 4.838 ; 5.995 ; 5.863 ;
; A[3]       ; D[6]          ; 4.829 ; 4.829 ; 5.987 ; 5.855 ;
; A[3]       ; D[7]          ; 4.840 ; 4.840 ; 5.998 ; 5.866 ;
; A[3]       ; SRAM_ADDR[3]  ; 3.647 ;       ;       ; 4.372 ;
; A[3]       ; U1OE_n        ;       ; 4.932 ; 5.844 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 5.107 ; 6.080 ;       ;
; A[4]       ; D[0]          ; 5.229 ; 5.229 ; 6.482 ; 6.350 ;
; A[4]       ; D[1]          ; 5.427 ; 5.427 ; 6.667 ; 6.535 ;
; A[4]       ; D[2]          ; 5.169 ; 5.169 ; 6.380 ; 6.248 ;
; A[4]       ; D[3]          ; 5.238 ; 5.238 ; 6.492 ; 6.360 ;
; A[4]       ; D[4]          ; 5.203 ; 5.203 ; 6.456 ; 6.324 ;
; A[4]       ; D[5]          ; 5.217 ; 5.217 ; 6.469 ; 6.337 ;
; A[4]       ; D[6]          ; 5.208 ; 5.208 ; 6.461 ; 6.329 ;
; A[4]       ; D[7]          ; 5.219 ; 5.219 ; 6.472 ; 6.340 ;
; A[4]       ; SRAM_ADDR[4]  ; 3.991 ;       ;       ; 4.823 ;
; A[4]       ; U1OE_n        ;       ; 5.311 ; 6.318 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 5.372 ; 6.344 ;       ;
; A[5]       ; D[0]          ; 5.494 ; 5.494 ; 6.746 ; 6.614 ;
; A[5]       ; D[1]          ; 5.692 ; 5.692 ; 6.931 ; 6.799 ;
; A[5]       ; D[2]          ; 5.434 ; 5.434 ; 6.644 ; 6.512 ;
; A[5]       ; D[3]          ; 5.503 ; 5.503 ; 6.756 ; 6.624 ;
; A[5]       ; D[4]          ; 5.468 ; 5.468 ; 6.720 ; 6.588 ;
; A[5]       ; D[5]          ; 5.482 ; 5.482 ; 6.733 ; 6.601 ;
; A[5]       ; D[6]          ; 5.473 ; 5.473 ; 6.725 ; 6.593 ;
; A[5]       ; D[7]          ; 5.484 ; 5.484 ; 6.736 ; 6.604 ;
; A[5]       ; SRAM_ADDR[5]  ; 3.267 ;       ;       ; 3.943 ;
; A[5]       ; U1OE_n        ;       ; 5.576 ; 6.582 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 4.698 ; 5.556 ;       ;
; A[6]       ; D[0]          ; 4.820 ; 4.820 ; 5.958 ; 5.826 ;
; A[6]       ; D[1]          ; 5.018 ; 5.018 ; 6.143 ; 6.011 ;
; A[6]       ; D[2]          ; 4.760 ; 4.760 ; 5.856 ; 5.724 ;
; A[6]       ; D[3]          ; 4.829 ; 4.829 ; 5.968 ; 5.836 ;
; A[6]       ; D[4]          ; 4.794 ; 4.794 ; 5.932 ; 5.800 ;
; A[6]       ; D[5]          ; 4.808 ; 4.808 ; 5.945 ; 5.813 ;
; A[6]       ; D[6]          ; 4.799 ; 4.799 ; 5.937 ; 5.805 ;
; A[6]       ; D[7]          ; 4.810 ; 4.810 ; 5.948 ; 5.816 ;
; A[6]       ; SRAM_ADDR[6]  ; 3.485 ;       ;       ; 4.200 ;
; A[6]       ; U1OE_n        ;       ; 4.902 ; 5.794 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 5.638 ; 6.633 ;       ;
; A[7]       ; D[0]          ; 5.760 ; 5.760 ; 7.035 ; 6.903 ;
; A[7]       ; D[1]          ; 5.958 ; 5.958 ; 7.220 ; 7.088 ;
; A[7]       ; D[2]          ; 5.700 ; 5.700 ; 6.933 ; 6.801 ;
; A[7]       ; D[3]          ; 5.769 ; 5.769 ; 7.045 ; 6.913 ;
; A[7]       ; D[4]          ; 5.734 ; 5.734 ; 7.009 ; 6.877 ;
; A[7]       ; D[5]          ; 5.748 ; 5.748 ; 7.022 ; 6.890 ;
; A[7]       ; D[6]          ; 5.739 ; 5.739 ; 7.014 ; 6.882 ;
; A[7]       ; D[7]          ; 5.750 ; 5.750 ; 7.025 ; 6.893 ;
; A[7]       ; SRAM_ADDR[7]  ; 4.281 ;       ;       ; 5.067 ;
; A[7]       ; U1OE_n        ;       ; 5.842 ; 6.871 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 3.539 ;       ;       ; 4.241 ;
; A[9]       ; SRAM_ADDR[9]  ; 4.465 ;       ;       ; 5.319 ;
; A[10]      ; SRAM_ADDR[10] ; 3.181 ;       ;       ; 3.820 ;
; A[11]      ; SRAM_ADDR[11] ; 4.066 ;       ;       ; 4.867 ;
; A[12]      ; SRAM_ADDR[12] ; 4.095 ;       ;       ; 4.887 ;
; A[13]      ; SRAM_ADDR[13] ; 3.672 ;       ;       ; 4.412 ;
; A[14]      ; SRAM_ADDR[14] ; 4.924 ; 4.991 ; 5.779 ; 5.846 ;
; A[14]      ; SRAM_ADDR[15] ; 4.470 ; 4.458 ; 5.295 ; 5.302 ;
; A[14]      ; SRAM_ADDR[16] ; 4.543 ; 4.532 ; 5.369 ; 5.358 ;
; A[14]      ; SRAM_ADDR[17] ; 4.290 ; 4.276 ; 5.113 ; 5.118 ;
; A[14]      ; SRAM_LB_N     ; 4.636 ; 4.633 ; 5.461 ; 5.458 ;
; A[14]      ; SRAM_UB_N     ; 4.783 ; 4.769 ; 5.608 ; 5.594 ;
; A[15]      ; SRAM_ADDR[14] ; 4.962 ; 5.025 ; 5.809 ; 5.876 ;
; A[15]      ; SRAM_ADDR[15] ; 4.809 ; 4.845 ; 5.683 ; 5.670 ;
; A[15]      ; SRAM_ADDR[16] ; 4.274 ; 4.256 ; 5.112 ; 5.087 ;
; A[15]      ; SRAM_ADDR[17] ; 4.430 ; 4.420 ; 5.268 ; 5.258 ;
; A[15]      ; SRAM_LB_N     ; 4.372 ; 4.362 ; 5.211 ; 5.194 ;
; A[15]      ; SRAM_UB_N     ; 4.512 ; 4.505 ; 5.344 ; 5.344 ;
; D[0]       ; SRAM_DQ[0]    ; 3.559 ;       ;       ; 4.295 ;
; D[1]       ; SRAM_DQ[1]    ; 3.472 ;       ;       ; 4.187 ;
; D[2]       ; SRAM_DQ[2]    ; 3.460 ;       ;       ; 4.169 ;
; D[3]       ; SRAM_DQ[3]    ; 3.462 ;       ;       ; 4.154 ;
; D[4]       ; SRAM_DQ[4]    ; 3.395 ;       ;       ; 4.102 ;
; D[5]       ; SRAM_DQ[5]    ; 3.314 ;       ;       ; 3.997 ;
; D[6]       ; SRAM_DQ[6]    ; 3.491 ;       ;       ; 4.212 ;
; D[7]       ; SRAM_DQ[7]    ; 3.403 ;       ;       ; 4.091 ;
; IORQ_n     ; BUSDIR_n      ; 4.436 ;       ;       ; 5.225 ;
; IORQ_n     ; D[0]          ; 4.838 ; 4.706 ; 5.347 ; 5.347 ;
; IORQ_n     ; D[1]          ; 5.023 ; 4.891 ; 5.545 ; 5.545 ;
; IORQ_n     ; D[2]          ; 4.736 ; 4.604 ; 5.287 ; 5.287 ;
; IORQ_n     ; D[3]          ; 4.848 ; 4.716 ; 5.356 ; 5.356 ;
; IORQ_n     ; D[4]          ; 4.812 ; 4.680 ; 5.321 ; 5.321 ;
; IORQ_n     ; D[5]          ; 4.825 ; 4.693 ; 5.335 ; 5.335 ;
; IORQ_n     ; D[6]          ; 4.817 ; 4.685 ; 5.326 ; 5.326 ;
; IORQ_n     ; D[7]          ; 4.828 ; 4.696 ; 5.337 ; 5.337 ;
; IORQ_n     ; U1OE_n        ; 4.674 ;       ;       ; 5.429 ;
; KEY[0]     ; LEDG[9]       ;       ; 3.766 ; 4.499 ;       ;
; M1_n       ; BUSDIR_n      ;       ; 4.489 ; 5.301 ;       ;
; M1_n       ; D[0]          ; 4.611 ; 4.611 ; 5.703 ; 5.571 ;
; M1_n       ; D[1]          ; 4.809 ; 4.809 ; 5.888 ; 5.756 ;
; M1_n       ; D[2]          ; 4.551 ; 4.551 ; 5.601 ; 5.469 ;
; M1_n       ; D[3]          ; 4.620 ; 4.620 ; 5.713 ; 5.581 ;
; M1_n       ; D[4]          ; 4.585 ; 4.585 ; 5.677 ; 5.545 ;
; M1_n       ; D[5]          ; 4.599 ; 4.599 ; 5.690 ; 5.558 ;
; M1_n       ; D[6]          ; 4.590 ; 4.590 ; 5.682 ; 5.550 ;
; M1_n       ; D[7]          ; 4.601 ; 4.601 ; 5.693 ; 5.561 ;
; M1_n       ; U1OE_n        ;       ; 4.693 ; 5.539 ;       ;
; RD_n       ; BUSDIR_n      ; 4.407 ;       ;       ; 5.240 ;
; RD_n       ; D[0]          ; 4.379 ; 4.247 ; 4.968 ; 4.968 ;
; RD_n       ; D[1]          ; 4.319 ; 4.312 ; 5.145 ; 5.131 ;
; RD_n       ; D[2]          ; 4.277 ; 4.145 ; 4.908 ; 4.908 ;
; RD_n       ; D[3]          ; 4.389 ; 4.257 ; 4.977 ; 4.977 ;
; RD_n       ; D[4]          ; 4.353 ; 4.221 ; 4.942 ; 4.942 ;
; RD_n       ; D[5]          ; 4.324 ; 4.234 ; 4.956 ; 4.956 ;
; RD_n       ; D[6]          ; 4.358 ; 4.226 ; 4.947 ; 4.947 ;
; RD_n       ; D[7]          ; 4.369 ; 4.237 ; 4.958 ; 4.958 ;
; RD_n       ; U1OE_n        ; 4.645 ;       ;       ; 5.444 ;
; RESET_n    ; LEDG[9]       ;       ; 3.371 ; 3.801 ;       ;
; SW[9]      ; D[0]          ; 5.067 ; 5.067 ; 6.237 ; 6.105 ;
; SW[9]      ; D[1]          ; 5.240 ; 5.230 ; 6.175 ; 6.179 ;
; SW[9]      ; D[2]          ; 5.007 ; 5.007 ; 6.135 ; 6.003 ;
; SW[9]      ; D[3]          ; 5.076 ; 5.076 ; 6.247 ; 6.115 ;
; SW[9]      ; D[4]          ; 5.041 ; 5.041 ; 6.211 ; 6.079 ;
; SW[9]      ; D[5]          ; 5.055 ; 5.055 ; 6.186 ; 6.092 ;
; SW[9]      ; D[6]          ; 5.046 ; 5.046 ; 6.216 ; 6.084 ;
; SW[9]      ; D[7]          ; 5.057 ; 5.057 ; 6.227 ; 6.095 ;
; SW[9]      ; LEDG[8]       ; 6.080 ;       ;       ; 7.090 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.409 ; 5.221 ;       ;
; SW[9]      ; U1OE_n        ;       ; 5.121 ; 6.039 ;       ;
; WR_n       ; SRAM_DQ[0]    ; 3.612 ; 3.612 ; 4.523 ; 4.391 ;
; WR_n       ; SRAM_DQ[1]    ; 3.602 ; 3.602 ; 4.513 ; 4.381 ;
; WR_n       ; SRAM_DQ[2]    ; 3.762 ; 3.762 ; 4.699 ; 4.567 ;
; WR_n       ; SRAM_DQ[3]    ; 3.620 ; 3.620 ; 4.530 ; 4.398 ;
; WR_n       ; SRAM_DQ[4]    ; 3.723 ; 3.723 ; 4.660 ; 4.528 ;
; WR_n       ; SRAM_DQ[5]    ; 4.025 ; 4.025 ; 4.995 ; 4.863 ;
; WR_n       ; SRAM_DQ[6]    ; 3.733 ; 3.733 ; 4.670 ; 4.538 ;
; WR_n       ; SRAM_DQ[7]    ; 3.743 ; 3.743 ; 4.680 ; 4.548 ;
; WR_n       ; SRAM_WE_N     ; 4.145 ;       ;       ; 4.902 ;
; WR_n       ; U1OE_n        ; 5.226 ;       ;       ; 6.059 ;
+------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 5.189 ; 5.170 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.251 ; 5.232 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.458 ; 5.439 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.189 ; 5.170 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.260 ; 5.241 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.224 ; 5.205 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.239 ; 5.220 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.230 ; 5.211 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.240 ; 5.221 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.189 ; 5.170 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.251 ; 5.232 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.458 ; 5.439 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.189 ; 5.170 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.260 ; 5.241 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.224 ; 5.205 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.239 ; 5.220 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.230 ; 5.211 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.240 ; 5.221 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.036 ; 5.017 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.098 ; 5.079 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.305 ; 5.286 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.036 ; 5.017 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.107 ; 5.088 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.071 ; 5.052 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.086 ; 5.067 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.077 ; 5.058 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.087 ; 5.068 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.036 ; 5.017 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 5.098 ; 5.079 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.305 ; 5.286 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.036 ; 5.017 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.107 ; 5.088 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.071 ; 5.052 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.086 ; 5.067 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.077 ; 5.058 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.087 ; 5.068 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 3.487 ; 3.487 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 3.547 ; 3.547 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.745 ; 3.745 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 3.487 ; 3.487 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.556 ; 3.556 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 3.521 ; 3.521 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.535 ; 3.535 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 3.526 ; 3.526 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 3.537 ; 3.537 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 3.487 ; 3.487 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 3.547 ; 3.547 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.745 ; 3.745 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 3.487 ; 3.487 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.556 ; 3.556 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 3.521 ; 3.521 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.535 ; 3.535 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 3.526 ; 3.526 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 3.537 ; 3.537 ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 4.074 ; 4.074 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 4.134 ; 4.134 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 4.332 ; 4.332 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 4.074 ; 4.074 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 4.143 ; 4.143 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 4.108 ; 4.108 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 4.122 ; 4.122 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 4.113 ; 4.113 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 4.124 ; 4.124 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 4.074 ; 4.074 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 4.134 ; 4.134 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 4.332 ; 4.332 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 4.074 ; 4.074 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 4.143 ; 4.143 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 4.108 ; 4.108 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 4.122 ; 4.122 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 4.113 ; 4.113 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 4.124 ; 4.124 ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 5.243     ; 5.243     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.348     ; 5.348     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.541     ; 5.541     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.243     ; 5.243     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.359     ; 5.359     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.321     ; 5.321     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.335     ; 5.335     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.328     ; 5.328     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.338     ; 5.338     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.243     ; 5.243     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.348     ; 5.348     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.541     ; 5.541     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.243     ; 5.243     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.359     ; 5.359     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.321     ; 5.321     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.335     ; 5.335     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.328     ; 5.328     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.338     ; 5.338     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 4.511     ; 4.511     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 4.616     ; 4.616     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 4.809     ; 4.809     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 4.511     ; 4.511     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 4.627     ; 4.627     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 4.589     ; 4.589     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 4.603     ; 4.603     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 4.596     ; 4.596     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 4.606     ; 4.606     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 4.511     ; 4.511     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 4.616     ; 4.616     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 4.809     ; 4.809     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 4.511     ; 4.511     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 4.627     ; 4.627     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 4.589     ; 4.589     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 4.603     ; 4.603     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 4.596     ; 4.596     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 4.606     ; 4.606     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 3.662     ; 3.794     ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 3.764     ; 3.896     ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.949     ; 4.081     ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 3.662     ; 3.794     ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.774     ; 3.906     ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 3.738     ; 3.870     ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.751     ; 3.883     ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 3.743     ; 3.875     ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 3.754     ; 3.886     ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 3.662     ; 3.794     ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 3.764     ; 3.896     ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 3.949     ; 4.081     ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 3.662     ; 3.794     ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 3.774     ; 3.906     ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 3.738     ; 3.870     ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 3.751     ; 3.883     ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 3.743     ; 3.875     ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 3.754     ; 3.886     ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 3.545     ; 3.677     ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.647     ; 3.779     ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.832     ; 3.964     ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.545     ; 3.677     ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.657     ; 3.789     ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.621     ; 3.753     ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.634     ; 3.766     ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.626     ; 3.758     ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.637     ; 3.769     ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.545     ; 3.677     ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.647     ; 3.779     ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.832     ; 3.964     ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.545     ; 3.677     ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.657     ; 3.789     ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.621     ; 3.753     ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.634     ; 3.766     ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.626     ; 3.758     ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.637     ; 3.769     ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.898   ; -0.680  ; N/A      ; N/A     ; -3.000              ;
;  A[0]            ; -0.265   ; -0.680  ; N/A      ; N/A     ; -3.000              ;
;  SLTSL_n         ; -4.898   ; -0.232  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -489.922 ; -16.012 ; 0.0      ; 0.0     ; -331.648            ;
;  A[0]            ; -2.941   ; -12.258 ; N/A      ; N/A     ; -67.852             ;
;  SLTSL_n         ; -489.922 ; -4.390  ; N/A      ; N/A     ; -286.168            ;
+------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; A[0]       ; 4.369  ; 5.119 ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.039  ; 0.745 ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.789  ; 2.454 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.775  ; 4.489 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.724  ; 3.350 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; 3.370  ; 4.117 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.834  ; 4.553 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.729  ; 2.390 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; 4.369  ; 5.119 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 0.228  ; 1.056 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.090 ; 0.781 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.111  ; 0.946 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.228  ; 1.056 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.007 ; 0.859 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.072  ; 0.951 ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 3.941  ; 4.691 ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; -0.333 ; 0.031 ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 1.361  ; 2.026 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; 3.347  ; 4.061 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; 2.296  ; 2.922 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; 2.942  ; 3.689 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; 3.406  ; 4.125 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 1.301  ; 1.962 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; 3.941  ; 4.691 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; -0.200 ; 0.448 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.648 ; 0.067 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.373 ; 0.283 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.200 ; 0.448 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.523 ; 0.145 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.356 ; 0.286 ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 3.881  ; 4.550 ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.341  ; 0.917 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 0.996  ; 1.749 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 0.797  ; 1.496 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 0.617  ; 1.234 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.009 ; 0.622 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 0.313  ; 1.000 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.035 ; 0.615 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 0.872  ; 1.563 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 0.369  ; 1.115 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.820  ; 1.563 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 0.699  ; 1.383 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 0.268  ; 0.929 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 0.225  ; 0.907 ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.368  ; 2.982 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 3.881  ; 4.550 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 2.876  ; 3.554 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.299  ; 1.025 ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.641 ; 0.050 ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.223  ; 0.922 ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.310 ; 0.330 ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.299  ; 1.025 ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.451 ; 0.172 ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.369 ; 0.243 ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.661 ; 0.018 ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; -0.285 ; 0.346 ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 1.541  ; 2.154 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[0]       ; 0.629  ; 0.243  ; Rise       ; A[0]            ;
;  A[0]     ; A[0]       ; 0.629  ; 0.243  ; Rise       ; A[0]            ;
;  A[1]     ; A[0]       ; -0.426 ; -1.059 ; Rise       ; A[0]            ;
;  A[2]     ; A[0]       ; -1.647 ; -2.690 ; Rise       ; A[0]            ;
;  A[3]     ; A[0]       ; -1.049 ; -2.004 ; Rise       ; A[0]            ;
;  A[4]     ; A[0]       ; -1.428 ; -2.478 ; Rise       ; A[0]            ;
;  A[5]     ; A[0]       ; -1.693 ; -2.742 ; Rise       ; A[0]            ;
;  A[6]     ; A[0]       ; -0.358 ; -1.055 ; Rise       ; A[0]            ;
;  A[7]     ; A[0]       ; -2.015 ; -3.102 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 1.036  ; 0.500  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.012  ; 0.476  ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.036  ; 0.500  ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.790  ; 0.279  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.693  ; 0.173  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.906  ; 0.402  ; Rise       ; A[0]            ;
; A[*]      ; A[0]       ; 1.107  ; 0.680  ; Fall       ; A[0]            ;
;  A[0]     ; A[0]       ; 1.107  ; 0.680  ; Fall       ; A[0]            ;
;  A[1]     ; A[0]       ; 0.294  ; -0.497 ; Fall       ; A[0]            ;
;  A[2]     ; A[0]       ; -0.927 ; -1.970 ; Fall       ; A[0]            ;
;  A[3]     ; A[0]       ; -0.329 ; -1.284 ; Fall       ; A[0]            ;
;  A[4]     ; A[0]       ; -0.708 ; -1.758 ; Fall       ; A[0]            ;
;  A[5]     ; A[0]       ; -0.973 ; -2.022 ; Fall       ; A[0]            ;
;  A[6]     ; A[0]       ; 0.362  ; -0.570 ; Fall       ; A[0]            ;
;  A[7]     ; A[0]       ; -1.295 ; -2.382 ; Fall       ; A[0]            ;
; D[*]      ; A[0]       ; 1.473  ; 0.875  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.449  ; 0.851  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.473  ; 0.875  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.223  ; 0.654  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.117  ; 0.548  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.343  ; 0.777  ; Fall       ; A[0]            ;
; A[*]      ; SLTSL_n    ; 1.447  ; 0.888  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.692  ; 0.032  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.092  ; 0.538  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.444  ; 0.888  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.207  ; 0.685  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.403  ; 0.843  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.115  ; 0.563  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.145  ; 0.610  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.447  ; 0.878  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.198  ; 0.679  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 1.013  ; 0.437  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.104  ; 0.547  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.117  ; 0.562  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.390  ; 0.832  ; Fall       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.794  ; 0.128  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; -0.290 ; Fall       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.521  ; -0.309 ; Fall       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.655  ; 1.142  ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 1.655  ; 1.142  ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.159  ; 0.616  ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.013  ; 0.474  ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.039  ; 0.504  ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.460  ; 0.923  ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.131  ; 0.591  ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 1.222  ; 0.687  ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 1.066  ; 0.509  ; Fall       ; SLTSL_n         ;
; WR_n      ; SLTSL_n    ; 0.459  ; -0.393 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 6.246  ; 6.455  ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 11.117 ; 11.047 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.035 ; 10.959 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.117 ; 11.047 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.068 ; 11.018 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 10.780 ; 10.691 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 10.869 ; 10.763 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 10.259 ; 10.266 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 9.600  ; 9.465  ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 9.642  ; 9.552  ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 9.769  ; 9.709  ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 9.852  ; 9.804  ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 9.923  ; 9.857  ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 10.259 ; 10.266 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.388  ; 9.459  ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 10.506 ; 10.400 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 10.114 ; 9.933  ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 10.097 ; 9.989  ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 10.306 ; 10.183 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 10.109 ; 9.988  ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 10.104 ; 9.859  ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.506 ; 10.349 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 10.286 ; 10.400 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 10.023 ; 9.924  ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 9.726  ; 9.578  ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 10.002 ; 9.924  ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 9.878  ; 9.809  ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 9.955  ; 9.827  ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 10.023 ; 9.844  ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 9.910  ; 9.806  ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 9.626  ; 9.709  ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 11.031 ; 11.002 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 10.711 ; 10.594 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 11.031 ; 10.918 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 10.729 ; 10.540 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 10.660 ; 10.597 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 10.952 ; 10.717 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 10.959 ; 10.722 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 10.900 ; 11.002 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 12.644 ; 12.572 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.876  ; 6.263  ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 11.188 ; 11.170 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 12.644 ; 12.572 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 12.400 ; 12.358 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 12.333 ; 12.344 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 13.865 ; 13.794 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 14.035 ; 14.091 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.881  ; 6.913  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 6.246  ; 6.455  ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 11.554 ; 11.484 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 11.472 ; 11.396 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 11.554 ; 11.484 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 11.505 ; 11.455 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 11.217 ; 11.128 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 11.306 ; 11.200 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 10.696 ; 10.703 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 10.037 ; 9.902  ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 10.079 ; 9.989  ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 10.206 ; 10.146 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 10.289 ; 10.241 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 10.360 ; 10.294 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 10.696 ; 10.703 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 9.825  ; 9.896  ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 10.943 ; 10.837 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 10.551 ; 10.370 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 10.534 ; 10.426 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 10.743 ; 10.620 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 10.546 ; 10.425 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 10.541 ; 10.296 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 10.943 ; 10.786 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 10.723 ; 10.837 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 10.460 ; 10.361 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 10.163 ; 10.015 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 10.439 ; 10.361 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 10.315 ; 10.246 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 10.392 ; 10.264 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 10.460 ; 10.281 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 10.347 ; 10.243 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 10.063 ; 10.146 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 11.468 ; 11.439 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 11.148 ; 11.031 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 11.468 ; 11.355 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 11.166 ; 10.977 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 11.097 ; 11.034 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 11.389 ; 11.154 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 11.396 ; 11.159 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 11.337 ; 11.439 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 13.081 ; 13.009 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 5.876  ; 6.263  ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 11.625 ; 11.607 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 13.081 ; 13.009 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 12.837 ; 12.795 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 12.770 ; 12.781 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 14.302 ; 14.231 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 14.472 ; 14.528 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 6.881  ; 6.913  ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 7.374  ; 7.485  ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.012  ; 6.993  ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.762  ; 6.639  ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.863  ; 6.762  ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.358  ; 7.236  ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.985  ; 6.828  ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 6.507  ; 6.691  ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.374  ; 7.485  ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.130  ; 7.293  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.078  ; 7.692  ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 8.078  ; 7.692  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.734  ; 5.176  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.136  ; 6.522  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 12.230 ; 12.273 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 11.428 ; 11.310 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.578 ; 11.507 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 11.355 ; 11.405 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 12.230 ; 12.273 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 11.324 ; 11.273 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.575 ; 11.483 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.536 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.780 ; 11.724 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.078  ; 7.692  ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 8.078  ; 7.692  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.734  ; 5.176  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.136  ; 6.522  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.494 ; 3.425 ; Rise       ; A[0]            ;
; D[*]           ; A[0]       ; 4.264 ; 4.290 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.419 ; 4.455 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.566 ; 4.628 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.264 ; 4.290 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.447 ; 4.492 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.303 ; 4.323 ; Rise       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 5.195 ; 5.190 ; Rise       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 5.285 ; 5.313 ; Rise       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 5.318 ; 5.346 ; Rise       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 5.373 ; 5.432 ; Rise       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 5.405 ; 5.451 ; Rise       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 5.443 ; 5.487 ; Rise       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 5.667 ; 5.797 ; Rise       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 5.195 ; 5.190 ; Rise       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 5.381 ; 5.333 ; Rise       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 5.390 ; 5.343 ; Rise       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 5.392 ; 5.352 ; Rise       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 5.623 ; 5.441 ; Rise       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 5.382 ; 5.333 ; Rise       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 5.381 ; 5.458 ; Rise       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 5.593 ; 5.651 ; Rise       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 5.500 ; 5.530 ; Rise       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.073 ; 5.073 ; Rise       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.073 ; 5.082 ; Rise       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.250 ; 5.294 ; Rise       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.174 ; 5.239 ; Rise       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.193 ; 5.227 ; Rise       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 5.300 ; 5.285 ; Rise       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.209 ; 5.235 ; Rise       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.083 ; 5.073 ; Rise       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 5.649 ; 5.598 ; Rise       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 5.659 ; 5.612 ; Rise       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 5.818 ; 5.844 ; Rise       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 5.649 ; 5.598 ; Rise       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 5.652 ; 5.602 ; Rise       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 5.768 ; 5.735 ; Rise       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 5.759 ; 5.727 ; Rise       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 5.760 ; 5.801 ; Rise       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 3.458 ; 4.128 ; Rise       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.458 ; 4.128 ; Rise       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 5.943 ; 6.010 ; Rise       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.034 ; 6.089 ; Rise       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 5.998 ; 6.004 ; Rise       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 5.722 ; 5.712 ; Rise       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 5.759 ; 5.756 ; Rise       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 5.906 ; 5.892 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.716 ; 3.629 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.494 ; 3.425 ; Fall       ; A[0]            ;
; D[*]           ; A[0]       ; 4.264 ; 4.290 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]       ; 4.419 ; 4.455 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]       ; 4.566 ; 4.628 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]       ; 4.264 ; 4.290 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]       ; 4.447 ; 4.492 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]       ; 4.303 ; 4.323 ; Fall       ; A[0]            ;
; HEX0[*]        ; A[0]       ; 5.909 ; 5.904 ; Fall       ; A[0]            ;
;  HEX0[0]       ; A[0]       ; 5.999 ; 6.027 ; Fall       ; A[0]            ;
;  HEX0[1]       ; A[0]       ; 6.032 ; 6.060 ; Fall       ; A[0]            ;
;  HEX0[2]       ; A[0]       ; 6.087 ; 6.146 ; Fall       ; A[0]            ;
;  HEX0[3]       ; A[0]       ; 6.119 ; 6.165 ; Fall       ; A[0]            ;
;  HEX0[4]       ; A[0]       ; 6.157 ; 6.201 ; Fall       ; A[0]            ;
;  HEX0[5]       ; A[0]       ; 6.381 ; 6.511 ; Fall       ; A[0]            ;
;  HEX0[6]       ; A[0]       ; 5.909 ; 5.904 ; Fall       ; A[0]            ;
; HEX1[*]        ; A[0]       ; 6.095 ; 6.047 ; Fall       ; A[0]            ;
;  HEX1[0]       ; A[0]       ; 6.104 ; 6.057 ; Fall       ; A[0]            ;
;  HEX1[1]       ; A[0]       ; 6.106 ; 6.066 ; Fall       ; A[0]            ;
;  HEX1[2]       ; A[0]       ; 6.337 ; 6.155 ; Fall       ; A[0]            ;
;  HEX1[3]       ; A[0]       ; 6.096 ; 6.047 ; Fall       ; A[0]            ;
;  HEX1[4]       ; A[0]       ; 6.095 ; 6.172 ; Fall       ; A[0]            ;
;  HEX1[5]       ; A[0]       ; 6.307 ; 6.365 ; Fall       ; A[0]            ;
;  HEX1[6]       ; A[0]       ; 6.214 ; 6.244 ; Fall       ; A[0]            ;
; HEX2[*]        ; A[0]       ; 5.787 ; 5.787 ; Fall       ; A[0]            ;
;  HEX2[0]       ; A[0]       ; 5.787 ; 5.796 ; Fall       ; A[0]            ;
;  HEX2[1]       ; A[0]       ; 5.964 ; 6.008 ; Fall       ; A[0]            ;
;  HEX2[2]       ; A[0]       ; 5.888 ; 5.953 ; Fall       ; A[0]            ;
;  HEX2[3]       ; A[0]       ; 5.907 ; 5.941 ; Fall       ; A[0]            ;
;  HEX2[4]       ; A[0]       ; 6.014 ; 5.999 ; Fall       ; A[0]            ;
;  HEX2[5]       ; A[0]       ; 5.923 ; 5.949 ; Fall       ; A[0]            ;
;  HEX2[6]       ; A[0]       ; 5.797 ; 5.787 ; Fall       ; A[0]            ;
; HEX3[*]        ; A[0]       ; 6.363 ; 6.312 ; Fall       ; A[0]            ;
;  HEX3[0]       ; A[0]       ; 6.373 ; 6.326 ; Fall       ; A[0]            ;
;  HEX3[1]       ; A[0]       ; 6.532 ; 6.558 ; Fall       ; A[0]            ;
;  HEX3[2]       ; A[0]       ; 6.363 ; 6.312 ; Fall       ; A[0]            ;
;  HEX3[3]       ; A[0]       ; 6.366 ; 6.316 ; Fall       ; A[0]            ;
;  HEX3[4]       ; A[0]       ; 6.482 ; 6.449 ; Fall       ; A[0]            ;
;  HEX3[5]       ; A[0]       ; 6.473 ; 6.441 ; Fall       ; A[0]            ;
;  HEX3[6]       ; A[0]       ; 6.474 ; 6.515 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[0]       ; 3.458 ; 4.128 ; Fall       ; A[0]            ;
;  SRAM_ADDR[0]  ; A[0]       ; 3.458 ; 4.128 ; Fall       ; A[0]            ;
;  SRAM_ADDR[14] ; A[0]       ; 6.657 ; 6.724 ; Fall       ; A[0]            ;
;  SRAM_ADDR[15] ; A[0]       ; 6.748 ; 6.803 ; Fall       ; A[0]            ;
;  SRAM_ADDR[16] ; A[0]       ; 6.712 ; 6.718 ; Fall       ; A[0]            ;
;  SRAM_ADDR[17] ; A[0]       ; 6.436 ; 6.426 ; Fall       ; A[0]            ;
; SRAM_LB_N      ; A[0]       ; 6.473 ; 6.470 ; Fall       ; A[0]            ;
; SRAM_UB_N      ; A[0]       ; 6.620 ; 6.606 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.716 ; 3.629 ; Fall       ; A[0]            ;
; D[*]           ; SLTSL_n    ; 3.717 ; 3.721 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 3.947 ; 3.898 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 3.717 ; 3.721 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 3.813 ; 3.850 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 4.077 ; 4.138 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 3.850 ; 3.882 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 3.728 ; 4.346 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.177 ; 4.797 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 4.087 ; 4.689 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.147 ; 4.632 ; Rise       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.147 ; 4.632 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.763 ; 3.476 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.581 ; 4.188 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 3.717 ; 3.721 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 3.947 ; 3.898 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 3.717 ; 3.721 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 3.813 ; 3.850 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 4.077 ; 4.138 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 3.850 ; 3.882 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 3.728 ; 4.346 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.177 ; 4.797 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 4.087 ; 4.689 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.147 ; 4.632 ; Fall       ; SLTSL_n         ;
;  LEDG[8]       ; SLTSL_n    ; 5.147 ; 4.632 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 2.763 ; 3.476 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 3.581 ; 4.188 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[1]       ; D[0]          ; 9.890  ; 9.814  ; 10.592 ; 10.520 ;
; A[1]       ; D[1]          ; 10.483 ; 10.392 ; 11.188 ; 11.097 ;
; A[1]       ; D[2]          ; 9.943  ; 9.893  ; 10.721 ; 10.671 ;
; A[1]       ; D[3]          ; 10.470 ; 10.381 ; 11.218 ; 11.129 ;
; A[1]       ; D[4]          ; 10.064 ; 9.958  ; 10.843 ; 10.737 ;
; A[1]       ; SRAM_ADDR[1]  ; 7.218  ;        ;        ; 7.759  ;
; A[2]       ; BUSDIR_n      ;        ; 9.495  ; 10.181 ;        ;
; A[2]       ; D[0]          ; 11.784 ; 11.708 ; 12.564 ; 12.497 ;
; A[2]       ; D[1]          ; 12.376 ; 12.285 ; 13.138 ; 13.068 ;
; A[2]       ; D[2]          ; 11.495 ; 11.445 ; 12.241 ; 12.191 ;
; A[2]       ; D[3]          ; 12.067 ; 11.978 ; 12.908 ; 12.819 ;
; A[2]       ; D[4]          ; 11.617 ; 11.511 ; 12.367 ; 12.261 ;
; A[2]       ; D[5]          ; 10.063 ; 10.063 ; 10.958 ; 10.856 ;
; A[2]       ; D[6]          ; 10.064 ; 10.064 ; 10.960 ; 10.858 ;
; A[2]       ; D[7]          ; 10.067 ; 10.067 ; 10.963 ; 10.861 ;
; A[2]       ; SRAM_ADDR[2]  ; 6.067  ;        ;        ; 6.578  ;
; A[2]       ; U1OE_n        ;        ; 9.998  ; 10.645 ;        ;
; A[3]       ; BUSDIR_n      ;        ; 8.444  ; 9.042  ;        ;
; A[3]       ; D[0]          ; 10.733 ; 10.657 ; 11.425 ; 11.358 ;
; A[3]       ; D[1]          ; 11.325 ; 11.234 ; 11.999 ; 11.929 ;
; A[3]       ; D[2]          ; 10.444 ; 10.394 ; 11.102 ; 11.052 ;
; A[3]       ; D[3]          ; 11.016 ; 10.927 ; 11.769 ; 11.680 ;
; A[3]       ; D[4]          ; 10.566 ; 10.460 ; 11.228 ; 11.122 ;
; A[3]       ; D[5]          ; 9.012  ; 9.012  ; 9.819  ; 9.717  ;
; A[3]       ; D[6]          ; 9.013  ; 9.013  ; 9.821  ; 9.719  ;
; A[3]       ; D[7]          ; 9.016  ; 9.016  ; 9.824  ; 9.722  ;
; A[3]       ; SRAM_ADDR[3]  ; 6.200  ;        ;        ; 6.678  ;
; A[3]       ; U1OE_n        ;        ; 8.947  ; 9.506  ;        ;
; A[4]       ; BUSDIR_n      ;        ; 9.090  ; 9.809  ;        ;
; A[4]       ; D[0]          ; 11.379 ; 11.303 ; 12.192 ; 12.125 ;
; A[4]       ; D[1]          ; 11.971 ; 11.880 ; 12.766 ; 12.696 ;
; A[4]       ; D[2]          ; 11.090 ; 11.040 ; 11.869 ; 11.819 ;
; A[4]       ; D[3]          ; 11.662 ; 11.573 ; 12.536 ; 12.447 ;
; A[4]       ; D[4]          ; 11.212 ; 11.106 ; 11.995 ; 11.889 ;
; A[4]       ; D[5]          ; 9.658  ; 9.658  ; 10.586 ; 10.484 ;
; A[4]       ; D[6]          ; 9.659  ; 9.659  ; 10.588 ; 10.486 ;
; A[4]       ; D[7]          ; 9.662  ; 9.662  ; 10.591 ; 10.489 ;
; A[4]       ; SRAM_ADDR[4]  ; 6.785  ;        ;        ; 7.339  ;
; A[4]       ; U1OE_n        ;        ; 9.593  ; 10.273 ;        ;
; A[5]       ; BUSDIR_n      ;        ; 9.554  ; 10.245 ;        ;
; A[5]       ; D[0]          ; 11.843 ; 11.767 ; 12.628 ; 12.561 ;
; A[5]       ; D[1]          ; 12.435 ; 12.344 ; 13.202 ; 13.132 ;
; A[5]       ; D[2]          ; 11.554 ; 11.504 ; 12.305 ; 12.255 ;
; A[5]       ; D[3]          ; 12.126 ; 12.037 ; 12.972 ; 12.883 ;
; A[5]       ; D[4]          ; 11.676 ; 11.570 ; 12.431 ; 12.325 ;
; A[5]       ; D[5]          ; 10.122 ; 10.122 ; 11.022 ; 10.920 ;
; A[5]       ; D[6]          ; 10.123 ; 10.123 ; 11.024 ; 10.922 ;
; A[5]       ; D[7]          ; 10.126 ; 10.126 ; 11.027 ; 10.925 ;
; A[5]       ; SRAM_ADDR[5]  ; 5.574  ;        ;        ; 5.986  ;
; A[5]       ; U1OE_n        ;        ; 10.057 ; 10.709 ;        ;
; A[6]       ; BUSDIR_n      ;        ; 8.297  ; 8.892  ;        ;
; A[6]       ; D[0]          ; 10.586 ; 10.510 ; 11.275 ; 11.208 ;
; A[6]       ; D[1]          ; 11.178 ; 11.087 ; 11.849 ; 11.779 ;
; A[6]       ; D[2]          ; 10.297 ; 10.247 ; 10.952 ; 10.902 ;
; A[6]       ; D[3]          ; 10.869 ; 10.780 ; 11.619 ; 11.530 ;
; A[6]       ; D[4]          ; 10.419 ; 10.313 ; 11.078 ; 10.972 ;
; A[6]       ; D[5]          ; 8.865  ; 8.865  ; 9.669  ; 9.567  ;
; A[6]       ; D[6]          ; 8.866  ; 8.866  ; 9.671  ; 9.569  ;
; A[6]       ; D[7]          ; 8.869  ; 8.869  ; 9.674  ; 9.572  ;
; A[6]       ; SRAM_ADDR[6]  ; 5.952  ;        ;        ; 6.396  ;
; A[6]       ; U1OE_n        ;        ; 8.839  ; 9.399  ;        ;
; A[7]       ; BUSDIR_n      ;        ; 9.982  ; 10.661 ;        ;
; A[7]       ; D[0]          ; 12.271 ; 12.195 ; 13.044 ; 12.977 ;
; A[7]       ; D[1]          ; 12.863 ; 12.772 ; 13.618 ; 13.548 ;
; A[7]       ; D[2]          ; 11.982 ; 11.932 ; 12.721 ; 12.671 ;
; A[7]       ; D[3]          ; 12.554 ; 12.465 ; 13.388 ; 13.299 ;
; A[7]       ; D[4]          ; 12.104 ; 11.998 ; 12.847 ; 12.741 ;
; A[7]       ; D[5]          ; 10.550 ; 10.550 ; 11.438 ; 11.336 ;
; A[7]       ; D[6]          ; 10.551 ; 10.551 ; 11.440 ; 11.338 ;
; A[7]       ; D[7]          ; 10.554 ; 10.554 ; 11.443 ; 11.341 ;
; A[7]       ; SRAM_ADDR[7]  ; 7.282  ;        ;        ; 7.782  ;
; A[7]       ; U1OE_n        ;        ; 10.488 ; 11.130 ;        ;
; A[8]       ; SRAM_ADDR[8]  ; 6.068  ;        ;        ; 6.477  ;
; A[9]       ; SRAM_ADDR[9]  ; 7.782  ;        ;        ; 8.288  ;
; A[10]      ; SRAM_ADDR[10] ; 5.442  ;        ;        ; 5.796  ;
; A[11]      ; SRAM_ADDR[11] ; 6.944  ;        ;        ; 7.497  ;
; A[12]      ; SRAM_ADDR[12] ; 6.966  ;        ;        ; 7.507  ;
; A[13]      ; SRAM_ADDR[13] ; 6.246  ;        ;        ; 6.721  ;
; A[14]      ; SRAM_ADDR[14] ; 9.711  ; 9.693  ; 10.380 ; 10.362 ;
; A[14]      ; SRAM_ADDR[15] ; 10.874 ; 10.802 ; 11.283 ; 11.211 ;
; A[14]      ; SRAM_ADDR[16] ; 10.739 ; 10.697 ; 11.202 ; 11.160 ;
; A[14]      ; SRAM_ADDR[17] ; 10.444 ; 10.377 ; 10.867 ; 10.878 ;
; A[14]      ; SRAM_LB_N     ; 11.891 ; 11.820 ; 12.354 ; 12.283 ;
; A[14]      ; SRAM_UB_N     ; 12.061 ; 12.117 ; 12.524 ; 12.580 ;
; A[15]      ; SRAM_ADDR[14] ; 8.697  ; 8.688  ; 9.384  ; 9.366  ;
; A[15]      ; SRAM_ADDR[15] ; 10.904 ; 10.832 ; 11.486 ; 11.411 ;
; A[15]      ; SRAM_ADDR[16] ; 10.589 ; 10.409 ; 11.165 ; 10.985 ;
; A[15]      ; SRAM_ADDR[17] ; 10.712 ; 10.645 ; 11.415 ; 11.348 ;
; A[15]      ; SRAM_LB_N     ; 11.794 ; 11.723 ; 12.495 ; 12.424 ;
; A[15]      ; SRAM_UB_N     ; 11.964 ; 12.020 ; 12.665 ; 12.721 ;
; D[0]       ; SRAM_DQ[0]    ; 6.040  ;        ;        ; 6.512  ;
; D[1]       ; SRAM_DQ[1]    ; 5.917  ;        ;        ; 6.382  ;
; D[2]       ; SRAM_DQ[2]    ; 5.914  ;        ;        ; 6.352  ;
; D[3]       ; SRAM_DQ[3]    ; 5.889  ;        ;        ; 6.319  ;
; D[4]       ; SRAM_DQ[4]    ; 5.827  ;        ;        ; 6.227  ;
; D[5]       ; SRAM_DQ[5]    ; 5.637  ;        ;        ; 6.035  ;
; D[6]       ; SRAM_DQ[6]    ; 5.979  ;        ;        ; 6.451  ;
; D[7]       ; SRAM_DQ[7]    ; 5.819  ;        ;        ; 6.232  ;
; IORQ_n     ; BUSDIR_n      ; 7.657  ;        ;        ; 8.286  ;
; IORQ_n     ; D[0]          ; 9.627  ; 9.551  ; 10.145 ; 10.073 ;
; IORQ_n     ; D[1]          ; 10.220 ; 10.129 ; 10.741 ; 10.650 ;
; IORQ_n     ; D[2]          ; 9.680  ; 9.630  ; 10.274 ; 10.224 ;
; IORQ_n     ; D[3]          ; 10.207 ; 10.118 ; 10.771 ; 10.682 ;
; IORQ_n     ; D[4]          ; 9.801  ; 9.695  ; 10.396 ; 10.290 ;
; IORQ_n     ; D[5]          ; 8.434  ; 8.332  ; 8.854  ; 8.854  ;
; IORQ_n     ; D[6]          ; 8.436  ; 8.334  ; 8.855  ; 8.855  ;
; IORQ_n     ; D[7]          ; 8.439  ; 8.337  ; 8.858  ; 8.858  ;
; IORQ_n     ; U1OE_n        ; 8.322  ;        ;        ; 8.940  ;
; KEY[0]     ; LEDG[9]       ;        ; 6.363  ; 6.997  ;        ;
; M1_n       ; BUSDIR_n      ;        ; 7.787  ; 8.292  ;        ;
; M1_n       ; D[0]          ; 9.646  ; 9.574  ; 10.262 ; 10.186 ;
; M1_n       ; D[1]          ; 10.242 ; 10.151 ; 10.855 ; 10.764 ;
; M1_n       ; D[2]          ; 9.775  ; 9.725  ; 10.315 ; 10.265 ;
; M1_n       ; D[3]          ; 10.272 ; 10.183 ; 10.842 ; 10.753 ;
; M1_n       ; D[4]          ; 9.897  ; 9.791  ; 10.436 ; 10.330 ;
; M1_n       ; D[5]          ; 8.355  ; 8.355  ; 9.069  ; 8.967  ;
; M1_n       ; D[6]          ; 8.356  ; 8.356  ; 9.071  ; 8.969  ;
; M1_n       ; D[7]          ; 8.359  ; 8.359  ; 9.074  ; 8.972  ;
; M1_n       ; U1OE_n        ;        ; 8.719  ; 9.230  ;        ;
; RD_n       ; BUSDIR_n      ; 7.569  ;        ;        ; 8.275  ;
; RD_n       ; D[0]          ; 9.539  ; 9.463  ; 10.134 ; 10.062 ;
; RD_n       ; D[1]          ; 10.132 ; 10.041 ; 10.730 ; 10.639 ;
; RD_n       ; D[2]          ; 9.592  ; 9.542  ; 10.263 ; 10.213 ;
; RD_n       ; D[3]          ; 10.119 ; 10.030 ; 10.760 ; 10.671 ;
; RD_n       ; D[4]          ; 9.713  ; 9.607  ; 10.385 ; 10.279 ;
; RD_n       ; D[5]          ; 8.346  ; 8.244  ; 8.843  ; 8.843  ;
; RD_n       ; D[6]          ; 8.348  ; 8.246  ; 8.844  ; 8.844  ;
; RD_n       ; D[7]          ; 8.351  ; 8.249  ; 8.847  ; 8.847  ;
; RD_n       ; U1OE_n        ; 8.003  ;        ;        ; 8.665  ;
; RESET_n    ; LEDG[9]       ;        ; 5.521  ; 5.801  ;        ;
; SW[9]      ; D[0]          ; 9.540  ; 9.521  ; 10.272 ; 10.081 ;
; SW[9]      ; D[1]          ; 9.711  ; 9.711  ; 10.319 ; 10.217 ;
; SW[9]      ; D[2]          ; 9.391  ; 9.290  ; 10.003 ; 10.005 ;
; SW[9]      ; D[3]          ; 9.886  ; 9.764  ; 10.499 ; 10.480 ;
; SW[9]      ; D[4]          ; 9.513  ; 9.356  ; 10.124 ; 10.070 ;
; SW[9]      ; D[5]          ; 9.279  ; 9.279  ; 9.961  ; 9.859  ;
; SW[9]      ; D[6]          ; 9.280  ; 10.013 ; 10.796 ; 9.861  ;
; SW[9]      ; D[7]          ; 9.283  ; 9.821  ; 10.552 ; 9.864  ;
; SW[9]      ; LEDG[8]       ; 10.606 ;        ;        ; 11.114 ;
; SW[9]      ; SRAM_CE_N     ;        ; 7.704  ; 8.156  ;        ;
; SW[9]      ; U1OE_n        ;        ; 9.050  ; 9.558  ;        ;
; WR_n       ; SRAM_DQ[0]    ; 6.572  ; 6.572  ; 7.076  ; 6.974  ;
; WR_n       ; SRAM_DQ[1]    ; 6.562  ; 6.562  ; 7.066  ; 6.964  ;
; WR_n       ; SRAM_DQ[2]    ; 6.840  ; 6.840  ; 7.351  ; 7.249  ;
; WR_n       ; SRAM_DQ[3]    ; 6.584  ; 6.584  ; 7.088  ; 6.986  ;
; WR_n       ; SRAM_DQ[4]    ; 6.805  ; 6.805  ; 7.315  ; 7.213  ;
; WR_n       ; SRAM_DQ[5]    ; 7.347  ; 7.347  ; 7.873  ; 7.771  ;
; WR_n       ; SRAM_DQ[6]    ; 6.815  ; 6.815  ; 7.325  ; 7.223  ;
; WR_n       ; SRAM_DQ[7]    ; 6.825  ; 6.825  ; 7.335  ; 7.233  ;
; WR_n       ; SRAM_WE_N     ; 7.197  ;        ;        ; 7.579  ;
; WR_n       ; U1OE_n        ; 9.252  ;        ;        ; 9.882  ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[1]       ; D[0]          ; 5.591 ; 5.627 ; 6.503 ; 6.539 ;
; A[1]       ; D[1]          ; 5.738 ; 5.826 ; 6.697 ; 6.698 ;
; A[1]       ; D[2]          ; 5.603 ; 5.651 ; 6.528 ; 6.559 ;
; A[1]       ; D[3]          ; 5.619 ; 5.690 ; 6.578 ; 6.562 ;
; A[1]       ; D[4]          ; 5.646 ; 5.686 ; 6.571 ; 6.594 ;
; A[1]       ; SRAM_ADDR[1]  ; 4.268 ;       ;       ; 5.058 ;
; A[2]       ; BUSDIR_n      ;       ; 5.326 ; 6.292 ;       ;
; A[2]       ; D[0]          ; 5.448 ; 5.448 ; 6.694 ; 6.562 ;
; A[2]       ; D[1]          ; 5.646 ; 5.646 ; 6.879 ; 6.747 ;
; A[2]       ; D[2]          ; 5.388 ; 5.388 ; 6.592 ; 6.460 ;
; A[2]       ; D[3]          ; 5.457 ; 5.457 ; 6.704 ; 6.572 ;
; A[2]       ; D[4]          ; 5.422 ; 5.422 ; 6.668 ; 6.536 ;
; A[2]       ; D[5]          ; 5.436 ; 5.436 ; 6.681 ; 6.549 ;
; A[2]       ; D[6]          ; 5.427 ; 5.427 ; 6.673 ; 6.541 ;
; A[2]       ; D[7]          ; 5.438 ; 5.438 ; 6.684 ; 6.552 ;
; A[2]       ; SRAM_ADDR[2]  ; 3.576 ;       ;       ; 4.306 ;
; A[2]       ; U1OE_n        ;       ; 5.530 ; 6.530 ;       ;
; A[3]       ; BUSDIR_n      ;       ; 4.728 ; 5.606 ;       ;
; A[3]       ; D[0]          ; 4.850 ; 4.850 ; 6.008 ; 5.876 ;
; A[3]       ; D[1]          ; 5.048 ; 5.048 ; 6.193 ; 6.061 ;
; A[3]       ; D[2]          ; 4.790 ; 4.790 ; 5.906 ; 5.774 ;
; A[3]       ; D[3]          ; 4.859 ; 4.859 ; 6.018 ; 5.886 ;
; A[3]       ; D[4]          ; 4.824 ; 4.824 ; 5.982 ; 5.850 ;
; A[3]       ; D[5]          ; 4.838 ; 4.838 ; 5.995 ; 5.863 ;
; A[3]       ; D[6]          ; 4.829 ; 4.829 ; 5.987 ; 5.855 ;
; A[3]       ; D[7]          ; 4.840 ; 4.840 ; 5.998 ; 5.866 ;
; A[3]       ; SRAM_ADDR[3]  ; 3.647 ;       ;       ; 4.372 ;
; A[3]       ; U1OE_n        ;       ; 4.932 ; 5.844 ;       ;
; A[4]       ; BUSDIR_n      ;       ; 5.107 ; 6.080 ;       ;
; A[4]       ; D[0]          ; 5.229 ; 5.229 ; 6.482 ; 6.350 ;
; A[4]       ; D[1]          ; 5.427 ; 5.427 ; 6.667 ; 6.535 ;
; A[4]       ; D[2]          ; 5.169 ; 5.169 ; 6.380 ; 6.248 ;
; A[4]       ; D[3]          ; 5.238 ; 5.238 ; 6.492 ; 6.360 ;
; A[4]       ; D[4]          ; 5.203 ; 5.203 ; 6.456 ; 6.324 ;
; A[4]       ; D[5]          ; 5.217 ; 5.217 ; 6.469 ; 6.337 ;
; A[4]       ; D[6]          ; 5.208 ; 5.208 ; 6.461 ; 6.329 ;
; A[4]       ; D[7]          ; 5.219 ; 5.219 ; 6.472 ; 6.340 ;
; A[4]       ; SRAM_ADDR[4]  ; 3.991 ;       ;       ; 4.823 ;
; A[4]       ; U1OE_n        ;       ; 5.311 ; 6.318 ;       ;
; A[5]       ; BUSDIR_n      ;       ; 5.372 ; 6.344 ;       ;
; A[5]       ; D[0]          ; 5.494 ; 5.494 ; 6.746 ; 6.614 ;
; A[5]       ; D[1]          ; 5.692 ; 5.692 ; 6.931 ; 6.799 ;
; A[5]       ; D[2]          ; 5.434 ; 5.434 ; 6.644 ; 6.512 ;
; A[5]       ; D[3]          ; 5.503 ; 5.503 ; 6.756 ; 6.624 ;
; A[5]       ; D[4]          ; 5.468 ; 5.468 ; 6.720 ; 6.588 ;
; A[5]       ; D[5]          ; 5.482 ; 5.482 ; 6.733 ; 6.601 ;
; A[5]       ; D[6]          ; 5.473 ; 5.473 ; 6.725 ; 6.593 ;
; A[5]       ; D[7]          ; 5.484 ; 5.484 ; 6.736 ; 6.604 ;
; A[5]       ; SRAM_ADDR[5]  ; 3.267 ;       ;       ; 3.943 ;
; A[5]       ; U1OE_n        ;       ; 5.576 ; 6.582 ;       ;
; A[6]       ; BUSDIR_n      ;       ; 4.698 ; 5.556 ;       ;
; A[6]       ; D[0]          ; 4.820 ; 4.820 ; 5.958 ; 5.826 ;
; A[6]       ; D[1]          ; 5.018 ; 5.018 ; 6.143 ; 6.011 ;
; A[6]       ; D[2]          ; 4.760 ; 4.760 ; 5.856 ; 5.724 ;
; A[6]       ; D[3]          ; 4.829 ; 4.829 ; 5.968 ; 5.836 ;
; A[6]       ; D[4]          ; 4.794 ; 4.794 ; 5.932 ; 5.800 ;
; A[6]       ; D[5]          ; 4.808 ; 4.808 ; 5.945 ; 5.813 ;
; A[6]       ; D[6]          ; 4.799 ; 4.799 ; 5.937 ; 5.805 ;
; A[6]       ; D[7]          ; 4.810 ; 4.810 ; 5.948 ; 5.816 ;
; A[6]       ; SRAM_ADDR[6]  ; 3.485 ;       ;       ; 4.200 ;
; A[6]       ; U1OE_n        ;       ; 4.902 ; 5.794 ;       ;
; A[7]       ; BUSDIR_n      ;       ; 5.638 ; 6.633 ;       ;
; A[7]       ; D[0]          ; 5.760 ; 5.760 ; 7.035 ; 6.903 ;
; A[7]       ; D[1]          ; 5.958 ; 5.958 ; 7.220 ; 7.088 ;
; A[7]       ; D[2]          ; 5.700 ; 5.700 ; 6.933 ; 6.801 ;
; A[7]       ; D[3]          ; 5.769 ; 5.769 ; 7.045 ; 6.913 ;
; A[7]       ; D[4]          ; 5.734 ; 5.734 ; 7.009 ; 6.877 ;
; A[7]       ; D[5]          ; 5.748 ; 5.748 ; 7.022 ; 6.890 ;
; A[7]       ; D[6]          ; 5.739 ; 5.739 ; 7.014 ; 6.882 ;
; A[7]       ; D[7]          ; 5.750 ; 5.750 ; 7.025 ; 6.893 ;
; A[7]       ; SRAM_ADDR[7]  ; 4.281 ;       ;       ; 5.067 ;
; A[7]       ; U1OE_n        ;       ; 5.842 ; 6.871 ;       ;
; A[8]       ; SRAM_ADDR[8]  ; 3.539 ;       ;       ; 4.241 ;
; A[9]       ; SRAM_ADDR[9]  ; 4.465 ;       ;       ; 5.319 ;
; A[10]      ; SRAM_ADDR[10] ; 3.181 ;       ;       ; 3.820 ;
; A[11]      ; SRAM_ADDR[11] ; 4.066 ;       ;       ; 4.867 ;
; A[12]      ; SRAM_ADDR[12] ; 4.095 ;       ;       ; 4.887 ;
; A[13]      ; SRAM_ADDR[13] ; 3.672 ;       ;       ; 4.412 ;
; A[14]      ; SRAM_ADDR[14] ; 4.924 ; 4.991 ; 5.779 ; 5.846 ;
; A[14]      ; SRAM_ADDR[15] ; 4.470 ; 4.458 ; 5.295 ; 5.302 ;
; A[14]      ; SRAM_ADDR[16] ; 4.543 ; 4.532 ; 5.369 ; 5.358 ;
; A[14]      ; SRAM_ADDR[17] ; 4.290 ; 4.276 ; 5.113 ; 5.118 ;
; A[14]      ; SRAM_LB_N     ; 4.636 ; 4.633 ; 5.461 ; 5.458 ;
; A[14]      ; SRAM_UB_N     ; 4.783 ; 4.769 ; 5.608 ; 5.594 ;
; A[15]      ; SRAM_ADDR[14] ; 4.962 ; 5.025 ; 5.809 ; 5.876 ;
; A[15]      ; SRAM_ADDR[15] ; 4.809 ; 4.845 ; 5.683 ; 5.670 ;
; A[15]      ; SRAM_ADDR[16] ; 4.274 ; 4.256 ; 5.112 ; 5.087 ;
; A[15]      ; SRAM_ADDR[17] ; 4.430 ; 4.420 ; 5.268 ; 5.258 ;
; A[15]      ; SRAM_LB_N     ; 4.372 ; 4.362 ; 5.211 ; 5.194 ;
; A[15]      ; SRAM_UB_N     ; 4.512 ; 4.505 ; 5.344 ; 5.344 ;
; D[0]       ; SRAM_DQ[0]    ; 3.559 ;       ;       ; 4.295 ;
; D[1]       ; SRAM_DQ[1]    ; 3.472 ;       ;       ; 4.187 ;
; D[2]       ; SRAM_DQ[2]    ; 3.460 ;       ;       ; 4.169 ;
; D[3]       ; SRAM_DQ[3]    ; 3.462 ;       ;       ; 4.154 ;
; D[4]       ; SRAM_DQ[4]    ; 3.395 ;       ;       ; 4.102 ;
; D[5]       ; SRAM_DQ[5]    ; 3.314 ;       ;       ; 3.997 ;
; D[6]       ; SRAM_DQ[6]    ; 3.491 ;       ;       ; 4.212 ;
; D[7]       ; SRAM_DQ[7]    ; 3.403 ;       ;       ; 4.091 ;
; IORQ_n     ; BUSDIR_n      ; 4.436 ;       ;       ; 5.225 ;
; IORQ_n     ; D[0]          ; 4.838 ; 4.706 ; 5.347 ; 5.347 ;
; IORQ_n     ; D[1]          ; 5.023 ; 4.891 ; 5.545 ; 5.545 ;
; IORQ_n     ; D[2]          ; 4.736 ; 4.604 ; 5.287 ; 5.287 ;
; IORQ_n     ; D[3]          ; 4.848 ; 4.716 ; 5.356 ; 5.356 ;
; IORQ_n     ; D[4]          ; 4.812 ; 4.680 ; 5.321 ; 5.321 ;
; IORQ_n     ; D[5]          ; 4.825 ; 4.693 ; 5.335 ; 5.335 ;
; IORQ_n     ; D[6]          ; 4.817 ; 4.685 ; 5.326 ; 5.326 ;
; IORQ_n     ; D[7]          ; 4.828 ; 4.696 ; 5.337 ; 5.337 ;
; IORQ_n     ; U1OE_n        ; 4.674 ;       ;       ; 5.429 ;
; KEY[0]     ; LEDG[9]       ;       ; 3.766 ; 4.499 ;       ;
; M1_n       ; BUSDIR_n      ;       ; 4.489 ; 5.301 ;       ;
; M1_n       ; D[0]          ; 4.611 ; 4.611 ; 5.703 ; 5.571 ;
; M1_n       ; D[1]          ; 4.809 ; 4.809 ; 5.888 ; 5.756 ;
; M1_n       ; D[2]          ; 4.551 ; 4.551 ; 5.601 ; 5.469 ;
; M1_n       ; D[3]          ; 4.620 ; 4.620 ; 5.713 ; 5.581 ;
; M1_n       ; D[4]          ; 4.585 ; 4.585 ; 5.677 ; 5.545 ;
; M1_n       ; D[5]          ; 4.599 ; 4.599 ; 5.690 ; 5.558 ;
; M1_n       ; D[6]          ; 4.590 ; 4.590 ; 5.682 ; 5.550 ;
; M1_n       ; D[7]          ; 4.601 ; 4.601 ; 5.693 ; 5.561 ;
; M1_n       ; U1OE_n        ;       ; 4.693 ; 5.539 ;       ;
; RD_n       ; BUSDIR_n      ; 4.407 ;       ;       ; 5.240 ;
; RD_n       ; D[0]          ; 4.379 ; 4.247 ; 4.968 ; 4.968 ;
; RD_n       ; D[1]          ; 4.319 ; 4.312 ; 5.145 ; 5.131 ;
; RD_n       ; D[2]          ; 4.277 ; 4.145 ; 4.908 ; 4.908 ;
; RD_n       ; D[3]          ; 4.389 ; 4.257 ; 4.977 ; 4.977 ;
; RD_n       ; D[4]          ; 4.353 ; 4.221 ; 4.942 ; 4.942 ;
; RD_n       ; D[5]          ; 4.324 ; 4.234 ; 4.956 ; 4.956 ;
; RD_n       ; D[6]          ; 4.358 ; 4.226 ; 4.947 ; 4.947 ;
; RD_n       ; D[7]          ; 4.369 ; 4.237 ; 4.958 ; 4.958 ;
; RD_n       ; U1OE_n        ; 4.645 ;       ;       ; 5.444 ;
; RESET_n    ; LEDG[9]       ;       ; 3.371 ; 3.801 ;       ;
; SW[9]      ; D[0]          ; 5.067 ; 5.067 ; 6.237 ; 6.105 ;
; SW[9]      ; D[1]          ; 5.240 ; 5.230 ; 6.175 ; 6.179 ;
; SW[9]      ; D[2]          ; 5.007 ; 5.007 ; 6.135 ; 6.003 ;
; SW[9]      ; D[3]          ; 5.076 ; 5.076 ; 6.247 ; 6.115 ;
; SW[9]      ; D[4]          ; 5.041 ; 5.041 ; 6.211 ; 6.079 ;
; SW[9]      ; D[5]          ; 5.055 ; 5.055 ; 6.186 ; 6.092 ;
; SW[9]      ; D[6]          ; 5.046 ; 5.046 ; 6.216 ; 6.084 ;
; SW[9]      ; D[7]          ; 5.057 ; 5.057 ; 6.227 ; 6.095 ;
; SW[9]      ; LEDG[8]       ; 6.080 ;       ;       ; 7.090 ;
; SW[9]      ; SRAM_CE_N     ;       ; 4.409 ; 5.221 ;       ;
; SW[9]      ; U1OE_n        ;       ; 5.121 ; 6.039 ;       ;
; WR_n       ; SRAM_DQ[0]    ; 3.612 ; 3.612 ; 4.523 ; 4.391 ;
; WR_n       ; SRAM_DQ[1]    ; 3.602 ; 3.602 ; 4.513 ; 4.381 ;
; WR_n       ; SRAM_DQ[2]    ; 3.762 ; 3.762 ; 4.699 ; 4.567 ;
; WR_n       ; SRAM_DQ[3]    ; 3.620 ; 3.620 ; 4.530 ; 4.398 ;
; WR_n       ; SRAM_DQ[4]    ; 3.723 ; 3.723 ; 4.660 ; 4.528 ;
; WR_n       ; SRAM_DQ[5]    ; 4.025 ; 4.025 ; 4.995 ; 4.863 ;
; WR_n       ; SRAM_DQ[6]    ; 3.733 ; 3.733 ; 4.670 ; 4.538 ;
; WR_n       ; SRAM_DQ[7]    ; 3.743 ; 3.743 ; 4.680 ; 4.548 ;
; WR_n       ; SRAM_WE_N     ; 4.145 ;       ;       ; 4.902 ;
; WR_n       ; U1OE_n        ; 5.226 ;       ;       ; 6.059 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INT_n         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50_2              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MREQ_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CS_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ15_AM1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT3                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_CMD                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_KBDAT               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_KBCLK               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_MSDAT               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_MSCLK               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RESET_n                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[0]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[1]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[2]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[3]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[4]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[5]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[6]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[7]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[8]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[9]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[10]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[11]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[12]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[13]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[14]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[15]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; WR_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; M1_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RD_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IORQ_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SLTSL_n                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; INT_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; INT_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 40       ; 40       ; 40       ; 40       ;
; A[0]       ; SLTSL_n  ; 0        ; 0        ; 548      ; 548      ;
; SLTSL_n    ; SLTSL_n  ; 0        ; 0        ; 0        ; 34       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 40       ; 40       ; 40       ; 40       ;
; A[0]       ; SLTSL_n  ; 0        ; 0        ; 548      ; 548      ;
; SLTSL_n    ; SLTSL_n  ; 0        ; 0        ; 0        ; 34       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 1112  ; 1112 ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 433   ; 433  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 20 00:24:22 2023
Info: Command: quartus_sta MSX_FPGA_Top -c MSX_FPGA_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_FPGA_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.898      -489.922 SLTSL_n 
    Info (332119):     0.136         0.000 A[0] 
Info (332146): Worst-case hold slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680       -12.258 A[0] 
    Info (332119):     0.006         0.000 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -286.168 SLTSL_n 
    Info (332119):    -3.000       -45.480 A[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.384      -433.114 SLTSL_n 
    Info (332119):     0.145         0.000 A[0] 
Info (332146): Worst-case hold slack is -0.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.585       -10.190 A[0] 
    Info (332119):    -0.072        -0.087 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -285.304 SLTSL_n 
    Info (332119):    -3.000       -44.267 A[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.354      -212.479 SLTSL_n 
    Info (332119):    -0.265        -2.941 A[0] 
Info (332146): Worst-case hold slack is -0.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.627       -11.622 A[0] 
    Info (332119):    -0.232        -4.390 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -188.319 SLTSL_n 
    Info (332119):    -3.000       -67.852 A[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4591 megabytes
    Info: Processing ended: Mon Feb 20 00:24:24 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


