## 时钟CLK

时序逻辑中需要始终来决定何时更新储存元件的状态

* 是一个具有固定周期的信号****

* **时钟频率**：时钟周期倒数

### 时钟周期

分为高电平和低电平

**边沿触发时钟**：所有状态更新发生在时钟边沿

* 时钟边沿作为采样信号，使得输入到状态单元的数据值被采样储存到存储单元中，其过程是瞬时的

#### 时钟系统

当有效时钟边沿发生时，写入状态单元的信号必须有效（稳定）

该约束为时钟周期设定了一个下限，保证所有状态单元的输入有效（周期足够长，以使得信号稳定，然后采样储存）

## 触发器和锁存器

输出等于元件内部的值，需要时钟信号输入


