---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 02"
footer: "ArithmÃ©tique Binaire"
---

# Chapitre 02 : ArithmÃ©tique Binaire

> "Les mathÃ©matiques sont le langage avec lequel Dieu a Ã©crit l'univers." â€” GalilÃ©e

---

# ğŸ¯ OÃ¹ en sommes-nous ?

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  8. Applications                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  ...                            â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  2. ArithmÃ©tique (ALU) â—€â”€â”€ NOUS â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1. Portes Logiques âœ“           â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

Nous combinons les portes pour construire l'**ALU** !

---

# Pourquoi l'ArithmÃ©tique ?

**Tout est calcul :**

- **Afficher une image** : Calculer la couleur de chaque pixel
- **Jouer un son** : MÃ©langer des formes d'onde
- **ExÃ©cuter un programme** : Calculer l'adresse de la prochaine instruction

L'**ALU** (Arithmetic Logic Unit) est le **cÅ“ur calculatoire** du CPU.

---

# Le SystÃ¨me Binaire

**Base 10 (dÃ©cimal) :**
```
  4   2   7
  â†“   â†“   â†“
10Â² 10Â¹ 10â°  â†’  4Ã—100 + 2Ã—10 + 7Ã—1 = 427
```

**Base 2 (binaire) :**
```
Position :   3    2    1    0
Poids    :  2Â³   2Â²   2Â¹   2â°
Valeur   :   8    4    2    1

Exemple : 1011â‚‚ = 1Ã—8 + 0Ã—4 + 1Ã—2 + 1Ã—1 = 11â‚â‚€
```

---

# Nombres dans nand2c (32 bits)

| Type | Plage | Exemples |
|------|-------|----------|
| **Non-signÃ©** | 0 Ã  4 294 967 295 | Adresses mÃ©moire, compteurs |
| **SignÃ©** | -2 147 483 648 Ã  +2 147 483 647 | CoordonnÃ©es, tempÃ©ratures |

> ğŸ’¡ **En ARM :** Les registres R0-R15 sont aussi sur 32 bits.

---

# Le ProblÃ¨me des Nombres NÃ©gatifs

**Question :** Comment reprÃ©senter -5 avec seulement des 0 et 1 ?

**Solution naÃ¯ve :** Bit de signe (0 = positif, 1 = nÃ©gatif)
- ProblÃ¨me : Deux zÃ©ros (+0 et -0)
- ProblÃ¨me : Circuits diffÃ©rents pour addition et soustraction

**Solution brillante :** Le **ComplÃ©ment Ã  2**

---

# ComplÃ©ment Ã  2

**Pour obtenir -X Ã  partir de X :**

1. **Inverser** tous les bits
2. **Ajouter 1**

**Exemple (4 bits) : Calculer -5**
```
  5 en binaire :   0101
  Inversion    :   1010
  Ajouter 1    : + 0001
                 â”€â”€â”€â”€â”€â”€
  -5           :   1011
```

---

# VÃ©rification : 5 + (-5) = 0

```
    0101   (5)
  + 1011   (-5)
  â”€â”€â”€â”€â”€â”€
   10000   â†’ Les 4 bits = 0000 âœ“
```

La retenue est ignorÃ©e (on travaille sur 4 bits).

**Magie :** L'addition fonctionne identiquement pour les positifs et nÃ©gatifs !

---

# Avantages du ComplÃ©ment Ã  2

1. **Un seul zÃ©ro** : `0000` uniquement
2. **Addition universelle** : MÃªme circuit pour +/-
3. **Soustraction = Addition** : A - B = A + NOT(B) + 1

> ğŸ’¡ **En VHDL :** Le type `signed` utilise automatiquement le complÃ©ment Ã  2.

---

# L'Addition Binaire

**RÃ¨gles de base (1 bit) :**
```
0 + 0 = 0  (pas de retenue)
0 + 1 = 1  (pas de retenue)
1 + 0 = 1  (pas de retenue)
1 + 1 = 10 (0 avec retenue 1)
```

Comme l'addition dÃ©cimale, mais en base 2 !

---

# Exemple : 5 + 3 = 8

```
  Retenues :   1 1 1
              â”€â”€â”€â”€â”€
     5     :   0 1 0 1
  +  3     : + 0 0 1 1
            â”€â”€â”€â”€â”€â”€â”€â”€â”€
     8     :   1 0 0 0
```

Colonne par colonne, de droite Ã  gauche.

---

# Le Demi-Additionneur (Half Adder)

**EntrÃ©es :** a, b (1 bit chacun)
**Sorties :** sum (somme), carry (retenue)

| a | b | sum | carry |
|---|---|:---:|:-----:|
| 0 | 0 |  0  |   0   |
| 0 | 1 |  1  |   0   |
| 1 | 0 |  1  |   0   |
| 1 | 1 |  0  |   1   |

---

# Half Adder = XOR + AND

**Observation clÃ© :**

- **sum** = XOR(a, b) â€” diffÃ©rent = 1
- **carry** = AND(a, b) â€” les deux Ã  1

```
       â”Œâ”€â”€â”€â”€â”€â”
  a â”€â”€â”€â”¤ XOR â”œâ”€â”€ sum
       â”‚     â”‚
  b â”€â”€â”€â”¤     â”‚
       â””â”€â”€â”€â”€â”€â”˜   â”Œâ”€â”€â”€â”€â”€â”
                 â”‚     â”‚
  a â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤ AND â”œâ”€â”€ carry
  b â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤     â”‚
                 â””â”€â”€â”€â”€â”€â”˜
```

---

# L'Additionneur Complet (Full Adder)

**ProblÃ¨me :** Half Adder ne peut pas recevoir de retenue !

**Full Adder :** 3 entrÃ©es (a, b, cin), 2 sorties (sum, cout)

| a | b | cin | sum | cout |
|---|---|:---:|:---:|:----:|
| 0 | 0 |  0  |  0  |  0   |
| 0 | 0 |  1  |  1  |  0   |
| 0 | 1 |  0  |  1  |  0   |
| ... | ... | ... | ... | ... |
| 1 | 1 |  1  |  1  |  1   |

---

# Construction du Full Adder

**2 Half Adders + 1 OR**

```
       â”Œâ”€â”€â”€â”€â”€â”€â”
  a â”€â”€â”€â”¤      â”œâ”€â”€ s1 â”€â”€â”¬â”€â”€â”
       â”‚ HA1  â”‚        â”‚  â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”
  b â”€â”€â”€â”¤      â”œâ”€â”€ c1 â”€â”€â”¼â”€â”€â”¼â”€â”€â”€â”€â”¤      â”‚
       â””â”€â”€â”€â”€â”€â”€â”˜        â”‚  â”‚    â”‚ OR   â”œâ”€â”€ cout
                       â”‚  â”‚    â”‚      â”‚
       â”Œâ”€â”€â”€â”€â”€â”€â”        â”‚  â””â”€â”€â”€â”€â”¤      â”‚
 cin â”€â”€â”¤      â”œâ”€â”€ c2 â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”˜      â”‚
       â”‚ HA2  â”‚        â”‚       â””â”€â”€â”€â”€â”€â”€â”˜
  s1 â”€â”€â”¤      â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ sum
       â””â”€â”€â”€â”€â”€â”€â”˜
```

---

# Additionneur 32 bits (Ripple Carry)

**32 Full Adders en cascade :**

```
    a[0]  b[0]    a[1]  b[1]         a[31] b[31]
      â”‚    â”‚        â”‚    â”‚             â”‚    â”‚
    â”Œâ”€â–¼â”€â”€â”€â”€â–¼â”€â”    â”Œâ”€â–¼â”€â”€â”€â”€â–¼â”€â”         â”Œâ”€â–¼â”€â”€â”€â”€â–¼â”€â”
0â”€â”€â–ºâ”‚  FA0   â”‚â”€â”€â”€â–ºâ”‚  FA1   â”‚â”€â”€â”€â–º...â”€â”€â–ºâ”‚  FA31  â”‚â”€â”€â”€â–º cout
    â””â”€â”€â”€â”¬â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”¬â”€â”€â”€â”€â”˜         â””â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
        â”‚             â”‚                  â”‚
      y[0]          y[1]               y[31]
```

La retenue "ondule" (ripple) Ã  travers tous les additionneurs.

---

# L'ALU : Le CÅ“ur du CPU

L'**ALU** effectue TOUTES les opÃ©rations arithmÃ©tiques et logiques.

**Interface :**
- EntrÃ©es : a[31:0], b[31:0], op[3:0]
- Sorties : y[31:0], N, Z, C, V

**Principe :** Calculer TOUS les rÃ©sultats, puis Mux pour choisir.

---

# OpÃ©rations de l'ALU

| op | Nom | OpÃ©ration |
|:--:|:---:|:----------|
| 0000 | AND | a & b |
| 0001 | EOR | a ^ b |
| 0010 | SUB | a - b |
| 0011 | ADD | a + b |
| 0100 | ORR | a \| b |
| 0101 | MOV | b |
| 0110 | MVN | ~b |

---

# La Soustraction via ComplÃ©ment Ã  2

```
A - B = A + (-B) = A + NOT(B) + 1
```

**ImplÃ©mentation :**
1. Inverser les bits de B
2. Additionner avec cin = 1

MÃªme additionneur pour ADD et SUB !

---

# Les Drapeaux (Flags)

| Flag | Nom | Signification |
|:----:|:----|:--------------|
| **N** | Negative | RÃ©sultat nÃ©gatif (bit 31 = 1) |
| **Z** | Zero | RÃ©sultat = 0 |
| **C** | Carry | DÃ©passement non-signÃ© |
| **V** | Overflow | DÃ©passement signÃ© |

> ğŸ’¡ **En ARM :** Ces flags sont dans le registre CPSR.

---

# Calcul des Drapeaux

- **N** = bit 31 du rÃ©sultat (facile !)
- **Z** = NOR de tous les bits (tous Ã  0 ?)
- **C** = retenue de sortie de l'additionneur
- **V** = overflow signÃ© :
  - Deux positifs â†’ nÃ©gatif
  - Deux nÃ©gatifs â†’ positif

---

# Drapeaux et Branchements

| Instruction | Test | Usage |
|:------------|:-----|:------|
| B.EQ | Z = 1 | Ã‰galitÃ© |
| B.NE | Z = 0 | DiffÃ©rence |
| B.LT | N â‰  V | Moins que (signÃ©) |
| B.GE | N = V | Plus ou Ã©gal (signÃ©) |
| B.LO | C = 0 | Moins que (non-signÃ©) |
| B.HS | C = 1 | Plus ou Ã©gal (non-signÃ©) |

---

# Exemple : CMP et Branchement

```asm
    CMP R0, R1      ; Calcule R0 - R1, met Ã  jour flags
    B.EQ egaux      ; Si Z=1, sauter Ã  'egaux'
    B.LT plus_petit ; Si Nâ‰ V, sauter Ã  'plus_petit'
```

L'ALU fait la soustraction, les flags permettent la dÃ©cision !

---

# Architecture de l'ALU

```
         a          b
         â”‚          â”‚
    â”Œâ”€â”€â”€â”€â”´â”€â”€â”€â”€â” â”Œâ”€â”€â”€â”´â”€â”€â”€â”
    â”‚         â”‚ â”‚ INV?  â”‚ â† si SUB
    â”‚         â”‚ â””â”€â”€â”€â”¬â”€â”€â”€â”˜
    â”‚         â”‚     â”‚
â”Œâ”€â”€â”€â–¼â”€â”€â”€â” â”Œâ”€â”€â”€â–¼â”€â”€â”€â” â”‚
â”‚  AND  â”‚ â”‚  ADD  â”‚â—„â”˜ cin=1 si SUB
â””â”€â”€â”€â”¬â”€â”€â”€â”˜ â””â”€â”€â”€â”¬â”€â”€â”€â”˜
    â”‚         â”‚
    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
         â”‚
    â”Œâ”€â”€â”€â”€â–¼â”€â”€â”€â”€â”
    â”‚   MUX   â”‚â—„â”€â”€â”€ op
    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
         â”‚
         y
```

---

# Du Half Adder Ã  l'ALU

```
CHAPITRE 1          CHAPITRE 2
    â†“                    â†“
  NAND              Half Adder
    â†“                    â†“
XOR, AND, OR  â†’    Full Adder  â†’  Add32  â†’  ALU
Mux, DMux               â†“
                     Flags (N,Z,C,V)
```

---

# Ce qu'il faut retenir

1. **XOR + AND = Half Adder**
2. **2 Half Adders + OR = Full Adder**
3. **32 Full Adders = Additionneur 32-bits**
4. **ComplÃ©ment Ã  2 = Soustraction avec le mÃªme additionneur**
5. **Les Flags permettent les dÃ©cisions (if, while)**

---

# Questions ?

ğŸ“š **RÃ©fÃ©rence :** Livre Seed, Chapitre 02 - ArithmÃ©tique

ğŸ‘‰ **Exercices :** TD et TP disponibles

**Prochain chapitre :** MÃ©moire (DFF, Registres, RAM)
